回路基板
【課題】 内部配線パターンを電源／グランド層によりシールドすることにより特性インピーダンスやクロストークノイズの影響を改善でき、また厚さを薄く形成できる回路基板を提供する。
【解決手段】 コア基板１の両面に内部配線パターン２が形成されており、該内部配線パターン２の上に絶縁樹脂層３を介して電源／グランド層５が各々形成されてなる回路基板４であって、表層の絶縁樹脂層３がドライエッチングにより除去されて形成された凹部６に露出する内部配線パターン２に電子部品７が表面実装可能になっている。
【解決手段】 コア基板１の両面に内部配線パターン２が形成されており、該内部配線パターン２の上に絶縁樹脂層３を介して電源／グランド層５が各々形成されてなる回路基板４であって、表層の絶縁樹脂層３がドライエッチングにより除去されて形成された凹部６に露出する内部配線パターン２に電子部品７が表面実装可能になっている。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、内部配線パターンと電源／グランド層が絶縁樹脂層を介して積層された回路基板であって、該内部配線パターンが電源／グランド層に挟まれた構造をなす回路基板に関する。
【０００２】
【従来の技術】図３は、高速化高集積化したＬＳＩ等の電子部品を表面実装する従来のマザーボードなどの回路基板５５を示す。この回路基板５５は、内層側にコア基板５１として絶縁樹脂層５２の両面に銅箔等の金属層を積層したものを用い、この両面金属層をパターンニングして形成された電源／グランド層５３を有する。
【０００３】このコア基板５１の両側にプリプレグ５４を介して絶縁樹脂層に銅箔等の金属層が積層された積層基板（樹脂付き銅箔等）がラミネートされる。この積層体にドリルにより穴開けを行って図示しないスルーホールを形成し、さらにスルーホール内に無電解銅めっき更には電解銅めっきを施してスルーホールめっきを行って内層側の電源／グランド層５３と表層の金属層との電気的導通を取られる。そして、表層の金属層をパターンニングして信号層５６が形成されていた。回路基板５５の表層の信号層５６を端子部を除いてソルダレジスト（図示せず）により覆って平坦化した後で、該露出する端子部にＬＳＩ等の電子部品５７がフリップチップ接続されて表面実装されるようになっている。
【０００４】このようにして形成された回路基板５５の信号層５６の特性インピーダンスを改善したり、クロストークノイズの影響を改善したりするためには、該回路基板５５の表層に形成されたソルダレジスト層に銅などの金属ペーストを印刷してシールド効果をもたせていた。
【０００５】
【発明が解決しようとする課題】しかしながら、図３に示す従来の回路基板５５においては、特性インピーダンスの変動が大きくなり、しかもクロストークノイズの影響を受け易く、この対策としてソルダーレジストの上に金属ペーストを印刷するとすれば、製造コストが高くなるという課題があった。また、回路基板５５の表層上に電子部品５７が搭載されるので、基板全体の厚みも大きくなるという課題も有していた。
【０００６】そこで、本発明の目的とするところは、内部配線パターンを電源／グランド層によりシールドすることにより特性インピーダンスやクロストークノイズの影響を改善でき、また厚さを薄く形成できる回路基板を提供することにある。
【０００７】
【課題を解決するための手段】上記従来技術の課題を解決するため、本発明は次の構成を備える。即ち、コア基板の両面に内部配線パターンが形成されており、該内部配線パターンの上に絶縁樹脂層を介して電源／グランド層が各々形成されてなる回路基板であって、表層の絶縁樹脂層がドライエッチングにより除去されて形成された凹部に露出する内部配線パターンに電子部品が表面実装可能になっていること特徴とする。特に、回路基板は、フロンガスと酸素が混入された雰囲気中でプラズマエッチングにより表層の絶縁樹脂層を除去されて形成された凹部に内部配線パターンが露出して形成されているのが好ましい。
【０００８】このように、回路基板は、コア基板の両面に内部配線パターンが形成され、該内部配線パターンの上に絶縁樹脂層を介して電源／グランド層各々が形成されているので、内部配線パターンが電源／グランド層によりシールドされ、特性インピーダンスやクロストークノイズの影響を改善することができる。また、回路基板の表層の絶縁樹脂層をドライエッチングにより除去されて形成された凹部に露出する内部配線パターンに電子部品が表面実装可能であるので、電子部品の実装容積を低減することができ、基板全体としての厚みを減少することができる。また、プラズマエッチングにより任意の位置でしかも内部配線パターンに何ら影響を与えることなく表層の絶縁樹脂層が除去されて露出させることができるので、該絶縁樹脂層を薄く形成でき基板全体の厚みを減ずるのに寄与できると共に、電子部品を回路基板上の任意の位置に搭載することができるので、設計上の自由度が広がる。
【０００９】
【発明の実施の態様】以下、本発明の好適な実施例を添付図面に基づいて詳細に説明する。図１は回路基板の配線構造を示す断面説明図、図２はビルドアップ方式により形成された他の回路基板の製造工程を示す説明図である。先ず、第１の実施例に係る回路基板の構成について図１を参照して説明する。１はコア基板であり、ガラスエポキシ樹脂基板等の絶縁樹脂基板の両面に金属薄膜層、例えば厚さが１８μｍ程度の銅箔が積層されたものが用いられる。このコア基板１の両面に形成された金属層をエッチングしてパターンニングを行い、内部配線パターン２が形成される。
【００１０】このコア基板１の両面に形成された内部配線パターン２上には、絶縁樹脂層３、例えばエポキシ樹脂、ＢＴレジン、ポリイミドなどが印刷された後、金属薄膜層、例えば厚さが１８μｍ程度の銅箔がラミネートされる。或いは絶縁樹脂層３に金属薄膜層が積層された積層基板が接着されて積層体が形成される。或いは絶縁樹脂層付きの金属薄膜をコア基板１の両面に接着して積層体を形成しても良い。この積層体にドリルにより穴開けを行って図示しないスルーホールを形成し、さらにスルーホール内に無電解銅めっき更には電解銅めっきを施してスルーホールめっき皮膜を形成し、内層側の内部配線パターン２の所要部位と表層側の金属薄膜層との電気的導通をとる。或いは、積層体に予めレーザー加工を施してビア穴を形成して、該ビア穴壁面に無電解銅めっきや電解銅めっきを施したり、又ははビア穴内に導電ペーストを埋めたりして内層側の内部配線パターン２の所要部位と表層側の金属薄膜層との電気的導通をとるようにしても良い。
【００１１】次に積層体の表層の金属薄膜層のパターンニングを行い、電源／グランド層５を各々形成する。その後、電子部品７を搭載する部位の電源／グランド層５の部位も除去して絶縁樹脂層３を露出させておく。そして、他の部位をマスクで覆って表層に露出した絶縁樹脂層３をドライエッチングにより除去して凹部６を形成し、内部配線パターン２の一部を露出させる。具体的には、積層体をフロンガスと酸素が混入された雰囲気中にさらしてプラズマエッチングすることにより表層の絶縁樹脂層３を除去する。このようにして、回路基板４が形成される。そして、凹部６に露出する内層側のコア基板１に形成された内部配線パターン２にＬＳＩ等の電子部品７がフリップチップ接続により表面実装される。
【００１２】上記構成によれば、回路基板４は、コア基板１の両面に内部配線パターン２が形成され、該内部配線パターン２の上に絶縁樹脂層３を介して電源／グランド層５各々が形成されているので、内部配線パターン２が電源／グランド層５によりシールドされ、特性インピーダンスやクロストークノイズの影響を改善することができる。また、回路基板４の表層の絶縁樹脂層３をドライエッチングにより除去されて形成された凹部６に露出する内部配線パターン２に電子部品７が表面実装可能であるので、電子部品７の実装容積を低減することができ、基板全体としての厚みを減少することができる。また、プラズマエッチングにより任意の位置でしかも内部配線パターン２に何ら影響を与えることなく表層の絶縁樹脂層３が除去されて露出させることができるので、該絶縁樹脂層３を薄く形成でき基板全体の厚みを減ずるのに寄与できると共に、電子部品７を回路基板４上の任意の位置に搭載することができるので、設計上の自由度が広がる。
【００１３】次に、第２の実施例に係る回路基板の構成について図２を参照して説明する。図２（ａ）〜（ｄ）はビルドアップ方式により形成される回路基板８の製造工程を示すものである。尚、第１の実施例と同一部材には同一番号を付して説明を援用するものとする。
【００１４】先ず、図２（ａ）において、コア基板１の両面に形成された内部配線パターン２上には、感光性樹脂が各々塗布或いは印刷されている。この感光性樹脂層（絶縁性樹脂層）９上には銅箔などの金属薄膜層１０が各々ラミネートされて積層体１１が形成される。
【００１５】次に、図２（ｂ）において、この積層体１１にレーザー加工を施してビア穴１２を形成し、該ビア穴１２に内部配線パターン２の一部を露出させる。次いで図２（ｃ）において、このビア穴壁面に無電解銅めっきや電解銅めっきを施したり、或いはビア穴１２内に導電ペーストを埋めたりして内層側の内部配線パターン２の所要部位と表層側の金属薄膜層１０との電気的導通をとる。そして、積層体１１の表層の金属薄膜層１０のパターンニングを行い、電源／グランド層５を各々形成する。その後、電子部品を搭載する部位の電源／グランド層５の部位も除去して感光性樹脂層９を露出させておく。
【００１６】次に、図２（ｄ）において、他の部位をマスクで覆って表層に露出した感光性樹脂層９をドライエッチングにより除去して凹部６を形成し、内部配線パターン２の一部を露出させる。具体的には、積層体１１をフロンガスと酸素が混入された雰囲気中にさらしてプラズマエッチングすることにより表層の感光性樹脂層９を除去する。このようにして、ビルドアップ方式により回路基板８を形成することも可能である。そして、凹部６に露出する内層側のコア基板１に形成された内部配線パターン２にＬＳＩ等の電子部品がフリップチップ接続により表面実装される。尚、本実施例では回路基板８を４層構造に形成したが、更に多層に形成しても良いことはいうまでもない。
【００１７】以上、本発明の好適な実施例について種々述べてきたが、本発明はこの実施例に限定されるものではなく、発明の精神を逸脱しない範囲内でさらに多くの改変を施し得るのは勿論のことである。
【００１８】
【発明の効果】本発明によれば、回路基板は、コア基板の両面に内部配線パターンが形成され、該内部配線パターンの上に絶縁樹脂層を介して電源／グランド層各々が形成されているので、内部配線パターンが電源／グランド層によりシールドされ、特性インピーダンスやクロストークノイズの影響を改善することができる。また、回路基板の表層の絶縁樹脂層をドライエッチングにより除去されて形成された凹部に露出する内部配線パターンに電子部品が表面実装可能であるので、電子部品の実装容積を低減することができ、基板全体としての厚みを減少することができる。また、プラズマエッチングにより任意の位置でしかも内部配線パターンに何ら影響を与えることなく表層の絶縁樹脂層が除去されて露出させることができるので、該絶縁樹脂層を薄く形成でき基板全体の厚みを減ずるのに寄与できると共に、電子部品を回路基板上の任意の位置に搭載することができるので、設計上の自由度が広がる。
【図面の簡単な説明】
【図１】第１の実施例に係る回路基板の配線構造を示す断面説明図である。
【図２】ビルドアップ方式により形成された第２の実施例に係る回路基板の製造工程を示す説明図である。
【図３】従来の回路基板の配線構造を示す断面説明図である。
【符号の説明】
１ コア基板
２ 内部配線パターン
３ 有機系絶縁樹脂層
４，８ 回路基板
５ 電源／グランド層
６ 凹部
７ 電子部品
９ 感光性樹脂層
１０ 金属薄膜層
１１ 積層体
１２ ビア穴
【０００１】
【発明の属する技術分野】本発明は、内部配線パターンと電源／グランド層が絶縁樹脂層を介して積層された回路基板であって、該内部配線パターンが電源／グランド層に挟まれた構造をなす回路基板に関する。
【０００２】
【従来の技術】図３は、高速化高集積化したＬＳＩ等の電子部品を表面実装する従来のマザーボードなどの回路基板５５を示す。この回路基板５５は、内層側にコア基板５１として絶縁樹脂層５２の両面に銅箔等の金属層を積層したものを用い、この両面金属層をパターンニングして形成された電源／グランド層５３を有する。
【０００３】このコア基板５１の両側にプリプレグ５４を介して絶縁樹脂層に銅箔等の金属層が積層された積層基板（樹脂付き銅箔等）がラミネートされる。この積層体にドリルにより穴開けを行って図示しないスルーホールを形成し、さらにスルーホール内に無電解銅めっき更には電解銅めっきを施してスルーホールめっきを行って内層側の電源／グランド層５３と表層の金属層との電気的導通を取られる。そして、表層の金属層をパターンニングして信号層５６が形成されていた。回路基板５５の表層の信号層５６を端子部を除いてソルダレジスト（図示せず）により覆って平坦化した後で、該露出する端子部にＬＳＩ等の電子部品５７がフリップチップ接続されて表面実装されるようになっている。
【０００４】このようにして形成された回路基板５５の信号層５６の特性インピーダンスを改善したり、クロストークノイズの影響を改善したりするためには、該回路基板５５の表層に形成されたソルダレジスト層に銅などの金属ペーストを印刷してシールド効果をもたせていた。
【０００５】
【発明が解決しようとする課題】しかしながら、図３に示す従来の回路基板５５においては、特性インピーダンスの変動が大きくなり、しかもクロストークノイズの影響を受け易く、この対策としてソルダーレジストの上に金属ペーストを印刷するとすれば、製造コストが高くなるという課題があった。また、回路基板５５の表層上に電子部品５７が搭載されるので、基板全体の厚みも大きくなるという課題も有していた。
【０００６】そこで、本発明の目的とするところは、内部配線パターンを電源／グランド層によりシールドすることにより特性インピーダンスやクロストークノイズの影響を改善でき、また厚さを薄く形成できる回路基板を提供することにある。
【０００７】
【課題を解決するための手段】上記従来技術の課題を解決するため、本発明は次の構成を備える。即ち、コア基板の両面に内部配線パターンが形成されており、該内部配線パターンの上に絶縁樹脂層を介して電源／グランド層が各々形成されてなる回路基板であって、表層の絶縁樹脂層がドライエッチングにより除去されて形成された凹部に露出する内部配線パターンに電子部品が表面実装可能になっていること特徴とする。特に、回路基板は、フロンガスと酸素が混入された雰囲気中でプラズマエッチングにより表層の絶縁樹脂層を除去されて形成された凹部に内部配線パターンが露出して形成されているのが好ましい。
【０００８】このように、回路基板は、コア基板の両面に内部配線パターンが形成され、該内部配線パターンの上に絶縁樹脂層を介して電源／グランド層各々が形成されているので、内部配線パターンが電源／グランド層によりシールドされ、特性インピーダンスやクロストークノイズの影響を改善することができる。また、回路基板の表層の絶縁樹脂層をドライエッチングにより除去されて形成された凹部に露出する内部配線パターンに電子部品が表面実装可能であるので、電子部品の実装容積を低減することができ、基板全体としての厚みを減少することができる。また、プラズマエッチングにより任意の位置でしかも内部配線パターンに何ら影響を与えることなく表層の絶縁樹脂層が除去されて露出させることができるので、該絶縁樹脂層を薄く形成でき基板全体の厚みを減ずるのに寄与できると共に、電子部品を回路基板上の任意の位置に搭載することができるので、設計上の自由度が広がる。
【０００９】
【発明の実施の態様】以下、本発明の好適な実施例を添付図面に基づいて詳細に説明する。図１は回路基板の配線構造を示す断面説明図、図２はビルドアップ方式により形成された他の回路基板の製造工程を示す説明図である。先ず、第１の実施例に係る回路基板の構成について図１を参照して説明する。１はコア基板であり、ガラスエポキシ樹脂基板等の絶縁樹脂基板の両面に金属薄膜層、例えば厚さが１８μｍ程度の銅箔が積層されたものが用いられる。このコア基板１の両面に形成された金属層をエッチングしてパターンニングを行い、内部配線パターン２が形成される。
【００１０】このコア基板１の両面に形成された内部配線パターン２上には、絶縁樹脂層３、例えばエポキシ樹脂、ＢＴレジン、ポリイミドなどが印刷された後、金属薄膜層、例えば厚さが１８μｍ程度の銅箔がラミネートされる。或いは絶縁樹脂層３に金属薄膜層が積層された積層基板が接着されて積層体が形成される。或いは絶縁樹脂層付きの金属薄膜をコア基板１の両面に接着して積層体を形成しても良い。この積層体にドリルにより穴開けを行って図示しないスルーホールを形成し、さらにスルーホール内に無電解銅めっき更には電解銅めっきを施してスルーホールめっき皮膜を形成し、内層側の内部配線パターン２の所要部位と表層側の金属薄膜層との電気的導通をとる。或いは、積層体に予めレーザー加工を施してビア穴を形成して、該ビア穴壁面に無電解銅めっきや電解銅めっきを施したり、又ははビア穴内に導電ペーストを埋めたりして内層側の内部配線パターン２の所要部位と表層側の金属薄膜層との電気的導通をとるようにしても良い。
【００１１】次に積層体の表層の金属薄膜層のパターンニングを行い、電源／グランド層５を各々形成する。その後、電子部品７を搭載する部位の電源／グランド層５の部位も除去して絶縁樹脂層３を露出させておく。そして、他の部位をマスクで覆って表層に露出した絶縁樹脂層３をドライエッチングにより除去して凹部６を形成し、内部配線パターン２の一部を露出させる。具体的には、積層体をフロンガスと酸素が混入された雰囲気中にさらしてプラズマエッチングすることにより表層の絶縁樹脂層３を除去する。このようにして、回路基板４が形成される。そして、凹部６に露出する内層側のコア基板１に形成された内部配線パターン２にＬＳＩ等の電子部品７がフリップチップ接続により表面実装される。
【００１２】上記構成によれば、回路基板４は、コア基板１の両面に内部配線パターン２が形成され、該内部配線パターン２の上に絶縁樹脂層３を介して電源／グランド層５各々が形成されているので、内部配線パターン２が電源／グランド層５によりシールドされ、特性インピーダンスやクロストークノイズの影響を改善することができる。また、回路基板４の表層の絶縁樹脂層３をドライエッチングにより除去されて形成された凹部６に露出する内部配線パターン２に電子部品７が表面実装可能であるので、電子部品７の実装容積を低減することができ、基板全体としての厚みを減少することができる。また、プラズマエッチングにより任意の位置でしかも内部配線パターン２に何ら影響を与えることなく表層の絶縁樹脂層３が除去されて露出させることができるので、該絶縁樹脂層３を薄く形成でき基板全体の厚みを減ずるのに寄与できると共に、電子部品７を回路基板４上の任意の位置に搭載することができるので、設計上の自由度が広がる。
【００１３】次に、第２の実施例に係る回路基板の構成について図２を参照して説明する。図２（ａ）〜（ｄ）はビルドアップ方式により形成される回路基板８の製造工程を示すものである。尚、第１の実施例と同一部材には同一番号を付して説明を援用するものとする。
【００１４】先ず、図２（ａ）において、コア基板１の両面に形成された内部配線パターン２上には、感光性樹脂が各々塗布或いは印刷されている。この感光性樹脂層（絶縁性樹脂層）９上には銅箔などの金属薄膜層１０が各々ラミネートされて積層体１１が形成される。
【００１５】次に、図２（ｂ）において、この積層体１１にレーザー加工を施してビア穴１２を形成し、該ビア穴１２に内部配線パターン２の一部を露出させる。次いで図２（ｃ）において、このビア穴壁面に無電解銅めっきや電解銅めっきを施したり、或いはビア穴１２内に導電ペーストを埋めたりして内層側の内部配線パターン２の所要部位と表層側の金属薄膜層１０との電気的導通をとる。そして、積層体１１の表層の金属薄膜層１０のパターンニングを行い、電源／グランド層５を各々形成する。その後、電子部品を搭載する部位の電源／グランド層５の部位も除去して感光性樹脂層９を露出させておく。
【００１６】次に、図２（ｄ）において、他の部位をマスクで覆って表層に露出した感光性樹脂層９をドライエッチングにより除去して凹部６を形成し、内部配線パターン２の一部を露出させる。具体的には、積層体１１をフロンガスと酸素が混入された雰囲気中にさらしてプラズマエッチングすることにより表層の感光性樹脂層９を除去する。このようにして、ビルドアップ方式により回路基板８を形成することも可能である。そして、凹部６に露出する内層側のコア基板１に形成された内部配線パターン２にＬＳＩ等の電子部品がフリップチップ接続により表面実装される。尚、本実施例では回路基板８を４層構造に形成したが、更に多層に形成しても良いことはいうまでもない。
【００１７】以上、本発明の好適な実施例について種々述べてきたが、本発明はこの実施例に限定されるものではなく、発明の精神を逸脱しない範囲内でさらに多くの改変を施し得るのは勿論のことである。
【００１８】
【発明の効果】本発明によれば、回路基板は、コア基板の両面に内部配線パターンが形成され、該内部配線パターンの上に絶縁樹脂層を介して電源／グランド層各々が形成されているので、内部配線パターンが電源／グランド層によりシールドされ、特性インピーダンスやクロストークノイズの影響を改善することができる。また、回路基板の表層の絶縁樹脂層をドライエッチングにより除去されて形成された凹部に露出する内部配線パターンに電子部品が表面実装可能であるので、電子部品の実装容積を低減することができ、基板全体としての厚みを減少することができる。また、プラズマエッチングにより任意の位置でしかも内部配線パターンに何ら影響を与えることなく表層の絶縁樹脂層が除去されて露出させることができるので、該絶縁樹脂層を薄く形成でき基板全体の厚みを減ずるのに寄与できると共に、電子部品を回路基板上の任意の位置に搭載することができるので、設計上の自由度が広がる。
【図面の簡単な説明】
【図１】第１の実施例に係る回路基板の配線構造を示す断面説明図である。
【図２】ビルドアップ方式により形成された第２の実施例に係る回路基板の製造工程を示す説明図である。
【図３】従来の回路基板の配線構造を示す断面説明図である。
【符号の説明】
１ コア基板
２ 内部配線パターン
３ 有機系絶縁樹脂層
４，８ 回路基板
５ 電源／グランド層
６ 凹部
７ 電子部品
９ 感光性樹脂層
１０ 金属薄膜層
１１ 積層体
１２ ビア穴
【特許請求の範囲】
【請求項１】 コア基板の両面に内部配線パターンが形成されており、該内部配線パターンの上に絶縁樹脂層を介して電源／グランド層が各々形成されてなる回路基板であって、前記表層の絶縁樹脂層がドライエッチングにより除去されて形成された凹部に露出する前記内部配線パターンに電子部品が表面実装可能になっていること特徴とする回路基板。
【請求項２】 前記回路基板は、フロンガスと酸素が混入された雰囲気中でプラズマエッチングにより前記表層の絶縁樹脂層を除去されて形成された前記凹部に前記内部配線パターンが露出して形成されていることを特徴とする請求項１記載の回路基板。
【請求項１】 コア基板の両面に内部配線パターンが形成されており、該内部配線パターンの上に絶縁樹脂層を介して電源／グランド層が各々形成されてなる回路基板であって、前記表層の絶縁樹脂層がドライエッチングにより除去されて形成された凹部に露出する前記内部配線パターンに電子部品が表面実装可能になっていること特徴とする回路基板。
【請求項２】 前記回路基板は、フロンガスと酸素が混入された雰囲気中でプラズマエッチングにより前記表層の絶縁樹脂層を除去されて形成された前記凹部に前記内部配線パターンが露出して形成されていることを特徴とする請求項１記載の回路基板。
【図１】
【図２】
【図３】
【図２】
【図３】
【公開番号】特開２０００−５８９８７（Ｐ２０００−５８９８７Ａ）
【公開日】平成１２年２月２５日（２０００．２．２５）
【国際特許分類】
【出願番号】特願平１０−２２３３８０
【出願日】平成１０年８月６日（１９９８．８．６）
【出願人】（５９２２１４４５０）株式会社イースタン (17)
【Ｆターム（参考）】
【公開日】平成１２年２月２５日（２０００．２．２５）
【国際特許分類】
【出願日】平成１０年８月６日（１９９８．８．６）
【出願人】（５９２２１４４５０）株式会社イースタン (17)
【Ｆターム（参考）】
[ Back to top ]