固体撮像装置
【課題】画素の駆動精度を低下させることなく、グローバルシャッタ動作の高速化を図る固体撮像装置を提供する。
【解決手段】光を検知して光電子を発生する光電変換素子と、１つ以上のＭＯＳダイオード構造を構成する電極を有する単位画素と、前記電極に第１電圧を供給する第１電圧源側に設けられた第１接点と、前記電極に前記第１電圧より高い第２電圧を供給する第２電圧源側に設けられた第２接点と、前記第１接点と前記第２接点との間に設けられた第１コンデンサと、前記第１接点及び前記第２接点のどちらか一方に接続することで、前記電極に印加させる電圧を、選択的に前記第１電圧又は前記第２電圧に切り換える切換スイッチと、前記切換スイッチを駆動させて交互に前記第１電圧と前記第２電圧とを前記電極に印加させることで、前記光電子の発生、保持、転送、リセット、及び排出のいずれかを行う画素駆動部とを備える。
【解決手段】光を検知して光電子を発生する光電変換素子と、１つ以上のＭＯＳダイオード構造を構成する電極を有する単位画素と、前記電極に第１電圧を供給する第１電圧源側に設けられた第１接点と、前記電極に前記第１電圧より高い第２電圧を供給する第２電圧源側に設けられた第２接点と、前記第１接点と前記第２接点との間に設けられた第１コンデンサと、前記第１接点及び前記第２接点のどちらか一方に接続することで、前記電極に印加させる電圧を、選択的に前記第１電圧又は前記第２電圧に切り換える切換スイッチと、前記切換スイッチを駆動させて交互に前記第１電圧と前記第２電圧とを前記電極に印加させることで、前記光電子の発生、保持、転送、リセット、及び排出のいずれかを行う画素駆動部とを備える。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画素の駆動精度を向上する固体撮像装置に関する。
【背景技術】
【０００２】
従来から、画素の受光を一斉に行う電子グローバルシャッタ機能を実現するためには、ピーク電流に起因した電圧降下を抑えるという課題がある。画素を駆動させるためにゲートに、信号電圧からなるパルス信号の画素駆動信号を印加することによって、ピーク電流が発生し、このピーク電流と配線抵抗等によって電圧降下が発生する。電圧効果を抑えるという課題を解決するため、下記特許文献１は、受光タイミングをずらすことでピーク電流を抑えることが記載されている。また、下記特許文献２は、行選択回路が、グローバルシャッタ時の制御線から見た電源までのインピーダンス値（たとえば抵抗値あるいはリアクタンス値）を、ローリングシャッター時のインピーダンス値より大きくするシャッターモード対応部を含み、シャッターモード対応部により、ローリングシャッター方式および読み出し動作に影響を与えること無しに、グローバルシャッタ方式におけるピーク電流を低減することが記載されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１０−２６８０７９号公報
【特許文献２】特開２００９−２９６４００号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、上記特許文献１及び２に記載の技術によれば、ピーク電流を軽減させることはできるが、画素駆動信号の立ち上がり、立ち下がりを急峻にすることはできず、高速なグローバルシャッタを行う場合は、所望する画素駆動信号を画素に印加することはできず、画素の駆動精度が低下してしまう。
【０００５】
また、光電変換素子により発生した光電子をＣＣＤ素子のような転送手法で、高速に転送するためには、外部電源から画素内のゲート電極への電荷供給を高速におこなう必要があるが、給電線の抵抗と寄生容量により、電圧降下や、充電/放電時間が大きくなってしまう。特に、ＴＯＦ（Time of flight）距離センサにおいて、１フレーム内において、発生した光電子を電子保持部に転送する動作を複数回実施する場合、画素内のゲート電極の制御を数１００ｎｓ間隔で複数回繰り返すと、外部電源からゲート電極への電荷供給が間に合わず、所望の電圧が供給されない不具合を生じる。
【０００６】
そこで本発明は、係る従来の問題点に鑑みてなされたものであり、画素の駆動精度を低下させることなく、グローバルシャッタ動作の高速化を図る固体撮像装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記目的を達成するために、本発明は、固体撮像装置であって、光を検知して光電子を発生する光電変換素子と、１つ以上のＭＯＳダイオード構造を構成する電極を有する単位画素と、前記電極に第１電圧を供給する第１電圧源側に設けられた第１接点と、前記電極に前記第１電圧より高い第２電圧を供給する第２電圧源側に設けられた第２接点と、前記第１接点と前記第２接点との間に設けられた第１コンデンサと、前記第１接点及び前記第２接点のどちらか一方に接続することで、前記電極に印加させる電圧を、選択的に前記第１電圧又は前記第２電圧に切り換える切換スイッチと、前記切換スイッチを駆動させて交互に前記第１電圧と前記第２電圧とを前記電極に印加させることで、前記光電子の発生、保持、転送、リセット、及び排出のいずれかを行う画素駆動部と、を備えることを特徴とする。
【０００８】
前記単位画素は、前記光電変換素子が発生した前記光電子を転送するための第１転送部と、前記光電変換素子に対して前記第１転送部を挟んで反対側に配置され、前記光電変換素子により発生した前記光電子を一時的に保持する光電子保持部と、前記第１転送部に対して前記光電子保持を挟んで反対側に配置され、前記光電子保持部が保持した前記光電子を転送するための第２転送部と、前記光電子保持部に対して前記第２転送部を挟んで反対側に配置され、転送された前記光電子を保持して該転送された前記光電子を電圧に変換させるための浮遊拡散層と、前記浮遊拡散層の電位を基準電位にリセットするためのリセット用トランジスタと、前記光電変換素子に発生した前記光電子を排出する光電子排出部と、備え、前記光電変換素子、前記第１転送部、前記光電変換素子、前記第２転送部、前記リセット用トランジスタ、及び前記光電子排出部のうち、少なくとも１つは前記ＭＯＳダイオード構造を有する。
【０００９】
前記単位画素が１次元又は２次元配列された画素アレイを備え、前記画素駆動部は、少なくとも１つの前記ＭＯＳダイオード構造の前記電極への電圧印加を制御することで、前記光電子の発生、保持、転送、リセット、及び排出のいずれかを一斉に行う。
【００１０】
前記第１コンデンサが、前記画素アレイの最外周に隣接した位置に配置されている。
【００１１】
前記第１コンデンサの前記第１接点と前記第２接点の電圧を、前記第１電圧及び前記第２電圧に設定させるためのブランキング期間が設けられている。
【００１２】
前記第１電圧より高く、前記第２電圧より低い第３電圧を、前記電極に供給する第３電圧源側に設けられた第３接点と、前記第１接点と前記第３接点との間に設けられた第２コンデンサと、を備え、前記画素駆動部は、前記電極に印加させる電圧を、前記第１電圧から前記第２電圧に切り換える際、及び、前記第２電圧から前記第１電圧に切り換える際に、該電極に前記第３電圧を印加させるように前記スイッチを駆動させる。
【００１３】
前記第１コンデンサの前記第１接点と前記第２接点の電圧を、前記第１電圧及び前記第２電圧に、前記第２コンデンサの前記第１接点と前記第３接点の電圧を、前記第１電圧及び前記第３電圧に設定させるためのブランキング期間が設けられている。
【００１４】
前記電極の上層側に電圧が印加され、前記電極の下層側は、固体撮像素子内部で前記第１接点と配線接続されており、さらに、前記第１接点を経由し、前記第1電源と結線されている。
【発明の効果】
【００１５】
本願発明によれば、光を検知して光電子を発生する光電変換素子と、１つ以上のＭＯＳダイオード構造を構成する電極を有する単位画素と、前記電極に第１電圧を供給する第１電圧源側に設けられた第１接点と、前記電極に前記第１電圧より高い第２電圧を供給する第２電圧源側に設けられた第２接点と、前記第１接点と前記第２接点との間に設けられた第１コンデンサと、前記第１接点及び前記第２接点のどちらか一方に接続することで、前記第１電圧又は前記第２電圧を、選択的に前記電極に印加させるかを切り換える切換スイッチと、前記切換スイッチを駆動させて交互に前記第１電圧と前記第２電圧とを前記電極に印加させることで、前記光電子の発生、保持、転送、リセット、及び排出のいずれかを行う画素駆動部と、を備えるので、第１電圧と第２電圧とで形成され、単位画素を駆動するための画素駆動信号の立ち上がり及び立下りを前記第１コンデンサによる供給によって急峻にすることができ、画素の駆動精度を向上させることができる。したがって、グローバルシャッタ動作の高速化を図ることができる。
【００１６】
前記第１電圧より高く、前記第２電圧より低い第３電圧を、前記電極に供給する第３電圧源側に設けられた第３接点と、前記第１接点と前記第３接点との間に設けられた第２コンデンサと、を備え、前記画素駆動部は、前記電極に印加させる電圧を、前記第１電圧から前記第２電圧に切り換える際、及び、前記第２電圧から前記第１電圧に切り換える際に、該電極に前記第３電圧を印加させるように前記スイッチを駆動させるので、電極に印加させる電圧を、第１電圧から第２電圧に切り換える際の、前記第２接点の電圧の電圧降下をさらに抑えることができ、画素の駆動精度を向上させることができる。
【００１７】
前記電極の上層側に電圧が印加され、前記電極の下層側は、固体撮像素子内部で前記第１接点と配線接続されており、さらに、前記第１接点を経由し、前記第1電源と結線されているので、配線は、配線抵抗、および配線の寄生容量が小さくなるように、最短配線することにより、配線抵抗と配線寄生容量とで表される時定数を小さくすることが可能となり、高速に電極の充放電ができ、単位画素を駆動するための画素駆動信号の立ち上がりをより急峻にすることができ、ゲート駆動信号の動作を高速にすることができる。したがって、画素の駆動精度を向上させることができる。
【図面の簡単な説明】
【００１８】
【図１】ＴＯＦの原理の一例を説明するための図である。
【図２】実施の形態にかかる固体撮像装置を有する測距システムの概略構成を示す図である。
【図３】固体撮像装置の構成を示す図である。
【図４】図３に示す固体撮像装置２８を構成する単位画素３０の一部を示す平面図である。
【図５】図４のＶ−Ｖ線矢視断面図である。
【図６】図４のＶＩ−ＶＩ線矢視断面図である。
【図７】図７Ａは、光電変換素子によって光電子が発生しているときのポテンシャル図を示すものであり、図７Ｂ、Ｃは、光電変換素子が発生した光電子を光電子保持部に転送するときのポテンシャル図を示すものであり、図７Ｄは、光電子保持部で光電子を保持しているときのポテンシャル図であり、図７Ｅは、光電子保持部が保持した光電子を浮遊拡散層に転送するときのポテンシャル図を示すものである。
【図８】光電変換素子、第１転送部、光電子保持部、及び第２転送部による光電子の移動状態を示すポテンシャル図の他の例である。
【図９】図４に示す受光装置の回路構成の一例を示す図である。
【図１０】図９に示す受光装置を用いて図４に示す単位画素を構成したときの回路図である。
【図１１】図９の単位画素の回路構成と別の例を示す図である。
【図１２】図４に示す単位画素と別の例を示す単位画素の平面図である。
【図１３】従来技術におけるゲート駆動回路の要部構成図である。
【図１４】図１３のゲート駆動回路で、画素負荷容量のゲートに印加される理想電圧の波形を示す図である。
【図１５】図１３のゲート駆動回路で、実際に画素負荷容量のゲートに電圧が印加されたときの第１接点及び第２接点の電圧波形を示す図である。
【図１６】図１３のゲート駆動回路で、画素負荷容量のゲートに印加される電圧の波形を示す図である。
【図１７】図１３のゲート駆動回路で、グローバルシャッタ動作によって実際に画素負荷容量のゲートに電圧が印加されたときの第１接点及び第２接点の電圧波形を示す図である。
【図１８】本実施の形態におけるゲート駆動回路の要部構成図である。
【図１９】図１８のゲート駆動回路で、実際に画素負荷容量のゲートに電圧が印加されたときの第１接点及び第２接点の電圧波形を示す図である。
【図２０】図１８のゲート駆動回路で、画素負荷容量のゲートに印加される電圧の波形を示す図である。
【図２１】画素負荷容量の駆動期間を説明する図である。
【図２２】変形例１におけるゲート駆動回路の要部構成図である。
【図２３】図２２のゲート駆動回路で、画素負荷容量のゲートに印加される理想電圧の波形を示す図である。
【図２４】図１８のゲート駆動回路で、実際に画素負荷容量のゲートに電圧が印加されたときの第１接点、第２接点、及び第３接点の電圧波形を示す図である。
【発明を実施するための形態】
【００１９】
本発明に係る単位画素及び該単位画素を有する固体撮像装置について、好適な実施の形態を掲げて添付の図面を参照しながら以下詳細に説明する。
【００２０】
初めに、図１を用いてＴＯＦの原理の一例を簡単に説明する。光（例えば、レーザー光）を被写体に照射する図示しない照射装置が光を照射しない状態で、且つ、環境光のみを一定時間（Ｔｓｅｎｓｅ）受光する第１受光期間のときに、図示しない単位画素を複数有する受光部は、入射光に応じて光電変換を行い、光電子（負電荷）を生成し、単位画素が有する光電子保持部は、第１受光期間に発生した光電子を取り込む。ここでは、第１受光期間は２回あり、それぞれの第１受光期間で単位画素は光電変換し、発生した光電子を光電子保持部に取り込む。１回目の第１受光期間に前記単位画素に入射する光量をＱＣＢとし、２回目の第１受光期間に前記単位画素に入射する光量をＱＣＡとする。なお、受光期間とは、受光した光に応じて光電子を発生して蓄積する期間（蓄積期間）のことをいう。
【００２１】
また、前記照射装置から照射された光の反射光を受光する期間を有する第２受光期間のときに、前記した受光部は、入射光に応じて光電変換を行い、光電子を生成し、前記した光電子保持部は、第２受光期間に発生した光電子を取り込む。ここでは、前記単位画素は、照射装置が光を照射している状態で、且つ、前記照射装置から照射された光の反射光及び環境光を一定時間（Ｔｓｅｎｓｅ）受光する１回目の第２受光期間と、前記照射装置が光の照射を終了してから一定時間（Ｔｓｅｎｓｅ）光を受光する２回目の第２受光期間とで光電変換を行う。１回目の第２受光期間に前記単位画素に入射した光量をＱＢとし、２回目の第２受光期間に前記単位画素に入射した光量をＱＡとする。なお、Ｉｌａｓｅｒは、前記照射された光の反射光の強度を示し、Ｉｂａｃｋは、環境光の強度を示す。
【００２２】
したがって、ＱＡ−ＱＣＡ＝Ｉｌａｓｅｒ×Ｔｄｅｌａｙ，ＱＢ−ＱＣＢ＝Ｉｌａｓｅｒ×Ｔｓｅｎｓｅ，の関係式が成り立つ。Ｔｄｅｌａｙは、照射した光が被写体に反射して戻ってくるまでの時間である。
【００２３】
上述した式から、Ｔｄｅｌａｙ＝Ｔｓｅｎｓｅ×（ＱＡ−ＱＣＡ）／（ＱＢ−ＱＣＢ）の関係式が導き出せ、被写体までの距離Ｚは、Ｚ＝ｃ×Ｔｄｅｌａｙ／２＝ｃ×Ｔｓｅｎｓｅ×（ＱＡ−ＱＣＡ）／２（ＱＢ−ＱＣＢ）、の関係式によって求めることができる。なお、ｃは、光速を示す。
【００２４】
図２は、実施の形態にかかる固体撮像装置を有する測距システム１０の概略構成を示す図である。図２に示すように、測距システム１０は、照射装置１２、撮像部１４、演算部１６、制御部１８、及び電源２０を備える。
【００２５】
電源２０は、測距システム１０の各部に所定の電源電圧を供給するものであり、図２においては、簡単のため、電源２０から各装置への電源線の表示を省略する。
【００２６】
照射装置１２は、測距対象Ｗに対してパルス光Ｌｐを照射するものであり、照射装置１２は、制御部１８の制御下で、パルス光Ｌｐを出力する発光部２４を有する。この測距システム１０において、照射装置１２の発光部２４は、発光点（エミッタ）を直線状に設けた半導体レーザバーを積層（直列接続）して、面発光が可能とされたものである。
【００２７】
発光部２４は、赤外光を発光する。例えば、波長が８７０ナノメートル（ｎｍ）の赤外光を１００ワット（Ｗ）の出力で照射可能である。発光部２４は、パルス光Ｌｐを１００（ナノ秒）の出力時間（パルス幅）で出力する。
【００２８】
なお、発光部２４は、リニアアレイ状の複数の発光点を有していてもよく、あるいは、マトリックス状に並べられた複数の発光点を有するものであってもよい。発光素子としてレーザダイオードや発光ダイオード（ＬＥＤ）等のその他の発光素子を用いてもよい。
【００２９】
この測距システム１０では、照射装置１２から照射されたパルス光Ｌｐが測距対象Ｗで反射し、撮像部１４に入射する。なお、説明の便宜のため、照射装置１２から測距対象Ｗまでのパルス光Ｌｐを照射光Ｌｅと、測距対象Ｗから撮像部１４までのパルス光Ｌｐを反射光Ｌｒと呼ぶ。
【００３０】
撮像部１４は、レンズ２６と、固体撮像装置２８とを有する。レンズ２６を透過した反射光Ｌｒ及び環境光Ｌｓは、固体撮像装置２８に集光され、固体撮像装置２８によって受光される。固体撮像装置２８は、照射装置１２が照射するパルス光Ｌｐ及び環境光Ｌｓに対して感度を有する。演算部１６は、固体撮像装置２８が前記各受光期間で取り込んだ光電子数の情報に基づいて測距対象Ｗまでの距離を、図１で説明した手法によって算出する。
【００３１】
図３は、固体撮像装置２８の構成を示す図である。固体撮像装置２８は、マトリックス状に単位画素３０が配置された画素アレイ３２と、画素駆動回路（画素駆動部）３４と、サンプルホールド回路３６と、水平選択回路３８と、出力バッファ４０と、Ａ／Ｄ変換器４２とを有する。
【００３２】
電源２０は、画素アレイ３２に対して正の電源電圧Ｖｄｄを印加するとともに、リセット電圧Ｖｒｅｆを印加する。画素駆動回路３４は、ゲート駆動回路４４と、垂直選択回路４６を有し、ゲート駆動回路４４は、各種ゲート駆動信号を出力することにより画素アレイ３２の各単位画素３０の光電子の発生（蓄積）、保持、転送、及び排出等を行う。垂直選択回路４６は、マルチプレクサ（図示略）を有し、読み出しを行う単位画素３０が属する行に対して選択的に、該単位画素３０が保持した光電子に対応する電圧信号（画素信号）を出力させる。水平選択回路３８は、別のマルチプレクサ（図示略）を有し、読み出しを行う単位画素３０が属する列を選択する。読み出された画素信号は、サンプルホールド回路３６に一端保持された後、水平選択回路３８を介して出力される。そして、出力バッファ４０及びＡ／Ｄ変換器４２を介して演算部１６に出力される。なお、制御部１８及び演算部１６は、固体撮像装置２８上に形成してもよい。
【００３３】
図４は、図３に示す固体撮像装置２８を構成する単位画素３０の一部を示す平面図である。単位画素３０は、複数の受光装置１００を有する。本実施の形態では、単位画素３０は、４つの受光装置１００を有し、行列状に配置されている。図５及び図６は、図４に示す受光装置１００の断面図であり、詳しくは、図５は、図４のＶ−Ｖ線矢視断面図であり、図６は、図４のＶＩ−ＶＩ線矢視断面図である。
【００３４】
単位画素３０は、行列状に配置された４つの受光装置１００を有する。受光装置１００は、ｐ型（第１導電型）半導体基板１０２上に形成された光電変換素子１０４と、４つの光電子振分部１０６と、２つの光電子排出部１０８とを有する。光電変換素子１０４は、ｐ型（第１導電型）半導体基板１０２上に絶縁体（図示略）を介して形成された電極（以下、フォトゲートと呼ぶ）１１０を有するフォトゲート構造を有している。光電変換素子１０４は、光を検知して、光電子（負電荷）を発生する（検知した光を光電子に変換する）フォトダイオードである。フォトゲート１１０には、光電変換素子１０４を駆動するためのゲート駆動信号Ｓａがゲート駆動回路４４から印加される。
【００３５】
光電子振分部１０６は、第１転送部１１２、光電子保持部１１４、第２転送部１１６、及び浮遊拡散層１１８を有する。第１転送部１１２は、光電変換素子１０４に発生した光電子を光電子保持部１１４に転送するためのものであり、ｐ型半導体基板１０２上に前記絶縁体を介して形成された電極（第１転送ゲート）１２０を有するＭＯＳダイオード構造を有している（図５参照）。第１転送ゲート１２０には、ゲート駆動回路４４から第１転送部１１２を駆動させるためのゲート駆動信号Ｓｂが入力される。光電子保持部１１４は、光電変換素子１０４に対して第１転送部１１２を挟んで反対側に配置され、光電変換素子１０４が発生した光電子を一時的に保持するものであり、ｐ型半導体基板１０２上に前記絶縁体を介して形成された電極（保持ゲート）１２２を有するＭＯＳダイオード構造を有している（図５参照）。保持ゲート１２２には、ゲート駆動回路４４から光電子保持部１１４を駆動させるためのゲート駆動信号Ｓｃが印加される。
【００３６】
第２転送部１１６は、第１転送部１１２に対して光電子保持部１１４を挟んで反対側にう配置され、光電子保持部１１４が保持した光電子を転送するものであり、ｐ型半導体基板１０２上に前記絶縁体を介して形成された電極（第２転送ゲート）１２４を有するＭＯＳダイオード構造を有している（図５参照）。第２転送ゲート１２４には、ゲート駆動回路４４から第２転送部１１６を駆動させるためのゲート駆動信号Ｓｄが入力される。浮遊拡散層（ＦＤ；フローティングディフュージョン）１１８は、光電子保持部１１４に対して第２転送部１１６を挟んで反対側に配置され、光電子保持部１１４から転送されてくる光電子を取り込み、電圧に変換させるためのものであり、ｐ型半導体基板１０２上にｎ型（第２導電型）不純物が形成されたものである。
【００３７】
図４に示すように、４つの光電子振分部１０６は、光電変換素子１０４を挟んで水平方向（左右方向）に対称的に２つずつ設けられており、左右にそれぞれ上下１つずつ設けられている。また、互いに水平方向に隣り合う単位画素３０の受光装置１００は、その間に設けられている２つの浮遊拡散層１１８を共有している。つまり、受光装置１００は、受光装置１００の浮遊拡散層１１８の一部を互いに共有している。
【００３８】
図５に示すように、浮遊拡散層１１８には、浮遊拡散層１１８の電位を基準電位にリセットするリセット用トランジスタ１２６が接続されている。リセット用トランジスタ１２６のソースは浮遊拡散層１１８に接続され、ドレインには電源２０からのリセット電圧Ｖｒｅｆが印加され、ゲートには、ゲート駆動回路４４からリセット信号Ｒが供給される。ハイのリセット信号Ｒがリセット用トランジスタ１２６のゲートに供給されると、リセット用トランジスタがオンとなり、浮遊拡散層１１８の電位が基準電位にリセットされる。
【００３９】
また、浮遊拡散層１１８には、浮遊拡散層１１８が保持した光電子に応じた電圧信号を読み出すための信号読出用トランジスタ１３０が接続される。信号読出用トランジスタ１３０には、該信号読出用トランジスタ１３０によって読み出された電圧信号を信号読出線１３２に出力するかを選択するための選択用トランジスタ１３４が接続されている。信号読出用トランジスタ１３０のドレインは、電源２０からの電源電圧Ｖｄｄが印加され、ゲートには、浮遊拡散層１１８に接続され、ソースは、選択用トランジスタ１３４のドレインに接続される。選択用トランジスタ１３４に垂直選択回路４６からハイの選択信号Ｓｓが供給されると、選択用トランジスタ１３４がオンになり、浮遊拡散層１１８が保持した光電子に対応する電圧が信号読出線１３２から読み出される。選択用トランジスタ１３４のソースは、信号読出線１３２が接続されている。
【００４０】
光電子排出部１０８は、第３転送部１４０と、拡散層１４２とを有する。第３転送部１４０は、光電変換素子１０４が発生した光電子を拡散層１４２に転送するためのものであり、ｐ型半導体基板１０２上に前記絶縁体を介して形成された電極（第３転送ゲート）１４４を有するＭＯＳダイオード構造を有している（図６参照）。
【００４１】
拡散層１４２は、光電変換素子１０４に対して第３転送部１４０を挟んで反対側に配置され、拡散層１４２には、電源２０からの電源電圧Ｖｄｄが印加されている。ゲート駆動回路４４から第３転送ゲート１４４に排出信号Ｓｅが入力されると、光電変換素子１０４が発生した光電子は、第３転送部１４０を介して拡散層１４２から排出される。
【００４２】
図４に示すように、２つの光電子排出部１０８は、光電変換素子１０４を挟んで垂直方向（上下方向）に対称的に１つずつ設けられている。また、互いに上下方向に隣り合う単位画素３０の受光装置１００は、その間に設けられている拡散層１４２を共有している。つまり、受光装置１００は、受光装置１００の拡散層１４２の一部を互いに共有している。
【００４３】
図７は、光電変換素子１０４、第１転送部１１２、光電子保持部１１４、及び第２転送部１１６による光電子の移動状態を示すポテンシャル図である。
【００４４】
図７Ａは、光電変換素子１０４によって光電子が発生しているときのポテンシャル図を示すものであり、図７Ｂ、Ｃは、光電変換素子１０４が発生した光電子を光電子保持部１１４に転送するときのポテンシャル図を示すものであり、図７Ｄは、光電子保持部１１４で光電子を保持しているときのポテンシャル図であり、図７Ｅは、光電子保持部１１４が保持した光電子を浮遊拡散層１１８に転送するときのポテンシャル図を示すものである。
【００４５】
図７Ａに示すように、フォトゲート１１０にハイ（Ｈｉｇｈ）のゲート駆動信号Ｓａを入力することで、光電変換素子１０４にポテンシャル位置は下がり、発生した光電子ｅ−が光電変換素子１０４に溜まっていく。そして、図７Ｂに示すように、第１転送ゲート１２０にハイのゲート駆動信号Ｓｂを入力することで、光電変換素子１０４が発生した光電子ｅ−は光電子保持部１１４に転送される。なお、このとき、保持ゲート１２２にハイのゲート駆動信号Ｓｃが入力されている。さらに、フォトゲート１１０にロー（Ｌｏｗ）のゲート駆動信号Ｓａを入力することで、光電変換素子１０４のポテンシャル位置が上がって（図７Ｃ参照）、光電変換素子１０４に発生した光電子ｅ−は、光電子保持部１１４に転送され、その後、第１転送ゲート１２０にローのゲート駆動信号Ｓｂを入力して、図７Ｄに示すように光電変換素子１０４が発生した光電子を光電子保持部１１４に保持させる。この図７Ａ〜図７Ｃの状態を繰り返すことで、複数回の受光期間（光電子を発生する期間）に光電変換素子１０４が発生した光電子を光電子保持部１１４に保持させることができる。
【００４６】
その後、図７Ｅに示すように、第２転送ゲート１２４にハイのゲート駆動信号Ｓｄを入力することで、第２転送部１１６のポテンシャル位置が下がり、保持ゲート１２２にローのゲート駆動信号Ｓｃを入力することで、光電子保持部１１４のポテンシャル位置が上がるとともに、光電子保持部１１４が保持した光電子ｅ−が浮遊拡散層１１８に転送される。
【００４７】
なお、図８に示すように、受光中も第１転送ゲート１２０にハイのゲート駆動信号Ｓｂを入力することで、受光及び光電変換素子１０４で発生した光電子の転送を同時に行ってもよい。
【００４８】
図９は、受光装置１００の回路構成の一例を示す図である。受光装置１００の光電変換素子１０４が保持した光電子は、転送経路１４６ａ、１４６ｂ、１４６ｃ、１４６ｄを介して光電子振分部１０６ａ、１０６ｂ、１０６ｃ、１０６ｄの浮遊拡散層１１８に転送される。転送経路１４６ａ、１４６ｂ、１４６ｃ、１４６ｄは、図４及び図５で示した光電子振分部１０６ａ、１０６ｂ、１０６ｃ、１０６ｄの第１転送部１１２、光電子保持部１１４、第２転送部１１６により構成される。光電子振分部１０６ａ、１０６ｂ、１０６ｃ、１０６ｄの浮遊拡散層１１８には、１つのリセット用トランジスタ１２６のソースが接続されるとともに、１つの信号読出用トランジスタ１３０のゲートが接続される。
【００４９】
各浮遊拡散層１１８に、光電子振分部１０６ａ、１０６ｂ、１０６ｃ、１０６ｄの各光電子保持部１１４が保持した光電子が転送される前に、リセット用トランジスタ１２６がオンになることによって各浮遊拡散層１１８が基準電位にリセットされ、そのときの各浮遊拡散層１１８の電圧（以下、黒レベル）が読み出される。その後、光電子振分部１０６ａ、１０６ｂ、１０６ｃ、１０６ｄの光電子保持部１１４が保持した光電子が順次浮遊拡散層１１８に転送される。各浮遊拡散層１１８に転送された光電子が順次信号読出用トランジスタ１３０によって電圧信号（信号レベル）に変換されて、選択用トランジスタ１３４を介して信号読出線１３２から読み出される。
【００５０】
詳しくは、リセット用トランジスタ１２６をオンにすることで、各浮遊拡散層１１８の電位がリセットされ、黒レベルが読み出される。その後、光電子振分部１０６ａの光電子保持部１１４が保持している光電子が浮遊拡散層１１８に転送され、該転送された光電子に応じた電圧信号（信号レベル）が信号読出線１３２から読み出される。次に、リセット用トランジスタ１２６をオンにすることで、各浮遊拡散層１１８の電位がリセットされ、黒レベルが読み出される。その後、光電子振分部１０６ｂの光電子保持部１１４が保持している光電子が浮遊拡散層１１８に転送され、該転送された光電子に応じた電圧信号（信号レベル）が信号読出線１３２から読み出される。そして、リセット用トランジスタ１２６をオンにすることで、各浮遊拡散層１１８の電位がリセットされ、黒レベルが読み出される。その後、光電子振分部１０６ｃの光電子保持部１１４が保持している光電子が浮遊拡散層１１８に転送され、該転送された光電子に応じた電圧信号（信号レベル）が信号読出線１３２から読み出される。最後に、リセット用トランジスタ１２６をオンにすることで、各浮遊拡散層１１８の電位がリセットされ、黒レベルが読み出される。その後、光電子振分部１０６ｄの光電子保持部１１４が保持している光電子が浮遊拡散層１１８に転送され、該転送された光電子に応じた電圧信号（信号レベル）が信号読出線１３２から読み出される。
【００５１】
このように、受光装置１００の光電子振分部１０６ａ、１０６ｂ、１０６ｃ、１０６ｄの光電子保持部１１４が保持した光電子に応じた電圧信号は、同一の信号読出線１３２から読み出されることになる。なお、図９では、光電子排出部１０８の図示を省略している。
【００５２】
図１０は、図９に示す受光装置１００を用いて図４に示す単位画素３０を構成したときの回路図である。単位画素３０は、４つの受光装置１００を有し、受光装置１００は、図４で示したように、１つの光電変換素子１０４と、４つの光電子振分部１０６ａ、１０６ｂ、１０６ｃ、１０６ｄと、２つの光電子排出部１０８とを有する。全受光装置１００の光電子振分部１０６ａ、１０６ｂ、１０６ｃ、１０６ｄの各浮遊拡散層１１８は、リセット用トランジスタ１２６のソース、及び、信号読出用トランジスタ１３０のゲートに接続されている。
【００５３】
リセット用トランジスタ１２６をオンにすることで、各光電子振分部１０６ａ、１０６ｂ、１０６ｃ、１０６ｄの各浮遊拡散層１１８の電位がリセットされ、黒レベルが読み出される。その後、単位画素３０の各光電子振分部１０６ａの光電子保持部１１４が保持している光電子が各光電子振分部１０６ａの浮遊拡散層１１８に転送され、該転送された光電子に応じた電圧信号（信号レベル）が信号読出線１３２から読み出される。つまり、単位画素３０の各受光装置１００の光電子振分部１０６ａの浮遊拡散層１１８に転送された光電子を合算（加算）した光電子数に応じた電圧信号が信号読出線１３２から読み出される。
【００５４】
次に、リセット用トランジスタ１２６をオンにすることで、各光電子振分部１０６ａ、１０６ｂ、１０６ｃ、１０６ｄの各浮遊拡散層１１８の電位がリセットされ、黒レベルが読み出される。その後、単位画素３０の各光電子振分部１０６ｂの光電子保持部１１４が保持している光電子が各光電子振分部１０６ｂの浮遊拡散層１１８に転送され、該転送された光電子に応じた電圧信号（信号レベル）が信号読出線１３２から読み出される。つまり、単位画素３０の各受光装置１００の光電子振分部１０６ｂの浮遊拡散層１１８に転送された光電子を合算した光電子数に応じた電圧信号が信号読出線１３２から読み出される。
【００５５】
そして、リセット用トランジスタ１２６をオンにすることで、各光電子振分部１０６ａ、１０６ｂ、１０６ｃ、１０６ｄの各浮遊拡散層１１８の電位がリセットされ、黒レベルが読み出される。その後、単位画素３０の各光電子振分部１０６ｃの光電子保持部１１４が保持している光電子が各光電子振分部１０６ｃの浮遊拡散層１１８に転送され、該転送された光電子に応じた電圧信号（信号レベル）が信号読出線１３２から読み出される。つまり、単位画素３０の各受光装置１００の光電子振分部１０６ｃの浮遊拡散層１１８に転送された光電子を合算した光電子数に応じた電圧信号が信号読出線１３２から読み出される。
【００５６】
最後に、リセット用トランジスタ１２６をオンにすることで、各光電子振分部１０６ａ、１０６ｂ、１０６ｃ、１０６ｄの各浮遊拡散層１１８の電位がリセットされ、黒レベルが読み出される。その後、単位画素３０の各光電子振分部１０６ｄの光電子保持部１１４が保持している光電子が各光電子振分部１０６ｄの浮遊拡散層１１８に転送され、該転送された光電子に応じた電圧信号（信号レベル）が信号読出線１３２から読み出される。つまり、単位画素３０の各受光装置１００の光電子振分部１０６ｄの浮遊拡散層１１８に転送された光電子を合算した光電子数に応じた電圧信号が信号読出線１３２から読み出される。このように、単位画素３０の受光装置１００の光電子保持部１１４が保持した光電子に応じた電圧信号は、全て同一の信号読出線１３２から読み出される。
【００５７】
ここで、図１０に示すように、単位画素３０の各受光装置１００の光電子振分部１０６ａ、１０６ｂ、１０６ｃ、１０６ｄの転送方向は異なる。例えば、右上の受光装置１００の光電子振分部１０６ａの転送方向は右上となり、右下の受光装置１００の光電子振分部１０６ａの転送方向は右下となり、左上の受光装置１００の光電子振分部１０６ａの転送方向は左上となり、左下の受光装置１００の光電子振分部１０６ａの転送方向は、左下となる。
【００５８】
また、図１０に示すように、右上の受光装置１００の光電子振分部１０６ｃ、光電子振分部１０６ｄと、左上の受光装置１００の光電子振分部１０６ｂ、光電子振分部１０６ｄとは互いに浮遊拡散層１１８を共有しており、右下の受光装置１００の光電子振分部１０６ｄ、１０６ｂと、左下の受光装置１００の光電子振分部１０６ｄ、１０６ｃとは互いに浮遊拡散層１１８を共有している。
【００５９】
なお、図１１に示すように受光装置１００は、２つの信号読出線１３２ａ、１３２ｂを有してもよい。この場合は、例えば、光電子振分部１０６ａ、１０６ｂの浮遊拡散層１１８に転送された光電子に応じた電圧信号が信号読出線１３２ａから、光電子振分部１０６ｃ、１０６ｄの浮遊拡散層１１８に転送された光電子に応じた電圧信号が信号読出線１３２ｂからそれぞれ読み出される。図１１に示す受光装置１００では、リセット用トランジスタ１２６ａ、１２６ｂ、１２６ｃ、１２６ｄのソースが光電子振分部１０６ａ、１０６ｂ、１０６ｃ、１０６ｄの浮遊拡散層１１８に接続され、ドレインには電源２０からのリセット電圧Ｖｒｅｆが印加される。また、リセット用トランジスタ１２６ａ、１２６ｂ、１２６ｃ、１２６ｄのゲートには、リセット信号Ｒ１、Ｒ２、Ｒ３、Ｒ４が供給される。また、光電子振分部１０６ａ、１０６ｂ、１０６ｃ、１０６ｄの浮遊拡散層１１８には、信号読出用トランジスタ１３０ａ、１３０ｂ、１３０ｃ、１３０ｄのゲートが接続されており、選択用トランジスタ１３４ａ、１３４ｂ、１３４ｃ、１３４ｄのゲートには、選択信号Ｓｓ１、Ｓｓ２、Ｓｓ３、Ｓｓ４が供給される。要は、信号読出線１３２が受光装置１００の複数の浮遊拡散層１１８に接続されていればよい。
【００６０】
このように、図１１に示す受光装置１００を用いて、光電子保持部１１４が保持している光電子を独立した信号読出用トランジスタ１３０を介して読み出してもよい。
【００６１】
受光装置１００は、このように光電子保持部１１４を有する４つの光電子振分部１０６ａ、１０６ｂ、１０６ｃ、１０６ｄを有するので、測距システム１０は、測距対象Ｗまでの距離を求めることができる。詳しく説明すると、１回目の第１受光期間で光電変換素子１０４が発生した光電子を光電子振分部１０６ａの光電子保持部１１４に転送し、２回目の第１受光期間で光電変換素子１０４が発生した光電子を光電子振分部１０６ｂの光電子保持部１１４に転送し、１回目の第２受光期間で光電変換素子１０４が発生した光電子を光電子振分部１０６ｃの光電子保持部１１４に転送し、２回目の第２受光期間で光電変換素子１０４が発生した光電子を光電子振分部１０６ｄの光電子保持部１１４に転送する。これにより、ＱＣＢ、ＱＣＡ、ＱＢ、ＱＡに対応する光電子を得ることができ、光電子振分部１０６ａ、１０６ｂ、１０６ｃ、１０６ｄの浮遊拡散層１１８から得られた光電子に対応する電圧信号を読み出すことで、測距対象Ｗまでの距離を得ることができる。なお、図１に示すような受光を複数回（例えば、１００回）行うとともに、各受光期間（１回目の第１受光期間、２回目の第１受光期間、１回目の第２受光期間、２回目の第２受光期間）の終了毎に、光電子振分部１０６ａ、１０６ｂ、１０６ｃ、１０６ｄによって、光電変換素子１０４に発生した光電子が振り分けられて、光電子振分部１０６ａ、１０６ｂ、１０６ｃ、１０６ｄの光電子保持部１１４に光電子が順次保持された後、光電子振分部１０６ａ、１０６ｂ、１０６ｃ、１０６ｄの光電子保持部１１４が保持した光電子が読み出される。
【００６２】
なお、図４の各受光装置１００の光電変換素子１０４に図示した矢印は、図１に記載の４つの受光期間の内１つの期間における光電子の転送方向を示したものである。詳しくは、左上の光電変換素子１０４に発生した光電子は左上の光電子振分部１０６に転送され、左下の光電変換素子１０４は、左下の光電子振分部１０６に転送され、右上の光電変換素子１０４は、右上の光電子振分部１０６に転送され、右上の光電変換素子１０４は、右上の光電子振分部１０６に転送され、右下の光電変換素子１０４は、右下の光電子振分部１０６に転送される。
【００６３】
本実施の形態では、単位画素３０は、複数の受光装置１００を有し、単位画素３０の各受光装置１００の転送方向の異なる光電子振分部１０６により振り分けられた光電子を加算して出力するので、振分方向に依存せず、振分方向毎に転送される光電子数のバラツキを抑えることができる。
【００６４】
詳しくは、光電子振分部１０６に転送された光電子は、複数回の受光と転送とが繰り返された後、浮遊拡散層１１８に転送されるが、上下左右に転送保持された光電子が浮遊拡散層１１８で接続されているため、光電変換素子１０４及び第１転送部１１２に転送速度の左右上下のバラツキに関して平均化することができる。これにより、図１に記載の４つの受光期間のうち、何れの期間においても同様に、４つの光電変換素子１０４の転送方向を上下左右に設定することで、単位画素３０の光電子の転送速度が振分方向に依存せず、後段の信号処理において、精度良く演算が可能となる。
【００６５】
単位画素３０が１つの受光装置１００のみを有する場合は、該受光装置１００の製造起因や結晶方向起因によって転送速度が遅くなる方向が生じ、振分方向によっては、正確な光電子情報（光電子に応じた電圧信号）を得ることができない。つまり、光電変換素子１０４に発生した光電子の振分時間（第１転送部１１２、光電子保持部１１４、第２転送部１１６にゲート駆動信号Ｓｂ、Ｓｃ、Ｓｄを供給するタイミング）は決まっているので、転送速度が遅い振り分け方向に光電子を転送すると、光電変換素子１０４が発生した光電子の全てを転送することができない。
【００６６】
このように、上記実施の形態においては、単位画素３０の受光装置１００は、光電変換素子１０４に発生した光電子を転送するための第１転送部１１２と、光電子を一時的に保持する光電子保持部１１４と、光電子保持部１１４が保持した光電子を転送するための第２転送部１１６と、転送された光電子を保持して該転送された光電子を電圧に変換させるための浮遊拡散層１１８とを含む光電子振分部１０６とを有するので、光電変換素子が発生した光電子を複数方向に振り分けて読み出すことができるとともに、リセットノイズを正確に除去することができる。
【００６７】
つまり、光電子振分部１０６によって振り分けられた光電変換素子１０４に発生した光電子は、該光電子振分部１０６の光電子保持部１１４に保持されるので、光電子保持部１１４が保持した光電子を読み出したい場合は、該光電子振分部１０６の浮遊拡散層１１８の電位をリセットした後、黒レベルが読み出される。その後、該光電子保持部１１４が保持した光電子を該浮遊拡散層１１８に転送して光電子に応じた電圧信号を読み出せばよいので、浮遊拡散層１１８の電位のリセットタイミングと、読み出しタイミングとのズレを最小限に抑えることができる。したがって、正確な黒レベルを得ることができ、リセットノイズを正確に除去することができる。
【００６８】
単位画素３０は、複数の受光装置１００を有するので、受光装置１００の製造起因や結晶方向起因による振分方向の転送速度のバラツキによって生じる、振分方向毎に転送される光電子数のバラツキを抑えることができ、受光精度を向上させることができる。また、単位画素３０の複数の前記受光装置１００は、少なくとも、複数の受光装置１００の浮遊拡散層１１８の一部を互いに共有しているので、単位画素３０が小さくなり、チップ面積が小さくなるのでコストが下がるとともに、単位画素３０を小型化して、解像度を増やすことができる。
【００６９】
単位画素３０は、行列状に配置された４つの受光装置１００を有し、受光装置１００は、光電子振分部１０６を４つ有し、４つの光電子振分部１０６は、光電変換素子１０４を挟んで水平方向に対称的に２つずつ設けられ、互いに水平方向に隣り合う受光装置１００は、その間に設けられている浮遊拡散層１１８を共有しているので、単位画素３０が小さくなり、チップ面積が小さくなるのでコストが下がるとともに、単位画素３０を小型化して、解像度を増やすことができる。
【００７０】
単位画素３０が１次元又は２次元に配列された画素アレイ３２を有する固体撮像装置２８は、複数の浮遊拡散層１１８の電位を読み出すための信号読出用トランジスタ１３０と信号読出用トランジスタ１３０を介して信号を読み出す信号読出線１３２とを備え、単位画素３０の浮遊拡散層１１８の各々の電位は１つの信号読出用トランジスタ１３０を介して読み出されるので、信号読み出し回路の共通化が可能となり、読み出し回路の製造バラツキに起因する出力バラツキを抑制することができるとともに、固体撮像装置２８を小型化して、解像度を増やすことができる。
【００７１】
なお、測距対象Ｗまでの距離を得るために、環境光Ｌｓのみを受光する期間における１回目の第１受光期間及び２回目の第１受光期間と、環境光Ｌｓと反射光Ｌｒを受光する期間である１回目の第２受光期間及び２回目の第２受光期間との受光時間幅が一定の場合は、１回目の第１受光期間と２回目の第１受光期間における受光量は同一であるから環境光Ｌｓのみを受光する期間における受光である第１受光期間は１回のみでもよい。このとき、前記ＱＣＡと前記ＱＣＢは、ＱＣＡ＝ＱＣＢとして取り扱うことで、被写体までの距離を求めることができる。したがって、単位画素３０は、図１２に示す構成であってもよい。
【００７２】
図１２は、図４に示す単位画素と別の例を示す単位画素の平面図である。なお、図４に示す構成と同様の構成については同一の符号を付している。単位画素３０は、４つの受光装置１００を有し、行列状に配置されている。受光装置１００は、光電変換素子１０４と、３つの光電子振分部１０６と、１つの光電子排出部１０８を有する。３つの光電子振分部１０６は、光電変換素子１０４を挟んで水平方向に対称的に１つずつ設けられ、光電変換素子１０４の上側、又は下側に１つ設けられている。また、光電子排出部１０８は、光電変換素子１０４の下側、又は上側に設けられ、光電子振分部１０６が設けられていない側に設けられる。単位画素３０の上側２つの受光装置１００は、光電変換素子１０４の上側に光電子振分部１０６が設けられ、下側に光電子排出部１０８が設けられる。単位画素３０の下側２つの受光装置１００は、光電変換素子１０４の下側に光電子振分部１０６が設けられ、上側に光電子排出部１０８が設けられる。このような構成を有することで、互いに上下方向で隣り合う単位画素３０の受光装置１００は、その間に設けられている拡散層１４２を共有する。また、互いに水平方向に隣り合う単位画素３０の受光装置１００は、その間に設けられている浮遊拡散層１１８を共有している。
【００７３】
単位画素３０は、行列状に配置された４つの前記受光装置１００を有し、受光装置１００は、光電子振分部１０６を３つ有し、３つの光電子振分部１０６は、光電変換素子１０４に対して水平方向に対称的に１つずつ設けられるとともに、光電変換素子１０４の上側、又は下側に１つ設けられており、互いに水平方向に隣り合う受光装置１００は、その間に設けられている浮遊拡散層１１８を共有しているので、単位画素３０が小さくなり、チップ面積が小さくなるのでコストが下がるとともに、単位画素３０を小型化して、解像度を増やすことができる。
【００７４】
次に、本実施の形態における、単位画素３０にゲート駆動信号を供給するゲート駆動回路４４について説明する。本実施の形態におけるゲート駆動回路４４を説明する前に、従来のゲート駆動回路４４を説明する。図１３は、従来のゲート駆動回路４４の要部構成図である。
【００７５】
図１３の参照符号１５０は、画素負荷容量を示す。この画素負荷容量１５０は、ＭＯＳダイオード構造により形成される寄生容量のことをいい、単位画素３０内にある。この画素負荷容量１５０は、本実施の形態で言うところのフォトゲート１１０、第１転送ゲート１２０、保持ゲート１２２、第２転送ゲート１２４、第３転送ゲート１４４、リセット用トランジスタ１２６のゲート等によって形成される。
【００７６】
第１電圧源１５２は、第１電圧（第１信号電圧）を単位画素３０に供給する電圧源であり、第２電圧源１５４は、第２電圧（第２信号電圧）を単位画素３０に供給する電圧源である。ゲート駆動回路４４は、単位画素３０に与えられる電圧（信号電圧）を選択的に切り換える切換スイッチ１５６を有する。
【００７７】
詳しくは、ゲート駆動回路４４は、単位画素３０の画素負荷容量１５０のゲートに第１電圧（第１信号電圧）を供給する第１電圧源１５２側に設けられた第１接点１５８と、画素負荷容量１５０のゲートに第２電圧（第２信号電圧）を供給する第２電圧源１５４側に設けられた第２接点１６０とをさらに有し、切換スイッチ１５６は、第１接点１５８と第２接点１６０とのどちらか一方に接続することで、第１電圧又は第２電圧を選択的に画素負荷容量１５０のゲートに印加させるかを切り換える。
【００７８】
第１電圧源１５２は、基準電圧（例えば、０Ｖ）を単位画素３０に供給するものであり、本実施の形態では、グランドである。第２電圧源１５４は、第１電圧より高い第２電圧を単位画素に供給するためのものであり、本実施の形態では、第１電圧源１５２、第２電圧源１５４ともに電源２０に内蔵されている。なお、図１３において、第１電圧源１５２と第１接点１５８との間に示す抵抗Ｒ１、及び、第２電圧源１５４と第２接点１６０との間に示すＲ２は、配線抵抗を表している。
【００７９】
単位画素３０を駆動させる場合、単位画素３０の画素負荷容量１５０のゲートに第１電圧と第２電圧とを交互に印加することでパルス信号のゲート駆動信号（画素駆動信号）を印加させる。例えば、単位画素３０の光電変換素子１０４を駆動させて光電子を発生させる場合、単位画素３０の第１転送部１１２を駆動させて光電子を転送させる場合、単位画素３０の光電子保持部１１４を駆動させて光電子を保持させる場合、単位画素３０の第２転送部１１６を駆動させて光電子を転送させる場合、単位画素３０の第３転送部１４０を駆動させて光電子を転送させる場合、リセット用トランジスタ１２６を駆動させて単位画素３０の浮遊拡散層１１８に存在する光電子をリセットさせる場合は、ゲート駆動回路４４は、フォトゲート１１０、第１転送ゲート１２０、保持ゲート１２２、第２転送ゲート１２４、第３転送ゲート１４４、及びリセット用トランジスタ１２６のゲートに第１電圧と第２電圧とを交互に供給する。この単位画素３０の駆動によって、光電子の発生、転送、保持、排出、リセットが行われる。また、ゲート駆動回路４４は、画素アレイ３２の全ての単位画素３０を一斉に駆動させるので、光電子の発生、転送、保持、排出、リセット等の動作が一斉に行われる（グローバルシャッタ動作が行われる）。
【００８０】
図１４は、図１３のゲート駆動回路４４で、画素負荷容量１５０のゲートに印加される理想電圧の波形を示す図である。図１４で、切換スイッチ１５６の状態がａのときは、切換スイッチ１５６が第１接点１５８に接続されていることを表し、状態がｂのときは、切換スイッチ１５６が第２接点１６０に接続されていることを表している。ゲート駆動回路４４が、切換スイッチ１５６を第１接点１５８に接続させることで、画素負荷容量１５０のゲートに印加される電圧ＶＣは、第１電圧となり、その後、切換スイッチ１５６を第２接点１６０に接続させることで、画素負荷容量１５０のゲートに印加される電圧ＶＣが第２電圧となり、その後、切換スイッチ１５６を再び第１接点１５８に接続させることで、画素負荷容量１５０のゲートに印加される電圧ＶＣは第１電圧となる。このように、ゲート駆動回路４４は、画素アレイ３２の全単位画素３０の画素負荷容量１５０のゲートに第１電圧と第２電圧とを交互に印加させることで、画素負荷容量１５０にパルス信号のゲート駆動信号を与えて、光電子の発生、転送、保持、排出、リセット等を一斉に行う。
【００８１】
しかしながら、切換スイッチ１５６の接続を第１接点１５８から第２接点１６０に切り換えるとき（画素負荷容量１５０のゲートに印加させる電圧を第１電圧から第２電圧に切り換えるとき）は、図１５に示すように第２接点１６０の電圧Ｖ２は、直ぐに第２電圧とならない。したがって、画素負荷容量１５０のゲートに印加される電圧ＶＣ（ノードＮＣの電圧）も直ぐに第２電圧とならず、立ち上がりが急峻にならない。
【００８２】
切換スイッチ１５６の接続を第１接点１５８から第２接点１６０に切り換えた場合に、第２接点１６０の電圧Ｖ２が直ぐに第２電圧にならない理由としては、以下の通りである。切換スイッチ１５６の接続が第２接点１６０に切り換えられると、第２電圧源１５４から画素負荷容量１５０に向かって一気に電流（ピーク電流）が流れるので、配線抵抗Ｒ２によって電圧降下が起こり、第２接点１６０の電圧Ｖ２が急激に低下する。その後、画素負荷容量１５０が充電されていくことで、画素負荷容量１５０の電圧ＶＣが第２電圧に徐々に近づくので、画素負荷容量１５０に流れる電流が減少し、それに伴い電圧降下の度合いが低下して第２接点１６０の電圧Ｖ２が第２電圧に近づく。切換スイッチ１５６によって第２接点１６０が画素負荷容量１５０に接続されている場合は、電圧Ｖ２によって画素負荷容量１５０のゲートに印加される電圧ＶＣ（ノードＮＣの電圧）が決まる。
【００８３】
また、切換スイッチ１５６の接続を第２接点１６０から第１接点１５８に切り換えるとき（画素負荷容量１５０のゲートに印加させる電圧を第２電圧から第１電圧に切り換えるとき）は、図１５に示すように第１接点１５８の電圧Ｖ１は、直ぐに第１電圧とならない。したがって、画素負荷容量１５０のゲートに印加される電圧ＶＣも直ぐに第１電圧とならず、ゲート駆動信号の立ち下がりが急峻にならない。
【００８４】
切換スイッチ１５６の接続を第２接点１６０から第１接点１５８に切り換えた場合に、第１接点１５８の電圧Ｖ１が直ぐに第１電圧とならない理由としては、以下の通りである。切換スイッチ１５６の接続が第１接点１５８に切り換えられると、画素負荷容量１５０のノードＮＣが第１接点１５８に接続されるので、ノードＮＣの電圧によって第１接点１５８の電圧Ｖ１は一気に上昇する。その後、画素負荷容量１５０から配線抵抗Ｒ１を介して第１電圧源（グランド）１５２に電流が流れ、画素負荷容量１５０が放電されていくことで、第１接点１５８の電圧Ｖ１が徐々に低下して第１電圧で安定する。切換スイッチ１５６によって第１接点１５８が画素負荷容量１５０に接続されている場合は、電圧Ｖ１に応じて画素負荷容量１５０のゲートに印加される電圧ＶＣが決まる。
【００８５】
図１６は、図１３のゲート駆動回路４４で、画素負荷容量１５０のゲートに印加される電圧ＶＣの波形を示す図である。なお、図１６においては、切換スイッチ１５６の切り換え周期を、図１５に示す切り換え周期より長くしており、配線抵抗Ｒ２の電圧降下による第２接点１６０の電圧Ｖ２の降下及び第１接点１５８の電圧Ｖ１の上昇を誇張して表現している。切換スイッチ１５６の接続が第１接点１５８から第２接点１６０に切り換わると、上述したように、第２電圧源１５４から画素負荷容量１５０に向かって一気に電流（ピーク電流）が流れるので、配線抵抗Ｒ２によって電圧降下が起こり、画素負荷容量１５０に印加されるゲート駆動信号の立ち上がりは急峻にならない。また、切換スイッチ１５６の接続が第２接点１６０から第１接点１５８に切り換わると、上述したように、ノードＮＣの電圧ＶＣによって第１接点１５８の電圧Ｖ１は一気に上昇するので、画素負荷容量１５０のゲートに印加されるゲート駆動信号の立ち下がりは急峻にならない。
【００８６】
このように、画素負荷容量１５０を瞬時に充放電できないため、画素負荷容量１５０に印加されるゲート駆動信号の立ち上がり、立ち下がりが急峻とならず、所望のゲート駆動信号を画素負荷容量１５０のゲートに印加することができず、高速なグローバルシャッタ動作を行うことができない。また、画素負荷容量１５０に供給されるゲート駆動信号の振幅（電圧Ｖ２−電圧Ｖ１）が狭くなり（図１５参照）、画素駆動に影響を及ぼしてしまう。
【００８７】
また、図１７に示すように、切換スイッチ１５６の接続を第１接点１５８から第２接点１６０に切り換えると、第２接点１６０の電圧Ｖ２は、急激に下がり徐々に第２電圧に近づいていくが、高速に切換スイッチ１５６の切り換えを連続して行う場合（高速に連続してグローバルシャッタ動作を行う場合）は、第２接点１６０の電圧Ｖ２が第２電圧に復帰する前に、次の切換スイッチ１５６による第１接点１５８から第２接点１６０への切り換えが行われるので、電圧降下の累積により第２接点１６０の電圧Ｖ２はさらに低下してしまう。したがって、第１接点１５８から第２接点１６０への切換スイッチ１５６の切り換えが行われる度に、第２接点１６０の電圧Ｖ２は低下していく。
【００８８】
逆に、切換スイッチ１５６の接続を第２接点１６０から第１接点１５８に切り換える場合も同様であり、高速に切換スイッチ１５６の切り換えを行う場合は、第１接点１５８の電圧Ｖ１が第１電圧に低下する前に、切換スイッチ１５６による第２接点１６０から第１接点１５８への切り換えが行われるので、電圧上昇の累積により第１接点１５８の電圧Ｖ１は上昇してしまう。したがって、第２接点１６０から第１接点１５８への切換スイッチ１５６の切り換えが行われる度に、第１接点１５８の電圧Ｖ１は上昇していく。これにより、また、画素負荷容量１５０に供給されるゲート駆動信号の振幅が徐々に狭くなり、画素駆動に影響を及ぼしてしまう。
【００８９】
そこで、本実施の形態のゲート駆動回路４４は、図１８に示すように、第１接点１５８と第２接点１６０との間にコンデンサ（第１コンデンサ）１６２を設けることとした。また、画素負荷容量の絶縁体側は、第１接点１５８に接続されている。このコンデンサ１６２は、画素アレイ３２の最外周に隣接した位置に配置されている。さらに、コンデンサ１６２と画素負荷容量１５０のゲートの各端子を最短で配線することで、配線抵抗と配線寄生容量とで表される時定数（Ｒ×Ｃ）を小さくすることが可能で、ゲート駆動信号の立ち上がり、立ち下がりを急峻にすることができる。
【００９０】
図１９は、図１８のゲート駆動回路４４で、実際に画素負荷容量１５０のゲートに電圧が印加されたときの第１接点１５８及び第２接点１６０の電圧波形を示す図であり、図２０は、図１８のゲート駆動回路４４で、画素負荷容量１５０のゲートに印加される電圧ＶＣの波形を示す図である。なお、図２０においては、切換スイッチ１５６の切り換え周期を、図１９に示す切り換え周期より長くしており、配線抵抗Ｒ２の電圧降下による第２接点１６０の電圧Ｖ２の低下及び第１接点１５８の電圧Ｖ１の上昇を誇張して表現している。
【００９１】
図１９に示すように、切換スイッチ１５６の接続が第１接点１５８から第２接点１６０に切り換わったとき、コンデンサ１６２が保持した電荷が画素負荷容量１５０のゲートに供給されるので、画素負荷容量１５０を瞬時に充電することができ、第２接点１６０の電圧Ｖ２の低下を軽減させることができる。したがって、ゲート駆動信号の立ち上がりをより急峻にすることができる。
【００９２】
また、切換スイッチ１５６の接続が第２接点１６０から第１接点１５８に切り換わると、画素負荷容量１５０のゲートと絶縁体とが第１接点１５８に接続されるので、画素負荷容量１５０が保持した電荷を瞬時に放電させることができ、第１接点１５８の電圧Ｖ１の上昇を抑えることができ、第１接点１５８の電圧Ｖ１が第１電圧まで低下する時間を短くすることができる。
【００９３】
このように、画素負荷容量１５０を瞬時に充放電することができるので、画素負荷容量１５０に印加されるゲート駆動信号の立ち上がり、立ち下がりを急峻にすることができ、所望のゲート駆動信号を画素負荷容量１５０のゲートに印加することができる。したがって、高速なグローバルシャッタ動作を行うことができる。また、画素負荷容量１５０に供給されるゲート駆動信号の振幅を広くすることができ、画素駆動の精度を向上させることができる。
【００９４】
次に、図２１を用いて画素負荷容量１５０の駆動期間について説明する。図２１は、画素負荷容量１５０が光電変換素子１０４のフォトゲート１１０で形成されている場合を例にしている。図２１に示すように、１フレーム期間は、露光期間と読出期間とを有し、露光期間は、光電変換素子１０４に受光を行わせ、受光によって得られた光電子を保持する期間であり、読出期間は、露光期間によって得られた光電子を信号読出線１３２から読み出すための期間である。
【００９５】
露光期間は、交互に設けられた複数の画素駆動期間及び複数のブランキング期間を有する。画素駆動期間は、光電変換素子１０４のフォトゲート１１０（画素負荷容量１５０）にゲート駆動信号Ｓａが供給されて、光電変換素子１０４が実際に光電子を発生する期間であり、ブラキング期間は、光電変換素子１０４のフォトゲート１１０にゲート駆動信号Ｓａが供給されない期間のことをいう。画素駆動期間に照射装置１２が発光信号を発光部２４に供給することで、発光部２４を駆動させて、照射光Ｌｅを測距対象Ｗに照射するとともに、光電変換素子１０４を駆動させて、受光を行わせる。画素駆動期間に、光電変換素子１０４が上述した１回目及び２回目の第１受光期間、及び、１回目及び２回目の第２受光期間の計４回で光を受光するよう、ゲート駆動回路４４は、光電変換素子１０４にゲート駆動信号Ｓａを供給する。
【００９６】
詳しくは、第１受光期間及び第２受光期間の間は、第２電圧が光電変換素子１０４のフォトゲート１１０に印加されるように、第１受光期間及び第２受光期間以外の間は、第１電圧がフォトゲート１１０に印加されるように、ゲート駆動回路４４は、切換スイッチ１５６を駆動させる。これにより、画素駆動期間には、パルス信号のゲート駆動信号が供給される。なお、発光部２４は、ハイの発光信号が供給されている期間、光を発光する。
【００９７】
１回目の第１受光期間で得られた光電子は、例えば、光電子振分部１０６ａの光電子保持部１１４に保持され、２回目の第１受光期間で得られた光電子は、例えば、光電子振分部１０６ｂの光電子保持部１１４に保持され、１回目の第２受光期間で得られた光電子は、光電子振分部１０６ｃの光電子保持部１１４に保持され、２回目の第２受光期間で得られた光電子は、光電子振分部１０６ｄの光電子保持部１１４に保持される。
【００９８】
ブランキング期間中は、切換スイッチ１５６は、第１接点１５８に接続されるので、第２電圧源１５４からの第２電圧がコンデンサ１６２に印加された状態となり、コンデンサ１６２が充電される。つまり、画素駆動期間にコンデンサ１６２が保持した電荷が放電され、ブランキング期間にコンデンサ１６２に電荷が充電され、コンデンサ１６２の第１接点１５８の電圧は第１電圧に、コンデンサ１６２の第２接点１６８の電圧は第２電圧に設定される。したがって、画素駆動期間は、コンデンサ１６２の放電期間であり、ブランキング期間は、コンデンサ１６２の充電期間となる。これにより、画素駆動期間の時には、コンデンサ１６２は充電された状態となり、切換スイッチ１５６の接続が、第１接点１５８から第２接点１６０に切り換わったときに、第２接点１６０の電圧Ｖ２の低下を抑制することができる。
【００９９】
なお、第１受光期間及び第２受光期間以外の期間に、光電変換素子１０４に入射した光により発生した光電子は、ゲート駆動回路４４から第３転送ゲート１４４に排出信号Ｓｅが入力され、第３転送部１４０を介して拡散層１４２から排出される。画素負荷容量１５０が光電変換素子１０４のフォトゲート１１０で形成されている場合を例にして説明したが、画素負荷容量１５０を光電変換素子１０４のフォトゲート１１０以外のゲート（例えば、光電子保持部１１４の保持ゲート１２２）で構成した場合であっても、画素負荷容量１５０は、画素駆動期間と、ブランキング期間を有する。
【０１００】
上記実施の形態は、以下のように変形してもよい。
【０１０１】
（変形例１）変形例１では、ゲート駆動回路４４を図２２に示すように構成してもよい。つまり、変形例１では、ゲート駆動回路４４は、単位画素３０の画素負荷容量１５０のゲートに第３電圧源（中間電圧源）１６４側に設けられた第３接点１６６と、第１接点１５８と第３接点１６６との間に設けられたコンデンサ（第２コンデンサ）１６８とを有し、さらに切換スイッチ１５６は、第１接点１５８、第２接点１６０、及び第３接点１６６を選択的に画素負荷容量１５０のゲートに印加させるか切り換える。第３電圧は、第１電圧より高く第２電圧より低い中間電圧（中間信号電圧）である。第３電圧源１６２は、電源２０に内蔵されている。なお、第３電圧源１６４と第３接点１６６との間に示すＲ３は、配線抵抗を表しており、図１８と同様の構成について同一の符号を付している。コンデンサ１６８は、画素アレイ３２の最外周に隣接した位置に配置されている。
【０１０２】
図２３は、図２２のゲート駆動回路４４で、画素負荷容量１５０のゲートに印加される理想電圧の波形を示す図である。図２３で、切換スイッチ１５６の状態がｃのときは、切換スイッチ１５６が第３接点１６６に接続されていることを表している。本実施の形態では、ゲート駆動回路４４によって、切換スイッチ１５６を第１接点１５８に接続させることで、画素負荷容量１５０のゲートに印加される電圧ＶＣ（ノードＮＣの電圧）が第１電圧となり、その後、切換スイッチ１５６を第３接点１６６に接続させることで、画素負荷容量１５０のゲートに印加される電圧ＶＣが第３電圧となる。その後、切換スイッチ１５６を第２接点１６０に接続させることで、画素負荷容量１５０のゲートに印加される電圧ＶＣは、第２電圧となる。そして、再び、切換スイッチ１５６を第３接点１６６に接続さえることで画素負荷容量１５０のゲートに印加される電圧ＶＣは第３電圧となり、その後、切換スイッチ１５６を第１接点１５８に接続させることで、画素負荷容量１５０のゲートに印加される電圧ＶＣは第１電圧となる。つまり、ゲート駆動回路４４は、画素アレイ３２の全単位画素３０の画素負荷容量１５０に第１電圧と第２電圧とを交互に印加させるとともに、印加させる電圧が第１電圧から第２電圧に切り換わる際及び第２電圧から第１電圧に切り換わる際に、第３電圧を印加させることで、画素負荷容量１５０に略パルス信号のゲート駆動信号を与えて、光電子の発生、転送、排出、リセット等を一斉に行う。
【０１０３】
このように、切換スイッチ１５６の接続を、第１接点１５８から第２接点１６０に切り換える際に切換スイッチ１５６を第３接点１６６に接続させるので、図２４に示すように、切換スイッチ１５６の接続を第２接点１６０に切り換えた場合であっても、コンデンサ１６２の放電により第２接点１６０の電圧Ｖ２の低下が図１９の場合に比べ小さくなる。つまり、切換スイッチ１５６の接続を第１接点１５８から第２接点１６０に切り換える際には、まず第３接点１６６に切換スイッチ１５６を接続するので、コンデンサ１６８から画素負荷容量１５０に電流（電荷）が供給されることで、画素負荷容量１５０がある程度充電され、その後、切換スイッチ１５６が第２接点１６０に接続されるので、コンデンサ１６２から画素負荷容量１５０に流れる電流（電荷量）が、従来技術に比べ少なくなる。したがって、第２接点１６０に切換スイッチ１５６を接続した場合であっても、第２接点１６０の電圧Ｖ２の電圧降下を抑えることができる。
【０１０４】
なお、切換スイッチ１５６の接続が、第１接点１５８から第３接点１６６に切り換わると、コンデンサ１６８から画素負荷容量１５０に電流（電荷）が流れるので、第３接点１６６の電圧Ｖ３は低下し、その後、第３接点１６６の電圧Ｖ３は、第３電圧まで徐々に上昇する。また、切換スイッチ１５６の接続が第２接点１６０から第３接点１６６に切り換わると、第３接点１６６の電圧Ｖ３が上昇し、画素負荷容量１５０から配線抵抗Ｒ３を介して第３電圧源１６４に電流（電荷）が流れるので、第３接点１６６の電圧Ｖ３が低下し第３電圧まで下降する。
【０１０５】
このように、第１接点１５８と第２接点１６０との間、及び、第１接点１５８と第３接点１６６との間に、コンデンサ１６２、コンデンサ１６８を設けるので、画素負荷容量１５０を瞬時に充放電することができるので、画素負荷容量１５０に印加されるゲート駆動信号の立ち上がり、立ち下がりを急峻にすることができ、所望のゲート駆動信号を画素負荷容量１５０のゲートに印加することができる。また、画素負荷容量１５０を２段階に分けて充放電するため、第２電圧源１５４から画素負荷容量１５０に供給される電荷量を少なくすることができるので、コンデンサ１６２の放電による第２接点１６０の電圧Ｖ２の低下を抑えることができる。
【０１０６】
したがって、所望の電圧に近い電圧のパルス信号（ゲート駆動信号）を画素負荷容量１５０のゲートに印加させることができる。したがって、高速なグローバルシャッタ動作を行うことができる。また、画素負荷容量１５０に供給されるゲート駆動信号の振幅を広くすることができ、画素駆動の精度を向上させることができる。
【０１０７】
また、切換スイッチ１５６の接続を、第１接点１５８から第２接点１６０に切り換えるときに、第２接点１６０の電圧Ｖ２が第２電圧に復帰する時間を短くすることができるので、高速に連続してグローバルシャッタ動作を行う場合であっても、電圧降下の累積による第２接点１６０の電圧Ｖ２の低下を抑えることができる。なお、コンデンサ１６８は、ブランキング期間に充電され、コンデンサ１６８の第１接点１５８の電圧は第１電圧に、コンデンサ１６８の第３接点１６６の電圧は第３電圧に設定される。
【０１０８】
さらに、第３電圧と第１電圧との電位差が、第２電圧と第３電圧との電位差と等しくなるように、第３電圧を設定することで、第３接点１６６に流れる電荷量、及び第３接点１６６から流れる電荷量が相殺されるので、第３接点１６６の電圧は安定する。
【０１０９】
（変形例２）上記実施の形態では、単位画素３０は、４つの受光装置１００を有するようにしたが、単位画素３０は、２つ、３つ、５つ等の複数の受光装置１００を有してもよく、受光装置１００を１つのみ有してもよい。また、受光装置１００は、４つの光電子振分部１０６を有するようにしたが、２つ、３つ、５つ等の複数の光電子振分部１０６を有してもよく、光電子振分部１０６を１つのみ有してもよい。
【０１１０】
また、切換スイッチ１５６、第１接点１５８、第２接点１６０、及び第３接点１６６をゲート駆動回路４４内に設けるようにしたが、ゲート駆動回路４４の外部に設けるようにしてもよい。
【０１１１】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【符号の説明】
【０１１２】
１０…測距システム １２…照射装置
１４…撮像部 １６…演算部
１８…制御部 ２０…電源
２８…固体撮像装置 ３０…単位画素
３２…画素アレイ ３４…画素駆動回路
４４…ゲート駆動回路 １００…受光装置
１０２…ｐ型半導体基板 １０４…光電変換素子
１０６…光電子振分部 １０８…光電子排出部
１１０…フォトゲート １１２…第１転送部
１１４…光電子保持部 １１６…第２転送部
１１８…浮遊拡散層 １２０…第１転送ゲート
１２２…保持ゲート １２４…第２転送ゲート
１２６…リセット用トランジスタ １３０…信号読出用トランジスタ
１３２…信号読出線 １３４…選択用トランジスタ
１４０…第３転送部 １４２…拡散層
１４４…第３転送ゲート １５０…画素負荷容量
１５２…第１電圧源 １５４…第２電圧源
１５６…切換スイッチ １５８…第１接点
１６０…第２接点 １６２、１６８…コンデンサ
１６４…第３電圧源 １６６…第３接点
【技術分野】
【０００１】
本発明は、画素の駆動精度を向上する固体撮像装置に関する。
【背景技術】
【０００２】
従来から、画素の受光を一斉に行う電子グローバルシャッタ機能を実現するためには、ピーク電流に起因した電圧降下を抑えるという課題がある。画素を駆動させるためにゲートに、信号電圧からなるパルス信号の画素駆動信号を印加することによって、ピーク電流が発生し、このピーク電流と配線抵抗等によって電圧降下が発生する。電圧効果を抑えるという課題を解決するため、下記特許文献１は、受光タイミングをずらすことでピーク電流を抑えることが記載されている。また、下記特許文献２は、行選択回路が、グローバルシャッタ時の制御線から見た電源までのインピーダンス値（たとえば抵抗値あるいはリアクタンス値）を、ローリングシャッター時のインピーダンス値より大きくするシャッターモード対応部を含み、シャッターモード対応部により、ローリングシャッター方式および読み出し動作に影響を与えること無しに、グローバルシャッタ方式におけるピーク電流を低減することが記載されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１０−２６８０７９号公報
【特許文献２】特開２００９−２９６４００号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、上記特許文献１及び２に記載の技術によれば、ピーク電流を軽減させることはできるが、画素駆動信号の立ち上がり、立ち下がりを急峻にすることはできず、高速なグローバルシャッタを行う場合は、所望する画素駆動信号を画素に印加することはできず、画素の駆動精度が低下してしまう。
【０００５】
また、光電変換素子により発生した光電子をＣＣＤ素子のような転送手法で、高速に転送するためには、外部電源から画素内のゲート電極への電荷供給を高速におこなう必要があるが、給電線の抵抗と寄生容量により、電圧降下や、充電/放電時間が大きくなってしまう。特に、ＴＯＦ（Time of flight）距離センサにおいて、１フレーム内において、発生した光電子を電子保持部に転送する動作を複数回実施する場合、画素内のゲート電極の制御を数１００ｎｓ間隔で複数回繰り返すと、外部電源からゲート電極への電荷供給が間に合わず、所望の電圧が供給されない不具合を生じる。
【０００６】
そこで本発明は、係る従来の問題点に鑑みてなされたものであり、画素の駆動精度を低下させることなく、グローバルシャッタ動作の高速化を図る固体撮像装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記目的を達成するために、本発明は、固体撮像装置であって、光を検知して光電子を発生する光電変換素子と、１つ以上のＭＯＳダイオード構造を構成する電極を有する単位画素と、前記電極に第１電圧を供給する第１電圧源側に設けられた第１接点と、前記電極に前記第１電圧より高い第２電圧を供給する第２電圧源側に設けられた第２接点と、前記第１接点と前記第２接点との間に設けられた第１コンデンサと、前記第１接点及び前記第２接点のどちらか一方に接続することで、前記電極に印加させる電圧を、選択的に前記第１電圧又は前記第２電圧に切り換える切換スイッチと、前記切換スイッチを駆動させて交互に前記第１電圧と前記第２電圧とを前記電極に印加させることで、前記光電子の発生、保持、転送、リセット、及び排出のいずれかを行う画素駆動部と、を備えることを特徴とする。
【０００８】
前記単位画素は、前記光電変換素子が発生した前記光電子を転送するための第１転送部と、前記光電変換素子に対して前記第１転送部を挟んで反対側に配置され、前記光電変換素子により発生した前記光電子を一時的に保持する光電子保持部と、前記第１転送部に対して前記光電子保持を挟んで反対側に配置され、前記光電子保持部が保持した前記光電子を転送するための第２転送部と、前記光電子保持部に対して前記第２転送部を挟んで反対側に配置され、転送された前記光電子を保持して該転送された前記光電子を電圧に変換させるための浮遊拡散層と、前記浮遊拡散層の電位を基準電位にリセットするためのリセット用トランジスタと、前記光電変換素子に発生した前記光電子を排出する光電子排出部と、備え、前記光電変換素子、前記第１転送部、前記光電変換素子、前記第２転送部、前記リセット用トランジスタ、及び前記光電子排出部のうち、少なくとも１つは前記ＭＯＳダイオード構造を有する。
【０００９】
前記単位画素が１次元又は２次元配列された画素アレイを備え、前記画素駆動部は、少なくとも１つの前記ＭＯＳダイオード構造の前記電極への電圧印加を制御することで、前記光電子の発生、保持、転送、リセット、及び排出のいずれかを一斉に行う。
【００１０】
前記第１コンデンサが、前記画素アレイの最外周に隣接した位置に配置されている。
【００１１】
前記第１コンデンサの前記第１接点と前記第２接点の電圧を、前記第１電圧及び前記第２電圧に設定させるためのブランキング期間が設けられている。
【００１２】
前記第１電圧より高く、前記第２電圧より低い第３電圧を、前記電極に供給する第３電圧源側に設けられた第３接点と、前記第１接点と前記第３接点との間に設けられた第２コンデンサと、を備え、前記画素駆動部は、前記電極に印加させる電圧を、前記第１電圧から前記第２電圧に切り換える際、及び、前記第２電圧から前記第１電圧に切り換える際に、該電極に前記第３電圧を印加させるように前記スイッチを駆動させる。
【００１３】
前記第１コンデンサの前記第１接点と前記第２接点の電圧を、前記第１電圧及び前記第２電圧に、前記第２コンデンサの前記第１接点と前記第３接点の電圧を、前記第１電圧及び前記第３電圧に設定させるためのブランキング期間が設けられている。
【００１４】
前記電極の上層側に電圧が印加され、前記電極の下層側は、固体撮像素子内部で前記第１接点と配線接続されており、さらに、前記第１接点を経由し、前記第1電源と結線されている。
【発明の効果】
【００１５】
本願発明によれば、光を検知して光電子を発生する光電変換素子と、１つ以上のＭＯＳダイオード構造を構成する電極を有する単位画素と、前記電極に第１電圧を供給する第１電圧源側に設けられた第１接点と、前記電極に前記第１電圧より高い第２電圧を供給する第２電圧源側に設けられた第２接点と、前記第１接点と前記第２接点との間に設けられた第１コンデンサと、前記第１接点及び前記第２接点のどちらか一方に接続することで、前記第１電圧又は前記第２電圧を、選択的に前記電極に印加させるかを切り換える切換スイッチと、前記切換スイッチを駆動させて交互に前記第１電圧と前記第２電圧とを前記電極に印加させることで、前記光電子の発生、保持、転送、リセット、及び排出のいずれかを行う画素駆動部と、を備えるので、第１電圧と第２電圧とで形成され、単位画素を駆動するための画素駆動信号の立ち上がり及び立下りを前記第１コンデンサによる供給によって急峻にすることができ、画素の駆動精度を向上させることができる。したがって、グローバルシャッタ動作の高速化を図ることができる。
【００１６】
前記第１電圧より高く、前記第２電圧より低い第３電圧を、前記電極に供給する第３電圧源側に設けられた第３接点と、前記第１接点と前記第３接点との間に設けられた第２コンデンサと、を備え、前記画素駆動部は、前記電極に印加させる電圧を、前記第１電圧から前記第２電圧に切り換える際、及び、前記第２電圧から前記第１電圧に切り換える際に、該電極に前記第３電圧を印加させるように前記スイッチを駆動させるので、電極に印加させる電圧を、第１電圧から第２電圧に切り換える際の、前記第２接点の電圧の電圧降下をさらに抑えることができ、画素の駆動精度を向上させることができる。
【００１７】
前記電極の上層側に電圧が印加され、前記電極の下層側は、固体撮像素子内部で前記第１接点と配線接続されており、さらに、前記第１接点を経由し、前記第1電源と結線されているので、配線は、配線抵抗、および配線の寄生容量が小さくなるように、最短配線することにより、配線抵抗と配線寄生容量とで表される時定数を小さくすることが可能となり、高速に電極の充放電ができ、単位画素を駆動するための画素駆動信号の立ち上がりをより急峻にすることができ、ゲート駆動信号の動作を高速にすることができる。したがって、画素の駆動精度を向上させることができる。
【図面の簡単な説明】
【００１８】
【図１】ＴＯＦの原理の一例を説明するための図である。
【図２】実施の形態にかかる固体撮像装置を有する測距システムの概略構成を示す図である。
【図３】固体撮像装置の構成を示す図である。
【図４】図３に示す固体撮像装置２８を構成する単位画素３０の一部を示す平面図である。
【図５】図４のＶ−Ｖ線矢視断面図である。
【図６】図４のＶＩ−ＶＩ線矢視断面図である。
【図７】図７Ａは、光電変換素子によって光電子が発生しているときのポテンシャル図を示すものであり、図７Ｂ、Ｃは、光電変換素子が発生した光電子を光電子保持部に転送するときのポテンシャル図を示すものであり、図７Ｄは、光電子保持部で光電子を保持しているときのポテンシャル図であり、図７Ｅは、光電子保持部が保持した光電子を浮遊拡散層に転送するときのポテンシャル図を示すものである。
【図８】光電変換素子、第１転送部、光電子保持部、及び第２転送部による光電子の移動状態を示すポテンシャル図の他の例である。
【図９】図４に示す受光装置の回路構成の一例を示す図である。
【図１０】図９に示す受光装置を用いて図４に示す単位画素を構成したときの回路図である。
【図１１】図９の単位画素の回路構成と別の例を示す図である。
【図１２】図４に示す単位画素と別の例を示す単位画素の平面図である。
【図１３】従来技術におけるゲート駆動回路の要部構成図である。
【図１４】図１３のゲート駆動回路で、画素負荷容量のゲートに印加される理想電圧の波形を示す図である。
【図１５】図１３のゲート駆動回路で、実際に画素負荷容量のゲートに電圧が印加されたときの第１接点及び第２接点の電圧波形を示す図である。
【図１６】図１３のゲート駆動回路で、画素負荷容量のゲートに印加される電圧の波形を示す図である。
【図１７】図１３のゲート駆動回路で、グローバルシャッタ動作によって実際に画素負荷容量のゲートに電圧が印加されたときの第１接点及び第２接点の電圧波形を示す図である。
【図１８】本実施の形態におけるゲート駆動回路の要部構成図である。
【図１９】図１８のゲート駆動回路で、実際に画素負荷容量のゲートに電圧が印加されたときの第１接点及び第２接点の電圧波形を示す図である。
【図２０】図１８のゲート駆動回路で、画素負荷容量のゲートに印加される電圧の波形を示す図である。
【図２１】画素負荷容量の駆動期間を説明する図である。
【図２２】変形例１におけるゲート駆動回路の要部構成図である。
【図２３】図２２のゲート駆動回路で、画素負荷容量のゲートに印加される理想電圧の波形を示す図である。
【図２４】図１８のゲート駆動回路で、実際に画素負荷容量のゲートに電圧が印加されたときの第１接点、第２接点、及び第３接点の電圧波形を示す図である。
【発明を実施するための形態】
【００１９】
本発明に係る単位画素及び該単位画素を有する固体撮像装置について、好適な実施の形態を掲げて添付の図面を参照しながら以下詳細に説明する。
【００２０】
初めに、図１を用いてＴＯＦの原理の一例を簡単に説明する。光（例えば、レーザー光）を被写体に照射する図示しない照射装置が光を照射しない状態で、且つ、環境光のみを一定時間（Ｔｓｅｎｓｅ）受光する第１受光期間のときに、図示しない単位画素を複数有する受光部は、入射光に応じて光電変換を行い、光電子（負電荷）を生成し、単位画素が有する光電子保持部は、第１受光期間に発生した光電子を取り込む。ここでは、第１受光期間は２回あり、それぞれの第１受光期間で単位画素は光電変換し、発生した光電子を光電子保持部に取り込む。１回目の第１受光期間に前記単位画素に入射する光量をＱＣＢとし、２回目の第１受光期間に前記単位画素に入射する光量をＱＣＡとする。なお、受光期間とは、受光した光に応じて光電子を発生して蓄積する期間（蓄積期間）のことをいう。
【００２１】
また、前記照射装置から照射された光の反射光を受光する期間を有する第２受光期間のときに、前記した受光部は、入射光に応じて光電変換を行い、光電子を生成し、前記した光電子保持部は、第２受光期間に発生した光電子を取り込む。ここでは、前記単位画素は、照射装置が光を照射している状態で、且つ、前記照射装置から照射された光の反射光及び環境光を一定時間（Ｔｓｅｎｓｅ）受光する１回目の第２受光期間と、前記照射装置が光の照射を終了してから一定時間（Ｔｓｅｎｓｅ）光を受光する２回目の第２受光期間とで光電変換を行う。１回目の第２受光期間に前記単位画素に入射した光量をＱＢとし、２回目の第２受光期間に前記単位画素に入射した光量をＱＡとする。なお、Ｉｌａｓｅｒは、前記照射された光の反射光の強度を示し、Ｉｂａｃｋは、環境光の強度を示す。
【００２２】
したがって、ＱＡ−ＱＣＡ＝Ｉｌａｓｅｒ×Ｔｄｅｌａｙ，ＱＢ−ＱＣＢ＝Ｉｌａｓｅｒ×Ｔｓｅｎｓｅ，の関係式が成り立つ。Ｔｄｅｌａｙは、照射した光が被写体に反射して戻ってくるまでの時間である。
【００２３】
上述した式から、Ｔｄｅｌａｙ＝Ｔｓｅｎｓｅ×（ＱＡ−ＱＣＡ）／（ＱＢ−ＱＣＢ）の関係式が導き出せ、被写体までの距離Ｚは、Ｚ＝ｃ×Ｔｄｅｌａｙ／２＝ｃ×Ｔｓｅｎｓｅ×（ＱＡ−ＱＣＡ）／２（ＱＢ−ＱＣＢ）、の関係式によって求めることができる。なお、ｃは、光速を示す。
【００２４】
図２は、実施の形態にかかる固体撮像装置を有する測距システム１０の概略構成を示す図である。図２に示すように、測距システム１０は、照射装置１２、撮像部１４、演算部１６、制御部１８、及び電源２０を備える。
【００２５】
電源２０は、測距システム１０の各部に所定の電源電圧を供給するものであり、図２においては、簡単のため、電源２０から各装置への電源線の表示を省略する。
【００２６】
照射装置１２は、測距対象Ｗに対してパルス光Ｌｐを照射するものであり、照射装置１２は、制御部１８の制御下で、パルス光Ｌｐを出力する発光部２４を有する。この測距システム１０において、照射装置１２の発光部２４は、発光点（エミッタ）を直線状に設けた半導体レーザバーを積層（直列接続）して、面発光が可能とされたものである。
【００２７】
発光部２４は、赤外光を発光する。例えば、波長が８７０ナノメートル（ｎｍ）の赤外光を１００ワット（Ｗ）の出力で照射可能である。発光部２４は、パルス光Ｌｐを１００（ナノ秒）の出力時間（パルス幅）で出力する。
【００２８】
なお、発光部２４は、リニアアレイ状の複数の発光点を有していてもよく、あるいは、マトリックス状に並べられた複数の発光点を有するものであってもよい。発光素子としてレーザダイオードや発光ダイオード（ＬＥＤ）等のその他の発光素子を用いてもよい。
【００２９】
この測距システム１０では、照射装置１２から照射されたパルス光Ｌｐが測距対象Ｗで反射し、撮像部１４に入射する。なお、説明の便宜のため、照射装置１２から測距対象Ｗまでのパルス光Ｌｐを照射光Ｌｅと、測距対象Ｗから撮像部１４までのパルス光Ｌｐを反射光Ｌｒと呼ぶ。
【００３０】
撮像部１４は、レンズ２６と、固体撮像装置２８とを有する。レンズ２６を透過した反射光Ｌｒ及び環境光Ｌｓは、固体撮像装置２８に集光され、固体撮像装置２８によって受光される。固体撮像装置２８は、照射装置１２が照射するパルス光Ｌｐ及び環境光Ｌｓに対して感度を有する。演算部１６は、固体撮像装置２８が前記各受光期間で取り込んだ光電子数の情報に基づいて測距対象Ｗまでの距離を、図１で説明した手法によって算出する。
【００３１】
図３は、固体撮像装置２８の構成を示す図である。固体撮像装置２８は、マトリックス状に単位画素３０が配置された画素アレイ３２と、画素駆動回路（画素駆動部）３４と、サンプルホールド回路３６と、水平選択回路３８と、出力バッファ４０と、Ａ／Ｄ変換器４２とを有する。
【００３２】
電源２０は、画素アレイ３２に対して正の電源電圧Ｖｄｄを印加するとともに、リセット電圧Ｖｒｅｆを印加する。画素駆動回路３４は、ゲート駆動回路４４と、垂直選択回路４６を有し、ゲート駆動回路４４は、各種ゲート駆動信号を出力することにより画素アレイ３２の各単位画素３０の光電子の発生（蓄積）、保持、転送、及び排出等を行う。垂直選択回路４６は、マルチプレクサ（図示略）を有し、読み出しを行う単位画素３０が属する行に対して選択的に、該単位画素３０が保持した光電子に対応する電圧信号（画素信号）を出力させる。水平選択回路３８は、別のマルチプレクサ（図示略）を有し、読み出しを行う単位画素３０が属する列を選択する。読み出された画素信号は、サンプルホールド回路３６に一端保持された後、水平選択回路３８を介して出力される。そして、出力バッファ４０及びＡ／Ｄ変換器４２を介して演算部１６に出力される。なお、制御部１８及び演算部１６は、固体撮像装置２８上に形成してもよい。
【００３３】
図４は、図３に示す固体撮像装置２８を構成する単位画素３０の一部を示す平面図である。単位画素３０は、複数の受光装置１００を有する。本実施の形態では、単位画素３０は、４つの受光装置１００を有し、行列状に配置されている。図５及び図６は、図４に示す受光装置１００の断面図であり、詳しくは、図５は、図４のＶ−Ｖ線矢視断面図であり、図６は、図４のＶＩ−ＶＩ線矢視断面図である。
【００３４】
単位画素３０は、行列状に配置された４つの受光装置１００を有する。受光装置１００は、ｐ型（第１導電型）半導体基板１０２上に形成された光電変換素子１０４と、４つの光電子振分部１０６と、２つの光電子排出部１０８とを有する。光電変換素子１０４は、ｐ型（第１導電型）半導体基板１０２上に絶縁体（図示略）を介して形成された電極（以下、フォトゲートと呼ぶ）１１０を有するフォトゲート構造を有している。光電変換素子１０４は、光を検知して、光電子（負電荷）を発生する（検知した光を光電子に変換する）フォトダイオードである。フォトゲート１１０には、光電変換素子１０４を駆動するためのゲート駆動信号Ｓａがゲート駆動回路４４から印加される。
【００３５】
光電子振分部１０６は、第１転送部１１２、光電子保持部１１４、第２転送部１１６、及び浮遊拡散層１１８を有する。第１転送部１１２は、光電変換素子１０４に発生した光電子を光電子保持部１１４に転送するためのものであり、ｐ型半導体基板１０２上に前記絶縁体を介して形成された電極（第１転送ゲート）１２０を有するＭＯＳダイオード構造を有している（図５参照）。第１転送ゲート１２０には、ゲート駆動回路４４から第１転送部１１２を駆動させるためのゲート駆動信号Ｓｂが入力される。光電子保持部１１４は、光電変換素子１０４に対して第１転送部１１２を挟んで反対側に配置され、光電変換素子１０４が発生した光電子を一時的に保持するものであり、ｐ型半導体基板１０２上に前記絶縁体を介して形成された電極（保持ゲート）１２２を有するＭＯＳダイオード構造を有している（図５参照）。保持ゲート１２２には、ゲート駆動回路４４から光電子保持部１１４を駆動させるためのゲート駆動信号Ｓｃが印加される。
【００３６】
第２転送部１１６は、第１転送部１１２に対して光電子保持部１１４を挟んで反対側にう配置され、光電子保持部１１４が保持した光電子を転送するものであり、ｐ型半導体基板１０２上に前記絶縁体を介して形成された電極（第２転送ゲート）１２４を有するＭＯＳダイオード構造を有している（図５参照）。第２転送ゲート１２４には、ゲート駆動回路４４から第２転送部１１６を駆動させるためのゲート駆動信号Ｓｄが入力される。浮遊拡散層（ＦＤ；フローティングディフュージョン）１１８は、光電子保持部１１４に対して第２転送部１１６を挟んで反対側に配置され、光電子保持部１１４から転送されてくる光電子を取り込み、電圧に変換させるためのものであり、ｐ型半導体基板１０２上にｎ型（第２導電型）不純物が形成されたものである。
【００３７】
図４に示すように、４つの光電子振分部１０６は、光電変換素子１０４を挟んで水平方向（左右方向）に対称的に２つずつ設けられており、左右にそれぞれ上下１つずつ設けられている。また、互いに水平方向に隣り合う単位画素３０の受光装置１００は、その間に設けられている２つの浮遊拡散層１１８を共有している。つまり、受光装置１００は、受光装置１００の浮遊拡散層１１８の一部を互いに共有している。
【００３８】
図５に示すように、浮遊拡散層１１８には、浮遊拡散層１１８の電位を基準電位にリセットするリセット用トランジスタ１２６が接続されている。リセット用トランジスタ１２６のソースは浮遊拡散層１１８に接続され、ドレインには電源２０からのリセット電圧Ｖｒｅｆが印加され、ゲートには、ゲート駆動回路４４からリセット信号Ｒが供給される。ハイのリセット信号Ｒがリセット用トランジスタ１２６のゲートに供給されると、リセット用トランジスタがオンとなり、浮遊拡散層１１８の電位が基準電位にリセットされる。
【００３９】
また、浮遊拡散層１１８には、浮遊拡散層１１８が保持した光電子に応じた電圧信号を読み出すための信号読出用トランジスタ１３０が接続される。信号読出用トランジスタ１３０には、該信号読出用トランジスタ１３０によって読み出された電圧信号を信号読出線１３２に出力するかを選択するための選択用トランジスタ１３４が接続されている。信号読出用トランジスタ１３０のドレインは、電源２０からの電源電圧Ｖｄｄが印加され、ゲートには、浮遊拡散層１１８に接続され、ソースは、選択用トランジスタ１３４のドレインに接続される。選択用トランジスタ１３４に垂直選択回路４６からハイの選択信号Ｓｓが供給されると、選択用トランジスタ１３４がオンになり、浮遊拡散層１１８が保持した光電子に対応する電圧が信号読出線１３２から読み出される。選択用トランジスタ１３４のソースは、信号読出線１３２が接続されている。
【００４０】
光電子排出部１０８は、第３転送部１４０と、拡散層１４２とを有する。第３転送部１４０は、光電変換素子１０４が発生した光電子を拡散層１４２に転送するためのものであり、ｐ型半導体基板１０２上に前記絶縁体を介して形成された電極（第３転送ゲート）１４４を有するＭＯＳダイオード構造を有している（図６参照）。
【００４１】
拡散層１４２は、光電変換素子１０４に対して第３転送部１４０を挟んで反対側に配置され、拡散層１４２には、電源２０からの電源電圧Ｖｄｄが印加されている。ゲート駆動回路４４から第３転送ゲート１４４に排出信号Ｓｅが入力されると、光電変換素子１０４が発生した光電子は、第３転送部１４０を介して拡散層１４２から排出される。
【００４２】
図４に示すように、２つの光電子排出部１０８は、光電変換素子１０４を挟んで垂直方向（上下方向）に対称的に１つずつ設けられている。また、互いに上下方向に隣り合う単位画素３０の受光装置１００は、その間に設けられている拡散層１４２を共有している。つまり、受光装置１００は、受光装置１００の拡散層１４２の一部を互いに共有している。
【００４３】
図７は、光電変換素子１０４、第１転送部１１２、光電子保持部１１４、及び第２転送部１１６による光電子の移動状態を示すポテンシャル図である。
【００４４】
図７Ａは、光電変換素子１０４によって光電子が発生しているときのポテンシャル図を示すものであり、図７Ｂ、Ｃは、光電変換素子１０４が発生した光電子を光電子保持部１１４に転送するときのポテンシャル図を示すものであり、図７Ｄは、光電子保持部１１４で光電子を保持しているときのポテンシャル図であり、図７Ｅは、光電子保持部１１４が保持した光電子を浮遊拡散層１１８に転送するときのポテンシャル図を示すものである。
【００４５】
図７Ａに示すように、フォトゲート１１０にハイ（Ｈｉｇｈ）のゲート駆動信号Ｓａを入力することで、光電変換素子１０４にポテンシャル位置は下がり、発生した光電子ｅ−が光電変換素子１０４に溜まっていく。そして、図７Ｂに示すように、第１転送ゲート１２０にハイのゲート駆動信号Ｓｂを入力することで、光電変換素子１０４が発生した光電子ｅ−は光電子保持部１１４に転送される。なお、このとき、保持ゲート１２２にハイのゲート駆動信号Ｓｃが入力されている。さらに、フォトゲート１１０にロー（Ｌｏｗ）のゲート駆動信号Ｓａを入力することで、光電変換素子１０４のポテンシャル位置が上がって（図７Ｃ参照）、光電変換素子１０４に発生した光電子ｅ−は、光電子保持部１１４に転送され、その後、第１転送ゲート１２０にローのゲート駆動信号Ｓｂを入力して、図７Ｄに示すように光電変換素子１０４が発生した光電子を光電子保持部１１４に保持させる。この図７Ａ〜図７Ｃの状態を繰り返すことで、複数回の受光期間（光電子を発生する期間）に光電変換素子１０４が発生した光電子を光電子保持部１１４に保持させることができる。
【００４６】
その後、図７Ｅに示すように、第２転送ゲート１２４にハイのゲート駆動信号Ｓｄを入力することで、第２転送部１１６のポテンシャル位置が下がり、保持ゲート１２２にローのゲート駆動信号Ｓｃを入力することで、光電子保持部１１４のポテンシャル位置が上がるとともに、光電子保持部１１４が保持した光電子ｅ−が浮遊拡散層１１８に転送される。
【００４７】
なお、図８に示すように、受光中も第１転送ゲート１２０にハイのゲート駆動信号Ｓｂを入力することで、受光及び光電変換素子１０４で発生した光電子の転送を同時に行ってもよい。
【００４８】
図９は、受光装置１００の回路構成の一例を示す図である。受光装置１００の光電変換素子１０４が保持した光電子は、転送経路１４６ａ、１４６ｂ、１４６ｃ、１４６ｄを介して光電子振分部１０６ａ、１０６ｂ、１０６ｃ、１０６ｄの浮遊拡散層１１８に転送される。転送経路１４６ａ、１４６ｂ、１４６ｃ、１４６ｄは、図４及び図５で示した光電子振分部１０６ａ、１０６ｂ、１０６ｃ、１０６ｄの第１転送部１１２、光電子保持部１１４、第２転送部１１６により構成される。光電子振分部１０６ａ、１０６ｂ、１０６ｃ、１０６ｄの浮遊拡散層１１８には、１つのリセット用トランジスタ１２６のソースが接続されるとともに、１つの信号読出用トランジスタ１３０のゲートが接続される。
【００４９】
各浮遊拡散層１１８に、光電子振分部１０６ａ、１０６ｂ、１０６ｃ、１０６ｄの各光電子保持部１１４が保持した光電子が転送される前に、リセット用トランジスタ１２６がオンになることによって各浮遊拡散層１１８が基準電位にリセットされ、そのときの各浮遊拡散層１１８の電圧（以下、黒レベル）が読み出される。その後、光電子振分部１０６ａ、１０６ｂ、１０６ｃ、１０６ｄの光電子保持部１１４が保持した光電子が順次浮遊拡散層１１８に転送される。各浮遊拡散層１１８に転送された光電子が順次信号読出用トランジスタ１３０によって電圧信号（信号レベル）に変換されて、選択用トランジスタ１３４を介して信号読出線１３２から読み出される。
【００５０】
詳しくは、リセット用トランジスタ１２６をオンにすることで、各浮遊拡散層１１８の電位がリセットされ、黒レベルが読み出される。その後、光電子振分部１０６ａの光電子保持部１１４が保持している光電子が浮遊拡散層１１８に転送され、該転送された光電子に応じた電圧信号（信号レベル）が信号読出線１３２から読み出される。次に、リセット用トランジスタ１２６をオンにすることで、各浮遊拡散層１１８の電位がリセットされ、黒レベルが読み出される。その後、光電子振分部１０６ｂの光電子保持部１１４が保持している光電子が浮遊拡散層１１８に転送され、該転送された光電子に応じた電圧信号（信号レベル）が信号読出線１３２から読み出される。そして、リセット用トランジスタ１２６をオンにすることで、各浮遊拡散層１１８の電位がリセットされ、黒レベルが読み出される。その後、光電子振分部１０６ｃの光電子保持部１１４が保持している光電子が浮遊拡散層１１８に転送され、該転送された光電子に応じた電圧信号（信号レベル）が信号読出線１３２から読み出される。最後に、リセット用トランジスタ１２６をオンにすることで、各浮遊拡散層１１８の電位がリセットされ、黒レベルが読み出される。その後、光電子振分部１０６ｄの光電子保持部１１４が保持している光電子が浮遊拡散層１１８に転送され、該転送された光電子に応じた電圧信号（信号レベル）が信号読出線１３２から読み出される。
【００５１】
このように、受光装置１００の光電子振分部１０６ａ、１０６ｂ、１０６ｃ、１０６ｄの光電子保持部１１４が保持した光電子に応じた電圧信号は、同一の信号読出線１３２から読み出されることになる。なお、図９では、光電子排出部１０８の図示を省略している。
【００５２】
図１０は、図９に示す受光装置１００を用いて図４に示す単位画素３０を構成したときの回路図である。単位画素３０は、４つの受光装置１００を有し、受光装置１００は、図４で示したように、１つの光電変換素子１０４と、４つの光電子振分部１０６ａ、１０６ｂ、１０６ｃ、１０６ｄと、２つの光電子排出部１０８とを有する。全受光装置１００の光電子振分部１０６ａ、１０６ｂ、１０６ｃ、１０６ｄの各浮遊拡散層１１８は、リセット用トランジスタ１２６のソース、及び、信号読出用トランジスタ１３０のゲートに接続されている。
【００５３】
リセット用トランジスタ１２６をオンにすることで、各光電子振分部１０６ａ、１０６ｂ、１０６ｃ、１０６ｄの各浮遊拡散層１１８の電位がリセットされ、黒レベルが読み出される。その後、単位画素３０の各光電子振分部１０６ａの光電子保持部１１４が保持している光電子が各光電子振分部１０６ａの浮遊拡散層１１８に転送され、該転送された光電子に応じた電圧信号（信号レベル）が信号読出線１３２から読み出される。つまり、単位画素３０の各受光装置１００の光電子振分部１０６ａの浮遊拡散層１１８に転送された光電子を合算（加算）した光電子数に応じた電圧信号が信号読出線１３２から読み出される。
【００５４】
次に、リセット用トランジスタ１２６をオンにすることで、各光電子振分部１０６ａ、１０６ｂ、１０６ｃ、１０６ｄの各浮遊拡散層１１８の電位がリセットされ、黒レベルが読み出される。その後、単位画素３０の各光電子振分部１０６ｂの光電子保持部１１４が保持している光電子が各光電子振分部１０６ｂの浮遊拡散層１１８に転送され、該転送された光電子に応じた電圧信号（信号レベル）が信号読出線１３２から読み出される。つまり、単位画素３０の各受光装置１００の光電子振分部１０６ｂの浮遊拡散層１１８に転送された光電子を合算した光電子数に応じた電圧信号が信号読出線１３２から読み出される。
【００５５】
そして、リセット用トランジスタ１２６をオンにすることで、各光電子振分部１０６ａ、１０６ｂ、１０６ｃ、１０６ｄの各浮遊拡散層１１８の電位がリセットされ、黒レベルが読み出される。その後、単位画素３０の各光電子振分部１０６ｃの光電子保持部１１４が保持している光電子が各光電子振分部１０６ｃの浮遊拡散層１１８に転送され、該転送された光電子に応じた電圧信号（信号レベル）が信号読出線１３２から読み出される。つまり、単位画素３０の各受光装置１００の光電子振分部１０６ｃの浮遊拡散層１１８に転送された光電子を合算した光電子数に応じた電圧信号が信号読出線１３２から読み出される。
【００５６】
最後に、リセット用トランジスタ１２６をオンにすることで、各光電子振分部１０６ａ、１０６ｂ、１０６ｃ、１０６ｄの各浮遊拡散層１１８の電位がリセットされ、黒レベルが読み出される。その後、単位画素３０の各光電子振分部１０６ｄの光電子保持部１１４が保持している光電子が各光電子振分部１０６ｄの浮遊拡散層１１８に転送され、該転送された光電子に応じた電圧信号（信号レベル）が信号読出線１３２から読み出される。つまり、単位画素３０の各受光装置１００の光電子振分部１０６ｄの浮遊拡散層１１８に転送された光電子を合算した光電子数に応じた電圧信号が信号読出線１３２から読み出される。このように、単位画素３０の受光装置１００の光電子保持部１１４が保持した光電子に応じた電圧信号は、全て同一の信号読出線１３２から読み出される。
【００５７】
ここで、図１０に示すように、単位画素３０の各受光装置１００の光電子振分部１０６ａ、１０６ｂ、１０６ｃ、１０６ｄの転送方向は異なる。例えば、右上の受光装置１００の光電子振分部１０６ａの転送方向は右上となり、右下の受光装置１００の光電子振分部１０６ａの転送方向は右下となり、左上の受光装置１００の光電子振分部１０６ａの転送方向は左上となり、左下の受光装置１００の光電子振分部１０６ａの転送方向は、左下となる。
【００５８】
また、図１０に示すように、右上の受光装置１００の光電子振分部１０６ｃ、光電子振分部１０６ｄと、左上の受光装置１００の光電子振分部１０６ｂ、光電子振分部１０６ｄとは互いに浮遊拡散層１１８を共有しており、右下の受光装置１００の光電子振分部１０６ｄ、１０６ｂと、左下の受光装置１００の光電子振分部１０６ｄ、１０６ｃとは互いに浮遊拡散層１１８を共有している。
【００５９】
なお、図１１に示すように受光装置１００は、２つの信号読出線１３２ａ、１３２ｂを有してもよい。この場合は、例えば、光電子振分部１０６ａ、１０６ｂの浮遊拡散層１１８に転送された光電子に応じた電圧信号が信号読出線１３２ａから、光電子振分部１０６ｃ、１０６ｄの浮遊拡散層１１８に転送された光電子に応じた電圧信号が信号読出線１３２ｂからそれぞれ読み出される。図１１に示す受光装置１００では、リセット用トランジスタ１２６ａ、１２６ｂ、１２６ｃ、１２６ｄのソースが光電子振分部１０６ａ、１０６ｂ、１０６ｃ、１０６ｄの浮遊拡散層１１８に接続され、ドレインには電源２０からのリセット電圧Ｖｒｅｆが印加される。また、リセット用トランジスタ１２６ａ、１２６ｂ、１２６ｃ、１２６ｄのゲートには、リセット信号Ｒ１、Ｒ２、Ｒ３、Ｒ４が供給される。また、光電子振分部１０６ａ、１０６ｂ、１０６ｃ、１０６ｄの浮遊拡散層１１８には、信号読出用トランジスタ１３０ａ、１３０ｂ、１３０ｃ、１３０ｄのゲートが接続されており、選択用トランジスタ１３４ａ、１３４ｂ、１３４ｃ、１３４ｄのゲートには、選択信号Ｓｓ１、Ｓｓ２、Ｓｓ３、Ｓｓ４が供給される。要は、信号読出線１３２が受光装置１００の複数の浮遊拡散層１１８に接続されていればよい。
【００６０】
このように、図１１に示す受光装置１００を用いて、光電子保持部１１４が保持している光電子を独立した信号読出用トランジスタ１３０を介して読み出してもよい。
【００６１】
受光装置１００は、このように光電子保持部１１４を有する４つの光電子振分部１０６ａ、１０６ｂ、１０６ｃ、１０６ｄを有するので、測距システム１０は、測距対象Ｗまでの距離を求めることができる。詳しく説明すると、１回目の第１受光期間で光電変換素子１０４が発生した光電子を光電子振分部１０６ａの光電子保持部１１４に転送し、２回目の第１受光期間で光電変換素子１０４が発生した光電子を光電子振分部１０６ｂの光電子保持部１１４に転送し、１回目の第２受光期間で光電変換素子１０４が発生した光電子を光電子振分部１０６ｃの光電子保持部１１４に転送し、２回目の第２受光期間で光電変換素子１０４が発生した光電子を光電子振分部１０６ｄの光電子保持部１１４に転送する。これにより、ＱＣＢ、ＱＣＡ、ＱＢ、ＱＡに対応する光電子を得ることができ、光電子振分部１０６ａ、１０６ｂ、１０６ｃ、１０６ｄの浮遊拡散層１１８から得られた光電子に対応する電圧信号を読み出すことで、測距対象Ｗまでの距離を得ることができる。なお、図１に示すような受光を複数回（例えば、１００回）行うとともに、各受光期間（１回目の第１受光期間、２回目の第１受光期間、１回目の第２受光期間、２回目の第２受光期間）の終了毎に、光電子振分部１０６ａ、１０６ｂ、１０６ｃ、１０６ｄによって、光電変換素子１０４に発生した光電子が振り分けられて、光電子振分部１０６ａ、１０６ｂ、１０６ｃ、１０６ｄの光電子保持部１１４に光電子が順次保持された後、光電子振分部１０６ａ、１０６ｂ、１０６ｃ、１０６ｄの光電子保持部１１４が保持した光電子が読み出される。
【００６２】
なお、図４の各受光装置１００の光電変換素子１０４に図示した矢印は、図１に記載の４つの受光期間の内１つの期間における光電子の転送方向を示したものである。詳しくは、左上の光電変換素子１０４に発生した光電子は左上の光電子振分部１０６に転送され、左下の光電変換素子１０４は、左下の光電子振分部１０６に転送され、右上の光電変換素子１０４は、右上の光電子振分部１０６に転送され、右上の光電変換素子１０４は、右上の光電子振分部１０６に転送され、右下の光電変換素子１０４は、右下の光電子振分部１０６に転送される。
【００６３】
本実施の形態では、単位画素３０は、複数の受光装置１００を有し、単位画素３０の各受光装置１００の転送方向の異なる光電子振分部１０６により振り分けられた光電子を加算して出力するので、振分方向に依存せず、振分方向毎に転送される光電子数のバラツキを抑えることができる。
【００６４】
詳しくは、光電子振分部１０６に転送された光電子は、複数回の受光と転送とが繰り返された後、浮遊拡散層１１８に転送されるが、上下左右に転送保持された光電子が浮遊拡散層１１８で接続されているため、光電変換素子１０４及び第１転送部１１２に転送速度の左右上下のバラツキに関して平均化することができる。これにより、図１に記載の４つの受光期間のうち、何れの期間においても同様に、４つの光電変換素子１０４の転送方向を上下左右に設定することで、単位画素３０の光電子の転送速度が振分方向に依存せず、後段の信号処理において、精度良く演算が可能となる。
【００６５】
単位画素３０が１つの受光装置１００のみを有する場合は、該受光装置１００の製造起因や結晶方向起因によって転送速度が遅くなる方向が生じ、振分方向によっては、正確な光電子情報（光電子に応じた電圧信号）を得ることができない。つまり、光電変換素子１０４に発生した光電子の振分時間（第１転送部１１２、光電子保持部１１４、第２転送部１１６にゲート駆動信号Ｓｂ、Ｓｃ、Ｓｄを供給するタイミング）は決まっているので、転送速度が遅い振り分け方向に光電子を転送すると、光電変換素子１０４が発生した光電子の全てを転送することができない。
【００６６】
このように、上記実施の形態においては、単位画素３０の受光装置１００は、光電変換素子１０４に発生した光電子を転送するための第１転送部１１２と、光電子を一時的に保持する光電子保持部１１４と、光電子保持部１１４が保持した光電子を転送するための第２転送部１１６と、転送された光電子を保持して該転送された光電子を電圧に変換させるための浮遊拡散層１１８とを含む光電子振分部１０６とを有するので、光電変換素子が発生した光電子を複数方向に振り分けて読み出すことができるとともに、リセットノイズを正確に除去することができる。
【００６７】
つまり、光電子振分部１０６によって振り分けられた光電変換素子１０４に発生した光電子は、該光電子振分部１０６の光電子保持部１１４に保持されるので、光電子保持部１１４が保持した光電子を読み出したい場合は、該光電子振分部１０６の浮遊拡散層１１８の電位をリセットした後、黒レベルが読み出される。その後、該光電子保持部１１４が保持した光電子を該浮遊拡散層１１８に転送して光電子に応じた電圧信号を読み出せばよいので、浮遊拡散層１１８の電位のリセットタイミングと、読み出しタイミングとのズレを最小限に抑えることができる。したがって、正確な黒レベルを得ることができ、リセットノイズを正確に除去することができる。
【００６８】
単位画素３０は、複数の受光装置１００を有するので、受光装置１００の製造起因や結晶方向起因による振分方向の転送速度のバラツキによって生じる、振分方向毎に転送される光電子数のバラツキを抑えることができ、受光精度を向上させることができる。また、単位画素３０の複数の前記受光装置１００は、少なくとも、複数の受光装置１００の浮遊拡散層１１８の一部を互いに共有しているので、単位画素３０が小さくなり、チップ面積が小さくなるのでコストが下がるとともに、単位画素３０を小型化して、解像度を増やすことができる。
【００６９】
単位画素３０は、行列状に配置された４つの受光装置１００を有し、受光装置１００は、光電子振分部１０６を４つ有し、４つの光電子振分部１０６は、光電変換素子１０４を挟んで水平方向に対称的に２つずつ設けられ、互いに水平方向に隣り合う受光装置１００は、その間に設けられている浮遊拡散層１１８を共有しているので、単位画素３０が小さくなり、チップ面積が小さくなるのでコストが下がるとともに、単位画素３０を小型化して、解像度を増やすことができる。
【００７０】
単位画素３０が１次元又は２次元に配列された画素アレイ３２を有する固体撮像装置２８は、複数の浮遊拡散層１１８の電位を読み出すための信号読出用トランジスタ１３０と信号読出用トランジスタ１３０を介して信号を読み出す信号読出線１３２とを備え、単位画素３０の浮遊拡散層１１８の各々の電位は１つの信号読出用トランジスタ１３０を介して読み出されるので、信号読み出し回路の共通化が可能となり、読み出し回路の製造バラツキに起因する出力バラツキを抑制することができるとともに、固体撮像装置２８を小型化して、解像度を増やすことができる。
【００７１】
なお、測距対象Ｗまでの距離を得るために、環境光Ｌｓのみを受光する期間における１回目の第１受光期間及び２回目の第１受光期間と、環境光Ｌｓと反射光Ｌｒを受光する期間である１回目の第２受光期間及び２回目の第２受光期間との受光時間幅が一定の場合は、１回目の第１受光期間と２回目の第１受光期間における受光量は同一であるから環境光Ｌｓのみを受光する期間における受光である第１受光期間は１回のみでもよい。このとき、前記ＱＣＡと前記ＱＣＢは、ＱＣＡ＝ＱＣＢとして取り扱うことで、被写体までの距離を求めることができる。したがって、単位画素３０は、図１２に示す構成であってもよい。
【００７２】
図１２は、図４に示す単位画素と別の例を示す単位画素の平面図である。なお、図４に示す構成と同様の構成については同一の符号を付している。単位画素３０は、４つの受光装置１００を有し、行列状に配置されている。受光装置１００は、光電変換素子１０４と、３つの光電子振分部１０６と、１つの光電子排出部１０８を有する。３つの光電子振分部１０６は、光電変換素子１０４を挟んで水平方向に対称的に１つずつ設けられ、光電変換素子１０４の上側、又は下側に１つ設けられている。また、光電子排出部１０８は、光電変換素子１０４の下側、又は上側に設けられ、光電子振分部１０６が設けられていない側に設けられる。単位画素３０の上側２つの受光装置１００は、光電変換素子１０４の上側に光電子振分部１０６が設けられ、下側に光電子排出部１０８が設けられる。単位画素３０の下側２つの受光装置１００は、光電変換素子１０４の下側に光電子振分部１０６が設けられ、上側に光電子排出部１０８が設けられる。このような構成を有することで、互いに上下方向で隣り合う単位画素３０の受光装置１００は、その間に設けられている拡散層１４２を共有する。また、互いに水平方向に隣り合う単位画素３０の受光装置１００は、その間に設けられている浮遊拡散層１１８を共有している。
【００７３】
単位画素３０は、行列状に配置された４つの前記受光装置１００を有し、受光装置１００は、光電子振分部１０６を３つ有し、３つの光電子振分部１０６は、光電変換素子１０４に対して水平方向に対称的に１つずつ設けられるとともに、光電変換素子１０４の上側、又は下側に１つ設けられており、互いに水平方向に隣り合う受光装置１００は、その間に設けられている浮遊拡散層１１８を共有しているので、単位画素３０が小さくなり、チップ面積が小さくなるのでコストが下がるとともに、単位画素３０を小型化して、解像度を増やすことができる。
【００７４】
次に、本実施の形態における、単位画素３０にゲート駆動信号を供給するゲート駆動回路４４について説明する。本実施の形態におけるゲート駆動回路４４を説明する前に、従来のゲート駆動回路４４を説明する。図１３は、従来のゲート駆動回路４４の要部構成図である。
【００７５】
図１３の参照符号１５０は、画素負荷容量を示す。この画素負荷容量１５０は、ＭＯＳダイオード構造により形成される寄生容量のことをいい、単位画素３０内にある。この画素負荷容量１５０は、本実施の形態で言うところのフォトゲート１１０、第１転送ゲート１２０、保持ゲート１２２、第２転送ゲート１２４、第３転送ゲート１４４、リセット用トランジスタ１２６のゲート等によって形成される。
【００７６】
第１電圧源１５２は、第１電圧（第１信号電圧）を単位画素３０に供給する電圧源であり、第２電圧源１５４は、第２電圧（第２信号電圧）を単位画素３０に供給する電圧源である。ゲート駆動回路４４は、単位画素３０に与えられる電圧（信号電圧）を選択的に切り換える切換スイッチ１５６を有する。
【００７７】
詳しくは、ゲート駆動回路４４は、単位画素３０の画素負荷容量１５０のゲートに第１電圧（第１信号電圧）を供給する第１電圧源１５２側に設けられた第１接点１５８と、画素負荷容量１５０のゲートに第２電圧（第２信号電圧）を供給する第２電圧源１５４側に設けられた第２接点１６０とをさらに有し、切換スイッチ１５６は、第１接点１５８と第２接点１６０とのどちらか一方に接続することで、第１電圧又は第２電圧を選択的に画素負荷容量１５０のゲートに印加させるかを切り換える。
【００７８】
第１電圧源１５２は、基準電圧（例えば、０Ｖ）を単位画素３０に供給するものであり、本実施の形態では、グランドである。第２電圧源１５４は、第１電圧より高い第２電圧を単位画素に供給するためのものであり、本実施の形態では、第１電圧源１５２、第２電圧源１５４ともに電源２０に内蔵されている。なお、図１３において、第１電圧源１５２と第１接点１５８との間に示す抵抗Ｒ１、及び、第２電圧源１５４と第２接点１６０との間に示すＲ２は、配線抵抗を表している。
【００７９】
単位画素３０を駆動させる場合、単位画素３０の画素負荷容量１５０のゲートに第１電圧と第２電圧とを交互に印加することでパルス信号のゲート駆動信号（画素駆動信号）を印加させる。例えば、単位画素３０の光電変換素子１０４を駆動させて光電子を発生させる場合、単位画素３０の第１転送部１１２を駆動させて光電子を転送させる場合、単位画素３０の光電子保持部１１４を駆動させて光電子を保持させる場合、単位画素３０の第２転送部１１６を駆動させて光電子を転送させる場合、単位画素３０の第３転送部１４０を駆動させて光電子を転送させる場合、リセット用トランジスタ１２６を駆動させて単位画素３０の浮遊拡散層１１８に存在する光電子をリセットさせる場合は、ゲート駆動回路４４は、フォトゲート１１０、第１転送ゲート１２０、保持ゲート１２２、第２転送ゲート１２４、第３転送ゲート１４４、及びリセット用トランジスタ１２６のゲートに第１電圧と第２電圧とを交互に供給する。この単位画素３０の駆動によって、光電子の発生、転送、保持、排出、リセットが行われる。また、ゲート駆動回路４４は、画素アレイ３２の全ての単位画素３０を一斉に駆動させるので、光電子の発生、転送、保持、排出、リセット等の動作が一斉に行われる（グローバルシャッタ動作が行われる）。
【００８０】
図１４は、図１３のゲート駆動回路４４で、画素負荷容量１５０のゲートに印加される理想電圧の波形を示す図である。図１４で、切換スイッチ１５６の状態がａのときは、切換スイッチ１５６が第１接点１５８に接続されていることを表し、状態がｂのときは、切換スイッチ１５６が第２接点１６０に接続されていることを表している。ゲート駆動回路４４が、切換スイッチ１５６を第１接点１５８に接続させることで、画素負荷容量１５０のゲートに印加される電圧ＶＣは、第１電圧となり、その後、切換スイッチ１５６を第２接点１６０に接続させることで、画素負荷容量１５０のゲートに印加される電圧ＶＣが第２電圧となり、その後、切換スイッチ１５６を再び第１接点１５８に接続させることで、画素負荷容量１５０のゲートに印加される電圧ＶＣは第１電圧となる。このように、ゲート駆動回路４４は、画素アレイ３２の全単位画素３０の画素負荷容量１５０のゲートに第１電圧と第２電圧とを交互に印加させることで、画素負荷容量１５０にパルス信号のゲート駆動信号を与えて、光電子の発生、転送、保持、排出、リセット等を一斉に行う。
【００８１】
しかしながら、切換スイッチ１５６の接続を第１接点１５８から第２接点１６０に切り換えるとき（画素負荷容量１５０のゲートに印加させる電圧を第１電圧から第２電圧に切り換えるとき）は、図１５に示すように第２接点１６０の電圧Ｖ２は、直ぐに第２電圧とならない。したがって、画素負荷容量１５０のゲートに印加される電圧ＶＣ（ノードＮＣの電圧）も直ぐに第２電圧とならず、立ち上がりが急峻にならない。
【００８２】
切換スイッチ１５６の接続を第１接点１５８から第２接点１６０に切り換えた場合に、第２接点１６０の電圧Ｖ２が直ぐに第２電圧にならない理由としては、以下の通りである。切換スイッチ１５６の接続が第２接点１６０に切り換えられると、第２電圧源１５４から画素負荷容量１５０に向かって一気に電流（ピーク電流）が流れるので、配線抵抗Ｒ２によって電圧降下が起こり、第２接点１６０の電圧Ｖ２が急激に低下する。その後、画素負荷容量１５０が充電されていくことで、画素負荷容量１５０の電圧ＶＣが第２電圧に徐々に近づくので、画素負荷容量１５０に流れる電流が減少し、それに伴い電圧降下の度合いが低下して第２接点１６０の電圧Ｖ２が第２電圧に近づく。切換スイッチ１５６によって第２接点１６０が画素負荷容量１５０に接続されている場合は、電圧Ｖ２によって画素負荷容量１５０のゲートに印加される電圧ＶＣ（ノードＮＣの電圧）が決まる。
【００８３】
また、切換スイッチ１５６の接続を第２接点１６０から第１接点１５８に切り換えるとき（画素負荷容量１５０のゲートに印加させる電圧を第２電圧から第１電圧に切り換えるとき）は、図１５に示すように第１接点１５８の電圧Ｖ１は、直ぐに第１電圧とならない。したがって、画素負荷容量１５０のゲートに印加される電圧ＶＣも直ぐに第１電圧とならず、ゲート駆動信号の立ち下がりが急峻にならない。
【００８４】
切換スイッチ１５６の接続を第２接点１６０から第１接点１５８に切り換えた場合に、第１接点１５８の電圧Ｖ１が直ぐに第１電圧とならない理由としては、以下の通りである。切換スイッチ１５６の接続が第１接点１５８に切り換えられると、画素負荷容量１５０のノードＮＣが第１接点１５８に接続されるので、ノードＮＣの電圧によって第１接点１５８の電圧Ｖ１は一気に上昇する。その後、画素負荷容量１５０から配線抵抗Ｒ１を介して第１電圧源（グランド）１５２に電流が流れ、画素負荷容量１５０が放電されていくことで、第１接点１５８の電圧Ｖ１が徐々に低下して第１電圧で安定する。切換スイッチ１５６によって第１接点１５８が画素負荷容量１５０に接続されている場合は、電圧Ｖ１に応じて画素負荷容量１５０のゲートに印加される電圧ＶＣが決まる。
【００８５】
図１６は、図１３のゲート駆動回路４４で、画素負荷容量１５０のゲートに印加される電圧ＶＣの波形を示す図である。なお、図１６においては、切換スイッチ１５６の切り換え周期を、図１５に示す切り換え周期より長くしており、配線抵抗Ｒ２の電圧降下による第２接点１６０の電圧Ｖ２の降下及び第１接点１５８の電圧Ｖ１の上昇を誇張して表現している。切換スイッチ１５６の接続が第１接点１５８から第２接点１６０に切り換わると、上述したように、第２電圧源１５４から画素負荷容量１５０に向かって一気に電流（ピーク電流）が流れるので、配線抵抗Ｒ２によって電圧降下が起こり、画素負荷容量１５０に印加されるゲート駆動信号の立ち上がりは急峻にならない。また、切換スイッチ１５６の接続が第２接点１６０から第１接点１５８に切り換わると、上述したように、ノードＮＣの電圧ＶＣによって第１接点１５８の電圧Ｖ１は一気に上昇するので、画素負荷容量１５０のゲートに印加されるゲート駆動信号の立ち下がりは急峻にならない。
【００８６】
このように、画素負荷容量１５０を瞬時に充放電できないため、画素負荷容量１５０に印加されるゲート駆動信号の立ち上がり、立ち下がりが急峻とならず、所望のゲート駆動信号を画素負荷容量１５０のゲートに印加することができず、高速なグローバルシャッタ動作を行うことができない。また、画素負荷容量１５０に供給されるゲート駆動信号の振幅（電圧Ｖ２−電圧Ｖ１）が狭くなり（図１５参照）、画素駆動に影響を及ぼしてしまう。
【００８７】
また、図１７に示すように、切換スイッチ１５６の接続を第１接点１５８から第２接点１６０に切り換えると、第２接点１６０の電圧Ｖ２は、急激に下がり徐々に第２電圧に近づいていくが、高速に切換スイッチ１５６の切り換えを連続して行う場合（高速に連続してグローバルシャッタ動作を行う場合）は、第２接点１６０の電圧Ｖ２が第２電圧に復帰する前に、次の切換スイッチ１５６による第１接点１５８から第２接点１６０への切り換えが行われるので、電圧降下の累積により第２接点１６０の電圧Ｖ２はさらに低下してしまう。したがって、第１接点１５８から第２接点１６０への切換スイッチ１５６の切り換えが行われる度に、第２接点１６０の電圧Ｖ２は低下していく。
【００８８】
逆に、切換スイッチ１５６の接続を第２接点１６０から第１接点１５８に切り換える場合も同様であり、高速に切換スイッチ１５６の切り換えを行う場合は、第１接点１５８の電圧Ｖ１が第１電圧に低下する前に、切換スイッチ１５６による第２接点１６０から第１接点１５８への切り換えが行われるので、電圧上昇の累積により第１接点１５８の電圧Ｖ１は上昇してしまう。したがって、第２接点１６０から第１接点１５８への切換スイッチ１５６の切り換えが行われる度に、第１接点１５８の電圧Ｖ１は上昇していく。これにより、また、画素負荷容量１５０に供給されるゲート駆動信号の振幅が徐々に狭くなり、画素駆動に影響を及ぼしてしまう。
【００８９】
そこで、本実施の形態のゲート駆動回路４４は、図１８に示すように、第１接点１５８と第２接点１６０との間にコンデンサ（第１コンデンサ）１６２を設けることとした。また、画素負荷容量の絶縁体側は、第１接点１５８に接続されている。このコンデンサ１６２は、画素アレイ３２の最外周に隣接した位置に配置されている。さらに、コンデンサ１６２と画素負荷容量１５０のゲートの各端子を最短で配線することで、配線抵抗と配線寄生容量とで表される時定数（Ｒ×Ｃ）を小さくすることが可能で、ゲート駆動信号の立ち上がり、立ち下がりを急峻にすることができる。
【００９０】
図１９は、図１８のゲート駆動回路４４で、実際に画素負荷容量１５０のゲートに電圧が印加されたときの第１接点１５８及び第２接点１６０の電圧波形を示す図であり、図２０は、図１８のゲート駆動回路４４で、画素負荷容量１５０のゲートに印加される電圧ＶＣの波形を示す図である。なお、図２０においては、切換スイッチ１５６の切り換え周期を、図１９に示す切り換え周期より長くしており、配線抵抗Ｒ２の電圧降下による第２接点１６０の電圧Ｖ２の低下及び第１接点１５８の電圧Ｖ１の上昇を誇張して表現している。
【００９１】
図１９に示すように、切換スイッチ１５６の接続が第１接点１５８から第２接点１６０に切り換わったとき、コンデンサ１６２が保持した電荷が画素負荷容量１５０のゲートに供給されるので、画素負荷容量１５０を瞬時に充電することができ、第２接点１６０の電圧Ｖ２の低下を軽減させることができる。したがって、ゲート駆動信号の立ち上がりをより急峻にすることができる。
【００９２】
また、切換スイッチ１５６の接続が第２接点１６０から第１接点１５８に切り換わると、画素負荷容量１５０のゲートと絶縁体とが第１接点１５８に接続されるので、画素負荷容量１５０が保持した電荷を瞬時に放電させることができ、第１接点１５８の電圧Ｖ１の上昇を抑えることができ、第１接点１５８の電圧Ｖ１が第１電圧まで低下する時間を短くすることができる。
【００９３】
このように、画素負荷容量１５０を瞬時に充放電することができるので、画素負荷容量１５０に印加されるゲート駆動信号の立ち上がり、立ち下がりを急峻にすることができ、所望のゲート駆動信号を画素負荷容量１５０のゲートに印加することができる。したがって、高速なグローバルシャッタ動作を行うことができる。また、画素負荷容量１５０に供給されるゲート駆動信号の振幅を広くすることができ、画素駆動の精度を向上させることができる。
【００９４】
次に、図２１を用いて画素負荷容量１５０の駆動期間について説明する。図２１は、画素負荷容量１５０が光電変換素子１０４のフォトゲート１１０で形成されている場合を例にしている。図２１に示すように、１フレーム期間は、露光期間と読出期間とを有し、露光期間は、光電変換素子１０４に受光を行わせ、受光によって得られた光電子を保持する期間であり、読出期間は、露光期間によって得られた光電子を信号読出線１３２から読み出すための期間である。
【００９５】
露光期間は、交互に設けられた複数の画素駆動期間及び複数のブランキング期間を有する。画素駆動期間は、光電変換素子１０４のフォトゲート１１０（画素負荷容量１５０）にゲート駆動信号Ｓａが供給されて、光電変換素子１０４が実際に光電子を発生する期間であり、ブラキング期間は、光電変換素子１０４のフォトゲート１１０にゲート駆動信号Ｓａが供給されない期間のことをいう。画素駆動期間に照射装置１２が発光信号を発光部２４に供給することで、発光部２４を駆動させて、照射光Ｌｅを測距対象Ｗに照射するとともに、光電変換素子１０４を駆動させて、受光を行わせる。画素駆動期間に、光電変換素子１０４が上述した１回目及び２回目の第１受光期間、及び、１回目及び２回目の第２受光期間の計４回で光を受光するよう、ゲート駆動回路４４は、光電変換素子１０４にゲート駆動信号Ｓａを供給する。
【００９６】
詳しくは、第１受光期間及び第２受光期間の間は、第２電圧が光電変換素子１０４のフォトゲート１１０に印加されるように、第１受光期間及び第２受光期間以外の間は、第１電圧がフォトゲート１１０に印加されるように、ゲート駆動回路４４は、切換スイッチ１５６を駆動させる。これにより、画素駆動期間には、パルス信号のゲート駆動信号が供給される。なお、発光部２４は、ハイの発光信号が供給されている期間、光を発光する。
【００９７】
１回目の第１受光期間で得られた光電子は、例えば、光電子振分部１０６ａの光電子保持部１１４に保持され、２回目の第１受光期間で得られた光電子は、例えば、光電子振分部１０６ｂの光電子保持部１１４に保持され、１回目の第２受光期間で得られた光電子は、光電子振分部１０６ｃの光電子保持部１１４に保持され、２回目の第２受光期間で得られた光電子は、光電子振分部１０６ｄの光電子保持部１１４に保持される。
【００９８】
ブランキング期間中は、切換スイッチ１５６は、第１接点１５８に接続されるので、第２電圧源１５４からの第２電圧がコンデンサ１６２に印加された状態となり、コンデンサ１６２が充電される。つまり、画素駆動期間にコンデンサ１６２が保持した電荷が放電され、ブランキング期間にコンデンサ１６２に電荷が充電され、コンデンサ１６２の第１接点１５８の電圧は第１電圧に、コンデンサ１６２の第２接点１６８の電圧は第２電圧に設定される。したがって、画素駆動期間は、コンデンサ１６２の放電期間であり、ブランキング期間は、コンデンサ１６２の充電期間となる。これにより、画素駆動期間の時には、コンデンサ１６２は充電された状態となり、切換スイッチ１５６の接続が、第１接点１５８から第２接点１６０に切り換わったときに、第２接点１６０の電圧Ｖ２の低下を抑制することができる。
【００９９】
なお、第１受光期間及び第２受光期間以外の期間に、光電変換素子１０４に入射した光により発生した光電子は、ゲート駆動回路４４から第３転送ゲート１４４に排出信号Ｓｅが入力され、第３転送部１４０を介して拡散層１４２から排出される。画素負荷容量１５０が光電変換素子１０４のフォトゲート１１０で形成されている場合を例にして説明したが、画素負荷容量１５０を光電変換素子１０４のフォトゲート１１０以外のゲート（例えば、光電子保持部１１４の保持ゲート１２２）で構成した場合であっても、画素負荷容量１５０は、画素駆動期間と、ブランキング期間を有する。
【０１００】
上記実施の形態は、以下のように変形してもよい。
【０１０１】
（変形例１）変形例１では、ゲート駆動回路４４を図２２に示すように構成してもよい。つまり、変形例１では、ゲート駆動回路４４は、単位画素３０の画素負荷容量１５０のゲートに第３電圧源（中間電圧源）１６４側に設けられた第３接点１６６と、第１接点１５８と第３接点１６６との間に設けられたコンデンサ（第２コンデンサ）１６８とを有し、さらに切換スイッチ１５６は、第１接点１５８、第２接点１６０、及び第３接点１６６を選択的に画素負荷容量１５０のゲートに印加させるか切り換える。第３電圧は、第１電圧より高く第２電圧より低い中間電圧（中間信号電圧）である。第３電圧源１６２は、電源２０に内蔵されている。なお、第３電圧源１６４と第３接点１６６との間に示すＲ３は、配線抵抗を表しており、図１８と同様の構成について同一の符号を付している。コンデンサ１６８は、画素アレイ３２の最外周に隣接した位置に配置されている。
【０１０２】
図２３は、図２２のゲート駆動回路４４で、画素負荷容量１５０のゲートに印加される理想電圧の波形を示す図である。図２３で、切換スイッチ１５６の状態がｃのときは、切換スイッチ１５６が第３接点１６６に接続されていることを表している。本実施の形態では、ゲート駆動回路４４によって、切換スイッチ１５６を第１接点１５８に接続させることで、画素負荷容量１５０のゲートに印加される電圧ＶＣ（ノードＮＣの電圧）が第１電圧となり、その後、切換スイッチ１５６を第３接点１６６に接続させることで、画素負荷容量１５０のゲートに印加される電圧ＶＣが第３電圧となる。その後、切換スイッチ１５６を第２接点１６０に接続させることで、画素負荷容量１５０のゲートに印加される電圧ＶＣは、第２電圧となる。そして、再び、切換スイッチ１５６を第３接点１６６に接続さえることで画素負荷容量１５０のゲートに印加される電圧ＶＣは第３電圧となり、その後、切換スイッチ１５６を第１接点１５８に接続させることで、画素負荷容量１５０のゲートに印加される電圧ＶＣは第１電圧となる。つまり、ゲート駆動回路４４は、画素アレイ３２の全単位画素３０の画素負荷容量１５０に第１電圧と第２電圧とを交互に印加させるとともに、印加させる電圧が第１電圧から第２電圧に切り換わる際及び第２電圧から第１電圧に切り換わる際に、第３電圧を印加させることで、画素負荷容量１５０に略パルス信号のゲート駆動信号を与えて、光電子の発生、転送、排出、リセット等を一斉に行う。
【０１０３】
このように、切換スイッチ１５６の接続を、第１接点１５８から第２接点１６０に切り換える際に切換スイッチ１５６を第３接点１６６に接続させるので、図２４に示すように、切換スイッチ１５６の接続を第２接点１６０に切り換えた場合であっても、コンデンサ１６２の放電により第２接点１６０の電圧Ｖ２の低下が図１９の場合に比べ小さくなる。つまり、切換スイッチ１５６の接続を第１接点１５８から第２接点１６０に切り換える際には、まず第３接点１６６に切換スイッチ１５６を接続するので、コンデンサ１６８から画素負荷容量１５０に電流（電荷）が供給されることで、画素負荷容量１５０がある程度充電され、その後、切換スイッチ１５６が第２接点１６０に接続されるので、コンデンサ１６２から画素負荷容量１５０に流れる電流（電荷量）が、従来技術に比べ少なくなる。したがって、第２接点１６０に切換スイッチ１５６を接続した場合であっても、第２接点１６０の電圧Ｖ２の電圧降下を抑えることができる。
【０１０４】
なお、切換スイッチ１５６の接続が、第１接点１５８から第３接点１６６に切り換わると、コンデンサ１６８から画素負荷容量１５０に電流（電荷）が流れるので、第３接点１６６の電圧Ｖ３は低下し、その後、第３接点１６６の電圧Ｖ３は、第３電圧まで徐々に上昇する。また、切換スイッチ１５６の接続が第２接点１６０から第３接点１６６に切り換わると、第３接点１６６の電圧Ｖ３が上昇し、画素負荷容量１５０から配線抵抗Ｒ３を介して第３電圧源１６４に電流（電荷）が流れるので、第３接点１６６の電圧Ｖ３が低下し第３電圧まで下降する。
【０１０５】
このように、第１接点１５８と第２接点１６０との間、及び、第１接点１５８と第３接点１６６との間に、コンデンサ１６２、コンデンサ１６８を設けるので、画素負荷容量１５０を瞬時に充放電することができるので、画素負荷容量１５０に印加されるゲート駆動信号の立ち上がり、立ち下がりを急峻にすることができ、所望のゲート駆動信号を画素負荷容量１５０のゲートに印加することができる。また、画素負荷容量１５０を２段階に分けて充放電するため、第２電圧源１５４から画素負荷容量１５０に供給される電荷量を少なくすることができるので、コンデンサ１６２の放電による第２接点１６０の電圧Ｖ２の低下を抑えることができる。
【０１０６】
したがって、所望の電圧に近い電圧のパルス信号（ゲート駆動信号）を画素負荷容量１５０のゲートに印加させることができる。したがって、高速なグローバルシャッタ動作を行うことができる。また、画素負荷容量１５０に供給されるゲート駆動信号の振幅を広くすることができ、画素駆動の精度を向上させることができる。
【０１０７】
また、切換スイッチ１５６の接続を、第１接点１５８から第２接点１６０に切り換えるときに、第２接点１６０の電圧Ｖ２が第２電圧に復帰する時間を短くすることができるので、高速に連続してグローバルシャッタ動作を行う場合であっても、電圧降下の累積による第２接点１６０の電圧Ｖ２の低下を抑えることができる。なお、コンデンサ１６８は、ブランキング期間に充電され、コンデンサ１６８の第１接点１５８の電圧は第１電圧に、コンデンサ１６８の第３接点１６６の電圧は第３電圧に設定される。
【０１０８】
さらに、第３電圧と第１電圧との電位差が、第２電圧と第３電圧との電位差と等しくなるように、第３電圧を設定することで、第３接点１６６に流れる電荷量、及び第３接点１６６から流れる電荷量が相殺されるので、第３接点１６６の電圧は安定する。
【０１０９】
（変形例２）上記実施の形態では、単位画素３０は、４つの受光装置１００を有するようにしたが、単位画素３０は、２つ、３つ、５つ等の複数の受光装置１００を有してもよく、受光装置１００を１つのみ有してもよい。また、受光装置１００は、４つの光電子振分部１０６を有するようにしたが、２つ、３つ、５つ等の複数の光電子振分部１０６を有してもよく、光電子振分部１０６を１つのみ有してもよい。
【０１１０】
また、切換スイッチ１５６、第１接点１５８、第２接点１６０、及び第３接点１６６をゲート駆動回路４４内に設けるようにしたが、ゲート駆動回路４４の外部に設けるようにしてもよい。
【０１１１】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【符号の説明】
【０１１２】
１０…測距システム １２…照射装置
１４…撮像部 １６…演算部
１８…制御部 ２０…電源
２８…固体撮像装置 ３０…単位画素
３２…画素アレイ ３４…画素駆動回路
４４…ゲート駆動回路 １００…受光装置
１０２…ｐ型半導体基板 １０４…光電変換素子
１０６…光電子振分部 １０８…光電子排出部
１１０…フォトゲート １１２…第１転送部
１１４…光電子保持部 １１６…第２転送部
１１８…浮遊拡散層 １２０…第１転送ゲート
１２２…保持ゲート １２４…第２転送ゲート
１２６…リセット用トランジスタ １３０…信号読出用トランジスタ
１３２…信号読出線 １３４…選択用トランジスタ
１４０…第３転送部 １４２…拡散層
１４４…第３転送ゲート １５０…画素負荷容量
１５２…第１電圧源 １５４…第２電圧源
１５６…切換スイッチ １５８…第１接点
１６０…第２接点 １６２、１６８…コンデンサ
１６４…第３電圧源 １６６…第３接点
【特許請求の範囲】
【請求項１】
光を検知して光電子を発生する光電変換素子と、１つ以上のＭＯＳダイオード構造を構成する電極を有する単位画素と、
前記電極に第１電圧を供給する第１電圧源側に設けられた第１接点と、
前記電極に前記第１電圧より高い第２電圧を供給する第２電圧源側に設けられた第２接点と、
前記第１接点と前記第２接点との間に設けられた第１コンデンサと、
前記第１接点及び前記第２接点のどちらか一方に接続することで、前記電極に印加させる電圧を、選択的に前記第１電圧又は前記第２電圧に切り換える切換スイッチと、
前記切換スイッチを駆動させて交互に前記第１電圧と前記第２電圧とを前記電極に印加させることで、前記光電子の発生、保持、転送、リセット、及び排出のいずれかを行う画素駆動部と、
を備えることを特徴とする固体撮像装置。
【請求項２】
請求項１に記載の固体撮像装置であって、
前記単位画素は、前記光電変換素子が発生した前記光電子を転送するための第１転送部と、前記光電変換素子に対して前記第１転送部を挟んで反対側に配置され、前記光電変換素子により発生した前記光電子を一時的に保持する光電子保持部と、前記第１転送部に対して前記光電子保持を挟んで反対側に配置され、前記光電子保持部が保持した前記光電子を転送するための第２転送部と、前記光電子保持部に対して前記第２転送部を挟んで反対側に配置され、転送された前記光電子を保持して該転送された前記光電子を電圧に変換させるための浮遊拡散層と、前記浮遊拡散層の電位を基準電位にリセットするためのリセット用トランジスタと、前記光電変換素子に発生した前記光電子を排出する光電子排出部と、備え、
前記光電変換素子、前記第１転送部、前記光電変換素子、前記第２転送部、前記リセット用トランジスタ、及び前記光電子排出部のうち、少なくとも１つは前記ＭＯＳダイオード構造を有する
ことを特徴とする固体撮像装置。
【請求項３】
請求項１又は２に記載の固体撮像装置であって、
前記単位画素が１次元又は２次元配列された画素アレイを備え、
前記画素駆動部は、少なくとも１つの前記ＭＯＳダイオード構造の前記電極への電圧印加を制御することで、前記光電子の発生、保持、転送、リセット、及び排出のいずれかを一斉に行う
ことを特徴とする固体撮像装置。
【請求項４】
請求項３に記載の固体撮像装置であって、
前記第１コンデンサが、前記画素アレイの最外周に隣接した位置に配置された
ことを特徴とする固体撮像装置。
【請求項５】
請求項１〜４のいずれか１項に記載の固体撮像装置であって、
前記第１コンデンサの前記第１接点と前記第２接点の電圧を、前記第１電圧及び前記第２電圧に設定させるためのブランキング期間が設けられている
ことを特徴とする固体撮像装置。
【請求項６】
請求項１〜５のいずれか１項に記載の固体撮像装置であって、
前記第１電圧より高く、前記第２電圧より低い第３電圧を、前記電極に供給する第３電圧源側に設けられた第３接点と、
前記第１接点と前記第３接点との間に設けられた第２コンデンサと、
を備え、
前記画素駆動部は、前記電極に印加させる電圧を、前記第１電圧から前記第２電圧に切り換える際、及び、前記第２電圧から前記第１電圧に切り換える際に、該電極に前記第３電圧を印加させるように前記スイッチを駆動させる
ことを特徴とする固体撮像装置。
【請求項７】
請求項６に記載の固体撮像装置であって、
前記第１コンデンサの前記第１接点と前記第２接点の電圧を、前記第１電圧、及び前記第２電圧に、前記第２コンデンサの前記第１接点と前記第３接点の電圧を、前記第１電圧及び前記第３電圧に設定させるためのブランキング期間が設けられている
ことを特徴とする固体撮像装置。
【請求項８】
請求項１〜７のいずれか１項に記載の固体撮像装置であって、
前記電極の上層側に電圧が印加され、
前記電極の下層側は、固体撮像素子内部で前記第１接点と配線接続されており、さらに、前記第１接点を経由し、前記第一電源と結線されている
ことを特徴とする固体撮像装置。
【請求項１】
光を検知して光電子を発生する光電変換素子と、１つ以上のＭＯＳダイオード構造を構成する電極を有する単位画素と、
前記電極に第１電圧を供給する第１電圧源側に設けられた第１接点と、
前記電極に前記第１電圧より高い第２電圧を供給する第２電圧源側に設けられた第２接点と、
前記第１接点と前記第２接点との間に設けられた第１コンデンサと、
前記第１接点及び前記第２接点のどちらか一方に接続することで、前記電極に印加させる電圧を、選択的に前記第１電圧又は前記第２電圧に切り換える切換スイッチと、
前記切換スイッチを駆動させて交互に前記第１電圧と前記第２電圧とを前記電極に印加させることで、前記光電子の発生、保持、転送、リセット、及び排出のいずれかを行う画素駆動部と、
を備えることを特徴とする固体撮像装置。
【請求項２】
請求項１に記載の固体撮像装置であって、
前記単位画素は、前記光電変換素子が発生した前記光電子を転送するための第１転送部と、前記光電変換素子に対して前記第１転送部を挟んで反対側に配置され、前記光電変換素子により発生した前記光電子を一時的に保持する光電子保持部と、前記第１転送部に対して前記光電子保持を挟んで反対側に配置され、前記光電子保持部が保持した前記光電子を転送するための第２転送部と、前記光電子保持部に対して前記第２転送部を挟んで反対側に配置され、転送された前記光電子を保持して該転送された前記光電子を電圧に変換させるための浮遊拡散層と、前記浮遊拡散層の電位を基準電位にリセットするためのリセット用トランジスタと、前記光電変換素子に発生した前記光電子を排出する光電子排出部と、備え、
前記光電変換素子、前記第１転送部、前記光電変換素子、前記第２転送部、前記リセット用トランジスタ、及び前記光電子排出部のうち、少なくとも１つは前記ＭＯＳダイオード構造を有する
ことを特徴とする固体撮像装置。
【請求項３】
請求項１又は２に記載の固体撮像装置であって、
前記単位画素が１次元又は２次元配列された画素アレイを備え、
前記画素駆動部は、少なくとも１つの前記ＭＯＳダイオード構造の前記電極への電圧印加を制御することで、前記光電子の発生、保持、転送、リセット、及び排出のいずれかを一斉に行う
ことを特徴とする固体撮像装置。
【請求項４】
請求項３に記載の固体撮像装置であって、
前記第１コンデンサが、前記画素アレイの最外周に隣接した位置に配置された
ことを特徴とする固体撮像装置。
【請求項５】
請求項１〜４のいずれか１項に記載の固体撮像装置であって、
前記第１コンデンサの前記第１接点と前記第２接点の電圧を、前記第１電圧及び前記第２電圧に設定させるためのブランキング期間が設けられている
ことを特徴とする固体撮像装置。
【請求項６】
請求項１〜５のいずれか１項に記載の固体撮像装置であって、
前記第１電圧より高く、前記第２電圧より低い第３電圧を、前記電極に供給する第３電圧源側に設けられた第３接点と、
前記第１接点と前記第３接点との間に設けられた第２コンデンサと、
を備え、
前記画素駆動部は、前記電極に印加させる電圧を、前記第１電圧から前記第２電圧に切り換える際、及び、前記第２電圧から前記第１電圧に切り換える際に、該電極に前記第３電圧を印加させるように前記スイッチを駆動させる
ことを特徴とする固体撮像装置。
【請求項７】
請求項６に記載の固体撮像装置であって、
前記第１コンデンサの前記第１接点と前記第２接点の電圧を、前記第１電圧、及び前記第２電圧に、前記第２コンデンサの前記第１接点と前記第３接点の電圧を、前記第１電圧及び前記第３電圧に設定させるためのブランキング期間が設けられている
ことを特徴とする固体撮像装置。
【請求項８】
請求項１〜７のいずれか１項に記載の固体撮像装置であって、
前記電極の上層側に電圧が印加され、
前記電極の下層側は、固体撮像素子内部で前記第１接点と配線接続されており、さらに、前記第１接点を経由し、前記第一電源と結線されている
ことを特徴とする固体撮像装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【公開番号】特開２０１２−２１７０６０（Ｐ２０１２−２１７０６０Ａ）
【公開日】平成２４年１１月８日（２０１２．１１．８）
【国際特許分類】
【出願番号】特願２０１１−８１３２７（Ｐ２０１１−８１３２７）
【出願日】平成２３年３月３１日（２０１１．３．３１）
【出願人】（０００００５３２６）本田技研工業株式会社 (23,863)
【Ｆターム（参考）】
【公開日】平成２４年１１月８日（２０１２．１１．８）
【国際特許分類】
【出願日】平成２３年３月３１日（２０１１．３．３１）
【出願人】（０００００５３２６）本田技研工業株式会社 (23,863)
【Ｆターム（参考）】
[ Back to top ]