基板の製造方法
【課題】補助基板が取り付けられた本体基板が、所定位置に正確に位置決めされて基板の製造が行われる基板の製造方法を提供すること。
【解決手段】本発明の基板の製造方法は、まず、本体基板１の表面側にパターンを形成すると共に、アライメントマーク７を形成する。そして、本体基板１の表面側に補助基板９を接着する。そして、形成されたアライメントマーク７とマスク１５とが位置決めされた状態で、マスク１５を介して本体基板１の裏面側に露光させ、本体基板１の裏面側にパターンを形成する。そして、本体基板１の裏面側にパターンが形成されると、本体基板１から補助基板９を剥離する。
【解決手段】本発明の基板の製造方法は、まず、本体基板１の表面側にパターンを形成すると共に、アライメントマーク７を形成する。そして、本体基板１の表面側に補助基板９を接着する。そして、形成されたアライメントマーク７とマスク１５とが位置決めされた状態で、マスク１５を介して本体基板１の裏面側に露光させ、本体基板１の裏面側にパターンを形成する。そして、本体基板１の裏面側にパターンが形成されると、本体基板１から補助基板９を剥離する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基板にパターンを形成する基板の製造方法に関する。
【背景技術】
【０００２】
従来、基板上に、電気回路等がフォトリソグラフィ技術等の半導体デバイス製造プロセスによって集積化されて基板が製造されている。このような、電気回路等が集積された基板において、特に、電気回路と共にセンサ、アクチュエータなどのマイクロ構造体が半導体デバイス製造プロセスによって集積化されたものを、ＭＥＭＳ素子という。ここで、ＭＥＭＳは、Ｍｉｃｒｏ Ｅｌｅｃｔｒｏ Ｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍｓのことをいうものとする。また、基板上に、電気回路と共にセンサ、アクチュエータなどのマイクロ構造体を半導体デバイス製造プロセスによって集積化する技術をＭＥＭＳ技術という。ＭＥＭＳ技術を用いれば、半導体デバイス製造プロセスで形成可能な様々な材料を基板上に形成し、それらを高精度に加工することが可能となる。
【０００３】
また、ＭＥＭＳ技術によって基板を製造する際に、ウェハ基板上にＭＥＭＳ素子を一括形成する製造方法が採用されることがある。ＭＥＭＳ素子の製造の際には、通常、Ｓｉ基板を用いた半導体素子や集積回路の製造方法に比べて立体構造などを構築する必要があるため、特殊な技術が利用される。
【０００４】
ＭＥＭＳ技術を用いて基板を製造すると、ウェハプロセスでパッケージングされた素子構造の構築が可能となる。従って、ＭＥＭＳ素子の製造に際し製造コストを低コスト化できる利点がある。ウェハプロセスパッケージングの基本的な技術としては、例えば、ガラス基板にフィードスルー構造を形成するために、基板ウェハに対して高精度な貫通孔を高速で加工する技術がある。また、基板の厚さ方向を横断して配線を通し、その配線に通電させるために貫通孔に導電材料を高精度に埋め込む技術がある。また、製造工程の途中でＳｉやガラス基板ウェハを薄板に加工して、これにパターンを形成する技術がある。あるいは、ガラスとＳｉの薄板基板を陽極接合や熱圧着により接合する技術などがある。このように、多種類の高度な技術がウェハプロセスパッケージングに用いられる。
【０００５】
ところで、ＭＥＭＳ技術による基板の製造方法では、基板ウェハの径が大きくなると、ウェハの機械強度を確保するために基板の厚さを厚くすることが求められる。ところが、基板が厚くなると、基板ウェハに貫通孔を加工するためには加工時間が長くなる。また、形成する孔の大きさが大きくなり、フィードスルーの高密度化が難しくなる。また、基板の厚さ方向に横断して配線を通し、その配線に通電させるために基板を貫通させた貫通孔の内部に導電材を埋め込む際には、貫通孔が深くなる。従って、導電材を埋め込むのに時間がかかるようになり、作業時間が長くなる。このため、基板ウェハを薄く形成することが考えられるが、これを薄く形成した場合には、製造工程の基板の取り扱いで基板が割れる確率が高くなり、基板の製造効率が低下する虞がある。このように、ＭＥＭＳ素子の製造工程では、基板の厚さは素子性能に関係するばかりでなく、製造コストを決める重要な要因である。
【０００６】
このような理由から、ＭＥＭＳ素子を製造するための基板は薄い方が望ましい。ところが、基板を薄くすると基板の強度が不足する虞が生じる。そこで、特許文献１に開示されているように、Ｓｉやガラス基板ウェハを薄く形成してＭＥＭＳ素子を形成する際に、補助基板を用いる方法が提案されている。特許文献１に開示されているように、ＭＥＭＳ素子の製造の際に本体基板に補助基板を取り付けて本体基板にパターンを形成することで、基板を薄くしたとしても強度を低下させずに基板を製造することができる。
【０００７】
【特許文献１】特開２００３−３２６５００号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
ここで、基板の表面側と裏面側との両方に対して、パターンが形成されることがある。このような場合には、まず基板の表面側にパターンが形成され、その後、基板の裏面側にパターンが形成されることが考えられる。このように基板の表面側にパターンを形成した後に基板の裏面側にパターンを形成する場合には、フォトリソグラフィ技術が用いられることがある。この場合、表面側に形成されたパターンに対して、正確に位置合わせが行われた状態で基板の裏面側にパターンを形成することが求められる。従って、基板の裏面のパターンを形成する際には、フォトリソグラフィによる加工に用いられるマスクが、基板に対して正確に位置合わせが行われたうえで、パターンを形成することが求められる。
【０００９】
しかしながら、補助基板を用いてＭＥＭＳ素子の基板を製造する場合に、基板に対して正確に位置合わせが行われて基板の裏面側にマスクを介してパターンを形成することは難しい。このため、基板が正確に位置決めされずにパターンの形成が行われる可能性がある。基板の表面にパターンを形成し、その後基板の裏面にパターンを形成する場合には、基板の表面に形成されたパターンに対して裏面に形成されたパターンの位置がずれて形成される可能性がある。これにより、基板に形成されている配線に対して正常に通電されなくなる可能性がある。
【００１０】
また、基板の位置決めが難しいので、基板にパターンを形成する際には、慎重にパターンの形成を行うことが求められている。従って、基板にパターンを形成するのに時間がかかってしまい、基板の製造効率を低下させてしまう可能性がある。
【００１１】
そこで、本発明は上記の事情に鑑み、補助基板が取り付けられた本体基板が、所定位置に正確に位置決めされて基板の製造が行われる基板の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１２】
本発明の基板の製造方法によれば、本体基板の表面側及び裏面側にパターンを形成して基板を製造する基板の製造方法であって、前記本体基板の表面側にパターンを形成すると共に、アライメントマークを形成する表面側パターン形成工程と、前記本体基板の表面側に補助基板を接着する補助基板接着工程と、前記表面側パターン形成工程で形成された前記アライメントマークとマスクとが位置決めされた状態で、前記マスクを介して前記本体基板の裏面側に露光させ、前記本体基板の裏面側にパターンを形成する裏面側パターン形成工程と、前記裏面側パターン形成工程で前記本体基板の裏面側にパターンが形成されると、前記本体基板から前記補助基板を剥離する補助基板剥離工程とを有することを特徴とする。
【発明の効果】
【００１３】
本発明によれば、基板が正確に位置決めされた状態で基板にパターンを形成することができるので、製造された基板の品質が高く維持される。また、基板の製造を行う際に基板の位置決めを慎重に行わなくてもよくなるので、基板の製造効率を向上させることができ、基板の製造コストを抑えることができる。
【発明を実施するための最良の形態】
【００１４】
以下、本発明を実施するための実施形態を添付図面を参照しながら説明する。
【００１５】
図１には、本実施形態の基板の製造方法を用いて製造される基板としてのインクジェット記録ヘッド用基板の断面図が示されている。インクジェット記録ヘッド用基板１００は、本体基板１にオリフィスプレート（液流路構成部材）２が接合されて形成されている。本実施形態では、本体基板１はＳｉによって形成されている。本体基板１とオリフィスプレート２との間には発泡室３が形成されており、発泡室３とインクジェット記録ヘッド用基板１００の外部とが連通するようにオリフィスプレート２には吐出口４が形成されている。また、発泡室３内部における吐出口４に対向した位置には、発熱を行うヒータとして駆動される記録素子５が配置されている。
【００１６】
本体基板１には、本体基板１を貫通するように貫通孔６が形成されている。貫通孔６は、発泡室３に連通するように形成されている。また、本実施形態では、本体基板１とオリフィスプレート２との間における発泡室３の外側には、後述するアライメントマーク７が配置されている。
【００１７】
インクジェット記録ヘッド用基板１００がインク（液体）を吐出して記録を行う際には、一旦、貫通孔６を介して発泡室３の内部にインクが貯留される。そこで、記録素子５を駆動させて発熱させ、発泡室３の内部で気泡を発生させる。これによって発泡室３の内部の圧力が高められて発泡室３の内部のインクが吐出口４から押出され、吐出口４からインクが吐出される。
【００１８】
次に、このインクジェット記録ヘッド用基板１００を製造する製造方法について説明する。まず、図２に示される本体基板１とオリフィスプレート２とが接合されてヘッド用基板２０が製造される。このとき、本体基板１上には、記録素子５及びアライメントマーク７を含むパターンが形成される。そして、記録素子５が本体基板１上に形成された後に、発泡室３に相当する部位に液流路型材８が形成される。これらの記録素子５、アライメントマーク７及び液流路型材８はフォトリソグラフィによって所定形状にパターニングされて本体基板１上に形成される。このように、予め本体基板１の表面側パターン形成工程において、本体基板１の表面側にパターンを形成すると共に、本体基板１の表面側の所定位置にアライメントマークを形成する。ここで、液流路型材８は後で除去できるように、ＵＶレジストによって形成されている。それから、本体基板１の表面側にオリフィスプレート２を形成する。本体基板１上にオリフィスプレート２が形成されると、オリフィスプレート２における記録素子５に対応した位置に吐出口４が形成される。オリフィスプレート２に吐出口４を形成するには、エッチング等が用いられる。また、本体基板１上にパターンを形成する際には、図示していないが、記録素子５を駆動するためのトランジスタなどを含む半導体回路や、記録ヘッドを記録装置本体側と電気的に接続するための電極パッドが形成される。本体基板１上に形成されるパターンには、記録素子５、アライメントマーク７、液流路型材８等がある。
【００１９】
また、図２に示される本体基板１とオリフィスプレート２とが接合された基板の製造に前後して、あるいは並行して、図３に示される補助基板９が製造される。補助基板９は、板状のウェハとしての補助基体１０の表面側あるいは裏面側の一方にメタル１１がパターニングされて形成されている。補助基体１０の材料は、石英ガラスまたはパイレックス（登録商標）ガラスが好ましい。また、メタル１１の材料は、アルミやＴｉが好ましい。そして、後の工程で補助基板９が本体基板１に接着されたときに、アライメントマーク７に対応した位置には、アライメントマーク７が隙間１２に対応した位置に配置されるように、メタル１１の形成されない隙間１２が形成されている。このように、補助基体１０には、アライメントマーク７に対応した位置に隙間１２が形成されて、メタル１１がパターニングされて形成される。
【００２０】
図２に示されるヘッド用基板２０と図３に示される補助基板９が製造されると、図４に示されるように、本体基板１の表面側に補助基板９を接着する。こうして、ヘッド用基板２０と補助基板９が接着層１３を介して接着される（補助基板接着工程）。このとき、上述したように、補助基板９のメタル１１に形成された隙間１２がアライメントマーク７に対応した位置に形成されている。貼り合わせた後にエッチングやスパッタなど真空中の工程が行われる場合には、エアの巻き込みなどを避けるよう、接着は減圧下で行われてヘッド用基板２０と補助基板９とが貼り合わされることが好ましい。
【００２１】
ヘッド用基板２０と補助基板９とが接着されると、図５に示されるように、ヘッド用基板２０における本体基板１の裏面が研削される。図５には、ヘッド用基板２０と補助基板９とが接着されて、本体基板１の裏面側が研削されることで、所定の厚さに形成された際のヘッド用基板２０及び補助基板９の断面図が示されている。ここで、本実施形態では、製造されるインクジェット記録ヘッド用基板１００がインクジェット記録装置に搭載されてインクジェット記録ヘッドとして用いられる際に、記録ヘッドが液体を吐出する側を基板の表面側とし、その逆側を基板の裏面側とする。本体基板１の裏面側を研削する工程では、本体基板１の裏面側を所望の厚さになるまで研削により薄くすることで本体基板１を所定形状に形成する。本実施形態では、本体基板１の厚さは１０〜５００μｍの範囲である。
【００２２】
次に、研削された本体基板１の裏面側にマスクパターン１４が形成される。本体基板１の裏面側にマスクパターン１４を形成する際のヘッド用基板２０及び補助基板９の断面図を図６に示す。マスクパターン１４は、フォトリソグラフィによって所定形状に形成される。また、マスクパターン１４は、液体レジストが本体基板１の裏面側に予め塗布された状態でマスク１５を介して露光することで本体基板１に対してパターンを形成する。その際、本実施形態では、液体レジストにおける露光された部分について、その後除去されるようにしている。本実施形態では、露光された部分をエッチング技術によって除去する。マスクパターンに使用する材料としては、通常の半導体工程で使用する液体レジストが好ましく、特に東京応化製のＯＦＰＲ８００やクラリアント社製のＡＺＰ４６２０などのポジレジストが好ましい。両面アライナーを用いて、マスク１５と、本体基板側に形成されたアライメントマーク７との位置関係を調節しながら、本体基板１の裏面の研削面上にマスクパターン１４を形成することが可能となる。本実施形態では、マスク１５に対して基板が正確に位置決めされたときのそれぞれのアライメントマーク７に対応した位置に検出器が固定されて設置される。そして、その検出器がアライメントマーク７の存在を検出したときに基板がマスク１５に対して正確に位置決めされたと判断する。このとき、メタル１１には、アライメントマーク７に対応した位置に隙間１２が形成されているので、補助基板１の表面側からアライメントマーク７を検出することが可能である。このように、マスク１５とヘッド用基板２０及び補助基板９との間の位置合わせが正確に行われる。従って、本体基板１の裏面側に形成されるマスクパターン１４が所定位置に正確に形成される。
【００２３】
次に、図６に示される露光工程で形成されたマスクパターン１４によってマスクされている部分以外の部分にエッチングが行われる。エッチングが行われている際の本体基板１、オリフィスプレート２、補助基板９及び誘電体１７の断面図を図７に示す。エッチングが行われる際には、メタル１１と誘電体１７とを接近させた状態で誘電体１７に電圧を加える。本実施形態では、誘電体１７に電圧を加えることで、誘電体１７におけるメタル１１に対向した部位を＋に帯電させる。このとき、導体によって形成されたメタル１１における、＋に帯電した誘電体１７に対向した部位は、−に帯電することになるので、メタル１１と誘電体１７とが引き合うことになる。これにより、本体基板１、オリフィスプレート２及び補助基板９が誘電体１７に保持され、静電チャックが行われる。このように、裏面側パターン形成工程で行われるエッチングでは、静電気を利用した静電チャックを用いている。
【００２４】
そして、本体基板１、オリフィスプレート２及び補助基板９が静電チャックによって誘電体１７に保持された状態でエッチングが行われる。図７に示されるように、Ｓｉによって形成された本体基板１におけるマスクパターン１４の形成されていない部位が、エッチングによって除去されて貫通孔１８が形成される。本体基板１のエッチングには、アルカテル社製ＩＣＰ−ＲＩＥ装置ＡＭＳ２００を用いたＩＣＰ放電による異方性ドライエッチングを用いることが好ましい。この場合のエッチングガスとしては、例えば、フッ化炭素（ＣＦ、Ｃ4Ｆ8）、６フッ化硫黄（ＳＦ6）を使用し、これらのエッチングガスを交互に使用すればよい。ここで用いられるフッ化炭素はプラズマ化してシリコンの腐食を抑制するガスであり、フッ化硫黄はプラズマ化してシリコンを腐食するガスである。ここで、ＣＦまたはＣ4Ｆ8は、形成される貫通孔１８の側面にエッチングが進行しないように側面を保護するために使用され、ＳＦ6は本体基板１への面方向に対して垂直方向へのエッチングを促進するために使用する。つまり、プラズマ放電によりプラズマ化してシリコンを腐食するガスと、プラズマ化してシリコンの腐食を抑制するガスとが交互に用いられてドライエッチングが行われる。
【００２５】
このように、本実施形態では、表面側パターン形成工程で形成されたアライメントマーク７とマスク１５とが位置決めされた状態で、マスク１５を介して本体基板１の裏面側に露光させ、本体基板１の裏面側にパターンを形成する（裏面側パターン形成工程）。そして、裏面側パターン形成工程では、本体基板１の裏面側に塗布されたレジストを露光させてパターニングされたマスクパターン１４を形成し、マスクパターン１４を介して所定位置にエッチングを行う。
【００２６】
本実施形態では、エッチングが行われる際には、本体基板１及びオリフィスプレート２に補助基板９が接着されているので、これらの基板全体として厚さが確保され、強度が不足せずにエッチングを行うことができる。また、アライメントマーク７を用いてマスクパターン１４が形成されるので、本体基板１がマスク１５に対して正確に位置決めされてマスクパターン１４が形成され、エッチングが正確な位置に行われる。また、基板に配される配線が、基板の厚さ方向を横断して通される場合にも、その配線が確実に通電される。これにより、本体基板１のパターニングが正確に行われる。従って、本発明によれば、本体基板１の表面側及び裏面側の両方で正確にパターニングが行われ、そこに配される配線も確実に通電されるので、信頼性が高く品質の高い基板を製造できる。また、マスク１５に対して基板の位置決めが比較的容易に行われるので、基板の製造効率が向上し、製造コストを抑えることができる。
【００２７】
また、本実施形態では、本体基板１、オリフィスプレート２及び補助基板９が誘電体に静電チャックされて保持された状態でエッチングが行われるので、エッチングは所定位置に確実に行われる。従って、エッチングの際の面内均一性や冷却性が向上される。
【００２８】
次に、オリフィスプレート２から接着層１３を除去することで、本体基板１及びオリフィスプレート２から補助基板９を剥離させ、除去する。補助基板９が除去されると、本体基板１及びオリフィスプレート２を乳酸メチルに浸漬させ、超音波を付与する。これにより、液流路型材８を構成するＵＶレジストを溶出させ、除去する。このように、裏面側パターン形成工程で本体基板１の裏面側にパターンが形成されると、本体基板１から補助基板９を剥離する（補助基板剥離工程）。
【００２９】
このようにして、貫通孔１８と、吐出口４と、吐出口４に連通し貫通孔１８としてのインク供給口６から供給されたインクを吐出口４へと導く発泡室３とを有するインクジェット記録ヘッド用基板１００が形成される。貫通孔１８は、外部から液体としてのインクをインクジェット記録ヘッド用基板１００に供給するインク供給口６となる。
【００３０】
図に示していないが、このような本体基板１を形成する基体は、一つのシリコンウェハ上に複数同時に形成することができる。そのような場合、これらの基体はダイシングによりウェハから切り分けられる。
【００３１】
また、本実施形態では、インクジェット記録ヘッド用基板への適用について説明したが、本発明はこれに限らず、他のＭＥＭＳ素子で基板の割れ防止のための補助基板が使用されるものに適用されても良い。また、静電チャックによるシリコンのエッチングまたはスパッタなどの工程に適用することは効果的である。例えば、加速度センサなどを形成するために、基板を薄板に加工後、貫通電極を形成する工程に適用しても良い。
【図面の簡単な説明】
【００３２】
【図１】本発明の実施形態に係る基板の製造方法によって製造されたインクジェット記録ヘッド用基板の断面図である。
【図２】図１のインクジェット記録ヘッド用基板における本体基板及びオリフィスプレートの断面図である。
【図３】図１のインクジェット記録ヘッド用基板を製造するために用いられる補助基板の断面図である。
【図４】図２の本体基板及びオリフィスプレートと、図３の補助基板とが接着された状態の本体基板、オリフィスプレート及び補助基板の断面図である。
【図５】図４の本体基板の裏面側が研削された本体基板、オリフィスプレート及び補助基板の断面図である。
【図６】図５の本体基板の裏面側にパターンを形成している状態の本体基板、オリフィスプレート及び補助基板の断面図である。
【図７】本体基板、オリフィスプレート及び補助基板が静電チャックによってチャックされて固定された状態で図６の本体基板の裏面側にエッチングが行われている状態の本体基板、オリフィスプレート及び補助基板の断面図である。
【符号の説明】
【００３３】
１ 本体基板
７ アライメントマーク
９ 補助基板
１１ メタル
１７ 誘電体
【技術分野】
【０００１】
本発明は、基板にパターンを形成する基板の製造方法に関する。
【背景技術】
【０００２】
従来、基板上に、電気回路等がフォトリソグラフィ技術等の半導体デバイス製造プロセスによって集積化されて基板が製造されている。このような、電気回路等が集積された基板において、特に、電気回路と共にセンサ、アクチュエータなどのマイクロ構造体が半導体デバイス製造プロセスによって集積化されたものを、ＭＥＭＳ素子という。ここで、ＭＥＭＳは、Ｍｉｃｒｏ Ｅｌｅｃｔｒｏ Ｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍｓのことをいうものとする。また、基板上に、電気回路と共にセンサ、アクチュエータなどのマイクロ構造体を半導体デバイス製造プロセスによって集積化する技術をＭＥＭＳ技術という。ＭＥＭＳ技術を用いれば、半導体デバイス製造プロセスで形成可能な様々な材料を基板上に形成し、それらを高精度に加工することが可能となる。
【０００３】
また、ＭＥＭＳ技術によって基板を製造する際に、ウェハ基板上にＭＥＭＳ素子を一括形成する製造方法が採用されることがある。ＭＥＭＳ素子の製造の際には、通常、Ｓｉ基板を用いた半導体素子や集積回路の製造方法に比べて立体構造などを構築する必要があるため、特殊な技術が利用される。
【０００４】
ＭＥＭＳ技術を用いて基板を製造すると、ウェハプロセスでパッケージングされた素子構造の構築が可能となる。従って、ＭＥＭＳ素子の製造に際し製造コストを低コスト化できる利点がある。ウェハプロセスパッケージングの基本的な技術としては、例えば、ガラス基板にフィードスルー構造を形成するために、基板ウェハに対して高精度な貫通孔を高速で加工する技術がある。また、基板の厚さ方向を横断して配線を通し、その配線に通電させるために貫通孔に導電材料を高精度に埋め込む技術がある。また、製造工程の途中でＳｉやガラス基板ウェハを薄板に加工して、これにパターンを形成する技術がある。あるいは、ガラスとＳｉの薄板基板を陽極接合や熱圧着により接合する技術などがある。このように、多種類の高度な技術がウェハプロセスパッケージングに用いられる。
【０００５】
ところで、ＭＥＭＳ技術による基板の製造方法では、基板ウェハの径が大きくなると、ウェハの機械強度を確保するために基板の厚さを厚くすることが求められる。ところが、基板が厚くなると、基板ウェハに貫通孔を加工するためには加工時間が長くなる。また、形成する孔の大きさが大きくなり、フィードスルーの高密度化が難しくなる。また、基板の厚さ方向に横断して配線を通し、その配線に通電させるために基板を貫通させた貫通孔の内部に導電材を埋め込む際には、貫通孔が深くなる。従って、導電材を埋め込むのに時間がかかるようになり、作業時間が長くなる。このため、基板ウェハを薄く形成することが考えられるが、これを薄く形成した場合には、製造工程の基板の取り扱いで基板が割れる確率が高くなり、基板の製造効率が低下する虞がある。このように、ＭＥＭＳ素子の製造工程では、基板の厚さは素子性能に関係するばかりでなく、製造コストを決める重要な要因である。
【０００６】
このような理由から、ＭＥＭＳ素子を製造するための基板は薄い方が望ましい。ところが、基板を薄くすると基板の強度が不足する虞が生じる。そこで、特許文献１に開示されているように、Ｓｉやガラス基板ウェハを薄く形成してＭＥＭＳ素子を形成する際に、補助基板を用いる方法が提案されている。特許文献１に開示されているように、ＭＥＭＳ素子の製造の際に本体基板に補助基板を取り付けて本体基板にパターンを形成することで、基板を薄くしたとしても強度を低下させずに基板を製造することができる。
【０００７】
【特許文献１】特開２００３−３２６５００号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
ここで、基板の表面側と裏面側との両方に対して、パターンが形成されることがある。このような場合には、まず基板の表面側にパターンが形成され、その後、基板の裏面側にパターンが形成されることが考えられる。このように基板の表面側にパターンを形成した後に基板の裏面側にパターンを形成する場合には、フォトリソグラフィ技術が用いられることがある。この場合、表面側に形成されたパターンに対して、正確に位置合わせが行われた状態で基板の裏面側にパターンを形成することが求められる。従って、基板の裏面のパターンを形成する際には、フォトリソグラフィによる加工に用いられるマスクが、基板に対して正確に位置合わせが行われたうえで、パターンを形成することが求められる。
【０００９】
しかしながら、補助基板を用いてＭＥＭＳ素子の基板を製造する場合に、基板に対して正確に位置合わせが行われて基板の裏面側にマスクを介してパターンを形成することは難しい。このため、基板が正確に位置決めされずにパターンの形成が行われる可能性がある。基板の表面にパターンを形成し、その後基板の裏面にパターンを形成する場合には、基板の表面に形成されたパターンに対して裏面に形成されたパターンの位置がずれて形成される可能性がある。これにより、基板に形成されている配線に対して正常に通電されなくなる可能性がある。
【００１０】
また、基板の位置決めが難しいので、基板にパターンを形成する際には、慎重にパターンの形成を行うことが求められている。従って、基板にパターンを形成するのに時間がかかってしまい、基板の製造効率を低下させてしまう可能性がある。
【００１１】
そこで、本発明は上記の事情に鑑み、補助基板が取り付けられた本体基板が、所定位置に正確に位置決めされて基板の製造が行われる基板の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１２】
本発明の基板の製造方法によれば、本体基板の表面側及び裏面側にパターンを形成して基板を製造する基板の製造方法であって、前記本体基板の表面側にパターンを形成すると共に、アライメントマークを形成する表面側パターン形成工程と、前記本体基板の表面側に補助基板を接着する補助基板接着工程と、前記表面側パターン形成工程で形成された前記アライメントマークとマスクとが位置決めされた状態で、前記マスクを介して前記本体基板の裏面側に露光させ、前記本体基板の裏面側にパターンを形成する裏面側パターン形成工程と、前記裏面側パターン形成工程で前記本体基板の裏面側にパターンが形成されると、前記本体基板から前記補助基板を剥離する補助基板剥離工程とを有することを特徴とする。
【発明の効果】
【００１３】
本発明によれば、基板が正確に位置決めされた状態で基板にパターンを形成することができるので、製造された基板の品質が高く維持される。また、基板の製造を行う際に基板の位置決めを慎重に行わなくてもよくなるので、基板の製造効率を向上させることができ、基板の製造コストを抑えることができる。
【発明を実施するための最良の形態】
【００１４】
以下、本発明を実施するための実施形態を添付図面を参照しながら説明する。
【００１５】
図１には、本実施形態の基板の製造方法を用いて製造される基板としてのインクジェット記録ヘッド用基板の断面図が示されている。インクジェット記録ヘッド用基板１００は、本体基板１にオリフィスプレート（液流路構成部材）２が接合されて形成されている。本実施形態では、本体基板１はＳｉによって形成されている。本体基板１とオリフィスプレート２との間には発泡室３が形成されており、発泡室３とインクジェット記録ヘッド用基板１００の外部とが連通するようにオリフィスプレート２には吐出口４が形成されている。また、発泡室３内部における吐出口４に対向した位置には、発熱を行うヒータとして駆動される記録素子５が配置されている。
【００１６】
本体基板１には、本体基板１を貫通するように貫通孔６が形成されている。貫通孔６は、発泡室３に連通するように形成されている。また、本実施形態では、本体基板１とオリフィスプレート２との間における発泡室３の外側には、後述するアライメントマーク７が配置されている。
【００１７】
インクジェット記録ヘッド用基板１００がインク（液体）を吐出して記録を行う際には、一旦、貫通孔６を介して発泡室３の内部にインクが貯留される。そこで、記録素子５を駆動させて発熱させ、発泡室３の内部で気泡を発生させる。これによって発泡室３の内部の圧力が高められて発泡室３の内部のインクが吐出口４から押出され、吐出口４からインクが吐出される。
【００１８】
次に、このインクジェット記録ヘッド用基板１００を製造する製造方法について説明する。まず、図２に示される本体基板１とオリフィスプレート２とが接合されてヘッド用基板２０が製造される。このとき、本体基板１上には、記録素子５及びアライメントマーク７を含むパターンが形成される。そして、記録素子５が本体基板１上に形成された後に、発泡室３に相当する部位に液流路型材８が形成される。これらの記録素子５、アライメントマーク７及び液流路型材８はフォトリソグラフィによって所定形状にパターニングされて本体基板１上に形成される。このように、予め本体基板１の表面側パターン形成工程において、本体基板１の表面側にパターンを形成すると共に、本体基板１の表面側の所定位置にアライメントマークを形成する。ここで、液流路型材８は後で除去できるように、ＵＶレジストによって形成されている。それから、本体基板１の表面側にオリフィスプレート２を形成する。本体基板１上にオリフィスプレート２が形成されると、オリフィスプレート２における記録素子５に対応した位置に吐出口４が形成される。オリフィスプレート２に吐出口４を形成するには、エッチング等が用いられる。また、本体基板１上にパターンを形成する際には、図示していないが、記録素子５を駆動するためのトランジスタなどを含む半導体回路や、記録ヘッドを記録装置本体側と電気的に接続するための電極パッドが形成される。本体基板１上に形成されるパターンには、記録素子５、アライメントマーク７、液流路型材８等がある。
【００１９】
また、図２に示される本体基板１とオリフィスプレート２とが接合された基板の製造に前後して、あるいは並行して、図３に示される補助基板９が製造される。補助基板９は、板状のウェハとしての補助基体１０の表面側あるいは裏面側の一方にメタル１１がパターニングされて形成されている。補助基体１０の材料は、石英ガラスまたはパイレックス（登録商標）ガラスが好ましい。また、メタル１１の材料は、アルミやＴｉが好ましい。そして、後の工程で補助基板９が本体基板１に接着されたときに、アライメントマーク７に対応した位置には、アライメントマーク７が隙間１２に対応した位置に配置されるように、メタル１１の形成されない隙間１２が形成されている。このように、補助基体１０には、アライメントマーク７に対応した位置に隙間１２が形成されて、メタル１１がパターニングされて形成される。
【００２０】
図２に示されるヘッド用基板２０と図３に示される補助基板９が製造されると、図４に示されるように、本体基板１の表面側に補助基板９を接着する。こうして、ヘッド用基板２０と補助基板９が接着層１３を介して接着される（補助基板接着工程）。このとき、上述したように、補助基板９のメタル１１に形成された隙間１２がアライメントマーク７に対応した位置に形成されている。貼り合わせた後にエッチングやスパッタなど真空中の工程が行われる場合には、エアの巻き込みなどを避けるよう、接着は減圧下で行われてヘッド用基板２０と補助基板９とが貼り合わされることが好ましい。
【００２１】
ヘッド用基板２０と補助基板９とが接着されると、図５に示されるように、ヘッド用基板２０における本体基板１の裏面が研削される。図５には、ヘッド用基板２０と補助基板９とが接着されて、本体基板１の裏面側が研削されることで、所定の厚さに形成された際のヘッド用基板２０及び補助基板９の断面図が示されている。ここで、本実施形態では、製造されるインクジェット記録ヘッド用基板１００がインクジェット記録装置に搭載されてインクジェット記録ヘッドとして用いられる際に、記録ヘッドが液体を吐出する側を基板の表面側とし、その逆側を基板の裏面側とする。本体基板１の裏面側を研削する工程では、本体基板１の裏面側を所望の厚さになるまで研削により薄くすることで本体基板１を所定形状に形成する。本実施形態では、本体基板１の厚さは１０〜５００μｍの範囲である。
【００２２】
次に、研削された本体基板１の裏面側にマスクパターン１４が形成される。本体基板１の裏面側にマスクパターン１４を形成する際のヘッド用基板２０及び補助基板９の断面図を図６に示す。マスクパターン１４は、フォトリソグラフィによって所定形状に形成される。また、マスクパターン１４は、液体レジストが本体基板１の裏面側に予め塗布された状態でマスク１５を介して露光することで本体基板１に対してパターンを形成する。その際、本実施形態では、液体レジストにおける露光された部分について、その後除去されるようにしている。本実施形態では、露光された部分をエッチング技術によって除去する。マスクパターンに使用する材料としては、通常の半導体工程で使用する液体レジストが好ましく、特に東京応化製のＯＦＰＲ８００やクラリアント社製のＡＺＰ４６２０などのポジレジストが好ましい。両面アライナーを用いて、マスク１５と、本体基板側に形成されたアライメントマーク７との位置関係を調節しながら、本体基板１の裏面の研削面上にマスクパターン１４を形成することが可能となる。本実施形態では、マスク１５に対して基板が正確に位置決めされたときのそれぞれのアライメントマーク７に対応した位置に検出器が固定されて設置される。そして、その検出器がアライメントマーク７の存在を検出したときに基板がマスク１５に対して正確に位置決めされたと判断する。このとき、メタル１１には、アライメントマーク７に対応した位置に隙間１２が形成されているので、補助基板１の表面側からアライメントマーク７を検出することが可能である。このように、マスク１５とヘッド用基板２０及び補助基板９との間の位置合わせが正確に行われる。従って、本体基板１の裏面側に形成されるマスクパターン１４が所定位置に正確に形成される。
【００２３】
次に、図６に示される露光工程で形成されたマスクパターン１４によってマスクされている部分以外の部分にエッチングが行われる。エッチングが行われている際の本体基板１、オリフィスプレート２、補助基板９及び誘電体１７の断面図を図７に示す。エッチングが行われる際には、メタル１１と誘電体１７とを接近させた状態で誘電体１７に電圧を加える。本実施形態では、誘電体１７に電圧を加えることで、誘電体１７におけるメタル１１に対向した部位を＋に帯電させる。このとき、導体によって形成されたメタル１１における、＋に帯電した誘電体１７に対向した部位は、−に帯電することになるので、メタル１１と誘電体１７とが引き合うことになる。これにより、本体基板１、オリフィスプレート２及び補助基板９が誘電体１７に保持され、静電チャックが行われる。このように、裏面側パターン形成工程で行われるエッチングでは、静電気を利用した静電チャックを用いている。
【００２４】
そして、本体基板１、オリフィスプレート２及び補助基板９が静電チャックによって誘電体１７に保持された状態でエッチングが行われる。図７に示されるように、Ｓｉによって形成された本体基板１におけるマスクパターン１４の形成されていない部位が、エッチングによって除去されて貫通孔１８が形成される。本体基板１のエッチングには、アルカテル社製ＩＣＰ−ＲＩＥ装置ＡＭＳ２００を用いたＩＣＰ放電による異方性ドライエッチングを用いることが好ましい。この場合のエッチングガスとしては、例えば、フッ化炭素（ＣＦ、Ｃ4Ｆ8）、６フッ化硫黄（ＳＦ6）を使用し、これらのエッチングガスを交互に使用すればよい。ここで用いられるフッ化炭素はプラズマ化してシリコンの腐食を抑制するガスであり、フッ化硫黄はプラズマ化してシリコンを腐食するガスである。ここで、ＣＦまたはＣ4Ｆ8は、形成される貫通孔１８の側面にエッチングが進行しないように側面を保護するために使用され、ＳＦ6は本体基板１への面方向に対して垂直方向へのエッチングを促進するために使用する。つまり、プラズマ放電によりプラズマ化してシリコンを腐食するガスと、プラズマ化してシリコンの腐食を抑制するガスとが交互に用いられてドライエッチングが行われる。
【００２５】
このように、本実施形態では、表面側パターン形成工程で形成されたアライメントマーク７とマスク１５とが位置決めされた状態で、マスク１５を介して本体基板１の裏面側に露光させ、本体基板１の裏面側にパターンを形成する（裏面側パターン形成工程）。そして、裏面側パターン形成工程では、本体基板１の裏面側に塗布されたレジストを露光させてパターニングされたマスクパターン１４を形成し、マスクパターン１４を介して所定位置にエッチングを行う。
【００２６】
本実施形態では、エッチングが行われる際には、本体基板１及びオリフィスプレート２に補助基板９が接着されているので、これらの基板全体として厚さが確保され、強度が不足せずにエッチングを行うことができる。また、アライメントマーク７を用いてマスクパターン１４が形成されるので、本体基板１がマスク１５に対して正確に位置決めされてマスクパターン１４が形成され、エッチングが正確な位置に行われる。また、基板に配される配線が、基板の厚さ方向を横断して通される場合にも、その配線が確実に通電される。これにより、本体基板１のパターニングが正確に行われる。従って、本発明によれば、本体基板１の表面側及び裏面側の両方で正確にパターニングが行われ、そこに配される配線も確実に通電されるので、信頼性が高く品質の高い基板を製造できる。また、マスク１５に対して基板の位置決めが比較的容易に行われるので、基板の製造効率が向上し、製造コストを抑えることができる。
【００２７】
また、本実施形態では、本体基板１、オリフィスプレート２及び補助基板９が誘電体に静電チャックされて保持された状態でエッチングが行われるので、エッチングは所定位置に確実に行われる。従って、エッチングの際の面内均一性や冷却性が向上される。
【００２８】
次に、オリフィスプレート２から接着層１３を除去することで、本体基板１及びオリフィスプレート２から補助基板９を剥離させ、除去する。補助基板９が除去されると、本体基板１及びオリフィスプレート２を乳酸メチルに浸漬させ、超音波を付与する。これにより、液流路型材８を構成するＵＶレジストを溶出させ、除去する。このように、裏面側パターン形成工程で本体基板１の裏面側にパターンが形成されると、本体基板１から補助基板９を剥離する（補助基板剥離工程）。
【００２９】
このようにして、貫通孔１８と、吐出口４と、吐出口４に連通し貫通孔１８としてのインク供給口６から供給されたインクを吐出口４へと導く発泡室３とを有するインクジェット記録ヘッド用基板１００が形成される。貫通孔１８は、外部から液体としてのインクをインクジェット記録ヘッド用基板１００に供給するインク供給口６となる。
【００３０】
図に示していないが、このような本体基板１を形成する基体は、一つのシリコンウェハ上に複数同時に形成することができる。そのような場合、これらの基体はダイシングによりウェハから切り分けられる。
【００３１】
また、本実施形態では、インクジェット記録ヘッド用基板への適用について説明したが、本発明はこれに限らず、他のＭＥＭＳ素子で基板の割れ防止のための補助基板が使用されるものに適用されても良い。また、静電チャックによるシリコンのエッチングまたはスパッタなどの工程に適用することは効果的である。例えば、加速度センサなどを形成するために、基板を薄板に加工後、貫通電極を形成する工程に適用しても良い。
【図面の簡単な説明】
【００３２】
【図１】本発明の実施形態に係る基板の製造方法によって製造されたインクジェット記録ヘッド用基板の断面図である。
【図２】図１のインクジェット記録ヘッド用基板における本体基板及びオリフィスプレートの断面図である。
【図３】図１のインクジェット記録ヘッド用基板を製造するために用いられる補助基板の断面図である。
【図４】図２の本体基板及びオリフィスプレートと、図３の補助基板とが接着された状態の本体基板、オリフィスプレート及び補助基板の断面図である。
【図５】図４の本体基板の裏面側が研削された本体基板、オリフィスプレート及び補助基板の断面図である。
【図６】図５の本体基板の裏面側にパターンを形成している状態の本体基板、オリフィスプレート及び補助基板の断面図である。
【図７】本体基板、オリフィスプレート及び補助基板が静電チャックによってチャックされて固定された状態で図６の本体基板の裏面側にエッチングが行われている状態の本体基板、オリフィスプレート及び補助基板の断面図である。
【符号の説明】
【００３３】
１ 本体基板
７ アライメントマーク
９ 補助基板
１１ メタル
１７ 誘電体
【特許請求の範囲】
【請求項１】
本体基板の表面側及び裏面側にパターンを形成して基板を製造する基板の製造方法であって、
前記本体基板の表面側にパターンを形成すると共に、前記本体基板の表面側の所定位置にアライメントマークを形成する表面側パターン形成工程と、
前記本体基板の表面側に補助基板を接着する補助基板接着工程と、
前記表面側パターン形成工程で形成された前記アライメントマークとマスクとが位置決めされた状態で、前記マスクを介して前記本体基板の裏面側に露光させ、前記本体基板の裏面側にパターンを形成する裏面側パターン形成工程と、
前記裏面側パターン形成工程で前記本体基板の裏面側にパターンが形成されると、前記本体基板から前記補助基板を剥離する補助基板剥離工程と
を有することを特徴とする基板の製造方法。
【請求項２】
前記裏面側パターン形成工程では、前記本体基板の裏面側に塗布されたレジストを露光させてパターニングされたマスクパターンを形成し、前記マスクパターンを介して所定位置にエッチングを行うことを特徴とする請求項１に記載の基板の製造方法。
【請求項３】
前記エッチングは、異方性ドライエッチングであることを特徴とする請求項２に記載の基板の製造方法。
【請求項４】
前記エッチングは、プラズマ放電によりプラズマ化してシリコンを腐食するガスと、プラズマ化してシリコンの腐食を抑制するガスを交互に用いてドライエッチングを行うことを特徴とする請求項２または３に記載の基板の製造方法。
【請求項５】
プラズマ化してシリコンを腐食するガスはフッ化硫黄であり、プラズマ化してシリコンの腐食を抑制するガスはフッ化炭素であることを特徴とする請求項４に記載の基板の製造方法。
【請求項６】
前記裏面側パターン形成工程で行われるエッチングでは、静電気を利用した静電チャックを用いることを特徴とする請求項２から５のいずれかに記載の基板の製造方法。
【請求項１】
本体基板の表面側及び裏面側にパターンを形成して基板を製造する基板の製造方法であって、
前記本体基板の表面側にパターンを形成すると共に、前記本体基板の表面側の所定位置にアライメントマークを形成する表面側パターン形成工程と、
前記本体基板の表面側に補助基板を接着する補助基板接着工程と、
前記表面側パターン形成工程で形成された前記アライメントマークとマスクとが位置決めされた状態で、前記マスクを介して前記本体基板の裏面側に露光させ、前記本体基板の裏面側にパターンを形成する裏面側パターン形成工程と、
前記裏面側パターン形成工程で前記本体基板の裏面側にパターンが形成されると、前記本体基板から前記補助基板を剥離する補助基板剥離工程と
を有することを特徴とする基板の製造方法。
【請求項２】
前記裏面側パターン形成工程では、前記本体基板の裏面側に塗布されたレジストを露光させてパターニングされたマスクパターンを形成し、前記マスクパターンを介して所定位置にエッチングを行うことを特徴とする請求項１に記載の基板の製造方法。
【請求項３】
前記エッチングは、異方性ドライエッチングであることを特徴とする請求項２に記載の基板の製造方法。
【請求項４】
前記エッチングは、プラズマ放電によりプラズマ化してシリコンを腐食するガスと、プラズマ化してシリコンの腐食を抑制するガスを交互に用いてドライエッチングを行うことを特徴とする請求項２または３に記載の基板の製造方法。
【請求項５】
プラズマ化してシリコンを腐食するガスはフッ化硫黄であり、プラズマ化してシリコンの腐食を抑制するガスはフッ化炭素であることを特徴とする請求項４に記載の基板の製造方法。
【請求項６】
前記裏面側パターン形成工程で行われるエッチングでは、静電気を利用した静電チャックを用いることを特徴とする請求項２から５のいずれかに記載の基板の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【公開番号】特開２０１０−１４２９０２（Ｐ２０１０−１４２９０２Ａ）
【公開日】平成２２年７月１日（２０１０．７．１）
【国際特許分類】
【出願番号】特願２００８−３２２３９４（Ｐ２００８−３２２３９４）
【出願日】平成２０年１２月１８日（２００８．１２．１８）
【出願人】（０００００１００７）キヤノン株式会社 (59,756)
【Ｆターム（参考）】
【公開日】平成２２年７月１日（２０１０．７．１）
【国際特許分類】
【出願日】平成２０年１２月１８日（２００８．１２．１８）
【出願人】（０００００１００７）キヤノン株式会社 (59,756)
【Ｆターム（参考）】
[ Back to top ]