発光サイリスタ、光源ヘッド、及び画像形成装置
【課題】ゲート層全体が発光層として機能する場合に比べて、温度変動によって生じる出射光の光量変動が少ない発光サイリスタ、光源ヘッド、及び画像形成装置を提供する。
【解決手段】本実施の形態のＲＣ構造を有する発光サイリスタ１００では、アノード層として機能するｐ型ＡｌＧａＡｓ系のＤＢＲ層１０６とカソード層として機能するｎ型ＡｌＧａＡｓ系のＤＢＲ層１１２との間に積層されたゲート層１０８のうち、発光層をバンドギャップの小さいｐ型ＡｌＧａＡｓ系の発光層１０８Ｂとし、一方、残りのゲート層１０８を発光層１０８Ｂよりもバンドギャップ（ＤＢＲ各層のバンドギャップの平均値）が大きいｎ型ＡｌＧａＡｓ系のＤＢＲゲート層１０８Ａとしている。
【解決手段】本実施の形態のＲＣ構造を有する発光サイリスタ１００では、アノード層として機能するｐ型ＡｌＧａＡｓ系のＤＢＲ層１０６とカソード層として機能するｎ型ＡｌＧａＡｓ系のＤＢＲ層１１２との間に積層されたゲート層１０８のうち、発光層をバンドギャップの小さいｐ型ＡｌＧａＡｓ系の発光層１０８Ｂとし、一方、残りのゲート層１０８を発光層１０８Ｂよりもバンドギャップ（ＤＢＲ各層のバンドギャップの平均値）が大きいｎ型ＡｌＧａＡｓ系のＤＢＲゲート層１０８Ａとしている。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発光サイリスタ、光源ヘッド、及び画像形成装置に関する。
【背景技術】
【０００２】
特許文献１には、ゲート層内がバンドギャップの異なる層で形成された発光サイリスタが記載されている。
【０００３】
特許文献２には、ダブルヘテロ構造を持ったｐｎｐｎ発光サイリスタにおいて、少なくともｎゲート層に近いアノード層の部分の不純物の濃度を、ｎゲート層の不純物の濃度より低くしたことを特徴とする発光サイリスタが記載されている。
【０００４】
特許文献３には、ｎ型半導体基板の上に、第１のｎ型半導体層、第１のｐ型半導体層、第２のｎ型半導体層、第３のｎ型半導体層、第２のｐ型半導体層、 第３のｐ型半導体層、第４のｐ型半導体層および第５のｐ型半導体層を順次積層して、これら積層された半導体層の内部での発光が外部に取り出されるように構成されており、前記第３のｎ型半導体層はエネルギーギャップが前記第２ のｎ型半導体層より大きく、前記第３のｎ型半導体層および前記第３のｐ型半導体層はエネルギーギャップが前記第２のｐ型半導体層より大きく、前記第２のｐ型半導体層はエネルギーギャップが前記第１のｐ型半導体層より大きいことを特徴とする発光サイリスタが記載されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平０８−１５３８９０号公報
【特許文献２】特許２００１−０６８７２６号公報
【特許文献３】特許２００５−３４０４７１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明は、ゲート層全体が発光層として機能する場合に比べて、温度変動によって生じる出射光の光量変動が少ない発光サイリスタ、光源ヘッド、及び画像形成装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記目的を達成するために、請求項１に記載の発光サイリスタは、基板と、前記基板上に形成された第１導電型の第１半導体多層膜反射鏡と、前記第１半導体多層膜反射鏡上に形成され、かつ、第３半導体多層膜反射鏡及び半導体発光層が積層されて成るゲート層と、前記ゲート層上に形成された第２導電型の第２半導体多層膜反射鏡と、を備える。
【０００８】
請求項２に記載の発光サイリスタは、請求項１に記載の発光サイリスタにおいて、前記第３半導体多層膜反射鏡のバンドギャップの平均値が、前記第１半導体多層膜反射鏡のバンドギャップの平均値よりも小さくかつ、前記第２半導体多層膜反射鏡のバンドギャップの平均値よりも小さい。
【０００９】
請求項３に記載の発光サイリスタは、請求項１または請求項２に記載の発光サイリスタにおいて、前記ゲート層が、複数の前記第３半導体多層膜反射鏡を備え、複数の前記第３半導体多層膜反射鏡の各々の間に、前記半導体発光層が積層されて成る。
【００１０】
請求項４に記載の発光サイリスタは、請求項１から請求項３のいずれか１項に記載の発光サイリスタにおいて、前記半導体発光層は、非導電型の半導体層である。
【００１１】
請求項５に記載の光源ヘッドは、前記請求項１から前記請求項４のいずれか１項に記載の発光サイリスタを光源として複数個備える。
【００１２】
請求項６に記載の画像形成装置は、感光体と、前記感光体表面を帯電する帯電手段と、前記請求項５に記載の光源ヘッドを備え、かつ前記帯電手段により帯電された前記感光体表面に静電潜像を形成するために前記光源ヘッドの出射光により露光する露光手段と、前記露光手段により形成された前記静電潜像を現像する現像手段と、前記現像手段により現像された前記静電潜像を定着する定着手段と、を備える。
【発明の効果】
【００１３】
請求項１、請求項５、及び請求項６に記載の発明によれば、ゲート層全体が発光層として機能する場合に比べて、温度変動によって生じる出射光の光量変動が少なくなる。
【００１４】
請求項２に記載の発明によれば、本構成を有しない場合と比較して、発光サイリスタとして適正に動作させられる。
【００１５】
請求項３に記載の発明によれば、本構成を有しない場合と比較して、出射光量を増大させて、光取り出し効率を向上させられる。
【００１６】
請求項４に記載の発明によれば、半導体発光層を導電型とした場合と比較して、半導体発光層内に両キャリアを閉じ込めて発光再結合させられる。
【図面の簡単な説明】
【００１７】
【図１】本実施の形態に係る画像形成装置の一例の概略を示す概略構成図である。
【図２】本実施の形態に係るプリンタヘッドの一例の内部構成を示す概略断面図を示表示媒体の一例を拡大して模式的に示した断面図である。
【図３】本実施の形態に係る発光サイリスタアレイの一例の外観を示す斜視図である。
【図４】本実施の形態に係る発光サイリスタの一例を示す概略断面図である。
【図５】本実施の形態に係る発光サイリスタの一例の主要構造について模式的に示した模式図である。
【図６】本実施の形態に係る発光サイリスタの一例の各層のＡｌ組成及び膜厚の具体的一例を示す説明図である。
【図７】本実施の形態に係る発光サイリスタの一例における、自然発光スペクトル、共振器スペクトル、及び発光スペクトルの波長と強度との関係の具体的一例を説明するための説明図である。
【図８】本実施の形態に係る発光サイリスタのその他の例の各層のＡｌ組成及び膜厚の具体的一例を示す説明図である。
【図９】従来の発光サイリスタの主要構造について模式的に示した模式図である。
【図１０】従来の発光サイリスタにおける、自然発光スペクトル、共振器スペクトル、及び発光スペクトルの波長と強度との関係の具体的一例を説明するための説明図である。
【発明を実施するための形態】
【００１８】
以下、図面を参照して本発明の実施の形態の一例を詳細に説明する。
【００１９】
図１に、本実施の形態の画像形成装置の一例の概略を示す概略構成図を示す。図２に、本実施の形態の光源ヘッドの一例の内部構成を示す概略断面図を示す。図３に、本実施の形態に係る発光サイリスタアレイの一例の外観を示す斜視図を示す。図４に、本実施の形態の発光サイリスタの一例を示す概略断面図を示す。
【００２０】
本実施形態に係る画像形成装置１０は、図１に示すように、矢印Ａ方向に定速回転する感光体１２を備えている。
【００２１】
この感光体１２の周囲には、感光体１２の回転方向に沿って、感光体１２表面を帯電する帯電器１４、帯電器１４により帯電された感光体１２表面に静電潜像を形成するために露光するための光源ヘッド１６（露光手段）、トナー像を形成するために静電潜像を現像剤により現像する現像器１８（現像手段）、トナー像を用紙２８（記録媒体）に転写する転写体２０（転写手段）、転写後に感光体１２の残存した残トナーを除去するためのクリーナ２２、感光体１２を除電し電位を均一化するイレーズランプ２４が順に配設されている。
【００２２】
すなわち、感光体１２は、帯電器１４によって表面が帯電された後、光源ヘッド１６によって光ビームが照射されて、感光体１２上に潜像が形成される。なお、光源ヘッド１６は駆動部（不図示）と接続されており、駆動部によって発光サイリスタ１００の点灯を制御して、画像データに基づいて光ビームを出射するようになっている。
【００２３】
形成された潜像には、現像器１８によってトナーが供給されて、感光体１２上にトナー像が形成される。感光体１２上のトナー像は、転写体２０によって、搬送されてきた用紙２８に転写される。転写後に感光体１２に残留しているトナーはクリーナ２２によって除去され、イレーズランプ２４によって除電された後、再び帯電器１４によって帯電されて、同様の処理を繰り返す。
【００２４】
一方、トナー像が転写された用紙２８は、加圧ローラ３０Ａと加熱ローラ３０Ｂからなる定着器３０（定着手段）に搬送されて定着処理が施される。これにより、トナー像が定着されて、用紙２８上に所望の画像が形成される。画像が形成された用紙２８は装置外へ排出される。
【００２５】
次に、本実施の形態の光源ヘッド１６の構成を詳細に説明する。本実施の形態の光源ヘッド１６は、ＳＬＥＤ（Ｓｅｌｆ−ｓｃａｎｎｉｎｇ ＬＥＤ：自己走査型ＬＥＤ）を用いている。ＳＬＥＤは、ＬＥＤアレイとその駆動部分を一体化したものであり、複数のサイリスタ構造を有する発光部（発光サイリスタ１００、詳細後述）を備えている。図２に示すように、発光サイリスタアレイ５０と、発光サイリスタアレイ５０を支持するとともに、発光サイリスタアレイ５０の駆動を制御する各種信号を供給するための回路（不図示）とが実装された実装基板５２と、セルフォックスレンズアレイ等の（セルフォックは、日本板硝子（株）の登録商標）ロッドレンズアレイ５４と、を備えている。
【００２６】
実装基板５２は、発光サイリスタアレイ５０の取り付け面を感光体１２に対向させて、ハウジング５６内に配設され、板バネ５８によって支持されている。
【００２７】
発光サイリスタアレイ５０は、図３に示すように、例えば、感光体１２の軸線方向に沿って当該軸線方向の解像度に応じて、複数の発光サイリスタ１００が配列されて構成されたチップ６２が、さらに複数個直列に配列して構成されており、感光体１２の軸線方向に、予め定められた解像度で光ビームを照射するようになっている。
【００２８】
なお、本実施の形態では、チップ６２が複数個直列に１次元状に配列された例を示したが、これに限らず、複数列に分けて２次元状に配置してもよい。例えば千鳥状に配置する場合には、複数のチップ６２は、感光体１２の軸線方向に沿って並ぶように一列に配置されると共に、当該軸線方向と交わる方向に一定間隔ずらして二列に配置される。複数のチップ６２単位に分けられていても、複数の発光サイリスタ１００の各々は、互いに隣接する２つの発光サイリスタ１００の感光体１２の軸線方向の間隔が、ほぼ一定の間隔となるように配列されている。
【００２９】
ロッドレンズアレイ５４は、図２に示すように、ホルダー６４によって支持されており、各発光サイリスタ１００から出射された光ビームを感光体１２上に結像させる。
【００３０】
次に、本実施の形態の発光サイリスタ１００について説明する。
【００３１】
図４を参照して、本実施の形態の発光サイリスタ１００の概略構成について説明する。本実施の形態の発光サイリスタ１００は、ｐ型ＧａＡｓ基板１０４と、ｐ型ＧａＡｓ基板１０４上に順に積層されたｐ型ＡｌＧａＡｓ系のアノード層１０６と、ｎ型ＡｌＧａＡｓ系のゲート層１０８Ａ及びｐ型ＡｌＧａＡｓ系のゲート層１０８Ｂから成るゲート層１０８、ｎ型ＡｌＧａＡｓ系のカソード層１１２と、ｎ型ＧａＡｓ系のコンタクト層１１４と、を備えて構成されている。
【００３２】
また、発光サイリスタ１００は、アノード電極１０２、ゲート電極１１６、及びカソード電極１１８が備えられている。アノード電極１０２は、ｐ型ＧａＡｓ基板１０４の裏面（共振器が形成されていない面）に設けられている。ゲート電極１１６は、ｐ型ＡｌＧａＡｓ系のゲート層１０８Ｂの一部の端部の領域が他の部位よりも薄膜に形成された領域に設けられている。一方、カソード電極１１８は、ｐ型ＡｌＧａＡｓ系のゲート層１０８Ｂの薄膜に形成された領域を除く領域に順に積層されたｎ型ＡｌＧａＡｓ系のカソード層１１２及びｎ型ＧａＡｓ系のコンタクト層１１４の上に設けられている。
【００３３】
アノード電極１０２、ゲート電極１１６、及びカソード電極１１８の材料は、接触する半導体層またはｐ型ＧａＡｓ基板１０４との良好なオーミック接触を保つために適した材料がそれぞれ用いられる。具体的例としては、金（Ａｕ）や、金とゲルマニウムとの合金（ＡｕＧｅ）、金と亜鉛との合金（ＡｕＺｎ）、ニッケル（Ｎｉ）等が挙げられる。
【００３４】
本実施の形態の発光サイリスタ１００では、ｎ型ＡｌＧａＡｓ系のカソード層１１２及びｐ型ＡｌＧａＡｓ系のアノード層１０６のバンドギャップが大きく、ゲート電極１１６に信号（電圧）を印加し、ゲート電極１１６からカソード電極１１８へゲート電流を流すことにより、アノード電極１０２−カソード電極１１８間を導通させる。これにより、ｎ型ＡｌＧａＡｓ系のカソード層１１２及びｐ型ＡｌＧａＡｓ系のアノード層１０６よりもバンドギャップが小さいキャビティ（共振器）となる発光層（ゲート層１０８の一部、本実施の形態では、ｐ型ＡｌＧａＡｓ系のゲート層１０８Ｂ、詳細後述）内でキャリア（電子及び正孔）が再結合し、発光した光が、最上層（ｎ型ＧａＡｓ系のコンタクト層１１４）を経て出射される。
【００３５】
次に、図面を参照して発光サイリスタ１００の主要構造について詳細に説明するが、まず、本実施の形態の発光サイリスタ１００との比較のため、従来の発光サイリスタ１０００の主要構造について説明する。図９に、従来の発光サイリスタ１０００の主要構造について模式的に示す。
【００３６】
従来の発光サイリスタ１０００は、ｐ型ＧａＡｓ基板１１０４と、アノード層として機能するｐ型ＡｌＧａＡｓ系のＤＢＲ（Ｄｉｓｔｒｉｂｕｔｅｄ Ｂｒａｇｇ Ｒｅｆｌｅｃｔｏｒ）層１１０６と、ｎ型ＡｌＧａＡｓ系のゲート層１１０８Ａと、ｐ型ＡｌＧａＡｓ系のゲート層１１０８Ｂと、カソード層として機能するｎ型ＡｌＧａＡｓ系のＤＢＲ層１１１２と、ｎ型ＧａＡｓ系のコンタクト層１１１４と、が順次積層された構造となっている。このように、アノード層１１０６及びカソード層１１１２をＤＢＲミラーとし、ｎ型ＡｌＧａＡｓ系のゲート層１１０８Ａ及びｐ型ＡｌＧａＡｓ系のゲート層１１０８Ｂを共振器（キャビティ）とすることにより、ＲＣ（Ｒｅｓｏｎａｎｔ Ｃａｖｉｔｙ）構造としている。
【００３７】
従来の発光サイリスタ１０００では、ｎ型ＡｌＧａＡｓ系のゲート層１１０８Ａ及びｐ型ＡｌＧａＡｓ系のゲート層１１０８ＢのＡｌ組成を０．１２とすることにより、ｎ型ＡｌＧａＡｓ系のゲート層１１０８Ａ及びｐ型ＡｌＧａＡｓ系のゲート層１１０８Ｂ内でピーク波長が７８０ｎｍの光が発生する。また、ＲＣ構造においては、ＤＢＲミラーの一層の厚さを７８０／（４ｎ）ｎｍとし、共振器の長さを７８０／（２ｎ）ｎｍの整数倍とすることで、７８０ｎｍをピーク波長とする光が出射される。なおここで、ｎはＤＢＲミラーや共振器を構成するＡｌＧａＡｓの７８０ｎｍの光に対する屈折率である。
【００３８】
一般に、ＲＣ構造を有する発光サイリスタでは、ゲート層における自然発光スペクトルと、ＲＣ構造によって形成される共振器スペクトルとの掛け合わせが、外部に出射される発光スペクトルとなる。従来の発光サイリスタ１０００における、自然発光スペクトル、共振器スペクトル、及び発光スペクトルの波長と強度との関係の具体的一例を図１０に示す。
【００３９】
自然発光スペクトルは、温度変動により、ピーク波長がシフトする。具体的には、温度が上昇すると、ピーク波長が長波長側（図１０では右側）にシフトする。
【００４０】
一般に、発光サイリスタでは、サイリスタ素子として、安定したサイリスタ動作を行うには、耐圧の点から、ゲート層を厚くすることが望ましい。一方、キャビティを構成するゲート層が厚い場合、共振器スペクトルのモード間隔が短くなり、強度が波長に対して急峻に変化するため、温度変動によって自然発光スペクトルがシフトすると、発光スペクトルが大きく変動する。
【００４１】
従来の発光サイリスタ１０００では、ｎ型ＡｌＧａＡｓ系のゲート層１１０８Ａ及びｐ型ＡｌＧａＡｓ系のゲート層１１０８Ｂがキャビティを構成するため、膜厚が厚く、図１０に示すように、共振器スペクトルのモード間隔が短く、スペクトル幅がせまく、上述のように、温度変動によって自然発光スペクトルがシフトすると、発光スペクトルが大きく変動する。すなわち、温度変動により、発光サイリスタ１０００から出射される光量が大きく変動するという問題が発生する。
【００４２】
次に、本実施の形態の発光サイリスタ１００の主要構造について説明する。図５に、本実施の形態の発光サイリスタ１００の主要構造について模式的に示す。
【００４３】
本実施の形態の発光サイリスタ１００は、ｐ型ＧａＡｓ基板１０４と、アノード層として機能するｐ型ＡｌＧａＡｓ系のＤＢＲ（Ｄｉｓｔｒｉｂｕｔｅｄ Ｂｒａｇｇ Ｒｅｆｌｅｃｔｏｒ）層１０６と、ＤＢＲ層として機能するゲート層であるｎ型ＡｌＧａＡｓ系のＤＢＲゲート層１０８Ａ及び発光層として機能するゲート層であるｐ型ＡｌＧａＡｓ系の発光層１０８Ｂとから成るゲート層１０８と、カソード層として機能するｎ型ＡｌＧａＡｓ系のＤＢＲ層１１２と、ｎ型ＧａＡｓ系のコンタクト層１１４と、が積層された構造となっている。このように、ｐ型ＡｌＧａＡｓ系のアノード層１０６及びｎ型ＡｌＧａＡｓ系のカソード層１１２をＤＢＲミラーとし、キャビティとなる発光層をゲート層１０８の一部であるｐ型ＡｌＧａＡｓ系の発光層１０８Ｂ、残りのゲート層１０８をＤＢＲ層（ｎ型ＡｌＧａＡｓ系のＤＢＲゲート層１０８Ａ）とし、ｎ型ＡｌＧａＡｓ系のＤＢＲ層１１２の反射率をｐ型ＡｌＧａＡｓ系のＤＢＲ層１０６よりも少し低くすることにより、ｎ型ＡｌＧａＡｓ系のＤＢＲ層１１２側から光を出射する、ＲＣ（Ｒｅｓｏｎａｎｔ Ｃａｖｉｔｙ）構造としている。
【００４４】
図６に発光サイリスタ１００の各層のＡｌ組成及び膜厚の具体的一例を示す。なお、図６では、膜厚の一部をピーク波長λを基準にした光学膜厚として示している。これは、発光サイリスタ１００がから外部に出射させる出射光のピーク波長をλ０、外部で波長λ０の半導体層内を伝搬する差異の半導体層の屈折率をｎとした場合、半導体層内でのピーク波長λは、λ＝λ０／ｎとなり、一般に、Ａｌ組成が異なる複数の層から形成されるＤＢＲ層や、ゲート層で形成される共振器長は、半導体層内における波長を基準に設計するためである。
【００４５】
また、本実施の形態の発光サイリスタ１００では、一例として、ｐ型の場合は、ドーパントとしてＺｎを用いており、ｎ型の場合は、ドーパントとしてＳｉを用いている。
【００４６】
ｐ型ＧａＡｓ基板１０４上に、ｐ型ＧａＡｓ系のバッファ層を介して、アノード層として機能するｐ型ＡｌＧａＡｓ系のＤＢＲ層１０６が積層されている。なお、図４、５では図示を省略しているが、本実施の形態の発光サイリスタ１００では、図６に示すように、ｐ型ＧａＡｓ基板１０４とアノード層１０６との結晶性を良好にするためにｐ型ＧａＡｓ系のバッファ層を設けている。
【００４７】
ｐ型ＡｌＧａＡｓ系のＤＢＲ層１０６は、厚さがλ／４ｎｍのＡｌの組成が０．１６のＡｌＧａＡｓ層と厚さがλ／４ｎｍのＡｌの組成が０．８６のＡｌＧａＡｓ層とが積層されたペアが１０層繰り返し積層されている。従って、ｐ型ＡｌＧａＡｓ系のＤＢＲ層１０６全体の膜厚は５λｎｍ、Ａｌの平均組成は０．５１となる。
【００４８】
ｎ型ＡｌＧａＡｓ系のＤＢＲゲート層１０８Ａは、厚さがλ／４ｎｍのＡｌの組成が０．１２のＡｌＧａＡｓ層と厚さがλ／４ｎｍのＡｌの組成が０．２４のＡｌＧａＡｓ層とが積層されたペアが２層繰り返し積層されている。従って、ｎ型ＡｌＧａＡｓ系のＤＢＲゲート層１０８Ａ全体の膜厚はλｎｍ、Ａｌの平均組成は０．１８となる。なお、本実施の形態では、ｎ型ＡｌＧａＡｓ系のＤＢＲゲート層１０８Ａに含まれる、Ａｌの組成が０．１２のＡｌＧａＡｓ層においても発光する。
【００４９】
ｐ型ＡｌＧａＡｓ系の発光層１０８Ｂは、厚さが２λｎｍのＡｌの組成が０．１２のＡｌＧａＡｓ層である。
【００５０】
カソード層（ＤＢＲ層）１１２は、具体的には、厚さがλ／４ｎｍのＡｌの組成が０．８６のＡｌＧａＡｓ系のカソード層と厚さが３０ｎｍのＡｌの組成が０．１６のＡｌＧａＡｓ系のカソード層との間に積層されたｎ型ＡｌＧａＡｓ系のＤＢＲ層１１２により構成されている。ｎ型ＡｌＧａＡｓ系のＤＢＲ層１１２は、厚さがλ／４ｎｍのＡｌの組成が０．１６のＡｌＧａＡｓ層と厚さがλ／４ｎｍのＡｌの組成が０．８６のＡｌＧａＡｓ層とが積層されたペアが４層繰り返し積層されている。従って、ｎ型ＡｌＧａＡｓ系のＤＢＲ層１１２の膜厚は２λｎｍ、Ａｌの平均組成は０．５１となる。
【００５１】
ｎ型ＧａＡｓ系のコンタクト層１１４は、膜厚が２５ｎｍとしている。
【００５２】
なお、これら各層のＡｌ組成及び膜厚は具体的一例であり、以下に示した範囲であれば、これに限定されるものではない。
【００５３】
例えば、ｐ型ＡｌＧａＡｓ系の発光層１０８Ｂの膜厚は、λ／２の整数倍である。また、ゲート層全体の厚さは、ゲート電極１１６とアノード電極１０２との間に電位差（例えば、３〜５Ｖ）があっても、電流が流れない程度の厚さがあればよい。なお、ｐ型ＡｌＧａＡｓ系の発光層１０８Ｂは、図４に示したように、本実施の形態の発光サイリスタ１００では、一部を露出させる必要があるため、作製（成膜）上の精度の観点から、０．１μｍ程度以上あることが好ましい。
【００５４】
また、例えば、各層のＡｌ組成は、サイリスタとして動作させるためには、ｐ型ＡｌＧａＡｓ系の発光層１０８Ｂ＜ｎ型ＡｌＧａＡｓ系のＤＢＲゲート層１０８Ａ（平均値）＜カソード層（ｎ型ＡｌＧａＡｓ系のＤＢＲ層１１２）・アノード層（ｐ型ＡｌＧａＡｓ系のＤＢＲ層１０６）（平均値）が適正範囲である。
【００５５】
なお、発光サイリスタ１００の各層の結晶成長には、例えば、ＭＯＣＶＤ（ｍｅｔａｌ ｏｒｇａｎｉｃ ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）法が適用される。
【００５６】
以上説明したように、本実施の形態のＲＣ構造を有する発光サイリスタ１００では、アノード層として機能するｐ型ＡｌＧａＡｓ系のＤＢＲ層１０６とカソード層として機能するｎ型ＡｌＧａＡｓ系のＤＢＲ層１１２との間に積層されたゲート層１０８のうち、発光層をバンドギャップの小さいｐ型ＡｌＧａＡｓ系の発光層１０８Ｂとし、一方、残りのゲート層１０８を発光層１０８Ｂよりもバンドギャップ（ＤＢＲ各層のバンドギャップの平均値）が大きいｎ型ＡｌＧａＡｓ系のＤＢＲゲート層１０８Ａとしている。
【００５７】
ゲート層１０８の一部であるｐ型ＡｌＧａＡｓ系の発光層１０８Ｂを発光層としているため、ゲート層１０８全体（図９に示した従来の発光サイリスタ１０００の場合では、ｎ型ＡｌＧａＡｓ系のゲート層１１０８及びｐ型ＡｌＧａＡｓ系のゲート層１１１０）を発光層として機能させる場合に比べて、キャビティ層が薄くなり、キャビティ長が短くなる。一方、ゲート層１０８全体の厚さは維持されるため、耐圧が維持される。
【００５８】
本実施の形態の発光サイリスタ１００における、自然発光スペクトル、共振器スペクトル、及び発光スペクトルの波長と強度との関係の具体的一例を図７に示す。キャビティ層が薄くなったため、図７に示すように、共振器スペクトルのスペクトル幅が拡がり、モード間隔も長くなる。
【００５９】
従って、上述のように、温度変動によって自然発光スペクトルのピーク位置がシフトした場合でも、発光スペクトルの変動が抑えられ、これにより、温度変動に対する出射光の光量変動が抑えられる。
【００６０】
また、共振器スペクトルのスペクトル幅が拡がり、自然発光の利用効率が高まることから、出射光量が上げられる。さらに、発光サイリスタ１００素子全体の膜厚を一定のままでも、発光層の下部に設けられたＤＢＲ層の反射率が高くなるため、出射光量が増大させられ、従って、光取り出し効率が向上する。
【００６１】
また、本実施の形態の発光サイリスタ１００では、ｎ型ＡｌＧａＡｓ系のＤＢＲゲート層１０８ＡのＡｌの平均組成を、ゲート層１０８の外側（ｐ型ＡｌＧａＡｓ系のＤＢＲ層１０６：アノード層、ｎ型ＡｌＧａＡｓ系のＤＢＲ層１１２：カソード層）よりも小さくしているため、発光サイリスタとして適正に動作される。なお、ＢＲゲート層１０８ＡのＡｌの平均組成が、ゲート層１０８の外側と同じ、または、大きい場合は、発光サイリスタとして適正に動作しなくなる。
【００６２】
なお、発光サイリスタ１００は、上記構成、組成に限られるものではなく、ゲート層１０８がＤＢＲゲート層１０８Ａ及び発光層１０８Ｂで構成されていればよい。例えば、ＤＢＲゲート層１０８Ａ及び発光層１０８Ｂの積層順が逆であってもよい。なお、電子の方が正孔に比べてバンドギャップにかかわらず移動しやすいため、本実施の形態の発光サイリスタ１００の順に積層することが好ましい。
【００６３】
また、本実施の形態では、ゲート層１０８をＤＢＲゲート層１０８Ａ及び発光層１０８Ｂ、各１層で構成しているが、それぞれ複数の層を備えるように構成してもよい。例えば、発光層の上下にＤＢＲゲート層を設けてもよい。このような発光サイリスタの各層のＡｌ組成及び膜厚の具体的一例を図８に示す。図８に構造を示した発光サイリスタでは、ゲート層を、基板側から順に、ｎ型ＡｌＧａＡｓ系のＤＢＲゲート層、Ａｌの組成が０．１２のノンドープＡｌＧａＡｓ系の発光層、及びｐ型ＡｌＧａＡｓ系のＤＢＲゲート層が積層された構造としている。なお、この場合、ｐ型ＡｌＧａＡｓ系のＤＢＲゲート層のＡｌ組成の適正範囲は、ゲート・コンタクト形成の観点から、０．３以下であることが好ましい。このように構成することにより、温度変動によって生じる出射光の光量変動を抑制するとともに、より、出射光量を増大させて、光取り出し効率を向上させられる。なお、発光層は、ｐ型または、ｎ型のいずれであってもよいが、図８に示したように、ノンドープの半導体層とすることにより、発光層内に両方の小数キャリア（電子・正孔）を閉じ込めて発光再結合させられ、発光効率が高くなるため、好ましい。
【００６４】
また、本実施の形態では、具体的一例として、ｐ型ＧａＡｓ基板７０上に、ＰＮＰＮ型構造の第１導電型がｐ型、第２導電型がｎ型の発光サイリスタ１００について説明したが、これに限られず、ＮＰＮＰ型構造の第１導電型がｎ型、第２導電型がｐ型の発光サイリスタであってもよい。
【００６５】
また、本実施の形態では、具体的一例として、ＡｌＧａＡｓ系材料を用いた発光サイリスタ１００について説明したがこれに限られず、ＩｎＧａＡｓＰ系や、ＡｌＧａＩｎＰ系、ＩｎＧａＮ／ＧａＮ系材料等を用いた発光サイリスタに対しても適用してもよい。
【００６６】
また、本実施の形態では、自己走査型の電子写真式の画像形成装置１０の光源ヘッド１６に適用した場合について説明したがこれに限らず、本実施の形態の発光サイリスタ１００を他の光源ヘッドや他の画像形成装置に適用するようにしてもよい。また、発光サイリスタ１００を、例えば、スキャナ等、他の装置の光源に適用してもよい。
【符号の説明】
【００６７】
１０ 画像形成装置
１６ 光源ヘッド
１００ 発光サイリスタ
１０２ アノード電極
１０４ ｐ型ＧａＡｓ基板
１０６ ｐ型ＡｌＧａＡｓ系のＤＢＲ層（アノード層）
１０８ ゲート層
１０８Ａ ｎ型ＡｌＧａＡｓ系のＤＢＲゲート層
１０８Ｂ ｐ型ＡｌＧａＡｓ系の発光層
１１２ ｎ型ＡｌＧａＡｓ系のＤＢＲ層（カソード層）
１１４ ｎ型ＧａＡｓ系のコンタクト層
１１６ ゲート電極
１１８ カソード電極
【技術分野】
【０００１】
本発明は、発光サイリスタ、光源ヘッド、及び画像形成装置に関する。
【背景技術】
【０００２】
特許文献１には、ゲート層内がバンドギャップの異なる層で形成された発光サイリスタが記載されている。
【０００３】
特許文献２には、ダブルヘテロ構造を持ったｐｎｐｎ発光サイリスタにおいて、少なくともｎゲート層に近いアノード層の部分の不純物の濃度を、ｎゲート層の不純物の濃度より低くしたことを特徴とする発光サイリスタが記載されている。
【０００４】
特許文献３には、ｎ型半導体基板の上に、第１のｎ型半導体層、第１のｐ型半導体層、第２のｎ型半導体層、第３のｎ型半導体層、第２のｐ型半導体層、 第３のｐ型半導体層、第４のｐ型半導体層および第５のｐ型半導体層を順次積層して、これら積層された半導体層の内部での発光が外部に取り出されるように構成されており、前記第３のｎ型半導体層はエネルギーギャップが前記第２ のｎ型半導体層より大きく、前記第３のｎ型半導体層および前記第３のｐ型半導体層はエネルギーギャップが前記第２のｐ型半導体層より大きく、前記第２のｐ型半導体層はエネルギーギャップが前記第１のｐ型半導体層より大きいことを特徴とする発光サイリスタが記載されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平０８−１５３８９０号公報
【特許文献２】特許２００１−０６８７２６号公報
【特許文献３】特許２００５−３４０４７１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明は、ゲート層全体が発光層として機能する場合に比べて、温度変動によって生じる出射光の光量変動が少ない発光サイリスタ、光源ヘッド、及び画像形成装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記目的を達成するために、請求項１に記載の発光サイリスタは、基板と、前記基板上に形成された第１導電型の第１半導体多層膜反射鏡と、前記第１半導体多層膜反射鏡上に形成され、かつ、第３半導体多層膜反射鏡及び半導体発光層が積層されて成るゲート層と、前記ゲート層上に形成された第２導電型の第２半導体多層膜反射鏡と、を備える。
【０００８】
請求項２に記載の発光サイリスタは、請求項１に記載の発光サイリスタにおいて、前記第３半導体多層膜反射鏡のバンドギャップの平均値が、前記第１半導体多層膜反射鏡のバンドギャップの平均値よりも小さくかつ、前記第２半導体多層膜反射鏡のバンドギャップの平均値よりも小さい。
【０００９】
請求項３に記載の発光サイリスタは、請求項１または請求項２に記載の発光サイリスタにおいて、前記ゲート層が、複数の前記第３半導体多層膜反射鏡を備え、複数の前記第３半導体多層膜反射鏡の各々の間に、前記半導体発光層が積層されて成る。
【００１０】
請求項４に記載の発光サイリスタは、請求項１から請求項３のいずれか１項に記載の発光サイリスタにおいて、前記半導体発光層は、非導電型の半導体層である。
【００１１】
請求項５に記載の光源ヘッドは、前記請求項１から前記請求項４のいずれか１項に記載の発光サイリスタを光源として複数個備える。
【００１２】
請求項６に記載の画像形成装置は、感光体と、前記感光体表面を帯電する帯電手段と、前記請求項５に記載の光源ヘッドを備え、かつ前記帯電手段により帯電された前記感光体表面に静電潜像を形成するために前記光源ヘッドの出射光により露光する露光手段と、前記露光手段により形成された前記静電潜像を現像する現像手段と、前記現像手段により現像された前記静電潜像を定着する定着手段と、を備える。
【発明の効果】
【００１３】
請求項１、請求項５、及び請求項６に記載の発明によれば、ゲート層全体が発光層として機能する場合に比べて、温度変動によって生じる出射光の光量変動が少なくなる。
【００１４】
請求項２に記載の発明によれば、本構成を有しない場合と比較して、発光サイリスタとして適正に動作させられる。
【００１５】
請求項３に記載の発明によれば、本構成を有しない場合と比較して、出射光量を増大させて、光取り出し効率を向上させられる。
【００１６】
請求項４に記載の発明によれば、半導体発光層を導電型とした場合と比較して、半導体発光層内に両キャリアを閉じ込めて発光再結合させられる。
【図面の簡単な説明】
【００１７】
【図１】本実施の形態に係る画像形成装置の一例の概略を示す概略構成図である。
【図２】本実施の形態に係るプリンタヘッドの一例の内部構成を示す概略断面図を示表示媒体の一例を拡大して模式的に示した断面図である。
【図３】本実施の形態に係る発光サイリスタアレイの一例の外観を示す斜視図である。
【図４】本実施の形態に係る発光サイリスタの一例を示す概略断面図である。
【図５】本実施の形態に係る発光サイリスタの一例の主要構造について模式的に示した模式図である。
【図６】本実施の形態に係る発光サイリスタの一例の各層のＡｌ組成及び膜厚の具体的一例を示す説明図である。
【図７】本実施の形態に係る発光サイリスタの一例における、自然発光スペクトル、共振器スペクトル、及び発光スペクトルの波長と強度との関係の具体的一例を説明するための説明図である。
【図８】本実施の形態に係る発光サイリスタのその他の例の各層のＡｌ組成及び膜厚の具体的一例を示す説明図である。
【図９】従来の発光サイリスタの主要構造について模式的に示した模式図である。
【図１０】従来の発光サイリスタにおける、自然発光スペクトル、共振器スペクトル、及び発光スペクトルの波長と強度との関係の具体的一例を説明するための説明図である。
【発明を実施するための形態】
【００１８】
以下、図面を参照して本発明の実施の形態の一例を詳細に説明する。
【００１９】
図１に、本実施の形態の画像形成装置の一例の概略を示す概略構成図を示す。図２に、本実施の形態の光源ヘッドの一例の内部構成を示す概略断面図を示す。図３に、本実施の形態に係る発光サイリスタアレイの一例の外観を示す斜視図を示す。図４に、本実施の形態の発光サイリスタの一例を示す概略断面図を示す。
【００２０】
本実施形態に係る画像形成装置１０は、図１に示すように、矢印Ａ方向に定速回転する感光体１２を備えている。
【００２１】
この感光体１２の周囲には、感光体１２の回転方向に沿って、感光体１２表面を帯電する帯電器１４、帯電器１４により帯電された感光体１２表面に静電潜像を形成するために露光するための光源ヘッド１６（露光手段）、トナー像を形成するために静電潜像を現像剤により現像する現像器１８（現像手段）、トナー像を用紙２８（記録媒体）に転写する転写体２０（転写手段）、転写後に感光体１２の残存した残トナーを除去するためのクリーナ２２、感光体１２を除電し電位を均一化するイレーズランプ２４が順に配設されている。
【００２２】
すなわち、感光体１２は、帯電器１４によって表面が帯電された後、光源ヘッド１６によって光ビームが照射されて、感光体１２上に潜像が形成される。なお、光源ヘッド１６は駆動部（不図示）と接続されており、駆動部によって発光サイリスタ１００の点灯を制御して、画像データに基づいて光ビームを出射するようになっている。
【００２３】
形成された潜像には、現像器１８によってトナーが供給されて、感光体１２上にトナー像が形成される。感光体１２上のトナー像は、転写体２０によって、搬送されてきた用紙２８に転写される。転写後に感光体１２に残留しているトナーはクリーナ２２によって除去され、イレーズランプ２４によって除電された後、再び帯電器１４によって帯電されて、同様の処理を繰り返す。
【００２４】
一方、トナー像が転写された用紙２８は、加圧ローラ３０Ａと加熱ローラ３０Ｂからなる定着器３０（定着手段）に搬送されて定着処理が施される。これにより、トナー像が定着されて、用紙２８上に所望の画像が形成される。画像が形成された用紙２８は装置外へ排出される。
【００２５】
次に、本実施の形態の光源ヘッド１６の構成を詳細に説明する。本実施の形態の光源ヘッド１６は、ＳＬＥＤ（Ｓｅｌｆ−ｓｃａｎｎｉｎｇ ＬＥＤ：自己走査型ＬＥＤ）を用いている。ＳＬＥＤは、ＬＥＤアレイとその駆動部分を一体化したものであり、複数のサイリスタ構造を有する発光部（発光サイリスタ１００、詳細後述）を備えている。図２に示すように、発光サイリスタアレイ５０と、発光サイリスタアレイ５０を支持するとともに、発光サイリスタアレイ５０の駆動を制御する各種信号を供給するための回路（不図示）とが実装された実装基板５２と、セルフォックスレンズアレイ等の（セルフォックは、日本板硝子（株）の登録商標）ロッドレンズアレイ５４と、を備えている。
【００２６】
実装基板５２は、発光サイリスタアレイ５０の取り付け面を感光体１２に対向させて、ハウジング５６内に配設され、板バネ５８によって支持されている。
【００２７】
発光サイリスタアレイ５０は、図３に示すように、例えば、感光体１２の軸線方向に沿って当該軸線方向の解像度に応じて、複数の発光サイリスタ１００が配列されて構成されたチップ６２が、さらに複数個直列に配列して構成されており、感光体１２の軸線方向に、予め定められた解像度で光ビームを照射するようになっている。
【００２８】
なお、本実施の形態では、チップ６２が複数個直列に１次元状に配列された例を示したが、これに限らず、複数列に分けて２次元状に配置してもよい。例えば千鳥状に配置する場合には、複数のチップ６２は、感光体１２の軸線方向に沿って並ぶように一列に配置されると共に、当該軸線方向と交わる方向に一定間隔ずらして二列に配置される。複数のチップ６２単位に分けられていても、複数の発光サイリスタ１００の各々は、互いに隣接する２つの発光サイリスタ１００の感光体１２の軸線方向の間隔が、ほぼ一定の間隔となるように配列されている。
【００２９】
ロッドレンズアレイ５４は、図２に示すように、ホルダー６４によって支持されており、各発光サイリスタ１００から出射された光ビームを感光体１２上に結像させる。
【００３０】
次に、本実施の形態の発光サイリスタ１００について説明する。
【００３１】
図４を参照して、本実施の形態の発光サイリスタ１００の概略構成について説明する。本実施の形態の発光サイリスタ１００は、ｐ型ＧａＡｓ基板１０４と、ｐ型ＧａＡｓ基板１０４上に順に積層されたｐ型ＡｌＧａＡｓ系のアノード層１０６と、ｎ型ＡｌＧａＡｓ系のゲート層１０８Ａ及びｐ型ＡｌＧａＡｓ系のゲート層１０８Ｂから成るゲート層１０８、ｎ型ＡｌＧａＡｓ系のカソード層１１２と、ｎ型ＧａＡｓ系のコンタクト層１１４と、を備えて構成されている。
【００３２】
また、発光サイリスタ１００は、アノード電極１０２、ゲート電極１１６、及びカソード電極１１８が備えられている。アノード電極１０２は、ｐ型ＧａＡｓ基板１０４の裏面（共振器が形成されていない面）に設けられている。ゲート電極１１６は、ｐ型ＡｌＧａＡｓ系のゲート層１０８Ｂの一部の端部の領域が他の部位よりも薄膜に形成された領域に設けられている。一方、カソード電極１１８は、ｐ型ＡｌＧａＡｓ系のゲート層１０８Ｂの薄膜に形成された領域を除く領域に順に積層されたｎ型ＡｌＧａＡｓ系のカソード層１１２及びｎ型ＧａＡｓ系のコンタクト層１１４の上に設けられている。
【００３３】
アノード電極１０２、ゲート電極１１６、及びカソード電極１１８の材料は、接触する半導体層またはｐ型ＧａＡｓ基板１０４との良好なオーミック接触を保つために適した材料がそれぞれ用いられる。具体的例としては、金（Ａｕ）や、金とゲルマニウムとの合金（ＡｕＧｅ）、金と亜鉛との合金（ＡｕＺｎ）、ニッケル（Ｎｉ）等が挙げられる。
【００３４】
本実施の形態の発光サイリスタ１００では、ｎ型ＡｌＧａＡｓ系のカソード層１１２及びｐ型ＡｌＧａＡｓ系のアノード層１０６のバンドギャップが大きく、ゲート電極１１６に信号（電圧）を印加し、ゲート電極１１６からカソード電極１１８へゲート電流を流すことにより、アノード電極１０２−カソード電極１１８間を導通させる。これにより、ｎ型ＡｌＧａＡｓ系のカソード層１１２及びｐ型ＡｌＧａＡｓ系のアノード層１０６よりもバンドギャップが小さいキャビティ（共振器）となる発光層（ゲート層１０８の一部、本実施の形態では、ｐ型ＡｌＧａＡｓ系のゲート層１０８Ｂ、詳細後述）内でキャリア（電子及び正孔）が再結合し、発光した光が、最上層（ｎ型ＧａＡｓ系のコンタクト層１１４）を経て出射される。
【００３５】
次に、図面を参照して発光サイリスタ１００の主要構造について詳細に説明するが、まず、本実施の形態の発光サイリスタ１００との比較のため、従来の発光サイリスタ１０００の主要構造について説明する。図９に、従来の発光サイリスタ１０００の主要構造について模式的に示す。
【００３６】
従来の発光サイリスタ１０００は、ｐ型ＧａＡｓ基板１１０４と、アノード層として機能するｐ型ＡｌＧａＡｓ系のＤＢＲ（Ｄｉｓｔｒｉｂｕｔｅｄ Ｂｒａｇｇ Ｒｅｆｌｅｃｔｏｒ）層１１０６と、ｎ型ＡｌＧａＡｓ系のゲート層１１０８Ａと、ｐ型ＡｌＧａＡｓ系のゲート層１１０８Ｂと、カソード層として機能するｎ型ＡｌＧａＡｓ系のＤＢＲ層１１１２と、ｎ型ＧａＡｓ系のコンタクト層１１１４と、が順次積層された構造となっている。このように、アノード層１１０６及びカソード層１１１２をＤＢＲミラーとし、ｎ型ＡｌＧａＡｓ系のゲート層１１０８Ａ及びｐ型ＡｌＧａＡｓ系のゲート層１１０８Ｂを共振器（キャビティ）とすることにより、ＲＣ（Ｒｅｓｏｎａｎｔ Ｃａｖｉｔｙ）構造としている。
【００３７】
従来の発光サイリスタ１０００では、ｎ型ＡｌＧａＡｓ系のゲート層１１０８Ａ及びｐ型ＡｌＧａＡｓ系のゲート層１１０８ＢのＡｌ組成を０．１２とすることにより、ｎ型ＡｌＧａＡｓ系のゲート層１１０８Ａ及びｐ型ＡｌＧａＡｓ系のゲート層１１０８Ｂ内でピーク波長が７８０ｎｍの光が発生する。また、ＲＣ構造においては、ＤＢＲミラーの一層の厚さを７８０／（４ｎ）ｎｍとし、共振器の長さを７８０／（２ｎ）ｎｍの整数倍とすることで、７８０ｎｍをピーク波長とする光が出射される。なおここで、ｎはＤＢＲミラーや共振器を構成するＡｌＧａＡｓの７８０ｎｍの光に対する屈折率である。
【００３８】
一般に、ＲＣ構造を有する発光サイリスタでは、ゲート層における自然発光スペクトルと、ＲＣ構造によって形成される共振器スペクトルとの掛け合わせが、外部に出射される発光スペクトルとなる。従来の発光サイリスタ１０００における、自然発光スペクトル、共振器スペクトル、及び発光スペクトルの波長と強度との関係の具体的一例を図１０に示す。
【００３９】
自然発光スペクトルは、温度変動により、ピーク波長がシフトする。具体的には、温度が上昇すると、ピーク波長が長波長側（図１０では右側）にシフトする。
【００４０】
一般に、発光サイリスタでは、サイリスタ素子として、安定したサイリスタ動作を行うには、耐圧の点から、ゲート層を厚くすることが望ましい。一方、キャビティを構成するゲート層が厚い場合、共振器スペクトルのモード間隔が短くなり、強度が波長に対して急峻に変化するため、温度変動によって自然発光スペクトルがシフトすると、発光スペクトルが大きく変動する。
【００４１】
従来の発光サイリスタ１０００では、ｎ型ＡｌＧａＡｓ系のゲート層１１０８Ａ及びｐ型ＡｌＧａＡｓ系のゲート層１１０８Ｂがキャビティを構成するため、膜厚が厚く、図１０に示すように、共振器スペクトルのモード間隔が短く、スペクトル幅がせまく、上述のように、温度変動によって自然発光スペクトルがシフトすると、発光スペクトルが大きく変動する。すなわち、温度変動により、発光サイリスタ１０００から出射される光量が大きく変動するという問題が発生する。
【００４２】
次に、本実施の形態の発光サイリスタ１００の主要構造について説明する。図５に、本実施の形態の発光サイリスタ１００の主要構造について模式的に示す。
【００４３】
本実施の形態の発光サイリスタ１００は、ｐ型ＧａＡｓ基板１０４と、アノード層として機能するｐ型ＡｌＧａＡｓ系のＤＢＲ（Ｄｉｓｔｒｉｂｕｔｅｄ Ｂｒａｇｇ Ｒｅｆｌｅｃｔｏｒ）層１０６と、ＤＢＲ層として機能するゲート層であるｎ型ＡｌＧａＡｓ系のＤＢＲゲート層１０８Ａ及び発光層として機能するゲート層であるｐ型ＡｌＧａＡｓ系の発光層１０８Ｂとから成るゲート層１０８と、カソード層として機能するｎ型ＡｌＧａＡｓ系のＤＢＲ層１１２と、ｎ型ＧａＡｓ系のコンタクト層１１４と、が積層された構造となっている。このように、ｐ型ＡｌＧａＡｓ系のアノード層１０６及びｎ型ＡｌＧａＡｓ系のカソード層１１２をＤＢＲミラーとし、キャビティとなる発光層をゲート層１０８の一部であるｐ型ＡｌＧａＡｓ系の発光層１０８Ｂ、残りのゲート層１０８をＤＢＲ層（ｎ型ＡｌＧａＡｓ系のＤＢＲゲート層１０８Ａ）とし、ｎ型ＡｌＧａＡｓ系のＤＢＲ層１１２の反射率をｐ型ＡｌＧａＡｓ系のＤＢＲ層１０６よりも少し低くすることにより、ｎ型ＡｌＧａＡｓ系のＤＢＲ層１１２側から光を出射する、ＲＣ（Ｒｅｓｏｎａｎｔ Ｃａｖｉｔｙ）構造としている。
【００４４】
図６に発光サイリスタ１００の各層のＡｌ組成及び膜厚の具体的一例を示す。なお、図６では、膜厚の一部をピーク波長λを基準にした光学膜厚として示している。これは、発光サイリスタ１００がから外部に出射させる出射光のピーク波長をλ０、外部で波長λ０の半導体層内を伝搬する差異の半導体層の屈折率をｎとした場合、半導体層内でのピーク波長λは、λ＝λ０／ｎとなり、一般に、Ａｌ組成が異なる複数の層から形成されるＤＢＲ層や、ゲート層で形成される共振器長は、半導体層内における波長を基準に設計するためである。
【００４５】
また、本実施の形態の発光サイリスタ１００では、一例として、ｐ型の場合は、ドーパントとしてＺｎを用いており、ｎ型の場合は、ドーパントとしてＳｉを用いている。
【００４６】
ｐ型ＧａＡｓ基板１０４上に、ｐ型ＧａＡｓ系のバッファ層を介して、アノード層として機能するｐ型ＡｌＧａＡｓ系のＤＢＲ層１０６が積層されている。なお、図４、５では図示を省略しているが、本実施の形態の発光サイリスタ１００では、図６に示すように、ｐ型ＧａＡｓ基板１０４とアノード層１０６との結晶性を良好にするためにｐ型ＧａＡｓ系のバッファ層を設けている。
【００４７】
ｐ型ＡｌＧａＡｓ系のＤＢＲ層１０６は、厚さがλ／４ｎｍのＡｌの組成が０．１６のＡｌＧａＡｓ層と厚さがλ／４ｎｍのＡｌの組成が０．８６のＡｌＧａＡｓ層とが積層されたペアが１０層繰り返し積層されている。従って、ｐ型ＡｌＧａＡｓ系のＤＢＲ層１０６全体の膜厚は５λｎｍ、Ａｌの平均組成は０．５１となる。
【００４８】
ｎ型ＡｌＧａＡｓ系のＤＢＲゲート層１０８Ａは、厚さがλ／４ｎｍのＡｌの組成が０．１２のＡｌＧａＡｓ層と厚さがλ／４ｎｍのＡｌの組成が０．２４のＡｌＧａＡｓ層とが積層されたペアが２層繰り返し積層されている。従って、ｎ型ＡｌＧａＡｓ系のＤＢＲゲート層１０８Ａ全体の膜厚はλｎｍ、Ａｌの平均組成は０．１８となる。なお、本実施の形態では、ｎ型ＡｌＧａＡｓ系のＤＢＲゲート層１０８Ａに含まれる、Ａｌの組成が０．１２のＡｌＧａＡｓ層においても発光する。
【００４９】
ｐ型ＡｌＧａＡｓ系の発光層１０８Ｂは、厚さが２λｎｍのＡｌの組成が０．１２のＡｌＧａＡｓ層である。
【００５０】
カソード層（ＤＢＲ層）１１２は、具体的には、厚さがλ／４ｎｍのＡｌの組成が０．８６のＡｌＧａＡｓ系のカソード層と厚さが３０ｎｍのＡｌの組成が０．１６のＡｌＧａＡｓ系のカソード層との間に積層されたｎ型ＡｌＧａＡｓ系のＤＢＲ層１１２により構成されている。ｎ型ＡｌＧａＡｓ系のＤＢＲ層１１２は、厚さがλ／４ｎｍのＡｌの組成が０．１６のＡｌＧａＡｓ層と厚さがλ／４ｎｍのＡｌの組成が０．８６のＡｌＧａＡｓ層とが積層されたペアが４層繰り返し積層されている。従って、ｎ型ＡｌＧａＡｓ系のＤＢＲ層１１２の膜厚は２λｎｍ、Ａｌの平均組成は０．５１となる。
【００５１】
ｎ型ＧａＡｓ系のコンタクト層１１４は、膜厚が２５ｎｍとしている。
【００５２】
なお、これら各層のＡｌ組成及び膜厚は具体的一例であり、以下に示した範囲であれば、これに限定されるものではない。
【００５３】
例えば、ｐ型ＡｌＧａＡｓ系の発光層１０８Ｂの膜厚は、λ／２の整数倍である。また、ゲート層全体の厚さは、ゲート電極１１６とアノード電極１０２との間に電位差（例えば、３〜５Ｖ）があっても、電流が流れない程度の厚さがあればよい。なお、ｐ型ＡｌＧａＡｓ系の発光層１０８Ｂは、図４に示したように、本実施の形態の発光サイリスタ１００では、一部を露出させる必要があるため、作製（成膜）上の精度の観点から、０．１μｍ程度以上あることが好ましい。
【００５４】
また、例えば、各層のＡｌ組成は、サイリスタとして動作させるためには、ｐ型ＡｌＧａＡｓ系の発光層１０８Ｂ＜ｎ型ＡｌＧａＡｓ系のＤＢＲゲート層１０８Ａ（平均値）＜カソード層（ｎ型ＡｌＧａＡｓ系のＤＢＲ層１１２）・アノード層（ｐ型ＡｌＧａＡｓ系のＤＢＲ層１０６）（平均値）が適正範囲である。
【００５５】
なお、発光サイリスタ１００の各層の結晶成長には、例えば、ＭＯＣＶＤ（ｍｅｔａｌ ｏｒｇａｎｉｃ ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）法が適用される。
【００５６】
以上説明したように、本実施の形態のＲＣ構造を有する発光サイリスタ１００では、アノード層として機能するｐ型ＡｌＧａＡｓ系のＤＢＲ層１０６とカソード層として機能するｎ型ＡｌＧａＡｓ系のＤＢＲ層１１２との間に積層されたゲート層１０８のうち、発光層をバンドギャップの小さいｐ型ＡｌＧａＡｓ系の発光層１０８Ｂとし、一方、残りのゲート層１０８を発光層１０８Ｂよりもバンドギャップ（ＤＢＲ各層のバンドギャップの平均値）が大きいｎ型ＡｌＧａＡｓ系のＤＢＲゲート層１０８Ａとしている。
【００５７】
ゲート層１０８の一部であるｐ型ＡｌＧａＡｓ系の発光層１０８Ｂを発光層としているため、ゲート層１０８全体（図９に示した従来の発光サイリスタ１０００の場合では、ｎ型ＡｌＧａＡｓ系のゲート層１１０８及びｐ型ＡｌＧａＡｓ系のゲート層１１１０）を発光層として機能させる場合に比べて、キャビティ層が薄くなり、キャビティ長が短くなる。一方、ゲート層１０８全体の厚さは維持されるため、耐圧が維持される。
【００５８】
本実施の形態の発光サイリスタ１００における、自然発光スペクトル、共振器スペクトル、及び発光スペクトルの波長と強度との関係の具体的一例を図７に示す。キャビティ層が薄くなったため、図７に示すように、共振器スペクトルのスペクトル幅が拡がり、モード間隔も長くなる。
【００５９】
従って、上述のように、温度変動によって自然発光スペクトルのピーク位置がシフトした場合でも、発光スペクトルの変動が抑えられ、これにより、温度変動に対する出射光の光量変動が抑えられる。
【００６０】
また、共振器スペクトルのスペクトル幅が拡がり、自然発光の利用効率が高まることから、出射光量が上げられる。さらに、発光サイリスタ１００素子全体の膜厚を一定のままでも、発光層の下部に設けられたＤＢＲ層の反射率が高くなるため、出射光量が増大させられ、従って、光取り出し効率が向上する。
【００６１】
また、本実施の形態の発光サイリスタ１００では、ｎ型ＡｌＧａＡｓ系のＤＢＲゲート層１０８ＡのＡｌの平均組成を、ゲート層１０８の外側（ｐ型ＡｌＧａＡｓ系のＤＢＲ層１０６：アノード層、ｎ型ＡｌＧａＡｓ系のＤＢＲ層１１２：カソード層）よりも小さくしているため、発光サイリスタとして適正に動作される。なお、ＢＲゲート層１０８ＡのＡｌの平均組成が、ゲート層１０８の外側と同じ、または、大きい場合は、発光サイリスタとして適正に動作しなくなる。
【００６２】
なお、発光サイリスタ１００は、上記構成、組成に限られるものではなく、ゲート層１０８がＤＢＲゲート層１０８Ａ及び発光層１０８Ｂで構成されていればよい。例えば、ＤＢＲゲート層１０８Ａ及び発光層１０８Ｂの積層順が逆であってもよい。なお、電子の方が正孔に比べてバンドギャップにかかわらず移動しやすいため、本実施の形態の発光サイリスタ１００の順に積層することが好ましい。
【００６３】
また、本実施の形態では、ゲート層１０８をＤＢＲゲート層１０８Ａ及び発光層１０８Ｂ、各１層で構成しているが、それぞれ複数の層を備えるように構成してもよい。例えば、発光層の上下にＤＢＲゲート層を設けてもよい。このような発光サイリスタの各層のＡｌ組成及び膜厚の具体的一例を図８に示す。図８に構造を示した発光サイリスタでは、ゲート層を、基板側から順に、ｎ型ＡｌＧａＡｓ系のＤＢＲゲート層、Ａｌの組成が０．１２のノンドープＡｌＧａＡｓ系の発光層、及びｐ型ＡｌＧａＡｓ系のＤＢＲゲート層が積層された構造としている。なお、この場合、ｐ型ＡｌＧａＡｓ系のＤＢＲゲート層のＡｌ組成の適正範囲は、ゲート・コンタクト形成の観点から、０．３以下であることが好ましい。このように構成することにより、温度変動によって生じる出射光の光量変動を抑制するとともに、より、出射光量を増大させて、光取り出し効率を向上させられる。なお、発光層は、ｐ型または、ｎ型のいずれであってもよいが、図８に示したように、ノンドープの半導体層とすることにより、発光層内に両方の小数キャリア（電子・正孔）を閉じ込めて発光再結合させられ、発光効率が高くなるため、好ましい。
【００６４】
また、本実施の形態では、具体的一例として、ｐ型ＧａＡｓ基板７０上に、ＰＮＰＮ型構造の第１導電型がｐ型、第２導電型がｎ型の発光サイリスタ１００について説明したが、これに限られず、ＮＰＮＰ型構造の第１導電型がｎ型、第２導電型がｐ型の発光サイリスタであってもよい。
【００６５】
また、本実施の形態では、具体的一例として、ＡｌＧａＡｓ系材料を用いた発光サイリスタ１００について説明したがこれに限られず、ＩｎＧａＡｓＰ系や、ＡｌＧａＩｎＰ系、ＩｎＧａＮ／ＧａＮ系材料等を用いた発光サイリスタに対しても適用してもよい。
【００６６】
また、本実施の形態では、自己走査型の電子写真式の画像形成装置１０の光源ヘッド１６に適用した場合について説明したがこれに限らず、本実施の形態の発光サイリスタ１００を他の光源ヘッドや他の画像形成装置に適用するようにしてもよい。また、発光サイリスタ１００を、例えば、スキャナ等、他の装置の光源に適用してもよい。
【符号の説明】
【００６７】
１０ 画像形成装置
１６ 光源ヘッド
１００ 発光サイリスタ
１０２ アノード電極
１０４ ｐ型ＧａＡｓ基板
１０６ ｐ型ＡｌＧａＡｓ系のＤＢＲ層（アノード層）
１０８ ゲート層
１０８Ａ ｎ型ＡｌＧａＡｓ系のＤＢＲゲート層
１０８Ｂ ｐ型ＡｌＧａＡｓ系の発光層
１１２ ｎ型ＡｌＧａＡｓ系のＤＢＲ層（カソード層）
１１４ ｎ型ＧａＡｓ系のコンタクト層
１１６ ゲート電極
１１８ カソード電極
【特許請求の範囲】
【請求項１】
基板と、
前記基板上に形成された第１導電型の第１半導体多層膜反射鏡と、
前記第１半導体多層膜反射鏡上に形成され、かつ、第３半導体多層膜反射鏡及び半導体発光層が積層されて成るゲート層と、
前記ゲート層上に形成された第２導電型の第２半導体多層膜反射鏡と、
を備えた発光サイリスタ。
【請求項２】
前記第３半導体多層膜反射鏡のバンドギャップの平均値が、前記第１半導体多層膜反射鏡のバンドギャップの平均値よりも小さくかつ、前記第２半導体多層膜反射鏡のバンドギャップの平均値よりも小さい、請求項１に記載の発光サイリスタ。
【請求項３】
前記ゲート層が、複数の前記第３半導体多層膜反射鏡を備え、複数の前記第３半導体多層膜反射鏡の各々の間に、前記半導体発光層が積層されて成る、請求項１または請求項２に記載の発光サイリスタ。
【請求項４】
前記半導体発光層は、非導電型の半導体層である、請求項１から請求項３のいずれか１項に記載の発光サイリスタ。
【請求項５】
前記請求項１から前記請求項４のいずれか１項に記載の発光サイリスタを光源として複数個備えた、光源ヘッド。
【請求項６】
感光体と、
前記感光体表面を帯電する帯電手段と、
前記請求項５に記載の光源ヘッドを備え、かつ前記帯電手段により帯電された前記感光体表面に静電潜像を形成するために前記光源ヘッドの出射光により露光する露光手段と、
前記露光手段により形成された前記静電潜像を現像する現像手段と、
前記現像手段により現像された前記静電潜像を定着する定着手段と、
を備えた画像形成装置。
【請求項１】
基板と、
前記基板上に形成された第１導電型の第１半導体多層膜反射鏡と、
前記第１半導体多層膜反射鏡上に形成され、かつ、第３半導体多層膜反射鏡及び半導体発光層が積層されて成るゲート層と、
前記ゲート層上に形成された第２導電型の第２半導体多層膜反射鏡と、
を備えた発光サイリスタ。
【請求項２】
前記第３半導体多層膜反射鏡のバンドギャップの平均値が、前記第１半導体多層膜反射鏡のバンドギャップの平均値よりも小さくかつ、前記第２半導体多層膜反射鏡のバンドギャップの平均値よりも小さい、請求項１に記載の発光サイリスタ。
【請求項３】
前記ゲート層が、複数の前記第３半導体多層膜反射鏡を備え、複数の前記第３半導体多層膜反射鏡の各々の間に、前記半導体発光層が積層されて成る、請求項１または請求項２に記載の発光サイリスタ。
【請求項４】
前記半導体発光層は、非導電型の半導体層である、請求項１から請求項３のいずれか１項に記載の発光サイリスタ。
【請求項５】
前記請求項１から前記請求項４のいずれか１項に記載の発光サイリスタを光源として複数個備えた、光源ヘッド。
【請求項６】
感光体と、
前記感光体表面を帯電する帯電手段と、
前記請求項５に記載の光源ヘッドを備え、かつ前記帯電手段により帯電された前記感光体表面に静電潜像を形成するために前記光源ヘッドの出射光により露光する露光手段と、
前記露光手段により形成された前記静電潜像を現像する現像手段と、
前記現像手段により現像された前記静電潜像を定着する定着手段と、
を備えた画像形成装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【公開番号】特開２０１２−２０４６７８（Ｐ２０１２−２０４６７８Ａ）
【公開日】平成２４年１０月２２日（２０１２．１０．２２）
【国際特許分類】
【出願番号】特願２０１１−６８８２７（Ｐ２０１１−６８８２７）
【出願日】平成２３年３月２５日（２０１１．３．２５）
【出願人】（０００００５４９６）富士ゼロックス株式会社 (21,908)
【Ｆターム（参考）】
【公開日】平成２４年１０月２２日（２０１２．１０．２２）
【国際特許分類】
【出願日】平成２３年３月２５日（２０１１．３．２５）
【出願人】（０００００５４９６）富士ゼロックス株式会社 (21,908)
【Ｆターム（参考）】
[ Back to top ]