発光素子、発光素子アレイ、光書込みヘッドおよび画像形成装置
【課題】発光効率を改善した発光素子を提供する。
【解決手段】発光サイリスタ10は、p型の半導体基板12と、p型の半導体多層膜反射鏡16と、p型の第1の半導体層18と、n型の第2の半導体層20と、p型の第3の半導体層22と、n型の第4の半導体層24と、半導体基板12の裏面に形成された裏面電極30と、第4の半導体層24上に形成された上部電極32とを有し、半導体多層膜反射鏡16は、選択的に酸化された酸化DBR16Aと、これに隣接する導電DBR16Bとを含み、酸化DBR16Aは、半導体基板による光の吸収を抑制し、導電DBR16Bは、半導体基板12と第1の半導体層18とを電気的に接続する。
【解決手段】発光サイリスタ10は、p型の半導体基板12と、p型の半導体多層膜反射鏡16と、p型の第1の半導体層18と、n型の第2の半導体層20と、p型の第3の半導体層22と、n型の第4の半導体層24と、半導体基板12の裏面に形成された裏面電極30と、第4の半導体層24上に形成された上部電極32とを有し、半導体多層膜反射鏡16は、選択的に酸化された酸化DBR16Aと、これに隣接する導電DBR16Bとを含み、酸化DBR16Aは、半導体基板による光の吸収を抑制し、導電DBR16Bは、半導体基板12と第1の半導体層18とを電気的に接続する。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、発光素子、発光素子アレイ、光書込みヘッドおよび画像形成装置に関する。
【背景技術】
【0002】
密着型イメージセンサやプリンタなどの書込みヘッドに、面発光素子アレイが利用されている。典型的な面発光素子アレイは、1つの基板上に線形に配列された複数の発光素子を集積して構成されている。面発光素子の代表的なものとして、発光ダイオード(LED)、発光サイリスタ、レーザダイオードが知られている。発光ダイオードでは、活性領域中の光放射は等方的であり、放射された光の一部分のみが最上部層から出射され、基板側に放射された光は基板に吸収されてしまう。そこで、基板上にDBRミラーを形成し、基板による吸収を減らし、発光ダイオードの発光効率を改善したものがある(特許文献1)。
【0003】
また、発光サイリスタは、化合物半導体層(GaAs、AlGaAsなど)の積層によりPNPN構造を形成し、ゲート電極にゲート電圧および/またはゲート電流を印加することで、アノード電極およびカソード電極から注入された電子−正孔の結合により発光させるものである。発光サイリスタの上部電極から注入されるキャリアの経路が上部電極から横方向にシフトされるように基板上に短絡電極を設け、かつ素子の直列抵抗の低減を図ったものがある(特許文献2)。このようなPNPN構造をもつ発光サイリスタアレイに自己走査機能を持たせ、各発光サイリスタを順次点灯させる自己走査型の発光素子アレイが実用化されている。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特開平5−275739号公報
【特許文献2】特開2007−250961号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
本発明は、発光効率を改善した発光素子および発光素子アレイを提供することを目的とする。
【課題を解決するための手段】
【0006】
請求項1は、第1導電型の半導体基板と、前記半導体基板上に形成された第1導電型の半導体多層膜反射鏡と、前記半導体多層膜反射鏡上に形成された第1導電型の第1の半導体層と、第1の半導体層上に形成された第1導電型と異なる第2導電型の第2の半導体層と、第2の半導体層上に形成された第1導電型の第3の半導体層と、第3の半導体層上に形成された第2導電型の第4の半導体層と、前記半導体基板の裏面に形成された第1の電極と、第4の半導体層上に形成された第2の電極とを有し、前記半導体多層膜反射鏡は、選択的に酸化された第1の酸化領域と第1の酸化領域に隣接する第1の導電領域とを含み、第1の導電領域は、前記半導体基板と第1の半導体層とを電気的に接続する、発光素子。
請求項2は、第1ないし第4の半導体層の少なくとも1つは電流狭窄部を含み、当該電流狭窄部は、選択的に酸化された第2の酸化領域と第2の酸化領域によって囲まれた第2の導電領域とを含み、第2の導電領域は、前記第1の酸化領域と重複する位置関係にある、請求項1に記載の発光素子。
請求項3は、前記電流狭窄部は、アノード側の半導体層に形成される、請求項2に記載の発光素子。
請求項4は、前記半導体多層膜反射鏡に含まれる少なくとも1つの半導体層の不純物濃度は、第1の半導体層の不純物濃度よりも高い、請求項1ないし3いずれか1つに記載の発光素子。
請求項5は、前記半導体多層膜反射鏡は、屈折率が相対的に高い高屈折率層と屈折率が相対的に低い低屈折率層の対を複数含み、前記第1の酸化領域は、少なくとも低屈折率層を酸化することにより形成される、請求項1ないし4いずれか1つに記載の記載の発光素子。
請求項6は、前記高屈折率層は、Al組成が相対的に低い低Al半導体層であり、前記低屈折率層は、Al組成が相対的に高Al半導体層である、請求項5に記載の発光素子。
請求項7は、前記半導体多層膜反射鏡の少なくとも1つの低屈折率層の不純物濃度は、第1の半導体層の不純物濃度よりも高い、請求項1ないし6いずれか1つに記載の発光素子。
請求項8は、前記半導体多層膜反射鏡の内、第1の半導体層に近接する半導体層の不純物濃度は、第1の半導体層の不純物濃度よりも高い、請求項7に記載の発光素子。
請求項9は、前記第1の酸化領域は、前記半導体多層膜反射鏡に至る穴から選択的に酸化される、請求項1ないし8いずれか1つに記載の発光素子。
請求項10は、前記第2の酸化領域は、前記半導体多層膜反射鏡上に形成された第1の柱状構造の側面から選択的に酸化される、請求項1ないし9いずれか1つに記載の発光素子。
請求項11は、前記第1の柱状構造上に第2の柱状構造が形成されるとき、第2の柱状構造は第4の半導体層を含み、前記第1の酸化領域は、第2の柱状構造と重複する位置関係にある、請求項1ないし10いずれか1つに記載の発光素子。
請求項12は、前記第1の酸化領域の第1の酸化距離は、前記第2の酸化領域の第2の酸化距離よりも大きい、請求項1ないし11いずれか1つに記載の発光素子。
請求項13は、第1導電型がp型であり、第2導電型がn型であるとき、前記電流狭窄層部は、第1の半導体層内に形成される、請求項1ないし12に記載の発光素子。
請求項14は、第1導電型がn型であり、第2導電型がp型であるとき、前記電流狭窄部は、第4の半導体層内に形成される、請求項1ないし12に記載の発光素子。
請求項15は、請求項1ないし14いずれか1つに記載の発光素子が前記半導体基板上にアレイ状に複数形成され、隣接する発光素子の間に前記第1の酸化領域を形成するための酸化用の穴が形成される、発光素子アレイ。
請求項16は、酸化用の穴は、隣接する発光素子の各々の第1の酸化領域を形成するために利用される、請求項15に記載の発光素子アレイ。
請求項17は、発光素子アレイは、自己走査型発光素子アレイである、請求項15または16に記載の発光素子アレイ。
請求項18は、請求項15ないし17いずれか1つに記載の発光素子アレイを用いた光書込みヘッド。
請求項19は、請求項18に記載の光書込みヘッドを備えた画像形成装置。
請求項20は、発光素子の製造方法であって、第1導電型の半導体基板、前記半導体基板上に形成された第1導電型の半導体多層膜反射鏡、前記半導体多層膜反射鏡上に形成された第1導電型の第1の半導体層、第1の半導体層上に形成された第1導電型と異なる第2導電型の第2の半導体層、第2の半導体層上に形成された第1導電型の第3の半導体層、および第3の半導体層上に形成された第2導電型の第4の半導体層を有する積層体を用意し、少なくとも第4の半導体層を含む第1の柱状構造を形成する工程と、前記第1の柱状構造の下方に少なくとも第1の半導体層を含む第2の柱状構造を形成するとともに前記半導体多層膜反射鏡に至る穴を形成する工程と、前記第2の柱状構造により露出された第1の半導体層内に選択的に酸化された領域を形成するとともに前記穴を介して露出された半導体多層膜反射鏡内に選択された酸化領域を同時に形成する工程と、を有する製造方法。
請求項21は、前記半導体多層膜反射鏡は、屈折率の高い高屈折率層と屈折率の低い低屈折率層の対を複数含み、少なくとも1つの低屈折率層の不純物濃度は、第1の半導体層の不純物濃度よりも高い、請求項20に記載の製造方法。
【発明の効果】
【0007】
請求項1によれば、第1の酸化領域を持たない半導体多層膜反射鏡と比較して、発光効率を向上させることができる。
請求項2によれば、電流狭窄部を持たない発光素子と比較して、発光効率を向上させることができる。
請求項3、13、14によれば、注入される正孔の密度を高くすることができる。
請求項4、7、8によれば、半導体基板と第1の半導体層との間の電気的抵抗を小さくすることができる。
請求項5、6によれば、低屈折率層と高屈折率層の屈折率差を大きくすることができる。
請求項9によれば、穴を形成しない場合と比較して、第1の酸化領域の形成を容易に行うことができる。
請求項10によれば、柱状構造を持たない場合と比較して第2の酸化領域の形成を容易に行うことができる。
請求項11によれば、発光効率を向上させることができる。
請求項12によれば、第1の酸化領域を第2の導電領域に対して重複させることができる。
請求項15によれば、酸化用の穴を形成しない場合と比較して、複数の発光素子の第1の酸化領域を容易に形成することができる。
請求項16によれば、発光素子の低抵抗化を図ることができる。
【図面の簡単な説明】
【0008】
【図1】本発明の第1の実施例に係る発光サイリスタの構造を示す模式図であり、図2のA−A線の概略断面図である。
【図2】本発明の第1の実施例に係る発光サイリスタアレイの概略平面図である。
【図3】本発明の第1の実施例に係る発光サイリスタの他の構成例を示す図である。
【図4】本発明の第2の実施例に係る発光サイリスタアレイの概略平面図である。
【図4A】本発明の第3の実施例に係る発光サイリスタの半導体多層膜反射鏡の構成を示す断面図である。
【図4B】本発明の第3の実施例に係る他の半導体多層膜反射鏡の構成を示す断面図である。
【図5】本発明の第1の実施例に係る発光サイリスタの製造工程の一例を示す図である。
【図6】本発明の第1の実施例に係る発光サイリスタの製造工程の一例を示す図である。
【図6A】本発明の実施例に係る発光サイリスタの他の製造工程の一例を示す図である。
【図6B】本発明の実施例に係る発光サイリスタの他の製造工程の一例を示す図である。
【図7】本実施例の発光素子アレイの概略平面図である。
【図8】本実施例の自己走査型発光素子アレイを適用した光書込みヘッドの構造を示す例である。
【図9】本実施例の自己走査型発光素子アレイを用いた光書込みヘッドを光プリンタに適用した例である。
【発明を実施するための形態】
【0009】
次に、本発明の実施の形態について図面を参照して説明する。本実施の態様では、面発光素子として発光サイリスタおよび発光サイリスタアレイを例示する。なお、図面のスケールは、発明の特徴を分かり易くするために強調しており、必ずしも実際のデバイスのスケールと同一ではないことに留意すべきである。
【実施例】
【0010】
図1は、本発明の第1の実施例に係る発光サイリスタの模式的な構成を示す断面図、図2は、本発明の第1の実施例に係る発光サイリスタアレイの平面図である。図2には、線形に配列された4つの発光サイリスタアレイが例示され、図1は、図2のA−A線断面図に示された1つの発光サイリスタ10を例示している。
【0011】
本実施例の発光サイリスタ10は、p型の半導体基板12上に、p型のバッファ層14、p型の半導体多層膜反射鏡16と、p型の第1の半導体層18、n型の第2の半導体層20、p型の第3の半導体層22、n型の第4の半導体層24を順にエピタキシャル成長で積層して形成される。半導体基板12およびこれに積層される半導体層は、III−V族の化合物半導体により構成されるが、ここでは、半導体基板12およびこれに積層される半導体層は、GaAsまたはAlGaAs系から構成される。
【0012】
半導体基板12の裏面には、アノード側の電極として裏面電極30が形成され、第4の半導体層24上には、カソード側の電極として上部電極32が形成される。発光サイリスタの全面は、SiON等の絶縁膜により覆われるが、ここでは、メサM1およびメサM2を覆う絶縁膜34(図中、鎖線で示す)が示されている。上部電極32は、絶縁膜34に形成されたコンタクトホール33を介してその上層である金属配線32A(図2を参照)に接続される。第3の半導体層22には、ここには図示されないが、ゲート電極が電気的に接続され、ゲート電極には、発光サイリスタを自己走査させるための駆動信号が印加される。
【0013】
p型のGaAs基板12上には、好ましくはp型のGaAsバッファ層14が形成され、バッファ層14上には、分布ブラック型反射鏡(Distributed Bragg Reflector:以下、DBRという)を構成するp型の半導体多層膜反射鏡16が形成される。半導体多層膜反射鏡16は、屈折率が高い半導体層と屈折率が低い半導体層の対を複数積層して構成される。本例では、高屈折率層としてAl組成が低い低Al半導体層と、低屈折率層としてAl組成が高い高Al半導体層を用い、例えば、低Al半導体層は、Al組成比が30%程度のAl0.3Ga0.7Asから構成され、高Al半導体層は、例えばAlAsから構成される。但し、高Al半導体層は、例えば、Al組成比が98%以上のAl0.98Ga0.02Asから構成されるものであってもよい。好ましくは、高屈折率層および低屈折率層の膜厚は、発光サイリスタが出力する光の中心波長をλとしたとき、λ/4nr(nrは媒質の屈折率)である。但し、低屈折率層のnrは、酸化後、つまり、AlxOyの屈折率である。
【0014】
半導体多層膜反射鏡16の反射率は、高屈折率層と低屈折率層との屈折率差に依存し、すなわち、屈折率差が大きいほど、反射率が大きくなる。AlAsの屈折率は、約3であり、Al0.3Ga0.7As層の屈折率は、約3.4であり、屈折率差は、約0.4であるが、AlAsは、酸化されるとその屈折率が約1.7に低下するので、酸化されたAlAsを用いれば、より大きな屈折率差を得ることができ、これにより、少ないペア数で半導体多層膜反射鏡14の反射率を大きくすることができる。
【0015】
本実施例では、半導体多層膜反射鏡16は、その一部が酸化された酸化DBR16Aと、酸化DBR16Aに隣接する導電DBR16Bとを有する。発光サイリスタアレイを製造するときに、図2に示すように、半導体多層膜反射鏡16に至る穴40A、40Bが形成され、当該穴40A、40Bによって半導体多層膜反射鏡16の一部が露出される。酸化は、この穴によって露出された部分を利用して行われる。半導体多層膜反射鏡16を酸化するとき、AlAsの酸化速度は、低Al組成のAl0.3Ga0.7Asよりも著しく速いため、実質的にAlAsの酸化時間を制御することで、所望の大きさの酸化DBR16Aを得ることができる。最終的に、酸化DBR16Aは、AlAsの酸化層(AlxOy)と低Al組成のAl0.3Ga0.7Asのペアに置換される。
【0016】
図2の一点鎖線で示す円Q1、Q2は、穴40Aを介して半導体多層膜反射鏡16が酸化されたときの酸化距離を示し、言い換えれば、酸化DBR16Aと導電DBR16Bとの境界を示す。穴40Aは、隣接する2つの発光サイリスタの間に形成され、1つの穴40Aを利用して2つの発光サイリスタの酸化DBR16Aがそれぞれ形成される。Q3、Q4は、穴40Bを介して半導体多層膜反射鏡16が酸化されたときの酸化距離であり、これらの酸化によって、サイリスタ10−3、10−4の酸化DBR16Aが形成される。
【0017】
こうして得られた酸化DBR16Bは、少ないペア数、例えば、3ないし5ペアで、99%の反射率を得ることが可能になる。また、発光サイリスタ10は、半導体レーザと異なり、比較的広帯域の波長の光を生成するが、酸化DBR16Aは、このような広帯域の波長に対しても高反射率を提供する。酸化DBR16Aは、後述するように、電流狭窄部26の導電領域26Bと全体または一部が重複するように形成される。あるいは、メサM2と重複するように形成されてもよい。また、半導体多層膜反射鏡16のうち、酸化されなかった部分、すなわち導電DBR16Bは、半導体基板12と第1の半導体層18との間の電気的接続を提供する。
【0018】
第1の半導体層18は、p型のAlGaAsから構成され、その内部に、基板の主面と平行な面内に延在するp型のAlAsから成る電流狭窄部26を有する。すなわち、第1の半導体層18は、下部AlGaAs層18Aと、その上に形成される電流狭窄部26と、その上に形成される上部AlGaAs層18Bとからなる多層構造を有する。発光サイリスタアレイを製造するとき、半導体多層膜反射鏡16上に、矩形状のメサM1が形成され、当該メサM1によって電流狭窄部26の側面が露出される。電流狭窄部26には、メサM1の側面から選択的に酸化された酸化領域26Aと、当該酸化領域26Aによって囲まれた導電領域26Bとが形成される。導電領域26Bは、酸化DBR16Aと全体またはその一部が重複するように、言い換えれば、導電領域26Bと酸化DBR16Aとが対向するように、酸化DBR16Aおよび/または酸化領域26Aの酸化が制御される。さらに好ましくは、導電領域26Bは、メサM1上のメサM2の径またはサイズよりも小さくなるように形成される。アノードから注入されたキャリア(正孔)は、面積を制限された導電領域26Bを通過することになるため、第2の半導体層20へ注入されるキャリア密度を高めることができる。なお、電流狭窄部26は、必ずしもAlAsに限らず、Al組成比が98%以上のAl0.98Ga0.02Asから構成されるものであってもよい。
【0019】
第1の半導体層18上には、n型のAlGaAsから成る第2の半導体層20が所定の膜厚で形成され、第2の半導体層20上には、p型のAlGaAsから成る第3の半導体層22が所定の膜厚で形成される。さらに第3の半導体層22上には、n型のAlGaAsから成る第4の半導体層24が所定の膜厚で形成される。第4の半導体層24は、メサM1上に矩形状のメサM2が形成されるようにエッチングされ、メサM2によって露出された第3の半導体層22にはゲート電極(図示省略)が電気的に接続される。好ましくはメサM2は、電流狭窄部26の導電領域26Bと重複する位置、言い換えれば、メサM2の中心が導電領域26Bの中心に略一致される。
【0020】
第4の半導体層24上には、カソード電極としての上部電極32が形成される。なお、第4の半導体層24には、不純物濃度が高いn型のGaAsコンタクト層24Aを形成してもよい。また、上部電極32は、電流狭窄部26の導電領域26Bと重複しないようリング形状に配置しても良く、より一層発光光量を高めることが可能となる。裏面電極30、上部電極32およびゲート電極は、例えばリフトオフにより、Au、AuGe、Ni,Ti、Moなどの金属材料を単層または積層して形成される。
【0021】
裏面電極30および上部電極32に順方向バイアスが印加され、ゲート電極に駆動信号を印加されると、アノード側から注入されたキャリア(正孔)は、導電DBR16Bを介して第1の半導体層18へ注入され、さらにこのキャリアは、電流狭窄部26によってキャリア密度が高められた状態で、第2の半導体層20へ注入され、カソード側から注入された電子と結合される。電流狭窄部26の導電領域26Bは、メサM1の周辺にキャリア(正孔)が注入されることを抑制し、上部電極32の直下であるメサM1の中心付近でのキャリア密度が増加される。これにより、メサM1の中心付近での発光が強まり、その光の中で基板方向に向かう光の大部分は、酸化DBR16Aによって上部電極側に向けて反射され、基板での吸収が抑制される。こうして、発光サイリスタの発光効率が向上され、光強度の高い光を最上層から得ることができる。
【0022】
図2には、発光サイリスタアレイの一部として4つの発光サイリスタ10−1〜10−4が例示されている。隣接する発光サイリスタ間に酸化用の矩形状の穴40A、40Bが形成される。穴40Aは、発光サイリスタ10−1と10−2のメサM1間に配置され、ここでは、メサM1のコーナー近傍に形成される。破線で示す円Q1は、穴40Aを介して発光サイリスタ10−1に形成される酸化DBR16Aの範囲であり、円Q2は、穴40Aを介して発光発光サイリスタ10−2に形成される酸化DBR16Aの範囲である。一方、矩形状の破線Kは、第1の半導体層18の電流狭窄部26の酸化領域26Aと導電領域26Bとの境界を示し、これは、メサM1の外形を反映した平面形状となる。発光サイリスタ10−1に着目すると、その導電領域26Bは、Q1で示す酸化DBR16Aと重複する位置関係にある。また、発光サイリスタ10−2の導電領域26Bは、Q2で示す酸化DBR16Aと重複する位置関係にある。この重複関係は、発光サイリスタ10−3、10−4についても同様である。なお、重複する位置関係とは、半導体基板を真上方向から見たときに、酸化DBR16Aと導電領域26Bとが全体的にまたはその一部が重なり合うような位置にあることをいう。
【0023】
発光サイリスタ10−1〜10−4のメサM2上には、カソード側の上部電極32が形成され、各上部電極32は、発光サイリスタの配列方向と平行に延在する金属配線32Aに接続される。
【0024】
図3は、本発明の第1の実施例に係る発光サイリスタの他の構成例を示す図である。本例の発光サイリスタ10Aは、n型のGaAs半導体基板を有する点で、図1に示す発光サイリスタ10と異なる。本例の発光サイリスタ10Aは、n型のGaAs半導体基板12上に、n型のGaAsバッファ層14、酸化DBR16Aおよびn型の導電DBR16Bを含む半導体多層膜反射鏡16、n型のGaAsから成る第1の半導体層18、p型のGaAsから成る第2の半導体層20、n型のGaAsから成る第3の半導体層22、およびp型のGaAsを含む第4の半導体層24を有する。電流狭窄部26は、アノード層である第4の半導体層24内に形成され、例えば、p型のAlAsから構成される。電流狭窄部26は、メサM2の側面から選択的に酸化された酸化領域26Aとこれに囲まれた導電領域26Bとを有する。そして、アノード側の上部電極32から注入されたキャリア(正孔)の導電通路を狭窄し、第3の半導体層22へ注入されるキャリア密度を増加させる。ここでも、電流狭窄部26の導電領域26Bは、酸化DBR16Aと重複する位置関係にある。正孔は、電子と比べて移動度が低いので、アノード側に電流狭窄部を設けることで、より効果的に正孔と電子の結合確率を向上させることができる。但し、n型の半導体層に電流狭窄部を形成することも可能である。
【0025】
次に、本発明の第2の実施例に係る発光サイリスタアレイの概略平面図を図4に示す。
第2の実施例では、酸化用の穴40A、40B、40Cが、隣接する発光サイリスタ10−2〜10−4の間に形成されるが、その形成される位置は、メサM1の略中心Cを通る線上にある。メサM1の平面視が矩形状であるとき、その対角線の交点が中心Cとなる。破線で示す円Q1〜Q6は、穴40A〜40Cを利用したときの酸化DBR16Aの範囲を示している。1つの発光サイリスタの酸化DBR16Aは、その両側に位置する穴からの酸化によって形成される。ここで、発光サイリスタ10−2に着目すると、発光サイリスタ10−2の酸化DBR16Aは、穴40Aを利用したときの酸化距離であるQ2、穴40Bを利用したときの酸化距離であるQ3によって決定される。一方、発光サイリスタ10−2の電流狭窄部26の酸化領域26Aと導電領域26Bの境界は、矩形状の破線Kで表されている。この導電領域26Bは、第1の実施例のときと同様に、その全体が酸化DBR16Aと重複する位置関係にある。
【0026】
第2の実施例では、酸化DBR16Aが両側に位置する2つの穴を略中心とする酸化によって形成されるため、Q1〜Q6で示す酸化距離を第1の実施例のときよりも小さくすることができる。このことは、半導体多層膜反射鏡16の導電DBR16Bの面積が増加することになるので、発光サイリスタの低抵抗化を図ることができる。さらに、両側の穴から酸化することで、半導体多層膜反射鏡16には、メサM1内に2つの導電DBR16Bが残されるため(図4を参照)、第1の半導体層18の両側からキャリアが注入され、効果的に電流狭窄部26によってキャリア密度が向上され、かつ半導体基板12と第1の半導体層18との間の電気的抵抗を低減することができる。
【0027】
次に、本発明の第3の実施例に係る発光サイリスタについて説明する。図1、図3に示したように、半導体多層膜反射鏡16には、酸化DBR16Aと導電DBR16Bが形成され、第1の半導体層18は、導電DBR16Bを介して半導体基板12に電気的に接続される。ここで、導電DBR16Bを通る電流経路が狭くなったり、あるいはメサM1の形成により残された第1の半導体層(アノード層)18の膜厚が薄くなると、高抵抗化してしまう。しかしながら、第1の半導体層18のドーピングレベルを高くしてしまうと、不純物による光吸収等の問題が発生してしまうため、第1の半導体層18のドーピングレベルを高くすることができない。そこで、第3の実施例では、半導体多層膜反射鏡16内の被酸化層の不純物ドーピングのレベルを高くすることで、半導体多層膜反射鏡16内の被酸化層のキャリアを第1の半導体層18に流れ易くし、電流経路の低抵抗化を図る。また、被酸化層が酸化されると不純物による光吸収はなくなるので、発光領域下部での光吸収の増加は生じない。
【0028】
図4Aは、第3の実施例による発光サイリスタに用いられる半導体多層膜反射鏡16の断面を示している。半導体多層膜反射鏡16は、Al組成の高い低屈折率層200と、Al組成の低い高屈折率層210のペアを複数積層して構成される。好ましい態様では、低屈折率層200は、AlAs層から構成され、低屈折率層200の不純物のドーピングレベルは、高屈折率層210のドーピングレベルに比べて大きくされ、かつ第1の半導体層18のドーピングレベルよりも大きくされる。低屈折率層200のドーピングレベルは、例えば、1×1018〜1×1019cm-3である。半導体多層膜反射鏡16に酸化DBR16Aが形成されたとき、低屈折率層200は、AlxOyに変換されるため、不純物による光の吸収は事実上なくなる。従って、生成された光は、吸収されることなく酸化DBR16Aによって効率よく上方へ向けて反射され、他方、導電DBR16B内の低屈折率層200のキャリアが第1の半導体層18へ流れるため低抵抗化が図られる。なお、低屈折率層200は、Gaがわずかに入ったAlGaAs層であってもよい。
【0029】
第3の実施例の変形例を図4Bに示す。この変形例では、半導体多層膜反射鏡16は、高濃度に不純物がドーピングされた低屈折率層200と、高濃度に不純物がドーピングされていない低屈折率層200Aとを含んで構成される。図の例では、第1の半導体層18に近接する3つのAlAs層200Aが高濃度にドーピングされている。ドーピング濃度は、例えば、5×1018〜1×1019cm-3である。この場合にも、高反射層としての酸化DBR16Aと低抵抗の導電DBR16Bを提供することができる。
【0030】
次に、本発明の第1の実施例に係る発光サイリスタアレイの製造方法について説明する。まず、図5(a)に示すように、MOCVDにより、p型のGaAs基板12上に、p型のGaAsバッファ層14、p型のAlAs層およびAl0.3Ga0.7As層の複数ペアを含む半導体多層膜反射鏡16、p型下部GaAs層18A、p型のAlAs層からなる電流狭窄部26、p型上部GaAs層18B、n型のGaAsの第2の半導体層20、p型のGaAsの第3の半導体層、およびn型のGaAsの第4の半導体層24が形成される。
【0031】
次に、図5(b)に示すように、第4の半導体層24上に矩形状のマスクパターン50が形成され、当該マスクパターン50を用いて第3の半導体層22が露出する程度に異方性エッチングが行われ、矩形状のメサM2が形成される。次に、マスク50を除去した後、図6(a)に示すように、第4の半導体層24および第3の半導体層の一部を覆うようにマスクパターン52が形成され、マスクパターン52を用いて第3の半導体層22から第1の半導体層18に至るまで半導体層が異方性エッチングが行われ、矩形状のメサM2が形成される。
【0032】
次に、電流狭窄部26の酸化が行われる。半導体ウエハを例えば340度程度の酸化雰囲気に晒すことで、電流狭窄部28には、メサM1の側面から選択的に酸化された酸化領域26Aが形成される。次に、マスクパターン52を除去し、メサM1およびメサM2を覆いかつ酸化用の穴40A(40B)を形成するためのマスクパターン54が形成され、マスクパターン54を用いて酸化用の穴40Aが形成される。酸化用の穴40Aは、少なくとも半導体多層膜反射鏡16に到達する深さを有していれば良い。半導体ウエハを再び酸化処理することで、半導体多層膜反射鏡16には、図6(b)に示すように、穴40Aを起点とする酸化DBR16Aが形成される。この酸化DBR16Aは、電流狭窄部26の導電領域26Bの全体または一部と重複するように酸化制御される。
【0033】
なお、上記の製造方法は、電流狭窄部26と半導体多層膜反射鏡16の酸化工程を別々に行う例を示したが、これらの酸化工程は同時に行われるものであってもよい。酸化を同時に行う工程を図6A、図6Bに示す。先ず、図5(a)および図5(b)に示す工程においてメサM2を形成し、次いで、図6A(a)に示すように、所定のフォトリソ工程を用いてマスクパターン56を形成し、2回目のエッチングを行う。このエッチングにより第3の半導体層22内に、酸化用の穴40A、40Bを形成するためのトレンチ41を形成する。次いで、マスクパターン56を除去した後、図6A(b)に示すようなマスクパターン58を形成し、トレンチ41を介して穴40Aを形成するとともに、メサM1が形成される。次いで、酸化工程により、メサM1の側面から第1の半導体層18内に酸化領域26Aが形成され、同時に、穴40Aを介して半導体多層膜反射鏡16内に酸化DBR16Aが同時に形成される。
【0034】
ここで、酸化領域26Aは、メサM1の側面から酸化されるのに対し酸化DBR16Aは、穴40Aから酸化されるため、酸化DBR16Aが導電領域26Bと重複する位置関係にあるためには、酸化DBR16Aの酸化距離は、酸化領域26Aの酸化距離よりも大きくする必要がある。被酸化Al層の酸化速度は、その膜厚およびAl組成に依存する。つまり、膜厚が厚い方が酸化速度が速く、Al組成が高い方が酸化速度が速い。そこで、酸化DBR16Aの膜厚もしくはAl組成を、酸化領域26Aよりも大きくすることで、酸化DBR16Aの酸化距離を酸化領域26Aの酸化距離よりも大きくすることができる。
【0035】
上記実施例では、柱状構造としてのメサM1、M2が矩形状である例を示したが、メサM1、M2は、他の形状、例えば円柱状であってもよく、メサM1、M2の大きさも、上部電極32の大きさや電流狭窄部26の導電領域26Bの大きさ等に応じて適宜選択し得る。さらに、酸化用の穴40A〜40Cは、矩形状である例を示したが、これ以外の形状、例えば円形状であってもよい。さらに上記実施例では、発光サイリスタが1次元方向に配置される例を示したが、発光サイリスタが2次元に配列されるアレイであってもよい。
【0036】
図7は、本実施例の発光サイリスタを有する自己走査型発光素子アレイの概略平面図である。同図に示すように、単一の半導体基板上には、複数の発光サイリスタ10−1、10−2・・・10−nと、各発光サイリスタを走査するシフト部60が形成されている。複数の発光サイリスタ10−1〜10−nは、線形に配列され、各発光サイリスタのカソード電極32は、これと直交する方向に延在する主配線層32Aに接続される。主配線層32Aは、発光サイリスタの配列方向に平行に延在する。各発光サイリスタのゲート電極34−1、34−2・・・34−nは、シフト部60からの駆動信号62−1、62−2、・・・62−nにそれぞれ接続される。駆動信号をゲート電極に印加することで、発光サイリスタが順次走査される。なお、シフト部の構成は、発光サイリスタと同様のサイリスタを用いることができ、例えば特開平1−238962号に記載されている。
【0037】
以上のような自己走査型発光素子アレイは、例えば、光プリンタの光書込みヘッドに用いられる。図8に、自己走査型発光素子アレイを用いた光書込みヘッドの一例を示す。チップ実装基板70上に、発光サイリスタを列状に配置した複数個の発光素子アレイチップ71が、主走査方向に実装され、発光素子アレイチップ71の発光素子が発光する光の光路上には、主走査方向に長尺な正立等倍のロッドレンズアレイ72が、樹脂ハウジング73により固定されている。ロッドレンズアレイ72の光軸上には、感光ドラム74が設けられる。また、チップ実装基板70の下地には発光素子アレイチップ71の熱を放出するためのヒートシンク75が設けられ、ハウジング73とヒートシンク75は、チップ実装基板70を間に挟んで止め金具76により固定されている。
【0038】
図8に示す光書込みヘッドを用いた光プリンタを図9に示す。光プリンタには、光書込みヘッド100が設置される。円筒形の感光ドラム102の表面に、アモルファスSi等の光導電性を持つ材料(感光体)が作られている。このドラムはプリントの速度で回転している。回転しているドラムの感光体表面を、帯電器104で一様に帯電させる。そして、光書込みヘッド100で、印字するドットイメージの光を感光体上に照射し、光の当たったところの帯電を中和し、潜像を形成する。続いて、現像器106で感光体上の帯電状態にしたがって、トナーを感光体上につける。そして、転写器108でカセット110中から送られてきた用紙112上に、トナーを転写する。用紙は、定着器114にて熱等を加えられ定着され、スタッカ116に送られる。一方、転写の終了したドラムは、消去ランプ118で帯電が全面にわたって中和され、清掃器120で残ったトナーが除去される。このような光書込みヘッドは、プリンタのみならずファクシミリ,複写機などの画像形成装置にも利用することができる。
【0039】
以上、本発明の好ましい実施の形態について詳述したが、本発明は、特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【符号の説明】
【0040】
10、10A:発光サイリスタ
12:半導体基板
14:バッファ層
16:半導体多層膜反射鏡
16A:酸化DBR
16B:導電DBR
18:第1の半導体層
20:第2の半導体層
22:第3の半導体層
24:第4の半導体層
24A:コンタクト層
26:電流狭窄部
26A:酸化領域
26B:導電領域
30:裏面電極
32:上部電極
40A、40B:酸化用の穴
M1、M2:メサ
Q1〜Q6:酸化DBRの範囲
K:電流狭窄部の酸化領域の境界
200,200A:低屈折率層
210:高屈折率層
【技術分野】
【0001】
本発明は、発光素子、発光素子アレイ、光書込みヘッドおよび画像形成装置に関する。
【背景技術】
【0002】
密着型イメージセンサやプリンタなどの書込みヘッドに、面発光素子アレイが利用されている。典型的な面発光素子アレイは、1つの基板上に線形に配列された複数の発光素子を集積して構成されている。面発光素子の代表的なものとして、発光ダイオード(LED)、発光サイリスタ、レーザダイオードが知られている。発光ダイオードでは、活性領域中の光放射は等方的であり、放射された光の一部分のみが最上部層から出射され、基板側に放射された光は基板に吸収されてしまう。そこで、基板上にDBRミラーを形成し、基板による吸収を減らし、発光ダイオードの発光効率を改善したものがある(特許文献1)。
【0003】
また、発光サイリスタは、化合物半導体層(GaAs、AlGaAsなど)の積層によりPNPN構造を形成し、ゲート電極にゲート電圧および/またはゲート電流を印加することで、アノード電極およびカソード電極から注入された電子−正孔の結合により発光させるものである。発光サイリスタの上部電極から注入されるキャリアの経路が上部電極から横方向にシフトされるように基板上に短絡電極を設け、かつ素子の直列抵抗の低減を図ったものがある(特許文献2)。このようなPNPN構造をもつ発光サイリスタアレイに自己走査機能を持たせ、各発光サイリスタを順次点灯させる自己走査型の発光素子アレイが実用化されている。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特開平5−275739号公報
【特許文献2】特開2007−250961号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
本発明は、発光効率を改善した発光素子および発光素子アレイを提供することを目的とする。
【課題を解決するための手段】
【0006】
請求項1は、第1導電型の半導体基板と、前記半導体基板上に形成された第1導電型の半導体多層膜反射鏡と、前記半導体多層膜反射鏡上に形成された第1導電型の第1の半導体層と、第1の半導体層上に形成された第1導電型と異なる第2導電型の第2の半導体層と、第2の半導体層上に形成された第1導電型の第3の半導体層と、第3の半導体層上に形成された第2導電型の第4の半導体層と、前記半導体基板の裏面に形成された第1の電極と、第4の半導体層上に形成された第2の電極とを有し、前記半導体多層膜反射鏡は、選択的に酸化された第1の酸化領域と第1の酸化領域に隣接する第1の導電領域とを含み、第1の導電領域は、前記半導体基板と第1の半導体層とを電気的に接続する、発光素子。
請求項2は、第1ないし第4の半導体層の少なくとも1つは電流狭窄部を含み、当該電流狭窄部は、選択的に酸化された第2の酸化領域と第2の酸化領域によって囲まれた第2の導電領域とを含み、第2の導電領域は、前記第1の酸化領域と重複する位置関係にある、請求項1に記載の発光素子。
請求項3は、前記電流狭窄部は、アノード側の半導体層に形成される、請求項2に記載の発光素子。
請求項4は、前記半導体多層膜反射鏡に含まれる少なくとも1つの半導体層の不純物濃度は、第1の半導体層の不純物濃度よりも高い、請求項1ないし3いずれか1つに記載の発光素子。
請求項5は、前記半導体多層膜反射鏡は、屈折率が相対的に高い高屈折率層と屈折率が相対的に低い低屈折率層の対を複数含み、前記第1の酸化領域は、少なくとも低屈折率層を酸化することにより形成される、請求項1ないし4いずれか1つに記載の記載の発光素子。
請求項6は、前記高屈折率層は、Al組成が相対的に低い低Al半導体層であり、前記低屈折率層は、Al組成が相対的に高Al半導体層である、請求項5に記載の発光素子。
請求項7は、前記半導体多層膜反射鏡の少なくとも1つの低屈折率層の不純物濃度は、第1の半導体層の不純物濃度よりも高い、請求項1ないし6いずれか1つに記載の発光素子。
請求項8は、前記半導体多層膜反射鏡の内、第1の半導体層に近接する半導体層の不純物濃度は、第1の半導体層の不純物濃度よりも高い、請求項7に記載の発光素子。
請求項9は、前記第1の酸化領域は、前記半導体多層膜反射鏡に至る穴から選択的に酸化される、請求項1ないし8いずれか1つに記載の発光素子。
請求項10は、前記第2の酸化領域は、前記半導体多層膜反射鏡上に形成された第1の柱状構造の側面から選択的に酸化される、請求項1ないし9いずれか1つに記載の発光素子。
請求項11は、前記第1の柱状構造上に第2の柱状構造が形成されるとき、第2の柱状構造は第4の半導体層を含み、前記第1の酸化領域は、第2の柱状構造と重複する位置関係にある、請求項1ないし10いずれか1つに記載の発光素子。
請求項12は、前記第1の酸化領域の第1の酸化距離は、前記第2の酸化領域の第2の酸化距離よりも大きい、請求項1ないし11いずれか1つに記載の発光素子。
請求項13は、第1導電型がp型であり、第2導電型がn型であるとき、前記電流狭窄層部は、第1の半導体層内に形成される、請求項1ないし12に記載の発光素子。
請求項14は、第1導電型がn型であり、第2導電型がp型であるとき、前記電流狭窄部は、第4の半導体層内に形成される、請求項1ないし12に記載の発光素子。
請求項15は、請求項1ないし14いずれか1つに記載の発光素子が前記半導体基板上にアレイ状に複数形成され、隣接する発光素子の間に前記第1の酸化領域を形成するための酸化用の穴が形成される、発光素子アレイ。
請求項16は、酸化用の穴は、隣接する発光素子の各々の第1の酸化領域を形成するために利用される、請求項15に記載の発光素子アレイ。
請求項17は、発光素子アレイは、自己走査型発光素子アレイである、請求項15または16に記載の発光素子アレイ。
請求項18は、請求項15ないし17いずれか1つに記載の発光素子アレイを用いた光書込みヘッド。
請求項19は、請求項18に記載の光書込みヘッドを備えた画像形成装置。
請求項20は、発光素子の製造方法であって、第1導電型の半導体基板、前記半導体基板上に形成された第1導電型の半導体多層膜反射鏡、前記半導体多層膜反射鏡上に形成された第1導電型の第1の半導体層、第1の半導体層上に形成された第1導電型と異なる第2導電型の第2の半導体層、第2の半導体層上に形成された第1導電型の第3の半導体層、および第3の半導体層上に形成された第2導電型の第4の半導体層を有する積層体を用意し、少なくとも第4の半導体層を含む第1の柱状構造を形成する工程と、前記第1の柱状構造の下方に少なくとも第1の半導体層を含む第2の柱状構造を形成するとともに前記半導体多層膜反射鏡に至る穴を形成する工程と、前記第2の柱状構造により露出された第1の半導体層内に選択的に酸化された領域を形成するとともに前記穴を介して露出された半導体多層膜反射鏡内に選択された酸化領域を同時に形成する工程と、を有する製造方法。
請求項21は、前記半導体多層膜反射鏡は、屈折率の高い高屈折率層と屈折率の低い低屈折率層の対を複数含み、少なくとも1つの低屈折率層の不純物濃度は、第1の半導体層の不純物濃度よりも高い、請求項20に記載の製造方法。
【発明の効果】
【0007】
請求項1によれば、第1の酸化領域を持たない半導体多層膜反射鏡と比較して、発光効率を向上させることができる。
請求項2によれば、電流狭窄部を持たない発光素子と比較して、発光効率を向上させることができる。
請求項3、13、14によれば、注入される正孔の密度を高くすることができる。
請求項4、7、8によれば、半導体基板と第1の半導体層との間の電気的抵抗を小さくすることができる。
請求項5、6によれば、低屈折率層と高屈折率層の屈折率差を大きくすることができる。
請求項9によれば、穴を形成しない場合と比較して、第1の酸化領域の形成を容易に行うことができる。
請求項10によれば、柱状構造を持たない場合と比較して第2の酸化領域の形成を容易に行うことができる。
請求項11によれば、発光効率を向上させることができる。
請求項12によれば、第1の酸化領域を第2の導電領域に対して重複させることができる。
請求項15によれば、酸化用の穴を形成しない場合と比較して、複数の発光素子の第1の酸化領域を容易に形成することができる。
請求項16によれば、発光素子の低抵抗化を図ることができる。
【図面の簡単な説明】
【0008】
【図1】本発明の第1の実施例に係る発光サイリスタの構造を示す模式図であり、図2のA−A線の概略断面図である。
【図2】本発明の第1の実施例に係る発光サイリスタアレイの概略平面図である。
【図3】本発明の第1の実施例に係る発光サイリスタの他の構成例を示す図である。
【図4】本発明の第2の実施例に係る発光サイリスタアレイの概略平面図である。
【図4A】本発明の第3の実施例に係る発光サイリスタの半導体多層膜反射鏡の構成を示す断面図である。
【図4B】本発明の第3の実施例に係る他の半導体多層膜反射鏡の構成を示す断面図である。
【図5】本発明の第1の実施例に係る発光サイリスタの製造工程の一例を示す図である。
【図6】本発明の第1の実施例に係る発光サイリスタの製造工程の一例を示す図である。
【図6A】本発明の実施例に係る発光サイリスタの他の製造工程の一例を示す図である。
【図6B】本発明の実施例に係る発光サイリスタの他の製造工程の一例を示す図である。
【図7】本実施例の発光素子アレイの概略平面図である。
【図8】本実施例の自己走査型発光素子アレイを適用した光書込みヘッドの構造を示す例である。
【図9】本実施例の自己走査型発光素子アレイを用いた光書込みヘッドを光プリンタに適用した例である。
【発明を実施するための形態】
【0009】
次に、本発明の実施の形態について図面を参照して説明する。本実施の態様では、面発光素子として発光サイリスタおよび発光サイリスタアレイを例示する。なお、図面のスケールは、発明の特徴を分かり易くするために強調しており、必ずしも実際のデバイスのスケールと同一ではないことに留意すべきである。
【実施例】
【0010】
図1は、本発明の第1の実施例に係る発光サイリスタの模式的な構成を示す断面図、図2は、本発明の第1の実施例に係る発光サイリスタアレイの平面図である。図2には、線形に配列された4つの発光サイリスタアレイが例示され、図1は、図2のA−A線断面図に示された1つの発光サイリスタ10を例示している。
【0011】
本実施例の発光サイリスタ10は、p型の半導体基板12上に、p型のバッファ層14、p型の半導体多層膜反射鏡16と、p型の第1の半導体層18、n型の第2の半導体層20、p型の第3の半導体層22、n型の第4の半導体層24を順にエピタキシャル成長で積層して形成される。半導体基板12およびこれに積層される半導体層は、III−V族の化合物半導体により構成されるが、ここでは、半導体基板12およびこれに積層される半導体層は、GaAsまたはAlGaAs系から構成される。
【0012】
半導体基板12の裏面には、アノード側の電極として裏面電極30が形成され、第4の半導体層24上には、カソード側の電極として上部電極32が形成される。発光サイリスタの全面は、SiON等の絶縁膜により覆われるが、ここでは、メサM1およびメサM2を覆う絶縁膜34(図中、鎖線で示す)が示されている。上部電極32は、絶縁膜34に形成されたコンタクトホール33を介してその上層である金属配線32A(図2を参照)に接続される。第3の半導体層22には、ここには図示されないが、ゲート電極が電気的に接続され、ゲート電極には、発光サイリスタを自己走査させるための駆動信号が印加される。
【0013】
p型のGaAs基板12上には、好ましくはp型のGaAsバッファ層14が形成され、バッファ層14上には、分布ブラック型反射鏡(Distributed Bragg Reflector:以下、DBRという)を構成するp型の半導体多層膜反射鏡16が形成される。半導体多層膜反射鏡16は、屈折率が高い半導体層と屈折率が低い半導体層の対を複数積層して構成される。本例では、高屈折率層としてAl組成が低い低Al半導体層と、低屈折率層としてAl組成が高い高Al半導体層を用い、例えば、低Al半導体層は、Al組成比が30%程度のAl0.3Ga0.7Asから構成され、高Al半導体層は、例えばAlAsから構成される。但し、高Al半導体層は、例えば、Al組成比が98%以上のAl0.98Ga0.02Asから構成されるものであってもよい。好ましくは、高屈折率層および低屈折率層の膜厚は、発光サイリスタが出力する光の中心波長をλとしたとき、λ/4nr(nrは媒質の屈折率)である。但し、低屈折率層のnrは、酸化後、つまり、AlxOyの屈折率である。
【0014】
半導体多層膜反射鏡16の反射率は、高屈折率層と低屈折率層との屈折率差に依存し、すなわち、屈折率差が大きいほど、反射率が大きくなる。AlAsの屈折率は、約3であり、Al0.3Ga0.7As層の屈折率は、約3.4であり、屈折率差は、約0.4であるが、AlAsは、酸化されるとその屈折率が約1.7に低下するので、酸化されたAlAsを用いれば、より大きな屈折率差を得ることができ、これにより、少ないペア数で半導体多層膜反射鏡14の反射率を大きくすることができる。
【0015】
本実施例では、半導体多層膜反射鏡16は、その一部が酸化された酸化DBR16Aと、酸化DBR16Aに隣接する導電DBR16Bとを有する。発光サイリスタアレイを製造するときに、図2に示すように、半導体多層膜反射鏡16に至る穴40A、40Bが形成され、当該穴40A、40Bによって半導体多層膜反射鏡16の一部が露出される。酸化は、この穴によって露出された部分を利用して行われる。半導体多層膜反射鏡16を酸化するとき、AlAsの酸化速度は、低Al組成のAl0.3Ga0.7Asよりも著しく速いため、実質的にAlAsの酸化時間を制御することで、所望の大きさの酸化DBR16Aを得ることができる。最終的に、酸化DBR16Aは、AlAsの酸化層(AlxOy)と低Al組成のAl0.3Ga0.7Asのペアに置換される。
【0016】
図2の一点鎖線で示す円Q1、Q2は、穴40Aを介して半導体多層膜反射鏡16が酸化されたときの酸化距離を示し、言い換えれば、酸化DBR16Aと導電DBR16Bとの境界を示す。穴40Aは、隣接する2つの発光サイリスタの間に形成され、1つの穴40Aを利用して2つの発光サイリスタの酸化DBR16Aがそれぞれ形成される。Q3、Q4は、穴40Bを介して半導体多層膜反射鏡16が酸化されたときの酸化距離であり、これらの酸化によって、サイリスタ10−3、10−4の酸化DBR16Aが形成される。
【0017】
こうして得られた酸化DBR16Bは、少ないペア数、例えば、3ないし5ペアで、99%の反射率を得ることが可能になる。また、発光サイリスタ10は、半導体レーザと異なり、比較的広帯域の波長の光を生成するが、酸化DBR16Aは、このような広帯域の波長に対しても高反射率を提供する。酸化DBR16Aは、後述するように、電流狭窄部26の導電領域26Bと全体または一部が重複するように形成される。あるいは、メサM2と重複するように形成されてもよい。また、半導体多層膜反射鏡16のうち、酸化されなかった部分、すなわち導電DBR16Bは、半導体基板12と第1の半導体層18との間の電気的接続を提供する。
【0018】
第1の半導体層18は、p型のAlGaAsから構成され、その内部に、基板の主面と平行な面内に延在するp型のAlAsから成る電流狭窄部26を有する。すなわち、第1の半導体層18は、下部AlGaAs層18Aと、その上に形成される電流狭窄部26と、その上に形成される上部AlGaAs層18Bとからなる多層構造を有する。発光サイリスタアレイを製造するとき、半導体多層膜反射鏡16上に、矩形状のメサM1が形成され、当該メサM1によって電流狭窄部26の側面が露出される。電流狭窄部26には、メサM1の側面から選択的に酸化された酸化領域26Aと、当該酸化領域26Aによって囲まれた導電領域26Bとが形成される。導電領域26Bは、酸化DBR16Aと全体またはその一部が重複するように、言い換えれば、導電領域26Bと酸化DBR16Aとが対向するように、酸化DBR16Aおよび/または酸化領域26Aの酸化が制御される。さらに好ましくは、導電領域26Bは、メサM1上のメサM2の径またはサイズよりも小さくなるように形成される。アノードから注入されたキャリア(正孔)は、面積を制限された導電領域26Bを通過することになるため、第2の半導体層20へ注入されるキャリア密度を高めることができる。なお、電流狭窄部26は、必ずしもAlAsに限らず、Al組成比が98%以上のAl0.98Ga0.02Asから構成されるものであってもよい。
【0019】
第1の半導体層18上には、n型のAlGaAsから成る第2の半導体層20が所定の膜厚で形成され、第2の半導体層20上には、p型のAlGaAsから成る第3の半導体層22が所定の膜厚で形成される。さらに第3の半導体層22上には、n型のAlGaAsから成る第4の半導体層24が所定の膜厚で形成される。第4の半導体層24は、メサM1上に矩形状のメサM2が形成されるようにエッチングされ、メサM2によって露出された第3の半導体層22にはゲート電極(図示省略)が電気的に接続される。好ましくはメサM2は、電流狭窄部26の導電領域26Bと重複する位置、言い換えれば、メサM2の中心が導電領域26Bの中心に略一致される。
【0020】
第4の半導体層24上には、カソード電極としての上部電極32が形成される。なお、第4の半導体層24には、不純物濃度が高いn型のGaAsコンタクト層24Aを形成してもよい。また、上部電極32は、電流狭窄部26の導電領域26Bと重複しないようリング形状に配置しても良く、より一層発光光量を高めることが可能となる。裏面電極30、上部電極32およびゲート電極は、例えばリフトオフにより、Au、AuGe、Ni,Ti、Moなどの金属材料を単層または積層して形成される。
【0021】
裏面電極30および上部電極32に順方向バイアスが印加され、ゲート電極に駆動信号を印加されると、アノード側から注入されたキャリア(正孔)は、導電DBR16Bを介して第1の半導体層18へ注入され、さらにこのキャリアは、電流狭窄部26によってキャリア密度が高められた状態で、第2の半導体層20へ注入され、カソード側から注入された電子と結合される。電流狭窄部26の導電領域26Bは、メサM1の周辺にキャリア(正孔)が注入されることを抑制し、上部電極32の直下であるメサM1の中心付近でのキャリア密度が増加される。これにより、メサM1の中心付近での発光が強まり、その光の中で基板方向に向かう光の大部分は、酸化DBR16Aによって上部電極側に向けて反射され、基板での吸収が抑制される。こうして、発光サイリスタの発光効率が向上され、光強度の高い光を最上層から得ることができる。
【0022】
図2には、発光サイリスタアレイの一部として4つの発光サイリスタ10−1〜10−4が例示されている。隣接する発光サイリスタ間に酸化用の矩形状の穴40A、40Bが形成される。穴40Aは、発光サイリスタ10−1と10−2のメサM1間に配置され、ここでは、メサM1のコーナー近傍に形成される。破線で示す円Q1は、穴40Aを介して発光サイリスタ10−1に形成される酸化DBR16Aの範囲であり、円Q2は、穴40Aを介して発光発光サイリスタ10−2に形成される酸化DBR16Aの範囲である。一方、矩形状の破線Kは、第1の半導体層18の電流狭窄部26の酸化領域26Aと導電領域26Bとの境界を示し、これは、メサM1の外形を反映した平面形状となる。発光サイリスタ10−1に着目すると、その導電領域26Bは、Q1で示す酸化DBR16Aと重複する位置関係にある。また、発光サイリスタ10−2の導電領域26Bは、Q2で示す酸化DBR16Aと重複する位置関係にある。この重複関係は、発光サイリスタ10−3、10−4についても同様である。なお、重複する位置関係とは、半導体基板を真上方向から見たときに、酸化DBR16Aと導電領域26Bとが全体的にまたはその一部が重なり合うような位置にあることをいう。
【0023】
発光サイリスタ10−1〜10−4のメサM2上には、カソード側の上部電極32が形成され、各上部電極32は、発光サイリスタの配列方向と平行に延在する金属配線32Aに接続される。
【0024】
図3は、本発明の第1の実施例に係る発光サイリスタの他の構成例を示す図である。本例の発光サイリスタ10Aは、n型のGaAs半導体基板を有する点で、図1に示す発光サイリスタ10と異なる。本例の発光サイリスタ10Aは、n型のGaAs半導体基板12上に、n型のGaAsバッファ層14、酸化DBR16Aおよびn型の導電DBR16Bを含む半導体多層膜反射鏡16、n型のGaAsから成る第1の半導体層18、p型のGaAsから成る第2の半導体層20、n型のGaAsから成る第3の半導体層22、およびp型のGaAsを含む第4の半導体層24を有する。電流狭窄部26は、アノード層である第4の半導体層24内に形成され、例えば、p型のAlAsから構成される。電流狭窄部26は、メサM2の側面から選択的に酸化された酸化領域26Aとこれに囲まれた導電領域26Bとを有する。そして、アノード側の上部電極32から注入されたキャリア(正孔)の導電通路を狭窄し、第3の半導体層22へ注入されるキャリア密度を増加させる。ここでも、電流狭窄部26の導電領域26Bは、酸化DBR16Aと重複する位置関係にある。正孔は、電子と比べて移動度が低いので、アノード側に電流狭窄部を設けることで、より効果的に正孔と電子の結合確率を向上させることができる。但し、n型の半導体層に電流狭窄部を形成することも可能である。
【0025】
次に、本発明の第2の実施例に係る発光サイリスタアレイの概略平面図を図4に示す。
第2の実施例では、酸化用の穴40A、40B、40Cが、隣接する発光サイリスタ10−2〜10−4の間に形成されるが、その形成される位置は、メサM1の略中心Cを通る線上にある。メサM1の平面視が矩形状であるとき、その対角線の交点が中心Cとなる。破線で示す円Q1〜Q6は、穴40A〜40Cを利用したときの酸化DBR16Aの範囲を示している。1つの発光サイリスタの酸化DBR16Aは、その両側に位置する穴からの酸化によって形成される。ここで、発光サイリスタ10−2に着目すると、発光サイリスタ10−2の酸化DBR16Aは、穴40Aを利用したときの酸化距離であるQ2、穴40Bを利用したときの酸化距離であるQ3によって決定される。一方、発光サイリスタ10−2の電流狭窄部26の酸化領域26Aと導電領域26Bの境界は、矩形状の破線Kで表されている。この導電領域26Bは、第1の実施例のときと同様に、その全体が酸化DBR16Aと重複する位置関係にある。
【0026】
第2の実施例では、酸化DBR16Aが両側に位置する2つの穴を略中心とする酸化によって形成されるため、Q1〜Q6で示す酸化距離を第1の実施例のときよりも小さくすることができる。このことは、半導体多層膜反射鏡16の導電DBR16Bの面積が増加することになるので、発光サイリスタの低抵抗化を図ることができる。さらに、両側の穴から酸化することで、半導体多層膜反射鏡16には、メサM1内に2つの導電DBR16Bが残されるため(図4を参照)、第1の半導体層18の両側からキャリアが注入され、効果的に電流狭窄部26によってキャリア密度が向上され、かつ半導体基板12と第1の半導体層18との間の電気的抵抗を低減することができる。
【0027】
次に、本発明の第3の実施例に係る発光サイリスタについて説明する。図1、図3に示したように、半導体多層膜反射鏡16には、酸化DBR16Aと導電DBR16Bが形成され、第1の半導体層18は、導電DBR16Bを介して半導体基板12に電気的に接続される。ここで、導電DBR16Bを通る電流経路が狭くなったり、あるいはメサM1の形成により残された第1の半導体層(アノード層)18の膜厚が薄くなると、高抵抗化してしまう。しかしながら、第1の半導体層18のドーピングレベルを高くしてしまうと、不純物による光吸収等の問題が発生してしまうため、第1の半導体層18のドーピングレベルを高くすることができない。そこで、第3の実施例では、半導体多層膜反射鏡16内の被酸化層の不純物ドーピングのレベルを高くすることで、半導体多層膜反射鏡16内の被酸化層のキャリアを第1の半導体層18に流れ易くし、電流経路の低抵抗化を図る。また、被酸化層が酸化されると不純物による光吸収はなくなるので、発光領域下部での光吸収の増加は生じない。
【0028】
図4Aは、第3の実施例による発光サイリスタに用いられる半導体多層膜反射鏡16の断面を示している。半導体多層膜反射鏡16は、Al組成の高い低屈折率層200と、Al組成の低い高屈折率層210のペアを複数積層して構成される。好ましい態様では、低屈折率層200は、AlAs層から構成され、低屈折率層200の不純物のドーピングレベルは、高屈折率層210のドーピングレベルに比べて大きくされ、かつ第1の半導体層18のドーピングレベルよりも大きくされる。低屈折率層200のドーピングレベルは、例えば、1×1018〜1×1019cm-3である。半導体多層膜反射鏡16に酸化DBR16Aが形成されたとき、低屈折率層200は、AlxOyに変換されるため、不純物による光の吸収は事実上なくなる。従って、生成された光は、吸収されることなく酸化DBR16Aによって効率よく上方へ向けて反射され、他方、導電DBR16B内の低屈折率層200のキャリアが第1の半導体層18へ流れるため低抵抗化が図られる。なお、低屈折率層200は、Gaがわずかに入ったAlGaAs層であってもよい。
【0029】
第3の実施例の変形例を図4Bに示す。この変形例では、半導体多層膜反射鏡16は、高濃度に不純物がドーピングされた低屈折率層200と、高濃度に不純物がドーピングされていない低屈折率層200Aとを含んで構成される。図の例では、第1の半導体層18に近接する3つのAlAs層200Aが高濃度にドーピングされている。ドーピング濃度は、例えば、5×1018〜1×1019cm-3である。この場合にも、高反射層としての酸化DBR16Aと低抵抗の導電DBR16Bを提供することができる。
【0030】
次に、本発明の第1の実施例に係る発光サイリスタアレイの製造方法について説明する。まず、図5(a)に示すように、MOCVDにより、p型のGaAs基板12上に、p型のGaAsバッファ層14、p型のAlAs層およびAl0.3Ga0.7As層の複数ペアを含む半導体多層膜反射鏡16、p型下部GaAs層18A、p型のAlAs層からなる電流狭窄部26、p型上部GaAs層18B、n型のGaAsの第2の半導体層20、p型のGaAsの第3の半導体層、およびn型のGaAsの第4の半導体層24が形成される。
【0031】
次に、図5(b)に示すように、第4の半導体層24上に矩形状のマスクパターン50が形成され、当該マスクパターン50を用いて第3の半導体層22が露出する程度に異方性エッチングが行われ、矩形状のメサM2が形成される。次に、マスク50を除去した後、図6(a)に示すように、第4の半導体層24および第3の半導体層の一部を覆うようにマスクパターン52が形成され、マスクパターン52を用いて第3の半導体層22から第1の半導体層18に至るまで半導体層が異方性エッチングが行われ、矩形状のメサM2が形成される。
【0032】
次に、電流狭窄部26の酸化が行われる。半導体ウエハを例えば340度程度の酸化雰囲気に晒すことで、電流狭窄部28には、メサM1の側面から選択的に酸化された酸化領域26Aが形成される。次に、マスクパターン52を除去し、メサM1およびメサM2を覆いかつ酸化用の穴40A(40B)を形成するためのマスクパターン54が形成され、マスクパターン54を用いて酸化用の穴40Aが形成される。酸化用の穴40Aは、少なくとも半導体多層膜反射鏡16に到達する深さを有していれば良い。半導体ウエハを再び酸化処理することで、半導体多層膜反射鏡16には、図6(b)に示すように、穴40Aを起点とする酸化DBR16Aが形成される。この酸化DBR16Aは、電流狭窄部26の導電領域26Bの全体または一部と重複するように酸化制御される。
【0033】
なお、上記の製造方法は、電流狭窄部26と半導体多層膜反射鏡16の酸化工程を別々に行う例を示したが、これらの酸化工程は同時に行われるものであってもよい。酸化を同時に行う工程を図6A、図6Bに示す。先ず、図5(a)および図5(b)に示す工程においてメサM2を形成し、次いで、図6A(a)に示すように、所定のフォトリソ工程を用いてマスクパターン56を形成し、2回目のエッチングを行う。このエッチングにより第3の半導体層22内に、酸化用の穴40A、40Bを形成するためのトレンチ41を形成する。次いで、マスクパターン56を除去した後、図6A(b)に示すようなマスクパターン58を形成し、トレンチ41を介して穴40Aを形成するとともに、メサM1が形成される。次いで、酸化工程により、メサM1の側面から第1の半導体層18内に酸化領域26Aが形成され、同時に、穴40Aを介して半導体多層膜反射鏡16内に酸化DBR16Aが同時に形成される。
【0034】
ここで、酸化領域26Aは、メサM1の側面から酸化されるのに対し酸化DBR16Aは、穴40Aから酸化されるため、酸化DBR16Aが導電領域26Bと重複する位置関係にあるためには、酸化DBR16Aの酸化距離は、酸化領域26Aの酸化距離よりも大きくする必要がある。被酸化Al層の酸化速度は、その膜厚およびAl組成に依存する。つまり、膜厚が厚い方が酸化速度が速く、Al組成が高い方が酸化速度が速い。そこで、酸化DBR16Aの膜厚もしくはAl組成を、酸化領域26Aよりも大きくすることで、酸化DBR16Aの酸化距離を酸化領域26Aの酸化距離よりも大きくすることができる。
【0035】
上記実施例では、柱状構造としてのメサM1、M2が矩形状である例を示したが、メサM1、M2は、他の形状、例えば円柱状であってもよく、メサM1、M2の大きさも、上部電極32の大きさや電流狭窄部26の導電領域26Bの大きさ等に応じて適宜選択し得る。さらに、酸化用の穴40A〜40Cは、矩形状である例を示したが、これ以外の形状、例えば円形状であってもよい。さらに上記実施例では、発光サイリスタが1次元方向に配置される例を示したが、発光サイリスタが2次元に配列されるアレイであってもよい。
【0036】
図7は、本実施例の発光サイリスタを有する自己走査型発光素子アレイの概略平面図である。同図に示すように、単一の半導体基板上には、複数の発光サイリスタ10−1、10−2・・・10−nと、各発光サイリスタを走査するシフト部60が形成されている。複数の発光サイリスタ10−1〜10−nは、線形に配列され、各発光サイリスタのカソード電極32は、これと直交する方向に延在する主配線層32Aに接続される。主配線層32Aは、発光サイリスタの配列方向に平行に延在する。各発光サイリスタのゲート電極34−1、34−2・・・34−nは、シフト部60からの駆動信号62−1、62−2、・・・62−nにそれぞれ接続される。駆動信号をゲート電極に印加することで、発光サイリスタが順次走査される。なお、シフト部の構成は、発光サイリスタと同様のサイリスタを用いることができ、例えば特開平1−238962号に記載されている。
【0037】
以上のような自己走査型発光素子アレイは、例えば、光プリンタの光書込みヘッドに用いられる。図8に、自己走査型発光素子アレイを用いた光書込みヘッドの一例を示す。チップ実装基板70上に、発光サイリスタを列状に配置した複数個の発光素子アレイチップ71が、主走査方向に実装され、発光素子アレイチップ71の発光素子が発光する光の光路上には、主走査方向に長尺な正立等倍のロッドレンズアレイ72が、樹脂ハウジング73により固定されている。ロッドレンズアレイ72の光軸上には、感光ドラム74が設けられる。また、チップ実装基板70の下地には発光素子アレイチップ71の熱を放出するためのヒートシンク75が設けられ、ハウジング73とヒートシンク75は、チップ実装基板70を間に挟んで止め金具76により固定されている。
【0038】
図8に示す光書込みヘッドを用いた光プリンタを図9に示す。光プリンタには、光書込みヘッド100が設置される。円筒形の感光ドラム102の表面に、アモルファスSi等の光導電性を持つ材料(感光体)が作られている。このドラムはプリントの速度で回転している。回転しているドラムの感光体表面を、帯電器104で一様に帯電させる。そして、光書込みヘッド100で、印字するドットイメージの光を感光体上に照射し、光の当たったところの帯電を中和し、潜像を形成する。続いて、現像器106で感光体上の帯電状態にしたがって、トナーを感光体上につける。そして、転写器108でカセット110中から送られてきた用紙112上に、トナーを転写する。用紙は、定着器114にて熱等を加えられ定着され、スタッカ116に送られる。一方、転写の終了したドラムは、消去ランプ118で帯電が全面にわたって中和され、清掃器120で残ったトナーが除去される。このような光書込みヘッドは、プリンタのみならずファクシミリ,複写機などの画像形成装置にも利用することができる。
【0039】
以上、本発明の好ましい実施の形態について詳述したが、本発明は、特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【符号の説明】
【0040】
10、10A:発光サイリスタ
12:半導体基板
14:バッファ層
16:半導体多層膜反射鏡
16A:酸化DBR
16B:導電DBR
18:第1の半導体層
20:第2の半導体層
22:第3の半導体層
24:第4の半導体層
24A:コンタクト層
26:電流狭窄部
26A:酸化領域
26B:導電領域
30:裏面電極
32:上部電極
40A、40B:酸化用の穴
M1、M2:メサ
Q1〜Q6:酸化DBRの範囲
K:電流狭窄部の酸化領域の境界
200,200A:低屈折率層
210:高屈折率層
【特許請求の範囲】
【請求項1】
第1導電型の半導体基板と、
前記半導体基板上に形成された第1導電型の半導体多層膜反射鏡と、
前記半導体多層膜反射鏡上に形成された第1導電型の第1の半導体層と、
第1の半導体層上に形成された第1導電型と異なる第2導電型の第2の半導体層と、
第2の半導体層上に形成された第1導電型の第3の半導体層と、
第3の半導体層上に形成された第2導電型の第4の半導体層と、
前記半導体基板の裏面に形成された第1の電極と、
第4の半導体層上に形成された第2の電極とを有し、
前記半導体多層膜反射鏡は、選択的に酸化された第1の酸化領域と第1の酸化領域に隣接する第1の導電領域とを含み、第1の導電領域は、前記半導体基板と第1の半導体層とを電気的に接続する、発光素子。
【請求項2】
第1ないし第4の半導体層の少なくとも1つは電流狭窄部を含み、当該電流狭窄部は、選択的に酸化された第2の酸化領域と第2の酸化領域によって囲まれた第2の導電領域とを含み、第2の導電領域は、前記第1の酸化領域と重複する位置関係にある、請求項1に記載の発光素子。
【請求項3】
前記電流狭窄部は、アノード側の半導体層に形成される、請求項2に記載の発光素子。
【請求項4】
前記半導体多層膜反射鏡に含まれる少なくとも1つの半導体層の不純物濃度は、第1の半導体層の不純物濃度よりも高い、請求項1ないし3いずれか1つに記載の発光素子。
【請求項5】
前記半導体多層膜反射鏡は、屈折率が相対的に高い高屈折率層と屈折率が相対的に低い低屈折率層の対を複数含み、前記第1の酸化領域は、少なくとも低屈折率層を酸化することにより形成される、請求項1ないし4いずれか1つに記載の記載の発光素子。
【請求項6】
前記高屈折率層は、Al組成が相対的に低い低Al半導体層であり、前記低屈折率層は、Al組成が相対的に高Al半導体層である、請求項5に記載の発光素子。
【請求項7】
前記半導体多層膜反射鏡の少なくとも1つの低屈折率層の不純物濃度は、第1の半導体層の不純物濃度よりも高い、請求項1ないし6いずれか1つに記載の発光素子。
【請求項8】
前記半導体多層膜反射鏡の内、第1の半導体層に近接する半導体層の不純物濃度は、第1の半導体層の不純物濃度よりも高い、請求項7に記載の発光素子。
【請求項9】
前記第1の酸化領域は、前記半導体多層膜反射鏡に至る穴から選択的に酸化される、請求項1ないし8いずれか1つに記載の発光素子。
【請求項10】
前記第2の酸化領域は、前記半導体多層膜反射鏡上に形成された第1の柱状構造の側面から選択的に酸化される、請求項1ないし9いずれか1つに記載の発光素子。
【請求項11】
前記第1の柱状構造上に第2の柱状構造が形成されるとき、第2の柱状構造は第4の半導体層を含み、前記第1の酸化領域は、第2の柱状構造と重複する位置関係にある、請求項1ないし10いずれか1つに記載の発光素子。
【請求項12】
前記第1の酸化領域の第1の酸化距離は、前記第2の酸化領域の第2の酸化距離よりも大きい、請求項1ないし11いずれか1つに記載の発光素子。
【請求項13】
第1導電型がp型であり、第2導電型がn型であるとき、前記電流狭窄層部は、第1の半導体層内に形成される、請求項1ないし12に記載の発光素子。
【請求項14】
第1導電型がn型であり、第2導電型がp型であるとき、前記電流狭窄部は、第4の半導体層内に形成される、請求項1ないし12に記載の発光素子。
【請求項15】
請求項1ないし14いずれか1つに記載の発光素子が前記半導体基板上にアレイ状に複数形成され、隣接する発光素子の間に前記第1の酸化領域を形成するための酸化用の穴が形成される、発光素子アレイ。
【請求項16】
酸化用の穴は、隣接する発光素子の各々の第1の酸化領域を形成するために利用される、請求項15に記載の発光素子アレイ。
【請求項17】
発光素子アレイは、自己走査型発光素子アレイである、請求項15または16に記載の発光素子アレイ。
【請求項18】
請求項15ないし17いずれか1つに記載の発光素子アレイを用いた光書込みヘッド。
【請求項19】
請求項18に記載の光書込みヘッドを備えた画像形成装置。
【請求項20】
発光素子の製造方法であって、
第1導電型の半導体基板、前記半導体基板上に形成された第1導電型の半導体多層膜反射鏡、前記半導体多層膜反射鏡上に形成された第1導電型の第1の半導体層、第1の半導体層上に形成された第1導電型と異なる第2導電型の第2の半導体層、第2の半導体層上に形成された第1導電型の第3の半導体層、および第3の半導体層上に形成された第2導電型の第4の半導体層を有する積層体を用意し、
少なくとも第4の半導体層を含む第1の柱状構造を形成する工程と、
前記第1の柱状構造の下方に少なくとも第1の半導体層を含む第2の柱状構造を形成するとともに前記半導体多層膜反射鏡に至る穴を形成する工程と、
前記第2の柱状構造により露出された第1の半導体層内に選択的に酸化された領域を形成するとともに前記穴を介して露出された半導体多層膜反射鏡内に選択された酸化領域を同時に形成する工程と、
を有する製造方法。
【請求項21】
前記半導体多層膜反射鏡は、屈折率の高い高屈折率層と屈折率の低い低屈折率層の対を複数含み、少なくとも1つの低屈折率層の不純物濃度は、第1の半導体層の不純物濃度よりも高い、請求項20に記載の製造方法。
【請求項1】
第1導電型の半導体基板と、
前記半導体基板上に形成された第1導電型の半導体多層膜反射鏡と、
前記半導体多層膜反射鏡上に形成された第1導電型の第1の半導体層と、
第1の半導体層上に形成された第1導電型と異なる第2導電型の第2の半導体層と、
第2の半導体層上に形成された第1導電型の第3の半導体層と、
第3の半導体層上に形成された第2導電型の第4の半導体層と、
前記半導体基板の裏面に形成された第1の電極と、
第4の半導体層上に形成された第2の電極とを有し、
前記半導体多層膜反射鏡は、選択的に酸化された第1の酸化領域と第1の酸化領域に隣接する第1の導電領域とを含み、第1の導電領域は、前記半導体基板と第1の半導体層とを電気的に接続する、発光素子。
【請求項2】
第1ないし第4の半導体層の少なくとも1つは電流狭窄部を含み、当該電流狭窄部は、選択的に酸化された第2の酸化領域と第2の酸化領域によって囲まれた第2の導電領域とを含み、第2の導電領域は、前記第1の酸化領域と重複する位置関係にある、請求項1に記載の発光素子。
【請求項3】
前記電流狭窄部は、アノード側の半導体層に形成される、請求項2に記載の発光素子。
【請求項4】
前記半導体多層膜反射鏡に含まれる少なくとも1つの半導体層の不純物濃度は、第1の半導体層の不純物濃度よりも高い、請求項1ないし3いずれか1つに記載の発光素子。
【請求項5】
前記半導体多層膜反射鏡は、屈折率が相対的に高い高屈折率層と屈折率が相対的に低い低屈折率層の対を複数含み、前記第1の酸化領域は、少なくとも低屈折率層を酸化することにより形成される、請求項1ないし4いずれか1つに記載の記載の発光素子。
【請求項6】
前記高屈折率層は、Al組成が相対的に低い低Al半導体層であり、前記低屈折率層は、Al組成が相対的に高Al半導体層である、請求項5に記載の発光素子。
【請求項7】
前記半導体多層膜反射鏡の少なくとも1つの低屈折率層の不純物濃度は、第1の半導体層の不純物濃度よりも高い、請求項1ないし6いずれか1つに記載の発光素子。
【請求項8】
前記半導体多層膜反射鏡の内、第1の半導体層に近接する半導体層の不純物濃度は、第1の半導体層の不純物濃度よりも高い、請求項7に記載の発光素子。
【請求項9】
前記第1の酸化領域は、前記半導体多層膜反射鏡に至る穴から選択的に酸化される、請求項1ないし8いずれか1つに記載の発光素子。
【請求項10】
前記第2の酸化領域は、前記半導体多層膜反射鏡上に形成された第1の柱状構造の側面から選択的に酸化される、請求項1ないし9いずれか1つに記載の発光素子。
【請求項11】
前記第1の柱状構造上に第2の柱状構造が形成されるとき、第2の柱状構造は第4の半導体層を含み、前記第1の酸化領域は、第2の柱状構造と重複する位置関係にある、請求項1ないし10いずれか1つに記載の発光素子。
【請求項12】
前記第1の酸化領域の第1の酸化距離は、前記第2の酸化領域の第2の酸化距離よりも大きい、請求項1ないし11いずれか1つに記載の発光素子。
【請求項13】
第1導電型がp型であり、第2導電型がn型であるとき、前記電流狭窄層部は、第1の半導体層内に形成される、請求項1ないし12に記載の発光素子。
【請求項14】
第1導電型がn型であり、第2導電型がp型であるとき、前記電流狭窄部は、第4の半導体層内に形成される、請求項1ないし12に記載の発光素子。
【請求項15】
請求項1ないし14いずれか1つに記載の発光素子が前記半導体基板上にアレイ状に複数形成され、隣接する発光素子の間に前記第1の酸化領域を形成するための酸化用の穴が形成される、発光素子アレイ。
【請求項16】
酸化用の穴は、隣接する発光素子の各々の第1の酸化領域を形成するために利用される、請求項15に記載の発光素子アレイ。
【請求項17】
発光素子アレイは、自己走査型発光素子アレイである、請求項15または16に記載の発光素子アレイ。
【請求項18】
請求項15ないし17いずれか1つに記載の発光素子アレイを用いた光書込みヘッド。
【請求項19】
請求項18に記載の光書込みヘッドを備えた画像形成装置。
【請求項20】
発光素子の製造方法であって、
第1導電型の半導体基板、前記半導体基板上に形成された第1導電型の半導体多層膜反射鏡、前記半導体多層膜反射鏡上に形成された第1導電型の第1の半導体層、第1の半導体層上に形成された第1導電型と異なる第2導電型の第2の半導体層、第2の半導体層上に形成された第1導電型の第3の半導体層、および第3の半導体層上に形成された第2導電型の第4の半導体層を有する積層体を用意し、
少なくとも第4の半導体層を含む第1の柱状構造を形成する工程と、
前記第1の柱状構造の下方に少なくとも第1の半導体層を含む第2の柱状構造を形成するとともに前記半導体多層膜反射鏡に至る穴を形成する工程と、
前記第2の柱状構造により露出された第1の半導体層内に選択的に酸化された領域を形成するとともに前記穴を介して露出された半導体多層膜反射鏡内に選択された酸化領域を同時に形成する工程と、
を有する製造方法。
【請求項21】
前記半導体多層膜反射鏡は、屈折率の高い高屈折率層と屈折率の低い低屈折率層の対を複数含み、少なくとも1つの低屈折率層の不純物濃度は、第1の半導体層の不純物濃度よりも高い、請求項20に記載の製造方法。
【図1】
【図2】
【図3】
【図4】
【図4A】
【図4B】
【図5】
【図6】
【図6A】
【図6B】
【図7】
【図8】
【図9】
【図2】
【図3】
【図4】
【図4A】
【図4B】
【図5】
【図6】
【図6A】
【図6B】
【図7】
【図8】
【図9】
【公開番号】特開2013−42109(P2013−42109A)
【公開日】平成25年2月28日(2013.2.28)
【国際特許分類】
【出願番号】特願2012−39749(P2012−39749)
【出願日】平成24年2月27日(2012.2.27)
【出願人】(000005496)富士ゼロックス株式会社 (21,908)
【Fターム(参考)】
【公開日】平成25年2月28日(2013.2.28)
【国際特許分類】
【出願日】平成24年2月27日(2012.2.27)
【出願人】(000005496)富士ゼロックス株式会社 (21,908)
【Fターム(参考)】
[ Back to top ]