発光部品、プリントヘッドおよび画像形成装置
【課題】複数の発光面が列状に配列された発光素子アレイを有する発光部品において、光を効率よく取り出すためのレンズを設置する台座による応力の発生を抑制する。
【解決手段】発光サイリスタL1、L2、L3…上(基板80の反対側)には、円筒(丸筒)状の台座(ペデスタル)91を介して、球状のレンズ92がそれぞれ設けられている。台座91は、発光サイリスタL1の発光面311の周辺部に設けられている。それぞれのレンズ92は発光サイリスタL1、L2、L3、…のそれぞれの発光面311から空隙(空気層)93を介して設けられている。
【解決手段】発光サイリスタL1、L2、L3…上(基板80の反対側)には、円筒(丸筒)状の台座(ペデスタル)91を介して、球状のレンズ92がそれぞれ設けられている。台座91は、発光サイリスタL1の発光面311の周辺部に設けられている。それぞれのレンズ92は発光サイリスタL1、L2、L3、…のそれぞれの発光面311から空隙(空気層)93を介して設けられている。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、発光部品、プリントヘッドおよび画像形成装置に関する。
【背景技術】
【0002】
複数の発光面が列状に配列された発光素子アレイを有する発光部品において、発光素子アレイの発光面からの出射した光を集光して効率よく取り出すために、それぞれの発光面に対応してレンズ(マイクロレンズまたはマイクロビーズ)を設けることが行われている。
【0003】
特許文献1には、光電素子の基板上には所定位置に金属枠を形成すると共に、前記基板面にはトルエンで希釈したシリコン系の有機金属を塗布して接着膜を形成しておき、前記金属枠内にマイクロビーズを載置して加熱し、このマイクロビーズに所定位置を与えると共に接着を行うことを特徴とする光電素子におけるマイクロビーズの接着方法が記載されている。
特許文献2には、ガラス基板上にCr膜を成膜し、Cr膜に開口を形成し、フッ酸でエッチングして凹部を形成し、凹部の部分のCr膜を除去して成形型を作製し、光硬化性樹脂を塗布し、樹脂上に発光素子アレイ基板を接触させ、加圧して樹脂を展開し、樹脂にガラス基板側から光を照射して、Cr膜が除去された部分の樹脂を硬化させ、ガラス基板と発光素子アレイ基板とを剥離し、発光素子アレイ基板上にある未硬化の樹脂を洗浄除去することにより、光プリンタに使用する発光素子アレイの光利用効率を向上させたレンズ付き発光素子の製造方法が記載されている。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特開2000−353824号公報
【特許文献2】特開2005−39195号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
本発明は、複数の発光面が列状に配列された発光素子アレイを有する発光部品において、光を効率よく取り出すためのレンズを設置する台座による応力の発生を抑制することを目的とする。
【課題を解決するための手段】
【0006】
請求項1に記載の発明は、基板上に列状に配置された複数の発光素子と、前記複数の発光素子のそれぞれの発光素子の光を出射する発光面に対向してそれぞれ設けられ、当該発光素子が出射する光を集光する複数のレンズと、前記複数の発光素子のそれぞれの発光素子の前記発光面と当該発光素子に対向する前記レンズとが当該発光面に対して空隙を介して対向するように、当該レンズを保持する一または複数の台座とを備える発光部品である。
請求項2に記載の発明は、前記複数のレンズのそれぞれのレンズは、前記複数の発光素子の列に沿う方向に軸が設定された円柱レンズであって、当該複数のレンズが一体化した一の円柱レンズであることを特徴とする請求項1に記載の発光部品である。
請求項3に記載の発明は、前記複数の発光素子のそれぞれの発光素子は、自己走査型発光素子アレイの発光サイリスタであることを特徴とする請求項1または2に記載の発光部品である。
請求項4に記載の発明は、前記台座は、前記発光素子の前記発光面を見込むことができる面が、当該発光素子の出射する光を吸収しやすい面であることを特徴とする請求項1ないし3のいずれか1項に記載の発光部品である。
請求項5に記載の発明は、前記台座は、前記発光素子の前記発光面を見込むことができる面が、当該発光素子の出射する光を反射しやすい面であることを特徴とする請求項1ないし3のいずれか1項に記載の発光部品である。
請求項6に記載の発明は、基板上に列状に配置された複数の発光素子と、当該複数の発光素子のそれぞれの発光素子の光を出射する発光面に対向してそれぞれ設けられ、当該発光素子が出射する光を集光する複数のレンズと、当該複数の発光素子のそれぞれの発光素子の当該発光面と当該発光素子に対向する当該レンズとが当該発光面に対して空隙を介して対向するように、当該レンズを保持する一または複数の台座とを備える発光手段と、前記発光手段から照射される光を結像させる光学手段とを備えたプリントヘッドである。
請求項7に記載の発明は、像保持体と、前記像保持体を帯電する帯電手段と、基板上に列状に配置された複数の発光素子と、当該複数の発光素子のそれぞれの発光素子の光を出射する発光面に対向してそれぞれ設けられ、当該発光素子が出射する光を集光する複数のレンズと、当該複数の発光素子のそれぞれの発光素子の当該発光面と当該発光素子に対向する当該レンズとが当該発光面に対して空隙を介して対向するように、当該レンズを保持する一または複数の台座とを備え、光学手段を介して前記像保持体を露光する露光手段と、前記露光手段により露光され前記像保持体に形成された静電潜像を現像する現像手段と、前記像保持体に現像された画像を被転写体に転写する転写手段とを備えた画像形成装置である。
【発明の効果】
【0007】
請求項1の発明によれば、台座を基板の全面に設ける場合に比べて、台座を設けることによる応力の発生が抑制できる。
請求項2の発明によれば、本構成を有しない場合に比べ、レンズの設置がより容易にできる。
請求項3の発明によれば、本構成を有しない場合に比べ、発光部品をより小型化できる。
請求項4の発明によれば、本構成を有しない場合に比べ、発光素子の発光面から側方に出射する迷光が抑制できる。
請求項5の発明によれば、本構成を有しない場合に比べ、光を取り出す効率をより向上させることができる。
請求項6の発明によれば、本構成を有しない場合に比べ、プリントヘッドの光利用効率をより向上させることができる。
請求項7の発明によれば、本構成を有しない場合に比べ、画像形成における消費電力をより低減できる。
【図面の簡単な説明】
【0008】
【図1】第1の実施の形態が適用される画像形成装置の全体構成の一例を示した図である。
【図2】プリントヘッドの構成を示した断面図である。
【図3】発光装置の上面図である。
【図4】発光チップの構成、発光装置の信号発生回路の構成および回路基板上の配線(ライン)の構成を示した図である。
【図5】自己走査型発光素子アレイ(SLED)が搭載された発光チップの回路構成を説明するための等価回路図である。
【図6】第1の実施の形態が適用される発光チップの平面レイアウト図および断面図である。
【図7】発光チップのレンズを設ける方法を説明する断面図である。
【図8】発光装置および発光チップの動作を説明するためのタイミングチャートである。
【図9】第2の実施の形態における発光チップの発光サイリスタの部分の平面図および断面図である。
【図10】第3の実施の形態における発光チップの発光サイリスタの部分の平面図および断面図である。
【図11】第4の実施の形態における発光チップの発光サイリスタの部分の平面図および断面図である。
【図12】第5の実施の形態における発光チップの発光サイリスタの部分の平面図および断面図である。
【図13】比較例の発光チップの発光サイリスタの部分の平面図および断面図である。
【発明を実施するための形態】
【0009】
電子写真方式を採用した、プリンタや複写機、ファクシミリ等の画像形成装置では、一様に帯電された感光体上に、画像情報を光記録手段により照射することにより静電潜像を得た後、この静電潜像にトナーを付加して可視化し、記録紙上に転写して定着することによって画像形成が行われる。かかる光記録手段として、レーザを用い、主走査方向にレーザ光を走査させて露光する光走査方式の他、近年では、装置の小型化の要請を受けて発光素子としての発光ダイオード(LED:Light Emitting Diode)を主走査方向に多数、配列してなる、LEDプリントヘッド(LPH:LED Print Head)を用いた記録装置が採用されている。
また、基板上に複数の発光素子が列状に設けられ、順次点灯制御される自己走査型発光素子アレイ(SLED)を搭載する発光チップでは、発光素子として発光サイリスタが使用されている。発光サイリスタは発光ダイオードと異なりpnpn4層構造であり、4層構造のうちの内部の2層で主に発光するため、単純な2層の一般的な発光ダイオードよりも外部に取り出せる光の量(光量)が小さいという特徴がある。よって、発光サイリスタにおいては、それぞれの発光素子から出射される光量を増加させるため、発光素子の光を出射する発光面を広く取るとともに、発光素子から光を効率よく取り出すことがより求められている。
以下、添付図面を参照して、本発明の実施の形態について詳細に説明する。
【0010】
[第1の実施の形態]
(画像形成装置1)
図1は第1の実施の形態が適用される画像形成装置1の全体構成の一例を示した図である。図1に示す画像形成装置1は、一般にタンデム型と呼ばれる画像形成装置である。この画像形成装置1は、各色の画像データに対応して画像形成を行なう画像形成プロセス部10、画像形成プロセス部10を制御する画像出力制御部30、例えばパーソナルコンピュータ(PC)2や画像読取装置3に接続され、これらから受信された画像データに対して予め定められた画像処理を施す画像処理部40を備えている。
【0011】
画像形成プロセス部10は、予め定められた間隔を置いて並列に配置される複数のエンジンを含む画像形成ユニット11を備えている。この画像形成ユニット11は、4つの画像形成ユニット11Y、11M、11C、11Kから構成されている。画像形成ユニット11Y、11M、11C、11Kは、それぞれ、静電潜像を形成してトナー像を保持する像保持体の一例としての感光体ドラム12、感光体ドラム12の表面を予め定められた電位で帯電する帯電手段の一例としての帯電器13、帯電器13によって帯電された感光体ドラム12を露光するプリントヘッド14、プリントヘッド14によって得られた静電潜像を現像する現像手段の一例としての現像器15を備えている。画像形成ユニット11Y、11M、11C、11Kは、それぞれがイエロー(Y)、マゼンタ(M)、シアン(C)、黒(K)のトナー像を形成する。
また、画像形成プロセス部10は、各画像形成ユニット11Y、11M、11C、11Kの感光体ドラム12にて形成された各色のトナー像を被転写体の一例としての記録用紙25に多重転写させるために、この記録用紙25を搬送する用紙搬送ベルト21と、用紙搬送ベルト21を駆動させるロールである駆動ロール22と、感光体ドラム12のトナー像を記録用紙25に転写させる転写手段の一例としての転写ロール23と、記録用紙25にトナー像を定着させる定着器24とを備えている。
【0012】
この画像形成装置1において、画像形成プロセス部10は、画像出力制御部30から供給される各種の制御信号に基づいて画像形成動作を行う。そして、画像出力制御部30による制御の下で、パーソナルコンピュータ(PC)2や画像読取装置3から受信された画像データは、画像処理部40によって画像処理が施され、画像形成ユニット11に供給される。そして、例えば黒(K)色の画像形成ユニット11Kでは、感光体ドラム12が矢印A方向に回転しながら、帯電器13により予め定められた電位に帯電され、画像処理部40から供給された画像データに基づいて発光するプリントヘッド14により露光される。これにより、感光体ドラム12上には、黒(K)色画像に関する静電潜像が形成される。そして、感光体ドラム12上に形成された静電潜像は現像器15により現像され、感光体ドラム12上には黒(K)色のトナー像が形成される。画像形成ユニット11Y、11M、11Cにおいても、それぞれイエロー(Y)、マゼンタ(M)、シアン(C)の各色トナー像が形成される。
【0013】
各画像形成ユニット11で形成された感光体ドラム12上の各色トナー像は、矢印B方向に移動する用紙搬送ベルト21の移動に伴って供給された記録用紙25に、転写ロール23に印加された転写電界により、順次静電転写され、記録用紙25上に各色トナーが重畳された合成トナー像が形成される。
その後、合成トナー像が静電転写された記録用紙25は、定着器24まで搬送される。定着器24に搬送された記録用紙25上の合成トナー像は、定着器24によって熱および圧力による定着処理を受けて記録用紙25上に定着され、画像形成装置1から排出される。
【0014】
(プリントヘッド14)
図2は、プリントヘッド14の構成を示した断面図である。露光手段の一例としてのプリントヘッド14は、ハウジング61、感光体ドラム12を露光する複数の発光素子(本実施の形態では、発光素子の一例としての発光サイリスタ)を備える発光手段の一例としての光源部63を備えた発光装置65、光源部63から出射された光を感光体ドラム12表面に結像させる光学手段の一例としてのロッドレンズアレイ64を備えている。
発光装置65は、前述した光源部63、光源部63を駆動する信号発生回路110(後述の図3参照)等を搭載する回路基板62を備えている。
【0015】
ハウジング61は、例えば金属で形成され、回路基板62およびロッドレンズアレイ64を支持し、光源部63の発光素子の発光点がロッドレンズアレイ64の焦点面となるように設定されている。また、ロッドレンズアレイ64は、感光体ドラム12の軸方向(主走査方向であって、後述する図3、図4(b)のX方向)に沿って配置されている。
【0016】
(発光装置65)
図3は、発光装置65の上面図である。
図3に示すように、発光装置65では、光源部63は、回路基板62上に、40個の発光部品の一例としての発光チップC1〜C40が、主走査方向であるX方向に二列に千鳥状に配置して構成されている。
本明細書では、「〜」は、番号によってそれぞれが区別された複数の構成要素を示すもので、「〜」の前後に記載されたものおよびその間の番号のものを含むことを意味する。例えば、発光チップC1〜C40は、発光チップC1から番号順に発光チップC40までを含む。
【0017】
発光チップC1〜C40の構成は同一であってよい。よって、発光チップC1〜C40をそれぞれ区別しないときは、発光チップCと呼ぶ。
なお、本実施の形態では、発光チップCの数として、合計40個を用いたが、これに限定されない。
そして、発光装置65は、前述したように、光源部63を駆動する信号発生回路110を搭載している。信号発生回路110は、例えば集積回路(IC)などで構成されている。
なお、発光チップC1〜C40の配列についての詳細は後述する。
【0018】
図4は、発光チップCの構成、発光装置65の信号発生回路110の構成および回路基板62上の配線(ライン)の構成を示した図である。図4(a)は発光チップCの構成を示し、図4(b)は発光装置65の信号発生回路110の構成および回路基板62上の配線(ライン)の構成を示している。
【0019】
はじめに、図4(a)に示す発光チップCの構成を説明する。
発光チップCは、表面形状が矩形である基板80の表面において、長辺の一辺に近い側に長辺に沿って列状に設けられた複数の発光素子(本実施の形態では発光サイリスタL1、L2、L3、…)から構成される発光部102を備えている。さらに、発光チップCは、基板80の表面の長辺方向の両端部に、各種の制御信号等を取り込むための複数のボンディングパッドである端子(φ1端子、φ2端子、Vga端子、φI端子)を備えている。なお、これらの端子は、基板80の一端部からφ1端子、Vga端子の順に設けられ、基板80の他端部からφI端子、φ2端子の順に設けられている。そして、発光部102は、Vga端子とφ2端子との間に設けられている。さらに、基板80の裏面にはVsub端子として裏面電極85(後述する図6参照)が設けられている。
【0020】
なお、「列状」とは、図4(a)に示したように複数の発光素子が一直線上に配置されている場合に限らず、複数の発光素子のそれぞれの発光素子が、列方向と直交する方向に対して、互いに異なるずれ量を有して配置されている状態でもよい。例えば、発光素子の発光面311(後述する図6参照)を画素としたとき、それぞれの発光素子が、列方向と直交する方向に数画素分または数十画素分のずれ量をもって配置されていてもよい。また、隣接する発光素子間で交互に、または複数の発光素子毎に、ジグザグに配置されていてもよい。
【0021】
次に、図4(b)により、発光装置65の信号発生回路110の構成および回路基板62上の配線(ライン)の構成を説明する。
前述したように、発光装置65の回路基板62には、信号発生回路110および発光チップC1〜C40が搭載され、信号発生回路110と発光チップC1〜C40とを接続する配線(ライン)が設けられている。
【0022】
まず、信号発生回路110の構成について説明する。
信号発生回路110には、画像出力制御部30および画像処理部40(図1参照)より、画像処理された画像データおよび各種の制御信号が入力される。信号発生回路110は、これらの画像データおよび各種の制御信号に基づいて、画像データの並び替えや光量の補正等を行う。
そして、信号発生回路110は、各種の制御信号に基づき、発光チップC1〜C40に、第1転送信号φ1、第2転送信号φ2を送信する転送信号発生部120を備えている。
そしてまた、信号発生回路110は、各種の制御信号に基づき、発光チップC1〜C40に、点灯信号φI1〜φI40をそれぞれ送信する点灯信号発生部140を備えている。なお、点灯信号φI1〜φI40をそれぞれ区別しないときは点灯信号φIと表記する。
さらにまた、信号発生回路110は、発光チップC1〜C40に電位の基準となる基準電位Vsubを供給する基準電位供給部160、発光チップC1〜C40の駆動のための電源電位Vgaを供給する電源電位供給部170を備えている。
【0023】
次に、発光チップC1〜C40の配列について説明する。
奇数番号の発光チップC1、C3、C5、…は、それぞれの基板80の長辺方向に間隔を設けて一列に配列されている。偶数番号の発光チップC2、C4、C6、…も、同様にそれぞれの基板80の長辺の方向に間隔を設けて一列に配列されている。そして、奇数番号の発光チップC1、C3、C5、…と偶数番号の発光チップC2、C4、C6、…とは、発光チップCに設けられた発光部102側に近い側の長辺が向かい合うように、互いに180°回転した状態で千鳥状に配列されている。そして、発光チップC間においても発光素子が主走査方向に予め定められた間隔で並ぶように位置が設定されている。なお、図4(b)の発光チップC1、C2、C3、…に、図4(a)に示した発光部102の発光素子の並び(本実施の形態では発光サイリスタL1、L2、L3、…の番号順)の方向を矢印で示している。
【0024】
信号発生回路110と発光チップC1〜C40とを接続する配線(ライン)について説明する。
回路基板62には、発光チップCの基板80裏面に設けられたVsub端子である裏面電極85(後述の図6参照)に設けられたVsub端子に接続され、基準電位Vsubを供給する電源ライン200aが設けられている。
そして、回路基板62には、発光チップCに設けられたVga端子に接続され、駆動のための電源電位Vgaを供給する電源ライン200bが設けられている。
【0025】
回路基板62には、信号発生回路110の転送信号発生部120から、発光チップC1〜C40のφ1端子に第1転送信号φ1を送信するための第1転送信号ライン201、発光チップC1〜C40のφ2端子に第2転送信号φ2を送信するための第2転送信号ライン202が設けられている。第1転送信号φ1、第2転送信号φ2は、発光チップC1〜C40に共通(並列)に送信される。
【0026】
そしてまた、回路基板62には、信号発生回路110の点灯信号発生部140から、各発光チップC1〜C40のφI端子に、点灯信号φI1〜φI40をそれぞれ送信する点灯信号ライン204−1〜204−40が設けられている。
【0027】
以上説明したように、回路基板62上のすべての発光チップC1〜C40に、基準電位Vsub、電源電位Vgaが共通に供給される。第1転送信号φ1、第2転送信号φ2も、発光チップC1〜C40に共通(並列)に送信される。一方、点灯信号φI1〜φI40は、発光チップC1〜C40にそれぞれ個別に送信される。
【0028】
(発光チップC)
図5は、自己走査型発光素子アレイ(SLED)が搭載された発光チップCの回路構成を説明するための等価回路図である。以下において説明する各素子は、端子(φ1端子、φ2端子、Vga端子、φI端子)を除き、発光チップC上のレイアウト(後述する図6参照)に基づいて配置されている。なお、端子(φ1端子、φ2端子、Vga端子、φI端子)の位置は、図4(a)と異なるが、説明の便宜上、図中左端に示している。そして、基板80の裏面に設けられたVsub端子を、基板80の外に引き出して示している。
ここでは、信号発生回路110との関係において発光チップC1を例に、発光チップCを説明する。そこで、図5において、発光チップCを発光チップC1(C)と表記する。他の発光チップC2〜C40の構成は、発光チップC1と同じである。
【0029】
発光チップC1(C)は、前述したように基板80上に列状に配列された発光サイリスタL1、L2、L3、…から構成される発光サイリスタ列(発光部102(図4参照))を備えている。
そして、発光チップC1(C)は、発光サイリスタ列と同様に列状に配列された転送サイリスタT1、T2、T3、…から構成される転送サイリスタ列を備えている。
【0030】
また、発光チップC1(C)は、転送サイリスタT1、T2、T3、…をそれぞれ番号順に2つをペアにして、それぞれのペアの間に結合ダイオードDx1、Dx2、Dx3、…を備えている。
さらに、発光チップC1(C)は、電源線抵抗Rgx1、Rgx2、Rgx3、…を備えている。
【0031】
また、発光チップC1(C)は、1個のスタートダイオードDx0を備えている。そして、後述する第1転送信号φ1が送信される第1転送信号線72と第2転送信号φ2が送信される第2転送信号線73とに過剰な電流が流れるのを防止するために設けられた電流制限抵抗R1、R2を備えている。
【0032】
発光サイリスタ列の発光サイリスタL1、L2、L3、…、転送サイリスタ列の転送サイリスタT1、T2、T3、…は、図5中において、左側から番号順に配列されている。さらに、結合ダイオードDx1、Dx2、Dx3、…、電源線抵抗Rgx1、Rgx2、Rgx3、…も、図中左側から番号順に配列されている。
そして、発光サイリスタ列、転送サイリスタ列は、図5において上から、転送サイリスタ列、発光サイリスタ列の順に並べられている。
【0033】
ここでは、発光サイリスタL1、L2、L3、…、転送サイリスタT1、T2、T3、…、結合ダイオードDx1、Dx2、Dx3、…、電源線抵抗Rgx1、Rgx2、Rgx3、…をそれぞれ区別しないときは、発光サイリスタL、転送サイリスタT、結合ダイオードDx、電源線抵抗Rgxと表記する。
【0034】
発光サイリスタ列における発光サイリスタLの数は、予め定められた個数とすればよい。本実施の形態で、発光サイリスタLの数を例えば128個とすると、転送サイリスタTの数も128個である。同様に、電源線抵抗Rgxの数も128個である。しかし、結合ダイオードDxの数は、転送サイリスタTの数より1少ない127個である。
なお、転送サイリスタTの数は、発光サイリスタLの数より多くてもよい。
【0035】
上記のサイリスタ(発光サイリスタL、転送サイリスタT)は、ゲート端子、アノード端子、カソード端子の3端子を有する半導体素子である。
【0036】
では次に、発光チップC1(C)における各素子の電気的な接続について説明する。
転送サイリスタT、発光サイリスタLのそれぞれのアノード端子は、発光チップC1(C)の基板80に接続されている(アノードコモン)。
そして、これらのアノード端子は、基板80裏面に設けられたVsub端子である裏面電極85(後述の図6参照)を介して電源ライン200a(図4参照)に接続されている。この電源ライン200aは、基準電位供給部160から基準電位Vsubが供給される。
【0037】
転送サイリスタTの配列に沿って、奇数番号(奇数番目)の転送サイリスタT1、T3、…のカソード端子は、第1転送信号線72に接続されている。そして、第1転送信号線72は、電流制限抵抗R1を介してφ1端子に接続されている。このφ1端子には、第1転送信号ライン201(図4参照)が接続され、点灯信号発生部140から第1転送信号φ1が送信される。
一方、転送サイリスタTの配列に沿って、偶数番号(偶数番目)の転送サイリスタT2、T4、…のカソード端子は、第2転送信号線73に接続されている。そして、第2転送信号線73は、電流制限抵抗R2を介してφ2端子に接続されている。このφ2端子には、第2転送信号ライン202(図4参照)が接続され、点灯信号発生部140から第2転送信号φ2が送信される。
【0038】
発光サイリスタL1、L2、L3、…のカソード端子は、点灯信号線75に接続されている。点灯信号線75は、φI端子に接続されている。発光チップC1では、φI端子は、電流制限抵抗RIを介して点灯信号ライン204−1に接続され、点灯信号発生部140から点灯信号φI1が送信される。点灯信号φI1は、発光サイリスタL1、L2、L3、…に点灯のための電流を供給する。なお、他の発光チップC2〜C40のφI端子には、それぞれ電流制限抵抗RIを介して点灯信号ライン204−2〜204−40が接続され、点灯信号発生部140から点灯信号φI2〜φI40が送信される。
【0039】
転送サイリスタT1、T2、T3、…のそれぞれのゲート端子Gt1、Gt2、Gt3、…は、同じ番号の発光サイリスタL1、L2、L3、…のゲート端子Gl1、Gl2、Gl3、…に、1対1で接続されている。よって、ゲート端子Gt1、Gt2、Gt3、…とゲート端子Gl1、Gl2、Gl3、…とは、同じ番号のものが電気的に同電位になっている。よって、例えばゲート端子Gt1(ゲート端子Gl1)と表記して、電位が同じであることを示す。
【0040】
ここでも、ゲート端子Gt1、Gt2、Gt3、…、ゲート端子Gl1、Gl2、Gl3、…をそれぞれ区別しないときは、ゲート端子Gt、ゲート端子Glと表記する。そして、ゲート端子Gt(ゲート端子Gl)と表記して、電位が同じであることを示す。
【0041】
転送サイリスタT1、T2、T3、…のそれぞれのゲート端子Gt1、Gt2、Gt3、…を番号順に2個ずつペアとしたゲート端子Gt間に、結合ダイオードDx1、Dx2、Dx3、…がそれぞれ接続されている。すなわち、結合ダイオードDx1、Dx2、Dx3、…はそれぞれがゲート端子Gt1、Gt2、Gt3、…で順に挟まれるように直列接続されている。そして、結合ダイオードDx1の向きは、ゲート端子Gt1からゲート端子Gt2に向かって電流が流れる方向に接続されている。他の結合ダイオードDx2、Dx3、Dx4、…についても同様である。
【0042】
転送サイリスタTのゲート端子Gt(ゲート端子Gl)は、転送サイリスタTのそれぞれに対応して設けられた電源線抵抗Rgxを介して、電源線71に接続されている。電源線71はVga端子に接続されている。Vga端子には、電源ライン200bが接続され、電源電位供給部170から電源電位Vgaが供給される。
【0043】
そして、転送サイリスタ列の一端側の転送サイリスタT1のゲート端子Gt1は、スタートダイオードDx0のカソード端子に接続されている。一方、スタートダイオードDx0のアノード端子は、第2転送信号線73に接続されている。
【0044】
図5において、発光チップC1(C)の転送サイリスタT、結合ダイオードDx、電源線抵抗Rgx、スタートダイオードDx0、電流制限抵抗R1、R2を備える部分を転送部101と表記する。そして、発光サイリスタLを備える部分が発光部102に該当する。
【0045】
図6は、発光チップCの平面レイアウト図および断面図である。ここでは、発光チップCと信号発生回路110との接続関係を示さないので、発光チップC1を例とすることを要しない。よって、発光チップCと表記する。
図6(a)は、発光チップCの平面レイアウト図であって、発光サイリスタL1〜L4、転送サイリスタT1〜T4を中心とした部分を示している。なお、端子(φ1端子、φ2端子、Vga端子、φI端子)の位置は、図4(a)と異なるが、説明の便宜上、図中左端部に示している。そして、基板80の裏面に設けられたVsub端子は、基板80の外に引き出して示している。図4に対応させて端子を設けるとすると、φ2端子、φI端子、電流制限抵抗R2は、図6(a)において基板80の右端部に設けられる。また、スタートダイオードDx0は基板80の右端部に設けられてもよい。
図6(b)は、図6(a)に示したVIB−VIB線での断面図である。よって、図6(b)の断面図には、図中下より発光サイリスタL1、転送サイリスタT1、結合ダイオードDx1、電源線抵抗Rgx1の断面が示されている。なお、図6(a)および(b)の図中には、主要な素子や端子を名前により表記している。
【0046】
発光チップCは、図6(b)に示すように、p型の第1半導体層81、n型の第2半導体層82、p型の第3半導体層83およびn型の第4半導体層84が順に積層された複数の島(アイランド)から構成されている。なお、以下に説明するように、複数のアイランドの内の一部のアイランドは、n型の第4半導体層84を部分的に有しているか、n型の第4半導体層84を有していない。
そして、発光チップCには、図6(b)に示すように、これらのアイランドの表面および側面を覆うように設けられた絶縁層86が設けられている。そして、これらのアイランドと電源線71、第1転送信号線72、第2転送信号線73、点灯信号線75などの配線とが、絶縁層86に設けられた開口(スルーホールと呼ばれる。)(図6(a)では○で示す。)を介して接続されている。以下の説明では、絶縁層86および開口についての説明を省略する。
【0047】
図6(a)に示すように、第1アイランド301には、発光サイリスタL1が設けられている。そして、図6(b)に示すように、発光サイリスタL1上(基板80の反対側)には、円筒(丸筒)状の台座(ペデスタル)91を介して、レンズ92が設けられている。レンズ92は、外形が球状(球レンズ)である。そして、台座91は、レンズ92が発光サイリスタL1の発光面311から空隙(空気層)93を介して対向するように、レンズ92を保持している。ここでは、台座91は、発光面311の端の部分上にかかるように設けられている。なお、台座91は、発光面311上に形成されないように、形成してもよい。
なお、図6(a)では、レンズ92は透明であるとして、外形のみを記載している。
【0048】
第2アイランド302には、転送サイリスタT1、結合ダイオードDx1が設けられている。第3アイランド303には、電源線抵抗Rgx1が設けられている。第4アイランド304には、スタートダイオードDx0が設けられている。第5アイランド305には電流制限抵抗R1が、第6アイランド306には電流制限抵抗R2が設けられている。
そして、発光チップCには、第1アイランド301、第2アイランド302、第3アイランド303と同様なアイランドが、並列して複数形成されている。これらのアイランドには、発光サイリスタL2、L3、L4、…、転送サイリスタT2、T3、T4、…、結合ダイオードDx2、Dx3、Dx4,…等が、第1アイランド301、第2アイランド302、第3アイランド303と同様に設けられている。そして、複数のレンズ92が、発光サイリスタL1、L2、L3、…上にそれぞれ設けられている。
そしてまた、図6(b)に示すように、基板80の裏面にはVsub端子となる裏面電極85が設けられている。
【0049】
ここで、図6(a)および(b)により、第1アイランド301〜第6アイランド306について詳細に説明する。
第1アイランド301に設けられた発光サイリスタL1は、p型の基板80上に設けられたp型の第1半導体層81をアノード端子、n型の第4半導体層84上に設けられたn型オーミック電極321をカソード端子、n型の第4半導体層84を除去して露出させたp型の第3半導体層83上に設けられたp型オーミック電極331をゲート端子Gl1とする。そして、光は、n型の第4半導体層84の表面において、n型オーミック電極321および点灯信号線75のn型オーミック電極321との接続のための枝部75bによって光の出射が妨げられる(遮光される)部分を除いたn型の第4半導体層84の表面から、絶縁層86を透過して出射する。出射した光は、レンズ92で集光されて取りだされる。ここでは、発光面311は、光が透過する絶縁層86の表面とする。
発光面311の表面形状は、n型の第4半導体層84の表面上に、点灯信号線75の枝部75bおよびn型オーミック電極321が形成されていることによって、馬蹄型となっている。
以下では、発光面311の用語は、発光サイリスタL1に限らず、他の発光サイリスタLについても使用する。
【0050】
第2アイランド302に設けられた転送サイリスタT1は、p型の基板80上に設けられたp型の第1半導体層81をアノード端子、n型の第4半導体層84の領域313上に設けられたn型オーミック電極323をカソード端子、n型の第4半導体層84を除去して露出させたp型の第3半導体層83上に設けられたp型オーミック電極332をゲート端子Gt1とする。
同じく、第2アイランド302に設けられた結合ダイオードDx1は、n型の第4半導体層84の領域314上に設けられたn型オーミック電極324をカソード端子、p型の第3半導体層83上に設けられたp型オーミック電極332をアノード端子とする。結合ダイオードDx1のアノード端子と転送サイリスタT1のゲート端子Gt1とはp型オーミック電極332で共通である。
【0051】
第3アイランド303に設けられた電源線抵抗Rgx1は、n型の第4半導体層84を除去して露出させたp型の第3半導体層83上に設けられたp型オーミック電極333と334との間のp型の第3半導体層83を抵抗として設けられている。
第4アイランド304に設けられたスタートダイオードDx0は、n型の第4半導体層84の領域315上に設けられたn型オーミック電極325をカソード端子、n型の第4半導体層84を除去して露出させたp型の第3半導体層83上に設けられたp型オーミック電極335をアノード端子としている。
第5アイランド305に設けられた電流制限抵抗R1、第6アイランド306に設けられた電流制限抵抗R2は、第3アイランド303に設けられた電源線抵抗Rgx1と同様に、それぞれが2個のp型オーミック電極(符号なし)間のp型の第3半導体層83を抵抗としている。
【0052】
図6(a)において、各素子間の接続関係を説明する。
点灯信号線75は幹部75aと複数の枝部75bとを備え、幹部75aは発光サイリスタ列の列方向に延びるように設けられ、枝部75bは幹部75aから枝分かれして、発光サイリスタL1、L2、L3、…のn型の第4半導体層84上に設けられたn型オーミック電極321と接続されている。
【0053】
第1転送信号線72は、第2アイランド302に設けられた転送サイリスタT1のカソード端子であるn型オーミック電極323に接続されている。第2アイランド302と同様なアイランドに設けられた、他の奇数番号の転送サイリスタTのカソード端子も第1転送信号線72に接続されている。第1転送信号線72は、第5アイランド305に設けられた電流制限抵抗R1を介してφ1端子に接続されている。
一方、第2転送信号線73は、符号を付さないアイランドに設けられた偶数番号の転送サイリスタTのカソード端子であるn型オーミック電極(符号なし)に接続されている。第2転送信号線73は、第6アイランド306に設けられた電流制限抵抗R2を介してφ2端子に接続されている。
【0054】
電源線71は、電源線抵抗Rgx1の一方の端子であるp型オーミック電極334に接続されている。他の電源線抵抗Rgxの一方の端子も電源線71に接続されている。電源線71はVga端子に接続されている。
【0055】
そして、第1アイランド301に設けられた発光サイリスタL1のp型オーミック電極331(ゲート端子Gl1)は、第2アイランド302のp型オーミック電極332(ゲート端子Gt1)に接続配線76で接続されている。
【0056】
そして、p型オーミック電極332(ゲート端子Gt1)は、第3アイランド303に設けられたp型オーミック電極333(電源線抵抗Rgx1の他方の端子)に接続配線77で接続されている。
第2アイランド302に設けられたn型オーミック電極324(結合ダイオードDx1のカソード端子)は、隣接して設けられている転送サイリスタT2のゲート端子Gt2であるp型オーミック電極(符号なし)に接続配線79で接続されている。
【0057】
第2アイランド302のp型オーミック電極332(ゲート端子Gt1)は、第4アイランド304に設けられたn型オーミック電極325(スタートダイオードDx0のカソード端子)に接続配線78で接続されている。p型オーミック電極335(スタートダイオードDx0のアノード端子)は、第2転送信号線73に接続されている。
ここでは説明を省略するが、他の発光サイリスタL、転送サイリスタT、結合ダイオードDx等についても同様である。
このようにして、図5に示した発光チップC1(C)が構成される。
【0058】
(発光チップCの製造方法)
発光チップCの製造方法について説明する。
まず、レンズ92を設置する前までの発光チップCの製造方法を説明する。
発光チップCは、例えばGaAsやGaAlAsなどの化合物半導体のp型の基板80上に、p型の第1半導体層81、n型の第2半導体層82、p型の第3半導体層83およびn型の第4半導体層84を順に積層したのち、n型の第4半導体層84と、p型の第3半導体層83と、n型の第2半導体層82と、n型の第2半導体層82との界面から予め定められた深さのp型の第1半導体層81とをエッチングにより除去することで相互に分離された複数のアイランド(第1アイランド301〜第6アイランド306および符号付さないアイランド)を形成する。このようなアイランドはメサと呼ばれ、このようにアイランドを形成するためのエッチングはメサエッチングと呼ばれる。
【0059】
さらに、複数のアイランドの内、一部のアイランドにおいて、n型の第4半導体層84の一部または全てを取り除くことにより、p型の第3半導体層83の表面を露出する。
そして、n型の第4半導体層84の表面に、n型オーミック電極321、323、324、325などのn型のオーミック電極、露出したp型の第3半導体層83の表面にp型オーミック電極331、332、333、334、335などのp型のオーミック電極を形成する。
そして、露出したアイランドの表面および側面を覆うように、例えば二酸化シリコン(SiO2)などの絶縁層86を形成する。次に、n型のオーミック電極およびp型のオーミック電極上の絶縁層86に開口を設けたのち、例えばアルミニウム(Al)などの金属膜を堆積し、フォトリソグラフィにより、電源線71、第1転送信号線72、第2転送信号線73、点灯信号線75などの配線に加工する。
これにより、レンズ92を設置する前の発光チップCが製造される。
【0060】
次に、発光チップCのレンズ92を設置する方法を説明する。
図7は、発光チップCのレンズ92を設置する方法を説明する断面図である。図6(a)のVII−VII線での断面で説明する。
図7(a)は、前述のレンズ92を設置する前の発光チップCである。
図7(b)に示すように、レンズ92を設置する前の発光チップCの表面に、例えばポジ型の感光性ポリイミド膜94を塗布する。ポジ型の感光性ポリイミド膜94とは、光(紫外光)97が照射された部分が現像液に可溶になり、光97が照射されなかった部分が現像液に不溶のままになる性質を有している。
次に、台座91となる部分を遮光するように例えばCrなどにより遮光部96が形成されたフォトマスク95を介して、感光性ポリイミド膜94が感光する光97を照射する。
この後、現像液に浸漬すると、光97の照射によって可溶となった感光性ポリイミド膜94が溶解して除去される。一方、台座91となる部分の感光性ポリイミド膜94は、光97が照射されていないため、現像液により溶解しないで残る。
そして、図7(c)に示すように、予め定められた温度で加熱することで、感光性ポリイミド膜94に含まれていた溶媒を蒸発させるとともに、感光性ポリイミド膜94のポリイミド前駆体をイミド化させることで、台座91とする。
最後に、図7(d)に示すように、それぞれの発光サイリスタLの発光面311上に、ボールレンズなどのレンズ92を配置し、固定する。
【0061】
レンズ92の直径は、発光サイリスタ列における発光サイリスタLのピッチで設定される。例えば、発光サイリスタLのピッチを20μmとしたとき、レンズ92の直径を20μmとしてもよい。そして、台座91の高さは、ボールレンズであるレンズ92の半径(10μm)より大きくして、発光面311とレンズ92との間に空気層による空隙93が生じるようになっている。
このようにして、レンズ92を備えた発光チップCが製造される。
【0062】
なお、上記ではポジ型の感光性ポリイミド膜94を用いて、台座91を形成したが、ネガ型の感光性ポリイミド膜を用いてもよい。ネガ型の感光性ポリイミド膜とは、現像液に可溶な感光性ポリイミド膜が、光97が照射された部分が現像液に不溶になる性質を有している。
さらに、感光性ポリイミド膜の代わりに、感光性を有しないポリイミド膜、SiO2などの無機材料からなる膜などを用いてもよい。これらの場合には、フォトリソグラフィを用いて、台座91に加工すればよい。
【0063】
(発光装置65の動作)
次に、発光装置65の動作について説明する。
前述したように、発光装置65は発光チップC1〜C40を備えている(図3、4参照)。
図4に示したように、基準電位Vsub、電源電位Vgaは、回路基板62上のすべての発光チップC1〜C40に共通に供給される。同様に、第1転送信号φ1、第2転送信号φ2は、発光チップC1〜C40に共通(並列)に送信される。
一方、点灯信号φI1〜φI40は、発光チップC1〜C40のそれぞれに個別に送信される。点灯信号φI1〜φI40は、画像データに基づいて、各発光チップC1〜C40の発光サイリスタLを点灯または非点灯に設定する信号である。よって、点灯信号φI1〜φI40は、画像データによって相互に波形が異なる。しかし、点灯信号φI1〜φI40は、同じタイミングで並列に送信される。
発光チップC1〜C40は並列に駆動されるので、発光チップC1の動作を説明すれば足りる。
【0064】
<サイリスタ>
発光チップC1の動作を説明する前に、サイリスタ(転送サイリスタT、発光サイリスタL)の基本的な動作を説明する。サイリスタは、前述したように、アノード端子、カソード端子、ゲート端子の3端子を有する半導体素子である。
以下では、一例として、Vsub端子である裏面電極85(図5、図6参照)に供給される基準電位Vsubをハイレベルの電位(以下では「H」と表記する。)として0V、Vga端子に供給される電源電位Vgaをローレベルの電位(以下では「L」と表記する。)として−3.3Vとして説明する。
本実施の形態では、発光装置65は負の電位で駆動される。
【0065】
サイリスタのアノード端子であるp型の第1半導体層81はp型の基板80と同電位であるので、サイリスタのアノード端子は裏面電極85に供給される基準電位Vsub(「H」(0V))になっている。
サイリスタは、例えば、図6に示したように、GaAs、GaAlAs等によるp型半導体層(p型の第1半導体層81、p型の第3半導体層83)、n型半導体層(n型の第2半導体層82、n型の第4半導体層84)を積層して構成される。ここでは、p型半導体層とn型半導体層とで構成されるpn接合の順方向電位(拡散電位)Vdを一例として1.5Vとして説明する。
【0066】
アノード端子とカソード端子との間に電流が流れていないオフ状態のサイリスタは、しきい電圧より低い電位(絶対値が大きい負の値)がカソード端子に印加されるとオン状態に移行(ターンオン)する。ここで、サイリスタのしきい電圧は、ゲート端子の電位からpn接合の順方向電位Vd(1.5V)を引いた値である。よって、サイリスタは、ゲート端子の電位が0Vであると、しきい電圧が−1.5Vとなる。すなわち、−1.5Vより低い電位がカソード端子に印加されると、サイリスタはターンオンする。サイリスタは、ターンオンすると、アノード端子とカソード端子との間に電流が流れた状態(オン状態)になる。
オン状態のサイリスタのゲート端子の電位は、アノード端子の電位に近い電位になる。ここでは、アノード端子を基準電位Vsub(0V(「H」))に設定しているので、ゲート端子の電位は0V(「H」)になるとする。また、オン状態のサイリスタのカソード端子は、アノード端子の電位からpn接合の順方向電位Vd(1.5V)を引いた電位に近い電位となる。ここでは、アノード端子を基準電位Vsub(0V(「H」))に設定しているので、オン状態のサイリスタのカソード端子の電位は−1.5Vになるとする。
【0067】
サイリスタは、一度ターンオンすると、カソード端子の電位が、オン状態を維持するために必要な電位より高い電位(絶対値が小さい負の値、0Vまたは正の値)、すなわち、カソード端子に−1.5Vより高い電位が印加されると、オフ状態に移行(ターンオフ)する。例えば、カソード端子が「H」(0V)になると、−1.5Vより高い電位であるとともに、カソード端子の電位とアノード端子の電位とが同じになるので、サイリスタはターンオフする。
一方、オン状態のサイリスタのカソード端子の電位は−1.5Vであるので、カソード端子に−1.5Vより低い電位(絶対値が大きい負の値)が継続的に印加され、サイリスタのオン状態を維持しうる電流(維持電流)が供給されると、オン状態を維持する。
そして、発光サイリスタLは、ターンオンすると点灯(発光)し、ターンオフすると消灯(非点灯)する。オン状態の発光サイリスタLの光量は、発光面311の面積およびカソード端子とアノード端子との間に流す電流によって決まる。
【0068】
<タイミングチャート>
図8は、発光装置65および発光チップCの動作を説明するためのタイミングチャートである。
図8では、発光チップC1の発光サイリスタL1〜L5の5個の発光サイリスタLの点灯または非点灯を制御(点灯制御と表記する。)する部分のタイミングチャートを示している。前述したように、他の発光チップC2〜C40は、発光チップC1と並行して動作するため、発光チップC1の動作を説明すれば足りる。
なお、図8では、発光チップC1の発光サイリスタL1、L2、L3、L5を点灯させ、発光サイリスタL4を消灯(非点灯)としている。
【0069】
図8において、時刻aから時刻kへとアルファベット順に時刻が経過するとする。発光サイリスタL1は、時刻bから時刻eの期間T(1)において、発光サイリスタL2は、時刻eから時刻iの期間T(2)において、発光サイリスタL3は、時刻iから時刻jの期間T(3)において、発光サイリスタL4は、時刻jから時刻kの期間T(4)において点灯または非点灯の制御(点灯制御)がされる。以下、同様にして番号が5以上の発光サイリスタLが点灯制御される。
ここでは、期間T(1)、T(2)、T(3)、…は同じ長さの期間とし、それぞれを区別しないときは期間Tと呼ぶ。
なお、以下に説明する信号の相互の関係が維持されるようにすれば、期間T(1)、T(2)、T(3)、…の長さを可変としてもよい。
【0070】
第1転送信号φ1、第2転送信号φ2、点灯信号φI1の波形について説明する。なお、時刻aから時刻bまでの期間は、発光チップC1(発光チップC2〜C40も同じ。)が動作を開始する期間である。この期間の信号については、動作の説明において説明する。
【0071】
φ1端子(図5、図6参照)に送信される第1転送信号φ1およびφ2端子(図5、図6参照)に送信される第2転送信号φ2は、「H」と「L」との2つの電位を有する信号である。そして、第1転送信号φ1および第2転送信号φ2は、連続する2つの期間T(例えば、期間T(1)と期間T(2))を単位として波形が繰り返される。
【0072】
第1転送信号φ1は、期間T(1)の開始時刻bで「H」から「L」に移行し、時刻fで「L」から「H」に移行する。そして、期間T(2)の終了時刻iにおいて、「H」から「L」に移行する。
第2転送信号φ2は、期間T(1)の開始時刻bにおいて「H」であって、時刻eで「H」から「L」に移行する。そして、期間T(2)の終了時刻iにおいて「L」を維持している。
第1転送信号φ1と第2転送信号φ2とを比較すると、第2転送信号φ2は、第1転送信号φ1を期間T、時間軸上で後ろにずらしたものに当たる。第1転送信号φ1は、期間T(1)および期間T(2)での波形が、期間T(3)以降において繰り返す。一方、第2転送信号φ2は、期間T(1)において、破線で示す波形および期間T(2)での波形が、期間T(3)以降において繰り返す。第2転送信号φ2の期間T(1)の波形が期間T(3)以降と異なるのは、期間T(1)は発光装置65が動作を開始する期間であるためである。
【0073】
第1転送信号φ1と第2転送信号φ2との一組の転送信号は、後述するように、図5、図6に示した転送サイリスタTを番号順にオン状態を伝播させることにより、オン状態の転送サイリスタTと同じ番号の発光サイリスタLを、点灯または非点灯の制御(点灯制御)の対象として指定する。
【0074】
次に、発光チップC1のφI端子に送信される点灯信号φI1について説明する。なお、他の発光チップC2〜C40には、それぞれ点灯信号φI2〜φI40が送信される。点灯信号φI1は、「H」と「L」との2つの電位を有する信号である。
【0075】
ここでは、発光チップC1の発光サイリスタL1に対する点灯制御の期間T(1)において、点灯信号φI1を説明する。なお、発光サイリスタL1は点灯させるとしている。
点灯信号φI1は、期間T(1)の開始時刻bにおいて「H」であって、時刻cで「H」から「L」に移行する。そして、時刻dで「L」から「H」に移行し、期間T(1)の終了時刻eにおいて「H」を維持している。
【0076】
では、図4、図5を参照しつつ、図8に示したタイミングチャートにしたがって、発光装置65および発光チップC1の動作を説明する。なお、以下では、発光サイリスタL1およびL2を点灯制御する期間T(1)およびT(2)について説明する。
(1)時刻a
<発光装置65>
時刻aにおいて、発光装置65の信号発生回路110の基準電位供給部160は、基準電位Vsubを「H」(0V)に設定する。電源電位供給部170は、電源電位Vgaを「L」(−3.3V)に設定する。すると、発光装置65の回路基板62上の電源ライン200aは「H」(0V)の基準電位Vsubに設定され、発光チップC1〜C40のそれぞれのVsub端子は「H」に設定される。同様に、電源ライン200bは「L」に設定され、発光チップC1〜C40のそれぞれのVga端子は「L」に設定される。これにより、発光チップC1〜C40のそれぞれの電源線71は「L」に設定される。
【0077】
そして、信号発生回路110の転送信号発生部120は第1転送信号φ1、第2転送信号φ2をそれぞれ「H」に設定する。すると、第1転送信号ライン201および第2転送信号ライン202が「H」になる(図4参照)。これにより、発光チップC1〜C40のそれぞれのφ1端子およびφ2端子が「H」になる。電流制限抵抗R1を介してφ1端子に接続されている第1転送信号線72の電位も「H」になり、電流制限抵抗R2を介してφ1端子に接続されている第2転送信号線73も「H」になる(図5参照)。
【0078】
さらに、信号発生回路110の点灯信号発生部140は、点灯信号φI1〜φI40をそれぞれ「H」に設定する。すると、点灯信号ライン204−1〜204−40が「H」になる(図4参照)。これにより、発光チップC1〜C40のそれぞれのφI端子が、電流制限抵抗RIを介して「H」になり、φI端子に接続された点灯信号線75も「H」になる(図5参照)。
【0079】
次に、発光チップC1の動作を説明する。
なお、図8および以下における説明では、各端子の電位がステップ(階段)状に変化するとしているが、各端子の電位は徐々に変化している。よって、電位変化の途上であっても、下記に示す条件が満たされれば、サイリスタがターンオンまたはターンオフして、状態の変化を生じうる。
【0080】
<発光チップC1>
転送サイリスタT、発光サイリスタLのアノード端子はVsub端子に接続されているので、「H」(0V)に設定される。
【0081】
奇数番号の転送サイリスタT1、T3、T5、…のそれぞれのカソード端子は、第1転送信号線72に接続され、「H」に設定されている。偶数番号の転送サイリスタT2、T4、T6、…のそれぞれのカソード端子は、第2転送信号線73に接続され、「H」に設定されている。よって、転送サイリスタTは、アノード端子およびカソード端子がともに「H」であるためオフ状態にある。
【0082】
発光サイリスタLのカソード端子は、「H」の点灯信号線75に接続されている。よって、発光サイリスタLも、アノード端子およびカソード端子がともに「H」であるためオフ状態にある。
【0083】
図5中の転送サイリスタ列の一端のゲート端子Gt1は、前述したように、スタートダイオードDx0のカソード端子に接続されている。ゲート端子Gt1は、電源線抵抗Rgx1を介して、電源電位Vga(「L」(−3.3V))の電源線71に接続されている。そして、スタートダイオードDx0のアノード端子は第2転送信号線73に接続され、電流制限抵抗R2を介して、「H」(0V)のφ2端子に接続されている。よって、スタートダイオードDx0は順バイアスであり、スタートダイオードDx0のカソード端子(ゲート端子Gt1)は、スタートダイオードDx0のアノード端子の電位(「H」(0V))からpn接合の順方向電位Vd(1.5V)を引いた値(−1.5V)になる。また、ゲート端子Gt1が−1.5Vになると、結合ダイオードDx1は、アノード端子(ゲート端子Gt1)が−1.5Vで、カソード端子が電源線抵抗Rgx2を介して電源線71(「L」(−3.3V))に接続されているので、順バイアスになる。よって、ゲート端子Gt2の電位は、ゲート端子Gt1の電位(−1.5V)からpn接合の順方向電位Vd(1.5V)を引いた−3Vになる。しかし、3以上の番号のゲート端子Gtには、スタートダイオードDx0のアノード端子が「H」(0V)であることの影響は及ばず、ゲート端子Gtの電位は、電源線71の電位である「L」(−3.3V)になっている。
なお、ゲート端子Gtはゲート端子Glに接続されているので、ゲート端子Glの電位は、ゲート端子Gtの電位と同じである。よって、転送サイリスタT、発光サイリスタLのしきい電圧は、ゲート端子Gt、Glの電位からpn接合の順方向電位Vd(1.5V)を引いた値となる。すなわち、転送サイリスタT1、発光サイリスタL1のしきい電圧は−3V、転送サイリスタT2、発光サイリスタL2のしきい電圧は−4.5V、番号が3以上の転送サイリスタT、発光サイリスタLのしきい電圧は−4.8Vとなっている。
【0084】
(2)時刻b
図8に示す時刻bにおいて、第1転送信号φ1が、「H」(0V)から「L」(−3.3V)に移行する。これにより発光装置65が動作を開始する。
第1転送信号φ1が「H」から「L」に移行すると、φ1端子および電流制限抵抗R1を介して、第1転送信号線72の電位が、「H」から「L」に移行する。すると、しきい電圧が−3Vである転送サイリスタT1がターンオンする。しかし、第1転送信号線72にカソード端子が接続された、番号が3以上の奇数番号の転送サイリスタTは、しきい電圧が−4.8Vであるのでターンオンできない。一方、偶数番号の転送サイリスタTは、第2転送信号φ2が「H」(0V)であって、第2転送信号線73が「H」であるのでターンオンできない。転送サイリスタT1がターンオンすることで、第1転送信号線72の電位は、アノード端子の電位(「H」(0V))からpn接合の順方向電位Vd(1.5V)を引いた−1.5Vになる。
【0085】
転送サイリスタT1がターンオンすると、ゲート端子Gt1の電位は、転送サイリスタT1のアノード端子の電位である「H」(0V)になる。そして、ゲート端子Gt2の電位が−1.5V、ゲート端子Gt3の電位が−3V、番号が4以上のゲート端子Gtの電位が「L」(-3.3V)になる。
これにより、発光サイリスタL1のしきい電圧が−1.5V、転送サイリスタT2、発光サイリスタL2のしきい電圧が−3V、転送サイリスタT3、発光サイリスタL3のしきい電圧が−4.5V、番号が4以上の転送サイリスタT、発光サイリスタLのしきい電圧が−4.8Vになる。
しかし、第1転送信号線72は、オン状態の転送サイリスタT1により−1.5Vになっているので、オフ状態の奇数番号の転送サイリスタTはターンオンしない。第2転送信号線73は、「H」であるので、偶数番号の転送サイリスタTはターンオンしない。点灯信号線75は「H」であるので、発光サイリスタLはいずれもターンオンしない。
【0086】
時刻bの直後(ここでは、時刻bにおける信号の電位の変化によってサイリスタなどの変化が生じた後、定常状態になったときをいう。)において、転送サイリスタT1がオン状態にあって、他の転送サイリスタT、発光サイリスタLはオフ状態にある。
【0087】
(3)時刻c
時刻cにおいて、点灯信号φI1が「H」から「L」に移行する。
点灯信号φI1が「H」から「L」に移行すると、電流制限抵抗RIおよびφI端子を介して、点灯信号線75が「H」から「L」に移行する。すると、しきい電圧が−1.5Vである発光サイリスタL1がターンオンして、点灯(発光)する。これにより、点灯信号線75の電位が−1.5Vになる。なお、発光サイリスタL2はしきい電圧が−3Vであるが、しきい電圧が−1.5Vと高い(絶対値が小さい負の値である)発光サイリスタL1がターンオンして、点灯信号線75が−1.5Vになるので、発光サイリスタL2はターンオンしない。
時刻cの直後において、転送サイリスタT1がオン状態にあって、発光サイリスタL1がオン状態で点灯(発光)している。
【0088】
(4)時刻d
時刻dにおいて、点灯信号φI1が「L」から「H」に移行する。
点灯信号φI1が「L」から「H」に移行すると、電流制限抵抗RIおよびφI端子を介して、点灯信号線75の電位が「L」から「H」に移行する。すると、発光サイリスタL1は、アノード端子とカソード端子とがともに「H」になるのでターンオフして消灯(非点灯)する。発光サイリスタL1の点灯期間は、点灯信号φI1が「H」から「L」に移行した時刻cから、点灯信号φI1が「L」から「H」に移行する時刻dまでの、点灯信号φI1が「L」である期間となる。
時刻dの直後において、転送サイリスタT1がオン状態にある。
【0089】
(5)時刻e
時刻eにおいて、第2転送信号φ2が「H」から「L」に移行する。ここで、発光サイリスタL1を点灯制御する期間T(1)が終了し、発光サイリスタL2を点灯制御する期間T(2)が開始する。
第2転送信号φ2が「H」から「L」に移行すると、φ2端子を介して第2転送信号線73の電位が「H」から「L」に移行する。前述したように、転送サイリスタT2は、しきい電圧が−3Vになっているので、ターンオンする。これにより、ゲート端子Gt2(ゲート端子Gl2)の電位が「H」(0V)、ゲート端子Gt3(ゲート端子Gl3)の電位が−1.5V「H」(0V)、ゲート端子Gt4(ゲート端子Gl4)の電位が−3Vになる。そして、番号が5以上のゲート端子Gt(ゲート端子Gl)の電位が−3.3Vになる。
時刻eの直後において、転送サイリスタT1およびT2がオン状態にある。
【0090】
(6)時刻f
時刻fにおいて、第1転送信号φ1が「L」から「H」に移行する。
第1転送信号φ1が「L」から「H」に移行すると、φ1端子を介して第1転送信号線72の電位が「L」から「H」に移行する。すると、オン状態の転送サイリスタT1は、アノード端子とカソード端子とがともに「H」になって、ターンオフする。すると、ゲート端子Gt1(Gl1)の電位は、電源線抵抗Rgx1を介して、電源線71の電源電位Vga(「L」(−3.3V))に向かって変化する。これにより、結合ダイオードDx1が電流が流れない方向に電位が加えられた状態(逆バイアス)になる。よって、ゲート端子Gt2(ゲート端子Gl2)が「H」(0V)である影響は、ゲート端子Gt1(ゲート端子Gl1)には及ばなくなる。すなわち、逆バイアスの結合ダイオードDxで接続されていたゲート端子Gtを有する転送サイリスタTは、しきい電圧が−4.8Vになって、「L」(−3.3V)の第1転送信号φ1または第2転送信号φ2ではターンオンしなくなる。
時刻fの直後において、転送サイリスタT2がオン状態にある。
【0091】
(7)その他
時刻gにおいて、点灯信号φI1が「H」から「L」に移行すると、時刻cでの発光サイリスタL1と同様に、発光サイリスタL2がターンオンして、点灯(発光)する。
そして、時刻hにおいて、点灯信号φI1が「L」から「H」に移行すると、時刻dでの発光サイリスタL1と同様に、発光サイリスタL2がターンオフして消灯する。
さらに、時刻iにおいて、第1転送信号φ1が「H」から「L」に移行すると、時刻bでの転送サイリスタT1または時刻eでの転送サイリスタT2と同様に、しきい電圧が−3Vの転送サイリスタT3がターンオンする。時刻iで、発光サイリスタL2を点灯制御する期間T(2)が終了し、発光サイリスタL3を点灯制御する期間T(3)が開始する。
以降は、これまで説明したことの繰り返しとなる。
【0092】
なお、発光サイリスタLを点灯(発光)させないで、消灯(非点灯)のままとするときは、図8の発光サイリスタL4を点灯制御する期間T(4)における時刻jから時刻kに示す点灯信号φI1のように、点灯信号φIを「H」(0V)のままとすればよい。このようにすることで、発光サイリスタL4のしきい電圧が−1.5Vであっても、発光サイリスタL4は消灯(非点灯)のままとなる。
【0093】
以上説明したように、転送サイリスタTのゲート端子Gtは結合ダイオードDxによって相互に接続されている。よって、ゲート端子Gtの電位が変化すると、電位が変化したゲート端子Gtに、順バイアスの結合ダイオードDxを介して接続されたゲート端子Gtの電位が変化する。そして、電位が変化したゲート端子を有する転送サイリスタTのしきい電圧が変化する。転送サイリスタTは、しきい電圧が「L」(−3.3V)より高い(絶対値が小さい負の値)と、第1転送信号φ1または第2転送信号φ2が「H」(0V)から「L」(−3.3V)に移行するタイミングにおいてターンオンする。
そして、オン状態の転送サイリスタTのゲート端子Gtにゲート端子Glが接続された発光サイリスタLは、しきい電圧が−1.5Vであるので、点灯信号φIが「H」から「L」に移行すると、ターンオンして点灯(発光)する。
すなわち、転送サイリスタTはオン状態になることで、点灯制御の対象である発光サイリスタLを指定し、点灯信号φIは、点灯制御の対象の発光サイリスタLを点灯または非点灯に設定する。
このように、画像データに応じて、点灯信号φIの波形を設定して、各発光サイリスタLの点灯または非点灯を制御している。
【0094】
第1の実施の形態では、図6に示したように、発光サイリスタLの発光面311に対向するようにレンズ92を設けて、発光面311から出射して発光面311に対して側方(斜め方向)に進む光の一部を、レンズ92により集光して、発光面311に対して前方(垂直な方向)に進む光としている。これにより、レンズ92を設けない場合に比べ、光の取り出し効率が向上する。
発光部品の発光素子アレイの複数の発光面に対応してレンズを設ける場合、レンズを設置するための台座(ペデストル)の形成によって生じた応力により発光素子アレイを設けた基板が破損(割れ)することを抑制することが求められている。第1の実施の形態では台座91を円筒状としている。この場合、台座91が基板80側に接触する面積は、台座91を全面に設ける場合に比べて小さい。よって、台座91が基板80に及ぼす応力も、台座91を全面に設ける場合に比べて小さい。
さらに、発光面311とレンズ92とが接触すると多重干渉により、レンズ92から取り出される光量が低下するが、本実施の形態では、発光面311とレンズ92との間に空隙93を設け、レンズ92から取り出される光量が多重干渉により低下することが抑制されている。なお、発光面311とレンズ92との間の距離(空隙93の長さ)は、多重干渉により光量の低下が抑制される値であればよい。
なお、発光面311にレンズ92の焦点を設定することが、集光の点で好ましい。
【0095】
[第2の実施の形態]
第2の実施の形態では、第1の実施の形態と、発光チップCの台座91の形状が異なっている。すなわち、台座91は、第1の実施の形態では円筒状としたが、第2の実施の形態では井桁状とした。他の構成は第1の実施の形態と同様である。よって、第1の実施の形態と異なる部分、すなわち第2の実施の形態における発光チップCの台座91に関連する部分について説明し、第1の実施の形態と同様な部分についての説明を省略する。
図9は、第2の実施の形態における発光チップCの発光サイリスタLの部分の平面図および断面図である。図9(a)は平面図、図9(b)は図9(a)のIXB−IXB線での断面図、図9(c)は図9(a)のIXC−IXC線での断面図である。なお、図9(a)ではレンズ92は透明であるとして、外形のみを記載している。
台座91は井桁状であって、井桁状の台座91のそれぞれの開口部とそれぞれの発光サイリスタLの発光面311とが対向するようになっている。そして、井桁状の台座91の開口部に設けられたレンズ92により、発光面311から出射した光を集光して取り出すことができる。
図9(a)、(c)では、台座91をそれぞれの発光サイリスタL毎に破線で区切って示している。台座91は、発光サイリスタL毎に見ると、角筒状である。
第2の実施の形態でも、台座91の高さ(発光面311に垂直な方向の長さ)は、発光面311とレンズ92との間に空隙93を設けるように設定されている。
台座91を井桁状にすることで、台座91が発光面311を遮光する面積を抑制している。
そして、第2の実施の形態の台座91を有する発光チップCは、第1の実施の形態で説明した製造方法で製造しうる。
【0096】
[第3の実施の形態]
第3の実施の形態では、第1の実施の形態と、発光チップCの台座91の形状が異なっている。すなわち、台座91は、第1の実施の形態では円筒状としたが、第3の実施の形態では発光面311の四隅に設けられた柱状とした。他の構成は第1の実施の形態と同様である。よって、第1の実施の形態と異なる部分、すなわち第3の実施の形態における発光チップCの台座91に関連する部分について説明し、第1の実施の形態と同様な部分についての説明を省略する。
図10は、第3の実施の形態における発光チップCの発光サイリスタLの部分の平面図および断面図である。図10(a)は平面図、図10(b)は図10(a)のXB−XB線での断面図、図10(c)は図10(a)のXC−XC線での断面図である。なお、図10(a)ではレンズ92は透明であるとして、外形のみを記載している。
それぞれの発光サイリスタLの発光面311の四隅(発光面311の周辺部)に設けられた台座91は、柱状になっている。すなわち、本実施の形態では、1つの発光サイリスタL当たり4個の台座91が設けられ、これら4個の台座91により1個のレンズ92を保持している。
図10(a)、(c)では、隣接する発光サイリスタL間の台座91の間を破線で示しているが、これらは一体化した柱状になっている。
第3の実施の形態でも、台座91の高さ(発光面311に垂直な方向の長さ)は、発光面311とレンズ92との間に空隙93を設けるように設定されている。
柱状の台座91を発光面311の四隅に設けることで、台座91が発光面311を遮光する面積を抑制している。
そして、第3の実施の形態の台座91を有する発光チップCは、第1の実施の形態で説明した製造方法で製造しうる。
なお、4個の台座91により1個のレンズ92を保持するとしたが、3個の台座91により1個のレンズ92を保持するとしてもよい。図示しないが、1本の台座91を枝部75b上に形成することで、台座91が発光面311を遮光する面積をさらに抑制しうる。
【0097】
[第4の実施の形態]
第4の実施の形態は、第1の実施の形態と、発光チップCのレンズ92の形状が異なっている。すなわち、レンズ92は、第1の実施の形態では球状(球レンズ)としたが、第3の実施の形態では発光面311から離れる方向に凸状となった半球状(半球レンズ)とした。他の構成は第1の実施の形態と同様である。よって、第1の実施の形態と異なる部分、すなわち第4の実施の形態における発光チップCのレンズ92に関連する部分について説明し、第1の実施の形態と同様な部分についての説明を省略する。
図11は、第4の実施の形態における発光チップCの発光サイリスタLの部分の平面図および断面図である。図11(a)は平面図、図11(b)は図11(a)のXIB−XIB線での断面図、図11(c)は図11(a)のXIC−XIC線での断面図である。なお、図11(a)ではレンズ92は透明であるとして、外形のみを記載している。
それぞれの発光サイリスタLの発光面311に対する台座91は、第1の実施の形態と同様に円筒状であって、その上に半球状のレンズ92が配置されている。なお、レンズ92は、発光面311から離れる方向に凸状になった半球状である。
半球状のレンズ92が、発光面311から出射して発光面311に対して側方(斜め方向)に進む光を集光し、発光面311に対して前方(垂直な方向)に進む光としている。これにより、発光面311から出射した光の取り出し効率が向上している。
そして、第4の実施の形態のレンズ92を有する発光チップCは、第1の実施の形態で説明した製造方法で製造しうる。
【0098】
なお、図11(b)、(c)では、レンズ92は発光面311から離れる方向に凸状になった半球状としたが、発光面311に近づく方向に凸状になった半球状であってもよい。
また、台座91の形状を、第2の実施の形態または第3の実施の形態で示した形状としてもよい。
【0099】
[第5の実施の形態]
第5の実施の形態は、第1の実施の形態と、発光チップCの台座91およびレンズ92の形状が異なっている。すなわち、第1の実施の形態では、台座91は円筒状、レンズ92は球状としたが、第5の実施の形態では、台座91は発光面311の対向する2辺に沿って設けられ、レンズ92は円柱状(円柱レンズ)とした。他の構成は第1の実施の形態と同様である。よって、第1の実施の形態と異なる部分、すなわち第5の実施の形態における発光チップCの台座91とレンズ92とに関連する部分について説明し、第1の実施の形態と同様な部分についての説明を省略する。
図12は、第5の実施の形態における発光チップCの発光サイリスタLの部分の平面図および断面図である。図12(a)は平面図、図12(b)は図12(a)のXIIB−XIIB線での断面図、図12(c)は図12(a)のXIIC−XIIC線での断面図である。
台座91は、発光面311の対向する2辺に、発光サイリスタLの列の方向に沿って、壁状に設けられている。そして、レンズ92は、発光サイリスタLの列の方向に円筒の中心軸を有する円柱状(円柱レンズ)である。なお、円柱レンズはシリンドリカルレンズと呼ばれる。
なお、隣接するレンズ92の間を破線で示しているが、隣接するレンズ92は一体化している。すなわち、レンズ92はファイバ状(ガラスファイバ)になっている。
レンズ92がファイバ状であると、発光サイリスタL毎にレンズ92を設置することなく、複数の発光サイリスタLに対して、ファイバ状のレンズ92を一括して設置できる。
また、レンズ92がファイバ状であっても、発光面311から出射して発光面311に対して側方(斜め方向)に進む光を集光し、発光面311に対して前方(垂直な方向)に進む光となる。これにより、発光面311から出射した光の取り出し効率が向上している。
そして、第5の実施の形態の台座91およびレンズ92を有する発光チップCは、第1の実施の形態で説明した製造方法で製造しうる。
なお、台座91の形状を、第3の実施の形態で示した形状としてもよい。
【0100】
[第6の実施の形態]
第6の実施の形態は、第1の実施の形態と、発光チップCの台座91の構成が異なっている。すなわち、台座91は、第1の実施の形態ではポリイミドとした。ポリイミドは褐色を呈している。これに対して、第6の実施の形態では、台座91の発光面311を見込む面(台座91の内側の側面)を発光サイリスタLの発光する光(例えば、発光波長780nmの光)を吸収しやすい面とした。すなわち、台座91を黒色のポリイミドとした。他の構成は第1の実施の形態と同様である。よって、第1の実施の形態と異なる部分、すなわち第6の実施の形態における発光チップCの台座91に関連する部分について説明し、第1の実施の形態と同様な部分についての説明を省略する。
前述したように、発光面311からは、発光面311に対して前方に進む光に加え、側方にも光が出射する。これらの光の内レンズ92に入射する光は、レンズ92により集光されて取り出されて、画像形成に利用される。しかし、レンズ92に入射しない光は迷光になって、画像形成において好ましくない。
第6の実施の形態では、台座91を黒色のポリイミドとして、発光サイリスタLの発光する光を吸収しやすい面とした。これにより、迷光を吸収するようにしている。
【0101】
台座91を黒色のポリイミドとする方法としては、例えば図7(b)に示した感光性ポリイミド膜94にカーボンの粉体(カーボンブラック)を混入させて、台座91を形成すればよい。
また、他の黒色の材料を用いて台座91を形成してもよい。
なお、第6の実施の形態では、台座91の形状は、第1の実施の形態または第2の実施の形態のように、発光面311を取り巻くように構成されていることが好ましい。
【0102】
[第7の実施の形態]
第7の実施の形態は、第1の実施の形態と、発光チップCの台座91の構成が異なっている。すなわち、第7の実施の形態では、台座91の発光面311を見込む面(台座91の内側の側面)を発光サイリスタLの発光する光(例えば、発光波長780nmの光)を反射しやすい面とした。他の構成は第1の実施の形態と同様である。よって、第1の実施の形態と異なる部分、すなわち第7の実施の形態における発光チップCの台座91に関連する部分について説明し、第1の実施の形態と同様な部分についての説明を省略する。
前述したように、発光面311からは、発光面311の前方に進む光に加え、側方にも光が出射する。レンズ92に入射しない光は迷光となる。
そこで、本実施の形態では、側方に出射した光のうち台座91の内側の面に入射した光をレンズ92に入射するように反射させるため、台座91の内側の面を、発光サイリスタLの発光波長に対して反射率が高い反射層としている。
【0103】
台座91の内側側面を、発光サイリスタLの発光波長に対して反射率が高い反射層とする方法を説明する。反射層として、例えばアルミニウム(Al)を用いる場合で説明する。
図7(c)に示したように、発光チップCの台座91を形成する。
その後、Alの薄膜を、発光チップCの台座91を形成した側の表面にスパッタリング法などにより堆積する。この後、イオンエッチング法などにより、Alの薄膜をエッチングする。このとき、エッチングのためのイオンが基板80の表面(発光面311)に対して垂直に入射するようにする。すると、基板80上の基板80の表面に平行な面である発光面311上のAlの薄膜はエッチングされて除去されるが、基板80の表面に対して垂直な面である台座91の側面上のAlの薄膜はエッチングされにくい。よって、台座91の側面にAlの反射層を形成することができる。
なお、反射層の材質は、Alに限定されることなく、銀(Ag)、クロム(Cr)、金(Au)など、発光サイリスタLの射出する光に対して反射率が高いものであればよい。
【0104】
第1の実施の形態から第7の実施の形態において、発光面311の形状を馬蹄形として説明したが、n型オーミック電極321を設ける位置を変えることにより、他の形状としてもよい。また、発光面311の外形を、図6(a)などでは正方形としたが、長方形など他の形状であってもよい。
さらに、発光サイリスタLの列のピッチを20μmとしたが、他の値であってもよい。
【0105】
第1の実施の形態において、ハイレベルの電位である「H」(0V)、ローレベルの電位である「L」(−3.3V)の値は、それぞれ一例であって、発光装置65の動作を考慮して、他の値に設定してもよい。
第1の実施の形態では、転送サイリスタTは、第1転送信号φ1と第2転送信号φ2との2相で駆動されるとしたが、転送サイリスタTを3個毎に3相の転送信号を送信して駆動してもよい。
【0106】
なお、第1の実施の形態において、発光チップCには、自己走査型発光素子アレイ(SLED)が1個搭載されているとしたが、2個以上であってもよい。2個以上搭載されている場合には、それぞれの自己走査型発光素子アレイ(SLED)を発光チップCと置き換えればよい。
【0107】
そして、第1の実施の形態において、サイリスタ(転送サイリスタT、発光サイリスタL)のアノード端子を基板80にとって共通にしたアノードコモンとして説明した。カソード端子を基板80にとって共通にしたカソードコモンにおいても、回路の極性を変更することによって用いうる。
【0108】
さらに、発光素子を発光サイリスタLとして説明したが、発光素子は、発光ダイオードなど他のデバイスであってもよい。
【実施例】
【0109】
次に、実施例について説明する。
以下に示す実施例および比較例の発光チップCは、直径6インチ、厚さ300μmのGaAsの基板80を用いて製造した。
実施例に示す発光チップCは、図6に示した構造を有している。
【0110】
図13は、比較例の発光チップCの発光サイリスタLの部分の平面図および断面図である。図13(a)は平面図、図13(b)は図13(a)のXIIIB−XIIIB線での断面図、図13(c)は図13(a)のXIIIC−XIIIC線での断面図である。なお、図13(a)では、台座91の記載を省略している。
比較例の台座91は、図7(b)において、感光性ポリイミド膜94に光97を照射することなく、加熱によりイミド化させて、台座91としている。すなわち、台座91は、図13(b)、(c)に示すように、基板80の発光サイリスタLが設けられた面の全面に設けられている。そして、発光サイリスタLの発光面311に対向して、第4の実施の形態と同様な半球状のレンズ92が設けられている。
【0111】
そして、実施例と比較例とにおいて、それぞれの発光チップCに分割される前の状態において、基板80の反り量の増加量(μm)を比較した。反り量は、レーザ干渉によるフラットネステスタによって測定した。
表1は、実施例および比較例についての反り量の増加量(μm)を示す。
【0112】
【表1】
【0113】
表1に示すように、台座91を基板80の全面に設けない実施例における反り量の増加量は、台座91を全面に設けた比較例の場合の1/20以下となる。
これは、比較例では、基板80の全面に台座91が形成されているため、加熱時に感光性ポリイミド膜94が収縮して、感光性ポリイミド膜94が形成された側が凹状に反るためである。すると、基板80に応力がかかり、基板80の破損(割れ)を生じやすくなる。
一方、実施例では、台座91を発光面311の端部に形成することで、台座91の基板80側に接する面積が縮小され、台座91の形成による応力の発生が抑制されている。
すなわち、台座91の基板80側に接触する面積を縮小することで、台座91の形成による応力の発生が抑制される。
【符号の説明】
【0114】
1…画像形成装置、10…画像形成プロセス部、11…画像形成ユニット、12…感光体ドラム、14…プリントヘッド、30…画像出力制御部、40…画像処理部、62…回路基板、63…光源部、64…ロッドレンズアレイ、65…発光装置、71…電源線、72…第1転送信号線、73…第2転送信号線、75…点灯信号線、75a…幹部、75b…枝部、91…台座、92…レンズ、93…空隙、94…感光性ポリイミド膜、110…信号発生回路、120…転送信号発生部、140…点灯信号発生部、160…基準電位供給部、170…電源電位供給部、φ1…第1転送信号、φ2…第2転送信号、φI(φI1〜φI40)…点灯信号、C(C1〜C40)…発光チップ、L…発光サイリスタ、T…転送サイリスタ、Dx…結合ダイオード、Vga…電源電位、Vsub…基準電位
【技術分野】
【0001】
本発明は、発光部品、プリントヘッドおよび画像形成装置に関する。
【背景技術】
【0002】
複数の発光面が列状に配列された発光素子アレイを有する発光部品において、発光素子アレイの発光面からの出射した光を集光して効率よく取り出すために、それぞれの発光面に対応してレンズ(マイクロレンズまたはマイクロビーズ)を設けることが行われている。
【0003】
特許文献1には、光電素子の基板上には所定位置に金属枠を形成すると共に、前記基板面にはトルエンで希釈したシリコン系の有機金属を塗布して接着膜を形成しておき、前記金属枠内にマイクロビーズを載置して加熱し、このマイクロビーズに所定位置を与えると共に接着を行うことを特徴とする光電素子におけるマイクロビーズの接着方法が記載されている。
特許文献2には、ガラス基板上にCr膜を成膜し、Cr膜に開口を形成し、フッ酸でエッチングして凹部を形成し、凹部の部分のCr膜を除去して成形型を作製し、光硬化性樹脂を塗布し、樹脂上に発光素子アレイ基板を接触させ、加圧して樹脂を展開し、樹脂にガラス基板側から光を照射して、Cr膜が除去された部分の樹脂を硬化させ、ガラス基板と発光素子アレイ基板とを剥離し、発光素子アレイ基板上にある未硬化の樹脂を洗浄除去することにより、光プリンタに使用する発光素子アレイの光利用効率を向上させたレンズ付き発光素子の製造方法が記載されている。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特開2000−353824号公報
【特許文献2】特開2005−39195号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
本発明は、複数の発光面が列状に配列された発光素子アレイを有する発光部品において、光を効率よく取り出すためのレンズを設置する台座による応力の発生を抑制することを目的とする。
【課題を解決するための手段】
【0006】
請求項1に記載の発明は、基板上に列状に配置された複数の発光素子と、前記複数の発光素子のそれぞれの発光素子の光を出射する発光面に対向してそれぞれ設けられ、当該発光素子が出射する光を集光する複数のレンズと、前記複数の発光素子のそれぞれの発光素子の前記発光面と当該発光素子に対向する前記レンズとが当該発光面に対して空隙を介して対向するように、当該レンズを保持する一または複数の台座とを備える発光部品である。
請求項2に記載の発明は、前記複数のレンズのそれぞれのレンズは、前記複数の発光素子の列に沿う方向に軸が設定された円柱レンズであって、当該複数のレンズが一体化した一の円柱レンズであることを特徴とする請求項1に記載の発光部品である。
請求項3に記載の発明は、前記複数の発光素子のそれぞれの発光素子は、自己走査型発光素子アレイの発光サイリスタであることを特徴とする請求項1または2に記載の発光部品である。
請求項4に記載の発明は、前記台座は、前記発光素子の前記発光面を見込むことができる面が、当該発光素子の出射する光を吸収しやすい面であることを特徴とする請求項1ないし3のいずれか1項に記載の発光部品である。
請求項5に記載の発明は、前記台座は、前記発光素子の前記発光面を見込むことができる面が、当該発光素子の出射する光を反射しやすい面であることを特徴とする請求項1ないし3のいずれか1項に記載の発光部品である。
請求項6に記載の発明は、基板上に列状に配置された複数の発光素子と、当該複数の発光素子のそれぞれの発光素子の光を出射する発光面に対向してそれぞれ設けられ、当該発光素子が出射する光を集光する複数のレンズと、当該複数の発光素子のそれぞれの発光素子の当該発光面と当該発光素子に対向する当該レンズとが当該発光面に対して空隙を介して対向するように、当該レンズを保持する一または複数の台座とを備える発光手段と、前記発光手段から照射される光を結像させる光学手段とを備えたプリントヘッドである。
請求項7に記載の発明は、像保持体と、前記像保持体を帯電する帯電手段と、基板上に列状に配置された複数の発光素子と、当該複数の発光素子のそれぞれの発光素子の光を出射する発光面に対向してそれぞれ設けられ、当該発光素子が出射する光を集光する複数のレンズと、当該複数の発光素子のそれぞれの発光素子の当該発光面と当該発光素子に対向する当該レンズとが当該発光面に対して空隙を介して対向するように、当該レンズを保持する一または複数の台座とを備え、光学手段を介して前記像保持体を露光する露光手段と、前記露光手段により露光され前記像保持体に形成された静電潜像を現像する現像手段と、前記像保持体に現像された画像を被転写体に転写する転写手段とを備えた画像形成装置である。
【発明の効果】
【0007】
請求項1の発明によれば、台座を基板の全面に設ける場合に比べて、台座を設けることによる応力の発生が抑制できる。
請求項2の発明によれば、本構成を有しない場合に比べ、レンズの設置がより容易にできる。
請求項3の発明によれば、本構成を有しない場合に比べ、発光部品をより小型化できる。
請求項4の発明によれば、本構成を有しない場合に比べ、発光素子の発光面から側方に出射する迷光が抑制できる。
請求項5の発明によれば、本構成を有しない場合に比べ、光を取り出す効率をより向上させることができる。
請求項6の発明によれば、本構成を有しない場合に比べ、プリントヘッドの光利用効率をより向上させることができる。
請求項7の発明によれば、本構成を有しない場合に比べ、画像形成における消費電力をより低減できる。
【図面の簡単な説明】
【0008】
【図1】第1の実施の形態が適用される画像形成装置の全体構成の一例を示した図である。
【図2】プリントヘッドの構成を示した断面図である。
【図3】発光装置の上面図である。
【図4】発光チップの構成、発光装置の信号発生回路の構成および回路基板上の配線(ライン)の構成を示した図である。
【図5】自己走査型発光素子アレイ(SLED)が搭載された発光チップの回路構成を説明するための等価回路図である。
【図6】第1の実施の形態が適用される発光チップの平面レイアウト図および断面図である。
【図7】発光チップのレンズを設ける方法を説明する断面図である。
【図8】発光装置および発光チップの動作を説明するためのタイミングチャートである。
【図9】第2の実施の形態における発光チップの発光サイリスタの部分の平面図および断面図である。
【図10】第3の実施の形態における発光チップの発光サイリスタの部分の平面図および断面図である。
【図11】第4の実施の形態における発光チップの発光サイリスタの部分の平面図および断面図である。
【図12】第5の実施の形態における発光チップの発光サイリスタの部分の平面図および断面図である。
【図13】比較例の発光チップの発光サイリスタの部分の平面図および断面図である。
【発明を実施するための形態】
【0009】
電子写真方式を採用した、プリンタや複写機、ファクシミリ等の画像形成装置では、一様に帯電された感光体上に、画像情報を光記録手段により照射することにより静電潜像を得た後、この静電潜像にトナーを付加して可視化し、記録紙上に転写して定着することによって画像形成が行われる。かかる光記録手段として、レーザを用い、主走査方向にレーザ光を走査させて露光する光走査方式の他、近年では、装置の小型化の要請を受けて発光素子としての発光ダイオード(LED:Light Emitting Diode)を主走査方向に多数、配列してなる、LEDプリントヘッド(LPH:LED Print Head)を用いた記録装置が採用されている。
また、基板上に複数の発光素子が列状に設けられ、順次点灯制御される自己走査型発光素子アレイ(SLED)を搭載する発光チップでは、発光素子として発光サイリスタが使用されている。発光サイリスタは発光ダイオードと異なりpnpn4層構造であり、4層構造のうちの内部の2層で主に発光するため、単純な2層の一般的な発光ダイオードよりも外部に取り出せる光の量(光量)が小さいという特徴がある。よって、発光サイリスタにおいては、それぞれの発光素子から出射される光量を増加させるため、発光素子の光を出射する発光面を広く取るとともに、発光素子から光を効率よく取り出すことがより求められている。
以下、添付図面を参照して、本発明の実施の形態について詳細に説明する。
【0010】
[第1の実施の形態]
(画像形成装置1)
図1は第1の実施の形態が適用される画像形成装置1の全体構成の一例を示した図である。図1に示す画像形成装置1は、一般にタンデム型と呼ばれる画像形成装置である。この画像形成装置1は、各色の画像データに対応して画像形成を行なう画像形成プロセス部10、画像形成プロセス部10を制御する画像出力制御部30、例えばパーソナルコンピュータ(PC)2や画像読取装置3に接続され、これらから受信された画像データに対して予め定められた画像処理を施す画像処理部40を備えている。
【0011】
画像形成プロセス部10は、予め定められた間隔を置いて並列に配置される複数のエンジンを含む画像形成ユニット11を備えている。この画像形成ユニット11は、4つの画像形成ユニット11Y、11M、11C、11Kから構成されている。画像形成ユニット11Y、11M、11C、11Kは、それぞれ、静電潜像を形成してトナー像を保持する像保持体の一例としての感光体ドラム12、感光体ドラム12の表面を予め定められた電位で帯電する帯電手段の一例としての帯電器13、帯電器13によって帯電された感光体ドラム12を露光するプリントヘッド14、プリントヘッド14によって得られた静電潜像を現像する現像手段の一例としての現像器15を備えている。画像形成ユニット11Y、11M、11C、11Kは、それぞれがイエロー(Y)、マゼンタ(M)、シアン(C)、黒(K)のトナー像を形成する。
また、画像形成プロセス部10は、各画像形成ユニット11Y、11M、11C、11Kの感光体ドラム12にて形成された各色のトナー像を被転写体の一例としての記録用紙25に多重転写させるために、この記録用紙25を搬送する用紙搬送ベルト21と、用紙搬送ベルト21を駆動させるロールである駆動ロール22と、感光体ドラム12のトナー像を記録用紙25に転写させる転写手段の一例としての転写ロール23と、記録用紙25にトナー像を定着させる定着器24とを備えている。
【0012】
この画像形成装置1において、画像形成プロセス部10は、画像出力制御部30から供給される各種の制御信号に基づいて画像形成動作を行う。そして、画像出力制御部30による制御の下で、パーソナルコンピュータ(PC)2や画像読取装置3から受信された画像データは、画像処理部40によって画像処理が施され、画像形成ユニット11に供給される。そして、例えば黒(K)色の画像形成ユニット11Kでは、感光体ドラム12が矢印A方向に回転しながら、帯電器13により予め定められた電位に帯電され、画像処理部40から供給された画像データに基づいて発光するプリントヘッド14により露光される。これにより、感光体ドラム12上には、黒(K)色画像に関する静電潜像が形成される。そして、感光体ドラム12上に形成された静電潜像は現像器15により現像され、感光体ドラム12上には黒(K)色のトナー像が形成される。画像形成ユニット11Y、11M、11Cにおいても、それぞれイエロー(Y)、マゼンタ(M)、シアン(C)の各色トナー像が形成される。
【0013】
各画像形成ユニット11で形成された感光体ドラム12上の各色トナー像は、矢印B方向に移動する用紙搬送ベルト21の移動に伴って供給された記録用紙25に、転写ロール23に印加された転写電界により、順次静電転写され、記録用紙25上に各色トナーが重畳された合成トナー像が形成される。
その後、合成トナー像が静電転写された記録用紙25は、定着器24まで搬送される。定着器24に搬送された記録用紙25上の合成トナー像は、定着器24によって熱および圧力による定着処理を受けて記録用紙25上に定着され、画像形成装置1から排出される。
【0014】
(プリントヘッド14)
図2は、プリントヘッド14の構成を示した断面図である。露光手段の一例としてのプリントヘッド14は、ハウジング61、感光体ドラム12を露光する複数の発光素子(本実施の形態では、発光素子の一例としての発光サイリスタ)を備える発光手段の一例としての光源部63を備えた発光装置65、光源部63から出射された光を感光体ドラム12表面に結像させる光学手段の一例としてのロッドレンズアレイ64を備えている。
発光装置65は、前述した光源部63、光源部63を駆動する信号発生回路110(後述の図3参照)等を搭載する回路基板62を備えている。
【0015】
ハウジング61は、例えば金属で形成され、回路基板62およびロッドレンズアレイ64を支持し、光源部63の発光素子の発光点がロッドレンズアレイ64の焦点面となるように設定されている。また、ロッドレンズアレイ64は、感光体ドラム12の軸方向(主走査方向であって、後述する図3、図4(b)のX方向)に沿って配置されている。
【0016】
(発光装置65)
図3は、発光装置65の上面図である。
図3に示すように、発光装置65では、光源部63は、回路基板62上に、40個の発光部品の一例としての発光チップC1〜C40が、主走査方向であるX方向に二列に千鳥状に配置して構成されている。
本明細書では、「〜」は、番号によってそれぞれが区別された複数の構成要素を示すもので、「〜」の前後に記載されたものおよびその間の番号のものを含むことを意味する。例えば、発光チップC1〜C40は、発光チップC1から番号順に発光チップC40までを含む。
【0017】
発光チップC1〜C40の構成は同一であってよい。よって、発光チップC1〜C40をそれぞれ区別しないときは、発光チップCと呼ぶ。
なお、本実施の形態では、発光チップCの数として、合計40個を用いたが、これに限定されない。
そして、発光装置65は、前述したように、光源部63を駆動する信号発生回路110を搭載している。信号発生回路110は、例えば集積回路(IC)などで構成されている。
なお、発光チップC1〜C40の配列についての詳細は後述する。
【0018】
図4は、発光チップCの構成、発光装置65の信号発生回路110の構成および回路基板62上の配線(ライン)の構成を示した図である。図4(a)は発光チップCの構成を示し、図4(b)は発光装置65の信号発生回路110の構成および回路基板62上の配線(ライン)の構成を示している。
【0019】
はじめに、図4(a)に示す発光チップCの構成を説明する。
発光チップCは、表面形状が矩形である基板80の表面において、長辺の一辺に近い側に長辺に沿って列状に設けられた複数の発光素子(本実施の形態では発光サイリスタL1、L2、L3、…)から構成される発光部102を備えている。さらに、発光チップCは、基板80の表面の長辺方向の両端部に、各種の制御信号等を取り込むための複数のボンディングパッドである端子(φ1端子、φ2端子、Vga端子、φI端子)を備えている。なお、これらの端子は、基板80の一端部からφ1端子、Vga端子の順に設けられ、基板80の他端部からφI端子、φ2端子の順に設けられている。そして、発光部102は、Vga端子とφ2端子との間に設けられている。さらに、基板80の裏面にはVsub端子として裏面電極85(後述する図6参照)が設けられている。
【0020】
なお、「列状」とは、図4(a)に示したように複数の発光素子が一直線上に配置されている場合に限らず、複数の発光素子のそれぞれの発光素子が、列方向と直交する方向に対して、互いに異なるずれ量を有して配置されている状態でもよい。例えば、発光素子の発光面311(後述する図6参照)を画素としたとき、それぞれの発光素子が、列方向と直交する方向に数画素分または数十画素分のずれ量をもって配置されていてもよい。また、隣接する発光素子間で交互に、または複数の発光素子毎に、ジグザグに配置されていてもよい。
【0021】
次に、図4(b)により、発光装置65の信号発生回路110の構成および回路基板62上の配線(ライン)の構成を説明する。
前述したように、発光装置65の回路基板62には、信号発生回路110および発光チップC1〜C40が搭載され、信号発生回路110と発光チップC1〜C40とを接続する配線(ライン)が設けられている。
【0022】
まず、信号発生回路110の構成について説明する。
信号発生回路110には、画像出力制御部30および画像処理部40(図1参照)より、画像処理された画像データおよび各種の制御信号が入力される。信号発生回路110は、これらの画像データおよび各種の制御信号に基づいて、画像データの並び替えや光量の補正等を行う。
そして、信号発生回路110は、各種の制御信号に基づき、発光チップC1〜C40に、第1転送信号φ1、第2転送信号φ2を送信する転送信号発生部120を備えている。
そしてまた、信号発生回路110は、各種の制御信号に基づき、発光チップC1〜C40に、点灯信号φI1〜φI40をそれぞれ送信する点灯信号発生部140を備えている。なお、点灯信号φI1〜φI40をそれぞれ区別しないときは点灯信号φIと表記する。
さらにまた、信号発生回路110は、発光チップC1〜C40に電位の基準となる基準電位Vsubを供給する基準電位供給部160、発光チップC1〜C40の駆動のための電源電位Vgaを供給する電源電位供給部170を備えている。
【0023】
次に、発光チップC1〜C40の配列について説明する。
奇数番号の発光チップC1、C3、C5、…は、それぞれの基板80の長辺方向に間隔を設けて一列に配列されている。偶数番号の発光チップC2、C4、C6、…も、同様にそれぞれの基板80の長辺の方向に間隔を設けて一列に配列されている。そして、奇数番号の発光チップC1、C3、C5、…と偶数番号の発光チップC2、C4、C6、…とは、発光チップCに設けられた発光部102側に近い側の長辺が向かい合うように、互いに180°回転した状態で千鳥状に配列されている。そして、発光チップC間においても発光素子が主走査方向に予め定められた間隔で並ぶように位置が設定されている。なお、図4(b)の発光チップC1、C2、C3、…に、図4(a)に示した発光部102の発光素子の並び(本実施の形態では発光サイリスタL1、L2、L3、…の番号順)の方向を矢印で示している。
【0024】
信号発生回路110と発光チップC1〜C40とを接続する配線(ライン)について説明する。
回路基板62には、発光チップCの基板80裏面に設けられたVsub端子である裏面電極85(後述の図6参照)に設けられたVsub端子に接続され、基準電位Vsubを供給する電源ライン200aが設けられている。
そして、回路基板62には、発光チップCに設けられたVga端子に接続され、駆動のための電源電位Vgaを供給する電源ライン200bが設けられている。
【0025】
回路基板62には、信号発生回路110の転送信号発生部120から、発光チップC1〜C40のφ1端子に第1転送信号φ1を送信するための第1転送信号ライン201、発光チップC1〜C40のφ2端子に第2転送信号φ2を送信するための第2転送信号ライン202が設けられている。第1転送信号φ1、第2転送信号φ2は、発光チップC1〜C40に共通(並列)に送信される。
【0026】
そしてまた、回路基板62には、信号発生回路110の点灯信号発生部140から、各発光チップC1〜C40のφI端子に、点灯信号φI1〜φI40をそれぞれ送信する点灯信号ライン204−1〜204−40が設けられている。
【0027】
以上説明したように、回路基板62上のすべての発光チップC1〜C40に、基準電位Vsub、電源電位Vgaが共通に供給される。第1転送信号φ1、第2転送信号φ2も、発光チップC1〜C40に共通(並列)に送信される。一方、点灯信号φI1〜φI40は、発光チップC1〜C40にそれぞれ個別に送信される。
【0028】
(発光チップC)
図5は、自己走査型発光素子アレイ(SLED)が搭載された発光チップCの回路構成を説明するための等価回路図である。以下において説明する各素子は、端子(φ1端子、φ2端子、Vga端子、φI端子)を除き、発光チップC上のレイアウト(後述する図6参照)に基づいて配置されている。なお、端子(φ1端子、φ2端子、Vga端子、φI端子)の位置は、図4(a)と異なるが、説明の便宜上、図中左端に示している。そして、基板80の裏面に設けられたVsub端子を、基板80の外に引き出して示している。
ここでは、信号発生回路110との関係において発光チップC1を例に、発光チップCを説明する。そこで、図5において、発光チップCを発光チップC1(C)と表記する。他の発光チップC2〜C40の構成は、発光チップC1と同じである。
【0029】
発光チップC1(C)は、前述したように基板80上に列状に配列された発光サイリスタL1、L2、L3、…から構成される発光サイリスタ列(発光部102(図4参照))を備えている。
そして、発光チップC1(C)は、発光サイリスタ列と同様に列状に配列された転送サイリスタT1、T2、T3、…から構成される転送サイリスタ列を備えている。
【0030】
また、発光チップC1(C)は、転送サイリスタT1、T2、T3、…をそれぞれ番号順に2つをペアにして、それぞれのペアの間に結合ダイオードDx1、Dx2、Dx3、…を備えている。
さらに、発光チップC1(C)は、電源線抵抗Rgx1、Rgx2、Rgx3、…を備えている。
【0031】
また、発光チップC1(C)は、1個のスタートダイオードDx0を備えている。そして、後述する第1転送信号φ1が送信される第1転送信号線72と第2転送信号φ2が送信される第2転送信号線73とに過剰な電流が流れるのを防止するために設けられた電流制限抵抗R1、R2を備えている。
【0032】
発光サイリスタ列の発光サイリスタL1、L2、L3、…、転送サイリスタ列の転送サイリスタT1、T2、T3、…は、図5中において、左側から番号順に配列されている。さらに、結合ダイオードDx1、Dx2、Dx3、…、電源線抵抗Rgx1、Rgx2、Rgx3、…も、図中左側から番号順に配列されている。
そして、発光サイリスタ列、転送サイリスタ列は、図5において上から、転送サイリスタ列、発光サイリスタ列の順に並べられている。
【0033】
ここでは、発光サイリスタL1、L2、L3、…、転送サイリスタT1、T2、T3、…、結合ダイオードDx1、Dx2、Dx3、…、電源線抵抗Rgx1、Rgx2、Rgx3、…をそれぞれ区別しないときは、発光サイリスタL、転送サイリスタT、結合ダイオードDx、電源線抵抗Rgxと表記する。
【0034】
発光サイリスタ列における発光サイリスタLの数は、予め定められた個数とすればよい。本実施の形態で、発光サイリスタLの数を例えば128個とすると、転送サイリスタTの数も128個である。同様に、電源線抵抗Rgxの数も128個である。しかし、結合ダイオードDxの数は、転送サイリスタTの数より1少ない127個である。
なお、転送サイリスタTの数は、発光サイリスタLの数より多くてもよい。
【0035】
上記のサイリスタ(発光サイリスタL、転送サイリスタT)は、ゲート端子、アノード端子、カソード端子の3端子を有する半導体素子である。
【0036】
では次に、発光チップC1(C)における各素子の電気的な接続について説明する。
転送サイリスタT、発光サイリスタLのそれぞれのアノード端子は、発光チップC1(C)の基板80に接続されている(アノードコモン)。
そして、これらのアノード端子は、基板80裏面に設けられたVsub端子である裏面電極85(後述の図6参照)を介して電源ライン200a(図4参照)に接続されている。この電源ライン200aは、基準電位供給部160から基準電位Vsubが供給される。
【0037】
転送サイリスタTの配列に沿って、奇数番号(奇数番目)の転送サイリスタT1、T3、…のカソード端子は、第1転送信号線72に接続されている。そして、第1転送信号線72は、電流制限抵抗R1を介してφ1端子に接続されている。このφ1端子には、第1転送信号ライン201(図4参照)が接続され、点灯信号発生部140から第1転送信号φ1が送信される。
一方、転送サイリスタTの配列に沿って、偶数番号(偶数番目)の転送サイリスタT2、T4、…のカソード端子は、第2転送信号線73に接続されている。そして、第2転送信号線73は、電流制限抵抗R2を介してφ2端子に接続されている。このφ2端子には、第2転送信号ライン202(図4参照)が接続され、点灯信号発生部140から第2転送信号φ2が送信される。
【0038】
発光サイリスタL1、L2、L3、…のカソード端子は、点灯信号線75に接続されている。点灯信号線75は、φI端子に接続されている。発光チップC1では、φI端子は、電流制限抵抗RIを介して点灯信号ライン204−1に接続され、点灯信号発生部140から点灯信号φI1が送信される。点灯信号φI1は、発光サイリスタL1、L2、L3、…に点灯のための電流を供給する。なお、他の発光チップC2〜C40のφI端子には、それぞれ電流制限抵抗RIを介して点灯信号ライン204−2〜204−40が接続され、点灯信号発生部140から点灯信号φI2〜φI40が送信される。
【0039】
転送サイリスタT1、T2、T3、…のそれぞれのゲート端子Gt1、Gt2、Gt3、…は、同じ番号の発光サイリスタL1、L2、L3、…のゲート端子Gl1、Gl2、Gl3、…に、1対1で接続されている。よって、ゲート端子Gt1、Gt2、Gt3、…とゲート端子Gl1、Gl2、Gl3、…とは、同じ番号のものが電気的に同電位になっている。よって、例えばゲート端子Gt1(ゲート端子Gl1)と表記して、電位が同じであることを示す。
【0040】
ここでも、ゲート端子Gt1、Gt2、Gt3、…、ゲート端子Gl1、Gl2、Gl3、…をそれぞれ区別しないときは、ゲート端子Gt、ゲート端子Glと表記する。そして、ゲート端子Gt(ゲート端子Gl)と表記して、電位が同じであることを示す。
【0041】
転送サイリスタT1、T2、T3、…のそれぞれのゲート端子Gt1、Gt2、Gt3、…を番号順に2個ずつペアとしたゲート端子Gt間に、結合ダイオードDx1、Dx2、Dx3、…がそれぞれ接続されている。すなわち、結合ダイオードDx1、Dx2、Dx3、…はそれぞれがゲート端子Gt1、Gt2、Gt3、…で順に挟まれるように直列接続されている。そして、結合ダイオードDx1の向きは、ゲート端子Gt1からゲート端子Gt2に向かって電流が流れる方向に接続されている。他の結合ダイオードDx2、Dx3、Dx4、…についても同様である。
【0042】
転送サイリスタTのゲート端子Gt(ゲート端子Gl)は、転送サイリスタTのそれぞれに対応して設けられた電源線抵抗Rgxを介して、電源線71に接続されている。電源線71はVga端子に接続されている。Vga端子には、電源ライン200bが接続され、電源電位供給部170から電源電位Vgaが供給される。
【0043】
そして、転送サイリスタ列の一端側の転送サイリスタT1のゲート端子Gt1は、スタートダイオードDx0のカソード端子に接続されている。一方、スタートダイオードDx0のアノード端子は、第2転送信号線73に接続されている。
【0044】
図5において、発光チップC1(C)の転送サイリスタT、結合ダイオードDx、電源線抵抗Rgx、スタートダイオードDx0、電流制限抵抗R1、R2を備える部分を転送部101と表記する。そして、発光サイリスタLを備える部分が発光部102に該当する。
【0045】
図6は、発光チップCの平面レイアウト図および断面図である。ここでは、発光チップCと信号発生回路110との接続関係を示さないので、発光チップC1を例とすることを要しない。よって、発光チップCと表記する。
図6(a)は、発光チップCの平面レイアウト図であって、発光サイリスタL1〜L4、転送サイリスタT1〜T4を中心とした部分を示している。なお、端子(φ1端子、φ2端子、Vga端子、φI端子)の位置は、図4(a)と異なるが、説明の便宜上、図中左端部に示している。そして、基板80の裏面に設けられたVsub端子は、基板80の外に引き出して示している。図4に対応させて端子を設けるとすると、φ2端子、φI端子、電流制限抵抗R2は、図6(a)において基板80の右端部に設けられる。また、スタートダイオードDx0は基板80の右端部に設けられてもよい。
図6(b)は、図6(a)に示したVIB−VIB線での断面図である。よって、図6(b)の断面図には、図中下より発光サイリスタL1、転送サイリスタT1、結合ダイオードDx1、電源線抵抗Rgx1の断面が示されている。なお、図6(a)および(b)の図中には、主要な素子や端子を名前により表記している。
【0046】
発光チップCは、図6(b)に示すように、p型の第1半導体層81、n型の第2半導体層82、p型の第3半導体層83およびn型の第4半導体層84が順に積層された複数の島(アイランド)から構成されている。なお、以下に説明するように、複数のアイランドの内の一部のアイランドは、n型の第4半導体層84を部分的に有しているか、n型の第4半導体層84を有していない。
そして、発光チップCには、図6(b)に示すように、これらのアイランドの表面および側面を覆うように設けられた絶縁層86が設けられている。そして、これらのアイランドと電源線71、第1転送信号線72、第2転送信号線73、点灯信号線75などの配線とが、絶縁層86に設けられた開口(スルーホールと呼ばれる。)(図6(a)では○で示す。)を介して接続されている。以下の説明では、絶縁層86および開口についての説明を省略する。
【0047】
図6(a)に示すように、第1アイランド301には、発光サイリスタL1が設けられている。そして、図6(b)に示すように、発光サイリスタL1上(基板80の反対側)には、円筒(丸筒)状の台座(ペデスタル)91を介して、レンズ92が設けられている。レンズ92は、外形が球状(球レンズ)である。そして、台座91は、レンズ92が発光サイリスタL1の発光面311から空隙(空気層)93を介して対向するように、レンズ92を保持している。ここでは、台座91は、発光面311の端の部分上にかかるように設けられている。なお、台座91は、発光面311上に形成されないように、形成してもよい。
なお、図6(a)では、レンズ92は透明であるとして、外形のみを記載している。
【0048】
第2アイランド302には、転送サイリスタT1、結合ダイオードDx1が設けられている。第3アイランド303には、電源線抵抗Rgx1が設けられている。第4アイランド304には、スタートダイオードDx0が設けられている。第5アイランド305には電流制限抵抗R1が、第6アイランド306には電流制限抵抗R2が設けられている。
そして、発光チップCには、第1アイランド301、第2アイランド302、第3アイランド303と同様なアイランドが、並列して複数形成されている。これらのアイランドには、発光サイリスタL2、L3、L4、…、転送サイリスタT2、T3、T4、…、結合ダイオードDx2、Dx3、Dx4,…等が、第1アイランド301、第2アイランド302、第3アイランド303と同様に設けられている。そして、複数のレンズ92が、発光サイリスタL1、L2、L3、…上にそれぞれ設けられている。
そしてまた、図6(b)に示すように、基板80の裏面にはVsub端子となる裏面電極85が設けられている。
【0049】
ここで、図6(a)および(b)により、第1アイランド301〜第6アイランド306について詳細に説明する。
第1アイランド301に設けられた発光サイリスタL1は、p型の基板80上に設けられたp型の第1半導体層81をアノード端子、n型の第4半導体層84上に設けられたn型オーミック電極321をカソード端子、n型の第4半導体層84を除去して露出させたp型の第3半導体層83上に設けられたp型オーミック電極331をゲート端子Gl1とする。そして、光は、n型の第4半導体層84の表面において、n型オーミック電極321および点灯信号線75のn型オーミック電極321との接続のための枝部75bによって光の出射が妨げられる(遮光される)部分を除いたn型の第4半導体層84の表面から、絶縁層86を透過して出射する。出射した光は、レンズ92で集光されて取りだされる。ここでは、発光面311は、光が透過する絶縁層86の表面とする。
発光面311の表面形状は、n型の第4半導体層84の表面上に、点灯信号線75の枝部75bおよびn型オーミック電極321が形成されていることによって、馬蹄型となっている。
以下では、発光面311の用語は、発光サイリスタL1に限らず、他の発光サイリスタLについても使用する。
【0050】
第2アイランド302に設けられた転送サイリスタT1は、p型の基板80上に設けられたp型の第1半導体層81をアノード端子、n型の第4半導体層84の領域313上に設けられたn型オーミック電極323をカソード端子、n型の第4半導体層84を除去して露出させたp型の第3半導体層83上に設けられたp型オーミック電極332をゲート端子Gt1とする。
同じく、第2アイランド302に設けられた結合ダイオードDx1は、n型の第4半導体層84の領域314上に設けられたn型オーミック電極324をカソード端子、p型の第3半導体層83上に設けられたp型オーミック電極332をアノード端子とする。結合ダイオードDx1のアノード端子と転送サイリスタT1のゲート端子Gt1とはp型オーミック電極332で共通である。
【0051】
第3アイランド303に設けられた電源線抵抗Rgx1は、n型の第4半導体層84を除去して露出させたp型の第3半導体層83上に設けられたp型オーミック電極333と334との間のp型の第3半導体層83を抵抗として設けられている。
第4アイランド304に設けられたスタートダイオードDx0は、n型の第4半導体層84の領域315上に設けられたn型オーミック電極325をカソード端子、n型の第4半導体層84を除去して露出させたp型の第3半導体層83上に設けられたp型オーミック電極335をアノード端子としている。
第5アイランド305に設けられた電流制限抵抗R1、第6アイランド306に設けられた電流制限抵抗R2は、第3アイランド303に設けられた電源線抵抗Rgx1と同様に、それぞれが2個のp型オーミック電極(符号なし)間のp型の第3半導体層83を抵抗としている。
【0052】
図6(a)において、各素子間の接続関係を説明する。
点灯信号線75は幹部75aと複数の枝部75bとを備え、幹部75aは発光サイリスタ列の列方向に延びるように設けられ、枝部75bは幹部75aから枝分かれして、発光サイリスタL1、L2、L3、…のn型の第4半導体層84上に設けられたn型オーミック電極321と接続されている。
【0053】
第1転送信号線72は、第2アイランド302に設けられた転送サイリスタT1のカソード端子であるn型オーミック電極323に接続されている。第2アイランド302と同様なアイランドに設けられた、他の奇数番号の転送サイリスタTのカソード端子も第1転送信号線72に接続されている。第1転送信号線72は、第5アイランド305に設けられた電流制限抵抗R1を介してφ1端子に接続されている。
一方、第2転送信号線73は、符号を付さないアイランドに設けられた偶数番号の転送サイリスタTのカソード端子であるn型オーミック電極(符号なし)に接続されている。第2転送信号線73は、第6アイランド306に設けられた電流制限抵抗R2を介してφ2端子に接続されている。
【0054】
電源線71は、電源線抵抗Rgx1の一方の端子であるp型オーミック電極334に接続されている。他の電源線抵抗Rgxの一方の端子も電源線71に接続されている。電源線71はVga端子に接続されている。
【0055】
そして、第1アイランド301に設けられた発光サイリスタL1のp型オーミック電極331(ゲート端子Gl1)は、第2アイランド302のp型オーミック電極332(ゲート端子Gt1)に接続配線76で接続されている。
【0056】
そして、p型オーミック電極332(ゲート端子Gt1)は、第3アイランド303に設けられたp型オーミック電極333(電源線抵抗Rgx1の他方の端子)に接続配線77で接続されている。
第2アイランド302に設けられたn型オーミック電極324(結合ダイオードDx1のカソード端子)は、隣接して設けられている転送サイリスタT2のゲート端子Gt2であるp型オーミック電極(符号なし)に接続配線79で接続されている。
【0057】
第2アイランド302のp型オーミック電極332(ゲート端子Gt1)は、第4アイランド304に設けられたn型オーミック電極325(スタートダイオードDx0のカソード端子)に接続配線78で接続されている。p型オーミック電極335(スタートダイオードDx0のアノード端子)は、第2転送信号線73に接続されている。
ここでは説明を省略するが、他の発光サイリスタL、転送サイリスタT、結合ダイオードDx等についても同様である。
このようにして、図5に示した発光チップC1(C)が構成される。
【0058】
(発光チップCの製造方法)
発光チップCの製造方法について説明する。
まず、レンズ92を設置する前までの発光チップCの製造方法を説明する。
発光チップCは、例えばGaAsやGaAlAsなどの化合物半導体のp型の基板80上に、p型の第1半導体層81、n型の第2半導体層82、p型の第3半導体層83およびn型の第4半導体層84を順に積層したのち、n型の第4半導体層84と、p型の第3半導体層83と、n型の第2半導体層82と、n型の第2半導体層82との界面から予め定められた深さのp型の第1半導体層81とをエッチングにより除去することで相互に分離された複数のアイランド(第1アイランド301〜第6アイランド306および符号付さないアイランド)を形成する。このようなアイランドはメサと呼ばれ、このようにアイランドを形成するためのエッチングはメサエッチングと呼ばれる。
【0059】
さらに、複数のアイランドの内、一部のアイランドにおいて、n型の第4半導体層84の一部または全てを取り除くことにより、p型の第3半導体層83の表面を露出する。
そして、n型の第4半導体層84の表面に、n型オーミック電極321、323、324、325などのn型のオーミック電極、露出したp型の第3半導体層83の表面にp型オーミック電極331、332、333、334、335などのp型のオーミック電極を形成する。
そして、露出したアイランドの表面および側面を覆うように、例えば二酸化シリコン(SiO2)などの絶縁層86を形成する。次に、n型のオーミック電極およびp型のオーミック電極上の絶縁層86に開口を設けたのち、例えばアルミニウム(Al)などの金属膜を堆積し、フォトリソグラフィにより、電源線71、第1転送信号線72、第2転送信号線73、点灯信号線75などの配線に加工する。
これにより、レンズ92を設置する前の発光チップCが製造される。
【0060】
次に、発光チップCのレンズ92を設置する方法を説明する。
図7は、発光チップCのレンズ92を設置する方法を説明する断面図である。図6(a)のVII−VII線での断面で説明する。
図7(a)は、前述のレンズ92を設置する前の発光チップCである。
図7(b)に示すように、レンズ92を設置する前の発光チップCの表面に、例えばポジ型の感光性ポリイミド膜94を塗布する。ポジ型の感光性ポリイミド膜94とは、光(紫外光)97が照射された部分が現像液に可溶になり、光97が照射されなかった部分が現像液に不溶のままになる性質を有している。
次に、台座91となる部分を遮光するように例えばCrなどにより遮光部96が形成されたフォトマスク95を介して、感光性ポリイミド膜94が感光する光97を照射する。
この後、現像液に浸漬すると、光97の照射によって可溶となった感光性ポリイミド膜94が溶解して除去される。一方、台座91となる部分の感光性ポリイミド膜94は、光97が照射されていないため、現像液により溶解しないで残る。
そして、図7(c)に示すように、予め定められた温度で加熱することで、感光性ポリイミド膜94に含まれていた溶媒を蒸発させるとともに、感光性ポリイミド膜94のポリイミド前駆体をイミド化させることで、台座91とする。
最後に、図7(d)に示すように、それぞれの発光サイリスタLの発光面311上に、ボールレンズなどのレンズ92を配置し、固定する。
【0061】
レンズ92の直径は、発光サイリスタ列における発光サイリスタLのピッチで設定される。例えば、発光サイリスタLのピッチを20μmとしたとき、レンズ92の直径を20μmとしてもよい。そして、台座91の高さは、ボールレンズであるレンズ92の半径(10μm)より大きくして、発光面311とレンズ92との間に空気層による空隙93が生じるようになっている。
このようにして、レンズ92を備えた発光チップCが製造される。
【0062】
なお、上記ではポジ型の感光性ポリイミド膜94を用いて、台座91を形成したが、ネガ型の感光性ポリイミド膜を用いてもよい。ネガ型の感光性ポリイミド膜とは、現像液に可溶な感光性ポリイミド膜が、光97が照射された部分が現像液に不溶になる性質を有している。
さらに、感光性ポリイミド膜の代わりに、感光性を有しないポリイミド膜、SiO2などの無機材料からなる膜などを用いてもよい。これらの場合には、フォトリソグラフィを用いて、台座91に加工すればよい。
【0063】
(発光装置65の動作)
次に、発光装置65の動作について説明する。
前述したように、発光装置65は発光チップC1〜C40を備えている(図3、4参照)。
図4に示したように、基準電位Vsub、電源電位Vgaは、回路基板62上のすべての発光チップC1〜C40に共通に供給される。同様に、第1転送信号φ1、第2転送信号φ2は、発光チップC1〜C40に共通(並列)に送信される。
一方、点灯信号φI1〜φI40は、発光チップC1〜C40のそれぞれに個別に送信される。点灯信号φI1〜φI40は、画像データに基づいて、各発光チップC1〜C40の発光サイリスタLを点灯または非点灯に設定する信号である。よって、点灯信号φI1〜φI40は、画像データによって相互に波形が異なる。しかし、点灯信号φI1〜φI40は、同じタイミングで並列に送信される。
発光チップC1〜C40は並列に駆動されるので、発光チップC1の動作を説明すれば足りる。
【0064】
<サイリスタ>
発光チップC1の動作を説明する前に、サイリスタ(転送サイリスタT、発光サイリスタL)の基本的な動作を説明する。サイリスタは、前述したように、アノード端子、カソード端子、ゲート端子の3端子を有する半導体素子である。
以下では、一例として、Vsub端子である裏面電極85(図5、図6参照)に供給される基準電位Vsubをハイレベルの電位(以下では「H」と表記する。)として0V、Vga端子に供給される電源電位Vgaをローレベルの電位(以下では「L」と表記する。)として−3.3Vとして説明する。
本実施の形態では、発光装置65は負の電位で駆動される。
【0065】
サイリスタのアノード端子であるp型の第1半導体層81はp型の基板80と同電位であるので、サイリスタのアノード端子は裏面電極85に供給される基準電位Vsub(「H」(0V))になっている。
サイリスタは、例えば、図6に示したように、GaAs、GaAlAs等によるp型半導体層(p型の第1半導体層81、p型の第3半導体層83)、n型半導体層(n型の第2半導体層82、n型の第4半導体層84)を積層して構成される。ここでは、p型半導体層とn型半導体層とで構成されるpn接合の順方向電位(拡散電位)Vdを一例として1.5Vとして説明する。
【0066】
アノード端子とカソード端子との間に電流が流れていないオフ状態のサイリスタは、しきい電圧より低い電位(絶対値が大きい負の値)がカソード端子に印加されるとオン状態に移行(ターンオン)する。ここで、サイリスタのしきい電圧は、ゲート端子の電位からpn接合の順方向電位Vd(1.5V)を引いた値である。よって、サイリスタは、ゲート端子の電位が0Vであると、しきい電圧が−1.5Vとなる。すなわち、−1.5Vより低い電位がカソード端子に印加されると、サイリスタはターンオンする。サイリスタは、ターンオンすると、アノード端子とカソード端子との間に電流が流れた状態(オン状態)になる。
オン状態のサイリスタのゲート端子の電位は、アノード端子の電位に近い電位になる。ここでは、アノード端子を基準電位Vsub(0V(「H」))に設定しているので、ゲート端子の電位は0V(「H」)になるとする。また、オン状態のサイリスタのカソード端子は、アノード端子の電位からpn接合の順方向電位Vd(1.5V)を引いた電位に近い電位となる。ここでは、アノード端子を基準電位Vsub(0V(「H」))に設定しているので、オン状態のサイリスタのカソード端子の電位は−1.5Vになるとする。
【0067】
サイリスタは、一度ターンオンすると、カソード端子の電位が、オン状態を維持するために必要な電位より高い電位(絶対値が小さい負の値、0Vまたは正の値)、すなわち、カソード端子に−1.5Vより高い電位が印加されると、オフ状態に移行(ターンオフ)する。例えば、カソード端子が「H」(0V)になると、−1.5Vより高い電位であるとともに、カソード端子の電位とアノード端子の電位とが同じになるので、サイリスタはターンオフする。
一方、オン状態のサイリスタのカソード端子の電位は−1.5Vであるので、カソード端子に−1.5Vより低い電位(絶対値が大きい負の値)が継続的に印加され、サイリスタのオン状態を維持しうる電流(維持電流)が供給されると、オン状態を維持する。
そして、発光サイリスタLは、ターンオンすると点灯(発光)し、ターンオフすると消灯(非点灯)する。オン状態の発光サイリスタLの光量は、発光面311の面積およびカソード端子とアノード端子との間に流す電流によって決まる。
【0068】
<タイミングチャート>
図8は、発光装置65および発光チップCの動作を説明するためのタイミングチャートである。
図8では、発光チップC1の発光サイリスタL1〜L5の5個の発光サイリスタLの点灯または非点灯を制御(点灯制御と表記する。)する部分のタイミングチャートを示している。前述したように、他の発光チップC2〜C40は、発光チップC1と並行して動作するため、発光チップC1の動作を説明すれば足りる。
なお、図8では、発光チップC1の発光サイリスタL1、L2、L3、L5を点灯させ、発光サイリスタL4を消灯(非点灯)としている。
【0069】
図8において、時刻aから時刻kへとアルファベット順に時刻が経過するとする。発光サイリスタL1は、時刻bから時刻eの期間T(1)において、発光サイリスタL2は、時刻eから時刻iの期間T(2)において、発光サイリスタL3は、時刻iから時刻jの期間T(3)において、発光サイリスタL4は、時刻jから時刻kの期間T(4)において点灯または非点灯の制御(点灯制御)がされる。以下、同様にして番号が5以上の発光サイリスタLが点灯制御される。
ここでは、期間T(1)、T(2)、T(3)、…は同じ長さの期間とし、それぞれを区別しないときは期間Tと呼ぶ。
なお、以下に説明する信号の相互の関係が維持されるようにすれば、期間T(1)、T(2)、T(3)、…の長さを可変としてもよい。
【0070】
第1転送信号φ1、第2転送信号φ2、点灯信号φI1の波形について説明する。なお、時刻aから時刻bまでの期間は、発光チップC1(発光チップC2〜C40も同じ。)が動作を開始する期間である。この期間の信号については、動作の説明において説明する。
【0071】
φ1端子(図5、図6参照)に送信される第1転送信号φ1およびφ2端子(図5、図6参照)に送信される第2転送信号φ2は、「H」と「L」との2つの電位を有する信号である。そして、第1転送信号φ1および第2転送信号φ2は、連続する2つの期間T(例えば、期間T(1)と期間T(2))を単位として波形が繰り返される。
【0072】
第1転送信号φ1は、期間T(1)の開始時刻bで「H」から「L」に移行し、時刻fで「L」から「H」に移行する。そして、期間T(2)の終了時刻iにおいて、「H」から「L」に移行する。
第2転送信号φ2は、期間T(1)の開始時刻bにおいて「H」であって、時刻eで「H」から「L」に移行する。そして、期間T(2)の終了時刻iにおいて「L」を維持している。
第1転送信号φ1と第2転送信号φ2とを比較すると、第2転送信号φ2は、第1転送信号φ1を期間T、時間軸上で後ろにずらしたものに当たる。第1転送信号φ1は、期間T(1)および期間T(2)での波形が、期間T(3)以降において繰り返す。一方、第2転送信号φ2は、期間T(1)において、破線で示す波形および期間T(2)での波形が、期間T(3)以降において繰り返す。第2転送信号φ2の期間T(1)の波形が期間T(3)以降と異なるのは、期間T(1)は発光装置65が動作を開始する期間であるためである。
【0073】
第1転送信号φ1と第2転送信号φ2との一組の転送信号は、後述するように、図5、図6に示した転送サイリスタTを番号順にオン状態を伝播させることにより、オン状態の転送サイリスタTと同じ番号の発光サイリスタLを、点灯または非点灯の制御(点灯制御)の対象として指定する。
【0074】
次に、発光チップC1のφI端子に送信される点灯信号φI1について説明する。なお、他の発光チップC2〜C40には、それぞれ点灯信号φI2〜φI40が送信される。点灯信号φI1は、「H」と「L」との2つの電位を有する信号である。
【0075】
ここでは、発光チップC1の発光サイリスタL1に対する点灯制御の期間T(1)において、点灯信号φI1を説明する。なお、発光サイリスタL1は点灯させるとしている。
点灯信号φI1は、期間T(1)の開始時刻bにおいて「H」であって、時刻cで「H」から「L」に移行する。そして、時刻dで「L」から「H」に移行し、期間T(1)の終了時刻eにおいて「H」を維持している。
【0076】
では、図4、図5を参照しつつ、図8に示したタイミングチャートにしたがって、発光装置65および発光チップC1の動作を説明する。なお、以下では、発光サイリスタL1およびL2を点灯制御する期間T(1)およびT(2)について説明する。
(1)時刻a
<発光装置65>
時刻aにおいて、発光装置65の信号発生回路110の基準電位供給部160は、基準電位Vsubを「H」(0V)に設定する。電源電位供給部170は、電源電位Vgaを「L」(−3.3V)に設定する。すると、発光装置65の回路基板62上の電源ライン200aは「H」(0V)の基準電位Vsubに設定され、発光チップC1〜C40のそれぞれのVsub端子は「H」に設定される。同様に、電源ライン200bは「L」に設定され、発光チップC1〜C40のそれぞれのVga端子は「L」に設定される。これにより、発光チップC1〜C40のそれぞれの電源線71は「L」に設定される。
【0077】
そして、信号発生回路110の転送信号発生部120は第1転送信号φ1、第2転送信号φ2をそれぞれ「H」に設定する。すると、第1転送信号ライン201および第2転送信号ライン202が「H」になる(図4参照)。これにより、発光チップC1〜C40のそれぞれのφ1端子およびφ2端子が「H」になる。電流制限抵抗R1を介してφ1端子に接続されている第1転送信号線72の電位も「H」になり、電流制限抵抗R2を介してφ1端子に接続されている第2転送信号線73も「H」になる(図5参照)。
【0078】
さらに、信号発生回路110の点灯信号発生部140は、点灯信号φI1〜φI40をそれぞれ「H」に設定する。すると、点灯信号ライン204−1〜204−40が「H」になる(図4参照)。これにより、発光チップC1〜C40のそれぞれのφI端子が、電流制限抵抗RIを介して「H」になり、φI端子に接続された点灯信号線75も「H」になる(図5参照)。
【0079】
次に、発光チップC1の動作を説明する。
なお、図8および以下における説明では、各端子の電位がステップ(階段)状に変化するとしているが、各端子の電位は徐々に変化している。よって、電位変化の途上であっても、下記に示す条件が満たされれば、サイリスタがターンオンまたはターンオフして、状態の変化を生じうる。
【0080】
<発光チップC1>
転送サイリスタT、発光サイリスタLのアノード端子はVsub端子に接続されているので、「H」(0V)に設定される。
【0081】
奇数番号の転送サイリスタT1、T3、T5、…のそれぞれのカソード端子は、第1転送信号線72に接続され、「H」に設定されている。偶数番号の転送サイリスタT2、T4、T6、…のそれぞれのカソード端子は、第2転送信号線73に接続され、「H」に設定されている。よって、転送サイリスタTは、アノード端子およびカソード端子がともに「H」であるためオフ状態にある。
【0082】
発光サイリスタLのカソード端子は、「H」の点灯信号線75に接続されている。よって、発光サイリスタLも、アノード端子およびカソード端子がともに「H」であるためオフ状態にある。
【0083】
図5中の転送サイリスタ列の一端のゲート端子Gt1は、前述したように、スタートダイオードDx0のカソード端子に接続されている。ゲート端子Gt1は、電源線抵抗Rgx1を介して、電源電位Vga(「L」(−3.3V))の電源線71に接続されている。そして、スタートダイオードDx0のアノード端子は第2転送信号線73に接続され、電流制限抵抗R2を介して、「H」(0V)のφ2端子に接続されている。よって、スタートダイオードDx0は順バイアスであり、スタートダイオードDx0のカソード端子(ゲート端子Gt1)は、スタートダイオードDx0のアノード端子の電位(「H」(0V))からpn接合の順方向電位Vd(1.5V)を引いた値(−1.5V)になる。また、ゲート端子Gt1が−1.5Vになると、結合ダイオードDx1は、アノード端子(ゲート端子Gt1)が−1.5Vで、カソード端子が電源線抵抗Rgx2を介して電源線71(「L」(−3.3V))に接続されているので、順バイアスになる。よって、ゲート端子Gt2の電位は、ゲート端子Gt1の電位(−1.5V)からpn接合の順方向電位Vd(1.5V)を引いた−3Vになる。しかし、3以上の番号のゲート端子Gtには、スタートダイオードDx0のアノード端子が「H」(0V)であることの影響は及ばず、ゲート端子Gtの電位は、電源線71の電位である「L」(−3.3V)になっている。
なお、ゲート端子Gtはゲート端子Glに接続されているので、ゲート端子Glの電位は、ゲート端子Gtの電位と同じである。よって、転送サイリスタT、発光サイリスタLのしきい電圧は、ゲート端子Gt、Glの電位からpn接合の順方向電位Vd(1.5V)を引いた値となる。すなわち、転送サイリスタT1、発光サイリスタL1のしきい電圧は−3V、転送サイリスタT2、発光サイリスタL2のしきい電圧は−4.5V、番号が3以上の転送サイリスタT、発光サイリスタLのしきい電圧は−4.8Vとなっている。
【0084】
(2)時刻b
図8に示す時刻bにおいて、第1転送信号φ1が、「H」(0V)から「L」(−3.3V)に移行する。これにより発光装置65が動作を開始する。
第1転送信号φ1が「H」から「L」に移行すると、φ1端子および電流制限抵抗R1を介して、第1転送信号線72の電位が、「H」から「L」に移行する。すると、しきい電圧が−3Vである転送サイリスタT1がターンオンする。しかし、第1転送信号線72にカソード端子が接続された、番号が3以上の奇数番号の転送サイリスタTは、しきい電圧が−4.8Vであるのでターンオンできない。一方、偶数番号の転送サイリスタTは、第2転送信号φ2が「H」(0V)であって、第2転送信号線73が「H」であるのでターンオンできない。転送サイリスタT1がターンオンすることで、第1転送信号線72の電位は、アノード端子の電位(「H」(0V))からpn接合の順方向電位Vd(1.5V)を引いた−1.5Vになる。
【0085】
転送サイリスタT1がターンオンすると、ゲート端子Gt1の電位は、転送サイリスタT1のアノード端子の電位である「H」(0V)になる。そして、ゲート端子Gt2の電位が−1.5V、ゲート端子Gt3の電位が−3V、番号が4以上のゲート端子Gtの電位が「L」(-3.3V)になる。
これにより、発光サイリスタL1のしきい電圧が−1.5V、転送サイリスタT2、発光サイリスタL2のしきい電圧が−3V、転送サイリスタT3、発光サイリスタL3のしきい電圧が−4.5V、番号が4以上の転送サイリスタT、発光サイリスタLのしきい電圧が−4.8Vになる。
しかし、第1転送信号線72は、オン状態の転送サイリスタT1により−1.5Vになっているので、オフ状態の奇数番号の転送サイリスタTはターンオンしない。第2転送信号線73は、「H」であるので、偶数番号の転送サイリスタTはターンオンしない。点灯信号線75は「H」であるので、発光サイリスタLはいずれもターンオンしない。
【0086】
時刻bの直後(ここでは、時刻bにおける信号の電位の変化によってサイリスタなどの変化が生じた後、定常状態になったときをいう。)において、転送サイリスタT1がオン状態にあって、他の転送サイリスタT、発光サイリスタLはオフ状態にある。
【0087】
(3)時刻c
時刻cにおいて、点灯信号φI1が「H」から「L」に移行する。
点灯信号φI1が「H」から「L」に移行すると、電流制限抵抗RIおよびφI端子を介して、点灯信号線75が「H」から「L」に移行する。すると、しきい電圧が−1.5Vである発光サイリスタL1がターンオンして、点灯(発光)する。これにより、点灯信号線75の電位が−1.5Vになる。なお、発光サイリスタL2はしきい電圧が−3Vであるが、しきい電圧が−1.5Vと高い(絶対値が小さい負の値である)発光サイリスタL1がターンオンして、点灯信号線75が−1.5Vになるので、発光サイリスタL2はターンオンしない。
時刻cの直後において、転送サイリスタT1がオン状態にあって、発光サイリスタL1がオン状態で点灯(発光)している。
【0088】
(4)時刻d
時刻dにおいて、点灯信号φI1が「L」から「H」に移行する。
点灯信号φI1が「L」から「H」に移行すると、電流制限抵抗RIおよびφI端子を介して、点灯信号線75の電位が「L」から「H」に移行する。すると、発光サイリスタL1は、アノード端子とカソード端子とがともに「H」になるのでターンオフして消灯(非点灯)する。発光サイリスタL1の点灯期間は、点灯信号φI1が「H」から「L」に移行した時刻cから、点灯信号φI1が「L」から「H」に移行する時刻dまでの、点灯信号φI1が「L」である期間となる。
時刻dの直後において、転送サイリスタT1がオン状態にある。
【0089】
(5)時刻e
時刻eにおいて、第2転送信号φ2が「H」から「L」に移行する。ここで、発光サイリスタL1を点灯制御する期間T(1)が終了し、発光サイリスタL2を点灯制御する期間T(2)が開始する。
第2転送信号φ2が「H」から「L」に移行すると、φ2端子を介して第2転送信号線73の電位が「H」から「L」に移行する。前述したように、転送サイリスタT2は、しきい電圧が−3Vになっているので、ターンオンする。これにより、ゲート端子Gt2(ゲート端子Gl2)の電位が「H」(0V)、ゲート端子Gt3(ゲート端子Gl3)の電位が−1.5V「H」(0V)、ゲート端子Gt4(ゲート端子Gl4)の電位が−3Vになる。そして、番号が5以上のゲート端子Gt(ゲート端子Gl)の電位が−3.3Vになる。
時刻eの直後において、転送サイリスタT1およびT2がオン状態にある。
【0090】
(6)時刻f
時刻fにおいて、第1転送信号φ1が「L」から「H」に移行する。
第1転送信号φ1が「L」から「H」に移行すると、φ1端子を介して第1転送信号線72の電位が「L」から「H」に移行する。すると、オン状態の転送サイリスタT1は、アノード端子とカソード端子とがともに「H」になって、ターンオフする。すると、ゲート端子Gt1(Gl1)の電位は、電源線抵抗Rgx1を介して、電源線71の電源電位Vga(「L」(−3.3V))に向かって変化する。これにより、結合ダイオードDx1が電流が流れない方向に電位が加えられた状態(逆バイアス)になる。よって、ゲート端子Gt2(ゲート端子Gl2)が「H」(0V)である影響は、ゲート端子Gt1(ゲート端子Gl1)には及ばなくなる。すなわち、逆バイアスの結合ダイオードDxで接続されていたゲート端子Gtを有する転送サイリスタTは、しきい電圧が−4.8Vになって、「L」(−3.3V)の第1転送信号φ1または第2転送信号φ2ではターンオンしなくなる。
時刻fの直後において、転送サイリスタT2がオン状態にある。
【0091】
(7)その他
時刻gにおいて、点灯信号φI1が「H」から「L」に移行すると、時刻cでの発光サイリスタL1と同様に、発光サイリスタL2がターンオンして、点灯(発光)する。
そして、時刻hにおいて、点灯信号φI1が「L」から「H」に移行すると、時刻dでの発光サイリスタL1と同様に、発光サイリスタL2がターンオフして消灯する。
さらに、時刻iにおいて、第1転送信号φ1が「H」から「L」に移行すると、時刻bでの転送サイリスタT1または時刻eでの転送サイリスタT2と同様に、しきい電圧が−3Vの転送サイリスタT3がターンオンする。時刻iで、発光サイリスタL2を点灯制御する期間T(2)が終了し、発光サイリスタL3を点灯制御する期間T(3)が開始する。
以降は、これまで説明したことの繰り返しとなる。
【0092】
なお、発光サイリスタLを点灯(発光)させないで、消灯(非点灯)のままとするときは、図8の発光サイリスタL4を点灯制御する期間T(4)における時刻jから時刻kに示す点灯信号φI1のように、点灯信号φIを「H」(0V)のままとすればよい。このようにすることで、発光サイリスタL4のしきい電圧が−1.5Vであっても、発光サイリスタL4は消灯(非点灯)のままとなる。
【0093】
以上説明したように、転送サイリスタTのゲート端子Gtは結合ダイオードDxによって相互に接続されている。よって、ゲート端子Gtの電位が変化すると、電位が変化したゲート端子Gtに、順バイアスの結合ダイオードDxを介して接続されたゲート端子Gtの電位が変化する。そして、電位が変化したゲート端子を有する転送サイリスタTのしきい電圧が変化する。転送サイリスタTは、しきい電圧が「L」(−3.3V)より高い(絶対値が小さい負の値)と、第1転送信号φ1または第2転送信号φ2が「H」(0V)から「L」(−3.3V)に移行するタイミングにおいてターンオンする。
そして、オン状態の転送サイリスタTのゲート端子Gtにゲート端子Glが接続された発光サイリスタLは、しきい電圧が−1.5Vであるので、点灯信号φIが「H」から「L」に移行すると、ターンオンして点灯(発光)する。
すなわち、転送サイリスタTはオン状態になることで、点灯制御の対象である発光サイリスタLを指定し、点灯信号φIは、点灯制御の対象の発光サイリスタLを点灯または非点灯に設定する。
このように、画像データに応じて、点灯信号φIの波形を設定して、各発光サイリスタLの点灯または非点灯を制御している。
【0094】
第1の実施の形態では、図6に示したように、発光サイリスタLの発光面311に対向するようにレンズ92を設けて、発光面311から出射して発光面311に対して側方(斜め方向)に進む光の一部を、レンズ92により集光して、発光面311に対して前方(垂直な方向)に進む光としている。これにより、レンズ92を設けない場合に比べ、光の取り出し効率が向上する。
発光部品の発光素子アレイの複数の発光面に対応してレンズを設ける場合、レンズを設置するための台座(ペデストル)の形成によって生じた応力により発光素子アレイを設けた基板が破損(割れ)することを抑制することが求められている。第1の実施の形態では台座91を円筒状としている。この場合、台座91が基板80側に接触する面積は、台座91を全面に設ける場合に比べて小さい。よって、台座91が基板80に及ぼす応力も、台座91を全面に設ける場合に比べて小さい。
さらに、発光面311とレンズ92とが接触すると多重干渉により、レンズ92から取り出される光量が低下するが、本実施の形態では、発光面311とレンズ92との間に空隙93を設け、レンズ92から取り出される光量が多重干渉により低下することが抑制されている。なお、発光面311とレンズ92との間の距離(空隙93の長さ)は、多重干渉により光量の低下が抑制される値であればよい。
なお、発光面311にレンズ92の焦点を設定することが、集光の点で好ましい。
【0095】
[第2の実施の形態]
第2の実施の形態では、第1の実施の形態と、発光チップCの台座91の形状が異なっている。すなわち、台座91は、第1の実施の形態では円筒状としたが、第2の実施の形態では井桁状とした。他の構成は第1の実施の形態と同様である。よって、第1の実施の形態と異なる部分、すなわち第2の実施の形態における発光チップCの台座91に関連する部分について説明し、第1の実施の形態と同様な部分についての説明を省略する。
図9は、第2の実施の形態における発光チップCの発光サイリスタLの部分の平面図および断面図である。図9(a)は平面図、図9(b)は図9(a)のIXB−IXB線での断面図、図9(c)は図9(a)のIXC−IXC線での断面図である。なお、図9(a)ではレンズ92は透明であるとして、外形のみを記載している。
台座91は井桁状であって、井桁状の台座91のそれぞれの開口部とそれぞれの発光サイリスタLの発光面311とが対向するようになっている。そして、井桁状の台座91の開口部に設けられたレンズ92により、発光面311から出射した光を集光して取り出すことができる。
図9(a)、(c)では、台座91をそれぞれの発光サイリスタL毎に破線で区切って示している。台座91は、発光サイリスタL毎に見ると、角筒状である。
第2の実施の形態でも、台座91の高さ(発光面311に垂直な方向の長さ)は、発光面311とレンズ92との間に空隙93を設けるように設定されている。
台座91を井桁状にすることで、台座91が発光面311を遮光する面積を抑制している。
そして、第2の実施の形態の台座91を有する発光チップCは、第1の実施の形態で説明した製造方法で製造しうる。
【0096】
[第3の実施の形態]
第3の実施の形態では、第1の実施の形態と、発光チップCの台座91の形状が異なっている。すなわち、台座91は、第1の実施の形態では円筒状としたが、第3の実施の形態では発光面311の四隅に設けられた柱状とした。他の構成は第1の実施の形態と同様である。よって、第1の実施の形態と異なる部分、すなわち第3の実施の形態における発光チップCの台座91に関連する部分について説明し、第1の実施の形態と同様な部分についての説明を省略する。
図10は、第3の実施の形態における発光チップCの発光サイリスタLの部分の平面図および断面図である。図10(a)は平面図、図10(b)は図10(a)のXB−XB線での断面図、図10(c)は図10(a)のXC−XC線での断面図である。なお、図10(a)ではレンズ92は透明であるとして、外形のみを記載している。
それぞれの発光サイリスタLの発光面311の四隅(発光面311の周辺部)に設けられた台座91は、柱状になっている。すなわち、本実施の形態では、1つの発光サイリスタL当たり4個の台座91が設けられ、これら4個の台座91により1個のレンズ92を保持している。
図10(a)、(c)では、隣接する発光サイリスタL間の台座91の間を破線で示しているが、これらは一体化した柱状になっている。
第3の実施の形態でも、台座91の高さ(発光面311に垂直な方向の長さ)は、発光面311とレンズ92との間に空隙93を設けるように設定されている。
柱状の台座91を発光面311の四隅に設けることで、台座91が発光面311を遮光する面積を抑制している。
そして、第3の実施の形態の台座91を有する発光チップCは、第1の実施の形態で説明した製造方法で製造しうる。
なお、4個の台座91により1個のレンズ92を保持するとしたが、3個の台座91により1個のレンズ92を保持するとしてもよい。図示しないが、1本の台座91を枝部75b上に形成することで、台座91が発光面311を遮光する面積をさらに抑制しうる。
【0097】
[第4の実施の形態]
第4の実施の形態は、第1の実施の形態と、発光チップCのレンズ92の形状が異なっている。すなわち、レンズ92は、第1の実施の形態では球状(球レンズ)としたが、第3の実施の形態では発光面311から離れる方向に凸状となった半球状(半球レンズ)とした。他の構成は第1の実施の形態と同様である。よって、第1の実施の形態と異なる部分、すなわち第4の実施の形態における発光チップCのレンズ92に関連する部分について説明し、第1の実施の形態と同様な部分についての説明を省略する。
図11は、第4の実施の形態における発光チップCの発光サイリスタLの部分の平面図および断面図である。図11(a)は平面図、図11(b)は図11(a)のXIB−XIB線での断面図、図11(c)は図11(a)のXIC−XIC線での断面図である。なお、図11(a)ではレンズ92は透明であるとして、外形のみを記載している。
それぞれの発光サイリスタLの発光面311に対する台座91は、第1の実施の形態と同様に円筒状であって、その上に半球状のレンズ92が配置されている。なお、レンズ92は、発光面311から離れる方向に凸状になった半球状である。
半球状のレンズ92が、発光面311から出射して発光面311に対して側方(斜め方向)に進む光を集光し、発光面311に対して前方(垂直な方向)に進む光としている。これにより、発光面311から出射した光の取り出し効率が向上している。
そして、第4の実施の形態のレンズ92を有する発光チップCは、第1の実施の形態で説明した製造方法で製造しうる。
【0098】
なお、図11(b)、(c)では、レンズ92は発光面311から離れる方向に凸状になった半球状としたが、発光面311に近づく方向に凸状になった半球状であってもよい。
また、台座91の形状を、第2の実施の形態または第3の実施の形態で示した形状としてもよい。
【0099】
[第5の実施の形態]
第5の実施の形態は、第1の実施の形態と、発光チップCの台座91およびレンズ92の形状が異なっている。すなわち、第1の実施の形態では、台座91は円筒状、レンズ92は球状としたが、第5の実施の形態では、台座91は発光面311の対向する2辺に沿って設けられ、レンズ92は円柱状(円柱レンズ)とした。他の構成は第1の実施の形態と同様である。よって、第1の実施の形態と異なる部分、すなわち第5の実施の形態における発光チップCの台座91とレンズ92とに関連する部分について説明し、第1の実施の形態と同様な部分についての説明を省略する。
図12は、第5の実施の形態における発光チップCの発光サイリスタLの部分の平面図および断面図である。図12(a)は平面図、図12(b)は図12(a)のXIIB−XIIB線での断面図、図12(c)は図12(a)のXIIC−XIIC線での断面図である。
台座91は、発光面311の対向する2辺に、発光サイリスタLの列の方向に沿って、壁状に設けられている。そして、レンズ92は、発光サイリスタLの列の方向に円筒の中心軸を有する円柱状(円柱レンズ)である。なお、円柱レンズはシリンドリカルレンズと呼ばれる。
なお、隣接するレンズ92の間を破線で示しているが、隣接するレンズ92は一体化している。すなわち、レンズ92はファイバ状(ガラスファイバ)になっている。
レンズ92がファイバ状であると、発光サイリスタL毎にレンズ92を設置することなく、複数の発光サイリスタLに対して、ファイバ状のレンズ92を一括して設置できる。
また、レンズ92がファイバ状であっても、発光面311から出射して発光面311に対して側方(斜め方向)に進む光を集光し、発光面311に対して前方(垂直な方向)に進む光となる。これにより、発光面311から出射した光の取り出し効率が向上している。
そして、第5の実施の形態の台座91およびレンズ92を有する発光チップCは、第1の実施の形態で説明した製造方法で製造しうる。
なお、台座91の形状を、第3の実施の形態で示した形状としてもよい。
【0100】
[第6の実施の形態]
第6の実施の形態は、第1の実施の形態と、発光チップCの台座91の構成が異なっている。すなわち、台座91は、第1の実施の形態ではポリイミドとした。ポリイミドは褐色を呈している。これに対して、第6の実施の形態では、台座91の発光面311を見込む面(台座91の内側の側面)を発光サイリスタLの発光する光(例えば、発光波長780nmの光)を吸収しやすい面とした。すなわち、台座91を黒色のポリイミドとした。他の構成は第1の実施の形態と同様である。よって、第1の実施の形態と異なる部分、すなわち第6の実施の形態における発光チップCの台座91に関連する部分について説明し、第1の実施の形態と同様な部分についての説明を省略する。
前述したように、発光面311からは、発光面311に対して前方に進む光に加え、側方にも光が出射する。これらの光の内レンズ92に入射する光は、レンズ92により集光されて取り出されて、画像形成に利用される。しかし、レンズ92に入射しない光は迷光になって、画像形成において好ましくない。
第6の実施の形態では、台座91を黒色のポリイミドとして、発光サイリスタLの発光する光を吸収しやすい面とした。これにより、迷光を吸収するようにしている。
【0101】
台座91を黒色のポリイミドとする方法としては、例えば図7(b)に示した感光性ポリイミド膜94にカーボンの粉体(カーボンブラック)を混入させて、台座91を形成すればよい。
また、他の黒色の材料を用いて台座91を形成してもよい。
なお、第6の実施の形態では、台座91の形状は、第1の実施の形態または第2の実施の形態のように、発光面311を取り巻くように構成されていることが好ましい。
【0102】
[第7の実施の形態]
第7の実施の形態は、第1の実施の形態と、発光チップCの台座91の構成が異なっている。すなわち、第7の実施の形態では、台座91の発光面311を見込む面(台座91の内側の側面)を発光サイリスタLの発光する光(例えば、発光波長780nmの光)を反射しやすい面とした。他の構成は第1の実施の形態と同様である。よって、第1の実施の形態と異なる部分、すなわち第7の実施の形態における発光チップCの台座91に関連する部分について説明し、第1の実施の形態と同様な部分についての説明を省略する。
前述したように、発光面311からは、発光面311の前方に進む光に加え、側方にも光が出射する。レンズ92に入射しない光は迷光となる。
そこで、本実施の形態では、側方に出射した光のうち台座91の内側の面に入射した光をレンズ92に入射するように反射させるため、台座91の内側の面を、発光サイリスタLの発光波長に対して反射率が高い反射層としている。
【0103】
台座91の内側側面を、発光サイリスタLの発光波長に対して反射率が高い反射層とする方法を説明する。反射層として、例えばアルミニウム(Al)を用いる場合で説明する。
図7(c)に示したように、発光チップCの台座91を形成する。
その後、Alの薄膜を、発光チップCの台座91を形成した側の表面にスパッタリング法などにより堆積する。この後、イオンエッチング法などにより、Alの薄膜をエッチングする。このとき、エッチングのためのイオンが基板80の表面(発光面311)に対して垂直に入射するようにする。すると、基板80上の基板80の表面に平行な面である発光面311上のAlの薄膜はエッチングされて除去されるが、基板80の表面に対して垂直な面である台座91の側面上のAlの薄膜はエッチングされにくい。よって、台座91の側面にAlの反射層を形成することができる。
なお、反射層の材質は、Alに限定されることなく、銀(Ag)、クロム(Cr)、金(Au)など、発光サイリスタLの射出する光に対して反射率が高いものであればよい。
【0104】
第1の実施の形態から第7の実施の形態において、発光面311の形状を馬蹄形として説明したが、n型オーミック電極321を設ける位置を変えることにより、他の形状としてもよい。また、発光面311の外形を、図6(a)などでは正方形としたが、長方形など他の形状であってもよい。
さらに、発光サイリスタLの列のピッチを20μmとしたが、他の値であってもよい。
【0105】
第1の実施の形態において、ハイレベルの電位である「H」(0V)、ローレベルの電位である「L」(−3.3V)の値は、それぞれ一例であって、発光装置65の動作を考慮して、他の値に設定してもよい。
第1の実施の形態では、転送サイリスタTは、第1転送信号φ1と第2転送信号φ2との2相で駆動されるとしたが、転送サイリスタTを3個毎に3相の転送信号を送信して駆動してもよい。
【0106】
なお、第1の実施の形態において、発光チップCには、自己走査型発光素子アレイ(SLED)が1個搭載されているとしたが、2個以上であってもよい。2個以上搭載されている場合には、それぞれの自己走査型発光素子アレイ(SLED)を発光チップCと置き換えればよい。
【0107】
そして、第1の実施の形態において、サイリスタ(転送サイリスタT、発光サイリスタL)のアノード端子を基板80にとって共通にしたアノードコモンとして説明した。カソード端子を基板80にとって共通にしたカソードコモンにおいても、回路の極性を変更することによって用いうる。
【0108】
さらに、発光素子を発光サイリスタLとして説明したが、発光素子は、発光ダイオードなど他のデバイスであってもよい。
【実施例】
【0109】
次に、実施例について説明する。
以下に示す実施例および比較例の発光チップCは、直径6インチ、厚さ300μmのGaAsの基板80を用いて製造した。
実施例に示す発光チップCは、図6に示した構造を有している。
【0110】
図13は、比較例の発光チップCの発光サイリスタLの部分の平面図および断面図である。図13(a)は平面図、図13(b)は図13(a)のXIIIB−XIIIB線での断面図、図13(c)は図13(a)のXIIIC−XIIIC線での断面図である。なお、図13(a)では、台座91の記載を省略している。
比較例の台座91は、図7(b)において、感光性ポリイミド膜94に光97を照射することなく、加熱によりイミド化させて、台座91としている。すなわち、台座91は、図13(b)、(c)に示すように、基板80の発光サイリスタLが設けられた面の全面に設けられている。そして、発光サイリスタLの発光面311に対向して、第4の実施の形態と同様な半球状のレンズ92が設けられている。
【0111】
そして、実施例と比較例とにおいて、それぞれの発光チップCに分割される前の状態において、基板80の反り量の増加量(μm)を比較した。反り量は、レーザ干渉によるフラットネステスタによって測定した。
表1は、実施例および比較例についての反り量の増加量(μm)を示す。
【0112】
【表1】
【0113】
表1に示すように、台座91を基板80の全面に設けない実施例における反り量の増加量は、台座91を全面に設けた比較例の場合の1/20以下となる。
これは、比較例では、基板80の全面に台座91が形成されているため、加熱時に感光性ポリイミド膜94が収縮して、感光性ポリイミド膜94が形成された側が凹状に反るためである。すると、基板80に応力がかかり、基板80の破損(割れ)を生じやすくなる。
一方、実施例では、台座91を発光面311の端部に形成することで、台座91の基板80側に接する面積が縮小され、台座91の形成による応力の発生が抑制されている。
すなわち、台座91の基板80側に接触する面積を縮小することで、台座91の形成による応力の発生が抑制される。
【符号の説明】
【0114】
1…画像形成装置、10…画像形成プロセス部、11…画像形成ユニット、12…感光体ドラム、14…プリントヘッド、30…画像出力制御部、40…画像処理部、62…回路基板、63…光源部、64…ロッドレンズアレイ、65…発光装置、71…電源線、72…第1転送信号線、73…第2転送信号線、75…点灯信号線、75a…幹部、75b…枝部、91…台座、92…レンズ、93…空隙、94…感光性ポリイミド膜、110…信号発生回路、120…転送信号発生部、140…点灯信号発生部、160…基準電位供給部、170…電源電位供給部、φ1…第1転送信号、φ2…第2転送信号、φI(φI1〜φI40)…点灯信号、C(C1〜C40)…発光チップ、L…発光サイリスタ、T…転送サイリスタ、Dx…結合ダイオード、Vga…電源電位、Vsub…基準電位
【特許請求の範囲】
【請求項1】
基板上に列状に配置された複数の発光素子と、
前記複数の発光素子のそれぞれの発光素子の光を出射する発光面に対向してそれぞれ設けられ、当該発光素子が出射する光を集光する複数のレンズと、
前記複数の発光素子のそれぞれの発光素子の前記発光面と当該発光素子に対向する前記レンズとが当該発光面に対して空隙を介して対向するように、当該レンズを保持する一または複数の台座と
を備える発光部品。
【請求項2】
前記複数のレンズのそれぞれのレンズは、前記複数の発光素子の列に沿う方向に軸が設定された円柱レンズであって、当該複数のレンズが一体化した一の円柱レンズであることを特徴とする請求項1に記載の発光部品。
【請求項3】
前記複数の発光素子のそれぞれの発光素子は、自己走査型発光素子アレイの発光サイリスタであることを特徴とする請求項1または2に記載の発光部品。
【請求項4】
前記台座は、前記発光素子の前記発光面を見込むことができる面が、当該発光素子の出射する光を吸収しやすい面であることを特徴とする請求項1ないし3のいずれか1項に記載の発光部品。
【請求項5】
前記台座は、前記発光素子の前記発光面を見込むことができる面が、当該発光素子の出射する光を反射しやすい面であることを特徴とする請求項1ないし3のいずれか1項に記載の発光部品。
【請求項6】
基板上に列状に配置された複数の発光素子と、当該複数の発光素子のそれぞれの発光素子の光を出射する発光面に対向してそれぞれ設けられ、当該発光素子が出射する光を集光する複数のレンズと、当該複数の発光素子のそれぞれの発光素子の当該発光面と当該発光素子に対向する当該レンズとが当該発光面に対して空隙を介して対向するように、当該レンズを保持する一または複数の台座とを備える発光手段と、
前記発光手段から照射される光を結像させる光学手段と
を備えたプリントヘッド。
【請求項7】
像保持体と、
前記像保持体を帯電する帯電手段と、
基板上に列状に配置された複数の発光素子と、当該複数の発光素子のそれぞれの発光素子の光を出射する発光面に対向してそれぞれ設けられ、当該発光素子が出射する光を集光する複数のレンズと、当該複数の発光素子のそれぞれの発光素子の当該発光面と当該発光素子に対向する当該レンズとが当該発光面に対して空隙を介して対向するように、当該レンズを保持する一または複数の台座とを備え、光学手段を介して前記像保持体を露光する露光手段と、
前記露光手段により露光され前記像保持体に形成された静電潜像を現像する現像手段と、
前記像保持体に現像された画像を被転写体に転写する転写手段と
を備えた画像形成装置。
【請求項1】
基板上に列状に配置された複数の発光素子と、
前記複数の発光素子のそれぞれの発光素子の光を出射する発光面に対向してそれぞれ設けられ、当該発光素子が出射する光を集光する複数のレンズと、
前記複数の発光素子のそれぞれの発光素子の前記発光面と当該発光素子に対向する前記レンズとが当該発光面に対して空隙を介して対向するように、当該レンズを保持する一または複数の台座と
を備える発光部品。
【請求項2】
前記複数のレンズのそれぞれのレンズは、前記複数の発光素子の列に沿う方向に軸が設定された円柱レンズであって、当該複数のレンズが一体化した一の円柱レンズであることを特徴とする請求項1に記載の発光部品。
【請求項3】
前記複数の発光素子のそれぞれの発光素子は、自己走査型発光素子アレイの発光サイリスタであることを特徴とする請求項1または2に記載の発光部品。
【請求項4】
前記台座は、前記発光素子の前記発光面を見込むことができる面が、当該発光素子の出射する光を吸収しやすい面であることを特徴とする請求項1ないし3のいずれか1項に記載の発光部品。
【請求項5】
前記台座は、前記発光素子の前記発光面を見込むことができる面が、当該発光素子の出射する光を反射しやすい面であることを特徴とする請求項1ないし3のいずれか1項に記載の発光部品。
【請求項6】
基板上に列状に配置された複数の発光素子と、当該複数の発光素子のそれぞれの発光素子の光を出射する発光面に対向してそれぞれ設けられ、当該発光素子が出射する光を集光する複数のレンズと、当該複数の発光素子のそれぞれの発光素子の当該発光面と当該発光素子に対向する当該レンズとが当該発光面に対して空隙を介して対向するように、当該レンズを保持する一または複数の台座とを備える発光手段と、
前記発光手段から照射される光を結像させる光学手段と
を備えたプリントヘッド。
【請求項7】
像保持体と、
前記像保持体を帯電する帯電手段と、
基板上に列状に配置された複数の発光素子と、当該複数の発光素子のそれぞれの発光素子の光を出射する発光面に対向してそれぞれ設けられ、当該発光素子が出射する光を集光する複数のレンズと、当該複数の発光素子のそれぞれの発光素子の当該発光面と当該発光素子に対向する当該レンズとが当該発光面に対して空隙を介して対向するように、当該レンズを保持する一または複数の台座とを備え、光学手段を介して前記像保持体を露光する露光手段と、
前記露光手段により露光され前記像保持体に形成された静電潜像を現像する現像手段と、
前記像保持体に現像された画像を被転写体に転写する転写手段と
を備えた画像形成装置。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【公開番号】特開2012−174810(P2012−174810A)
【公開日】平成24年9月10日(2012.9.10)
【国際特許分類】
【出願番号】特願2011−33869(P2011−33869)
【出願日】平成23年2月18日(2011.2.18)
【出願人】(000005496)富士ゼロックス株式会社 (21,908)
【Fターム(参考)】
【公開日】平成24年9月10日(2012.9.10)
【国際特許分類】
【出願日】平成23年2月18日(2011.2.18)
【出願人】(000005496)富士ゼロックス株式会社 (21,908)
【Fターム(参考)】
[ Back to top ]