磁気センサ装置
【課題】消費電力を抑えつつ、磁気センサ装置内部の各構成素子が発するノイズや外来ノイズによる磁界強度の検出または解除のばらつきを抑制し、高精度な磁気読み取りを可能にする。
【解決手段】磁電変換素子に印加される磁界強度に応じて論理出力を行う磁気センサ装置で、磁電変換素子の出力を増幅した信号を入力し、比較した結果を出力する比較器と、比較器の出力信号を演算処理する論理回路で構成される。論理回路は磁界強度の変化によって論理出力に変化が生じる場合のみ、連続した複数回の論理出力の照合判定を行う。こうして、消費電力を抑えつつ、装置内部の各構成素子が発するノイズや外来ノイズによる磁界強度の検出または解除の判定ばらつきを低減することが出来る。
【解決手段】磁電変換素子に印加される磁界強度に応じて論理出力を行う磁気センサ装置で、磁電変換素子の出力を増幅した信号を入力し、比較した結果を出力する比較器と、比較器の出力信号を演算処理する論理回路で構成される。論理回路は磁界強度の変化によって論理出力に変化が生じる場合のみ、連続した複数回の論理出力の照合判定を行う。こうして、消費電力を抑えつつ、装置内部の各構成素子が発するノイズや外来ノイズによる磁界強度の検出または解除の判定ばらつきを低減することが出来る。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、磁界強度を電気信号に変換する磁気センサ装置に関し、例えば折りたたみ式携帯電話機やノートパソコン等における開閉状態検知用センサ、またはモータの回転位置検知センサなどに利用される磁気センサ装置に関する。
【背景技術】
【０００２】
折りたたみ式携帯電話機やノートパソコン等における開閉状態検知用センサとして、またモータの回転位置検知センサとして磁気センサ装置が用いられている（例えば、特許文献１参照）。
【０００３】
磁気センサ装置は、磁電変換素子（例えばホール素子）によって磁界強度または磁束密度に比例した電圧を出力し、その出力電圧を増幅器で増幅し、比較器を用いて判定し、Ｈ信号かＬ信号の二値で出力する。磁電変換素子の出力電圧は微小であるため、磁電変換素子が持つオフセット電圧（素子オフセット電圧）や、増幅器や比較器が持つオフセット電圧（入力オフセット電圧）、または変換装置内のノイズが問題となる。素子オフセット電圧は、主に磁電変換素子がパッケージから受ける応力等により発生する。入力オフセット電圧は、主に増幅器の入力回路を構成する素子の特性ばらつき等により発生する。ノイズは、主に回路を構成する単体トランジスタが持つフリッカ雑音、単体トランジスタや抵抗素子が持つ熱雑音により発生する。
【０００４】
上述の磁電変換素子や増幅器が持つオフセット電圧の影響を低減するため、図４に示した磁気センサ装置が考案されている。
【０００５】
従来の磁気センサ装置は、ホール素子１と、ホール素子１の第一検出状態と第二検出状態とを切り替えるスイッチ切替回路２と、スイッチ切替回路２の二つの出力端子の電圧差（Ｖ１−Ｖ２）を増幅する差動増幅器３と、差動増幅器３の一方の出力端子が一端に接続される容量Ｃ１と、差動増幅器３の他方の出力端子と容量Ｃ１の他端との間に接続されるスイッチＳ１と、比較器４と、Ｄ型フリップフロップＤ１とを有する構成となっている。ここで、第一検出状態は、端子ＡとＣから電源電圧を入力し、端子ＢとＤから検出電圧を出力する。また、第二検出状態は、端子ＢとＤから電源電圧を入力し、端子ＡとＣから検出電圧を出力する。
【０００６】
磁電変換素子の差動出力電圧をＶｈ、差動増幅器の増幅率をＧ、差動増幅器の入力オフセット電圧をＶｏａとする。第一検出状態では、スイッチＳ１がＯＮし、容量Ｃ１にＶｃ１＝Ｖ３−Ｖ４＝Ｇ（Ｖｈ１＋Ｖｏａ）が充電される。続いて第二検出状態では、スイッチＳ１がＯＦＦし、Ｖｃ２＝Ｖ３−Ｖ４＝Ｇ（−Ｖｈ２＋Ｖｏａ）が出力される。ここで、Ｖ５−Ｖ６＝Ｖ３−Ｖｃ１−Ｖ４＝Ｖｃ２−Ｖｃ１＝−Ｇ（Ｖｈ１＋Ｖｈ２）となり、入力オフセット電圧の影響が相殺される。また、磁電変換素子の検出電圧Ｖｈ１とＶｈ２は、一般に同相の有効信号成分と逆相の素子オフセット成分とを持つため、上述の出力電圧は素子オフセット成分の影響も取り除かれる。そして、比較器において印加される磁界強度と基準電圧との比較を行い、比較出力結果がラッチされる。基準電圧は、図４の場合は磁電変換素子における同相電圧であり、回路追加で任意に設定可能である。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００１−３３７１４７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、従来の磁気センサ装置では、センサ装置内部の各構成素子が発するノイズ（フリッカ雑音、熱雑音）や外来ノイズによる影響を完全に抑えることができず、検出または解除時の磁界強度にばらつきが生じるという課題があった。特に差動増幅器３の入力端子部で発生するノイズは増幅されるため主要因となっていた。
【０００９】
本発明は、以上のような課題を解決するために考案されたものであり、磁界検出の動作を複数回繰り返し、それら判定結果の照合を行うことでノイズによる影響を抑制し磁界強度を高精度に検出または解除する磁気センサ装置を提供することである。さらに、前回の検出状態から変化があったときのみ前記複数回照合を行う構成とし、不要な消費電力を抑制することである。
【課題を解決するための手段】
【００１０】
従来のこのような問題点を解決するために、本発明の磁気センサ装置は以下のような構成とした。
【００１１】
磁電変換素子に印加される磁界強度に応じて論理出力を行う磁気センサ装置で、磁電変換素子の出力を増幅した信号を入力し、比較した結果を出力する比較器と、比較器の出力信号を演算処理する論理回路で構成される。論理回路は磁界強度の変化によって論理出力に変化が生じる場合のみ、連続した複数回の論理出力の照合判定を行う。
【発明の効果】
【００１２】
本発明の磁気センサ装置によれば、消費電力を抑えつつ、装置内部の各構成素子が発するノイズや外来ノイズによる磁界強度の検出または解除の判定ばらつきを低減することが出来る。また、高精度な磁界強度の検出または解除を低消費電流で可能とする磁気センサ装置を提供することが出来る。
【図面の簡単な説明】
【００１３】
【図１】本実施形態の磁気センサ装置を示す回路図である。
【図２】本実施形態の磁気センサ装置のタイミングチャートである。
【図３】本実施形態の磁気センサ装置の応用例のタイミングチャートである。
【図４】従来の磁気センサ装置の回路図である。
【図５】セレクタ回路の一例を示す回路図である。
【図６】差動増幅器の一例を示す回路図である。
【発明を実施するための形態】
【００１４】
本実施形態の磁気センサ装置は、折りたたみ式携帯電話機やノートパソコン等における開閉状態検知センサや、モータの回転位置検知センサなど、磁界強度の状態を検知するセンサとして幅広く利用されている。以下の実施形態では、磁電変換素子を用いた磁気センサ装置について説明するが、本発明の変換装置は磁界強度に応じて電圧出力を行う磁電変換素子の代わりに、加速度や圧力などに応じて同様に電圧出力がなされる変換素子を用いることもできる。
【００１５】
図１は、本実施形態の磁気センサ装置の回路図である。本実施形態の磁気センサ装置は、磁電変換素子であるホール素子１と、スイッチ切替回路２と、差動増幅器３と、比較器４と、ＯＮ／ＯＦＦ回路５と、Ｄ型フリップフロップＤ１、Ｄ２、Ｄ３と、ＸＯＲ回路Ｘ１、Ｘ２と、セレクタ回路ＳＬ１、ＳＬ２と、ＡＮＤ回路ＡＮ１と、ＯＲ回路ＯＲ１と、容量Ｃ１と、スイッチＳ１と、出力端子ＶＯＵＴと、ＯＮ／ＯＦＦ信号源φＥ１、φＥ２で構成されている。ホール素子１は、第一端子対Ａ―Ｃと第二端子対Ｂ―Ｄとを有する。スイッチ切替回路２は、ホール素子１の各端子Ａ、Ｂ、Ｃ及びＤと接続される４つの入力端子と、第一出力端子及び第二出力端子を有する。差動増幅器３は、第一入端子及び第二入力端子と、第一出力端子及び第二出力端子とを有する。セレクタ回路ＳＬ１、ＳＬ２は、入力端子Ａと入力端子Ｂとセレクト端子φＳと出力を有する。
【００１６】
差動増幅器３は、第一の出力端子が容量Ｃ１の一端に接続され、第二の出力端子がスイッチＳ１の一端に接続される。比較器４は、第一の入力が容量Ｃ１の他端及びスイッチＳ１の他端に接続され、第二の入力が差動増幅器３の第二出力端子に接続され、出力がＤ型フリップフロップＤ１とＤ型フリップフロップＤ２に接続される。ＸＯＲ回路Ｘ１は、第一の入力がＤ型フリップフロップＤ１の出力に接続され、第二の入力がＤ型フリップフロップＤ２の出力に接続され、出力がセレクタ回路ＳＬ１のセレクト端子φＳに接続される。ＸＯＲ回路Ｘ２は、第一の入力がＤ型フリップフロップＤ１の出力とセレクタ回路ＳＬ１の入力端子Ａに接続され、第二の入力がセレクタ回路ＳＬ１の入力端子Ｂとセレクタ回路ＳＬ２の入力端子ＡとＤ型フリップフロップＤ３の出力と出力端子ＶＯＵＴに接続され、出力がセレクタ回路ＳＬ２のセレクト端子φＳとＡＮＤ回路ＡＮ１の第一の入力に接続される。セレクタ回路ＳＬ２は、入力端子Ｂがセレクタ回路ＳＬ１の出力端子に接続され、出力端子がＤ型フリップフロップＤ３の入力に接続される。ＡＮＤ回路ＡＮ１は、第二の入力がＯＮ／ＯＦＦ信号源φＥ２に接続され、出力がＯＲ回路ＯＲ１の第一の入力に接続される。ＯＲ回路ＯＲ１は、第二の入力がＯＮ／ＯＦＦ信号源φＥ１に接続され、出力がＯＮ／ＯＦＦ回路５に接続される。ＯＮ／ＯＦＦ回路５は、スイッチ切替回路２、差動増幅器３、比較器４にφＥＮ信号を出力する。
【００１７】
図５に、セレクタ回路ＳＬ１及びＳＬ２の回路図の一例を示す。セレクタ回路は、トランスミッションゲートＴＭ１を構成するＰＭＯＳトランジスタ５０１およびＮＭＯＳトランジスタ５０２と、トランスミッションゲートＴＭ２を構成するＰＭＯＳトランジスタ５０３およびＮＭＯＳトランジスタ５０４と、インバータＩ１、Ｉ２で構成される。接続に関しては、セレクト端子φＳはインバータＩ１の入力に接続され、インバータＩ１の出力はインバータＩ２の入力とＮＭＯＳトランジスタ５０２のゲートとＰＭＯＳトランジスタ５０３のゲートに接続される。インバータＩ２の出力は、ＰＭＯＳトランジスタ５０１のゲートとＮＭＯＳトランジスタ５０４のゲートに接続される。ＰＭＯＳトランジスタ５０１は、ドレインは入力端子Ａ及びＮＭＯＳトランジスタ５０２のドレインに接続され、ソースは出力端子及びＮＭＯＳトランジスタ５０２のソースに接続される。ＰＭＯＳトランジスタ５０３は、ドレインは入力端子Ｂ及びＮＭＯＳトランジスタ５０４のドレインに接続され、ソースは出力端子及びＮＭＯＳトランジスタ５０２のソースに接続される。二つのトランスミッションゲートＴＭ１及びＴＭ２のＯＮ／ＯＦＦをセレクト端子φＳからのＨ／Ｌ入力信号により制御することで、入力端子Ａか入力端子Ｂのどちらか一方の信号を出力端子へ伝える役割を果たす。
【００１８】
図６に、差動増幅器３の回路図の一例を示す。差動増幅器３は、インスツルメンテーションアンプ構成とするのが一般的である。差動増幅器３は、差動増幅器１１、１２と、抵抗Ｒ１１、Ｒ１２、Ｒ１３を備える。接続に関しては、差動増幅器１１は、非反転入力端子が第一の入力端子に接続され、反転入力端子が抵抗Ｒ１１と抵抗Ｒ１２の接続点に接続され、出力が第一の出力端子と抵抗Ｒ１１のもう一方に接続される。差動増幅器１２は、非反転入力端子が第二の入力端子に接続され、反転入力端子が抵抗Ｒ１３と抵抗Ｒ１２の接続点に接続され、出力が第二の出力端子と抵抗Ｒ１３のもう一方に接続される。差動増幅器３は、このようなインスツルメンテーションアンプ構成とすることにより、差動入力における同相ノイズの影響を抑制することが可能となる。
【００１９】
スイッチ切替回路２は、ホール素子１の第一端子対Ａ―Ｃに電源電圧を入力し、第二端子対Ｂ―Ｄから検出電圧を出力する第一検出状態と、第二端子対Ｂ―Ｄに電源電圧を入力し、第一端子対Ａ―Ｃから検出電圧を出力する第二検出状態とを切り替える機能を有する。
【００２０】
次に、本実施形態の磁気センサ装置の動作について説明する。図２は、本実施形態の磁気センサ装置における制御信号等のタイミングチャートである。ここで、φＤｍは第ｍのＤ型フリップフロップＤｍに入力されるラッチ用のクロック信号を示す。また、特記ない限りＤ型フリップフロップはＬ信号からＨ信号への立ち上がり時に入力データのラッチを行うこととする。
【００２１】
検出動作の一周期Ｔは、上述のスイッチ切替回路２の動作によって、第一検出状態Ｔ１と第二検出状態Ｔ２とに分かれている。また、スイッチＳ１の開閉によってサンプルフェーズＦ１と比較フェーズＦ２とに分かれている。サンプルフェーズＦ１は、ホール素子１、差動増幅器３のオフセット成分を容量Ｃ１に記憶する。比較フェーズＦ２は、磁界強度に応じて決まる電圧と検出電圧レベルとの比較を行う。ここで、磁電変換素子の差動出力電圧をＶｈ、差動増幅器の増幅率をＧ、差動増幅器の入力オフセット電圧をＶｏａとする。
【００２２】
サンプルフェーズＦ１では、ホール素子１は第一検出状態Ｔ１になり、スイッチＳ１はＯＮする。Ｓ１がＯＮすることで、容量Ｃ１に
Ｖｃ１＝（Ｖ３−Ｖ４）＝Ｇ（Ｖｈ１＋Ｖｏａ）・・・（１）
が充電される。続いて比較フェーズＦ２（第二検出状態Ｔ２）では、スイッチＳ１がＯＦＦし、
Ｖｃ２＝（Ｖ３−Ｖ４）＝Ｇ（−Ｖｈ２＋Ｖｏａ）・・・（２）
が出力される。ここで、
Ｖ５−Ｖ６＝Ｖ３−Ｖｃ１−Ｖ４＝Ｖｃ２−Ｖｃ１＝−Ｇ（Ｖｈ１＋Ｖｈ２）・・・（３）
となり、入力オフセット電圧の影響が相殺される。また、磁電変換素子の検出電圧Ｖｈ１とＶｈ２は、一般に同相の有効信号成分と逆相の素子オフセット成分とを持つため、上述の出力電圧は素子オフセット成分の影響も取り除かれる。
【００２３】
そして、比較フェーズＦ２では、式（３）で表される印加磁界強度の検出電圧成分が比較器４において基準電圧と比較され、信号Ｖ７（Ｈ信号（ＶＤＤ）またはＬ信号（ＧＮＤ））が出力される。
ここで、本実施例の場合の基準電圧とは磁電変換素子における同相電圧である。また、基準電圧は、回路を追加することで任意に設定可能である。
【００２４】
比較器４の出力する信号Ｖ７は、以下で詳述する論理回路に入力される。比較器４の出力する信号Ｖ７は、二つのＤ型フリップフロップＤ１及びＤ２により、別々のタイミングで二回ラッチされる。二回目のラッチは連続した再検出動作の中、すなわち一回目のラッチの一検出周期Ｔ後に行われる。そして、それら二つの出力が接続されるＸＯＲ回路Ｘ１により、それら二つ出力値が同じになったときのみセレクタ回路ＳＬ１を通して、比較器の出力信号がセレクタ回路ＳＬ２へと入力される。逆にＤ型フリップフロップＤ１及びＤ２の二出力の値が異なれば、Ｄ型フリップフロップＤ３に保持されていた前検出時における出力結果がそのままセレクタ回路ＳＬ２へと入力される。つまり、Ｔという時間をおいて同じ検出（解除）状態が継続していない限り、検出または解除の判定はされないということになり、瞬間的なノイズの影響による誤検出、誤解除を防ぐことができる。
【００２５】
続いて、Ｄ型フリップフロップＤ３に保持されていた前検出時における出力結果とＤ型フリップフロップＤ１の出力が接続されるＸＯＲ回路Ｘ２により、それら二つ出力値が異なるときのみセレクタ回路ＳＬ２を通して、セレクタ回路ＳＬ１の出力信号がＤ型フリップフロップＤ３へと入力され、最終的にφＤ３のタイミングでラッチされる。逆にＸＯＲ回路Ｘ２に入力される二つ出力値が同じであれば、Ｄ型フリップフロップＤ３に保持されていた前検出時における出力結果がそのままＤ型フリップフロップＤ３へ入力されラッチされる。また、ＸＯＲ回路Ｘ２の出力とＯＮ／ＯＦＦ信号φＥ２がＡＮＤ回路ＡＮ１に入力されており、ＸＯＲ回路Ｘ２に入力される二つ出力値が異なる場合のみＯＮ／ＯＦＦ信号φＥ２がＡＮＤ回路ＡＮ１を介してＯＲ回路ＯＲ１へと入力される。そして、ＯＲ回路ＯＲ１にてＯＮ／ＯＦＦ信号φＥ１とＯＮ／ＯＦＦ信号φＥ２が合わさり、φＥＮ信号として出力される。一方、ＸＯＲ回路Ｘ２に入力される二つ出力値が同じである場合は、ＡＮＤ回路ＡＮ１の出力がＬ信号に固定されるため、ＯＮ／ＯＦＦ信号φＥ１がそのままφＥＮ信号としてＯＲ回路ＯＲ１から出力される。
【００２６】
つまり、一回目のラッチ結果と前検出結果が異なれば、二回目の判定が行われ、一回目と二回目の結果の照合により、検出結果が決定する。この場合、二検出周期分（２Ｔ）の電力が消費されることになる。逆に一回目のラッチ結果と前検出結果が同じであれば、二回目の判定を行わず、差動増幅器等の信号処理を行う回路の電流も止めることになる。この場合、一検出周期Ｔ分の消費電力を削減できる。なお、一回目のラッチ結果と前検出結果が異なった場合でも、一回目のラッチ結果と二回目のラッチ結果とが異なる場合は一回目の判定が無効となるため、検出結果ＶＯＵＴは変化しないが二検出周期分（２Ｔ）の電力が消費されることになる。
【００２７】
以上により、センサ装置内部あるいは外部からのノイズによって磁界強度の検出または解除の判定結果に生じるバラツキを抑制し、かつ消費電力を必要最低限に抑制することが可能となる。
【００２８】
また、図３に示すように、両極検知用途においても本発明を応用することが可能である。ここで両極検知とは、Ｓ極またはＮ極いずれかの極性で検出または解除の判定がなされた場合に出力論理が反転するものである。本発明においてはたとえば、Ｓ極で検出または解除の判定がなされた場合、通常のＳ極、Ｎ極両判定後に再度Ｓ極判定を行い、二度の判定結果が同一であれば、出力論理が反転する。この場合、二度目のＮ極判定は行わない。逆に、Ｎ極で検出または解除の判定がなされた場合も同様に、通常のＳ極、Ｎ極の両判定後に再度Ｎ極判定を行い、二度の判定結果が同一であれば、出力論理が反転する。この場合、二度目のＳ極判定は行わない。このように、検出あるいは解除の判定をされた時に判定された極性側のみ再判定を行うことで、高精度の磁界強度の検出、かつ消費電力の抑制を実現することができる。
【００２９】
なお、本実施形態において、比較器４の出力が接続されるＤ型フリップフロップを二つとして説明したが、Ｄ型フリップフロップは三つ以上でも構わない。その場合、それら出力全ての値が揃わない限り、前検出結果を保持することになる。このように並列に接続されるＤ型フリップフロップの数を増やせば増やすほど、ノイズの影響力をより抑えることが可能となる。
【００３０】
また、本実施形態にて示した磁気センサ装置では、ホール素子１から比較回路４までの回路を図１のような構成として説明したが、この回路構成に限定されるものではない。たとえば、比較回路４にて比較される基準電圧として、別途設けた基準電圧回路から任意の電圧を与えられる構成であっても良い。
【００３１】
さらには、本発明における磁気センサ装置は、交番検知（たとえばモータの回転検知）用途に使用することもできる。交番検知は一方（例えばＳ極）の極性のみの検知を行う状態から、その一方の極性が検知されると他方（Ｎ極）の極性のみの検知を行う状態に切り換わる磁気センサ装置である。
【００３２】
また、図２のタイミングチャートにおいて、検出周期Ｔと検出周期Ｔの間にあるスタンバイ期間を設けない駆動方法とした場合でも、同様の効果が得られる。
【符号の説明】
【００３３】
１ ホール素子
２ スイッチ切替回路
３ 差動増幅器
４ 比較器
５ ＯＮ／ＯＦＦ回路
１１、１２ 差動増幅器
ＡＮ１ ＡＮＤ回路
ＯＲ１ ＯＲ回路
Ｘ１、Ｘ２ ＸＯＲ回路
Ｄ１、Ｄ２、Ｄ３ Ｄ型フリップフロップ
ＳＬ１、ＳＬ２ セレクタ回路
ＴＭ１、ＴＭ２ トランスミッションゲート
【技術分野】
【０００１】
本発明は、磁界強度を電気信号に変換する磁気センサ装置に関し、例えば折りたたみ式携帯電話機やノートパソコン等における開閉状態検知用センサ、またはモータの回転位置検知センサなどに利用される磁気センサ装置に関する。
【背景技術】
【０００２】
折りたたみ式携帯電話機やノートパソコン等における開閉状態検知用センサとして、またモータの回転位置検知センサとして磁気センサ装置が用いられている（例えば、特許文献１参照）。
【０００３】
磁気センサ装置は、磁電変換素子（例えばホール素子）によって磁界強度または磁束密度に比例した電圧を出力し、その出力電圧を増幅器で増幅し、比較器を用いて判定し、Ｈ信号かＬ信号の二値で出力する。磁電変換素子の出力電圧は微小であるため、磁電変換素子が持つオフセット電圧（素子オフセット電圧）や、増幅器や比較器が持つオフセット電圧（入力オフセット電圧）、または変換装置内のノイズが問題となる。素子オフセット電圧は、主に磁電変換素子がパッケージから受ける応力等により発生する。入力オフセット電圧は、主に増幅器の入力回路を構成する素子の特性ばらつき等により発生する。ノイズは、主に回路を構成する単体トランジスタが持つフリッカ雑音、単体トランジスタや抵抗素子が持つ熱雑音により発生する。
【０００４】
上述の磁電変換素子や増幅器が持つオフセット電圧の影響を低減するため、図４に示した磁気センサ装置が考案されている。
【０００５】
従来の磁気センサ装置は、ホール素子１と、ホール素子１の第一検出状態と第二検出状態とを切り替えるスイッチ切替回路２と、スイッチ切替回路２の二つの出力端子の電圧差（Ｖ１−Ｖ２）を増幅する差動増幅器３と、差動増幅器３の一方の出力端子が一端に接続される容量Ｃ１と、差動増幅器３の他方の出力端子と容量Ｃ１の他端との間に接続されるスイッチＳ１と、比較器４と、Ｄ型フリップフロップＤ１とを有する構成となっている。ここで、第一検出状態は、端子ＡとＣから電源電圧を入力し、端子ＢとＤから検出電圧を出力する。また、第二検出状態は、端子ＢとＤから電源電圧を入力し、端子ＡとＣから検出電圧を出力する。
【０００６】
磁電変換素子の差動出力電圧をＶｈ、差動増幅器の増幅率をＧ、差動増幅器の入力オフセット電圧をＶｏａとする。第一検出状態では、スイッチＳ１がＯＮし、容量Ｃ１にＶｃ１＝Ｖ３−Ｖ４＝Ｇ（Ｖｈ１＋Ｖｏａ）が充電される。続いて第二検出状態では、スイッチＳ１がＯＦＦし、Ｖｃ２＝Ｖ３−Ｖ４＝Ｇ（−Ｖｈ２＋Ｖｏａ）が出力される。ここで、Ｖ５−Ｖ６＝Ｖ３−Ｖｃ１−Ｖ４＝Ｖｃ２−Ｖｃ１＝−Ｇ（Ｖｈ１＋Ｖｈ２）となり、入力オフセット電圧の影響が相殺される。また、磁電変換素子の検出電圧Ｖｈ１とＶｈ２は、一般に同相の有効信号成分と逆相の素子オフセット成分とを持つため、上述の出力電圧は素子オフセット成分の影響も取り除かれる。そして、比較器において印加される磁界強度と基準電圧との比較を行い、比較出力結果がラッチされる。基準電圧は、図４の場合は磁電変換素子における同相電圧であり、回路追加で任意に設定可能である。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００１−３３７１４７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、従来の磁気センサ装置では、センサ装置内部の各構成素子が発するノイズ（フリッカ雑音、熱雑音）や外来ノイズによる影響を完全に抑えることができず、検出または解除時の磁界強度にばらつきが生じるという課題があった。特に差動増幅器３の入力端子部で発生するノイズは増幅されるため主要因となっていた。
【０００９】
本発明は、以上のような課題を解決するために考案されたものであり、磁界検出の動作を複数回繰り返し、それら判定結果の照合を行うことでノイズによる影響を抑制し磁界強度を高精度に検出または解除する磁気センサ装置を提供することである。さらに、前回の検出状態から変化があったときのみ前記複数回照合を行う構成とし、不要な消費電力を抑制することである。
【課題を解決するための手段】
【００１０】
従来のこのような問題点を解決するために、本発明の磁気センサ装置は以下のような構成とした。
【００１１】
磁電変換素子に印加される磁界強度に応じて論理出力を行う磁気センサ装置で、磁電変換素子の出力を増幅した信号を入力し、比較した結果を出力する比較器と、比較器の出力信号を演算処理する論理回路で構成される。論理回路は磁界強度の変化によって論理出力に変化が生じる場合のみ、連続した複数回の論理出力の照合判定を行う。
【発明の効果】
【００１２】
本発明の磁気センサ装置によれば、消費電力を抑えつつ、装置内部の各構成素子が発するノイズや外来ノイズによる磁界強度の検出または解除の判定ばらつきを低減することが出来る。また、高精度な磁界強度の検出または解除を低消費電流で可能とする磁気センサ装置を提供することが出来る。
【図面の簡単な説明】
【００１３】
【図１】本実施形態の磁気センサ装置を示す回路図である。
【図２】本実施形態の磁気センサ装置のタイミングチャートである。
【図３】本実施形態の磁気センサ装置の応用例のタイミングチャートである。
【図４】従来の磁気センサ装置の回路図である。
【図５】セレクタ回路の一例を示す回路図である。
【図６】差動増幅器の一例を示す回路図である。
【発明を実施するための形態】
【００１４】
本実施形態の磁気センサ装置は、折りたたみ式携帯電話機やノートパソコン等における開閉状態検知センサや、モータの回転位置検知センサなど、磁界強度の状態を検知するセンサとして幅広く利用されている。以下の実施形態では、磁電変換素子を用いた磁気センサ装置について説明するが、本発明の変換装置は磁界強度に応じて電圧出力を行う磁電変換素子の代わりに、加速度や圧力などに応じて同様に電圧出力がなされる変換素子を用いることもできる。
【００１５】
図１は、本実施形態の磁気センサ装置の回路図である。本実施形態の磁気センサ装置は、磁電変換素子であるホール素子１と、スイッチ切替回路２と、差動増幅器３と、比較器４と、ＯＮ／ＯＦＦ回路５と、Ｄ型フリップフロップＤ１、Ｄ２、Ｄ３と、ＸＯＲ回路Ｘ１、Ｘ２と、セレクタ回路ＳＬ１、ＳＬ２と、ＡＮＤ回路ＡＮ１と、ＯＲ回路ＯＲ１と、容量Ｃ１と、スイッチＳ１と、出力端子ＶＯＵＴと、ＯＮ／ＯＦＦ信号源φＥ１、φＥ２で構成されている。ホール素子１は、第一端子対Ａ―Ｃと第二端子対Ｂ―Ｄとを有する。スイッチ切替回路２は、ホール素子１の各端子Ａ、Ｂ、Ｃ及びＤと接続される４つの入力端子と、第一出力端子及び第二出力端子を有する。差動増幅器３は、第一入端子及び第二入力端子と、第一出力端子及び第二出力端子とを有する。セレクタ回路ＳＬ１、ＳＬ２は、入力端子Ａと入力端子Ｂとセレクト端子φＳと出力を有する。
【００１６】
差動増幅器３は、第一の出力端子が容量Ｃ１の一端に接続され、第二の出力端子がスイッチＳ１の一端に接続される。比較器４は、第一の入力が容量Ｃ１の他端及びスイッチＳ１の他端に接続され、第二の入力が差動増幅器３の第二出力端子に接続され、出力がＤ型フリップフロップＤ１とＤ型フリップフロップＤ２に接続される。ＸＯＲ回路Ｘ１は、第一の入力がＤ型フリップフロップＤ１の出力に接続され、第二の入力がＤ型フリップフロップＤ２の出力に接続され、出力がセレクタ回路ＳＬ１のセレクト端子φＳに接続される。ＸＯＲ回路Ｘ２は、第一の入力がＤ型フリップフロップＤ１の出力とセレクタ回路ＳＬ１の入力端子Ａに接続され、第二の入力がセレクタ回路ＳＬ１の入力端子Ｂとセレクタ回路ＳＬ２の入力端子ＡとＤ型フリップフロップＤ３の出力と出力端子ＶＯＵＴに接続され、出力がセレクタ回路ＳＬ２のセレクト端子φＳとＡＮＤ回路ＡＮ１の第一の入力に接続される。セレクタ回路ＳＬ２は、入力端子Ｂがセレクタ回路ＳＬ１の出力端子に接続され、出力端子がＤ型フリップフロップＤ３の入力に接続される。ＡＮＤ回路ＡＮ１は、第二の入力がＯＮ／ＯＦＦ信号源φＥ２に接続され、出力がＯＲ回路ＯＲ１の第一の入力に接続される。ＯＲ回路ＯＲ１は、第二の入力がＯＮ／ＯＦＦ信号源φＥ１に接続され、出力がＯＮ／ＯＦＦ回路５に接続される。ＯＮ／ＯＦＦ回路５は、スイッチ切替回路２、差動増幅器３、比較器４にφＥＮ信号を出力する。
【００１７】
図５に、セレクタ回路ＳＬ１及びＳＬ２の回路図の一例を示す。セレクタ回路は、トランスミッションゲートＴＭ１を構成するＰＭＯＳトランジスタ５０１およびＮＭＯＳトランジスタ５０２と、トランスミッションゲートＴＭ２を構成するＰＭＯＳトランジスタ５０３およびＮＭＯＳトランジスタ５０４と、インバータＩ１、Ｉ２で構成される。接続に関しては、セレクト端子φＳはインバータＩ１の入力に接続され、インバータＩ１の出力はインバータＩ２の入力とＮＭＯＳトランジスタ５０２のゲートとＰＭＯＳトランジスタ５０３のゲートに接続される。インバータＩ２の出力は、ＰＭＯＳトランジスタ５０１のゲートとＮＭＯＳトランジスタ５０４のゲートに接続される。ＰＭＯＳトランジスタ５０１は、ドレインは入力端子Ａ及びＮＭＯＳトランジスタ５０２のドレインに接続され、ソースは出力端子及びＮＭＯＳトランジスタ５０２のソースに接続される。ＰＭＯＳトランジスタ５０３は、ドレインは入力端子Ｂ及びＮＭＯＳトランジスタ５０４のドレインに接続され、ソースは出力端子及びＮＭＯＳトランジスタ５０２のソースに接続される。二つのトランスミッションゲートＴＭ１及びＴＭ２のＯＮ／ＯＦＦをセレクト端子φＳからのＨ／Ｌ入力信号により制御することで、入力端子Ａか入力端子Ｂのどちらか一方の信号を出力端子へ伝える役割を果たす。
【００１８】
図６に、差動増幅器３の回路図の一例を示す。差動増幅器３は、インスツルメンテーションアンプ構成とするのが一般的である。差動増幅器３は、差動増幅器１１、１２と、抵抗Ｒ１１、Ｒ１２、Ｒ１３を備える。接続に関しては、差動増幅器１１は、非反転入力端子が第一の入力端子に接続され、反転入力端子が抵抗Ｒ１１と抵抗Ｒ１２の接続点に接続され、出力が第一の出力端子と抵抗Ｒ１１のもう一方に接続される。差動増幅器１２は、非反転入力端子が第二の入力端子に接続され、反転入力端子が抵抗Ｒ１３と抵抗Ｒ１２の接続点に接続され、出力が第二の出力端子と抵抗Ｒ１３のもう一方に接続される。差動増幅器３は、このようなインスツルメンテーションアンプ構成とすることにより、差動入力における同相ノイズの影響を抑制することが可能となる。
【００１９】
スイッチ切替回路２は、ホール素子１の第一端子対Ａ―Ｃに電源電圧を入力し、第二端子対Ｂ―Ｄから検出電圧を出力する第一検出状態と、第二端子対Ｂ―Ｄに電源電圧を入力し、第一端子対Ａ―Ｃから検出電圧を出力する第二検出状態とを切り替える機能を有する。
【００２０】
次に、本実施形態の磁気センサ装置の動作について説明する。図２は、本実施形態の磁気センサ装置における制御信号等のタイミングチャートである。ここで、φＤｍは第ｍのＤ型フリップフロップＤｍに入力されるラッチ用のクロック信号を示す。また、特記ない限りＤ型フリップフロップはＬ信号からＨ信号への立ち上がり時に入力データのラッチを行うこととする。
【００２１】
検出動作の一周期Ｔは、上述のスイッチ切替回路２の動作によって、第一検出状態Ｔ１と第二検出状態Ｔ２とに分かれている。また、スイッチＳ１の開閉によってサンプルフェーズＦ１と比較フェーズＦ２とに分かれている。サンプルフェーズＦ１は、ホール素子１、差動増幅器３のオフセット成分を容量Ｃ１に記憶する。比較フェーズＦ２は、磁界強度に応じて決まる電圧と検出電圧レベルとの比較を行う。ここで、磁電変換素子の差動出力電圧をＶｈ、差動増幅器の増幅率をＧ、差動増幅器の入力オフセット電圧をＶｏａとする。
【００２２】
サンプルフェーズＦ１では、ホール素子１は第一検出状態Ｔ１になり、スイッチＳ１はＯＮする。Ｓ１がＯＮすることで、容量Ｃ１に
Ｖｃ１＝（Ｖ３−Ｖ４）＝Ｇ（Ｖｈ１＋Ｖｏａ）・・・（１）
が充電される。続いて比較フェーズＦ２（第二検出状態Ｔ２）では、スイッチＳ１がＯＦＦし、
Ｖｃ２＝（Ｖ３−Ｖ４）＝Ｇ（−Ｖｈ２＋Ｖｏａ）・・・（２）
が出力される。ここで、
Ｖ５−Ｖ６＝Ｖ３−Ｖｃ１−Ｖ４＝Ｖｃ２−Ｖｃ１＝−Ｇ（Ｖｈ１＋Ｖｈ２）・・・（３）
となり、入力オフセット電圧の影響が相殺される。また、磁電変換素子の検出電圧Ｖｈ１とＶｈ２は、一般に同相の有効信号成分と逆相の素子オフセット成分とを持つため、上述の出力電圧は素子オフセット成分の影響も取り除かれる。
【００２３】
そして、比較フェーズＦ２では、式（３）で表される印加磁界強度の検出電圧成分が比較器４において基準電圧と比較され、信号Ｖ７（Ｈ信号（ＶＤＤ）またはＬ信号（ＧＮＤ））が出力される。
ここで、本実施例の場合の基準電圧とは磁電変換素子における同相電圧である。また、基準電圧は、回路を追加することで任意に設定可能である。
【００２４】
比較器４の出力する信号Ｖ７は、以下で詳述する論理回路に入力される。比較器４の出力する信号Ｖ７は、二つのＤ型フリップフロップＤ１及びＤ２により、別々のタイミングで二回ラッチされる。二回目のラッチは連続した再検出動作の中、すなわち一回目のラッチの一検出周期Ｔ後に行われる。そして、それら二つの出力が接続されるＸＯＲ回路Ｘ１により、それら二つ出力値が同じになったときのみセレクタ回路ＳＬ１を通して、比較器の出力信号がセレクタ回路ＳＬ２へと入力される。逆にＤ型フリップフロップＤ１及びＤ２の二出力の値が異なれば、Ｄ型フリップフロップＤ３に保持されていた前検出時における出力結果がそのままセレクタ回路ＳＬ２へと入力される。つまり、Ｔという時間をおいて同じ検出（解除）状態が継続していない限り、検出または解除の判定はされないということになり、瞬間的なノイズの影響による誤検出、誤解除を防ぐことができる。
【００２５】
続いて、Ｄ型フリップフロップＤ３に保持されていた前検出時における出力結果とＤ型フリップフロップＤ１の出力が接続されるＸＯＲ回路Ｘ２により、それら二つ出力値が異なるときのみセレクタ回路ＳＬ２を通して、セレクタ回路ＳＬ１の出力信号がＤ型フリップフロップＤ３へと入力され、最終的にφＤ３のタイミングでラッチされる。逆にＸＯＲ回路Ｘ２に入力される二つ出力値が同じであれば、Ｄ型フリップフロップＤ３に保持されていた前検出時における出力結果がそのままＤ型フリップフロップＤ３へ入力されラッチされる。また、ＸＯＲ回路Ｘ２の出力とＯＮ／ＯＦＦ信号φＥ２がＡＮＤ回路ＡＮ１に入力されており、ＸＯＲ回路Ｘ２に入力される二つ出力値が異なる場合のみＯＮ／ＯＦＦ信号φＥ２がＡＮＤ回路ＡＮ１を介してＯＲ回路ＯＲ１へと入力される。そして、ＯＲ回路ＯＲ１にてＯＮ／ＯＦＦ信号φＥ１とＯＮ／ＯＦＦ信号φＥ２が合わさり、φＥＮ信号として出力される。一方、ＸＯＲ回路Ｘ２に入力される二つ出力値が同じである場合は、ＡＮＤ回路ＡＮ１の出力がＬ信号に固定されるため、ＯＮ／ＯＦＦ信号φＥ１がそのままφＥＮ信号としてＯＲ回路ＯＲ１から出力される。
【００２６】
つまり、一回目のラッチ結果と前検出結果が異なれば、二回目の判定が行われ、一回目と二回目の結果の照合により、検出結果が決定する。この場合、二検出周期分（２Ｔ）の電力が消費されることになる。逆に一回目のラッチ結果と前検出結果が同じであれば、二回目の判定を行わず、差動増幅器等の信号処理を行う回路の電流も止めることになる。この場合、一検出周期Ｔ分の消費電力を削減できる。なお、一回目のラッチ結果と前検出結果が異なった場合でも、一回目のラッチ結果と二回目のラッチ結果とが異なる場合は一回目の判定が無効となるため、検出結果ＶＯＵＴは変化しないが二検出周期分（２Ｔ）の電力が消費されることになる。
【００２７】
以上により、センサ装置内部あるいは外部からのノイズによって磁界強度の検出または解除の判定結果に生じるバラツキを抑制し、かつ消費電力を必要最低限に抑制することが可能となる。
【００２８】
また、図３に示すように、両極検知用途においても本発明を応用することが可能である。ここで両極検知とは、Ｓ極またはＮ極いずれかの極性で検出または解除の判定がなされた場合に出力論理が反転するものである。本発明においてはたとえば、Ｓ極で検出または解除の判定がなされた場合、通常のＳ極、Ｎ極両判定後に再度Ｓ極判定を行い、二度の判定結果が同一であれば、出力論理が反転する。この場合、二度目のＮ極判定は行わない。逆に、Ｎ極で検出または解除の判定がなされた場合も同様に、通常のＳ極、Ｎ極の両判定後に再度Ｎ極判定を行い、二度の判定結果が同一であれば、出力論理が反転する。この場合、二度目のＳ極判定は行わない。このように、検出あるいは解除の判定をされた時に判定された極性側のみ再判定を行うことで、高精度の磁界強度の検出、かつ消費電力の抑制を実現することができる。
【００２９】
なお、本実施形態において、比較器４の出力が接続されるＤ型フリップフロップを二つとして説明したが、Ｄ型フリップフロップは三つ以上でも構わない。その場合、それら出力全ての値が揃わない限り、前検出結果を保持することになる。このように並列に接続されるＤ型フリップフロップの数を増やせば増やすほど、ノイズの影響力をより抑えることが可能となる。
【００３０】
また、本実施形態にて示した磁気センサ装置では、ホール素子１から比較回路４までの回路を図１のような構成として説明したが、この回路構成に限定されるものではない。たとえば、比較回路４にて比較される基準電圧として、別途設けた基準電圧回路から任意の電圧を与えられる構成であっても良い。
【００３１】
さらには、本発明における磁気センサ装置は、交番検知（たとえばモータの回転検知）用途に使用することもできる。交番検知は一方（例えばＳ極）の極性のみの検知を行う状態から、その一方の極性が検知されると他方（Ｎ極）の極性のみの検知を行う状態に切り換わる磁気センサ装置である。
【００３２】
また、図２のタイミングチャートにおいて、検出周期Ｔと検出周期Ｔの間にあるスタンバイ期間を設けない駆動方法とした場合でも、同様の効果が得られる。
【符号の説明】
【００３３】
１ ホール素子
２ スイッチ切替回路
３ 差動増幅器
４ 比較器
５ ＯＮ／ＯＦＦ回路
１１、１２ 差動増幅器
ＡＮ１ ＡＮＤ回路
ＯＲ１ ＯＲ回路
Ｘ１、Ｘ２ ＸＯＲ回路
Ｄ１、Ｄ２、Ｄ３ Ｄ型フリップフロップ
ＳＬ１、ＳＬ２ セレクタ回路
ＴＭ１、ＴＭ２ トランスミッションゲート
【特許請求の範囲】
【請求項１】
磁電変換素子に印加される磁界強度に応じて論理出力を行う磁気センサ装置であって、
前記磁電変換素子の出力を増幅した信号を入力し、比較した結果を出力する比較器と、
前記比較器の出力信号を演算処理する論理回路と、を備え、
前記論理回路は、前記磁界強度の変化によって前記論理出力に変化が生じる場合のみ、連続した複数回の論理出力の照合判定を行うことを特徴とする磁気センサ装置。
【請求項２】
前記論理回路は、
前記比較器の出力端子が各々入力端子に接続される第一のＤ型フリップフロップ及び第二のＤ型フリップフロップと、
前記第一のＤ型フリップフロップの出力端子と前記第二のＤ型フリップフロップの出力端子が入力端子に接続される第一のＸＯＲ回路と、
前記第一のＤ型フリップフロップの出力端子と第三のＤ型フリップフロップの出力端子が入力端子に接続される第二のＸＯＲ回路と、
前記第一のＤ型フリップフロップの出力端子と前記第三のＤ型フリップフロップの出力端子が入力端子に接続され、前記第一のＸＯＲ回路の出力に応じて入力信号を選択的に出力する第一のセレクタ回路と、
前記第三のＤ型フリップフロップの出力端子と前記第一のセレクタ回路の出力端子が入力端子に接続され、前記第二のＸＯＲ回路の出力に応じて入力信号を前記第三のＤ型フリップフロップへ選択的に出力する第二のセレクタ回路と、
を備えることを特徴とする請求項１に記載の磁気センサ装置。
【請求項３】
前記磁気センサ装置は、
前記磁電変換素子と、
前記磁電変換素子の第一検出状態と第二検出状態とを切り替えるスイッチ切替回路と、
前記スイッチ切替回路の二つの出力端子の電圧差を増幅する差動増幅器と、
一方の端子が前記差動増幅器の出力端子に接続され、オフセットを保持する容量と、
前記容量の他方の端子に接続されたスイッチと、
をさらに備えたことを特徴とする請求項２に記載の磁気センサ装置。
【請求項４】
前記磁気センサ装置は、
前記第二のＸＯＲ回路の出力端子と第二のＯＮ／ＯＦＦ信号源が入力端子に接続されるＡＮＤ回路と、
前記ＡＮＤ回路の出力端子と第一のＯＮ／ＯＦＦ信号源が入力端子に接続されるＯＲ回路と、
前記ＯＲ回路の出力信号に応じて各々前記スイッチ切替回路、前記差動増幅器、前記比較器への電流供給の制御を行うＯＮ／ＯＦＦ回路と、
を備えることを特徴とする請求項３に記載の磁気センサ装置。
【請求項５】
前記セレクタ回路は、
第一の入力端子に接続された第一のトランスミッションゲートと、
第二の入力端子に接続された第二のトランスミッションゲートと、を備え、
セレクト端子の入力信号によって前記第一のトランスミッションゲートと前記第二のトランスミッションゲートの出力を切替えて出力する、
ことを特徴とする請求項２に記載の磁気センサ装置。
【請求項６】
前記スイッチ切替回路は、
前記磁電変換素子の第一端子対に電源電圧を入力し、第二端子対から検出電圧を出力する第一検出状態と、
前記磁電変換素子の前記第二端子対に電源電圧を入力し、前記第一端子対から検出電圧を出力する第二検出状態と、
を切り替える機能を有することを特徴とする請求項３または４に記載の磁気センサ装置。
【請求項７】
前記第一検出状態において前記容量にオフセットを保持するサンプルフェーズと、
前記第二検出状態において前記オフセットを相殺しながら印加される磁界強度と基準電圧との比較を行う比較フェーズと、
によって前記磁電変換素子に印加される磁界強度に応じて論理出力を行うことを特徴とする請求項６に記載の磁気センサ装置。
【請求項８】
前記論理回路は、Ｓ極、Ｎ極いずれか一方の前記磁界強度の変化によって前記論理出力に変化が生じる場合に、前記磁界強度の変化が生じる極性のみ連続した複数回の論理出力の照合判定を行うことを特徴とする請求項１に記載の磁気センサ装置。
【請求項１】
磁電変換素子に印加される磁界強度に応じて論理出力を行う磁気センサ装置であって、
前記磁電変換素子の出力を増幅した信号を入力し、比較した結果を出力する比較器と、
前記比較器の出力信号を演算処理する論理回路と、を備え、
前記論理回路は、前記磁界強度の変化によって前記論理出力に変化が生じる場合のみ、連続した複数回の論理出力の照合判定を行うことを特徴とする磁気センサ装置。
【請求項２】
前記論理回路は、
前記比較器の出力端子が各々入力端子に接続される第一のＤ型フリップフロップ及び第二のＤ型フリップフロップと、
前記第一のＤ型フリップフロップの出力端子と前記第二のＤ型フリップフロップの出力端子が入力端子に接続される第一のＸＯＲ回路と、
前記第一のＤ型フリップフロップの出力端子と第三のＤ型フリップフロップの出力端子が入力端子に接続される第二のＸＯＲ回路と、
前記第一のＤ型フリップフロップの出力端子と前記第三のＤ型フリップフロップの出力端子が入力端子に接続され、前記第一のＸＯＲ回路の出力に応じて入力信号を選択的に出力する第一のセレクタ回路と、
前記第三のＤ型フリップフロップの出力端子と前記第一のセレクタ回路の出力端子が入力端子に接続され、前記第二のＸＯＲ回路の出力に応じて入力信号を前記第三のＤ型フリップフロップへ選択的に出力する第二のセレクタ回路と、
を備えることを特徴とする請求項１に記載の磁気センサ装置。
【請求項３】
前記磁気センサ装置は、
前記磁電変換素子と、
前記磁電変換素子の第一検出状態と第二検出状態とを切り替えるスイッチ切替回路と、
前記スイッチ切替回路の二つの出力端子の電圧差を増幅する差動増幅器と、
一方の端子が前記差動増幅器の出力端子に接続され、オフセットを保持する容量と、
前記容量の他方の端子に接続されたスイッチと、
をさらに備えたことを特徴とする請求項２に記載の磁気センサ装置。
【請求項４】
前記磁気センサ装置は、
前記第二のＸＯＲ回路の出力端子と第二のＯＮ／ＯＦＦ信号源が入力端子に接続されるＡＮＤ回路と、
前記ＡＮＤ回路の出力端子と第一のＯＮ／ＯＦＦ信号源が入力端子に接続されるＯＲ回路と、
前記ＯＲ回路の出力信号に応じて各々前記スイッチ切替回路、前記差動増幅器、前記比較器への電流供給の制御を行うＯＮ／ＯＦＦ回路と、
を備えることを特徴とする請求項３に記載の磁気センサ装置。
【請求項５】
前記セレクタ回路は、
第一の入力端子に接続された第一のトランスミッションゲートと、
第二の入力端子に接続された第二のトランスミッションゲートと、を備え、
セレクト端子の入力信号によって前記第一のトランスミッションゲートと前記第二のトランスミッションゲートの出力を切替えて出力する、
ことを特徴とする請求項２に記載の磁気センサ装置。
【請求項６】
前記スイッチ切替回路は、
前記磁電変換素子の第一端子対に電源電圧を入力し、第二端子対から検出電圧を出力する第一検出状態と、
前記磁電変換素子の前記第二端子対に電源電圧を入力し、前記第一端子対から検出電圧を出力する第二検出状態と、
を切り替える機能を有することを特徴とする請求項３または４に記載の磁気センサ装置。
【請求項７】
前記第一検出状態において前記容量にオフセットを保持するサンプルフェーズと、
前記第二検出状態において前記オフセットを相殺しながら印加される磁界強度と基準電圧との比較を行う比較フェーズと、
によって前記磁電変換素子に印加される磁界強度に応じて論理出力を行うことを特徴とする請求項６に記載の磁気センサ装置。
【請求項８】
前記論理回路は、Ｓ極、Ｎ極いずれか一方の前記磁界強度の変化によって前記論理出力に変化が生じる場合に、前記磁界強度の変化が生じる極性のみ連続した複数回の論理出力の照合判定を行うことを特徴とする請求項１に記載の磁気センサ装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図２】
【図３】
【図４】
【図５】
【図６】
【公開番号】特開２０１３−７４４１５（Ｐ２０１３−７４４１５Ａ）
【公開日】平成２５年４月２２日（２０１３．４．２２）
【国際特許分類】
【出願番号】特願２０１１−２１１２２１（Ｐ２０１１−２１１２２１）
【出願日】平成２３年９月２７日（２０１１．９．２７）
【出願人】（０００００２３２５）セイコーインスツル株式会社 (3,629)
【Ｆターム（参考）】
【公開日】平成２５年４月２２日（２０１３．４．２２）
【国際特許分類】
【出願日】平成２３年９月２７日（２０１１．９．２７）
【出願人】（０００００２３２５）セイコーインスツル株式会社 (3,629)
【Ｆターム（参考）】
[ Back to top ]