表示基板及びこれを備える表示装置
【課題】表示基板及びこれを備える表示装置を提供すること。
【解決手段】表示基板は、画素、第１パッド部、及び第２パッド部を含む。画素は、表示領域に配置され、ゲート配線とデータ配線に接続されるスイッチング素子、及びスイッチング素子と電気的に接続される画素電極を含む。第１パッド部は、表示領域を取り囲む周辺領域に配置され、第１導電層で形成される第１導電パターンと、第１導電パターンとオーバーラップし第１導電層で形成される第２導電パターンと、第１及び第２導電パターンの間に配置される絶縁層とを有する第１パッドを含む。第２パッド部は、第１パッド部と隣接する周辺領域に配置され、第１パッドの第１導電パターンと接続する第３導電パターンを有する第２パッドを含む。パッド部に形成される静電気キャパシタを利用することにより、静電気による表示装置の損傷を防ぐことができる。
【解決手段】表示基板は、画素、第１パッド部、及び第２パッド部を含む。画素は、表示領域に配置され、ゲート配線とデータ配線に接続されるスイッチング素子、及びスイッチング素子と電気的に接続される画素電極を含む。第１パッド部は、表示領域を取り囲む周辺領域に配置され、第１導電層で形成される第１導電パターンと、第１導電パターンとオーバーラップし第１導電層で形成される第２導電パターンと、第１及び第２導電パターンの間に配置される絶縁層とを有する第１パッドを含む。第２パッド部は、第１パッド部と隣接する周辺領域に配置され、第１パッドの第１導電パターンと接続する第３導電パターンを有する第２パッドを含む。パッド部に形成される静電気キャパシタを利用することにより、静電気による表示装置の損傷を防ぐことができる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示基板及びこれを備える表示装置に関し、より詳しくは、液晶表示装置に適用される表示基板及びこれを備える表示装置に関する。
【背景技術】
【０００２】
一般的に、液晶表示装置は、対向するアレイ基板及び対向基板と、アレイ基板と対向基板との間に介在する液晶層を含む液晶表示パネルと、液晶表示パネルを駆動する駆動装置とを含む。
【０００３】
アレイ基板は、複数のゲート配線と複数のデータ配線と、ゲート配線とデータ配線がそれぞれ接続される薄膜トランジスタＴＦＴを含む。アレイ基板は、ＡＳＧ（Ａｍｏｒｐｈｏｕｓ Ｓｉｌｉｃｏｎ Ｇａｔｅ）またはＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）など、集積度の高い新しい技術の適用によって金属密度の高いパターンが形成されるため、静電気による不良が増加している。従って、静電気放電のための技術は、製品開発において重要な技術になっている。
【０００４】
例えば、携帯電話やＰＤＡに使用されるような中型または小型の液晶表示装置の場合、駆動状態では、約±４ｋＶの静電気に対して不良を発生させてはいけないし、待機状態では、約±８ｋＶの静電気に対して不良を発生させてはいけない。静電気に対する放電技術が適用されない場合、液晶表示装置は、駆動回路、金属配線、及びトランジスタなどに、静電気によって損傷を受ける問題が発生することがある。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明の技術的課題は、このような従来の問題点を解決することであり、本発明の目的は、静電気による不良を防止するための表示基板を提供することである。
【０００６】
本発明の他の目的は、前記表示基板を含む表示装置を提供することである。
【課題を解決するための手段】
【０００７】
上述の本発明の目的を実現するための一実施形態による表示基板は、画素、第１パッド部、及び第２パッド部を含む。画素は、表示領域に配置され、ゲート配線とデータ配線に接続するスイッチング素子及びスイッチング素子と電気的に接続する画素電極を含む。第１パッド部は、表示領域を取り囲む周辺領域に配置され、第１導電層で形成される第１導電パターンと、第１導電パターンとオーバーラップし第２導電層で形成される第２導電パターンと、第１導電パターンと第２導電パターンとの間に配置される絶縁膜を有する第１パッドと、を含む。第２パッド部は、第１パッド部と隣接する周辺領域に配置され、第１パッドの第１導電パターンと接続する第３導電パターンを有する第２パッドを含む。
【０００８】
上述の本発明の目的を実現するための他の一実施形態による表示装置は、表示パネル、印刷回路基板、及び駆動回路部を含む。表示パネルは、ゲート配線及びデータ配線に接続されたスイッチング素子と、スイッチング素子と電気的に接続される液晶キャパシタを含む画素と、第１導電パターンと、第１導電パターンとオーバーラップする第２導電パターンと、第２導電パターンと電気的に接続する第１パッドパターンと、第１導電パターンと第２導電パターンとの間に配置される絶縁層と、を有する第１パッドを含む第１パッド部と、第１導電パターンと接続する第３導電パターン及び第３導電パターンと電気的に接続する第２パッドパターンを有する第２パッドを有する第２パッド部と、を含む。印刷回路基板は、第１パッド部と電気的に接続し、第２導電パターンと電気的に接続する接地部が配置される。駆動回路部は、第２パッド部と電気的に接続し、第２パッドパターンを介して第１導電パターンと接続する第３導電パターンに共通電圧を印加する。
【０００９】
上述の本発明の目的を実現するためのさらに他の一実施形態による表示装置は、表示領域及び表示領域の周辺に形成された周辺領域を含む。周辺領域には、第１パッド及び第２パッドが形成される。第１パッドは、表示装置の印刷回路基板を電気的に接続し、第１導電パターン、第１導電パターン上に形成された絶縁層、絶縁層上に形成されて第１導電パターンにオーバーラップする第２導電パターンを含む。第２パッドは、表示装置の駆動回路部を接続する第１パッドと隣接し、第１導電パターンに接続する第３導電パターンを含む。
【発明の効果】
【００１０】
本発明の実施形態によると、パッド部に形成された静電気キャパシタを利用して静電気による表示装置の損傷を防ぐことができる。また、表示パネルの周辺領域のうち、拡張可能な領域の範囲内で静電気キャパシタを大きく形成することによって静電気の遮断効率を向上させることができる。
【図面の簡単な説明】
【００１１】
【図１】本発明の第１実施形態による表示装置の平面図である。
【図２】図１の部分拡大図である。
【図３】画素が配置された画素領域に対応する表示パネルの断面図である。
【図４】図２のＩ−Ｉ’線に沿って切断された断面図である。
【図５】本発明の第２実施形態による表示装置の平面図である。
【図６】図５の部分拡大図である。
【図７】図６のＩＩ−ＩＩ’線に沿って切断された断面図である。
【発明を実施するための最良の形態】
【００１２】
以下、図面を参照しつつ、本発明の表示装置の望ましい実施例をより詳しく説明する。本発明は多様な変更を加えることができ、様々な形態を有することができるため、特定の実施例を図面に例示し、本明細書に詳しく説明する。しかし、これは本発明を特定の開示形態に対して限定しようとするものではなく、本発明の思想及び技術範囲に含まれる全ての変更、均等物、ないしは代替物を含むことと理解されるべきである。各図面を説明しながら類似する参照符号を、類似する構成要素に対して使用した。添付図面において、構造物のサイズは本発明の明確性に基づくために実際より拡大して示した。第１、第２などの用語は多様な構成要素を説明するにあたって使用することができるが、各構成要素は使用される用語によって限定されるものではない。各用語は１つの構成要素を他の構成要素と区別する目的で使用されるものであって、例えば、明細書中において、第１構成要素を第２構成要素に書き換えることも可能であり、同様に第２構成要素を第１構成要素とすることができる。単数表現は文脈上、明白に異なる意味を有しない限り、複数の表現を含む。
【００１３】
本明細書において、「含む」または「有する」などの用語は、明細書上に記載された特徴、数字、段階、動作、構成要素、部分品、またはこれらを組み合わせたものが存在することを示すものであって、１つまたはそれ以上の別の特徴、数字、段階、動作、構成要素、部分品、またはこれらを組み合わせたものの存在または付加可能性を予め排除しないことと理解されるべきである。また、層、膜、領域、板などの部分が他の部分の「上に」あるとする場合、これは他の部分の「すぐ上に」ある場合のみでなく、その中間にさらに他の部分がある場合も含む。反対に、層、膜、領域、板などの部分が他の部分の「下に」あるとする場合、これは他の部分の「すぐ下に」ある場合のみでなく、その中間にさらに他の部分がある場合も含む。
【００１４】
（第１実施形態）
図１は、本発明の第１実施形態による表示装置の平面図である。
【００１５】
図１を参照すると、表示装置は、表示パネル１００、駆動回路部３００、及び印刷回路基板４００を含む。
【００１６】
表示パネル１００は、スイッチング素子ＴＲが配置された表示基板と、表示基板と結合して液晶層を受容する対向基板を含む。表示パネル１００は、表示領域ＤＡと表示領域ＤＡを取り囲む第１、第２、第３、及び第４周辺領域（Ｐｅｒｉｐｈｅｒａｌ Ａｒｅａ；ＰＡ１、ＰＡ２、ＰＡ３、ＰＡ４）からなる。
【００１７】
表示領域ＤＡには、複数のゲート配線ＧＬと、複数のデータ配線ＤＬと、ゲート配線ＧＬとデータ配線ＤＬに電気的に接続される複数の画素Ｐが配置される。ゲート配線ＧＬは、第１方向へ延長され、データ配線ＤＬは、第１方向と交差する第２方向へ延長される。各画素Ｐは、ゲート配線ＧＬとデータ配線ＤＬに接続されるスイッチング素子ＴＲと、スイッチング素子ＴＲに接続される液晶キャパシタＣＬＣ及び液晶キャパシタＣＬＣに接続されるストレージキャパシタＣＳＴを含む。液晶キャパシタＣＬＣ及びストレージキャパシタＣＳＴには、共通電圧ＶＣＯＭが印加されてもよい。
【００１８】
第１周辺領域ＰＡ１には、第１パッド部２１０及び第２パッド部２２０が配置される。第１パッド部２１０は、印刷回路基板４００と電気的に接続されるパッドを含む。印刷回路基板は、フレキシブルプリント回路基板（ＦＰＣＢ：Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ Ｂｏａｒｄ）を含んでもよい。第１パッド部２１０は、共通電圧ＶＣＯＭが印加される第１パッド２１１、２１３を含む。第１パッド２１１、２１３は、第１パッド部２１０の周囲（ｐｅｒｉｐｈｅｒｙ）に他のパッドより広い面積で配置されてもよい。以下においては、第１パッドを「入力パッド」と称する。
【００１９】
第２パッド部２２０は、駆動回路部３００と電機的に接続されるパッド及びデータ配線ＤＬと電気的に接続されるパッドを含む。第２パッド部２２０は、入力パッド２１１，２１３と電気的に接続される第２パッド２２１、２２４を含み、第２パッド２２１、２２４は、第２パッド部２２０の周囲に配置されてもよい。以下においては、第２パッドを「出力パッド」と称する。
【００２０】
印刷回路基板４００は、第１パッド部２１０と電気的に接続し、接地部ＧＮＤが配置される。入力パッド２１１，２１３は、接地部ＧＮＤと電気的に接続する。
【００２１】
駆動回路部３００は、チップ（ｃｈｉｐ）形態からなってもい。駆動回路部３００の端子のうち、共通電圧ＶＣＯＭが出力される端子は、第２パッド部２２０の出力パッド２２１、２２４と電気的に接続する。出力パッド２２１、２２４は、入力パッド２１１、２１３と電気的に接続する。
【００２２】
第２周辺領域ＰＡ２には、第１ショートポイント（ｓｈｏｒｔ ｐｏｉｎｔ）２５１及び第２ショートポイント２５３が形成され、対向基板に配置された共通電極層とショートして共通電圧ＶＣＯＭを対向基板の共通電極層に提供する。共通電極層は、液晶キャパシタＣＬＣの共通電極に対応する。
【００２３】
第３周辺領域ＰＡ３には、第１電圧配線２３５、第２電圧配線２３７、及び第１ゲート回路部２６１が形成される。第１電圧配線２３５は、第２パッド部２２０の出力パッド２２１と電気的に接続し、第２方向へ延長して第１ショートポイント２５１と電気的に接続される。第２電圧配線２４５は、第１ショートポイント２５１と電気的に接続して第２方向へ延長し、表示領域ＤＡに形成されたストレージ配線（図示せず）と電気的に接続する。ストレージ配線は、ゲート配線と平行に形成されてもよい。第２電圧配線２４５は、画素ＰのストレージキャパシタＣＳＴに印加される共通電圧ＶＣＯＭを伝達する。
【００２４】
第１ゲート回路部２６１は、ゲート配線ＧＬのうち、第１グループのゲート配線に順次にゲート信号を出力する。例えば、第１グループは、奇数番目ゲート配線である。
【００２５】
第４周辺領域ＰＡ４には、第３電圧配線２３７、第４電圧配線２４７、及び第２ゲート回路部２６３が形成される。第３電圧配線２３７は、第２パッド部２２０の出力パッド２２４と電気的に接続し、第２方向へ延長されて第２ショートポイント２５３と電気的に接続する。第４電圧配線２４７は、第２ショートポイント２５３と電気的に接続して第２方向へ延長し、表示領域ＤＡに形成されるストレージ配線（図示せず）と電気的に接続する。第４電圧配線２４７は、画素ＰのストレージキャパシタＣＳＴに印加される共通電圧ＶＣＯＭを伝達する。
【００２６】
第２ゲート回路部２６３は、ゲート配線ＧＬのうち、第２グループのゲート配線に順次にゲート信号を出力する。例えば、第２グループは偶数番目ゲート配線である。
【００２７】
図２は、図１の部分拡大図である。図３は、画素が配置された画素領域に対応する表示パネルの断面図である。図４は、図２のＩ−Ｉ’線に沿って切断された断面図である。
【００２８】
図１〜図４を参照すると、表示基板１５０の画素領域には、スイッチング素子ＴＲ、ストレージキャパシタＣＳＴ、及び画素電極ＰＥが配置される。また、画素領域には、遮断層１０３、ゲート絶縁層１０５、層間絶縁層１０７、及び上部絶縁層１０９が配置される。
【００２９】
具体的に、遮断層１０３は、第１ベース基板１０１上に第１ベース基板１０１と接触するように形成される。スイッチング素子ＴＲは、遮断層１０３上に形成された多結晶シリコン層１１０を含む。多結晶シリコン層１１０は、ソース領域１１１、ドレイン領域１１２、チャネル領域１１３、及び低濃度領域（ｌｏｗ ｄｅｎｓｉｔｙ ａｒｅａ）１１４を含む。ソース領域１１１は、スイッチング素子ＴＲのソース電圧配線２４１と接触する領域であり、ドレイン領域１１２は、スイッチング素子ＴＲのドレイン電極２４３と接触する領域であり、低濃度領域１１４は不純物が低濃度でドーピングされた領域である。チャネル領域１１３は、低濃度領域１１４より低い濃度で不純物がドーピングされた領域である。また、多結晶シリコン層１１０は、チャネル領域１１３と実質的に同じ濃度の不純物がドーピングされた第１ストレージ電極１１５を含む。
【００３０】
スイッチング素子ＴＲは、多結晶シリコン層１１０のチャネル領域１１３に対応して第１導電層で形成されたゲート電極２３１を含み、第２導電層で形成されて多結晶シリコン層１１０のソース領域１１１及びドレイン領域１１２とそれぞれ接触するソース電極２４１及びドレイン電極２４３を含む。
【００３１】
第２ストレージ電極２３２は、第１ストレージ電極１１５上に第１導電層で形成され、ドレイン電極２４３は、第２ストレージ電極２３２とオーバーラップするように延長される。
【００３２】
画素電極ＰＥは、透明な第３導電層で形成され、ドレイン電極２４３と直接接触（ｄｉｒｅｃｔ ｃｏｎｔａｃｔ）して画素領域に形成される。
【００３３】
ゲート絶縁膜１０５は、遮断層１０３と第１導電層で形成されたゲート電極２３１との間に配置される。ゲート絶縁膜１０５は、例えば、窒化シリコン（ＳｉＮｘ）膜及び酸化シリコン（ＳｉＯ２）膜からなる二重膜で形成されてもよい。層間絶縁層１０７は、第１導電層で形成されたゲート電極２３１と第２導電層で形成されたソース／ドレイン電極２４１、２４３の間に配置される。上部絶縁層１０９は、第２導電層で形成されたソース／ドレイン電極２４１、２４３と第３導電層で形成された画素電極ＰＥとの間に配置される。
【００３４】
以上においては、多結晶シリコン層を利用してスイッチング素子のチャネル領域を形成することを例として説明したが、アモルファス（ａｍｏｒｐｈｏｕｓ）シリコン層を用いてスイッチング素子のチャネル領域を形成してもよい。アモルファスシリコン層を用いる場合、第１ストレージ電極は、スイッチング素子のゲート電極と同じ導電層で形成してもよい。
【００３５】
一方、表示基板の第１周辺領域ＰＡ１には、入力パッド２１１及び出力パッド２２１が配置される。
【００３６】
入力パッド２１１は、第１導電層で形成された第１導電パターン２３０ａと、ゲート絶縁層１０５、第２導電層で形成された第２導電パターン２４０、上部絶縁層１０９及び第３導電層で形成されて第２導電パターン２４０と電気的に接続された第１パッドパターン１３１を含む。入力パッド２１１は、印刷回路基板４００に形成された接地パターン４１０と異方性導電膜ＡＣＦを介して電気的に接続されてもよい。接地パターン４１０は、印刷回路基板４００の接地部ＧＮＤと電気的に接続して接地電圧を有する。
【００３７】
出力パッド２２１は、第１導電パターン２３０ａと接続する第３導電パターン２３０ｂと、第３導電パターン２３０ｂと電気的に接続する第２パッドパターン１３３を含む。第１導電パターン２３０ａ及び第３導電パターン２３０ｂは、第１導電層で形成してもよい。出力パッド２２１は、駆動回路部３００の端子３１０と異方性導電膜ＡＣＦを介して電気的に接続されてもよい。駆動回路部３００の端子３１０は、共通電圧ＶＣＯＭを出力し、共通電圧ＶＣＯＭは、第２パッド１３３を介して第３導電パターン２３０ｂに印加される。
【００３８】
結果的に、入力パッド２１１が形成された領域には、静電気キャパシタＣＥＳが形成される。入力パッド２１１の第１導電パターン２３０ａには共通電圧ＶＣＯＭが印加され、入力パッド２１１の第２導電パターン２４０には、接地電圧が印加される。従って、静電気キャパシタＣＥＳは、第１導電パターン２３０ａと、第２導電パターン２４０と、第１導電パターン２３０ａと第２導電パターン２４０との間に配置された層間絶縁層１０７とによって定義されてもよい。
【００３９】
入力パッド２１１は、第１パッド部２２０の両側の周囲にそれぞれ複数個形成することによって、静電気キャパシタＣＥＳの容量を増加させることができる。例えば、入力パッド２１１の幅が、８０μｍ、長さが７６０μｍであり、ゲート絶縁層１０５が誘電率６．６ε０、厚さ６００ｎｍの窒化シリコン膜と、誘電率６．６ε０、厚さ１５０ｎｍの窒化酸化物からなる二重膜構造である場合、ゲート絶縁層１０５の誘電率は、約５．５ε０である場合、１つの入力パッド２１１の静電容量Ｃａｐは、下記の式１のようである。
【００４０】
【数１】
【００４１】
ε０は、自由誘電率（ａｎ ｅｌｅｃｔｒｉｃａｌ ｐｅｒｍｉｔｔｉｖｉｔｙ ｏｆ ｆｒｅｅ ｓｐａｃｅ）を示し、Ａは面積、ｄは誘電層の厚さを示す。上記の式１に従って、第１パッド部２１０の両側の周囲にそれぞれ５つずつ、計１０個の入力パッドが形成される場合、第１パッド部２１０に形成された静電気キャパシタンスは、約２９６ｎＦになってもよい。
【００４２】
表示基板１００の周囲に配置された第１パッド部２１０を利用して静電気キャパシタＣＥＳによって形成することによって、静電気が表示パネル１００へ流入することを遮断することができる。これによって、静電気による駆動回路部３００の損傷及び配線ＤＬ、ＧＬの損傷などを防ぐことができる。
【００４３】
（第２実施形態）
図５は、本発明の第２実施形態による表示装置の平面図である。
【００４４】
第２実施形態による表示装置は、第１実施形態の表示装置と比較すると、静電気キャパシタＣＥＳを除いては、実質的に同一である。以下においては、第１実施形態と同一構成要素に対しては同一符号を与え、繰り返される説明は省略する。
【００４５】
図５を参照すると、表示装置において表示パネル１００は、表示領域ＤＡと表示領域ＤＡを取り囲む第１、第２、第３、及び第４周辺領域（ＰＡ１、ＰＡ２、ＰＡ３、ＰＡ４）からなる。
【００４６】
第１周辺領域ＰＡ１には、第１パッド部２１０、第１静電気キャパシタＣＥＳ１、第２静電気キャパシタＣＥＳ２、及び第２パッド部２２０が配置される。第１パッド部２１０は、印刷回路基板４００と電気的に接続するパッドを含む。第１パッド部２１０は、共通電圧ＶＣＯＭが印加される入力パッド２１１、２１３を含む。入力パッド２１１、２１３は、第１パッド部２１０の両端に他のパッドより広い面積で配置されてもよい。
【００４７】
第１静電気キャパシタＣＥＳ１は、第１パッド部２１０の一端部から第２方向へ延長された第１電圧配線２３５の一端部まで拡張される。第１静電気キャパシタＣＥＳ１は、第１周辺領域ＰＡ１のうち、拡張可能な領域の範囲内で大きく形成される。例えば、第１静電気キャパシタＣＥＳ１の面積を、数μｍ〜１０μｍまで拡張させることができる。
【００４８】
第２静電気キャパシタＣＥＳ２は、第１パッド部２１０の他端部から第２方向へ延長された第３電圧配線２３７の一端部まで拡張される。第２静電気キャパシタＣＥＳ２は、第２周辺領域ＰＡ２の内、拡張可能な領域の範囲内で大きく形成される。例えば、第２静電気キャパシタＣＥＳ２の面積を、数μｍ〜１０μｍまで拡張させることができる。
【００４９】
印刷回路基板４００は、第１パッド部２１０の電気的に接続し、接地部ＧＮＤが配置される。入力パッド２１１、２１３は、接地部ＧＮＤと電気的に接続する。入力パッド２１１，２１３を介して接地部ＧＮＤの接地電圧は、第１静電気キャパシタＣＥＳ１及び第２静電気キャパシタＣＥＳ２の第２電極にそれぞれ印加される。
【００５０】
第２パッド部２２０は、駆動回路部３００と電気的に接続するパッドを含む。第２パッド部２２０は、入力パッド２１１、２１３と電気的に接続する出力パッド２２１、２２４を含み、出力パッド２２１、２２４は、第２パッド部２２０の両端に配置されてもよい。
【００５１】
駆動回路部３００は、チップ（ｃｈｉｐ）形態からなってもよい。駆動回路部３００の端子のうち、共通電圧ＶＣＯＭが出力される端子は、第２パッド２２０の出力パッド２２１、２２４と電気的に接続する。出力パッド２２１、２２４は、入力パッド２１１、２１３と電気的に接続する。
【００５２】
図６は、図５の部分拡大図である。図７は、図６のＩＩ−ＩＩ’線に沿って切断された断面図である。
【００５３】
図５〜図７を参照すると、表示基板の周辺領域ＰＡ１には、入力パッド２１１、出力パッド２２１、及び第１静電気キャパシタＣＥＳ１が配置される。
【００５４】
入力パッド２１１は、第１導電層で形成された第１導電パターン２３０と、ゲート絶縁層１０５と、第２導電層で形成された第２導電パターン２４０と、上部絶縁層１０９、及び第３導電層で形成されて第２導電パターン２４０と電気的に接続された第１パッドパターン１３１を含む。入力パッド２１１は、印刷回路基板４００に形成された接地パターン４１０と異方性導電膜ＡＣＦを介して電気的に接続する。接地パターン４１０は、印刷回路基板４００の接地部ＧＮＤと電気的に接続して接地電圧を有する。入力パッド２１１が形成される領域には、第１導電パターン２３０、層間絶縁層１０７、及び第２導電パターン２４０によって、静電気キャパシタＣＥＳが定義されてもよい。
【００５５】
出力パッド２２１は、第１導電パターン２３０と、第１導電パターン２３０と電気的に接続された第２パッドパターン１３３とを含む。出力パッド２２１は、駆動回路部３００の端子３１０と異方性導電膜ＡＣＦを介して電気的に接続する。駆動回路部３００の端子３１０は、共通電圧ＶＣＯＭを出力し、共通電圧ＶＣＯＭは、出力パッド２２１を介して第１導電パターン２３０に印加される。
【００５６】
第１静電気キャパシタＣＥＳ１は、第１導電層で形成された第１電極Ｅ１と、第２導電層で形成された第２電極Ｅ２と、第１電極Ｅ１と第２電極Ｅ２との間に配置された層間絶縁層１０７とによって定義される。第１電極Ｅ１は、第１電圧配線２３５の一端部から入力パッド２１１と隣接する部分まで拡張し、第１電圧配線２３５を介して共通電圧ＶＣＯＭが印加される。第１電極Ｅ１は、第１電圧配線２３５から延長されて第１電圧配線２３５に電気的に接続されるか、または、コンタクトホールを介して直接第１電圧配線２３５に接触して電気的に接続される。第２電極Ｅ２は、入力パッド２１１の第２導電パターン２４０から第１電圧配線２３５の一端部まで拡張して、入力パッド２１１を介して接地電圧が印加される。
【００５７】
第１静電気キャパシタＣＥＳ１は、第１周辺領域ＰＡ１のうち、拡張可能な領域の範囲内で広く形成することによって、静電気キャパシタＣＥＳの容量を増加させることができる。表示基板１００の縁に形成された第１静電気キャパシタＣＥＳ１及び第２静電気キャパシタＣＥＳ２によって静電気が表示パネル１００へ流入することを遮断することができる。よって、静電気による駆動回路部３００の損傷及び配線ＤＬ、ＧＬの損傷などを防ぐことができる。
【００５８】
従って、第１実施形態と比べると、第２実施形態は、静電気キャパシタの静電容量を充分に拡張させることができるため、静電気による損傷を顕著に防ぐことができる。
【００５９】
以上、添付図面を参照しながら本発明の好適な実施形態について詳細に説明したが、本発明はかかる例に限定されない。本発明の属する技術の分野における通常の知識を有する者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、これらについても、当然に本発明の技術的範囲に属するものと了解される。
【産業上の利用可能性】
【００６０】
本発明の実施形態によると、印刷回路基板と電気的に接続するパッドを、互いに異なる電圧が印加される第１導電パターン及び第２導電パターンを含むように形成して静電気の流入を遮断する静電気キャパシタとして用いてもよい。これによって、前記パッド部に形成された静電気キャパシタを利用することにより、静電気による表示装置の損傷を防ぐことができる。また、表示パネルの周辺領域のうち、拡張可能な領域の範囲内で静電気キャパシタを大きく形成することによって、静電気の遮断効率を向上させることができる。
【符号の説明】
【００６１】
１００表示パネル
２１０第１パッド部
２２０第２パッド部
３００駆動回路部
４００印刷回路基板
２１１第１パッド
２２１第２パッド
２５１第１ショートポイント部
２５３第２ショートポイント部
２６１第１ゲート回路部
２６３第２ゲート回路部
２３５第１電圧配線
２４５第２電圧配線
２３７第３電圧配線
２４７第４電圧配線
【技術分野】
【０００１】
本発明は、表示基板及びこれを備える表示装置に関し、より詳しくは、液晶表示装置に適用される表示基板及びこれを備える表示装置に関する。
【背景技術】
【０００２】
一般的に、液晶表示装置は、対向するアレイ基板及び対向基板と、アレイ基板と対向基板との間に介在する液晶層を含む液晶表示パネルと、液晶表示パネルを駆動する駆動装置とを含む。
【０００３】
アレイ基板は、複数のゲート配線と複数のデータ配線と、ゲート配線とデータ配線がそれぞれ接続される薄膜トランジスタＴＦＴを含む。アレイ基板は、ＡＳＧ（Ａｍｏｒｐｈｏｕｓ Ｓｉｌｉｃｏｎ Ｇａｔｅ）またはＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）など、集積度の高い新しい技術の適用によって金属密度の高いパターンが形成されるため、静電気による不良が増加している。従って、静電気放電のための技術は、製品開発において重要な技術になっている。
【０００４】
例えば、携帯電話やＰＤＡに使用されるような中型または小型の液晶表示装置の場合、駆動状態では、約±４ｋＶの静電気に対して不良を発生させてはいけないし、待機状態では、約±８ｋＶの静電気に対して不良を発生させてはいけない。静電気に対する放電技術が適用されない場合、液晶表示装置は、駆動回路、金属配線、及びトランジスタなどに、静電気によって損傷を受ける問題が発生することがある。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明の技術的課題は、このような従来の問題点を解決することであり、本発明の目的は、静電気による不良を防止するための表示基板を提供することである。
【０００６】
本発明の他の目的は、前記表示基板を含む表示装置を提供することである。
【課題を解決するための手段】
【０００７】
上述の本発明の目的を実現するための一実施形態による表示基板は、画素、第１パッド部、及び第２パッド部を含む。画素は、表示領域に配置され、ゲート配線とデータ配線に接続するスイッチング素子及びスイッチング素子と電気的に接続する画素電極を含む。第１パッド部は、表示領域を取り囲む周辺領域に配置され、第１導電層で形成される第１導電パターンと、第１導電パターンとオーバーラップし第２導電層で形成される第２導電パターンと、第１導電パターンと第２導電パターンとの間に配置される絶縁膜を有する第１パッドと、を含む。第２パッド部は、第１パッド部と隣接する周辺領域に配置され、第１パッドの第１導電パターンと接続する第３導電パターンを有する第２パッドを含む。
【０００８】
上述の本発明の目的を実現するための他の一実施形態による表示装置は、表示パネル、印刷回路基板、及び駆動回路部を含む。表示パネルは、ゲート配線及びデータ配線に接続されたスイッチング素子と、スイッチング素子と電気的に接続される液晶キャパシタを含む画素と、第１導電パターンと、第１導電パターンとオーバーラップする第２導電パターンと、第２導電パターンと電気的に接続する第１パッドパターンと、第１導電パターンと第２導電パターンとの間に配置される絶縁層と、を有する第１パッドを含む第１パッド部と、第１導電パターンと接続する第３導電パターン及び第３導電パターンと電気的に接続する第２パッドパターンを有する第２パッドを有する第２パッド部と、を含む。印刷回路基板は、第１パッド部と電気的に接続し、第２導電パターンと電気的に接続する接地部が配置される。駆動回路部は、第２パッド部と電気的に接続し、第２パッドパターンを介して第１導電パターンと接続する第３導電パターンに共通電圧を印加する。
【０００９】
上述の本発明の目的を実現するためのさらに他の一実施形態による表示装置は、表示領域及び表示領域の周辺に形成された周辺領域を含む。周辺領域には、第１パッド及び第２パッドが形成される。第１パッドは、表示装置の印刷回路基板を電気的に接続し、第１導電パターン、第１導電パターン上に形成された絶縁層、絶縁層上に形成されて第１導電パターンにオーバーラップする第２導電パターンを含む。第２パッドは、表示装置の駆動回路部を接続する第１パッドと隣接し、第１導電パターンに接続する第３導電パターンを含む。
【発明の効果】
【００１０】
本発明の実施形態によると、パッド部に形成された静電気キャパシタを利用して静電気による表示装置の損傷を防ぐことができる。また、表示パネルの周辺領域のうち、拡張可能な領域の範囲内で静電気キャパシタを大きく形成することによって静電気の遮断効率を向上させることができる。
【図面の簡単な説明】
【００１１】
【図１】本発明の第１実施形態による表示装置の平面図である。
【図２】図１の部分拡大図である。
【図３】画素が配置された画素領域に対応する表示パネルの断面図である。
【図４】図２のＩ−Ｉ’線に沿って切断された断面図である。
【図５】本発明の第２実施形態による表示装置の平面図である。
【図６】図５の部分拡大図である。
【図７】図６のＩＩ−ＩＩ’線に沿って切断された断面図である。
【発明を実施するための最良の形態】
【００１２】
以下、図面を参照しつつ、本発明の表示装置の望ましい実施例をより詳しく説明する。本発明は多様な変更を加えることができ、様々な形態を有することができるため、特定の実施例を図面に例示し、本明細書に詳しく説明する。しかし、これは本発明を特定の開示形態に対して限定しようとするものではなく、本発明の思想及び技術範囲に含まれる全ての変更、均等物、ないしは代替物を含むことと理解されるべきである。各図面を説明しながら類似する参照符号を、類似する構成要素に対して使用した。添付図面において、構造物のサイズは本発明の明確性に基づくために実際より拡大して示した。第１、第２などの用語は多様な構成要素を説明するにあたって使用することができるが、各構成要素は使用される用語によって限定されるものではない。各用語は１つの構成要素を他の構成要素と区別する目的で使用されるものであって、例えば、明細書中において、第１構成要素を第２構成要素に書き換えることも可能であり、同様に第２構成要素を第１構成要素とすることができる。単数表現は文脈上、明白に異なる意味を有しない限り、複数の表現を含む。
【００１３】
本明細書において、「含む」または「有する」などの用語は、明細書上に記載された特徴、数字、段階、動作、構成要素、部分品、またはこれらを組み合わせたものが存在することを示すものであって、１つまたはそれ以上の別の特徴、数字、段階、動作、構成要素、部分品、またはこれらを組み合わせたものの存在または付加可能性を予め排除しないことと理解されるべきである。また、層、膜、領域、板などの部分が他の部分の「上に」あるとする場合、これは他の部分の「すぐ上に」ある場合のみでなく、その中間にさらに他の部分がある場合も含む。反対に、層、膜、領域、板などの部分が他の部分の「下に」あるとする場合、これは他の部分の「すぐ下に」ある場合のみでなく、その中間にさらに他の部分がある場合も含む。
【００１４】
（第１実施形態）
図１は、本発明の第１実施形態による表示装置の平面図である。
【００１５】
図１を参照すると、表示装置は、表示パネル１００、駆動回路部３００、及び印刷回路基板４００を含む。
【００１６】
表示パネル１００は、スイッチング素子ＴＲが配置された表示基板と、表示基板と結合して液晶層を受容する対向基板を含む。表示パネル１００は、表示領域ＤＡと表示領域ＤＡを取り囲む第１、第２、第３、及び第４周辺領域（Ｐｅｒｉｐｈｅｒａｌ Ａｒｅａ；ＰＡ１、ＰＡ２、ＰＡ３、ＰＡ４）からなる。
【００１７】
表示領域ＤＡには、複数のゲート配線ＧＬと、複数のデータ配線ＤＬと、ゲート配線ＧＬとデータ配線ＤＬに電気的に接続される複数の画素Ｐが配置される。ゲート配線ＧＬは、第１方向へ延長され、データ配線ＤＬは、第１方向と交差する第２方向へ延長される。各画素Ｐは、ゲート配線ＧＬとデータ配線ＤＬに接続されるスイッチング素子ＴＲと、スイッチング素子ＴＲに接続される液晶キャパシタＣＬＣ及び液晶キャパシタＣＬＣに接続されるストレージキャパシタＣＳＴを含む。液晶キャパシタＣＬＣ及びストレージキャパシタＣＳＴには、共通電圧ＶＣＯＭが印加されてもよい。
【００１８】
第１周辺領域ＰＡ１には、第１パッド部２１０及び第２パッド部２２０が配置される。第１パッド部２１０は、印刷回路基板４００と電気的に接続されるパッドを含む。印刷回路基板は、フレキシブルプリント回路基板（ＦＰＣＢ：Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ Ｂｏａｒｄ）を含んでもよい。第１パッド部２１０は、共通電圧ＶＣＯＭが印加される第１パッド２１１、２１３を含む。第１パッド２１１、２１３は、第１パッド部２１０の周囲（ｐｅｒｉｐｈｅｒｙ）に他のパッドより広い面積で配置されてもよい。以下においては、第１パッドを「入力パッド」と称する。
【００１９】
第２パッド部２２０は、駆動回路部３００と電機的に接続されるパッド及びデータ配線ＤＬと電気的に接続されるパッドを含む。第２パッド部２２０は、入力パッド２１１，２１３と電気的に接続される第２パッド２２１、２２４を含み、第２パッド２２１、２２４は、第２パッド部２２０の周囲に配置されてもよい。以下においては、第２パッドを「出力パッド」と称する。
【００２０】
印刷回路基板４００は、第１パッド部２１０と電気的に接続し、接地部ＧＮＤが配置される。入力パッド２１１，２１３は、接地部ＧＮＤと電気的に接続する。
【００２１】
駆動回路部３００は、チップ（ｃｈｉｐ）形態からなってもい。駆動回路部３００の端子のうち、共通電圧ＶＣＯＭが出力される端子は、第２パッド部２２０の出力パッド２２１、２２４と電気的に接続する。出力パッド２２１、２２４は、入力パッド２１１、２１３と電気的に接続する。
【００２２】
第２周辺領域ＰＡ２には、第１ショートポイント（ｓｈｏｒｔ ｐｏｉｎｔ）２５１及び第２ショートポイント２５３が形成され、対向基板に配置された共通電極層とショートして共通電圧ＶＣＯＭを対向基板の共通電極層に提供する。共通電極層は、液晶キャパシタＣＬＣの共通電極に対応する。
【００２３】
第３周辺領域ＰＡ３には、第１電圧配線２３５、第２電圧配線２３７、及び第１ゲート回路部２６１が形成される。第１電圧配線２３５は、第２パッド部２２０の出力パッド２２１と電気的に接続し、第２方向へ延長して第１ショートポイント２５１と電気的に接続される。第２電圧配線２４５は、第１ショートポイント２５１と電気的に接続して第２方向へ延長し、表示領域ＤＡに形成されたストレージ配線（図示せず）と電気的に接続する。ストレージ配線は、ゲート配線と平行に形成されてもよい。第２電圧配線２４５は、画素ＰのストレージキャパシタＣＳＴに印加される共通電圧ＶＣＯＭを伝達する。
【００２４】
第１ゲート回路部２６１は、ゲート配線ＧＬのうち、第１グループのゲート配線に順次にゲート信号を出力する。例えば、第１グループは、奇数番目ゲート配線である。
【００２５】
第４周辺領域ＰＡ４には、第３電圧配線２３７、第４電圧配線２４７、及び第２ゲート回路部２６３が形成される。第３電圧配線２３７は、第２パッド部２２０の出力パッド２２４と電気的に接続し、第２方向へ延長されて第２ショートポイント２５３と電気的に接続する。第４電圧配線２４７は、第２ショートポイント２５３と電気的に接続して第２方向へ延長し、表示領域ＤＡに形成されるストレージ配線（図示せず）と電気的に接続する。第４電圧配線２４７は、画素ＰのストレージキャパシタＣＳＴに印加される共通電圧ＶＣＯＭを伝達する。
【００２６】
第２ゲート回路部２６３は、ゲート配線ＧＬのうち、第２グループのゲート配線に順次にゲート信号を出力する。例えば、第２グループは偶数番目ゲート配線である。
【００２７】
図２は、図１の部分拡大図である。図３は、画素が配置された画素領域に対応する表示パネルの断面図である。図４は、図２のＩ−Ｉ’線に沿って切断された断面図である。
【００２８】
図１〜図４を参照すると、表示基板１５０の画素領域には、スイッチング素子ＴＲ、ストレージキャパシタＣＳＴ、及び画素電極ＰＥが配置される。また、画素領域には、遮断層１０３、ゲート絶縁層１０５、層間絶縁層１０７、及び上部絶縁層１０９が配置される。
【００２９】
具体的に、遮断層１０３は、第１ベース基板１０１上に第１ベース基板１０１と接触するように形成される。スイッチング素子ＴＲは、遮断層１０３上に形成された多結晶シリコン層１１０を含む。多結晶シリコン層１１０は、ソース領域１１１、ドレイン領域１１２、チャネル領域１１３、及び低濃度領域（ｌｏｗ ｄｅｎｓｉｔｙ ａｒｅａ）１１４を含む。ソース領域１１１は、スイッチング素子ＴＲのソース電圧配線２４１と接触する領域であり、ドレイン領域１１２は、スイッチング素子ＴＲのドレイン電極２４３と接触する領域であり、低濃度領域１１４は不純物が低濃度でドーピングされた領域である。チャネル領域１１３は、低濃度領域１１４より低い濃度で不純物がドーピングされた領域である。また、多結晶シリコン層１１０は、チャネル領域１１３と実質的に同じ濃度の不純物がドーピングされた第１ストレージ電極１１５を含む。
【００３０】
スイッチング素子ＴＲは、多結晶シリコン層１１０のチャネル領域１１３に対応して第１導電層で形成されたゲート電極２３１を含み、第２導電層で形成されて多結晶シリコン層１１０のソース領域１１１及びドレイン領域１１２とそれぞれ接触するソース電極２４１及びドレイン電極２４３を含む。
【００３１】
第２ストレージ電極２３２は、第１ストレージ電極１１５上に第１導電層で形成され、ドレイン電極２４３は、第２ストレージ電極２３２とオーバーラップするように延長される。
【００３２】
画素電極ＰＥは、透明な第３導電層で形成され、ドレイン電極２４３と直接接触（ｄｉｒｅｃｔ ｃｏｎｔａｃｔ）して画素領域に形成される。
【００３３】
ゲート絶縁膜１０５は、遮断層１０３と第１導電層で形成されたゲート電極２３１との間に配置される。ゲート絶縁膜１０５は、例えば、窒化シリコン（ＳｉＮｘ）膜及び酸化シリコン（ＳｉＯ２）膜からなる二重膜で形成されてもよい。層間絶縁層１０７は、第１導電層で形成されたゲート電極２３１と第２導電層で形成されたソース／ドレイン電極２４１、２４３の間に配置される。上部絶縁層１０９は、第２導電層で形成されたソース／ドレイン電極２４１、２４３と第３導電層で形成された画素電極ＰＥとの間に配置される。
【００３４】
以上においては、多結晶シリコン層を利用してスイッチング素子のチャネル領域を形成することを例として説明したが、アモルファス（ａｍｏｒｐｈｏｕｓ）シリコン層を用いてスイッチング素子のチャネル領域を形成してもよい。アモルファスシリコン層を用いる場合、第１ストレージ電極は、スイッチング素子のゲート電極と同じ導電層で形成してもよい。
【００３５】
一方、表示基板の第１周辺領域ＰＡ１には、入力パッド２１１及び出力パッド２２１が配置される。
【００３６】
入力パッド２１１は、第１導電層で形成された第１導電パターン２３０ａと、ゲート絶縁層１０５、第２導電層で形成された第２導電パターン２４０、上部絶縁層１０９及び第３導電層で形成されて第２導電パターン２４０と電気的に接続された第１パッドパターン１３１を含む。入力パッド２１１は、印刷回路基板４００に形成された接地パターン４１０と異方性導電膜ＡＣＦを介して電気的に接続されてもよい。接地パターン４１０は、印刷回路基板４００の接地部ＧＮＤと電気的に接続して接地電圧を有する。
【００３７】
出力パッド２２１は、第１導電パターン２３０ａと接続する第３導電パターン２３０ｂと、第３導電パターン２３０ｂと電気的に接続する第２パッドパターン１３３を含む。第１導電パターン２３０ａ及び第３導電パターン２３０ｂは、第１導電層で形成してもよい。出力パッド２２１は、駆動回路部３００の端子３１０と異方性導電膜ＡＣＦを介して電気的に接続されてもよい。駆動回路部３００の端子３１０は、共通電圧ＶＣＯＭを出力し、共通電圧ＶＣＯＭは、第２パッド１３３を介して第３導電パターン２３０ｂに印加される。
【００３８】
結果的に、入力パッド２１１が形成された領域には、静電気キャパシタＣＥＳが形成される。入力パッド２１１の第１導電パターン２３０ａには共通電圧ＶＣＯＭが印加され、入力パッド２１１の第２導電パターン２４０には、接地電圧が印加される。従って、静電気キャパシタＣＥＳは、第１導電パターン２３０ａと、第２導電パターン２４０と、第１導電パターン２３０ａと第２導電パターン２４０との間に配置された層間絶縁層１０７とによって定義されてもよい。
【００３９】
入力パッド２１１は、第１パッド部２２０の両側の周囲にそれぞれ複数個形成することによって、静電気キャパシタＣＥＳの容量を増加させることができる。例えば、入力パッド２１１の幅が、８０μｍ、長さが７６０μｍであり、ゲート絶縁層１０５が誘電率６．６ε０、厚さ６００ｎｍの窒化シリコン膜と、誘電率６．６ε０、厚さ１５０ｎｍの窒化酸化物からなる二重膜構造である場合、ゲート絶縁層１０５の誘電率は、約５．５ε０である場合、１つの入力パッド２１１の静電容量Ｃａｐは、下記の式１のようである。
【００４０】
【数１】
【００４１】
ε０は、自由誘電率（ａｎ ｅｌｅｃｔｒｉｃａｌ ｐｅｒｍｉｔｔｉｖｉｔｙ ｏｆ ｆｒｅｅ ｓｐａｃｅ）を示し、Ａは面積、ｄは誘電層の厚さを示す。上記の式１に従って、第１パッド部２１０の両側の周囲にそれぞれ５つずつ、計１０個の入力パッドが形成される場合、第１パッド部２１０に形成された静電気キャパシタンスは、約２９６ｎＦになってもよい。
【００４２】
表示基板１００の周囲に配置された第１パッド部２１０を利用して静電気キャパシタＣＥＳによって形成することによって、静電気が表示パネル１００へ流入することを遮断することができる。これによって、静電気による駆動回路部３００の損傷及び配線ＤＬ、ＧＬの損傷などを防ぐことができる。
【００４３】
（第２実施形態）
図５は、本発明の第２実施形態による表示装置の平面図である。
【００４４】
第２実施形態による表示装置は、第１実施形態の表示装置と比較すると、静電気キャパシタＣＥＳを除いては、実質的に同一である。以下においては、第１実施形態と同一構成要素に対しては同一符号を与え、繰り返される説明は省略する。
【００４５】
図５を参照すると、表示装置において表示パネル１００は、表示領域ＤＡと表示領域ＤＡを取り囲む第１、第２、第３、及び第４周辺領域（ＰＡ１、ＰＡ２、ＰＡ３、ＰＡ４）からなる。
【００４６】
第１周辺領域ＰＡ１には、第１パッド部２１０、第１静電気キャパシタＣＥＳ１、第２静電気キャパシタＣＥＳ２、及び第２パッド部２２０が配置される。第１パッド部２１０は、印刷回路基板４００と電気的に接続するパッドを含む。第１パッド部２１０は、共通電圧ＶＣＯＭが印加される入力パッド２１１、２１３を含む。入力パッド２１１、２１３は、第１パッド部２１０の両端に他のパッドより広い面積で配置されてもよい。
【００４７】
第１静電気キャパシタＣＥＳ１は、第１パッド部２１０の一端部から第２方向へ延長された第１電圧配線２３５の一端部まで拡張される。第１静電気キャパシタＣＥＳ１は、第１周辺領域ＰＡ１のうち、拡張可能な領域の範囲内で大きく形成される。例えば、第１静電気キャパシタＣＥＳ１の面積を、数μｍ〜１０μｍまで拡張させることができる。
【００４８】
第２静電気キャパシタＣＥＳ２は、第１パッド部２１０の他端部から第２方向へ延長された第３電圧配線２３７の一端部まで拡張される。第２静電気キャパシタＣＥＳ２は、第２周辺領域ＰＡ２の内、拡張可能な領域の範囲内で大きく形成される。例えば、第２静電気キャパシタＣＥＳ２の面積を、数μｍ〜１０μｍまで拡張させることができる。
【００４９】
印刷回路基板４００は、第１パッド部２１０の電気的に接続し、接地部ＧＮＤが配置される。入力パッド２１１、２１３は、接地部ＧＮＤと電気的に接続する。入力パッド２１１，２１３を介して接地部ＧＮＤの接地電圧は、第１静電気キャパシタＣＥＳ１及び第２静電気キャパシタＣＥＳ２の第２電極にそれぞれ印加される。
【００５０】
第２パッド部２２０は、駆動回路部３００と電気的に接続するパッドを含む。第２パッド部２２０は、入力パッド２１１、２１３と電気的に接続する出力パッド２２１、２２４を含み、出力パッド２２１、２２４は、第２パッド部２２０の両端に配置されてもよい。
【００５１】
駆動回路部３００は、チップ（ｃｈｉｐ）形態からなってもよい。駆動回路部３００の端子のうち、共通電圧ＶＣＯＭが出力される端子は、第２パッド２２０の出力パッド２２１、２２４と電気的に接続する。出力パッド２２１、２２４は、入力パッド２１１、２１３と電気的に接続する。
【００５２】
図６は、図５の部分拡大図である。図７は、図６のＩＩ−ＩＩ’線に沿って切断された断面図である。
【００５３】
図５〜図７を参照すると、表示基板の周辺領域ＰＡ１には、入力パッド２１１、出力パッド２２１、及び第１静電気キャパシタＣＥＳ１が配置される。
【００５４】
入力パッド２１１は、第１導電層で形成された第１導電パターン２３０と、ゲート絶縁層１０５と、第２導電層で形成された第２導電パターン２４０と、上部絶縁層１０９、及び第３導電層で形成されて第２導電パターン２４０と電気的に接続された第１パッドパターン１３１を含む。入力パッド２１１は、印刷回路基板４００に形成された接地パターン４１０と異方性導電膜ＡＣＦを介して電気的に接続する。接地パターン４１０は、印刷回路基板４００の接地部ＧＮＤと電気的に接続して接地電圧を有する。入力パッド２１１が形成される領域には、第１導電パターン２３０、層間絶縁層１０７、及び第２導電パターン２４０によって、静電気キャパシタＣＥＳが定義されてもよい。
【００５５】
出力パッド２２１は、第１導電パターン２３０と、第１導電パターン２３０と電気的に接続された第２パッドパターン１３３とを含む。出力パッド２２１は、駆動回路部３００の端子３１０と異方性導電膜ＡＣＦを介して電気的に接続する。駆動回路部３００の端子３１０は、共通電圧ＶＣＯＭを出力し、共通電圧ＶＣＯＭは、出力パッド２２１を介して第１導電パターン２３０に印加される。
【００５６】
第１静電気キャパシタＣＥＳ１は、第１導電層で形成された第１電極Ｅ１と、第２導電層で形成された第２電極Ｅ２と、第１電極Ｅ１と第２電極Ｅ２との間に配置された層間絶縁層１０７とによって定義される。第１電極Ｅ１は、第１電圧配線２３５の一端部から入力パッド２１１と隣接する部分まで拡張し、第１電圧配線２３５を介して共通電圧ＶＣＯＭが印加される。第１電極Ｅ１は、第１電圧配線２３５から延長されて第１電圧配線２３５に電気的に接続されるか、または、コンタクトホールを介して直接第１電圧配線２３５に接触して電気的に接続される。第２電極Ｅ２は、入力パッド２１１の第２導電パターン２４０から第１電圧配線２３５の一端部まで拡張して、入力パッド２１１を介して接地電圧が印加される。
【００５７】
第１静電気キャパシタＣＥＳ１は、第１周辺領域ＰＡ１のうち、拡張可能な領域の範囲内で広く形成することによって、静電気キャパシタＣＥＳの容量を増加させることができる。表示基板１００の縁に形成された第１静電気キャパシタＣＥＳ１及び第２静電気キャパシタＣＥＳ２によって静電気が表示パネル１００へ流入することを遮断することができる。よって、静電気による駆動回路部３００の損傷及び配線ＤＬ、ＧＬの損傷などを防ぐことができる。
【００５８】
従って、第１実施形態と比べると、第２実施形態は、静電気キャパシタの静電容量を充分に拡張させることができるため、静電気による損傷を顕著に防ぐことができる。
【００５９】
以上、添付図面を参照しながら本発明の好適な実施形態について詳細に説明したが、本発明はかかる例に限定されない。本発明の属する技術の分野における通常の知識を有する者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、これらについても、当然に本発明の技術的範囲に属するものと了解される。
【産業上の利用可能性】
【００６０】
本発明の実施形態によると、印刷回路基板と電気的に接続するパッドを、互いに異なる電圧が印加される第１導電パターン及び第２導電パターンを含むように形成して静電気の流入を遮断する静電気キャパシタとして用いてもよい。これによって、前記パッド部に形成された静電気キャパシタを利用することにより、静電気による表示装置の損傷を防ぐことができる。また、表示パネルの周辺領域のうち、拡張可能な領域の範囲内で静電気キャパシタを大きく形成することによって、静電気の遮断効率を向上させることができる。
【符号の説明】
【００６１】
１００表示パネル
２１０第１パッド部
２２０第２パッド部
３００駆動回路部
４００印刷回路基板
２１１第１パッド
２２１第２パッド
２５１第１ショートポイント部
２５３第２ショートポイント部
２６１第１ゲート回路部
２６３第２ゲート回路部
２３５第１電圧配線
２４５第２電圧配線
２３７第３電圧配線
２４７第４電圧配線
【特許請求の範囲】
【請求項１】
表示領域に配置され、ゲート配線とデータ配線に接続されたスイッチング素子及び前記スイッチング素子と電気的に接続された画素電極を含む画素と、
前記表示領域を取り囲む周辺領域に配置され、第１導電層で形成された第１導電パターンと、前記第１導電パターンとオーバーラップし、第２導電層で形成された第２導電パターンと、前記第１導電パターンと第２導電パターンとの間に配置される絶縁膜とを有する第１パッドを含む第１パッド部と、
前記第１パッド部と隣接する周辺領域に配置され、前記第１パッドの前記第１導電パターンと接続される第３導電パターンを有する第２パッドを含む第２パッド部と、を含む表示基板。
【請求項２】
前記スイッチング素子は、前記第１導電層で形成されたゲート電極と、前記第２導電層で形成されたソース電極及びドレイン電極とを含むことを特徴とする請求項１に記載の表示基板。
【請求項３】
前記第１パッドは、前記画素電極と同一の導電層で形成され、前記第２導電パターンと電気的に接続される第１パッドパターンをさらに含み、
前記第２パッドは、前記画素電極と同一の導電層で形成され、前記第３導電パターンと電気的に接続される第２パッドパターンをさらに含むことを特徴とする請求項１に記載の表示基板。
【請求項４】
前記第１パッド部は、前記表示基板の周囲に配置され、前記第１パッドは、前記第１パッド部の周囲に配置されることを特徴とする請求項１に記載の表示基板。
【請求項５】
前記第１パッドの前記第１導電パターン及び前記第２導電パターンは、互いに異なる電圧が印加されることを特徴とする請求項１に記載の表示基板。
【請求項６】
前記第１パッドの前記第１導電パターンは、共通電圧が印加され、前記第２導電パターンは、接地電圧が印加されることを特徴とする請求項５に記載の表示基板。
【請求項７】
前記第１パッドの前記第２導電パターンと接続されて、前記電圧配線の一端部が配置された領域まで拡張された第１電極と、前記第１電極とオーバーラップし、前記電圧配線の一端部と接続されて前記第１パッドが配置された領域まで拡張された第２電極と、前記第１電極と前記第２電極との間に配置された絶縁層とを有する静電気キャパシタをさらに含むことを特徴とする請求項１に記載の表示基板。
【請求項８】
前記第１パッドの前記第１導電パターンと、前記第１パッドの前記第２導電パターンと、前記第１導電パターンと前記第２導電パターンとの間に介在された前記絶縁層とによって定義される静電気キャパシタをさらに含むことを特徴とする請求項１に記載の表示基板。
【請求項９】
ゲート配線とデータ配線に接続されたスイッチング素子、前記スイッチング素子と電気的に接続された液晶キャパシタを含む画素、第１導電パターン、前記第１導電パターンとオーバーラップする第２導電パターン、前記第２導電パターンと電気的に接続される第１パッドパターン、及び前記第１導電パターンと前記第２導電パターンとの間に配置された絶縁層を有する第１パッドを含む第１パッド部と、前記第１導電パターンと接続される第３導電パターン及び前記第３導電パターンと電気的に接続される第２パッドパターンを有する第２パッドを含む第２パッド部と、を含む表示パネルと、
前記第１パッド部と電気的に接続され、前記第２導電パターンと電気的に接続された接地部が配置される印刷回路基板と、
前記第２パッド部と電気的に接続され、前記第２パッドパターンを介して前記第１導電パターンと接続される前記第３導電パターンに共通電圧を印加する駆動回路部と、を含むことを特徴とする表示基板。
【請求項１０】
表示領域と、
前記表示領域の周辺に形成された周辺領域を含み、前記周辺領域には、
表示装置の印刷回路基板を電気的に接続し、第１導電パターン、前記第１導電パターン上に形成された絶縁層、及び前記絶縁層上に形成されて前記第１導電パターンにオーバーラップする第２導電パターンを含む第１パッドと、
前記表示装置の駆動回路部を接続する前記第１パッドと隣接し、前記第１導電パターンに接続される第３導電パターンを含む第２パッドと、が形成されることを特徴とする表示基板。
【請求項１】
表示領域に配置され、ゲート配線とデータ配線に接続されたスイッチング素子及び前記スイッチング素子と電気的に接続された画素電極を含む画素と、
前記表示領域を取り囲む周辺領域に配置され、第１導電層で形成された第１導電パターンと、前記第１導電パターンとオーバーラップし、第２導電層で形成された第２導電パターンと、前記第１導電パターンと第２導電パターンとの間に配置される絶縁膜とを有する第１パッドを含む第１パッド部と、
前記第１パッド部と隣接する周辺領域に配置され、前記第１パッドの前記第１導電パターンと接続される第３導電パターンを有する第２パッドを含む第２パッド部と、を含む表示基板。
【請求項２】
前記スイッチング素子は、前記第１導電層で形成されたゲート電極と、前記第２導電層で形成されたソース電極及びドレイン電極とを含むことを特徴とする請求項１に記載の表示基板。
【請求項３】
前記第１パッドは、前記画素電極と同一の導電層で形成され、前記第２導電パターンと電気的に接続される第１パッドパターンをさらに含み、
前記第２パッドは、前記画素電極と同一の導電層で形成され、前記第３導電パターンと電気的に接続される第２パッドパターンをさらに含むことを特徴とする請求項１に記載の表示基板。
【請求項４】
前記第１パッド部は、前記表示基板の周囲に配置され、前記第１パッドは、前記第１パッド部の周囲に配置されることを特徴とする請求項１に記載の表示基板。
【請求項５】
前記第１パッドの前記第１導電パターン及び前記第２導電パターンは、互いに異なる電圧が印加されることを特徴とする請求項１に記載の表示基板。
【請求項６】
前記第１パッドの前記第１導電パターンは、共通電圧が印加され、前記第２導電パターンは、接地電圧が印加されることを特徴とする請求項５に記載の表示基板。
【請求項７】
前記第１パッドの前記第２導電パターンと接続されて、前記電圧配線の一端部が配置された領域まで拡張された第１電極と、前記第１電極とオーバーラップし、前記電圧配線の一端部と接続されて前記第１パッドが配置された領域まで拡張された第２電極と、前記第１電極と前記第２電極との間に配置された絶縁層とを有する静電気キャパシタをさらに含むことを特徴とする請求項１に記載の表示基板。
【請求項８】
前記第１パッドの前記第１導電パターンと、前記第１パッドの前記第２導電パターンと、前記第１導電パターンと前記第２導電パターンとの間に介在された前記絶縁層とによって定義される静電気キャパシタをさらに含むことを特徴とする請求項１に記載の表示基板。
【請求項９】
ゲート配線とデータ配線に接続されたスイッチング素子、前記スイッチング素子と電気的に接続された液晶キャパシタを含む画素、第１導電パターン、前記第１導電パターンとオーバーラップする第２導電パターン、前記第２導電パターンと電気的に接続される第１パッドパターン、及び前記第１導電パターンと前記第２導電パターンとの間に配置された絶縁層を有する第１パッドを含む第１パッド部と、前記第１導電パターンと接続される第３導電パターン及び前記第３導電パターンと電気的に接続される第２パッドパターンを有する第２パッドを含む第２パッド部と、を含む表示パネルと、
前記第１パッド部と電気的に接続され、前記第２導電パターンと電気的に接続された接地部が配置される印刷回路基板と、
前記第２パッド部と電気的に接続され、前記第２パッドパターンを介して前記第１導電パターンと接続される前記第３導電パターンに共通電圧を印加する駆動回路部と、を含むことを特徴とする表示基板。
【請求項１０】
表示領域と、
前記表示領域の周辺に形成された周辺領域を含み、前記周辺領域には、
表示装置の印刷回路基板を電気的に接続し、第１導電パターン、前記第１導電パターン上に形成された絶縁層、及び前記絶縁層上に形成されて前記第１導電パターンにオーバーラップする第２導電パターンを含む第１パッドと、
前記表示装置の駆動回路部を接続する前記第１パッドと隣接し、前記第１導電パターンに接続される第３導電パターンを含む第２パッドと、が形成されることを特徴とする表示基板。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【公開番号】特開２０１０−１２２６７５（Ｐ２０１０−１２２６７５Ａ）
【公開日】平成２２年６月３日（２０１０．６．３）
【国際特許分類】
【出願番号】特願２００９−２５４５４４（Ｐ２００９−２５４５４４）
【出願日】平成２１年１１月６日（２００９．１１．６）
【出願人】（３９００１９８３９）三星電子株式会社 (8,520)
【氏名又は名称原語表記】ＳＡＭＳＵＮＧ ＥＬＥＣＴＲＯＮＩＣＳ ＣＯ．，ＬＴＤ．
【住所又は居所原語表記】４１６，Ｍａｅｔａｎ−ｄｏｎｇ，Ｙｅｏｎｇｔｏｎｇ−ｇｕ，Ｓｕｗｏｎ−ｓｉ，Ｇｙｅｏｎｇｇｉ−ｄｏ ４４２−７４２（ＫＲ）
【Ｆターム（参考）】
【公開日】平成２２年６月３日（２０１０．６．３）
【国際特許分類】
【出願日】平成２１年１１月６日（２００９．１１．６）
【出願人】（３９００１９８３９）三星電子株式会社 (8,520)
【氏名又は名称原語表記】ＳＡＭＳＵＮＧ ＥＬＥＣＴＲＯＮＩＣＳ ＣＯ．，ＬＴＤ．
【住所又は居所原語表記】４１６，Ｍａｅｔａｎ−ｄｏｎｇ，Ｙｅｏｎｇｔｏｎｇ−ｇｕ，Ｓｕｗｏｎ−ｓｉ，Ｇｙｅｏｎｇｇｉ−ｄｏ ４４２−７４２（ＫＲ）
【Ｆターム（参考）】
[ Back to top ]