部品内蔵型多層プリント配線板
【課題】内層に電子部品を埋め込み樹脂で埋め込んだ部品内蔵型多層プリント配線板に於いて、内蔵した電子部品下の僅かなボイドの発生も抑制することができる部品内蔵型多層プリント配線板の提供。
【解決手段】外部に２つ以上の電極端子を有する電子部品を、埋め込み樹脂で内層に埋め込んだ部品内蔵型多層プリント配線板に於いて、当該電子部品の電極端子の下部にスペーサが配されている事を特徴とする部品内蔵型多層プリント配線板。
【解決手段】外部に２つ以上の電極端子を有する電子部品を、埋め込み樹脂で内層に埋め込んだ部品内蔵型多層プリント配線板に於いて、当該電子部品の電極端子の下部にスペーサが配されている事を特徴とする部品内蔵型多層プリント配線板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、内層に電子部品を埋め込み樹脂で埋め込んだ部品内蔵型多層プリント配線板、特に、当該電子部品の埋め込み性向上を図った部品内蔵型多層プリント配線板に関する。
【背景技術】
【０００２】
近年の電子機器のスリム化に伴い、内層に電子部品を埋め込んだ部品内蔵型多層プリント配線板へのニーズが高まりつつあるが、電子部品を内蔵する際に当該電子部品下に埋め込み樹脂が入り込まずボイド（内層内の樹脂が無い空隙）が発生する場合があった。
【０００３】
内層に電子部品を埋め込んだ部品内蔵基板の電子部品下にボイドが存在すると、表面実装の際、リフローの熱により、内蔵された部品のはんだを再溶融させ、ボイドを伝ってショートを引き起こすという問題があった。
【０００４】
又、僅かなボイドは、リフロー時の熱で体積が膨張し、ボイドを起因に電子部品と埋め込み樹脂との層間剥離を引き起こすなど、基板信頼性に影響を与えていた。
【０００５】
図７に、従来例の１つを示す。
【０００６】
図７に於いて、Ｐ７は部品内蔵型多層プリント配線板の電子部品内蔵部で、支持体７１と、当該支持体７１の表面に配された導体パターン７２と、当該導体パターン７２にはんだ７７を介して実装されている電子部品７４と、当該電子部品７４を導体パターン７２と接続しているはんだ７７と、当該導体パターン７２の周囲又は当該導体パターン７２上に配されたソルダーレジスト７３と、当該電子部品７４をプリント配線板Ｐ７内部に埋め込んでいる埋め込み樹脂７８と、で構成され、当該電子部品７４は、電子部品本体部７５と、当該電子部品本体部７５の両端各々に配された電極端子７６と、で構成されている。
【０００７】
図７に於いて、ソルダーレジスト７３は、導体パターン７２上の一部又は全部に開口部を設け、部品実装パッド（フットプリント）を設けると共に、当該開口部以外の領域をはんだ７７から保護する役割を成しているが、はんだ７７の製造上の量のばらつきや電子部品７４の実装精度のばらつき等によって、電子部品本体部７５とソルダーレジスト７３との間隙７０１を制御する事は出来ず、当該間隙７０１が狭く成り過ぎて、埋め込み樹脂７８に含有されているフィラーの中で比較的大きなフィラーの一部が間隙７０１に入り込めず、結果、電子部品７４の下にボイドを発生させていた。
【０００８】
そこで、図８に示すような方法（例えば特許文献１）が提案されている。
【０００９】
図８に於いて、Ｐ８は部品内蔵型多層プリント配線板の電子部品内蔵部で、支持体８１と、当該支持体８１の表面に配された導体パターン８２と、当該導体パターン８２にはんだ８７を介して実装されている電子部品８４と、当該電子部品８４を導体パターン８２と接続しているはんだ８７と、当該導体パターン８２の周囲又は当該導体パターン８２上に配されたソルダーレジスト８３と、当該電子部品８４をプリント配線板Ｐ８内部に埋め込んでいる埋め込み樹脂８８と、で構成され、当該電子部品８４は、電子部品本体部８５と、当該電子部品本体部８５の両端各々に配された電極端子８６と、で構成され、当該ソルダーレジスト８３には、電極パッド（導体パターン）８２間の略中央において、当該ソルダーレジスト８３を分断するスリット（溝）８９が形成されている。
【００１０】
図８のように、電極パッド（導体パターン）８２間のソルダーレジスト８３にスリット８９が設けられている為、ソルダーレジスト８３にスリット８９を配していない場合と比較して、スリット間隙８０２への埋め込み樹脂８８の埋め込み性は向上するものの、図７に示した従来例の間隙７０１と同様に、はんだ８７の製造上の量のばらつきや電子部品８４の実装精度のばらつき等によって、非スリット間隙８０１を制御する事は出来ず、当該間隙８０１が狭く成り過ぎて、埋め込み樹脂８８に含有されているフィラーの中で比較的大きなフィラーの一部が間隙８０１に入り込めず、結果、電子部品８４の下に僅かなボイドが発生してしまうのが実状であった。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開２００４−１０３９８８号公報
【発明の概要】
【発明が解決しようとする課題】
【００１２】
本発明は、前述の問題と実状に鑑みて成されたもので、内層に電子部品を埋め込み樹脂で埋め込んだ部品内蔵型多層プリント配線板に於いて、内蔵した電子部品下の僅かなボイドの発生も抑制することができる部品内蔵型多層プリント配線板を提供することを課題とする。
【００１３】
本発明者は、当該課題を解決すべく種々研究を重ねた結果、内蔵された電子部品の電極端子の下部にスペーサを配すれば、極めて良い結果が得られることを見い出し、本発明を完成させた。
【課題を解決するための手段】
【００１４】
すなわち、本発明は、外部に２つ以上の電極端子を有する電子部品を、埋め込み樹脂で内層に埋め込んだ部品内蔵型多層プリント配線板に於いて、当該電子部品の電極端子の下部にスペーサが配されている事を特徴とする部品内蔵型多層プリント配線板により上記課題を解決したものである。
【００１５】
又、本発明は、外部に２つ以上の電極端子を有する電子部品を埋め込み樹脂で内層に埋め込む部品内蔵型多層プリント配線板に於いて、当該電子部品を実装する導体パターンを備え、かつ当該電子部品の電極端子の少なくとも一部と、当該導体パターンの少なくとも一部との間に、スペーサが配されている事を特徴とする部品内蔵型多層プリント配線板により上記課題を解決したものである。
【００１６】
本発明に於いて、前記スペーサは、表面が平坦であるものがより望ましい。
【００１７】
又、本発明に於いて、前記スペーサは、ソルダーレジスト上に配されているものがより望ましい。
【００１８】
又、本発明において、前記スペーサは、ソルダーレジストで形成されているのがより望ましい。
【発明の効果】
【００１９】
本発明によれば、部品実装パッドと、内蔵する電子部品の電極端子との間に一定の間隙を確保する為のスペーサが存在しているので、内蔵する電子部品の下に、埋めこみ樹脂が充填される為に必要な間隙の巾が確保され、結果として、電子部品下の僅かなボイドの発生も抑制可能な部品内蔵型多層プリント配線板を提供することができる。
【図面の簡単な説明】
【００２０】
【図１】本発明の部品内蔵型多層プリント配線板の第１の実施の形態を説明する為の概略断面構成図。
【図２】本発明の部品内蔵型多層プリント配線板の第２の実施の形態を説明する為の概略断面構成図。
【図３】本発明の部品内蔵型多層プリント配線板の第３の実施の形態を説明する為の概略断面構成図。
【図４】本発明の部品内蔵型多層プリント配線板の第４の実施の形態を説明する為の概略断面構成図。
【図５】本発明の部品内蔵型多層プリント配線板の第５の実施の形態を説明する為の概略断面構成図。
【図６】本発明の部品内蔵型多層プリント配線板の第６の実施の形態を説明する為の概略断面構成図。
【図７】従来のプリント配線板を説明する為の概略断面構成図。
【図８】別の従来のプリント配線板を説明する為の概略断面構成図。
【発明を実施するための形態】
【００２１】
本発明の第１の実施の形態を図１を用いて説明する。
【００２２】
図１は、本発明のプリント配線板の第１の実施の形態を説明する為の概略断面構成図であり、（ａ）は、内部に電子部品を有する部品内蔵型多層プリント配線板Ｐ１の概略断面構成図を、又（ｂ）は、（ａ）に示された部品内蔵型多層プリント配線板Ｐ１の電子部品内蔵部Ｐ１１を拡大し詳細化した概略断面構成図を示している。
【００２３】
図１に於いて、電子部品内蔵部Ｐ１１は支持体１と、当該支持体１の内部に電子部品４との接合面を露出して埋設された導体パターン２と、当該導体パターン２にはんだ７を介して実装されている電子部品４と、当該電子部品４を導体パターン２と接続しているはんだ７と、当該導体パターン２の周囲又は当該導体パターン２上に配されたソルダーレジスト３（１３１〜１３４）と、当該電子部品４を部品内蔵型多層プリント配線板Ｐ１内部に埋め込んでいる埋め込み樹脂８と、で構成され、当該電子部品４は、電子部品本体部５と、当該電子部品本体部５の両端各々に配された電極端子６と、で構成されている。
【００２４】
本実施の形態に於いて、ソルダーレジスト３は、配されている位置によってその役割が異なり、１３１及び１３２に位置するソルダーレジストは、本発明の構造上の特徴であるスペーサとして機能し、１３３、１３４、１３５に位置する各々のソルダーレジストは、ソルダーレジストの本来の機能であるマスクとして機能している。
【００２５】
図１（ｂ）に示すように、電子部品４の両端各々に配された電極端子６と導体パターン２との間に、スペーサとしてソルダーレジスト１３１及び１３２が配されている。当該スペーサとしてのソルダーレジスト１３１及び１３２の厚みは、当該電極端子６と当該導体パターン２とのはんだ実装に最低限必要な距離以上とするのが好ましい。
【００２６】
これにより、電子部品本体部５とマスクとしてのソルダーレジスト１３３との距離、すなわち間隙１０１の巾を広く形成することができる。
【００２７】
よって、はんだの製造上の量のばらつきや電子部品の実装精度のばらつき等があっても、従来のように間隙が狭く成り過ぎて、埋め込み樹脂に含有されているフィラーの中で比較的大きなフィラーの一部が間隙に入り込めず、電子部品の下にボイドを発生させるような事は無い。すなわち、当該スペーサとしてのソルダーレジスト１３１及び１３２によって、間隙１０１の巾が広く確保されているので、当該間隙１０１の中に埋め込み樹脂８が確実に充填され、僅かなボイドの発生も抑制し得る部品内蔵型多層プリント配線板を得る事が出来る。
【００２８】
尚、はんだの製造上の量のばらつきとは、例えば、印刷工法によるはんだ塗布工程に於いて、被塗布側（被印刷面）と成る基材表面の凹凸、反り、歪み等により、はんだマスクと被印刷面との間隔に、印刷位置によりばらつきが発生し、結果、同じ被印刷面の中でも場所によりはんだ塗布量が異なる等の現象を示す。
【００２９】
又、電子部品の実装精度のばらつきとは、例えば、チップマウンタの機械精度に依存した位置精度ばらつきで、設計上の実装位置に対して、縦横の２次元的なずれの他、片側の電極が他方に比べて浮き上がる等の３次元的なずれ等の現象を示す。
【００３０】
又、図１（ｂ）に示すように、スペーサとしてのソルダーレジスト１３１及び１３２の厚みが、マスクとしてのソルダーレジスト１３３の厚みと等しい場合、マスクとしてのソルダーレジスト１３３と、電子部品本体部５との距離、即ち間隙１０１の巾が、電極端子６の厚みと等しく成る為、電極端子６は、電子部品本体部５の表面より突出している事が望ましく、更には、当該電極端子６の厚みが、埋め込み樹脂８を充填するのに必要な間隙１０１の巾を形成し得る厚みとなっている事が望ましい。
【００３１】
具体的な電極端子６の厚みとしては、例えば、５μｍ以上であると、間隙１０１の巾も５μｍ以上と成り、一般的な埋め込み樹脂がボイド無く充填される。
【００３２】
尚、スペーサとしてのソルダーレジスト１３１及び１３２が、電子部品４が安定した配置を保持する為の支点を、電子部品４の電極端子６と接触する領域内に有しているようにする事で、電子部品４の配置時に、電子部品４が傾く事を防止し確実に配置出来、実装時の不具合を抑制出来る。
【００３３】
又、スペーサとしてのソルダーレジスト１３１及び１３２が、互いの厚みを等しくする事で、実装した電子部品４の傾きを防ぎ、確実な実装が成されると共に、間隙１０１の形状がいびつに成る事を回避し、従って、間隙１０１に埋め込み樹脂８による確実な充填が成され、結果、電子部品４の下の僅かなボイドの発生も抑制が可能と成る。
【００３４】
又、電子部品４の実装の際、スペーサとしてのソルダーレジスト１３１及び１３２が変形しない程度の適度な押し込み圧を掛ける事で、電子部品４への押し込み量を制御し、電子部品４が不用意に浮き上がる事を抑制出来、電子部品４の上層導体パターン（図示せず）との接触や、電子部品４の破壊等、昨今の部品内蔵型多層プリント配線板の更なる薄型化に伴う不具合を回避する事が出来る。
【００３５】
又、スペーサとしてのソルダーレジスト１３１及び１３２の厚みやマスクとしてのソルダーレジスト１３３の厚みを意図的に変える事で、間隙１０１の巾を調整、変更する事が可能と成る。
【００３６】
例えば、スペーサとしてのソルダーレジスト１３１及び１３２の厚みとマスクとしてのソルダーレジスト１３３の厚みが等しい場合、設計上、間隙１０１は電極端子６の厚みと等しい厚みと成るが、一定の誤差が生じてしまう時は、当該誤差による差分を吸収するように、スペーサとしてのソルダーレジスト１３１及び１３２の厚みか、マスクとしてのソルダーレジスト１３３の厚みか、又はその両方か、の何れかを調整する事で、材料や製造上の要因で発生する厚み誤差を吸収し、設計上の間隙１０１の巾を確実に確保して、本発明の目的である電子部品４の下の僅かなボイドの発生も抑制することができる。
【００３７】
又、別の例として、スペーサとしてのソルダーレジスト１３１及び１３２の厚みとマスクとしてのソルダーレジスト１３３の厚みに意図的に差を設けて、間隙１０１の巾を変更し、使用する埋め込み樹脂８に含有されているフィラーの径や形状に合せて最適な間隙１０１の巾を得る事で、部品内蔵型多層プリント配線板Ｐ１の薄型化と、電子部品４の下の僅かなボイドの発生抑制の両立が可能と成ると共に、高機能化やコスト削減等に伴う埋め込み樹脂の材料変更等にも対応が容易と成る。
【００３８】
又、スペーサとしてのソルダーレジスト１３１及び１３２の表面を平坦化した場合、電子部品４を配置する際、より安定した実装が可能と成り、間隙１０１内の巾のばらつきの発生を抑制出来る為、より確実な充填が成され、ボイドの発生を更に抑制出来る。
【００３９】
又、マスクとしてのソルダーレジスト１３３の表面をより平坦化し、埋め込み樹脂８の充填する際の樹脂流動の阻害要素を低減する事で、より確実な充填が成され、ボイドの発生を更に抑制出来る。
【００４０】
又、スペーサとしてのソルダーレジストは、図１のように各電極端子に対して１つずつに限定されたものではなく、電子部品実装時の安定性を高める等の理由で、数を増やしても構わない。
【００４１】
又、同様に、スペーサとしてのソルダーレジストは、特定の形状に限定されたものではなく、電子部品実装時の安定性を高める等の理由で、形状を変えても構わない。
【００４２】
次に、本発明の第２の実施の形態を図２を用いて説明する。
【００４３】
図２は、図１（ｂ）に示される電子部品内蔵部Ｐ１１を、第２の実施の形態の内容に合せて置き換えた図で、第１の実施の形態を説明する際に用いた図１（ｂ）の電子部品内蔵部Ｐ１１と、ソルダーレジストの部分を除いて略同じ構造である。
すなわち、図２に於いて、電子部品内蔵部Ｐ１２は、支持体２１と、当該支持体２１の内部に電子部品２４との接合面を露出して埋設された導体パターン２２と、当該導体パターン２２にはんだ２７を介して実装されている電子部品２４と、当該電子部品２４を導体パターン２２と接続しているはんだ２７と、当該導体パターン２２の周囲又は当該導体パターン２２上に配されたソルダーレジスト２３（２３４〜２３６）と、当該電子部品２４を部品内蔵型多層プリント配線板Ｐ１内部に埋め込んでいる埋め込み樹脂２８と、で構成され、当該電子部品２４は、電子部品本体部２５と、当該電子部品本体部２５の両端各々に配された電極端子２６と、で構成されている。
【００４４】
本実施の形態に於いて、ソルダーレジスト２３は、配されている位置によってその役割が異なり、２３４及び２３５に位置するソルダーレジストはマスクとして機能し、２３６に位置するソルダーレジストは、スペーサとしての機能とマスクとしての機能を兼ね備えており、第１の実施の形態を説明する際に用いた図１（ｂ）の電子部品内蔵部Ｐ１１とは、このソルダーレジストの構造に於いて異なる。
【００４５】
図２に示すように、電子部品２４は、両端各々に配された電極端子２６と導体パターン２２との間にソルダーレジスト２３６が配されている為、当該スペーサ兼マスクとしてのソルダーレジスト２３６の厚みは、当該電極端子２６と当該導体パターン２２とのはんだ実装に最低限必要な距離以上とするのが好ましい。これにより、電子部品本体部２５とスペーサ兼マスクとしてのソルダーレジスト２３６との距離、すなわち間隙２０１の巾を広く形成することができる。
【００４６】
更に、スペーサ兼マスクとしてのソルダーレジスト２３６は、電子部品２４の２つの部品実装パッド間を跨ぐ一体化された構造となっており、スペーサ機能と共にマスク機能を備えている為、第１の実施の形態を説明する際に用いた図１（ｂ）の電子部品内蔵部Ｐ１１と異なり、当該ソルダーレジスト２３６と電子部品２４との間隙２０１は、電子部品本体部２５と電極端子２６と当該ソルダーレジスト２３６とで囲われ、形状的に安定した間隙と成る。
【００４７】
これにより、間隙２０１は、埋め込み樹脂２８がより安定して充填される形状と成り、ボイドの発生を更に抑制出来る。
【００４８】
よって、はんだの製造上の量のばらつきや電子部品の実装精度のばらつき等があっても、当該スペーサ兼マスクとしてのソルダーレジスト２３６によって、間隙２０１の巾が広く確保され、且つ、埋め込み樹脂２８がより安定して充填される形状となっているので当該間隙２０１に、埋め込み樹脂２８が確実に充填され、僅かなボイドの発生も抑制した部品内蔵型多層プリント配線板が得られる。
【００４９】
尚、はんだの製造上の量のばらつきとは、例えば、印刷工法によるはんだ塗布工程に於いて、被塗布側（被印刷面）と成る基材表面の凹凸、反り、歪み等により、はんだマスクと被印刷面との間隔に、印刷位置によりばらつきが発生し、結果、同じ被印刷面の中でも場所によりはんだ塗布量が異なる等の現象を示す。
【００５０】
又、電子部品の実装精度のばらつきとは、例えば、チップマウンタの機械精度に依存した位置精度ばらつきで、設計上の実装位置に対して、縦横の２次元的なずれの他、片側の電極が他方に比べて浮き上がる等の３次元的なずれ等の現象を示す。
【００５１】
又、スペーサ兼マスクとしてのソルダーレジスト２３６の表面を平坦化した場合、電子部品２４を配置する際、より安定した実装が可能と成り、間隙２０１の巾のばらつきの発生を抑制出来ると共に、間隙２０１内に充填される埋め込み樹脂２８の樹脂流動阻害要素を低減出来る為、より確実な充填が成され、ボイドの発生を更に抑制出来る。
【００５２】
尚、図２に示すように、間隙２０１の巾が、電極端子２６の厚みと等しく成る為、電極端子２６は、電子部品本体部２５の表面より突出している事が望ましく、更には、当該電極端子２６の厚みが、埋め込み樹脂２８を充填するのに必要な間隙２０１の巾と等しくなっている事が望ましい。
【００５３】
具体的な電極端子２６の厚みとしては、例えば、５μｍ以上であると、間隙２０１の巾も５μｍ以上と成り、一般的な埋め込み樹脂がボイド無く充填される。
【００５４】
次に、本発明の第３の実施の形態を図３を用いて説明する。
【００５５】
図３は、図１（ｂ）に示される部品内蔵部Ｐ１１を、第３の実施の形態の内容に合せて置き換えた図で、第１の実施の形態を説明する際に用いた図１（ｂ）の電子部品内蔵部Ｐ１１と、導体パターンの構成位置とソルダーレジストの部分を除いて略同じ構造である。
すなわち、図３に於いて、電子部品内蔵部Ｐ１３は、支持体３１と、当該支持体３１上に配された導体パターン３２と、当該導体パターン３２にはんだ３７を介して実装されている電子部品３４と、当該電子部品３４を導体パターン３２と接続しているはんだ３７と、当該導体パターン３２の周囲又は当該導体パターン３２上に配されたソルダーレジスト３３（３３１〜３３５）と、当該電子部品３４を部品内蔵型多層プリント配線板Ｐ１内部に埋め込んでいる埋め込み樹脂３８と、で構成され、当該電子部品３４は、電子部品本体部３５と、当該電子部品本体部３５の両端各々に配された電極端子３６と、で構成されている。
【００５６】
本実施の形態に於いて、ソルダーレジスト３３は、スペーサとして機能するソルダーレジスト３３１及び３３２と、マスクとして機能するソルダーレジスト３３３、３３４、３３５で構成されている。
【００５７】
尚、導体パターンに関して、第１の実施の形態を説明する際に用いた図１（ｂ）の電子部品内蔵部Ｐ１１、及び、第２の実施の形態を説明する際に用いた図２の電子部品内蔵部Ｐ１２は、支持体の内部に電子部品との接合面を露出して埋設された導体パターンであり、所謂コアレス構造と呼ばれているのに対して、当該第３の実施の形態を説明する際に用いる図３の電子部品内蔵部Ｐ１３は、支持体の表面に導体パターンが配されている所謂コア構造である。
【００５８】
ところで、当該第３の実施の形態を説明する際に用いる図３の電子部品内蔵部Ｐ１３のように、部品実装面がコア構造である場合、通常の液状タイプのソルダーレジストを用いた製造方法では、導体パターンが、当該導体パターンの厚みの分だけ支持体３１から飛び出している為、当該導体パターンの凹凸にソルダーレジストが追従し、ソルダーレジストの表面を平坦化する事が難しい。
【００５９】
そこで、ソルダーレジスト３３として、カバーフィルム（図示しない）で保護されたドライフィルム形状のソルダーレジストを、真空ラミネータを用いて当該導体パターンの凹凸を有する支持体３１に熱圧着によって仮圧着し、次いで、平面ホットプレス機でプレス加工する事で、当該ソルダーレジスト３３の表面の平坦化が可能と成る。
【００６０】
又、ソルダーレジスト３３として、予め液状ソルダーレジストを当該導体パターンの凹凸を有する支持体３１に塗布して半硬化させ、次いで、離型フィルムを介して、平面ホットプレス機でプレス加工する方法を用いても良い。
【００６１】
図３に示すように、電子部品内蔵部Ｐ１３は、ソルダーレジスト３３の表面が平坦化されている為、はんだの製造上の量のばらつきや電子部品の実装精度のばらつき等があっても、当該スペーサとしてのソルダーレジスト３３１及び３３２によって、間隙３０１が必要巾以上に確実に確保され、且つ、当該巾が全体的に均一に一定であり、間隙３０１内の位置による巾のばらつきも無い為、当該間隙３０１に埋め込み樹脂３８が確実に充填され、僅かなボイドの発生も抑制した部品内蔵型多層プリント配線板が得られる。
【００６２】
尚、はんだの製造上の量のばらつきとは、例えば、印刷工法によるはんだ塗布工程に於いて、被塗布側（被印刷面）と成る基材表面の凹凸、反り、歪み等により、はんだマスクと被印刷面との間隔に、印刷位置によりばらつきが発生し、結果、同じ被印刷面の中でも場所によりはんだ塗布量が異なる等の現象を示す。
【００６３】
又、電子部品の実装精度のばらつきとは、例えば、チップマウンタの機械精度に依存した位置精度ばらつきで、設計上の実装位置に対して、縦横の２次元的なずれの他、片側の電極が他方に比べて浮き上がる等の３次元的なずれ等の現象を示す。
【００６４】
又、スペーサとしてのソルダーレジスト３３１及び３３２の表面を平坦化した場合、電子部品３４を配置する際、より安定した実装が可能と成り、間隙３０１内の巾のばらつきが発生する事を抑制出来る為、より確実な充填が成され、ボイドの発生を更に抑制出来る。
【００６５】
又、ソルダーレジスト３３３の表面をより平坦化し、埋め込み樹脂２８を充填する際の樹脂流動の阻害要素を低減する事で、より確実な充填が成され、ボイドの発生を更に抑制出来る。
【００６６】
又、スペーサとしてのソルダーレジストは、図３のように各電極端子１つに対して１つずつに限定されたものではなく、電子部品実装時の安定性を高める等の理由で、数を増やしても構わない。
【００６７】
又、同様に、スペーサとしてのソルダーレジストは、特定の形状に限定されたものではなく、電子部品実装時の安定性を高める等の理由で、形状を変えても構わない。
【００６８】
尚、図３に示すように、間隙３０１の巾が、電極端子３６の厚みと等しい場合、電極端子３６は、電子部品本体部３５の表面より突出している事が望ましく、更には、当該電極端子３６の厚みが、埋め込み樹脂３８を充填するのに必要な間隙３０１の巾と等しくなっている事が望ましい。
【００６９】
具体的な電極端子３６の厚みとしては、例えば、５μｍ以上であると、間隙３０１の巾も５μｍ以上と成り、一般的な埋め込み樹脂がボイド無く充填される。
【００７０】
次に、本発明の第４の実施の形態を図４を用いて説明する。
【００７１】
図４は、図１（ｂ）に示される電子部品内蔵部Ｐ１１を、第４の実施の形態の内容に合せて置き換えた図で、導体パターンの構成位置に関しては第３の実施の形態を説明する際に用いた図３の電子部品内蔵部Ｐ１３と略同じ構造であると共に、ソルダーレジストの構成に関しては第２の実施の形態を説明する際に用いた図２の電子部品内蔵部Ｐ１２と類似した構造である。
すなわち、図４に於いて、電子部品内蔵部Ｐ１４は、支持体４１と、当該支持体４１上に配された導体パターン４２と、当該導体パターン４２にはんだ４７を介して実装されている電子部品４４と、当該電子部品４４を導体パターン４２と接続しているはんだ４７と、当該導体パターン４２の周囲又は当該導体パターン４２上に配されたソルダーレジスト４３（４３４〜４３６）と、当該電子部品４４をプリント配線板Ｐ１内部に埋め込んでいる埋め込み樹脂４８と、で構成され、当該電子部品４４は、電子部品本体部４５と、当該電子部品本体部４５の両端各々に配された電極端子４６と、で構成されている。
【００７２】
本実施の形態に於いて、ソルダーレジスト４３は、配されている位置によってその役割が異なり、４３４及び４３５に位置するソルダーレジストはマスクとして機能し、４３６に位置するソルダーレジストは、スペーサとしての機能とマスクとしての機能を兼ね備えている。
【００７３】
導体パターン４２は、第３の実施の形態を説明する際に用いた図３の電子部品内蔵部Ｐ１３と同様に、支持体の表面に導体パターンが配されているコア構造である。
【００７４】
図４に示すように、電子部品４４は、両端各々に配された電極端子４６と導体パターン４２との間にソルダーレジスト４３６が配されている為、間隙４０１の大きさは一定の巾以上と成り、更に、ソルダーレジスト４３６は、電子部品４４の２つの部品実装パッド間を跨ぐ一体化された構造となっており、スペーサ兼マスクとして機能する為、間隙４０１は、電子部品本体部４５と電極端子４６とソルダーレジスト４３６とで囲われ、形状的に安定した間隙と成る。
【００７５】
よって、間隙４０１を有する電子部品内蔵部Ｐ１４は、埋め込み樹脂４８が間隙４０１に安定して充填され、はんだの製造上の量のばらつきや電子部品の実装精度のばらつき等があっても、僅かなボイドの発生も抑制した部品内蔵型多層プリント配線板が得られる。
【００７６】
尚、はんだの製造上の量のばらつきとは、例えば、印刷工法によるはんだ塗布工程に於いて、被塗布側（被印刷面）と成る基材表面の凹凸、反り、歪み等により、はんだマスクと被印刷面との間隔に、印刷位置によりばらつきが発生し、結果、同じ被印刷面の中でも場所によりはんだ塗布量が異なる等の現象を示す。
【００７７】
又、電子部品の実装精度のばらつきとは、例えば、チップマウンタの機械精度に依存した位置精度ばらつきで、設計上の実装位置に対して、縦横の２次元的なずれの他、片側の電極が他方に比べて浮き上がる等の３次元的なずれ等の現象を示す。
【００７８】
尚、前述の第３の実施の形態と同様に、ソルダーレジスト４３として、カバーフィルム（図示しない）で保護されたドライフィルム形状のソルダーレジストを、真空ラミネータを用いて当該導体パターンの凹凸を有する支持体４１に熱圧着によって仮圧着し、次いで、平面ホットプレス機でプレス加工する事で、当該ソルダーレジスト４３の表面の平坦化が可能と成る。
【００７９】
又、ソルダーレジスト４３として、予め液状ソルダーレジストを当該導体パターンの凹凸を有する支持体４１に塗布して半硬化させ、次いで、離型フィルムを介して、平面ホットプレス機でプレス加工する方法を用いても良い。
【００８０】
又、スペーサ兼マスクとしてのソルダーレジスト４３６の表面を平坦化した場合、電子部品４４を配置する際、より安定した実装が可能と成り、間隙４０１内の距離のばらつきの発生を抑制出来ると共に、間隙４０１内に充填される埋め込み樹脂４８の樹脂流動阻害要素を低減出来る為、より確実な充填が成され、ボイドの発生を更に抑制出来る。
【００８１】
尚、図４に示すように、間隙４０１の巾が、電極端子４６の厚みと等しく成る為、電極端子４６は、電子部品本体部４５の表面より突出している事が望ましく、更には、当該電極端子４６の厚みが、埋め込み樹脂４８を充填するのに必要な間隙４０１の巾と等しくなっている事が望ましい。
【００８２】
具体的な電極端子４６の厚みとしては、例えば、５μｍ以上であると、間隙４０１の巾も５μｍ以上と成り、一般的な埋め込み樹脂がボイド無く充填される。
【００８３】
次に、本発明の第５の実施の形態を図５を用いて説明する。
【００８４】
図５は、図１（ｂ）に示される電子部品内蔵部Ｐ１１を、第５の実施の形態の内容に合せて置き換えた図で、支持体５１と、当該支持体５１上に配された導体パターン５２と、当該導体パターン５２にはんだ５７を介して実装されている電子部品５４と、当該電子部品５４を導体パターン５２と接続しているはんだ５７と、当該導体パターン５２の周囲又は当該導体パターン５２上に配されたソルダーレジスト５３（５３１〜５３５）と、当該ソルダーレジスト５３上の一部に配されたスペーサ５３７及び５３８と、当該電子部品５４を部品内蔵型多層プリント配線板Ｐ１５内部に埋め込んでいる埋め込み樹脂５８と、で構成され、当該電子部品５４は、電子部品本体部５５と、当該電子部品本体部５５の両端各々に配された電極端子５６と、で構成されている。
【００８５】
本実施の形態に於いて、ソルダーレジスト５３は、配されている位置によってその役割が異なり、５３１及び５３２に位置するソルダーレジストは、スペーサとして機能し、５３３、５３４、５３５に位置する各々のソルダーレジストは、ソルダーレジストの本来の機能であるマスクとして機能している。
【００８６】
又、ソルダーレジスト５３１及び５３２上には各々、スペーサ５３７及び５３８が配されている。
【００８７】
第５実施の形態の特徴は、スペーサとしてのソルダーレジスト５３１及び５３２上に、スペーサ５３７及び５３８が配されており、当該スペーサ５３７及び５３８の２つを適正な厚みとする事で、間隙５０１の巾を大きくする事が出来、結果、使用する埋め込み樹脂５８に含有されているフィラーの径や形状に合せて最適な間隙５０１の巾が得られる事にある。
【００８８】
これにより、部品内蔵型多層プリント配線板の薄型化と、電子部品の下の僅かなボイドの発生抑制の両立が可能と成ると共に、高機能化等に伴う埋め込み樹脂の材料変更等にも対応が容易と成る。
【００８９】
尚、間隙５０１の巾を適正なものにするには、スペーサ５３７及び５３８の厚みのみを調整するに限定されず、スペーサとしてのソルダーレジスト５３１及び５３２の厚みを調整しても良く、又、スペーサ５３７及び５３８の厚みとスペーサとしてのソルダーレジスト５３１及び５３２の厚みの両方で調整しても良い。
【００９０】
又、スペーサとしてのソルダーレジスト５３１及び５３２を、マスクとしてのソルダーレジストである５３３、５３４、５３５と同時工程で配する場合は、スペーサ５３７及び５３８の厚みのみで調整する方が望ましい。
【００９１】
又、スペーサは、図５のように各電極端子１つに対して１つずつに限定されたものではなく、電子部品実装時の安定性を高める等の理由で、数を増やしても構わない。
【００９２】
又、同様に、スペーサは、特定の形状に限定されたものではなく、電子部品実装時の安定性を高める等の理由で、形状を変えても構わない。
【００９３】
又、スペーサは、当該スペーサとして要求される機能（適正な厚みである事、並びに、当該適正な厚みをプリント配線板製造工程に於いて保持出来る事、等）を満足しているものであれば、ソルダーレジスト（はんだをはじく）機能の有無を問わない。
【００９４】
又、スペーサは、樹脂であるか否かを問わず、金属等、樹脂以外のものであっても構わない。
【００９５】
尚、スペーサとして金属を用いる場合、スペーサとしての機能を保持する必要がある為、リフロー（はんだ溶融による電極端子と導体パターンとの接合工程）時でもリフローの熱で溶融しないものである必要が有る。
【００９６】
又、スペーサは、予め電子部品の電極端子に配しておく事も可能である。
【００９７】
又、スペーサは、スペーサ自体を電子部品の実装時に搭載する事も可能である。
【００９８】
尚、電子部品実装時でのスペーサの搭載方法に関しては、目的とする場所に適切に搭載出来ればその方法は問わないが、搭載精度の高い装置を用いる事が望ましい。
【００９９】
尚、当該第５の実施の形態としては、既に説明した第３の実施の形態及び第４の実施の形態と同様に、支持体の表面に導体パターンが配されている所謂コア構造であっても良く、その際は、ソルダーレジストとして、カバーフィルム（図示しない）で保護されたドライフィルム形状のソルダーレジストを、真空ラミネータを用いて当該導体パターンの凹凸を有する支持体に熱圧着によって仮圧着し、次いで、平面ホットプレス機でプレス加工する方法を用いても良く、又、ソルダーレジストとして、予め液状ソルダーレジストを当該導体パターンの凹凸を有する支持体に塗布して半硬化させ、次いで、離型フィルムを介して、平面ホットプレス機でプレス加工する方法を用いても良い。
【０１００】
又、スペーサ５３７及び５３８の表面を平坦化した場合、電子部品５４を配置する際、より安定した実装が可能と成る。
【０１０１】
尚、間隙５０１の巾が、電極端子５６の厚みと等しい場合、電極端子５６は、電子部品本体部５５の表面より突出している事が望ましく、更には、当該電極端子５６の厚みが、埋め込み樹脂５８を充填するのに必要な間隙５０１の巾と等しくなっている事が望ましい。
【０１０２】
具体的な電極端子５６の厚みとしては、例えば、５μｍ以上であると、間隙５０１の巾も５μｍ以上と成り、一般的な埋め込み樹脂がボイド無く充填される。
【０１０３】
次に、本発明の第６の実施の形態を図６を用いて説明する。
【０１０４】
図６は、図１（ｂ）に示される部品内蔵部Ｐ１１を、第６の実施の形態の内容に合せて置き換えた図で、支持体６１と、当該支持体６１上に配された導体パターン６２と、当該導体パターン６２にはんだ６７を介して実装されている電子部品６４と、当該電子部品６４を導体パターン６２と接続しているはんだ６７と、当該導体パターン６２の周囲又は当該導体パターン６２上に配されたソルダーレジスト６３（６３１〜６３２）と、当該電子部品６４を部品内蔵型多層プリント配線板Ｐ１内部に埋め込んでいる埋め込み樹脂６８と、で構成され、当該電子部品６４は、電子部品本体部６５と、当該電子部品本体部６５の両端各々に配された電極端子６６と、で構成されている。
【０１０５】
本実施の形態に於いては、ソルダーレジスト６３が開口された実装パッド内部に、ソルダーレジスト６３を配する工程とは異なる工程で配されたスペーサ６３１及び６３２が配されている。
【０１０６】
第６実施の形態の特徴は、ソルダーレジスト６３が開口された実装パッド上に、ソルダーレジスト６３を配する工程とは異なる工程で配されたスペーサ６３１及び６３２が配されている事であり、スペーサ６３１及び６３２の２つを適正な厚みとする事で、開口部６０１の巾を大きくも小さくも自在に変化させる事が出来、結果、使用する埋め込み樹脂６８に含有されているフィラーの径や形状に合せて最適な間隙６０１の巾が得られる。
【０１０７】
これにより、部品内蔵型多層プリント配線板の薄型化と、電子部品の下の僅かなボイドの発生抑制の両立が可能と成ると共に、高機能化等に伴う埋め込み樹脂の材料変更等にも更に幅広い対応が可能と成る。
【０１０８】
ここで、スペーサ６３１及び６３２は、当該スペーサとして要求される機能（適正な厚みである事、並びに、当該適正な厚みをプリント配線板製造工程に於いて保持出来る事、等）を満足しているものであれば、ソルダーレジスト（はんだをはじく）機能の有無を問わない。
【０１０９】
又、スペーサ６３１及び６３２は、樹脂であるか否かを問わず、金属等、樹脂以外のものであっても構わない。
【０１１０】
尚、スペーサ６３１及び６３２として金属を用いる場合、スペーサとしての機能を保持する必要がある為、リフロー（はんだ溶融による電極端子と導体パターンとの接合工程）時でもリフローの熱で溶融しないものである必要が有るが、スペーサ６３１及び６３２に溶融しない金属を用いれば、当該金属の粒子が極めて均一な厚みを作り出すので、間隙６０１の巾精度をより向上させる事が出来る。
【０１１１】
例えば、図６に於いて、スペーサ６３１と６３２として、粒径が調整されリフロー時の熱で溶解しない金属粒子を含むはんだ材を用いれば、電子部品６４を実装した際にも金属粒子が変形を起こし難い為、スペーサ（高さ調整の機能を有するもの）としての精度を向上させる事が出来、結果、間隙６０１の巾精度を向上させる事が可能と成る。
【０１１２】
又、スペーサ６３１と６３２に、粒径が調整されリフロー時の熱で溶解しない金属粒子を含むはんだ材を用いれば、非金属性のもの（導電性の無いもの）を用いた場合と比較して、導体パターン６２と電極端子６６との間の金属比率が上がり、結果、導通性を向上させる事が可能と成る。
【０１１３】
又、スペーサは、予め電子部品の電極端子に配しておく事も可能である。
【０１１４】
又、スペーサは、スペーサ自体を電子部品の実装時に実装パッドに搭載する事も可能である。
【０１１５】
尚、電子部品実装時でのスペーサの搭載方法に関しては、目的とする場所に適切に搭載出来ればその方法は問わないが、搭載精度の高い装置を用いる事が望ましい。
【０１１６】
尚、スペーサは、図６のように２つ（各電極端子１つに対して１つずつ）に限定されたものではなく、電子部品実装時の安定性を高める等の理由で、数を増やしても構わない。
【０１１７】
又、同様に、スペーサは、特定の形状に限定されたものではなく、電子部品実装時の安定性を高める等の理由で、形状を変えても構わない。
【０１１８】
尚、当該第６の実施の形態としては、既に説明した第３の実施の形態及び第４の実施の形態と同様に、支持体の表面に導体パターンが配されている所謂コア構造であっても良い。
【０１１９】
又、スペーサ６３１と６３２の表面を平坦化した場合、電子部品６４を配置する際、より安定した実装が可能と成る。
【０１２０】
尚、図６に示すように、スペーサ６３１及び６３２の厚みが、ソルダーレジスト６３の厚みと等しい場合、ソルダーレジスト６３と、電子部品本体部６５との距離、即ち間隙６０１の巾が、電極端子６６の厚みと等しく成る為、電極端子６６は、電子部品本体部６５の表面より突出している事が望ましく、更には、当該電極端子６６の厚みが、埋め込み樹脂７８を充填するのに必要な間隙６０１巾を形成し得る厚みとなっている事が望ましい。
【０１２１】
具体的な電極端子６６の厚みとしては、例えば、５μｍ以上であると、間隙６０１の巾も５μｍ以上と成り、一般的な埋め込み樹脂がボイド無く充填される。
【０１２２】
尚、前述の６つの実施の形態の説明で用いた電子部品とは、例えば、表面実装タイプで一般に２つの電極を有する受動部品（抵抗器、コンデンサ、インダクタ、等）の他、シリコンウェハ上に機能体（回路）を有するベアチップや当該ベアチップを樹脂封止したモールドＩＣパッケージ等、外部に２つ以上の電極端子を有する電子部品全般を指し、本稿に記載した名称や説明内容及び図面により、その範囲や種類を限定されたものではない。
【０１２３】
本発明を説明するに当たって、前述の６つの実施の形態を例として説明したが、本発明の構成はこれらの限りでなく、又、これらの例により何ら制限されるものではなく、本発明の範囲内で種々の変更が可能である。
【実施例】
【０１２４】
以下、実施例、比較例、試験例を挙げて更に説明する。
【０１２５】
実施例１
先ず、銅箔を用意し、スペーサ兼マスクとしてのソルダーレジスト（ＰＳＲ４０００ ＡＵＳ３２０：太陽インキ社製）を塗布した後、露光、現像、硬化し、実装パッドを形成した。
【０１２６】
次に、積層セラミックコンデンサ（ＧＲＭ１５５２Ｃ１Ｈ３３０ＪＡ０１：村田製作所社製）を使用し、接続材料にはんだ（Ｍ−７０５−ＢＫＣ１０：千住金属社製）を用いて、実装を行った。
【０１２７】
次に、平均粒径が０．５〜１．０μｍのフィラーを含有したＦＲ−４相当の埋め込み樹脂材料を用いて、高温真空積層プレスを行った。
【０１２８】
次に、貫通穴あけ、めっき、回路形成を行い、積層前処理を行った。
【０１２９】
次に、ビルドアップ材を用いて積層を再び行い、レーザ穴加工、めっき、回路形成、ソルダーレジストを塗布し、図２に示す電子部品内蔵部を有する部品内蔵型多層プリント配線板を得た。尚、得られたプリント配線板は、長さ方向で電極端子の３０％（０．０６ｍｍ）がスペーサで保持され、幅方向では電極端子に対して両端で１３％（０．０５ｍｍ）ずつ保持されるものであった。
【０１３０】
比較例１
電極端子の下部にスペーサとしてのソルダーレジストを塗布しなかった以外は実施例１と同様にして、図８に示す電子部品内蔵部を有する部品内蔵型多層プリント配線板を得た。
【０１３１】
試験例１
実施例１で得られたプリント配線板の電子部品とソルダーレジストとの断面間隙を測定したところ、その巾は１４．８〜１７．１μｍの範囲であった。
他方、比較例１で得られたプリント配線板の電子部品とソルダーレジストとの断面間隙を測定したところ、その巾は０．０〜２２．７μｍの範囲であった。
以上より、本発明によれば当該間隙を広く均等に確保できることが確認できた。
【０１３２】
試験例２
実施例１で得られたプリント配線板の電子部品下の断面を９９のポイントで観察したところ、ボイド数は０であり、ボイドの発生がないことが確認できた。
他方、比較例１で得られたプリント配線板の電子部品下の断面を同様に観察したところ、ボイド数は８であった。
以上より、本発明によれば樹脂流動性が向上し、内蔵した部品下の僅かなボイドの発生も抑制できることが確認出来た。
【符号の説明】
【０１３３】
１，２１，３１，４１，５１，６１，７１，８１：支持体
２，２２，３２，４２，５２，６２，７２，８２：導体パターン
３，２３，３３，４３，５３，６３，７３，８３：ソルダーレジスト
４，２４，３４，４４，５４，６４，７４，８４：電子部品
５，２５，３５，４５，５５，６５，７５，８５：電子部品本体部
６，２６，３６，４６，５６，６６，７６，８６：電極端子
７，２７，３７，４７，５７，６７，７７，８７：はんだ
８，２８，３８，４８，５８，６８，７８，８８：埋め込み樹脂
１０１，２０１，３０１，４０１，５０１，６０１，７０１，８０１：間隙
１３１，１３２，３３１，３３２，５３１，５３２：スペーサとしてのソルダーレジスト
１３３，１３４，１３５，２３４，２３５，３３３，３３４，３３５，４３４，４３５，５３３，５３４，５３５：マスクとしてのソルダーレジスト
２３６，４３６：スペーサ兼マスクとしてのソルダーレジスト
５３７，５３８，７３１，７３２：スペーサ
８０１：非スリット間隙
８０２：スリット間隙
８９：スリット
Ｐ１：プリント配線板
Ｐ１１，Ｐ１２，Ｐ１３，Ｐ１４，Ｐ１５，Ｐ１６，Ｐ７，Ｐ８：電子部品内蔵部
【技術分野】
【０００１】
本発明は、内層に電子部品を埋め込み樹脂で埋め込んだ部品内蔵型多層プリント配線板、特に、当該電子部品の埋め込み性向上を図った部品内蔵型多層プリント配線板に関する。
【背景技術】
【０００２】
近年の電子機器のスリム化に伴い、内層に電子部品を埋め込んだ部品内蔵型多層プリント配線板へのニーズが高まりつつあるが、電子部品を内蔵する際に当該電子部品下に埋め込み樹脂が入り込まずボイド（内層内の樹脂が無い空隙）が発生する場合があった。
【０００３】
内層に電子部品を埋め込んだ部品内蔵基板の電子部品下にボイドが存在すると、表面実装の際、リフローの熱により、内蔵された部品のはんだを再溶融させ、ボイドを伝ってショートを引き起こすという問題があった。
【０００４】
又、僅かなボイドは、リフロー時の熱で体積が膨張し、ボイドを起因に電子部品と埋め込み樹脂との層間剥離を引き起こすなど、基板信頼性に影響を与えていた。
【０００５】
図７に、従来例の１つを示す。
【０００６】
図７に於いて、Ｐ７は部品内蔵型多層プリント配線板の電子部品内蔵部で、支持体７１と、当該支持体７１の表面に配された導体パターン７２と、当該導体パターン７２にはんだ７７を介して実装されている電子部品７４と、当該電子部品７４を導体パターン７２と接続しているはんだ７７と、当該導体パターン７２の周囲又は当該導体パターン７２上に配されたソルダーレジスト７３と、当該電子部品７４をプリント配線板Ｐ７内部に埋め込んでいる埋め込み樹脂７８と、で構成され、当該電子部品７４は、電子部品本体部７５と、当該電子部品本体部７５の両端各々に配された電極端子７６と、で構成されている。
【０００７】
図７に於いて、ソルダーレジスト７３は、導体パターン７２上の一部又は全部に開口部を設け、部品実装パッド（フットプリント）を設けると共に、当該開口部以外の領域をはんだ７７から保護する役割を成しているが、はんだ７７の製造上の量のばらつきや電子部品７４の実装精度のばらつき等によって、電子部品本体部７５とソルダーレジスト７３との間隙７０１を制御する事は出来ず、当該間隙７０１が狭く成り過ぎて、埋め込み樹脂７８に含有されているフィラーの中で比較的大きなフィラーの一部が間隙７０１に入り込めず、結果、電子部品７４の下にボイドを発生させていた。
【０００８】
そこで、図８に示すような方法（例えば特許文献１）が提案されている。
【０００９】
図８に於いて、Ｐ８は部品内蔵型多層プリント配線板の電子部品内蔵部で、支持体８１と、当該支持体８１の表面に配された導体パターン８２と、当該導体パターン８２にはんだ８７を介して実装されている電子部品８４と、当該電子部品８４を導体パターン８２と接続しているはんだ８７と、当該導体パターン８２の周囲又は当該導体パターン８２上に配されたソルダーレジスト８３と、当該電子部品８４をプリント配線板Ｐ８内部に埋め込んでいる埋め込み樹脂８８と、で構成され、当該電子部品８４は、電子部品本体部８５と、当該電子部品本体部８５の両端各々に配された電極端子８６と、で構成され、当該ソルダーレジスト８３には、電極パッド（導体パターン）８２間の略中央において、当該ソルダーレジスト８３を分断するスリット（溝）８９が形成されている。
【００１０】
図８のように、電極パッド（導体パターン）８２間のソルダーレジスト８３にスリット８９が設けられている為、ソルダーレジスト８３にスリット８９を配していない場合と比較して、スリット間隙８０２への埋め込み樹脂８８の埋め込み性は向上するものの、図７に示した従来例の間隙７０１と同様に、はんだ８７の製造上の量のばらつきや電子部品８４の実装精度のばらつき等によって、非スリット間隙８０１を制御する事は出来ず、当該間隙８０１が狭く成り過ぎて、埋め込み樹脂８８に含有されているフィラーの中で比較的大きなフィラーの一部が間隙８０１に入り込めず、結果、電子部品８４の下に僅かなボイドが発生してしまうのが実状であった。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開２００４−１０３９８８号公報
【発明の概要】
【発明が解決しようとする課題】
【００１２】
本発明は、前述の問題と実状に鑑みて成されたもので、内層に電子部品を埋め込み樹脂で埋め込んだ部品内蔵型多層プリント配線板に於いて、内蔵した電子部品下の僅かなボイドの発生も抑制することができる部品内蔵型多層プリント配線板を提供することを課題とする。
【００１３】
本発明者は、当該課題を解決すべく種々研究を重ねた結果、内蔵された電子部品の電極端子の下部にスペーサを配すれば、極めて良い結果が得られることを見い出し、本発明を完成させた。
【課題を解決するための手段】
【００１４】
すなわち、本発明は、外部に２つ以上の電極端子を有する電子部品を、埋め込み樹脂で内層に埋め込んだ部品内蔵型多層プリント配線板に於いて、当該電子部品の電極端子の下部にスペーサが配されている事を特徴とする部品内蔵型多層プリント配線板により上記課題を解決したものである。
【００１５】
又、本発明は、外部に２つ以上の電極端子を有する電子部品を埋め込み樹脂で内層に埋め込む部品内蔵型多層プリント配線板に於いて、当該電子部品を実装する導体パターンを備え、かつ当該電子部品の電極端子の少なくとも一部と、当該導体パターンの少なくとも一部との間に、スペーサが配されている事を特徴とする部品内蔵型多層プリント配線板により上記課題を解決したものである。
【００１６】
本発明に於いて、前記スペーサは、表面が平坦であるものがより望ましい。
【００１７】
又、本発明に於いて、前記スペーサは、ソルダーレジスト上に配されているものがより望ましい。
【００１８】
又、本発明において、前記スペーサは、ソルダーレジストで形成されているのがより望ましい。
【発明の効果】
【００１９】
本発明によれば、部品実装パッドと、内蔵する電子部品の電極端子との間に一定の間隙を確保する為のスペーサが存在しているので、内蔵する電子部品の下に、埋めこみ樹脂が充填される為に必要な間隙の巾が確保され、結果として、電子部品下の僅かなボイドの発生も抑制可能な部品内蔵型多層プリント配線板を提供することができる。
【図面の簡単な説明】
【００２０】
【図１】本発明の部品内蔵型多層プリント配線板の第１の実施の形態を説明する為の概略断面構成図。
【図２】本発明の部品内蔵型多層プリント配線板の第２の実施の形態を説明する為の概略断面構成図。
【図３】本発明の部品内蔵型多層プリント配線板の第３の実施の形態を説明する為の概略断面構成図。
【図４】本発明の部品内蔵型多層プリント配線板の第４の実施の形態を説明する為の概略断面構成図。
【図５】本発明の部品内蔵型多層プリント配線板の第５の実施の形態を説明する為の概略断面構成図。
【図６】本発明の部品内蔵型多層プリント配線板の第６の実施の形態を説明する為の概略断面構成図。
【図７】従来のプリント配線板を説明する為の概略断面構成図。
【図８】別の従来のプリント配線板を説明する為の概略断面構成図。
【発明を実施するための形態】
【００２１】
本発明の第１の実施の形態を図１を用いて説明する。
【００２２】
図１は、本発明のプリント配線板の第１の実施の形態を説明する為の概略断面構成図であり、（ａ）は、内部に電子部品を有する部品内蔵型多層プリント配線板Ｐ１の概略断面構成図を、又（ｂ）は、（ａ）に示された部品内蔵型多層プリント配線板Ｐ１の電子部品内蔵部Ｐ１１を拡大し詳細化した概略断面構成図を示している。
【００２３】
図１に於いて、電子部品内蔵部Ｐ１１は支持体１と、当該支持体１の内部に電子部品４との接合面を露出して埋設された導体パターン２と、当該導体パターン２にはんだ７を介して実装されている電子部品４と、当該電子部品４を導体パターン２と接続しているはんだ７と、当該導体パターン２の周囲又は当該導体パターン２上に配されたソルダーレジスト３（１３１〜１３４）と、当該電子部品４を部品内蔵型多層プリント配線板Ｐ１内部に埋め込んでいる埋め込み樹脂８と、で構成され、当該電子部品４は、電子部品本体部５と、当該電子部品本体部５の両端各々に配された電極端子６と、で構成されている。
【００２４】
本実施の形態に於いて、ソルダーレジスト３は、配されている位置によってその役割が異なり、１３１及び１３２に位置するソルダーレジストは、本発明の構造上の特徴であるスペーサとして機能し、１３３、１３４、１３５に位置する各々のソルダーレジストは、ソルダーレジストの本来の機能であるマスクとして機能している。
【００２５】
図１（ｂ）に示すように、電子部品４の両端各々に配された電極端子６と導体パターン２との間に、スペーサとしてソルダーレジスト１３１及び１３２が配されている。当該スペーサとしてのソルダーレジスト１３１及び１３２の厚みは、当該電極端子６と当該導体パターン２とのはんだ実装に最低限必要な距離以上とするのが好ましい。
【００２６】
これにより、電子部品本体部５とマスクとしてのソルダーレジスト１３３との距離、すなわち間隙１０１の巾を広く形成することができる。
【００２７】
よって、はんだの製造上の量のばらつきや電子部品の実装精度のばらつき等があっても、従来のように間隙が狭く成り過ぎて、埋め込み樹脂に含有されているフィラーの中で比較的大きなフィラーの一部が間隙に入り込めず、電子部品の下にボイドを発生させるような事は無い。すなわち、当該スペーサとしてのソルダーレジスト１３１及び１３２によって、間隙１０１の巾が広く確保されているので、当該間隙１０１の中に埋め込み樹脂８が確実に充填され、僅かなボイドの発生も抑制し得る部品内蔵型多層プリント配線板を得る事が出来る。
【００２８】
尚、はんだの製造上の量のばらつきとは、例えば、印刷工法によるはんだ塗布工程に於いて、被塗布側（被印刷面）と成る基材表面の凹凸、反り、歪み等により、はんだマスクと被印刷面との間隔に、印刷位置によりばらつきが発生し、結果、同じ被印刷面の中でも場所によりはんだ塗布量が異なる等の現象を示す。
【００２９】
又、電子部品の実装精度のばらつきとは、例えば、チップマウンタの機械精度に依存した位置精度ばらつきで、設計上の実装位置に対して、縦横の２次元的なずれの他、片側の電極が他方に比べて浮き上がる等の３次元的なずれ等の現象を示す。
【００３０】
又、図１（ｂ）に示すように、スペーサとしてのソルダーレジスト１３１及び１３２の厚みが、マスクとしてのソルダーレジスト１３３の厚みと等しい場合、マスクとしてのソルダーレジスト１３３と、電子部品本体部５との距離、即ち間隙１０１の巾が、電極端子６の厚みと等しく成る為、電極端子６は、電子部品本体部５の表面より突出している事が望ましく、更には、当該電極端子６の厚みが、埋め込み樹脂８を充填するのに必要な間隙１０１の巾を形成し得る厚みとなっている事が望ましい。
【００３１】
具体的な電極端子６の厚みとしては、例えば、５μｍ以上であると、間隙１０１の巾も５μｍ以上と成り、一般的な埋め込み樹脂がボイド無く充填される。
【００３２】
尚、スペーサとしてのソルダーレジスト１３１及び１３２が、電子部品４が安定した配置を保持する為の支点を、電子部品４の電極端子６と接触する領域内に有しているようにする事で、電子部品４の配置時に、電子部品４が傾く事を防止し確実に配置出来、実装時の不具合を抑制出来る。
【００３３】
又、スペーサとしてのソルダーレジスト１３１及び１３２が、互いの厚みを等しくする事で、実装した電子部品４の傾きを防ぎ、確実な実装が成されると共に、間隙１０１の形状がいびつに成る事を回避し、従って、間隙１０１に埋め込み樹脂８による確実な充填が成され、結果、電子部品４の下の僅かなボイドの発生も抑制が可能と成る。
【００３４】
又、電子部品４の実装の際、スペーサとしてのソルダーレジスト１３１及び１３２が変形しない程度の適度な押し込み圧を掛ける事で、電子部品４への押し込み量を制御し、電子部品４が不用意に浮き上がる事を抑制出来、電子部品４の上層導体パターン（図示せず）との接触や、電子部品４の破壊等、昨今の部品内蔵型多層プリント配線板の更なる薄型化に伴う不具合を回避する事が出来る。
【００３５】
又、スペーサとしてのソルダーレジスト１３１及び１３２の厚みやマスクとしてのソルダーレジスト１３３の厚みを意図的に変える事で、間隙１０１の巾を調整、変更する事が可能と成る。
【００３６】
例えば、スペーサとしてのソルダーレジスト１３１及び１３２の厚みとマスクとしてのソルダーレジスト１３３の厚みが等しい場合、設計上、間隙１０１は電極端子６の厚みと等しい厚みと成るが、一定の誤差が生じてしまう時は、当該誤差による差分を吸収するように、スペーサとしてのソルダーレジスト１３１及び１３２の厚みか、マスクとしてのソルダーレジスト１３３の厚みか、又はその両方か、の何れかを調整する事で、材料や製造上の要因で発生する厚み誤差を吸収し、設計上の間隙１０１の巾を確実に確保して、本発明の目的である電子部品４の下の僅かなボイドの発生も抑制することができる。
【００３７】
又、別の例として、スペーサとしてのソルダーレジスト１３１及び１３２の厚みとマスクとしてのソルダーレジスト１３３の厚みに意図的に差を設けて、間隙１０１の巾を変更し、使用する埋め込み樹脂８に含有されているフィラーの径や形状に合せて最適な間隙１０１の巾を得る事で、部品内蔵型多層プリント配線板Ｐ１の薄型化と、電子部品４の下の僅かなボイドの発生抑制の両立が可能と成ると共に、高機能化やコスト削減等に伴う埋め込み樹脂の材料変更等にも対応が容易と成る。
【００３８】
又、スペーサとしてのソルダーレジスト１３１及び１３２の表面を平坦化した場合、電子部品４を配置する際、より安定した実装が可能と成り、間隙１０１内の巾のばらつきの発生を抑制出来る為、より確実な充填が成され、ボイドの発生を更に抑制出来る。
【００３９】
又、マスクとしてのソルダーレジスト１３３の表面をより平坦化し、埋め込み樹脂８の充填する際の樹脂流動の阻害要素を低減する事で、より確実な充填が成され、ボイドの発生を更に抑制出来る。
【００４０】
又、スペーサとしてのソルダーレジストは、図１のように各電極端子に対して１つずつに限定されたものではなく、電子部品実装時の安定性を高める等の理由で、数を増やしても構わない。
【００４１】
又、同様に、スペーサとしてのソルダーレジストは、特定の形状に限定されたものではなく、電子部品実装時の安定性を高める等の理由で、形状を変えても構わない。
【００４２】
次に、本発明の第２の実施の形態を図２を用いて説明する。
【００４３】
図２は、図１（ｂ）に示される電子部品内蔵部Ｐ１１を、第２の実施の形態の内容に合せて置き換えた図で、第１の実施の形態を説明する際に用いた図１（ｂ）の電子部品内蔵部Ｐ１１と、ソルダーレジストの部分を除いて略同じ構造である。
すなわち、図２に於いて、電子部品内蔵部Ｐ１２は、支持体２１と、当該支持体２１の内部に電子部品２４との接合面を露出して埋設された導体パターン２２と、当該導体パターン２２にはんだ２７を介して実装されている電子部品２４と、当該電子部品２４を導体パターン２２と接続しているはんだ２７と、当該導体パターン２２の周囲又は当該導体パターン２２上に配されたソルダーレジスト２３（２３４〜２３６）と、当該電子部品２４を部品内蔵型多層プリント配線板Ｐ１内部に埋め込んでいる埋め込み樹脂２８と、で構成され、当該電子部品２４は、電子部品本体部２５と、当該電子部品本体部２５の両端各々に配された電極端子２６と、で構成されている。
【００４４】
本実施の形態に於いて、ソルダーレジスト２３は、配されている位置によってその役割が異なり、２３４及び２３５に位置するソルダーレジストはマスクとして機能し、２３６に位置するソルダーレジストは、スペーサとしての機能とマスクとしての機能を兼ね備えており、第１の実施の形態を説明する際に用いた図１（ｂ）の電子部品内蔵部Ｐ１１とは、このソルダーレジストの構造に於いて異なる。
【００４５】
図２に示すように、電子部品２４は、両端各々に配された電極端子２６と導体パターン２２との間にソルダーレジスト２３６が配されている為、当該スペーサ兼マスクとしてのソルダーレジスト２３６の厚みは、当該電極端子２６と当該導体パターン２２とのはんだ実装に最低限必要な距離以上とするのが好ましい。これにより、電子部品本体部２５とスペーサ兼マスクとしてのソルダーレジスト２３６との距離、すなわち間隙２０１の巾を広く形成することができる。
【００４６】
更に、スペーサ兼マスクとしてのソルダーレジスト２３６は、電子部品２４の２つの部品実装パッド間を跨ぐ一体化された構造となっており、スペーサ機能と共にマスク機能を備えている為、第１の実施の形態を説明する際に用いた図１（ｂ）の電子部品内蔵部Ｐ１１と異なり、当該ソルダーレジスト２３６と電子部品２４との間隙２０１は、電子部品本体部２５と電極端子２６と当該ソルダーレジスト２３６とで囲われ、形状的に安定した間隙と成る。
【００４７】
これにより、間隙２０１は、埋め込み樹脂２８がより安定して充填される形状と成り、ボイドの発生を更に抑制出来る。
【００４８】
よって、はんだの製造上の量のばらつきや電子部品の実装精度のばらつき等があっても、当該スペーサ兼マスクとしてのソルダーレジスト２３６によって、間隙２０１の巾が広く確保され、且つ、埋め込み樹脂２８がより安定して充填される形状となっているので当該間隙２０１に、埋め込み樹脂２８が確実に充填され、僅かなボイドの発生も抑制した部品内蔵型多層プリント配線板が得られる。
【００４９】
尚、はんだの製造上の量のばらつきとは、例えば、印刷工法によるはんだ塗布工程に於いて、被塗布側（被印刷面）と成る基材表面の凹凸、反り、歪み等により、はんだマスクと被印刷面との間隔に、印刷位置によりばらつきが発生し、結果、同じ被印刷面の中でも場所によりはんだ塗布量が異なる等の現象を示す。
【００５０】
又、電子部品の実装精度のばらつきとは、例えば、チップマウンタの機械精度に依存した位置精度ばらつきで、設計上の実装位置に対して、縦横の２次元的なずれの他、片側の電極が他方に比べて浮き上がる等の３次元的なずれ等の現象を示す。
【００５１】
又、スペーサ兼マスクとしてのソルダーレジスト２３６の表面を平坦化した場合、電子部品２４を配置する際、より安定した実装が可能と成り、間隙２０１の巾のばらつきの発生を抑制出来ると共に、間隙２０１内に充填される埋め込み樹脂２８の樹脂流動阻害要素を低減出来る為、より確実な充填が成され、ボイドの発生を更に抑制出来る。
【００５２】
尚、図２に示すように、間隙２０１の巾が、電極端子２６の厚みと等しく成る為、電極端子２６は、電子部品本体部２５の表面より突出している事が望ましく、更には、当該電極端子２６の厚みが、埋め込み樹脂２８を充填するのに必要な間隙２０１の巾と等しくなっている事が望ましい。
【００５３】
具体的な電極端子２６の厚みとしては、例えば、５μｍ以上であると、間隙２０１の巾も５μｍ以上と成り、一般的な埋め込み樹脂がボイド無く充填される。
【００５４】
次に、本発明の第３の実施の形態を図３を用いて説明する。
【００５５】
図３は、図１（ｂ）に示される部品内蔵部Ｐ１１を、第３の実施の形態の内容に合せて置き換えた図で、第１の実施の形態を説明する際に用いた図１（ｂ）の電子部品内蔵部Ｐ１１と、導体パターンの構成位置とソルダーレジストの部分を除いて略同じ構造である。
すなわち、図３に於いて、電子部品内蔵部Ｐ１３は、支持体３１と、当該支持体３１上に配された導体パターン３２と、当該導体パターン３２にはんだ３７を介して実装されている電子部品３４と、当該電子部品３４を導体パターン３２と接続しているはんだ３７と、当該導体パターン３２の周囲又は当該導体パターン３２上に配されたソルダーレジスト３３（３３１〜３３５）と、当該電子部品３４を部品内蔵型多層プリント配線板Ｐ１内部に埋め込んでいる埋め込み樹脂３８と、で構成され、当該電子部品３４は、電子部品本体部３５と、当該電子部品本体部３５の両端各々に配された電極端子３６と、で構成されている。
【００５６】
本実施の形態に於いて、ソルダーレジスト３３は、スペーサとして機能するソルダーレジスト３３１及び３３２と、マスクとして機能するソルダーレジスト３３３、３３４、３３５で構成されている。
【００５７】
尚、導体パターンに関して、第１の実施の形態を説明する際に用いた図１（ｂ）の電子部品内蔵部Ｐ１１、及び、第２の実施の形態を説明する際に用いた図２の電子部品内蔵部Ｐ１２は、支持体の内部に電子部品との接合面を露出して埋設された導体パターンであり、所謂コアレス構造と呼ばれているのに対して、当該第３の実施の形態を説明する際に用いる図３の電子部品内蔵部Ｐ１３は、支持体の表面に導体パターンが配されている所謂コア構造である。
【００５８】
ところで、当該第３の実施の形態を説明する際に用いる図３の電子部品内蔵部Ｐ１３のように、部品実装面がコア構造である場合、通常の液状タイプのソルダーレジストを用いた製造方法では、導体パターンが、当該導体パターンの厚みの分だけ支持体３１から飛び出している為、当該導体パターンの凹凸にソルダーレジストが追従し、ソルダーレジストの表面を平坦化する事が難しい。
【００５９】
そこで、ソルダーレジスト３３として、カバーフィルム（図示しない）で保護されたドライフィルム形状のソルダーレジストを、真空ラミネータを用いて当該導体パターンの凹凸を有する支持体３１に熱圧着によって仮圧着し、次いで、平面ホットプレス機でプレス加工する事で、当該ソルダーレジスト３３の表面の平坦化が可能と成る。
【００６０】
又、ソルダーレジスト３３として、予め液状ソルダーレジストを当該導体パターンの凹凸を有する支持体３１に塗布して半硬化させ、次いで、離型フィルムを介して、平面ホットプレス機でプレス加工する方法を用いても良い。
【００６１】
図３に示すように、電子部品内蔵部Ｐ１３は、ソルダーレジスト３３の表面が平坦化されている為、はんだの製造上の量のばらつきや電子部品の実装精度のばらつき等があっても、当該スペーサとしてのソルダーレジスト３３１及び３３２によって、間隙３０１が必要巾以上に確実に確保され、且つ、当該巾が全体的に均一に一定であり、間隙３０１内の位置による巾のばらつきも無い為、当該間隙３０１に埋め込み樹脂３８が確実に充填され、僅かなボイドの発生も抑制した部品内蔵型多層プリント配線板が得られる。
【００６２】
尚、はんだの製造上の量のばらつきとは、例えば、印刷工法によるはんだ塗布工程に於いて、被塗布側（被印刷面）と成る基材表面の凹凸、反り、歪み等により、はんだマスクと被印刷面との間隔に、印刷位置によりばらつきが発生し、結果、同じ被印刷面の中でも場所によりはんだ塗布量が異なる等の現象を示す。
【００６３】
又、電子部品の実装精度のばらつきとは、例えば、チップマウンタの機械精度に依存した位置精度ばらつきで、設計上の実装位置に対して、縦横の２次元的なずれの他、片側の電極が他方に比べて浮き上がる等の３次元的なずれ等の現象を示す。
【００６４】
又、スペーサとしてのソルダーレジスト３３１及び３３２の表面を平坦化した場合、電子部品３４を配置する際、より安定した実装が可能と成り、間隙３０１内の巾のばらつきが発生する事を抑制出来る為、より確実な充填が成され、ボイドの発生を更に抑制出来る。
【００６５】
又、ソルダーレジスト３３３の表面をより平坦化し、埋め込み樹脂２８を充填する際の樹脂流動の阻害要素を低減する事で、より確実な充填が成され、ボイドの発生を更に抑制出来る。
【００６６】
又、スペーサとしてのソルダーレジストは、図３のように各電極端子１つに対して１つずつに限定されたものではなく、電子部品実装時の安定性を高める等の理由で、数を増やしても構わない。
【００６７】
又、同様に、スペーサとしてのソルダーレジストは、特定の形状に限定されたものではなく、電子部品実装時の安定性を高める等の理由で、形状を変えても構わない。
【００６８】
尚、図３に示すように、間隙３０１の巾が、電極端子３６の厚みと等しい場合、電極端子３６は、電子部品本体部３５の表面より突出している事が望ましく、更には、当該電極端子３６の厚みが、埋め込み樹脂３８を充填するのに必要な間隙３０１の巾と等しくなっている事が望ましい。
【００６９】
具体的な電極端子３６の厚みとしては、例えば、５μｍ以上であると、間隙３０１の巾も５μｍ以上と成り、一般的な埋め込み樹脂がボイド無く充填される。
【００７０】
次に、本発明の第４の実施の形態を図４を用いて説明する。
【００７１】
図４は、図１（ｂ）に示される電子部品内蔵部Ｐ１１を、第４の実施の形態の内容に合せて置き換えた図で、導体パターンの構成位置に関しては第３の実施の形態を説明する際に用いた図３の電子部品内蔵部Ｐ１３と略同じ構造であると共に、ソルダーレジストの構成に関しては第２の実施の形態を説明する際に用いた図２の電子部品内蔵部Ｐ１２と類似した構造である。
すなわち、図４に於いて、電子部品内蔵部Ｐ１４は、支持体４１と、当該支持体４１上に配された導体パターン４２と、当該導体パターン４２にはんだ４７を介して実装されている電子部品４４と、当該電子部品４４を導体パターン４２と接続しているはんだ４７と、当該導体パターン４２の周囲又は当該導体パターン４２上に配されたソルダーレジスト４３（４３４〜４３６）と、当該電子部品４４をプリント配線板Ｐ１内部に埋め込んでいる埋め込み樹脂４８と、で構成され、当該電子部品４４は、電子部品本体部４５と、当該電子部品本体部４５の両端各々に配された電極端子４６と、で構成されている。
【００７２】
本実施の形態に於いて、ソルダーレジスト４３は、配されている位置によってその役割が異なり、４３４及び４３５に位置するソルダーレジストはマスクとして機能し、４３６に位置するソルダーレジストは、スペーサとしての機能とマスクとしての機能を兼ね備えている。
【００７３】
導体パターン４２は、第３の実施の形態を説明する際に用いた図３の電子部品内蔵部Ｐ１３と同様に、支持体の表面に導体パターンが配されているコア構造である。
【００７４】
図４に示すように、電子部品４４は、両端各々に配された電極端子４６と導体パターン４２との間にソルダーレジスト４３６が配されている為、間隙４０１の大きさは一定の巾以上と成り、更に、ソルダーレジスト４３６は、電子部品４４の２つの部品実装パッド間を跨ぐ一体化された構造となっており、スペーサ兼マスクとして機能する為、間隙４０１は、電子部品本体部４５と電極端子４６とソルダーレジスト４３６とで囲われ、形状的に安定した間隙と成る。
【００７５】
よって、間隙４０１を有する電子部品内蔵部Ｐ１４は、埋め込み樹脂４８が間隙４０１に安定して充填され、はんだの製造上の量のばらつきや電子部品の実装精度のばらつき等があっても、僅かなボイドの発生も抑制した部品内蔵型多層プリント配線板が得られる。
【００７６】
尚、はんだの製造上の量のばらつきとは、例えば、印刷工法によるはんだ塗布工程に於いて、被塗布側（被印刷面）と成る基材表面の凹凸、反り、歪み等により、はんだマスクと被印刷面との間隔に、印刷位置によりばらつきが発生し、結果、同じ被印刷面の中でも場所によりはんだ塗布量が異なる等の現象を示す。
【００７７】
又、電子部品の実装精度のばらつきとは、例えば、チップマウンタの機械精度に依存した位置精度ばらつきで、設計上の実装位置に対して、縦横の２次元的なずれの他、片側の電極が他方に比べて浮き上がる等の３次元的なずれ等の現象を示す。
【００７８】
尚、前述の第３の実施の形態と同様に、ソルダーレジスト４３として、カバーフィルム（図示しない）で保護されたドライフィルム形状のソルダーレジストを、真空ラミネータを用いて当該導体パターンの凹凸を有する支持体４１に熱圧着によって仮圧着し、次いで、平面ホットプレス機でプレス加工する事で、当該ソルダーレジスト４３の表面の平坦化が可能と成る。
【００７９】
又、ソルダーレジスト４３として、予め液状ソルダーレジストを当該導体パターンの凹凸を有する支持体４１に塗布して半硬化させ、次いで、離型フィルムを介して、平面ホットプレス機でプレス加工する方法を用いても良い。
【００８０】
又、スペーサ兼マスクとしてのソルダーレジスト４３６の表面を平坦化した場合、電子部品４４を配置する際、より安定した実装が可能と成り、間隙４０１内の距離のばらつきの発生を抑制出来ると共に、間隙４０１内に充填される埋め込み樹脂４８の樹脂流動阻害要素を低減出来る為、より確実な充填が成され、ボイドの発生を更に抑制出来る。
【００８１】
尚、図４に示すように、間隙４０１の巾が、電極端子４６の厚みと等しく成る為、電極端子４６は、電子部品本体部４５の表面より突出している事が望ましく、更には、当該電極端子４６の厚みが、埋め込み樹脂４８を充填するのに必要な間隙４０１の巾と等しくなっている事が望ましい。
【００８２】
具体的な電極端子４６の厚みとしては、例えば、５μｍ以上であると、間隙４０１の巾も５μｍ以上と成り、一般的な埋め込み樹脂がボイド無く充填される。
【００８３】
次に、本発明の第５の実施の形態を図５を用いて説明する。
【００８４】
図５は、図１（ｂ）に示される電子部品内蔵部Ｐ１１を、第５の実施の形態の内容に合せて置き換えた図で、支持体５１と、当該支持体５１上に配された導体パターン５２と、当該導体パターン５２にはんだ５７を介して実装されている電子部品５４と、当該電子部品５４を導体パターン５２と接続しているはんだ５７と、当該導体パターン５２の周囲又は当該導体パターン５２上に配されたソルダーレジスト５３（５３１〜５３５）と、当該ソルダーレジスト５３上の一部に配されたスペーサ５３７及び５３８と、当該電子部品５４を部品内蔵型多層プリント配線板Ｐ１５内部に埋め込んでいる埋め込み樹脂５８と、で構成され、当該電子部品５４は、電子部品本体部５５と、当該電子部品本体部５５の両端各々に配された電極端子５６と、で構成されている。
【００８５】
本実施の形態に於いて、ソルダーレジスト５３は、配されている位置によってその役割が異なり、５３１及び５３２に位置するソルダーレジストは、スペーサとして機能し、５３３、５３４、５３５に位置する各々のソルダーレジストは、ソルダーレジストの本来の機能であるマスクとして機能している。
【００８６】
又、ソルダーレジスト５３１及び５３２上には各々、スペーサ５３７及び５３８が配されている。
【００８７】
第５実施の形態の特徴は、スペーサとしてのソルダーレジスト５３１及び５３２上に、スペーサ５３７及び５３８が配されており、当該スペーサ５３７及び５３８の２つを適正な厚みとする事で、間隙５０１の巾を大きくする事が出来、結果、使用する埋め込み樹脂５８に含有されているフィラーの径や形状に合せて最適な間隙５０１の巾が得られる事にある。
【００８８】
これにより、部品内蔵型多層プリント配線板の薄型化と、電子部品の下の僅かなボイドの発生抑制の両立が可能と成ると共に、高機能化等に伴う埋め込み樹脂の材料変更等にも対応が容易と成る。
【００８９】
尚、間隙５０１の巾を適正なものにするには、スペーサ５３７及び５３８の厚みのみを調整するに限定されず、スペーサとしてのソルダーレジスト５３１及び５３２の厚みを調整しても良く、又、スペーサ５３７及び５３８の厚みとスペーサとしてのソルダーレジスト５３１及び５３２の厚みの両方で調整しても良い。
【００９０】
又、スペーサとしてのソルダーレジスト５３１及び５３２を、マスクとしてのソルダーレジストである５３３、５３４、５３５と同時工程で配する場合は、スペーサ５３７及び５３８の厚みのみで調整する方が望ましい。
【００９１】
又、スペーサは、図５のように各電極端子１つに対して１つずつに限定されたものではなく、電子部品実装時の安定性を高める等の理由で、数を増やしても構わない。
【００９２】
又、同様に、スペーサは、特定の形状に限定されたものではなく、電子部品実装時の安定性を高める等の理由で、形状を変えても構わない。
【００９３】
又、スペーサは、当該スペーサとして要求される機能（適正な厚みである事、並びに、当該適正な厚みをプリント配線板製造工程に於いて保持出来る事、等）を満足しているものであれば、ソルダーレジスト（はんだをはじく）機能の有無を問わない。
【００９４】
又、スペーサは、樹脂であるか否かを問わず、金属等、樹脂以外のものであっても構わない。
【００９５】
尚、スペーサとして金属を用いる場合、スペーサとしての機能を保持する必要がある為、リフロー（はんだ溶融による電極端子と導体パターンとの接合工程）時でもリフローの熱で溶融しないものである必要が有る。
【００９６】
又、スペーサは、予め電子部品の電極端子に配しておく事も可能である。
【００９７】
又、スペーサは、スペーサ自体を電子部品の実装時に搭載する事も可能である。
【００９８】
尚、電子部品実装時でのスペーサの搭載方法に関しては、目的とする場所に適切に搭載出来ればその方法は問わないが、搭載精度の高い装置を用いる事が望ましい。
【００９９】
尚、当該第５の実施の形態としては、既に説明した第３の実施の形態及び第４の実施の形態と同様に、支持体の表面に導体パターンが配されている所謂コア構造であっても良く、その際は、ソルダーレジストとして、カバーフィルム（図示しない）で保護されたドライフィルム形状のソルダーレジストを、真空ラミネータを用いて当該導体パターンの凹凸を有する支持体に熱圧着によって仮圧着し、次いで、平面ホットプレス機でプレス加工する方法を用いても良く、又、ソルダーレジストとして、予め液状ソルダーレジストを当該導体パターンの凹凸を有する支持体に塗布して半硬化させ、次いで、離型フィルムを介して、平面ホットプレス機でプレス加工する方法を用いても良い。
【０１００】
又、スペーサ５３７及び５３８の表面を平坦化した場合、電子部品５４を配置する際、より安定した実装が可能と成る。
【０１０１】
尚、間隙５０１の巾が、電極端子５６の厚みと等しい場合、電極端子５６は、電子部品本体部５５の表面より突出している事が望ましく、更には、当該電極端子５６の厚みが、埋め込み樹脂５８を充填するのに必要な間隙５０１の巾と等しくなっている事が望ましい。
【０１０２】
具体的な電極端子５６の厚みとしては、例えば、５μｍ以上であると、間隙５０１の巾も５μｍ以上と成り、一般的な埋め込み樹脂がボイド無く充填される。
【０１０３】
次に、本発明の第６の実施の形態を図６を用いて説明する。
【０１０４】
図６は、図１（ｂ）に示される部品内蔵部Ｐ１１を、第６の実施の形態の内容に合せて置き換えた図で、支持体６１と、当該支持体６１上に配された導体パターン６２と、当該導体パターン６２にはんだ６７を介して実装されている電子部品６４と、当該電子部品６４を導体パターン６２と接続しているはんだ６７と、当該導体パターン６２の周囲又は当該導体パターン６２上に配されたソルダーレジスト６３（６３１〜６３２）と、当該電子部品６４を部品内蔵型多層プリント配線板Ｐ１内部に埋め込んでいる埋め込み樹脂６８と、で構成され、当該電子部品６４は、電子部品本体部６５と、当該電子部品本体部６５の両端各々に配された電極端子６６と、で構成されている。
【０１０５】
本実施の形態に於いては、ソルダーレジスト６３が開口された実装パッド内部に、ソルダーレジスト６３を配する工程とは異なる工程で配されたスペーサ６３１及び６３２が配されている。
【０１０６】
第６実施の形態の特徴は、ソルダーレジスト６３が開口された実装パッド上に、ソルダーレジスト６３を配する工程とは異なる工程で配されたスペーサ６３１及び６３２が配されている事であり、スペーサ６３１及び６３２の２つを適正な厚みとする事で、開口部６０１の巾を大きくも小さくも自在に変化させる事が出来、結果、使用する埋め込み樹脂６８に含有されているフィラーの径や形状に合せて最適な間隙６０１の巾が得られる。
【０１０７】
これにより、部品内蔵型多層プリント配線板の薄型化と、電子部品の下の僅かなボイドの発生抑制の両立が可能と成ると共に、高機能化等に伴う埋め込み樹脂の材料変更等にも更に幅広い対応が可能と成る。
【０１０８】
ここで、スペーサ６３１及び６３２は、当該スペーサとして要求される機能（適正な厚みである事、並びに、当該適正な厚みをプリント配線板製造工程に於いて保持出来る事、等）を満足しているものであれば、ソルダーレジスト（はんだをはじく）機能の有無を問わない。
【０１０９】
又、スペーサ６３１及び６３２は、樹脂であるか否かを問わず、金属等、樹脂以外のものであっても構わない。
【０１１０】
尚、スペーサ６３１及び６３２として金属を用いる場合、スペーサとしての機能を保持する必要がある為、リフロー（はんだ溶融による電極端子と導体パターンとの接合工程）時でもリフローの熱で溶融しないものである必要が有るが、スペーサ６３１及び６３２に溶融しない金属を用いれば、当該金属の粒子が極めて均一な厚みを作り出すので、間隙６０１の巾精度をより向上させる事が出来る。
【０１１１】
例えば、図６に於いて、スペーサ６３１と６３２として、粒径が調整されリフロー時の熱で溶解しない金属粒子を含むはんだ材を用いれば、電子部品６４を実装した際にも金属粒子が変形を起こし難い為、スペーサ（高さ調整の機能を有するもの）としての精度を向上させる事が出来、結果、間隙６０１の巾精度を向上させる事が可能と成る。
【０１１２】
又、スペーサ６３１と６３２に、粒径が調整されリフロー時の熱で溶解しない金属粒子を含むはんだ材を用いれば、非金属性のもの（導電性の無いもの）を用いた場合と比較して、導体パターン６２と電極端子６６との間の金属比率が上がり、結果、導通性を向上させる事が可能と成る。
【０１１３】
又、スペーサは、予め電子部品の電極端子に配しておく事も可能である。
【０１１４】
又、スペーサは、スペーサ自体を電子部品の実装時に実装パッドに搭載する事も可能である。
【０１１５】
尚、電子部品実装時でのスペーサの搭載方法に関しては、目的とする場所に適切に搭載出来ればその方法は問わないが、搭載精度の高い装置を用いる事が望ましい。
【０１１６】
尚、スペーサは、図６のように２つ（各電極端子１つに対して１つずつ）に限定されたものではなく、電子部品実装時の安定性を高める等の理由で、数を増やしても構わない。
【０１１７】
又、同様に、スペーサは、特定の形状に限定されたものではなく、電子部品実装時の安定性を高める等の理由で、形状を変えても構わない。
【０１１８】
尚、当該第６の実施の形態としては、既に説明した第３の実施の形態及び第４の実施の形態と同様に、支持体の表面に導体パターンが配されている所謂コア構造であっても良い。
【０１１９】
又、スペーサ６３１と６３２の表面を平坦化した場合、電子部品６４を配置する際、より安定した実装が可能と成る。
【０１２０】
尚、図６に示すように、スペーサ６３１及び６３２の厚みが、ソルダーレジスト６３の厚みと等しい場合、ソルダーレジスト６３と、電子部品本体部６５との距離、即ち間隙６０１の巾が、電極端子６６の厚みと等しく成る為、電極端子６６は、電子部品本体部６５の表面より突出している事が望ましく、更には、当該電極端子６６の厚みが、埋め込み樹脂７８を充填するのに必要な間隙６０１巾を形成し得る厚みとなっている事が望ましい。
【０１２１】
具体的な電極端子６６の厚みとしては、例えば、５μｍ以上であると、間隙６０１の巾も５μｍ以上と成り、一般的な埋め込み樹脂がボイド無く充填される。
【０１２２】
尚、前述の６つの実施の形態の説明で用いた電子部品とは、例えば、表面実装タイプで一般に２つの電極を有する受動部品（抵抗器、コンデンサ、インダクタ、等）の他、シリコンウェハ上に機能体（回路）を有するベアチップや当該ベアチップを樹脂封止したモールドＩＣパッケージ等、外部に２つ以上の電極端子を有する電子部品全般を指し、本稿に記載した名称や説明内容及び図面により、その範囲や種類を限定されたものではない。
【０１２３】
本発明を説明するに当たって、前述の６つの実施の形態を例として説明したが、本発明の構成はこれらの限りでなく、又、これらの例により何ら制限されるものではなく、本発明の範囲内で種々の変更が可能である。
【実施例】
【０１２４】
以下、実施例、比較例、試験例を挙げて更に説明する。
【０１２５】
実施例１
先ず、銅箔を用意し、スペーサ兼マスクとしてのソルダーレジスト（ＰＳＲ４０００ ＡＵＳ３２０：太陽インキ社製）を塗布した後、露光、現像、硬化し、実装パッドを形成した。
【０１２６】
次に、積層セラミックコンデンサ（ＧＲＭ１５５２Ｃ１Ｈ３３０ＪＡ０１：村田製作所社製）を使用し、接続材料にはんだ（Ｍ−７０５−ＢＫＣ１０：千住金属社製）を用いて、実装を行った。
【０１２７】
次に、平均粒径が０．５〜１．０μｍのフィラーを含有したＦＲ−４相当の埋め込み樹脂材料を用いて、高温真空積層プレスを行った。
【０１２８】
次に、貫通穴あけ、めっき、回路形成を行い、積層前処理を行った。
【０１２９】
次に、ビルドアップ材を用いて積層を再び行い、レーザ穴加工、めっき、回路形成、ソルダーレジストを塗布し、図２に示す電子部品内蔵部を有する部品内蔵型多層プリント配線板を得た。尚、得られたプリント配線板は、長さ方向で電極端子の３０％（０．０６ｍｍ）がスペーサで保持され、幅方向では電極端子に対して両端で１３％（０．０５ｍｍ）ずつ保持されるものであった。
【０１３０】
比較例１
電極端子の下部にスペーサとしてのソルダーレジストを塗布しなかった以外は実施例１と同様にして、図８に示す電子部品内蔵部を有する部品内蔵型多層プリント配線板を得た。
【０１３１】
試験例１
実施例１で得られたプリント配線板の電子部品とソルダーレジストとの断面間隙を測定したところ、その巾は１４．８〜１７．１μｍの範囲であった。
他方、比較例１で得られたプリント配線板の電子部品とソルダーレジストとの断面間隙を測定したところ、その巾は０．０〜２２．７μｍの範囲であった。
以上より、本発明によれば当該間隙を広く均等に確保できることが確認できた。
【０１３２】
試験例２
実施例１で得られたプリント配線板の電子部品下の断面を９９のポイントで観察したところ、ボイド数は０であり、ボイドの発生がないことが確認できた。
他方、比較例１で得られたプリント配線板の電子部品下の断面を同様に観察したところ、ボイド数は８であった。
以上より、本発明によれば樹脂流動性が向上し、内蔵した部品下の僅かなボイドの発生も抑制できることが確認出来た。
【符号の説明】
【０１３３】
１，２１，３１，４１，５１，６１，７１，８１：支持体
２，２２，３２，４２，５２，６２，７２，８２：導体パターン
３，２３，３３，４３，５３，６３，７３，８３：ソルダーレジスト
４，２４，３４，４４，５４，６４，７４，８４：電子部品
５，２５，３５，４５，５５，６５，７５，８５：電子部品本体部
６，２６，３６，４６，５６，６６，７６，８６：電極端子
７，２７，３７，４７，５７，６７，７７，８７：はんだ
８，２８，３８，４８，５８，６８，７８，８８：埋め込み樹脂
１０１，２０１，３０１，４０１，５０１，６０１，７０１，８０１：間隙
１３１，１３２，３３１，３３２，５３１，５３２：スペーサとしてのソルダーレジスト
１３３，１３４，１３５，２３４，２３５，３３３，３３４，３３５，４３４，４３５，５３３，５３４，５３５：マスクとしてのソルダーレジスト
２３６，４３６：スペーサ兼マスクとしてのソルダーレジスト
５３７，５３８，７３１，７３２：スペーサ
８０１：非スリット間隙
８０２：スリット間隙
８９：スリット
Ｐ１：プリント配線板
Ｐ１１，Ｐ１２，Ｐ１３，Ｐ１４，Ｐ１５，Ｐ１６，Ｐ７，Ｐ８：電子部品内蔵部
【特許請求の範囲】
【請求項１】
外部に２つ以上の電極端子を有する電子部品を、埋め込み樹脂で内層に埋め込んだ部品内蔵型多層プリント配線板に於いて、当該電子部品の電極端子の下部にスペーサが配されている事を特徴とする部品内蔵型多層プリント配線板。
【請求項２】
内層に、外部に２つ以上の電極端子を有する電子部品を、埋め込み樹脂で内層に埋め込んだ部品内蔵型多層プリント配線板に於いて、当該電子部品を実装する導体パターンを備え、かつ当該電子部品の電極端子の少なくとも一部と、当該導体パターンの少なくとも一部との間に、スペーサが配されている事を特徴とする部品内蔵型多層プリント配線板。
【請求項３】
前記スペーサは、表面が平坦である事を特徴とする請求項１又は２記載の部品内蔵型多層プリント配線板。
【請求項４】
前記スペーサは、ソルダーレジスト上に配されている事を特徴とする請求項１〜３の何れか１項記載の部品内蔵型多層プリント配線板。
【請求項５】
前記スペーサは、ソルダーレジストで形成されている事を特徴とする請求項１〜４の何れか１項記載の部品内蔵型多層プリント配線板。
【請求項１】
外部に２つ以上の電極端子を有する電子部品を、埋め込み樹脂で内層に埋め込んだ部品内蔵型多層プリント配線板に於いて、当該電子部品の電極端子の下部にスペーサが配されている事を特徴とする部品内蔵型多層プリント配線板。
【請求項２】
内層に、外部に２つ以上の電極端子を有する電子部品を、埋め込み樹脂で内層に埋め込んだ部品内蔵型多層プリント配線板に於いて、当該電子部品を実装する導体パターンを備え、かつ当該電子部品の電極端子の少なくとも一部と、当該導体パターンの少なくとも一部との間に、スペーサが配されている事を特徴とする部品内蔵型多層プリント配線板。
【請求項３】
前記スペーサは、表面が平坦である事を特徴とする請求項１又は２記載の部品内蔵型多層プリント配線板。
【請求項４】
前記スペーサは、ソルダーレジスト上に配されている事を特徴とする請求項１〜３の何れか１項記載の部品内蔵型多層プリント配線板。
【請求項５】
前記スペーサは、ソルダーレジストで形成されている事を特徴とする請求項１〜４の何れか１項記載の部品内蔵型多層プリント配線板。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【公開番号】特開２０１２−１２４３９７（Ｐ２０１２−１２４３９７Ａ）
【公開日】平成２４年６月２８日（２０１２．６．２８）
【国際特許分類】
【出願番号】特願２０１０−２７５３０６（Ｐ２０１０−２７５３０６）
【出願日】平成２２年１２月１０日（２０１０．１２．１０）
【出願人】（０００２２８８３３）日本シイエムケイ株式会社 (169)
【Ｆターム（参考）】
【公開日】平成２４年６月２８日（２０１２．６．２８）
【国際特許分類】
【出願日】平成２２年１２月１０日（２０１０．１２．１０）
【出願人】（０００２２８８３３）日本シイエムケイ株式会社 (169)
【Ｆターム（参考）】
[ Back to top ]