集光基板、電気光学装置、電子機器及びプロジェクタ
【課題】小型化・高精細化の要請に応えることができると共に、画素領域の開口率及び光利用効率を飛躍的に向上させることができる集光基板、電気光学装置、電子機器及びプロジェクタを提供すること。
【解決手段】ＴＦＴアレイ基板の表面のうち画素間領域に設けられ光を画素領域内に集光可能な凹部を有するプリズム部を具備するので、画素間領域に入射する光についても画素領域内で利用することができる。これにより、光の利用効率を向上させることができる。しかも、ＴＦＴアレイ基板に設けられるデータ線、走査線がこの凹部内に設けられているので、これらデータ線、走査線をＴＦＴアレイ基板の基板面方向のみならず、当該ＴＦＴアレイ基板の深さ方向にも配置することができる。
【解決手段】ＴＦＴアレイ基板の表面のうち画素間領域に設けられ光を画素領域内に集光可能な凹部を有するプリズム部を具備するので、画素間領域に入射する光についても画素領域内で利用することができる。これにより、光の利用効率を向上させることができる。しかも、ＴＦＴアレイ基板に設けられるデータ線、走査線がこの凹部内に設けられているので、これらデータ線、走査線をＴＦＴアレイ基板の基板面方向のみならず、当該ＴＦＴアレイ基板の深さ方向にも配置することができる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、集光基板、電気光学装置、電子機器及びプロジェクタに関する。
【背景技術】
【０００２】
例えばプロジェクタのライトバルブとして用いられる液晶装置などの電気光学装置では、ＴＦＴ（Thin Film Transistor：薄膜トランジスタ）アクティブマトリクス駆動方式と呼ばれる駆動方式が採用されていることが多い。
【０００３】
ＴＦＴアクティブマトリクス駆動方式の液晶装置は、基板上にマトリクス状に配置された複数の画素領域が設けられており、各画素領域に対応した画素電極にはＴＦＴ素子が電気的に接続された構成になっている。このＴＦＴ素子は液晶装置の画素間領域に設けられており、同じく画素間領域に設けられた信号線と走査線と介して電気信号が供給される構成になっている。駆動時に一定の電荷を容量素子に保持させることで、安定した駆動処理が実現されている。この容量素子もまた、画素間領域に設けられている。
【０００４】
近年では、このようなライトバルブの小型化、高精細化が要請されていると同時に、ライトバルブの画素領域の開口率の向上及び光利用効率の向上が要請されている。
【０００５】
ライトバルブの小型化、高精細化については、画素間領域を狭くする手法が知られている。ただし、この場合、画素間領域を狭くすることによって、上述の信号線、走査線や容量素子を配置するスペースが十分にとれず、駆動処理が不安定になってしまう問題がある。これに対して、例えば、特許文献１には、基板上にトレンチと呼ばれる溝を形成し、当該溝中に容量電極を形成する手法が開示されている。このように、トレンチの底及び側壁に沿って容量素子を精細に形成することにより、画素間領域を広くすること無く信号線、走査線及び容量素子を効率的に配置することができる。
【特許文献１】特開２０００−９８４０９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、上記の手法を用いた場合、容量素子が設けられる部分にのみ溝が形成されるだけであるため、画素間領域を十分に狭くすることができるまでには至っておらず、ライトバルブの飛躍的な小型化、高精細化は望めない。また、画素間領域を十分に狭くすることができないため、画素領域の開口率の向上及び光利用効率の向上についても望めない。
【０００７】
以上のような事情に鑑み、本発明の目的は、小型化・高精細化の要請に応えることができると共に、画素領域の開口率及び光利用効率を飛躍的に向上させることができる集光基板、電気光学装置、電子機器及びプロジェクタを提供することにある。
【課題を解決するための手段】
【０００８】
上記目的を達成するため、本発明に係る集光基板は、電気光学装置の素子基板として用いられる集光基板であって、複数の画素領域が設けられ、光を透過可能な基板と、前記基板の表面のうち前記画素領域の外側の領域に設けられ光を前記画素領域内に集光可能な凹部を有するプリズム部と、前記基板に前記画素領域ごとに設けられた駆動素子と、前記基板に設けられ、前記駆動素子に電気信号を供給する導電部材とを具備し、前記駆動素子の少なくとも一部及び前記導電部材の少なくとも一部のうち、少なくとも一方が前記凹部内に設けられていることを特徴とする。
【０００９】
本発明によれば、基板の表面のうち画素領域の外側の領域に設けられ光を画素領域内に集光可能な凹部を有するプリズム部を具備するので、画素領域の外側に入射する光が凹部によって画素領域内に集光されることになる。これにより、画素領域の外側に入射した光をも画素領域内で利用することができ、光の利用効率を向上させることができる。
【００１０】
しかも、基板に設けられる駆動素子の少なくとも一部及び導電部材の少なくとも一部のうち、少なくとも一方がこの凹部内に設けられているので、これら駆動素子、導電部材を基板面方向のみならず、基板の厚さ方向にも配置可能になる。基板の厚さ方向に駆動素子、導電部材を配置する分、基板面方向への広がりを抑えることが可能になるので、基板面方向のスペースが狭い場合であっても十分に配置することが可能となる。
【００１１】
したがって、例えば画素領域のピッチを小さくすることができ、電気光学装置の小型化・高精細化を図ることが可能になる。また、例えば画素領域自体の面積を大きくすることもでき、画素領域の開口率の向上を図ることも可能となる。さらに、画素領域のピッチを小さくすると同時に画素領域自体の面積を大きくすることも可能となるので、基板を自在に設計することができる。これにより、電気光学装置の小型化・高精細化の要請に応えることができると共に、画素領域の開口率及び光利用効率を飛躍的に向上させることができる。
【００１２】
本発明に係る電気光学装置は、複数の画素領域が設けられ光を透過可能な基板と、前記基板に設けられた電気光学材料とを有する電気光学装置であって、前記基板のうち前記画素領域の外側の領域に前記画素領域ごとに設けられた駆動素子と、前記基板のうち前記画素領域の外側の領域に前記駆動素子に対応して設けられた導電部材と、前記基板の前記電気光学材料側の表面のうち前記画素領域の外側の領域に設けられ光を前記画素領域内に集光可能な凹部を有するプリズム部とを具備し、前記駆動素子の少なくとも一部及び前記導電部材の少なくとも一部のうち、少なくとも一方が前記凹部内に設けられていることを特徴とする。
【００１３】
本発明において、電気光学装置とは、電界により物質の屈折率が変化して光の透過率を変化させる電気光学効果を有するものの他、電気エネルギーを光学エネルギーに変換するもの等も含んで総称している。具体的には、電気光学物質として液晶を用いる液晶表示装置、有機ＥＬ(Electro-Luminescence)を用いる有機ＥＬ装置、無機ＥＬを用いる無機ＥＬ装置、電気光学物質としてプラズマ用ガスを用いるプラズマディスプレイ装置等がある。さらには、電気泳動ディスプレイ装置（ＥＰＤ：Electrophoretic Display）、フィールドエミッションディスプレイ装置（ＦＥＤ：電界放出表示装置：Field Emission Display）等がある。
【００１４】
本発明によれば、基板の電気光学材料側の表面のうち画素領域の外側の領域に設けられ光を画素領域内に集光可能な凹部を有するプリズム部を具備するので、画素領域の外側に入射する光についても画素領域内で利用することができる。これにより、光の利用効率の高い電気光学装置を得ることができる。
【００１５】
しかも、基板に設けられる駆動素子の少なくとも一部及び導電部材の少なくとも一部のうち、少なくとも一方がこの凹部内に設けられているので、これら駆動素子、導電部材を基板面方向のみならず、基板の厚さ方向にも配置することができる。基板の厚さ方向に配置する分、基板面方向への広がりを抑えることができるので、基板面方向のスペースが狭い部分にも配置することが可能となり、画素領域の外側の領域を狭くしても駆動素子及び導電部材を配置することが可能となる。逆に、基板面方向への広がりを抑える分、基板の厚さ方向に配置することができるため、駆動素子や導電部材の設計に無理が生じることも無く、電気光学装置の安定的な駆動が可能となる。
【００１６】
したがって、電気光学装置の駆動の信頼性を確保しつつ、画素領域の間隔を狭くして小型化・高精細化を図ることが可能になると共に、例えば画素領域自体の面積を大きくして画素領域の開口率の向上を図ることも可能となる。
【００１７】
また、画素領域を狭くすると同時に画素領域自体の面積を大きくすることも可能となる。このように基板を自在に設計することで、小型化・高精細化の要請に応えることができると共に、画素領域の開口率及び光利用効率を飛躍的に向上させることができる電気光学装置を得ることができる。
【００１８】
また、本発明では、前記凹部の開口部側における基板面方向の断面積が、前記凹部の底部側における基板面方向の断面積よりも大きくなっていることが好ましい。
【００１９】
本発明によれば、凹部の開口部側における基板面方向の断面積が、凹部の底部側における基板面方向の断面積よりも大きくなっているので、凹部の側面に導電部材などを形成する際のカバレッジを良好にすることができる。
【００２０】
また、本発明では、前記凹部についての前記基板の厚さ方向の断面が、前記凹部の底部において鋭角になっていることが好ましい。
【００２１】
凹部の底部が平面又は曲面になっている場合、当該凹部の底部に入射する光の角度によっては、入射光が当該平面や曲面よって反射され入射側に戻されてしまう虞がある。これに対して、本発明によれば、凹部についての基板の厚さ方向の断面が、凹部の底部において鋭角になっているので、当該凹部の底部に入射した光が底部によって入射側に反射されないようにし、入射光をほぼ画素領域内に集光することができる。これにより、光の利用効率を向上させることができる。
【００２２】
また、本発明では、前記凹部の底部が中空になっていることが好ましい。
【００２３】
本発明によれば、凹部の底部が中空になっているので、当該凹部の底部の光屈折率を基板内部の光屈折率よりも低くすることができる。このため、基板内部から凹部の底部に入射する光を当該凹部の底部で全反射することができ、光を画素領域内に集光することができる。これにより、凹部の底部で光が吸収されるのを防ぐことができ、光の利用効率向上を図ることができる。
【００２４】
また、本発明では、前記導電部材が、前記凹部の底部に設けられていることが好ましい。
【００２５】
本発明によれば、導電部材が、凹部の底部に設けられているので、凹部内の他の領域を有効に利用することができる。例えば、凹部の底部に設けられた導電部材上に他の部材を設けることも可能になる。これにより、基板上の省スペース化を図ることができる。
【００２６】
また、本発明では、前記導電部材が、前記凹部の開口部を塞ぐように設けられていることが好ましい。
【００２７】
基板上の凹部が設けられた領域に薄膜などを設ける場合、当該薄膜が凹部内に陥没する虞がある。これに対して、本発明によれば、導電部材が、凹部の開口部を塞ぐように設けられているので、基板上の開口部が設けられた領域に薄膜などを設けても、導電部材によって支持されることになる。これにより、当該薄膜が凹部の内部に陥没するのを防ぐことができる。
【００２８】
また、本発明では、前記凹部内のうち前記開口部を塞ぐように設けられた導電部材と前記底部に設けられた導電部材との間が中空になっていることが好ましい。
【００２９】
本発明によれば、凹部内のうち開口部を塞ぐように設けられた導電部材と底部に設けられた導電部材との間が中空になっているので、基板内部から当該中空部分に入射する光はこの部分で全反射されることになる。これにより、より多くの光を利用することができるので、光の利用効率を高めることができる。
【００３０】
また、本発明では、前記導電部材が、光を反射可能な材料からなることが好ましい。
【００３１】
本発明によれば、導電部材が、光を反射可能な材料からなるので、基板内部から凹部に入射する光を確実に反射することができる。特に、基板内部から凹部の底部に入射する光は、当該凹部の底部に設けられた導電部材によって確実に画素領域側に反射されて画素領域内に集光されることになる。これにより、光の利用効率向上を図ることができる。
【００３２】
また、本発明では、前記駆動素子が、前記凹部に平面視で重なるように配置されていることが好ましい。
【００３３】
基板内部から凹部に入射する光は、当該凹部によって画素領域内に集光される。このため、基板上の凹部が設けられた領域は、基板内部からの光が到達することは無い。本発明によれば、駆動素子が、凹部に平面視で重なるように配置されている、すなわち、基板内部からの光が到達することの無い領域に配置されているので、当該駆動素子に光が照射するのを回避することができる。
【００３４】
また、本発明では、前記駆動素子が、薄膜トランジスタであり、前記導電部材が、前記薄膜トランジスタの信号線及び走査線のうち少なくとも一方であることが好ましい。
【００３５】
スイッチング素子として薄膜トランジスタを用いた電気光学装置において、薄膜トランジスタ及び当該薄膜トランジスタに接続される信号線並びに走査線は、通常、電気光学装置の画素領域の外側の領域に配置される。本発明によれば、薄膜トランジスタの一部、信号線や走査線の一部を凹部内に設けることができるので、薄膜トランジスタ、信号線、走査線の占める平面領域を小さくすることができる。これにより、小型化・高精細化の要請に応えることができると共に、画素領域の開口率及び光利用効率を飛躍的に向上させることができる。
【００３６】
また、本発明では、前記信号線と前記走査線とが前記画素領域の外側の領域において交差しており、前記信号線と前記走査線との交差部分に遮光部が設けられており、前記信号線の幅方向の寸法が、前記遮光部のうち前記信号線の幅方向における最大寸法よりも小さくなっていることが好ましい。
【００３７】
本発明によれば、信号線と前記走査線とが画素領域の外側の領域において交差しており、信号線と走査線との交差部分に遮光部が設けられており、信号線の幅方向の寸法が、遮光部のうち信号線の幅方向における最大寸法よりも小さくなっているので、その分画素領域を広げることができる。これにより、開口率を向上させることができる。
【００３８】
また、本発明によれば、前記信号線と前記走査線とが前記画素領域の外側の領域において交差しており、前記信号線と前記走査線との交差部分に遮光部が設けられており、前記走査線の幅方向の寸法が、前記遮光部のうち前記走査線の幅方向における最大寸法よりも小さくなっていることが好ましい。
【００３９】
本発明によれば、信号線と走査線とが画素領域の外側の領域において交差しており、信号線と走査線との交差部分に遮光部が設けられており、走査線の幅方向の寸法が、遮光部のうち走査線の幅方向における最大寸法よりも小さくなっているので、その分画素領域を広げることができる。これにより、開口率を向上させることができる。
【００４０】
特に、信号線の幅方向の寸法が遮光部のうち信号線の幅方向における最大寸法よりも小さくなっていると共に、走査線の幅方向の寸法が遮光部のうち走査線の幅方向における最大寸法よりも小さくなっている場合においては、画素領域を一層広げることができ、開口率が相乗的に向上することになる。
【００４１】
また、本発明では、前記画素領域が、前記基板上にマトリクス状に設けられており、前記凹部が、前記画素領域の外側の領域に格子状に設けられており、前記信号線が、前記凹部の格子の一方向に延在するように前記凹部内に設けられており、前記走査線が、前記凹部の格子の他方向に延在し前記凹部の格子の交差部分で前記信号線と交差するように前記凹部内に設けられており、前記薄膜トランジスタが半導体層を有し、当該半導体層が前記凹部の格子の交差部分に平面視で重なるように配置されていることが好ましい。
【００４２】
本発明によれば、画素領域が基板上にマトリクス状に設けられており、凹部が画素領域の外側の領域に格子状に設けられており、信号線が凹部の格子の一方向に延在するように凹部内に設けられており、走査線が凹部の格子の他方向に延在し凹部の格子の交差部分で信号線と交差するように凹部内に設けられており、薄膜トランジスタが半導体層を有し、当該半導体層が凹部の格子の交差部分に平面視で重なるように配置されているので、半導体層が信号線、走査線及び凹部によって３重に覆われることになる。これにより、基板内部から半導体層に光が入射するのを一層確実に防ぐことができる。しかも、半導体層が設けられる凹部の格子の交差部分で信号線と走査線とが交差するように設けられているので、半導体層と信号線又は走査線との間に接続部分を配置しやすく、また、当該接続部分を省スペースで配置することができる。
【００４３】
また、本発明では、前記導電部材が、前記駆動素子に接続される容量素子の容量電極を含んでおり、前記容量電極の少なくとも一部と、前記信号線及び前記走査線の少なくとも一部とが絶縁層を介して前記凹部内に設けられており、前記凹部内では、前記容量電極が前記信号線及び前記走査線の少なくとも一部に沿うように配置されていることが好ましい。
【００４４】
本発明によれば、導電部材が駆動素子に接続される容量素子の容量電極を含んでおり、容量電極の少なくとも一部と、信号線及び走査線の少なくとも一部とが絶縁層を介して凹部内に設けられているので、容量電極の表面積を減少させること無く当該容量電極を設けるスペースを省略することができる。また、凹部内では容量電極が信号線及び走査線の少なくとも一部に沿うように配置されているので、画素領域の外側の領域、特に、画素領域の間の領域などの狭い領域内であっても容量電極と配線とを互いに接触させることなく配置することが可能となる。
【００４５】
また、本発明では、前記駆動素子に接続される容量素子の容量電極が設けられており、前記容量電極が、前記凹部の開口部と前記半導体層との間に配置されており、前記容量電極と前記半導体層とが平面視で少なくとも一部が重なるように設けられていることが好ましい。
【００４６】
本発明によれば、駆動素子に接続される容量素子の容量電極が設けられており、容量電極が、凹部の開口部と半導体層との間に配置されており、容量電極と半導体層とが平面視で少なくとも一部が重なるように設けられているので、凹部、信号線、走査線及び容量電極によって半導体層が４重に覆われているので、当該半導体層に光が照射されるのを確実に防ぐことができる。
【００４７】
また、本発明では、前記導電部材がアルミニウムを主体として構成されていることが好ましい。
【００４８】
アルミニウムは、導電性が高く、光反射率の高い材料である。本発明によれば、導電部材がこのようなアルミニウムを主体として構成されているので、電気信号の伝達の信頼性が高く、光の利用効率の高い電気光学装置を得ることができる。
【００４９】
本発明に係る電子機器は、上記の電気光学装置を備えたことを特徴とする。
【００５０】
本発明によれば、小型化・高精細化の要請に応えることができると共に、画素領域の開口率及び光利用効率を飛躍的に向上させることができる電気光学装置を備えたので、安定した表示が可能であり、表示特性の良好な表示部を有する電子機器を得ることができる。
【００５１】
本発明に係るプロジェクタは、上記の電気光学装置を備えたことを特徴とする。
【００５２】
本発明によれば、小型化・高精細化の要請に応えることができると共に、画素領域の開口率及び光利用効率を飛躍的に向上させることができる電気光学装置を備えたので、明るく高コントラストな画像を表示可能なプロジェクタを得ることができる。
【発明を実施するための最良の形態】
【００５３】
[第１実施形態］
以下、図面を参照して、本発明の第１実施形態を説明する。
【００５４】
本実施形態では、薄膜トランジスタ（Thin Film Transistor, 以下、ＴＦＴと略記する）を画素スイッチング素子として用いたＴＦＴアクティブマトリクス方式の液晶装置を例に挙げて説明する。
【００５５】
（液晶装置）
図１は、本実施形態に係る液晶装置の構成を示す図である。図１（ａ）は、同液晶装置の平面構成図、図１（ｂ）は図１（ａ）のＨ−Ｈ’線に沿う断面構成図である。
【００５６】
図１（ａ）及び図１（ｂ）に示すように、本実施形態の液晶装置１００は、ＴＦＴアレイ基板（アクティブマトリクス基板）１０と、対向基板２５とが平面視略矩形枠状のシール材４２を介して貼り合わされ、このシール材４２に囲まれた領域内に液晶層５０が封入された構成になっている。液晶層５０としては、例えば正の誘電率異方性を有する液晶材料が用いられている。シール材４２の一部（図中下辺側）に液晶注入口４５が形成されており、当該液晶注入口４５を塞ぐように封止材４４が形成されている。シール材４２内周側に沿って平面視矩形枠状の周辺見切り４３が形成され、この周辺見切りの内側の領域が表示領域１１となっている。
【００５７】
表示領域１１内には、画素領域１２がマトリクス状に設けられている。当該画素領域１２は、画素表示領域１１の最小表示単位となる１画素を構成している。シール材４２の外側の領域には、データ線駆動回路１０１及び外部回路実装端子１０２がＴＦＴアレイ基板１０の１辺（図示下辺）に沿って形成されており、この１辺に隣接する２辺に沿ってそれぞれ走査線駆動回路１０４が形成されて周辺回路を構成している。
【００５８】
ＴＦＴアレイ基板１０の残る１辺（図示上辺）には、表示領域１１の両側の走査線駆動回路１０４間を接続する複数の配線１０５が設けられている。また、対向基板２５の各角部においては、ＴＦＴアレイ基板１０と対向基板２５との間の電気的導通をとるための基板間導通材１０６が配設されている。本実施形態の液晶装置１００は、透過型の液晶装置として構成され、ＴＦＴアレイ基板１０側に配置された光源（図示略）からの光を変調し、対向基板２５側から画像光として射出するようになっている。
【００５９】
図１（ｂ）に示すように、ＴＦＴアレイ基板１０は、例えば石英（光屈折率１．４６）やガラス（光屈折率１．５）などの光透過可能な材料からなる矩形の基板である。ＴＦＴアレイ基板１０の内面側（液晶層側）には、複数の画素電極９が配列形成されており、これら画素電極９を覆うように配向膜１６が形成されている。対向基板２５の内面側には、周辺見切り４３及び遮光膜２３が形成され、その上に平面ベタ状の共通電極２６が形成されている。そして、共通電極２６を覆うように配向膜２２が形成されている。更に、ＴＦＴアレイ基板１０の外面側（液晶層とは反対側）には、偏光板４８が貼り付けられている。
【００６０】
図２は、上記の液晶装置の等価回路図である。
【００６１】
同図に示すように、液晶装置の表示領域１１には、複数の画素領域１２がマトリクス状に配置されており、これら画素領域１２には、それぞれ画素電極９が配置されている。また、その画素電極９の側方にはＴＦＴ素子３０が形成されている。ＴＦＴ素子３０は、該画素電極９への通電制御を行うスイッチング素子である。このＴＦＴ素子３０のソース側にはデータ線６が接続されている。各データ線６には、例えばデータ線駆動素子から画像信号Ｓ１、Ｓ２、…、Ｓｎが供給されるようになっている。
【００６２】
ＴＦＴ素子３０のゲート側には走査線３が接続されている。走査線３には、例えば走査線駆動素子から所定のタイミングでパルス的に走査信号Ｇ１、Ｇ２、…、Ｇｍが供給されるようになっている。また、ＴＦＴ素子３０のドレイン側には画素電極９が接続されている。
【００６３】
走査線３から供給された走査信号Ｇ１、Ｇ２、…、Ｇｍにより、スイッチング素子であるＴＦＴ素子３０が一定期間だけオンにされると、データ線６から供給された画像信号Ｓ１、Ｓ２、…、Ｓｎが、画素電極９を介して画素領域１２に所定のタイミングで書き込まれるようになっている。
【００６４】
画素領域１２に書き込まれた所定レベルの画像信号Ｓ１、Ｓ２、…、Ｓｎは、画素電極９と後述する共通電極との間に形成される液晶容量で一定期間保持される。なお、保持された画像信号Ｓ１、Ｓ２、…、Ｓｎがリークするのを防止するため、画素電極９と容量線４ｂとの間に容量素子１７が形成され、液晶容量と並列に配置されている。このように、液晶に電圧信号が印加されると、印加された電圧レベルにより液晶分子の配向状態が変化する。これにより、液晶に入射した光源光が変調されて、画像光が生成されるようになっている。
【００６５】
次に、本実施形態における液晶装置のうち、ＴＦＴアレイ基板側の画素部における構成について、図３、図４を参照して説明する。図３は、データ線、走査線、画素電極などが形成されたＴＦＴアレイ基板１０の平面図である。図３においては、図中縦方向がＴＦＴアレイ基板１０の短手方向を示しており、図中横方向がＴＦＴアレイ基板１０の長手方向を示している。図４は、図３におけるＡ１−Ａ６断面に沿った構成を示す図である。
【００６６】
図３に示すように、ＴＦＴアレイ基板１０の画素領域１２には、複数の画素電極９が設けられている。ここで、以下の各実施形態において、「画素領域」については画素電極９が設けられた領域をいうものとする。画素電極９は、画素領域１２に平面視で重なる領域に矩形に設けられており、例えばＩＴＯ（Indium Tin Oxide）などの透明な導電材料によって形成されている。
【００６７】
各画素電極９の外側の領域のうち、画素電極９の間の領域（画素間領域）１４には、図示しない遮光膜が設けられており、当該遮光膜が設けられた領域には凹部１０ａ（輪郭を破線で示す）が設けられている。凹部１０ａは、図３に示すように、画素間領域１４内を縦方向及び横方向に延在するように格子状に設けられた溝であり、各画素領域１２の角部間（４つの画素領域１２の角部が接する領域）では、縦方向に延在する凹部１０ａと横方向に延在する凹部１０ａとが交差している。
【００６８】
図４に示すように、凹部１０ａは、開口部１０ｂから底部１０ｃにかけて、徐々に幅（延在方向に直交する方向の寸法）が狭くなっていく形状に設けられている。すなわち、凹部１０ａは、開口部１０ｂ側における基板面方向の断面積が底部１０ｃ側における基板面方向の断面積よりも大きくなっている。ここでは、凹部１０ａの形状が断面二等辺三角形に設けられており、底部１０ｃが二等辺三角形の頂角（鋭角）になっている。
【００６９】
図３中縦方向に延在する凹部１０ａ内には、データ線６が設けられている。データ線６は、導電率及び光反射率の高い金属、例えばＣｕ、Ａｌ、Ａｇ、Ａｕ、Ｎｉ、Ｃｒなどの金属によって形成することが好ましく、中でも光反射率の高いＡｌやＡｇによって形成することがより好ましい。データ線６は、当該凹部１０ａに沿って延在している。
【００７０】
図４に示すように、データ線６は、凹部１０ａの開口部１０ｂに当該開口部１０ｂを塞ぐように設けられており、同時に、凹部１０ａの底部１０ｃに中空部分１０ｄを形成するように設けられている。データ線６の上面６ａは、ＴＦＴアレイ基板１０の表面１０ｅと面一状態になっている。データ線６の下面６ｂは、凹部１０ａの開口部１０ｂと底部１０ｃとの間に位置している。
【００７１】
図３に示すように、凹部１０ａ内から各画素領域１２の左上角部側にデータ線６が突出している部分がある（接続電極６ｃ）。接続電極６ｃは、各画素領域１２の図中左上角部に平面視で重なるように設けられている。この接続電極６ｃは、図４に示すように、凹部１０ａ内からはみ出してＴＦＴアレイ基板１０の表面１０ｅ上に設けられている。
【００７２】
図３中横方向に延在する凹部１０ａ内には、走査線３が設けられている。走査線３は、データ線６と同様に、導電率及び光反射率の高い金属、例えばＣｕ、Ａｌ、Ａｇ、Ａｕ、Ｎｉ、Ｃｒなどの金属によって形成されており、当該横方向の凹部１０ａに沿って延在している。
【００７３】
図４に示すように、走査線３は、データ線６と同様、凹部１０ａの開口部１０ｂに当該開口部１０ｂを塞ぐように設けられており、同時に、凹部１０ａの底部１０ｃに中空部分１０ｄを形成するように設けられている。走査線３の上面３ａは、ＴＦＴアレイ基板１０の表面１０ｅと面一状態になっている。走査線３の下面３ｂは、凹部１０ａの開口部１０ｂと底部１０ｃとの間に位置している。
【００７４】
凹部１０ａは、上述のようにデータ線６及び走査線３を配置する部分として設けられていると共に、プリズム素子としての機能も有している。
【００７５】
図４に示すように、ＴＦＴアレイ基板１０側から入射した光Ｌ１、Ｌ２は、縦方向に延在する凹部１０ａによって反射され、画素領域１２（図３参照）側に集光される。また、ＴＦＴアレイ基板１０側から入射した光Ｌ３、Ｌ４は、横方向に延在する凹部１０ａの中空部分１０ｄ又は走査線３によって反射され、画素領域１２（図３参照）側に集光される。このように、凹部１０ａは、光を画素領域１２に集光するプリズム部４０を構成している。
【００７６】
図３中縦方向に延在する凹部１０ａと横方向に延在する凹部１０ａとの交差部分には、容量素子１７と、半導体層１８と、ゲート電極１９とが設けられている。
【００７７】
容量素子１７は、図３に示すように、データ線６に沿って縦方向に延在するように設けられている。容量素子１７の幅は、データ線６及び縦方向に延在する凹部１０ａの幅よりも広くなっており、容量素子１７がデータ線６及び縦方向の凹部１０ａから幅方向にはみ出すように設けられている。
【００７８】
図４に示すように、容量素子１７は、データ線６の上方に絶縁層２０を介して配置されており、一対の容量電極１７ａ、１７ｂが絶縁層１７ｃを挟持した構成になっている。容量電極１７ａ、１７ｂは、例えばＴｉ、Ｍｏ、Ｃｒ、Ｗ、Ｔａ、Ｐｄなどの金属によって薄膜状に形成されている。絶縁層１７ｃは、例えばＳｉＯ２などの絶縁材料によって形成されている。
【００７９】
半導体層１８は、例えばシリコンなどの半導体からなる矩形の薄膜であり、図３に示すように、縦方向に延在する凹部１０ａと横方向に延在する凹部１０ａとの交差部分に平面視で重なるように配置されている。ここでは、半導体層１８の中央部が交差部分に平面視で重なるように配置されている。
【００８０】
図４に示すように、半導体層１８の上面１８ａは、例えばシリコン酸化物（ＳｉＯ２）などのゲート絶縁層２１によって覆われている。
【００８１】
ゲート電極１９は、走査線３と同様例えばＣｕ、Ａｌ、Ａｇ、Ａｕ、Ｎｉ、Ｃｒなどの金属によって形成されており、図３に示すように、横方向に延在する凹部１０ａに沿うように設けられている。このゲート電極１９は、走査線３及び横方向に延在する凹部１０ａの幅よりも広い幅を有し、平面視で走査線３及び横方向に延在する凹部１０ａからはみ出すように設けられていると共に、半導体層１８の中心部分を横切るように配置されている。
【００８２】
図４に示すように、ゲート電極１９は、ゲート絶縁層２１上に重なるように配置されており、ゲート電極１９の図中横方向の両端部は、走査線３に接続されている。
【００８３】
半導体層１８には、図３に示すように、チャネル領域１ａと、高濃度ソース領域１ｂと、高濃度ドレイン領域１ｃと、低濃度ソース領域１ｄと、低濃度ドレイン領域１ｅとが形成されている。チャネル領域１ａは、図３に示すように、半導体層１８のうちゲート電極１９に平面視で重なる位置（図３中上下方向中央部）に配置されている。
【００８４】
高濃度ソース領域１ｂは、図３及び図４に示すように、ソースコンタクトホール６５を介して接続電極６ｃに接続されており、データ線６に電気的に接続されている。高濃度ドレイン領域１ｃは、図３及び図４及び図５に示すように、画素コンタクトホール６３を介して画素電極９に接続されていると共に、容量コンタクトホール６４を介して容量電極１７ｂに接続されており、容量素子１７に電気的に接続されている。
【００８５】
低濃度ソース領域１ｄは、チャネル領域１ａと高濃度ソース領域１ｂとの間の領域に設けられている。また、低濃度ドレイン領域１ｅは、チャネル領域１ａと高濃度ドレイン領域１ｃとの間の領域に設けられている。このように、半導体層１８、ゲート電極１９、ゲート絶縁層２１とによってＬＤＤ構造のＴＦＴ素子３０を構成している。
【００８６】
（液晶装置の製造方法）
次に、本発明の液晶装置１００の製造工程について説明する。本実施形態では、大面積のマザー基板を用いて複数の液晶装置を一括して形成し、切断することによって個々の液晶装置１００に分離する方法を例に挙げて説明する。
【００８７】
液晶装置１００は、対向側マザー基板及びＴＦＴアレイ側マザー基板をまず形成し、両基板を貼り合せて切断することによって形成する。なお、ＴＦＴアレイ側マザー基板は、ＴＦＴアレイ基板１０となる複数の矩形の表示領域を含む大判の基板であり、対向側マザー基板は、対向基板２５となる複数の矩形の表示領域を含む大判の基板である。
【００８８】
ＴＦＴアレイ側マザー基板の形成工程について説明する。
【００８９】
まず、ガラスや石英等の透光性材料からなる大判の基材（ＴＦＴアレイ基板１０）に凹部１０ａを形成する。
【００９０】
図５及び図６を参照して具体的に説明する。例えばＯＦＰＲシリーズ（東京応化製）や、ＡＺシリーズ（クラリアント製）などのレジストを用いて、例えばスピンコートやスプレーコートなどの手法により、３μｍ程度の均一な厚さのレジスト層７０をＴＦＴアレイ基板１０上に形成する。このレジスト層７０にマスク７１を配置して所定時間露光して露光を行う。マスク７１は、ＴＦＴアレイ基板１０の凹部１０ａを形成する位置に開口部７１ａを有している。露光されたレジスト層７０に現像処理を行うと、レジスト層７０には、図５に示すように、当該レジスト層７０を貫通する溝７０ａが形成される。
【００９１】
次に、溝７０ａを有するレジスト層７０が形成された状態で、ＣＦ、Ｃ４Ｆ８、ＣＨＦ３などのフッ化系ガスをエッチャントとして、このＴＦＴアレイ基板１０をドライエッチングする。ドライエッチングに際しては、ポンプなどの排気装置を有するチャンバ内にレジスト層７０が形成されたＴＦＴアレイ基板１０を収容しておく。
【００９２】
この状態で、当該ＴＦＴアレイ基板１０の周囲の圧力を０．１３３Ｐａ〜数百Ｐａに減圧し、このチャンバ内に、エッチャントであるＣＦ、Ｃ４Ｆ８、ＣＨＦ３などの混合ガスを例えば３０ｓｃｃｍ程度投入する。チャンバ内に設けた電極に例えば１３．５６ＭＨｚ程度の高周波をかけ、エッチャントの混合ガスを励起状態（例えば、ラジカル状態）にし、反応性ガスによりＴＦＴアレイ基板１０のドライエッチングを行う。この結果、図６に示すように、レジスト層７０の形状が、ＴＦＴアレイ基板１０に転写され、ＴＦＴアレイ基板１０に凹部１０ａが形成される。
【００９３】
このとき、凹部１０ａの壁面の傾斜角度は、ＴＦＴアレイ基板１０の基板温度に依存することが本発明者らによって確認されている。例えば、基板温度を１５６℃にした場合には傾斜角度は９９°になり、基板温度を４６℃にした場合には傾斜角度は８５°になり、基板温度を９℃にした場合には傾斜角度は７８°になる。
【００９４】
これは、凹部１０ａの壁面に炭素とフッ素との反応によるフロロカーボンが付着し、壁面を保護することに起因するものである。したがって、ＴＦＴアレイ基板１０の基板温度を設定することにより、壁面に付着するフロロカーボンの量を調節し、凹部１０ａの壁面の傾斜角度を所望の角度に傾斜させることが可能である。
【００９５】
次に、図７に示すように、ＴＦＴアレイ基板１０の凹部１０ａ内にデータ線６及び走査線３を形成すると共に、接続電極６ｃを形成する。データ線６及び走査線３については、例えば、Ｃｕ、Ａｌ、Ａｇ、Ａｕ、Ｎｉ、Ｃｒなどの金属粒子を溶媒に分散させた機能液を凹部１０ａ内に流し込み、当該溶媒を蒸発させることによってデータ線６及び走査線３を形成することができる。凹部１０ａの底部１０ｃが鋭角になっているので、機能液を凹部１０ａ内に流し込んだとき、溶媒及び金属粒子が凹部１０ａの底部１０ｃまで行き渡りにくくなる。この結果、凹部１０ａの底部１０ｃに中空部分１０ｄが形成されることになる。
【００９６】
次に、図８に示すように、ＴＦＴアレイ基板１０の表面１０ｅ及びデータ線６及び走査線３を覆うように絶縁層２０を形成する。
【００９７】
絶縁層２０を形成したら、当該絶縁層２０上に容量素子１７を形成する。この工程については、図９〜図１２を参照して具体的に説明する。まず、図９に示すように、絶縁層２０上に、例えばＴｉ、Ｍｏ、Ｃｒ、Ｗ、Ｔａ、Ｐｄなどの金属膜７４を形成し、金属膜７４上のうち凹部１０ａに平面視で重なる位置に保護層７５を形成する。次に、この保護層７５が形成された状態で、金属膜７４をエッチングする。このときのエッチングについては、上述したドライエッチングと同様の方法でも良いし、ウエットエッチングを行っても良い。このエッチング後保護層７５を除去すると、図１０に示すように、保護層７５で覆われていた領域に容量電極１７ａが形成される。
【００９８】
続いて、図１１に示すように、容量電極１７ａ上に絶縁層１７ｃを形成する。絶縁層１７ｃを形成したら、図１２に示すように、この絶縁層１７ｃの表面に容量電極１７ａと同一の材料、例えばＴｉ、Ｍｏ、Ｃｒ、Ｗ、Ｔａ、Ｐｄなどによって容量電極１７ｂを形成する。容量電極１７ｂの形成については、容量電極１７ａの形成と同様に行う。すなわち、金属膜を形成し、当該金属膜をエッチングすることによって容量電極１７ｂを形成する。
【００９９】
ＴＦＴアレイ基板１０に凹部１０ａ、データ線６、走査線３及び容量素子１７を形成したら、コンタクトホール６４、６５を形成し、当該コンタクトホール６４、６５に接続されるようにＴＦＴ素子３０を形成する。ＴＦＴ素子３０形成後、ゲート電極１９を形成し、ゲート電極１９と走査線３とを接続する。また、コンタクトホール６３を形成し、当該コンタクトホール６３に接続されるように画素電極９を形成する。そして、画素電極９を形成したＴＦＴアレイ基板１０の表面に配向膜１６を形成し、配向膜１６上にシール材４２を形成する。
【０１００】
次に、対向側マザー基板の形成工程について簡単に説明する。
【０１０１】
ＴＦＴアレイ側マザー基板の場合と同様に、ガラスや石英等の透光性材料からなる大判の基材（対向基板１０）の各表示領域に共通電極２６を形成し、当該共通電極２６上に配向膜２２を形成する。
【０１０２】
次に、上記の各工程で形成したＴＦＴアレイ側マザー基板と対向側マザー基板とを貼り合わせる。両基板を近接させ、対向側マザー基板がＴＦＴアレイ側マザー基板上のシール材４２に接着させるようにする。ＴＦＴアレイ側マザー基板と対向側マザー基板とを貼り合わせた後には、シール材４２に紫外線（ＵＶ）を照射して硬化させる。
【０１０３】
その後、ＴＦＴアレイ側マザー基板及び対向側マザー基板にスクライブ線を形成し、当該スクライブ線に沿ってパネルを切断し、切断された各液晶パネルの洗浄を行う。そして、洗浄した各液晶パネルに液晶を封入し、例えばＡＣＦを介してフレキシブル基板を実装して、液晶装置１００が完成する。
【０１０４】
本実施形態によれば、ＴＦＴアレイ基板１０の表面１０ｅのうち画素間領域１４に設けられ光を画素領域１２内に集光可能な凹部１０ａを有するプリズム部４０を具備するので、画素間領域１４に入射する光についても画素領域１２内で利用することができる。これにより、光の利用効率を向上させることができる。
【０１０５】
しかも、ＴＦＴアレイ基板１０に設けられるデータ線６、走査線３がこの凹部１０ａ内に設けられているので、これらデータ線６、走査線３をＴＦＴアレイ基板１０の基板面方向のみならず、当該ＴＦＴアレイ基板１０の深さ方向にも配置することができる。ＴＦＴアレイ基板１０の深さ方向に配置する分、基板面方向への広がりを抑えることができるので、基板面方向のスペースが狭い部分にも十分にこれらの配線を配置することが可能となり、画素間領域１４を狭くしてもデータ線６、走査線３を十分に配置することができる。
【０１０６】
したがって、例えば画素領域１２の間隔を狭くして小型化・高精細化を図ることが可能になると共に、例えば画素領域１２自体の面積を大きくして画素領域１２の開口率の向上を図ることも可能となる。また、画素領域１２を狭くすると同時に画素領域１２自体の面積を大きくすることも可能となる。このようにＴＦＴアレイ基板１０を自在に設計することで、小型化・高精細化の要請に応えることができると共に、画素領域１２の開口率及び光利用効率を飛躍的に向上させることができる。
【０１０７】
また、本実施形態によれば、凹部１０ａの底部１０ｃが中空部分１０ｄになっているので、当該底部１０ｃの光屈折率をＴＦＴアレイ基板１０内部の光屈折率よりも低くすることができる。このため、ＴＦＴアレイ基板１０内部から凹部１０ａの底部１０ｃに入射する光を当該底部１０ｃで全反射することができ、光を画素領域１２内に集光することができる。これにより、光の利用効率向上を図ることができる。
【０１０８】
また、半導体層１８が凹部１０ａの交差部分に平面視で重なるように配置されているので、半導体層１８が凹部１０ａによって十分に覆われることになる。これにより、ＴＦＴアレイ基板１０内部から半導体層１８に光が入射するのを一層確実に防ぐことができる。しかも、半導体層１８が設けられる凹部１０ａの交差部分でデータ線６と走査線３とが交差するように設けられているので、半導体層１８とデータ線６又は走査線３との接続部分を省スペースで配置することができる。
【０１０９】
また、容量電極１７ａ、１７ｂが凹部１０ａの開口部１０ｂと半導体層１８との間に配置されており、容量電極１７ａ、１７ｂと半導体層１８とが平面視で少なくとも一部が重なるように設けられているので、半導体層１８に向けて入射する光の一部を当該容量電極１７ａ、１７ｂによって遮ることができる。これにより、半導体層１８に光が照射されるのを防ぐことができる。
【０１１０】
［第２実施形態］
次に、本発明に係る第２実施形態を説明する。第１実施形態と同様、以下の図では、各部材を認識可能な大きさとするため、縮尺を適宜変更している。本実施形態では、凹部が縦横の一方（本実施形態では縦）のみに設けられており、データ線のみが凹部の内部に設けられている点で第１実施形態と異なっているため、この点を中心に説明する。
【０１１１】
図１３は、本実施形態における液晶装置２００のＴＦＴアレイ基板２１０の平面図である。図１３においては、第１実施形態と同様、図中縦方向がＴＦＴアレイ基板の短手方向を示しており、図中横方向がＴＦＴアレイ基板の長手方向を示している。図１４は、図１３のＣ−Ｃ断面に沿った構成を示す図である。
【０１１２】
図１３に示すように、画素間領域２１４には、図示しない遮光膜が設けられており、当該遮光膜が設けられた領域には、図中縦方向に延在する凹部２１０ａ（輪郭を破線で示す）がストライプ状に設けられている。本実施形態では、凹部２１０ａが図１３中縦方向のみに設けられており、横方向には設けられていない。凹部２１０ａは、図１４に示すように、断面が二等辺三角形になっている。また、第１実施形態と同様に、この凹部２１０ａは光を反射して画素領域２１２（図１３参照）に集光するプリズム部２４０を構成している。
【０１１３】
また、画素間領域２１４には、図中縦方向にデータ線２０６が延在しており、図中横方向に走査線２０３が延在している。データ線２０６と走査線２０３とは、画素領域１２の角部間において平面視で交差しており、その交差部分に平面視で重なるように容量素子２１７及びＴＦＴ素子２３０が設けられている。
【０１１４】
データ線２０６は、凹部２１０ａに沿うように当該凹部２１０ａ内に設けられており、図１４に示すように、上面２０６ａがＴＦＴアレイ基板２１０の表面２１０ｅと面一状態になっている。また、データ線２０６の下面２０６ｂは、凹部２１０ａの開口部２１０ｂと底部２１０ｃとの間に位置している。データ線２０６の下面２０６ｂと凹部２１０ａの底部２１０ｃとの間は中空部分２１０ｄになっている。
【０１１５】
容量素子２１７は、図１３に示すように、データ線２０６の延在方向に沿って配置されている。容量素子２１７の幅は、データ線２０６の幅よりも広くなっており、容量素子２１７がデータ線２０６から幅方向にはみ出した状態になっている。また、容量電極２１７ａの一部が画素領域２１２の右下角部に向けて突出している（突出部２１７ｄ）。
【０１１６】
図１４に示すように、容量素子２１７は、容量電極２１７ａ、２１７ｂが絶縁層２１７ｃを挟持する構成になっており、データ線２０６の上方（液晶層２５０側）に配置されている。容量素子２１７には、容量電極２１７ａ、２１７ｂ及び絶縁層２１７ｃを貫通する貫通孔２１７ｅが設けられている。
【０１１７】
走査線２０３は、図１３に示すように、画素間領域２１４の横方向に延在するように設けられており、データ線２０６と交差する部分がゲート電極２０３ｂになっている。したがって、ゲート電極２０３ｂが走査線２０３の一部になっている。また、図１４に示すように、走査線２０３は、ＴＦＴアレイ基板２１０の表面２１０ｅに対して上方に配置されている。
【０１１８】
ＴＦＴ素子２３０は、第１実施形態同様に、ＬＤＤ構造を有しており、図１４に示すように、半導体層２６２とゲート絶縁層２６７とゲート電極２０３ｂとを主体として構成されている。半導体層２６２及びゲート絶縁層２６７は、図１３に示すように、画素間領域２１４において画素領域２１２の角部間を含んだ領域に平面視逆Ｌ字型に設けられており、画素領域２１２の角部（図中右下）、データ線２０６の一部及び突出部２１７ｄの一部に平面視で重なるように配置されている。半導体層２６２の図中上下方向の中央部がゲート電極２０３ｂに平面視で重なるように配置されている。また、ＴＦＴ素子２３０は、図１４に示すように、半導体層２６２上にゲート絶縁層２６７が設けられ、当該ゲート絶縁層２６７上にゲート電極２０３ｂが設けられた構成になっている。
【０１１９】
半導体層２６２には、図１３及び図１４に示すように、チャネル領域２０１ａと、高濃度ソース領域２０１ｂと、高濃度ドレイン領域２０１ｃと、低濃度ソース領域２０１ｄと、低濃度ドレイン領域２０１ｅとが形成されている。
【０１２０】
チャネル領域２０１ａは、図１３に示すように、半導体層２６２のうちゲート電極２０３ｂに平面的に重なる位置（図１３中上下方向中央部）に配置されている。
【０１２１】
高濃度ソース領域２０１ｂは、図１３に示すように、半導体層２６２のうちデータ線６に平面的に重なる位置（図１３中下側）に配置されている。図１４に示すように、容量素子２１７に設けられた貫通孔２１７ｅを貫通するソースコンタクトホール２６５を介してデータ線２０６に直接接続されている。したがって、第１実施形態とは異なり、本実施形態では高濃度ソース領域２０１ｂが画素領域２１２に平面的に重ならないようになっており、その分画素領域２１２の開口率を確保することができるようになっている。
【０１２２】
高濃度ドレイン領域２０１ｃは、図１３に示すように、半導体層２６２のうち突出部２１７ｄに平面視で重なる位置（図１３中上側）に配置されている。また、高濃度ドレイン領域２０１ｃは、図１４に示すように、画素コンタクトホール２６３を介して画素電極２０９に接続されていると共に容量コンタクトホール２６４を介して突出部２１７ｄに接続されており、画素電極２０９及び容量素子２１７の両方に電気的に接続されている。
【０１２３】
低濃度ソース領域２０１ｄは、チャネル領域２０１ａと高濃度ソース領域２０１ｂとの間の領域に設けられている。また、低濃度ドレイン領域２０１ｅは、チャネル領域２０１ａと高濃度ドレイン領域２０１ｃとの間の領域に設けられている。
【０１２４】
本実施形態のように、ＴＦＴアレイ基板２１０のうち短手方向にのみ凹部２１０ａを設け、長手方向に凹部２１０ａを設けない構成であっても、第１実施形態と同様の効果を得ることができる。加えて、本実施形態の構成であれば、ゲート電極２０３ｂを走査線２０３の一部とすることができるので、ゲート電極２０３ｂの形成が容易になる。
【０１２５】
また、本実施形態によれば、半導体層２６２の高濃度ソース領域２０１ｂがデータ線２０６に平面的に重なるように配置され、かつ、データ線２０６に直接接続されているので、当該高濃度ソース領域２０１ｂとデータ線２０６とを接続する接続部を特に設ける必要がない。このため、画素領域２１２上に開口部を広く設けることができ、開口率の向上を図ることができる。
【０１２６】
［第３実施形態］
次に、本発明に係る第３実施形態を説明する。第１実施形態と同様、以下の図では、各部材を認識可能な大きさとするため、縮尺を適宜変更している。本実施形態では、ＴＦＴ素子の半導体層の構成が第１実施形態と異なっているため、この点を中心に説明する。
【０１２７】
図１５は、本実施形態における液晶装置３００のＴＦＴアレイ基板３１０の平面図である。図１５においては、第１実施形態と同様、図中縦方向がＴＦＴアレイ基板の短手方向を示しており、図中横方向がＴＦＴアレイ基板の長手方向を示している。図１６は、図１５におけるＤ−Ｄ断面に沿った構成を示す図である。
【０１２８】
図１５に示すように、画素間領域３１４には、遮光膜３１５が設けられており、この遮光膜３１５が設けられた領域には凹部３１０ａが形成されている。なお、図１５では、ところどころ遮光膜３１５を取り除いた状態で示している。遮光膜３１５は、図１５中縦方向の幅と横方向の幅がほぼ等しくなるように設けられている。
【０１２９】
凹部３１０ａは、図１５に示すように、画素間領域３１４内を縦方向及び横方向に延在するように格子状に設けられており、各画素領域３１２の角部間では、縦方向に延在する凹部３１０ａと横方向に延在する凹部３１０ａとが交差している。図１６に示すように、凹部３１０ａの断面は、二等辺三角形に形成されている。図１６では、縦方向に延在する凹部３１０ａについて示されているが、横方向に延在する凹部３１０ａについても、同様の形状になっている。第１実施形態と同様、凹部３１０ａは、ＴＦＴアレイ基板３１０内からの光を画素領域３１２内へと集光するプリズム部３４０を構成している。
【０１３０】
画素間領域３１４には、凹部３１０ａの他、容量素子３１７、データ線３０６、走査線３０３、ＴＦＴ素子３３０が設けられている。このうち、データ線３０６及び走査線３０３は、凹部３１０ａ内に設けられている。データ線３０６と走査線３０３とは、凹部３１０ａの交差部分において交差している。データ線３０６は、画素領域３１２の右上角部側に突出した突出部３０６ｃを有している。
【０１３１】
図１６に示すように、データ線３０６は、上面３０６ａがＴＦＴアレイ基板３１０の表面３１０ｅと面一状態になるように形成されており、下面３０６ｂが凹部３１０ａの開口部３１０ｂと底部３１０ｃとの間に位置している。データ線３０６の下面３０６ｂと凹部３１０ａの底部３１０ｃとの間は中空部分３１０ｄになっている。
【０１３２】
図示を省略するが、凹部３１０ａ内の走査線３０３についても、データ線３０６と同様に上面がＴＦＴアレイ基板３１０の表面３１０ｅと面一状態になっており、下面が凹部３１０ａの開口部３１０ｂと底部３１０ｃとの間に位置している。走査線３０３の下面と凹部３１０ａの底部との間についても中空部分になっている。
【０１３３】
容量素子３１７は、図１５に示すように、データ線３０６の延在方向に沿って配置されている。容量素子３１７の幅はデータ線３０６の幅よりも広くなっており、容量素子３１７がデータ線３０６から幅方向にはみ出した状態になっている。
【０１３４】
図１６に示すように、容量素子３１７は、容量電極３１７ａ、３１７ｂが絶縁層３１７ｃを挟持する構成になっており、データ線３０６の上方（液晶層３５０側）に配置されている。また、図１５に示すように、容量電極３１７ａの一部が画素領域３１２の左下角部側に突出している（突出部３１７ｄ）。
【０１３５】
図１６に示すように、データ線３０６と走査線３０３との交差領域には、走査線３０３の延在方向にゲート電極３０３ｂが設けられている。ゲート電極３０３ｂは、ＴＦＴアレイ基板３１０の基板面に対して上方（液晶層３５０側）に設けられており、両端が走査線３０３に接続されている。
【０１３６】
ＴＦＴ素子３３０は、図１６に示すように、半導体層３４２と絶縁層３４７とゲート電極３０３ｂを主体として構成されている。半導体層３４２及び絶縁層３４７の平面構成としては、図１５に示すように、データ線３０６と走査線３０３とが交差する交差部分に平面視で重なるように配置されており、画素領域３１２の角部に平面視で重なる領域を含むように平面視八角形に形成されている。
【０１３７】
具体的には、画素領域３１２の角部と半導体層３４２とが平面視で重なる領域が三角形になるように配置されている。半導体層３４２は、半導体層３４２の中央部が、ゲート電極３０３ｂに平面視で重なるように設けられている。半導体層３４２を覆う遮光膜３１５の最大幅Ｗ１とデータ線３０６、走査線３０３の幅Ｗ２との間には、Ｗ１×０．８＞Ｗ２の関係が成り立っている。
【０１３８】
半導体層３４２には、図１５に示すように、チャネル領域３０１ａと、高濃度ソース領域３０１ｂと、高濃度ドレイン領域３０１ｃと、低濃度ソース領域３０１ｄと、低濃度ドレイン領域３０１ｅとが形成されている。チャネル領域３０１ａは、半導体層３４２のうちゲート電極３０３ｂに平面視で重なる位置に配置されている。高濃度ソース領域３０１ｂは、ソースコンタクトホール３４５を介して突出部３０６ｃに接続されている。高濃度ドレイン領域３０１ｃは、画素コンタクトホール３４３を介して画素電極３０９に接続されていると共に、容量コンタクトホール３４４を介して容量素子３１７の突出部３１７ｄに接続されている。低濃度ソース領域３０１ｄは、チャネル領域３０１ａと高濃度ソース領域３０１ｂとの間の領域に設けられている。また、低濃度ドレイン領域３０１ｅは、チャネル領域３０１ａと高濃度ドレイン領域３０１ｃとの間の領域に設けられている。
【０１３９】
本実施形態では、半導体層３４２の形状を八角形にすることによって、半導体層３４２と画素領域３１２とが平面視で重なる領域の面積を最小限に抑えつつ、半導体層３４２を覆う遮光膜３１５の最大幅Ｗ１をデータ線３０６、走査線３０３の幅Ｗ２よりも大きくすることが可能となる。これにより、画素領域３１２の開口率を一層向上させることができる。
【０１４０】
また、本実施形態では、半導体層３４２を覆う遮光膜３１５の最大幅Ｗ１とデータ線３０６、走査線３０３の幅Ｗ２との間に、Ｗ１×０．８＞Ｗ２の関係が成り立つように凹部３１０ａ、遮光膜３１５、データ線３０６、走査線３０３を形成することによって、データ線３０６、走査線３０３及び容量素子３１７の占めるスペースを狭くすることが可能となり、画素領域３１２の開口率を向上させることができる。
【０１４１】
［第４実施形態］
次に、本発明に係る第４実施形態を説明する。第１実施形態と同様、以下の図では、各部材を認識可能な大きさとするため、縮尺を適宜変更している。本実施形態では、ＴＦＴアレイ素子の半導体層の構成が第１実施形態と異なっているため、この点を中心に説明する。
【０１４２】
図１７は、本実施形態における液晶装置４００のＴＦＴアレイ基板４１０の平面図である。当該図１７においては、第１実施形態と同様、図中縦方向がＴＦＴアレイ基板４１０の短手方向を示しており、図中横方向がＴＦＴアレイ基板４１０の長手方向を示している。図１８は、図１７におけるＦ１−Ｆ７断面に沿った構成を示す図である。
【０１４３】
図１７に示すように、画素領域４１２の間の領域である画素間領域４１４には、図示しない遮光膜が設けられており、この遮光膜が設けられた領域には凹部４１０ａが形成されている。凹部４１０ａは、図１７に示すように、画素間領域４１４内を縦方向及び横方向に格子状に設けられている。
【０１４４】
図１７に示すように、縦方向に延在する凹部４１０ａ内には、当該凹部４１０ａに沿って延在するデータ線４０６が設けられている。データ線４０６は、図１８に示すように、上面４０６ａがＴＦＴアレイ基板４１０の表面４１０ｅと面一状態になるように形成されており、下面４０６ｂが凹部４１０ａの開口部４１０ｂと底部４１０ｃとの間に位置している。データ線４０６の下面４０６ｂと凹部４１０ａの底部４１０ｃとの間は中空部分４１０ｄになっている。
【０１４５】
また、図示を省略するが、横方向に延在する凹部４１０ａ内の走査線４０３についても、データ線４０６と同様に上面がＴＦＴアレイ基板４１０の表面４１０ｅと面一状態になっており、下面が凹部４１０ａの開口部４１０ｂと底部４１０ｃとの間に位置している。走査線４０３の下面と凹部４１０ａの底部との間についても中空部分になっている。
【０１４６】
縦横に延在する凹部４１０ａの交差部分には、容量素子４１７及びＴＦＴ素子４３０が設けられている。
【０１４７】
容量素子４１７は、図１８に示すように、容量電極４１７ａ、４１７ｂが絶縁層４１７ｃを挟持する構成になっている。容量素子４１７には、容量電極４１７ａ、４１７ｂ及び絶縁層４１７ｃを貫通する貫通孔４１７ｅが設けられている。
【０１４８】
ＴＦＴ素子４３０は、図１８に示すように、半導体層４６２と絶縁層４６７とゲート電極４０３ｂとを主体として構成されている。半導体層４６２は、図１７に示すように、画素間領域４１４において画素領域４１２の角部間を含んだ領域にＵ字状に設けられている。具体的には、半導体層４６２の図中上側が開いた状態で配置されている。この半導体層４６２は、データ線４０６、画素領域４１２、容量素子４１７の一部に平面視で重なるように設けられている。
【０１４９】
絶縁層４６７は、半導体層４６２上に設けられたゲート絶縁層である。図１８に示すように、この絶縁層４６７上にゲート電極４０３ｂが配置されている。ゲート電極４０３ｂは、半導体層４６２の中央部及び容量素子４１７の一部を跨ぐように設けられており、図１７中左右方向の両端部が走査線４０３に接続されている。
【０１５０】
半導体層４６２には、図１７及び図１８に示すように、チャネル領域４０１ａと、高濃度ソース領域４０１ｂと、高濃度ドレイン領域４０１ｃと、低濃度ソース領域４０１ｄと、低濃度ドレイン領域４０１ｅとが形成されている。チャネル領域４０１ａは、半導体層４６２のうちゲート電極４０３ｂに平面視で重なる位置に配置されている。高濃度ソース領域４０１ｂは、データ線４０６に平面視で重なる位置に配置されており、ソースコンタクトホール４６５を介してデータ線４０６に直接接続されている。高濃度ドレイン領域４０１ｃは、画素コンタクトホール４６３を介して画素電極４０９に接続されている。同時に、高濃度ドレイン領域４０１ｃは、容量コンタクトホール４６４を介して容量素子４１７に電気的に接続されている。低濃度ソース領域４０１ｄは、チャネル領域４０１ａと高濃度ソース領域４０１ｂとの間の領域に設けられている。また、低濃度ドレイン領域４０１ｅは、チャネル領域４０１ａと高濃度ドレイン領域４０１ｃとの間の領域に設けられている。
【０１５１】
本実施形態では、半導体層４６２の形状をＵ字型にすることによって、半導体層４６２と画素領域４１２とが平面視で重なる領域の面積を最小限に抑えることが可能となる。これにより、画素領域４１２の開口率を一層向上させることができる。
【０１５２】
また、本実施形態では、半導体素子４６２の高濃度ソース領域４０１ｂがデータ線４０６に平面視で重なるように配置され、かつ、データ線４０６に直接接続されているので、当該高濃度ソース領域４０１ｂとデータ線４０６とを接続する接続部を特に設ける必要がない。このため、画素領域４１２上に開口部を広く設けることができ、開口率の一層の向上を図ることができる。
【０１５３】
［第５実施形態］
次に、本発明の第５実施形態を説明する。第１実施形態と同様、以下の図では、各部材を認識可能な大きさとするため、縮尺を適宜変更している。本実施形態では、ＴＦＴアレイ素子のデータ線及び走査線の断面構成が第１実施形態〜第４実施形態と異なっており、他の構成は同様であるため、構成の異なる点を中心に説明する。
【０１５４】
図１９は、本実施形態における液晶装置５００のＴＦＴアレイ基板５１０の断面図である。同図に示すように、ＴＦＴアレイ基板５１０に設けられた凹部５１０ａ内には、データ線５０６（上側データ線５０６Ａ及び下側データ線５０６Ｂ）が中空部分５１０ｄを形成するように設けられている。上側データ線５０６Ａ、５０６Ｂは、光を反射可能な材料、例えばアルミニウムなどの金属からなり、上側データ線５０６Ａと下側データ線５０６Ｂとは電気的に接続されている。
【０１５５】
凹部５１０ａの開口部５１０ｂ側に位置する上側データ線５０６Ａは、開口部５１０ｂを塞ぐように設けられている。上側データ線５０６Ａの上面５０６ａはＴＦＴアレイ基板５１０の表面５１０ｅと面一状態になっていると共に、下面５０６ｂは凹部５１０ａの開口部５１０ｂと底部５１０ｃとの間に位置している。凹部５１０ａの底部５１０ｃ側に位置する下側データ線５０６Ｂは、上面５０６ｃが中空部分５１０ｄを挟んで上側データ線５０６Ａの下面５０６ｂに対向しており、凹部５１０ａの底部５１０ｃを埋めるように設けられている。なお、図示を省略するが、走査線についても、上記のデータ線５０６と同様の構成になっている。
【０１５６】
上記のように凹部５１０ａ内にデータ線５０６を形成する際には、ＴＦＴアレイ基板５１０に凹部５１０ａを形成した後に、スパッタリング法によってデータ線５０６を形成する。スパッタリング法によってデータ線５０６を形成する場合、図２０に示すように、凹部５１０ａの底部５１０ｃに導電膜５７０が形成されると共に、開口部５１０ｂ側の側面にも導電膜５７１が付着していく。
【０１５７】
この結果、底部５１０ｃが導電膜５７０によって完全に埋まるより先に、凹部５１０ａの開口部５１０ｂが側面に付着した導電膜５７１によって閉ざされてしまう。すると、これ以上は底部５１０ｃに導電膜５７０が堆積せずに、専ら凹部５１０ａの開口部５１０ｂ側に導電膜５７１が堆積することになり、導電膜５７０と導電膜５７１との間に中空部分５１０ｄが形成されることになる。このようにして、上記の上側データ線５０６Ａ及び下側データ線５０６Ｂを形成する。
【０１５８】
本実施形態によれば、光を反射可能な材料からなる下側データ線５０６Ｂが凹部５１０ａの底部５１０ｃに設けられているので、図１９に示すように、ＴＦＴアレイ基板５１０内部から凹部５１０ａの底部５１０ｃに入射する光Ｌ５を当該凹部５１０ａの底部５１０ｃで確実に画素領域側へ反射することができ、光を画素領域内に集光することができる。これにより、光の利用効率向上を図ることができる。
【０１５９】
また、本実施形態では、上側データ線５０６Ａが凹部５１０ａの開口部５１０ｂに設けられており、開口部５１０ｂが上側データ線５０６Ａによって塞がれている状態になっているので、ＴＦＴアレイ基板５１０上の開口部５１０ｂ上に絶縁層などを設けても、当該絶縁層が凹部５１０ａの内部に陥没するのを防ぐことができる。
【０１６０】
また、本実施形態では、凹部５１０ａの開口部５１０ｂに設けられた上側データ線５０６Ａと底部５１０ｃに設けられた下側データ線５０６Ｂとの間が中空部分５１０ｄになっているので、図１９に示すように、ＴＦＴアレイ基板５１０内部から中空部分５１０ｄに入射する光Ｌ６をこの部分で全反射することができる。これにより、光の利用効率を図ることができる。
【０１６１】
［プロジェクタ］
次に、各実施形態の液晶装置を光変調装置として用いたプロジェクタの実施形態を説明する。
【０１６２】
図２１は、投射型表示装置の一例としてのプロジェクタ１１０２の内部の構成を概略的に示す図である。
【０１６３】
プロジェクタ１１０２は、光源１１０７と、フライアイレンズ１１０８、１１０９と、ダイクロイックミラー１１１０、１１１１と、反射ミラー１１１２、１１１３、１１１４と、液晶ライトバルブ１１１５、１１１６、１１１７と、クロスダイクロイックプリズム１１１８と、投射レンズ１１１９とを主体として構成されており、例えばＲ（赤）、Ｇ（緑）、Ｂ（青）の異なる色毎に透過型液晶ライトバルブを備えたカラー液晶プロジェクタである。
【０１６４】
光源１１０７は、例えば白色光を射出する高圧水銀ランプ等のランプ１１０７ａと、当該ランプ１１０７ａからの光を反射するリフレクタ１１０７ｂとを有している。フライアイレンズ１１０８、１１０９は、光源１１０７からの光の照度分布を均一化する光学部品である。光源１１０７側のフライアイレンズ１１０８には複数の２次光源像を形成する働きがあり、スクリーン１１０３側のフライアイレンズ１１０９にはフライアイレンズ１１０８で形成された２次光源像を重畳する働きがある。
【０１６５】
ダイクロイックミラー１１１０は、光源１１０７から射出される白色光のうち、赤色光ＬＲを透過させると共に、緑色光ＬＧ及び青色光ＬＢを反射する光学部品である。ダイクロイックミラー１１１１は、光源１１０７から射出される白色光のうち、緑色光ＬＧを反射し、青色光ＬＢを透過する光学部品である。
【０１６６】
液晶ライトバルブ１１１５、１１１６、１１１７は、それぞれ照射された赤色光、緑色光、青色光を所定の画像信号に基づいて変調する変調素子である。液晶ライトバルブ１１１５、１１１６、１１１７として、ここでは上述の液晶装置１００〜１０００が用いられている。
【０１６７】
クロスダイクロイックプリズム１１１８は、４つの直角プリズムが貼り合わされた光学素子である。クロスダイクロイックプリズム１１１８の内面には、赤色光を反射する誘電体多層膜１１１８ａと、青色光を反射する誘電体多層膜１１１８ｂとが十字状に形成されている。各誘電体多層膜１１１８ａ、１１１８ｂによって３つの色光が合成され、カラー画像を表す光（映像光）が形成されるようになっている。
【０１６８】
投射レンズ１１１９は、映像光をスクリーン１１０３に向けて投射する光学部品である。
【０１６９】
次に、上記のように構成されたプロジェクタ１１０２の動作を説明する。
【０１７０】
プロジェクタ１１０２を駆動させると、ランプ１１０７ａから白色光が射出される。ランプ１１０７ａから直接射出された白色光及びリフレクタ１１０７ｂで反射された白色光がコリメータレンズ１１０７ｃにより平行光にされる。この平行光は、フライアイレンズ１１０８、１１０９によりその照度分布が均一化される。
【０１７１】
照度分布が均一化された光は、ダイクロイックミラー１１１０、１１１１に到達し、赤色光、緑色光及び青色光の色光に分光される。各色光は、それぞれ反射ミラー１１１２、１１１３、１１１４を介して液晶ライトバルブ１１１５、１１１６、１１１７に到達し、液晶ライトバルブ１１１５、１１１６、１１１７により所望のパターンに変調される。このように変調された各色光が、投射レンズ１１１９によりスクリーン１１０３上に投射される。
【０１７２】
このように、本実施形態によれば、小型化・高精細化の要請に応えることができると共に、画素領域の開口率及び光利用効率を飛躍的に向上させることができる液晶装置１００〜５００を備えているので、明るく、コントラストの高い表示が可能なプロジェクタ１１０２を得ることができる。
【０１７３】
［電子機器］
次に、本発明に係る電子機器について、携帯電話を例に挙げて説明する。
【０１７４】
図２２は、携帯電話１２００の全体構成を示す斜視図である。
【０１７５】
携帯電話１２００は、筺体１２０１、複数の操作ボタンが設けられた操作部１２０２、画像や動画、文字等を表示する表示部１２０３を有する。表示部１２０３には、本発明に係る液晶装置１００〜１０００が搭載される。
【０１７６】
このように、小型化・高精細化の要請に応えることができると共に、画素領域の開口率及び光利用効率を飛躍的に向上させることができる液晶装置１００〜５００を備えているので、明るく、コントラストの高い表示部を有する電子機器（携帯電話）１２００を得ることができる。
【０１７７】
本発明の技術範囲は上記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲で適宜変更を加えることができる。
【０１７８】
上記各実施形態では、ＴＦＴアレイ基板の凹部内にデータ線及び走査線が中空部分を形成するように設けられた例について説明したが、これに限られることは無い。例えば、図２３（ａ）に示すように、ＴＦＴアレイ基板６１０に設けられた凹部６１０ａを全て埋めるようにデータ線６０６又は走査線６０３が設けられていても良い。この場合、凹部６１０ａの開口部６１０ｂが塞がれると共に底部６１０ｃが埋められることになる。したがって、例えばデータ線６０６、走査線６０３を光反射可能な材料によって形成した場合、凹部６１０ａで光を確実に画素領域側へ反射することができる。また、開口部６１０ｂが埋められているので、凹部６１０ａ上に絶縁膜などを形成する際には、当該絶縁膜が凹部６１０ａに陥没するのを回避することができるという利点もある。
【０１７９】
また、図２３（ｂ）に示すように、ＴＦＴアレイ基板７１０の凹部７１０ａ内に、容量素子７１７とデータ線７０６（走査線７０３）とが設けられた構成であっても良い。図２３（ｂ）に示す構成では、凹部７１０ａが断面二等辺三角形に形成されており、容量素子７１７の容量電極７１７ａが凹部７１０ａの側壁上に設けられており、絶縁層７１０ｃを挟んで内側に容量電極７１７ｂが設けられている。容量電極７１７ｂの内側には、絶縁層７８０を挟んでデータ線７０６（走査線７０３）が設けられている。
【０１８０】
このようにすれば、容量素子７１７を設けるスペースを省略することができ、一層小型化・高精細化を図ることが可能となる。また、光反射可能な材料を用いて容量電極７１７ａを形成することにより、凹部７１０ａに入射した光を確実に反射することができ、光の利用効率向上につながることになる。
【０１８１】
また、上記各実施形態では、凹部の断面形状が二等辺三角形である例について説明したが、これに限られることは無い。例えば、図２４（ａ）〜（ｓ）に示すように、凹部の形状を適宜設計することができる。これにより、ＴＦＴアレイ基板の材質や液晶装置の用途、構成に応じて柔軟な設計が可能となる。
【図面の簡単な説明】
【０１８２】
【図１】本発明の第１実施形態に係る液晶装置の全体構成を示す平面図。
【図２】本実施形態に係る液晶装置の等価回路図。
【図３】本実施形態に係る液晶装置の構成を示す平面図。
【図４】本実施形態に係る液晶装置の構成を示す断面図。
【図５】液晶装置の製造工程の様子を示す工程図。
【図６】同、工程図。
【図７】同、工程図。
【図８】同、工程図。
【図９】同、工程図。
【図１０】同、工程図。
【図１１】同、工程図。
【図１２】同、工程図。
【図１３】本発明の第２実施形態に係る液晶装置の構成を示す平面図。
【図１４】本実施形態に係る液晶装置の構成を示す断面図。
【図１５】本発明の第３実施形態に係る液晶装置の構成を示す平面図。
【図１６】本実施形態に係る液晶装置の構成を示す断面図。
【図１７】本発明の第４実施形態に係る液晶装置の構成を示す平面図。
【図１８】本実施形態に係る液晶装置の構成を示す断面図。
【図１９】本発明の第５実施形態に係る液晶装置の構成を示す断面図。
【図２０】本実施形態に係る液晶装置の製造工程の様子を示す工程図。
【図２１】本発明に係るプロジェクタの構成を示す図。
【図２２】本発明に係る電子機器の構成を示す図。
【図２３】本発明に係る液晶装置の他の構成を示す図。
【図２４】本発明に係る液晶装置の他の構成を示す図。
【符号の説明】
【０１８３】
３…走査線 ６…データ線 ６ｂ…接続電極 １０…ＴＦＴアレイ基板 １０ａ…凹部１０ｄ…中空部分 １０ｃ…中空部分 １２…画素領域 １４…画素間領域 １７…容量素子 １８…半導体層 １９…ゲート電極 ２０…絶縁層 ３０…ＴＦＴ素子 ４０…プリズム部 １００〜５００…液晶装置 １１０２…プロジェクタ １２００…携帯電話
【技術分野】
【０００１】
本発明は、集光基板、電気光学装置、電子機器及びプロジェクタに関する。
【背景技術】
【０００２】
例えばプロジェクタのライトバルブとして用いられる液晶装置などの電気光学装置では、ＴＦＴ（Thin Film Transistor：薄膜トランジスタ）アクティブマトリクス駆動方式と呼ばれる駆動方式が採用されていることが多い。
【０００３】
ＴＦＴアクティブマトリクス駆動方式の液晶装置は、基板上にマトリクス状に配置された複数の画素領域が設けられており、各画素領域に対応した画素電極にはＴＦＴ素子が電気的に接続された構成になっている。このＴＦＴ素子は液晶装置の画素間領域に設けられており、同じく画素間領域に設けられた信号線と走査線と介して電気信号が供給される構成になっている。駆動時に一定の電荷を容量素子に保持させることで、安定した駆動処理が実現されている。この容量素子もまた、画素間領域に設けられている。
【０００４】
近年では、このようなライトバルブの小型化、高精細化が要請されていると同時に、ライトバルブの画素領域の開口率の向上及び光利用効率の向上が要請されている。
【０００５】
ライトバルブの小型化、高精細化については、画素間領域を狭くする手法が知られている。ただし、この場合、画素間領域を狭くすることによって、上述の信号線、走査線や容量素子を配置するスペースが十分にとれず、駆動処理が不安定になってしまう問題がある。これに対して、例えば、特許文献１には、基板上にトレンチと呼ばれる溝を形成し、当該溝中に容量電極を形成する手法が開示されている。このように、トレンチの底及び側壁に沿って容量素子を精細に形成することにより、画素間領域を広くすること無く信号線、走査線及び容量素子を効率的に配置することができる。
【特許文献１】特開２０００−９８４０９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、上記の手法を用いた場合、容量素子が設けられる部分にのみ溝が形成されるだけであるため、画素間領域を十分に狭くすることができるまでには至っておらず、ライトバルブの飛躍的な小型化、高精細化は望めない。また、画素間領域を十分に狭くすることができないため、画素領域の開口率の向上及び光利用効率の向上についても望めない。
【０００７】
以上のような事情に鑑み、本発明の目的は、小型化・高精細化の要請に応えることができると共に、画素領域の開口率及び光利用効率を飛躍的に向上させることができる集光基板、電気光学装置、電子機器及びプロジェクタを提供することにある。
【課題を解決するための手段】
【０００８】
上記目的を達成するため、本発明に係る集光基板は、電気光学装置の素子基板として用いられる集光基板であって、複数の画素領域が設けられ、光を透過可能な基板と、前記基板の表面のうち前記画素領域の外側の領域に設けられ光を前記画素領域内に集光可能な凹部を有するプリズム部と、前記基板に前記画素領域ごとに設けられた駆動素子と、前記基板に設けられ、前記駆動素子に電気信号を供給する導電部材とを具備し、前記駆動素子の少なくとも一部及び前記導電部材の少なくとも一部のうち、少なくとも一方が前記凹部内に設けられていることを特徴とする。
【０００９】
本発明によれば、基板の表面のうち画素領域の外側の領域に設けられ光を画素領域内に集光可能な凹部を有するプリズム部を具備するので、画素領域の外側に入射する光が凹部によって画素領域内に集光されることになる。これにより、画素領域の外側に入射した光をも画素領域内で利用することができ、光の利用効率を向上させることができる。
【００１０】
しかも、基板に設けられる駆動素子の少なくとも一部及び導電部材の少なくとも一部のうち、少なくとも一方がこの凹部内に設けられているので、これら駆動素子、導電部材を基板面方向のみならず、基板の厚さ方向にも配置可能になる。基板の厚さ方向に駆動素子、導電部材を配置する分、基板面方向への広がりを抑えることが可能になるので、基板面方向のスペースが狭い場合であっても十分に配置することが可能となる。
【００１１】
したがって、例えば画素領域のピッチを小さくすることができ、電気光学装置の小型化・高精細化を図ることが可能になる。また、例えば画素領域自体の面積を大きくすることもでき、画素領域の開口率の向上を図ることも可能となる。さらに、画素領域のピッチを小さくすると同時に画素領域自体の面積を大きくすることも可能となるので、基板を自在に設計することができる。これにより、電気光学装置の小型化・高精細化の要請に応えることができると共に、画素領域の開口率及び光利用効率を飛躍的に向上させることができる。
【００１２】
本発明に係る電気光学装置は、複数の画素領域が設けられ光を透過可能な基板と、前記基板に設けられた電気光学材料とを有する電気光学装置であって、前記基板のうち前記画素領域の外側の領域に前記画素領域ごとに設けられた駆動素子と、前記基板のうち前記画素領域の外側の領域に前記駆動素子に対応して設けられた導電部材と、前記基板の前記電気光学材料側の表面のうち前記画素領域の外側の領域に設けられ光を前記画素領域内に集光可能な凹部を有するプリズム部とを具備し、前記駆動素子の少なくとも一部及び前記導電部材の少なくとも一部のうち、少なくとも一方が前記凹部内に設けられていることを特徴とする。
【００１３】
本発明において、電気光学装置とは、電界により物質の屈折率が変化して光の透過率を変化させる電気光学効果を有するものの他、電気エネルギーを光学エネルギーに変換するもの等も含んで総称している。具体的には、電気光学物質として液晶を用いる液晶表示装置、有機ＥＬ(Electro-Luminescence)を用いる有機ＥＬ装置、無機ＥＬを用いる無機ＥＬ装置、電気光学物質としてプラズマ用ガスを用いるプラズマディスプレイ装置等がある。さらには、電気泳動ディスプレイ装置（ＥＰＤ：Electrophoretic Display）、フィールドエミッションディスプレイ装置（ＦＥＤ：電界放出表示装置：Field Emission Display）等がある。
【００１４】
本発明によれば、基板の電気光学材料側の表面のうち画素領域の外側の領域に設けられ光を画素領域内に集光可能な凹部を有するプリズム部を具備するので、画素領域の外側に入射する光についても画素領域内で利用することができる。これにより、光の利用効率の高い電気光学装置を得ることができる。
【００１５】
しかも、基板に設けられる駆動素子の少なくとも一部及び導電部材の少なくとも一部のうち、少なくとも一方がこの凹部内に設けられているので、これら駆動素子、導電部材を基板面方向のみならず、基板の厚さ方向にも配置することができる。基板の厚さ方向に配置する分、基板面方向への広がりを抑えることができるので、基板面方向のスペースが狭い部分にも配置することが可能となり、画素領域の外側の領域を狭くしても駆動素子及び導電部材を配置することが可能となる。逆に、基板面方向への広がりを抑える分、基板の厚さ方向に配置することができるため、駆動素子や導電部材の設計に無理が生じることも無く、電気光学装置の安定的な駆動が可能となる。
【００１６】
したがって、電気光学装置の駆動の信頼性を確保しつつ、画素領域の間隔を狭くして小型化・高精細化を図ることが可能になると共に、例えば画素領域自体の面積を大きくして画素領域の開口率の向上を図ることも可能となる。
【００１７】
また、画素領域を狭くすると同時に画素領域自体の面積を大きくすることも可能となる。このように基板を自在に設計することで、小型化・高精細化の要請に応えることができると共に、画素領域の開口率及び光利用効率を飛躍的に向上させることができる電気光学装置を得ることができる。
【００１８】
また、本発明では、前記凹部の開口部側における基板面方向の断面積が、前記凹部の底部側における基板面方向の断面積よりも大きくなっていることが好ましい。
【００１９】
本発明によれば、凹部の開口部側における基板面方向の断面積が、凹部の底部側における基板面方向の断面積よりも大きくなっているので、凹部の側面に導電部材などを形成する際のカバレッジを良好にすることができる。
【００２０】
また、本発明では、前記凹部についての前記基板の厚さ方向の断面が、前記凹部の底部において鋭角になっていることが好ましい。
【００２１】
凹部の底部が平面又は曲面になっている場合、当該凹部の底部に入射する光の角度によっては、入射光が当該平面や曲面よって反射され入射側に戻されてしまう虞がある。これに対して、本発明によれば、凹部についての基板の厚さ方向の断面が、凹部の底部において鋭角になっているので、当該凹部の底部に入射した光が底部によって入射側に反射されないようにし、入射光をほぼ画素領域内に集光することができる。これにより、光の利用効率を向上させることができる。
【００２２】
また、本発明では、前記凹部の底部が中空になっていることが好ましい。
【００２３】
本発明によれば、凹部の底部が中空になっているので、当該凹部の底部の光屈折率を基板内部の光屈折率よりも低くすることができる。このため、基板内部から凹部の底部に入射する光を当該凹部の底部で全反射することができ、光を画素領域内に集光することができる。これにより、凹部の底部で光が吸収されるのを防ぐことができ、光の利用効率向上を図ることができる。
【００２４】
また、本発明では、前記導電部材が、前記凹部の底部に設けられていることが好ましい。
【００２５】
本発明によれば、導電部材が、凹部の底部に設けられているので、凹部内の他の領域を有効に利用することができる。例えば、凹部の底部に設けられた導電部材上に他の部材を設けることも可能になる。これにより、基板上の省スペース化を図ることができる。
【００２６】
また、本発明では、前記導電部材が、前記凹部の開口部を塞ぐように設けられていることが好ましい。
【００２７】
基板上の凹部が設けられた領域に薄膜などを設ける場合、当該薄膜が凹部内に陥没する虞がある。これに対して、本発明によれば、導電部材が、凹部の開口部を塞ぐように設けられているので、基板上の開口部が設けられた領域に薄膜などを設けても、導電部材によって支持されることになる。これにより、当該薄膜が凹部の内部に陥没するのを防ぐことができる。
【００２８】
また、本発明では、前記凹部内のうち前記開口部を塞ぐように設けられた導電部材と前記底部に設けられた導電部材との間が中空になっていることが好ましい。
【００２９】
本発明によれば、凹部内のうち開口部を塞ぐように設けられた導電部材と底部に設けられた導電部材との間が中空になっているので、基板内部から当該中空部分に入射する光はこの部分で全反射されることになる。これにより、より多くの光を利用することができるので、光の利用効率を高めることができる。
【００３０】
また、本発明では、前記導電部材が、光を反射可能な材料からなることが好ましい。
【００３１】
本発明によれば、導電部材が、光を反射可能な材料からなるので、基板内部から凹部に入射する光を確実に反射することができる。特に、基板内部から凹部の底部に入射する光は、当該凹部の底部に設けられた導電部材によって確実に画素領域側に反射されて画素領域内に集光されることになる。これにより、光の利用効率向上を図ることができる。
【００３２】
また、本発明では、前記駆動素子が、前記凹部に平面視で重なるように配置されていることが好ましい。
【００３３】
基板内部から凹部に入射する光は、当該凹部によって画素領域内に集光される。このため、基板上の凹部が設けられた領域は、基板内部からの光が到達することは無い。本発明によれば、駆動素子が、凹部に平面視で重なるように配置されている、すなわち、基板内部からの光が到達することの無い領域に配置されているので、当該駆動素子に光が照射するのを回避することができる。
【００３４】
また、本発明では、前記駆動素子が、薄膜トランジスタであり、前記導電部材が、前記薄膜トランジスタの信号線及び走査線のうち少なくとも一方であることが好ましい。
【００３５】
スイッチング素子として薄膜トランジスタを用いた電気光学装置において、薄膜トランジスタ及び当該薄膜トランジスタに接続される信号線並びに走査線は、通常、電気光学装置の画素領域の外側の領域に配置される。本発明によれば、薄膜トランジスタの一部、信号線や走査線の一部を凹部内に設けることができるので、薄膜トランジスタ、信号線、走査線の占める平面領域を小さくすることができる。これにより、小型化・高精細化の要請に応えることができると共に、画素領域の開口率及び光利用効率を飛躍的に向上させることができる。
【００３６】
また、本発明では、前記信号線と前記走査線とが前記画素領域の外側の領域において交差しており、前記信号線と前記走査線との交差部分に遮光部が設けられており、前記信号線の幅方向の寸法が、前記遮光部のうち前記信号線の幅方向における最大寸法よりも小さくなっていることが好ましい。
【００３７】
本発明によれば、信号線と前記走査線とが画素領域の外側の領域において交差しており、信号線と走査線との交差部分に遮光部が設けられており、信号線の幅方向の寸法が、遮光部のうち信号線の幅方向における最大寸法よりも小さくなっているので、その分画素領域を広げることができる。これにより、開口率を向上させることができる。
【００３８】
また、本発明によれば、前記信号線と前記走査線とが前記画素領域の外側の領域において交差しており、前記信号線と前記走査線との交差部分に遮光部が設けられており、前記走査線の幅方向の寸法が、前記遮光部のうち前記走査線の幅方向における最大寸法よりも小さくなっていることが好ましい。
【００３９】
本発明によれば、信号線と走査線とが画素領域の外側の領域において交差しており、信号線と走査線との交差部分に遮光部が設けられており、走査線の幅方向の寸法が、遮光部のうち走査線の幅方向における最大寸法よりも小さくなっているので、その分画素領域を広げることができる。これにより、開口率を向上させることができる。
【００４０】
特に、信号線の幅方向の寸法が遮光部のうち信号線の幅方向における最大寸法よりも小さくなっていると共に、走査線の幅方向の寸法が遮光部のうち走査線の幅方向における最大寸法よりも小さくなっている場合においては、画素領域を一層広げることができ、開口率が相乗的に向上することになる。
【００４１】
また、本発明では、前記画素領域が、前記基板上にマトリクス状に設けられており、前記凹部が、前記画素領域の外側の領域に格子状に設けられており、前記信号線が、前記凹部の格子の一方向に延在するように前記凹部内に設けられており、前記走査線が、前記凹部の格子の他方向に延在し前記凹部の格子の交差部分で前記信号線と交差するように前記凹部内に設けられており、前記薄膜トランジスタが半導体層を有し、当該半導体層が前記凹部の格子の交差部分に平面視で重なるように配置されていることが好ましい。
【００４２】
本発明によれば、画素領域が基板上にマトリクス状に設けられており、凹部が画素領域の外側の領域に格子状に設けられており、信号線が凹部の格子の一方向に延在するように凹部内に設けられており、走査線が凹部の格子の他方向に延在し凹部の格子の交差部分で信号線と交差するように凹部内に設けられており、薄膜トランジスタが半導体層を有し、当該半導体層が凹部の格子の交差部分に平面視で重なるように配置されているので、半導体層が信号線、走査線及び凹部によって３重に覆われることになる。これにより、基板内部から半導体層に光が入射するのを一層確実に防ぐことができる。しかも、半導体層が設けられる凹部の格子の交差部分で信号線と走査線とが交差するように設けられているので、半導体層と信号線又は走査線との間に接続部分を配置しやすく、また、当該接続部分を省スペースで配置することができる。
【００４３】
また、本発明では、前記導電部材が、前記駆動素子に接続される容量素子の容量電極を含んでおり、前記容量電極の少なくとも一部と、前記信号線及び前記走査線の少なくとも一部とが絶縁層を介して前記凹部内に設けられており、前記凹部内では、前記容量電極が前記信号線及び前記走査線の少なくとも一部に沿うように配置されていることが好ましい。
【００４４】
本発明によれば、導電部材が駆動素子に接続される容量素子の容量電極を含んでおり、容量電極の少なくとも一部と、信号線及び走査線の少なくとも一部とが絶縁層を介して凹部内に設けられているので、容量電極の表面積を減少させること無く当該容量電極を設けるスペースを省略することができる。また、凹部内では容量電極が信号線及び走査線の少なくとも一部に沿うように配置されているので、画素領域の外側の領域、特に、画素領域の間の領域などの狭い領域内であっても容量電極と配線とを互いに接触させることなく配置することが可能となる。
【００４５】
また、本発明では、前記駆動素子に接続される容量素子の容量電極が設けられており、前記容量電極が、前記凹部の開口部と前記半導体層との間に配置されており、前記容量電極と前記半導体層とが平面視で少なくとも一部が重なるように設けられていることが好ましい。
【００４６】
本発明によれば、駆動素子に接続される容量素子の容量電極が設けられており、容量電極が、凹部の開口部と半導体層との間に配置されており、容量電極と半導体層とが平面視で少なくとも一部が重なるように設けられているので、凹部、信号線、走査線及び容量電極によって半導体層が４重に覆われているので、当該半導体層に光が照射されるのを確実に防ぐことができる。
【００４７】
また、本発明では、前記導電部材がアルミニウムを主体として構成されていることが好ましい。
【００４８】
アルミニウムは、導電性が高く、光反射率の高い材料である。本発明によれば、導電部材がこのようなアルミニウムを主体として構成されているので、電気信号の伝達の信頼性が高く、光の利用効率の高い電気光学装置を得ることができる。
【００４９】
本発明に係る電子機器は、上記の電気光学装置を備えたことを特徴とする。
【００５０】
本発明によれば、小型化・高精細化の要請に応えることができると共に、画素領域の開口率及び光利用効率を飛躍的に向上させることができる電気光学装置を備えたので、安定した表示が可能であり、表示特性の良好な表示部を有する電子機器を得ることができる。
【００５１】
本発明に係るプロジェクタは、上記の電気光学装置を備えたことを特徴とする。
【００５２】
本発明によれば、小型化・高精細化の要請に応えることができると共に、画素領域の開口率及び光利用効率を飛躍的に向上させることができる電気光学装置を備えたので、明るく高コントラストな画像を表示可能なプロジェクタを得ることができる。
【発明を実施するための最良の形態】
【００５３】
[第１実施形態］
以下、図面を参照して、本発明の第１実施形態を説明する。
【００５４】
本実施形態では、薄膜トランジスタ（Thin Film Transistor, 以下、ＴＦＴと略記する）を画素スイッチング素子として用いたＴＦＴアクティブマトリクス方式の液晶装置を例に挙げて説明する。
【００５５】
（液晶装置）
図１は、本実施形態に係る液晶装置の構成を示す図である。図１（ａ）は、同液晶装置の平面構成図、図１（ｂ）は図１（ａ）のＨ−Ｈ’線に沿う断面構成図である。
【００５６】
図１（ａ）及び図１（ｂ）に示すように、本実施形態の液晶装置１００は、ＴＦＴアレイ基板（アクティブマトリクス基板）１０と、対向基板２５とが平面視略矩形枠状のシール材４２を介して貼り合わされ、このシール材４２に囲まれた領域内に液晶層５０が封入された構成になっている。液晶層５０としては、例えば正の誘電率異方性を有する液晶材料が用いられている。シール材４２の一部（図中下辺側）に液晶注入口４５が形成されており、当該液晶注入口４５を塞ぐように封止材４４が形成されている。シール材４２内周側に沿って平面視矩形枠状の周辺見切り４３が形成され、この周辺見切りの内側の領域が表示領域１１となっている。
【００５７】
表示領域１１内には、画素領域１２がマトリクス状に設けられている。当該画素領域１２は、画素表示領域１１の最小表示単位となる１画素を構成している。シール材４２の外側の領域には、データ線駆動回路１０１及び外部回路実装端子１０２がＴＦＴアレイ基板１０の１辺（図示下辺）に沿って形成されており、この１辺に隣接する２辺に沿ってそれぞれ走査線駆動回路１０４が形成されて周辺回路を構成している。
【００５８】
ＴＦＴアレイ基板１０の残る１辺（図示上辺）には、表示領域１１の両側の走査線駆動回路１０４間を接続する複数の配線１０５が設けられている。また、対向基板２５の各角部においては、ＴＦＴアレイ基板１０と対向基板２５との間の電気的導通をとるための基板間導通材１０６が配設されている。本実施形態の液晶装置１００は、透過型の液晶装置として構成され、ＴＦＴアレイ基板１０側に配置された光源（図示略）からの光を変調し、対向基板２５側から画像光として射出するようになっている。
【００５９】
図１（ｂ）に示すように、ＴＦＴアレイ基板１０は、例えば石英（光屈折率１．４６）やガラス（光屈折率１．５）などの光透過可能な材料からなる矩形の基板である。ＴＦＴアレイ基板１０の内面側（液晶層側）には、複数の画素電極９が配列形成されており、これら画素電極９を覆うように配向膜１６が形成されている。対向基板２５の内面側には、周辺見切り４３及び遮光膜２３が形成され、その上に平面ベタ状の共通電極２６が形成されている。そして、共通電極２６を覆うように配向膜２２が形成されている。更に、ＴＦＴアレイ基板１０の外面側（液晶層とは反対側）には、偏光板４８が貼り付けられている。
【００６０】
図２は、上記の液晶装置の等価回路図である。
【００６１】
同図に示すように、液晶装置の表示領域１１には、複数の画素領域１２がマトリクス状に配置されており、これら画素領域１２には、それぞれ画素電極９が配置されている。また、その画素電極９の側方にはＴＦＴ素子３０が形成されている。ＴＦＴ素子３０は、該画素電極９への通電制御を行うスイッチング素子である。このＴＦＴ素子３０のソース側にはデータ線６が接続されている。各データ線６には、例えばデータ線駆動素子から画像信号Ｓ１、Ｓ２、…、Ｓｎが供給されるようになっている。
【００６２】
ＴＦＴ素子３０のゲート側には走査線３が接続されている。走査線３には、例えば走査線駆動素子から所定のタイミングでパルス的に走査信号Ｇ１、Ｇ２、…、Ｇｍが供給されるようになっている。また、ＴＦＴ素子３０のドレイン側には画素電極９が接続されている。
【００６３】
走査線３から供給された走査信号Ｇ１、Ｇ２、…、Ｇｍにより、スイッチング素子であるＴＦＴ素子３０が一定期間だけオンにされると、データ線６から供給された画像信号Ｓ１、Ｓ２、…、Ｓｎが、画素電極９を介して画素領域１２に所定のタイミングで書き込まれるようになっている。
【００６４】
画素領域１２に書き込まれた所定レベルの画像信号Ｓ１、Ｓ２、…、Ｓｎは、画素電極９と後述する共通電極との間に形成される液晶容量で一定期間保持される。なお、保持された画像信号Ｓ１、Ｓ２、…、Ｓｎがリークするのを防止するため、画素電極９と容量線４ｂとの間に容量素子１７が形成され、液晶容量と並列に配置されている。このように、液晶に電圧信号が印加されると、印加された電圧レベルにより液晶分子の配向状態が変化する。これにより、液晶に入射した光源光が変調されて、画像光が生成されるようになっている。
【００６５】
次に、本実施形態における液晶装置のうち、ＴＦＴアレイ基板側の画素部における構成について、図３、図４を参照して説明する。図３は、データ線、走査線、画素電極などが形成されたＴＦＴアレイ基板１０の平面図である。図３においては、図中縦方向がＴＦＴアレイ基板１０の短手方向を示しており、図中横方向がＴＦＴアレイ基板１０の長手方向を示している。図４は、図３におけるＡ１−Ａ６断面に沿った構成を示す図である。
【００６６】
図３に示すように、ＴＦＴアレイ基板１０の画素領域１２には、複数の画素電極９が設けられている。ここで、以下の各実施形態において、「画素領域」については画素電極９が設けられた領域をいうものとする。画素電極９は、画素領域１２に平面視で重なる領域に矩形に設けられており、例えばＩＴＯ（Indium Tin Oxide）などの透明な導電材料によって形成されている。
【００６７】
各画素電極９の外側の領域のうち、画素電極９の間の領域（画素間領域）１４には、図示しない遮光膜が設けられており、当該遮光膜が設けられた領域には凹部１０ａ（輪郭を破線で示す）が設けられている。凹部１０ａは、図３に示すように、画素間領域１４内を縦方向及び横方向に延在するように格子状に設けられた溝であり、各画素領域１２の角部間（４つの画素領域１２の角部が接する領域）では、縦方向に延在する凹部１０ａと横方向に延在する凹部１０ａとが交差している。
【００６８】
図４に示すように、凹部１０ａは、開口部１０ｂから底部１０ｃにかけて、徐々に幅（延在方向に直交する方向の寸法）が狭くなっていく形状に設けられている。すなわち、凹部１０ａは、開口部１０ｂ側における基板面方向の断面積が底部１０ｃ側における基板面方向の断面積よりも大きくなっている。ここでは、凹部１０ａの形状が断面二等辺三角形に設けられており、底部１０ｃが二等辺三角形の頂角（鋭角）になっている。
【００６９】
図３中縦方向に延在する凹部１０ａ内には、データ線６が設けられている。データ線６は、導電率及び光反射率の高い金属、例えばＣｕ、Ａｌ、Ａｇ、Ａｕ、Ｎｉ、Ｃｒなどの金属によって形成することが好ましく、中でも光反射率の高いＡｌやＡｇによって形成することがより好ましい。データ線６は、当該凹部１０ａに沿って延在している。
【００７０】
図４に示すように、データ線６は、凹部１０ａの開口部１０ｂに当該開口部１０ｂを塞ぐように設けられており、同時に、凹部１０ａの底部１０ｃに中空部分１０ｄを形成するように設けられている。データ線６の上面６ａは、ＴＦＴアレイ基板１０の表面１０ｅと面一状態になっている。データ線６の下面６ｂは、凹部１０ａの開口部１０ｂと底部１０ｃとの間に位置している。
【００７１】
図３に示すように、凹部１０ａ内から各画素領域１２の左上角部側にデータ線６が突出している部分がある（接続電極６ｃ）。接続電極６ｃは、各画素領域１２の図中左上角部に平面視で重なるように設けられている。この接続電極６ｃは、図４に示すように、凹部１０ａ内からはみ出してＴＦＴアレイ基板１０の表面１０ｅ上に設けられている。
【００７２】
図３中横方向に延在する凹部１０ａ内には、走査線３が設けられている。走査線３は、データ線６と同様に、導電率及び光反射率の高い金属、例えばＣｕ、Ａｌ、Ａｇ、Ａｕ、Ｎｉ、Ｃｒなどの金属によって形成されており、当該横方向の凹部１０ａに沿って延在している。
【００７３】
図４に示すように、走査線３は、データ線６と同様、凹部１０ａの開口部１０ｂに当該開口部１０ｂを塞ぐように設けられており、同時に、凹部１０ａの底部１０ｃに中空部分１０ｄを形成するように設けられている。走査線３の上面３ａは、ＴＦＴアレイ基板１０の表面１０ｅと面一状態になっている。走査線３の下面３ｂは、凹部１０ａの開口部１０ｂと底部１０ｃとの間に位置している。
【００７４】
凹部１０ａは、上述のようにデータ線６及び走査線３を配置する部分として設けられていると共に、プリズム素子としての機能も有している。
【００７５】
図４に示すように、ＴＦＴアレイ基板１０側から入射した光Ｌ１、Ｌ２は、縦方向に延在する凹部１０ａによって反射され、画素領域１２（図３参照）側に集光される。また、ＴＦＴアレイ基板１０側から入射した光Ｌ３、Ｌ４は、横方向に延在する凹部１０ａの中空部分１０ｄ又は走査線３によって反射され、画素領域１２（図３参照）側に集光される。このように、凹部１０ａは、光を画素領域１２に集光するプリズム部４０を構成している。
【００７６】
図３中縦方向に延在する凹部１０ａと横方向に延在する凹部１０ａとの交差部分には、容量素子１７と、半導体層１８と、ゲート電極１９とが設けられている。
【００７７】
容量素子１７は、図３に示すように、データ線６に沿って縦方向に延在するように設けられている。容量素子１７の幅は、データ線６及び縦方向に延在する凹部１０ａの幅よりも広くなっており、容量素子１７がデータ線６及び縦方向の凹部１０ａから幅方向にはみ出すように設けられている。
【００７８】
図４に示すように、容量素子１７は、データ線６の上方に絶縁層２０を介して配置されており、一対の容量電極１７ａ、１７ｂが絶縁層１７ｃを挟持した構成になっている。容量電極１７ａ、１７ｂは、例えばＴｉ、Ｍｏ、Ｃｒ、Ｗ、Ｔａ、Ｐｄなどの金属によって薄膜状に形成されている。絶縁層１７ｃは、例えばＳｉＯ２などの絶縁材料によって形成されている。
【００７９】
半導体層１８は、例えばシリコンなどの半導体からなる矩形の薄膜であり、図３に示すように、縦方向に延在する凹部１０ａと横方向に延在する凹部１０ａとの交差部分に平面視で重なるように配置されている。ここでは、半導体層１８の中央部が交差部分に平面視で重なるように配置されている。
【００８０】
図４に示すように、半導体層１８の上面１８ａは、例えばシリコン酸化物（ＳｉＯ２）などのゲート絶縁層２１によって覆われている。
【００８１】
ゲート電極１９は、走査線３と同様例えばＣｕ、Ａｌ、Ａｇ、Ａｕ、Ｎｉ、Ｃｒなどの金属によって形成されており、図３に示すように、横方向に延在する凹部１０ａに沿うように設けられている。このゲート電極１９は、走査線３及び横方向に延在する凹部１０ａの幅よりも広い幅を有し、平面視で走査線３及び横方向に延在する凹部１０ａからはみ出すように設けられていると共に、半導体層１８の中心部分を横切るように配置されている。
【００８２】
図４に示すように、ゲート電極１９は、ゲート絶縁層２１上に重なるように配置されており、ゲート電極１９の図中横方向の両端部は、走査線３に接続されている。
【００８３】
半導体層１８には、図３に示すように、チャネル領域１ａと、高濃度ソース領域１ｂと、高濃度ドレイン領域１ｃと、低濃度ソース領域１ｄと、低濃度ドレイン領域１ｅとが形成されている。チャネル領域１ａは、図３に示すように、半導体層１８のうちゲート電極１９に平面視で重なる位置（図３中上下方向中央部）に配置されている。
【００８４】
高濃度ソース領域１ｂは、図３及び図４に示すように、ソースコンタクトホール６５を介して接続電極６ｃに接続されており、データ線６に電気的に接続されている。高濃度ドレイン領域１ｃは、図３及び図４及び図５に示すように、画素コンタクトホール６３を介して画素電極９に接続されていると共に、容量コンタクトホール６４を介して容量電極１７ｂに接続されており、容量素子１７に電気的に接続されている。
【００８５】
低濃度ソース領域１ｄは、チャネル領域１ａと高濃度ソース領域１ｂとの間の領域に設けられている。また、低濃度ドレイン領域１ｅは、チャネル領域１ａと高濃度ドレイン領域１ｃとの間の領域に設けられている。このように、半導体層１８、ゲート電極１９、ゲート絶縁層２１とによってＬＤＤ構造のＴＦＴ素子３０を構成している。
【００８６】
（液晶装置の製造方法）
次に、本発明の液晶装置１００の製造工程について説明する。本実施形態では、大面積のマザー基板を用いて複数の液晶装置を一括して形成し、切断することによって個々の液晶装置１００に分離する方法を例に挙げて説明する。
【００８７】
液晶装置１００は、対向側マザー基板及びＴＦＴアレイ側マザー基板をまず形成し、両基板を貼り合せて切断することによって形成する。なお、ＴＦＴアレイ側マザー基板は、ＴＦＴアレイ基板１０となる複数の矩形の表示領域を含む大判の基板であり、対向側マザー基板は、対向基板２５となる複数の矩形の表示領域を含む大判の基板である。
【００８８】
ＴＦＴアレイ側マザー基板の形成工程について説明する。
【００８９】
まず、ガラスや石英等の透光性材料からなる大判の基材（ＴＦＴアレイ基板１０）に凹部１０ａを形成する。
【００９０】
図５及び図６を参照して具体的に説明する。例えばＯＦＰＲシリーズ（東京応化製）や、ＡＺシリーズ（クラリアント製）などのレジストを用いて、例えばスピンコートやスプレーコートなどの手法により、３μｍ程度の均一な厚さのレジスト層７０をＴＦＴアレイ基板１０上に形成する。このレジスト層７０にマスク７１を配置して所定時間露光して露光を行う。マスク７１は、ＴＦＴアレイ基板１０の凹部１０ａを形成する位置に開口部７１ａを有している。露光されたレジスト層７０に現像処理を行うと、レジスト層７０には、図５に示すように、当該レジスト層７０を貫通する溝７０ａが形成される。
【００９１】
次に、溝７０ａを有するレジスト層７０が形成された状態で、ＣＦ、Ｃ４Ｆ８、ＣＨＦ３などのフッ化系ガスをエッチャントとして、このＴＦＴアレイ基板１０をドライエッチングする。ドライエッチングに際しては、ポンプなどの排気装置を有するチャンバ内にレジスト層７０が形成されたＴＦＴアレイ基板１０を収容しておく。
【００９２】
この状態で、当該ＴＦＴアレイ基板１０の周囲の圧力を０．１３３Ｐａ〜数百Ｐａに減圧し、このチャンバ内に、エッチャントであるＣＦ、Ｃ４Ｆ８、ＣＨＦ３などの混合ガスを例えば３０ｓｃｃｍ程度投入する。チャンバ内に設けた電極に例えば１３．５６ＭＨｚ程度の高周波をかけ、エッチャントの混合ガスを励起状態（例えば、ラジカル状態）にし、反応性ガスによりＴＦＴアレイ基板１０のドライエッチングを行う。この結果、図６に示すように、レジスト層７０の形状が、ＴＦＴアレイ基板１０に転写され、ＴＦＴアレイ基板１０に凹部１０ａが形成される。
【００９３】
このとき、凹部１０ａの壁面の傾斜角度は、ＴＦＴアレイ基板１０の基板温度に依存することが本発明者らによって確認されている。例えば、基板温度を１５６℃にした場合には傾斜角度は９９°になり、基板温度を４６℃にした場合には傾斜角度は８５°になり、基板温度を９℃にした場合には傾斜角度は７８°になる。
【００９４】
これは、凹部１０ａの壁面に炭素とフッ素との反応によるフロロカーボンが付着し、壁面を保護することに起因するものである。したがって、ＴＦＴアレイ基板１０の基板温度を設定することにより、壁面に付着するフロロカーボンの量を調節し、凹部１０ａの壁面の傾斜角度を所望の角度に傾斜させることが可能である。
【００９５】
次に、図７に示すように、ＴＦＴアレイ基板１０の凹部１０ａ内にデータ線６及び走査線３を形成すると共に、接続電極６ｃを形成する。データ線６及び走査線３については、例えば、Ｃｕ、Ａｌ、Ａｇ、Ａｕ、Ｎｉ、Ｃｒなどの金属粒子を溶媒に分散させた機能液を凹部１０ａ内に流し込み、当該溶媒を蒸発させることによってデータ線６及び走査線３を形成することができる。凹部１０ａの底部１０ｃが鋭角になっているので、機能液を凹部１０ａ内に流し込んだとき、溶媒及び金属粒子が凹部１０ａの底部１０ｃまで行き渡りにくくなる。この結果、凹部１０ａの底部１０ｃに中空部分１０ｄが形成されることになる。
【００９６】
次に、図８に示すように、ＴＦＴアレイ基板１０の表面１０ｅ及びデータ線６及び走査線３を覆うように絶縁層２０を形成する。
【００９７】
絶縁層２０を形成したら、当該絶縁層２０上に容量素子１７を形成する。この工程については、図９〜図１２を参照して具体的に説明する。まず、図９に示すように、絶縁層２０上に、例えばＴｉ、Ｍｏ、Ｃｒ、Ｗ、Ｔａ、Ｐｄなどの金属膜７４を形成し、金属膜７４上のうち凹部１０ａに平面視で重なる位置に保護層７５を形成する。次に、この保護層７５が形成された状態で、金属膜７４をエッチングする。このときのエッチングについては、上述したドライエッチングと同様の方法でも良いし、ウエットエッチングを行っても良い。このエッチング後保護層７５を除去すると、図１０に示すように、保護層７５で覆われていた領域に容量電極１７ａが形成される。
【００９８】
続いて、図１１に示すように、容量電極１７ａ上に絶縁層１７ｃを形成する。絶縁層１７ｃを形成したら、図１２に示すように、この絶縁層１７ｃの表面に容量電極１７ａと同一の材料、例えばＴｉ、Ｍｏ、Ｃｒ、Ｗ、Ｔａ、Ｐｄなどによって容量電極１７ｂを形成する。容量電極１７ｂの形成については、容量電極１７ａの形成と同様に行う。すなわち、金属膜を形成し、当該金属膜をエッチングすることによって容量電極１７ｂを形成する。
【００９９】
ＴＦＴアレイ基板１０に凹部１０ａ、データ線６、走査線３及び容量素子１７を形成したら、コンタクトホール６４、６５を形成し、当該コンタクトホール６４、６５に接続されるようにＴＦＴ素子３０を形成する。ＴＦＴ素子３０形成後、ゲート電極１９を形成し、ゲート電極１９と走査線３とを接続する。また、コンタクトホール６３を形成し、当該コンタクトホール６３に接続されるように画素電極９を形成する。そして、画素電極９を形成したＴＦＴアレイ基板１０の表面に配向膜１６を形成し、配向膜１６上にシール材４２を形成する。
【０１００】
次に、対向側マザー基板の形成工程について簡単に説明する。
【０１０１】
ＴＦＴアレイ側マザー基板の場合と同様に、ガラスや石英等の透光性材料からなる大判の基材（対向基板１０）の各表示領域に共通電極２６を形成し、当該共通電極２６上に配向膜２２を形成する。
【０１０２】
次に、上記の各工程で形成したＴＦＴアレイ側マザー基板と対向側マザー基板とを貼り合わせる。両基板を近接させ、対向側マザー基板がＴＦＴアレイ側マザー基板上のシール材４２に接着させるようにする。ＴＦＴアレイ側マザー基板と対向側マザー基板とを貼り合わせた後には、シール材４２に紫外線（ＵＶ）を照射して硬化させる。
【０１０３】
その後、ＴＦＴアレイ側マザー基板及び対向側マザー基板にスクライブ線を形成し、当該スクライブ線に沿ってパネルを切断し、切断された各液晶パネルの洗浄を行う。そして、洗浄した各液晶パネルに液晶を封入し、例えばＡＣＦを介してフレキシブル基板を実装して、液晶装置１００が完成する。
【０１０４】
本実施形態によれば、ＴＦＴアレイ基板１０の表面１０ｅのうち画素間領域１４に設けられ光を画素領域１２内に集光可能な凹部１０ａを有するプリズム部４０を具備するので、画素間領域１４に入射する光についても画素領域１２内で利用することができる。これにより、光の利用効率を向上させることができる。
【０１０５】
しかも、ＴＦＴアレイ基板１０に設けられるデータ線６、走査線３がこの凹部１０ａ内に設けられているので、これらデータ線６、走査線３をＴＦＴアレイ基板１０の基板面方向のみならず、当該ＴＦＴアレイ基板１０の深さ方向にも配置することができる。ＴＦＴアレイ基板１０の深さ方向に配置する分、基板面方向への広がりを抑えることができるので、基板面方向のスペースが狭い部分にも十分にこれらの配線を配置することが可能となり、画素間領域１４を狭くしてもデータ線６、走査線３を十分に配置することができる。
【０１０６】
したがって、例えば画素領域１２の間隔を狭くして小型化・高精細化を図ることが可能になると共に、例えば画素領域１２自体の面積を大きくして画素領域１２の開口率の向上を図ることも可能となる。また、画素領域１２を狭くすると同時に画素領域１２自体の面積を大きくすることも可能となる。このようにＴＦＴアレイ基板１０を自在に設計することで、小型化・高精細化の要請に応えることができると共に、画素領域１２の開口率及び光利用効率を飛躍的に向上させることができる。
【０１０７】
また、本実施形態によれば、凹部１０ａの底部１０ｃが中空部分１０ｄになっているので、当該底部１０ｃの光屈折率をＴＦＴアレイ基板１０内部の光屈折率よりも低くすることができる。このため、ＴＦＴアレイ基板１０内部から凹部１０ａの底部１０ｃに入射する光を当該底部１０ｃで全反射することができ、光を画素領域１２内に集光することができる。これにより、光の利用効率向上を図ることができる。
【０１０８】
また、半導体層１８が凹部１０ａの交差部分に平面視で重なるように配置されているので、半導体層１８が凹部１０ａによって十分に覆われることになる。これにより、ＴＦＴアレイ基板１０内部から半導体層１８に光が入射するのを一層確実に防ぐことができる。しかも、半導体層１８が設けられる凹部１０ａの交差部分でデータ線６と走査線３とが交差するように設けられているので、半導体層１８とデータ線６又は走査線３との接続部分を省スペースで配置することができる。
【０１０９】
また、容量電極１７ａ、１７ｂが凹部１０ａの開口部１０ｂと半導体層１８との間に配置されており、容量電極１７ａ、１７ｂと半導体層１８とが平面視で少なくとも一部が重なるように設けられているので、半導体層１８に向けて入射する光の一部を当該容量電極１７ａ、１７ｂによって遮ることができる。これにより、半導体層１８に光が照射されるのを防ぐことができる。
【０１１０】
［第２実施形態］
次に、本発明に係る第２実施形態を説明する。第１実施形態と同様、以下の図では、各部材を認識可能な大きさとするため、縮尺を適宜変更している。本実施形態では、凹部が縦横の一方（本実施形態では縦）のみに設けられており、データ線のみが凹部の内部に設けられている点で第１実施形態と異なっているため、この点を中心に説明する。
【０１１１】
図１３は、本実施形態における液晶装置２００のＴＦＴアレイ基板２１０の平面図である。図１３においては、第１実施形態と同様、図中縦方向がＴＦＴアレイ基板の短手方向を示しており、図中横方向がＴＦＴアレイ基板の長手方向を示している。図１４は、図１３のＣ−Ｃ断面に沿った構成を示す図である。
【０１１２】
図１３に示すように、画素間領域２１４には、図示しない遮光膜が設けられており、当該遮光膜が設けられた領域には、図中縦方向に延在する凹部２１０ａ（輪郭を破線で示す）がストライプ状に設けられている。本実施形態では、凹部２１０ａが図１３中縦方向のみに設けられており、横方向には設けられていない。凹部２１０ａは、図１４に示すように、断面が二等辺三角形になっている。また、第１実施形態と同様に、この凹部２１０ａは光を反射して画素領域２１２（図１３参照）に集光するプリズム部２４０を構成している。
【０１１３】
また、画素間領域２１４には、図中縦方向にデータ線２０６が延在しており、図中横方向に走査線２０３が延在している。データ線２０６と走査線２０３とは、画素領域１２の角部間において平面視で交差しており、その交差部分に平面視で重なるように容量素子２１７及びＴＦＴ素子２３０が設けられている。
【０１１４】
データ線２０６は、凹部２１０ａに沿うように当該凹部２１０ａ内に設けられており、図１４に示すように、上面２０６ａがＴＦＴアレイ基板２１０の表面２１０ｅと面一状態になっている。また、データ線２０６の下面２０６ｂは、凹部２１０ａの開口部２１０ｂと底部２１０ｃとの間に位置している。データ線２０６の下面２０６ｂと凹部２１０ａの底部２１０ｃとの間は中空部分２１０ｄになっている。
【０１１５】
容量素子２１７は、図１３に示すように、データ線２０６の延在方向に沿って配置されている。容量素子２１７の幅は、データ線２０６の幅よりも広くなっており、容量素子２１７がデータ線２０６から幅方向にはみ出した状態になっている。また、容量電極２１７ａの一部が画素領域２１２の右下角部に向けて突出している（突出部２１７ｄ）。
【０１１６】
図１４に示すように、容量素子２１７は、容量電極２１７ａ、２１７ｂが絶縁層２１７ｃを挟持する構成になっており、データ線２０６の上方（液晶層２５０側）に配置されている。容量素子２１７には、容量電極２１７ａ、２１７ｂ及び絶縁層２１７ｃを貫通する貫通孔２１７ｅが設けられている。
【０１１７】
走査線２０３は、図１３に示すように、画素間領域２１４の横方向に延在するように設けられており、データ線２０６と交差する部分がゲート電極２０３ｂになっている。したがって、ゲート電極２０３ｂが走査線２０３の一部になっている。また、図１４に示すように、走査線２０３は、ＴＦＴアレイ基板２１０の表面２１０ｅに対して上方に配置されている。
【０１１８】
ＴＦＴ素子２３０は、第１実施形態同様に、ＬＤＤ構造を有しており、図１４に示すように、半導体層２６２とゲート絶縁層２６７とゲート電極２０３ｂとを主体として構成されている。半導体層２６２及びゲート絶縁層２６７は、図１３に示すように、画素間領域２１４において画素領域２１２の角部間を含んだ領域に平面視逆Ｌ字型に設けられており、画素領域２１２の角部（図中右下）、データ線２０６の一部及び突出部２１７ｄの一部に平面視で重なるように配置されている。半導体層２６２の図中上下方向の中央部がゲート電極２０３ｂに平面視で重なるように配置されている。また、ＴＦＴ素子２３０は、図１４に示すように、半導体層２６２上にゲート絶縁層２６７が設けられ、当該ゲート絶縁層２６７上にゲート電極２０３ｂが設けられた構成になっている。
【０１１９】
半導体層２６２には、図１３及び図１４に示すように、チャネル領域２０１ａと、高濃度ソース領域２０１ｂと、高濃度ドレイン領域２０１ｃと、低濃度ソース領域２０１ｄと、低濃度ドレイン領域２０１ｅとが形成されている。
【０１２０】
チャネル領域２０１ａは、図１３に示すように、半導体層２６２のうちゲート電極２０３ｂに平面的に重なる位置（図１３中上下方向中央部）に配置されている。
【０１２１】
高濃度ソース領域２０１ｂは、図１３に示すように、半導体層２６２のうちデータ線６に平面的に重なる位置（図１３中下側）に配置されている。図１４に示すように、容量素子２１７に設けられた貫通孔２１７ｅを貫通するソースコンタクトホール２６５を介してデータ線２０６に直接接続されている。したがって、第１実施形態とは異なり、本実施形態では高濃度ソース領域２０１ｂが画素領域２１２に平面的に重ならないようになっており、その分画素領域２１２の開口率を確保することができるようになっている。
【０１２２】
高濃度ドレイン領域２０１ｃは、図１３に示すように、半導体層２６２のうち突出部２１７ｄに平面視で重なる位置（図１３中上側）に配置されている。また、高濃度ドレイン領域２０１ｃは、図１４に示すように、画素コンタクトホール２６３を介して画素電極２０９に接続されていると共に容量コンタクトホール２６４を介して突出部２１７ｄに接続されており、画素電極２０９及び容量素子２１７の両方に電気的に接続されている。
【０１２３】
低濃度ソース領域２０１ｄは、チャネル領域２０１ａと高濃度ソース領域２０１ｂとの間の領域に設けられている。また、低濃度ドレイン領域２０１ｅは、チャネル領域２０１ａと高濃度ドレイン領域２０１ｃとの間の領域に設けられている。
【０１２４】
本実施形態のように、ＴＦＴアレイ基板２１０のうち短手方向にのみ凹部２１０ａを設け、長手方向に凹部２１０ａを設けない構成であっても、第１実施形態と同様の効果を得ることができる。加えて、本実施形態の構成であれば、ゲート電極２０３ｂを走査線２０３の一部とすることができるので、ゲート電極２０３ｂの形成が容易になる。
【０１２５】
また、本実施形態によれば、半導体層２６２の高濃度ソース領域２０１ｂがデータ線２０６に平面的に重なるように配置され、かつ、データ線２０６に直接接続されているので、当該高濃度ソース領域２０１ｂとデータ線２０６とを接続する接続部を特に設ける必要がない。このため、画素領域２１２上に開口部を広く設けることができ、開口率の向上を図ることができる。
【０１２６】
［第３実施形態］
次に、本発明に係る第３実施形態を説明する。第１実施形態と同様、以下の図では、各部材を認識可能な大きさとするため、縮尺を適宜変更している。本実施形態では、ＴＦＴ素子の半導体層の構成が第１実施形態と異なっているため、この点を中心に説明する。
【０１２７】
図１５は、本実施形態における液晶装置３００のＴＦＴアレイ基板３１０の平面図である。図１５においては、第１実施形態と同様、図中縦方向がＴＦＴアレイ基板の短手方向を示しており、図中横方向がＴＦＴアレイ基板の長手方向を示している。図１６は、図１５におけるＤ−Ｄ断面に沿った構成を示す図である。
【０１２８】
図１５に示すように、画素間領域３１４には、遮光膜３１５が設けられており、この遮光膜３１５が設けられた領域には凹部３１０ａが形成されている。なお、図１５では、ところどころ遮光膜３１５を取り除いた状態で示している。遮光膜３１５は、図１５中縦方向の幅と横方向の幅がほぼ等しくなるように設けられている。
【０１２９】
凹部３１０ａは、図１５に示すように、画素間領域３１４内を縦方向及び横方向に延在するように格子状に設けられており、各画素領域３１２の角部間では、縦方向に延在する凹部３１０ａと横方向に延在する凹部３１０ａとが交差している。図１６に示すように、凹部３１０ａの断面は、二等辺三角形に形成されている。図１６では、縦方向に延在する凹部３１０ａについて示されているが、横方向に延在する凹部３１０ａについても、同様の形状になっている。第１実施形態と同様、凹部３１０ａは、ＴＦＴアレイ基板３１０内からの光を画素領域３１２内へと集光するプリズム部３４０を構成している。
【０１３０】
画素間領域３１４には、凹部３１０ａの他、容量素子３１７、データ線３０６、走査線３０３、ＴＦＴ素子３３０が設けられている。このうち、データ線３０６及び走査線３０３は、凹部３１０ａ内に設けられている。データ線３０６と走査線３０３とは、凹部３１０ａの交差部分において交差している。データ線３０６は、画素領域３１２の右上角部側に突出した突出部３０６ｃを有している。
【０１３１】
図１６に示すように、データ線３０６は、上面３０６ａがＴＦＴアレイ基板３１０の表面３１０ｅと面一状態になるように形成されており、下面３０６ｂが凹部３１０ａの開口部３１０ｂと底部３１０ｃとの間に位置している。データ線３０６の下面３０６ｂと凹部３１０ａの底部３１０ｃとの間は中空部分３１０ｄになっている。
【０１３２】
図示を省略するが、凹部３１０ａ内の走査線３０３についても、データ線３０６と同様に上面がＴＦＴアレイ基板３１０の表面３１０ｅと面一状態になっており、下面が凹部３１０ａの開口部３１０ｂと底部３１０ｃとの間に位置している。走査線３０３の下面と凹部３１０ａの底部との間についても中空部分になっている。
【０１３３】
容量素子３１７は、図１５に示すように、データ線３０６の延在方向に沿って配置されている。容量素子３１７の幅はデータ線３０６の幅よりも広くなっており、容量素子３１７がデータ線３０６から幅方向にはみ出した状態になっている。
【０１３４】
図１６に示すように、容量素子３１７は、容量電極３１７ａ、３１７ｂが絶縁層３１７ｃを挟持する構成になっており、データ線３０６の上方（液晶層３５０側）に配置されている。また、図１５に示すように、容量電極３１７ａの一部が画素領域３１２の左下角部側に突出している（突出部３１７ｄ）。
【０１３５】
図１６に示すように、データ線３０６と走査線３０３との交差領域には、走査線３０３の延在方向にゲート電極３０３ｂが設けられている。ゲート電極３０３ｂは、ＴＦＴアレイ基板３１０の基板面に対して上方（液晶層３５０側）に設けられており、両端が走査線３０３に接続されている。
【０１３６】
ＴＦＴ素子３３０は、図１６に示すように、半導体層３４２と絶縁層３４７とゲート電極３０３ｂを主体として構成されている。半導体層３４２及び絶縁層３４７の平面構成としては、図１５に示すように、データ線３０６と走査線３０３とが交差する交差部分に平面視で重なるように配置されており、画素領域３１２の角部に平面視で重なる領域を含むように平面視八角形に形成されている。
【０１３７】
具体的には、画素領域３１２の角部と半導体層３４２とが平面視で重なる領域が三角形になるように配置されている。半導体層３４２は、半導体層３４２の中央部が、ゲート電極３０３ｂに平面視で重なるように設けられている。半導体層３４２を覆う遮光膜３１５の最大幅Ｗ１とデータ線３０６、走査線３０３の幅Ｗ２との間には、Ｗ１×０．８＞Ｗ２の関係が成り立っている。
【０１３８】
半導体層３４２には、図１５に示すように、チャネル領域３０１ａと、高濃度ソース領域３０１ｂと、高濃度ドレイン領域３０１ｃと、低濃度ソース領域３０１ｄと、低濃度ドレイン領域３０１ｅとが形成されている。チャネル領域３０１ａは、半導体層３４２のうちゲート電極３０３ｂに平面視で重なる位置に配置されている。高濃度ソース領域３０１ｂは、ソースコンタクトホール３４５を介して突出部３０６ｃに接続されている。高濃度ドレイン領域３０１ｃは、画素コンタクトホール３４３を介して画素電極３０９に接続されていると共に、容量コンタクトホール３４４を介して容量素子３１７の突出部３１７ｄに接続されている。低濃度ソース領域３０１ｄは、チャネル領域３０１ａと高濃度ソース領域３０１ｂとの間の領域に設けられている。また、低濃度ドレイン領域３０１ｅは、チャネル領域３０１ａと高濃度ドレイン領域３０１ｃとの間の領域に設けられている。
【０１３９】
本実施形態では、半導体層３４２の形状を八角形にすることによって、半導体層３４２と画素領域３１２とが平面視で重なる領域の面積を最小限に抑えつつ、半導体層３４２を覆う遮光膜３１５の最大幅Ｗ１をデータ線３０６、走査線３０３の幅Ｗ２よりも大きくすることが可能となる。これにより、画素領域３１２の開口率を一層向上させることができる。
【０１４０】
また、本実施形態では、半導体層３４２を覆う遮光膜３１５の最大幅Ｗ１とデータ線３０６、走査線３０３の幅Ｗ２との間に、Ｗ１×０．８＞Ｗ２の関係が成り立つように凹部３１０ａ、遮光膜３１５、データ線３０６、走査線３０３を形成することによって、データ線３０６、走査線３０３及び容量素子３１７の占めるスペースを狭くすることが可能となり、画素領域３１２の開口率を向上させることができる。
【０１４１】
［第４実施形態］
次に、本発明に係る第４実施形態を説明する。第１実施形態と同様、以下の図では、各部材を認識可能な大きさとするため、縮尺を適宜変更している。本実施形態では、ＴＦＴアレイ素子の半導体層の構成が第１実施形態と異なっているため、この点を中心に説明する。
【０１４２】
図１７は、本実施形態における液晶装置４００のＴＦＴアレイ基板４１０の平面図である。当該図１７においては、第１実施形態と同様、図中縦方向がＴＦＴアレイ基板４１０の短手方向を示しており、図中横方向がＴＦＴアレイ基板４１０の長手方向を示している。図１８は、図１７におけるＦ１−Ｆ７断面に沿った構成を示す図である。
【０１４３】
図１７に示すように、画素領域４１２の間の領域である画素間領域４１４には、図示しない遮光膜が設けられており、この遮光膜が設けられた領域には凹部４１０ａが形成されている。凹部４１０ａは、図１７に示すように、画素間領域４１４内を縦方向及び横方向に格子状に設けられている。
【０１４４】
図１７に示すように、縦方向に延在する凹部４１０ａ内には、当該凹部４１０ａに沿って延在するデータ線４０６が設けられている。データ線４０６は、図１８に示すように、上面４０６ａがＴＦＴアレイ基板４１０の表面４１０ｅと面一状態になるように形成されており、下面４０６ｂが凹部４１０ａの開口部４１０ｂと底部４１０ｃとの間に位置している。データ線４０６の下面４０６ｂと凹部４１０ａの底部４１０ｃとの間は中空部分４１０ｄになっている。
【０１４５】
また、図示を省略するが、横方向に延在する凹部４１０ａ内の走査線４０３についても、データ線４０６と同様に上面がＴＦＴアレイ基板４１０の表面４１０ｅと面一状態になっており、下面が凹部４１０ａの開口部４１０ｂと底部４１０ｃとの間に位置している。走査線４０３の下面と凹部４１０ａの底部との間についても中空部分になっている。
【０１４６】
縦横に延在する凹部４１０ａの交差部分には、容量素子４１７及びＴＦＴ素子４３０が設けられている。
【０１４７】
容量素子４１７は、図１８に示すように、容量電極４１７ａ、４１７ｂが絶縁層４１７ｃを挟持する構成になっている。容量素子４１７には、容量電極４１７ａ、４１７ｂ及び絶縁層４１７ｃを貫通する貫通孔４１７ｅが設けられている。
【０１４８】
ＴＦＴ素子４３０は、図１８に示すように、半導体層４６２と絶縁層４６７とゲート電極４０３ｂとを主体として構成されている。半導体層４６２は、図１７に示すように、画素間領域４１４において画素領域４１２の角部間を含んだ領域にＵ字状に設けられている。具体的には、半導体層４６２の図中上側が開いた状態で配置されている。この半導体層４６２は、データ線４０６、画素領域４１２、容量素子４１７の一部に平面視で重なるように設けられている。
【０１４９】
絶縁層４６７は、半導体層４６２上に設けられたゲート絶縁層である。図１８に示すように、この絶縁層４６７上にゲート電極４０３ｂが配置されている。ゲート電極４０３ｂは、半導体層４６２の中央部及び容量素子４１７の一部を跨ぐように設けられており、図１７中左右方向の両端部が走査線４０３に接続されている。
【０１５０】
半導体層４６２には、図１７及び図１８に示すように、チャネル領域４０１ａと、高濃度ソース領域４０１ｂと、高濃度ドレイン領域４０１ｃと、低濃度ソース領域４０１ｄと、低濃度ドレイン領域４０１ｅとが形成されている。チャネル領域４０１ａは、半導体層４６２のうちゲート電極４０３ｂに平面視で重なる位置に配置されている。高濃度ソース領域４０１ｂは、データ線４０６に平面視で重なる位置に配置されており、ソースコンタクトホール４６５を介してデータ線４０６に直接接続されている。高濃度ドレイン領域４０１ｃは、画素コンタクトホール４６３を介して画素電極４０９に接続されている。同時に、高濃度ドレイン領域４０１ｃは、容量コンタクトホール４６４を介して容量素子４１７に電気的に接続されている。低濃度ソース領域４０１ｄは、チャネル領域４０１ａと高濃度ソース領域４０１ｂとの間の領域に設けられている。また、低濃度ドレイン領域４０１ｅは、チャネル領域４０１ａと高濃度ドレイン領域４０１ｃとの間の領域に設けられている。
【０１５１】
本実施形態では、半導体層４６２の形状をＵ字型にすることによって、半導体層４６２と画素領域４１２とが平面視で重なる領域の面積を最小限に抑えることが可能となる。これにより、画素領域４１２の開口率を一層向上させることができる。
【０１５２】
また、本実施形態では、半導体素子４６２の高濃度ソース領域４０１ｂがデータ線４０６に平面視で重なるように配置され、かつ、データ線４０６に直接接続されているので、当該高濃度ソース領域４０１ｂとデータ線４０６とを接続する接続部を特に設ける必要がない。このため、画素領域４１２上に開口部を広く設けることができ、開口率の一層の向上を図ることができる。
【０１５３】
［第５実施形態］
次に、本発明の第５実施形態を説明する。第１実施形態と同様、以下の図では、各部材を認識可能な大きさとするため、縮尺を適宜変更している。本実施形態では、ＴＦＴアレイ素子のデータ線及び走査線の断面構成が第１実施形態〜第４実施形態と異なっており、他の構成は同様であるため、構成の異なる点を中心に説明する。
【０１５４】
図１９は、本実施形態における液晶装置５００のＴＦＴアレイ基板５１０の断面図である。同図に示すように、ＴＦＴアレイ基板５１０に設けられた凹部５１０ａ内には、データ線５０６（上側データ線５０６Ａ及び下側データ線５０６Ｂ）が中空部分５１０ｄを形成するように設けられている。上側データ線５０６Ａ、５０６Ｂは、光を反射可能な材料、例えばアルミニウムなどの金属からなり、上側データ線５０６Ａと下側データ線５０６Ｂとは電気的に接続されている。
【０１５５】
凹部５１０ａの開口部５１０ｂ側に位置する上側データ線５０６Ａは、開口部５１０ｂを塞ぐように設けられている。上側データ線５０６Ａの上面５０６ａはＴＦＴアレイ基板５１０の表面５１０ｅと面一状態になっていると共に、下面５０６ｂは凹部５１０ａの開口部５１０ｂと底部５１０ｃとの間に位置している。凹部５１０ａの底部５１０ｃ側に位置する下側データ線５０６Ｂは、上面５０６ｃが中空部分５１０ｄを挟んで上側データ線５０６Ａの下面５０６ｂに対向しており、凹部５１０ａの底部５１０ｃを埋めるように設けられている。なお、図示を省略するが、走査線についても、上記のデータ線５０６と同様の構成になっている。
【０１５６】
上記のように凹部５１０ａ内にデータ線５０６を形成する際には、ＴＦＴアレイ基板５１０に凹部５１０ａを形成した後に、スパッタリング法によってデータ線５０６を形成する。スパッタリング法によってデータ線５０６を形成する場合、図２０に示すように、凹部５１０ａの底部５１０ｃに導電膜５７０が形成されると共に、開口部５１０ｂ側の側面にも導電膜５７１が付着していく。
【０１５７】
この結果、底部５１０ｃが導電膜５７０によって完全に埋まるより先に、凹部５１０ａの開口部５１０ｂが側面に付着した導電膜５７１によって閉ざされてしまう。すると、これ以上は底部５１０ｃに導電膜５７０が堆積せずに、専ら凹部５１０ａの開口部５１０ｂ側に導電膜５７１が堆積することになり、導電膜５７０と導電膜５７１との間に中空部分５１０ｄが形成されることになる。このようにして、上記の上側データ線５０６Ａ及び下側データ線５０６Ｂを形成する。
【０１５８】
本実施形態によれば、光を反射可能な材料からなる下側データ線５０６Ｂが凹部５１０ａの底部５１０ｃに設けられているので、図１９に示すように、ＴＦＴアレイ基板５１０内部から凹部５１０ａの底部５１０ｃに入射する光Ｌ５を当該凹部５１０ａの底部５１０ｃで確実に画素領域側へ反射することができ、光を画素領域内に集光することができる。これにより、光の利用効率向上を図ることができる。
【０１５９】
また、本実施形態では、上側データ線５０６Ａが凹部５１０ａの開口部５１０ｂに設けられており、開口部５１０ｂが上側データ線５０６Ａによって塞がれている状態になっているので、ＴＦＴアレイ基板５１０上の開口部５１０ｂ上に絶縁層などを設けても、当該絶縁層が凹部５１０ａの内部に陥没するのを防ぐことができる。
【０１６０】
また、本実施形態では、凹部５１０ａの開口部５１０ｂに設けられた上側データ線５０６Ａと底部５１０ｃに設けられた下側データ線５０６Ｂとの間が中空部分５１０ｄになっているので、図１９に示すように、ＴＦＴアレイ基板５１０内部から中空部分５１０ｄに入射する光Ｌ６をこの部分で全反射することができる。これにより、光の利用効率を図ることができる。
【０１６１】
［プロジェクタ］
次に、各実施形態の液晶装置を光変調装置として用いたプロジェクタの実施形態を説明する。
【０１６２】
図２１は、投射型表示装置の一例としてのプロジェクタ１１０２の内部の構成を概略的に示す図である。
【０１６３】
プロジェクタ１１０２は、光源１１０７と、フライアイレンズ１１０８、１１０９と、ダイクロイックミラー１１１０、１１１１と、反射ミラー１１１２、１１１３、１１１４と、液晶ライトバルブ１１１５、１１１６、１１１７と、クロスダイクロイックプリズム１１１８と、投射レンズ１１１９とを主体として構成されており、例えばＲ（赤）、Ｇ（緑）、Ｂ（青）の異なる色毎に透過型液晶ライトバルブを備えたカラー液晶プロジェクタである。
【０１６４】
光源１１０７は、例えば白色光を射出する高圧水銀ランプ等のランプ１１０７ａと、当該ランプ１１０７ａからの光を反射するリフレクタ１１０７ｂとを有している。フライアイレンズ１１０８、１１０９は、光源１１０７からの光の照度分布を均一化する光学部品である。光源１１０７側のフライアイレンズ１１０８には複数の２次光源像を形成する働きがあり、スクリーン１１０３側のフライアイレンズ１１０９にはフライアイレンズ１１０８で形成された２次光源像を重畳する働きがある。
【０１６５】
ダイクロイックミラー１１１０は、光源１１０７から射出される白色光のうち、赤色光ＬＲを透過させると共に、緑色光ＬＧ及び青色光ＬＢを反射する光学部品である。ダイクロイックミラー１１１１は、光源１１０７から射出される白色光のうち、緑色光ＬＧを反射し、青色光ＬＢを透過する光学部品である。
【０１６６】
液晶ライトバルブ１１１５、１１１６、１１１７は、それぞれ照射された赤色光、緑色光、青色光を所定の画像信号に基づいて変調する変調素子である。液晶ライトバルブ１１１５、１１１６、１１１７として、ここでは上述の液晶装置１００〜１０００が用いられている。
【０１６７】
クロスダイクロイックプリズム１１１８は、４つの直角プリズムが貼り合わされた光学素子である。クロスダイクロイックプリズム１１１８の内面には、赤色光を反射する誘電体多層膜１１１８ａと、青色光を反射する誘電体多層膜１１１８ｂとが十字状に形成されている。各誘電体多層膜１１１８ａ、１１１８ｂによって３つの色光が合成され、カラー画像を表す光（映像光）が形成されるようになっている。
【０１６８】
投射レンズ１１１９は、映像光をスクリーン１１０３に向けて投射する光学部品である。
【０１６９】
次に、上記のように構成されたプロジェクタ１１０２の動作を説明する。
【０１７０】
プロジェクタ１１０２を駆動させると、ランプ１１０７ａから白色光が射出される。ランプ１１０７ａから直接射出された白色光及びリフレクタ１１０７ｂで反射された白色光がコリメータレンズ１１０７ｃにより平行光にされる。この平行光は、フライアイレンズ１１０８、１１０９によりその照度分布が均一化される。
【０１７１】
照度分布が均一化された光は、ダイクロイックミラー１１１０、１１１１に到達し、赤色光、緑色光及び青色光の色光に分光される。各色光は、それぞれ反射ミラー１１１２、１１１３、１１１４を介して液晶ライトバルブ１１１５、１１１６、１１１７に到達し、液晶ライトバルブ１１１５、１１１６、１１１７により所望のパターンに変調される。このように変調された各色光が、投射レンズ１１１９によりスクリーン１１０３上に投射される。
【０１７２】
このように、本実施形態によれば、小型化・高精細化の要請に応えることができると共に、画素領域の開口率及び光利用効率を飛躍的に向上させることができる液晶装置１００〜５００を備えているので、明るく、コントラストの高い表示が可能なプロジェクタ１１０２を得ることができる。
【０１７３】
［電子機器］
次に、本発明に係る電子機器について、携帯電話を例に挙げて説明する。
【０１７４】
図２２は、携帯電話１２００の全体構成を示す斜視図である。
【０１７５】
携帯電話１２００は、筺体１２０１、複数の操作ボタンが設けられた操作部１２０２、画像や動画、文字等を表示する表示部１２０３を有する。表示部１２０３には、本発明に係る液晶装置１００〜１０００が搭載される。
【０１７６】
このように、小型化・高精細化の要請に応えることができると共に、画素領域の開口率及び光利用効率を飛躍的に向上させることができる液晶装置１００〜５００を備えているので、明るく、コントラストの高い表示部を有する電子機器（携帯電話）１２００を得ることができる。
【０１７７】
本発明の技術範囲は上記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲で適宜変更を加えることができる。
【０１７８】
上記各実施形態では、ＴＦＴアレイ基板の凹部内にデータ線及び走査線が中空部分を形成するように設けられた例について説明したが、これに限られることは無い。例えば、図２３（ａ）に示すように、ＴＦＴアレイ基板６１０に設けられた凹部６１０ａを全て埋めるようにデータ線６０６又は走査線６０３が設けられていても良い。この場合、凹部６１０ａの開口部６１０ｂが塞がれると共に底部６１０ｃが埋められることになる。したがって、例えばデータ線６０６、走査線６０３を光反射可能な材料によって形成した場合、凹部６１０ａで光を確実に画素領域側へ反射することができる。また、開口部６１０ｂが埋められているので、凹部６１０ａ上に絶縁膜などを形成する際には、当該絶縁膜が凹部６１０ａに陥没するのを回避することができるという利点もある。
【０１７９】
また、図２３（ｂ）に示すように、ＴＦＴアレイ基板７１０の凹部７１０ａ内に、容量素子７１７とデータ線７０６（走査線７０３）とが設けられた構成であっても良い。図２３（ｂ）に示す構成では、凹部７１０ａが断面二等辺三角形に形成されており、容量素子７１７の容量電極７１７ａが凹部７１０ａの側壁上に設けられており、絶縁層７１０ｃを挟んで内側に容量電極７１７ｂが設けられている。容量電極７１７ｂの内側には、絶縁層７８０を挟んでデータ線７０６（走査線７０３）が設けられている。
【０１８０】
このようにすれば、容量素子７１７を設けるスペースを省略することができ、一層小型化・高精細化を図ることが可能となる。また、光反射可能な材料を用いて容量電極７１７ａを形成することにより、凹部７１０ａに入射した光を確実に反射することができ、光の利用効率向上につながることになる。
【０１８１】
また、上記各実施形態では、凹部の断面形状が二等辺三角形である例について説明したが、これに限られることは無い。例えば、図２４（ａ）〜（ｓ）に示すように、凹部の形状を適宜設計することができる。これにより、ＴＦＴアレイ基板の材質や液晶装置の用途、構成に応じて柔軟な設計が可能となる。
【図面の簡単な説明】
【０１８２】
【図１】本発明の第１実施形態に係る液晶装置の全体構成を示す平面図。
【図２】本実施形態に係る液晶装置の等価回路図。
【図３】本実施形態に係る液晶装置の構成を示す平面図。
【図４】本実施形態に係る液晶装置の構成を示す断面図。
【図５】液晶装置の製造工程の様子を示す工程図。
【図６】同、工程図。
【図７】同、工程図。
【図８】同、工程図。
【図９】同、工程図。
【図１０】同、工程図。
【図１１】同、工程図。
【図１２】同、工程図。
【図１３】本発明の第２実施形態に係る液晶装置の構成を示す平面図。
【図１４】本実施形態に係る液晶装置の構成を示す断面図。
【図１５】本発明の第３実施形態に係る液晶装置の構成を示す平面図。
【図１６】本実施形態に係る液晶装置の構成を示す断面図。
【図１７】本発明の第４実施形態に係る液晶装置の構成を示す平面図。
【図１８】本実施形態に係る液晶装置の構成を示す断面図。
【図１９】本発明の第５実施形態に係る液晶装置の構成を示す断面図。
【図２０】本実施形態に係る液晶装置の製造工程の様子を示す工程図。
【図２１】本発明に係るプロジェクタの構成を示す図。
【図２２】本発明に係る電子機器の構成を示す図。
【図２３】本発明に係る液晶装置の他の構成を示す図。
【図２４】本発明に係る液晶装置の他の構成を示す図。
【符号の説明】
【０１８３】
３…走査線 ６…データ線 ６ｂ…接続電極 １０…ＴＦＴアレイ基板 １０ａ…凹部１０ｄ…中空部分 １０ｃ…中空部分 １２…画素領域 １４…画素間領域 １７…容量素子 １８…半導体層 １９…ゲート電極 ２０…絶縁層 ３０…ＴＦＴ素子 ４０…プリズム部 １００〜５００…液晶装置 １１０２…プロジェクタ １２００…携帯電話
【特許請求の範囲】
【請求項１】
電気光学装置の素子基板として用いられる集光基板であって、
複数の画素領域が設けられ、光を透過可能な基板と、
前記基板の表面のうち前記画素領域の外側の領域に設けられ光を前記画素領域内に集光可能な凹部を有するプリズム部と、
前記基板に前記画素領域ごとに設けられた駆動素子と、
前記基板に設けられ、前記駆動素子に電気信号を供給する導電部材と
を具備し、
前記駆動素子の少なくとも一部及び前記導電部材の少なくとも一部のうち、少なくとも一方が前記凹部内に設けられている
ことを特徴とする集光基板。
【請求項２】
複数の画素領域が設けられ光を透過可能な基板と、前記基板に設けられた電気光学材料とを有する電気光学装置であって、
前記基板の前記電気光学材料側の表面のうち前記画素領域の外側の領域に設けられ光を前記画素領域内に集光可能な凹部を有するプリズム部と、
前記基板に前記画素領域ごとに設けられた駆動素子と、
前記基板に設けられ、前記駆動素子に電気信号を供給する導電部材と
を具備し、
前記駆動素子の少なくとも一部及び前記導電部材の少なくとも一部のうち、少なくとも一方が前記凹部内に設けられている
ことを特徴とする電気光学装置。
【請求項３】
前記凹部の開口部側における基板面方向の断面積が、前記凹部の底部側における基板面方向の断面積よりも大きくなっている
ことを特徴とする請求項２に記載の電気光学装置。
【請求項４】
前記凹部についての前記基板の厚さ方向の断面が、前記凹部の底部において鋭角になっている
ことを特徴とする請求項２又は請求項３に記載の電気光学装置。
【請求項５】
前記凹部の底部が、中空になっている
ことを特徴とする請求項２乃至請求項４のうちいずれか一項に記載の電気光学装置。
【請求項６】
前記導電部材が、前記凹部の底部に設けられている
ことを特徴とする請求項２乃至請求項４のうちいずれか一項に記載の電気光学装置。
【請求項７】
前記導電部材が、前記凹部の開口部を塞ぐように設けられている
ことを特徴とする請求項２乃至請求項６に記載の電気光学装置。
【請求項８】
前記導電部材が、前記凹部の開口部を塞ぐように設けられていると共に前記凹部の底部に設けられており、
前記凹部内のうち前記開口部を塞ぐように設けられた導電部材と前記底部に設けられた導電部材との間が中空になっている
ことを特徴とする請求項２乃至請求項４のうちいずれか一項に記載の電気光学装置。
【請求項９】
前記導電部材が、光を反射可能な材料からなる
ことを特徴とする請求項５乃至請求項８のうちいずれか一項に記載の電気光学装置。
【請求項１０】
前記駆動素子が、前記凹部に平面視で重なるように配置されている
ことを特徴とする請求項２乃至請求項９のうちいずれか一項に記載の電気光学装置。
【請求項１１】
前記駆動素子が、薄膜トランジスタであり、
前記導電部材が、前記薄膜トランジスタの信号線及び走査線のうち少なくとも一方である
ことを特徴とする請求項２乃至請求項１０のうちいずれか一項に記載の電気光学装置。
【請求項１２】
前記信号線と前記走査線とが前記画素領域の外側の領域において交差しており、
前記信号線と前記走査線との交差部分に遮光部が設けられており、
前記信号線の幅方向の寸法が、前記遮光部のうち前記信号線の幅方向における最大寸法よりも小さくなっている
ことを特徴とする請求項１１に記載の電気光学装置。
【請求項１３】
前記信号線と前記走査線とが前記画素領域の外側の領域において交差しており、
前記信号線と前記走査線との交差部分に遮光部が設けられており、
前記走査線の幅方向の寸法が、前記遮光部のうち前記走査線の幅方向における最大寸法よりも小さくなっている
ことを特徴とする請求項１１又は請求項１２に記載の電気光学装置。
【請求項１４】
前記画素領域が、前記基板上にマトリクス状に設けられており、
前記凹部が、前記画素領域の外側の領域に格子状に設けられており、
前記信号線が、前記凹部の格子の一方向に延在するように前記凹部内に設けられており、
前記走査線が、前記凹部の格子の他方向に延在し前記凹部の格子の交差部分で前記信号線と交差するように前記凹部内に設けられており、
前記薄膜トランジスタが半導体層を有し、当該半導体層が前記凹部の格子の交差部分に平面視で重なるように配置されている
ことを特徴とする請求項１１乃至請求項１３のうちいずれか一項に記載の電気光学装置。
【請求項１５】
前記導電部材が、前記駆動素子に接続される容量素子の容量電極を含んでおり、
前記容量電極の少なくとも一部と、前記信号線及び前記走査線の少なくとも一部とが絶縁層を介して前記凹部内に設けられており、
前記凹部内では、前記容量電極が前記信号線及び前記走査線の少なくとも一部に沿うように配置されている
ことを特徴とする請求項１４に記載の電気光学装置。
【請求項１６】
前記駆動素子に接続される容量素子の容量電極が設けられており、
前記容量電極が、前記凹部の開口部と前記半導体層との間に配置されており、
前記容量電極と前記半導体層とが平面視で少なくとも一部が重なるように設けられている
ことを特徴とする請求項１４に記載の電気光学装置。
【請求項１７】
前記導電部材がアルミニウムを主体として構成されている
ことを特徴とする請求項２乃至請求項１６のうちいずれか一項に記載の電気光学装置。
【請求項１８】
請求項２乃至請求項１７のうちいずれか一項に記載の電気光学装置を備えたことを特徴とする電子機器。
【請求項１９】
請求項２乃至請求項１７のうちいずれか一項に記載の電気光学装置を備えたことを特徴とするプロジェクタ。
【請求項１】
電気光学装置の素子基板として用いられる集光基板であって、
複数の画素領域が設けられ、光を透過可能な基板と、
前記基板の表面のうち前記画素領域の外側の領域に設けられ光を前記画素領域内に集光可能な凹部を有するプリズム部と、
前記基板に前記画素領域ごとに設けられた駆動素子と、
前記基板に設けられ、前記駆動素子に電気信号を供給する導電部材と
を具備し、
前記駆動素子の少なくとも一部及び前記導電部材の少なくとも一部のうち、少なくとも一方が前記凹部内に設けられている
ことを特徴とする集光基板。
【請求項２】
複数の画素領域が設けられ光を透過可能な基板と、前記基板に設けられた電気光学材料とを有する電気光学装置であって、
前記基板の前記電気光学材料側の表面のうち前記画素領域の外側の領域に設けられ光を前記画素領域内に集光可能な凹部を有するプリズム部と、
前記基板に前記画素領域ごとに設けられた駆動素子と、
前記基板に設けられ、前記駆動素子に電気信号を供給する導電部材と
を具備し、
前記駆動素子の少なくとも一部及び前記導電部材の少なくとも一部のうち、少なくとも一方が前記凹部内に設けられている
ことを特徴とする電気光学装置。
【請求項３】
前記凹部の開口部側における基板面方向の断面積が、前記凹部の底部側における基板面方向の断面積よりも大きくなっている
ことを特徴とする請求項２に記載の電気光学装置。
【請求項４】
前記凹部についての前記基板の厚さ方向の断面が、前記凹部の底部において鋭角になっている
ことを特徴とする請求項２又は請求項３に記載の電気光学装置。
【請求項５】
前記凹部の底部が、中空になっている
ことを特徴とする請求項２乃至請求項４のうちいずれか一項に記載の電気光学装置。
【請求項６】
前記導電部材が、前記凹部の底部に設けられている
ことを特徴とする請求項２乃至請求項４のうちいずれか一項に記載の電気光学装置。
【請求項７】
前記導電部材が、前記凹部の開口部を塞ぐように設けられている
ことを特徴とする請求項２乃至請求項６に記載の電気光学装置。
【請求項８】
前記導電部材が、前記凹部の開口部を塞ぐように設けられていると共に前記凹部の底部に設けられており、
前記凹部内のうち前記開口部を塞ぐように設けられた導電部材と前記底部に設けられた導電部材との間が中空になっている
ことを特徴とする請求項２乃至請求項４のうちいずれか一項に記載の電気光学装置。
【請求項９】
前記導電部材が、光を反射可能な材料からなる
ことを特徴とする請求項５乃至請求項８のうちいずれか一項に記載の電気光学装置。
【請求項１０】
前記駆動素子が、前記凹部に平面視で重なるように配置されている
ことを特徴とする請求項２乃至請求項９のうちいずれか一項に記載の電気光学装置。
【請求項１１】
前記駆動素子が、薄膜トランジスタであり、
前記導電部材が、前記薄膜トランジスタの信号線及び走査線のうち少なくとも一方である
ことを特徴とする請求項２乃至請求項１０のうちいずれか一項に記載の電気光学装置。
【請求項１２】
前記信号線と前記走査線とが前記画素領域の外側の領域において交差しており、
前記信号線と前記走査線との交差部分に遮光部が設けられており、
前記信号線の幅方向の寸法が、前記遮光部のうち前記信号線の幅方向における最大寸法よりも小さくなっている
ことを特徴とする請求項１１に記載の電気光学装置。
【請求項１３】
前記信号線と前記走査線とが前記画素領域の外側の領域において交差しており、
前記信号線と前記走査線との交差部分に遮光部が設けられており、
前記走査線の幅方向の寸法が、前記遮光部のうち前記走査線の幅方向における最大寸法よりも小さくなっている
ことを特徴とする請求項１１又は請求項１２に記載の電気光学装置。
【請求項１４】
前記画素領域が、前記基板上にマトリクス状に設けられており、
前記凹部が、前記画素領域の外側の領域に格子状に設けられており、
前記信号線が、前記凹部の格子の一方向に延在するように前記凹部内に設けられており、
前記走査線が、前記凹部の格子の他方向に延在し前記凹部の格子の交差部分で前記信号線と交差するように前記凹部内に設けられており、
前記薄膜トランジスタが半導体層を有し、当該半導体層が前記凹部の格子の交差部分に平面視で重なるように配置されている
ことを特徴とする請求項１１乃至請求項１３のうちいずれか一項に記載の電気光学装置。
【請求項１５】
前記導電部材が、前記駆動素子に接続される容量素子の容量電極を含んでおり、
前記容量電極の少なくとも一部と、前記信号線及び前記走査線の少なくとも一部とが絶縁層を介して前記凹部内に設けられており、
前記凹部内では、前記容量電極が前記信号線及び前記走査線の少なくとも一部に沿うように配置されている
ことを特徴とする請求項１４に記載の電気光学装置。
【請求項１６】
前記駆動素子に接続される容量素子の容量電極が設けられており、
前記容量電極が、前記凹部の開口部と前記半導体層との間に配置されており、
前記容量電極と前記半導体層とが平面視で少なくとも一部が重なるように設けられている
ことを特徴とする請求項１４に記載の電気光学装置。
【請求項１７】
前記導電部材がアルミニウムを主体として構成されている
ことを特徴とする請求項２乃至請求項１６のうちいずれか一項に記載の電気光学装置。
【請求項１８】
請求項２乃至請求項１７のうちいずれか一項に記載の電気光学装置を備えたことを特徴とする電子機器。
【請求項１９】
請求項２乃至請求項１７のうちいずれか一項に記載の電気光学装置を備えたことを特徴とするプロジェクタ。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【公開番号】特開２００８−８９３９（Ｐ２００８−８９３９Ａ）
【公開日】平成２０年１月１７日（２００８．１．１７）
【国際特許分類】
【出願番号】特願２００６−１７６２７６（Ｐ２００６−１７６２７６）
【出願日】平成１８年６月２７日（２００６．６．２７）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
【公開日】平成２０年１月１７日（２００８．１．１７）
【国際特許分類】
【出願日】平成１８年６月２７日（２００６．６．２７）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
[ Back to top ]