電子放出素子及びこれを用いた画像表示装置並びにこれらの製造方法
【課題】段差形成部材２の上面に設けられたゲート５と、段差形成部材２の側面２０におけるゲート５の直下に形成された凹部７と、段差形成部材２の側面２０に設けられ、上端に凹部７の下縁から上縁に向かって突起した突起部６ａを有するカソード６とを備えた電子放出素子について、電子放出効率を向上させると同時に、素子に流れる電流のバラツキを抑制する電流制限用の抵抗層を素子の構成部材の一部として組み込む。
【解決手段】段差形成部材２の側面２０は、凹部７の下縁から高さ方向中間部３０までの上段２１の傾斜角θ１より、高さ方向中間部３０から下端までの下段２２の傾斜角θ２が大きくなっており、しかもカソード６の上段２１の部分である上段カソード部分６ｂよりもカソード６の下段２２の部分である下段カソード部分６ｃの電気的抵抗値が大きい電子放出素子とする。
【解決手段】段差形成部材２の側面２０は、凹部７の下縁から高さ方向中間部３０までの上段２１の傾斜角θ１より、高さ方向中間部３０から下端までの下段２２の傾斜角θ２が大きくなっており、しかもカソード６の上段２１の部分である上段カソード部分６ｂよりもカソード６の下段２２の部分である下段カソード部分６ｃの電気的抵抗値が大きい電子放出素子とする。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電界放出型で垂直型の電子放出素子及びこれを用いた画像表示装置並びにこれらの製造方法に関する。
【背景技術】
【０００２】
従来、次のような電子放出素子とその製造方法が特許文献１で提案されている。
【０００３】
即ち、特許文献１に示される電子放出素子は、基板上に配置された、上面と側面を有する絶縁性の段差形成部材と、段差形成部材の上面に設けられたゲートとを備えている。また、段差形成部材の側面におけるゲートの直下には凹部が形成され、凹部の下の段差形成部材の側面には、上端に凹部の下縁から上縁に向かって突起した突起部を有するカソードが設けられている。この電子放出素子は、電界放出型で垂直型の電子放出素子で、カソードとゲートとの間に電圧を印加することで、カソード側から電子を電界放出させることができる。
【０００４】
特許文献１に示される上記電子放出素子の製造方法では、まず、基板上に第一の絶縁材料、第二の絶縁材料、第一の導電材料の順に積層し、レジストパターンを形成した後にドライエッチングを施す。これにより、第一の導電材料層が配置された上面と、この上面と基板との間に位置する側面とを備えた絶縁性の段差形成部材（絶縁部材）を形成する。次いで、レジストを剥離した後、ウエットエッチングにより、段差形成部材を構成する第二の絶縁層をエッチングし、段差形成部材の側面における第一の導電材料層の直下に凹部を形成する。その後、側面に対して斜め方向から第二の導電材料を付着させてカソードを形成する一方、第一の導電材料層を単独で又は第一の導電材料層上に積層された第二の導電材料層を一体としてゲートとして電子放出素子とする。
【０００５】
更に特許文献１の実施例には、上記ドライエッチングによって得た段差形成部材の側面の角度が基板の水平面に対しておよそ８０度の斜面であったことと、側面への第二の導電材料の付着を入射角度を４０度又は２０度として行ったことも開示されている。
【０００６】
一方、電子放出素子は、例えば画像表示装置に用いられるが、画像表示装置の大型化、高精細化による素子数の増加に伴い、素子間の輝度ばらつきの低減が求められる。輝度ばらつきを引き起こす原因となる素子の破壊や劣化を防止するためには、過剰電流や電流変動が生じた際に素子に流れる電流を抑制することが必要である。このために、電子放出素子の構成部材とは別に、電流制限用の抵抗層（バラスト抵抗層）を設けることで、過剰電流や電流変動が生じた際に素子に流れる電流を抑制することが特許文献２で提案されている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００９−２８９７６２号公報
【特許文献２】アメリカ特許第５８３８１０３号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００８】
ところで、電子放出素子は、少ない消費電力で輝度に優れた画像表示装置を構成することができるよう、更なる電子放出効率の向上が求められている。特許文献１に示されるような電界放出型で垂直型の電子放出素子についても同様である。
【０００９】
また、特許文献２のように、電子放出素子の構成部材とは別に電流制限用の抵抗層を設けることは、電子放出素子の設置領域を拡大することになり、更に製造プロセスも複雑となるという問題がある。
【００１０】
本発明は、電界放出型で垂直型の電子放出素子について、電子放出効率を向上させると同時に、過剰電流や電流変動が生じた際に素子に流れる電流を抑制する手段を有した電子放出素子を提供することを目的とする。また、本発明は、この電子放出素子を用いた画像表示装置並びに電子放出素子及び画像形成装置の簡便で効率の良い製造方法を提供することをも目的とする。
【課題を解決するための手段】
【００１１】
本発明の第一は、基板上に配置された、上面と側面を有する絶縁性の段差形成部材と、該段差形成部材の前記上面に設けられたゲートと、前記段差形成部材の前記側面における前記ゲートの直下に形成された凹部と、前記段差形成部材の前記側面に設けられ、上端に前記凹部の下縁から上縁に向かって突起した突起部を有するカソードとを備えた電子放出素子において、
前記段差形成部材の前記側面は、前記凹部の下縁から高さ方向中間部までの上段の傾斜角より、前記高さ方向中間部から下端までの下段の傾斜角が大きくなっており、しかも前記カソードの前記上段部分である上段カソード部分よりも前記カソードの前記下段部分である下段カソード部分の電気的抵抗値が大きいことを特徴とする電子放出素子を提供するものである。
【００１２】
本発明の第二は、上記本発明の第一に係る電子放出素子の前記カソードが、前記下段カソード部分を介して配線に接続されたリアプレートと、前記ゲートを介して前記カソードの突起部に対向するアノード及び電子の照射によって発光する発光部材を有するフェースプレートとが間隔を開けて対向配置されていることを特徴とする画像表示装置を提供するものである。
【００１３】
本発明の第三及び第四は、基板上に第一の絶縁材料、第二の絶縁材料及び第一の導電材料を順次積層した積層体をエッチングして、上面と側面を有し、前記上面に前記第一の導電材料層が設けられた絶縁性の段差形成部材を形成し、更に前記第二の絶縁材料層をエッチングして、前記段差形成部材の前記側面における前記第一の導電材料層の直下に凹部を形成した後、第二の導電材料を付着させることで、前記段差形成部材の前記側面に設けられ、上端に前記凹部の下縁から上縁に向かって突起した突起部を有するカソードを形成する一方、前記第一の導電材料層単独又は前記第一の導電材料層の上に前記第二の導電材料層が積層されたゲートとする電子放出素子の製造方法に関する。
【００１４】
本発明の第三は、上記電子放出素子の製造方法において、前記第一の絶縁材料層を複数回に分けて成膜し、前記積層体のエッチング時のエッチングレートを、前記第一の絶縁材料層の上部に比して下部を小さくしておくことにより、前記段差形成部材の前記側面における前記第一の絶縁材料層の上端から高さ方向中間部までの上段の傾斜角より、前記高さ方向中間部から下端までの下段の傾斜角を大きくし、しかも前記第二の導電材料を前記基板の表面に対する垂直方向から供給して付着させることを特徴とする電子放出素子の製造方法を提供するものである。
【００１５】
本発明の第四は、上記電子放出素子の製造方法において、前記積層体のエッチングを複数の条件で行うことで、前記段差形成部材の前記側面における第一の絶縁材料層の上端から高さ方向中間部までの上段の傾斜角より、前記高さ方向中間部から下端までの下段の傾斜角を大きくし、しかも前記第二の導電材料を前記基板の表面に対する垂直方向から供給して付着させることを特徴とする電子放出素子の製造方法を提供するものである。
【００１６】
本発明の第五は、上記本発明の第三又は第四に係る記載の電子放出素子の製造方法で製造した電子放出素子の前記カソードを、当該カソードの前記下段部分である下段カソード部分を介して配線に接続したリアプレートと、前記ゲートを介して前記カソードの突起部に対向するアノード及び電子の照射によって発光する発光部材を有するフェースプレートとを間隔を開けて対向配置することを特徴とする画像表示装置の製造方法を提供するものである。
【発明の効果】
【００１７】
本発明の第一に係る電子放出素子におけるカソードは、段差形成部材の側面の上段に設けられた上段カソード部分よりも下段に設けられた下段カソード部分の電気的抵抗値が大きくなっている。この電気的抵抗値の大きな下段カソード部分を介してカソードを駆動回路に接続すると、この下段カソード部分が電流制限用の抵抗層として機能し、過剰電流や電流変動が生じた際に素子に流れる電流を抑制することができる。加えて、下段カソード部分は、カソードの一部、つまり電子放出素子の構成部材の一部であることから、電流制限用の抵抗層を別部材として設ける場合に比して、電子放出素子の設置領域が大きくなったり、製造プロセスが煩雑化することもない。また、後述する実施例から明らかなように、側面の上段を下段より小さな傾斜角の斜面としていることにより、電子放出効率を向上させることができる。
【００１８】
本発明の第二に係る画像表示装置は、上記本発明の第一に係る電子放出素子を用いたもので、この電子放出素子のカソードが、下段カソード部分を介して配線に接続されている。従って、下段カソード部分が電流制限用の抵抗層として機能するので、過剰電流や電流変動が生じた際に素子に流れる電流を抑制することができ、素子間の輝度ばらつきが小さい良好な像表示が可能となる。また、電子放出素子の電子放出効率がよいので、消費電力を節減することができる。
【００１９】
本発明の第三及び第四に係る電子放出素子の製造方法によれば、上面に第一の導電材料層が設けられた段差形成部材を形成するためのエッチング時に、形成される段差形成部材の側面の上段の傾斜角に比して下段の傾斜角を大きくすることができる。このため、カソードを構成するための第二の導電材料を基板の表面に対して垂直方向から供給して付着させることで、上段カソード部分と下段カソード部分の電気的抵抗値の差を付けることができる。つまり、側面の下段は上段より第二の導電材料の供給方向に対して大きく傾斜しているので、第二の導電材料の付着密度が上段に比して低くなり、電気的抵抗値が高くなる。これにより、本発明の第一に係る電子放出素子を容易に製造することができる。換言すると、本発明の第一に係る電子放出素子は、製造容易な素子であるともいえる。
【００２０】
本発明の第五に係る画像表示装置の製造方法によれば、既に説明した利点を有する画像表示装置を容易に製造することができる。
【図面の簡単な説明】
【００２１】
【図１】本発明に係る電子放出素子の一例を示す模式的断面図である。
【図２】段差形成部材の側面の傾斜角と、そこに形成するカソードの抵抗との関係を表す図である。
【図３】本発明に係る電子放出素子を駆動する場合の説明図である。
【図４】本発明に係る画像表示装置の一例を示す模式的一部断面斜視図である。
【図５】本発明に係る電子放出素子の製造工程の一例を示す図である。
【図６】本発明に係る電子放出素子の製造工程の他の例を示す図である。
【図７】本発明の比較例に係る電子放出素子の模式的断面図である。
【発明を実施するための形態】
【００２２】
以下に本発明の好ましい実施の形態を、図面を用いて説明する。
【００２３】
まず、本発明に係る電子放出素子を説明する。図１は本発明に係る電子放出素子の一例を示すもので、（ａ）は模式的平面図、（ｂ）は（ａ）における模式的Ａ−Ａ断面図、（ｃ）は第二の導電材料層を除去した状態の（ａ）における模式的Ａ−Ａ断面図である。
【００２４】
図１中、１は基板、２は絶縁性の段差形成部材、２ａは第一の絶縁材料層、２ｂは第二の絶縁材料層、３は第一の導電材料層、４は第二の導電材料層、５はゲート、６はカソード、７は凹部である。
【００２５】
段差形成部材２は、上面と側面２０を有する形状、例えばライン状等の形状で基板１上に突設されており、基板１側から第一の絶縁材料層２ａ、第二の絶縁材料層２ｂを順次積層した構成となっている。段差形成部材２の上面には第一の導電材料層３が設けられており、本例においては更にその上に第二の導電材料層４が重ねられて、両者が一体となってゲート５を構成している。段差形成部材２の側面２０のゲート５直下には、凹部７が形成されている。この凹部７は、後述するように、段差形成部材２における第二の絶縁性材料層２ｂを側面２０側からエッチング除去することで形成されるものである。更に、段差形成部材２の側面２０には、第二の導電材料層で形成されたカソード６が設けられている。このカソード６の上端は、凹部７の下縁から上縁に向かって突起した突起部６ａを有している。この突起部６ａは、段差形成部材２の側面２０側のゲート５の端部に対向している。なお、段差形成部材２の側面２０は、カソード６が付設されるべき側面をいう。
【００２６】
特に図１（ｃ）に示されるように、段差形成部材２の側面２０は、凹部７の下縁から高さ方向中間部３０までの上段の側面部２１と基板１に平行な面に対する傾斜角θ１と、この高さ方向中間部３０から下端までの下段の側面部２２と基板１に対する傾斜角θ２とが異なるものとなっている。つまり、側面２０は、傾斜が異なる二つの斜面が連なって構成されている。また、上段の側面部２１の傾斜角θ１は、上段の側面部２１の斜面と基板１の表面との交差角をいい、下段の側面部２２の傾斜角θ２は、下段の側面部２２の斜面と基板１の表面との交差角をいう。本発明における上段の側面部２１の傾斜角θ１と下段の側面部２２の傾斜角θ２は、θ１＜θ２の関係になっている。なお、傾斜角θ１，θ２は、走査型電子顕微鏡（ＳＥＭ）により測定した値をいう。
【００２７】
カソード６は、段差形成部材２の側面２０の上段の側面部２１に設けられている上段カソード部分６ｂ、下段の側面部２２に設けられている下段カソード部分６ｃを有している。また、本例におけるカソード６は、下段カソード部分６ｃに連なって基板１の表面上に延在した基板上カソード部分６ｄをも有している。本発明においては、上記上段カソード部分６ｂよりも下段カソード部分６ｃの電気的抵抗値が大きくなっている。そして、この下段カソード部分６ｃが、過剰電流や電流変動が生じた際に素子に流れる電流を抑制する電流制限用の抵抗層として機能するものとなっている。この下段カソード部分６ｃはカソード６の一部であるので、新たな別部材として電流制限用の抵抗層を設けることによる不都合を解消することができる。上段カソード部分６ｂに対して、下段カソード部分６ｃは電流制限用の抵抗層として機能させるために、電気的抵抗値は大きいことが好ましい。下段カソード部分６ｃの電気的抵抗値は、上段カソード部分６ｂの電気的抵抗値の１５倍以上であることが好ましい。加えて、本発明においては、上段の側面部２１の傾斜角θ１が下段の側面部２２の傾斜角θ２に比して小さい緩やかな傾斜面となっていることから、段差形成部材２の側面２０全体が傾斜角θ２の斜面となっている場合に比して電子放出効率を向上させることができる。
【００２８】
更に説明すると、電子放出素子を備える画像表示装置においては、過剰電流や電流変動が生じた際にゲート５とカソード６の間で電気的ショートやリークが発生し、電流の一時的な急激な増大により、周辺領域のエミッタが破壊される可能性がある。その結果、画像表示装置においては、ライン欠陥、点欠陥、更に絶縁破壊が多発する。そのため、過剰電流が生じても、電流のばらつきを抑制できるような抵抗層が必要となる。
【００２９】
本発明においては、別構成による電流制限用の抵抗層を設けることなく、素子内に高抵抗部を設けることができる。よって、過剰電流が生じても、電流を抑制できる。つまり、図１に示す本発明に係る電子放出素子の例では、段差形成部材２の側面２０は、高さｈ１と傾斜角θ１からなる上段の側面部２１と、高さｈ２と傾斜角θ２からなる下段の側面部２２とを有している。角度θ１とθ２の関係においては、θ１＜θ２であり、θ２は７０度から９０度の範囲内であることが好ましく、８０度から９０度の範囲内であることがより好ましい。θ２はθ１より１０度以上大きいことが好ましく、２０度以上大きいことがより好ましい。
【００３０】
製造方法の説明においても述べるが、本発明に係る電子放出素子は、図１（ｃ）の状態において、基板１の表面に対する垂直方向から第二の導電材料を供給し、図１（ａ），（ｂ）に示されるように、段差形成部材２の側面２０に付着した第二の導電材料層４でカソード６を形成することで製造することができる。第二の導電材料の供給方向に対する傾斜が小さい、下段の側面部２２に形成される下段カソード部分６ｃは第二の導電材料の密度が小さくなる。逆に第二の導電材料の供給方向に対する傾斜が大きい上段の側面部２１に形成される上段カソード部分６ｂは第二の導電材料の密度が大きくなる。このため、カソード６の抵抗は、形成される場所の傾斜角θ１，θ２に相関し、当該箇所の長さ（斜面に沿った上下方向の間隔）に比例する。下段の側面部２２に設けられた下段カソード部分６ｃは、傾斜角θ２のような急峻な斜面に形成されるため、膜質が粗となることで、高抵抗となり、電流制限用の抵抗とすることができる。また、上段の側面部２１の高さｈ１と下段の側面部２２の高さｈ２は、下段カソード部分６ｃの抵抗を大きくする観点からｈ１＜ｈ２とすることが好ましく、ｈ１はｈ２の１／２以下が好ましく、更に具体的には２０〜５０ｎｍとすることが好ましい。なお、段差形成部材２の側面２０を一律の傾斜角とし、カソード６をＭｏの膜（厚さは５ｎｍ、１０ｎｍ、２０ｎｍの３種類）で形成した際の傾斜角（斜面角）とカソード６の抵抗との関係を図２に示す。
【００３１】
本発明に係る電子放出素子においては、段差形成部材２の側面２０の上段の側面部２１の傾斜角θ１は下段の側面部２２の傾斜角θ２より小さくなっている。このため、上段に付着する第二の導電材料の密度は高くなり、側面２０全体を傾斜角θ２の斜面とした場合よりも上段カソード部６ｂを安定して形成することができ、電子放出素子の良好な電子放出特性を得る観点から有利である。また、カソード６の先端に設けられた突起部６ａは、凹部７の下面と上段の側面部２１とに跨って形成されていることが好ましい。
【００３２】
基板１としては、例えば石英ガラス、Ｎａ等の不純物含有量を減少させたガラス、青板ガラス、青板ガラス又はＳｉ基板等にスパッタ法等によりＳｉＯ2を積層した積層体、アルミナ等のセラミックスの絶縁性を有する板が用いられる。
【００３３】
第一の絶縁材料層２ａ及び第二の絶縁材料層２ｂの構成材料としては、ＳｉＯ2等の酸化物、Ｓｉ3Ｎ4等の窒化物が挙げられ、高電界に耐えられる耐圧の高い材料が選択される。なお、第二の絶縁材料層２ｂは、第一の絶縁材料層２ａに対し、選択的にエッチングできる材料を適宜選択する。例えば、第一の絶縁材料層２ａをＳｉ3Ｎ4等の絶縁性材料で構成した場合、第二の絶縁材料層２ｂはＳｉＯ2等の絶縁性材料で構成する。
【００３４】
第一の導電材料層３の構成材料としては、例えばＢｅ，Ｍｇ，Ｔｉ，Ｚｒ，Ｈｆ，Ｖ，Ｎｂ，Ｔａ，Ｍｏ，Ｗ，Ａｌ，Ｃｕ，Ｎｉ，Ｃｒ，Ａｕ，Ｐｔ，Ｐｄ等の金属又は合金材料、ＴｉＣ，ＺｒＣ，ＨｆＣ，ＴａＣ，ＳｉＣ，ＷＣ等の炭化物が挙げられる。また、ＨｆＢ2，ＺｒＢ2，ＣｅＢ6，ＹＢ4，ＧｂＢ4等の硼化物、ＴａＮ，ＴｉＮ，ＺｒＮ，ＨｆＮ等の窒化物、Ｓｉ，Ｇｅ等の半導体も挙げられる。更に、有機高分子材料、アモルファスカーボン、グラファイト、ダイヤモンドライクカーボン、ダイヤモンドを分散した炭素及び炭素化合物等も挙げられる。第二の導電材料層４の構成材料としては、例えばＭｏ，Ｐｔ，Ｒｕ，Ａｇ，Ａｕ，Ｔｉ，Ｉｎ，Ｃｕ，Ｃｒ，Ｆｅ，Ｚｎ，Ｓｎ，Ｔａ，Ｗ，Ｐｄ等の金属や、カーボン、ＨｆＣ等の仕事関数の低い物質が挙げられる。本例におけるゲート５は、第一の導電材料層３上に第二の導電材料層４が重ねられて、両者が一体となって構成されているが、第一の導電性材料層３の構成材料によっては、第一の導電材料層単独で構成することもできる。但し、ゲート５は、良好な電子放出効率が得やすいことから、本例のように、第一の導電材料層３上に第二の導電材料層４が重ねられた構成とすることが好ましい。
【００３５】
図３で図１の電子放出素子の駆動について説明する。図３において、３１はアノード、３２は電子放出素子の駆動電源、３３はアノード３１に電圧を印加する高圧電源である。また、図１と同じ符号は同じ構成要素を示す。電子放出素子の駆動に際しては、駆動電源３２によりゲート５とカソード６との間に駆動電圧Ｖｆを与える。ゲート５には高電位が、カソード６には低電位が与えられる。また、高圧電源３３により、アノード３１にアノード電圧Ｖａが印加され、カソード６の突起部６ａから放出された電子をアノード３１に向けて加速させる。このように、アノード３１をゲート５を介してカソード６の突起部６ａと対向するように配置することで、カソード６からより効率よく電子放出させることが可能となる。Ｉｆが素子電流であり、Ｉｅが放出電流である。アノード３１に、電子の照射によって発光する発光部材を積層しておけば、これを発光させて画像を表示することが可能となる。
【００３６】
次に、本発明に係る画像表示装置について図４で説明する。
【００３７】
本発明に係る画像表示装置は、図１で説明したような本発明に係る電子放出素子を用いたものである。図４において、４１はリアプレート、４２はフェースプレート、４３は枠体である。リアプレート４１の表面には、図１で説明したような複数の電子放出素子４４が設けられた基板１が保持されている。図４には示されていないが、各電子放出素子４４は、図１に示されるように、段差形成部材２、ゲート５、カソード６等を備えている。また、基板１の表面には、この複数の電子放出素子４４のカソード６（図１参照）を互いに接続するＸ方向配線４５と、ゲート５を互いに接続するＹ方向配線４６も設けられている。カソード６は、図１で説明した下段カソード部６ｃを介してＸ方向配線４５に接続されているものである。フェースプレート４２は、透光性のガラス基板４７と、ガラス基板４７上に設けられた複数の発光部材（蛍光体）４８と、発光部材４８上に積層されたアノード４９とを有している。発光部材４８は、電子放出素子４４から放出された電子の照射を受けて発光するものである。上記リアプレレート４１とフェースプレート４２は、電子放出素子４４等の設置面と、アノード４９等の設置面とを向き合わせ、両者間の周囲に枠体４３を挟み込んで、間隔を開けて対向配置されている。そして、リアプレレート４１、フェースプレート４２及び枠体４３で囲まれて封止された空間内は真空に排気されて、画像表示装置を構成している。また、画像表示装置の大型化に伴って、耐大気圧支持構造であるスペーサ４０を、リアプレート４１とフェースプレート４２との間に介在させることもできる。画像表示装置を駆動させる際には、Ｘ方向配線４５に走査信号、Ｙ方向配線４６に情報信号を入力する。これと共に、アノード４９に高電圧を印加して、電子放出素子４４から放出された電子をアノード４９に向けて加速させ、発光部材４８に加速された電子を照射する。これによって所望の発光部材４８を選択的に発光させることで画像を表示することができる。
【００３８】
次に、図５に基づいて、本発明に係る電子放出素子の製造方法の一例を説明する。
【００３９】
予め、その表面を十分に洗浄した基板１上に第一の絶縁材料層２ａを複数回に分けて、スパッタ法等の一般的な真空成膜法、ＣＶＤ法、真空蒸着法等で成膜して形成する［図５（ａ）］。この場合、後のエッチング工程において、互いに異なるエッチングレートになるような成膜条件で成膜する。具体的には、第一の絶縁材料層２ａの下部が上部に比してエッチングレートが小さくなるように、成膜条件を変えて積層する。図中５１が１回目に堆積させた第一層、５２が２回目に堆積させた第二層である。
【００４０】
続いて、第一の絶縁材料層２ａに続き、第二の絶縁材料層２ｂをスパッタ法等の一般的な真空成膜法、ＣＶＤ法、真空蒸着法等で形成する［図５（ｂ）］。この成膜は１回で行う。
【００４１】
第二の絶縁材料層２ｂの形成に続き、第一の導電材料層３を堆積する。この第一の導電材料層３は、真空蒸着法、スパッタ法等の一般的な真空成膜技術により形成することができる［図５（ｃ）］。
【００４２】
次に、所望の部分にフォトレジストのスピンコーティング等による塗布、マスクパターン露光及び現像によるフォトリソグラフィーでレジストパターン５３を形成する［図５（ｄ）］。
【００４３】
次に、エッチングにより、第一の絶縁材料層２ａ、第二の絶縁材料層２ｂ及び第一の導電材料層３の積層体の一部を取り除き、上面と側面２０を有し、上面に第一の導電材料層３が設けられた絶縁性の段差形成部材２を形成する。本工程は、具体的には、ウェットエッチング又はドライエッチングで、積層された第一の絶縁材料層２ａ、第二の絶縁材料層２ｂ、第一の導電材料層３の一部を取り除く工程である。このエッチング工程においては、平滑なエッチング面が望ましく、それぞれの材料に応じて、エッチング方法を選択すれば良い。例えば第一の絶縁材料層２ａにＳｉ3Ｎ4、第二の絶縁材料層２ｂにＳｉＯ2、第一の導電材料層３にＴａＮを選択し、第一の絶縁材料層２ａを異なる成膜条件で２回以上に分けて堆積した場合、ＣＦ4、Ａｒ及びＳＦ6ガスでドライエッチングすると良い。この場合、第一の絶縁材料層２ａ内の膜質の違いにより、基板１の表面に対する傾斜が異なる上段の側面部２１と下段の側面部２２を第一の絶縁材料層２ａの側面に形成することができる［図５（ｅ）］。
【００４４】
続いて、ウェットエッチング等により、段差形成部材２の側面２０の第一の導電材料層３直下に凹部７を形成する。エッチング方法としては、例えば、第一の導電材料層３にＴａＮ、第一の絶縁材料層２ａにＳｉ3Ｎ4、第二の絶縁材料層２ｂにＳｉＯ2を選択した場合、エッチャントにバッファードフッ酸を用いてエッチングをする。これにより、第二の絶縁材料層２ｂが選択的にエッチングされ、段差形成部材２の側面２０側から第二の絶縁材料層２ｂのみが後退し、側面２０に開口部を有する凹部７が形成される［図５（ｆ）］。
【００４５】
凹部７を形成した後、第二の導電材料を少なくとも段差形成部材２の側面２０に付着させ、第二の導電材料層４によりカソード６を形成する。第二の導電材料の供給は、基板１の表面に対して垂直方向から行う。これにより、前述した突起部６ａ、上段カソード部分６ｂ下段カソード部分６ｃを有するカソード６を付設することができる［図５（ｇ）］。第二の導電材料層４の成膜は、真空蒸着法、スパッタ法等で行うことができる。この時、段差形成部材２の上面の第一の導電層３上にも第二の導電材料層４が積層される。この第一の導電層３上の第二の導電材料層４は、予め第一の導電層３に剥離層を形成しておくことで剥離除去しても良い。
【００４６】
次に、図６に基づいて、本発明に係る電子放出素子の製造方法の他の例を説明する。
【００４７】
予め、その表面を十分に洗浄した基板１上に第一の絶縁材料層２ａをスパッタ法等の一般的な真空成膜法、ＣＶＤ法、真空蒸着法等で１回の成膜で形成する［図６（ａ）］。
【００４８】
続いて、第一の絶縁材料層２ａに続き、第二の絶縁材料層２ｂをスパッタ法等の一般的な真空成膜法、ＣＶＤ法、真空蒸着法等で形成する［図６（ｂ）］。
【００４９】
更に、第二の絶縁材料層２ｂの形成に続き、第一の導電材料層３を堆積する。この第一の導電材料層３は、真空蒸着法、スパッタ法等の一般的な真空成膜技術により形成することができる［図６（ｃ）］。
【００５０】
次に、所望の部分にフォトレジストのスピンコーティング等による塗布、マスクパターン露光及び現像によるフォトリソグラフィーでレジストパターン５３を形成する［図６（ｄ）］。
【００５１】
次に、エッチングにより、第一の絶縁材料層２ａ、第二の絶縁材料層２ｂ及び第一の導電材料層３の積層体の一部を取り除き、上面と側面２０を有し、上面に第一の導電材料層３が設けられた絶縁性の段差形成部材２を形成する。このエッチングは、複数の条件で行うことで、段差形成部材２の側面２０における上段の側面部２１の傾斜角より下段の側面部２２の傾斜角が大きくなるように行う。例えば、第一の絶縁材料層２ａの途中までは、エッチングガスにＣＦ4、Ａｒ及びＳＦ6ガスを用いてドライエッチングし、残りをＣＦ4、Ａｒガスを用いてドライエッチングすると良い。この場合、ドライエッチング時のガス流量比の違いから、基板１の表面に対する傾斜が異なる上段の側面部２１と下段の側面部２２を第一の絶縁材料層２ａの側面に形成することができる［図６（ｅ）］。
【００５２】
続いて、図５（ｆ）での説明と同様にして凹部７を形成し、更に図５（ｇ）での説明と同様にしてカソード６を形成する［図６（ｆ），（ｇ）］。
【００５３】
本発明に係る画像表示装置の製造方法を図４及び図１を参照して説明する。上記のようにして製造した電子放出素子のカソード６を、当該カソード６の下段の側面部２２の部分である下段カソード部分６ｃを介して配線に接続したリアプレート４１作成する。また、アノード４９及び電子の照射によって発光する発光部材４８を有するフェースプレート４２を作成する。そして、この両者を、枠体４３を挟んで間隔を開けて対向配置し、内部を密封された真空空間とすることで製造することができる。
【実施例】
【００５４】
実施例１〜３
図１に示される構成の電子放出素子を作成し、その電子放出素子を図３に示すように電源に接続すると共にアノード３１と対向させて駆動した。電子放出素子の製造は、図５に示される手順で行った。
【００５５】
（工程１）
基板１に青板ガラスを用い、十分洗浄を行った後、ＣＶＤ法により、第一の絶縁材料層２ａとして厚さ１５０ｎｍのＳｉ3Ｎ4膜を、ＳｉＨ4の供給量を変えて２回に分けて異堆積した［図５（ａ）］。いずれにおいても、第一の絶縁材料層２ａの下層である第一層５１の厚さは１００ｎｍ、上層である第二層５２の厚さは５０ｎｍとした。第一層５１形成時と第二層５２形成時のＳｉＨ4の供給量を表１に示す。
【００５６】
【表１】
【００５７】
（工程２）
次に、スパッタ法により第二の絶縁材料層２ｂとして、厚さ２５ｎｍのＳｉＯ2、第一の導電材料層３として、４０ｎｍのＴａＮをこの順で堆積した［図５（ｂ），（ｃ）］。
【００５８】
（工程３）
次に、フォトリソグラフィー工程でポジ型フォトレジストをスピンコーティングし、フォトマスクパターンを用いて露光、現像し、レジストパターン５３を形成した［図３（ｄ）］。
【００５９】
（工程４）
その後、パターニングしたレジストパターン５３をマスクとして、第一の絶縁材料層２ａ、第二の絶縁材料層２ｂ及び第一の導電材料層３を、ＣＦ4、Ａｒ、ＳＦ6の各ガスを用いてドライエッチングした［図５（ｅ）］。エッチングガスの流量比は、実施例１及び２、参考例１いずれにおいても、ＣＦ4／Ａｒ／ＳＦ6＝８００ｓｃｃｍ／８００ｓｃｃｍ／１００ｓｃｃｍとした。その結果、第一の絶縁材料層２ａ内の膜質の違いから、第一の絶縁材料層２ａの側面である段差形成部材２の側面２０に２種類の角度の異なる傾斜が形成された。断面形状を走査型電子顕微鏡にて確認して測定した上段の側面部２１の傾斜角θ１と下段の側面部２２の傾斜角θ２を表２に示す。
【００６０】
（工程５）
バッファードフッ酸をエッチング液として、７分間エッチングを施し、第二の絶縁材料層２ｂを選択的にエッチングした。これにより、段差形成部材２の側面２０から１００ｎｍ程度第二の絶縁材料層２ｂを後退させ、凹部７を形成した［図５（ｆ）］。
【００６１】
（工程６）
次に、基板１の表面に対して垂直方向からの蒸着によりＭｏを選択的に１０ｎｍ付着させ、幅２００μｍでカソード６を形成した。これと共に、段差形成部材２の上面の第一の導電材料層３上にもＭｏを付着させ、第一の導電材料層３であるＴａＮ層と第二の導電材料層４であるＭｏが一体となったゲート５を形成した。
【００６２】
以上のようにして作製された電子放出素子について、下段カソード部分６ｃのＭｏ密度及び抵抗値と、上段カソード部分６ｂのＭｏ密度及び抵抗値と、電子の放出効率比と、耐放電性能と、抵抗比を測定した。Ｍｏ密度（膜密度）の測定は、一般にはＸＲＲ（Ｘ線反射率法）が用いられるが、実際の電子放出素子では測定が困難な場合がある。そのような場合には、膜密度の測定手法として、例えば、以下の方法を採用することができる。即ち、ＴＥＭ（透過電子顕微鏡）とＥＥＬＳ（電子エネルギー損失分光）を組み合わせた高分解能電子エネルギー損失分光電子顕微鏡で、元素の定量分析を行い、膜密度が既知の膜と比較することで、検量線を作成して、密度を算出することができる。本実施例においては、上記高分解能電子エネルギー損失分光電子顕微鏡を用いた測定手法でＭｏ密度を測定した。抵抗比は、（下段カソード部分の抵抗値）／（上段カソード部分の抵抗値）で求めた。これらを上段の側面部２１の傾斜角θ１と下段の側面部２２の傾斜角θ２と共に表２に示す。なお、放出効率比は後述する比較例１の電子放出効率を１とした場合の比率である。耐放電性能の評価方法は、電子放出素子のカソードとゲート間に印加する駆動電圧Ｖｆに意図的に放電を誘発するパルス（以下、放電誘発パルスと記載する）を重々させて駆動し、当該電子放出素子が破壊されるかどうかで評価した。放電誘発パルスとしては、パルス幅が１００ｎｓｅｃ、波高値が駆動電圧の０．５倍、矩形パルスとした。駆動電圧に放電誘発パルスを重々させ、６０Ｈｚで１０時間駆動した時に、電子放出素子が破壊されなかった場合を○、破壊された場合を×とした。抵抗比は、（抵抗比）＝（下段カソード部分の抵抗値）／（上段カソード部分の抵抗値）で求めた。
【００６３】
【表２】
【００６４】
実施例４〜６
工程１における第一層５１形成時と第二層５２形成時のＳｉＨ4の供給量を表３に示す通りとした以外は実施例１〜３と同様にして電子放出素子を作製し、同様の項目についての測定を行った。結果を表４に示す。なお、放出効率比は後述する比較例１の電子放出効率を１とした場合の比率である。
【００６５】
【表３】
【００６６】
【表４】
【００６７】
実施例７〜１１
工程１における第一層５１形成時と第二層５２形成時のＳｉＨ4の供給量を２５００ｓｃｃｍと２８７５ｓｃｃｍで一定とした。加えて、第一の絶縁材料層２ａの下層である第一層５１の厚さ（下段の側面部２２の高さｈ２）は１００ｎｍで一定とし、上層である第二層５２の厚さ（上段の側面部２１の高さｈ１）を変化させた。これら以外は実施例１〜３と同様にして電子放出素子を作製し、抵抗比以外の同様の項目についての測定を行った。第一層５１の厚さと第二層５２の厚さ表５に示す。また、結果を表６に示す。なお、放出効率比は後述する比較例１の電子放出効率を１とした場合の比率である。
【００６８】
【表５】
【００６９】
【表６】
【００７０】
比較例１〜４
工程１における第一の絶縁材料層の形成時のＳｉＨ4の供給量を表７に示す通りとし、連続した１回の成膜で行った以外は実施例１〜３と同様にして電子放出素子を作製した。工程６のドライエッチングは、一定の条件で行われており、しかも第一の絶縁材料層一定の条件での１回の成膜で形成されている。このため、図７に示されるように、得られた電子放出素子の段差形成部材２の側面２０は全体がほぼ等しい傾斜の斜面で、本発明のような上段と下段は生じなかった。比較例１〜４における傾斜角θはこの側面２０の基板１の表面に対する角度である。また、側面２０に形成されたカソード６におけるＭｏ密度と抵抗値は、全体がほぼ均一であった。実施例１と同様の項目についての測定を行った結果を表７に示す。なお、放出効率比は比較例１の電子放出効率を１とした場合の比率である。
【００７１】
【表７】
【００７２】
【表８】
【００７３】
実施例１２
図１に示される構成の電子放出素子を作成した。電子放出素子の製造は、図６に示される手順で行った。以下に実施例１〜３と異なる工程を主に説明する。
【００７４】
（工程１）
基板１に青板ガラスを用い、十分洗浄を行った後、ＣＶＤ法により、第一の絶縁材料層２ａとして厚さ１５０ｎｍのＳｉ3Ｎ4膜を条件を変えることなく１回の成膜で形成した。［図６（ａ）］。
【００７５】
（工程２）〜（工程３）
実施例１〜３と同じ作業を行った。
【００７６】
（工程４）
その後、パターニングしたレジストパターン５３をマスクとして、第一の絶縁材料層２ａ、第二の絶縁材料層２ｂ及び第一の導電材料層３を、ＣＦ4、Ａｒ、ＳＦ6の各ガスを用いてドライエッチングした［図６（ｅ）］。その際に、ドライエッチングの条件を第二の絶縁材料層２ａの５０ｎｍまでは、ＣＦ4、Ａｒ、ＳＦ6ガスを用いて、ガス流量比をＣＦ4／Ａｒ／ＳＦ6＝７００ｓｃｃｍ／８００ｓｃｃｍ／１００ｓｃｃｍの条件とした。一方、残りのエッチング時は、ＣＦ4、Ａｒガスを用いて、ガス流量比をＣＦ4／Ａｒ＝８００ｓｃｃｍ／８００ｓｃｃｍとしてエッチングした。その結果、エッチング条件の違いガス種の違い）から、第一の絶縁材料層２ａの側面である段差形成部材２の側面２０に２種類の角度の異なる傾斜が形成された。断面形状を走査型電子顕微鏡にて確認して測定した上段の側面部２１の傾斜角θ１は５０度、下段の側面部２２の傾斜角θ２は９０度であった。また、上段の側面部２１の高さｈ１は５０ｎｍ、下段の側面部２２の高さｈ２は１００ｎｍであった。
【００７７】
（工程５）〜（工程６）
実施例１〜３と同じ作業を行った。
【００７８】
以上により、図６に示される手順によっても上段の側面部２１と下段の側面部２２を有する段差形成部材２の側面２０にカソード６を設けた電子放出素子を製造できることが確認された。
【００７９】
実施例１３
実施例２の手順で作製された電子放出素子を用いて、図４に示される画像表示装置を作製した。
【００８０】
まず、Ｘ方向配線４５の幅を３２０μｍ、Ｙ方向配線４６の幅を２５μｍ、絵素の大きさを２１０μｍ×６３０μｍとして、基板１上に３２０×２４０の電子放出素子４４をマトリクス状に配置した。
【００８１】
次に、リアプレート４６に設けられた基板１の２ｍｍ上方にフェースプレート４２を枠体４３を介して真空中で封着し、気密容器を形成した。リアプレート４６とフェースプレート４２との間には、Ｘ方向長さ６４ｍｍ、Ｙ方向長さ２００μｍの板状スペーサー４０を配置し、大気圧に耐えられる構造とした。使用したスペーサー４０の本数は５本である。リアプレート４６、フェースプレート４２及び枠体４３で囲まれた空間内には、この空間の高真空を保つためのゲッター（不図示）を配置した。リアプレート４６と枠体４３及び枠体４３とフェースプレート４２の接合にはインジウムを用いた。
【００８２】
次に、Ｘ方向配線４５に情報信号を印加し、Ｙ方向配線４６に走査信号を印加しながら電子放出素子４４を駆動した。情報信号として＋６Ｖのパルス電圧を用い、走査信号として−１０Ｖのパルス電圧を用いた。アノード４９に６ｋＶの電圧を印加して、放出電子を発光部材４８に衝突させ、励起、発光させて画像を表示したところ、輝度ばらつきの少ない明るい画像を表示することができた。
【符号の説明】
【００８３】
１：基板、２段差形成部材、２ａ：第一の絶縁材料層、２ｂ：第二の絶縁材料層、３：第一の導電材料層、４：第二の導電材料層、５：ゲート、６：カソード、６ａ：突起部、６ｂ：上段カソード部分、６ｃ：下段カソード部分、７：凹部、２０：側面、２１：上段の側面部、２２：下段の側面部、４１：リアプレート、４２：フェースプレート、４４：電子放出素子、４８：発光部材、４９：アノード
【技術分野】
【０００１】
本発明は、電界放出型で垂直型の電子放出素子及びこれを用いた画像表示装置並びにこれらの製造方法に関する。
【背景技術】
【０００２】
従来、次のような電子放出素子とその製造方法が特許文献１で提案されている。
【０００３】
即ち、特許文献１に示される電子放出素子は、基板上に配置された、上面と側面を有する絶縁性の段差形成部材と、段差形成部材の上面に設けられたゲートとを備えている。また、段差形成部材の側面におけるゲートの直下には凹部が形成され、凹部の下の段差形成部材の側面には、上端に凹部の下縁から上縁に向かって突起した突起部を有するカソードが設けられている。この電子放出素子は、電界放出型で垂直型の電子放出素子で、カソードとゲートとの間に電圧を印加することで、カソード側から電子を電界放出させることができる。
【０００４】
特許文献１に示される上記電子放出素子の製造方法では、まず、基板上に第一の絶縁材料、第二の絶縁材料、第一の導電材料の順に積層し、レジストパターンを形成した後にドライエッチングを施す。これにより、第一の導電材料層が配置された上面と、この上面と基板との間に位置する側面とを備えた絶縁性の段差形成部材（絶縁部材）を形成する。次いで、レジストを剥離した後、ウエットエッチングにより、段差形成部材を構成する第二の絶縁層をエッチングし、段差形成部材の側面における第一の導電材料層の直下に凹部を形成する。その後、側面に対して斜め方向から第二の導電材料を付着させてカソードを形成する一方、第一の導電材料層を単独で又は第一の導電材料層上に積層された第二の導電材料層を一体としてゲートとして電子放出素子とする。
【０００５】
更に特許文献１の実施例には、上記ドライエッチングによって得た段差形成部材の側面の角度が基板の水平面に対しておよそ８０度の斜面であったことと、側面への第二の導電材料の付着を入射角度を４０度又は２０度として行ったことも開示されている。
【０００６】
一方、電子放出素子は、例えば画像表示装置に用いられるが、画像表示装置の大型化、高精細化による素子数の増加に伴い、素子間の輝度ばらつきの低減が求められる。輝度ばらつきを引き起こす原因となる素子の破壊や劣化を防止するためには、過剰電流や電流変動が生じた際に素子に流れる電流を抑制することが必要である。このために、電子放出素子の構成部材とは別に、電流制限用の抵抗層（バラスト抵抗層）を設けることで、過剰電流や電流変動が生じた際に素子に流れる電流を抑制することが特許文献２で提案されている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００９−２８９７６２号公報
【特許文献２】アメリカ特許第５８３８１０３号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００８】
ところで、電子放出素子は、少ない消費電力で輝度に優れた画像表示装置を構成することができるよう、更なる電子放出効率の向上が求められている。特許文献１に示されるような電界放出型で垂直型の電子放出素子についても同様である。
【０００９】
また、特許文献２のように、電子放出素子の構成部材とは別に電流制限用の抵抗層を設けることは、電子放出素子の設置領域を拡大することになり、更に製造プロセスも複雑となるという問題がある。
【００１０】
本発明は、電界放出型で垂直型の電子放出素子について、電子放出効率を向上させると同時に、過剰電流や電流変動が生じた際に素子に流れる電流を抑制する手段を有した電子放出素子を提供することを目的とする。また、本発明は、この電子放出素子を用いた画像表示装置並びに電子放出素子及び画像形成装置の簡便で効率の良い製造方法を提供することをも目的とする。
【課題を解決するための手段】
【００１１】
本発明の第一は、基板上に配置された、上面と側面を有する絶縁性の段差形成部材と、該段差形成部材の前記上面に設けられたゲートと、前記段差形成部材の前記側面における前記ゲートの直下に形成された凹部と、前記段差形成部材の前記側面に設けられ、上端に前記凹部の下縁から上縁に向かって突起した突起部を有するカソードとを備えた電子放出素子において、
前記段差形成部材の前記側面は、前記凹部の下縁から高さ方向中間部までの上段の傾斜角より、前記高さ方向中間部から下端までの下段の傾斜角が大きくなっており、しかも前記カソードの前記上段部分である上段カソード部分よりも前記カソードの前記下段部分である下段カソード部分の電気的抵抗値が大きいことを特徴とする電子放出素子を提供するものである。
【００１２】
本発明の第二は、上記本発明の第一に係る電子放出素子の前記カソードが、前記下段カソード部分を介して配線に接続されたリアプレートと、前記ゲートを介して前記カソードの突起部に対向するアノード及び電子の照射によって発光する発光部材を有するフェースプレートとが間隔を開けて対向配置されていることを特徴とする画像表示装置を提供するものである。
【００１３】
本発明の第三及び第四は、基板上に第一の絶縁材料、第二の絶縁材料及び第一の導電材料を順次積層した積層体をエッチングして、上面と側面を有し、前記上面に前記第一の導電材料層が設けられた絶縁性の段差形成部材を形成し、更に前記第二の絶縁材料層をエッチングして、前記段差形成部材の前記側面における前記第一の導電材料層の直下に凹部を形成した後、第二の導電材料を付着させることで、前記段差形成部材の前記側面に設けられ、上端に前記凹部の下縁から上縁に向かって突起した突起部を有するカソードを形成する一方、前記第一の導電材料層単独又は前記第一の導電材料層の上に前記第二の導電材料層が積層されたゲートとする電子放出素子の製造方法に関する。
【００１４】
本発明の第三は、上記電子放出素子の製造方法において、前記第一の絶縁材料層を複数回に分けて成膜し、前記積層体のエッチング時のエッチングレートを、前記第一の絶縁材料層の上部に比して下部を小さくしておくことにより、前記段差形成部材の前記側面における前記第一の絶縁材料層の上端から高さ方向中間部までの上段の傾斜角より、前記高さ方向中間部から下端までの下段の傾斜角を大きくし、しかも前記第二の導電材料を前記基板の表面に対する垂直方向から供給して付着させることを特徴とする電子放出素子の製造方法を提供するものである。
【００１５】
本発明の第四は、上記電子放出素子の製造方法において、前記積層体のエッチングを複数の条件で行うことで、前記段差形成部材の前記側面における第一の絶縁材料層の上端から高さ方向中間部までの上段の傾斜角より、前記高さ方向中間部から下端までの下段の傾斜角を大きくし、しかも前記第二の導電材料を前記基板の表面に対する垂直方向から供給して付着させることを特徴とする電子放出素子の製造方法を提供するものである。
【００１６】
本発明の第五は、上記本発明の第三又は第四に係る記載の電子放出素子の製造方法で製造した電子放出素子の前記カソードを、当該カソードの前記下段部分である下段カソード部分を介して配線に接続したリアプレートと、前記ゲートを介して前記カソードの突起部に対向するアノード及び電子の照射によって発光する発光部材を有するフェースプレートとを間隔を開けて対向配置することを特徴とする画像表示装置の製造方法を提供するものである。
【発明の効果】
【００１７】
本発明の第一に係る電子放出素子におけるカソードは、段差形成部材の側面の上段に設けられた上段カソード部分よりも下段に設けられた下段カソード部分の電気的抵抗値が大きくなっている。この電気的抵抗値の大きな下段カソード部分を介してカソードを駆動回路に接続すると、この下段カソード部分が電流制限用の抵抗層として機能し、過剰電流や電流変動が生じた際に素子に流れる電流を抑制することができる。加えて、下段カソード部分は、カソードの一部、つまり電子放出素子の構成部材の一部であることから、電流制限用の抵抗層を別部材として設ける場合に比して、電子放出素子の設置領域が大きくなったり、製造プロセスが煩雑化することもない。また、後述する実施例から明らかなように、側面の上段を下段より小さな傾斜角の斜面としていることにより、電子放出効率を向上させることができる。
【００１８】
本発明の第二に係る画像表示装置は、上記本発明の第一に係る電子放出素子を用いたもので、この電子放出素子のカソードが、下段カソード部分を介して配線に接続されている。従って、下段カソード部分が電流制限用の抵抗層として機能するので、過剰電流や電流変動が生じた際に素子に流れる電流を抑制することができ、素子間の輝度ばらつきが小さい良好な像表示が可能となる。また、電子放出素子の電子放出効率がよいので、消費電力を節減することができる。
【００１９】
本発明の第三及び第四に係る電子放出素子の製造方法によれば、上面に第一の導電材料層が設けられた段差形成部材を形成するためのエッチング時に、形成される段差形成部材の側面の上段の傾斜角に比して下段の傾斜角を大きくすることができる。このため、カソードを構成するための第二の導電材料を基板の表面に対して垂直方向から供給して付着させることで、上段カソード部分と下段カソード部分の電気的抵抗値の差を付けることができる。つまり、側面の下段は上段より第二の導電材料の供給方向に対して大きく傾斜しているので、第二の導電材料の付着密度が上段に比して低くなり、電気的抵抗値が高くなる。これにより、本発明の第一に係る電子放出素子を容易に製造することができる。換言すると、本発明の第一に係る電子放出素子は、製造容易な素子であるともいえる。
【００２０】
本発明の第五に係る画像表示装置の製造方法によれば、既に説明した利点を有する画像表示装置を容易に製造することができる。
【図面の簡単な説明】
【００２１】
【図１】本発明に係る電子放出素子の一例を示す模式的断面図である。
【図２】段差形成部材の側面の傾斜角と、そこに形成するカソードの抵抗との関係を表す図である。
【図３】本発明に係る電子放出素子を駆動する場合の説明図である。
【図４】本発明に係る画像表示装置の一例を示す模式的一部断面斜視図である。
【図５】本発明に係る電子放出素子の製造工程の一例を示す図である。
【図６】本発明に係る電子放出素子の製造工程の他の例を示す図である。
【図７】本発明の比較例に係る電子放出素子の模式的断面図である。
【発明を実施するための形態】
【００２２】
以下に本発明の好ましい実施の形態を、図面を用いて説明する。
【００２３】
まず、本発明に係る電子放出素子を説明する。図１は本発明に係る電子放出素子の一例を示すもので、（ａ）は模式的平面図、（ｂ）は（ａ）における模式的Ａ−Ａ断面図、（ｃ）は第二の導電材料層を除去した状態の（ａ）における模式的Ａ−Ａ断面図である。
【００２４】
図１中、１は基板、２は絶縁性の段差形成部材、２ａは第一の絶縁材料層、２ｂは第二の絶縁材料層、３は第一の導電材料層、４は第二の導電材料層、５はゲート、６はカソード、７は凹部である。
【００２５】
段差形成部材２は、上面と側面２０を有する形状、例えばライン状等の形状で基板１上に突設されており、基板１側から第一の絶縁材料層２ａ、第二の絶縁材料層２ｂを順次積層した構成となっている。段差形成部材２の上面には第一の導電材料層３が設けられており、本例においては更にその上に第二の導電材料層４が重ねられて、両者が一体となってゲート５を構成している。段差形成部材２の側面２０のゲート５直下には、凹部７が形成されている。この凹部７は、後述するように、段差形成部材２における第二の絶縁性材料層２ｂを側面２０側からエッチング除去することで形成されるものである。更に、段差形成部材２の側面２０には、第二の導電材料層で形成されたカソード６が設けられている。このカソード６の上端は、凹部７の下縁から上縁に向かって突起した突起部６ａを有している。この突起部６ａは、段差形成部材２の側面２０側のゲート５の端部に対向している。なお、段差形成部材２の側面２０は、カソード６が付設されるべき側面をいう。
【００２６】
特に図１（ｃ）に示されるように、段差形成部材２の側面２０は、凹部７の下縁から高さ方向中間部３０までの上段の側面部２１と基板１に平行な面に対する傾斜角θ１と、この高さ方向中間部３０から下端までの下段の側面部２２と基板１に対する傾斜角θ２とが異なるものとなっている。つまり、側面２０は、傾斜が異なる二つの斜面が連なって構成されている。また、上段の側面部２１の傾斜角θ１は、上段の側面部２１の斜面と基板１の表面との交差角をいい、下段の側面部２２の傾斜角θ２は、下段の側面部２２の斜面と基板１の表面との交差角をいう。本発明における上段の側面部２１の傾斜角θ１と下段の側面部２２の傾斜角θ２は、θ１＜θ２の関係になっている。なお、傾斜角θ１，θ２は、走査型電子顕微鏡（ＳＥＭ）により測定した値をいう。
【００２７】
カソード６は、段差形成部材２の側面２０の上段の側面部２１に設けられている上段カソード部分６ｂ、下段の側面部２２に設けられている下段カソード部分６ｃを有している。また、本例におけるカソード６は、下段カソード部分６ｃに連なって基板１の表面上に延在した基板上カソード部分６ｄをも有している。本発明においては、上記上段カソード部分６ｂよりも下段カソード部分６ｃの電気的抵抗値が大きくなっている。そして、この下段カソード部分６ｃが、過剰電流や電流変動が生じた際に素子に流れる電流を抑制する電流制限用の抵抗層として機能するものとなっている。この下段カソード部分６ｃはカソード６の一部であるので、新たな別部材として電流制限用の抵抗層を設けることによる不都合を解消することができる。上段カソード部分６ｂに対して、下段カソード部分６ｃは電流制限用の抵抗層として機能させるために、電気的抵抗値は大きいことが好ましい。下段カソード部分６ｃの電気的抵抗値は、上段カソード部分６ｂの電気的抵抗値の１５倍以上であることが好ましい。加えて、本発明においては、上段の側面部２１の傾斜角θ１が下段の側面部２２の傾斜角θ２に比して小さい緩やかな傾斜面となっていることから、段差形成部材２の側面２０全体が傾斜角θ２の斜面となっている場合に比して電子放出効率を向上させることができる。
【００２８】
更に説明すると、電子放出素子を備える画像表示装置においては、過剰電流や電流変動が生じた際にゲート５とカソード６の間で電気的ショートやリークが発生し、電流の一時的な急激な増大により、周辺領域のエミッタが破壊される可能性がある。その結果、画像表示装置においては、ライン欠陥、点欠陥、更に絶縁破壊が多発する。そのため、過剰電流が生じても、電流のばらつきを抑制できるような抵抗層が必要となる。
【００２９】
本発明においては、別構成による電流制限用の抵抗層を設けることなく、素子内に高抵抗部を設けることができる。よって、過剰電流が生じても、電流を抑制できる。つまり、図１に示す本発明に係る電子放出素子の例では、段差形成部材２の側面２０は、高さｈ１と傾斜角θ１からなる上段の側面部２１と、高さｈ２と傾斜角θ２からなる下段の側面部２２とを有している。角度θ１とθ２の関係においては、θ１＜θ２であり、θ２は７０度から９０度の範囲内であることが好ましく、８０度から９０度の範囲内であることがより好ましい。θ２はθ１より１０度以上大きいことが好ましく、２０度以上大きいことがより好ましい。
【００３０】
製造方法の説明においても述べるが、本発明に係る電子放出素子は、図１（ｃ）の状態において、基板１の表面に対する垂直方向から第二の導電材料を供給し、図１（ａ），（ｂ）に示されるように、段差形成部材２の側面２０に付着した第二の導電材料層４でカソード６を形成することで製造することができる。第二の導電材料の供給方向に対する傾斜が小さい、下段の側面部２２に形成される下段カソード部分６ｃは第二の導電材料の密度が小さくなる。逆に第二の導電材料の供給方向に対する傾斜が大きい上段の側面部２１に形成される上段カソード部分６ｂは第二の導電材料の密度が大きくなる。このため、カソード６の抵抗は、形成される場所の傾斜角θ１，θ２に相関し、当該箇所の長さ（斜面に沿った上下方向の間隔）に比例する。下段の側面部２２に設けられた下段カソード部分６ｃは、傾斜角θ２のような急峻な斜面に形成されるため、膜質が粗となることで、高抵抗となり、電流制限用の抵抗とすることができる。また、上段の側面部２１の高さｈ１と下段の側面部２２の高さｈ２は、下段カソード部分６ｃの抵抗を大きくする観点からｈ１＜ｈ２とすることが好ましく、ｈ１はｈ２の１／２以下が好ましく、更に具体的には２０〜５０ｎｍとすることが好ましい。なお、段差形成部材２の側面２０を一律の傾斜角とし、カソード６をＭｏの膜（厚さは５ｎｍ、１０ｎｍ、２０ｎｍの３種類）で形成した際の傾斜角（斜面角）とカソード６の抵抗との関係を図２に示す。
【００３１】
本発明に係る電子放出素子においては、段差形成部材２の側面２０の上段の側面部２１の傾斜角θ１は下段の側面部２２の傾斜角θ２より小さくなっている。このため、上段に付着する第二の導電材料の密度は高くなり、側面２０全体を傾斜角θ２の斜面とした場合よりも上段カソード部６ｂを安定して形成することができ、電子放出素子の良好な電子放出特性を得る観点から有利である。また、カソード６の先端に設けられた突起部６ａは、凹部７の下面と上段の側面部２１とに跨って形成されていることが好ましい。
【００３２】
基板１としては、例えば石英ガラス、Ｎａ等の不純物含有量を減少させたガラス、青板ガラス、青板ガラス又はＳｉ基板等にスパッタ法等によりＳｉＯ2を積層した積層体、アルミナ等のセラミックスの絶縁性を有する板が用いられる。
【００３３】
第一の絶縁材料層２ａ及び第二の絶縁材料層２ｂの構成材料としては、ＳｉＯ2等の酸化物、Ｓｉ3Ｎ4等の窒化物が挙げられ、高電界に耐えられる耐圧の高い材料が選択される。なお、第二の絶縁材料層２ｂは、第一の絶縁材料層２ａに対し、選択的にエッチングできる材料を適宜選択する。例えば、第一の絶縁材料層２ａをＳｉ3Ｎ4等の絶縁性材料で構成した場合、第二の絶縁材料層２ｂはＳｉＯ2等の絶縁性材料で構成する。
【００３４】
第一の導電材料層３の構成材料としては、例えばＢｅ，Ｍｇ，Ｔｉ，Ｚｒ，Ｈｆ，Ｖ，Ｎｂ，Ｔａ，Ｍｏ，Ｗ，Ａｌ，Ｃｕ，Ｎｉ，Ｃｒ，Ａｕ，Ｐｔ，Ｐｄ等の金属又は合金材料、ＴｉＣ，ＺｒＣ，ＨｆＣ，ＴａＣ，ＳｉＣ，ＷＣ等の炭化物が挙げられる。また、ＨｆＢ2，ＺｒＢ2，ＣｅＢ6，ＹＢ4，ＧｂＢ4等の硼化物、ＴａＮ，ＴｉＮ，ＺｒＮ，ＨｆＮ等の窒化物、Ｓｉ，Ｇｅ等の半導体も挙げられる。更に、有機高分子材料、アモルファスカーボン、グラファイト、ダイヤモンドライクカーボン、ダイヤモンドを分散した炭素及び炭素化合物等も挙げられる。第二の導電材料層４の構成材料としては、例えばＭｏ，Ｐｔ，Ｒｕ，Ａｇ，Ａｕ，Ｔｉ，Ｉｎ，Ｃｕ，Ｃｒ，Ｆｅ，Ｚｎ，Ｓｎ，Ｔａ，Ｗ，Ｐｄ等の金属や、カーボン、ＨｆＣ等の仕事関数の低い物質が挙げられる。本例におけるゲート５は、第一の導電材料層３上に第二の導電材料層４が重ねられて、両者が一体となって構成されているが、第一の導電性材料層３の構成材料によっては、第一の導電材料層単独で構成することもできる。但し、ゲート５は、良好な電子放出効率が得やすいことから、本例のように、第一の導電材料層３上に第二の導電材料層４が重ねられた構成とすることが好ましい。
【００３５】
図３で図１の電子放出素子の駆動について説明する。図３において、３１はアノード、３２は電子放出素子の駆動電源、３３はアノード３１に電圧を印加する高圧電源である。また、図１と同じ符号は同じ構成要素を示す。電子放出素子の駆動に際しては、駆動電源３２によりゲート５とカソード６との間に駆動電圧Ｖｆを与える。ゲート５には高電位が、カソード６には低電位が与えられる。また、高圧電源３３により、アノード３１にアノード電圧Ｖａが印加され、カソード６の突起部６ａから放出された電子をアノード３１に向けて加速させる。このように、アノード３１をゲート５を介してカソード６の突起部６ａと対向するように配置することで、カソード６からより効率よく電子放出させることが可能となる。Ｉｆが素子電流であり、Ｉｅが放出電流である。アノード３１に、電子の照射によって発光する発光部材を積層しておけば、これを発光させて画像を表示することが可能となる。
【００３６】
次に、本発明に係る画像表示装置について図４で説明する。
【００３７】
本発明に係る画像表示装置は、図１で説明したような本発明に係る電子放出素子を用いたものである。図４において、４１はリアプレート、４２はフェースプレート、４３は枠体である。リアプレート４１の表面には、図１で説明したような複数の電子放出素子４４が設けられた基板１が保持されている。図４には示されていないが、各電子放出素子４４は、図１に示されるように、段差形成部材２、ゲート５、カソード６等を備えている。また、基板１の表面には、この複数の電子放出素子４４のカソード６（図１参照）を互いに接続するＸ方向配線４５と、ゲート５を互いに接続するＹ方向配線４６も設けられている。カソード６は、図１で説明した下段カソード部６ｃを介してＸ方向配線４５に接続されているものである。フェースプレート４２は、透光性のガラス基板４７と、ガラス基板４７上に設けられた複数の発光部材（蛍光体）４８と、発光部材４８上に積層されたアノード４９とを有している。発光部材４８は、電子放出素子４４から放出された電子の照射を受けて発光するものである。上記リアプレレート４１とフェースプレート４２は、電子放出素子４４等の設置面と、アノード４９等の設置面とを向き合わせ、両者間の周囲に枠体４３を挟み込んで、間隔を開けて対向配置されている。そして、リアプレレート４１、フェースプレート４２及び枠体４３で囲まれて封止された空間内は真空に排気されて、画像表示装置を構成している。また、画像表示装置の大型化に伴って、耐大気圧支持構造であるスペーサ４０を、リアプレート４１とフェースプレート４２との間に介在させることもできる。画像表示装置を駆動させる際には、Ｘ方向配線４５に走査信号、Ｙ方向配線４６に情報信号を入力する。これと共に、アノード４９に高電圧を印加して、電子放出素子４４から放出された電子をアノード４９に向けて加速させ、発光部材４８に加速された電子を照射する。これによって所望の発光部材４８を選択的に発光させることで画像を表示することができる。
【００３８】
次に、図５に基づいて、本発明に係る電子放出素子の製造方法の一例を説明する。
【００３９】
予め、その表面を十分に洗浄した基板１上に第一の絶縁材料層２ａを複数回に分けて、スパッタ法等の一般的な真空成膜法、ＣＶＤ法、真空蒸着法等で成膜して形成する［図５（ａ）］。この場合、後のエッチング工程において、互いに異なるエッチングレートになるような成膜条件で成膜する。具体的には、第一の絶縁材料層２ａの下部が上部に比してエッチングレートが小さくなるように、成膜条件を変えて積層する。図中５１が１回目に堆積させた第一層、５２が２回目に堆積させた第二層である。
【００４０】
続いて、第一の絶縁材料層２ａに続き、第二の絶縁材料層２ｂをスパッタ法等の一般的な真空成膜法、ＣＶＤ法、真空蒸着法等で形成する［図５（ｂ）］。この成膜は１回で行う。
【００４１】
第二の絶縁材料層２ｂの形成に続き、第一の導電材料層３を堆積する。この第一の導電材料層３は、真空蒸着法、スパッタ法等の一般的な真空成膜技術により形成することができる［図５（ｃ）］。
【００４２】
次に、所望の部分にフォトレジストのスピンコーティング等による塗布、マスクパターン露光及び現像によるフォトリソグラフィーでレジストパターン５３を形成する［図５（ｄ）］。
【００４３】
次に、エッチングにより、第一の絶縁材料層２ａ、第二の絶縁材料層２ｂ及び第一の導電材料層３の積層体の一部を取り除き、上面と側面２０を有し、上面に第一の導電材料層３が設けられた絶縁性の段差形成部材２を形成する。本工程は、具体的には、ウェットエッチング又はドライエッチングで、積層された第一の絶縁材料層２ａ、第二の絶縁材料層２ｂ、第一の導電材料層３の一部を取り除く工程である。このエッチング工程においては、平滑なエッチング面が望ましく、それぞれの材料に応じて、エッチング方法を選択すれば良い。例えば第一の絶縁材料層２ａにＳｉ3Ｎ4、第二の絶縁材料層２ｂにＳｉＯ2、第一の導電材料層３にＴａＮを選択し、第一の絶縁材料層２ａを異なる成膜条件で２回以上に分けて堆積した場合、ＣＦ4、Ａｒ及びＳＦ6ガスでドライエッチングすると良い。この場合、第一の絶縁材料層２ａ内の膜質の違いにより、基板１の表面に対する傾斜が異なる上段の側面部２１と下段の側面部２２を第一の絶縁材料層２ａの側面に形成することができる［図５（ｅ）］。
【００４４】
続いて、ウェットエッチング等により、段差形成部材２の側面２０の第一の導電材料層３直下に凹部７を形成する。エッチング方法としては、例えば、第一の導電材料層３にＴａＮ、第一の絶縁材料層２ａにＳｉ3Ｎ4、第二の絶縁材料層２ｂにＳｉＯ2を選択した場合、エッチャントにバッファードフッ酸を用いてエッチングをする。これにより、第二の絶縁材料層２ｂが選択的にエッチングされ、段差形成部材２の側面２０側から第二の絶縁材料層２ｂのみが後退し、側面２０に開口部を有する凹部７が形成される［図５（ｆ）］。
【００４５】
凹部７を形成した後、第二の導電材料を少なくとも段差形成部材２の側面２０に付着させ、第二の導電材料層４によりカソード６を形成する。第二の導電材料の供給は、基板１の表面に対して垂直方向から行う。これにより、前述した突起部６ａ、上段カソード部分６ｂ下段カソード部分６ｃを有するカソード６を付設することができる［図５（ｇ）］。第二の導電材料層４の成膜は、真空蒸着法、スパッタ法等で行うことができる。この時、段差形成部材２の上面の第一の導電層３上にも第二の導電材料層４が積層される。この第一の導電層３上の第二の導電材料層４は、予め第一の導電層３に剥離層を形成しておくことで剥離除去しても良い。
【００４６】
次に、図６に基づいて、本発明に係る電子放出素子の製造方法の他の例を説明する。
【００４７】
予め、その表面を十分に洗浄した基板１上に第一の絶縁材料層２ａをスパッタ法等の一般的な真空成膜法、ＣＶＤ法、真空蒸着法等で１回の成膜で形成する［図６（ａ）］。
【００４８】
続いて、第一の絶縁材料層２ａに続き、第二の絶縁材料層２ｂをスパッタ法等の一般的な真空成膜法、ＣＶＤ法、真空蒸着法等で形成する［図６（ｂ）］。
【００４９】
更に、第二の絶縁材料層２ｂの形成に続き、第一の導電材料層３を堆積する。この第一の導電材料層３は、真空蒸着法、スパッタ法等の一般的な真空成膜技術により形成することができる［図６（ｃ）］。
【００５０】
次に、所望の部分にフォトレジストのスピンコーティング等による塗布、マスクパターン露光及び現像によるフォトリソグラフィーでレジストパターン５３を形成する［図６（ｄ）］。
【００５１】
次に、エッチングにより、第一の絶縁材料層２ａ、第二の絶縁材料層２ｂ及び第一の導電材料層３の積層体の一部を取り除き、上面と側面２０を有し、上面に第一の導電材料層３が設けられた絶縁性の段差形成部材２を形成する。このエッチングは、複数の条件で行うことで、段差形成部材２の側面２０における上段の側面部２１の傾斜角より下段の側面部２２の傾斜角が大きくなるように行う。例えば、第一の絶縁材料層２ａの途中までは、エッチングガスにＣＦ4、Ａｒ及びＳＦ6ガスを用いてドライエッチングし、残りをＣＦ4、Ａｒガスを用いてドライエッチングすると良い。この場合、ドライエッチング時のガス流量比の違いから、基板１の表面に対する傾斜が異なる上段の側面部２１と下段の側面部２２を第一の絶縁材料層２ａの側面に形成することができる［図６（ｅ）］。
【００５２】
続いて、図５（ｆ）での説明と同様にして凹部７を形成し、更に図５（ｇ）での説明と同様にしてカソード６を形成する［図６（ｆ），（ｇ）］。
【００５３】
本発明に係る画像表示装置の製造方法を図４及び図１を参照して説明する。上記のようにして製造した電子放出素子のカソード６を、当該カソード６の下段の側面部２２の部分である下段カソード部分６ｃを介して配線に接続したリアプレート４１作成する。また、アノード４９及び電子の照射によって発光する発光部材４８を有するフェースプレート４２を作成する。そして、この両者を、枠体４３を挟んで間隔を開けて対向配置し、内部を密封された真空空間とすることで製造することができる。
【実施例】
【００５４】
実施例１〜３
図１に示される構成の電子放出素子を作成し、その電子放出素子を図３に示すように電源に接続すると共にアノード３１と対向させて駆動した。電子放出素子の製造は、図５に示される手順で行った。
【００５５】
（工程１）
基板１に青板ガラスを用い、十分洗浄を行った後、ＣＶＤ法により、第一の絶縁材料層２ａとして厚さ１５０ｎｍのＳｉ3Ｎ4膜を、ＳｉＨ4の供給量を変えて２回に分けて異堆積した［図５（ａ）］。いずれにおいても、第一の絶縁材料層２ａの下層である第一層５１の厚さは１００ｎｍ、上層である第二層５２の厚さは５０ｎｍとした。第一層５１形成時と第二層５２形成時のＳｉＨ4の供給量を表１に示す。
【００５６】
【表１】
【００５７】
（工程２）
次に、スパッタ法により第二の絶縁材料層２ｂとして、厚さ２５ｎｍのＳｉＯ2、第一の導電材料層３として、４０ｎｍのＴａＮをこの順で堆積した［図５（ｂ），（ｃ）］。
【００５８】
（工程３）
次に、フォトリソグラフィー工程でポジ型フォトレジストをスピンコーティングし、フォトマスクパターンを用いて露光、現像し、レジストパターン５３を形成した［図３（ｄ）］。
【００５９】
（工程４）
その後、パターニングしたレジストパターン５３をマスクとして、第一の絶縁材料層２ａ、第二の絶縁材料層２ｂ及び第一の導電材料層３を、ＣＦ4、Ａｒ、ＳＦ6の各ガスを用いてドライエッチングした［図５（ｅ）］。エッチングガスの流量比は、実施例１及び２、参考例１いずれにおいても、ＣＦ4／Ａｒ／ＳＦ6＝８００ｓｃｃｍ／８００ｓｃｃｍ／１００ｓｃｃｍとした。その結果、第一の絶縁材料層２ａ内の膜質の違いから、第一の絶縁材料層２ａの側面である段差形成部材２の側面２０に２種類の角度の異なる傾斜が形成された。断面形状を走査型電子顕微鏡にて確認して測定した上段の側面部２１の傾斜角θ１と下段の側面部２２の傾斜角θ２を表２に示す。
【００６０】
（工程５）
バッファードフッ酸をエッチング液として、７分間エッチングを施し、第二の絶縁材料層２ｂを選択的にエッチングした。これにより、段差形成部材２の側面２０から１００ｎｍ程度第二の絶縁材料層２ｂを後退させ、凹部７を形成した［図５（ｆ）］。
【００６１】
（工程６）
次に、基板１の表面に対して垂直方向からの蒸着によりＭｏを選択的に１０ｎｍ付着させ、幅２００μｍでカソード６を形成した。これと共に、段差形成部材２の上面の第一の導電材料層３上にもＭｏを付着させ、第一の導電材料層３であるＴａＮ層と第二の導電材料層４であるＭｏが一体となったゲート５を形成した。
【００６２】
以上のようにして作製された電子放出素子について、下段カソード部分６ｃのＭｏ密度及び抵抗値と、上段カソード部分６ｂのＭｏ密度及び抵抗値と、電子の放出効率比と、耐放電性能と、抵抗比を測定した。Ｍｏ密度（膜密度）の測定は、一般にはＸＲＲ（Ｘ線反射率法）が用いられるが、実際の電子放出素子では測定が困難な場合がある。そのような場合には、膜密度の測定手法として、例えば、以下の方法を採用することができる。即ち、ＴＥＭ（透過電子顕微鏡）とＥＥＬＳ（電子エネルギー損失分光）を組み合わせた高分解能電子エネルギー損失分光電子顕微鏡で、元素の定量分析を行い、膜密度が既知の膜と比較することで、検量線を作成して、密度を算出することができる。本実施例においては、上記高分解能電子エネルギー損失分光電子顕微鏡を用いた測定手法でＭｏ密度を測定した。抵抗比は、（下段カソード部分の抵抗値）／（上段カソード部分の抵抗値）で求めた。これらを上段の側面部２１の傾斜角θ１と下段の側面部２２の傾斜角θ２と共に表２に示す。なお、放出効率比は後述する比較例１の電子放出効率を１とした場合の比率である。耐放電性能の評価方法は、電子放出素子のカソードとゲート間に印加する駆動電圧Ｖｆに意図的に放電を誘発するパルス（以下、放電誘発パルスと記載する）を重々させて駆動し、当該電子放出素子が破壊されるかどうかで評価した。放電誘発パルスとしては、パルス幅が１００ｎｓｅｃ、波高値が駆動電圧の０．５倍、矩形パルスとした。駆動電圧に放電誘発パルスを重々させ、６０Ｈｚで１０時間駆動した時に、電子放出素子が破壊されなかった場合を○、破壊された場合を×とした。抵抗比は、（抵抗比）＝（下段カソード部分の抵抗値）／（上段カソード部分の抵抗値）で求めた。
【００６３】
【表２】
【００６４】
実施例４〜６
工程１における第一層５１形成時と第二層５２形成時のＳｉＨ4の供給量を表３に示す通りとした以外は実施例１〜３と同様にして電子放出素子を作製し、同様の項目についての測定を行った。結果を表４に示す。なお、放出効率比は後述する比較例１の電子放出効率を１とした場合の比率である。
【００６５】
【表３】
【００６６】
【表４】
【００６７】
実施例７〜１１
工程１における第一層５１形成時と第二層５２形成時のＳｉＨ4の供給量を２５００ｓｃｃｍと２８７５ｓｃｃｍで一定とした。加えて、第一の絶縁材料層２ａの下層である第一層５１の厚さ（下段の側面部２２の高さｈ２）は１００ｎｍで一定とし、上層である第二層５２の厚さ（上段の側面部２１の高さｈ１）を変化させた。これら以外は実施例１〜３と同様にして電子放出素子を作製し、抵抗比以外の同様の項目についての測定を行った。第一層５１の厚さと第二層５２の厚さ表５に示す。また、結果を表６に示す。なお、放出効率比は後述する比較例１の電子放出効率を１とした場合の比率である。
【００６８】
【表５】
【００６９】
【表６】
【００７０】
比較例１〜４
工程１における第一の絶縁材料層の形成時のＳｉＨ4の供給量を表７に示す通りとし、連続した１回の成膜で行った以外は実施例１〜３と同様にして電子放出素子を作製した。工程６のドライエッチングは、一定の条件で行われており、しかも第一の絶縁材料層一定の条件での１回の成膜で形成されている。このため、図７に示されるように、得られた電子放出素子の段差形成部材２の側面２０は全体がほぼ等しい傾斜の斜面で、本発明のような上段と下段は生じなかった。比較例１〜４における傾斜角θはこの側面２０の基板１の表面に対する角度である。また、側面２０に形成されたカソード６におけるＭｏ密度と抵抗値は、全体がほぼ均一であった。実施例１と同様の項目についての測定を行った結果を表７に示す。なお、放出効率比は比較例１の電子放出効率を１とした場合の比率である。
【００７１】
【表７】
【００７２】
【表８】
【００７３】
実施例１２
図１に示される構成の電子放出素子を作成した。電子放出素子の製造は、図６に示される手順で行った。以下に実施例１〜３と異なる工程を主に説明する。
【００７４】
（工程１）
基板１に青板ガラスを用い、十分洗浄を行った後、ＣＶＤ法により、第一の絶縁材料層２ａとして厚さ１５０ｎｍのＳｉ3Ｎ4膜を条件を変えることなく１回の成膜で形成した。［図６（ａ）］。
【００７５】
（工程２）〜（工程３）
実施例１〜３と同じ作業を行った。
【００７６】
（工程４）
その後、パターニングしたレジストパターン５３をマスクとして、第一の絶縁材料層２ａ、第二の絶縁材料層２ｂ及び第一の導電材料層３を、ＣＦ4、Ａｒ、ＳＦ6の各ガスを用いてドライエッチングした［図６（ｅ）］。その際に、ドライエッチングの条件を第二の絶縁材料層２ａの５０ｎｍまでは、ＣＦ4、Ａｒ、ＳＦ6ガスを用いて、ガス流量比をＣＦ4／Ａｒ／ＳＦ6＝７００ｓｃｃｍ／８００ｓｃｃｍ／１００ｓｃｃｍの条件とした。一方、残りのエッチング時は、ＣＦ4、Ａｒガスを用いて、ガス流量比をＣＦ4／Ａｒ＝８００ｓｃｃｍ／８００ｓｃｃｍとしてエッチングした。その結果、エッチング条件の違いガス種の違い）から、第一の絶縁材料層２ａの側面である段差形成部材２の側面２０に２種類の角度の異なる傾斜が形成された。断面形状を走査型電子顕微鏡にて確認して測定した上段の側面部２１の傾斜角θ１は５０度、下段の側面部２２の傾斜角θ２は９０度であった。また、上段の側面部２１の高さｈ１は５０ｎｍ、下段の側面部２２の高さｈ２は１００ｎｍであった。
【００７７】
（工程５）〜（工程６）
実施例１〜３と同じ作業を行った。
【００７８】
以上により、図６に示される手順によっても上段の側面部２１と下段の側面部２２を有する段差形成部材２の側面２０にカソード６を設けた電子放出素子を製造できることが確認された。
【００７９】
実施例１３
実施例２の手順で作製された電子放出素子を用いて、図４に示される画像表示装置を作製した。
【００８０】
まず、Ｘ方向配線４５の幅を３２０μｍ、Ｙ方向配線４６の幅を２５μｍ、絵素の大きさを２１０μｍ×６３０μｍとして、基板１上に３２０×２４０の電子放出素子４４をマトリクス状に配置した。
【００８１】
次に、リアプレート４６に設けられた基板１の２ｍｍ上方にフェースプレート４２を枠体４３を介して真空中で封着し、気密容器を形成した。リアプレート４６とフェースプレート４２との間には、Ｘ方向長さ６４ｍｍ、Ｙ方向長さ２００μｍの板状スペーサー４０を配置し、大気圧に耐えられる構造とした。使用したスペーサー４０の本数は５本である。リアプレート４６、フェースプレート４２及び枠体４３で囲まれた空間内には、この空間の高真空を保つためのゲッター（不図示）を配置した。リアプレート４６と枠体４３及び枠体４３とフェースプレート４２の接合にはインジウムを用いた。
【００８２】
次に、Ｘ方向配線４５に情報信号を印加し、Ｙ方向配線４６に走査信号を印加しながら電子放出素子４４を駆動した。情報信号として＋６Ｖのパルス電圧を用い、走査信号として−１０Ｖのパルス電圧を用いた。アノード４９に６ｋＶの電圧を印加して、放出電子を発光部材４８に衝突させ、励起、発光させて画像を表示したところ、輝度ばらつきの少ない明るい画像を表示することができた。
【符号の説明】
【００８３】
１：基板、２段差形成部材、２ａ：第一の絶縁材料層、２ｂ：第二の絶縁材料層、３：第一の導電材料層、４：第二の導電材料層、５：ゲート、６：カソード、６ａ：突起部、６ｂ：上段カソード部分、６ｃ：下段カソード部分、７：凹部、２０：側面、２１：上段の側面部、２２：下段の側面部、４１：リアプレート、４２：フェースプレート、４４：電子放出素子、４８：発光部材、４９：アノード
【特許請求の範囲】
【請求項１】
基板上に配置された、上面と側面を有する絶縁性の段差形成部材と、該段差形成部材の前記上面に設けられたゲートと、前記段差形成部材の前記側面における前記ゲートの直下に形成された凹部と、前記段差形成部材の前記側面に設けられ、上端に前記凹部の下縁から上縁に向かって突起した突起部を有するカソードとを備えた電子放出素子において、
前記段差形成部材の前記側面は、前記凹部の下縁から高さ方向中間部までの上段の傾斜角より、前記高さ方向中間部から下端までの下段の傾斜角が大きくなっており、しかも前記カソードの前記上段の部分である上段カソード部分よりも前記カソードの前記下段の部分である下段カソード部分の電気的抵抗値が大きいことを特徴とする電子放出素子。
【請求項２】
前記下段の傾斜角が前記上段の傾斜角より１０度以上大きいことを特徴とする請求項１に記載の電子放出素子。
【請求項３】
前記下段カソード部分の電気的抵抗値が前記上段カソード部分の電気的抵抗値の１５倍以上であることを特徴とする請求項１又は２に記載の電子放出素子。
【請求項４】
前記下段の傾斜角が７０度から９０度の範囲内であることを特徴とする請求項１乃至３のいずれか一項に記載の電子放出素子。
【請求項５】
前記上段の高さより前記下段の高さが高いことを特徴とする請求項１乃至４のいずれか一項に記載の電子放出素子。
【請求項６】
請求項１乃至５のいずれか一項に記載の電子放出素子の前記カソードが、前記下段カソード部分を介して配線に接続されたリアプレートと、前記ゲートを介して前記カソードの突起部に対向するアノード及び電子の照射によって発光する発光部材を有するフェースプレートとが間隔を開けて対向配置されていることを特徴とする画像表示装置。
【請求項７】
基板上に第一の絶縁材料、第二の絶縁材料及び第一の導電材料を順次積層した積層体をエッチングして、上面と側面を有し、前記上面に前記第一の導電材料層が設けられた絶縁性の段差形成部材を形成し、更に前記第二の絶縁材料層をエッチングして、前記段差形成部材の前記側面における前記第一の導電材料層の直下に凹部を形成した後、第二の導電材料を付着させることで、前記段差形成部材の前記側面に設けられ、上端に前記凹部の下縁から上縁に向かって突起した突起部を有するカソードを形成する一方、前記第一の導電材料層単独又は前記第一の導電材料層の上に前記第二の導電材料層が積層されたゲートとする電子放出素子の製造方法において、
前記第一の絶縁材料層を複数回に分けて成膜し、前記積層体のエッチング時のエッチングレートを、前記第一の絶縁材料層の上部に比して下部を小さくしておくことにより、前記段差形成部材の前記側面における前記第一の絶縁材料層の上端から高さ方向中間部までの上段の傾斜角より、前記高さ方向中間部から下端までの下段の傾斜角を大きくし、しかも前記第二の導電材料を前記基板の表面に対する垂直方向から供給して付着させることを特徴とする電子放出素子の製造方法。
【請求項８】
基板上に第一の絶縁材料、第二の絶縁材料及び第一の導電材料を順次積層した積層体をエッチングして、上面と側面を有し、前記上面に前記第一の導電材料層が設けられた絶縁性の段差形成部材を形成し、更に前記第二の絶縁材料層をエッチングして、前記段差形成部材の前記側面における前記第一の導電材料層の直下に凹部を形成した後、第二の導電材料を付着させることで、前記段差形成部材の前記側面に設けられ、上端に前記凹部の下縁から上縁に向かって突起した突起部を有するカソードを形成する一方、前記第一の導電材料層単独又は前記第一の導電材料層の上に前記第二の導電材料層が積層されたゲートとする電子放出素子の製造方法において、
前記積層体のエッチングを複数の条件で行うことで、前記段差形成部材の前記側面における第一の絶縁材料層の上端から高さ方向中間部までの上段の傾斜角より、前記高さ方向中間部から下端までの下段の傾斜角を大きくし、しかも前記第二の導電材料を前記基板の表面に対する垂直方向から供給して付着させることを特徴とする電子放出素子の製造方法。
【請求項９】
前記下段の傾斜角を前記上段の傾斜角より１０度以上大きくすることを特徴とする請求項７又は８に記載の電子放出素子の製造方法。
【請求項１０】
前記下段の傾斜角を７０度から９０度の範囲内とすることを特徴とする請求項７乃至９のいずれか一項に記載の電子放出素子。
【請求項１１】
前記上段の高さより前記下段の高さを高くすることを特徴とする請求項７乃至１０のいずれか一項に記載の電子放出素子。
【請求項１２】
請求項７乃至１１のいずれか一項に記載の電子放出素子の製造方法で製造した電子放出素子の前記カソードを、当該カソードの前記下段の部分である下段カソード部分を介して配線に接続したリアプレートと、前記ゲートを介して前記カソードの突起部に対向するアノード及び電子の照射によって発光する発光部材を有するフェースプレートとを間隔を開けて対向配置することを特徴とする画像表示装置の製造方法。
【請求項１】
基板上に配置された、上面と側面を有する絶縁性の段差形成部材と、該段差形成部材の前記上面に設けられたゲートと、前記段差形成部材の前記側面における前記ゲートの直下に形成された凹部と、前記段差形成部材の前記側面に設けられ、上端に前記凹部の下縁から上縁に向かって突起した突起部を有するカソードとを備えた電子放出素子において、
前記段差形成部材の前記側面は、前記凹部の下縁から高さ方向中間部までの上段の傾斜角より、前記高さ方向中間部から下端までの下段の傾斜角が大きくなっており、しかも前記カソードの前記上段の部分である上段カソード部分よりも前記カソードの前記下段の部分である下段カソード部分の電気的抵抗値が大きいことを特徴とする電子放出素子。
【請求項２】
前記下段の傾斜角が前記上段の傾斜角より１０度以上大きいことを特徴とする請求項１に記載の電子放出素子。
【請求項３】
前記下段カソード部分の電気的抵抗値が前記上段カソード部分の電気的抵抗値の１５倍以上であることを特徴とする請求項１又は２に記載の電子放出素子。
【請求項４】
前記下段の傾斜角が７０度から９０度の範囲内であることを特徴とする請求項１乃至３のいずれか一項に記載の電子放出素子。
【請求項５】
前記上段の高さより前記下段の高さが高いことを特徴とする請求項１乃至４のいずれか一項に記載の電子放出素子。
【請求項６】
請求項１乃至５のいずれか一項に記載の電子放出素子の前記カソードが、前記下段カソード部分を介して配線に接続されたリアプレートと、前記ゲートを介して前記カソードの突起部に対向するアノード及び電子の照射によって発光する発光部材を有するフェースプレートとが間隔を開けて対向配置されていることを特徴とする画像表示装置。
【請求項７】
基板上に第一の絶縁材料、第二の絶縁材料及び第一の導電材料を順次積層した積層体をエッチングして、上面と側面を有し、前記上面に前記第一の導電材料層が設けられた絶縁性の段差形成部材を形成し、更に前記第二の絶縁材料層をエッチングして、前記段差形成部材の前記側面における前記第一の導電材料層の直下に凹部を形成した後、第二の導電材料を付着させることで、前記段差形成部材の前記側面に設けられ、上端に前記凹部の下縁から上縁に向かって突起した突起部を有するカソードを形成する一方、前記第一の導電材料層単独又は前記第一の導電材料層の上に前記第二の導電材料層が積層されたゲートとする電子放出素子の製造方法において、
前記第一の絶縁材料層を複数回に分けて成膜し、前記積層体のエッチング時のエッチングレートを、前記第一の絶縁材料層の上部に比して下部を小さくしておくことにより、前記段差形成部材の前記側面における前記第一の絶縁材料層の上端から高さ方向中間部までの上段の傾斜角より、前記高さ方向中間部から下端までの下段の傾斜角を大きくし、しかも前記第二の導電材料を前記基板の表面に対する垂直方向から供給して付着させることを特徴とする電子放出素子の製造方法。
【請求項８】
基板上に第一の絶縁材料、第二の絶縁材料及び第一の導電材料を順次積層した積層体をエッチングして、上面と側面を有し、前記上面に前記第一の導電材料層が設けられた絶縁性の段差形成部材を形成し、更に前記第二の絶縁材料層をエッチングして、前記段差形成部材の前記側面における前記第一の導電材料層の直下に凹部を形成した後、第二の導電材料を付着させることで、前記段差形成部材の前記側面に設けられ、上端に前記凹部の下縁から上縁に向かって突起した突起部を有するカソードを形成する一方、前記第一の導電材料層単独又は前記第一の導電材料層の上に前記第二の導電材料層が積層されたゲートとする電子放出素子の製造方法において、
前記積層体のエッチングを複数の条件で行うことで、前記段差形成部材の前記側面における第一の絶縁材料層の上端から高さ方向中間部までの上段の傾斜角より、前記高さ方向中間部から下端までの下段の傾斜角を大きくし、しかも前記第二の導電材料を前記基板の表面に対する垂直方向から供給して付着させることを特徴とする電子放出素子の製造方法。
【請求項９】
前記下段の傾斜角を前記上段の傾斜角より１０度以上大きくすることを特徴とする請求項７又は８に記載の電子放出素子の製造方法。
【請求項１０】
前記下段の傾斜角を７０度から９０度の範囲内とすることを特徴とする請求項７乃至９のいずれか一項に記載の電子放出素子。
【請求項１１】
前記上段の高さより前記下段の高さを高くすることを特徴とする請求項７乃至１０のいずれか一項に記載の電子放出素子。
【請求項１２】
請求項７乃至１１のいずれか一項に記載の電子放出素子の製造方法で製造した電子放出素子の前記カソードを、当該カソードの前記下段の部分である下段カソード部分を介して配線に接続したリアプレートと、前記ゲートを介して前記カソードの突起部に対向するアノード及び電子の照射によって発光する発光部材を有するフェースプレートとを間隔を開けて対向配置することを特徴とする画像表示装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【公開番号】特開２０１２−３９３９（Ｐ２０１２−３９３９Ａ）
【公開日】平成２４年１月５日（２０１２．１．５）
【国際特許分類】
【出願番号】特願２０１０−１３７８８８（Ｐ２０１０−１３７８８８）
【出願日】平成２２年６月１７日（２０１０．６．１７）
【出願人】（０００００１００７）キヤノン株式会社 (59,756)
【Ｆターム（参考）】
【公開日】平成２４年１月５日（２０１２．１．５）
【国際特許分類】
【出願日】平成２２年６月１７日（２０１０．６．１７）
【出願人】（０００００１００７）キヤノン株式会社 (59,756)
【Ｆターム（参考）】
[ Back to top ]