ＰＬＬ回路
【課題】出力クロック信号のロングタームジッタを抑制するＰＬＬ回路を提供する。
【解決手段】位相比較器、チャージポンプ回路、ループフィルタ、及び電圧制御発振器を有するＰＬＬ回路において、基準クロック信号と帰還クロック信号との位相差が所定の閾値より大きい場合には、位相差の単位量当たりに対する変化を小さくして位相差に応じた出力電流を出力し、位相差が所定の閾値以下である場合には、位相差の単位量当たりに対する変化を大きくして位相差に応じた出力電流を出力するようにして、ロック後のループ帯域を広げることができるようにする。
【解決手段】位相比較器、チャージポンプ回路、ループフィルタ、及び電圧制御発振器を有するＰＬＬ回路において、基準クロック信号と帰還クロック信号との位相差が所定の閾値より大きい場合には、位相差の単位量当たりに対する変化を小さくして位相差に応じた出力電流を出力し、位相差が所定の閾値以下である場合には、位相差の単位量当たりに対する変化を大きくして位相差に応じた出力電流を出力するようにして、ロック後のループ帯域を広げることができるようにする。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＰＬＬ（Phase Locked Loop）回路に関する。
【背景技術】
【０００２】
入力される基準クロック信号を基準として、出力するクロック信号の位相を同期させて電圧制御発振器（ＶＣＯ）より出力するＰＬＬ回路が、様々な分野で用いられている。ＰＬＬ回路は、基準クロック信号に対して、出力するクロック信号の位相が進んでいる場合には出力周波数を下げ、出力するクロック信号の位相が遅れている場合には出力周波数を上げる。これにより、ＰＬＬ回路は、基準クロック信号と出力するクロック信号との位相を合わせ、出力するクロック信号を目的の周波数にロックする（収束させる）。
【０００３】
ＰＬＬ回路においては、ロック時間の短縮やジッタの低減を図るための様々な回路構成が提案されており、例えばチャージポンプ回路を複数設ける構成が提案されている（例えば、特許文献１〜３参照。）。例えば、特許文献１に記載のＰＬＬ回路は、通常のチャージポンプ回路とは別のチャージポンプ回路を設けている。そして、ロックアップ時（ロックするまでの期間）には通常のチャージポンプ回路と前記別のチャージポンプ回路とを動作させてループフィルタのコンデンサを高速に充放電する。ロック後には、通常のチャージポンプ回路だけを動作させて、前記別のチャージポンプ回路をオフ状態にする。このようにして、ロック時間を短縮させるとともに、ロック後における雑音を抑制するようにしている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平６−２７６０９０号公報
【特許文献２】特開２０００−１３２２２号公報
【特許文献３】特開平１０−３４０５４４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
前述のように特許文献１に記載のＰＬＬ回路は、ロックアップ時にチャージポンプ電流の変化を通常（ロック後）よりも大きくすることで、ロック時間の短縮、及びロック後の出力クロック信号における１周期のゆれ、いわゆるピリオドジッタの抑制を図っている。ここで、ＰＬＬ回路が出力するクロック信号において考慮すべきジッタとして、ピリオドジッタに加え、ロングタームジッタがある。
【０００６】
ロングタームジッタとは、ロック後の出力クロック信号における長い周期をみたときのジッタである。ロングタームジッタは、例えばあるクロックサイクルから一定時間（出力クロック信号の周期に対して十分に長い期間）離れた別のサイクルまでの時間の最大値をＴＬ、最小値をＴＳとしたとき、（ＴＬ−ＴＳ）で表される（図１０参照）。
【０００７】
ＰＬＬ回路が出力するクロック信号のロングタームジッタを抑制する方法としては、ＰＬＬ回路におけるループ帯域を広めに設定することが考えられる。例えば、他のパラメータを変化させずに、基準クロック信号と出力クロック信号との位相差に対するチャージポンプ電流の変化を大きくすれば、ループ帯域を広げることができる。しかし、位相差に対するチャージポンプ電流の変化を大きくすると、位相差に応じたＶＣＯの入力電圧の変動も大きくなり、位相差に対する出力クロック信号の周波数変化が大きくなる。通常、位相差はロック後に比べてロックアップ時（特に初期段階）の方が大きくなるので、位相差に対するチャージポンプ電流の変化を大きくすると、場合によってはロックアップ時のオーバーシュートが大きく許容限界を超えてしまう。すると、回路が正常に動作しなくなり目的の周波数にロックさせることができなくなる。
【課題を解決するための手段】
【０００８】
本発明の一観点によれば、基準クロック信号と帰還クロック信号との位相を比較して位相差に応じた制御信号を出力する位相比較器と、制御信号に応じて出力電流を出力するチャージポンプ回路と、チャージポンプ回路の出力電流により電荷が充電又は放電されるループフィルタと、ループフィルタに蓄積される電荷量に基づく入力電圧に応じた発振周波数で出力クロック信号を出力する電圧制御発振器とを備えるＰＬＬ回路が提供される。チャージポンプ回路は、基準クロック信号と帰還クロック信号との位相差が所定の閾値より大きい場合には、位相差に応じて第１の出力電流を出力し、位相差が所定の閾値以下である場合には、位相差に応じて第１の出力電流よりも大きい第２の出力電流を出力する。
【発明の効果】
【０００９】
開示のＰＬＬ回路は、ロック後のような基準クロック信号と帰還クロック信号との位相差が小さい場合には位相差に対するチャージポンプ回路の出力電流の変化を大きくする。したがって、ロック後においてＰＬＬ回路におけるループ帯域を広げることができ、出力クロック信号におけるロングタームジッタを抑制する効果を奏する。また、ロックする前のロックアップ時のような基準クロック信号と帰還クロック信号との位相差が大きくなる傾向がある場合には位相差に対するチャージポンプ回路の出力電流の変化を小さくすることで、ロックアップ時のオーバーシュートを抑制する効果を奏する。
【図面の簡単な説明】
【００１０】
【図１】本発明の実施形態におけるＰＬＬ回路の構成例を示す図である。
【図２】本実施形態における位相差とチャージポンプ出力との関係を示す図である。
【図３】本実施形態におけるＰＬＬ回路の具体的な構成例を示す図である。
【図４】図３に示したＰＬＬ回路におけるフィルタ回路の一例を示す図である。
【図５】図３に示したＰＬＬ回路の動作を説明するための図である。
【図６】図３に示したＰＬＬ回路の動作を説明するための図である。
【図７】本実施形態におけるＰＬＬ回路の他の具体的な構成例を示す図である。
【図８】本実施形態におけるＰＬＬ回路の他の具体的な構成例を示す図である。
【図９】本実施形態におけるチャージポンプ回路の他の構成例を示す図である。
【図１０】ロングタームジッタを説明するための図である。
【発明を実施するための形態】
【００１１】
以下、本発明の実施形態を図面に基づいて説明する。
【００１２】
図１は、本発明の実施形態におけるＰＬＬ（Phase Locked Loop）回路の構成例を示すブロック図である。本実施形態におけるＰＬＬ回路は、位相比較器１、チャージポンプ回路２、ループフィルタ３、及び電圧制御発振器（ＶＣＯ）４を有する。
【００１３】
位相比較器１は、基準クロック信号ＲＥＦと帰還クロック信号ＦＢとが入力される。基準クロック信号ＲＥＦは外部から供給される信号であり、帰還クロック信号ＦＢは電圧制御発振器４から出力される出力クロック信号ＣＫＯに基づく信号である。位相比較器１は、基準クロック信号ＲＥＦと帰還クロック信号ＦＢとの位相を比較し、その位相差に応じたアップ信号ＵＰ、ダウン信号ＤＯＷＮをチャージポンプ回路２に出力する。位相比較器１は、例えば、基準クロック信号ＲＥＦに対して帰還クロック信号ＦＢの位相が遅れている（周波数が低い）場合には位相差に比例したパルス長のアップ信号ＵＰを出力する。一方、基準クロック信号ＲＥＦに対して帰還クロック信号ＦＢの位相が進んでいる（周波数が高い）場合には位相差に比例したパルス長のダウン信号ＤＯＷＮを出力する。
【００１４】
チャージポンプ回路２は、アップ信号ＵＰ及びダウン信号ＤＯＷＮに応じて、チャージポンプ電流ＩＣＰをループフィルタ３に出力する。チャージポンプ電流ＩＣＰの電流量は、例えばアップ信号ＵＰ及びダウン信号ＤＯＷＮのパルス長に応じて変化する。ループフィルタ３は、チャージポンプ回路２のチャージポンプ電流ＩＣＰにより、図示しない容量に電荷が充電又は放電され、蓄積される電荷量に基づく電圧ＶＣを出力する。すなわち、ループフィルタ３は、基準クロック信号ＲＥＦと帰還クロック信号ＦＢとの位相差に応じた電圧ＶＣを出力する。
【００１５】
電圧制御発振器４は、入力電圧に応じて発振周波数が変化する発振器であり、例えば入力電圧が高くなるに従い発振周波数が高くなる。電圧制御発振器４は、ループフィルタ３に蓄積された電荷量に基づいて定まる電圧ＶＣを入力電圧として、入力電圧に応じた発振周波数で出力クロック信号ＣＫＯを発振し出力する。
【００１６】
なお、本実施形態では、電圧制御発振器４からの出力クロック信号ＣＫＯがそのまま帰還クロック信号ＦＢとして位相比較器１に入力されているが、これに限定されるものではなく、帰還クロック信号ＦＢは出力クロック信号ＣＫＯに基づく信号であれば良い。例えば、電圧制御発振器４からの出力クロック信号ＣＫＯを分周器により分周して帰還クロック信号ＦＢとして位相比較器１に供給するようにしても良い。
【００１７】
次に、動作について説明する。
入力された基準クロック信号ＲＥＦと帰還クロック信号ＦＢとの位相が位相比較器１により比較され、位相差に応じてアップ信号ＵＰ又はダウン信号ＤＯＷＮがチャージポンプ回路２に供給される。そして、アップ信号ＵＰ又はダウン信号ＤＯＷＮに従ってチャージポンプ回路２よりチャージポンプ電流ＩＣＰが出力される。なお、位相比較器１にて基準クロック信号ＲＥＦと帰還クロック信号ＦＢとの位相を比較した結果、一致している場合にはアップ信号ＵＰ及びダウン信号ＤＯＷＮは出力されず（活性化されず）、チャージポンプ回路２からチャージポンプ電流ＩＣＰは出力されない。
【００１８】
チャージポンプ回路２のチャージポンプ電流ＩＣＰによりループフィルタ３に電荷が充電又は放電されることにより電圧ＶＣが制御され、電圧ＶＣに応じた発振周波数の発振信号が電圧制御発振器４より出力クロック信号ＣＫＯとして出力される。
【００１９】
ここで、チャージポンプ回路２は、アップ信号ＵＰが入力されると、ループフィルタ３に電荷を注入して電圧ＶＣを上げ、逆に、ダウン信号ＤＯＷＮが入力されると、ループフィルタ３から電荷を引き抜いて電圧ＶＣを下げる。したがって、アップ信号ＵＰが出力された場合には、電圧制御発振器４の入力電圧としての電圧ＶＣが上がり、出力クロック信号ＣＫＯの発振周波数が増加する。一方、ダウン信号ＤＯＷＮが出力された場合には、電圧ＶＣが下がり、出力クロック信号ＣＫＯの発振周波数が低下する。
【００２０】
この動作を、基準クロック信号ＲＥＦと帰還クロック信号ＦＢとの位相が一致するまで繰り返し行うことで、基準クロック信号ＲＥＦに位相が同期した出力クロック信号ＣＫＯが得られる。すなわち、基準クロック信号ＲＥＦと帰還クロック信号ＦＢとの位相が一致しない場合には、その位相差に応じたチャージポンプ電流ＩＣＰにより電圧ＶＣが変化し、位相差が小さくなるように出力クロック信号ＣＫＯが変化する。一方、基準クロック信号ＲＥＦと帰還クロック信号ＦＢが一致している場合には、チャージポンプ電流ＩＣＰが出力されないので電圧ＶＣにも変化は生じず、基準クロック信号ＲＥＦに位相が同期した出力クロック信号ＣＫＯが出力される。
【００２１】
チャージポンプ回路２は、基準クロック信号ＲＥＦと帰還クロック信号ＦＢとの位相差と、チャージポンプ電流ＩＣＰにより充放電される電荷量（チャージ電荷量）とが図２に示す関係となるように、位相差の大きさに応じてチャージポンプ電流ＩＣＰを出力する。すなわち、チャージポンプ回路２は、基準クロック信号ＲＥＦと帰還クロック信号ＦＢとの位相差が所定の閾値ＰＤ１とＰＤ２の間（ＰＤ１＜０＜ＰＤ２）の場合に、チャージ電荷量が傾きａで位相差に比例して変化するようチャージポンプ電流ＩＣＰを出力する。また、チャージポンプ回路２は、基準クロック信号ＲＥＦと帰還クロック信号ＦＢとの位相差が所定の閾値ＰＤ１とＰＤ２の間にない場合に、チャージ電荷量が傾きｂ（ｂ＜ａ）で位相差に比例して変化するようチャージポンプ電流ＩＣＰを出力する。
【００２２】
ここで、チャージ電荷量の傾きはチャージポンプ電流ＩＣＰと等価である。つまり、チャージポンプ回路２は、基準クロック信号ＲＥＦと帰還クロック信号ＦＢとの位相差の大きさが所定の閾値以下の場合に、位相差の単位量当たりに対するチャージポンプ電流ＩＣＰの変化量を大きくし位相差に応じたチャージポンプ電流ＩＣＰを出力する。一方、基準クロック信号ＲＥＦと帰還クロック信号ＦＢとの位相差の大きさが所定の閾値より大きい場合に、位相差の単位量当たりに対するチャージポンプ電流ＩＣＰの変化量を小さくし位相差に応じたチャージポンプ電流ＩＣＰを出力する。
【００２３】
以上のように本実施形態において、チャージポンプ回路２は、基準クロック信号ＲＥＦと帰還クロック信号ＦＢとの位相差の単位量当たりに対するチャージポンプ電流ＩＣＰの変化を、位相差に応じて変化させる。本実施形態では、出力クロック信号ＣＫＯが目的の周波数にロックされたロック後には、チャージポンプ回路２は、基準クロック信号ＲＥＦと帰還クロック信号ＦＢとの位相差に対するチャージポンプ電流ＩＣＰの変化を大きくする。これにより、ロック後においてＰＬＬ回路におけるループ帯域を広げることができ、ロック後の出力クロック信号におけるロングタームジッタを抑制することができる。
【００２４】
また、本実施形態では、出力クロック信号ＣＫＯが目的の周波数にロックされるまでのロックアップ時には、チャージポンプ回路２は、基準クロック信号ＲＥＦと帰還クロック信号ＦＢとの位相差に対するチャージポンプ電流ＩＣＰの変化を小さくする。これにより、ロックアップ時に基準クロック信号ＲＥＦと帰還クロック信号ＦＢとの位相差が大きくなったとしても、位相差に対するチャージポンプ電流ＩＣＰの変化がロック後と比較して抑制される。すなわち、ロックアップ時においては、位相差に対する、電圧制御発振器４の入力電圧としての電圧ＶＣの変動が抑制され、ロックアップ時におけるオーバーシュートを抑制することができる。
【００２５】
図３は、本実施形態におけるＰＬＬ回路の具体的な構成例を示す図である。この図３において、図１に示した構成要素等と同一の機能を有する構成要素等には同一の符号を付し、重複する説明は省略する。
図３に示すＰＬＬ回路において、チャージポンプ回路２は、電流型チャージポンプ回路を２つ有し、位相比較器１とループフィルタ３との間に並列に接続されている。
【００２６】
第１の電流型チャージポンプ回路は、電源電位と基準電位（例えばグランド電位）との間に、電流源２１、スイッチＳＷＵ１、スイッチＳＷＤ１、及び電流源２２がこの順で直列に接続され構成されている。スイッチＳＷＵ１は、アップ信号ＵＰ１（位相比較器１から出力されるアップ信号ＵＰ）によりオン・オフ制御され、スイッチＳＷＤ１は、ダウン信号ＤＮ１（位相比較器１から出力されるダウン信号ＤＯＷＮ）によりオン・オフ制御される。
【００２７】
また、第２の電流型チャージポンプ回路は、電源電位と基準電位（例えばグランド電位）との間に、電流源２３、スイッチＳＷＵ２、スイッチＳＷＤ２、及び電流源２４がこの順で直列に接続され構成されている。スイッチＳＷＵ２は、フィルタ回路２５から出力されるアップ信号ＵＰ２によりオン・オフ制御され、スイッチＳＷＤ２は、フィルタ回路２６から出力されるダウン信号ＤＮ２によりオン・オフ制御される。
【００２８】
フィルタ回路２５は、位相比較器１から出力されるアップ信号ＵＰが入力され、アップ信号ＵＰに基づいてアップ信号ＵＰ２を出力する。同様に、フィルタ回路２６は、位相比較器１から出力されるダウン信号ＤＯＷＮが入力され、ダウン信号ＤＯＷＮに基づいてダウン信号ＤＮ２を出力する。ここで、位相比較器１から出力されるアップ信号ＵＰ及びダウン信号ＤＯＷＮは、基準クロック信号ＲＥＦと帰還クロック信号ＦＢとの位相差に応じたパルス長を有する信号である。フィルタ回路２５、２６は、例えばハイパスフィルタであり、入力されるアップ信号ＵＰ及びダウン信号ＤＯＷＮが所定のパルス長（本例では、時定数ＴＣ）を超えないように制限し、アップ信号ＵＰ２及びダウン信号ＤＮ２として出力する。
【００２９】
ここで、第２の電流型チャージポンプ回路が出力するチャージポンプ電流ＩＣＰ２は、第１の電流型チャージポンプ回路が出力するチャージポンプ電流ＩＣＰ１よりも大きい。すなわち、基準クロック信号ＲＥＦと帰還クロック信号ＦＢとの位相差の単位量当たりに対するチャージポンプ電流ＩＣＰ２の電流量は、位相差の単位量当たりに対するチャージポンプ電流ＩＣＰ１の電流量よりも大きい。
【００３０】
ループフィルタ３は、抵抗Ｒ１、及び容量Ｃ１、Ｃ２を有する。抵抗Ｒ１と容量Ｃ１とを有する直列回路が、ループフィルタ３の入力端と基準電位との間に接続される。また、容量Ｃ２がループフィルタ３の入力端と基準電位との間に接続される。ループフィルタ３の出力端における電圧ＶＣＮＴＬが、電圧制御発振器４の入力電圧として供給される。
【００３１】
図４は、図３に示したフィルタ回路２５、２６の一例を示す図である。なお、図４に示すフィルタ回路は一例であって、フィルタ回路２５、２６は、これに限定されるものではない。
【００３２】
フィルタ回路２５、２６のそれぞれは、図４（Ａ）に構成例を示すように、インバータ３１、３２、抵抗３３、容量３４、及びＮＯＲ回路（論理和否定演算回路）３５を有する。入力された信号ＳＩは、インバータ３１を介してＮＯＲ回路３５の一方の入力端に入力される。また、インバータ３１の出力は、インバータ３２を介してＮＯＲ回路３５の他方の入力端に入力される。このＮＯＲ回路３５の他方の入力端への入力は、抵抗３３及び容量３４によって、抵抗３３の抵抗値及び容量３４の容量値により定まる時定数ＴＣだけ遅延されて入力される。ＮＯＲ回路３５の出力がフィルタ回路の出力信号ＳＯとして出力される。
【００３３】
前述のように構成されたフィルタ回路は、図４（Ｂ）に示すように入力信号ＳＩがローレベルからハイレベルに変化したとき、出力信号ＳＯをローレベルからハイレベルに変化させる。しかし、入力信号ＳＩがハイレベルである期間が時定数ＴＣより長い場合には時定数ＴＣの期間だけ出力信号ＳＯをハイレベルにする。
【００３４】
図３に示したように、チャージポンプ回路２の第１の電流型チャージポンプ回路には、位相比較器１から出力されるアップ信号ＵＰ及びダウン信号ＤＯＷＮがそのまま供給される。また、チャージポンプ回路２の第２の電流型チャージポンプ回路には、位相比較器１から出力されるアップ信号ＵＰ及びダウン信号ＤＯＷＮがフィルタ回路２５、２６を介して供給される。このように構成することで、第１の電流型チャージポンプ回路は、常にアップ信号ＵＰ及びダウン信号ＤＯＷＮに応じたチャージポンプ電流ＩＣＰ１を出力する。一方、第２の電流型チャージポンプ回路は、アップ信号ＵＰ又はダウン信号ＤＯＷＮが活性化されてから時定数ＴＣの期間だけこれらの信号に応じてチャージポンプ電流ＩＣＰ２を出力する。このチャージポンプ電流ＩＣＰ１とチャージポンプ電流ＩＣＰ２との和がチャージポンプ電流ＩＣＰとしてループフィルタ３に供給される。ここで、前述したようにアップ信号ＵＰ及びダウン信号ＤＯＷＮは、基準クロック信号ＲＥＦと帰還クロック信号ＦＢとの位相差に応じたパルス長を有する信号である。したがって、第１の電流型チャージポンプ回路は、基準クロック信号ＲＥＦと帰還クロック信号ＦＢとの位相差の大きさにかかわらずアップ信号ＵＰ及びダウン信号ＤＯＷＮに応じたチャージポンプ電流ＩＣＰ１を出力することとなる。第２の電流型チャージポンプ回路は、基準クロック信号ＲＥＦと帰還クロック信号ＦＢとの位相差が所定の閾値以下である場合にチャージポンプ電流ＩＣＰ２を出力することとなる。
【００３５】
図５に一例を示すように、基準クロック信号ＲＥＦに対して帰還クロック信号ＦＢの位相が所定の閾値（時定数ＴＣ）より大きく進んでいる場合には、位相比較器１から出力されるアップ信号ＵＰが活性化される期間は時定数ＴＣよりも長い。しかし、位相比較器１から出力されるアップ信号ＵＰは、フィルタ回路２５により時定数ＴＣの期間だけ第２の電流型チャージポンプ回路に供給される。このとき、第１及び第２の電流型チャージポンプ回路からそれぞれ出力されるチャージポンプ電流ＩＣＰ１、ＩＣＰ２、及びループフィルタ３に出力されるチャージポンプ電流ＩＣＰは、図示のようになる。すなわち、ループフィルタ３に出力されるチャージポンプ電流ＩＣＰは、チャージポンプ電流ＩＣＰ２よりもチャージポンプ電流ＩＣＰ１に依存するものとなる。
【００３６】
一方、図６に一例を示すように、基準クロック信号ＲＥＦに対して帰還クロック信号ＦＢの位相が所定の閾値（時定数ＴＣ）以下で進んでいる場合には、位相比較器１から出力されるアップ信号ＵＰが活性化される期間は時定数ＴＣ以下である。したがって、第２の電流型チャージポンプ回路にも位相比較器１から出力されるアップ信号ＵＰと同様の信号が供給される。このとき、第１及び第２の電流型チャージポンプ回路からそれぞれ出力されるチャージポンプ電流ＩＣＰ１、ＩＣＰ２、及びループフィルタ３に出力されるチャージポンプ電流ＩＣＰは、図示のようになる。すなわち、ループフィルタ３に出力されるチャージポンプ電流ＩＣＰに対するチャージポンプ電流ＩＣＰ１の寄与はほとんどなく、チャージポンプ電流ＩＣＰは、チャージポンプ電流ＩＣＰ２に依存するものとなる。
【００３７】
以上、図３に示したＰＬＬ回路によれば、フィルタ回路２５、２６の時定数を適切に設定することで、チャージポンプ電流ＩＣＰは以下のようになる。
（１）基準クロック信号ＲＥＦと帰還クロック信号ＦＢとの位相差が時定数より大きい場合
チャージポンプ電流ＩＣＰ１、ＩＣＰ２がともに出力される期間は、その後にチャージポンプ電流ＩＣＰ１のみが出力される期間に比べて十分に短いので、チャージポンプ電流ＩＣＰは、ほぼチャージポンプ電流ＩＣＰ１となる。
（２）基準クロック信号ＲＥＦと帰還クロック信号ＦＢとの位相差が時定数以下の場合
チャージポンプ電流ＩＣＰ１、ＩＣＰ２が同じ期間において出力され、チャージポンプ電流ＩＣＰ２がチャージポンプ電流ＩＣＰ１に比べて十分に大きいので、チャージポンプ電流ＩＣＰは、ほぼチャージポンプ電流ＩＣＰ２となる。
これにより、図２に示した特性を満足するようにチャージポンプ回路２からチャージポンプ電流ＩＣＰを出力することができる。したがって、ロック後の出力クロック信号におけるロングタームジッタを抑制することができ、また、ロックアップ時におけるオーバーシュートも抑制できる。
【００３８】
なお、図３に示した例において、第１の電流型チャージポンプ回路は、電源電位と基準電位との間に電流源２１、スイッチＳＷＵ１、スイッチＳＷＤ１、及び電流源２２をこの順で直列に接続している。また、第２の電流型チャージポンプ回路は、電源電位と基準電位との間に電流源２３、スイッチＳＷＵ２、スイッチＳＷＤ２、及び電流源２４をこの順で直列に接続している。しかしながら、図３に示した構成に限定されるものではない。例えば、図８に示すように、第１の電流型チャージポンプ回路が、電源電位と基準電位との間にスイッチＳＷＵ１、電流源２１、電流源２２、及びスイッチＳＷＤ１をこの順で直列に接続して構成されていても良い。また、例えば、図８に示すように、第２の電流型チャージポンプ回路が、電源電位と基準電位との間にスイッチＳＷＵ２、電流源２３、電流源２４、及びスイッチＳＷＤ２をこの順で直列に接続して構成されていても良い。また、第１の電流型チャージポンプ回路及び第２の電流型チャージポンプ回路の一方が図３に示したように構成され、他方が図８に示したように構成されていても良い。
【００３９】
また、図３に示した例では、チャージポンプ回路２は、並列接続した２つの電流型チャージポンプ回路としているが、これに限定されるものはなく、３つ以上の電流型チャージポンプ回路を並列接続して構成するようにしても良い。図９は、３つ以上の電流型チャージポンプ回路を有するチャージポンプ回路２の構成例を示す図である。図９において、４１−ｍ（ｍは自然数）は第ｍの電流型チャージポンプ回路であり、４２−ｎ及び４３−ｎ（ｎは２以上の自然数）はフィルタ回路である。
【００４０】
フィルタ回路４２−ｎは、位相比較器１から出力されるアップ信号ＵＰが入力され、フィルタ回路４３−ｎは、位相比較器１から出力されるダウン信号ＤＯＷＮが入力される。フィルタ回路４２−ｎ、４３−ｎは、入力されるアップ信号ＵＰ及びダウン信号ＤＯＷＮが所定のパルス長（時定数ＴＣｎ）を超えないように制限して、対応する電流型チャージポンプ回路４１−ｍに出力する。
【００４１】
第ｍの電流型チャージポンプ回路４１−ｍは、対応するフィルタ回路４２−ｎ、４３−ｎの出力（ただし、第１の電流型チャージポンプ回路４１−１は位相比較器１から出力されるアップ信号ＵＰ及びダウン信号ＤＯＷＮ）が入力される。第ｍの電流型チャージポンプ回路４１−ｍは、入力された信号に応じたチャージポンプ電流ＩＣＰｍを出力する。各電流型チャージポンプ回路４１−ｍから出力されるチャージポンプ電流ＩＣＰｍの和がチャージポンプ電流ＩＣＰとしてループフィルタ３に供給される。
【００４２】
ここで、ｉ、ｊをｊ＜ｉを満たす自然数として、第ｉの電流型チャージポンプ回路が出力するチャージポンプ電流ＩＣＰｉは、第ｊの電流型チャージポンプ回路が出力するチャージポンプ電流ＩＣＰｊよりも大きくする。すなわち、基準クロック信号ＲＥＦと帰還クロック信号ＦＢとの位相差の単位量当たりに対するチャージポンプ電流ＩＣＰｉの電流量は、位相差の単位量当たりに対するチャージポンプ電流ＩＣＰｊの電流量よりも大きくする。また、フィルタ回路４２−ｉ、４３−ｉの時定数ＴＣｉは、フィルタ回路４２−ｊ、４３−ｊの時定数ＴＣｊより短くする。すなわち、位相比較器１から出力されるアップ信号ＵＰ及びダウン信号ＤＯＷＮが十分長い時間活性化されているとすると、それに応じて各電流型チャージポンプ回路４１−ｍからチャージポンプ電流ＩＣＰｍが出力される期間は、ｍが大きくなるにつれて短くなる。
【００４３】
こうすることで、基準クロック信号ＲＥＦと帰還クロック信号ＦＢとの位相差に応じたチャージポンプ電流ＩＣＰの変化を多段階で制御し、位相差が大きくなるにつれて、位相差の単位量当たりに対するチャージポンプ電流ＩＣＰの変化を小さくすることができる。したがって、ロック後においてＰＬＬ回路におけるループ帯域を広げることができ、ロック後の出力クロック信号におけるロングタームジッタを抑制することが可能になる。また、ロックアップ時においては、位相差に対する、電圧制御発振器４の入力電圧ＶＣの変動を抑制し、ロックアップ時におけるオーバーシュートを抑制することができる。
【００４４】
図７は、本実施形態におけるＰＬＬ回路の他の具体的な構成例を示す図である。この図７において、図１及び図３に示した構成要素等と同一の機能を有する構成要素等には同一の符号を付し、重複する説明は省略する。
図７に示すＰＬＬ回路において、チャージポンプ回路２は、電圧源型チャージポンプ回路である。図７に示す例では、チャージポンプ回路２は、電圧ＶＤＤの電圧源と基準電位（例えばグランド電位）との間にスイッチＳＷＵ、ＳＷＤが直列に接続され、スイッチＳＷＵ及びＳＷＤの相互接続点が抵抗Ｒ３を介してチャージポンプ回路２の出力端に接続される。スイッチＳＷＵは、位相比較器１から出力されるアップ信号ＵＰによりオン・オフ制御され、スイッチＳＷＤは、位相比較器１から出力されるダウン信号ＤＯＷＮによりオン・オフ制御される。また、スイッチＳＷＵ及びＳＷＤの相互接続点と基準電位との間に抵抗Ｃ３が接続される。なお、抵抗Ｒ２Ｕ、Ｒ２Ｄは、スイッチＳＷＵ、ＳＷＤのオン抵抗を模式的に示したものであるが、後述する時定数として所望の値を得るために別途に設けた抵抗等をも含む。
【００４５】
図７に示すＰＬＬ回路において、抵抗Ｒ２Ｕ、Ｒ２Ｄの抵抗値をＲＡ、抵抗Ｒ３の抵抗値をＲＢとしたとき、ＲＢがＲＡより十分大きいとする。また、ロック時における電圧ＶＣＮＴＬをＶＤＤ／２とし、容量Ｃ３の容量値をＣＡとする。このとき、基準クロック信号ＲＥＦと帰還クロック信号ＦＢとの位相差が時定数（ＲＡ×ＣＡ）より大きい場合には、容量Ｃ３がほとんど寄与しないため、チャージポンプ電流ＩＣＰは、ほぼ（ＶＤＤ／２）／ＲＢとなる。一方、基準クロック信号ＲＥＦと帰還クロック信号ＦＢとの位相差が時定数（ＲＡ×ＣＡ）以下の場合には、容量Ｃ３が作用し、チャージポンプ電流ＩＣＰは、ほぼ（ＶＤＤ／２）／ＲＡとなる。前述のようにＲＢはＲＡより十分大きいので、（ＶＤＤ／２）／ＲＢは、（ＶＤＤ／２）／ＲＡより十分小さくなる。したがって、時定数（ＲＡ×ＣＡ）を適切に設定することで、図２に示した特性を満足するようにチャージポンプ回路２からチャージポンプ電流ＩＣＰを出力することができる。よって、ロック後の出力クロック信号におけるロングタームジッタを抑制することができる。また、ロックアップ時におけるオーバーシュートを抑制することができる。
【００４６】
なお、前記実施形態は、何れも本発明を実施するにあたっての具体化のほんの一例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、またはその主要な特徴から逸脱することなく、様々な形で実施することができる。
【符号の説明】
【００４７】
１ 位相比較器
２ チャージポンプ回路
３ ループフィルタ
４ 電圧制御発振器（ＶＣＯ）
２１、２２、２３、２４ 電流源
ＳＷＵ１、ＳＷＵ２、ＳＷＤ１、ＳＷＤ２、ＳＷＵ、ＳＷＤ スイッチ
【技術分野】
【０００１】
本発明は、ＰＬＬ（Phase Locked Loop）回路に関する。
【背景技術】
【０００２】
入力される基準クロック信号を基準として、出力するクロック信号の位相を同期させて電圧制御発振器（ＶＣＯ）より出力するＰＬＬ回路が、様々な分野で用いられている。ＰＬＬ回路は、基準クロック信号に対して、出力するクロック信号の位相が進んでいる場合には出力周波数を下げ、出力するクロック信号の位相が遅れている場合には出力周波数を上げる。これにより、ＰＬＬ回路は、基準クロック信号と出力するクロック信号との位相を合わせ、出力するクロック信号を目的の周波数にロックする（収束させる）。
【０００３】
ＰＬＬ回路においては、ロック時間の短縮やジッタの低減を図るための様々な回路構成が提案されており、例えばチャージポンプ回路を複数設ける構成が提案されている（例えば、特許文献１〜３参照。）。例えば、特許文献１に記載のＰＬＬ回路は、通常のチャージポンプ回路とは別のチャージポンプ回路を設けている。そして、ロックアップ時（ロックするまでの期間）には通常のチャージポンプ回路と前記別のチャージポンプ回路とを動作させてループフィルタのコンデンサを高速に充放電する。ロック後には、通常のチャージポンプ回路だけを動作させて、前記別のチャージポンプ回路をオフ状態にする。このようにして、ロック時間を短縮させるとともに、ロック後における雑音を抑制するようにしている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平６−２７６０９０号公報
【特許文献２】特開２０００−１３２２２号公報
【特許文献３】特開平１０−３４０５４４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
前述のように特許文献１に記載のＰＬＬ回路は、ロックアップ時にチャージポンプ電流の変化を通常（ロック後）よりも大きくすることで、ロック時間の短縮、及びロック後の出力クロック信号における１周期のゆれ、いわゆるピリオドジッタの抑制を図っている。ここで、ＰＬＬ回路が出力するクロック信号において考慮すべきジッタとして、ピリオドジッタに加え、ロングタームジッタがある。
【０００６】
ロングタームジッタとは、ロック後の出力クロック信号における長い周期をみたときのジッタである。ロングタームジッタは、例えばあるクロックサイクルから一定時間（出力クロック信号の周期に対して十分に長い期間）離れた別のサイクルまでの時間の最大値をＴＬ、最小値をＴＳとしたとき、（ＴＬ−ＴＳ）で表される（図１０参照）。
【０００７】
ＰＬＬ回路が出力するクロック信号のロングタームジッタを抑制する方法としては、ＰＬＬ回路におけるループ帯域を広めに設定することが考えられる。例えば、他のパラメータを変化させずに、基準クロック信号と出力クロック信号との位相差に対するチャージポンプ電流の変化を大きくすれば、ループ帯域を広げることができる。しかし、位相差に対するチャージポンプ電流の変化を大きくすると、位相差に応じたＶＣＯの入力電圧の変動も大きくなり、位相差に対する出力クロック信号の周波数変化が大きくなる。通常、位相差はロック後に比べてロックアップ時（特に初期段階）の方が大きくなるので、位相差に対するチャージポンプ電流の変化を大きくすると、場合によってはロックアップ時のオーバーシュートが大きく許容限界を超えてしまう。すると、回路が正常に動作しなくなり目的の周波数にロックさせることができなくなる。
【課題を解決するための手段】
【０００８】
本発明の一観点によれば、基準クロック信号と帰還クロック信号との位相を比較して位相差に応じた制御信号を出力する位相比較器と、制御信号に応じて出力電流を出力するチャージポンプ回路と、チャージポンプ回路の出力電流により電荷が充電又は放電されるループフィルタと、ループフィルタに蓄積される電荷量に基づく入力電圧に応じた発振周波数で出力クロック信号を出力する電圧制御発振器とを備えるＰＬＬ回路が提供される。チャージポンプ回路は、基準クロック信号と帰還クロック信号との位相差が所定の閾値より大きい場合には、位相差に応じて第１の出力電流を出力し、位相差が所定の閾値以下である場合には、位相差に応じて第１の出力電流よりも大きい第２の出力電流を出力する。
【発明の効果】
【０００９】
開示のＰＬＬ回路は、ロック後のような基準クロック信号と帰還クロック信号との位相差が小さい場合には位相差に対するチャージポンプ回路の出力電流の変化を大きくする。したがって、ロック後においてＰＬＬ回路におけるループ帯域を広げることができ、出力クロック信号におけるロングタームジッタを抑制する効果を奏する。また、ロックする前のロックアップ時のような基準クロック信号と帰還クロック信号との位相差が大きくなる傾向がある場合には位相差に対するチャージポンプ回路の出力電流の変化を小さくすることで、ロックアップ時のオーバーシュートを抑制する効果を奏する。
【図面の簡単な説明】
【００１０】
【図１】本発明の実施形態におけるＰＬＬ回路の構成例を示す図である。
【図２】本実施形態における位相差とチャージポンプ出力との関係を示す図である。
【図３】本実施形態におけるＰＬＬ回路の具体的な構成例を示す図である。
【図４】図３に示したＰＬＬ回路におけるフィルタ回路の一例を示す図である。
【図５】図３に示したＰＬＬ回路の動作を説明するための図である。
【図６】図３に示したＰＬＬ回路の動作を説明するための図である。
【図７】本実施形態におけるＰＬＬ回路の他の具体的な構成例を示す図である。
【図８】本実施形態におけるＰＬＬ回路の他の具体的な構成例を示す図である。
【図９】本実施形態におけるチャージポンプ回路の他の構成例を示す図である。
【図１０】ロングタームジッタを説明するための図である。
【発明を実施するための形態】
【００１１】
以下、本発明の実施形態を図面に基づいて説明する。
【００１２】
図１は、本発明の実施形態におけるＰＬＬ（Phase Locked Loop）回路の構成例を示すブロック図である。本実施形態におけるＰＬＬ回路は、位相比較器１、チャージポンプ回路２、ループフィルタ３、及び電圧制御発振器（ＶＣＯ）４を有する。
【００１３】
位相比較器１は、基準クロック信号ＲＥＦと帰還クロック信号ＦＢとが入力される。基準クロック信号ＲＥＦは外部から供給される信号であり、帰還クロック信号ＦＢは電圧制御発振器４から出力される出力クロック信号ＣＫＯに基づく信号である。位相比較器１は、基準クロック信号ＲＥＦと帰還クロック信号ＦＢとの位相を比較し、その位相差に応じたアップ信号ＵＰ、ダウン信号ＤＯＷＮをチャージポンプ回路２に出力する。位相比較器１は、例えば、基準クロック信号ＲＥＦに対して帰還クロック信号ＦＢの位相が遅れている（周波数が低い）場合には位相差に比例したパルス長のアップ信号ＵＰを出力する。一方、基準クロック信号ＲＥＦに対して帰還クロック信号ＦＢの位相が進んでいる（周波数が高い）場合には位相差に比例したパルス長のダウン信号ＤＯＷＮを出力する。
【００１４】
チャージポンプ回路２は、アップ信号ＵＰ及びダウン信号ＤＯＷＮに応じて、チャージポンプ電流ＩＣＰをループフィルタ３に出力する。チャージポンプ電流ＩＣＰの電流量は、例えばアップ信号ＵＰ及びダウン信号ＤＯＷＮのパルス長に応じて変化する。ループフィルタ３は、チャージポンプ回路２のチャージポンプ電流ＩＣＰにより、図示しない容量に電荷が充電又は放電され、蓄積される電荷量に基づく電圧ＶＣを出力する。すなわち、ループフィルタ３は、基準クロック信号ＲＥＦと帰還クロック信号ＦＢとの位相差に応じた電圧ＶＣを出力する。
【００１５】
電圧制御発振器４は、入力電圧に応じて発振周波数が変化する発振器であり、例えば入力電圧が高くなるに従い発振周波数が高くなる。電圧制御発振器４は、ループフィルタ３に蓄積された電荷量に基づいて定まる電圧ＶＣを入力電圧として、入力電圧に応じた発振周波数で出力クロック信号ＣＫＯを発振し出力する。
【００１６】
なお、本実施形態では、電圧制御発振器４からの出力クロック信号ＣＫＯがそのまま帰還クロック信号ＦＢとして位相比較器１に入力されているが、これに限定されるものではなく、帰還クロック信号ＦＢは出力クロック信号ＣＫＯに基づく信号であれば良い。例えば、電圧制御発振器４からの出力クロック信号ＣＫＯを分周器により分周して帰還クロック信号ＦＢとして位相比較器１に供給するようにしても良い。
【００１７】
次に、動作について説明する。
入力された基準クロック信号ＲＥＦと帰還クロック信号ＦＢとの位相が位相比較器１により比較され、位相差に応じてアップ信号ＵＰ又はダウン信号ＤＯＷＮがチャージポンプ回路２に供給される。そして、アップ信号ＵＰ又はダウン信号ＤＯＷＮに従ってチャージポンプ回路２よりチャージポンプ電流ＩＣＰが出力される。なお、位相比較器１にて基準クロック信号ＲＥＦと帰還クロック信号ＦＢとの位相を比較した結果、一致している場合にはアップ信号ＵＰ及びダウン信号ＤＯＷＮは出力されず（活性化されず）、チャージポンプ回路２からチャージポンプ電流ＩＣＰは出力されない。
【００１８】
チャージポンプ回路２のチャージポンプ電流ＩＣＰによりループフィルタ３に電荷が充電又は放電されることにより電圧ＶＣが制御され、電圧ＶＣに応じた発振周波数の発振信号が電圧制御発振器４より出力クロック信号ＣＫＯとして出力される。
【００１９】
ここで、チャージポンプ回路２は、アップ信号ＵＰが入力されると、ループフィルタ３に電荷を注入して電圧ＶＣを上げ、逆に、ダウン信号ＤＯＷＮが入力されると、ループフィルタ３から電荷を引き抜いて電圧ＶＣを下げる。したがって、アップ信号ＵＰが出力された場合には、電圧制御発振器４の入力電圧としての電圧ＶＣが上がり、出力クロック信号ＣＫＯの発振周波数が増加する。一方、ダウン信号ＤＯＷＮが出力された場合には、電圧ＶＣが下がり、出力クロック信号ＣＫＯの発振周波数が低下する。
【００２０】
この動作を、基準クロック信号ＲＥＦと帰還クロック信号ＦＢとの位相が一致するまで繰り返し行うことで、基準クロック信号ＲＥＦに位相が同期した出力クロック信号ＣＫＯが得られる。すなわち、基準クロック信号ＲＥＦと帰還クロック信号ＦＢとの位相が一致しない場合には、その位相差に応じたチャージポンプ電流ＩＣＰにより電圧ＶＣが変化し、位相差が小さくなるように出力クロック信号ＣＫＯが変化する。一方、基準クロック信号ＲＥＦと帰還クロック信号ＦＢが一致している場合には、チャージポンプ電流ＩＣＰが出力されないので電圧ＶＣにも変化は生じず、基準クロック信号ＲＥＦに位相が同期した出力クロック信号ＣＫＯが出力される。
【００２１】
チャージポンプ回路２は、基準クロック信号ＲＥＦと帰還クロック信号ＦＢとの位相差と、チャージポンプ電流ＩＣＰにより充放電される電荷量（チャージ電荷量）とが図２に示す関係となるように、位相差の大きさに応じてチャージポンプ電流ＩＣＰを出力する。すなわち、チャージポンプ回路２は、基準クロック信号ＲＥＦと帰還クロック信号ＦＢとの位相差が所定の閾値ＰＤ１とＰＤ２の間（ＰＤ１＜０＜ＰＤ２）の場合に、チャージ電荷量が傾きａで位相差に比例して変化するようチャージポンプ電流ＩＣＰを出力する。また、チャージポンプ回路２は、基準クロック信号ＲＥＦと帰還クロック信号ＦＢとの位相差が所定の閾値ＰＤ１とＰＤ２の間にない場合に、チャージ電荷量が傾きｂ（ｂ＜ａ）で位相差に比例して変化するようチャージポンプ電流ＩＣＰを出力する。
【００２２】
ここで、チャージ電荷量の傾きはチャージポンプ電流ＩＣＰと等価である。つまり、チャージポンプ回路２は、基準クロック信号ＲＥＦと帰還クロック信号ＦＢとの位相差の大きさが所定の閾値以下の場合に、位相差の単位量当たりに対するチャージポンプ電流ＩＣＰの変化量を大きくし位相差に応じたチャージポンプ電流ＩＣＰを出力する。一方、基準クロック信号ＲＥＦと帰還クロック信号ＦＢとの位相差の大きさが所定の閾値より大きい場合に、位相差の単位量当たりに対するチャージポンプ電流ＩＣＰの変化量を小さくし位相差に応じたチャージポンプ電流ＩＣＰを出力する。
【００２３】
以上のように本実施形態において、チャージポンプ回路２は、基準クロック信号ＲＥＦと帰還クロック信号ＦＢとの位相差の単位量当たりに対するチャージポンプ電流ＩＣＰの変化を、位相差に応じて変化させる。本実施形態では、出力クロック信号ＣＫＯが目的の周波数にロックされたロック後には、チャージポンプ回路２は、基準クロック信号ＲＥＦと帰還クロック信号ＦＢとの位相差に対するチャージポンプ電流ＩＣＰの変化を大きくする。これにより、ロック後においてＰＬＬ回路におけるループ帯域を広げることができ、ロック後の出力クロック信号におけるロングタームジッタを抑制することができる。
【００２４】
また、本実施形態では、出力クロック信号ＣＫＯが目的の周波数にロックされるまでのロックアップ時には、チャージポンプ回路２は、基準クロック信号ＲＥＦと帰還クロック信号ＦＢとの位相差に対するチャージポンプ電流ＩＣＰの変化を小さくする。これにより、ロックアップ時に基準クロック信号ＲＥＦと帰還クロック信号ＦＢとの位相差が大きくなったとしても、位相差に対するチャージポンプ電流ＩＣＰの変化がロック後と比較して抑制される。すなわち、ロックアップ時においては、位相差に対する、電圧制御発振器４の入力電圧としての電圧ＶＣの変動が抑制され、ロックアップ時におけるオーバーシュートを抑制することができる。
【００２５】
図３は、本実施形態におけるＰＬＬ回路の具体的な構成例を示す図である。この図３において、図１に示した構成要素等と同一の機能を有する構成要素等には同一の符号を付し、重複する説明は省略する。
図３に示すＰＬＬ回路において、チャージポンプ回路２は、電流型チャージポンプ回路を２つ有し、位相比較器１とループフィルタ３との間に並列に接続されている。
【００２６】
第１の電流型チャージポンプ回路は、電源電位と基準電位（例えばグランド電位）との間に、電流源２１、スイッチＳＷＵ１、スイッチＳＷＤ１、及び電流源２２がこの順で直列に接続され構成されている。スイッチＳＷＵ１は、アップ信号ＵＰ１（位相比較器１から出力されるアップ信号ＵＰ）によりオン・オフ制御され、スイッチＳＷＤ１は、ダウン信号ＤＮ１（位相比較器１から出力されるダウン信号ＤＯＷＮ）によりオン・オフ制御される。
【００２７】
また、第２の電流型チャージポンプ回路は、電源電位と基準電位（例えばグランド電位）との間に、電流源２３、スイッチＳＷＵ２、スイッチＳＷＤ２、及び電流源２４がこの順で直列に接続され構成されている。スイッチＳＷＵ２は、フィルタ回路２５から出力されるアップ信号ＵＰ２によりオン・オフ制御され、スイッチＳＷＤ２は、フィルタ回路２６から出力されるダウン信号ＤＮ２によりオン・オフ制御される。
【００２８】
フィルタ回路２５は、位相比較器１から出力されるアップ信号ＵＰが入力され、アップ信号ＵＰに基づいてアップ信号ＵＰ２を出力する。同様に、フィルタ回路２６は、位相比較器１から出力されるダウン信号ＤＯＷＮが入力され、ダウン信号ＤＯＷＮに基づいてダウン信号ＤＮ２を出力する。ここで、位相比較器１から出力されるアップ信号ＵＰ及びダウン信号ＤＯＷＮは、基準クロック信号ＲＥＦと帰還クロック信号ＦＢとの位相差に応じたパルス長を有する信号である。フィルタ回路２５、２６は、例えばハイパスフィルタであり、入力されるアップ信号ＵＰ及びダウン信号ＤＯＷＮが所定のパルス長（本例では、時定数ＴＣ）を超えないように制限し、アップ信号ＵＰ２及びダウン信号ＤＮ２として出力する。
【００２９】
ここで、第２の電流型チャージポンプ回路が出力するチャージポンプ電流ＩＣＰ２は、第１の電流型チャージポンプ回路が出力するチャージポンプ電流ＩＣＰ１よりも大きい。すなわち、基準クロック信号ＲＥＦと帰還クロック信号ＦＢとの位相差の単位量当たりに対するチャージポンプ電流ＩＣＰ２の電流量は、位相差の単位量当たりに対するチャージポンプ電流ＩＣＰ１の電流量よりも大きい。
【００３０】
ループフィルタ３は、抵抗Ｒ１、及び容量Ｃ１、Ｃ２を有する。抵抗Ｒ１と容量Ｃ１とを有する直列回路が、ループフィルタ３の入力端と基準電位との間に接続される。また、容量Ｃ２がループフィルタ３の入力端と基準電位との間に接続される。ループフィルタ３の出力端における電圧ＶＣＮＴＬが、電圧制御発振器４の入力電圧として供給される。
【００３１】
図４は、図３に示したフィルタ回路２５、２６の一例を示す図である。なお、図４に示すフィルタ回路は一例であって、フィルタ回路２５、２６は、これに限定されるものではない。
【００３２】
フィルタ回路２５、２６のそれぞれは、図４（Ａ）に構成例を示すように、インバータ３１、３２、抵抗３３、容量３４、及びＮＯＲ回路（論理和否定演算回路）３５を有する。入力された信号ＳＩは、インバータ３１を介してＮＯＲ回路３５の一方の入力端に入力される。また、インバータ３１の出力は、インバータ３２を介してＮＯＲ回路３５の他方の入力端に入力される。このＮＯＲ回路３５の他方の入力端への入力は、抵抗３３及び容量３４によって、抵抗３３の抵抗値及び容量３４の容量値により定まる時定数ＴＣだけ遅延されて入力される。ＮＯＲ回路３５の出力がフィルタ回路の出力信号ＳＯとして出力される。
【００３３】
前述のように構成されたフィルタ回路は、図４（Ｂ）に示すように入力信号ＳＩがローレベルからハイレベルに変化したとき、出力信号ＳＯをローレベルからハイレベルに変化させる。しかし、入力信号ＳＩがハイレベルである期間が時定数ＴＣより長い場合には時定数ＴＣの期間だけ出力信号ＳＯをハイレベルにする。
【００３４】
図３に示したように、チャージポンプ回路２の第１の電流型チャージポンプ回路には、位相比較器１から出力されるアップ信号ＵＰ及びダウン信号ＤＯＷＮがそのまま供給される。また、チャージポンプ回路２の第２の電流型チャージポンプ回路には、位相比較器１から出力されるアップ信号ＵＰ及びダウン信号ＤＯＷＮがフィルタ回路２５、２６を介して供給される。このように構成することで、第１の電流型チャージポンプ回路は、常にアップ信号ＵＰ及びダウン信号ＤＯＷＮに応じたチャージポンプ電流ＩＣＰ１を出力する。一方、第２の電流型チャージポンプ回路は、アップ信号ＵＰ又はダウン信号ＤＯＷＮが活性化されてから時定数ＴＣの期間だけこれらの信号に応じてチャージポンプ電流ＩＣＰ２を出力する。このチャージポンプ電流ＩＣＰ１とチャージポンプ電流ＩＣＰ２との和がチャージポンプ電流ＩＣＰとしてループフィルタ３に供給される。ここで、前述したようにアップ信号ＵＰ及びダウン信号ＤＯＷＮは、基準クロック信号ＲＥＦと帰還クロック信号ＦＢとの位相差に応じたパルス長を有する信号である。したがって、第１の電流型チャージポンプ回路は、基準クロック信号ＲＥＦと帰還クロック信号ＦＢとの位相差の大きさにかかわらずアップ信号ＵＰ及びダウン信号ＤＯＷＮに応じたチャージポンプ電流ＩＣＰ１を出力することとなる。第２の電流型チャージポンプ回路は、基準クロック信号ＲＥＦと帰還クロック信号ＦＢとの位相差が所定の閾値以下である場合にチャージポンプ電流ＩＣＰ２を出力することとなる。
【００３５】
図５に一例を示すように、基準クロック信号ＲＥＦに対して帰還クロック信号ＦＢの位相が所定の閾値（時定数ＴＣ）より大きく進んでいる場合には、位相比較器１から出力されるアップ信号ＵＰが活性化される期間は時定数ＴＣよりも長い。しかし、位相比較器１から出力されるアップ信号ＵＰは、フィルタ回路２５により時定数ＴＣの期間だけ第２の電流型チャージポンプ回路に供給される。このとき、第１及び第２の電流型チャージポンプ回路からそれぞれ出力されるチャージポンプ電流ＩＣＰ１、ＩＣＰ２、及びループフィルタ３に出力されるチャージポンプ電流ＩＣＰは、図示のようになる。すなわち、ループフィルタ３に出力されるチャージポンプ電流ＩＣＰは、チャージポンプ電流ＩＣＰ２よりもチャージポンプ電流ＩＣＰ１に依存するものとなる。
【００３６】
一方、図６に一例を示すように、基準クロック信号ＲＥＦに対して帰還クロック信号ＦＢの位相が所定の閾値（時定数ＴＣ）以下で進んでいる場合には、位相比較器１から出力されるアップ信号ＵＰが活性化される期間は時定数ＴＣ以下である。したがって、第２の電流型チャージポンプ回路にも位相比較器１から出力されるアップ信号ＵＰと同様の信号が供給される。このとき、第１及び第２の電流型チャージポンプ回路からそれぞれ出力されるチャージポンプ電流ＩＣＰ１、ＩＣＰ２、及びループフィルタ３に出力されるチャージポンプ電流ＩＣＰは、図示のようになる。すなわち、ループフィルタ３に出力されるチャージポンプ電流ＩＣＰに対するチャージポンプ電流ＩＣＰ１の寄与はほとんどなく、チャージポンプ電流ＩＣＰは、チャージポンプ電流ＩＣＰ２に依存するものとなる。
【００３７】
以上、図３に示したＰＬＬ回路によれば、フィルタ回路２５、２６の時定数を適切に設定することで、チャージポンプ電流ＩＣＰは以下のようになる。
（１）基準クロック信号ＲＥＦと帰還クロック信号ＦＢとの位相差が時定数より大きい場合
チャージポンプ電流ＩＣＰ１、ＩＣＰ２がともに出力される期間は、その後にチャージポンプ電流ＩＣＰ１のみが出力される期間に比べて十分に短いので、チャージポンプ電流ＩＣＰは、ほぼチャージポンプ電流ＩＣＰ１となる。
（２）基準クロック信号ＲＥＦと帰還クロック信号ＦＢとの位相差が時定数以下の場合
チャージポンプ電流ＩＣＰ１、ＩＣＰ２が同じ期間において出力され、チャージポンプ電流ＩＣＰ２がチャージポンプ電流ＩＣＰ１に比べて十分に大きいので、チャージポンプ電流ＩＣＰは、ほぼチャージポンプ電流ＩＣＰ２となる。
これにより、図２に示した特性を満足するようにチャージポンプ回路２からチャージポンプ電流ＩＣＰを出力することができる。したがって、ロック後の出力クロック信号におけるロングタームジッタを抑制することができ、また、ロックアップ時におけるオーバーシュートも抑制できる。
【００３８】
なお、図３に示した例において、第１の電流型チャージポンプ回路は、電源電位と基準電位との間に電流源２１、スイッチＳＷＵ１、スイッチＳＷＤ１、及び電流源２２をこの順で直列に接続している。また、第２の電流型チャージポンプ回路は、電源電位と基準電位との間に電流源２３、スイッチＳＷＵ２、スイッチＳＷＤ２、及び電流源２４をこの順で直列に接続している。しかしながら、図３に示した構成に限定されるものではない。例えば、図８に示すように、第１の電流型チャージポンプ回路が、電源電位と基準電位との間にスイッチＳＷＵ１、電流源２１、電流源２２、及びスイッチＳＷＤ１をこの順で直列に接続して構成されていても良い。また、例えば、図８に示すように、第２の電流型チャージポンプ回路が、電源電位と基準電位との間にスイッチＳＷＵ２、電流源２３、電流源２４、及びスイッチＳＷＤ２をこの順で直列に接続して構成されていても良い。また、第１の電流型チャージポンプ回路及び第２の電流型チャージポンプ回路の一方が図３に示したように構成され、他方が図８に示したように構成されていても良い。
【００３９】
また、図３に示した例では、チャージポンプ回路２は、並列接続した２つの電流型チャージポンプ回路としているが、これに限定されるものはなく、３つ以上の電流型チャージポンプ回路を並列接続して構成するようにしても良い。図９は、３つ以上の電流型チャージポンプ回路を有するチャージポンプ回路２の構成例を示す図である。図９において、４１−ｍ（ｍは自然数）は第ｍの電流型チャージポンプ回路であり、４２−ｎ及び４３−ｎ（ｎは２以上の自然数）はフィルタ回路である。
【００４０】
フィルタ回路４２−ｎは、位相比較器１から出力されるアップ信号ＵＰが入力され、フィルタ回路４３−ｎは、位相比較器１から出力されるダウン信号ＤＯＷＮが入力される。フィルタ回路４２−ｎ、４３−ｎは、入力されるアップ信号ＵＰ及びダウン信号ＤＯＷＮが所定のパルス長（時定数ＴＣｎ）を超えないように制限して、対応する電流型チャージポンプ回路４１−ｍに出力する。
【００４１】
第ｍの電流型チャージポンプ回路４１−ｍは、対応するフィルタ回路４２−ｎ、４３−ｎの出力（ただし、第１の電流型チャージポンプ回路４１−１は位相比較器１から出力されるアップ信号ＵＰ及びダウン信号ＤＯＷＮ）が入力される。第ｍの電流型チャージポンプ回路４１−ｍは、入力された信号に応じたチャージポンプ電流ＩＣＰｍを出力する。各電流型チャージポンプ回路４１−ｍから出力されるチャージポンプ電流ＩＣＰｍの和がチャージポンプ電流ＩＣＰとしてループフィルタ３に供給される。
【００４２】
ここで、ｉ、ｊをｊ＜ｉを満たす自然数として、第ｉの電流型チャージポンプ回路が出力するチャージポンプ電流ＩＣＰｉは、第ｊの電流型チャージポンプ回路が出力するチャージポンプ電流ＩＣＰｊよりも大きくする。すなわち、基準クロック信号ＲＥＦと帰還クロック信号ＦＢとの位相差の単位量当たりに対するチャージポンプ電流ＩＣＰｉの電流量は、位相差の単位量当たりに対するチャージポンプ電流ＩＣＰｊの電流量よりも大きくする。また、フィルタ回路４２−ｉ、４３−ｉの時定数ＴＣｉは、フィルタ回路４２−ｊ、４３−ｊの時定数ＴＣｊより短くする。すなわち、位相比較器１から出力されるアップ信号ＵＰ及びダウン信号ＤＯＷＮが十分長い時間活性化されているとすると、それに応じて各電流型チャージポンプ回路４１−ｍからチャージポンプ電流ＩＣＰｍが出力される期間は、ｍが大きくなるにつれて短くなる。
【００４３】
こうすることで、基準クロック信号ＲＥＦと帰還クロック信号ＦＢとの位相差に応じたチャージポンプ電流ＩＣＰの変化を多段階で制御し、位相差が大きくなるにつれて、位相差の単位量当たりに対するチャージポンプ電流ＩＣＰの変化を小さくすることができる。したがって、ロック後においてＰＬＬ回路におけるループ帯域を広げることができ、ロック後の出力クロック信号におけるロングタームジッタを抑制することが可能になる。また、ロックアップ時においては、位相差に対する、電圧制御発振器４の入力電圧ＶＣの変動を抑制し、ロックアップ時におけるオーバーシュートを抑制することができる。
【００４４】
図７は、本実施形態におけるＰＬＬ回路の他の具体的な構成例を示す図である。この図７において、図１及び図３に示した構成要素等と同一の機能を有する構成要素等には同一の符号を付し、重複する説明は省略する。
図７に示すＰＬＬ回路において、チャージポンプ回路２は、電圧源型チャージポンプ回路である。図７に示す例では、チャージポンプ回路２は、電圧ＶＤＤの電圧源と基準電位（例えばグランド電位）との間にスイッチＳＷＵ、ＳＷＤが直列に接続され、スイッチＳＷＵ及びＳＷＤの相互接続点が抵抗Ｒ３を介してチャージポンプ回路２の出力端に接続される。スイッチＳＷＵは、位相比較器１から出力されるアップ信号ＵＰによりオン・オフ制御され、スイッチＳＷＤは、位相比較器１から出力されるダウン信号ＤＯＷＮによりオン・オフ制御される。また、スイッチＳＷＵ及びＳＷＤの相互接続点と基準電位との間に抵抗Ｃ３が接続される。なお、抵抗Ｒ２Ｕ、Ｒ２Ｄは、スイッチＳＷＵ、ＳＷＤのオン抵抗を模式的に示したものであるが、後述する時定数として所望の値を得るために別途に設けた抵抗等をも含む。
【００４５】
図７に示すＰＬＬ回路において、抵抗Ｒ２Ｕ、Ｒ２Ｄの抵抗値をＲＡ、抵抗Ｒ３の抵抗値をＲＢとしたとき、ＲＢがＲＡより十分大きいとする。また、ロック時における電圧ＶＣＮＴＬをＶＤＤ／２とし、容量Ｃ３の容量値をＣＡとする。このとき、基準クロック信号ＲＥＦと帰還クロック信号ＦＢとの位相差が時定数（ＲＡ×ＣＡ）より大きい場合には、容量Ｃ３がほとんど寄与しないため、チャージポンプ電流ＩＣＰは、ほぼ（ＶＤＤ／２）／ＲＢとなる。一方、基準クロック信号ＲＥＦと帰還クロック信号ＦＢとの位相差が時定数（ＲＡ×ＣＡ）以下の場合には、容量Ｃ３が作用し、チャージポンプ電流ＩＣＰは、ほぼ（ＶＤＤ／２）／ＲＡとなる。前述のようにＲＢはＲＡより十分大きいので、（ＶＤＤ／２）／ＲＢは、（ＶＤＤ／２）／ＲＡより十分小さくなる。したがって、時定数（ＲＡ×ＣＡ）を適切に設定することで、図２に示した特性を満足するようにチャージポンプ回路２からチャージポンプ電流ＩＣＰを出力することができる。よって、ロック後の出力クロック信号におけるロングタームジッタを抑制することができる。また、ロックアップ時におけるオーバーシュートを抑制することができる。
【００４６】
なお、前記実施形態は、何れも本発明を実施するにあたっての具体化のほんの一例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、またはその主要な特徴から逸脱することなく、様々な形で実施することができる。
【符号の説明】
【００４７】
１ 位相比較器
２ チャージポンプ回路
３ ループフィルタ
４ 電圧制御発振器（ＶＣＯ）
２１、２２、２３、２４ 電流源
ＳＷＵ１、ＳＷＵ２、ＳＷＤ１、ＳＷＤ２、ＳＷＵ、ＳＷＤ スイッチ
【特許請求の範囲】
【請求項１】
基準クロック信号と、出力クロック信号に基づく帰還クロック信号との位相を比較し、位相差に応じた制御信号を出力する位相比較器と、
前記制御信号に応じて出力電流を出力するチャージポンプ回路と、
前記チャージポンプ回路の出力電流により電荷が充電又は放電されるループフィルタと、
前記ループフィルタに蓄積される電荷量に基づく入力電圧に応じた発振周波数で前記出力クロック信号を出力する電圧制御発振器とを備え、
前記チャージポンプ回路は、前記基準クロック信号と前記帰還クロック信号との位相差が所定の閾値より大きい場合には、当該位相差に応じて第１の出力電流を出力し、前記基準クロック信号と前記帰還クロック信号との位相差が前記所定の閾値以下である場合には、当該位相差に応じて前記第１の出力電流よりも大きい第２の出力電流を出力することを特徴とするＰＬＬ回路。
【請求項２】
前記チャージポンプ回路は、第１のチャージポンプ回路と第２のチャージポンプ回路とを有し、
前記第１のチャージポンプ回路と前記第２のチャージポンプ回路とは、前記位相比較器と前記ループフィルタとの間に並列に接続されていることを特徴とする請求項１記載のＰＬＬ回路。
【請求項３】
前記チャージポンプ回路は、
前記基準クロック信号と前記帰還クロック信号との位相差の大きさにかかわらず常に、前記第１のチャージポンプ回路が前記制御信号に応じて出力電流を出力し、
前記基準クロック信号と前記帰還クロック信号との位相差が前記所定の閾値以下である場合に、前記第１のチャージポンプ回路に加え、前記第２のチャージポンプ回路が前記制御信号に応じて出力電流を出力することを特徴とする請求項２記載のＰＬＬ回路。
【請求項４】
前記制御信号は、前記基準クロック信号と前記帰還クロック信号との位相差に応じたパルス長を有する信号であり、
前記制御信号が活性化されているとき、活性化されてから所定の期間までは前記第１のチャージポンプ回路及び前記第２のチャージポンプ回路がともに出力電流を出力し、活性化されてから前記所定の期間が経過した後は前記第１のチャージポンプ回路だけが出力電流を出力することを特徴とする請求項２又は３記載のＰＬＬ回路。
【請求項５】
前記制御信号が入力され、前記制御信号のパルス長が所定の長さを超えないよう制限して前記第２のチャージポンプ回路に出力する信号処理回路を備えることを特徴とする請求項４記載のＰＬＬ回路。
【請求項６】
前記信号処理回路は、ハイパスフィルタであることを特徴とする請求項５記載のＰＬＬ回路。
【請求項７】
前記制御信号に応じて、前記第１のチャージポンプ回路と前記第２のチャージポンプ回路とをともに動作させるか、前記第１のチャージポンプ回路だけを動作させるかを切り替えることを特徴とする請求項２記載のＰＬＬ回路。
【請求項８】
前記基準クロック信号と前記帰還クロック信号との位相差の単位量当たりに対する前記第２のチャージポンプ回路の出力電流量は、当該位相差の単位量当たりに対する前記第１のチャージポンプ回路の出力電流量よりも大きいことを特徴とする請求項１〜７の何れか１項に記載のＰＬＬ回路。
【請求項９】
前記チャージポンプ回路は、
電圧源と基準電位との間に直列に接続され、前記制御信号に基づいて制御される２つのスイッチと、
前記２つのスイッチの相互接続点と基準電位との間に接続された容量とを有し、
前記２つのスイッチの相互接続点が、当該チャージポンプ回路の出力端に接続されていることを特徴とする請求項１記載のＰＬＬ回路。
【請求項１０】
前記チャージポンプ回路は、
前記制御信号に基づいて制御されるスイッチと電流源とが直列に接続された第１の直列回路と、
前記第１の直列回路とは異なる回路であって、前記制御信号に基づいて制御されるスイッチと電流源とが直列に接続された第２の直列回路とを有し、
前記第１の直列回路と第２の直列回路との相互接続点が、当該チャージポンプ回路の出力端に接続されているとともに、
前記第１の直列回路は、前記スイッチが電圧源に接続されているとともに前記電流源が前記出力端に接続され、
前記第２の直列回路は、前記スイッチが基準電位に接続されているとともに前記電流源が前記出力端に接続されていることを特徴とする請求項１記載のＰＬＬ回路。
【請求項１】
基準クロック信号と、出力クロック信号に基づく帰還クロック信号との位相を比較し、位相差に応じた制御信号を出力する位相比較器と、
前記制御信号に応じて出力電流を出力するチャージポンプ回路と、
前記チャージポンプ回路の出力電流により電荷が充電又は放電されるループフィルタと、
前記ループフィルタに蓄積される電荷量に基づく入力電圧に応じた発振周波数で前記出力クロック信号を出力する電圧制御発振器とを備え、
前記チャージポンプ回路は、前記基準クロック信号と前記帰還クロック信号との位相差が所定の閾値より大きい場合には、当該位相差に応じて第１の出力電流を出力し、前記基準クロック信号と前記帰還クロック信号との位相差が前記所定の閾値以下である場合には、当該位相差に応じて前記第１の出力電流よりも大きい第２の出力電流を出力することを特徴とするＰＬＬ回路。
【請求項２】
前記チャージポンプ回路は、第１のチャージポンプ回路と第２のチャージポンプ回路とを有し、
前記第１のチャージポンプ回路と前記第２のチャージポンプ回路とは、前記位相比較器と前記ループフィルタとの間に並列に接続されていることを特徴とする請求項１記載のＰＬＬ回路。
【請求項３】
前記チャージポンプ回路は、
前記基準クロック信号と前記帰還クロック信号との位相差の大きさにかかわらず常に、前記第１のチャージポンプ回路が前記制御信号に応じて出力電流を出力し、
前記基準クロック信号と前記帰還クロック信号との位相差が前記所定の閾値以下である場合に、前記第１のチャージポンプ回路に加え、前記第２のチャージポンプ回路が前記制御信号に応じて出力電流を出力することを特徴とする請求項２記載のＰＬＬ回路。
【請求項４】
前記制御信号は、前記基準クロック信号と前記帰還クロック信号との位相差に応じたパルス長を有する信号であり、
前記制御信号が活性化されているとき、活性化されてから所定の期間までは前記第１のチャージポンプ回路及び前記第２のチャージポンプ回路がともに出力電流を出力し、活性化されてから前記所定の期間が経過した後は前記第１のチャージポンプ回路だけが出力電流を出力することを特徴とする請求項２又は３記載のＰＬＬ回路。
【請求項５】
前記制御信号が入力され、前記制御信号のパルス長が所定の長さを超えないよう制限して前記第２のチャージポンプ回路に出力する信号処理回路を備えることを特徴とする請求項４記載のＰＬＬ回路。
【請求項６】
前記信号処理回路は、ハイパスフィルタであることを特徴とする請求項５記載のＰＬＬ回路。
【請求項７】
前記制御信号に応じて、前記第１のチャージポンプ回路と前記第２のチャージポンプ回路とをともに動作させるか、前記第１のチャージポンプ回路だけを動作させるかを切り替えることを特徴とする請求項２記載のＰＬＬ回路。
【請求項８】
前記基準クロック信号と前記帰還クロック信号との位相差の単位量当たりに対する前記第２のチャージポンプ回路の出力電流量は、当該位相差の単位量当たりに対する前記第１のチャージポンプ回路の出力電流量よりも大きいことを特徴とする請求項１〜７の何れか１項に記載のＰＬＬ回路。
【請求項９】
前記チャージポンプ回路は、
電圧源と基準電位との間に直列に接続され、前記制御信号に基づいて制御される２つのスイッチと、
前記２つのスイッチの相互接続点と基準電位との間に接続された容量とを有し、
前記２つのスイッチの相互接続点が、当該チャージポンプ回路の出力端に接続されていることを特徴とする請求項１記載のＰＬＬ回路。
【請求項１０】
前記チャージポンプ回路は、
前記制御信号に基づいて制御されるスイッチと電流源とが直列に接続された第１の直列回路と、
前記第１の直列回路とは異なる回路であって、前記制御信号に基づいて制御されるスイッチと電流源とが直列に接続された第２の直列回路とを有し、
前記第１の直列回路と第２の直列回路との相互接続点が、当該チャージポンプ回路の出力端に接続されているとともに、
前記第１の直列回路は、前記スイッチが電圧源に接続されているとともに前記電流源が前記出力端に接続され、
前記第２の直列回路は、前記スイッチが基準電位に接続されているとともに前記電流源が前記出力端に接続されていることを特徴とする請求項１記載のＰＬＬ回路。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【公開番号】特開２０１１−２０５５７７（Ｐ２０１１−２０５５７７Ａ）
【公開日】平成２３年１０月１３日（２０１１．１０．１３）
【国際特許分類】
【出願番号】特願２０１０−７３３７５（Ｐ２０１０−７３３７５）
【出願日】平成２２年３月２６日（２０１０．３．２６）
【出願人】（３０８０１４３４１）富士通セミコンダクター株式会社 (2,507)
【Ｆターム（参考）】
【公開日】平成２３年１０月１３日（２０１１．１０．１３）
【国際特許分類】
【出願日】平成２２年３月２６日（２０１０．３．２６）
【出願人】（３０８０１４３４１）富士通セミコンダクター株式会社 (2,507)
【Ｆターム（参考）】
[ Back to top ]