スパッタチャンバ（７０）及びそれが可能にするマルチステッププロセス。チャンバ軸と同軸な四重電磁石矩形アレー（７２）はチャンバ内のＲＦコイル（４６）の裏側にあることが好ましい。異なる磁場分布を生成するために、例えば、ターゲット材料をウエハ（３２）上にスパッタするためにスパッタターゲット（３８）が給電されるスパッタ堆積モードとＲＦコイルがアルゴンスパッタリングプラズマをサポートするスパッタエッチングモードとの間でコイル電流を個別に制御できる。ターゲット材料のＲＦコイルにおいては、コイルにＤＣバイアスをかけることができ、コイルアレーがマグネトロンとしての機能を果たす。このようなプラズマスパッタチャンバ内で行なわれるマルチステッププロセスは、様々な条件下でのターゲットからのバリア材料のスパッタ堆積と、基板のアルゴンスパッタエッチングとを含んでいてもよい。ターゲット電力及びウエハバイアスの減少を伴うフラッシュステップが適用される。 （もっと読む）

本発明は、一般に材料を処理するための方法に関する。より詳細には、本発明は反応性流体、および被覆材料、金属、非金属、層状材料、有機物、ポリマーおよび半導体材料を非限定的に含む付着材料を除去するための反応性流体の使用に関する。本発明は、半導体チップ生産のような商用プロセスに適用することが可能である。

（もっと読む）

【課題】 半導体装置用のバックエンド工程伝送線路構造を提供する。
【解決手段】 半導体装置用の伝送線路構造（３００）を形成する方法は、第１のメタライゼーション層上に層間絶縁膜を形成するステップと、前記層間絶縁膜の一部を除去するステップと、前記層間絶縁膜の一部の除去により生じた一つ以上のボイド（３０８）内に犠牲材を形成するステップとを含む。前記層間絶縁膜上に形成された第２のメタリゼーション層中に信号伝送線路（３０２）が形成され、該信号伝送線路（３０２）は前記犠牲材上に設けられている。前記第２のメタリゼーション層中に含まれる誘電体の一部が除去されて前記犠牲材が露出され、このとき該犠牲材の一部は前記信号伝送線路（３０２）を貫通して形成された複数のアクセスホール（３１０）を介して露出される。前記犠牲材は除去され、それにより前記信号伝送線路（３０２）の下部にエアギャップが形成される。 （もっと読む）

本発明は、半導体構成に関連して電気的接続を形成する方法を含む。その上に導電線路を有し、導電線路に隣接して少なくとも２つの拡散領域を有する半導体基板が設けられる。パターン化されるエッチ・ストップが拡散領域の上に形成される。パターン化されるエッチ・ストップは、開口を貫通して延びる１対の開口を有し、開口は導電線路の軸に実質的に平行に一列に並んでいる。絶縁材料がエッチ・ストップ上に形成される。絶縁材料は、絶縁材料内にトレンチを形成し且つ開口をエッチ・ストップから拡散領域まで延ばすために、エッチングに対して露出される。トレンチの少なくとも一部分は開口の直上にあり、線路の軸に沿って延びる。導電材料が開口内とトレンチ内に形成される。
（もっと読む）

本発明は、感光性材料の層が直接にパターン化される方法を提供する。その後、感光性材料は、少なくとも部分的に分解され、層内にボイドまたは空隙を残し、低減された抵抗キャパシタンス遅延特性を有する低誘電率の層を提供する。
（もっと読む）

低κ誘電性フィルムとしてシロキサンエポキシポリマーを用いる半導体デバイスを開示する。前記デバイスは、半導体基板、１種以上の金属層又は構造及び１種以上の誘電性フィルムを含み、そこでデバイス中の少なくとも１種の誘電性フィルムがシロキサンエポキシポリマーである。シロキサンエポキシポリマーの使用は有利である。理由の一つは、ポリマーがよく金属に接着し、１．８という低い誘電定数を有するためである。従って、開示した半導体デバイスは、従来の誘電体材料を用いて製造したデバイスよりもはるかに良好な性能を提供する。更に、シロキサンエポキシポリマー誘電体は低温で十分に硬化可能であり、低い漏洩電流を示し、４００℃を超える温度で安定した状態を保つ。そのことが前記誘電体の半導体産業での使用を特に魅力的にする。
（もっと読む）

ｉＰＶＤシステム（２００）は、真空チャンバー（３０）内で突出部（１４）を最小化または除去しながら、フィールド（１０）と底部（１５）被覆と比較して側壁（１６）被覆性を向上させる処理を用いて、障壁層材料（９１２）のような均一な材料を半導体基板（２１）上の高いアスペクト比のナノサイズの開口部（１１）に蒸着するために調整される。そのｉＰＶＤシステム（２００）は、そのターゲットから材料をスパッタするために、低いターゲットパワーと５０ｍＴより高い圧力で動作される。ＲＦエネルギーは、高密度プラズマを生成するそのチャンバーに連結される。小さなＲＦバイアス（数ボルト未満）は、特に、底部における被覆性を高めることを助けるために印加されることができる。
（もっと読む）

下にあるバリア層に対する多孔性低誘電率膜の接着は、その上にある多孔性低誘電率膜より炭素含量が低く、シリコン酸化物が豊富な中間層を形成することにより向上する。この接着層は、多数の手法のうち一つを単独で又は組み合わせて利用して形成されてもよい。一つのアプローチでは、接着層は、低誘電率材料の堆積直前にＯ_２／ＣＯ_２／などの濃酸化ガスを導入してＳｉ前駆体を酸化することにより形成することができる。別のアプローチでは、α−テルピネン、シメン及びその他の酸素非含有有機物などの熱的に不安定な化学物質が、低誘電率膜の堆積前に除去される。また別のアプローチでは、ハードウェア又はシリコン非含有成分を導入する方式などの処理パラメータが変更されて、低誘電率膜の堆積の前に酸化物界面の形成を可能とすることもできる。さらに別のアプローチでは、吸収量、エネルギー又は熱アニール処理の使用などの電子ビーム処理のパラメータが制御され、バリアと低誘電率膜との間の界面で炭素種を除去することもできる。さらなるアプローチでは、低誘電率堆積の前に前処理プラズマが導入されバリア界面の加熱を増進することにより、低誘電率堆積ガスが導入され、低誘電率膜が堆積される時、薄い酸化物界面を形成することもできる。 （もっと読む）

本発明に従った実施形態は、化学気相堆積された低誘電率材料の多段階硬化プロセスに関する。特定の実施形態では、電子ビーム放射および熱暴露ステップの組合せが、膜に組み込まれているポロゲンの選択的脱ガス化をコントロールするために採用されてもよく、ナノ細孔の形成をもたらす。一具体的な実施形態によると、シリコン含有成分と、不安定基を特徴付ける非シリコン含有成分との反応に起因する低誘電率層は、電子ビーム形態の放射印加が続く熱エネルギーの初期印加によって硬化されてもよい。 （もっと読む）

【課題】 導電性のパターンを配置することができない領域があっても、ＣＭＰ後の表面の平坦度を高めることが可能な多層配線構造を提供する。
【解決手段】 支持基板（２０）の表面に、第１の領域（１０）、該第１の領域を取り囲む環状の第２の領域（１１）、及び該第２の領域を取り囲む第３の領域（１２）が画定されている。支持基板の上に第１の配線層（Ｍ８Ｌ）が配置されている。第１の配線層の第３の領域内に配線が形成され、第２の領域内にダミーパターンが形成され、第１の領域内には導電パターンが形成されていない。第１の配線層の上であって、かつ第１の領域内に機能素子（１）が配置されている。 （もっと読む）

【課題】 カーボンナノチューブを用いて集積回路の導電性パスを形成することによって、好結果のデバイスを設計する。
【解決手段】 集積回路の導電体パスが、銅であることが好ましい導電性金属に埋設された複数の画一的なカーボンナノチューブを用いて形成される。導電体パスは、導電体層の間に延びるビアを含むことが好ましい。複合材ビアは、導電体上のビアが作られる位置に金属触媒パッドを形成するステップと、誘電体層を堆積しエッチングして空洞部を形成するステップと、空洞部内の触媒の上に実質的に平行なカーボンナノチューブを成長させるステップと、残された空洞部内の空隙を銅で埋めるステップによって形成されることが好ましい。次に、ビア・ホールの上に導電体層が形成される。 （もっと読む）

下層配線（１０１）と不図示の上層配線とを接続するためのビア孔（１０２）を絶縁膜（１０３）にエッチングストッパー膜（１０４）及びハードマスク（１０５）を用いて形成した後、本発明の１ステップの低パワー・バイアス・スパッタ法によりビア孔（１０２）の内壁を覆うように絶縁膜（１０３）上にＴａからなる下地膜（１０６）を形成する。ここで、ビア孔（１０２）の内壁面から絶縁膜（１０３）上にわたって薄く均一な膜厚の下地膜（１０６）が得られる。このように、比較的簡素な工程により、配線形成上の不都合を生ぜしめることなく、開口の内壁面、即ち側壁面から底面にかけて薄く均一に下地膜を成膜することを可能とし、信頼性の高い極微細な配線構造を実現する。

（もっと読む）

【課題】
【解決手段】基板処理のシステムおよび方法には、プラズマ室に基板を装填しプラズマ室の圧力を所定の圧力設定値に設定することが含まれる。プラズマ領域を構成するいくつかの内面が約２００℃以上の処理温度に加熱される。プラズマを形成するために処理ガスがプラズマ領域に注入され、基板が処理される。 （もっと読む）

本発明では、水素またはＨ_２Ｏの拡散を防止することで強誘電体キャパシタの劣化を防止し、高品質の強誘電体キャパシタを有する半導体装置を提供することを課題とする。そのため、本発明では、基板上に形成された強誘電体キャパシタと、前記強誘電体キャパシタ上に形成された配線構造とを有する半導体装置であって、前
記配線構造は、層間絶縁層と当該層間絶縁層中に形成されたＣｕ配線部を含み、前記層間絶縁層に面するように、水素拡散防止層を含むエッチングストッパー層が形成されていることを特徴とする半導体装置を用いた。
（もっと読む）

【課題】 高温で保持されても動作不良を起こさない、信頼性の高い多層配線構造を実現する。
【解決手段】 第１配線１０２Ａと第２配線１１１とは、層間絶縁膜（ＳｉＯ₂ 膜１０４及びＦＳＧ膜１０５）中に形成されたビア１１０Ａを介して接続されている。第２配線１１１におけるビア１１０Ａの接続部分の近傍にダミービア１１０Ｂが接続されている。ダミービア１１０Ｂは、実使用時において閉回路の一部分とはならない。 （もっと読む）

半導体装置を構成する絶縁膜として有効な多孔質絶縁膜の作製方法、該絶縁膜の上下界面に接する半導体材料と高い密着性を有する多孔質絶縁膜の作製方法を提供。
少なくとも一つ以上の、分子中に環状シリカ骨格を有し且つ該環状シリカ骨格に少なくとも一つ以上の不飽和炭化水素基が結合されている有機シリカ化合物の分子蒸気、を含む気体をプラズマ中に導入し、半導体基板上に多孔質絶縁膜の成長を行う。 （もっと読む）

ウエハ上の導電性表面を処理するシステム（１００）は、前記ウエハの前記正面上に実質的に平面化される導電層を形成するように構成された電気化学機械処理（ＥＣＭＰＲ）モジュール（１０６）と、前記ウエハのエッジ領域から導電物質を除去するように構成された、前記ＥＣＭＰＲモジュール内のチェンバーと、前記ＥＣＭＰＲモジュールから前記ウエハを受取り、平面化された前記導電層を研摩して前記金属の相互接続構造を形成するように構成されたＣＭＰモジュールと、前記ＥＣＭＰＲモジュールから前記ＣＭＰモジュールへ前記ウエハを移送するように構成されたロボット（１１１）とを備える。
発明の１つの側面では、ＥＣＭＰＲモジュールは前記ウエハの前記正面上に物質を成膜させる。ＥＣＭＰＲモジュールは、前記ウエハの前記正面から前記導電層の少なくとも一部を除去する。本発明の利点は、成膜された金属の制御性を改善して素子の信頼性及び生産性を改善することを含む。
（もっと読む）

一形態によれば、半導体ダイに位置するシリサイド層(214)上にコンタクトを形成する方法は、コンタクトホール(208)の各側壁(206、207)、及び、コンタクトホール(208)の底部に位置する自然酸化物層(210)に、バリア層(202)を堆積するステップを含み、各側壁(206、207)は、絶縁層(204)のコンタクトホールによって形成される。コンタクトホール(208)の各側壁(206、207)、及び、酸化物層(210)にバリア層(202)を堆積する(150)ステップにおいて、バリア層(202)の厚さを、コンタクトホール(208)の上部が、コンタクトホール(208)の底部よりも厚くなるよう最適化してもよい。この形態によれば、バリア層(202)の一部分(219)及びコンタクトホール(208)の底部に位置する酸化物層(210)を除去し、シリサイド層(214)を露出させるステップを含む方法も提供される。
（もっと読む）

【課題】 低静電容量配線のための調節可能な自己整合型エアーギャップ誘電体を形成すること。
【解決手段】 調節可能で自己整合型の低静電容量集積回路のエアーギャップ構造は、相互接続層上で第二相互接続部に隣接する第一相互接続部と、該第一相互接続部及び該第二相互接続部の隣接する側部に沿って形成されたスペーサと、該第一相互接続部と該第二相互接続部との間に形成されたエアーギャップとを含む。エアーギャップは、第一相互接続部及び第二相互接続部の少なくとも一方の上面より上方で、かつ、該第一相互接続部及び該第二相互接続部の少なくとも一方の下面より下方に延び、スペーサ間の距離が該エアーギャップの幅を定める。エアーギャップは、第一相互接続部及び第二相互接続部の隣接する側部に自己整合する。 （もっと読む）

高アスペクト比ビア内に連続シード層を形成する方法とそれに関連付けられる構造体を記載する。この方法は、基板内に凹部（１０４）を形成する段階と、凹部内に非連続金属層を形成する段階と、凹部内の非連続金属層（１１２）と、少なくとも１つの非堆積領域（１０９）を活性化させる段階と、凹部内の非連続金属層及び少なくとも１つの非堆積領域上にシード層（１１６）を無電解メッキする段階と、実質的にボイドがなく、金属が充填された凹部を形成するようシード層上に金属充填層を形成する段階を含む。
（もっと読む）