【課題】高速、かつ高品質な受信動作が実現可能な、トランスインピーダンスアンプを含んだ光通信モジュールを提供する。
【解決手段】トランスインピーダンスアンプＴＩＡにおいて、単相電流信号を入力として単相電圧信号に変換するプリアンプＰＲＡＭＰと、プリアンプＰＲＡＭＰの出力の単相電圧信号の中心電位を検出する閾値検出回路ＡＴＣと、プリアンプＰＲＡＭＰの出力の単相電圧信号を差動化するとともに増幅するポストアンプＰＳＡＭＰと、プリアンプＰＲＡＭＰに電源を供給する電源回路ＰＳＰＹとを有する。特に、電源回路ＰＳＰＹは、プリアンプＰＲＡＭＰの入力電圧信号または出力電圧信号でプリアンプＰＲＡＭＰの電源端子に流れる変化電流とその変化電流と逆相の変化電流とを出力する。これにより、電源電流変化量を相殺する。 （もっと読む）

【課題】光ディスクの高倍速化により高い周波数応答特性が必要な場合においても、ＲＦ信号成分の信号振幅を低下させない受光増幅回路を提供することを目的とする。
【解決手段】入力された光電流を電圧に変換するとともに、変換した電圧のうち第１カットオフ周波数より低い周波数に対応する電圧のみを出力する電流電圧変換アンプ１０２と、電流電圧変換アンプ１０２の後段に接続され、電流電圧変換アンプ１０２から出力された電圧のうち第２カットオフ周波数より低い周波数に対応する電圧のみを出力するＣＲローパスフィルタ回路１０３と、ＣＲローパスフィルタ回路１０３の後段に接続され、ＣＲローパスフィルタ回路１０３から出力された電圧を増幅する電圧増幅アンプ１０４と、少なくとも電圧増幅アンプ１０４と接続され、電圧増幅アンプ１０４から出力された電圧を加算増幅するＲＦ増幅加算アンプ１０５と、を備える。 （もっと読む）

【課題】電力増幅器（パワーアンプ）を使用した真空管アンプにおいても、スピーカの周波数特性の影響を受ける装置を提供すること。
【解決手段】真空管アンプ２０からの出力電圧のレベルをレベル調整部３０で調整しこれを電力増幅部４０に入力する。電力増幅部４０の正相電圧増幅器４１によって、スピーカ５０に電流が供給されスピーカ５０を駆動する。このスピーカ５０の駆動電流は電流検出部６０で検出され、この検出電流に応じた電圧が差動増幅器１０の反転端子に入力されるようにして負帰還ループが形成されているので、半導体素子で製造した電力増幅部４０を備えた構成としても、真空管アンプ２０のようにスピーカ５０の周波数特性の影響を受けることになる。 （もっと読む）

【課題】全差動オペアンプが有するオフセット電圧や抵抗器の抵抗値の相対ばらつきに起因する出力オフセット電圧のキャンセルを可能とする。
【解決手段】出力オフセット電圧キャンセル回路９０１は、回路起動時から全差動オペアンプ１の出力オフセット電圧の極性に応じて、出力オフセット電圧を零に漸近せしめるべく電圧を全差動オペアンプ１の入力段に印加可能に構成され、コントロールロジック回路１１３は、回路起動時から全差動オペアンプ１の出力オフセット電圧が零となるまでの出力オフセット電圧キャンセル期間、スイッチ回路１１５に、第１のフィードバック用抵抗器２３を全差動オペアンプ１の反転入力端子と正出力端子との間に、第２のフィードバック用抵抗器２４を全差動オペアンプ１の非反転入力端子と負出力端子との間に、それぞれ接続せしめるようになっている。 （もっと読む）

【課題】位相余裕を減らすことなく電源立ち上げ時における出力電圧の立ち上がりを速くする。
【解決手段】電源電圧が立ち上がると、入力電圧ＶinpがＶinmよりも高くなるので、トランジスタ９がオン、トランジスタ１０がオフとなり、差動対１１に供給される動作電流は全てトランジスタ９に流れる。電流検出回路６２に電流が流れないので、トランジスタ７３がオフし、第２の定電流回路６９が出力する増分動作電流Ｉ２は、ダイオード７２を通して差動対１１に流れ込む。トランジスタ９に流れる電流は定常動作電流Ｉ１＋増分動作電流Ｉ２となり、位相補償コンデンサ８の充電電流が増えて出力電圧Ｖｏの立ち上がりが速くなる。 （もっと読む）

【課題】高い処理速度を必要とせず且つ簡単な回路構成にすることができると共に、自身の回路にダメージを与えることなくスピーカーのショート判定を行うことができる。
【解決手段】スピーカー１２と接続されて用いられるデジタルアンプ１１であって、アナログ音声信号をパルス信号に変調する比較回路２３と、変調した音声信号を増幅する増幅回路２５と、増幅した音声信号を、アナログ信号に復調しつつ、その高周波成分を減衰するローパスフィルター２６と、起動時にテスト信号を入力するミュート切替部２９と、テスト信号をローパスフィルターに通した後の残留キャリアレベルを検出するレベル検出部２７と、検出したテスト信号の残留キャリアレベルに基づいて、スピーカーがショートしているか否かを判定する制御部３１と、を備えた。 （もっと読む）

【課題】オフセット電圧の変動を低減した差動増幅回路及びコンパレータを提供する。
【解決手段】実施形態によれば、差動回路と、出力回路と、クリップ回路と、を備えたことを特徴とする差動増幅回路が提供される。前記差動回路は、一対の入力信号の電位差に応じた一対の差動電流を生成する。前記出力回路は、前記一対の差動電流を受けて、電流差に応じた出力電圧を生成する。前記クリップ回路は、前記出力電圧に応じてオンし、前記出力電圧をしきい値電圧を含みローレベルまたは前記ローレベルよりも高いハイレベルに変換できる範囲に抑制するクリップ素子を有する。 （もっと読む）

【課題】
出力の線形性を改善した電力増幅器、及び、電子装置を提供する。
【解決手段】
電力増幅器は、所望波が差動入力される一対の第１増幅部と、前記第１増幅部の出力側に接続される一対の第２増幅部と、前記第２増幅部の出力側に接続されるトランスと、電源から前記第１増幅部に電力を供給するとともに、前記トランスを介して前記第２増幅部に電力を供給する電力供給線と、前記第１増幅部と前記第２増幅部との間に接続され、前記所望波を前記第２増幅部に通過させるとともに、前記所望波の二次歪み成分を遮断する遮断回路とを含む。 （もっと読む）

【課題】効果的に雑音レベルを低減した半導体集積回路を提供する。
【解決手段】差動入力トランジスタであるＰチャネル型ＭＯＳトランジスタＭ１，Ｍ２は、雑音レベルを低減するために薄いゲート酸化膜を有している。これらのＰチャネル型ＭＯＳトランジスタＭ１，Ｍ２を過電圧から保護する保護回路は、Ｐチャネル型ＭＯＳトランジスタＭ３，Ｍ４を含んで構成されている。Ｐチャネル型ＭＯＳトランジスタＭ３はＰチャネル型ＭＯＳトランジスタＭ１を過電圧から保護する第１の保護トランジスタであり、Ｐチャネル型ＭＯＳトランジスタＭ１のドレイン側に直列に接続されている。Ｐチャネル型ＭＯＳトランジスタＭ４は、Ｐチャネル型ＭＯＳトランジスタＭ２を過電圧から保護する第２の保護トランジスタであり、Ｐチャネル型ＭＯＳトランジスタＭ２のドレイン側に直列に接続されている。 （もっと読む）

【課題】消費電力の少ない基準電圧を発生する回路を、従来並みのサイズで提供することを目的とする。
【解決手段】
半導体接合に異なる電流密度の電流を流したときの差電圧に比例する電圧と、半導体接合に生ずる順方向電圧に比例する電圧とを加算して出力電圧とするバンドギャップリファレンス回路において、
前記差電圧が印加される第一のトンネル電流素子と、
第二のトンネル電流素子もしくは第二の複数のトンネル電流素子を直列接続した回路と、
前記第一のトンネル電流素子に流れる電流に比例した電流を前記第二のトンネル電流素子に流す手段によって、
上記「差電圧に比例する電圧」を発生させることを特徴とする。 （もっと読む）

【課題】レールツーレールＤＭＯＳ増幅器の出力ステージにバイアスをかけるための方法及び装置を提供する。
【解決手段】本願発明は、増幅器であって、入力信号を受け取るための入力ステージと、前記入力ステージに連結されると共に、前記入力信号に応答して出力ドライバステージに対して駆動信号を提供する高利得ステージと、前記出力ドライバステージに連結された出力端子とを具備することを特徴とする。前記出力ドライバステージは、前記高利得ステージから第１の駆動信号“ｐｄｒｉｖｅ”を受け取る第１の端子、第１の電圧降下を通じてＶＤＤに連結された第２の端子、及び、前記増幅器の前記出力端子に連結された第３の端子を有する高電位側ドライバ回路を備える。 （もっと読む）

【課題】利得可変回路の出力振幅の温度依存性を低減する。
【解決手段】自動利得調整回路は、利得可変回路３の出力信号のピーク電圧を検出するピーク検出回路１０と、利得可変回路３の出力信号の平均値電圧を検出すると共に、平均値電圧に利得可変回路３の所望の出力振幅の１／２の電圧を加える平均値検出・出力振幅設定回路１１と、ピーク検出回路１０の出力電圧と平均値検出・出力振幅設定回路１１の出力電圧との差分を増幅して、増幅結果を利得制御信号として利得可変回路３の利得を制御する高利得アンプ１２とを備える。ピーク検出回路１０の入力端子から出力端子までの経路に挿入されるトランジスタのベース−エミッタ接合の数と、平均値検出・出力振幅設定回路１１の入力端子から出力端子までの経路に挿入されるトランジスタのベース−エミッタ接合の数とは同一である。 （もっと読む）

【課題】完全差動型オペアンプの動作の安定度を向上し、高速動作を可能にする。
【解決手段】差動増幅部は、第１ステージの第１の差動増幅回路と、第２ステージの第２の差動増幅回路２から構成される。位相補償回路５は、第２の差動増幅回路２の差動入力端子と差動出力端子との間に接続されている。第１のＣＭＦＢ回路３は、第１ステージの差動増幅回路１の差動出力電圧ＶＰ，ＶＮの第１の同相電圧ＶＣ１が第１の基準電圧になるように、第１の差動増幅回路１をフィードバック制御する。第２のＣＭＦＢ回路４は、第２の差動増幅回路２の差動出力電圧ＶＯＵＴＰ，ＶＯＵＴＮの第２の同相電圧ＶＣ２が第２の基準電圧になるように、第２の差動増幅回路２をフィードバック制御する。 （もっと読む）

【課題】同相入力電流成分に対する耐性を大きくする。
【解決手段】差動トランスインピーダンス増幅器は、入力信号合成回路１２で得られた、入力端子ＩＴ，ＩＣのそれぞれの信号を合成した同相入力電圧と、出力信号合成回路１５で得られた、出力端子ＯＴ，ＯＣのそれぞれの信号を合成した参照電圧との差電圧に応じた制御信号を制御用増幅器１３で生成し、可変電流源ＩＳ１，ＩＳ２で、この制御信号に応じた量の電流を入力電流信号から引き抜く。入力信号合成回路１２は、抵抗Ｒ３１〜Ｒ３３と、容量Ｃ３１とから構成される。出力信号合成回路１５は、抵抗Ｒ４１〜Ｒ４３と、容量Ｃ４１とから構成される。 （もっと読む）

【課題】高周波増幅器の消費電流の増加を伴うことなく、良好なＮＦを得ることのできる受信機を提供する。
【解決手段】負荷抵抗としての抵抗Ｒ１とこれに直列に接続されたＭＯＳトランジスタＭ１からなるシングル増幅回路１と、ＭＯＳトランジスタＭ２およびＭ３からなる差動対を有する差動増幅回路２とから高周波増幅器１０を構成する。ＭＯＳトランジスタＭ１のゲートに増幅対象の信号を入力し、シングル増幅回路１の出力をＤＣバイアスカット用のキャパシタＣ１を介して差動増幅回路２の差動対の一方のＭＯＳトランジスタＭ２のゲートに入力し、他方のＭＯＳトランジスタＭ３は無入力とする。ＭＯＳトランジスタＭ２およびＭ３からなる差動対の出力信号を、高周波増幅器１０の出力信号として出力する。高周波増幅器１０のＮＦが改善されるため受信機１００のＮＦが改善されることになる。 （もっと読む）

【課題】加工コストを増大させず、適応型バイアシング出力段を用いた高スイング演算増幅器を提供する。
【解決手段】出力段１２３は、ＶＤＤＡノードと出力ノードとの間のプルアップ電流経路内において直列に結合された２つのトランジスタ（スイッチングトランジスタＴ３及びバイアシングトランジスタＴ４）を含み、前記出力ノードと接地ノードとの間のプルダウン電流経路内において直列に結合された２つのトランジスタ（スイッチングトランジスタＴ１及びバイアシングトランジスタＴ２）も含む。前記バイアシングトランジスタＴ４，Ｔ２を提供することは、前記トランジスタＴ３，Ｔ４において低下される最大電圧を低減させ、それによって前記トランジスタＴ１〜Ｔ４がＶＤＤＡよりも低い破壊電圧を有するのを可能にする。 （もっと読む）

【課題】シングルエンド−差動変換器を備えた半導体装置において、理想的な出力差動電流特性が得られる周波数の上限を向上させる。
【解決手段】入力電圧Ｖinを、パッケージ３の外部電極ＰＩＮ１に入力し、外部電極ＰＩＮ１、ボンディングワイヤＷｉｒｅ１、チップ２の入力端子ＰＡＤ１、シングルエンド−差動変換器１の入力端子Ｔin１を介してゲート接地のＭＯＳトランジスタＭ１のソースに伝達する。また、外部電極ＰＩＮ１、ボンディングワイヤＷｉｒｅ２、チップ２の入力端子ＰＡＤ２、シングルエンド−差動変換器１の入力端子Ｔin２を介してソース接地のＭＯＳトランジスタＭ２のゲートに伝達する。 （もっと読む）

【課題】電力消費量を低下させ、回路面積を縮小した線形性がより高いＬＮＡを提供する。
【解決手段】差動増幅器３００の一腕は第１トランジスタ３１０及び第２トランジスタは３２０、第１のカスケード対として結合され、第３トランジスタ３３０及び第４トランジスタ３４０は、第２のカスケード対として結合される。第３トランジスタ３３０は、第２トランジスタ３２０のソースに結合したゲートを有し、第４トランジスタ３４０は、第２トランジスタ３２０のドレインに結合したドレインを有する。第３トランジスタ３３０は、第１トランジスタ３１０によって生成される３次歪み成分を除去するのに用いられる歪み成分を生成する。誘導子３５０は、第１トランジスタ３１０に対してソースディジェネレーションを提供し、歪み除去を向上させる。第２トランジスタ３２０及び第３のトランジスタ３３０の大きさは、利得損失を低減させるために選択される。 （もっと読む）

【課題】消費電力が低減された半導体装置を提供することである。
【解決手段】入力電位および基準電位が入力される差動増幅器、利得段および出力電位が出力される出力段を有する半導体装置において、該出力段にオフ状態でのリーク電流が低いトランジスタを配置することで、該利得段から供給される電位が一定に保持される半導体装置である。また、オフ状態でのリーク電流が低いトランジスタとしては、酸化物半導体層を有し、且つ酸化物半導体層にチャネル形成領域を有するトランジスタを用いることである。 （もっと読む）

【課題】簡易な構成で歪を抑制しつつ消費電流を低減する。
【解決手段】増幅回路１００は、正入力端子Ｔ１と負入力端子Ｔ２とに供給される電圧の差分を増幅し差分電圧Ｖａを出力する差動増幅部１０と、入力信号Ｖｉｎの電圧を検出し検出電圧Ｖｂを出力する入力電圧検出部２０と、正電源電圧＋Ｖｃｃが供給される正電源端子Ｔ６と出力端子Ｔｏｕｔとの間に設けられ、出力端子Ｔｏｕｔから電流を吐き出すＰＭＯＳ３１と、負電源電圧−Ｖｃｃが供給される負電源端子Ｔ７と出力端子Ｔｏｕｔとの間に設けられ、出力端子Ｔｏｕｔから電流を吸い込むＮＭＯＳ３２とを有する出力部３０とを備える。 （もっと読む）