サイド・ゲート及びトップ・ゲート読み出しトランジスタを有するデュアル・ポート型ゲインセル
【課題】 既存の相補型金属酸化膜半導体(CMOS)技術と両立性のある、高密度高性能のダイナミック・ランダム・アクセス・メモリ(DRAM)セルを提供すること。
【解決手段】 シリコン・オン・インシュレータ(SOI)CMOS技術を用いて、DRAMメモリセル及び高密度(20スクエア又は18スクエア)のレイアウトを製造するためのプロセス・シーケンスが製造される。具体的には、本発明は、既存のSOI CMOS技術と両立性のある高密度高性能のSRAMセルの代替物を提供する。種々のゲインセル・レイアウトが、当技術分野において知られている。本発明は、SOI CMOSを用いて製造される高密度レイアウトを提供することによって、最新技術に改良を加えるものである。大まかに言うと、メモリセルは、それぞれゲート、ソース及びドレインが設けられた第1のトランジスタと、それぞれ第1のゲート、第2のゲート、ソース及びドレインを有する第2のトランジスタと、第1の端子を有するキャパシタとを含み、キャパシタの第1の端子及び第2のトランジスタの第2のゲートが単一のエンティティを構成する。
【解決手段】 シリコン・オン・インシュレータ(SOI)CMOS技術を用いて、DRAMメモリセル及び高密度(20スクエア又は18スクエア)のレイアウトを製造するためのプロセス・シーケンスが製造される。具体的には、本発明は、既存のSOI CMOS技術と両立性のある高密度高性能のSRAMセルの代替物を提供する。種々のゲインセル・レイアウトが、当技術分野において知られている。本発明は、SOI CMOSを用いて製造される高密度レイアウトを提供することによって、最新技術に改良を加えるものである。大まかに言うと、メモリセルは、それぞれゲート、ソース及びドレインが設けられた第1のトランジスタと、それぞれ第1のゲート、第2のゲート、ソース及びドレインを有する第2のトランジスタと、第1の端子を有するキャパシタとを含み、キャパシタの第1の端子及び第2のトランジスタの第2のゲートが単一のエンティティを構成する。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体メモリセル及びこれを製造する方法に関する。より具体的には、本発明は、既存の相補型金属酸化膜半導体(CMOS)技術と両立性のある、高密度高性能のダイナミック・ランダム・アクセス・メモリ(dynamic random access memory、DRAM)セルに関する。
【背景技術】
【0002】
マイクロプロセッサ性能の現在の進歩は、DRAMの性能を凌いでいた。こうした速度の相違のため、最新アプリケーションのメモリ帯域幅の要件を満たすために、マイクロプロセッサ・チップ上にさらに大容量のキャッシュ・メモリを提供することが、一層重要になっている。プロセスの統合が比較的容易であるため、従来、スタティック・ランダム・アクセス・メモリ(static random access memory、SRAM)が、プロセッサ・チップ上でキャッシュ・メモリのために用いられてきた。しかしながら、より大容量のオンチップ・メモリに対する必要性のため、SRAMセルのサイズが、SRAMセルの使用をあまり魅力のないものにした。SRAMメモリがますます大きい割合のチップ領域を占めるので、SRAMメモリが、チップのサイズ、チップごとの歩留まり及びコストの主要な決定要因になっている。したがって、高密度及び低コストであるため、オンチップ・キャッシュ・メモリのためにダイナミック・ランダム・アクセス・メモリ(DRAM)を用いることへの関心が高まっている。しかしながら、高性能で低閾値電圧(Vt)の論理デバイス、及び、低い漏れのDRAMアレイ・デバイスの競合する必要性のために、DRAMとCMOS論理の統合には、プロセスの複雑さの増大が伴う。これに加えて、DRAMセルは、大容量のストレージ・キャパシタを必要とし、これは、標準的なCMOS論理プロセスによっては提供されない。さらに、特定のアプリケーションについて、CMOS論理プロセスにおいてこれらの大容量のDRAMストレージ・キャパシタを提供するコストは、法外に高いものになる可能性がある。最小のフィーチャ(feature)・サイズが世代から世代へと縮小されるに従って、DRAMセルのために高いストレージ容量を達成することが、ますます困難かつ高価になっている。
【発明の開示】
【発明が解決しようとする課題】
【0003】
上記を鑑みて、半導体業界において、高性能論理と統合されたSRAMキャッシュのための、高密度で費用対効果の高い代替物を提供する必要性がある。
【課題を解決するための手段】
【0004】
本発明は、DRAMメモリセルと、半導体オン・インシュレータ(SOI)CMOS技術を用いて製造される高密度(20スクエア又は18スクエア)のレイアウトを製造するためのプロセス・シーケンスとを提供する。具体的には、本発明は、既存のSOI CMOS技術と両立性のある、高密度高性能のDRAMセルの代替物を提供する。種々のゲインセル・レイアウトが、当技術分野において知られている。本発明は、SOI CMOSを用いて製造される高密度レイアウトを提供することによって、最新技術に改良を加えるものである。
【0005】
大まかに言うと、本発明は、それぞれゲート、ソース及びドレインを有する第1のトランジスタと、それぞれ第1のゲート、第2のゲート、ソース及びドレインを有する第2のトランジスタと、第1の端子を有するキャパシタとを含むメモリセルを提供するものであり、キャパシタの第1の端子及び第2のトランジスタの第2のゲートが、単一のエンティティを構成する。
【0006】
本発明の第1の実施形態において、高密度(20スクエア)のシングル・ポート型メモリセル・レイアウトが提供される。本発明の第2の実施形態においては、高密度(18スクエア)のデュアル・ポート型メモリセル・レイアウトが提供される。
【0007】
全てのゲインセルと同様に、ストレージ・キャパシタ要件が、従来のDRAMセルと比べて大きく緩和される。本発明の第1の実施形態においては、読み出し金属酸化膜半導体電界効果トランジスタ(MOSFET)が、上面にある読み出しワード線ゲートと、ストレージ・キャパシタのノードであるサイド・ゲートとを有する、二重ゲート型のものである、シングル・ポート型セル・レイアウトが提供される。ストレージ・キャパシタによるサイド・ゲーティングが、読み出しMOSFETの閾値電圧(Vt)を調整する。
【0008】
「1」が格納されるとき、読み出しトランジスタのVtは低い。「0」が格納されるとき、読み出しトランジスタのVtは高い。読み出しワード線(RWL)の電圧が上げられたとき、読み出しMOSFETの抵抗によって、「1」が「0」と区別される。したがって、セルとビット線の間の電荷の移動を必要としないので、低電圧の感知が可能である。第1の実施形態の本発明のセルは、3つのアドレス線、すなわち書き込みワード線(WWL)、読み出しワード線(RWL)及びビット線(BL)を用いる。第1の実施形態の本発明の構造体は、読み出し操作及び書き込み操作の両方についてビット線を共有することを可能にする。このことは、4つのアドレス線、すなわちWWL、RWL、書き込みビット線(WBL)及び読み出しビット線(RBL)を必要とする従来のゲインセルを上回る進歩を示す。
【0009】
具体的に、かつ、大まかに言うと、本発明の第1の実施形態のメモリセルは、それぞれメモリ・アレイの書き込みワード線、第1ノード及びメモリ・アレイのビット線に結合された、ゲート、ソース及びドレインを有する第1のトランジスタと、それぞれ読み出しワード線、第1ノード、電圧源及びビット線に結合された、第1のゲート、第2のゲート、ソース及びドレインを有する第2のトランジスタと、第1のノードに接続された第1の端子及び電圧源に接続された第2の端子を有するキャパシタとを含み、キャパシタの第1の端子及び第2のトランジスタの第2のゲートが、単一のエンティティを構成する。
【0010】
本発明の第2の実施形態において、読み出しMOSFETもまた、上面の読み出しワード線ゲートと、ストレージ・キャパシタの実際のノード導体であり、かつ、該読み出しMOSFETに直接結合されているサイド・ゲートとを有する、二重ゲート型のものであるセル・レイアウトが提供される。この実施形態におけるストレージ・キャパシタによるサイド・ゲーティングもまた、読み出しMOSFETの閾値電圧(Vt)を調整する。
【0011】
「1」が格納されるとき、読み出しトランジスタのVtは低い。「0」が格納されるとき、読み出しトランジスタのVtは高い。読み出しワード線(RWL)の電圧が上げられたとき、読み出しMOSFETの抵抗によって、「1」が「0」と区別される。したがって、セルとビット線の間の電荷の移動を必要としないので、低電圧の感知が可能である。第2の実施形態における本発明のセルは、デュアル・ポート型設計であり、セルからデータを同時に書き込み、読み出しすることが可能である。本発明の第2の実施形態のセルが、シングル・ポート型ゲインセルのみを用いる本発明の第1の実施形態において説明されたセルと区別されることが認められる。
【0012】
具体的には、大まかに言うと、本発明の第2の実施形態のメモリセルは、それぞれメモリ・アレイの書き込みワード線、第1ノード及びメモリ・アレイの書き込みビット線に結合された、ゲート、ソース及びドレインを有する第1のトランジスタと、それぞれ読み出しワード線、第1ノード、電圧源及び読み出しビット線に結合された、第1のゲート、第2のゲート、ソース及びドレインを有する第2のトランジスタと、第1ノードに接続された第1の端子及び電圧源に接続された第2の端子を有するキャパシタとを含み、ここで、キャパシタの第1の端子及び第2のトランジスタの第2のゲートが、単一のエンティティを構成する。
【0013】
本発明によると、上記の実施形態のいずれかにおいて、第2のトランジスタは、第1の表面と第2の表面とを含み、ここで、第2のトランジスタの第1の表面は、水平方向に配向され、第2のトランジスタの第2の表面は、垂直方向に配向される。さらに、本発明によると、第1の表面は、第2の表面の近位端に隣接する近位端を含み、第1の表面の遠位端は、第2の表面の遠位端に隣接している。本発明のメモリセルの第2のトランジスタは、近位端又は遠位端の一方の上に配置されたソースと、近位端又は遠位端の他方の上に配置されたドレインとをさらに含む。
【0014】
さらに本発明によると、第2のトランジスタの第1のゲートが、第1の表面上に配置され、第2のトランジスタの第2のゲートが、第2の表面上に配置される。本発明のメモリセルにおいて、単一のエンティティが、SOI基板内に配置されたストレージ・ノード・キャパシタのキャパシタ電極であることが留意される。
【0015】
本発明はまた、半導体オン・インシュレータ基板内に配置されたストレージ・キャパシタの表面の上に配置された読み出しワード線ゲートと、ストレージ・キャパシタのノード導体を含み、半導体オン・インシュレータ基板内に配置されたサイド・ゲートとを含む、DRAMセルの読み出し要素として用いるための二重ゲート型トランジスタにも向けられる。
【0016】
本発明はまた、第1の実施形態及び第2の実施形態の上述の半導体構造体の各々を製造する方法、並びに、二重ゲート型読み出しワード線トランジスタを製造する方法にも関する。
【0017】
大まかに言うと、本発明の方法は、半導体オン・インシュレータ基板であって、該半導体オン・インシュレータ基板のSOI層及び埋込み絶縁層を通って延びる少なくとも1つのビア・コンタクトと、ノード導体を含む少なくとも1つのストレージ・キャパシタとを含む半導体オン・インシュレータ基板を準備するステップと、ノード導体の別の部分を露出したままにしながら、ノード導体の一部の上に酸化物キャップを準備するステップと、ノード導体の露出された部分に凹ませ、その凹部内に導電性ストラップを形成するステップと、酸化物キャップを除去し、ノード導体及び導電性ストラップの一部の上に上部トレンチ酸化物を形成するステップと、上部トレンチ酸化物の上に読み出しワード線を形成し、SOI層の露出された表面の上に書き込みワード線を形成するステップとを含み、ここで、読み出しワード線は、サイド・ゲートと、トップ・ゲートとを含む。
【発明を実施するための最良の形態】
【0018】
ここで、本発明が、本出願に添付する以下の図面に関連して以下の説明を参照することによって、より詳細に説明される。本出願の図面は、例示目的で与えられるものであり、よって、縮尺に合わせて描かれていないことが分かる。
【0019】
まず、本発明の第1の実施形態による、二重ゲート型読み出しデバイスを有する2T/1Cゲインセルの概略的な表示を示す図1を参照する。示されるゲインセルにおいては、2つのゲートを有するトランジスタT2が用いられることが強調される。具体的には、T2は、キャパシタ(STG CAP)のストレージ・ノードに接続されたサイド・ゲートと、読み出しワード線(RWL)に接続されたトップ・ゲートとを含む。T2に加えて、セルの書き込みトランジスタであるT1も示されている。T1は、従来のプレーナ型MOSFETであることが認められる。図面において、BLは、T1及びT2の両方に関連する共通のビット線を指し、WWLは、T1のゲートに関連する書き込みワード線を指す。
【0020】
図1に示されるセルにおいて、書き込みワード線(WWL)の電圧を上げ、ビット線(BL)とストレージ・キャパシタとの間の電荷を移動させることによって、「1」又は「0」が、ストレージ・キャパシタすなわちSTG CAPに書き込まれる。ストレージ・キャパシタのノードは、読み出しMOSFETすなわちT2の2つのゲートのうちの1つとして機能する。上述のように、読み出しトランジスタT2は、2つのゲート、すなわち読み出しワード線に接続されるトップ・ゲート及びストレージ・ノードに接続されるサイド・ゲートからなる。この実施形態において、T2の側壁をゲーティングするノードは、ストレージ・キャパシタと統合され、単独で新規かつコンパクトな構造体を形成する。このことにより、高密度のセル・レイアウトを形成することが可能になる。
【0021】
読み出し電流は、T2を介してビット線から接地まで感知されるので、図1に示されるセルは、単一のビット線(BL)のみを必要とする。従来技術のゲインセルは、2つのビット線(読み出しビット線及び書き込みビット線)を必要とするので、図1に示される本発明のセルに比べてレイアウトにおいて不利な点がある。
【0022】
具体的には、図1は、ノードN1及びN2を有する単一のビット線(BL)を含む。N1は、T2をBLに結合させるノードであり、N2は、T1をBLに結合させるノードである。BLに対して垂直に通る書き込みワード線(WWL)及び読み出しワード線(RWL)も、図1に示されている。示されるように、T1は、N4を介してWWLに結合され、T2は、N3を介してRWLに結合されている。N5は、T2をT1に結合させる際に用いられる。図1において、T1は、SOI基板の表面上のストレージ・キャパシタ(STG CAP)に隣接して配置され、T2は、N5を介してSTG CAPに接続されるサイド・ゲートを有することが、さらに認められる。
【0023】
図2は、本発明の第1の実施形態による、メモリセルの一部のレイアウトのトップダウン図を示す(明確にするために、ビット線導体が省略されたことが留意される)。図2において、8つのセル、すなわちM1・・・M8が示されている。このレイアウトにおいては、SOI基板の後部埋込み絶縁層を通って形成されたビア・コンタクト(VC)によって、接地コンタクトが、SOI層と基板との間に設けられる。各々のVCは、4つのセルによって共有され、読み出し電流のための接地への経路を提供する。レイアウト上に垂直に通るビット線(図示せず)と活性領域(RX)との間のコンタクトが、Xで示される。読み出しワード線(RWL)及び書き込みワード線(WWL)は、レイアウト上に水平方向に通っている。RWLがトップ・ゲート面の上に通っている、読み出しMOSFETのサイド・ゲート(一連の垂直方向の点で示される)に留意されたい。
【0024】
図2に示される要素は、本明細書において下記により詳細に説明される。図面において、切取部A−A、B−B及びC−Cが示される。切取部A−Aは、ビット線の一つと平行な方向に沿った、第1の実施形態の半導体構造体を示している。切取部B−Bは、読み出しワード線の一つと平行な方向に沿った、本発明の第1の実施形態の半導体構造体を示している。切取部C−Cは、ワード線に対して垂直な方向の、ビア・コンタクト(VC)を通る本発明の第1の実施形態の半導体構造体を示している。
【0025】
本発明の第1の実施形態内の各メモリセルは、それぞれメモリ・アレイの書き込みワード線(WWL)、第1のノード及びメモリ・アレイのビット線(BL)に結合された、ゲート、ソース及びドレインが設けられた第1のトランジスタT1と、それぞれ読み出しワード線(RWL)、第1のノード、電圧源及びビット線(BL)に結合された、第1のゲート、第2のゲート、ソース及びドレインを有する第2のトランジスタT2と、第1のノードに接続された第1の端子及び電圧源に接続された第2の端子を有するキャパシタ(STG CAP)とを含み、ここで、キャパシタの第1の端子及び第2のトランジスタの第2のゲートが、単一のエンティティを構成する。
【0026】
ここで、図2に示されるレイアウトを製造するためのプロセス・フローが、図3−図19を参照してより詳細に説明される。具体的には、図2に示されるレイアウトは、まず、図3及び図4に示される構造体を準備することによって用意され、図4は、図3に示されるC−Cを通る断面図であり、ビア・コンタクト及び周囲のドープされたSOI領域14を示す。具体的には、図3及び図4は、埋込み絶縁層12を通ってSOI層14を基板層10に結合させるビア・コンタクト16を有するSOI基板のSOI層14を示す。この構造体はまた、SOI層内に第1導電型の注入領域を形成する際に用いられるブロックマスク18も含む。
【0027】
図3及び図4に示される構造体は、まず、SOI(半導体オン・インシュレータ)基板を準備することによって形成される。上部及び下部半導体層は、例えば、Si、SiGe、SiC、SiGeC、Ge等を含む、いずれかの半導体材料を含むことができる。SOI基板の上部及び下部半導体層は、Siからなることが好ましい。埋込み絶縁層12は、結晶酸化物又は非結晶酸化物、或いは結晶窒化物若しくは非結晶窒化物を含むことができ、結晶酸化物が非常に好ましい。
【0028】
下部基板層10、埋込み絶縁層12及びSOI層14を含むSOI基板は、当業者には周知の通常の技術を用いて形成される。例えば、SOI基板は、少なくともウェハ接合プロセスを含む層転写プロセスを用いて形成することができる。代替的に、SOI基板は、まず、酸素イオンがSi基板に注入され、その後、アニール・ステップを用いて、注入された酸素イオンを埋込み酸化物領域内に析出させるSIMOX(separation by implantation of oxygen)と呼ばれるプロセスによって形成することができる。
【0029】
SOI基板を形成するのに用いることができる技術にかかわらず、SOI層14は、典型的には、約20nmから約200nmまでの厚さを有し、約40nmから約120nmまでの厚さが、より典型的である。SOI層14の厚さは、これを形成するのに用いられる技術から直接得ることができ、或いは代替的に、例えば、化学機械研磨、研削、又は酸化及びエッチングのような薄膜化プロセスを用いて、上述の範囲内の厚さを有するSOI層14を提供することもできる。埋込み絶縁層12は、典型的には、約20nmから約400nmまでの厚さを有し、約40nmから約150nmまでの厚さが、さらにより典型的である。基板層10の厚さは、本発明のプロセスには重要ではない。
【0030】
SOI基板を準備した後に、当業者には周知の技術を用いて、SOI層14の上面に、酸化物又は窒化物のようなハードマスク(図示せず)が形成される。例えば、これらに限定されるものではないが、化学気相堆積(CVD)、プラズマ強化化学気相堆積(PECVD)、蒸着、化学溶液堆積、スパッタリング、又は原子層堆積を含む、通常の堆積プロセスによって、ハードマスクを形成することができる。代替的に、通常の酸化プロセス又は窒化プロセスによって、ハードマスクを形成することもできる。
【0031】
次に、フォトレジスト(図示せず)がハードマスクの上面に適用され、次いで、通常のフォトリソグラフィを用いて、フォトレジストがパターン形成される。フォトリソグラフィ・プロセスは、フォトレジストを放射のパターン(この場合は、ビア・パターン)に露光させるステップと、通常のレジスト現像液を用いて露光されたレジストを現像するステップとを含む。フォトレジスト内のパターンは、まず、エッチング・プロセスを用いてハードマスク内に転写され、その後、通常の剥離プロセスを用いて、パターン形成されたフォトレジストが剥離される。ビア・パターンをハードマスク内に転写するのに用いられるエッチング・プロセスには、例えば、反応性イオン・エッチング、イオン・ビーム・エッチング、又はプラズマ・エッチングのようなドライ・エッチング・プロセスが含まれる。次に、ビア・コンタクト16が、SOI層14及び下にある埋込み絶縁層12の露光された部分を通ってエッチングすることによって形成され、基板層10の表面の上で停止する。本発明のこのステップに用いられるエッチング・プロセスは、上述のドライ・エッチング・プロセス、及び、化学ウェット・エッチング・プロセスのうちの一方を含むことができる。本発明においては、ドライ・エッチング、ウェット・エッチング、又はこれらの2つのタイプのエッチング・プロセスの混合を組み合わせたものも考慮される。
【0032】
ビアの形成に続いて、次に、当技術分野において周知の、CVD又はPECVDのような技術を用いて、随意的に、ビアが、導電性バリア(図示せず)でライニングされる。ビアをライニングために用い得る幾つかの導電性バリアの説明に役立つ実例は、これらに限定されるものではないが、窒化チタン、窒化タンタル、窒化タンタル・シリコン、又はビアから基板内への導電性材料の外方拡散が生じるのを防止することができる他の同様の材料を含む。ビアから単結晶基板内への結晶欠陥の伝搬を阻止するために、導電性バリアが用いられる。
【0033】
次に、随意的な拡散バリアの有無にかかわらず、ビアが、第1導電型を有するポリシリコン、すなわちnドープされたポリSi又はpドープされたポリSiで充填される。ビアを充填するために、nドープされたポリシリコンを用いることが好ましい。ドープされたポリシリコンでのビアの充填は、その場(in-situ)ドーピング堆積プロセスを含むことができ、或いは、堆積後にイオン注入を用いることもできる。充填ステップ後、ドープされたポリシリコンは、化学機械研磨(CMP)のような通常の平坦化プロセスによって平坦化され、反応性イオン・エッチングのような時限式エッチング・プロセスによって凹まされ、ドープされたポリシリコンの上面が、SOI層14の上面と実質的に同一平面になる。ドープされたポリシリコンに加えて、本発明は、ドープされたポリシリコンの代わりに又はこれと共に、導電性金属、導電性金属合金、導電性金属シリサイド、又は導電性金属窒化物の使用も考慮する。
【0034】
SOI基板内にビア・コンタクト16を形成した後、図3にも示されるように、フォトレジスト層が適用され、ブロックマスク18によってパターン形成される。次に、好ましくはn型ドーパントである第1導電性ドーパントが、ブロックマスク18を含まないSOI層14の領域内に注入される。この注入ステップは、通常のイオン注入処理を用いて行われる。図5に示される注入領域19は、ビア・コンタクト16を囲み、ビア・コンタクト16への連続性のために、WWLの下方にブリッジを形成する。
【0035】
次に、図5、図6及び図7に示される構造体が形成される。図5は構造体のトップダウン図を示し、図6は切取部A−Aを通る断面図であり、図7は切取部C−Cを通る断面図である。これらの異なる図に示される構造体は、まず、ビア・コンタクト16を含むSOI基板の上にパッド・スタック20を設けることによって形成される。パッド・スタック20は、下部酸化物層と、上部窒化物層とを含む。下部酸化物層は、典型的には、SiO2であり、パッド・スタック20の上部窒化物層は、典型的には、Si3N4である。
【0036】
パッド・スタック20の下部酸化物層は、典型的には、上部窒化物層と比べて薄い層であり、その厚さは、典型的には、約1nmから約10nmまでであり、約3nmから約7nmまで厚さが、さらにより典型的である。パッド・スタック20の下部酸化物層は、例えば、CVD又はPECVDのような堆積プロセスによって形成することができる。代替的に、パッド・スタック20の下部酸化物層は、熱酸化プロセスによって形成することができる。一般的に下部酸化物層より厚い上部窒化物層は、典型的には、約50nmから約500nmまでの厚さを有し、約100nmから約300nmまで厚さが、さらにより典型的である。パッド・スタック20の上部窒化物層は、例えば、CVD又はPECVDのような通常の堆積プロセスによって形成することができる。ストレージ・トレンチ及び分離領域の描写のために、本発明において、後にパッド・スタック20が用いられることが分かる。随意的に、パッド窒化物層の上に、堆積された酸化シリコンの付加的なパッド層を形成することができる。随意的なシリコン酸化物パッド層は、ストレージ・トレンチのエッチング中に、パッド窒化物を保護するように機能する。
【0037】
次に、例えば、SOI層14、埋込み絶縁12及び基板層10の一部を通って、所望の深さまでエッチングすることを含む、標準的な周知のプロセスを用いて、ストレージ・トレンチ22が形成される。ストレージ・トレンチ22の各々の所望の深さは、例えば、SOI層及び埋込み絶縁層の深さ、並びに、ゲインセルの適度のストレージ容量要件などの多数の要因によって決定される。本発明のこの時点で形成されるストレージ・トレンチ22についての典型的な深さは、約0.50μmから約8.0μmまでであり、約1.0μmから約3.0μmまでの深さが、さらにより典型的である。ストレージ・トレンチ22の深さは、従来のトレンチのストレージDRAMにおいて通常用いられるものよりずっと浅いことが留意される。
【0038】
次に、当技術分野において周知の技術を用いて、ストレージ・トレンチ22の内面に、例えばストレージ誘電体のような第1の誘電体24が形成される。例えば、第1の誘電体24は、CVD、PECVD、又は別の同様な堆積プロセスによって形成することができる。代替的に、第1の誘電体24は、熱成長によって形成することができる。第1の誘電体24は、例えば、SiO2、Al2O3、Ta2O3、TiO2、或いはいずれかの別の金属酸化物又は混合された金属酸化物のような酸化物とすることができる。第1の誘電体24として用いることができる混合された金属酸化物の例には、ペロブスカイト型酸化物が含まれる。上述の誘電体材料の多層構造を第1の誘電体24として用いることもできる。好ましい実施形態において、第1の誘電体24は、SiO2である。
【0039】
第1の誘電体24の厚さは、第1の誘電体24を形成するのに用いられるプロセス、第1の誘電体24の材料及び層の数に応じて変化し得る。典型的には、第1の誘電体24は、約0.5nmから約3nmまでの厚さを有し、約1nmから約2nmまでの厚さが、さらにより典型的である。第1の誘電体24は、ストレージ・ノード誘電体として用いられる。第1の誘電体24はまた、サイド・ゲート型MOSFETすなわちT2の側壁の誘電体として機能することもできる。第1の誘電体24はまた、窒化シリコンのような他の絶縁体、又は上述の絶縁体の層を含むこともできる。
【0040】
次に、第1の誘電体24を含むストレージ・トレンチ22は、典型的には、ドープされたポリシリコンであるノード導体26で充填される。本発明において、金属導体及びシリサイドのような他のタイプのノード導体を、ポリシリコンの代わりに、又はポリシリコンと共に用いることもできる。例えば、CVD又はPECVDのような通常の堆積プロセスを用いて、ノード導体26がストレージ・トレンチ内に形成される。ドープされたポリシリコンが用いられるときには、その場ドーピング堆積プロセスを用いることができる。代替的に、ドープされたポリシリコンがノード導体26として用いられるときには、堆積及びイオン注入によって、ドープされたポリシリコンを形成することができる。
【0041】
堆積ステップに続いて、ノード導体26は、従来の手段によって平坦化され、SOI層14の上面とほぼ同じ深さまで凹ませられる。
【0042】
当技術分野において周知の技術を用いて、酸化物キャップ28が、ストレージ・ノード導体26の上に形成される。典型的には、TEOS(テトラエチルオルトシリケート)又は高密度プラズマ(HPD)酸化物が、パッド・スタック20の上部窒化物層の上に堆積され、平坦化される。
【0043】
ここで、図5、図6及び図7に示される構造体内に、分離領域30が形成される。この分離領域30は、MOSFETが後に形成される活性領域のアイランドを残す。分離領域30は、当技術分野において周知の技術を用いて形成される。具体的には、分離領域30は、パッド・スタック20の上にフォトレジストを適用し、フォトレジストをトレンチ・パターンに露光させ、フォトレジスト内のトレンチ・パターンを現像し、パッド・スタック20の露光部分をエッチングし、SOI層14の一部を露光させ、SOI層14の露光部分を通ってエッチングし、埋込み絶縁層12で停止させることによって形成される。典型的には、フォトレジストは、トレンチ・パターンがパッド・スタック20内に転写された後に除去される。SOI基板内にトレンチ・パターンを与える際に、例えば、ドライ・エッチング、化学ウェット・エッチング、又はこれらのいずれかの組み合わせを含む種々のエッチング・プロセスを用いることができる。随意的に、トレンチは、SiO2又はSi3N4のようなトレンチ・ライナ、或いはこうした誘電体の多層でライニングすることができる。次に、トレンチ・ライナの有無にかかわらず、トレンチは、酸化物のようなトレンチ誘電体で充填される。典型的には、トレンチ誘電体は、TEOS又はHPD酸化物である。トレンチをトレンチ誘電体で充填した後、CMPのような随意的な平坦化プロセスを用いて、分離領域30の各々の上面がパッド・スタック20の上部窒化物層と実質的に同一平面にある構造体を提供することができる。トレンチ分離領域30を含む構造体が、図8、図9、図10及び図11に示される。
【0044】
トレンチ分離領域30を形成した後、ストレージ・ノード導体26を書き込みMOSFET T1を(後に形成される)に接続する働きをする導電性ストラップ34が形成される。具体的には、導電性ストラップ34は、まず、これに隣接して、書き込みMOSFET T1が、ストラップ・マスク36を用いて形成される領域におけるストレージ・トレンチ22の酸化物キャップ28内に窓を形成し、エッチングを行うことによって形成される。エッチングは、典型的には、RIEのようなドライ・エッチング・プロセスによって行われる。このエッチング・ステップは、下にあるノード導体26の一部を露出させる。ここで、ほぼSOI層14の後部界面の深さまでエッチングすることによって、酸化物キャップ28内の窓によって露出されたノード導体26の一部が凹まされる。ストレージ・トレンチ22内の第1の誘電体24の露出された部分は、第1の誘電体24を除去するために選択的なエッチング・プロセスを用いて除去される。このエッチング・ステップは、SOI基板の側壁、特にSOI層14からなる側壁を露出させる。通常の堆積プロセスを用いて、典型的にはポリSi又は別の導電性材料を含む導電性プラグが、凹んだ領域内に形成される。導電性プラグの堆積に続いて、典型的には、導電性プラグがパッド・スタック20の上部窒化物層の上面と実質的に同一平面である上面を有する構造体を提供する、平坦化プロセスが行われる。次に、ほぼSOI層14の上面までエッチングすることによって、平坦化された導電性プラグが凹ませられる。この導電性プラグが、ストレージ・ノード導体26と書き込みMOSFET T1との間に導電性ストラップ34を形成する。導電性ストラップ34を含む構造体は、図8、図9、図10及び図11にも示される。これらの図面は、上述のステップに従って、2つの平面図(一方は分離領域後の図8、他方はストラップ形成後の図9)、A−Aを通る切取図(図10)及びC−Cを通る切取図(図11)を含む。
【0045】
1つの実施形態(図示せず)において、次に、当業者には周知の処理技術を用いて、ストレージ・トレンチ22の上部の凹部が、酸化物で再充填され、平坦化され、凹まされる。これらの処理ステップは、ストレージ・トレンチ22の各々の中に上部トレンチ酸化物38を形成する。上部トレンチ酸化物38は、典型的には、通常の堆積プロセスを用いて形成され、上部トレンチ酸化物38は、典型的には、約20nmから約50nmまでの厚さを有する。上部トレンチ酸化物38が、ノード導体と読み出しトランジスタT2の上にあるワード線導体との間に分離を与えることに留意されたい。
【0046】
随意的に、酸化物プラグの残りの部分を完全に除去することができ、通常の堆積プロセスによって、ストレージ・ノード導体26の上に薄い窒化物層(約20nm又はそれより薄い厚さを有する)を形成することができる。本発明において好ましい随意的なステップが、図12に示されており、そこで、薄い窒化物層を示すために参照符号40が用いられている。上部トレンチ酸化物(TTO)38とストレージ・ノード導体26の上部の間の薄い窒化物層40を設ける目的は、続の処理後に絶縁体がストレージ・ノード導体26の上に残ることを保証するためである。随意的な窒化物層40がない場合には、後の処理ステップによってTTO38が大きく侵食される可能性がある。したがって、随意的な窒化物層40は、ストレージ・ノード導体26と、後に形成される上にあるパッシング・ワード線との間に短絡がないことを保証する。随意的な窒化物層40は、平坦化プロセスによって、分離領域30の上部から除去される。
【0047】
標準的な方法で、パッド・スタック20の上部窒化物層が除去され、当技術分野において周知の多くの通常の洗浄技術の1つを用いて、SOI層14の上面が洗浄される。この洗浄プロセス中、典型的には、パッド・スタック20の下部酸化物層が除去される。次に、酸化のような通常の熱成長プロセスを用いて、SOI層14の洗浄された表面上に、トランスファゲート酸化物が形成される。トランスファゲート酸化物は、典型的には、SiO2である。トランスファゲート酸化物の厚さは変化し得るが、典型的には、トランスファゲート酸化物は、約1.5nmから約7nmまでの厚さを有し、約2nmから約5nmまでの厚さが、さらにより典型的である。トランスファゲート酸化物を含む構造体が、図13に示され、そこでは、トランスファゲート酸化物を示すために、参照符号42が用いられる。トランスファゲート酸化物42が、書き込みワード線T1のゲート誘電体として機能することが留意される。
【0048】
次に、CVD又はPECVDのような通常の堆積プロセスを用いて、トランスファゲート酸化物42及び上部トレンチ酸化物38の表面の上に、ワード線導体44が形成される。ワード線導体は、ドープされたポリシリコン、導電性金属、導電性金属合金、導電性金属シリサイド、導電性金属窒化物、又はこれらの多層構造のような導電性材料からなる。典型的には、ワード線導体44は、nドープされたポリシリコンからなる。ポリシリコン・ゲート導体が用いられる実施形態においては、例えば、シリサイド金属(例えば、Ti、W、又はNi)を堆積させること、第1の温度でアニールし、金属シリサイドを形成すること、選択的なエッチング・プロセスによってポリシリコンと反応しない余分な金属を除去すること、及び随意的に第2の温度で第2のアニールを行うことを含む、通常のシリサイド化プロセスを用いて、ポリシリコン・ゲート導体の上に、シリサイド層(具体的には示されていない)を形成することができる。
【0049】
次に、典型的には、SiN又は別の同様な誘電体材料からなるワード線キャップ46が、ワード線導体44の上に堆積される。ワード線キャップ46は、境界のない拡散コンタクトを形成するための、ワード線の上の保護キャップとして機能する。次に、当技術分野において周知の処理技術を用いて、層44及び46を含むゲート・スタックが、パターン形成され、エッチングされる。これらのステップは、本発明の構造体の書き込みワード線(WWL)及び読み出しワード線(RWL)を形成する。RWLがストレージ・トレンチ22の上に配置され、WWLがSOI層14の上に配置されることに留意されたい。このことは、例えば、図14に示されている。
【0050】
好ましくは窒化物である少なくとも1つの絶縁体からなるゲート・スペーサ48が、共形の(conformal)堆積プロセスを用いて形成され、続いて反応性イオン・エッチング又は別の同様なエッチング・プロセスが行われる。ゲート・スペーサ48の形成前に、熱酸化プロセスによって、随意的なゲート側壁酸化物(図示せず)を形成することができる。ゲート・スペーサ48は、単一の絶縁体材料、又は1つより多い絶縁体材料の組み合わせを含むことができる。ゲート・スペーサ48は、約1nmから約20nmまでの、SOI層又はストレージ・トレンチの上にある底面で測定された幅を有し、約4nmから約10nmまでの幅が、より典型的である。
【0051】
次に、通常のイオン注入及びアニールを用いて、書き込みワード線のフットプリントのSOI層14内に、ソース/ドレイン領域50が形成される。ソース/ドレイン領域50は、ワード線導体がn型であるときは、n型であり、ワード線導体がp型であるときは、p型であることが好ましい。ワード線の形成、ゲート・スペーサの形成、及びソース/ドレインの形成後に形成される結果物としての構造体が、例えば、図14に示されている。
【0052】
次に、当技術分野において周知の通常の技術によって、酸化物のような層間誘電体52が、構造体の上に堆積され、平坦化される。次に、ビット線(BL)コンタクト開口部が、層間誘電体52及びソース/ドレイン領域50の上に残っているいずれかのトランスファゲート酸化物42を通って形成される。BLコンタクト開口部は、リソグラフィ及びエッチングによって形成される。図15は、BLコンタクト開口部に続くトップダウン図を示す。BLコンタクト開口部は、上に形成されたワード線に対して境界がないことが分かる。この図面において、読み出しワード線MOSFET T2の第1の誘電体24を含む側壁のゲート誘電体が、一連の垂直方向の点で示される。図19の領域54は、境界のないビット線コンタクトを示す。
【0053】
読み出しMOSFET T2の構造体を明瞭に示すために、セクションB−Bを通る切取部が、図16に示される。読み出しチャネルは、ストレージ・ノード導体26から直接サイド・ゲーティングされることに留意されたい。このことは、本発明の主要な特徴である。読み出しMOSFET T2は、1)ストレージ・ノード導体26によって側壁上で、及び、2)RWLゲート導体によってその上面で、二重にゲーティングされることがさらに分かる。このように、T2の2つのゲート誘電体は、誘電体24と、トランスファゲート酸化物42とを含む。示されるように、TTO38は、トレンチのストレージ・ノード導体26を、RWLから絶縁する。図17は、ビア・コンタクト16領域内のSOI層14の上に通過するワード線を示す。ビア・コンタクト16を含む領域内のワード線の下方にあるSOI層14が、読み出しトランジスタと接地との間に連続性を与える。
【0054】
次に、図18及び図19に示されるように、W又は別の同様の導体を含むビット線56が形成される。ビット線56は、金属からなるコンタクト53を通して領域54と接続される。ビット線56は、当業者には周知の技術を用いて形成され、よって、本明細書では説明されない。20F2の単位セルが、点線の囲み領域58内の領域で示される。サポートMOSFET(図示せず)を、本明細書に説明されるプロセス・フローに容易に統合できることに留意されたい。
【0055】
図1−図19を参照する上記の説明は、本発明の第1の実施形態について説明するものである。図20、図21及び図22−図24を参照する次の説明は、本発明の第2の実施形態について説明するものである。本発明の第2の実施形態においては、読み出しMOSFETトランジスタT2は、上面の読み出しワード線・ゲートと、ストレージ・キャパシタのストレージ・ノード導体の実際のノード導体であり、かつ、読み出しMOSFETに直接結合されたサイド・ゲートとを有する、二重ゲート型であるセル・レイアウトが提供される。
【0056】
ストレージ・キャパシタによるサイド・ゲーティングが、読み出しMOSFETの閾値電圧を調整する。「1」が格納されたとき、読み出しトランジスタのVtは低い。「0」が格納されたとき、読み出しトランジスタのVtは高い。読み出しワード線の電圧が上げられたとき、読み出しMOSFETの抵抗によって、「1」が「0」と区別される。このように、ストレージ・キャパシタと書き込みビット線との間の電荷の移動を必要としないため、低電圧の感知が可能である。
【0057】
第2の実施形態の本発明のセルは、デュアル・ポート型設計であり、セルからデータを同時に書き込み、読み取ることを可能にする。上述の第1の実施形態のセルは、シングル・ポート型である。
【0058】
図20は、本発明の第2の実施形態の本発明のゲインセルの概略である。図20に示される本発明のゲインセルにおいては、二重ゲート型トランジスタT2も用いられることに留意されたい。上述のように、T2は、2つのゲート、すなわちストレージ・トレンチ・キャパシタSTG CAPのストレージ・ノードに接続されたサイド・ゲートと、RWLに接続されたトップ・ゲートとを含む。WWL及びWBLを用いる書き込み操作が、アクセスのためにRWL及びRBLを用いる読み出しと同時に行われ得るので、この設計は、デュアル・ポート型である。N1・・・N5も、図20に示される。
【0059】
T1は、書き込みトランジスタであり、従来のMOSFETである。書き込みワード線(WWL)の電圧を上げ、書き込みビット線とストレージ・キャパシタとの間で電荷を移動させることによって、「1」又は「0」が、ストレージ・キャパシタに書き込まれる。ストレージ・キャパシタのノードは、読み出しMOSFET T2の2つのゲートのうちの1つとして機能する。本発明のこの実施形態においては、T2の側壁をゲーティングするノードN5が、ストレージ・キャパシタ(STG CAP)と統合され、単独でコンパクトな構造体を形成する。このことにより、本発明の第2の実施形態において開示された高密度のセル・レイアウトが可能になる。同様に、図20に示されるセルが、デュアル・ポート型であることも認められる。
【0060】
図21は、16個のメモリセルM1・・・M16を示すメモリ・アレイの一部のレイアウト(トップダウン図)を示す。明確にするために、ビット線は示されていない。このレイアウトにおいては、埋込み絶縁体12を通るビア・コンタクト16によって、SOI層14と基板10との間に接地コンタクトが設けられる。各々のビア・コンタクト16は、4つのセルによって共有され、読み出し電流のために接地への経路を与える。レイアウト(図示せず)上で垂直方向に通るビット線と活性領域との間のコンタクトが、「X」で示される。読み出しワード線(RWL)及び書き込みワード線(WWL)は、レイアウト上で水平方向に通る。読み出しMOSFET T2のサイド・ゲート(一連の垂直方向の点線で示される)では、RWLがトップ・ゲート表面の上に通っていることに留意されたい。図21に示される他の要素は、本発明の第1の実施形態について上述された参照符号と合致する参照符号を含むことが留意される。
【0061】
本発明の第2の実施形態の各メモリセルは、それぞれメモリ・アレイの書き込みワード線(WWL)、第1のノード及びメモリ・アレイの書き込みビット線に結合されたゲート、ソース及びドレインが設けられた第1のトランジスタT1と、それぞれ読み出しワード線、第1のノード、電圧源及び読み出しビット線に結合された第1のゲート、第2のゲート、ソース及びドレインを有する第2のトランジスタ(T2)と、第1のノードに接続された第1の端子及び電圧源に接続された第2の端子を有するキャパシタ(STG CAP)とを含み、ここで、キャパシタの第1の端子及び第2のトランジスタの第2のゲートが、単一のエンティティを構成する。
【0062】
図21に示されるレイアウトを形成するのに用いられるプロセス・フローは、図22−図24に示される最初の構造体が、図2に示される構造体の代わりに用いられる点を除いて、第1の実施形態に示されたものと類似している。図3−図19に示される本発明の第1の実施形態の残りのステップも適用可能であり、最終的な構造体を提供するのに用いられる。図22−図24は、SOI層14と基板10の間のビア・コンタクト16の形成に続いて、ストレージ・トレンチ22、第1の誘電体24及びノード導体26を含むストレージ・トレンチ・キャパシタを形成した後の最初の構造体を示す。ビア・コンタクト16を囲むドープ領域100を形成するために、注入ブロックマスクが用いられる。nドープされた領域であることが好ましいドープ領域100は、後で、パッシング書き込みワード線(WWL)の下方に読み出し電流路のための接続を形成する。
【0063】
図22−図24に示される構造体は、次のように形成される。まず、ビア・マスク(図示せず)を用いて、フォトレジスト層及び下にあるハードマスクをパターン形成し、ビア・コンタクト16の位置を定める。当技術分野において周知の(かつ、上述された)技術を用いて、ビア・コンタクト16が、SOI層14及び埋込み絶縁層12を通ってエッチングされ、半導体基板10上で停止する。ビアは、上述のようにドープされたポリシリコンで充填され、平坦化され、元のSOI層14とほぼ同じ深さまで凹ませられる。随意的に、ドープされたポリシリコンで充填する前に、ビア開口部内に導電性バリアを形成することができる。
【0064】
次に、フォトレジスト層が、ブロックマスクによってパターン形成され、好ましくはn型ドーパントであるドーパントが、開口した窓領域内に注入され、ドーパント領域100を形成する。フォトレジストが剥離され、ハードマスクが除去される。
【0065】
次に、本発明の第1の実施形態において上述された処理ステップを用いて、ストレージ・キャパシタが形成される。本発明の第1の実施形態の図3−図19において上述されたように、処理が継続する。
【0066】
本発明は、その好ましい実施形態に関して、特に示され、説明されるが、当業者であれば、本発明の精神及び範囲を逸脱することなく、形態及び詳細において上記の及び他の変更をなし得ることが理解されるであろう。したがって、本発明は、説明され、示された正確な形態及び詳細に限定されるものではないが、添付の特許請求の範囲内に含まれていることが意図される。
【図面の簡単な説明】
【0067】
【図1】本発明の第1の実施形態による、二重ゲート型読み出しデバイスを有する2つのトランジスタ(2T)/1つのキャパシタ(1C)のゲインセルを示す図である。
【図2】本発明の第1の実施形態による、メモリセルの一部のレイアウトを示す上面図である。
【図3】本発明の第1の実施形態において説明されるような二重ゲート型読み出しデバイスを有する2T/1Cゲインセルを形成するのに用いられる基本処理ステップを示す図である。
【図4】本発明の第1の実施形態において説明されるような二重ゲート型読み出しデバイスを有する2T/1Cゲインセルを形成するのに用いられる基本処理ステップを示す図である。
【図5】本発明の第1の実施形態において説明されるような二重ゲート型読み出しデバイスを有する2T/1Cゲインセルを形成するのに用いられる基本処理ステップを示す図である。
【図6】本発明の第1の実施形態において説明されるような二重ゲート型読み出しデバイスを有する2T/1Cゲインセルを形成するのに用いられる基本処理ステップを示す図である。
【図7】本発明の第1の実施形態において説明されるような二重ゲート型読み出しデバイスを有する2T/1Cゲインセルを形成するのに用いられる基本処理ステップを示す図である。
【図8】本発明の第1の実施形態において説明されるような二重ゲート型読み出しデバイスを有する2T/1Cゲインセルを形成するのに用いられる基本処理ステップを示す図である。
【図9】本発明の第1の実施形態において説明されるような二重ゲート型読み出しデバイスを有する2T/1Cゲインセルを形成するのに用いられる基本処理ステップを示す図である。
【図10】本発明の第1の実施形態において説明されるような二重ゲート型読み出しデバイスを有する2T/1Cゲインセルを形成するのに用いられる基本処理ステップを示す図である。
【図11】本発明の第1の実施形態において説明されるような二重ゲート型読み出しデバイスを有する2T/1Cゲインセルを形成するのに用いられる基本処理ステップを示す図である。
【図12】本発明の第1の実施形態において説明されるような二重ゲート型読み出しデバイスを有する2T/1Cゲインセルを形成するのに用いられる基本処理ステップを示す図である。
【図13】本発明の第1の実施形態において説明されるような二重ゲート型読み出しデバイスを有する2T/1Cゲインセルを形成するのに用いられる基本処理ステップを示す図である。
【図14】本発明の第1の実施形態において説明されるような二重ゲート型読み出しデバイスを有する2T/1Cゲインセルを形成するのに用いられる基本処理ステップを示す図である。
【図15】本発明の第1の実施形態において説明されるような二重ゲート型読み出しデバイスを有する2T/1Cゲインセルを形成するのに用いられる基本処理ステップを示す図である。
【図16】本発明の第1の実施形態において説明されるような二重ゲート型読み出しデバイスを有する2T/1Cゲインセルを形成するのに用いられる基本処理ステップを示す図である。
【図17】本発明の第1の実施形態において説明されるような二重ゲート型読み出しデバイスを有する2T/1Cゲインセルを形成するのに用いられる基本処理ステップを示す図である。
【図18】本発明の第1の実施形態において説明されるような二重ゲート型読み出しデバイスを有する2T/1Cゲインセルを形成するのに用いられる基本処理ステップを示す図である。
【図19】本発明の第1の実施形態において説明されるような二重ゲート型読み出しデバイスを有する2T/1Cゲインセルを形成するのに用いられる基本処理ステップを示す図である。
【図20】本発明の第2の実施形態による、二重ゲート型読み出しデバイスを有する2つのトランジスタ(2T)/1つのキャパシタ(1C)のデュアル・ポート型ゲインセルを示す図である。
【図21】本発明の第2の実施形態による、メモリセルの一部のレイアウトを示す上面図である。
【図22】SOI層と基板層との間にビア・コンタクトを定め、ストレージ・トレンチが薄い誘電体でライニングされ、ノード導体で充填された後の、第2の実施形態において用いられる最初の構造体の図である。
【図23】SOI層と基板層との間にビア・コンタクトを定め、ストレージ・トレンチが薄い誘電体でライニングされ、ノード導体で充填された後の、第2の実施形態において用いられる最初の構造体の図である。
【図24】SOI層と基板層との間にビア・コンタクトを定め、ストレージ・トレンチが薄い誘電体でライニングされ、ノード導体で充填された後の、第2の実施形態において用いられる最初の構造体の図である。
【技術分野】
【0001】
本発明は、半導体メモリセル及びこれを製造する方法に関する。より具体的には、本発明は、既存の相補型金属酸化膜半導体(CMOS)技術と両立性のある、高密度高性能のダイナミック・ランダム・アクセス・メモリ(dynamic random access memory、DRAM)セルに関する。
【背景技術】
【0002】
マイクロプロセッサ性能の現在の進歩は、DRAMの性能を凌いでいた。こうした速度の相違のため、最新アプリケーションのメモリ帯域幅の要件を満たすために、マイクロプロセッサ・チップ上にさらに大容量のキャッシュ・メモリを提供することが、一層重要になっている。プロセスの統合が比較的容易であるため、従来、スタティック・ランダム・アクセス・メモリ(static random access memory、SRAM)が、プロセッサ・チップ上でキャッシュ・メモリのために用いられてきた。しかしながら、より大容量のオンチップ・メモリに対する必要性のため、SRAMセルのサイズが、SRAMセルの使用をあまり魅力のないものにした。SRAMメモリがますます大きい割合のチップ領域を占めるので、SRAMメモリが、チップのサイズ、チップごとの歩留まり及びコストの主要な決定要因になっている。したがって、高密度及び低コストであるため、オンチップ・キャッシュ・メモリのためにダイナミック・ランダム・アクセス・メモリ(DRAM)を用いることへの関心が高まっている。しかしながら、高性能で低閾値電圧(Vt)の論理デバイス、及び、低い漏れのDRAMアレイ・デバイスの競合する必要性のために、DRAMとCMOS論理の統合には、プロセスの複雑さの増大が伴う。これに加えて、DRAMセルは、大容量のストレージ・キャパシタを必要とし、これは、標準的なCMOS論理プロセスによっては提供されない。さらに、特定のアプリケーションについて、CMOS論理プロセスにおいてこれらの大容量のDRAMストレージ・キャパシタを提供するコストは、法外に高いものになる可能性がある。最小のフィーチャ(feature)・サイズが世代から世代へと縮小されるに従って、DRAMセルのために高いストレージ容量を達成することが、ますます困難かつ高価になっている。
【発明の開示】
【発明が解決しようとする課題】
【0003】
上記を鑑みて、半導体業界において、高性能論理と統合されたSRAMキャッシュのための、高密度で費用対効果の高い代替物を提供する必要性がある。
【課題を解決するための手段】
【0004】
本発明は、DRAMメモリセルと、半導体オン・インシュレータ(SOI)CMOS技術を用いて製造される高密度(20スクエア又は18スクエア)のレイアウトを製造するためのプロセス・シーケンスとを提供する。具体的には、本発明は、既存のSOI CMOS技術と両立性のある、高密度高性能のDRAMセルの代替物を提供する。種々のゲインセル・レイアウトが、当技術分野において知られている。本発明は、SOI CMOSを用いて製造される高密度レイアウトを提供することによって、最新技術に改良を加えるものである。
【0005】
大まかに言うと、本発明は、それぞれゲート、ソース及びドレインを有する第1のトランジスタと、それぞれ第1のゲート、第2のゲート、ソース及びドレインを有する第2のトランジスタと、第1の端子を有するキャパシタとを含むメモリセルを提供するものであり、キャパシタの第1の端子及び第2のトランジスタの第2のゲートが、単一のエンティティを構成する。
【0006】
本発明の第1の実施形態において、高密度(20スクエア)のシングル・ポート型メモリセル・レイアウトが提供される。本発明の第2の実施形態においては、高密度(18スクエア)のデュアル・ポート型メモリセル・レイアウトが提供される。
【0007】
全てのゲインセルと同様に、ストレージ・キャパシタ要件が、従来のDRAMセルと比べて大きく緩和される。本発明の第1の実施形態においては、読み出し金属酸化膜半導体電界効果トランジスタ(MOSFET)が、上面にある読み出しワード線ゲートと、ストレージ・キャパシタのノードであるサイド・ゲートとを有する、二重ゲート型のものである、シングル・ポート型セル・レイアウトが提供される。ストレージ・キャパシタによるサイド・ゲーティングが、読み出しMOSFETの閾値電圧(Vt)を調整する。
【0008】
「1」が格納されるとき、読み出しトランジスタのVtは低い。「0」が格納されるとき、読み出しトランジスタのVtは高い。読み出しワード線(RWL)の電圧が上げられたとき、読み出しMOSFETの抵抗によって、「1」が「0」と区別される。したがって、セルとビット線の間の電荷の移動を必要としないので、低電圧の感知が可能である。第1の実施形態の本発明のセルは、3つのアドレス線、すなわち書き込みワード線(WWL)、読み出しワード線(RWL)及びビット線(BL)を用いる。第1の実施形態の本発明の構造体は、読み出し操作及び書き込み操作の両方についてビット線を共有することを可能にする。このことは、4つのアドレス線、すなわちWWL、RWL、書き込みビット線(WBL)及び読み出しビット線(RBL)を必要とする従来のゲインセルを上回る進歩を示す。
【0009】
具体的に、かつ、大まかに言うと、本発明の第1の実施形態のメモリセルは、それぞれメモリ・アレイの書き込みワード線、第1ノード及びメモリ・アレイのビット線に結合された、ゲート、ソース及びドレインを有する第1のトランジスタと、それぞれ読み出しワード線、第1ノード、電圧源及びビット線に結合された、第1のゲート、第2のゲート、ソース及びドレインを有する第2のトランジスタと、第1のノードに接続された第1の端子及び電圧源に接続された第2の端子を有するキャパシタとを含み、キャパシタの第1の端子及び第2のトランジスタの第2のゲートが、単一のエンティティを構成する。
【0010】
本発明の第2の実施形態において、読み出しMOSFETもまた、上面の読み出しワード線ゲートと、ストレージ・キャパシタの実際のノード導体であり、かつ、該読み出しMOSFETに直接結合されているサイド・ゲートとを有する、二重ゲート型のものであるセル・レイアウトが提供される。この実施形態におけるストレージ・キャパシタによるサイド・ゲーティングもまた、読み出しMOSFETの閾値電圧(Vt)を調整する。
【0011】
「1」が格納されるとき、読み出しトランジスタのVtは低い。「0」が格納されるとき、読み出しトランジスタのVtは高い。読み出しワード線(RWL)の電圧が上げられたとき、読み出しMOSFETの抵抗によって、「1」が「0」と区別される。したがって、セルとビット線の間の電荷の移動を必要としないので、低電圧の感知が可能である。第2の実施形態における本発明のセルは、デュアル・ポート型設計であり、セルからデータを同時に書き込み、読み出しすることが可能である。本発明の第2の実施形態のセルが、シングル・ポート型ゲインセルのみを用いる本発明の第1の実施形態において説明されたセルと区別されることが認められる。
【0012】
具体的には、大まかに言うと、本発明の第2の実施形態のメモリセルは、それぞれメモリ・アレイの書き込みワード線、第1ノード及びメモリ・アレイの書き込みビット線に結合された、ゲート、ソース及びドレインを有する第1のトランジスタと、それぞれ読み出しワード線、第1ノード、電圧源及び読み出しビット線に結合された、第1のゲート、第2のゲート、ソース及びドレインを有する第2のトランジスタと、第1ノードに接続された第1の端子及び電圧源に接続された第2の端子を有するキャパシタとを含み、ここで、キャパシタの第1の端子及び第2のトランジスタの第2のゲートが、単一のエンティティを構成する。
【0013】
本発明によると、上記の実施形態のいずれかにおいて、第2のトランジスタは、第1の表面と第2の表面とを含み、ここで、第2のトランジスタの第1の表面は、水平方向に配向され、第2のトランジスタの第2の表面は、垂直方向に配向される。さらに、本発明によると、第1の表面は、第2の表面の近位端に隣接する近位端を含み、第1の表面の遠位端は、第2の表面の遠位端に隣接している。本発明のメモリセルの第2のトランジスタは、近位端又は遠位端の一方の上に配置されたソースと、近位端又は遠位端の他方の上に配置されたドレインとをさらに含む。
【0014】
さらに本発明によると、第2のトランジスタの第1のゲートが、第1の表面上に配置され、第2のトランジスタの第2のゲートが、第2の表面上に配置される。本発明のメモリセルにおいて、単一のエンティティが、SOI基板内に配置されたストレージ・ノード・キャパシタのキャパシタ電極であることが留意される。
【0015】
本発明はまた、半導体オン・インシュレータ基板内に配置されたストレージ・キャパシタの表面の上に配置された読み出しワード線ゲートと、ストレージ・キャパシタのノード導体を含み、半導体オン・インシュレータ基板内に配置されたサイド・ゲートとを含む、DRAMセルの読み出し要素として用いるための二重ゲート型トランジスタにも向けられる。
【0016】
本発明はまた、第1の実施形態及び第2の実施形態の上述の半導体構造体の各々を製造する方法、並びに、二重ゲート型読み出しワード線トランジスタを製造する方法にも関する。
【0017】
大まかに言うと、本発明の方法は、半導体オン・インシュレータ基板であって、該半導体オン・インシュレータ基板のSOI層及び埋込み絶縁層を通って延びる少なくとも1つのビア・コンタクトと、ノード導体を含む少なくとも1つのストレージ・キャパシタとを含む半導体オン・インシュレータ基板を準備するステップと、ノード導体の別の部分を露出したままにしながら、ノード導体の一部の上に酸化物キャップを準備するステップと、ノード導体の露出された部分に凹ませ、その凹部内に導電性ストラップを形成するステップと、酸化物キャップを除去し、ノード導体及び導電性ストラップの一部の上に上部トレンチ酸化物を形成するステップと、上部トレンチ酸化物の上に読み出しワード線を形成し、SOI層の露出された表面の上に書き込みワード線を形成するステップとを含み、ここで、読み出しワード線は、サイド・ゲートと、トップ・ゲートとを含む。
【発明を実施するための最良の形態】
【0018】
ここで、本発明が、本出願に添付する以下の図面に関連して以下の説明を参照することによって、より詳細に説明される。本出願の図面は、例示目的で与えられるものであり、よって、縮尺に合わせて描かれていないことが分かる。
【0019】
まず、本発明の第1の実施形態による、二重ゲート型読み出しデバイスを有する2T/1Cゲインセルの概略的な表示を示す図1を参照する。示されるゲインセルにおいては、2つのゲートを有するトランジスタT2が用いられることが強調される。具体的には、T2は、キャパシタ(STG CAP)のストレージ・ノードに接続されたサイド・ゲートと、読み出しワード線(RWL)に接続されたトップ・ゲートとを含む。T2に加えて、セルの書き込みトランジスタであるT1も示されている。T1は、従来のプレーナ型MOSFETであることが認められる。図面において、BLは、T1及びT2の両方に関連する共通のビット線を指し、WWLは、T1のゲートに関連する書き込みワード線を指す。
【0020】
図1に示されるセルにおいて、書き込みワード線(WWL)の電圧を上げ、ビット線(BL)とストレージ・キャパシタとの間の電荷を移動させることによって、「1」又は「0」が、ストレージ・キャパシタすなわちSTG CAPに書き込まれる。ストレージ・キャパシタのノードは、読み出しMOSFETすなわちT2の2つのゲートのうちの1つとして機能する。上述のように、読み出しトランジスタT2は、2つのゲート、すなわち読み出しワード線に接続されるトップ・ゲート及びストレージ・ノードに接続されるサイド・ゲートからなる。この実施形態において、T2の側壁をゲーティングするノードは、ストレージ・キャパシタと統合され、単独で新規かつコンパクトな構造体を形成する。このことにより、高密度のセル・レイアウトを形成することが可能になる。
【0021】
読み出し電流は、T2を介してビット線から接地まで感知されるので、図1に示されるセルは、単一のビット線(BL)のみを必要とする。従来技術のゲインセルは、2つのビット線(読み出しビット線及び書き込みビット線)を必要とするので、図1に示される本発明のセルに比べてレイアウトにおいて不利な点がある。
【0022】
具体的には、図1は、ノードN1及びN2を有する単一のビット線(BL)を含む。N1は、T2をBLに結合させるノードであり、N2は、T1をBLに結合させるノードである。BLに対して垂直に通る書き込みワード線(WWL)及び読み出しワード線(RWL)も、図1に示されている。示されるように、T1は、N4を介してWWLに結合され、T2は、N3を介してRWLに結合されている。N5は、T2をT1に結合させる際に用いられる。図1において、T1は、SOI基板の表面上のストレージ・キャパシタ(STG CAP)に隣接して配置され、T2は、N5を介してSTG CAPに接続されるサイド・ゲートを有することが、さらに認められる。
【0023】
図2は、本発明の第1の実施形態による、メモリセルの一部のレイアウトのトップダウン図を示す(明確にするために、ビット線導体が省略されたことが留意される)。図2において、8つのセル、すなわちM1・・・M8が示されている。このレイアウトにおいては、SOI基板の後部埋込み絶縁層を通って形成されたビア・コンタクト(VC)によって、接地コンタクトが、SOI層と基板との間に設けられる。各々のVCは、4つのセルによって共有され、読み出し電流のための接地への経路を提供する。レイアウト上に垂直に通るビット線(図示せず)と活性領域(RX)との間のコンタクトが、Xで示される。読み出しワード線(RWL)及び書き込みワード線(WWL)は、レイアウト上に水平方向に通っている。RWLがトップ・ゲート面の上に通っている、読み出しMOSFETのサイド・ゲート(一連の垂直方向の点で示される)に留意されたい。
【0024】
図2に示される要素は、本明細書において下記により詳細に説明される。図面において、切取部A−A、B−B及びC−Cが示される。切取部A−Aは、ビット線の一つと平行な方向に沿った、第1の実施形態の半導体構造体を示している。切取部B−Bは、読み出しワード線の一つと平行な方向に沿った、本発明の第1の実施形態の半導体構造体を示している。切取部C−Cは、ワード線に対して垂直な方向の、ビア・コンタクト(VC)を通る本発明の第1の実施形態の半導体構造体を示している。
【0025】
本発明の第1の実施形態内の各メモリセルは、それぞれメモリ・アレイの書き込みワード線(WWL)、第1のノード及びメモリ・アレイのビット線(BL)に結合された、ゲート、ソース及びドレインが設けられた第1のトランジスタT1と、それぞれ読み出しワード線(RWL)、第1のノード、電圧源及びビット線(BL)に結合された、第1のゲート、第2のゲート、ソース及びドレインを有する第2のトランジスタT2と、第1のノードに接続された第1の端子及び電圧源に接続された第2の端子を有するキャパシタ(STG CAP)とを含み、ここで、キャパシタの第1の端子及び第2のトランジスタの第2のゲートが、単一のエンティティを構成する。
【0026】
ここで、図2に示されるレイアウトを製造するためのプロセス・フローが、図3−図19を参照してより詳細に説明される。具体的には、図2に示されるレイアウトは、まず、図3及び図4に示される構造体を準備することによって用意され、図4は、図3に示されるC−Cを通る断面図であり、ビア・コンタクト及び周囲のドープされたSOI領域14を示す。具体的には、図3及び図4は、埋込み絶縁層12を通ってSOI層14を基板層10に結合させるビア・コンタクト16を有するSOI基板のSOI層14を示す。この構造体はまた、SOI層内に第1導電型の注入領域を形成する際に用いられるブロックマスク18も含む。
【0027】
図3及び図4に示される構造体は、まず、SOI(半導体オン・インシュレータ)基板を準備することによって形成される。上部及び下部半導体層は、例えば、Si、SiGe、SiC、SiGeC、Ge等を含む、いずれかの半導体材料を含むことができる。SOI基板の上部及び下部半導体層は、Siからなることが好ましい。埋込み絶縁層12は、結晶酸化物又は非結晶酸化物、或いは結晶窒化物若しくは非結晶窒化物を含むことができ、結晶酸化物が非常に好ましい。
【0028】
下部基板層10、埋込み絶縁層12及びSOI層14を含むSOI基板は、当業者には周知の通常の技術を用いて形成される。例えば、SOI基板は、少なくともウェハ接合プロセスを含む層転写プロセスを用いて形成することができる。代替的に、SOI基板は、まず、酸素イオンがSi基板に注入され、その後、アニール・ステップを用いて、注入された酸素イオンを埋込み酸化物領域内に析出させるSIMOX(separation by implantation of oxygen)と呼ばれるプロセスによって形成することができる。
【0029】
SOI基板を形成するのに用いることができる技術にかかわらず、SOI層14は、典型的には、約20nmから約200nmまでの厚さを有し、約40nmから約120nmまでの厚さが、より典型的である。SOI層14の厚さは、これを形成するのに用いられる技術から直接得ることができ、或いは代替的に、例えば、化学機械研磨、研削、又は酸化及びエッチングのような薄膜化プロセスを用いて、上述の範囲内の厚さを有するSOI層14を提供することもできる。埋込み絶縁層12は、典型的には、約20nmから約400nmまでの厚さを有し、約40nmから約150nmまでの厚さが、さらにより典型的である。基板層10の厚さは、本発明のプロセスには重要ではない。
【0030】
SOI基板を準備した後に、当業者には周知の技術を用いて、SOI層14の上面に、酸化物又は窒化物のようなハードマスク(図示せず)が形成される。例えば、これらに限定されるものではないが、化学気相堆積(CVD)、プラズマ強化化学気相堆積(PECVD)、蒸着、化学溶液堆積、スパッタリング、又は原子層堆積を含む、通常の堆積プロセスによって、ハードマスクを形成することができる。代替的に、通常の酸化プロセス又は窒化プロセスによって、ハードマスクを形成することもできる。
【0031】
次に、フォトレジスト(図示せず)がハードマスクの上面に適用され、次いで、通常のフォトリソグラフィを用いて、フォトレジストがパターン形成される。フォトリソグラフィ・プロセスは、フォトレジストを放射のパターン(この場合は、ビア・パターン)に露光させるステップと、通常のレジスト現像液を用いて露光されたレジストを現像するステップとを含む。フォトレジスト内のパターンは、まず、エッチング・プロセスを用いてハードマスク内に転写され、その後、通常の剥離プロセスを用いて、パターン形成されたフォトレジストが剥離される。ビア・パターンをハードマスク内に転写するのに用いられるエッチング・プロセスには、例えば、反応性イオン・エッチング、イオン・ビーム・エッチング、又はプラズマ・エッチングのようなドライ・エッチング・プロセスが含まれる。次に、ビア・コンタクト16が、SOI層14及び下にある埋込み絶縁層12の露光された部分を通ってエッチングすることによって形成され、基板層10の表面の上で停止する。本発明のこのステップに用いられるエッチング・プロセスは、上述のドライ・エッチング・プロセス、及び、化学ウェット・エッチング・プロセスのうちの一方を含むことができる。本発明においては、ドライ・エッチング、ウェット・エッチング、又はこれらの2つのタイプのエッチング・プロセスの混合を組み合わせたものも考慮される。
【0032】
ビアの形成に続いて、次に、当技術分野において周知の、CVD又はPECVDのような技術を用いて、随意的に、ビアが、導電性バリア(図示せず)でライニングされる。ビアをライニングために用い得る幾つかの導電性バリアの説明に役立つ実例は、これらに限定されるものではないが、窒化チタン、窒化タンタル、窒化タンタル・シリコン、又はビアから基板内への導電性材料の外方拡散が生じるのを防止することができる他の同様の材料を含む。ビアから単結晶基板内への結晶欠陥の伝搬を阻止するために、導電性バリアが用いられる。
【0033】
次に、随意的な拡散バリアの有無にかかわらず、ビアが、第1導電型を有するポリシリコン、すなわちnドープされたポリSi又はpドープされたポリSiで充填される。ビアを充填するために、nドープされたポリシリコンを用いることが好ましい。ドープされたポリシリコンでのビアの充填は、その場(in-situ)ドーピング堆積プロセスを含むことができ、或いは、堆積後にイオン注入を用いることもできる。充填ステップ後、ドープされたポリシリコンは、化学機械研磨(CMP)のような通常の平坦化プロセスによって平坦化され、反応性イオン・エッチングのような時限式エッチング・プロセスによって凹まされ、ドープされたポリシリコンの上面が、SOI層14の上面と実質的に同一平面になる。ドープされたポリシリコンに加えて、本発明は、ドープされたポリシリコンの代わりに又はこれと共に、導電性金属、導電性金属合金、導電性金属シリサイド、又は導電性金属窒化物の使用も考慮する。
【0034】
SOI基板内にビア・コンタクト16を形成した後、図3にも示されるように、フォトレジスト層が適用され、ブロックマスク18によってパターン形成される。次に、好ましくはn型ドーパントである第1導電性ドーパントが、ブロックマスク18を含まないSOI層14の領域内に注入される。この注入ステップは、通常のイオン注入処理を用いて行われる。図5に示される注入領域19は、ビア・コンタクト16を囲み、ビア・コンタクト16への連続性のために、WWLの下方にブリッジを形成する。
【0035】
次に、図5、図6及び図7に示される構造体が形成される。図5は構造体のトップダウン図を示し、図6は切取部A−Aを通る断面図であり、図7は切取部C−Cを通る断面図である。これらの異なる図に示される構造体は、まず、ビア・コンタクト16を含むSOI基板の上にパッド・スタック20を設けることによって形成される。パッド・スタック20は、下部酸化物層と、上部窒化物層とを含む。下部酸化物層は、典型的には、SiO2であり、パッド・スタック20の上部窒化物層は、典型的には、Si3N4である。
【0036】
パッド・スタック20の下部酸化物層は、典型的には、上部窒化物層と比べて薄い層であり、その厚さは、典型的には、約1nmから約10nmまでであり、約3nmから約7nmまで厚さが、さらにより典型的である。パッド・スタック20の下部酸化物層は、例えば、CVD又はPECVDのような堆積プロセスによって形成することができる。代替的に、パッド・スタック20の下部酸化物層は、熱酸化プロセスによって形成することができる。一般的に下部酸化物層より厚い上部窒化物層は、典型的には、約50nmから約500nmまでの厚さを有し、約100nmから約300nmまで厚さが、さらにより典型的である。パッド・スタック20の上部窒化物層は、例えば、CVD又はPECVDのような通常の堆積プロセスによって形成することができる。ストレージ・トレンチ及び分離領域の描写のために、本発明において、後にパッド・スタック20が用いられることが分かる。随意的に、パッド窒化物層の上に、堆積された酸化シリコンの付加的なパッド層を形成することができる。随意的なシリコン酸化物パッド層は、ストレージ・トレンチのエッチング中に、パッド窒化物を保護するように機能する。
【0037】
次に、例えば、SOI層14、埋込み絶縁12及び基板層10の一部を通って、所望の深さまでエッチングすることを含む、標準的な周知のプロセスを用いて、ストレージ・トレンチ22が形成される。ストレージ・トレンチ22の各々の所望の深さは、例えば、SOI層及び埋込み絶縁層の深さ、並びに、ゲインセルの適度のストレージ容量要件などの多数の要因によって決定される。本発明のこの時点で形成されるストレージ・トレンチ22についての典型的な深さは、約0.50μmから約8.0μmまでであり、約1.0μmから約3.0μmまでの深さが、さらにより典型的である。ストレージ・トレンチ22の深さは、従来のトレンチのストレージDRAMにおいて通常用いられるものよりずっと浅いことが留意される。
【0038】
次に、当技術分野において周知の技術を用いて、ストレージ・トレンチ22の内面に、例えばストレージ誘電体のような第1の誘電体24が形成される。例えば、第1の誘電体24は、CVD、PECVD、又は別の同様な堆積プロセスによって形成することができる。代替的に、第1の誘電体24は、熱成長によって形成することができる。第1の誘電体24は、例えば、SiO2、Al2O3、Ta2O3、TiO2、或いはいずれかの別の金属酸化物又は混合された金属酸化物のような酸化物とすることができる。第1の誘電体24として用いることができる混合された金属酸化物の例には、ペロブスカイト型酸化物が含まれる。上述の誘電体材料の多層構造を第1の誘電体24として用いることもできる。好ましい実施形態において、第1の誘電体24は、SiO2である。
【0039】
第1の誘電体24の厚さは、第1の誘電体24を形成するのに用いられるプロセス、第1の誘電体24の材料及び層の数に応じて変化し得る。典型的には、第1の誘電体24は、約0.5nmから約3nmまでの厚さを有し、約1nmから約2nmまでの厚さが、さらにより典型的である。第1の誘電体24は、ストレージ・ノード誘電体として用いられる。第1の誘電体24はまた、サイド・ゲート型MOSFETすなわちT2の側壁の誘電体として機能することもできる。第1の誘電体24はまた、窒化シリコンのような他の絶縁体、又は上述の絶縁体の層を含むこともできる。
【0040】
次に、第1の誘電体24を含むストレージ・トレンチ22は、典型的には、ドープされたポリシリコンであるノード導体26で充填される。本発明において、金属導体及びシリサイドのような他のタイプのノード導体を、ポリシリコンの代わりに、又はポリシリコンと共に用いることもできる。例えば、CVD又はPECVDのような通常の堆積プロセスを用いて、ノード導体26がストレージ・トレンチ内に形成される。ドープされたポリシリコンが用いられるときには、その場ドーピング堆積プロセスを用いることができる。代替的に、ドープされたポリシリコンがノード導体26として用いられるときには、堆積及びイオン注入によって、ドープされたポリシリコンを形成することができる。
【0041】
堆積ステップに続いて、ノード導体26は、従来の手段によって平坦化され、SOI層14の上面とほぼ同じ深さまで凹ませられる。
【0042】
当技術分野において周知の技術を用いて、酸化物キャップ28が、ストレージ・ノード導体26の上に形成される。典型的には、TEOS(テトラエチルオルトシリケート)又は高密度プラズマ(HPD)酸化物が、パッド・スタック20の上部窒化物層の上に堆積され、平坦化される。
【0043】
ここで、図5、図6及び図7に示される構造体内に、分離領域30が形成される。この分離領域30は、MOSFETが後に形成される活性領域のアイランドを残す。分離領域30は、当技術分野において周知の技術を用いて形成される。具体的には、分離領域30は、パッド・スタック20の上にフォトレジストを適用し、フォトレジストをトレンチ・パターンに露光させ、フォトレジスト内のトレンチ・パターンを現像し、パッド・スタック20の露光部分をエッチングし、SOI層14の一部を露光させ、SOI層14の露光部分を通ってエッチングし、埋込み絶縁層12で停止させることによって形成される。典型的には、フォトレジストは、トレンチ・パターンがパッド・スタック20内に転写された後に除去される。SOI基板内にトレンチ・パターンを与える際に、例えば、ドライ・エッチング、化学ウェット・エッチング、又はこれらのいずれかの組み合わせを含む種々のエッチング・プロセスを用いることができる。随意的に、トレンチは、SiO2又はSi3N4のようなトレンチ・ライナ、或いはこうした誘電体の多層でライニングすることができる。次に、トレンチ・ライナの有無にかかわらず、トレンチは、酸化物のようなトレンチ誘電体で充填される。典型的には、トレンチ誘電体は、TEOS又はHPD酸化物である。トレンチをトレンチ誘電体で充填した後、CMPのような随意的な平坦化プロセスを用いて、分離領域30の各々の上面がパッド・スタック20の上部窒化物層と実質的に同一平面にある構造体を提供することができる。トレンチ分離領域30を含む構造体が、図8、図9、図10及び図11に示される。
【0044】
トレンチ分離領域30を形成した後、ストレージ・ノード導体26を書き込みMOSFET T1を(後に形成される)に接続する働きをする導電性ストラップ34が形成される。具体的には、導電性ストラップ34は、まず、これに隣接して、書き込みMOSFET T1が、ストラップ・マスク36を用いて形成される領域におけるストレージ・トレンチ22の酸化物キャップ28内に窓を形成し、エッチングを行うことによって形成される。エッチングは、典型的には、RIEのようなドライ・エッチング・プロセスによって行われる。このエッチング・ステップは、下にあるノード導体26の一部を露出させる。ここで、ほぼSOI層14の後部界面の深さまでエッチングすることによって、酸化物キャップ28内の窓によって露出されたノード導体26の一部が凹まされる。ストレージ・トレンチ22内の第1の誘電体24の露出された部分は、第1の誘電体24を除去するために選択的なエッチング・プロセスを用いて除去される。このエッチング・ステップは、SOI基板の側壁、特にSOI層14からなる側壁を露出させる。通常の堆積プロセスを用いて、典型的にはポリSi又は別の導電性材料を含む導電性プラグが、凹んだ領域内に形成される。導電性プラグの堆積に続いて、典型的には、導電性プラグがパッド・スタック20の上部窒化物層の上面と実質的に同一平面である上面を有する構造体を提供する、平坦化プロセスが行われる。次に、ほぼSOI層14の上面までエッチングすることによって、平坦化された導電性プラグが凹ませられる。この導電性プラグが、ストレージ・ノード導体26と書き込みMOSFET T1との間に導電性ストラップ34を形成する。導電性ストラップ34を含む構造体は、図8、図9、図10及び図11にも示される。これらの図面は、上述のステップに従って、2つの平面図(一方は分離領域後の図8、他方はストラップ形成後の図9)、A−Aを通る切取図(図10)及びC−Cを通る切取図(図11)を含む。
【0045】
1つの実施形態(図示せず)において、次に、当業者には周知の処理技術を用いて、ストレージ・トレンチ22の上部の凹部が、酸化物で再充填され、平坦化され、凹まされる。これらの処理ステップは、ストレージ・トレンチ22の各々の中に上部トレンチ酸化物38を形成する。上部トレンチ酸化物38は、典型的には、通常の堆積プロセスを用いて形成され、上部トレンチ酸化物38は、典型的には、約20nmから約50nmまでの厚さを有する。上部トレンチ酸化物38が、ノード導体と読み出しトランジスタT2の上にあるワード線導体との間に分離を与えることに留意されたい。
【0046】
随意的に、酸化物プラグの残りの部分を完全に除去することができ、通常の堆積プロセスによって、ストレージ・ノード導体26の上に薄い窒化物層(約20nm又はそれより薄い厚さを有する)を形成することができる。本発明において好ましい随意的なステップが、図12に示されており、そこで、薄い窒化物層を示すために参照符号40が用いられている。上部トレンチ酸化物(TTO)38とストレージ・ノード導体26の上部の間の薄い窒化物層40を設ける目的は、続の処理後に絶縁体がストレージ・ノード導体26の上に残ることを保証するためである。随意的な窒化物層40がない場合には、後の処理ステップによってTTO38が大きく侵食される可能性がある。したがって、随意的な窒化物層40は、ストレージ・ノード導体26と、後に形成される上にあるパッシング・ワード線との間に短絡がないことを保証する。随意的な窒化物層40は、平坦化プロセスによって、分離領域30の上部から除去される。
【0047】
標準的な方法で、パッド・スタック20の上部窒化物層が除去され、当技術分野において周知の多くの通常の洗浄技術の1つを用いて、SOI層14の上面が洗浄される。この洗浄プロセス中、典型的には、パッド・スタック20の下部酸化物層が除去される。次に、酸化のような通常の熱成長プロセスを用いて、SOI層14の洗浄された表面上に、トランスファゲート酸化物が形成される。トランスファゲート酸化物は、典型的には、SiO2である。トランスファゲート酸化物の厚さは変化し得るが、典型的には、トランスファゲート酸化物は、約1.5nmから約7nmまでの厚さを有し、約2nmから約5nmまでの厚さが、さらにより典型的である。トランスファゲート酸化物を含む構造体が、図13に示され、そこでは、トランスファゲート酸化物を示すために、参照符号42が用いられる。トランスファゲート酸化物42が、書き込みワード線T1のゲート誘電体として機能することが留意される。
【0048】
次に、CVD又はPECVDのような通常の堆積プロセスを用いて、トランスファゲート酸化物42及び上部トレンチ酸化物38の表面の上に、ワード線導体44が形成される。ワード線導体は、ドープされたポリシリコン、導電性金属、導電性金属合金、導電性金属シリサイド、導電性金属窒化物、又はこれらの多層構造のような導電性材料からなる。典型的には、ワード線導体44は、nドープされたポリシリコンからなる。ポリシリコン・ゲート導体が用いられる実施形態においては、例えば、シリサイド金属(例えば、Ti、W、又はNi)を堆積させること、第1の温度でアニールし、金属シリサイドを形成すること、選択的なエッチング・プロセスによってポリシリコンと反応しない余分な金属を除去すること、及び随意的に第2の温度で第2のアニールを行うことを含む、通常のシリサイド化プロセスを用いて、ポリシリコン・ゲート導体の上に、シリサイド層(具体的には示されていない)を形成することができる。
【0049】
次に、典型的には、SiN又は別の同様な誘電体材料からなるワード線キャップ46が、ワード線導体44の上に堆積される。ワード線キャップ46は、境界のない拡散コンタクトを形成するための、ワード線の上の保護キャップとして機能する。次に、当技術分野において周知の処理技術を用いて、層44及び46を含むゲート・スタックが、パターン形成され、エッチングされる。これらのステップは、本発明の構造体の書き込みワード線(WWL)及び読み出しワード線(RWL)を形成する。RWLがストレージ・トレンチ22の上に配置され、WWLがSOI層14の上に配置されることに留意されたい。このことは、例えば、図14に示されている。
【0050】
好ましくは窒化物である少なくとも1つの絶縁体からなるゲート・スペーサ48が、共形の(conformal)堆積プロセスを用いて形成され、続いて反応性イオン・エッチング又は別の同様なエッチング・プロセスが行われる。ゲート・スペーサ48の形成前に、熱酸化プロセスによって、随意的なゲート側壁酸化物(図示せず)を形成することができる。ゲート・スペーサ48は、単一の絶縁体材料、又は1つより多い絶縁体材料の組み合わせを含むことができる。ゲート・スペーサ48は、約1nmから約20nmまでの、SOI層又はストレージ・トレンチの上にある底面で測定された幅を有し、約4nmから約10nmまでの幅が、より典型的である。
【0051】
次に、通常のイオン注入及びアニールを用いて、書き込みワード線のフットプリントのSOI層14内に、ソース/ドレイン領域50が形成される。ソース/ドレイン領域50は、ワード線導体がn型であるときは、n型であり、ワード線導体がp型であるときは、p型であることが好ましい。ワード線の形成、ゲート・スペーサの形成、及びソース/ドレインの形成後に形成される結果物としての構造体が、例えば、図14に示されている。
【0052】
次に、当技術分野において周知の通常の技術によって、酸化物のような層間誘電体52が、構造体の上に堆積され、平坦化される。次に、ビット線(BL)コンタクト開口部が、層間誘電体52及びソース/ドレイン領域50の上に残っているいずれかのトランスファゲート酸化物42を通って形成される。BLコンタクト開口部は、リソグラフィ及びエッチングによって形成される。図15は、BLコンタクト開口部に続くトップダウン図を示す。BLコンタクト開口部は、上に形成されたワード線に対して境界がないことが分かる。この図面において、読み出しワード線MOSFET T2の第1の誘電体24を含む側壁のゲート誘電体が、一連の垂直方向の点で示される。図19の領域54は、境界のないビット線コンタクトを示す。
【0053】
読み出しMOSFET T2の構造体を明瞭に示すために、セクションB−Bを通る切取部が、図16に示される。読み出しチャネルは、ストレージ・ノード導体26から直接サイド・ゲーティングされることに留意されたい。このことは、本発明の主要な特徴である。読み出しMOSFET T2は、1)ストレージ・ノード導体26によって側壁上で、及び、2)RWLゲート導体によってその上面で、二重にゲーティングされることがさらに分かる。このように、T2の2つのゲート誘電体は、誘電体24と、トランスファゲート酸化物42とを含む。示されるように、TTO38は、トレンチのストレージ・ノード導体26を、RWLから絶縁する。図17は、ビア・コンタクト16領域内のSOI層14の上に通過するワード線を示す。ビア・コンタクト16を含む領域内のワード線の下方にあるSOI層14が、読み出しトランジスタと接地との間に連続性を与える。
【0054】
次に、図18及び図19に示されるように、W又は別の同様の導体を含むビット線56が形成される。ビット線56は、金属からなるコンタクト53を通して領域54と接続される。ビット線56は、当業者には周知の技術を用いて形成され、よって、本明細書では説明されない。20F2の単位セルが、点線の囲み領域58内の領域で示される。サポートMOSFET(図示せず)を、本明細書に説明されるプロセス・フローに容易に統合できることに留意されたい。
【0055】
図1−図19を参照する上記の説明は、本発明の第1の実施形態について説明するものである。図20、図21及び図22−図24を参照する次の説明は、本発明の第2の実施形態について説明するものである。本発明の第2の実施形態においては、読み出しMOSFETトランジスタT2は、上面の読み出しワード線・ゲートと、ストレージ・キャパシタのストレージ・ノード導体の実際のノード導体であり、かつ、読み出しMOSFETに直接結合されたサイド・ゲートとを有する、二重ゲート型であるセル・レイアウトが提供される。
【0056】
ストレージ・キャパシタによるサイド・ゲーティングが、読み出しMOSFETの閾値電圧を調整する。「1」が格納されたとき、読み出しトランジスタのVtは低い。「0」が格納されたとき、読み出しトランジスタのVtは高い。読み出しワード線の電圧が上げられたとき、読み出しMOSFETの抵抗によって、「1」が「0」と区別される。このように、ストレージ・キャパシタと書き込みビット線との間の電荷の移動を必要としないため、低電圧の感知が可能である。
【0057】
第2の実施形態の本発明のセルは、デュアル・ポート型設計であり、セルからデータを同時に書き込み、読み取ることを可能にする。上述の第1の実施形態のセルは、シングル・ポート型である。
【0058】
図20は、本発明の第2の実施形態の本発明のゲインセルの概略である。図20に示される本発明のゲインセルにおいては、二重ゲート型トランジスタT2も用いられることに留意されたい。上述のように、T2は、2つのゲート、すなわちストレージ・トレンチ・キャパシタSTG CAPのストレージ・ノードに接続されたサイド・ゲートと、RWLに接続されたトップ・ゲートとを含む。WWL及びWBLを用いる書き込み操作が、アクセスのためにRWL及びRBLを用いる読み出しと同時に行われ得るので、この設計は、デュアル・ポート型である。N1・・・N5も、図20に示される。
【0059】
T1は、書き込みトランジスタであり、従来のMOSFETである。書き込みワード線(WWL)の電圧を上げ、書き込みビット線とストレージ・キャパシタとの間で電荷を移動させることによって、「1」又は「0」が、ストレージ・キャパシタに書き込まれる。ストレージ・キャパシタのノードは、読み出しMOSFET T2の2つのゲートのうちの1つとして機能する。本発明のこの実施形態においては、T2の側壁をゲーティングするノードN5が、ストレージ・キャパシタ(STG CAP)と統合され、単独でコンパクトな構造体を形成する。このことにより、本発明の第2の実施形態において開示された高密度のセル・レイアウトが可能になる。同様に、図20に示されるセルが、デュアル・ポート型であることも認められる。
【0060】
図21は、16個のメモリセルM1・・・M16を示すメモリ・アレイの一部のレイアウト(トップダウン図)を示す。明確にするために、ビット線は示されていない。このレイアウトにおいては、埋込み絶縁体12を通るビア・コンタクト16によって、SOI層14と基板10との間に接地コンタクトが設けられる。各々のビア・コンタクト16は、4つのセルによって共有され、読み出し電流のために接地への経路を与える。レイアウト(図示せず)上で垂直方向に通るビット線と活性領域との間のコンタクトが、「X」で示される。読み出しワード線(RWL)及び書き込みワード線(WWL)は、レイアウト上で水平方向に通る。読み出しMOSFET T2のサイド・ゲート(一連の垂直方向の点線で示される)では、RWLがトップ・ゲート表面の上に通っていることに留意されたい。図21に示される他の要素は、本発明の第1の実施形態について上述された参照符号と合致する参照符号を含むことが留意される。
【0061】
本発明の第2の実施形態の各メモリセルは、それぞれメモリ・アレイの書き込みワード線(WWL)、第1のノード及びメモリ・アレイの書き込みビット線に結合されたゲート、ソース及びドレインが設けられた第1のトランジスタT1と、それぞれ読み出しワード線、第1のノード、電圧源及び読み出しビット線に結合された第1のゲート、第2のゲート、ソース及びドレインを有する第2のトランジスタ(T2)と、第1のノードに接続された第1の端子及び電圧源に接続された第2の端子を有するキャパシタ(STG CAP)とを含み、ここで、キャパシタの第1の端子及び第2のトランジスタの第2のゲートが、単一のエンティティを構成する。
【0062】
図21に示されるレイアウトを形成するのに用いられるプロセス・フローは、図22−図24に示される最初の構造体が、図2に示される構造体の代わりに用いられる点を除いて、第1の実施形態に示されたものと類似している。図3−図19に示される本発明の第1の実施形態の残りのステップも適用可能であり、最終的な構造体を提供するのに用いられる。図22−図24は、SOI層14と基板10の間のビア・コンタクト16の形成に続いて、ストレージ・トレンチ22、第1の誘電体24及びノード導体26を含むストレージ・トレンチ・キャパシタを形成した後の最初の構造体を示す。ビア・コンタクト16を囲むドープ領域100を形成するために、注入ブロックマスクが用いられる。nドープされた領域であることが好ましいドープ領域100は、後で、パッシング書き込みワード線(WWL)の下方に読み出し電流路のための接続を形成する。
【0063】
図22−図24に示される構造体は、次のように形成される。まず、ビア・マスク(図示せず)を用いて、フォトレジスト層及び下にあるハードマスクをパターン形成し、ビア・コンタクト16の位置を定める。当技術分野において周知の(かつ、上述された)技術を用いて、ビア・コンタクト16が、SOI層14及び埋込み絶縁層12を通ってエッチングされ、半導体基板10上で停止する。ビアは、上述のようにドープされたポリシリコンで充填され、平坦化され、元のSOI層14とほぼ同じ深さまで凹ませられる。随意的に、ドープされたポリシリコンで充填する前に、ビア開口部内に導電性バリアを形成することができる。
【0064】
次に、フォトレジスト層が、ブロックマスクによってパターン形成され、好ましくはn型ドーパントであるドーパントが、開口した窓領域内に注入され、ドーパント領域100を形成する。フォトレジストが剥離され、ハードマスクが除去される。
【0065】
次に、本発明の第1の実施形態において上述された処理ステップを用いて、ストレージ・キャパシタが形成される。本発明の第1の実施形態の図3−図19において上述されたように、処理が継続する。
【0066】
本発明は、その好ましい実施形態に関して、特に示され、説明されるが、当業者であれば、本発明の精神及び範囲を逸脱することなく、形態及び詳細において上記の及び他の変更をなし得ることが理解されるであろう。したがって、本発明は、説明され、示された正確な形態及び詳細に限定されるものではないが、添付の特許請求の範囲内に含まれていることが意図される。
【図面の簡単な説明】
【0067】
【図1】本発明の第1の実施形態による、二重ゲート型読み出しデバイスを有する2つのトランジスタ(2T)/1つのキャパシタ(1C)のゲインセルを示す図である。
【図2】本発明の第1の実施形態による、メモリセルの一部のレイアウトを示す上面図である。
【図3】本発明の第1の実施形態において説明されるような二重ゲート型読み出しデバイスを有する2T/1Cゲインセルを形成するのに用いられる基本処理ステップを示す図である。
【図4】本発明の第1の実施形態において説明されるような二重ゲート型読み出しデバイスを有する2T/1Cゲインセルを形成するのに用いられる基本処理ステップを示す図である。
【図5】本発明の第1の実施形態において説明されるような二重ゲート型読み出しデバイスを有する2T/1Cゲインセルを形成するのに用いられる基本処理ステップを示す図である。
【図6】本発明の第1の実施形態において説明されるような二重ゲート型読み出しデバイスを有する2T/1Cゲインセルを形成するのに用いられる基本処理ステップを示す図である。
【図7】本発明の第1の実施形態において説明されるような二重ゲート型読み出しデバイスを有する2T/1Cゲインセルを形成するのに用いられる基本処理ステップを示す図である。
【図8】本発明の第1の実施形態において説明されるような二重ゲート型読み出しデバイスを有する2T/1Cゲインセルを形成するのに用いられる基本処理ステップを示す図である。
【図9】本発明の第1の実施形態において説明されるような二重ゲート型読み出しデバイスを有する2T/1Cゲインセルを形成するのに用いられる基本処理ステップを示す図である。
【図10】本発明の第1の実施形態において説明されるような二重ゲート型読み出しデバイスを有する2T/1Cゲインセルを形成するのに用いられる基本処理ステップを示す図である。
【図11】本発明の第1の実施形態において説明されるような二重ゲート型読み出しデバイスを有する2T/1Cゲインセルを形成するのに用いられる基本処理ステップを示す図である。
【図12】本発明の第1の実施形態において説明されるような二重ゲート型読み出しデバイスを有する2T/1Cゲインセルを形成するのに用いられる基本処理ステップを示す図である。
【図13】本発明の第1の実施形態において説明されるような二重ゲート型読み出しデバイスを有する2T/1Cゲインセルを形成するのに用いられる基本処理ステップを示す図である。
【図14】本発明の第1の実施形態において説明されるような二重ゲート型読み出しデバイスを有する2T/1Cゲインセルを形成するのに用いられる基本処理ステップを示す図である。
【図15】本発明の第1の実施形態において説明されるような二重ゲート型読み出しデバイスを有する2T/1Cゲインセルを形成するのに用いられる基本処理ステップを示す図である。
【図16】本発明の第1の実施形態において説明されるような二重ゲート型読み出しデバイスを有する2T/1Cゲインセルを形成するのに用いられる基本処理ステップを示す図である。
【図17】本発明の第1の実施形態において説明されるような二重ゲート型読み出しデバイスを有する2T/1Cゲインセルを形成するのに用いられる基本処理ステップを示す図である。
【図18】本発明の第1の実施形態において説明されるような二重ゲート型読み出しデバイスを有する2T/1Cゲインセルを形成するのに用いられる基本処理ステップを示す図である。
【図19】本発明の第1の実施形態において説明されるような二重ゲート型読み出しデバイスを有する2T/1Cゲインセルを形成するのに用いられる基本処理ステップを示す図である。
【図20】本発明の第2の実施形態による、二重ゲート型読み出しデバイスを有する2つのトランジスタ(2T)/1つのキャパシタ(1C)のデュアル・ポート型ゲインセルを示す図である。
【図21】本発明の第2の実施形態による、メモリセルの一部のレイアウトを示す上面図である。
【図22】SOI層と基板層との間にビア・コンタクトを定め、ストレージ・トレンチが薄い誘電体でライニングされ、ノード導体で充填された後の、第2の実施形態において用いられる最初の構造体の図である。
【図23】SOI層と基板層との間にビア・コンタクトを定め、ストレージ・トレンチが薄い誘電体でライニングされ、ノード導体で充填された後の、第2の実施形態において用いられる最初の構造体の図である。
【図24】SOI層と基板層との間にビア・コンタクトを定め、ストレージ・トレンチが薄い誘電体でライニングされ、ノード導体で充填された後の、第2の実施形態において用いられる最初の構造体の図である。
【特許請求の範囲】
【請求項1】
それぞれゲート、ソース及びドレインを有する第1のトランジスタと、
それぞれ第1のゲート、第2のゲート、ソース及びドレインを有する第2のトランジスタと、
第1の端子を有するキャパシタであって、前記キャパシタの前記第1の端子及び前記第2のトランジスタの前記第2のゲートが単一のエンティティを構成する、キャパシタと
を備えるメモリセル。
【請求項2】
前記第1のトランジスタは、メモリ・アレイの書き込みワード線、第1のノード及び前記メモリ・アレイのビット線に結合され、前記第2のトランジスタは、読み出しワード線、前記第1のノード、電圧源及び前記ビット線に結合され、前記キャパシタは、前記第1のノードに接続され、かつ、電圧源に接続された第2の端子をさらに含む、請求項1に記載のメモリセル。
【請求項3】
前記第2のトランジスタは、第1の表面及び第2の表面を含み、前記第2のトランジスタの前記第1の表面は水平方向に配向され、前記第2のトランジスタの前記第2の表面は垂直方向に配向される、請求項2に記載のメモリセル。
【請求項4】
前記第1の表面の近位端は、前記第2の表面の近位端に隣接し、前記第1の表面の遠位端は、前記第2の表面の遠位端に隣接している、請求項2に記載のメモリセル。
【請求項5】
前記第2のトランジスタの前記ソースは、近位端又は遠位端の一方の上に配置され、前記第2のトランジスタの前記ドレインは、前記近位端又は前記遠位端の他方の上に配置される、請求項2に記載のメモリセル。
【請求項6】
前記第2のトランジスタの前記第1のゲートは、前記第1の表面上に配置され、前記第2のトランジスタの前記第2のゲートは、前記第2の表面上に配置される、請求項2に記載のメモリセル。
【請求項7】
前記単一のエンティティは、キャパシタ電極である、請求項2に記載のメモリセル。
【請求項8】
前記第1のトランジスタは、メモリ・アレイの書き込みワード線、第1のノード及び前記メモリ・アレイの書き込みビット線に結合され、前記第2のトランジスタは、読み出しワード線、前記第1のノード、電圧源及び読み出しビット線に結合され、前記キャパシタの前記第1の端子は、前記第1のノードに接続され、前記キャパシタは、電圧源に接続された第2の端子をさらに含む、請求項1に記載のメモリセル。
【請求項9】
前記第2のトランジスタは、第1の表面と第2の表面とを含み、前記第2のトランジスタの前記第1の表面は水平方向に向けられ、前記第2のトランジスタの前記第2の表面は垂直方向に向けられる、請求項8に記載のメモリセル。
【請求項10】
前記第1の表面の近位端は、前記第2の表面の近位端に隣接し、前記第1の表面の遠位端は、前記第2の表面の遠位端に隣接している、請求項8に記載のメモリセル。
【請求項11】
前記第2のトランジスタの前記ソースは、近位端又は遠位端の一方の上に配置され、前記第2のトランジスタの前記ドレインは、前記近位端又は前記遠位端の他方の上に配置される、請求項8に記載のメモリセル。
【請求項12】
前記第2のトランジスタの前記第1のゲートは、前記第1の表面上に配置され、前記第2のトランジスタの前記第2のゲートは、前記第2の表面上に配置される、請求項8に記載のメモリセル。
【請求項13】
前記単一のエンティティは、キャパシタ電極である、請求項8に記載のメモリセル。
【請求項14】
メモリセルの読み出し要素として用いるための二重ゲート型トランジスタであって、
半導体オン・インシュレータ基板内に配置されたストレージ・キャパシタの表面の上に配置された読み出しワード線ゲートと、
前記半導体オン・インシュレータ基板内に配置されたサイド・ゲートであって、前記ストレージ・キャパシタのノード導体を含む、サイド・ゲートと
を備える二重ゲート型トランジスタ。
【請求項15】
前記半導体オン・インシュレータ基板は、埋込み絶縁層によって分離される、上部SOI層及び下部基板層を含む、請求項14に記載の二重ゲート型トランジスタ。
【請求項16】
前記読み出しワード線ゲートは、ゲート誘電体として導体及びトランスファ酸化物を含む、請求項14に記載の二重ゲート型トランジスタ。
【請求項17】
前記ストレージ・キャパシタは、誘電体材料でライニングされたストレージ・トレンチを有するように配置され、前記誘電体材料は、前記サイド・ゲートの前記ゲート誘電体である、請求項14に記載の二重ゲート型トランジスタ。
【請求項18】
前記読み出しワード線ゲートは、前記ストレージ・ノード・キャパシタの上にあり、絶縁層は、前記読み出しワード線ゲートと前記ストレージ・ノード・キャパシタを分離する、請求項14に記載の二重ゲート型トランジスタ。
【請求項19】
窒化物層が、前記読み出しワード線ゲートと前記ストレージ・ノード導体との間に配置される、請求項14に記載の二重ゲート型トランジスタ。
【請求項20】
半導体構造体を形成する方法であって、
半導体オン・インシュレータ基板であって、前記半導体オン・インシュレータ基板のSOI層及び埋込み絶縁層を通って延びる少なくとも1つのビア・コンタクトと、ノード導体を含む少なくとも1つのストレージ・キャパシタとを含む半導体オン・インシュレータ基板を準備するステップと、
前記ノード導体の別の部分を露出したままにしながら、前記ノード導体の一部の上に酸化物キャップを準備するステップと、
前記ノード導体の前記露出された部分を凹ませ、前記凹部内に導電性ストラップを形成するステップと、
前記酸化物キャップを除去し、前記ノード導体及び前記導電性ストラップの一部の上に上部トレンチ酸化物を形成するステップと、
前記上部トレンチ酸化物の上に読み出しワード線を形成し、前記SOI層の露出された表面の上に書き込みワード線を形成するステップであって、前記読み出しワード線は、サイド・ゲート及びトップ・ゲートを含むトランジスタの要素である、ステップと
を含む方法。
【請求項21】
前記ビア・コンタクトを囲む前記SOI層内にドーパント領域を形成するステップをさらに含む、請求項20に記載の方法。
【請求項22】
前記酸化物キャップを除去した後で、前記上部トレンチ酸化物を形成する前に、窒化物層を形成するステップをさらに含む、請求項20に記載の方法。
【請求項23】
前記ストレージ・トレンチ内に位置する誘電体材料が形成され、前記サイド・ゲートの前記ゲート誘電体として機能する、請求項20に記載の方法。
【請求項24】
上に配置されたトランスファゲート酸化物を含む前記SOI層の表面上にある前記読み出しワード線に隣接した、少なくとも1つの書き込みワード線をさらに含む、請求項20に記載の方法。
【請求項25】
前記SOI層内に下方に延びる少なくとも前記読み出しワード線に隣接した、境界のないビット線コンタクトを形成するステップをさらに含む、請求項20に記載の方法。
【請求項26】
前記読み出しワード線に対して垂直に通る前記境界のないビット線コンタクトの上にビット線導体をさらに含む、請求項25に記載の方法。
【請求項1】
それぞれゲート、ソース及びドレインを有する第1のトランジスタと、
それぞれ第1のゲート、第2のゲート、ソース及びドレインを有する第2のトランジスタと、
第1の端子を有するキャパシタであって、前記キャパシタの前記第1の端子及び前記第2のトランジスタの前記第2のゲートが単一のエンティティを構成する、キャパシタと
を備えるメモリセル。
【請求項2】
前記第1のトランジスタは、メモリ・アレイの書き込みワード線、第1のノード及び前記メモリ・アレイのビット線に結合され、前記第2のトランジスタは、読み出しワード線、前記第1のノード、電圧源及び前記ビット線に結合され、前記キャパシタは、前記第1のノードに接続され、かつ、電圧源に接続された第2の端子をさらに含む、請求項1に記載のメモリセル。
【請求項3】
前記第2のトランジスタは、第1の表面及び第2の表面を含み、前記第2のトランジスタの前記第1の表面は水平方向に配向され、前記第2のトランジスタの前記第2の表面は垂直方向に配向される、請求項2に記載のメモリセル。
【請求項4】
前記第1の表面の近位端は、前記第2の表面の近位端に隣接し、前記第1の表面の遠位端は、前記第2の表面の遠位端に隣接している、請求項2に記載のメモリセル。
【請求項5】
前記第2のトランジスタの前記ソースは、近位端又は遠位端の一方の上に配置され、前記第2のトランジスタの前記ドレインは、前記近位端又は前記遠位端の他方の上に配置される、請求項2に記載のメモリセル。
【請求項6】
前記第2のトランジスタの前記第1のゲートは、前記第1の表面上に配置され、前記第2のトランジスタの前記第2のゲートは、前記第2の表面上に配置される、請求項2に記載のメモリセル。
【請求項7】
前記単一のエンティティは、キャパシタ電極である、請求項2に記載のメモリセル。
【請求項8】
前記第1のトランジスタは、メモリ・アレイの書き込みワード線、第1のノード及び前記メモリ・アレイの書き込みビット線に結合され、前記第2のトランジスタは、読み出しワード線、前記第1のノード、電圧源及び読み出しビット線に結合され、前記キャパシタの前記第1の端子は、前記第1のノードに接続され、前記キャパシタは、電圧源に接続された第2の端子をさらに含む、請求項1に記載のメモリセル。
【請求項9】
前記第2のトランジスタは、第1の表面と第2の表面とを含み、前記第2のトランジスタの前記第1の表面は水平方向に向けられ、前記第2のトランジスタの前記第2の表面は垂直方向に向けられる、請求項8に記載のメモリセル。
【請求項10】
前記第1の表面の近位端は、前記第2の表面の近位端に隣接し、前記第1の表面の遠位端は、前記第2の表面の遠位端に隣接している、請求項8に記載のメモリセル。
【請求項11】
前記第2のトランジスタの前記ソースは、近位端又は遠位端の一方の上に配置され、前記第2のトランジスタの前記ドレインは、前記近位端又は前記遠位端の他方の上に配置される、請求項8に記載のメモリセル。
【請求項12】
前記第2のトランジスタの前記第1のゲートは、前記第1の表面上に配置され、前記第2のトランジスタの前記第2のゲートは、前記第2の表面上に配置される、請求項8に記載のメモリセル。
【請求項13】
前記単一のエンティティは、キャパシタ電極である、請求項8に記載のメモリセル。
【請求項14】
メモリセルの読み出し要素として用いるための二重ゲート型トランジスタであって、
半導体オン・インシュレータ基板内に配置されたストレージ・キャパシタの表面の上に配置された読み出しワード線ゲートと、
前記半導体オン・インシュレータ基板内に配置されたサイド・ゲートであって、前記ストレージ・キャパシタのノード導体を含む、サイド・ゲートと
を備える二重ゲート型トランジスタ。
【請求項15】
前記半導体オン・インシュレータ基板は、埋込み絶縁層によって分離される、上部SOI層及び下部基板層を含む、請求項14に記載の二重ゲート型トランジスタ。
【請求項16】
前記読み出しワード線ゲートは、ゲート誘電体として導体及びトランスファ酸化物を含む、請求項14に記載の二重ゲート型トランジスタ。
【請求項17】
前記ストレージ・キャパシタは、誘電体材料でライニングされたストレージ・トレンチを有するように配置され、前記誘電体材料は、前記サイド・ゲートの前記ゲート誘電体である、請求項14に記載の二重ゲート型トランジスタ。
【請求項18】
前記読み出しワード線ゲートは、前記ストレージ・ノード・キャパシタの上にあり、絶縁層は、前記読み出しワード線ゲートと前記ストレージ・ノード・キャパシタを分離する、請求項14に記載の二重ゲート型トランジスタ。
【請求項19】
窒化物層が、前記読み出しワード線ゲートと前記ストレージ・ノード導体との間に配置される、請求項14に記載の二重ゲート型トランジスタ。
【請求項20】
半導体構造体を形成する方法であって、
半導体オン・インシュレータ基板であって、前記半導体オン・インシュレータ基板のSOI層及び埋込み絶縁層を通って延びる少なくとも1つのビア・コンタクトと、ノード導体を含む少なくとも1つのストレージ・キャパシタとを含む半導体オン・インシュレータ基板を準備するステップと、
前記ノード導体の別の部分を露出したままにしながら、前記ノード導体の一部の上に酸化物キャップを準備するステップと、
前記ノード導体の前記露出された部分を凹ませ、前記凹部内に導電性ストラップを形成するステップと、
前記酸化物キャップを除去し、前記ノード導体及び前記導電性ストラップの一部の上に上部トレンチ酸化物を形成するステップと、
前記上部トレンチ酸化物の上に読み出しワード線を形成し、前記SOI層の露出された表面の上に書き込みワード線を形成するステップであって、前記読み出しワード線は、サイド・ゲート及びトップ・ゲートを含むトランジスタの要素である、ステップと
を含む方法。
【請求項21】
前記ビア・コンタクトを囲む前記SOI層内にドーパント領域を形成するステップをさらに含む、請求項20に記載の方法。
【請求項22】
前記酸化物キャップを除去した後で、前記上部トレンチ酸化物を形成する前に、窒化物層を形成するステップをさらに含む、請求項20に記載の方法。
【請求項23】
前記ストレージ・トレンチ内に位置する誘電体材料が形成され、前記サイド・ゲートの前記ゲート誘電体として機能する、請求項20に記載の方法。
【請求項24】
上に配置されたトランスファゲート酸化物を含む前記SOI層の表面上にある前記読み出しワード線に隣接した、少なくとも1つの書き込みワード線をさらに含む、請求項20に記載の方法。
【請求項25】
前記SOI層内に下方に延びる少なくとも前記読み出しワード線に隣接した、境界のないビット線コンタクトを形成するステップをさらに含む、請求項20に記載の方法。
【請求項26】
前記読み出しワード線に対して垂直に通る前記境界のないビット線コンタクトの上にビット線導体をさらに含む、請求項25に記載の方法。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【公表番号】特表2009−506526(P2009−506526A)
【公表日】平成21年2月12日(2009.2.12)
【国際特許分類】
【出願番号】特願2008−527406(P2008−527406)
【出願日】平成18年6月27日(2006.6.27)
【国際出願番号】PCT/EP2006/063581
【国際公開番号】WO2007/023011
【国際公開日】平成19年3月1日(2007.3.1)
【出願人】(390009531)インターナショナル・ビジネス・マシーンズ・コーポレーション (4,084)
【氏名又は名称原語表記】INTERNATIONAL BUSINESS MASCHINES CORPORATION
【Fターム(参考)】
【公表日】平成21年2月12日(2009.2.12)
【国際特許分類】
【出願日】平成18年6月27日(2006.6.27)
【国際出願番号】PCT/EP2006/063581
【国際公開番号】WO2007/023011
【国際公開日】平成19年3月1日(2007.3.1)
【出願人】(390009531)インターナショナル・ビジネス・マシーンズ・コーポレーション (4,084)
【氏名又は名称原語表記】INTERNATIONAL BUSINESS MASCHINES CORPORATION
【Fターム(参考)】
[ Back to top ]