シミュレーション装置、シミュレーション方法、シミュレーションプログラム、記録媒体、及び半導体装置
【課題】理論から一貫してデバイスのＩＶ特性を予測でき、特にナノオーダーサイズの微小デバイスの特性予測に好適に用いることができるシミュレーション装置を提供する。
【解決手段】本発明のシミュレーション装置は、前記デバイスの原子構造モデルを作成する原子構造作成部２１と、前記原子構造モデルにおける電子構造計算を実行する電子構造計算部２２と、前記電子構造に基づき量子効果及び原子構造を反映させて当該デバイスの第１の電流−電圧特性を算出するＩＶ特性計算部２３と、前記計算により得られた第１の電流−電圧特性に対して、電圧補正値による補正処理を実行する補正処理部２４と、半古典近似法を用いて第２の電流−電圧特性を計算するＩＶ特性計算部２５と、前記第１、第２のＩＶ特性を結合する結合処理部２６と、を有する。
【解決手段】本発明のシミュレーション装置は、前記デバイスの原子構造モデルを作成する原子構造作成部２１と、前記原子構造モデルにおける電子構造計算を実行する電子構造計算部２２と、前記電子構造に基づき量子効果及び原子構造を反映させて当該デバイスの第１の電流−電圧特性を算出するＩＶ特性計算部２３と、前記計算により得られた第１の電流−電圧特性に対して、電圧補正値による補正処理を実行する補正処理部２４と、半古典近似法を用いて第２の電流−電圧特性を計算するＩＶ特性計算部２５と、前記第１、第２のＩＶ特性を結合する結合処理部２６と、を有する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、シミュレーション装置、シミュレーション方法、シミュレーションプログラム、記録媒体及び半導体装置に関するものである。
【背景技術】
【０００２】
電子デバイスは、スケーリングを進めることで高性能化し、現在ナノスケールに達している。微細化は信頼性の低下・性能のばらつきを招き、製品歩留まりの低下・検証のための開発工数の増加という問題を起こす。そのため、プロセス・デバイス開発の現場では高精度性能予測が可能なコンピュータシミュレーションツール（Electronic Device Automation;ＥＤＡツール）が活用されており、その重要性は年々増している。ＥＤＡツールは一般に高価で、取り扱う系の汎用性に乏しく、大規模な計算処理を必要とする。
【０００３】
デバイスの基礎的な特性は電流−電圧（ＩＶ）特性である。故に、高性能デバイスの設計においてはＩＶ特性の高精度予測が重要である。従来は、簡略化したバンド構造モデルに半古典理論を適用し、パラメターを実測値にフィッティングする手法で予測が可能であった（非特許文献１参照）。
ところが、デバイスの小型化が進み、ナノスケールになると、原子レベルの構造と量子効果の影響が大きくなるため、従来の手法では予測精度が低下する。予測精度が悪いと、検証のための実測値が多数必要となり、開発コストが増大する。例えば、膜厚が１〜３ｎｍの絶縁膜では量子トンネリングの効果でリーク電流が大きいが、０〜１Ｖの低印加電圧のＩＶ特性は簡略化したバンドモデルでは再現できない。
量子効果の影響については、従来の手法に量子効果を入れた様々な補正が試みられ、ＥＤＡツールに組み込まれている。実用に堪える予測能力がある一方、原子レベルの構造変化を取り入れていないため汎用性が低い。そのため、結果的に実測値が多数必要になる。
【０００４】
一方、量子効果と原子構造の影響を正確に取り込む第一原理的計算手法の開発が行われている。しかし、現実的な精度を得るためには計算量が膨大になるため、殆どの場合は構造を大胆に近似しないと計算不可能である。その上、現実の電気伝導現象には様々な機構が寄与している可能性があり、それらの機構を初めから考慮すると計算手法が複雑化し、開発が非常に困難で実用的ではない。精密さを犠牲にせず、計算量が少ない手法として密度汎関数理論（ＤＦＴ）に非平衡グリーン関数（ＮＥＧＦ）法を組み合わせる手法がある（非特許文献２参照）。
しかし、現実的なデバイスにそのまま適用するには、依然として膨大な計算量が必要となる。また、現実の電気伝導について、小さい原子数の系に対する計算が試験的に行われているが、実験値との定量的一致という、実用に堪える予測精度は未だ得られていないため、第一原理理論から一貫してＩＶ特性を予測することは誰も成功していない。また、第一原理計算では、厚膜（例えば３ｎｍ以上）を扱ったり、高電圧（例えば１Ｖ以上）の計算を行うために必要な計算規模が大きすぎて現実的ではない。
【０００５】
【非特許文献１】M.Fukuda et al., "Analysis of Tunnel Current through Ultrathin Gate Oxides", Jpn. J. Appl. Phys., 37, L1534(1998)
【非特許文献２】X.Zhang el al., "The Application of Density Functional, Local Orbitals, and Scattering Theory to Quantum Transport", phys. stat. sol. (b)233, No.1, 70-82(2002)
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明は、上記課題に鑑みて成されたものであって、計算規模を大きくすることなく、広範囲の膜厚、電圧について高精度のＩＶ特性予測が可能なシミュレーション装置、シミュレーション方法、シミュレーションプログラム、記録媒体及び半導体装置を提供することを目的としている。
【課題を解決するための手段】
【０００７】
本発明のシミュレーション装置は、デバイスにおける電流−電圧特性のシミュレーション装置であって、前記デバイスの原子構造モデルを作成する原子構造作成部と、前記原子構造モデルにおける電子構造を計算する電子構造計算部と、前記電子構造計算部により計算された電子構造に基づき量子効果及び原子構造を反映させて当該デバイスの電流−電圧特性を算出する第１のＩＶ特性計算部と、前記電子構造に基づき半古典近似法を用いて電流−電圧特性を算出する第２のＩＶ特性計算部と、前記第１のＩＶ特性計算部で得られた第１の電流−電圧特性と、前記第２のＩＶ特性計算部で得られた第２の電流−電圧特性とを、両者が近接する位置から低電圧側で前記第１の電流−電圧特性を適用し、前記近接する位置から高電圧側では前記第２の電流ー電圧特性を適用して結合し、当該デバイスの電流−電圧特性を導出する結合処理部と、を有することを特徴とする。
このシミュレーション装置では、量子効果及び原子構造の影響が大きくなる電界強度（Ｅ）が小さい領域では量子論的手法を用いて求めた第１のＩＶ（電流−電圧）特性を適用し、量子効果及び原子構造の影響が小さくなるＥが大きい領域では半古典近似法により求めた第２のＩＶ特性を適用して、デバイスの電流−電圧特性を求める。これにより、計算規模を大きくすることなく、広範囲の膜厚、電圧について高精度のＩＶ特性予測が可能なシミュレーション装置となる。
【０００８】
本発明のシミュレーション装置は、前記第１のＩＶ特性計算部で得られた第１の電流−電圧特性に対して、電圧補正値による補正処理を実行する補正処理部をさらに備え、前記結合処理部において、前記補正処理部による補正処理を経た前記第１の電流−電圧特性と、前記第２の電流−電圧特性とを結合することを特徴とする。
このシミュレーション装置では、上記補正処理部を備え、量子論的手法によるＩＶ特性計算を電場ゼロの状態で行い、得られたＩＶ特性（第１のＩＶ特性）について内部電場補正を行うことで実測値と一致させるので、従来と同程度の計算量でありながら、特にナノスケール領域での実測値との一致が良好な計算結果を得ることができる。
【０００９】
本発明のシミュレーション装置は、前記デバイスの原子構造モデルを作成する原子構造作成部において、第１の物質及び第２の物質と、該第１の物質及び第２の物質との界面を有する第３の物質とを備えたデバイスの原子構造モデルが、凹凸や配位欠陥のない急峻な前記界面を有する原子構造モデルとして作成されることを特徴とする。
この構成によれば、理論予測値と実測値とを良好に一致させ得る原子構造モデルの構築が可能であり、正確な理論予測値が得られるシミュレーション装置を提供することができる。かかる界面構造を採用することで、高品質の成膜が可能なプロセスとの整合性が高く、ナノスケール領域でのプロセス制御におけるデバイスシミュレーション装置として好適なものとなる。
【００１０】
本発明のシミュレーション装置は、前記デバイスの原子構造モデルを作成する原子構造作成部において、ＳｉＯ2膜と、該ＳｉＯ2膜と界面を有するＳｉ膜とを備えた前記デバイスの原子構造モデルが、前記Ｓｉ膜とＳｉＯ2膜との間に、凹凸や配位欠陥のない急峻な界面を有する原子構造モデルとして作成されることを特徴とする。
Ｓｉ／ＳｉＯ2界面における構造を上記構造とすることで、極めて高品質に形成された酸化膜を具備するデバイスにおけるシミュレーションをより正確に行えるシミュレーション装置を提供することができる。
【００１１】
本発明のシミュレーション装置は、前記Ｓｉ膜とＳｉＯ2膜との界面が、前記ＳｉＯ2膜中のＳｉの酸化価数が３となる位置のＳｉＯx四面体の前記ＳｉＯ2膜側にあるＳｉ−Ｏ結合の中心位置に設定されることを特徴とする。
この構成によれば、実測値との一致が良好なシミュレーション結果を容易に得ることができる。
【００１２】
本発明のシミュレーション方法は、デバイスの原子構造モデルを作成するステップと、前記原子構造モデルにおける電子構造を計算するステップと、前記電子構造に基づき量子効果及び原子構造を反映させて当該デバイスの第１の電流−電圧特性を算出するステップと、前記計算された電子構造に基づき半古典近似法を用いて第２の電流−電圧特性を算出するステップと、前記第１の電流−電圧特性と、前記第２の電流−電圧特性とを、両者が近接する位置から低電圧側で前記第１の電流−電圧特性を適用し、前記近接する位置から高電圧側では前記第２の電流ー電圧特性を適用して結合することで、当該デバイスの電流−電圧特性を導出するステップと、を有することを特徴とする。
このシミュレーション方法によれば、量子効果及び原子構造の影響が大きくなる電界強度（Ｅ）が小さい領域では量子論的手法を用いて求めた第１のＩＶ特性を適用し、量子効果及び原子構造の影響が小さくなるＥが大きい領域では半古典近似法により求めた第２のＩＶ特性を適用して、デバイスの電流−電圧特性を求める。これにより、幅広い領域で実測値とよく一致するＩＶ特性を、少ない計算コストで算出することができる。
【００１３】
本発明のシミュレーション方法は、前記第１のＩＶ特性計算部で得られた第１の電流−電圧特性に対して、電圧補正値による補正処理を実行するステップをさらに備え、前記第１の電流−電圧特性と、前記第２の電流−電圧特性とを結合するステップにおいて、前記補正処理後の第１の電流−電圧特性と前記第２の電流−電圧特性とを結合することを特徴とする。
このシミュレーション方法によれば、量子論的手法によるＩＶ特性計算を電場ゼロの状態で行い、得られたＩＶ特性について内部電場補正を行うことで実測値と一致させるので、従来と同程度の計算量でありながら、特にナノスケール領域での実測値との一致が良好な計算結果を得ることができる。
【００１４】
本発明のシミュレーション方法は、前記デバイスの原子構造モデルを作成するステップにおいて、前記デバイスを、第１の物質及び第２の物質と、該第１の物質及び第２の物質との界面を有する第３の物質と、を備えるデバイスとして設定し、前記第１の物質及び第２の物質と、前記第３の物質との界面を、凹凸や配位欠陥のない急峻な界面として設定することを特徴とする。
かかる界面構造を採用することで、高品質の成膜が可能なプロセスとの整合性が高く、ナノスケール領域でのプロセス制御におけるデバイスシミュレーション方法として好適なものとなる。
【００１５】
本発明のシミュレーション方法は、前記デバイスの原子構造モデルを作成するステップにおいて、ＳｉＯ2膜と、該ＳｉＯ2膜と界面を有するＳｉ膜を備えたデバイスの前記Ｓｉ膜と前記ＳｉＯ2膜との界面を、凹凸や配位欠陥のない急峻な界面として設定することを特徴とする。
Ｓｉ／ＳｉＯ2界面における構造を上記構造とすることで、極めて高品質に形成された酸化膜を具備するデバイスにおけるシミュレーションをより正確に行えるシミュレーション方法を提供することができる。
【００１６】
本発明のシミュレーション方法は、前記Ｓｉ膜とＳｉＯ2膜との界面を、前記ＳｉＯ2膜中のＳｉの酸化価数が３となる位置のＳｉＯx四面体のＳｉＯ2膜側にあるＳｉ−Ｏ結合の中心位置に設定することを特徴とする。
この構成によれば、実測値との一致が良好なシミュレーション結果を容易に得ることができる。
【００１７】
本発明のシミュレーションプログラムは、デバイスのシミュレーションを実行するコンピュータに、デバイスの原子構造モデルを作成する処理と、前記原子構造モデルにおける電子構造を計算する処理と、前記計算された電子構造に基づき量子効果及び原子構造を反映させて当該デバイスの第１の電流−電圧特性を算出する処理と、前記第１の電流−電圧特性に対して、電圧補正値による補正処理を実行する処理と、前記電子構造に基づき半古典近似法を用いて第２の電流−電圧特性を算出する処理と、前記補正処理後の第１の電流−電圧特性と、前記第２の電流−電圧特性とを、両者が近接する位置から低電圧側で前記第１の電流−電圧特性を適用し、前記近接する位置から高電圧側では前記第２の電流ー電圧特性を適用して結合することで、当該デバイスの電流−電圧特性を導出する結合処理と、を実行させるためのシミュレーションプログラムである。
【００１８】
本発明の記録媒体は、デバイスのシミュレーションを実行するコンピュータに、デバイスの原子構造モデルを作成する処理と、前記原子構造モデルにおける電子構造を計算する処理と、前記計算された電子構造に基づき量子効果及び原子構造を反映させて当該デバイスの第１の電流−電圧特性を算出する処理と、前記第１の電流−電圧特性に対して、電圧補正値による補正処理を実行する処理と、前記電子構造に基づき半古典近似法を用いて第２の電流−電圧特性を算出する処理と、前記補正処理後の第１の電流−電圧特性と、前記第２の電流−電圧特性とを、両者が近接する位置から低電圧側で前記第１の電流−電圧特性を適用し、前記近接する位置から高電圧側では前記第２の電流ー電圧特性を適用して結合し、当該デバイスの電流−電圧特性を導出する結合処理と、を実行させるためのコンピュータプログラムを記録したコンピュータ読取可能な記録媒体である。
【００１９】
ここで、「記録媒体」とは、例えばコンピュータの外部メモリ装置、半導体メモリ、磁気ディスク、光ディスク、光磁気ディスク、磁気テープなどのプログラムを記録する媒体を意味する。具体的には、ＣＤ−ＲＯＭ、ＭＯディスク、ハードディスク、カセットテープなどである。
また、本発明の半導体装置は、上記のシミュレーション方法によって導出された電流−電圧特性を基に設計された半導体装置である。
【発明を実施するための最良の形態】
【００２０】
（シミュレーション装置）
以下、本発明の実施の形態を図面を参照しつつ説明する。
図１は、本発明に係るシミュレーション装置の一実施形態であるシミュレーション装置１０の機能的構成を示すブロック図である。図２は、本発明に係るシミュレーション方法の一実施形態を示すフローチャートである。図３は、Ｓｉ／ＳｉＯ2の界面構造の説明図である。図４は、ＭＩＳ（Metal Insulator Semiconducutor）素子のバンド構造の説明図である。
【００２１】
本実施形態のシミュレーション装置１０は、図１に示すように、処理制御部１１と、操作者からの命令やデータの入力を受け付ける入力部１２と、シミュレーション結果を出力する出力部１５と、入力データとしての原子構造データや実測データを格納したデータ記憶部１３と、シミュレーションプログラムなどを格納したプログラム記憶部１４とを備えて構成されている。
【００２２】
処理制御部１１は、原子構造作成部２１と、電子構造計算部２２と、第一原理計算等の量子論的手法によりデバイスの電流−電圧特性（ＩＶ特性）を計算する第１のＩＶ特性計算部２３と、ＩＶ特性の補正を行う補正処理部２４と、半古典近似法等の古典論的手法を用いてデバイスのＩＶ特性を導出する第２のＩＶ特性計算部２５と、第１のＩＶ特性計算部２３で得られた第１のＩＶ特性と、第２のＩＶ特性計算部２５で得られた第２のＩＶ特性とを結合する結合処理部２６とを備えている。
【００２３】
原子構造作成部２１は、デバイスのＩＶ特性を得るための原子構造を作成する。具体的な作成手法に特に限定はなく、デバイスの構造や大きさ、また後段の電子構造計算部２２やＩＶ特性計算部２３，２５での計算方法によって適宜選択すればよい。例えば、対称性を仮定して導かれるモデル構造や、分子動力学法（Molecular Dynamics法）やモンテカルロ法（Monte Carlo法）のような分子シミュレーションを用いて原子構造モデルを構築することができ、分子シミュレーションは、第一原理的手法（例えばCar-Parrinello法）、経験的ポテンシャル手法（例えば力場ポテンシャル法等）のいずれも適用できる。
また、データ記憶部１３に格納しておいた既知の基本原子構造を読み込み、これらの基本原子構造をデバイス構造に適用して原子構造モデルを構築してもよく、他の計算機で作成した原子構造モデルを読み込んで利用してもよい。
【００２４】
電子構造計算部２２は、半経験的手法ないし第一原理的手法を用いて原子構造作成部２１にて構築した原子構造モデルについて電子構造の計算を行う。半経験的手法としては、強結合近似法（Tight Binding法）等を挙げることができ、第一原理的手法としては、分子軌道法（Hertree-Fock法等）、密度汎関数法等を挙げることができる。
【００２５】
第１のＩＶ特性計算部２３では、電子構造計算部２２で得られた電子構造（例えば１電子有効ハミルトニアン行列）を用いてデバイスのＩＶ特性を算出する。第１の特性計算部２３では、線形応答理論に基づいたＩＶ特性計算を行う。例えば、局在基底による１電子有効ハミルトニアンを用いて行列形式の非平衡Green関数法（matrix-ＮＥＧＦ法）によりデバイスの透過係数を求め、Landauer-Buttikerの公式に基づいてＩＶ特性を計算する。
【００２６】
補正処理部２４は、第１のＩＶ特性計算部２３で得られるＩＶ特性（理論予測値）を簡便な処理で実測値に一致させる補正処理を行う。原理的には、理論予測値と実測値は定量的に一致するべきであるが、ナノスケール系では一致しない（例えば非特許文献１参照。）。そこで本発明者は、かかる理論予測値と実測値とが一致しない原因について検討を重ね、その原因がナノスケール領域における厳密な膜厚定義の困難性と、バンドオフセットにあることを突き止め、当該補正処理部２４における簡便な補正処理により理論予測値と実測値とを一致させることを可能にした。
【００２７】
まず、デバイスを構成する絶縁膜等の膜厚については、理論的には、上記界面構造を厳密に決定することは可能であるが、実測値には技術的限界による測定精度が存在する。また、仮に厳密な界面構造が得られたとしても、界面が急峻である場合と凹凸により境界が曖昧な場合とがあり、一義的な定義は困難である。通常は平均値を用いているが、ナノスケールデバイスでは平均値からのずれが相対的に大きくなる。またナノスケールデバイスでは測定方法の違いによるずれも相対的に大きくなる。
【００２８】
従って、ナノスケールで界面構造を決定する場合には、最新の技術レベルでの測定限界と、電気特性が界面構造にどれほど敏感に依存するのかを考慮して、あらかじめシミュレーションで要求される予測精度を割り出しておく必要がある。
【００２９】
例えばＳｉ／ＳｉＯ2／Ｓｉ積層構造をデバイスとして考えると、ごく薄い（例えば１０ｎｍ以下）ＳｉＯ2膜の厚さは、異なる測定方法では電気測定からの予測算出値と最大で±０．５ｎｍずれる。この場合、膜厚が１ｎｍ減少するとデバイスを透過する電流は約１０倍になることが知られているので、測定方法に起因する膜厚のずれは、ＩＶ特性の予測精度に極めて大きく影響する。
そこで本発明者が複数の膜厚測定方法について検討したところ、種々の測定法のうちでも、エリプソメトリー法において、電気測定からの予測値に対する差が±０．１ｎｍであることが分かった。そこで本発明者は、エリプソメトリー法による膜厚測定値と精度とを、理論予測値と対応させることとした。
【００３０】
次に、Ｓｉ／ＳｉＯ2界面構造について、従来、当該界面は急峻であるとする説と、酸素が拡散してゆくことにより曖昧であるとする説の２つの説が知られている。本発明者らが、かかる界面構造について高精度シミュレーションにより検証を行ったところ、配位欠陥が少なく、凹凸が小さい急峻な界面が安定であるという結果が得られた。そこで本発明では、デバイス原子構造について急峻な界面を有するモデルを作成し、シミュレーションに用いることとした。
【００３１】
異種界面（例えばＳｉ／ＳｉＯ2）において、従来は原子種が変化する位置を原子レベルの界面位置として定義していた。しかし、Ｓｉ／ＳｉＯ2界面では、原子種で定義した界面位置と、バンドギャップの変化する位置とが約０．５ｎｍずれることが知られている。具体的には、ＳｉＯ2膜に垂直な面内における酸素の２ｐ軌道の部分状態密度を見て、ＳｉＯ2膜中のＳｉの酸化価数が３以下となる位置、すなわちＳｉ−Ｓｉ結合を１つでも有するＳｉＯ4四面体（部分酸化四面体）の位置からバンドギャップが変化することも分かっている。
【００３２】
また、バンドギャップが変わると誘電率が変化するため、我々はバンドギャップの変化位置は、エリプソメトリー法などの光学測定による界面位置と対応すると考え、本発明では、上記部分酸化四面体の直上（ＳｉＯ2膜側）にあるＳｉ−Ｏ結合の中心位置を界面位置の理論的定義とした。急峻な界面構造を持つモデルを用いると、界面の凹凸はエリプソメトリー法による測定精度（±０．１ｎｍ）以下に抑えることができる。本発明では、これらの定義を用いたことで、界面位置の不定性に基づく理論予測値と実測値のエラーバーを見積もることができ、高度な予測ができるようになっている。
【００３３】
図３（ａ）は、Ｓｉ／ＳｉＯ2界面の原子構造の概略を示す図であり、図３（ｂ）は、図３（ａ）の（１）〜（５）を付して示す酸素原子の位置におけるエネルギーを示すグラフである。図３（ｂ）に示すように、Ｓｉ膜とＳｉＯ2膜との間のＳｉＯx層内に含まれる部分酸化四面体の各位置におけるエネルギーの最小値は、Ｓｉ膜からＳｉＯ2膜側に向かって徐々に大きくなり、位置（１）ではＳｉの伝導帯（Conduction Band）のエネルギーに一致しているのに対し、位置（５）ではＳｉＯ2の伝導帯のエネルギーに一致している。本発明では、かかるエネルギーの最小値の変化状況から、Ｓｉ−Ｓｉ結合を１つでも含むＳｉＯ4四面体（符号Ｘ，Ｙを付したＳｉを中心とする部分酸化四面体）の直上のＳｉ−Ｏ結合の中心位置であるＬ１をＳｉ／ＳｉＯ2界面の理論的な位置として設定している。
【００３４】
次に、バンドオフセットの補正処理について説明する。図４（ａ）は、ＭＩＳ素子のバンド構造を説明するための概略図である。図４において、Ｃ．Ｂ．は半導体膜（Ｓ）の伝導帯（Conduction Band）、Ｖ．Ｂ．は価電子帯（Valenece Band）、Ｅｆはフェルミエネルギーを示している。以下では、図４（ａ）に示すような金属電極（Ｍ）／絶縁膜（Ｉ）／半導体電極（Ｓ）の積層構造を有するＭＩＳ素子を想定して説明する。
【００３５】
金属以外の物質に電圧を印加すると、内部電位勾配が生じる。すなわち、外部印加電圧をＶ、電極／デバイス／電極間にかかる電圧をＶ'とすると、電極が金属であればＶ＝Ｖ'なる関係が成立するが、一方の電極が半導体である場合には、デバイス（絶縁膜）近傍ではＶ≠Ｖ'となる。ＭＩＳ素子においてＶとＶ'とは、絶縁膜から離れるに従って近づいていくが、Ｖ＝Ｖ'となるまでの領域はシリコン基板の場合で１００ｎｍのオーダーで広がっているため、これだけの領域を原子レベルで計算するのは計算量が膨大となり現実的ではない。そのため、計算の正確性を向上させるために何らかの方法でＶ'を見積もる必要があり、これがバンドオフセットの問題として知られている。
【００３６】
ところで、金属のフェルミエネルギーよりも半導体の電子親和力が小さい場合（例えばｐ型半導体）、外部印加電圧Ｖが０（ゼロ）に近いとき、ＭＩＳ界面では電荷移動が起こり、図４（ｂ）に示すように、半導体膜におけるバンドが曲がる。このことにより、界面に２次元電子系のサブバンドが形成される。２次元電子系は電子相関が大きく、密度汎関数理論に基づく第一原理計算では電子相関を正確に取り入れることができないため、計算の予測精度が低下する。さらに、電場を掛けると電子状態が変化するため、その都度自己無撞着に電子構造を求め直す必要がある。それに伴い、デバイスの電流透過率もその都度求め直す必要がある。しかしこの計算は収束も悪いため計算コストが著しく増大し現実的ではない。
【００３７】
そこで、本発明では、基底状態の電子構造と、Ｖ＝０のときの透過係数を用い、Landauer公式でＩＶ特性を計算する（以下、計算スキーム１と称する。）。詳細は後段の（実施例）で説明しているが、先の膜厚の定義に従い、対応する理論予測値（スキーム１の計算結果）と実測値のＩＶ特性を比較したところ、両者は近似した形状であり、実際に電圧シフトのみでほぼ一致することが判明している。
【００３８】
このことを物理的に考察すると、上記計算スキーム１の状況は、本来図４（ｂ）に示すようにＶ＝０で曲がっていなくてはならないバンドを、電荷移動が起こる前のバンドが平坦な状況で計算していることになる。すなわち、スキーム１の計算はフラットバンド電圧Ｖfbを印加した状況のＩＶ特性に対応する。この場合は電子相関の影響が小さいため、計算精度は保証される。また、実測値と一致するようにシフトすることは、本来の意味でのＶfbではなく、バンドオフセットを含めた結果の正しいＶ'を印加していることに相当する（このシフト量をＶ'fbとする。）ため、大規模な計算をする必要がない。また複数の異なる膜厚について上記電圧シフトの効果について検証したところ、いずれの膜厚でもＶ'fbは同様の値を示すことが確認された。このように理想的な界面においてＶfbが物質のみに依存することは理にかなっている。
【００３９】
以上説明したように、補正処理部２４では、第１のＩＶ特性計算部２３において計算スキーム１を用いて計算した結果について、デバイスのフラットバンド電圧Ｖfbに基づく補正処理を行う。これにより、大規模な計算を行うことなく理論予測値と実測値とを一致させることができ、計算コストを抑えつつ正確な計算結果を得ることが可能になる。
【００４０】
また、理想的な界面を実験的に作成、測定し、同様に理論的にも作成、予測することで、材料固有のＶ'fbを求めることができるので、その値を凹凸がある界面や欠陥、不純物を含む界面を計算したときの比較に用いることができる。すなわち、プロセス設計において重要なＶfbの変動、ΔＶfbを予測し、界面の凹凸や欠陥、不純物の影響を予測することができるようになる。
【００４１】
次に、第２のＩＶ特性計算部２５は、電子構造計算部２２において算出したデバイスの電子構造に基づき、半古典近似法を用いてデバイスのＩＶ特性を算出する。ＩＶ特性に対する量子効果と原子構造の影響は、系のサイズが小さいとき、及び電界強度Ｅ（＝Ｖ／ｔox；ｔoxはデバイス膜厚（絶縁膜厚））が小さいときに顕著であり、それ以外の領域では半古典近似法を用いて得られたＩＶ特性でも実測値に対して十分に一致することが知られている。電子構造は電界強度Ｅの関数であることから、第一原理的にＩＶ特性を計算するときには、全ての電界強度Ｅについて電子構造を計算しなければならず、計算量が膨大となる。また系のサイズが大きい場合でも同様である。
一方、半古典近似法を用いる場合、ＩＶ特性は解析的な式であるため計算量は変化しない。そこで、本発明に係るシミュレーション装置では、第一原理的に厳密にＩＶ特性を算出する第１のＩＶ特性計算部２３に加え、半古典近似法によりデバイスのＩＶ特性を計算する第２のＩＶ特性計算部２５を設けることで、第一原理計算における計算コストを低減しつつ正確なＩＶ特性計算を行うことができるようにした。
【００４２】
結合処理部２６は、第１のＩＶ特性計算部２３で得られた第１のＩＶ特性と、第２のＩＶ特性計算部２５で得られた第２のＩＶ特性とを結合し、所定電圧範囲でのデバイスの正確なＩＶ特性を導出する。上述したように、大きい電界強度Ｅ、大きい系のサイズでは半古典近似法で計算したＩＶ特性が実測値によく一致する。そこで本発明では、量子効果、原子構造が問題となる領域（小さい電界強度Ｅ、小さい系）のみ第一原理的に計算して第１のＩＶ特性を導出し、大きい電界強度Ｅ、大きい系のサイズでは半古典近似法を用いて計算した第２のＩＶ特性を用いることとしている。
【００４３】
そして、結合処理部２６は、これら２つのＩＶ特性を結合する処理を行うものである。具体的には、複数の小さい系の第一原理計算によるＩＶ特性を電界強度Ｅ＝０の条件で求め、その系のサイズに対応する半古典近似法によるＩＶ特性を求める。その後、両者を互いに交差する位置か近接する位置で滑らかに接続する関数を導出する。このような関数を特徴づけるパラメータを、系のサイズ、電界強度Ｅの関数として求め、プログラム記憶部１４に格納しておくか、表としてデータ記憶部１３に格納しておく。このような記関数ないし表を結合処理部２６に読み込み、ＩＶ特性計算部２３，２５で得られた第１、第２のＩＶ特性を取り込んで処理することで、第１のＩＶ特性と第２のＩＶ特性とを結合したＩＶ特性を対象デバイスについて得ることができる。
【００４４】
（シミュレーション方法）
図２に示す本実施形態のシミュレーション方法の基本手順では、まず、図１に示した入力部１２からの入力情報に基づき原子構造作成部２１にてシミュレーション対象となるデバイス（例えばＭＩＳ素子）の原子構造モデルを作成する（ステップＳ１）。本シミュレーション方法は、ＭＩＳ素子に限らず種々のデバイスのＩＶ特性予測に用いることができ、特にナノスケール領域での電気特性予測が重要となる分子デバイス、有機デバイス、電子スピンデバイスの特性予測に好適に用いることができる。
【００４５】
原子構造モデルを作成したならば、次に、電子構造計算部２２において原子構造モデルに基づく電子構造計算を行う（ステップＳ２）。電子構造計算部２２は、データ記憶部１３及びプログラム記憶部１４から必要なデータ及びプログラムを読み込み、原子構造作成部２１から供給される原子構造モデルについて計算プログラムを実行する。
【００４６】
次いで、第１のＩＶ特性計算部２３において、上記電子構造に基づき、量子効果と原子構造とを反映させた量子論的手法によりデバイスのＩＶ特性計算を行う（ステップＳ３）。ＩＶ特性計算部２３は、データ記憶部１３及びプログラム記憶部１４から必要なデータ及びプログラムを読み込み、原子構造作成部２１及び電子構造計算部２２から供給される原子構造及び電子構造に基づくＩＶ特性計算を実行する。
【００４７】
次に、補正処理部２４において、第１のＩＶ特性計算部２３で得られた第１のＩＶ特性について、実測値に基づく内部電場補正を実行する（ステップＳ４）。内部電場補正に使用する補正値（ΔＶfb）は、デバイスの実測値に基づきあらかじめ計算したものをデータ記憶部１３から読み出して使用することができる。この内部電場補正により、基底状態（Ｖ＝０）で計算したＩＶ特性を、実測値に非常によく一致させることができ、計算コストを抑えつつ正確なＩＶ特性を得ることができる。
【００４８】
次に、第２のＩＶ特性計算部２５において、半古典近似法を用いたＩＶ特性計算をデバイスについて実行する（ステップＳ５）。量子論的手法による厳密なＩＶ特性計算によれば、原子構造及び量子効果を反映した正確なＩＶ特性予測が可能である一方、系のサイズが大きい場合や電界強度Ｅが大きい場合には、計算量が膨大になり、また実測値とのずれが大きくなる傾向にある。そこで本発明では、大きい電界強度Ｅや大きい系のサイズについて実測値とよく一致する半古典近似法によるＩＶ特性予測を行う。これにより、計算コストを大幅に低減しつつ良好な理論予測値を得ることが可能になる。本実施形態では、かかるＩＶ特性計算を第１のＩＶ特性の補正処理後に行うこととしているが、第１のＩＶ特性計算ないしその補正処理と同時に実行してもよい。
【００４９】
上記第１のＩＶ特性及び第２のＩＶ特性が得られたならば、次に、結合処理部２６において前記両ＩＶ特性の結合処理を実行する（ステップＳ６）。結合に際して、電界強度Ｅが小さい領域ないし系のサイズが小さい領域では、第一原理計算を用いた第１のＩＶ特性を適用し、電界強度Ｅが大きい領域ないし系のサイズが大きい領域では、半古典近似法を用いた第２のＩＶ特性を適用してＩＶ特性曲線の結合が成される。結合処理部２６では、あらかじめ実測値に基づき算出しておいた結合用の関数や表（ルックアップテーブル）をプログラム記憶部１４やデータ記憶部１３から読み出し、上記第１のＩＶ特性と第２のＩＶ特性とに適用して両者を滑らかに接続する。
【００５０】
これにより、量子効果及び原子構造が大きく影響する電界強度Ｅが小さい領域、系のサイズが小さい領域については、量子論的手法により厳密に計算された理論予測値が得られ、第一原理計算では計算コストが著しく大きく現実的でないＥが大きい領域や系のサイズが大きい領域については半古典近似法を用いて低コストに実測値によく一致する理論予測値を得ることができる。
従って、本発明のシミュレーション方法によれば、計算コストを抑えつつ、広い範囲で正確なＩＶ特性予測が可能である。
【００５１】
また本発明のシミュレーション方法は、従来のシミュレーション方法に対して以下のような利点を有している。
従来のシミュレーション方法としては、（Ａ）簡略化されたモデルと実測値のパラメータフィッティングを行うシミュレーション方法、（Ｂ）第一原理計算によるＩＶ特性計算、の２つが一般に知られている。
【００５２】
上記（Ａ）のシミュレーション方法では、（Ａ１）原子構造が変化したときに対応できず、汎用性が低いという問題があった。また、（Ａ２）条件を変更するたびにパラメータフィッティングが必要であり、条件毎に実測値を用意しなければならないという問題があった。
これに対して本発明のシミュレーション方法では、任意の原子構造を与えたとき、それの構造を反映するＩＶ特性を第一原理的に計算するので、あらゆる構造に対応でき、その予測値の信頼性にも優れている。これにより、上記（Ａ１）の問題を解決することができる。
また、第一原理計算を元にしているため、パラメータフィッティングはほとんど必要なく、用意する実測値を従来に比して大きく削減でき、開発・設計コストの低減に大いに寄与する。これにより上記（Ａ２）の問題も解決し得る。
【００５３】
また（Ｂ）のシミュレーション方法では、（Ｂ１）膜厚の定義が曖昧で、実測値と比較することができない、（Ｂ２）外部印加電圧毎に電子構造を計算し直す必要があるため、計算コストが非現実的にかかる、（Ｂ３）バンドギャップや電子相関を正確に求めるには莫大なコード開発コストがかかる、（Ｂ４）実際の印加電圧を求めるには系を大きくする必要があり、計算コストの面で現実的ではない、といった種々の問題がある。
【００５４】
これに対して、本発明に係るシミュレーション方法では、先に記載の膜厚定義法によって、実測値とよく一致するものとなっているので、上記（Ｂ１）の問題を解決することができる。また、（Ｂ２）の問題については、本発明では、電場ゼロ（Ｖ＝０）の電子構造を用いてＩＶ特性を算出し、かかるＩＶ特性について内部電場補正を行うので、計算コストを著しく低減できる。（Ｂ３）については、本シミュレーション方法ではバンドギャップは正確である必要がないため、正確なバンドギャップを求めるための計算を要しない。（Ｂ４）については、実測値に基づき補正値を導出して用いるため、実際の印加電圧を求める必要が無い。また、界面状態の異なる他の構造についても補正値ΔＶfbを求めることができ、原子構造の変化に容易に対応できるという利点もある。
【実施例１】
【００５５】
以下、Ｓｉ／ＳｉＯ2／Ｓｉ構造のデバイスにおけるＩＶ特性シミュレーション方法について図５から図１０を参照して具体的に説明する。
【００５６】
（手順１）界面原子構造モデルの用意
本実施例ではＳｉ基板上の酸化膜のＩＶ特性予測を目的とする。電極で挟んだデバイスのＩＶ特性を原子構造から予測するため、まず電極とデバイスの原子モデルを設定した。すなわち、図５に示すように、デバイス２０１として、界面を含んだＳｉ膜２１１と、ＳｉＯ2膜２１３と、Ｓｉ膜２１２との積層構造を生成し、デバイス２０１を挟持する電極２０２、２０３としてダイヤモンド構造の結晶Ｓｉの各々の単位格子を生成した。
【００５７】
デバイス２０１の原子構造モデルの作成に際しては、ダイヤモンド構造の単結晶Ｓｉ（１００）面に、格子定数が一致するように界面における水晶の原子構造を歪ませて重ね合わせ、Ｓｉ／ＳｉＯ2／Ｓｉ界面構造を作成した。Ｓｉ／ＳｉＯ2界面以外の界面の影響を除くため、３次元周期境界条件を満たすようにしている。
また、界面における結合長、∠ＳｉＯＳｉ、∠ＯＳｉＯは、結晶中のものと殆ど変わらないようにし、全てのＳｉは４配位，Ｏは２配位の結合を持つようにした。このようにして、構造が安定し、界面準位を持たない急峻な界面モデルを作成した。本発明で採用している、急峻な界面構造を持つモデルでは、界面の凹凸が無いので、凹凸に起因する界面の不確定さを最小にすることができる。
【００５８】
先に記載のように、エリプソメトリ法による膜厚の測定精度は約０．１ｎｍであり、この程度の界面の不確定さは残る。理論的には、部分酸化四面体の直上にあるＳｉ−Ｏ結合の付近でバンドギャップが変化することが判っている。結合の中心位置を界面位置の理論的定義とすると、Ｓｉ−Ｏ結合距離は約０．１ｎｍなので、実測値のエラーバーと対応する。このようにして、理論値と実測値の比較ができる精度の限界で界面を理論的に定義すると、理論計算による高度なＩＶ特性予測が可能になる。
【００５９】
本実施例では、図６（ａ）に示す、Ｓｉ／ＳｉＯ2／Ｓｉ＝８個／１５個／８個のモデルと、図６（ｂ）に示す、Ｓｉ／ＳｉＯ2／Ｓｉ＝８個／２１個／８個のモデルの２つを作成した。先に記載のＳｉ／ＳｉＯ2界面の定義に従うと、ＳｉＯ2の膜厚ｔoxは、それぞれ１．５５ｎｍ、２．４１ｎｍである。
【００６０】
（手順２）原子構造モデルの電子構造の用意
次に、手順１の原子構造を用いて、第一原理電子構造計算を実行し、構造を緩和させると同時に電子構造を求めた。使用したのは、密度汎関数法に基づき、擬ポテンシャルとGauss型局在基底関数を用いた、２次元的（膜に水平な方向）、３次元的に周期的な電子の基底状態を求める事ができる計算コードである。Gauss基底はDouble-Zetaに分極を入れたレベルで、Perdew-Becke-Ernzerhof (PBE)による交換相関項を用いた。これらの設定により、高精度の計算結果を得られる。
【００６１】
デバイス部分はスラブ構造（膜に水平な方向では周期的、膜に垂直な方向は非周期的）の単位格子を計算に使用した。このようにすることで、２次元系の影響を正確に取り入れる電子構造を計算することが可能である。
電極部分は３次元周期境界条件で計算を実行した。実行は、各原子に働く力の絶対値が０．１ｅＶ／Åで、収束ステップあたりの全エネルギー変化が０．１ｅＶ以下になるまで収束させた。これらの条件により、信頼性の高い計算結果が得られる。
【００６２】
（手順３）原子構造と量子効果を反映した第１のＩＶ特性計算
次に、手順３では、手順２で得られた結果を用いて第１のＩＶ特性を計算する。デバイス２０１、電極２０２，２０３の原子位置と電子構造（ハミルトニアン行列Ｈ、重なり積分Ｓ、エネルギー固有値Ｅ）を入力値として使用する。デバイス２０１の第１のＩＶ特性は、以下の（数１）に示すLandauer-Buttiker公式を使いて計算した。
【００６３】
【数１】
【００６４】
（数１）において、Ｉは電流、Ｖは電位差であり、Ｔ（Ｅ）、ｆ（Ｅ）は各々エネルギーＥにおけるデバイスの透過係数ＴとFermi-Dirac分布関数ｆ、ｅ，ｈは各々素電荷、プランク定数（バーは１／２πを意味する）である。また、μは電極における化学ポテンシャルで、これらの差は各電極２０２，２０３に印加された電圧差にｅを掛けたものに相当する。すなわち、ｅＶ＝μ1−μ2の関係がある。
【００６５】
透過係数Ｔは行列形式非平衡Green関数（matrix-NEGF）法により求めた。１電子有効ハミルトニアン行列Ｈをデバイス部分Ｈｍと電極部分Ｈ１，２に分け、電極間の相互作用を無視できるとする。すると、Ｈから定義される（数２）上段の１粒子Green関数Ｇ（Ｅ）を用いてＴ（Ｅ）を（数２）下段のように表すことができる。
【００６６】
【数２】
【００６７】
ここでＧmは、以下の（数３）上段に示すように計算され、Γはデバイスと電極の相互作用を表し、（数３）下段に示すように定義される。
【００６８】
【数３】
【００６９】
（数３）において、Ｅm，Ｓmは、各々デバイス部分のエネルギー固有値、重なり積分である。Σは表面Green関数と呼ばれ、電極部分から計算する事ができる。
本来ならば印加電圧Ｖ毎にＴ（Ｅ，Ｖ）を計算する必要があるが、その都度電子構造を計算し直さなければならないため、計算量が著しく増大して実行が困難になり現実的ではない。そのため本発明では、Ｔ（Ｅ，Ｖ）＝Ｔ（Ｅ，０）と近似してＩＶ特性を計算している。
【００７０】
（手順４）実測値によるフラットバンド電圧補正
上記手順１〜３によりｔox＝１．５５ｎｍ、２．４１ｎｍの各デバイスのＩＶ特性を求め、実測値との比較を容易にするために、後述する手順６の方法を用いた補間処理によってｔox＝１．６１ｎｍ、２．３９ｎｍでのＩＶ特性を導出した結果を図７のグラフに示す。図７において、丸形の標識でプロットしたものが、ｔox＝１．６１ｎｍ、２，３９ｎｍの各デバイスのＩＶ特性を手順１〜３により求めた結果を示している。グラフ中、菱形の標識でプロットしたものは実測値である。
【００７１】
図７に示すように、予測したＩＶ特性を、先の膜厚の定義に従い、対応する理論と実測のＩＶ特性を比較すると、形状が非常に似ており、以下に示す手順によって電圧のオフセットをシフトすると両者は一致する事が分かった。そして、そのオフセットを精度良く見積もる方法を考案した。
図７に示すｔox＝１．６１ｎｍ、２，３９ｎｍそれぞれのプロットにおいて、三角形の標識でプロットしたものが、以下の手順に従いフラットバンド電圧補正をしたものである。図７から明らかなように、かかる電圧補正を行うことで、特にＶ＝１（Ｖ）以下の領域で理論予測値と実測値を一致させることができる。
【００７２】
印加電圧Ｖ＝０の状況では、電極２０２，２０３とデバイス２０１の仕事関数の違いにより、電荷が移動する結果、界面のバンドは曲がっているはずである。そのため、測定結果はフラットバンド電圧Ｖfbを印加した状況をＶ＝０としている。一方で、バンドの曲がりが生じる領域は膜厚方向で数十ｎｍに及ぶため、Ｖfbを再現する系は第一原理計算で扱うには大きすぎて計算できない。
【００７３】
本実施例では、理想的な界面を含む小さいサイズのモデルを用いており、Ｖfbが実測値と異なると考えられる。一方、非常に高品質で作成された酸化膜は、様々な文献を見ても大体一致するユニバーサルな特性を示していることが判っている。そこで、本実施例では、（非特許文献１）に記載されている実測値をリファレンスとして、その形状をＩref（Ｖ）と呼ぶ。これらの手順１〜４で得られたＩＶ特性をＩabinit（Ｖ）として、ΔＶfbを（数４）を満たすｘとして定義する。
ここで、（数４）においてＶsm＝１（Ｖ）とした。非特許文献１に記載されている実測値は既に何らかの方法によってＶfbが補正されている。そのため、本実施例で定義するΔＶfbはあくまで理論予測と実測値を一致させるための便宜上のものであり、現時点では絶対値に物理的な意味はないと考えられる。
【００７４】
【数４】
【００７５】
本実施例では、ΔＶfb＝−０．１７Ｖとなった。そして、Ｉmodab（Ｖ）＝Ｉabinit（Ｖ−ΔＶfb）と定義する。ところで、リファレンスを複数とることで、上記ΔＶfbの精度は向上すると考えられる。その場合は、リファレンスの数をｎrefとして以下の（数５）を満たすｘをΔＶfbとする。
【００７６】
【数５】
【００７７】
（手順５）半古典近似との結合
上記手順１〜３で求めたＩＶ特性は、Ｔ（Ｅ，Ｖ）＝Ｔ（Ｅ，０）で代用しているために、Ｖ＝ΔＶfb近傍からずれると精度が悪くなる。今、ΔＶfbは小さいので、Ｖ＝０におけるずれは小さい。問題となるのはＶが大きい領域である。そこで検討すると、Ｖが大きい場合は半古典論（ＷＫＢ近似）が十分良い精度でＩＶ特性を予測できることが知られている。また本発明者が複数のｔoxについて両者のＩＶ特性を比較したところ、両ＩＶ特性がある領域でクロスオーバーすることが判った。そこで本発明者は、両者を組み合わせて高精度と高スループット・低コストでＩＶ特性を予測する方法を考案した。
具体的には、手順１〜４により、幾つかの小さい系のＩmodab（Ｖ）を求めておく。続いて、各膜厚に対応するＷＫＢ近似のＩＶ特性ＩWKB（Ｖ）を以下の（数６）式から求める。
【００７８】
【数６】
【００７９】
ここで、ｕ（ｘ）はステップ関数（ｘ＞０でｕ＝１，その他のｘではｕ＝０）、ｍ*si＝０．３５ｍｅ，ｍ*ox＝０．３５ｍｅ（ｍｅは電子の静止質量），φB＝３．３４（ｅＶ）は各々Ｓｉ，酸化膜中の電子の有効質量、伝導帯端から測った酸化膜のエネルギー障壁の高さである。
【００８０】
続いて、極薄膜のＩＶ特性を電界Ｅox＝Ｖ／ｔoxの関数として定義し直し、幾つかの膜厚について、下記（数７）が求まっているとする。
【００８１】
【数７】
【００８２】
複数のｔoxにおいてＩＶ特性の傾向を見ると、図８に示すように、Ｉmodabは低Ｅoxで正しく、高Ｅoxで値が飽和して実測とずれる。一方、ＩWKBは、図８に示すように、低Ｅoxで過大評価して実測値とずれ、高Ｅoxで正しくなる。故に、実測値との差が最小になるＥox値を見つけ、そこでＩmodabとＩWKBとを入れ替えれば良い予測値が得られると考えられる。
【００８３】
ここで図９に、ｔox＝１．６１ｎｍ、２．３９ｎｍにおける第１のＩＶ特性（Ｉmodab）と、第２のＩＶ特性（ＩWKB）とを、実測値とともに示す。なお、上記手法により求めた第２のＩＶ特性についても、第１のＩＶ特性と同様に、実測値との比較を容易にするために、後述する手順６の方法を用いた補間処理によってｔox＝１．６１ｎｍ、２．３９ｎｍでのＩＶ特性を導出した結果として図９のグラフに示している。
【００８４】
図９においてＱＭ１を付した曲線がｔox＝１．６１ｎｍにおける第１のＩＶ特性であり、ＱＭ２を付した曲線がｔox＝２．３９ｎｍにおける第１のＩＶ特性である。また、ＷＫＢ１を付した曲線がｔox＝１．６１ｎｍにおける第２のＩＶ特性であり、ＷＫＢ２を付した曲線がｔox＝２．３９ｎｍにおける第２のＩＶ特性である。
【００８５】
図９に示すように、実際には第１のＩＶ特性と第２のＩＶ特性とは交差しないため、ある点で形式的に入れ替えを行うと、ＩＶ特性が不連続になる問題が生じる。そこで本発明では、第１のＩＶ特性と第２のＩＶ特性とを滑らかに接続するための関数ｆ（Ｅox，ｔox）を定義し、補正したＩleakを以下の（数８）で定義することとした。
【００８６】
【数８】
【００８７】
ここで、ｂは、第１、第２のＩＶ特性の曲線をスムーズにつなぐ領域の範囲、ｕはその中心値である。さらに良く調べると、ｕ，ｂは各々ｔoxの単調関数で、線形で良く近似できることが判った（数９）。
【００８８】
【数９】
【００８９】
（数９）に示す係数（ｕ１，ｕ０），（ｂ１，ｂ０）は、実測値Ｉmeasを使って以下の（数１０）に示す（１）〜（４）式を用いて決定することができる。
【００９０】
【数１０】
【００９１】
具体的に説明すると、まず、（数１０）の（１）式を満たすｘをＥmin（ｔox）とし、（２）式を満たすｘをＥmax（ｔox）とする。続いて、異なる２つのｔoxについて上記のＥmin（ｔox）、Ｅmax（ｔox）を求め、（数１０）の（３）式及び（４）式を連立させて（ｕ１，ｕ０），（ｂ１，ｂ０）を求める。
本実施例では、（ｕ１，ｕ０）＝（−８．１４，２３．６２），（ｂ１，ｂ０）＝（−４．６５，１２．２１）となった。
【００９２】
このようにして複数のｔoxについてＩＶ特性を求めた結果を図１０に示す。図中、矩形枠で囲んで付した数字は各デバイスにおけるｔoxの値（膜厚）である。
図１０に実測値とともに示すｔox＝１．６１ｎｍ、２．３９ｎｍ、３．２９ｎｍ、４．３３ｎｍ、８．１２ｎｍの各グラフから明らかなように、本発明に係るシミュレーション方法で求めたＩＶ特性の理論予測値は、各膜厚で実測値とよく一致しており、計算コストを掛けずに正確なＩＶ特性予測が可能であることが分かる。
【００９３】
（手順６）任意の膜厚への拡張
任意の系のサイズ（膜厚）においては、上記手順１〜５で求めた幾つかのＩＶ特性を使い、数値的内挿・外挿によりＩＶ特性を予測することが可能である。ＩＶ特性のダイナミックレンジは１０桁以上であるため、通常、Ｉは対数で表示する。ところが、通常用いる線形な内挿・外挿法を用いると、形状のずれが大きくなってしまう。そこで、対数を取ってから線形外挿を行い、後で元に戻すことで精度の向上を図ることが好ましい。
【００９４】
尚、先に記載のように、本実施形態では手順１〜３で得られた第１のＩＶ特性について本手順の補間処理を実行した後、手順４の補正処理を行っており、本シミュレーション方法では手順４と本手順６との先後は問わない。また、第１のＩＶ特性について補間処理後に手順４の補正処理を行っていることから、手順５において第１のＩＶ特性と結合する第２のＩＶ特性についても、結合処理前に本手順の補間処理を実行している。
【００９５】
具体的には、幾つかのＩleak（Ｅox，ｔox）が得られているとして、（数１１）に示す各式においてｘ＝ｔox，Ｘ＝ｌｎ［Ｉleak］として、Lagrange補間を行う。求める任意膜厚ｔoxの電流Ｉint（ｔox）は、
Ｉint（ｔox）＝ｅｘｐ［Ｆ（ｘ）］
で得られる。
図１０には、このような補間処理により求めたｔox＝２．００ｎｍ、２．８５ｎｍ、３．８０ｎｍにおけるＩＶ特性も併記している。各グラフから明らかなように、本手順の補間処理方法を採用することで、理にかなったＩＶ特性予測が可能である。
【００９６】
【数１１】
【００９７】
（薄膜トランジスタの製造）
次に、上述したＩＶ特性シミュレーション方法を基にデバイス特性やプロセスを決定して設計された薄膜トランジスタの製造工程について説明する。
ここでは、薄膜トランジスタ中のシリコン基板上のシリコン酸化膜の膜厚およびその成膜方法（プロセス）を上述のＩＶ特性シミュレーション方法を基に決定するものとする。
【００９８】
最初に、本発明のＩＶ特性シミュレーション方法を用いて、薄膜トランジスタ中のシリコン基板上のシリコン酸化膜の膜厚およびその成膜方法（プロセス）を決定する方法を説明する。
まず、それぞれ異なる欠陥を有する原子構造モデルを複数作成する（ステップＳ２１）。そして、複数の原子構造モデルそれぞれについて、上述したＩＶ特性シミュレーション方法によりＩＶ特性を算出する（ステップＳ２２）。次いで、それぞれのＩＶ特性を任意の膜厚に拡張する（ステップＳ２３）。それぞれの任意の膜厚におけるＩＶ特性を得たら、それら（理論値）を予め実験で得ておいた実測値と比較する。なお、実験では、複数のプロセスによってシリコン酸化膜を形成し、それらのＩＶ特性を実測しておくものとする。この比較によって、実験に用いた各プロセスでのシリコン酸化膜の原子構造を予測する（ステップＳ２４）。そして、予測された各プロセスでの原子構造のシリコン酸化膜に対して、ステップＳ２３で得られたシミュレーション結果を参照し、所望の特性を得るシリコン酸化膜の膜厚およびプロセスを決定する（ステップＳ２５）。
次に、このようにして決定された膜厚およびプロセスで、薄膜トランジスタを製造する方法について説明する。なお、本実施例では、ガラス等の絶縁基板上に、トランジスタを作製する半導体層としてシリコン薄膜を成膜する場合を例に説明する。
【００９９】
先ず、絶縁基板１上に、シリコン原子供給源としてシラン系の反応性ガスを使用することとし、例えばジシラン（Ｓｉ２Ｈ６）ガスを用いた減圧ＣＶＤ（ＬＰＣＶＤ）法や、例えばモノシラン（ＳｉＨ４）ガスを用いたプラズマエンハンスメントＣＶＤ（ＰＥＣＶＤ）法により、アモルファス状のシリコン膜２を成膜する。
【０１００】
これに続き、成膜されたアモルファスシリコン膜２に、アモルファス状態のシリコン原子が結晶化するために必要なエネルギを外部から供給せしめて再結晶化させ多結晶シリコン膜２が形成される。ここで、多結晶のグレインサイズや結晶方位等の結晶性は、上述のデバイスシミュレーションにより、要求されるキャリア移動度等の諸特性が得られるように予め設定されている。また、再結晶化手法は、かかる結晶性を実現するために最適な手法及び条件が選択されることとなるが、例えばエキシマレーザ等を用いて光照射するレーザ結晶化法や熱処理炉中で熱処理を施して固相成長させたりする手法が選択される。
【０１０１】
このようにして形成された多結晶シリコン膜２は、フォトリソグラフィー技術を用いて所望のパターニングが施され、更に、後にゲート酸化膜として利用されることとなる誘電体膜３が形成される。この誘電体膜は、シリコン酸化膜（ＳｉＯx）であり、基板全面に堆積される。誘電体膜３は、その形成方法および膜厚が上述したシミュレーション方法を基に最適なものとして予め決定された熱ＣＶＤ法を用いて、同様に上述したシミュレーション方法を基に最適なものとして予め決定された膜厚となるように成膜される。
【０１０２】
次に、閾値調整のために半導体層への不純物ドーピングを行うが、精度の良いドーピングレベル制御が容易かつ正確に行えるイオン注入法を採用している。ドーピングされるべき元素の種類は、薄膜トランジスタの設計により定まるが、本実施例の場合には、ｎ型の薄膜トランジスタの場合について示しており、シリコン結晶中でアクセプタとして作用するIII族不純物のボロン（Ｂ）が注入される。
【０１０３】
上記半導体層中へのドーピング工程に続いて、ゲート電極４を形成するための薄膜形成を行う。ゲート電極材料として選択された金属やポリシリコン等の薄膜をＣＶＤ法やスパッタリング法により基板全面に堆積させた後、フォトリソグラフィーにより所望のゲート電極形状となるようにパターニングが施される。
【０１０４】
更に、ソース領域５及びドレイン領域６の導電型をｎ＋型とするために、例えばリン（Ｐ）がイオン注入される。この工程において、既にパターニングされたゲート電極４がマスクとして利用され自己整合的にリン（Ｐ）が注入されることとなる。すなわち、ゲート電極直下の多結晶シリコン膜領域へのリン注入はなく、上述のボロンのイオン注入がされた状態が維持される。
【０１０５】
半導体層領域へのボロン注入、及びソース領域５及びドレイン領域６へのリン注入がなされた後、これらのイオン注入により乱された結晶格子状態を回復させると共にボロンとリンをドーパントとして電気的に活性化するための処理が施される。
【０１０６】
上記ドーパントの活性化法としては種種の方法が知られているが、例えば基板を長時間高温に保持する熱活性化法を選択すれば、簡単な装置でドーパント活性化が実行できるから低コストで薄膜トランジスタの製造が行えるという利点がある。また、ドーパント活性化は上記の熱活性化法に限定されるものではなく、例えばレーザ活性化法によることとしても良い。なお、ドーパント活性化をレーザ活性化法により行う場合には、図６（ａ）に示したアモルファスシリコン薄膜の結晶化工程で使用するレーザと同一のレーザ光源を用いることとしても良く、これとは別の異なる波長のレーザ光源を設けて用いることとしても良い。
【０１０７】
上記ドーパント活性化に続いて、基板上に形成された個々のトランジスタを互いに電気的に絶縁するための層間絶縁膜７を形成し、更に、ソース領域５及びドレイン領域６の上に形成された誘電体膜３及び層間絶縁膜７をフォトリソグラフィ技術により除去してコンタクトホールを開穴した後、ソース電極８及びドレイン電極９用の薄膜を堆積した後、ソース電極８及びドレイン電極９としてパターニングする。このようにして、多結晶薄膜トランジスタが完成する。
【０１０８】
なお、本実施例では、半導体層の導電型をｐ型とし、注入されるドーパントとしてボロンを選択し、ゲート電圧−ドレイン電流特性を電圧プラス側にシフトさせているが、例えばアルミニウム（Ａｌ）等の他のアクセプタ不純物をドーパントとして選択しても良いことは言うまでもない。また、トランジスタの設計上の要請により半導体層をｎ型の導電型としても良い。この場合には、リン（Ｐ）等のドナー不純物をドーパントとして選択すれば良い。
【０１０９】
上記実施例では、半導体層へのドーピング手法としてドーパントの質量分析を伴うイオン注入法を選択した例を示しているが、ドーピング手法はこれに限定されるものではない。すなわち、ドーパントの質量分析を伴うことなくドーピングを行う他のドーピング方法であっても良い。特に、質量分析を伴わないイオンドープ法を採用する場合には、イオンドーピングによる半導体層、ゲート絶縁膜、基板絶縁膜、あるいはそれらの界面に存在する転位等の構造的欠陥や固定電荷等の電気的欠陥を低減させることが可能となる利点がある。一方、質量分析を伴うイオン注入法を採用する場合には、余分なイオン衝撃によって、半導体層、ゲート絶縁膜、基板絶縁膜、あるいはそれらの界面に誘起される転位等の構造的欠陥や固定電荷等の電気的欠陥を抑制させることが可能となる。従って、所望する薄膜トランジスタの特性を得るために最適な手法を適宜選択すれば良い。
【０１１０】
更に、半導体層へのドーピングはアモルファスシリコン層の多結晶化工程後に行う必要はなく、アモルファスシリコンの成膜と同時に行うこととしてもよい。例えばイオンドープ法によりドーピングを行う場合には、トランジスタの母材となるシリコン元素を含むガスとドーパント元素を含むガスを同時に使用してアモルファスシリコン膜を成膜することにより、ドーパントとなる不純物を含有したアモルファスシリコン膜が得られる。
【０１１１】
なお、チャネル領域、ソース領域、及びドレイン領域への不純物ドーピング工程は、それらの層へのドーピングが実現される限りどのような製造工程順で設定されても良いことは言うまでもない。チャネル領域には必ずしもドーピングを行う必要はない。
【０１１２】
なお、本実施例では、半導体層に多結晶シリコンを用いた多結晶シリコン薄膜トランジスタに対して本発明のシミュレーション方法を適用したが、半導体層にＧａＡｓ等の他の多結晶を用いた多結晶半導体素子に対しても適用可能である。また、単結晶シリコンウェハ上に形成されるバルクのＭＯＳトランジスタ、ＭＩＳトランジスタのプロセスに本発明のシミュレーション方法を適用することも可能である。
また、本実施例では、本発明のシミュレーション方法を膜厚およびプロセスの決定のために利用したが、他の種々の目的にも適用可能である。
【０１１３】
（他の形態）
図１１は、図１におけるシミュレーション装置１０の他の実施形態における構成を示す概略ブロック図である。この図において、シミュレーション装置１０は、ＣＰＵ（中央処理装置）３００と、ＲＡＭ（Random Access Memory）、ＲＯＭ（Read Only Memory）、ハードディスク装置などの記憶装置から構成される記憶部３１０と、キーボードやマウスなどの入力装置３２０と、液晶表示装置などの出力装置３３０と、ネットワークを介して各種装置と通信を行う通信インタフェース３４０とがバス３５０を介して接続された構成を備えている。
【０１１４】
ここで、図１における処理制御部１１、出力部１５、入力部１２の機能を実現するためのプログラム（例えば、アプリケーションソフトウェア）を記憶部２１０に記憶しておき、このプログラムをＣＰＵ２００が読み出して実行することにより、これら各機能を実現させるものであってもよい。
【０１１５】
また、図１における処理制御部１１、出力部１５、入力部１２の機能を実現するためのプログラムをコンピュータ読み取り可能な記録媒体に記録して、この記録媒体に記録されたプログラムをコンピュータシステムに読み込ませ、実行することにより物品管理を行ってもよい。尚、ここでいう「コンピュータシステム」とは、ＯＳや周辺機器等のハードウェアを含むものとする。
【０１１６】
尚、「コンピュータ読み取り可能な記録媒体」とは、フレキシブルディスク、光磁気ディスク、ＲＯＭ、ＣＤ−ＲＯＭ等の可搬媒体、コンピュータシステムに内蔵されるハードディスク等の記憶装置のことをいう。さらに「コンピュータ読み取り可能な記録媒体」とは、インターネット等のネットワークや電話回線等の通信回線を介してプログラムを送信する場合の通信線のように、短時間の間、動的にプログラムを保持するもの、その場合のサーバやクライアントとなるコンピュータシステム内部の揮発性メモリのように、一定時間プログラムを保持しているものも含むものとする。また上記プログラムは、前述した機能の一部を実現するためのものであっても良く、さらに前述した機能をコンピュータシステムにすでに記録されているプログラムとの組み合わせで実現できるものであっても良い。
また、図１における処理制御部１１などの機能をＩＣやＬＳＩ等の半導体集積回路（半導体装置）として実現しても良い。
【０１１７】
また、入力装置３２０は、キーボードやマウス等であり、出力装置３３０は、液晶装置やＣＲＴ等の表示デバイスである。記憶部３１０は、図１のデータ記憶部１３、プログラム記憶部１４に対応する。通信インタフェース３４０は、ＣＰＵ２００との組み合わせにより、図１の出力部１５、入力部１２の機能を実現する。
【０１１８】
以上、この発明の実施形態を図面を参照して詳述してきたが、具体的な構成はこの実施形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計等も含まれる。
【図面の簡単な説明】
【０１１９】
【図１】実施形態に係るシミュレーション装置の構成図。
【図２】実施形態に係るシミュレーション方法を示すフローチャート。
【図３】実施例に係るデバイス構造を示す断面構成図。
【図４】同、デバイスにおけるＳｉ／ＳｉＯ2界面構造を示す図。
【図５】実施例に係るデバイスの構造例を示す図。
【図６】実施例に係るデバイスの構造例を示す図。
【図７】実施例に係るデバイスの第１のＩＶ特性を示すグラフ。
【図８】実施例に係るデバイスの第２のＩＶ特性を示すグラフ。
【図９】図７及び図８に示すＩＶ特性を併せて示すグラフ。
【図１０】結合処理後のＩＶ特性を示すグラフ。
【図１１】シミュレーション装置の他の形態を示す概略構成図。
【符号の説明】
【０１２０】
１０…シミュレーション装置、１１…処理制御部、１２…入力部、１３…データ記憶部、１４…プログラム記憶部、１５…出力部、２１…原子構造作成部、２２…電子構造計算部、２３…第１のＩＶ特性計算部、２４…補正処理部、２５…第２のＩＶ特性計算部、２６…結合処理部、２０１…デバイス、２０２，２０３…電極、２１１，２１２…Ｓｉ膜、２１３…ＳｉＯ2膜（絶縁膜）。
【技術分野】
【０００１】
本発明は、シミュレーション装置、シミュレーション方法、シミュレーションプログラム、記録媒体及び半導体装置に関するものである。
【背景技術】
【０００２】
電子デバイスは、スケーリングを進めることで高性能化し、現在ナノスケールに達している。微細化は信頼性の低下・性能のばらつきを招き、製品歩留まりの低下・検証のための開発工数の増加という問題を起こす。そのため、プロセス・デバイス開発の現場では高精度性能予測が可能なコンピュータシミュレーションツール（Electronic Device Automation;ＥＤＡツール）が活用されており、その重要性は年々増している。ＥＤＡツールは一般に高価で、取り扱う系の汎用性に乏しく、大規模な計算処理を必要とする。
【０００３】
デバイスの基礎的な特性は電流−電圧（ＩＶ）特性である。故に、高性能デバイスの設計においてはＩＶ特性の高精度予測が重要である。従来は、簡略化したバンド構造モデルに半古典理論を適用し、パラメターを実測値にフィッティングする手法で予測が可能であった（非特許文献１参照）。
ところが、デバイスの小型化が進み、ナノスケールになると、原子レベルの構造と量子効果の影響が大きくなるため、従来の手法では予測精度が低下する。予測精度が悪いと、検証のための実測値が多数必要となり、開発コストが増大する。例えば、膜厚が１〜３ｎｍの絶縁膜では量子トンネリングの効果でリーク電流が大きいが、０〜１Ｖの低印加電圧のＩＶ特性は簡略化したバンドモデルでは再現できない。
量子効果の影響については、従来の手法に量子効果を入れた様々な補正が試みられ、ＥＤＡツールに組み込まれている。実用に堪える予測能力がある一方、原子レベルの構造変化を取り入れていないため汎用性が低い。そのため、結果的に実測値が多数必要になる。
【０００４】
一方、量子効果と原子構造の影響を正確に取り込む第一原理的計算手法の開発が行われている。しかし、現実的な精度を得るためには計算量が膨大になるため、殆どの場合は構造を大胆に近似しないと計算不可能である。その上、現実の電気伝導現象には様々な機構が寄与している可能性があり、それらの機構を初めから考慮すると計算手法が複雑化し、開発が非常に困難で実用的ではない。精密さを犠牲にせず、計算量が少ない手法として密度汎関数理論（ＤＦＴ）に非平衡グリーン関数（ＮＥＧＦ）法を組み合わせる手法がある（非特許文献２参照）。
しかし、現実的なデバイスにそのまま適用するには、依然として膨大な計算量が必要となる。また、現実の電気伝導について、小さい原子数の系に対する計算が試験的に行われているが、実験値との定量的一致という、実用に堪える予測精度は未だ得られていないため、第一原理理論から一貫してＩＶ特性を予測することは誰も成功していない。また、第一原理計算では、厚膜（例えば３ｎｍ以上）を扱ったり、高電圧（例えば１Ｖ以上）の計算を行うために必要な計算規模が大きすぎて現実的ではない。
【０００５】
【非特許文献１】M.Fukuda et al., "Analysis of Tunnel Current through Ultrathin Gate Oxides", Jpn. J. Appl. Phys., 37, L1534(1998)
【非特許文献２】X.Zhang el al., "The Application of Density Functional, Local Orbitals, and Scattering Theory to Quantum Transport", phys. stat. sol. (b)233, No.1, 70-82(2002)
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明は、上記課題に鑑みて成されたものであって、計算規模を大きくすることなく、広範囲の膜厚、電圧について高精度のＩＶ特性予測が可能なシミュレーション装置、シミュレーション方法、シミュレーションプログラム、記録媒体及び半導体装置を提供することを目的としている。
【課題を解決するための手段】
【０００７】
本発明のシミュレーション装置は、デバイスにおける電流−電圧特性のシミュレーション装置であって、前記デバイスの原子構造モデルを作成する原子構造作成部と、前記原子構造モデルにおける電子構造を計算する電子構造計算部と、前記電子構造計算部により計算された電子構造に基づき量子効果及び原子構造を反映させて当該デバイスの電流−電圧特性を算出する第１のＩＶ特性計算部と、前記電子構造に基づき半古典近似法を用いて電流−電圧特性を算出する第２のＩＶ特性計算部と、前記第１のＩＶ特性計算部で得られた第１の電流−電圧特性と、前記第２のＩＶ特性計算部で得られた第２の電流−電圧特性とを、両者が近接する位置から低電圧側で前記第１の電流−電圧特性を適用し、前記近接する位置から高電圧側では前記第２の電流ー電圧特性を適用して結合し、当該デバイスの電流−電圧特性を導出する結合処理部と、を有することを特徴とする。
このシミュレーション装置では、量子効果及び原子構造の影響が大きくなる電界強度（Ｅ）が小さい領域では量子論的手法を用いて求めた第１のＩＶ（電流−電圧）特性を適用し、量子効果及び原子構造の影響が小さくなるＥが大きい領域では半古典近似法により求めた第２のＩＶ特性を適用して、デバイスの電流−電圧特性を求める。これにより、計算規模を大きくすることなく、広範囲の膜厚、電圧について高精度のＩＶ特性予測が可能なシミュレーション装置となる。
【０００８】
本発明のシミュレーション装置は、前記第１のＩＶ特性計算部で得られた第１の電流−電圧特性に対して、電圧補正値による補正処理を実行する補正処理部をさらに備え、前記結合処理部において、前記補正処理部による補正処理を経た前記第１の電流−電圧特性と、前記第２の電流−電圧特性とを結合することを特徴とする。
このシミュレーション装置では、上記補正処理部を備え、量子論的手法によるＩＶ特性計算を電場ゼロの状態で行い、得られたＩＶ特性（第１のＩＶ特性）について内部電場補正を行うことで実測値と一致させるので、従来と同程度の計算量でありながら、特にナノスケール領域での実測値との一致が良好な計算結果を得ることができる。
【０００９】
本発明のシミュレーション装置は、前記デバイスの原子構造モデルを作成する原子構造作成部において、第１の物質及び第２の物質と、該第１の物質及び第２の物質との界面を有する第３の物質とを備えたデバイスの原子構造モデルが、凹凸や配位欠陥のない急峻な前記界面を有する原子構造モデルとして作成されることを特徴とする。
この構成によれば、理論予測値と実測値とを良好に一致させ得る原子構造モデルの構築が可能であり、正確な理論予測値が得られるシミュレーション装置を提供することができる。かかる界面構造を採用することで、高品質の成膜が可能なプロセスとの整合性が高く、ナノスケール領域でのプロセス制御におけるデバイスシミュレーション装置として好適なものとなる。
【００１０】
本発明のシミュレーション装置は、前記デバイスの原子構造モデルを作成する原子構造作成部において、ＳｉＯ2膜と、該ＳｉＯ2膜と界面を有するＳｉ膜とを備えた前記デバイスの原子構造モデルが、前記Ｓｉ膜とＳｉＯ2膜との間に、凹凸や配位欠陥のない急峻な界面を有する原子構造モデルとして作成されることを特徴とする。
Ｓｉ／ＳｉＯ2界面における構造を上記構造とすることで、極めて高品質に形成された酸化膜を具備するデバイスにおけるシミュレーションをより正確に行えるシミュレーション装置を提供することができる。
【００１１】
本発明のシミュレーション装置は、前記Ｓｉ膜とＳｉＯ2膜との界面が、前記ＳｉＯ2膜中のＳｉの酸化価数が３となる位置のＳｉＯx四面体の前記ＳｉＯ2膜側にあるＳｉ−Ｏ結合の中心位置に設定されることを特徴とする。
この構成によれば、実測値との一致が良好なシミュレーション結果を容易に得ることができる。
【００１２】
本発明のシミュレーション方法は、デバイスの原子構造モデルを作成するステップと、前記原子構造モデルにおける電子構造を計算するステップと、前記電子構造に基づき量子効果及び原子構造を反映させて当該デバイスの第１の電流−電圧特性を算出するステップと、前記計算された電子構造に基づき半古典近似法を用いて第２の電流−電圧特性を算出するステップと、前記第１の電流−電圧特性と、前記第２の電流−電圧特性とを、両者が近接する位置から低電圧側で前記第１の電流−電圧特性を適用し、前記近接する位置から高電圧側では前記第２の電流ー電圧特性を適用して結合することで、当該デバイスの電流−電圧特性を導出するステップと、を有することを特徴とする。
このシミュレーション方法によれば、量子効果及び原子構造の影響が大きくなる電界強度（Ｅ）が小さい領域では量子論的手法を用いて求めた第１のＩＶ特性を適用し、量子効果及び原子構造の影響が小さくなるＥが大きい領域では半古典近似法により求めた第２のＩＶ特性を適用して、デバイスの電流−電圧特性を求める。これにより、幅広い領域で実測値とよく一致するＩＶ特性を、少ない計算コストで算出することができる。
【００１３】
本発明のシミュレーション方法は、前記第１のＩＶ特性計算部で得られた第１の電流−電圧特性に対して、電圧補正値による補正処理を実行するステップをさらに備え、前記第１の電流−電圧特性と、前記第２の電流−電圧特性とを結合するステップにおいて、前記補正処理後の第１の電流−電圧特性と前記第２の電流−電圧特性とを結合することを特徴とする。
このシミュレーション方法によれば、量子論的手法によるＩＶ特性計算を電場ゼロの状態で行い、得られたＩＶ特性について内部電場補正を行うことで実測値と一致させるので、従来と同程度の計算量でありながら、特にナノスケール領域での実測値との一致が良好な計算結果を得ることができる。
【００１４】
本発明のシミュレーション方法は、前記デバイスの原子構造モデルを作成するステップにおいて、前記デバイスを、第１の物質及び第２の物質と、該第１の物質及び第２の物質との界面を有する第３の物質と、を備えるデバイスとして設定し、前記第１の物質及び第２の物質と、前記第３の物質との界面を、凹凸や配位欠陥のない急峻な界面として設定することを特徴とする。
かかる界面構造を採用することで、高品質の成膜が可能なプロセスとの整合性が高く、ナノスケール領域でのプロセス制御におけるデバイスシミュレーション方法として好適なものとなる。
【００１５】
本発明のシミュレーション方法は、前記デバイスの原子構造モデルを作成するステップにおいて、ＳｉＯ2膜と、該ＳｉＯ2膜と界面を有するＳｉ膜を備えたデバイスの前記Ｓｉ膜と前記ＳｉＯ2膜との界面を、凹凸や配位欠陥のない急峻な界面として設定することを特徴とする。
Ｓｉ／ＳｉＯ2界面における構造を上記構造とすることで、極めて高品質に形成された酸化膜を具備するデバイスにおけるシミュレーションをより正確に行えるシミュレーション方法を提供することができる。
【００１６】
本発明のシミュレーション方法は、前記Ｓｉ膜とＳｉＯ2膜との界面を、前記ＳｉＯ2膜中のＳｉの酸化価数が３となる位置のＳｉＯx四面体のＳｉＯ2膜側にあるＳｉ−Ｏ結合の中心位置に設定することを特徴とする。
この構成によれば、実測値との一致が良好なシミュレーション結果を容易に得ることができる。
【００１７】
本発明のシミュレーションプログラムは、デバイスのシミュレーションを実行するコンピュータに、デバイスの原子構造モデルを作成する処理と、前記原子構造モデルにおける電子構造を計算する処理と、前記計算された電子構造に基づき量子効果及び原子構造を反映させて当該デバイスの第１の電流−電圧特性を算出する処理と、前記第１の電流−電圧特性に対して、電圧補正値による補正処理を実行する処理と、前記電子構造に基づき半古典近似法を用いて第２の電流−電圧特性を算出する処理と、前記補正処理後の第１の電流−電圧特性と、前記第２の電流−電圧特性とを、両者が近接する位置から低電圧側で前記第１の電流−電圧特性を適用し、前記近接する位置から高電圧側では前記第２の電流ー電圧特性を適用して結合することで、当該デバイスの電流−電圧特性を導出する結合処理と、を実行させるためのシミュレーションプログラムである。
【００１８】
本発明の記録媒体は、デバイスのシミュレーションを実行するコンピュータに、デバイスの原子構造モデルを作成する処理と、前記原子構造モデルにおける電子構造を計算する処理と、前記計算された電子構造に基づき量子効果及び原子構造を反映させて当該デバイスの第１の電流−電圧特性を算出する処理と、前記第１の電流−電圧特性に対して、電圧補正値による補正処理を実行する処理と、前記電子構造に基づき半古典近似法を用いて第２の電流−電圧特性を算出する処理と、前記補正処理後の第１の電流−電圧特性と、前記第２の電流−電圧特性とを、両者が近接する位置から低電圧側で前記第１の電流−電圧特性を適用し、前記近接する位置から高電圧側では前記第２の電流ー電圧特性を適用して結合し、当該デバイスの電流−電圧特性を導出する結合処理と、を実行させるためのコンピュータプログラムを記録したコンピュータ読取可能な記録媒体である。
【００１９】
ここで、「記録媒体」とは、例えばコンピュータの外部メモリ装置、半導体メモリ、磁気ディスク、光ディスク、光磁気ディスク、磁気テープなどのプログラムを記録する媒体を意味する。具体的には、ＣＤ−ＲＯＭ、ＭＯディスク、ハードディスク、カセットテープなどである。
また、本発明の半導体装置は、上記のシミュレーション方法によって導出された電流−電圧特性を基に設計された半導体装置である。
【発明を実施するための最良の形態】
【００２０】
（シミュレーション装置）
以下、本発明の実施の形態を図面を参照しつつ説明する。
図１は、本発明に係るシミュレーション装置の一実施形態であるシミュレーション装置１０の機能的構成を示すブロック図である。図２は、本発明に係るシミュレーション方法の一実施形態を示すフローチャートである。図３は、Ｓｉ／ＳｉＯ2の界面構造の説明図である。図４は、ＭＩＳ（Metal Insulator Semiconducutor）素子のバンド構造の説明図である。
【００２１】
本実施形態のシミュレーション装置１０は、図１に示すように、処理制御部１１と、操作者からの命令やデータの入力を受け付ける入力部１２と、シミュレーション結果を出力する出力部１５と、入力データとしての原子構造データや実測データを格納したデータ記憶部１３と、シミュレーションプログラムなどを格納したプログラム記憶部１４とを備えて構成されている。
【００２２】
処理制御部１１は、原子構造作成部２１と、電子構造計算部２２と、第一原理計算等の量子論的手法によりデバイスの電流−電圧特性（ＩＶ特性）を計算する第１のＩＶ特性計算部２３と、ＩＶ特性の補正を行う補正処理部２４と、半古典近似法等の古典論的手法を用いてデバイスのＩＶ特性を導出する第２のＩＶ特性計算部２５と、第１のＩＶ特性計算部２３で得られた第１のＩＶ特性と、第２のＩＶ特性計算部２５で得られた第２のＩＶ特性とを結合する結合処理部２６とを備えている。
【００２３】
原子構造作成部２１は、デバイスのＩＶ特性を得るための原子構造を作成する。具体的な作成手法に特に限定はなく、デバイスの構造や大きさ、また後段の電子構造計算部２２やＩＶ特性計算部２３，２５での計算方法によって適宜選択すればよい。例えば、対称性を仮定して導かれるモデル構造や、分子動力学法（Molecular Dynamics法）やモンテカルロ法（Monte Carlo法）のような分子シミュレーションを用いて原子構造モデルを構築することができ、分子シミュレーションは、第一原理的手法（例えばCar-Parrinello法）、経験的ポテンシャル手法（例えば力場ポテンシャル法等）のいずれも適用できる。
また、データ記憶部１３に格納しておいた既知の基本原子構造を読み込み、これらの基本原子構造をデバイス構造に適用して原子構造モデルを構築してもよく、他の計算機で作成した原子構造モデルを読み込んで利用してもよい。
【００２４】
電子構造計算部２２は、半経験的手法ないし第一原理的手法を用いて原子構造作成部２１にて構築した原子構造モデルについて電子構造の計算を行う。半経験的手法としては、強結合近似法（Tight Binding法）等を挙げることができ、第一原理的手法としては、分子軌道法（Hertree-Fock法等）、密度汎関数法等を挙げることができる。
【００２５】
第１のＩＶ特性計算部２３では、電子構造計算部２２で得られた電子構造（例えば１電子有効ハミルトニアン行列）を用いてデバイスのＩＶ特性を算出する。第１の特性計算部２３では、線形応答理論に基づいたＩＶ特性計算を行う。例えば、局在基底による１電子有効ハミルトニアンを用いて行列形式の非平衡Green関数法（matrix-ＮＥＧＦ法）によりデバイスの透過係数を求め、Landauer-Buttikerの公式に基づいてＩＶ特性を計算する。
【００２６】
補正処理部２４は、第１のＩＶ特性計算部２３で得られるＩＶ特性（理論予測値）を簡便な処理で実測値に一致させる補正処理を行う。原理的には、理論予測値と実測値は定量的に一致するべきであるが、ナノスケール系では一致しない（例えば非特許文献１参照。）。そこで本発明者は、かかる理論予測値と実測値とが一致しない原因について検討を重ね、その原因がナノスケール領域における厳密な膜厚定義の困難性と、バンドオフセットにあることを突き止め、当該補正処理部２４における簡便な補正処理により理論予測値と実測値とを一致させることを可能にした。
【００２７】
まず、デバイスを構成する絶縁膜等の膜厚については、理論的には、上記界面構造を厳密に決定することは可能であるが、実測値には技術的限界による測定精度が存在する。また、仮に厳密な界面構造が得られたとしても、界面が急峻である場合と凹凸により境界が曖昧な場合とがあり、一義的な定義は困難である。通常は平均値を用いているが、ナノスケールデバイスでは平均値からのずれが相対的に大きくなる。またナノスケールデバイスでは測定方法の違いによるずれも相対的に大きくなる。
【００２８】
従って、ナノスケールで界面構造を決定する場合には、最新の技術レベルでの測定限界と、電気特性が界面構造にどれほど敏感に依存するのかを考慮して、あらかじめシミュレーションで要求される予測精度を割り出しておく必要がある。
【００２９】
例えばＳｉ／ＳｉＯ2／Ｓｉ積層構造をデバイスとして考えると、ごく薄い（例えば１０ｎｍ以下）ＳｉＯ2膜の厚さは、異なる測定方法では電気測定からの予測算出値と最大で±０．５ｎｍずれる。この場合、膜厚が１ｎｍ減少するとデバイスを透過する電流は約１０倍になることが知られているので、測定方法に起因する膜厚のずれは、ＩＶ特性の予測精度に極めて大きく影響する。
そこで本発明者が複数の膜厚測定方法について検討したところ、種々の測定法のうちでも、エリプソメトリー法において、電気測定からの予測値に対する差が±０．１ｎｍであることが分かった。そこで本発明者は、エリプソメトリー法による膜厚測定値と精度とを、理論予測値と対応させることとした。
【００３０】
次に、Ｓｉ／ＳｉＯ2界面構造について、従来、当該界面は急峻であるとする説と、酸素が拡散してゆくことにより曖昧であるとする説の２つの説が知られている。本発明者らが、かかる界面構造について高精度シミュレーションにより検証を行ったところ、配位欠陥が少なく、凹凸が小さい急峻な界面が安定であるという結果が得られた。そこで本発明では、デバイス原子構造について急峻な界面を有するモデルを作成し、シミュレーションに用いることとした。
【００３１】
異種界面（例えばＳｉ／ＳｉＯ2）において、従来は原子種が変化する位置を原子レベルの界面位置として定義していた。しかし、Ｓｉ／ＳｉＯ2界面では、原子種で定義した界面位置と、バンドギャップの変化する位置とが約０．５ｎｍずれることが知られている。具体的には、ＳｉＯ2膜に垂直な面内における酸素の２ｐ軌道の部分状態密度を見て、ＳｉＯ2膜中のＳｉの酸化価数が３以下となる位置、すなわちＳｉ−Ｓｉ結合を１つでも有するＳｉＯ4四面体（部分酸化四面体）の位置からバンドギャップが変化することも分かっている。
【００３２】
また、バンドギャップが変わると誘電率が変化するため、我々はバンドギャップの変化位置は、エリプソメトリー法などの光学測定による界面位置と対応すると考え、本発明では、上記部分酸化四面体の直上（ＳｉＯ2膜側）にあるＳｉ−Ｏ結合の中心位置を界面位置の理論的定義とした。急峻な界面構造を持つモデルを用いると、界面の凹凸はエリプソメトリー法による測定精度（±０．１ｎｍ）以下に抑えることができる。本発明では、これらの定義を用いたことで、界面位置の不定性に基づく理論予測値と実測値のエラーバーを見積もることができ、高度な予測ができるようになっている。
【００３３】
図３（ａ）は、Ｓｉ／ＳｉＯ2界面の原子構造の概略を示す図であり、図３（ｂ）は、図３（ａ）の（１）〜（５）を付して示す酸素原子の位置におけるエネルギーを示すグラフである。図３（ｂ）に示すように、Ｓｉ膜とＳｉＯ2膜との間のＳｉＯx層内に含まれる部分酸化四面体の各位置におけるエネルギーの最小値は、Ｓｉ膜からＳｉＯ2膜側に向かって徐々に大きくなり、位置（１）ではＳｉの伝導帯（Conduction Band）のエネルギーに一致しているのに対し、位置（５）ではＳｉＯ2の伝導帯のエネルギーに一致している。本発明では、かかるエネルギーの最小値の変化状況から、Ｓｉ−Ｓｉ結合を１つでも含むＳｉＯ4四面体（符号Ｘ，Ｙを付したＳｉを中心とする部分酸化四面体）の直上のＳｉ−Ｏ結合の中心位置であるＬ１をＳｉ／ＳｉＯ2界面の理論的な位置として設定している。
【００３４】
次に、バンドオフセットの補正処理について説明する。図４（ａ）は、ＭＩＳ素子のバンド構造を説明するための概略図である。図４において、Ｃ．Ｂ．は半導体膜（Ｓ）の伝導帯（Conduction Band）、Ｖ．Ｂ．は価電子帯（Valenece Band）、Ｅｆはフェルミエネルギーを示している。以下では、図４（ａ）に示すような金属電極（Ｍ）／絶縁膜（Ｉ）／半導体電極（Ｓ）の積層構造を有するＭＩＳ素子を想定して説明する。
【００３５】
金属以外の物質に電圧を印加すると、内部電位勾配が生じる。すなわち、外部印加電圧をＶ、電極／デバイス／電極間にかかる電圧をＶ'とすると、電極が金属であればＶ＝Ｖ'なる関係が成立するが、一方の電極が半導体である場合には、デバイス（絶縁膜）近傍ではＶ≠Ｖ'となる。ＭＩＳ素子においてＶとＶ'とは、絶縁膜から離れるに従って近づいていくが、Ｖ＝Ｖ'となるまでの領域はシリコン基板の場合で１００ｎｍのオーダーで広がっているため、これだけの領域を原子レベルで計算するのは計算量が膨大となり現実的ではない。そのため、計算の正確性を向上させるために何らかの方法でＶ'を見積もる必要があり、これがバンドオフセットの問題として知られている。
【００３６】
ところで、金属のフェルミエネルギーよりも半導体の電子親和力が小さい場合（例えばｐ型半導体）、外部印加電圧Ｖが０（ゼロ）に近いとき、ＭＩＳ界面では電荷移動が起こり、図４（ｂ）に示すように、半導体膜におけるバンドが曲がる。このことにより、界面に２次元電子系のサブバンドが形成される。２次元電子系は電子相関が大きく、密度汎関数理論に基づく第一原理計算では電子相関を正確に取り入れることができないため、計算の予測精度が低下する。さらに、電場を掛けると電子状態が変化するため、その都度自己無撞着に電子構造を求め直す必要がある。それに伴い、デバイスの電流透過率もその都度求め直す必要がある。しかしこの計算は収束も悪いため計算コストが著しく増大し現実的ではない。
【００３７】
そこで、本発明では、基底状態の電子構造と、Ｖ＝０のときの透過係数を用い、Landauer公式でＩＶ特性を計算する（以下、計算スキーム１と称する。）。詳細は後段の（実施例）で説明しているが、先の膜厚の定義に従い、対応する理論予測値（スキーム１の計算結果）と実測値のＩＶ特性を比較したところ、両者は近似した形状であり、実際に電圧シフトのみでほぼ一致することが判明している。
【００３８】
このことを物理的に考察すると、上記計算スキーム１の状況は、本来図４（ｂ）に示すようにＶ＝０で曲がっていなくてはならないバンドを、電荷移動が起こる前のバンドが平坦な状況で計算していることになる。すなわち、スキーム１の計算はフラットバンド電圧Ｖfbを印加した状況のＩＶ特性に対応する。この場合は電子相関の影響が小さいため、計算精度は保証される。また、実測値と一致するようにシフトすることは、本来の意味でのＶfbではなく、バンドオフセットを含めた結果の正しいＶ'を印加していることに相当する（このシフト量をＶ'fbとする。）ため、大規模な計算をする必要がない。また複数の異なる膜厚について上記電圧シフトの効果について検証したところ、いずれの膜厚でもＶ'fbは同様の値を示すことが確認された。このように理想的な界面においてＶfbが物質のみに依存することは理にかなっている。
【００３９】
以上説明したように、補正処理部２４では、第１のＩＶ特性計算部２３において計算スキーム１を用いて計算した結果について、デバイスのフラットバンド電圧Ｖfbに基づく補正処理を行う。これにより、大規模な計算を行うことなく理論予測値と実測値とを一致させることができ、計算コストを抑えつつ正確な計算結果を得ることが可能になる。
【００４０】
また、理想的な界面を実験的に作成、測定し、同様に理論的にも作成、予測することで、材料固有のＶ'fbを求めることができるので、その値を凹凸がある界面や欠陥、不純物を含む界面を計算したときの比較に用いることができる。すなわち、プロセス設計において重要なＶfbの変動、ΔＶfbを予測し、界面の凹凸や欠陥、不純物の影響を予測することができるようになる。
【００４１】
次に、第２のＩＶ特性計算部２５は、電子構造計算部２２において算出したデバイスの電子構造に基づき、半古典近似法を用いてデバイスのＩＶ特性を算出する。ＩＶ特性に対する量子効果と原子構造の影響は、系のサイズが小さいとき、及び電界強度Ｅ（＝Ｖ／ｔox；ｔoxはデバイス膜厚（絶縁膜厚））が小さいときに顕著であり、それ以外の領域では半古典近似法を用いて得られたＩＶ特性でも実測値に対して十分に一致することが知られている。電子構造は電界強度Ｅの関数であることから、第一原理的にＩＶ特性を計算するときには、全ての電界強度Ｅについて電子構造を計算しなければならず、計算量が膨大となる。また系のサイズが大きい場合でも同様である。
一方、半古典近似法を用いる場合、ＩＶ特性は解析的な式であるため計算量は変化しない。そこで、本発明に係るシミュレーション装置では、第一原理的に厳密にＩＶ特性を算出する第１のＩＶ特性計算部２３に加え、半古典近似法によりデバイスのＩＶ特性を計算する第２のＩＶ特性計算部２５を設けることで、第一原理計算における計算コストを低減しつつ正確なＩＶ特性計算を行うことができるようにした。
【００４２】
結合処理部２６は、第１のＩＶ特性計算部２３で得られた第１のＩＶ特性と、第２のＩＶ特性計算部２５で得られた第２のＩＶ特性とを結合し、所定電圧範囲でのデバイスの正確なＩＶ特性を導出する。上述したように、大きい電界強度Ｅ、大きい系のサイズでは半古典近似法で計算したＩＶ特性が実測値によく一致する。そこで本発明では、量子効果、原子構造が問題となる領域（小さい電界強度Ｅ、小さい系）のみ第一原理的に計算して第１のＩＶ特性を導出し、大きい電界強度Ｅ、大きい系のサイズでは半古典近似法を用いて計算した第２のＩＶ特性を用いることとしている。
【００４３】
そして、結合処理部２６は、これら２つのＩＶ特性を結合する処理を行うものである。具体的には、複数の小さい系の第一原理計算によるＩＶ特性を電界強度Ｅ＝０の条件で求め、その系のサイズに対応する半古典近似法によるＩＶ特性を求める。その後、両者を互いに交差する位置か近接する位置で滑らかに接続する関数を導出する。このような関数を特徴づけるパラメータを、系のサイズ、電界強度Ｅの関数として求め、プログラム記憶部１４に格納しておくか、表としてデータ記憶部１３に格納しておく。このような記関数ないし表を結合処理部２６に読み込み、ＩＶ特性計算部２３，２５で得られた第１、第２のＩＶ特性を取り込んで処理することで、第１のＩＶ特性と第２のＩＶ特性とを結合したＩＶ特性を対象デバイスについて得ることができる。
【００４４】
（シミュレーション方法）
図２に示す本実施形態のシミュレーション方法の基本手順では、まず、図１に示した入力部１２からの入力情報に基づき原子構造作成部２１にてシミュレーション対象となるデバイス（例えばＭＩＳ素子）の原子構造モデルを作成する（ステップＳ１）。本シミュレーション方法は、ＭＩＳ素子に限らず種々のデバイスのＩＶ特性予測に用いることができ、特にナノスケール領域での電気特性予測が重要となる分子デバイス、有機デバイス、電子スピンデバイスの特性予測に好適に用いることができる。
【００４５】
原子構造モデルを作成したならば、次に、電子構造計算部２２において原子構造モデルに基づく電子構造計算を行う（ステップＳ２）。電子構造計算部２２は、データ記憶部１３及びプログラム記憶部１４から必要なデータ及びプログラムを読み込み、原子構造作成部２１から供給される原子構造モデルについて計算プログラムを実行する。
【００４６】
次いで、第１のＩＶ特性計算部２３において、上記電子構造に基づき、量子効果と原子構造とを反映させた量子論的手法によりデバイスのＩＶ特性計算を行う（ステップＳ３）。ＩＶ特性計算部２３は、データ記憶部１３及びプログラム記憶部１４から必要なデータ及びプログラムを読み込み、原子構造作成部２１及び電子構造計算部２２から供給される原子構造及び電子構造に基づくＩＶ特性計算を実行する。
【００４７】
次に、補正処理部２４において、第１のＩＶ特性計算部２３で得られた第１のＩＶ特性について、実測値に基づく内部電場補正を実行する（ステップＳ４）。内部電場補正に使用する補正値（ΔＶfb）は、デバイスの実測値に基づきあらかじめ計算したものをデータ記憶部１３から読み出して使用することができる。この内部電場補正により、基底状態（Ｖ＝０）で計算したＩＶ特性を、実測値に非常によく一致させることができ、計算コストを抑えつつ正確なＩＶ特性を得ることができる。
【００４８】
次に、第２のＩＶ特性計算部２５において、半古典近似法を用いたＩＶ特性計算をデバイスについて実行する（ステップＳ５）。量子論的手法による厳密なＩＶ特性計算によれば、原子構造及び量子効果を反映した正確なＩＶ特性予測が可能である一方、系のサイズが大きい場合や電界強度Ｅが大きい場合には、計算量が膨大になり、また実測値とのずれが大きくなる傾向にある。そこで本発明では、大きい電界強度Ｅや大きい系のサイズについて実測値とよく一致する半古典近似法によるＩＶ特性予測を行う。これにより、計算コストを大幅に低減しつつ良好な理論予測値を得ることが可能になる。本実施形態では、かかるＩＶ特性計算を第１のＩＶ特性の補正処理後に行うこととしているが、第１のＩＶ特性計算ないしその補正処理と同時に実行してもよい。
【００４９】
上記第１のＩＶ特性及び第２のＩＶ特性が得られたならば、次に、結合処理部２６において前記両ＩＶ特性の結合処理を実行する（ステップＳ６）。結合に際して、電界強度Ｅが小さい領域ないし系のサイズが小さい領域では、第一原理計算を用いた第１のＩＶ特性を適用し、電界強度Ｅが大きい領域ないし系のサイズが大きい領域では、半古典近似法を用いた第２のＩＶ特性を適用してＩＶ特性曲線の結合が成される。結合処理部２６では、あらかじめ実測値に基づき算出しておいた結合用の関数や表（ルックアップテーブル）をプログラム記憶部１４やデータ記憶部１３から読み出し、上記第１のＩＶ特性と第２のＩＶ特性とに適用して両者を滑らかに接続する。
【００５０】
これにより、量子効果及び原子構造が大きく影響する電界強度Ｅが小さい領域、系のサイズが小さい領域については、量子論的手法により厳密に計算された理論予測値が得られ、第一原理計算では計算コストが著しく大きく現実的でないＥが大きい領域や系のサイズが大きい領域については半古典近似法を用いて低コストに実測値によく一致する理論予測値を得ることができる。
従って、本発明のシミュレーション方法によれば、計算コストを抑えつつ、広い範囲で正確なＩＶ特性予測が可能である。
【００５１】
また本発明のシミュレーション方法は、従来のシミュレーション方法に対して以下のような利点を有している。
従来のシミュレーション方法としては、（Ａ）簡略化されたモデルと実測値のパラメータフィッティングを行うシミュレーション方法、（Ｂ）第一原理計算によるＩＶ特性計算、の２つが一般に知られている。
【００５２】
上記（Ａ）のシミュレーション方法では、（Ａ１）原子構造が変化したときに対応できず、汎用性が低いという問題があった。また、（Ａ２）条件を変更するたびにパラメータフィッティングが必要であり、条件毎に実測値を用意しなければならないという問題があった。
これに対して本発明のシミュレーション方法では、任意の原子構造を与えたとき、それの構造を反映するＩＶ特性を第一原理的に計算するので、あらゆる構造に対応でき、その予測値の信頼性にも優れている。これにより、上記（Ａ１）の問題を解決することができる。
また、第一原理計算を元にしているため、パラメータフィッティングはほとんど必要なく、用意する実測値を従来に比して大きく削減でき、開発・設計コストの低減に大いに寄与する。これにより上記（Ａ２）の問題も解決し得る。
【００５３】
また（Ｂ）のシミュレーション方法では、（Ｂ１）膜厚の定義が曖昧で、実測値と比較することができない、（Ｂ２）外部印加電圧毎に電子構造を計算し直す必要があるため、計算コストが非現実的にかかる、（Ｂ３）バンドギャップや電子相関を正確に求めるには莫大なコード開発コストがかかる、（Ｂ４）実際の印加電圧を求めるには系を大きくする必要があり、計算コストの面で現実的ではない、といった種々の問題がある。
【００５４】
これに対して、本発明に係るシミュレーション方法では、先に記載の膜厚定義法によって、実測値とよく一致するものとなっているので、上記（Ｂ１）の問題を解決することができる。また、（Ｂ２）の問題については、本発明では、電場ゼロ（Ｖ＝０）の電子構造を用いてＩＶ特性を算出し、かかるＩＶ特性について内部電場補正を行うので、計算コストを著しく低減できる。（Ｂ３）については、本シミュレーション方法ではバンドギャップは正確である必要がないため、正確なバンドギャップを求めるための計算を要しない。（Ｂ４）については、実測値に基づき補正値を導出して用いるため、実際の印加電圧を求める必要が無い。また、界面状態の異なる他の構造についても補正値ΔＶfbを求めることができ、原子構造の変化に容易に対応できるという利点もある。
【実施例１】
【００５５】
以下、Ｓｉ／ＳｉＯ2／Ｓｉ構造のデバイスにおけるＩＶ特性シミュレーション方法について図５から図１０を参照して具体的に説明する。
【００５６】
（手順１）界面原子構造モデルの用意
本実施例ではＳｉ基板上の酸化膜のＩＶ特性予測を目的とする。電極で挟んだデバイスのＩＶ特性を原子構造から予測するため、まず電極とデバイスの原子モデルを設定した。すなわち、図５に示すように、デバイス２０１として、界面を含んだＳｉ膜２１１と、ＳｉＯ2膜２１３と、Ｓｉ膜２１２との積層構造を生成し、デバイス２０１を挟持する電極２０２、２０３としてダイヤモンド構造の結晶Ｓｉの各々の単位格子を生成した。
【００５７】
デバイス２０１の原子構造モデルの作成に際しては、ダイヤモンド構造の単結晶Ｓｉ（１００）面に、格子定数が一致するように界面における水晶の原子構造を歪ませて重ね合わせ、Ｓｉ／ＳｉＯ2／Ｓｉ界面構造を作成した。Ｓｉ／ＳｉＯ2界面以外の界面の影響を除くため、３次元周期境界条件を満たすようにしている。
また、界面における結合長、∠ＳｉＯＳｉ、∠ＯＳｉＯは、結晶中のものと殆ど変わらないようにし、全てのＳｉは４配位，Ｏは２配位の結合を持つようにした。このようにして、構造が安定し、界面準位を持たない急峻な界面モデルを作成した。本発明で採用している、急峻な界面構造を持つモデルでは、界面の凹凸が無いので、凹凸に起因する界面の不確定さを最小にすることができる。
【００５８】
先に記載のように、エリプソメトリ法による膜厚の測定精度は約０．１ｎｍであり、この程度の界面の不確定さは残る。理論的には、部分酸化四面体の直上にあるＳｉ−Ｏ結合の付近でバンドギャップが変化することが判っている。結合の中心位置を界面位置の理論的定義とすると、Ｓｉ−Ｏ結合距離は約０．１ｎｍなので、実測値のエラーバーと対応する。このようにして、理論値と実測値の比較ができる精度の限界で界面を理論的に定義すると、理論計算による高度なＩＶ特性予測が可能になる。
【００５９】
本実施例では、図６（ａ）に示す、Ｓｉ／ＳｉＯ2／Ｓｉ＝８個／１５個／８個のモデルと、図６（ｂ）に示す、Ｓｉ／ＳｉＯ2／Ｓｉ＝８個／２１個／８個のモデルの２つを作成した。先に記載のＳｉ／ＳｉＯ2界面の定義に従うと、ＳｉＯ2の膜厚ｔoxは、それぞれ１．５５ｎｍ、２．４１ｎｍである。
【００６０】
（手順２）原子構造モデルの電子構造の用意
次に、手順１の原子構造を用いて、第一原理電子構造計算を実行し、構造を緩和させると同時に電子構造を求めた。使用したのは、密度汎関数法に基づき、擬ポテンシャルとGauss型局在基底関数を用いた、２次元的（膜に水平な方向）、３次元的に周期的な電子の基底状態を求める事ができる計算コードである。Gauss基底はDouble-Zetaに分極を入れたレベルで、Perdew-Becke-Ernzerhof (PBE)による交換相関項を用いた。これらの設定により、高精度の計算結果を得られる。
【００６１】
デバイス部分はスラブ構造（膜に水平な方向では周期的、膜に垂直な方向は非周期的）の単位格子を計算に使用した。このようにすることで、２次元系の影響を正確に取り入れる電子構造を計算することが可能である。
電極部分は３次元周期境界条件で計算を実行した。実行は、各原子に働く力の絶対値が０．１ｅＶ／Åで、収束ステップあたりの全エネルギー変化が０．１ｅＶ以下になるまで収束させた。これらの条件により、信頼性の高い計算結果が得られる。
【００６２】
（手順３）原子構造と量子効果を反映した第１のＩＶ特性計算
次に、手順３では、手順２で得られた結果を用いて第１のＩＶ特性を計算する。デバイス２０１、電極２０２，２０３の原子位置と電子構造（ハミルトニアン行列Ｈ、重なり積分Ｓ、エネルギー固有値Ｅ）を入力値として使用する。デバイス２０１の第１のＩＶ特性は、以下の（数１）に示すLandauer-Buttiker公式を使いて計算した。
【００６３】
【数１】
【００６４】
（数１）において、Ｉは電流、Ｖは電位差であり、Ｔ（Ｅ）、ｆ（Ｅ）は各々エネルギーＥにおけるデバイスの透過係数ＴとFermi-Dirac分布関数ｆ、ｅ，ｈは各々素電荷、プランク定数（バーは１／２πを意味する）である。また、μは電極における化学ポテンシャルで、これらの差は各電極２０２，２０３に印加された電圧差にｅを掛けたものに相当する。すなわち、ｅＶ＝μ1−μ2の関係がある。
【００６５】
透過係数Ｔは行列形式非平衡Green関数（matrix-NEGF）法により求めた。１電子有効ハミルトニアン行列Ｈをデバイス部分Ｈｍと電極部分Ｈ１，２に分け、電極間の相互作用を無視できるとする。すると、Ｈから定義される（数２）上段の１粒子Green関数Ｇ（Ｅ）を用いてＴ（Ｅ）を（数２）下段のように表すことができる。
【００６６】
【数２】
【００６７】
ここでＧmは、以下の（数３）上段に示すように計算され、Γはデバイスと電極の相互作用を表し、（数３）下段に示すように定義される。
【００６８】
【数３】
【００６９】
（数３）において、Ｅm，Ｓmは、各々デバイス部分のエネルギー固有値、重なり積分である。Σは表面Green関数と呼ばれ、電極部分から計算する事ができる。
本来ならば印加電圧Ｖ毎にＴ（Ｅ，Ｖ）を計算する必要があるが、その都度電子構造を計算し直さなければならないため、計算量が著しく増大して実行が困難になり現実的ではない。そのため本発明では、Ｔ（Ｅ，Ｖ）＝Ｔ（Ｅ，０）と近似してＩＶ特性を計算している。
【００７０】
（手順４）実測値によるフラットバンド電圧補正
上記手順１〜３によりｔox＝１．５５ｎｍ、２．４１ｎｍの各デバイスのＩＶ特性を求め、実測値との比較を容易にするために、後述する手順６の方法を用いた補間処理によってｔox＝１．６１ｎｍ、２．３９ｎｍでのＩＶ特性を導出した結果を図７のグラフに示す。図７において、丸形の標識でプロットしたものが、ｔox＝１．６１ｎｍ、２，３９ｎｍの各デバイスのＩＶ特性を手順１〜３により求めた結果を示している。グラフ中、菱形の標識でプロットしたものは実測値である。
【００７１】
図７に示すように、予測したＩＶ特性を、先の膜厚の定義に従い、対応する理論と実測のＩＶ特性を比較すると、形状が非常に似ており、以下に示す手順によって電圧のオフセットをシフトすると両者は一致する事が分かった。そして、そのオフセットを精度良く見積もる方法を考案した。
図７に示すｔox＝１．６１ｎｍ、２，３９ｎｍそれぞれのプロットにおいて、三角形の標識でプロットしたものが、以下の手順に従いフラットバンド電圧補正をしたものである。図７から明らかなように、かかる電圧補正を行うことで、特にＶ＝１（Ｖ）以下の領域で理論予測値と実測値を一致させることができる。
【００７２】
印加電圧Ｖ＝０の状況では、電極２０２，２０３とデバイス２０１の仕事関数の違いにより、電荷が移動する結果、界面のバンドは曲がっているはずである。そのため、測定結果はフラットバンド電圧Ｖfbを印加した状況をＶ＝０としている。一方で、バンドの曲がりが生じる領域は膜厚方向で数十ｎｍに及ぶため、Ｖfbを再現する系は第一原理計算で扱うには大きすぎて計算できない。
【００７３】
本実施例では、理想的な界面を含む小さいサイズのモデルを用いており、Ｖfbが実測値と異なると考えられる。一方、非常に高品質で作成された酸化膜は、様々な文献を見ても大体一致するユニバーサルな特性を示していることが判っている。そこで、本実施例では、（非特許文献１）に記載されている実測値をリファレンスとして、その形状をＩref（Ｖ）と呼ぶ。これらの手順１〜４で得られたＩＶ特性をＩabinit（Ｖ）として、ΔＶfbを（数４）を満たすｘとして定義する。
ここで、（数４）においてＶsm＝１（Ｖ）とした。非特許文献１に記載されている実測値は既に何らかの方法によってＶfbが補正されている。そのため、本実施例で定義するΔＶfbはあくまで理論予測と実測値を一致させるための便宜上のものであり、現時点では絶対値に物理的な意味はないと考えられる。
【００７４】
【数４】
【００７５】
本実施例では、ΔＶfb＝−０．１７Ｖとなった。そして、Ｉmodab（Ｖ）＝Ｉabinit（Ｖ−ΔＶfb）と定義する。ところで、リファレンスを複数とることで、上記ΔＶfbの精度は向上すると考えられる。その場合は、リファレンスの数をｎrefとして以下の（数５）を満たすｘをΔＶfbとする。
【００７６】
【数５】
【００７７】
（手順５）半古典近似との結合
上記手順１〜３で求めたＩＶ特性は、Ｔ（Ｅ，Ｖ）＝Ｔ（Ｅ，０）で代用しているために、Ｖ＝ΔＶfb近傍からずれると精度が悪くなる。今、ΔＶfbは小さいので、Ｖ＝０におけるずれは小さい。問題となるのはＶが大きい領域である。そこで検討すると、Ｖが大きい場合は半古典論（ＷＫＢ近似）が十分良い精度でＩＶ特性を予測できることが知られている。また本発明者が複数のｔoxについて両者のＩＶ特性を比較したところ、両ＩＶ特性がある領域でクロスオーバーすることが判った。そこで本発明者は、両者を組み合わせて高精度と高スループット・低コストでＩＶ特性を予測する方法を考案した。
具体的には、手順１〜４により、幾つかの小さい系のＩmodab（Ｖ）を求めておく。続いて、各膜厚に対応するＷＫＢ近似のＩＶ特性ＩWKB（Ｖ）を以下の（数６）式から求める。
【００７８】
【数６】
【００７９】
ここで、ｕ（ｘ）はステップ関数（ｘ＞０でｕ＝１，その他のｘではｕ＝０）、ｍ*si＝０．３５ｍｅ，ｍ*ox＝０．３５ｍｅ（ｍｅは電子の静止質量），φB＝３．３４（ｅＶ）は各々Ｓｉ，酸化膜中の電子の有効質量、伝導帯端から測った酸化膜のエネルギー障壁の高さである。
【００８０】
続いて、極薄膜のＩＶ特性を電界Ｅox＝Ｖ／ｔoxの関数として定義し直し、幾つかの膜厚について、下記（数７）が求まっているとする。
【００８１】
【数７】
【００８２】
複数のｔoxにおいてＩＶ特性の傾向を見ると、図８に示すように、Ｉmodabは低Ｅoxで正しく、高Ｅoxで値が飽和して実測とずれる。一方、ＩWKBは、図８に示すように、低Ｅoxで過大評価して実測値とずれ、高Ｅoxで正しくなる。故に、実測値との差が最小になるＥox値を見つけ、そこでＩmodabとＩWKBとを入れ替えれば良い予測値が得られると考えられる。
【００８３】
ここで図９に、ｔox＝１．６１ｎｍ、２．３９ｎｍにおける第１のＩＶ特性（Ｉmodab）と、第２のＩＶ特性（ＩWKB）とを、実測値とともに示す。なお、上記手法により求めた第２のＩＶ特性についても、第１のＩＶ特性と同様に、実測値との比較を容易にするために、後述する手順６の方法を用いた補間処理によってｔox＝１．６１ｎｍ、２．３９ｎｍでのＩＶ特性を導出した結果として図９のグラフに示している。
【００８４】
図９においてＱＭ１を付した曲線がｔox＝１．６１ｎｍにおける第１のＩＶ特性であり、ＱＭ２を付した曲線がｔox＝２．３９ｎｍにおける第１のＩＶ特性である。また、ＷＫＢ１を付した曲線がｔox＝１．６１ｎｍにおける第２のＩＶ特性であり、ＷＫＢ２を付した曲線がｔox＝２．３９ｎｍにおける第２のＩＶ特性である。
【００８５】
図９に示すように、実際には第１のＩＶ特性と第２のＩＶ特性とは交差しないため、ある点で形式的に入れ替えを行うと、ＩＶ特性が不連続になる問題が生じる。そこで本発明では、第１のＩＶ特性と第２のＩＶ特性とを滑らかに接続するための関数ｆ（Ｅox，ｔox）を定義し、補正したＩleakを以下の（数８）で定義することとした。
【００８６】
【数８】
【００８７】
ここで、ｂは、第１、第２のＩＶ特性の曲線をスムーズにつなぐ領域の範囲、ｕはその中心値である。さらに良く調べると、ｕ，ｂは各々ｔoxの単調関数で、線形で良く近似できることが判った（数９）。
【００８８】
【数９】
【００８９】
（数９）に示す係数（ｕ１，ｕ０），（ｂ１，ｂ０）は、実測値Ｉmeasを使って以下の（数１０）に示す（１）〜（４）式を用いて決定することができる。
【００９０】
【数１０】
【００９１】
具体的に説明すると、まず、（数１０）の（１）式を満たすｘをＥmin（ｔox）とし、（２）式を満たすｘをＥmax（ｔox）とする。続いて、異なる２つのｔoxについて上記のＥmin（ｔox）、Ｅmax（ｔox）を求め、（数１０）の（３）式及び（４）式を連立させて（ｕ１，ｕ０），（ｂ１，ｂ０）を求める。
本実施例では、（ｕ１，ｕ０）＝（−８．１４，２３．６２），（ｂ１，ｂ０）＝（−４．６５，１２．２１）となった。
【００９２】
このようにして複数のｔoxについてＩＶ特性を求めた結果を図１０に示す。図中、矩形枠で囲んで付した数字は各デバイスにおけるｔoxの値（膜厚）である。
図１０に実測値とともに示すｔox＝１．６１ｎｍ、２．３９ｎｍ、３．２９ｎｍ、４．３３ｎｍ、８．１２ｎｍの各グラフから明らかなように、本発明に係るシミュレーション方法で求めたＩＶ特性の理論予測値は、各膜厚で実測値とよく一致しており、計算コストを掛けずに正確なＩＶ特性予測が可能であることが分かる。
【００９３】
（手順６）任意の膜厚への拡張
任意の系のサイズ（膜厚）においては、上記手順１〜５で求めた幾つかのＩＶ特性を使い、数値的内挿・外挿によりＩＶ特性を予測することが可能である。ＩＶ特性のダイナミックレンジは１０桁以上であるため、通常、Ｉは対数で表示する。ところが、通常用いる線形な内挿・外挿法を用いると、形状のずれが大きくなってしまう。そこで、対数を取ってから線形外挿を行い、後で元に戻すことで精度の向上を図ることが好ましい。
【００９４】
尚、先に記載のように、本実施形態では手順１〜３で得られた第１のＩＶ特性について本手順の補間処理を実行した後、手順４の補正処理を行っており、本シミュレーション方法では手順４と本手順６との先後は問わない。また、第１のＩＶ特性について補間処理後に手順４の補正処理を行っていることから、手順５において第１のＩＶ特性と結合する第２のＩＶ特性についても、結合処理前に本手順の補間処理を実行している。
【００９５】
具体的には、幾つかのＩleak（Ｅox，ｔox）が得られているとして、（数１１）に示す各式においてｘ＝ｔox，Ｘ＝ｌｎ［Ｉleak］として、Lagrange補間を行う。求める任意膜厚ｔoxの電流Ｉint（ｔox）は、
Ｉint（ｔox）＝ｅｘｐ［Ｆ（ｘ）］
で得られる。
図１０には、このような補間処理により求めたｔox＝２．００ｎｍ、２．８５ｎｍ、３．８０ｎｍにおけるＩＶ特性も併記している。各グラフから明らかなように、本手順の補間処理方法を採用することで、理にかなったＩＶ特性予測が可能である。
【００９６】
【数１１】
【００９７】
（薄膜トランジスタの製造）
次に、上述したＩＶ特性シミュレーション方法を基にデバイス特性やプロセスを決定して設計された薄膜トランジスタの製造工程について説明する。
ここでは、薄膜トランジスタ中のシリコン基板上のシリコン酸化膜の膜厚およびその成膜方法（プロセス）を上述のＩＶ特性シミュレーション方法を基に決定するものとする。
【００９８】
最初に、本発明のＩＶ特性シミュレーション方法を用いて、薄膜トランジスタ中のシリコン基板上のシリコン酸化膜の膜厚およびその成膜方法（プロセス）を決定する方法を説明する。
まず、それぞれ異なる欠陥を有する原子構造モデルを複数作成する（ステップＳ２１）。そして、複数の原子構造モデルそれぞれについて、上述したＩＶ特性シミュレーション方法によりＩＶ特性を算出する（ステップＳ２２）。次いで、それぞれのＩＶ特性を任意の膜厚に拡張する（ステップＳ２３）。それぞれの任意の膜厚におけるＩＶ特性を得たら、それら（理論値）を予め実験で得ておいた実測値と比較する。なお、実験では、複数のプロセスによってシリコン酸化膜を形成し、それらのＩＶ特性を実測しておくものとする。この比較によって、実験に用いた各プロセスでのシリコン酸化膜の原子構造を予測する（ステップＳ２４）。そして、予測された各プロセスでの原子構造のシリコン酸化膜に対して、ステップＳ２３で得られたシミュレーション結果を参照し、所望の特性を得るシリコン酸化膜の膜厚およびプロセスを決定する（ステップＳ２５）。
次に、このようにして決定された膜厚およびプロセスで、薄膜トランジスタを製造する方法について説明する。なお、本実施例では、ガラス等の絶縁基板上に、トランジスタを作製する半導体層としてシリコン薄膜を成膜する場合を例に説明する。
【００９９】
先ず、絶縁基板１上に、シリコン原子供給源としてシラン系の反応性ガスを使用することとし、例えばジシラン（Ｓｉ２Ｈ６）ガスを用いた減圧ＣＶＤ（ＬＰＣＶＤ）法や、例えばモノシラン（ＳｉＨ４）ガスを用いたプラズマエンハンスメントＣＶＤ（ＰＥＣＶＤ）法により、アモルファス状のシリコン膜２を成膜する。
【０１００】
これに続き、成膜されたアモルファスシリコン膜２に、アモルファス状態のシリコン原子が結晶化するために必要なエネルギを外部から供給せしめて再結晶化させ多結晶シリコン膜２が形成される。ここで、多結晶のグレインサイズや結晶方位等の結晶性は、上述のデバイスシミュレーションにより、要求されるキャリア移動度等の諸特性が得られるように予め設定されている。また、再結晶化手法は、かかる結晶性を実現するために最適な手法及び条件が選択されることとなるが、例えばエキシマレーザ等を用いて光照射するレーザ結晶化法や熱処理炉中で熱処理を施して固相成長させたりする手法が選択される。
【０１０１】
このようにして形成された多結晶シリコン膜２は、フォトリソグラフィー技術を用いて所望のパターニングが施され、更に、後にゲート酸化膜として利用されることとなる誘電体膜３が形成される。この誘電体膜は、シリコン酸化膜（ＳｉＯx）であり、基板全面に堆積される。誘電体膜３は、その形成方法および膜厚が上述したシミュレーション方法を基に最適なものとして予め決定された熱ＣＶＤ法を用いて、同様に上述したシミュレーション方法を基に最適なものとして予め決定された膜厚となるように成膜される。
【０１０２】
次に、閾値調整のために半導体層への不純物ドーピングを行うが、精度の良いドーピングレベル制御が容易かつ正確に行えるイオン注入法を採用している。ドーピングされるべき元素の種類は、薄膜トランジスタの設計により定まるが、本実施例の場合には、ｎ型の薄膜トランジスタの場合について示しており、シリコン結晶中でアクセプタとして作用するIII族不純物のボロン（Ｂ）が注入される。
【０１０３】
上記半導体層中へのドーピング工程に続いて、ゲート電極４を形成するための薄膜形成を行う。ゲート電極材料として選択された金属やポリシリコン等の薄膜をＣＶＤ法やスパッタリング法により基板全面に堆積させた後、フォトリソグラフィーにより所望のゲート電極形状となるようにパターニングが施される。
【０１０４】
更に、ソース領域５及びドレイン領域６の導電型をｎ＋型とするために、例えばリン（Ｐ）がイオン注入される。この工程において、既にパターニングされたゲート電極４がマスクとして利用され自己整合的にリン（Ｐ）が注入されることとなる。すなわち、ゲート電極直下の多結晶シリコン膜領域へのリン注入はなく、上述のボロンのイオン注入がされた状態が維持される。
【０１０５】
半導体層領域へのボロン注入、及びソース領域５及びドレイン領域６へのリン注入がなされた後、これらのイオン注入により乱された結晶格子状態を回復させると共にボロンとリンをドーパントとして電気的に活性化するための処理が施される。
【０１０６】
上記ドーパントの活性化法としては種種の方法が知られているが、例えば基板を長時間高温に保持する熱活性化法を選択すれば、簡単な装置でドーパント活性化が実行できるから低コストで薄膜トランジスタの製造が行えるという利点がある。また、ドーパント活性化は上記の熱活性化法に限定されるものではなく、例えばレーザ活性化法によることとしても良い。なお、ドーパント活性化をレーザ活性化法により行う場合には、図６（ａ）に示したアモルファスシリコン薄膜の結晶化工程で使用するレーザと同一のレーザ光源を用いることとしても良く、これとは別の異なる波長のレーザ光源を設けて用いることとしても良い。
【０１０７】
上記ドーパント活性化に続いて、基板上に形成された個々のトランジスタを互いに電気的に絶縁するための層間絶縁膜７を形成し、更に、ソース領域５及びドレイン領域６の上に形成された誘電体膜３及び層間絶縁膜７をフォトリソグラフィ技術により除去してコンタクトホールを開穴した後、ソース電極８及びドレイン電極９用の薄膜を堆積した後、ソース電極８及びドレイン電極９としてパターニングする。このようにして、多結晶薄膜トランジスタが完成する。
【０１０８】
なお、本実施例では、半導体層の導電型をｐ型とし、注入されるドーパントとしてボロンを選択し、ゲート電圧−ドレイン電流特性を電圧プラス側にシフトさせているが、例えばアルミニウム（Ａｌ）等の他のアクセプタ不純物をドーパントとして選択しても良いことは言うまでもない。また、トランジスタの設計上の要請により半導体層をｎ型の導電型としても良い。この場合には、リン（Ｐ）等のドナー不純物をドーパントとして選択すれば良い。
【０１０９】
上記実施例では、半導体層へのドーピング手法としてドーパントの質量分析を伴うイオン注入法を選択した例を示しているが、ドーピング手法はこれに限定されるものではない。すなわち、ドーパントの質量分析を伴うことなくドーピングを行う他のドーピング方法であっても良い。特に、質量分析を伴わないイオンドープ法を採用する場合には、イオンドーピングによる半導体層、ゲート絶縁膜、基板絶縁膜、あるいはそれらの界面に存在する転位等の構造的欠陥や固定電荷等の電気的欠陥を低減させることが可能となる利点がある。一方、質量分析を伴うイオン注入法を採用する場合には、余分なイオン衝撃によって、半導体層、ゲート絶縁膜、基板絶縁膜、あるいはそれらの界面に誘起される転位等の構造的欠陥や固定電荷等の電気的欠陥を抑制させることが可能となる。従って、所望する薄膜トランジスタの特性を得るために最適な手法を適宜選択すれば良い。
【０１１０】
更に、半導体層へのドーピングはアモルファスシリコン層の多結晶化工程後に行う必要はなく、アモルファスシリコンの成膜と同時に行うこととしてもよい。例えばイオンドープ法によりドーピングを行う場合には、トランジスタの母材となるシリコン元素を含むガスとドーパント元素を含むガスを同時に使用してアモルファスシリコン膜を成膜することにより、ドーパントとなる不純物を含有したアモルファスシリコン膜が得られる。
【０１１１】
なお、チャネル領域、ソース領域、及びドレイン領域への不純物ドーピング工程は、それらの層へのドーピングが実現される限りどのような製造工程順で設定されても良いことは言うまでもない。チャネル領域には必ずしもドーピングを行う必要はない。
【０１１２】
なお、本実施例では、半導体層に多結晶シリコンを用いた多結晶シリコン薄膜トランジスタに対して本発明のシミュレーション方法を適用したが、半導体層にＧａＡｓ等の他の多結晶を用いた多結晶半導体素子に対しても適用可能である。また、単結晶シリコンウェハ上に形成されるバルクのＭＯＳトランジスタ、ＭＩＳトランジスタのプロセスに本発明のシミュレーション方法を適用することも可能である。
また、本実施例では、本発明のシミュレーション方法を膜厚およびプロセスの決定のために利用したが、他の種々の目的にも適用可能である。
【０１１３】
（他の形態）
図１１は、図１におけるシミュレーション装置１０の他の実施形態における構成を示す概略ブロック図である。この図において、シミュレーション装置１０は、ＣＰＵ（中央処理装置）３００と、ＲＡＭ（Random Access Memory）、ＲＯＭ（Read Only Memory）、ハードディスク装置などの記憶装置から構成される記憶部３１０と、キーボードやマウスなどの入力装置３２０と、液晶表示装置などの出力装置３３０と、ネットワークを介して各種装置と通信を行う通信インタフェース３４０とがバス３５０を介して接続された構成を備えている。
【０１１４】
ここで、図１における処理制御部１１、出力部１５、入力部１２の機能を実現するためのプログラム（例えば、アプリケーションソフトウェア）を記憶部２１０に記憶しておき、このプログラムをＣＰＵ２００が読み出して実行することにより、これら各機能を実現させるものであってもよい。
【０１１５】
また、図１における処理制御部１１、出力部１５、入力部１２の機能を実現するためのプログラムをコンピュータ読み取り可能な記録媒体に記録して、この記録媒体に記録されたプログラムをコンピュータシステムに読み込ませ、実行することにより物品管理を行ってもよい。尚、ここでいう「コンピュータシステム」とは、ＯＳや周辺機器等のハードウェアを含むものとする。
【０１１６】
尚、「コンピュータ読み取り可能な記録媒体」とは、フレキシブルディスク、光磁気ディスク、ＲＯＭ、ＣＤ−ＲＯＭ等の可搬媒体、コンピュータシステムに内蔵されるハードディスク等の記憶装置のことをいう。さらに「コンピュータ読み取り可能な記録媒体」とは、インターネット等のネットワークや電話回線等の通信回線を介してプログラムを送信する場合の通信線のように、短時間の間、動的にプログラムを保持するもの、その場合のサーバやクライアントとなるコンピュータシステム内部の揮発性メモリのように、一定時間プログラムを保持しているものも含むものとする。また上記プログラムは、前述した機能の一部を実現するためのものであっても良く、さらに前述した機能をコンピュータシステムにすでに記録されているプログラムとの組み合わせで実現できるものであっても良い。
また、図１における処理制御部１１などの機能をＩＣやＬＳＩ等の半導体集積回路（半導体装置）として実現しても良い。
【０１１７】
また、入力装置３２０は、キーボードやマウス等であり、出力装置３３０は、液晶装置やＣＲＴ等の表示デバイスである。記憶部３１０は、図１のデータ記憶部１３、プログラム記憶部１４に対応する。通信インタフェース３４０は、ＣＰＵ２００との組み合わせにより、図１の出力部１５、入力部１２の機能を実現する。
【０１１８】
以上、この発明の実施形態を図面を参照して詳述してきたが、具体的な構成はこの実施形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計等も含まれる。
【図面の簡単な説明】
【０１１９】
【図１】実施形態に係るシミュレーション装置の構成図。
【図２】実施形態に係るシミュレーション方法を示すフローチャート。
【図３】実施例に係るデバイス構造を示す断面構成図。
【図４】同、デバイスにおけるＳｉ／ＳｉＯ2界面構造を示す図。
【図５】実施例に係るデバイスの構造例を示す図。
【図６】実施例に係るデバイスの構造例を示す図。
【図７】実施例に係るデバイスの第１のＩＶ特性を示すグラフ。
【図８】実施例に係るデバイスの第２のＩＶ特性を示すグラフ。
【図９】図７及び図８に示すＩＶ特性を併せて示すグラフ。
【図１０】結合処理後のＩＶ特性を示すグラフ。
【図１１】シミュレーション装置の他の形態を示す概略構成図。
【符号の説明】
【０１２０】
１０…シミュレーション装置、１１…処理制御部、１２…入力部、１３…データ記憶部、１４…プログラム記憶部、１５…出力部、２１…原子構造作成部、２２…電子構造計算部、２３…第１のＩＶ特性計算部、２４…補正処理部、２５…第２のＩＶ特性計算部、２６…結合処理部、２０１…デバイス、２０２，２０３…電極、２１１，２１２…Ｓｉ膜、２１３…ＳｉＯ2膜（絶縁膜）。
【特許請求の範囲】
【請求項１】
デバイスにおける電流−電圧特性のシミュレーション装置であって、
前記デバイスの原子構造モデルを作成する原子構造作成部と、
前記原子構造モデルにおける電子構造を計算する電子構造計算部と、
前記電子構造計算部により計算された電子構造に基づき量子効果及び原子構造を反映させて当該デバイスの電流−電圧特性を算出する第１のＩＶ特性計算部と、
前記電子構造に基づき半古典近似法を用いて電流−電圧特性を算出する第２のＩＶ特性計算部と、
前記第１のＩＶ特性計算部で得られた第１の電流−電圧特性と、前記第２のＩＶ特性計算部で得られた第２の電流−電圧特性とを、両者が近接する位置から低電圧側で前記第１の電流−電圧特性を適用し、前記近接する位置から高電圧側では前記第２の電流ー電圧特性を適用して結合し、当該デバイスの電流−電圧特性を導出する結合処理部と、
を有することを特徴とするシミュレーション装置。
【請求項２】
前記第１のＩＶ特性計算部で得られた第１の電流−電圧特性に対して、電圧補正値による補正処理を実行する補正処理部をさらに備え、
前記結合処理部において、前記補正処理部による補正処理を経た前記第１の電流−電圧特性と、前記第２の電流−電圧特性とを結合することを特徴とする請求項１に記載のシミュレーション装置。
【請求項３】
前記デバイスの原子構造モデルを作成する原子構造作成部において、
第１の物質及び第２の物質と、該第１の物質及び第２の物質との界面を有する第３の物質とを備えたデバイスの原子構造モデルが、凹凸や配位欠陥のない急峻な前記界面を有する原子構造モデルとして作成されることを特徴とする請求項１又は２に記載のシミュレーション装置。
【請求項４】
前記デバイスの原子構造モデルを作成する原子構造作成部において、
ＳｉＯ2膜と、該ＳｉＯ2膜と界面を有するＳｉ膜とを備えた前記デバイスの原子構造モデルが、前記Ｓｉ膜とＳｉＯ2膜との間に、凹凸や配位欠陥のない急峻な界面を有する原子構造モデルとして作成されることを特徴とする請求項３に記載のシミュレーション装置。
【請求項５】
前記Ｓｉ膜と前記ＳｉＯ2膜との界面が、前記ＳｉＯ2膜中のＳｉの酸化価数が３となる位置のＳｉＯx四面体のＳｉＯ2膜側にあるＳｉ−Ｏ結合の中心位置に設定されることを特徴とする請求項４に記載のシミュレーション装置。
【請求項６】
デバイスの原子構造モデルを作成するステップと、
前記原子構造モデルにおける電子構造を計算するステップと、
前記計算された電子構造に基づき量子効果及び原子構造を反映させて当該デバイスの第１の電流−電圧特性を算出するステップと、
前記電子構造に基づき半古典近似法を用いて第２の電流−電圧特性を算出するステップと、
前記第１の電流−電圧特性と、前記第２の電流−電圧特性とを、両者が近接する位置から低電圧側で前記第１の電流−電圧特性を適用し、前記近接する位置から高電圧側では前記第２の電流ー電圧特性を適用して結合することで、当該デバイスの電流−電圧特性を導出するステップと、
を有することを特徴とするシミュレーション方法。
【請求項７】
前記第１のＩＶ特性計算部で得られた第１の電流−電圧特性に対して、電圧補正値による補正処理を実行するステップをさらに備え、
前記第１の電流−電圧特性と、前記第２の電流−電圧特性とを結合するステップにおいて、前記補正処理後の第１の電流−電圧特性と前記第２の電流−電圧特性とを結合することを特徴とする請求項６に記載のシミュレーション方法。
【請求項８】
前記デバイスの原子構造モデルを作成するステップにおいて、
前記デバイスを、第１の物質及び第２の物質と、該第１の物質及び第２の物質との界面を有する第３の物質と、を備えるデバイスとして設定し、前記第１の物質及び第２の物質と、前記第３の物質との界面を、凹凸や配位欠陥のない急峻な界面として設定することを特徴とする請求項６又は７に記載のシミュレーション方法。
【請求項９】
前記デバイスの原子構造モデルを作成するステップにおいて、
ＳｉＯ2膜と、該ＳｉＯ2膜と界面を有するＳｉ膜を備えた前記デバイスの前記Ｓｉ膜とＳｉＯ2膜との界面を、凹凸や配位欠陥のない急峻な界面として設定することを特徴とする請求項８に記載のシミュレーション方法。
【請求項１０】
前記Ｓｉ膜とＳｉＯ2膜との界面を、前記ＳｉＯ2膜中のＳｉの酸化価数が３となる位置のＳｉＯx四面体のＳｉＯ2膜側にあるＳｉ−Ｏ結合の中心位置に設定することを特徴とする請求項９に記載のシミュレーション方法。
【請求項１１】
デバイスのシミュレーションを実行するコンピュータに、
デバイスの原子構造モデルを作成する処理と、
前記原子構造モデルにおける電子構造を計算する処理と、
前記計算された電子構造に基づき量子効果及び原子構造を反映させて当該デバイスの第１の電流−電圧特性を算出する処理と、
前記第１の電流−電圧特性に対して、電圧補正値による補正処理を実行する処理と、
前記電子構造に基づき半古典近似法を用いて第２の電流−電圧特性を算出する処理と、
前記補正処理後の第１の電流−電圧特性と、前記第２の電流−電圧特性とを、両者が近接する位置から低電圧側で前記第１の電流−電圧特性を適用し、前記近接する位置から高電圧側では前記第２の電流ー電圧特性を適用して結合することで、当該デバイスの電流−電圧特性を導出する結合処理と、
を実行させるためのシミュレーションプログラム。
【請求項１２】
デバイスのシミュレーションを実行するコンピュータに、
デバイスの原子構造モデルを作成する処理と、
前記原子構造モデルにおける電子構造を計算する処理と、
前記計算された電子構造に基づき量子効果及び原子構造を反映させて当該デバイスの第１の電流−電圧特性を算出する処理と、
前記第１の電流−電圧特性に対して、電圧補正値による補正処理を実行する処理と、
前記電子構造に基づき半古典近似法を用いて第２の電流−電圧特性を算出する処理と、
前記補正処理後の第１の電流−電圧特性と、前記第２の電流−電圧特性とを、両者が近接する位置から低電圧側で前記第１の電流−電圧特性を適用し、前記近接する位置から高電圧側では前記第２の電流ー電圧特性を適用して結合し、当該デバイスの電流−電圧特性を導出する結合処理と、
を実行させるためのコンピュータプログラムを記録したコンピュータ読取可能な記録媒体。
【請求項１３】
請求項１から９のいずれか一項に記載のシミュレーション方法によって導出された電流−電圧特性を基に設計された半導体装置。
【請求項１】
デバイスにおける電流−電圧特性のシミュレーション装置であって、
前記デバイスの原子構造モデルを作成する原子構造作成部と、
前記原子構造モデルにおける電子構造を計算する電子構造計算部と、
前記電子構造計算部により計算された電子構造に基づき量子効果及び原子構造を反映させて当該デバイスの電流−電圧特性を算出する第１のＩＶ特性計算部と、
前記電子構造に基づき半古典近似法を用いて電流−電圧特性を算出する第２のＩＶ特性計算部と、
前記第１のＩＶ特性計算部で得られた第１の電流−電圧特性と、前記第２のＩＶ特性計算部で得られた第２の電流−電圧特性とを、両者が近接する位置から低電圧側で前記第１の電流−電圧特性を適用し、前記近接する位置から高電圧側では前記第２の電流ー電圧特性を適用して結合し、当該デバイスの電流−電圧特性を導出する結合処理部と、
を有することを特徴とするシミュレーション装置。
【請求項２】
前記第１のＩＶ特性計算部で得られた第１の電流−電圧特性に対して、電圧補正値による補正処理を実行する補正処理部をさらに備え、
前記結合処理部において、前記補正処理部による補正処理を経た前記第１の電流−電圧特性と、前記第２の電流−電圧特性とを結合することを特徴とする請求項１に記載のシミュレーション装置。
【請求項３】
前記デバイスの原子構造モデルを作成する原子構造作成部において、
第１の物質及び第２の物質と、該第１の物質及び第２の物質との界面を有する第３の物質とを備えたデバイスの原子構造モデルが、凹凸や配位欠陥のない急峻な前記界面を有する原子構造モデルとして作成されることを特徴とする請求項１又は２に記載のシミュレーション装置。
【請求項４】
前記デバイスの原子構造モデルを作成する原子構造作成部において、
ＳｉＯ2膜と、該ＳｉＯ2膜と界面を有するＳｉ膜とを備えた前記デバイスの原子構造モデルが、前記Ｓｉ膜とＳｉＯ2膜との間に、凹凸や配位欠陥のない急峻な界面を有する原子構造モデルとして作成されることを特徴とする請求項３に記載のシミュレーション装置。
【請求項５】
前記Ｓｉ膜と前記ＳｉＯ2膜との界面が、前記ＳｉＯ2膜中のＳｉの酸化価数が３となる位置のＳｉＯx四面体のＳｉＯ2膜側にあるＳｉ−Ｏ結合の中心位置に設定されることを特徴とする請求項４に記載のシミュレーション装置。
【請求項６】
デバイスの原子構造モデルを作成するステップと、
前記原子構造モデルにおける電子構造を計算するステップと、
前記計算された電子構造に基づき量子効果及び原子構造を反映させて当該デバイスの第１の電流−電圧特性を算出するステップと、
前記電子構造に基づき半古典近似法を用いて第２の電流−電圧特性を算出するステップと、
前記第１の電流−電圧特性と、前記第２の電流−電圧特性とを、両者が近接する位置から低電圧側で前記第１の電流−電圧特性を適用し、前記近接する位置から高電圧側では前記第２の電流ー電圧特性を適用して結合することで、当該デバイスの電流−電圧特性を導出するステップと、
を有することを特徴とするシミュレーション方法。
【請求項７】
前記第１のＩＶ特性計算部で得られた第１の電流−電圧特性に対して、電圧補正値による補正処理を実行するステップをさらに備え、
前記第１の電流−電圧特性と、前記第２の電流−電圧特性とを結合するステップにおいて、前記補正処理後の第１の電流−電圧特性と前記第２の電流−電圧特性とを結合することを特徴とする請求項６に記載のシミュレーション方法。
【請求項８】
前記デバイスの原子構造モデルを作成するステップにおいて、
前記デバイスを、第１の物質及び第２の物質と、該第１の物質及び第２の物質との界面を有する第３の物質と、を備えるデバイスとして設定し、前記第１の物質及び第２の物質と、前記第３の物質との界面を、凹凸や配位欠陥のない急峻な界面として設定することを特徴とする請求項６又は７に記載のシミュレーション方法。
【請求項９】
前記デバイスの原子構造モデルを作成するステップにおいて、
ＳｉＯ2膜と、該ＳｉＯ2膜と界面を有するＳｉ膜を備えた前記デバイスの前記Ｓｉ膜とＳｉＯ2膜との界面を、凹凸や配位欠陥のない急峻な界面として設定することを特徴とする請求項８に記載のシミュレーション方法。
【請求項１０】
前記Ｓｉ膜とＳｉＯ2膜との界面を、前記ＳｉＯ2膜中のＳｉの酸化価数が３となる位置のＳｉＯx四面体のＳｉＯ2膜側にあるＳｉ−Ｏ結合の中心位置に設定することを特徴とする請求項９に記載のシミュレーション方法。
【請求項１１】
デバイスのシミュレーションを実行するコンピュータに、
デバイスの原子構造モデルを作成する処理と、
前記原子構造モデルにおける電子構造を計算する処理と、
前記計算された電子構造に基づき量子効果及び原子構造を反映させて当該デバイスの第１の電流−電圧特性を算出する処理と、
前記第１の電流−電圧特性に対して、電圧補正値による補正処理を実行する処理と、
前記電子構造に基づき半古典近似法を用いて第２の電流−電圧特性を算出する処理と、
前記補正処理後の第１の電流−電圧特性と、前記第２の電流−電圧特性とを、両者が近接する位置から低電圧側で前記第１の電流−電圧特性を適用し、前記近接する位置から高電圧側では前記第２の電流ー電圧特性を適用して結合することで、当該デバイスの電流−電圧特性を導出する結合処理と、
を実行させるためのシミュレーションプログラム。
【請求項１２】
デバイスのシミュレーションを実行するコンピュータに、
デバイスの原子構造モデルを作成する処理と、
前記原子構造モデルにおける電子構造を計算する処理と、
前記計算された電子構造に基づき量子効果及び原子構造を反映させて当該デバイスの第１の電流−電圧特性を算出する処理と、
前記第１の電流−電圧特性に対して、電圧補正値による補正処理を実行する処理と、
前記電子構造に基づき半古典近似法を用いて第２の電流−電圧特性を算出する処理と、
前記補正処理後の第１の電流−電圧特性と、前記第２の電流−電圧特性とを、両者が近接する位置から低電圧側で前記第１の電流−電圧特性を適用し、前記近接する位置から高電圧側では前記第２の電流ー電圧特性を適用して結合し、当該デバイスの電流−電圧特性を導出する結合処理と、
を実行させるためのコンピュータプログラムを記録したコンピュータ読取可能な記録媒体。
【請求項１３】
請求項１から９のいずれか一項に記載のシミュレーション方法によって導出された電流−電圧特性を基に設計された半導体装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【公開番号】特開２００７−１０３９１９（Ｐ２００７−１０３９１９Ａ）
【公開日】平成１９年４月１９日（２００７．４．１９）
【国際特許分類】
【出願番号】特願２００６−２２３０２２（Ｐ２００６−２２３０２２）
【出願日】平成１８年８月１８日（２００６．８．１８）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
【公開日】平成１９年４月１９日（２００７．４．１９）
【国際特許分類】
【出願日】平成１８年８月１８日（２００６．８．１８）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
[ Back to top ]