センサ装置
【課題】ノイズの混入に起因する精度の低下を抑制することが可能なセンサ装置を提供する。
【解決手段】このサーモセンサ100(センサ装置)は、n型シリコン基板11の上方に配置され、熱(赤外線)を測定することにより電子を供給する電荷供給部48と、n型シリコン基板11の表面に形成され、電子が電荷供給部48から供給されるn型ウェル領域15と、n型ウェル領域15の電子が供給される領域の周辺近傍の表面に形成されるp+拡散層17とを備え、p+拡散層17の下方に電子を転送するための埋込みチャネル領域が設けられている。
【解決手段】このサーモセンサ100(センサ装置)は、n型シリコン基板11の上方に配置され、熱(赤外線)を測定することにより電子を供給する電荷供給部48と、n型シリコン基板11の表面に形成され、電子が電荷供給部48から供給されるn型ウェル領域15と、n型ウェル領域15の電子が供給される領域の周辺近傍の表面に形成されるp+拡散層17とを備え、p+拡散層17の下方に電子を転送するための埋込みチャネル領域が設けられている。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、センサ装置に関し、特に、電荷供給部から信号電荷が供給される不純物領域を備えるセンサ装置に関する。
【背景技術】
【0002】
従来、電荷供給部から信号電荷が供給される不純物領域を備えるセンサ装置が知られている(たとえば、特許文献1参照)。
【0003】
上記特許文献1には、シリコン基板の表面に形成されるMOSトランジスタと、MOSトランジスタと隣接するようにシリコン基板の表面上に形成される対向電極と、対向電極と所定の間隔を隔ててシリコン基板の上方に配置され、MOSトランジスタのドレイン(不純物領域)に引出し電極を介して接続される板状電極(電荷供給部)とを備える静電容量型赤外線センサ(センサ装置)が開示されている。上記特許文献1に開示された静電容量型赤外線センサの板状電極は、熱膨張率の異なる2つの金属層(バイメタル)から構成されており、板状電極が熱(赤外線)を検知して湾曲することにより、板状電極と対向電極との間の静電容量が変化するように構成されている。なお、MOSトランジスタのソースには、5Vの電圧が印加されているとともに、板状電極は、接地されている。そして、板状電極と対向電極との間の静電容量が変化した後、MOSトランジスタをオン状態にすることにより、静電容量の変化分に相当する電荷が、MOSトランジスタのソースからドレインを介して板状電極に移動する。この電荷の移動を電圧値または電流値として測定することにより、熱(赤外線)の変化が検出される。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特許第3229984号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
しかしながら、上記特許文献1に開示された静電容量型赤外線センサ(センサ装置)では、シリコン基板の表面に形成されるMOSトランジスタのドレイン(不純物領域)を介して電荷が板状電極に移動するように構成されているため、ドレインの表面近傍の界面準位において発生した暗電流(ノイズ)が、板状電極に移動する電荷に混入してしまうという不都合がある。このため、センサ装置の精度が悪くなるという問題点がある。
【0006】
この発明は、上記のような課題を解決するためになされたものであり、この発明の1つの目的は、ノイズの混入に起因する精度の低下を抑制することが可能なセンサ装置を提供することである。
【課題を解決するための手段】
【0007】
上記目的を達成するために、この発明の一の局面におけるセンサ装置は、半導体基板の上方または下方に配置され、測定対象を測定することにより信号電荷を供給する電荷供給部と、半導体基板の表面に形成され、信号電荷が電荷供給部から供給される第1導電型の第1不純物領域と、少なくとも第1不純物領域の信号電荷が供給される領域の周辺近傍の表面に形成される第2導電型の第2不純物領域とを備え、第2不純物領域の下方に信号電荷を転送するための埋込みチャネル領域が設けられている。
【発明の効果】
【0008】
上記の構成により、ノイズの混入に起因する精度の低下を抑制することができる。
【図面の簡単な説明】
【0009】
【図1】本発明の第1実施形態によるサーモセンサの平面図である。
【図2】本発明の第1実施形態によるサーモセンサの断面図である。
【図3】本発明の第1実施形態によるサーモセンサの回路図である。
【図4】本発明の第1実施形態によるサーモセンサの動作を説明するための断面図である。
【図5】本発明の第1実施形態によるサーモセンサの転送動作を説明するための図である。
【図6】本発明の第1実施形態によるサーモセンサの増倍動作を説明するための図である。
【図7】本発明の第1実施形態によるサーモセンサの電荷供給部の製造プロセスのNi層を形成する工程を説明するための図である。
【図8】本発明の第1実施形態によるサーモセンサの電荷供給部の製造プロセスのレジストを形成する工程を説明するための図である。
【図9】本発明の第1実施形態によるサーモセンサの製造プロセスのエッチング工程を説明するための図である。
【図10】本発明の第1実施形態によるサーモセンサの製造プロセスのシリコン酸化膜を形成する工程を説明するための図である。
【図11】本発明の第1実施形態によるサーモセンサの製造プロセスのレジストを形成する工程を説明するための図である。
【図12】本発明の第1実施形態によるサーモセンサの製造プロセスのエッチング工程を説明するための図である。
【図13】本発明の第1実施形態によるサーモセンサの製造プロセスの導電層およびシリコン窒化膜を形成する工程を説明するための図である。
【図14】本発明の第1実施形態によるサーモセンサの製造プロセスのレジストを形成する工程を説明するための図である。
【図15】本発明の第1実施形態によるサーモセンサの製造プロセスのエッチング工程を説明するための図である。
【図16】本発明の第1実施形態によるサーモセンサの製造プロセスのレジストを形成する工程を説明するための図である。
【図17】本発明の第1実施形態によるサーモセンサの製造プロセスのエッチング工程を説明するための図である。
【図18】本発明の第2実施形態によるサーモセンサの断面図である。
【図19】本発明の第3実施形態によるサーモセンサの平面図である。
【図20】図19の200−200線に沿った断面図である。
【図21】本発明の第4実施形態によるサーモセンサの容量部の平面図である。
【図22】本発明の第5実施形態によるサーモセンサの容量部の平面図である。
【図23】図22の300−300線に沿った断面図である。
【図24】本発明の第1〜第5実施形態の変形例によるサーモセンサの断面図である。
【発明を実施するための形態】
【0010】
以下、本発明の実施形態を図面に基づいて説明する。
【0011】
(第1実施形態)
図1〜図3を参照して、本発明の第1実施形態による熱(赤外線)を検知するサーモセンサ100の構成について説明する。なお、赤外線は、可視光の赤の波長(約620nm以上約750nm以下)よりも長い波長を有する。また、第1実施形態では、本発明のセンサ装置をサーモセンサ100に適用した例について説明する。
【0012】
図1に示すように、サーモセンサ100は、マトリクス状(行列状)に配置された複数のサーモセンサ部1を含むセンサ領域2と、センサ領域2の周辺に形成された周辺論理回路領域3と、入出力部4とを備えている。
【0013】
図2に示すように、サーモセンサ部1では、n型シリコン基板11の表面上に形成されたp型ウェル領域12の表面に、各サーモセンサ部1をそれぞれ分離するための素子分離領域13が形成されている。また、p型ウェル領域12の表面には、n−型不純物領域からなる転送チャネル14が形成されている。なお、n型シリコン基板11は、本発明の「半導体基板」の一例である。
【0014】
また、転送チャネル14の一方側に隣接するように、n型ウェル領域15が形成されている。また、n型ウェル領域15のn型シリコン基板11の表面からの深さは、転送チャネル14のn型シリコン基板11の表面からの深さよりも大きい。また、n型ウェル領域15の表面には、約1×1019cm−3以上約1×1020cm−3以下の不純物濃度を有するn型のn+拡散層16が形成されている。ここで、第1実施形態では、n+拡散層16の周囲を取り囲むように、約1×1017cm−3以上約1×1018cm−3以下の不純物濃度を有するp型のp+拡散層17が形成されている。また、p+拡散層17は、後述する転送ゲート電極22とn+拡散層16との間に形成されている。また、p+拡散層17は、素子分離領域13とn+拡散層16との間にも形成されている。なお、p+拡散層17の下方(n型ウェル領域15とp+拡散層17との境界近傍)には、埋込みチャネル領域が形成されており、後述する電荷供給部48から供給される電子が、n+拡散層16、埋込みチャネル領域を介して、転送チャネル14に転送されるように構成されている。また、n型ウェル領域15は、本発明の「第1不純物領域」の一例である。また、n+拡散層16およびp+拡散層17は、それぞれ、本発明の「第3不純物領域」および「第2不純物領域」の一例である。
【0015】
また、p+拡散層17のn型シリコン基板11の表面からの深さは、約0.1μm以上約0.15μm以下である。また、n+拡散層16のn型シリコン基板11の表面からの深さは、p+拡散層17のn型シリコン基板11の表面からの深さ(約0.1μm以上約0.15μm以下)よりも小さくなるように形成されている。また、p+拡散層17は、p+拡散層17に正孔が供給可能なように接地(GND)されている。
【0016】
また、転送チャネル14の他方側に隣接するように、n型不純物領域からなるフローティングディフュージョン領域(FD領域)18が形成されている。また、FD領域18と所定の間隔を隔てて、リセットドレイン領域(RD領域)19が形成されている。
【0017】
また、転送チャネル14の表面上からFD領域18の表面上までに対応するp型ウェル領域12の表面上には、シリコン(Si)基板の表面を熱酸化することにより形成されたシリコン熱酸化膜(SiO2膜)からなる絶縁膜20が形成されている。絶縁膜20は、約60nmの厚みt1を有する。また、FD領域18の表面上からRD領域19の表面上までに対応するp型ウェル領域12の表面上には、絶縁膜20よりも小さい約7nm以下の厚みt2を有する絶縁膜21が形成されている。
【0018】
絶縁膜20の表面上には、転送ゲート電極22と、増倍ゲート電極23と、転送ゲート電極24と、蓄積ゲート電極25と、読出ゲート電極26とが、n型ウェル領域15側からFD領域18側に向かってこの順番に形成されている。また、増倍ゲート電極23下の転送チャネル14には、電子増倍部14aが設けられているとともに、蓄積ゲート電極25下の転送チャネル14には、電子蓄積部14bが設けられている。なお、転送ゲート電極22は、本発明の「ゲート電極」の一例である。
【0019】
また、FD領域18とRD領域19との間に対応する絶縁膜21の表面上には、リセットゲート電極27が形成されている。なお、FD領域18、RD領域19およびリセットゲート電極27によってリセットトランジスタTr1(図3参照)が構成されている。
【0020】
また、n+拡散層16の表面上には、金属層からなる接続配線28が形成されている。なお、接続配線28と半導体基板との間では、ショットキーバリアが形成される一方、n+拡散層16は、ショットキーバリアの障壁高さを低減する機能を有する。また、ゲート電極の表面上には、絶縁膜29を介して3層の配線層30が形成されている。また、配線層30の表面上には、ゲート電極を覆うように、絶縁膜29を介して金属層からなる遮光層31が形成されている。なお、遮光層31は、電子増倍部14aに光(特に可視光)が入射するのを抑制する機能を有する。なお、可視光とは、人間の目(視覚)で感じることができる光である。また、可視光は、約360nm以上約830nm以下の波長を有する。
【0021】
また、遮光層31および絶縁膜29の表面上の全面を覆うように、シリコン窒化膜(SiN)などからなる絶縁膜41が形成されている。なお、接続配線28は、絶縁膜41および絶縁膜29に設けられるコンタクトホール41aを介して、絶縁膜41の表面に露出するように形成されている。また、絶縁膜41の表面上には、接続配線28と接続するようにパッド層42が形成されている。また、絶縁膜41の表面上には、後述する上部電極45と対向するように、パッド層42と同一の層からなる下部電極43が形成されている。なお、パッド層42と下部電極43とは、ニッケル(Ni)などの金属からなる。また、下部電極43には、電圧が印加されるように構成されている。
【0022】
また、絶縁膜41とパッド層42とを覆うように、シリコン酸化膜(SiO2)などからなる絶縁膜44が形成されている。なお、絶縁膜44は、約500nm(約0.5μm)以上約2μm以下の厚みを有する。また、絶縁膜44に形成されるコンタクトホール44aを介して、パッド層42と接続するように、Niなどの金属からなる上部電極45が形成されている。なお、上部電極45は、パッド層42に接続するようにZ方向に沿って延びる接続部分45aと、下部電極43と対向するように、X方向に沿って略水平に延びる電極部分45bとを含む。また、上部電極45は、約50nm以上150nm以下の厚みを有する。また、上部電極45には、電圧が印加されるように構成されている。なお、下部電極43と上部電極45の電極部分45bとの間の空間には何も設けられていない。つまり、上部電極45は、下部電極43などが形成されるn型シリコン基板11から離間したn型シリコン基板11の上方(矢印Z1方向)に形成されている。そして、下部電極43と上部電極45とによって容量が形成される。
【0023】
また、上部電極45の表面上には、シリコン窒化膜(SiN)などからなる絶縁膜46が形成されている。なお、絶縁膜46は、約30nm以上約70nm以下の厚みを有する。また、上部電極45の熱膨張率と絶縁膜46の熱膨張率とは、異なるように構成されている。また、絶縁膜46は、上部電極45の形状を反映してX方向に沿って略水平に延びるように形成されている。また、上部電極45と絶縁膜46とは、カンチレバー構造(片持ち梁構造)を有しており、上部電極45と絶縁膜46とによってカンチレバー電極47が構成されている。そして、カンチレバー電極47と下部電極43とによって、電荷供給部48が構成されている。また、カンチレバー電極47(上部電極45)は、平面的に見て、n+拡散層16からFD領域18側に向かって素子分離領域13まで延びるように形成されている。つまり、上部電極45は、電子増倍部14aとオーバーラップするように設けられている。また、図1に示すように、カンチレバー電極47は、平面的に見て、略矩形形状に形成されており、サーモセンサ部1の略全域を覆うように形成されている。
【0024】
また、カンチレバー電極47は、熱(赤外線)を検知することにより、上部電極45と絶縁膜46との熱膨張率が異なることに起因して、湾曲するように構成されている。また、カンチレバー電極47が湾曲することに起因して、上部電極45と下部電極43との間の静電容量が変化することにより、上部電極45に蓄積された電子が、接続配線28、n+拡散層16、および、p+拡散層17とn型ウェル領域15との境界近傍に形成される埋込みチャネル領域を介して、転送チャネル14に供給されるように構成されている。そして、転送チャネル14に供給された電子は、電子増倍部14aにおいて増倍(増加)されるように構成されている。
【0025】
また、図3に示すように、各々のサーモセンサ部1は、転送ゲート電極22と、増倍ゲート電極23と、転送ゲート電極24と、蓄積ゲート電極25と、読出ゲート電極26と、リセットトランジスタTr1と、増幅トランジスタTr2と、選択トランジスタTr3とを備えている。
【0026】
リセットトランジスタTr1のリセットゲート電極27には、リセットゲート線27a(図2参照)が接続されており、リセット信号が供給されるように構成されている。RD領域19は、リセットトランジスタTr1のドレインとしての機能を有するとともに、電源電圧(VDD)線32に接続されている。FD領域18は、リセットトランジスタTr1のソースおよび読出ゲート電極26のドレインとしての機能を有するとともに、増幅トランジスタTr2のゲートと接続されている。増幅トランジスタTr2のドレインには、選択トランジスタTr3のソースが接続されている。選択トランジスタTr3のゲートには行選択線33が接続されているとともに、ドレインには出力線34が接続されている。
【0027】
そして、サーモセンサ100は、図3に示す回路構成により、各サーモセンサ部1内において信号が増幅トランジスタTr2により増幅されるように構成されている。また、読出ゲート電極26のオンオフ制御は行毎に行われる一方で、読出ゲート電極26以外のゲート電極のオンオフ制御は、サーモセンサ部1全体に対して一斉に行われるように構成されている。
【0028】
次に、図2および図4を参照して、サーモセンサ部1が熱(赤外線)を検知する動作について説明する。
【0029】
まず、図2に示す状態において、上部電極45と下部電極43との間に、所定の電位差を生じさせる。たとえば、上部電極45と下部電極43との間に、約3Vの電位差を生じさせる。その結果、上部電極45と下部電極43とには、それぞれ、約3Vの電位差に対応する電子が蓄積される。
【0030】
次に、カンチレバー電極47が熱(赤外線)を検知する。これにより、カンチレバー電極47の温度が上昇した場合、図4に示すように、カンチレバー電極47の上部電極45と絶縁膜46との熱膨張率が異なることに起因して、カンチレバー電極47が上側(矢印Z1方向)に向かって徐々に湾曲する。その結果、カンチレバー電極47の上部電極45と下部電極43との間の静電容量が減少する。これにより、上部電極45に蓄積される電子の量が減少し、余剰となった電子が電流として、上部電極45から、接続配線28、n+拡散層16、および、p+拡散層17とn型ウェル領域15との境界近傍に形成される埋込みチャネル領域を介して、転送チャネル14に供給される。
【0031】
次に、図5および図6を参照して、転送チャネル14に供給された電子の増倍動作について説明する。
【0032】
まず、電子の転送動作について説明する。図5の期間Aにおいて、カンチレバー電極47から供給された電子は、電位の高い増倍ゲート電極23下の転送チャネル14(電子増倍部14a)に転送される。そして、期間Bにおいて、電子は、転送ゲート電極24下の転送チャネル14に転送されるとともに、期間Cにおいて、蓄積ゲート電極25下の転送チャネル14(電子蓄積部14b)に転送される。その後、期間Dにおいて、読出ゲート電極26を介して電子はFD領域18に転送される。
【0033】
次に、電子の増倍動作について説明する。電子の増倍動作は、上記の増倍ゲート電極23および蓄積ゲート電極25間の転送チャネル14において行われる。具体的には、電子が蓄積ゲート電極25下の電子蓄積部14bに保持された状態の期間Cの状態から、図6の期間E以降の動作を行う。すなわち、期間Eにおいて、増倍ゲート電極23下の電子増倍部14aが約25Vの電位に調整されるとともに、期間Fにおいて転送ゲート電極24下の転送チャネル14が約4Vの電位に調整される。その後、蓄積ゲート電極25下の電子蓄積部14bの電位が約1Vに調整されることにより、電子蓄積部14bに蓄積された電子は、転送ゲート電極24下の転送チャネル14(約4V)を介して、増倍ゲート電極23下の電子増倍部14a(約25V)に転送される。この際、衝突電離により電子が増倍される。
【0034】
そして、期間Gにおいて転送ゲート電極24がオフ状態になることにより、増倍動作は完了する。また、この状態から上述した電子の転送動作を行うことによって増倍された電子はFD領域18に転送される。なお、電子の増倍動作時に、転送ゲート電極22下および読出ゲート電極26下の各転送チャネル14の電位が約0.5Vの電位に調整されることにより、電子のn型ウェル領域15への移動、および、FD領域18への移動を抑制することが可能となる。
【0035】
このように増倍された電子は、上述した読出動作により、FD領域18を介して、電圧信号として読み出される。なお、電子増倍部14aおよび電子蓄積部14b間での電子の転送動作が複数回(たとえば、約400回)行われることにより、カンチレバー電極47から供給された電子は、約2000倍に増倍される。また、図1に示すように、サーモセンサ部1がマトリクス状に配置されていることにより、サーモセンサ100は、熱(赤外線)の平面的な分布を測定することが可能となる。
【0036】
次に、図7〜図17を参照して、第1実施形態によるカンチレバー電極47の製造プロセスについて説明する。
【0037】
まず、図7に示すように、ゲート電極、配線層30などが形成される素子部51(図2参照)の表面上に、シリコン窒化膜(SiN)からなる絶縁膜41を形成する。なお、絶縁膜41には、コンタクトホールが形成されており、コンタクトホールには接続配線28(図2参照)が形成されている。また、絶縁膜41の表面上に、約100nmの厚みを有するNi膜52を形成する。
【0038】
次に、図8に示すように、Ni膜52の表面上に、フォトリソグラフィ技術を用いてレジスト53を形成する。そして、図9に示すように、レジスト53をマスクとして、Ni膜52をエッチングすることにより、接続配線28(図2参照)に接続されるパッド層42と、下部電極43とを形成する。その後、レジスト53を除去する。そして、図10に示すように、パッド層42と下部電極43とを覆うように、シリコン酸化膜(SiO2)などからなり、約500nm(約0.5μm)以上約2μm以下の厚みを有する絶縁膜54を形成する。
【0039】
次に、図11に示すように、絶縁膜54の表面上に、フォトリソグラフィ技術を用いてレジスト55を形成する。そして、図12に示すように、レジスト55をマスクとして、絶縁膜54をエッチングすることにより、絶縁膜54にコンタクトホール54aを設けるとともに、パッド層42を露出させる。その後、レジスト55を除去する。
【0040】
次に、図13に示すように、約20℃以上約25℃以下の常温下において、スパッタにより、パッド層42と絶縁膜54との表面上を覆うように、約50nm以上約150nm以下の厚みを有するNiなどの金属からなる導電層56を形成する。これにより、パッド層42と導電層56とが電気的に接続される。また、導電層56の表面上を覆うように、CVD法を用いて、約200℃以上約300℃以下の高温下において、シリコン窒化膜(SiN)などからなり、約30nm以上約70nm以下の厚みを有する絶縁膜57を形成する。
【0041】
次に、図14に示すように、絶縁膜57の表面上に、フォトリソグラフィ技術を用いてレジスト58を形成する。そして、図15に示すように、レジスト58をマスクとして、絶縁膜57と導電層56とをエッチングする。これにより、上部電極45と絶縁膜46とが形成される。その後、レジスト58を除去する。
【0042】
次に、図16に示すように、パッド層42と上部電極45とが接続される領域上の絶縁膜46の表面上に、フォトリソグラフィ技術を用いてレジスト59を形成する。そして、図17に示すように、たとえばフッ酸(フッ化水素酸)を用いて、絶縁膜54をエッチングする。これにより、下部電極43が露出する。また、絶縁膜54のコンタクトホール54aの周囲に対応する絶縁膜54の部分(パッド層42と上部電極45とが電気的に接続される部分の周囲の絶縁膜54の部分)は、エッチングされずに残る。これにより、絶縁膜44が形成される。最後に、レジスト59を除去することにより、カンチレバー電極47が完成される。
【0043】
第1実施形態によるサーモセンサ100では、以下の効果を得ることができる。
【0044】
(1)n型ウェル領域15の電荷供給部48から電子が供給される領域(n+拡散層16)の周囲を覆うようにp+拡散層17を設けて、電荷供給部48から供給される電子がp+拡散層17の下方に形成される埋込みチャネル領域を移動するように構成した。これにより、n型シリコン基板11の表面近傍の界面準位において発生した暗電流(ノイズ)がp+拡散層17によって捕獲されるので、p+拡散層17の下方に形成される埋込みチャネル領域を移動する電子に暗電流(ノイズ)が混入するのを抑制することができる。その結果、暗電流(ノイズ)の混入に起因するサーモセンサ100の精度の低下を抑制することができる。
【0045】
(2)p+拡散層17を、n型ウェル領域15の電荷供給部48から電子が供給される領域(n+拡散層16)と転送ゲート電極22との間のn型シリコン基板11の表面に形成して、埋込みチャネル領域をn+拡散層16と転送ゲート電極22との間のp+拡散層17の下方に形成した。これにより、n+拡散層16と転送ゲート電極22との間の埋込みチャネル領域を空乏化することができるので、n+拡散層16と転送ゲート電極22下の転送チャネル14との間における電子の転送を効率的に行うことができる。
【0046】
(3)n型ウェル領域15の電荷供給部48から電子が供給される領域の表面にn型ウェル領域15の不純物濃度よりも大きい不純物濃度を有するn+拡散層16を設けて、電荷供給部48からn+拡散層16を介してn型ウェル領域15に電子が供給されるように構成した。これにより、n型ウェル領域15と接続配線28との間のコンタクト抵抗を小さくすることができる。
【0047】
(4)n+拡散層16と接触するように電荷供給部48から電子を供給するための接続配線28を設けた。これにより、容易に、電荷供給部48からn型ウェル領域15に電子を供給することができる。
【0048】
(5)正孔の供給を可能にするように、p+拡散層17を接地した。これにより、暗電流が継続的に流れている場合でもp+拡散層17には正孔が継続的に供給されるので、暗電流を確実に捕獲することができる。
【0049】
(第2実施形態)
次に、図18を参照して、第2実施形態について説明する。この第2実施形態では、カンチレバー電極47(上部電極45、絶縁膜46)がX方向に沿って略水平に延びるように形成される上記第1実施形態と異なり、熱(赤外線)を検知する前の状態において、カンチレバー電極47aが、下方(矢印Z2方向)に湾曲するように形成されている。
【0050】
図18に示すように、本発明の第2実施形態によるサーモセンサ100aでは、熱(赤外線)を検知する前の状態において、カンチレバー電極47aが、下方(矢印Z2方向)に湾曲するように形成されている。具体的には、カンチレバー電極47aは、接続配線28側(矢印X1方向側)からカンチレバー電極47aの先端側(矢印X2方向側)に向かって序々に下部電極43に近づくように形成されている。なお、上記のように絶縁膜46は約200℃以上約300℃以下の高温下において形成されているので、Niからなる上部電極45は、絶縁膜46の形成時において膨張する。そして、上部電極45の温度が低下するのに従って収縮して、上部電極45が下方(矢印Z2方向)に湾曲するように形成される。その結果、カンチレバー電極47aも下方に湾曲するように形成される。
【0051】
そして、カンチレバー電極47aが下方に湾曲するように形成されることにより、上部電極45と下部電極43との間の間隔が小さくなるので、カンチレバー電極47aが略水平に形成される場合と比べて、上部電極45と下部電極43との間の静電容量が増大する。これにより、カンチレバー電極47aが変形することによる静電容量の変化を大きくすることができるので、サーモセンサ100aの感度を向上させることが可能となる。また、カンチレバー電極47(図2参照)が水平に形成される場合において、カンチレバー電極47と下部電極43との間の間隔を小さくするためには、カンチレバー電極47と下部電極43との間の絶縁膜44の厚みを小さくする必要があるので、カンチレバー電極47を製造し難くなる。一方、カンチレバー電極47aが下方に湾曲するように形成される場合では、カンチレバー電極47aと下部電極43との間の絶縁膜44の厚みを小さくしなくても、カンチレバー電極47aと下部電極43との間の間隔を小さくすることができるので、カンチレバー電極47aを容易に製造することができる。なお、第2実施形態のその他の構成および効果は、上記第1実施形態と同様である。
【0052】
(第3実施形態)
次に、図19および図20を参照して、第3実施形態について説明する。この第3実施形態では、サーモセンサ部1内にカンチレバー電極47が設けられている上記第1および第2実施形態と異なり、隣接するサーモセンサ部1に跨るように、カンチレバー電極47bが形成されている。
【0053】
図19に示すように、本発明の第2実施形態によるサーモセンサ100bでは、カンチレバー電極47bは、パッド層42に接続され、水平方向(X方向)に延びるように形成される2つのアーム部61と、2つのアーム部61に挟まれるように配置される容量部62とを有する。容量部62には、複数の貫通穴63が設けられている。なお、貫通穴63は、上記絶縁膜54(図16参照)をエッチングによって除去する際に、貫通穴63を介して容量部62下の絶縁膜54にフッ酸(フッ化水素酸)が侵入し易くなるように設けられている。また、容量部62に複数の貫通穴63が形成されることにより、容量部62の重量が小さくなるので、容量部62の熱(赤外線)の変化による反応が敏感になる。
【0054】
また、図20に示すように、容量部62は、隣接するサーモセンサ部1に設けられる下部電極43と対向するように形成されている。そして、サーモセンサ100bでは、隣接するサーモセンサ部1に設けられる下部電極43と、容量部62(上部電極45)との間の静電容量の変化を検出することにより、熱(赤外線)が検出されるように構成されている。なお、第3実施形態のその他の構成および効果は、上記第1実施形態と同様である。
【0055】
(第4実施形態)
次に、図21を参照して、第4実施形態について説明する。この第4実施形態では、容量部62に貫通穴63が設けられる上記第3実施形態と異なり、容量部62にスリット64が設けられている。
【0056】
図21に示すように、本発明の第4実施形態によるカンチレバー電極47cの容量部62には、平面的に見てX方向に延びるように複数のスリット64が設けられている。なお、スリット64は、絶縁膜46と上部電極45とを貫通するように形成されており、絶縁膜46に形成されるスリットの面積と、上部電極45に形成されるスリットの面積とは等しい。また、スリット64とスリット64との間の幅W1は、約0.5μm以上約4μm以下である。なお、容量部62に複数のスリット64が形成されることにより、容量部62の重量が小さくなるので、容量部62の熱(赤外線)の変化による反応が敏感になる。また、第4実施形態のその他の構成および効果は、上記第1実施形態と同様である。
【0057】
(第5実施形態)
次に、図22および図23を参照して、第5実施形態について説明する。この第5実施形態では、絶縁膜46に形成されるスリットと上部電極45に形成されるスリットとの面積が等しい上記第4実施形態と異なり、絶縁膜46に形成されるスリット65と上部電極45に形成されるスリット66との面積が異なる。
【0058】
図22に示すように、本発明の第5実施形態によるカンチレバー電極47dでは、絶縁膜46と上部電極45とには、それぞれ、スリット65とスリット66とが形成されている。そして、絶縁膜46に形成されるスリット65の面積は、上部電極45に形成されるスリット66の面積よりも大きい。これにより、絶縁膜46の表面積よりも、上部電極45の表面積の方が大きくなる。そして、上部電極45の表面積が大きくなる分、上部電極45の熱(赤外線)の変化による反応が敏感になる。
【0059】
なお、図23に示すように、絶縁膜54(図16参照)をエッチングによって除去する際に、SiN膜からなる絶縁膜46も部分的に除去されるので、絶縁膜46のスリット66の側面は、上部電極45のスリット65の側面よりもY方向(およびX方向)に広がる。これにより、絶縁膜46に形成されるスリット65の面積は、上部電極45に形成されるスリット66の面積よりも大きくなる。なお、第5実施形態のその他の構成および効果は、上記第1実施形態と同様である。
【0060】
なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。
【0061】
たとえば、上記実施形態では、熱(赤外線)を測定する例を示したが、本発明はこれに限られない。本発明は、可視光や紫外線などの赤外線以外の光を検出するセンサ装置にも適用可能である。また、本発明は、グルコース、還元性ガス、匂いなどを検出するセンサ装置にも適用可能である。
【0062】
また、上記実施形態では、電荷供給部をn型シリコン基板の上方に配置する例を示したが、本発明はこれに限られない。たとえば、電荷供給部をn型シリコン基板の下方に配置してもよい。これにより、n型シリコン基板の下方側から電子増倍部にノイズとなる光(可視光)が入射するのが抑制される。特に、電荷供給部と電子増倍部とをオーバーラップするように設けることにより、こうした抑制効果を顕著に享受することができる。
【0063】
また、上記実施形態では、p+拡散層17を、n+拡散層16と転送ゲート電極22との間に形成する例を示したが、本発明はこれに限られない。たとえば、図24に示す変形例のように、転送ゲート電極22が設けられる側とは反対側に、n+拡散層16(n型ウェル領域15)に蓄積された電子をリセットするためのリセットゲート電極67を設けて、p+拡散層17を、n+拡散層16とリセットゲート電極67との間に形成してもよい。なお、リセットゲート電極67は、本発明の「ゲート電極」の一例である。
【0064】
また、上記実施形態では、p+拡散層17を、n+拡散層16から転送ゲート電極22までの間に形成する例を示したが、本発明はこれに限られない。本発明では、p+拡散層17を、n+拡散層16と転送ゲート電極22との間に部分的に形成してもよい。
【0065】
また、上記実施形態では、p+拡散層17が接地されている例を示したが、本発明はこれに限られない。本発明では、p+拡散層17に正孔を供給できる電位をp+拡散層17に印加すればよい。
【0066】
また、上記実施形態では、電荷供給部から供給される電子が電子増倍部において増倍される例を示したが、本発明はこれに限られない。本発明では、電子増倍部を設けずに、電荷供給部から供給される電子を信号として読み出してよい。
【0067】
また、上記実施施形態では、信号電荷として電子を用いた例を示したが、本発明はこれに限らず、基板不純物の導電型および印加する電圧の極性を全て反対にすることにより、信号電荷として正孔を用いるようにしてもよい。
【0068】
また、上記第5実施形態では、カンチレバー電極の絶縁膜と上部電極とにスリットが設けられる例を示したが、本発明はこれに限られない。たとえば、上記第3実施形態と同様に、カンチレバー電極に複数の穴の貫通穴を設けてもよい。この場合、絶縁膜の貫通穴の面積は、上部電極の貫通穴の面積よりも大きくなるように形成される。
【符号の説明】
【0069】
11 n型シリコン基板(半導体基板)
15 n型ウェル領域(第1不純物領域)
16 n+拡散層(第1不純物領域)
17 p+拡散層(第3不純物領域)
22 転送ゲート電極(ゲート電極)
28 接続配線
48 電荷供給部
67 リセットゲート電極(ゲート電極)
【技術分野】
【0001】
本発明は、センサ装置に関し、特に、電荷供給部から信号電荷が供給される不純物領域を備えるセンサ装置に関する。
【背景技術】
【0002】
従来、電荷供給部から信号電荷が供給される不純物領域を備えるセンサ装置が知られている(たとえば、特許文献1参照)。
【0003】
上記特許文献1には、シリコン基板の表面に形成されるMOSトランジスタと、MOSトランジスタと隣接するようにシリコン基板の表面上に形成される対向電極と、対向電極と所定の間隔を隔ててシリコン基板の上方に配置され、MOSトランジスタのドレイン(不純物領域)に引出し電極を介して接続される板状電極(電荷供給部)とを備える静電容量型赤外線センサ(センサ装置)が開示されている。上記特許文献1に開示された静電容量型赤外線センサの板状電極は、熱膨張率の異なる2つの金属層(バイメタル)から構成されており、板状電極が熱(赤外線)を検知して湾曲することにより、板状電極と対向電極との間の静電容量が変化するように構成されている。なお、MOSトランジスタのソースには、5Vの電圧が印加されているとともに、板状電極は、接地されている。そして、板状電極と対向電極との間の静電容量が変化した後、MOSトランジスタをオン状態にすることにより、静電容量の変化分に相当する電荷が、MOSトランジスタのソースからドレインを介して板状電極に移動する。この電荷の移動を電圧値または電流値として測定することにより、熱(赤外線)の変化が検出される。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特許第3229984号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
しかしながら、上記特許文献1に開示された静電容量型赤外線センサ(センサ装置)では、シリコン基板の表面に形成されるMOSトランジスタのドレイン(不純物領域)を介して電荷が板状電極に移動するように構成されているため、ドレインの表面近傍の界面準位において発生した暗電流(ノイズ)が、板状電極に移動する電荷に混入してしまうという不都合がある。このため、センサ装置の精度が悪くなるという問題点がある。
【0006】
この発明は、上記のような課題を解決するためになされたものであり、この発明の1つの目的は、ノイズの混入に起因する精度の低下を抑制することが可能なセンサ装置を提供することである。
【課題を解決するための手段】
【0007】
上記目的を達成するために、この発明の一の局面におけるセンサ装置は、半導体基板の上方または下方に配置され、測定対象を測定することにより信号電荷を供給する電荷供給部と、半導体基板の表面に形成され、信号電荷が電荷供給部から供給される第1導電型の第1不純物領域と、少なくとも第1不純物領域の信号電荷が供給される領域の周辺近傍の表面に形成される第2導電型の第2不純物領域とを備え、第2不純物領域の下方に信号電荷を転送するための埋込みチャネル領域が設けられている。
【発明の効果】
【0008】
上記の構成により、ノイズの混入に起因する精度の低下を抑制することができる。
【図面の簡単な説明】
【0009】
【図1】本発明の第1実施形態によるサーモセンサの平面図である。
【図2】本発明の第1実施形態によるサーモセンサの断面図である。
【図3】本発明の第1実施形態によるサーモセンサの回路図である。
【図4】本発明の第1実施形態によるサーモセンサの動作を説明するための断面図である。
【図5】本発明の第1実施形態によるサーモセンサの転送動作を説明するための図である。
【図6】本発明の第1実施形態によるサーモセンサの増倍動作を説明するための図である。
【図7】本発明の第1実施形態によるサーモセンサの電荷供給部の製造プロセスのNi層を形成する工程を説明するための図である。
【図8】本発明の第1実施形態によるサーモセンサの電荷供給部の製造プロセスのレジストを形成する工程を説明するための図である。
【図9】本発明の第1実施形態によるサーモセンサの製造プロセスのエッチング工程を説明するための図である。
【図10】本発明の第1実施形態によるサーモセンサの製造プロセスのシリコン酸化膜を形成する工程を説明するための図である。
【図11】本発明の第1実施形態によるサーモセンサの製造プロセスのレジストを形成する工程を説明するための図である。
【図12】本発明の第1実施形態によるサーモセンサの製造プロセスのエッチング工程を説明するための図である。
【図13】本発明の第1実施形態によるサーモセンサの製造プロセスの導電層およびシリコン窒化膜を形成する工程を説明するための図である。
【図14】本発明の第1実施形態によるサーモセンサの製造プロセスのレジストを形成する工程を説明するための図である。
【図15】本発明の第1実施形態によるサーモセンサの製造プロセスのエッチング工程を説明するための図である。
【図16】本発明の第1実施形態によるサーモセンサの製造プロセスのレジストを形成する工程を説明するための図である。
【図17】本発明の第1実施形態によるサーモセンサの製造プロセスのエッチング工程を説明するための図である。
【図18】本発明の第2実施形態によるサーモセンサの断面図である。
【図19】本発明の第3実施形態によるサーモセンサの平面図である。
【図20】図19の200−200線に沿った断面図である。
【図21】本発明の第4実施形態によるサーモセンサの容量部の平面図である。
【図22】本発明の第5実施形態によるサーモセンサの容量部の平面図である。
【図23】図22の300−300線に沿った断面図である。
【図24】本発明の第1〜第5実施形態の変形例によるサーモセンサの断面図である。
【発明を実施するための形態】
【0010】
以下、本発明の実施形態を図面に基づいて説明する。
【0011】
(第1実施形態)
図1〜図3を参照して、本発明の第1実施形態による熱(赤外線)を検知するサーモセンサ100の構成について説明する。なお、赤外線は、可視光の赤の波長(約620nm以上約750nm以下)よりも長い波長を有する。また、第1実施形態では、本発明のセンサ装置をサーモセンサ100に適用した例について説明する。
【0012】
図1に示すように、サーモセンサ100は、マトリクス状(行列状)に配置された複数のサーモセンサ部1を含むセンサ領域2と、センサ領域2の周辺に形成された周辺論理回路領域3と、入出力部4とを備えている。
【0013】
図2に示すように、サーモセンサ部1では、n型シリコン基板11の表面上に形成されたp型ウェル領域12の表面に、各サーモセンサ部1をそれぞれ分離するための素子分離領域13が形成されている。また、p型ウェル領域12の表面には、n−型不純物領域からなる転送チャネル14が形成されている。なお、n型シリコン基板11は、本発明の「半導体基板」の一例である。
【0014】
また、転送チャネル14の一方側に隣接するように、n型ウェル領域15が形成されている。また、n型ウェル領域15のn型シリコン基板11の表面からの深さは、転送チャネル14のn型シリコン基板11の表面からの深さよりも大きい。また、n型ウェル領域15の表面には、約1×1019cm−3以上約1×1020cm−3以下の不純物濃度を有するn型のn+拡散層16が形成されている。ここで、第1実施形態では、n+拡散層16の周囲を取り囲むように、約1×1017cm−3以上約1×1018cm−3以下の不純物濃度を有するp型のp+拡散層17が形成されている。また、p+拡散層17は、後述する転送ゲート電極22とn+拡散層16との間に形成されている。また、p+拡散層17は、素子分離領域13とn+拡散層16との間にも形成されている。なお、p+拡散層17の下方(n型ウェル領域15とp+拡散層17との境界近傍)には、埋込みチャネル領域が形成されており、後述する電荷供給部48から供給される電子が、n+拡散層16、埋込みチャネル領域を介して、転送チャネル14に転送されるように構成されている。また、n型ウェル領域15は、本発明の「第1不純物領域」の一例である。また、n+拡散層16およびp+拡散層17は、それぞれ、本発明の「第3不純物領域」および「第2不純物領域」の一例である。
【0015】
また、p+拡散層17のn型シリコン基板11の表面からの深さは、約0.1μm以上約0.15μm以下である。また、n+拡散層16のn型シリコン基板11の表面からの深さは、p+拡散層17のn型シリコン基板11の表面からの深さ(約0.1μm以上約0.15μm以下)よりも小さくなるように形成されている。また、p+拡散層17は、p+拡散層17に正孔が供給可能なように接地(GND)されている。
【0016】
また、転送チャネル14の他方側に隣接するように、n型不純物領域からなるフローティングディフュージョン領域(FD領域)18が形成されている。また、FD領域18と所定の間隔を隔てて、リセットドレイン領域(RD領域)19が形成されている。
【0017】
また、転送チャネル14の表面上からFD領域18の表面上までに対応するp型ウェル領域12の表面上には、シリコン(Si)基板の表面を熱酸化することにより形成されたシリコン熱酸化膜(SiO2膜)からなる絶縁膜20が形成されている。絶縁膜20は、約60nmの厚みt1を有する。また、FD領域18の表面上からRD領域19の表面上までに対応するp型ウェル領域12の表面上には、絶縁膜20よりも小さい約7nm以下の厚みt2を有する絶縁膜21が形成されている。
【0018】
絶縁膜20の表面上には、転送ゲート電極22と、増倍ゲート電極23と、転送ゲート電極24と、蓄積ゲート電極25と、読出ゲート電極26とが、n型ウェル領域15側からFD領域18側に向かってこの順番に形成されている。また、増倍ゲート電極23下の転送チャネル14には、電子増倍部14aが設けられているとともに、蓄積ゲート電極25下の転送チャネル14には、電子蓄積部14bが設けられている。なお、転送ゲート電極22は、本発明の「ゲート電極」の一例である。
【0019】
また、FD領域18とRD領域19との間に対応する絶縁膜21の表面上には、リセットゲート電極27が形成されている。なお、FD領域18、RD領域19およびリセットゲート電極27によってリセットトランジスタTr1(図3参照)が構成されている。
【0020】
また、n+拡散層16の表面上には、金属層からなる接続配線28が形成されている。なお、接続配線28と半導体基板との間では、ショットキーバリアが形成される一方、n+拡散層16は、ショットキーバリアの障壁高さを低減する機能を有する。また、ゲート電極の表面上には、絶縁膜29を介して3層の配線層30が形成されている。また、配線層30の表面上には、ゲート電極を覆うように、絶縁膜29を介して金属層からなる遮光層31が形成されている。なお、遮光層31は、電子増倍部14aに光(特に可視光)が入射するのを抑制する機能を有する。なお、可視光とは、人間の目(視覚)で感じることができる光である。また、可視光は、約360nm以上約830nm以下の波長を有する。
【0021】
また、遮光層31および絶縁膜29の表面上の全面を覆うように、シリコン窒化膜(SiN)などからなる絶縁膜41が形成されている。なお、接続配線28は、絶縁膜41および絶縁膜29に設けられるコンタクトホール41aを介して、絶縁膜41の表面に露出するように形成されている。また、絶縁膜41の表面上には、接続配線28と接続するようにパッド層42が形成されている。また、絶縁膜41の表面上には、後述する上部電極45と対向するように、パッド層42と同一の層からなる下部電極43が形成されている。なお、パッド層42と下部電極43とは、ニッケル(Ni)などの金属からなる。また、下部電極43には、電圧が印加されるように構成されている。
【0022】
また、絶縁膜41とパッド層42とを覆うように、シリコン酸化膜(SiO2)などからなる絶縁膜44が形成されている。なお、絶縁膜44は、約500nm(約0.5μm)以上約2μm以下の厚みを有する。また、絶縁膜44に形成されるコンタクトホール44aを介して、パッド層42と接続するように、Niなどの金属からなる上部電極45が形成されている。なお、上部電極45は、パッド層42に接続するようにZ方向に沿って延びる接続部分45aと、下部電極43と対向するように、X方向に沿って略水平に延びる電極部分45bとを含む。また、上部電極45は、約50nm以上150nm以下の厚みを有する。また、上部電極45には、電圧が印加されるように構成されている。なお、下部電極43と上部電極45の電極部分45bとの間の空間には何も設けられていない。つまり、上部電極45は、下部電極43などが形成されるn型シリコン基板11から離間したn型シリコン基板11の上方(矢印Z1方向)に形成されている。そして、下部電極43と上部電極45とによって容量が形成される。
【0023】
また、上部電極45の表面上には、シリコン窒化膜(SiN)などからなる絶縁膜46が形成されている。なお、絶縁膜46は、約30nm以上約70nm以下の厚みを有する。また、上部電極45の熱膨張率と絶縁膜46の熱膨張率とは、異なるように構成されている。また、絶縁膜46は、上部電極45の形状を反映してX方向に沿って略水平に延びるように形成されている。また、上部電極45と絶縁膜46とは、カンチレバー構造(片持ち梁構造)を有しており、上部電極45と絶縁膜46とによってカンチレバー電極47が構成されている。そして、カンチレバー電極47と下部電極43とによって、電荷供給部48が構成されている。また、カンチレバー電極47(上部電極45)は、平面的に見て、n+拡散層16からFD領域18側に向かって素子分離領域13まで延びるように形成されている。つまり、上部電極45は、電子増倍部14aとオーバーラップするように設けられている。また、図1に示すように、カンチレバー電極47は、平面的に見て、略矩形形状に形成されており、サーモセンサ部1の略全域を覆うように形成されている。
【0024】
また、カンチレバー電極47は、熱(赤外線)を検知することにより、上部電極45と絶縁膜46との熱膨張率が異なることに起因して、湾曲するように構成されている。また、カンチレバー電極47が湾曲することに起因して、上部電極45と下部電極43との間の静電容量が変化することにより、上部電極45に蓄積された電子が、接続配線28、n+拡散層16、および、p+拡散層17とn型ウェル領域15との境界近傍に形成される埋込みチャネル領域を介して、転送チャネル14に供給されるように構成されている。そして、転送チャネル14に供給された電子は、電子増倍部14aにおいて増倍(増加)されるように構成されている。
【0025】
また、図3に示すように、各々のサーモセンサ部1は、転送ゲート電極22と、増倍ゲート電極23と、転送ゲート電極24と、蓄積ゲート電極25と、読出ゲート電極26と、リセットトランジスタTr1と、増幅トランジスタTr2と、選択トランジスタTr3とを備えている。
【0026】
リセットトランジスタTr1のリセットゲート電極27には、リセットゲート線27a(図2参照)が接続されており、リセット信号が供給されるように構成されている。RD領域19は、リセットトランジスタTr1のドレインとしての機能を有するとともに、電源電圧(VDD)線32に接続されている。FD領域18は、リセットトランジスタTr1のソースおよび読出ゲート電極26のドレインとしての機能を有するとともに、増幅トランジスタTr2のゲートと接続されている。増幅トランジスタTr2のドレインには、選択トランジスタTr3のソースが接続されている。選択トランジスタTr3のゲートには行選択線33が接続されているとともに、ドレインには出力線34が接続されている。
【0027】
そして、サーモセンサ100は、図3に示す回路構成により、各サーモセンサ部1内において信号が増幅トランジスタTr2により増幅されるように構成されている。また、読出ゲート電極26のオンオフ制御は行毎に行われる一方で、読出ゲート電極26以外のゲート電極のオンオフ制御は、サーモセンサ部1全体に対して一斉に行われるように構成されている。
【0028】
次に、図2および図4を参照して、サーモセンサ部1が熱(赤外線)を検知する動作について説明する。
【0029】
まず、図2に示す状態において、上部電極45と下部電極43との間に、所定の電位差を生じさせる。たとえば、上部電極45と下部電極43との間に、約3Vの電位差を生じさせる。その結果、上部電極45と下部電極43とには、それぞれ、約3Vの電位差に対応する電子が蓄積される。
【0030】
次に、カンチレバー電極47が熱(赤外線)を検知する。これにより、カンチレバー電極47の温度が上昇した場合、図4に示すように、カンチレバー電極47の上部電極45と絶縁膜46との熱膨張率が異なることに起因して、カンチレバー電極47が上側(矢印Z1方向)に向かって徐々に湾曲する。その結果、カンチレバー電極47の上部電極45と下部電極43との間の静電容量が減少する。これにより、上部電極45に蓄積される電子の量が減少し、余剰となった電子が電流として、上部電極45から、接続配線28、n+拡散層16、および、p+拡散層17とn型ウェル領域15との境界近傍に形成される埋込みチャネル領域を介して、転送チャネル14に供給される。
【0031】
次に、図5および図6を参照して、転送チャネル14に供給された電子の増倍動作について説明する。
【0032】
まず、電子の転送動作について説明する。図5の期間Aにおいて、カンチレバー電極47から供給された電子は、電位の高い増倍ゲート電極23下の転送チャネル14(電子増倍部14a)に転送される。そして、期間Bにおいて、電子は、転送ゲート電極24下の転送チャネル14に転送されるとともに、期間Cにおいて、蓄積ゲート電極25下の転送チャネル14(電子蓄積部14b)に転送される。その後、期間Dにおいて、読出ゲート電極26を介して電子はFD領域18に転送される。
【0033】
次に、電子の増倍動作について説明する。電子の増倍動作は、上記の増倍ゲート電極23および蓄積ゲート電極25間の転送チャネル14において行われる。具体的には、電子が蓄積ゲート電極25下の電子蓄積部14bに保持された状態の期間Cの状態から、図6の期間E以降の動作を行う。すなわち、期間Eにおいて、増倍ゲート電極23下の電子増倍部14aが約25Vの電位に調整されるとともに、期間Fにおいて転送ゲート電極24下の転送チャネル14が約4Vの電位に調整される。その後、蓄積ゲート電極25下の電子蓄積部14bの電位が約1Vに調整されることにより、電子蓄積部14bに蓄積された電子は、転送ゲート電極24下の転送チャネル14(約4V)を介して、増倍ゲート電極23下の電子増倍部14a(約25V)に転送される。この際、衝突電離により電子が増倍される。
【0034】
そして、期間Gにおいて転送ゲート電極24がオフ状態になることにより、増倍動作は完了する。また、この状態から上述した電子の転送動作を行うことによって増倍された電子はFD領域18に転送される。なお、電子の増倍動作時に、転送ゲート電極22下および読出ゲート電極26下の各転送チャネル14の電位が約0.5Vの電位に調整されることにより、電子のn型ウェル領域15への移動、および、FD領域18への移動を抑制することが可能となる。
【0035】
このように増倍された電子は、上述した読出動作により、FD領域18を介して、電圧信号として読み出される。なお、電子増倍部14aおよび電子蓄積部14b間での電子の転送動作が複数回(たとえば、約400回)行われることにより、カンチレバー電極47から供給された電子は、約2000倍に増倍される。また、図1に示すように、サーモセンサ部1がマトリクス状に配置されていることにより、サーモセンサ100は、熱(赤外線)の平面的な分布を測定することが可能となる。
【0036】
次に、図7〜図17を参照して、第1実施形態によるカンチレバー電極47の製造プロセスについて説明する。
【0037】
まず、図7に示すように、ゲート電極、配線層30などが形成される素子部51(図2参照)の表面上に、シリコン窒化膜(SiN)からなる絶縁膜41を形成する。なお、絶縁膜41には、コンタクトホールが形成されており、コンタクトホールには接続配線28(図2参照)が形成されている。また、絶縁膜41の表面上に、約100nmの厚みを有するNi膜52を形成する。
【0038】
次に、図8に示すように、Ni膜52の表面上に、フォトリソグラフィ技術を用いてレジスト53を形成する。そして、図9に示すように、レジスト53をマスクとして、Ni膜52をエッチングすることにより、接続配線28(図2参照)に接続されるパッド層42と、下部電極43とを形成する。その後、レジスト53を除去する。そして、図10に示すように、パッド層42と下部電極43とを覆うように、シリコン酸化膜(SiO2)などからなり、約500nm(約0.5μm)以上約2μm以下の厚みを有する絶縁膜54を形成する。
【0039】
次に、図11に示すように、絶縁膜54の表面上に、フォトリソグラフィ技術を用いてレジスト55を形成する。そして、図12に示すように、レジスト55をマスクとして、絶縁膜54をエッチングすることにより、絶縁膜54にコンタクトホール54aを設けるとともに、パッド層42を露出させる。その後、レジスト55を除去する。
【0040】
次に、図13に示すように、約20℃以上約25℃以下の常温下において、スパッタにより、パッド層42と絶縁膜54との表面上を覆うように、約50nm以上約150nm以下の厚みを有するNiなどの金属からなる導電層56を形成する。これにより、パッド層42と導電層56とが電気的に接続される。また、導電層56の表面上を覆うように、CVD法を用いて、約200℃以上約300℃以下の高温下において、シリコン窒化膜(SiN)などからなり、約30nm以上約70nm以下の厚みを有する絶縁膜57を形成する。
【0041】
次に、図14に示すように、絶縁膜57の表面上に、フォトリソグラフィ技術を用いてレジスト58を形成する。そして、図15に示すように、レジスト58をマスクとして、絶縁膜57と導電層56とをエッチングする。これにより、上部電極45と絶縁膜46とが形成される。その後、レジスト58を除去する。
【0042】
次に、図16に示すように、パッド層42と上部電極45とが接続される領域上の絶縁膜46の表面上に、フォトリソグラフィ技術を用いてレジスト59を形成する。そして、図17に示すように、たとえばフッ酸(フッ化水素酸)を用いて、絶縁膜54をエッチングする。これにより、下部電極43が露出する。また、絶縁膜54のコンタクトホール54aの周囲に対応する絶縁膜54の部分(パッド層42と上部電極45とが電気的に接続される部分の周囲の絶縁膜54の部分)は、エッチングされずに残る。これにより、絶縁膜44が形成される。最後に、レジスト59を除去することにより、カンチレバー電極47が完成される。
【0043】
第1実施形態によるサーモセンサ100では、以下の効果を得ることができる。
【0044】
(1)n型ウェル領域15の電荷供給部48から電子が供給される領域(n+拡散層16)の周囲を覆うようにp+拡散層17を設けて、電荷供給部48から供給される電子がp+拡散層17の下方に形成される埋込みチャネル領域を移動するように構成した。これにより、n型シリコン基板11の表面近傍の界面準位において発生した暗電流(ノイズ)がp+拡散層17によって捕獲されるので、p+拡散層17の下方に形成される埋込みチャネル領域を移動する電子に暗電流(ノイズ)が混入するのを抑制することができる。その結果、暗電流(ノイズ)の混入に起因するサーモセンサ100の精度の低下を抑制することができる。
【0045】
(2)p+拡散層17を、n型ウェル領域15の電荷供給部48から電子が供給される領域(n+拡散層16)と転送ゲート電極22との間のn型シリコン基板11の表面に形成して、埋込みチャネル領域をn+拡散層16と転送ゲート電極22との間のp+拡散層17の下方に形成した。これにより、n+拡散層16と転送ゲート電極22との間の埋込みチャネル領域を空乏化することができるので、n+拡散層16と転送ゲート電極22下の転送チャネル14との間における電子の転送を効率的に行うことができる。
【0046】
(3)n型ウェル領域15の電荷供給部48から電子が供給される領域の表面にn型ウェル領域15の不純物濃度よりも大きい不純物濃度を有するn+拡散層16を設けて、電荷供給部48からn+拡散層16を介してn型ウェル領域15に電子が供給されるように構成した。これにより、n型ウェル領域15と接続配線28との間のコンタクト抵抗を小さくすることができる。
【0047】
(4)n+拡散層16と接触するように電荷供給部48から電子を供給するための接続配線28を設けた。これにより、容易に、電荷供給部48からn型ウェル領域15に電子を供給することができる。
【0048】
(5)正孔の供給を可能にするように、p+拡散層17を接地した。これにより、暗電流が継続的に流れている場合でもp+拡散層17には正孔が継続的に供給されるので、暗電流を確実に捕獲することができる。
【0049】
(第2実施形態)
次に、図18を参照して、第2実施形態について説明する。この第2実施形態では、カンチレバー電極47(上部電極45、絶縁膜46)がX方向に沿って略水平に延びるように形成される上記第1実施形態と異なり、熱(赤外線)を検知する前の状態において、カンチレバー電極47aが、下方(矢印Z2方向)に湾曲するように形成されている。
【0050】
図18に示すように、本発明の第2実施形態によるサーモセンサ100aでは、熱(赤外線)を検知する前の状態において、カンチレバー電極47aが、下方(矢印Z2方向)に湾曲するように形成されている。具体的には、カンチレバー電極47aは、接続配線28側(矢印X1方向側)からカンチレバー電極47aの先端側(矢印X2方向側)に向かって序々に下部電極43に近づくように形成されている。なお、上記のように絶縁膜46は約200℃以上約300℃以下の高温下において形成されているので、Niからなる上部電極45は、絶縁膜46の形成時において膨張する。そして、上部電極45の温度が低下するのに従って収縮して、上部電極45が下方(矢印Z2方向)に湾曲するように形成される。その結果、カンチレバー電極47aも下方に湾曲するように形成される。
【0051】
そして、カンチレバー電極47aが下方に湾曲するように形成されることにより、上部電極45と下部電極43との間の間隔が小さくなるので、カンチレバー電極47aが略水平に形成される場合と比べて、上部電極45と下部電極43との間の静電容量が増大する。これにより、カンチレバー電極47aが変形することによる静電容量の変化を大きくすることができるので、サーモセンサ100aの感度を向上させることが可能となる。また、カンチレバー電極47(図2参照)が水平に形成される場合において、カンチレバー電極47と下部電極43との間の間隔を小さくするためには、カンチレバー電極47と下部電極43との間の絶縁膜44の厚みを小さくする必要があるので、カンチレバー電極47を製造し難くなる。一方、カンチレバー電極47aが下方に湾曲するように形成される場合では、カンチレバー電極47aと下部電極43との間の絶縁膜44の厚みを小さくしなくても、カンチレバー電極47aと下部電極43との間の間隔を小さくすることができるので、カンチレバー電極47aを容易に製造することができる。なお、第2実施形態のその他の構成および効果は、上記第1実施形態と同様である。
【0052】
(第3実施形態)
次に、図19および図20を参照して、第3実施形態について説明する。この第3実施形態では、サーモセンサ部1内にカンチレバー電極47が設けられている上記第1および第2実施形態と異なり、隣接するサーモセンサ部1に跨るように、カンチレバー電極47bが形成されている。
【0053】
図19に示すように、本発明の第2実施形態によるサーモセンサ100bでは、カンチレバー電極47bは、パッド層42に接続され、水平方向(X方向)に延びるように形成される2つのアーム部61と、2つのアーム部61に挟まれるように配置される容量部62とを有する。容量部62には、複数の貫通穴63が設けられている。なお、貫通穴63は、上記絶縁膜54(図16参照)をエッチングによって除去する際に、貫通穴63を介して容量部62下の絶縁膜54にフッ酸(フッ化水素酸)が侵入し易くなるように設けられている。また、容量部62に複数の貫通穴63が形成されることにより、容量部62の重量が小さくなるので、容量部62の熱(赤外線)の変化による反応が敏感になる。
【0054】
また、図20に示すように、容量部62は、隣接するサーモセンサ部1に設けられる下部電極43と対向するように形成されている。そして、サーモセンサ100bでは、隣接するサーモセンサ部1に設けられる下部電極43と、容量部62(上部電極45)との間の静電容量の変化を検出することにより、熱(赤外線)が検出されるように構成されている。なお、第3実施形態のその他の構成および効果は、上記第1実施形態と同様である。
【0055】
(第4実施形態)
次に、図21を参照して、第4実施形態について説明する。この第4実施形態では、容量部62に貫通穴63が設けられる上記第3実施形態と異なり、容量部62にスリット64が設けられている。
【0056】
図21に示すように、本発明の第4実施形態によるカンチレバー電極47cの容量部62には、平面的に見てX方向に延びるように複数のスリット64が設けられている。なお、スリット64は、絶縁膜46と上部電極45とを貫通するように形成されており、絶縁膜46に形成されるスリットの面積と、上部電極45に形成されるスリットの面積とは等しい。また、スリット64とスリット64との間の幅W1は、約0.5μm以上約4μm以下である。なお、容量部62に複数のスリット64が形成されることにより、容量部62の重量が小さくなるので、容量部62の熱(赤外線)の変化による反応が敏感になる。また、第4実施形態のその他の構成および効果は、上記第1実施形態と同様である。
【0057】
(第5実施形態)
次に、図22および図23を参照して、第5実施形態について説明する。この第5実施形態では、絶縁膜46に形成されるスリットと上部電極45に形成されるスリットとの面積が等しい上記第4実施形態と異なり、絶縁膜46に形成されるスリット65と上部電極45に形成されるスリット66との面積が異なる。
【0058】
図22に示すように、本発明の第5実施形態によるカンチレバー電極47dでは、絶縁膜46と上部電極45とには、それぞれ、スリット65とスリット66とが形成されている。そして、絶縁膜46に形成されるスリット65の面積は、上部電極45に形成されるスリット66の面積よりも大きい。これにより、絶縁膜46の表面積よりも、上部電極45の表面積の方が大きくなる。そして、上部電極45の表面積が大きくなる分、上部電極45の熱(赤外線)の変化による反応が敏感になる。
【0059】
なお、図23に示すように、絶縁膜54(図16参照)をエッチングによって除去する際に、SiN膜からなる絶縁膜46も部分的に除去されるので、絶縁膜46のスリット66の側面は、上部電極45のスリット65の側面よりもY方向(およびX方向)に広がる。これにより、絶縁膜46に形成されるスリット65の面積は、上部電極45に形成されるスリット66の面積よりも大きくなる。なお、第5実施形態のその他の構成および効果は、上記第1実施形態と同様である。
【0060】
なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。
【0061】
たとえば、上記実施形態では、熱(赤外線)を測定する例を示したが、本発明はこれに限られない。本発明は、可視光や紫外線などの赤外線以外の光を検出するセンサ装置にも適用可能である。また、本発明は、グルコース、還元性ガス、匂いなどを検出するセンサ装置にも適用可能である。
【0062】
また、上記実施形態では、電荷供給部をn型シリコン基板の上方に配置する例を示したが、本発明はこれに限られない。たとえば、電荷供給部をn型シリコン基板の下方に配置してもよい。これにより、n型シリコン基板の下方側から電子増倍部にノイズとなる光(可視光)が入射するのが抑制される。特に、電荷供給部と電子増倍部とをオーバーラップするように設けることにより、こうした抑制効果を顕著に享受することができる。
【0063】
また、上記実施形態では、p+拡散層17を、n+拡散層16と転送ゲート電極22との間に形成する例を示したが、本発明はこれに限られない。たとえば、図24に示す変形例のように、転送ゲート電極22が設けられる側とは反対側に、n+拡散層16(n型ウェル領域15)に蓄積された電子をリセットするためのリセットゲート電極67を設けて、p+拡散層17を、n+拡散層16とリセットゲート電極67との間に形成してもよい。なお、リセットゲート電極67は、本発明の「ゲート電極」の一例である。
【0064】
また、上記実施形態では、p+拡散層17を、n+拡散層16から転送ゲート電極22までの間に形成する例を示したが、本発明はこれに限られない。本発明では、p+拡散層17を、n+拡散層16と転送ゲート電極22との間に部分的に形成してもよい。
【0065】
また、上記実施形態では、p+拡散層17が接地されている例を示したが、本発明はこれに限られない。本発明では、p+拡散層17に正孔を供給できる電位をp+拡散層17に印加すればよい。
【0066】
また、上記実施形態では、電荷供給部から供給される電子が電子増倍部において増倍される例を示したが、本発明はこれに限られない。本発明では、電子増倍部を設けずに、電荷供給部から供給される電子を信号として読み出してよい。
【0067】
また、上記実施施形態では、信号電荷として電子を用いた例を示したが、本発明はこれに限らず、基板不純物の導電型および印加する電圧の極性を全て反対にすることにより、信号電荷として正孔を用いるようにしてもよい。
【0068】
また、上記第5実施形態では、カンチレバー電極の絶縁膜と上部電極とにスリットが設けられる例を示したが、本発明はこれに限られない。たとえば、上記第3実施形態と同様に、カンチレバー電極に複数の穴の貫通穴を設けてもよい。この場合、絶縁膜の貫通穴の面積は、上部電極の貫通穴の面積よりも大きくなるように形成される。
【符号の説明】
【0069】
11 n型シリコン基板(半導体基板)
15 n型ウェル領域(第1不純物領域)
16 n+拡散層(第1不純物領域)
17 p+拡散層(第3不純物領域)
22 転送ゲート電極(ゲート電極)
28 接続配線
48 電荷供給部
67 リセットゲート電極(ゲート電極)
【特許請求の範囲】
【請求項1】
半導体基板の上方または下方に配置され、測定対象を測定することにより信号電荷を供給する電荷供給部と、
前記半導体基板の表面に形成され、信号電荷が前記電荷供給部から供給される第1導電型の第1不純物領域と、
少なくとも前記第1不純物領域の信号電荷が供給される領域の周辺近傍の表面に形成される第2導電型の第2不純物領域とを備え、
前記第2不純物領域の下方に信号電荷を転送するための埋込みチャネル領域が設けられている、センサ装置。
【請求項2】
前記半導体基板の表面上に形成されるゲート電極をさらに備え、
前記第2不純物領域は、前記領域と前記ゲート電極との間の前記第1不純物領域の表面に形成されており、
前記埋込みチャネル領域は、前記領域と前記ゲート電極との間の前記第2不純物領域の下方に形成されている、請求項1に記載のセンサ装置。
【請求項3】
前記領域の表面に形成され、前記第1不純物領域の不純物濃度よりも大きい不純物濃度を有する第1導電型の第3不純物領域をさらに備え、
前記電荷供給部から供給される信号電荷は、前記第3不純物領域を介して前記第1不純物領域に供給されるように構成されている、請求項1または2に記載のセンサ装置。
【請求項4】
前記第3不純物領域と接触するように設けられ、前記電荷供給部から信号電荷を供給するための接続配線をさらに備える、請求項3に記載のセンサ装置。
【請求項5】
前記第1不純物領域は、n型の不純物領域を含むとともに、前記第2不純物領域は、p型の不純物領域を含み、
前記p型の前記第2不純物領域は、正孔を供給可能な所定の電位に固定されている、請求項1〜4のいずれか1項に記載のセンサ装置。
【請求項1】
半導体基板の上方または下方に配置され、測定対象を測定することにより信号電荷を供給する電荷供給部と、
前記半導体基板の表面に形成され、信号電荷が前記電荷供給部から供給される第1導電型の第1不純物領域と、
少なくとも前記第1不純物領域の信号電荷が供給される領域の周辺近傍の表面に形成される第2導電型の第2不純物領域とを備え、
前記第2不純物領域の下方に信号電荷を転送するための埋込みチャネル領域が設けられている、センサ装置。
【請求項2】
前記半導体基板の表面上に形成されるゲート電極をさらに備え、
前記第2不純物領域は、前記領域と前記ゲート電極との間の前記第1不純物領域の表面に形成されており、
前記埋込みチャネル領域は、前記領域と前記ゲート電極との間の前記第2不純物領域の下方に形成されている、請求項1に記載のセンサ装置。
【請求項3】
前記領域の表面に形成され、前記第1不純物領域の不純物濃度よりも大きい不純物濃度を有する第1導電型の第3不純物領域をさらに備え、
前記電荷供給部から供給される信号電荷は、前記第3不純物領域を介して前記第1不純物領域に供給されるように構成されている、請求項1または2に記載のセンサ装置。
【請求項4】
前記第3不純物領域と接触するように設けられ、前記電荷供給部から信号電荷を供給するための接続配線をさらに備える、請求項3に記載のセンサ装置。
【請求項5】
前記第1不純物領域は、n型の不純物領域を含むとともに、前記第2不純物領域は、p型の不純物領域を含み、
前記p型の前記第2不純物領域は、正孔を供給可能な所定の電位に固定されている、請求項1〜4のいずれか1項に記載のセンサ装置。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【公開番号】特開2011−158299(P2011−158299A)
【公開日】平成23年8月18日(2011.8.18)
【国際特許分類】
【出願番号】特願2010−18682(P2010−18682)
【出願日】平成22年1月29日(2010.1.29)
【出願人】(000001889)三洋電機株式会社 (18,308)
【Fターム(参考)】
【公開日】平成23年8月18日(2011.8.18)
【国際特許分類】
【出願日】平成22年1月29日(2010.1.29)
【出願人】(000001889)三洋電機株式会社 (18,308)
【Fターム(参考)】
[ Back to top ]