パッケージ部品の製造方法およびパッケージ部品
【課題】パッケージ品質の向上を図ることができるパッケージ部品の製造方法を提供する。
【解決手段】基板１ａの実装面に、機能部品である半導体チップ２を実装し、基板１ａの実装面上の各半導体チップ２を封止樹脂３で封止した後、封止樹脂３の基板１ａの実装面に対向する面とは反対側の面から研磨を行い、封止樹脂３と各半導体チップ２を研磨する。
【解決手段】基板１ａの実装面に、機能部品である半導体チップ２を実装し、基板１ａの実装面上の各半導体チップ２を封止樹脂３で封止した後、封止樹脂３の基板１ａの実装面に対向する面とは反対側の面から研磨を行い、封止樹脂３と各半導体チップ２を研磨する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、パッケージ部品の製造方法およびパッケージ部品に関し、特に基板上に半導体チップが実装された構造を持つ半導体パッケージに関する。
【背景技術】
【０００２】
従来の半導体パッケージの製造方法として、特許文献１に、材料がシリコンの基板上に半導体チップを実装する方法が記載されている。図１２は、特許文献１に記載された従来の半導体パッケージを示す図である。
【０００３】
図１２に示すように、従来の半導体パッケージは、配線が形成されているシリコン製の基板１０１と、基板１０１の実装面上に実装された半導体チップ１０２と、基板１０１を貫通する貫通電極１０３と、基板１０１の実装面とは反対側の裏面に形成された再配線層１０４と、基板１０１と半導体チップ１０２とを電気的かつ機械的に接続する第１の突起電極１０５と、再配線層１０４上に設けられた第２の突起電極１０６と、を備える。
【０００４】
この半導体パッケージの製造方法は、基板１０１をウエハ状態で研磨により厚み制御した後に、基板１０１の裏面側から貫通電極１０３を形成し、基板１０１の裏面に再配線層１０４を形成し、基板１０１上の半導体チップ１０２を実装する箇所に第１の突起電極１０５を形成し、ダイシング方法などで基板１０１を個片化し、個片化された基板１０１上に半導体チップ１０２を位置を合わせして実装し、再配線層１０４上に第２の突起電極１０６を形成する、というものである。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】国際公開第２００４／０４７１６７号
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、前記した従来の半導体パッケージの製造方法では、シリコンウエハに薄型化のための研磨処理を施した後、その研磨処理されたシリコンウエハを個片に分割し、その個片化されたシリコン基板上に半導体チップを実装するというプロセスを用いるため、研磨処理時に発生する加工歪みに起因したシリコン基板の反りや、薄型化され且つ個片化された脆弱なシリコン基板をハンドリングすることに起因した表面汚染や傷などの影響により、シリコン基板の電極と半導体チップの電極との間に接続不良が発生して、パッケージ品質がばらつくおそれがある。
【０００７】
加工歪みが発生する原因としては、以下のことが考えられる。
【０００８】
まず、研磨処理によりシリコンウエハの加工面に発生する表面粗さの凹凸が原因の一つとして考えられる。即ち、研磨処理によりシリコンウエハの加工面に表面粗さの凹凸が発生すると、その凹凸に沿って圧力が付加されながら研磨が継続されるため、強く研磨される部分と弱く研磨される部分が発生し、加工面に研磨条件のばらつきが発生する。そのため、強く研磨した部分と弱く研磨した部分との間に残留応力の差（加工歪み）が生じる。
【０００９】
また他の原因として、研磨処理によりシリコンウエハの加工面に発生する研磨傷が考えられる。即ち、研磨処理によりシリコンウエハの加工面に研磨傷が生じると、その研磨傷に沿って圧力が付加されながら研磨が継続されるため、強く研磨される部分と弱く研磨される部分が発生し、加工面に研磨条件のばらつきが発生する。そのため、強く研磨した部分と弱く研磨した部分との間に残留応力の差（加工歪み）が生じる。
【００１０】
また他の原因として、シリコンウエハの厚みのばらつきが考えられる。即ち、シリコンウエハに厚みのばらつきが存在する場合、強く研磨される部分と弱く研磨される部分が発生し、加工面に研磨条件のばらつきが発生する。そのため、強く研磨した部分と弱く研磨した部分との間に残留応力の差（加工歪み）が生じる。
【００１１】
また、加工歪みに起因してシリコン基板に反りが発生するのは、次の理由による。即ち、シリコンウエハの残留応力は、個片化されたシリコン基板に半導体チップを接合する際や、接合された半導体チップとシリコン基板との間の隙間を封止する封止樹脂を硬化する際の熱によって解放されるが、従来の半導体パッケージの製造方法では、個片化されたシリコン基板に加工歪み（残留応力のばらつき）が発生しているため、残留応力が均一に解放されず、予測できない大きな反りが発生する。
【００１２】
本発明は、前記従来の問題に鑑み、パッケージ品質の向上を図ることができるパッケージ部品の製造方法およびパッケージ部品を提供することを目的とする。
【課題を解決するための手段】
【００１３】
上記目的を達成するために、本発明にかかるパッケージ部品の製造方法は、基板の実装面に複数の機能部品を実装し、前記基板の実装面上の前記各機能部品を封止樹脂で封止し、前記封止樹脂の前記基板の実装面に対向する面とは反対側の面から研磨を行い、前記封止樹脂と前記各機能部品を研磨することを特徴とする。
【００１４】
また、本発明にかかるパッケージ部品の製造方法の他の側面は、前記封止樹脂が第１の封止樹脂と第２の封止樹脂からなり、前記封止樹脂で封止する際に、前記各機能部品と前記基板の実装面との間の隙間、および前記各機能部品の周囲を前記第１の封止樹脂で封止した後、前記各機能部品の前記第１の封止樹脂から露出している部分、および前記第１の封止樹脂を前記第２の封止樹脂で封止することを特徴とする。
【００１５】
また、本発明にかかるパッケージ部品の製造方法の他の側面は、前記封止樹脂と前記各機能部品を研磨した後、前記基板の実装面とは反対側の裏面を研磨することを特徴とする。
【００１６】
また、本発明にかかるパッケージ部品の製造方法の他の側面は、前記封止樹脂と前記各機能部品を研磨する際、前記基板の裏面を基準面として研磨を行い、前記基板の裏面を研磨する際、前記基板の裏面とは反対側の既に研磨された面を基準面として研磨を行うことを特徴とする。
【００１７】
また、本発明にかかるパッケージ部品の製造方法の他の側面は、前記基板の裏面を研磨した後、前記基板の裏面側から前記基板に貫通電極を形成し、前記基板の研磨された裏面上に再配線層を形成して、複数の実装構造体からなる集合体を形成し、前記集合体を切断して複数の個片化された実装構造体を生成することを特徴とする。
【００１８】
また、本発明にかかるパッケージ部品の製造方法の他の側面は、前記個片化された実装構造体を生成した後、前記個片化された実装構造体を他の基板と接続することを特徴とする。
【００１９】
また、本発明にかかるパッケージ部品の製造方法の他の側面は、前記基板が、シリコン製、ＧａＡｓやＧａＮなどの化合物半導体製、セラミックス製または樹脂製であることを特徴とする。
【００２０】
また、本発明にかかるパッケージ部品の製造方法の他の側面は、前記機能部品が、シリコン製の半導体素子、シリコンカーバイトやＧａＡｓ、ＧａＮなどの化合物半導体素子、または抵抗やコンデンサなどの能動部品であることを特徴とする。
【００２１】
また、本発明にかかるパッケージ部品は、基板と、前記基板の実装面上に実装された機能部品と、前記基板の実装面上の前記機能部品を封止する封止樹脂と、を備え、前記封止樹脂が、樹脂物性が互いに異なる複数種類の絶縁材料からなることを特徴とする。
【発明の効果】
【００２２】
本発明の好ましい形態によれば、封止樹脂により厚みと強度を確保してから研磨処理を行うので、研磨処理により発生する加工歪み（残留応力のばらつき）を封止樹脂の剛性で保持することができ、基板反りを防ぐことができる。さらに、半導体チップ等の機能部品を基板に実装する際に、薄型化され且つ個片化された脆弱な基板をハンドリングせずに済む。また、封止樹脂により厚みと強度が確保された実装構造体をハンドリングすることになるので、ハンドリングによる表面汚染や傷などの影響を回避することができる。また、初期プロセスで樹脂封止するので、基板と半導体チップ等の機能部品とを接合する接合部の保護を初期プロセスで確保でき、後工程での品質低下を防ぐことができる。したがって、これらのことから、基板と半導体チップ等の機能部品との間の接続不良を防ぎ、パッケージ品質の向上を図ることができる。
【図面の簡単な説明】
【００２３】
【図１】本発明の実施の形態における半導体パッケージのプロセスフローを示す図
【図２】本発明の実施の形態における半導体パッケージを示す図
【図３】本発明の実施形態における半導体パッケージの製造方法の過程を説明するための図
【図４】本発明の実施形態における半導体パッケージの製造方法の過程を説明するための図
【図５】本発明の実施形態における半導体パッケージの製造方法の過程を説明するための図
【図６】本発明の実施形態における半導体パッケージの製造方法の過程を説明するための図
【図７】本発明の実施形態における半導体パッケージの製造方法の過程を説明するための図
【図８】本発明の実施形態における半導体パッケージの製造方法の過程を説明するための図
【図９】本発明の実施形態における半導体パッケージの製造方法の過程を説明するための図
【図１０】本発明の実施形態における半導体パッケージの製造方法の過程を説明するための図
【図１１】本発明の実施形態における半導体パッケージの製造方法の過程を説明するための図
【図１２】従来の半導体パッケージの断面図
【発明を実施するための形態】
【００２４】
以下、本発明に係るパッケージ部品の製造方法およびパッケージ部品の実装の一形態について、半導体パッケージの製造方法および半導体パッケージを例に、図面を交えて説明する。なお、この実施の形態では、基板に２個の半導体チップが実装された構造を有する半導体パッケージについて説明するが、無論、半導体チップの個数は２個に限定されるものではない。
【００２５】
図１に本発明の実施の形態における半導体パッケージのプロセスフローを示す。詳しくは、図１（ａ）〜図１（ｅ）は本発明の実施の形態における半導体パッケージのプロセスの一部の概要をそれぞれ示している。
【００２６】
まず、図１（ａ）に示すように、ウエハ状態の基板１ａの実装面に複数の半導体チップ２を位置合わせして実装する。次に、図１（ｂ）に示すように、基板１ａの実装面上の各半導体チップ２を封止樹脂３で封止する。封止樹脂３には、例えばエポキシ系、アクリル系、フェノール系、シリコン系などの絶縁材料を用いることができる。
【００２７】
次に、基板１ａの実装面とは反対側の裏面を基準面として、封止樹脂３の基板１ａの実装面に対向する面とは反対側の面から研磨を行い、封止樹脂３と半導体チップ２を研磨した後、基板１ａの裏面とは反対側の既に研磨された面を基準面として、基板１ａの裏面を研磨する。このようにして、ウエハ状態で基板１ａを薄型化するとともに、ウエハ状態の基板１ａに実装された半導体チップ２を薄型化する。
【００２８】
その後、基板１ａの裏面側から基板１ａに貫通電極を形成し、基板１ａの研磨された裏面上に再配線層を形成し、その再配線層上に突起電極を設けて、複数の実装構造体からなる集合体を形成してから、図１（ｃ）に示すように、例えばダイシングブレード４により、前記集合体を切断して複数の個片化された実装構造体を生成する。なお、再配線層上の突起電極は、前記集合体を切断した後に、各実装構造体の再配線層上に形成してもよい。
【００２９】
次に、図１（ｄ）に示すように、個片化された実装構造体を他の基板５に接合する。なお、実装構造体と他の基板５とを接続する突起電極は、再配線層上ではなく他の基板５上に形成してもよい。その後、実装構造体と他の基板５との間の隙間を樹脂封止して、図１（ｅ）に示すような半導体パッケージを得る。なお、図１（ｄ）において、符号１ｂは個片化された基板を示す。
【００３０】
以上のような製造方法によれば、封止樹脂により厚みと強度を確保してから研磨処理を行うので、研磨処理により発生する加工歪み（残留応力のばらつき）を封止樹脂の剛性で保持することができ、基板反りを防ぐことができる。さらに、ウエハ状態の基板に半導体チップを実装するので、半導体チップを実装する際に、薄型化され且つ個片化された脆弱な基板をハンドリングせずに済む。また、封止樹脂により厚みと強度が確保された実装構造体をハンドリングすることになるので、ハンドリングによる表面汚染や傷などの影響を回避することができる。また、初期プロセスで樹脂封止するので、基板の電極と半導体チップの電極との接合部の保護を初期プロセスで確保でき、後工程での品質低下を防ぐことができる。したがって、これらのことから、基板の電極と半導体チップの電極との間の接続不良を防ぎ、パッケージ品質の向上を図ることができる。
【００３１】
以下、この実施の形態における半導体パッケージとその製造方法について詳細に説明する。図２は、本発明の実施の形態における半導体パッケージを示す図であり、詳しくは、図２（ａ）は本発明の実施の形態における半導体パッケージの平面図、図２（ｂ）は本発明の実施の形態における半導体パッケージの断面図である。
【００３２】
図２に示すように、この半導体パッケージは、実装面に配線１２が形成されているシリコン製の基板（以下、シリコン基板と称す。）１１ａと、シリコン基板１１ａの実装面上に実装された２個の半導体チップ１３、１４と、各半導体チップ１３、１４とシリコン基板１１ａの実装面との間の隙間および各半導体チップ１３、１４の周囲を封止する第１の封止樹脂１５と、第１の封止樹脂１５を封止する第２の封止樹脂１６と、シリコン基板１１ａを貫通する貫通電極１７と、半導体チップ１３、１４とシリコン基板１１ａとを電気的に接続する第１の突起電極１８と、シリコン基板１１ａの実装面とは反対側の裏面に設けられた第２の突起電極１９と、からなる実装構造体を備え、この実装構造体が樹脂製の基板（以下、樹脂基板と称す。）２０に接合されている。
【００３３】
樹脂基板２０は、シリコン基板１１ａに対向する面に電極２１を有し、この電極２１とシリコン基板１１ａの裏面に設けられた第２の突起電極１９とが電気的に接続している。また、シリコン基板１１ａと樹脂基板２０との間の隙間およびシリコン基板１１ａの周囲が第３の封止樹脂２２で封止されている。さらに、樹脂基板２０のシリコン基板１１ａに対向する面とは反対側の面に第３の突起電極２３が設けられている。
【００３４】
図２に示すように、各半導体チップ１３、１４のシリコン基板１１ａに対向する面とは反対側の面は露出している。また、シリコン基板１１ａの実装面に形成されている配線１２は第１の突起電極１８と接続している。また図示していないが、シリコン基板１１ａの裏面には再配線層が形成されており、その再配線層に第２の突起電極１９が接続している。
【００３５】
続いて、前記した構成の半導体パッケージの製造方法について、図３〜図１１を交えて説明する。図３〜図１１は、本発明の実施の形態における半導体パッケージの製造方法を説明するための図であり、詳しくは、図３（ａ）〜図１１（ａ）は本発明の実施の形態における半導体パッケージの製造工程の一部を説明するための平面図、図３（ｂ）〜図１１（ｂ）は本発明の実施の形態における半導体パッケージの製造工程の一部を説明するための工程断面図である。なお、図３〜図１０において、符号１１ｂはウエハ状態のシリコン基板（以下、シリコンウエハと称す。）を示す。図３〜図１０は、シリコンウエハの一部、具体的には１個の実装構造体を構成する部分を示している。ここでは、説明を簡潔にするために、シリコンウエハを用いて１個の実装構造体を生成する場合について説明する。
【００３６】
まず、図３に示すように、シリコンウエハ１１ｂ上に第１の半導体チップ１３を実装する。具体的には、まず、実装面側の表層に配線１２が形成されたシリコンウエハ１１ｂを用意する。配線１２の材料には、例えばＡｕやＣｕなどを用いることができる。次に、配線１２に設けられた電極２４上に、接合用の第１の突起電極１８を形成する。第１の突起電極１８の高さは５〜３０μm程度に設定する。第１の突起電極１８の材料には、例えばＡｕや半田などを用いることができる。第１の突起電極１８を形成した後、シリコンウエハ１１ｂの実装面と第１の半導体チップ１３の配線面との接続位置合わせをし、熱や荷重などの条件を適宜設定した上で、シリコンウエハ１１ｂに第１の半導体チップ１３を実装する。これにより、シリコンウエハ１１ｂと第１の半導体チップ１３が第１の突起電極１８を介して電気的に接続される。なお、接合用の第１の突起電極は、半導体チップ１３の配線面上に形成してもよい。
【００３７】
次に、図４に示すように、シリコンウエハ１１ｂ上に第２の半導体チップ１４を実装する。この工程は、前記した第１の半導体チップ１３を実装する工程と同様の工程であるので、詳しい説明は省略する。
【００３８】
次に、図５に示すように、各半導体チップ１３、１４とシリコンウエハ１１ｂとの間に存在する５〜２０μｍ程度の隙間、および各半導体チップ１３、１４の周囲（シリコンウエハ１１ｂの実装面から各半導体チップ１３、１４の側面にわたる領域）を、第１の封止樹脂１５で封止する。したがって、各半導体チップ１３、１４の上部が第１の封止樹脂１５から露出する。第１の封止樹脂１５には、例えばエポキシ系、アクリル系、フェノール系、シリコン系などの絶縁材料を用いることができる。第１の封止樹脂１５は、例えば１５０°Ｃで１時間程度加熱することにより硬化させる。
【００３９】
次に、図６に示すように、各半導体チップ１３、１４の第１の封止樹脂１５から露出する部分、および第１の封止樹脂１５を第２の封止樹脂１６で封止する。第２の封止樹脂１６には、第１の封止樹脂１５と同様に、例えばエポキシ系、アクリル系、フェノール系、シリコン系などの絶縁材料を用いることができる。第２の封止樹脂１６は、例えば１５０°Ｃで１時間程度加熱することにより硬化させる。
【００４０】
次に、図７に示すように、シリコンウエハ１１ｂの実装面とは反対側の裏面を基準面として、第２の封止樹脂１６のシリコンウエハ１１ｂの実装面に対向する面とは反対側の面から研磨を行い、第２の封止樹脂１６と各半導体チップ１３、１４を研磨して、各半導体チップ１３、１４のシリコンウエハ１１ｂの実装面に対向する面（配線面）とは反対側の面を露出させる。なお、第１の封止樹脂１５が露出するまで研磨してもよい。この研磨処理では、研磨面を基準面と平行にし、かつその表面粗さＲａが１μｍ以下となる程度に平坦化する。また、この研磨処理では、各半導体チップ１３、１４の厚みを５０μｍ以下にする。
【００４１】
次に、図８に示すように、シリコンウエハ１１ｂの裏面とは反対側の既に研磨された面を基準面として、シリコンウエハ１１ｂの裏面を研磨する。この研磨処理では、研磨面を基準面と平行にし、かつその表面粗さＲａが１μｍ以下となる程度に平坦化する。また、この研磨処理では、シリコンウエハ１１ｂの厚みを５０μｍ以下にする。
【００４２】
次に、図９に示すように、シリコンウエハ１１ｂの裏面側から、フォトリソ、ドライエッチ、ＣＶＤ、スパッタ、メッキなどのプロセスを用いてシリコンウエハ１１ｂを貫通する導通経路となる貫通電極１７を形成する。
【００４３】
次に、シリコンウエハ１１ｂの研磨された裏面上に、スパッタ、フォトリソ、めっき、エッチングなどのプロセスを用いて再配線層を形成し、その再配線層上に、後工程で第２の突起電極を設ける箇所を除いてソルダーレジストを形成した後、図１０に示すように、再配線層上に第２の突起電極１９を設けて、実装構造体を生成する。再配線層の配線の材料には、例えばＴｉ、Ｃｕ、Ａｕなどを用いることができる。第２の突起電極１９の材料には、例えばＡｕ、Ｃｕ、半田などを用いることができる。
【００４４】
次に、ダイシング法などにより実装構造体を切り出した後、その個片化された実装構造体の第２の突起電極１９を、他の基板である樹脂基板２０上の電極２１に位置合わせし、熱や荷重などの条件を適宜設定した上で、図１１に示すように、実装構造体を樹脂基板２０に実装する。なお、第２の突起電極１９は、実装構造体を切り出した後に形成してもよいし、実装構造体上ではなく樹脂基板２０上に形成してもよい。また、第３の突起電極２３は、実装構造体を樹脂基板２０に実装した後に設けてもよいし、実装構造体を樹脂基板２０に実装する前に設けてもよい。
【００４５】
次に、シリコン基板１１ａと樹脂基板２０との間の隙間およびシリコン基板１１ａの周囲を第３の封止樹脂２２で封止して、図２に示す半導体パッケージを得る。第３の封止樹脂２２には、例えばエポキシ系、アクリル系、フェノール系、シリコン系などの絶縁材料を用いることができる。第３の封止樹脂２２は、例えば１５０°Ｃで１時間程度加熱することにより硬化させる。なお、第３の突起電極２３は、第３の封止樹脂２２による樹脂封止後に設けてもよい。
【００４６】
以上のように、シリコンウエハ１１ｂの実装面上を封止する封止樹脂として、２種類の封止樹脂１５、１６を用いることにより、第１の封止樹脂１５と第２の封止樹脂１６のヤング率や熱膨張係数などの樹脂物性を工夫して、熱プロセスによる残留応力の解放に起因する基板反りの発生を抑えることができる。
【００４７】
例えば、シリコン基板１１ａの実装面が凸形状に反る場合、第１の封止樹脂１５のヤング率を、第１の封止樹脂１５を覆う第２の封止樹脂１６のヤング率よりも高くし、第１の封止樹脂１５の熱膨張係数をシリコンの熱膨張係数に近付け、第２の封止樹脂の熱膨張係数をシリコンの熱膨張係数よりも大きくする。これにより、シリコン基板１１ａの実装面を凹形状に反らせる応力が発生し、パッケージ全体の反りが緩和する。
【００４８】
逆に、シリコン基板１１ａの実装面が凹形状に反る場合、第１の封止樹脂１５のヤング率を第２の封止樹脂１６のヤング率よりも低くし、第１の封止樹脂１５と第２の封止樹脂１６の熱膨張係数を共にシリコンの熱膨張係数に近付ける。これにより、シリコン基板１１ａの実装面を凸形状に反らせる応力が発生し、パッケージ全体の反りが緩和する。
【００４９】
第３の封止樹脂には、シリコン基板１１ａと樹脂基板２０とを接合している突起電極部に発生する応力が小さくなるように、シリコン基板１１ａと樹脂基板２０のヤング率、熱膨張率の中間の物性値の持つ樹脂を用いる。
【００５０】
以上のように第１の封止樹脂１５と第２の封止樹脂のそれぞれの物性値を選択することで、加工組立て時のプロセス温度による形状変化を制御し、パッケージの反りを防ぐことができる。なお、この実施の形態では、樹脂物性が互いに異なる２種類の封止樹脂を用いる場合について説明したが、樹脂物性が互いに異なる３種類以上の封止樹脂を用いてもよい。
【００５１】
以上説明した実施の形態によれば、シリコンウエハを研磨する際に生じる仕上げ表面粗さや研磨傷、およびシリコンウエハの厚みのばらつきなどが原因となって加工時の圧力、熱により発生するシリコン基板の反りを抑えることができる。
【００５２】
さらに、基板に実装する２個の半導体チップの厚みが互いに異なっていても、基板に各半導体チップを実装した後に各半導体チップの表面を同時に研磨することにより、２個の半導体チップの厚みを揃えることができる。したがって、この半導体パッケージの同一表面内に２個の半導体チップの表面が同じ高さの面として現れるので、２個の半導体チップのそれぞれの放熱性が同様になり、半導体パッケージの反りを防止することができる。
【００５３】
なお、この実施の形態では、シリコン製の基板を例に説明したが、基板材料はシリコンに限定されるものではなく、ＧａＡｓやＧａＮなどの化合物半導体製の基板、セラミックス製の基板または樹脂製の基板などを用いてもよい。
【００５４】
また、基板に実装する半導体チップの材料は特に限定されるものではなく、例えばシリコン、またはシリコンカーバイトやＧａＡｓ、ＧａＮ等の化合物半導体などを用いることができる。
【００５５】
また、この実施の形態では半導体パッケージを例に説明したが、本発明は、基板に半導体チップ以外の機能部品が実装された構造を持つパッケージ部品にも適用可能であり、機能部品を実装する基板もウエハ状態の基板に限定されるものではなく、複数の基板が連結して集合している集合基板であればよい。機能部品には、例えば抵抗やコンデンサなどの能動部品を用いることができる。
【産業上の利用可能性】
【００５６】
本発明にかかるパッケージ部品の製造方法およびパッケージ部品は、パッケージ品質の向上を図ることができ、半導体パッケージ等の、基板上に機能部品が実装された構造を持つパッケージ部品に有用である。
【符号の説明】
【００５７】
１ａ ウエハ状態の基板
１ｂ 個片化された基板
２ 半導体チップ
３ 封止樹脂
４ ダイシングブレード
５ 他の基板
１１ａ 個片化されたシリコン基板
１１ｂ シリコンウエハ
１２ 配線
１３ 第１の半導体チップ
１４ 第２の半導体チップ
１５ 第１の封止樹脂
１６ 第２の封止樹脂
１７ 貫通電極
１８ 第１の突起電極
１９ 第２の突起電極
２０ 樹脂基板
２１ 電極
２２ 第３の封止樹脂
２３ 第３の突起電極
２４ 電極
１０１ 基板
１０２ 半導体チップ
１０３ 貫通電極
１０４ 再配線層
１０５ 第１の突起電極
１０６ 第２の突起電極
【技術分野】
【０００１】
本発明は、パッケージ部品の製造方法およびパッケージ部品に関し、特に基板上に半導体チップが実装された構造を持つ半導体パッケージに関する。
【背景技術】
【０００２】
従来の半導体パッケージの製造方法として、特許文献１に、材料がシリコンの基板上に半導体チップを実装する方法が記載されている。図１２は、特許文献１に記載された従来の半導体パッケージを示す図である。
【０００３】
図１２に示すように、従来の半導体パッケージは、配線が形成されているシリコン製の基板１０１と、基板１０１の実装面上に実装された半導体チップ１０２と、基板１０１を貫通する貫通電極１０３と、基板１０１の実装面とは反対側の裏面に形成された再配線層１０４と、基板１０１と半導体チップ１０２とを電気的かつ機械的に接続する第１の突起電極１０５と、再配線層１０４上に設けられた第２の突起電極１０６と、を備える。
【０００４】
この半導体パッケージの製造方法は、基板１０１をウエハ状態で研磨により厚み制御した後に、基板１０１の裏面側から貫通電極１０３を形成し、基板１０１の裏面に再配線層１０４を形成し、基板１０１上の半導体チップ１０２を実装する箇所に第１の突起電極１０５を形成し、ダイシング方法などで基板１０１を個片化し、個片化された基板１０１上に半導体チップ１０２を位置を合わせして実装し、再配線層１０４上に第２の突起電極１０６を形成する、というものである。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】国際公開第２００４／０４７１６７号
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、前記した従来の半導体パッケージの製造方法では、シリコンウエハに薄型化のための研磨処理を施した後、その研磨処理されたシリコンウエハを個片に分割し、その個片化されたシリコン基板上に半導体チップを実装するというプロセスを用いるため、研磨処理時に発生する加工歪みに起因したシリコン基板の反りや、薄型化され且つ個片化された脆弱なシリコン基板をハンドリングすることに起因した表面汚染や傷などの影響により、シリコン基板の電極と半導体チップの電極との間に接続不良が発生して、パッケージ品質がばらつくおそれがある。
【０００７】
加工歪みが発生する原因としては、以下のことが考えられる。
【０００８】
まず、研磨処理によりシリコンウエハの加工面に発生する表面粗さの凹凸が原因の一つとして考えられる。即ち、研磨処理によりシリコンウエハの加工面に表面粗さの凹凸が発生すると、その凹凸に沿って圧力が付加されながら研磨が継続されるため、強く研磨される部分と弱く研磨される部分が発生し、加工面に研磨条件のばらつきが発生する。そのため、強く研磨した部分と弱く研磨した部分との間に残留応力の差（加工歪み）が生じる。
【０００９】
また他の原因として、研磨処理によりシリコンウエハの加工面に発生する研磨傷が考えられる。即ち、研磨処理によりシリコンウエハの加工面に研磨傷が生じると、その研磨傷に沿って圧力が付加されながら研磨が継続されるため、強く研磨される部分と弱く研磨される部分が発生し、加工面に研磨条件のばらつきが発生する。そのため、強く研磨した部分と弱く研磨した部分との間に残留応力の差（加工歪み）が生じる。
【００１０】
また他の原因として、シリコンウエハの厚みのばらつきが考えられる。即ち、シリコンウエハに厚みのばらつきが存在する場合、強く研磨される部分と弱く研磨される部分が発生し、加工面に研磨条件のばらつきが発生する。そのため、強く研磨した部分と弱く研磨した部分との間に残留応力の差（加工歪み）が生じる。
【００１１】
また、加工歪みに起因してシリコン基板に反りが発生するのは、次の理由による。即ち、シリコンウエハの残留応力は、個片化されたシリコン基板に半導体チップを接合する際や、接合された半導体チップとシリコン基板との間の隙間を封止する封止樹脂を硬化する際の熱によって解放されるが、従来の半導体パッケージの製造方法では、個片化されたシリコン基板に加工歪み（残留応力のばらつき）が発生しているため、残留応力が均一に解放されず、予測できない大きな反りが発生する。
【００１２】
本発明は、前記従来の問題に鑑み、パッケージ品質の向上を図ることができるパッケージ部品の製造方法およびパッケージ部品を提供することを目的とする。
【課題を解決するための手段】
【００１３】
上記目的を達成するために、本発明にかかるパッケージ部品の製造方法は、基板の実装面に複数の機能部品を実装し、前記基板の実装面上の前記各機能部品を封止樹脂で封止し、前記封止樹脂の前記基板の実装面に対向する面とは反対側の面から研磨を行い、前記封止樹脂と前記各機能部品を研磨することを特徴とする。
【００１４】
また、本発明にかかるパッケージ部品の製造方法の他の側面は、前記封止樹脂が第１の封止樹脂と第２の封止樹脂からなり、前記封止樹脂で封止する際に、前記各機能部品と前記基板の実装面との間の隙間、および前記各機能部品の周囲を前記第１の封止樹脂で封止した後、前記各機能部品の前記第１の封止樹脂から露出している部分、および前記第１の封止樹脂を前記第２の封止樹脂で封止することを特徴とする。
【００１５】
また、本発明にかかるパッケージ部品の製造方法の他の側面は、前記封止樹脂と前記各機能部品を研磨した後、前記基板の実装面とは反対側の裏面を研磨することを特徴とする。
【００１６】
また、本発明にかかるパッケージ部品の製造方法の他の側面は、前記封止樹脂と前記各機能部品を研磨する際、前記基板の裏面を基準面として研磨を行い、前記基板の裏面を研磨する際、前記基板の裏面とは反対側の既に研磨された面を基準面として研磨を行うことを特徴とする。
【００１７】
また、本発明にかかるパッケージ部品の製造方法の他の側面は、前記基板の裏面を研磨した後、前記基板の裏面側から前記基板に貫通電極を形成し、前記基板の研磨された裏面上に再配線層を形成して、複数の実装構造体からなる集合体を形成し、前記集合体を切断して複数の個片化された実装構造体を生成することを特徴とする。
【００１８】
また、本発明にかかるパッケージ部品の製造方法の他の側面は、前記個片化された実装構造体を生成した後、前記個片化された実装構造体を他の基板と接続することを特徴とする。
【００１９】
また、本発明にかかるパッケージ部品の製造方法の他の側面は、前記基板が、シリコン製、ＧａＡｓやＧａＮなどの化合物半導体製、セラミックス製または樹脂製であることを特徴とする。
【００２０】
また、本発明にかかるパッケージ部品の製造方法の他の側面は、前記機能部品が、シリコン製の半導体素子、シリコンカーバイトやＧａＡｓ、ＧａＮなどの化合物半導体素子、または抵抗やコンデンサなどの能動部品であることを特徴とする。
【００２１】
また、本発明にかかるパッケージ部品は、基板と、前記基板の実装面上に実装された機能部品と、前記基板の実装面上の前記機能部品を封止する封止樹脂と、を備え、前記封止樹脂が、樹脂物性が互いに異なる複数種類の絶縁材料からなることを特徴とする。
【発明の効果】
【００２２】
本発明の好ましい形態によれば、封止樹脂により厚みと強度を確保してから研磨処理を行うので、研磨処理により発生する加工歪み（残留応力のばらつき）を封止樹脂の剛性で保持することができ、基板反りを防ぐことができる。さらに、半導体チップ等の機能部品を基板に実装する際に、薄型化され且つ個片化された脆弱な基板をハンドリングせずに済む。また、封止樹脂により厚みと強度が確保された実装構造体をハンドリングすることになるので、ハンドリングによる表面汚染や傷などの影響を回避することができる。また、初期プロセスで樹脂封止するので、基板と半導体チップ等の機能部品とを接合する接合部の保護を初期プロセスで確保でき、後工程での品質低下を防ぐことができる。したがって、これらのことから、基板と半導体チップ等の機能部品との間の接続不良を防ぎ、パッケージ品質の向上を図ることができる。
【図面の簡単な説明】
【００２３】
【図１】本発明の実施の形態における半導体パッケージのプロセスフローを示す図
【図２】本発明の実施の形態における半導体パッケージを示す図
【図３】本発明の実施形態における半導体パッケージの製造方法の過程を説明するための図
【図４】本発明の実施形態における半導体パッケージの製造方法の過程を説明するための図
【図５】本発明の実施形態における半導体パッケージの製造方法の過程を説明するための図
【図６】本発明の実施形態における半導体パッケージの製造方法の過程を説明するための図
【図７】本発明の実施形態における半導体パッケージの製造方法の過程を説明するための図
【図８】本発明の実施形態における半導体パッケージの製造方法の過程を説明するための図
【図９】本発明の実施形態における半導体パッケージの製造方法の過程を説明するための図
【図１０】本発明の実施形態における半導体パッケージの製造方法の過程を説明するための図
【図１１】本発明の実施形態における半導体パッケージの製造方法の過程を説明するための図
【図１２】従来の半導体パッケージの断面図
【発明を実施するための形態】
【００２４】
以下、本発明に係るパッケージ部品の製造方法およびパッケージ部品の実装の一形態について、半導体パッケージの製造方法および半導体パッケージを例に、図面を交えて説明する。なお、この実施の形態では、基板に２個の半導体チップが実装された構造を有する半導体パッケージについて説明するが、無論、半導体チップの個数は２個に限定されるものではない。
【００２５】
図１に本発明の実施の形態における半導体パッケージのプロセスフローを示す。詳しくは、図１（ａ）〜図１（ｅ）は本発明の実施の形態における半導体パッケージのプロセスの一部の概要をそれぞれ示している。
【００２６】
まず、図１（ａ）に示すように、ウエハ状態の基板１ａの実装面に複数の半導体チップ２を位置合わせして実装する。次に、図１（ｂ）に示すように、基板１ａの実装面上の各半導体チップ２を封止樹脂３で封止する。封止樹脂３には、例えばエポキシ系、アクリル系、フェノール系、シリコン系などの絶縁材料を用いることができる。
【００２７】
次に、基板１ａの実装面とは反対側の裏面を基準面として、封止樹脂３の基板１ａの実装面に対向する面とは反対側の面から研磨を行い、封止樹脂３と半導体チップ２を研磨した後、基板１ａの裏面とは反対側の既に研磨された面を基準面として、基板１ａの裏面を研磨する。このようにして、ウエハ状態で基板１ａを薄型化するとともに、ウエハ状態の基板１ａに実装された半導体チップ２を薄型化する。
【００２８】
その後、基板１ａの裏面側から基板１ａに貫通電極を形成し、基板１ａの研磨された裏面上に再配線層を形成し、その再配線層上に突起電極を設けて、複数の実装構造体からなる集合体を形成してから、図１（ｃ）に示すように、例えばダイシングブレード４により、前記集合体を切断して複数の個片化された実装構造体を生成する。なお、再配線層上の突起電極は、前記集合体を切断した後に、各実装構造体の再配線層上に形成してもよい。
【００２９】
次に、図１（ｄ）に示すように、個片化された実装構造体を他の基板５に接合する。なお、実装構造体と他の基板５とを接続する突起電極は、再配線層上ではなく他の基板５上に形成してもよい。その後、実装構造体と他の基板５との間の隙間を樹脂封止して、図１（ｅ）に示すような半導体パッケージを得る。なお、図１（ｄ）において、符号１ｂは個片化された基板を示す。
【００３０】
以上のような製造方法によれば、封止樹脂により厚みと強度を確保してから研磨処理を行うので、研磨処理により発生する加工歪み（残留応力のばらつき）を封止樹脂の剛性で保持することができ、基板反りを防ぐことができる。さらに、ウエハ状態の基板に半導体チップを実装するので、半導体チップを実装する際に、薄型化され且つ個片化された脆弱な基板をハンドリングせずに済む。また、封止樹脂により厚みと強度が確保された実装構造体をハンドリングすることになるので、ハンドリングによる表面汚染や傷などの影響を回避することができる。また、初期プロセスで樹脂封止するので、基板の電極と半導体チップの電極との接合部の保護を初期プロセスで確保でき、後工程での品質低下を防ぐことができる。したがって、これらのことから、基板の電極と半導体チップの電極との間の接続不良を防ぎ、パッケージ品質の向上を図ることができる。
【００３１】
以下、この実施の形態における半導体パッケージとその製造方法について詳細に説明する。図２は、本発明の実施の形態における半導体パッケージを示す図であり、詳しくは、図２（ａ）は本発明の実施の形態における半導体パッケージの平面図、図２（ｂ）は本発明の実施の形態における半導体パッケージの断面図である。
【００３２】
図２に示すように、この半導体パッケージは、実装面に配線１２が形成されているシリコン製の基板（以下、シリコン基板と称す。）１１ａと、シリコン基板１１ａの実装面上に実装された２個の半導体チップ１３、１４と、各半導体チップ１３、１４とシリコン基板１１ａの実装面との間の隙間および各半導体チップ１３、１４の周囲を封止する第１の封止樹脂１５と、第１の封止樹脂１５を封止する第２の封止樹脂１６と、シリコン基板１１ａを貫通する貫通電極１７と、半導体チップ１３、１４とシリコン基板１１ａとを電気的に接続する第１の突起電極１８と、シリコン基板１１ａの実装面とは反対側の裏面に設けられた第２の突起電極１９と、からなる実装構造体を備え、この実装構造体が樹脂製の基板（以下、樹脂基板と称す。）２０に接合されている。
【００３３】
樹脂基板２０は、シリコン基板１１ａに対向する面に電極２１を有し、この電極２１とシリコン基板１１ａの裏面に設けられた第２の突起電極１９とが電気的に接続している。また、シリコン基板１１ａと樹脂基板２０との間の隙間およびシリコン基板１１ａの周囲が第３の封止樹脂２２で封止されている。さらに、樹脂基板２０のシリコン基板１１ａに対向する面とは反対側の面に第３の突起電極２３が設けられている。
【００３４】
図２に示すように、各半導体チップ１３、１４のシリコン基板１１ａに対向する面とは反対側の面は露出している。また、シリコン基板１１ａの実装面に形成されている配線１２は第１の突起電極１８と接続している。また図示していないが、シリコン基板１１ａの裏面には再配線層が形成されており、その再配線層に第２の突起電極１９が接続している。
【００３５】
続いて、前記した構成の半導体パッケージの製造方法について、図３〜図１１を交えて説明する。図３〜図１１は、本発明の実施の形態における半導体パッケージの製造方法を説明するための図であり、詳しくは、図３（ａ）〜図１１（ａ）は本発明の実施の形態における半導体パッケージの製造工程の一部を説明するための平面図、図３（ｂ）〜図１１（ｂ）は本発明の実施の形態における半導体パッケージの製造工程の一部を説明するための工程断面図である。なお、図３〜図１０において、符号１１ｂはウエハ状態のシリコン基板（以下、シリコンウエハと称す。）を示す。図３〜図１０は、シリコンウエハの一部、具体的には１個の実装構造体を構成する部分を示している。ここでは、説明を簡潔にするために、シリコンウエハを用いて１個の実装構造体を生成する場合について説明する。
【００３６】
まず、図３に示すように、シリコンウエハ１１ｂ上に第１の半導体チップ１３を実装する。具体的には、まず、実装面側の表層に配線１２が形成されたシリコンウエハ１１ｂを用意する。配線１２の材料には、例えばＡｕやＣｕなどを用いることができる。次に、配線１２に設けられた電極２４上に、接合用の第１の突起電極１８を形成する。第１の突起電極１８の高さは５〜３０μm程度に設定する。第１の突起電極１８の材料には、例えばＡｕや半田などを用いることができる。第１の突起電極１８を形成した後、シリコンウエハ１１ｂの実装面と第１の半導体チップ１３の配線面との接続位置合わせをし、熱や荷重などの条件を適宜設定した上で、シリコンウエハ１１ｂに第１の半導体チップ１３を実装する。これにより、シリコンウエハ１１ｂと第１の半導体チップ１３が第１の突起電極１８を介して電気的に接続される。なお、接合用の第１の突起電極は、半導体チップ１３の配線面上に形成してもよい。
【００３７】
次に、図４に示すように、シリコンウエハ１１ｂ上に第２の半導体チップ１４を実装する。この工程は、前記した第１の半導体チップ１３を実装する工程と同様の工程であるので、詳しい説明は省略する。
【００３８】
次に、図５に示すように、各半導体チップ１３、１４とシリコンウエハ１１ｂとの間に存在する５〜２０μｍ程度の隙間、および各半導体チップ１３、１４の周囲（シリコンウエハ１１ｂの実装面から各半導体チップ１３、１４の側面にわたる領域）を、第１の封止樹脂１５で封止する。したがって、各半導体チップ１３、１４の上部が第１の封止樹脂１５から露出する。第１の封止樹脂１５には、例えばエポキシ系、アクリル系、フェノール系、シリコン系などの絶縁材料を用いることができる。第１の封止樹脂１５は、例えば１５０°Ｃで１時間程度加熱することにより硬化させる。
【００３９】
次に、図６に示すように、各半導体チップ１３、１４の第１の封止樹脂１５から露出する部分、および第１の封止樹脂１５を第２の封止樹脂１６で封止する。第２の封止樹脂１６には、第１の封止樹脂１５と同様に、例えばエポキシ系、アクリル系、フェノール系、シリコン系などの絶縁材料を用いることができる。第２の封止樹脂１６は、例えば１５０°Ｃで１時間程度加熱することにより硬化させる。
【００４０】
次に、図７に示すように、シリコンウエハ１１ｂの実装面とは反対側の裏面を基準面として、第２の封止樹脂１６のシリコンウエハ１１ｂの実装面に対向する面とは反対側の面から研磨を行い、第２の封止樹脂１６と各半導体チップ１３、１４を研磨して、各半導体チップ１３、１４のシリコンウエハ１１ｂの実装面に対向する面（配線面）とは反対側の面を露出させる。なお、第１の封止樹脂１５が露出するまで研磨してもよい。この研磨処理では、研磨面を基準面と平行にし、かつその表面粗さＲａが１μｍ以下となる程度に平坦化する。また、この研磨処理では、各半導体チップ１３、１４の厚みを５０μｍ以下にする。
【００４１】
次に、図８に示すように、シリコンウエハ１１ｂの裏面とは反対側の既に研磨された面を基準面として、シリコンウエハ１１ｂの裏面を研磨する。この研磨処理では、研磨面を基準面と平行にし、かつその表面粗さＲａが１μｍ以下となる程度に平坦化する。また、この研磨処理では、シリコンウエハ１１ｂの厚みを５０μｍ以下にする。
【００４２】
次に、図９に示すように、シリコンウエハ１１ｂの裏面側から、フォトリソ、ドライエッチ、ＣＶＤ、スパッタ、メッキなどのプロセスを用いてシリコンウエハ１１ｂを貫通する導通経路となる貫通電極１７を形成する。
【００４３】
次に、シリコンウエハ１１ｂの研磨された裏面上に、スパッタ、フォトリソ、めっき、エッチングなどのプロセスを用いて再配線層を形成し、その再配線層上に、後工程で第２の突起電極を設ける箇所を除いてソルダーレジストを形成した後、図１０に示すように、再配線層上に第２の突起電極１９を設けて、実装構造体を生成する。再配線層の配線の材料には、例えばＴｉ、Ｃｕ、Ａｕなどを用いることができる。第２の突起電極１９の材料には、例えばＡｕ、Ｃｕ、半田などを用いることができる。
【００４４】
次に、ダイシング法などにより実装構造体を切り出した後、その個片化された実装構造体の第２の突起電極１９を、他の基板である樹脂基板２０上の電極２１に位置合わせし、熱や荷重などの条件を適宜設定した上で、図１１に示すように、実装構造体を樹脂基板２０に実装する。なお、第２の突起電極１９は、実装構造体を切り出した後に形成してもよいし、実装構造体上ではなく樹脂基板２０上に形成してもよい。また、第３の突起電極２３は、実装構造体を樹脂基板２０に実装した後に設けてもよいし、実装構造体を樹脂基板２０に実装する前に設けてもよい。
【００４５】
次に、シリコン基板１１ａと樹脂基板２０との間の隙間およびシリコン基板１１ａの周囲を第３の封止樹脂２２で封止して、図２に示す半導体パッケージを得る。第３の封止樹脂２２には、例えばエポキシ系、アクリル系、フェノール系、シリコン系などの絶縁材料を用いることができる。第３の封止樹脂２２は、例えば１５０°Ｃで１時間程度加熱することにより硬化させる。なお、第３の突起電極２３は、第３の封止樹脂２２による樹脂封止後に設けてもよい。
【００４６】
以上のように、シリコンウエハ１１ｂの実装面上を封止する封止樹脂として、２種類の封止樹脂１５、１６を用いることにより、第１の封止樹脂１５と第２の封止樹脂１６のヤング率や熱膨張係数などの樹脂物性を工夫して、熱プロセスによる残留応力の解放に起因する基板反りの発生を抑えることができる。
【００４７】
例えば、シリコン基板１１ａの実装面が凸形状に反る場合、第１の封止樹脂１５のヤング率を、第１の封止樹脂１５を覆う第２の封止樹脂１６のヤング率よりも高くし、第１の封止樹脂１５の熱膨張係数をシリコンの熱膨張係数に近付け、第２の封止樹脂の熱膨張係数をシリコンの熱膨張係数よりも大きくする。これにより、シリコン基板１１ａの実装面を凹形状に反らせる応力が発生し、パッケージ全体の反りが緩和する。
【００４８】
逆に、シリコン基板１１ａの実装面が凹形状に反る場合、第１の封止樹脂１５のヤング率を第２の封止樹脂１６のヤング率よりも低くし、第１の封止樹脂１５と第２の封止樹脂１６の熱膨張係数を共にシリコンの熱膨張係数に近付ける。これにより、シリコン基板１１ａの実装面を凸形状に反らせる応力が発生し、パッケージ全体の反りが緩和する。
【００４９】
第３の封止樹脂には、シリコン基板１１ａと樹脂基板２０とを接合している突起電極部に発生する応力が小さくなるように、シリコン基板１１ａと樹脂基板２０のヤング率、熱膨張率の中間の物性値の持つ樹脂を用いる。
【００５０】
以上のように第１の封止樹脂１５と第２の封止樹脂のそれぞれの物性値を選択することで、加工組立て時のプロセス温度による形状変化を制御し、パッケージの反りを防ぐことができる。なお、この実施の形態では、樹脂物性が互いに異なる２種類の封止樹脂を用いる場合について説明したが、樹脂物性が互いに異なる３種類以上の封止樹脂を用いてもよい。
【００５１】
以上説明した実施の形態によれば、シリコンウエハを研磨する際に生じる仕上げ表面粗さや研磨傷、およびシリコンウエハの厚みのばらつきなどが原因となって加工時の圧力、熱により発生するシリコン基板の反りを抑えることができる。
【００５２】
さらに、基板に実装する２個の半導体チップの厚みが互いに異なっていても、基板に各半導体チップを実装した後に各半導体チップの表面を同時に研磨することにより、２個の半導体チップの厚みを揃えることができる。したがって、この半導体パッケージの同一表面内に２個の半導体チップの表面が同じ高さの面として現れるので、２個の半導体チップのそれぞれの放熱性が同様になり、半導体パッケージの反りを防止することができる。
【００５３】
なお、この実施の形態では、シリコン製の基板を例に説明したが、基板材料はシリコンに限定されるものではなく、ＧａＡｓやＧａＮなどの化合物半導体製の基板、セラミックス製の基板または樹脂製の基板などを用いてもよい。
【００５４】
また、基板に実装する半導体チップの材料は特に限定されるものではなく、例えばシリコン、またはシリコンカーバイトやＧａＡｓ、ＧａＮ等の化合物半導体などを用いることができる。
【００５５】
また、この実施の形態では半導体パッケージを例に説明したが、本発明は、基板に半導体チップ以外の機能部品が実装された構造を持つパッケージ部品にも適用可能であり、機能部品を実装する基板もウエハ状態の基板に限定されるものではなく、複数の基板が連結して集合している集合基板であればよい。機能部品には、例えば抵抗やコンデンサなどの能動部品を用いることができる。
【産業上の利用可能性】
【００５６】
本発明にかかるパッケージ部品の製造方法およびパッケージ部品は、パッケージ品質の向上を図ることができ、半導体パッケージ等の、基板上に機能部品が実装された構造を持つパッケージ部品に有用である。
【符号の説明】
【００５７】
１ａ ウエハ状態の基板
１ｂ 個片化された基板
２ 半導体チップ
３ 封止樹脂
４ ダイシングブレード
５ 他の基板
１１ａ 個片化されたシリコン基板
１１ｂ シリコンウエハ
１２ 配線
１３ 第１の半導体チップ
１４ 第２の半導体チップ
１５ 第１の封止樹脂
１６ 第２の封止樹脂
１７ 貫通電極
１８ 第１の突起電極
１９ 第２の突起電極
２０ 樹脂基板
２１ 電極
２２ 第３の封止樹脂
２３ 第３の突起電極
２４ 電極
１０１ 基板
１０２ 半導体チップ
１０３ 貫通電極
１０４ 再配線層
１０５ 第１の突起電極
１０６ 第２の突起電極
【特許請求の範囲】
【請求項１】
基板の実装面に複数の機能部品を実装し、
前記基板の実装面上の前記各機能部品を封止樹脂で封止し、
前記封止樹脂の前記基板の実装面に対向する面とは反対側の面から研磨を行い、前記封止樹脂と前記各機能部品を研磨する
ことを特徴とするパッケージ部品の製造方法。
【請求項２】
前記封止樹脂が第１の封止樹脂と第２の封止樹脂からなり、前記封止樹脂で封止する際に、前記各機能部品と前記基板の実装面との間の隙間、および前記各機能部品の周囲を前記第１の封止樹脂で封止した後、前記各機能部品の前記第１の封止樹脂から露出している部分、および前記第１の封止樹脂を前記第２の封止樹脂で封止することを特徴とする請求項１記載のパッケージ部品の製造方法。
【請求項３】
前記封止樹脂と前記各機能部品を研磨した後、前記基板の実装面とは反対側の裏面を研磨することを特徴とする請求項１もしくは２のいずれかに記載のパッケージ部品の製造方法。
【請求項４】
前記封止樹脂と前記各機能部品を研磨する際、前記基板の裏面を基準面として研磨を行い、前記基板の裏面を研磨する際、前記基板の裏面とは反対側の既に研磨された面を基準面として研磨を行うことを特徴とする請求項３記載のパッケージ部品の製造方法。
【請求項５】
前記基板の裏面を研磨した後、前記基板の裏面側から前記基板に貫通電極を形成し、前記基板の研磨された裏面上に再配線層を形成して、複数の実装構造体からなる集合体を形成し、前記集合体を切断して複数の個片化された実装構造体を生成することを特徴とする請求項４記載のパッケージ部品の製造方法。
【請求項６】
前記個片化された実装構造体を生成した後、前記個片化された実装構造体を他の基板と接続することを特徴とする請求項５記載のパッケージ部品の製造方法。
【請求項７】
前記基板が、シリコン製、ＧａＡｓやＧａＮなどの化合物半導体製、セラミックス製または樹脂製であることを特徴とする請求項１ないし６のいずれかに記載のパッケージ部品の製造方法。
【請求項８】
前記機能部品が、シリコン製の半導体素子、シリコンカーバイトやＧａＡｓ、ＧａＮなどの化合物半導体素子、または抵抗やコンデンサなどの能動部品であることを特徴とする請求項１ないし７のいずれかに記載のパッケージ部品の製造方法。
【請求項９】
基板と、
前記基板の実装面上に実装された機能部品と、
前記基板の実装面上の前記機能部品を封止する封止樹脂と、を備え、
前記封止樹脂が、樹脂物性が互いに異なる複数種類の絶縁材料からなる
ことを特徴とするパッケージ部品。
【請求項１】
基板の実装面に複数の機能部品を実装し、
前記基板の実装面上の前記各機能部品を封止樹脂で封止し、
前記封止樹脂の前記基板の実装面に対向する面とは反対側の面から研磨を行い、前記封止樹脂と前記各機能部品を研磨する
ことを特徴とするパッケージ部品の製造方法。
【請求項２】
前記封止樹脂が第１の封止樹脂と第２の封止樹脂からなり、前記封止樹脂で封止する際に、前記各機能部品と前記基板の実装面との間の隙間、および前記各機能部品の周囲を前記第１の封止樹脂で封止した後、前記各機能部品の前記第１の封止樹脂から露出している部分、および前記第１の封止樹脂を前記第２の封止樹脂で封止することを特徴とする請求項１記載のパッケージ部品の製造方法。
【請求項３】
前記封止樹脂と前記各機能部品を研磨した後、前記基板の実装面とは反対側の裏面を研磨することを特徴とする請求項１もしくは２のいずれかに記載のパッケージ部品の製造方法。
【請求項４】
前記封止樹脂と前記各機能部品を研磨する際、前記基板の裏面を基準面として研磨を行い、前記基板の裏面を研磨する際、前記基板の裏面とは反対側の既に研磨された面を基準面として研磨を行うことを特徴とする請求項３記載のパッケージ部品の製造方法。
【請求項５】
前記基板の裏面を研磨した後、前記基板の裏面側から前記基板に貫通電極を形成し、前記基板の研磨された裏面上に再配線層を形成して、複数の実装構造体からなる集合体を形成し、前記集合体を切断して複数の個片化された実装構造体を生成することを特徴とする請求項４記載のパッケージ部品の製造方法。
【請求項６】
前記個片化された実装構造体を生成した後、前記個片化された実装構造体を他の基板と接続することを特徴とする請求項５記載のパッケージ部品の製造方法。
【請求項７】
前記基板が、シリコン製、ＧａＡｓやＧａＮなどの化合物半導体製、セラミックス製または樹脂製であることを特徴とする請求項１ないし６のいずれかに記載のパッケージ部品の製造方法。
【請求項８】
前記機能部品が、シリコン製の半導体素子、シリコンカーバイトやＧａＡｓ、ＧａＮなどの化合物半導体素子、または抵抗やコンデンサなどの能動部品であることを特徴とする請求項１ないし７のいずれかに記載のパッケージ部品の製造方法。
【請求項９】
基板と、
前記基板の実装面上に実装された機能部品と、
前記基板の実装面上の前記機能部品を封止する封止樹脂と、を備え、
前記封止樹脂が、樹脂物性が互いに異なる複数種類の絶縁材料からなる
ことを特徴とするパッケージ部品。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【公開番号】特開２０１１−２４３５９６（Ｐ２０１１−２４３５９６Ａ）
【公開日】平成２３年１２月１日（２０１１．１２．１）
【国際特許分類】
【出願番号】特願２０１０−１１１５８２（Ｐ２０１０−１１１５８２）
【出願日】平成２２年５月１４日（２０１０．５．１４）
【出願人】（０００００５８２１）パナソニック株式会社 (73,050)
【Ｆターム（参考）】
【公開日】平成２３年１２月１日（２０１１．１２．１）
【国際特許分類】
【出願日】平成２２年５月１４日（２０１０．５．１４）
【出願人】（０００００５８２１）パナソニック株式会社 (73,050)
【Ｆターム（参考）】
[ Back to top ]