プラズマアドレスマイクロ−ミラーディスプレイ
光学特性を有する複数の電極マイクロメカニカルアクチュエータを備えた画素のマトリクスを有するガス放電アドレスディスプレイである。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、概して、ディスプレイパネルに係り、双安定（ｂｉｓｔａｂｌｅ）光変調器を備えたディスプレイのマトリクスアドレッシングに関する。特に、本発明は、低圧ガス放電を利用した静電力作動マイクロ−ミラーディスプレイのマトリクスアドレッシングに関する。
【背景技術】
【０００２】
通常、フラットパネルディスプレイは、画像を提供するために光を生成し変調する画素アレイを備える。個々の画素にデータを供給するために、通常、各画素のための電子スイッチ、並びに行及び列電極を備えたアドレッシング構造が利用される。現在、液晶フラットパネルディスプレイにおける電子スイッチとして、薄膜トランジスタが使用されており、プラズマディスプレイではガス放電が、アドレッシングのために利用されている。ガス放電アドレッシングが、液晶及びエレクトロルミネセントディスプレイにも提案されている。
【０００３】
Ｂｕｚａｋらにより公表された特許文献１には、第二基板上の多数のチャンネル及び第一基板上の多数の列電極の領域を覆うように画定されたデータ記憶素子にアドレスするために、イオン化ガス媒体を使用するアドレッシング構造が記載されている。誘電材料層が、第一及び第二基板を分離する。Ｂｕｚａｋらの構造の各チャンネルが、参照電極及び行電極を含む。参照電極が、接地電位に設定され、行電極が、負の（ｎｅｇａｔｉｖｅ−ｇｏｉｎｇ）ＤＣパルス信号を受け、チャンネル内に含まれるガスのイオン化を選択的に生じさせる。
【０００４】
Ｓｔｏｌｌｅｒにより公表された特許文献２には、マトリクス型フラットパネルディスプレイが記載されており、ＡＣプラズマガス放電システムが、空間変調を使用し、液晶層のグレー・スケールを制御する。液晶媒体は、オン−オフ（二層）モードで操作可能なものであり、全領域のサチュレーションが、それに接触又は隣接しているガス放電によってチャージされた空間領域によって直接的に決定される。透明電極アレイ、ＬＣ媒体、及びガス媒体の間の誘電体層のような電荷貯蔵表面が、選択されたマトリクスクロス−ポイントでの結合電圧（ｃｏｎｊｏｉｎｔ ｖｏｌｔａｇｅ）の大きさに比例して拡散するように生じた電荷を貯蔵する。液晶材料が、これによって、選択されたマトリクスクロス−ポイントでの光透過の空間的なグレーレベルを提供する状態を変化させるスポットの空間又は面積サイズを、電荷拡散領域が定める。
【０００５】
以下の段落においてさらに詳細に議論されるように、本発明は、従来技術と明確に区別され、独自に、光を変調する光学特性を備えたマイクロメカニカルアクチュエータをベースとしたディスプレイ用のマトリクスアドレッシングを対象とする。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】米国特許第４８９６１４９号明細書
【特許文献２】米国特許第５５１９５２０号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明の目的は、双安定光変調器により構成された画素を備えたガス放電アドレスディスプレイパネルを提供することである。本発明の一形態として、この目的が、基板上に複数の画素並びに複数の第一及び第二アドレッシング電極を提供することにより達成される。各画素が、光学特性を有するマイクロメカニカルアクチュエータ及び作動電極を含む。各作動電極が、第一アドレッシング電極の選択された１つとともにコンデンサーを形成し、第二アドレッシング電極の選択された１つとともに低圧放電ガス内で作動するアークギャップ（ａｒｃ ｇａｐ）を形成する。
【０００８】
本発明の他の目的は、双安定画素を備えたディスプレイパネル用のアドレッシング構造を提供することである。この目的は、基板上に複数の画素電極並びに複数の第一及び第二アドレッシング電極を提供することにより達成される。ここで、各画素電極が、第一アドレッシング電極の選択された１つとともにコンデンサーを形成し、第二アドレッシング電極の選択された１つとともに低圧放電ガス内で作動するアークギャップを形成し、双安定画素の選択された１つに電位を提供する。
【０００９】
本発明の他の目的は、双安定画素のアドレッシングのための電子回路を提供することである。この目的は、第一アドレッシング電極、コンデンサー、低圧放電ガス内で作動するアークギャップ及び第二アドレッシング電極により構成された直列接続電子回路を提供することにより達成される。ここで、等価回路が、電圧制御された自己終端（ｓｅｌｆ ｔｅｒｍｉｎａｔｉｎｇ）電流スイッチとして機能し、双安定画素に電位を提供する。
【課題を解決するための手段】
【００１０】
本発明の上記及び他の目的が、以下の明細書に記載され添付された図面において図示された新規なディスプレイアドレッシング構造及び方法によって達成される。
【図面の簡単な説明】
【００１１】
【図１】本発明のディスプレイパネルの一形態の概略的な斜視図である。
【図２】図１の線２−２に沿った拡大断面図である。
【図３】図２の３−３と示された領域の拡大された、部分的な、断面図である。
【図４】本発明のアドレッシング構造の一形態を実現し、本発明のアドレッシング方法の一形態を実施するディスプレイパネルの内部構造を示す概略的な部分切り欠き斜視図である。
【図５】ディスプレイパネル及び関連するパネルドライブエレクトロニクスを含む本発明のフラットパネルディスプレイの概略図である。
【図６】ディスプレイパネルのアドレッシングのための本発明の行及び列電極に印加された様々な電圧波形を図示する概略図である。
【図７】本発明のディスプレイパネルの代替形態の内部構造を示す概略的な部分切り欠き斜視図である。
【図８】ディスプレイパネル及びディスプレイのパネルドライブエレクトロニクスを含む本発明のフラットパネルディスプレイの代替形態の概略図である。
【図９】図７に図示されたディスプレイパネルのアドレッシングのための行及び列電極に印加された電圧波形を図示する概略図である。
【発明を実施するための形態】
【００１２】
特に、図１〜３の図面を参照すると、これらの図面では、以下の段落に記載される本発明の実施形態においてみられる特徴である光導波路及び角度可変のマイクロ−ミラーを有するディスプレイパネルの構造及び光学的機能性が図示されている。図１に特に見られるように、通常、符号２０と指定されたディスプレイパネルが、通常、断面がくさび型である長方形の光導波路２１を備える。導波路２１が、好ましくは、アクリル又はガラスのような光学的に透明な材料により構成され、平行な側面２８及び２９によって結合された通常平行な第一及び第二エッジ面２６及び２７を備える（図１参照）。また、導波路２１が、特別に構成された主上面３０及び上方に傾いた下面３１を含む（図２も参照）。図１に示されるように、複数の等間隔の溝３２が、上面３０上に形成され、側面２８と２９との間に広がる。細長い光源２４が、導波路２１の広いエッジ２６に近接して取り付けられ、角度可変のマイクロ−ミラー３３のマトリクスが、導波路の上面３０上に構成される。図２において、角度可変のマイクロ−ミラーの１つの列が、３３ａ、３３ｂ、３３ｃ、３３ｄ、３３ｅ及び３３ｆとして示されている。
【００１３】
次に、図３の図を参照すると、導波路２１の上面３０上に形成された全ての溝を代表する溝３２が、３つの、通常、平坦面３４、３５及び３６を備える。図２及び３に図示されているように、面３４が、上面３０に対して８０から９０°の急角度で下向きに傾いている。第二の面３５が、上面３０から凹んでおり、通常、上面３０と平行であり、面３６が、上面３０に対して約４５から約６０°の角度で上向きに傾斜している。
【００１４】
さらに、図３に図示されているように、多層膜コーティングが、面３５及び３６に設けられている。第一層３７が、面３６上にのみ堆積された光−吸収ブラックポリマー膜である。アルミニウム合金のような材料から形成されることが可能な第二層３８が、光−吸収層３７上及び面３５上に堆積された導電性鏡面反射ミラー膜を備える。第三層３９が、導電性ミラー膜層３８の平坦な横断面上にのみ堆積された透明電気絶縁体を備える。
【００１５】
また、図３には、角度可変のマイクロ−ミラー３３の群の角度可変のマイクロ−ミラー３３ｅの１つが図示されている。各角度可変のマイクロ−ミラーが、導波路２１の上面３０に設置されたアルミニウム合金弾性薄膜を備える。傾斜軸４２においてマイクロ−ミラーを曲げるために（図３参照）、各マイクロ−ミラーの厚さが、導波路２１の上面３０との下向きの傾斜面３４の接合部で減少する。外部光を吸収するように、ブラックポリマー薄膜４１が、各マイクロ−ミラーの上面上に堆積される。
【００１６】
本形態のディスプレイパネルにおいて、角度可変のマイクロ−ミラー３３が、弾性膜によって生成されたカウンター（ｃｏｕｎｔｅｒ）スプリング力及び静電気引力によって動作する。電気的に、各角度可変のマイクロ−ミラー３３が、導電性ミラー膜３８とともに可変コンデンサーを形成するコンデンサープレートに相当する。適当な電圧“Ｖ”が、固定された導電性ミラー膜３８とマイクロ−ミラー３３との間に印加された場合、マイクロ−ミラーが、静電気引力によって傾斜し、電圧が印加されない場合、マイクロ−ミラーが、弾性膜のカウンタースプリング力によって、平坦な位置に戻る。溝の代わりとして、適当に構成されたキャビティが、導波路の上面３０上に形成されることが可能であり、角度可変のマイクロ−ミラーが、溝内よりもむしろキャビティ内に収容されることが可能である。
【００１７】
特に図２の図面において見られるように、導波路２１の広いエッジ２６から入射する光線４３が、全反射によってＸ軸の光伝播方向に均一に分散され、下向きの傾斜面３４を介して導波路２１から抜け出る。角度可変のマイクロ−ミラーの位置に応じて、光線が吸収され、又は、その代わりに、視聴者に向かう。
【００１８】
マイクロ−ミラー３３ｃ及び３３ｄ（図２）のように、角度可変のマイクロ−ミラーが、平坦な位置にある場合、光線が、ミラーコーティング３８及びマイクロ−ミラーの下部光反射表面から反射し、視聴者に向かう。マイクロ−ミラー３３ａ及び３３ｂのように、選択されたマイクロ−ミラーが下向きに傾斜している場合、光線が、ミラーコーティング３８及びマイクロ−ミラーの下部光反射表面から反射し、法線に向かって角度を変える。多数の反射の後、光線が、それらのエネルギーを失い、光が吸収される。いくつかの光線が、マイクロ−ミラー及びミラーコーティング３８からの反射により、それらの反射角度を変え、このような光線が、下向きの傾斜面３４から光路に再入射し、光源の方向に後進しうる（図２及び３に示されるマイクロ−ミラー３３ｅ及び３３ｆ参照）。光吸収層３７が、後進する光線を吸収する。
【００１９】
ディスプレイサイズ及び解像度に応じ、各画素が、いくつもの角度可変のマイクロ−ミラーを含んでよい。個々のマイクロ−ミラーのサイズを小さくすることは、必要とされる静電アクチュエーション電圧の減少に役立つ。また、各画素に対するマイクロ−ミラーが、グループ分けされてよく、固定電極３８とマイクロ−ミラーの選択された群との間に適当な電圧が印加された場合、異なるレベルの光が調節される。これが、ディスプレイのアドレッシングの制約を軽減する。図１に示されるディスプレイパネルが、分離基板上に構成されてよく、バックライトアセンブリと結合される。本発明は、マトリクスアドレッシング構造及びこのタイプのディスプレイパネルシステムのための方法を提供する。
【００２０】
図４が、本発明のアドレッシング構造の一形態を実現し、本発明のアドレッシング方法を実施するディスプレイパネル５０を示す。通常、本発明のディスプレイパネルが、極めて多数の画素、及び関連するアドレッシング電極を有する。しかしながら、説明のみを目的として、４つの画素、並びに、ディスプレイパネル５０用の第一及び第二アドレッシング電極として２組の行及び列電極が、図４に示されている。
【００２１】
図４に図示されているように、ディスプレイパネル５０が、２つの、通常、平行な、第一及び第二基板５１及び５２を含み、この第一及び第二基板５１及び５２は、アクリル又はガラスのような、光学的に透明な材料により構成され、スペーサ５３によって分離される。本発明のこの形態では、基板５１と５２との間の間隙が、約３０ｔｏｒｒから約５００ｔｏｒｒの間の圧力において、実質的に、ネオン、アルゴン、ヘリウム及びキセノン又はこれらのいずれの混合物のような放電ガスで充填される。
【００２２】
図４の図面に示されるように、基板５１が、通常、長方形であり、平行な側面５６及び５７によって結合された通常平行な第一及び第二端面５４及び５５を有する。基板５１が、特別に構成された主上面５８及び離隔した下面５９も有する。等間隔の溝６０が、上面５８上に形成され、側面５６と５７との間に広がる。溝６０内に配置される凹面上に、第一アドレッシング又は行電極Ｒ１及びＲ２が設けられる。行電極Ｒ１及びＲ２が、好ましくは、ニッケル又はアルミニウムから堆積され、誘電体膜６１の薄層で絶縁される。
【００２３】
アルミニウム合金弾性薄膜により構成された第二アドレッシング又は列電極Ｃ１及びＣ２、並びに４つの角度可変のマイクロ−ミラーＭ１，Ｍ２，Ｍ３及びＭ４が、基板５１の上面５８に取り付けられる。本発明のディスプレイパネルのこの形態において、角度可変のマイクロ−ミラーＭ１，Ｍ２，Ｍ３及びＭ４が、第一及び第二位置の間を移動可能であり、角度可変のマイクロ−ミラーと各行電極Ｒ１及びＲ２の間の静電気引力によって、並びに弾性膜によって生成されたカウンタースプリング力によって作動する。電気的に、各角度可変のマイクロ−ミラーが、コンデンサープレートに相当し、行電極とともに、可変コンデンサーを形成する。４つのアークギャップＧ１，Ｇ２，Ｇ３及びＧ４が、列電極とマイクロ−ミラーとの間に形成される。クロストークを防止するために、マイクロ−ミラーと列電極との間で、最小の浮遊容量（ｓｔｒａｙ ｃａｐａｃｉｔａｎｃｅ）を有することが望ましい。従って、列電極の一部のみが、マイクロ−ミラー近くに広がる。上記のように、本発明は、マイクロ−ミラーのアドレッシングのために、低圧ガス放電を使用する。
【００２４】
作動中、列電極とマイクロ−ミラーとの間においてスパークが開始されるように、最小のブレークダウン電圧Ｖｂが要求される。要求される最小のブレークダウン電圧Ｖｂが、通常、ギャップの最小ブレークダウン電圧が、ギャップ長とギャップ圧力との積であるとするパッシェンの法則に従う。これは、非線形関数であり、通常、Ｖｂ＝ｆ（ｐ＊ｄ）で記載され、ここで、ｐは、圧力であり、ｄは、ギャップ距離である。作動中、列電極Ｃ１とマイクロ−ミラーＭ２又はＭ４との間のアークを防止するために、列電極Ｃ１とマイクロ−ミラーＭ２及びＭ４との間の距離ｄ１が、アークギャップの長さよりも極めて大きなものとされる。
【００２５】
図５は、ディスプレイパネル５０及びパネルドライブエレクトロニクスを含むフラットパネルディスプレイ６５の概略図を図示する。図５に描かれているように、データ処理及び表示スキャンニングエレクトロニクスブロック６２が、ディスプレイパネル５０の行電極を連続して選択するために、行ドライバ６４にスキャン信号を提供し、同期化データ信号を列ドライバ６３に提供する。また、ブロック６２が、同期制御信号を光源６５に提供する。ディスプレイパネル５０の電極を駆動させるために、行ドライバ６４及び列ドライバ６３が、シフトレジスタ及び緩衝増幅器を備える。通常、緩衝増幅器が、相補型（ｃｏｍｐｌｉｍｅｎｔａｒｙ）トランジスタを備え、バイアス保護ダイオードを逆転させる。
【００２６】
図５において、行電極の各部分とともにコンデンサを形成するディスプレイパネル５０の角度可変のマイクロ−ミラーが、コンデンサープレートＭ１，Ｍ２，Ｍ３及びＭ４として図示されている。また、図５には、４つのアークギャップＧ１，Ｇ２，Ｇ３及びＧ４が示されており、各々が、各列電極Ｃ１及びＣ２と接続された第一端子、並びに、各コンデンサープレートＭ１，Ｍ２，Ｍ３及びＭ４と接続された第二端子を有する。
【００２７】
図６では、ディスプレイパネル５０のアドレッシングのために、行及び列電極に印加される様々な電圧波形が図示されている。さらに、図６では、列及び行電極に印加された電圧の結果として生成されたマイクロ−ミラーＭ１及びＭ２に対する電圧波形が図示されている。図６において、リセット、アドレッシング及び表示周期を含むひとつのビデオフィールド時間間隔が示されている。最初は、列電極が、０Ｖ電位に設定され、行電極が、−４０Ｖ電位に設定される。最初に、マイクロ−ミラー及び行電極により形成されるコンデンサーが、放電され、マイクロ−ミラーＭ１及びＭ２が、行電極と同じ−４０Ｖ電位を有する。
【００２８】
上記のように、アークを開始するために、アークギャップにわたって、特定の最小のガスブレークダウン電圧Ｖｂが、要求される。また、各ガス放電が、ブレークダウン電圧Ｖｂの約７０％である特定の消弧（ｅｘｔｉｎｇｕｉｓｈｉｎｇ）電圧Ｖｅを有する。このアプリケーションに対し、ブレークダウン電圧Ｖｂ＝１００Ｖであり、消弧電圧Ｖｅ＝７０Ｖであることが想定される。
【００２９】
１マイクロ秒又はそれ未満である時間間隔Ｔ１の間に、４０Ｖパルスが、列電極Ｃ１及びＣ２に印加され、−８０Ｖが、行電極Ｒ１に印加される。これにより、アークギャップＧ１及びＧ２にわたって１２０Ｖ電位が形成され、各アークギャップにおいてアークが開始される。開始されたアークが、マイクロ−ミラーＭ１，Ｍ２と行電極Ｒ１の各部分によって形成されたコンデンサーを帯電させる。マイクロ−ミラーＭ１及びＭ２に印加された電荷が、マイクロ−ミラーの電位を最大５０Ｖまで上昇させる。結果として、アークギャップにわたって、電位が、消弧電圧Ｖｅ＝７０Ｖよりも下がり、アークが、消滅する。等価回路が、電圧制御された自己終端電流スイッチとして機能する。
【００３０】
時間間隔Ｔ２の間に、列電極Ｃ１及びＣ２上の電圧が、０Ｖに設定され、行電極Ｒ１が、７０Ｖ電位まで上げられる。これが、時間間隔Ｔ１の間にマイクロ−ミラーＭ１及びＭ２に印加された５０Ｖの電荷を増やし、アークギャップＧ１及びＧ２にわたって、１２０Ｖ電位を形成し、各アークギャップにおいてアークを開始させる。開始されたアークが、マイクロ−ミラーＭ１，Ｍ２と行電極Ｒ１の各部分とによって形成されたコンデンサーを放電させる。これにより、アークギャップにわたって、電位が、１２０Ｖから７０Ｖまで減少し、アークが消滅する。
【００３１】
図６において、最後の２つの波形が、マイクロ−ミラーＭ１，Ｍ２と行電極Ｒ１との間の静電気引力を生成する電位差を示している。時間間隔Ｔ２の間に、先に作動されたマイクロ−ミラーが、弾性膜によって生成されたカウンタースプリング力によって上部の平坦な位置にリセットされる。このため、時間間隔Ｔ２が、十分な長さの間（＞２０マイクロ秒）保持される。時間間隔Ｔ１及びＴ２の間の上記操作が、ディスプレイの全てのマイクロ−ミラー及び行電極に行われる。
【００３２】
図６に示されているように、アドレッシング周期及び時間間隔Ｔ３の間、列電極Ｃ１に４０Ｖが印加され、列電極Ｃ２に０Ｖが印加され、行電極Ｒ１に−８０Ｖが印加される。これにより、アークギャップＧ１にわたって、１２０Ｖ電位が形成され、アークギャップＧ２にわたって、８０Ｖ電位が形成される。要求されるブレークダウン電圧が、Ｖｂ＝１００Ｖであるため、アークが、アークギャップＧ１においてのみ開始され、開始されたアークが、マイクロ−ミラーＭ１を５０Ｖだけ変化させる。５０Ｖの帯電を受けるマイクロ−ミラーと行電極の間に生じた静電力により、マイクロ−ミラーが作動する。時間間隔Ｔ３に続いて、−８０Ｖパルスを行電極Ｒ２に印加し、対応するデータを列電極に与えることにより、マイクロ−ミラーＭ３及びＭ４のアドレッシングが行われる。
【００３３】
図７を参照すると、通常、符号７０で示されている、本発明の代替形態のディスプレイパネルが示されている。アドレッシング構造を実現し、本発明のアドレッシング方法を実行する、この代替実施形態が、いくつかの点で、図４の図面に示された実施形態と似ており、同等の構成部品を特定するために、図７において同様な符号が使用される。
【００３４】
ここで、ディスプレイパネル７０が、２つの離隔した、通常平行な基板５１及び５２を備え、この基板５１及び５２は、アクリル又はガラスのような、光学的に透明な材料により構成される。ディスプレイパネル７０において、アドレッシング構造が、前面カバー基板５２上に形成され、マイクロ−ミラー及び下部静電アクチュエーション電極が、基板５１上に形成される。基板５１が、通常、長方形であり、平行な側面５６及び５７によって結合された平行な第一及び第二端面５４及び５５を備える。また、基板５１が、特別に構成された主上面５８及び離隔した下面５９を備える。
【００３５】
等間隔の溝６０が、上面５８上に形成され、側面５６と５７との間に広がる。下部電極Ｌ１及びＬ２が、溝６０内に配置された凹面上に設けられ、アルミニウムから堆積され、透明な誘電体薄膜６１で絶縁される。アルミニウム薄膜により構成された第一及び第二マイクロ−ミラー駆動電極Ｅ１及びＥ２並びに４つの角度可変のマイクロ−ミラーＭ１，Ｍ２，Ｍ３及びＭ４が、基板５１の上面５８に取り付けられる。電極Ｅ１が、マイクロ−ミラーＭ１及びＭ２と電気的に接続され、電極Ｅ２が、マイクロ−ミラーＭ３及びＭ４と電気的に接続される。長方形のコンデンサープレートＰ１，Ｐ２，Ｐ３及びＰ４を有する第一アドレッシング又は行電極Ｒ１及びＲ２が、基板５２の下面７３上に設けられ、アルミニウムから堆積される。図７に示されるように、コンデンサープレートＰ１，Ｐ２，Ｐ３及びＰ４が、各マイクロ−ミラー上に配置される。
【００３６】
行電極Ｒ１が、コンデンサープレートＰ１及びＰ２と電気的に接続され、一方、行電極Ｒ２が、コンデンサープレートＰ３及びＰ４と電気的に接続される。薄い透明絶縁体７１が、行アドレッシング電極並びにコンデンサープレートＰ１，Ｐ２，Ｐ３及びＰ４上に、スピンコーティングされる。アルミニウム膜から構成される、２つの第二アドレッシング又は列電極Ｃ１及びＣ２、並びに、４つの通常長方形である画素電極Ａ１，Ａ２，Ａ３及びＡ４が、絶縁体７１の下面に取り付けられる。列電極の部分が、アークギャップＧ１，Ｇ２，Ｇ３及びＧ４を形成する画素電極の近くに広がる。透明な絶縁薄膜７２が、画素電極の下面上に配置され、低圧下で、絶縁膜７１及び７２の間の隙間が、放電ガスにより充填される。真空成形と同様なこのプロセスが、絶縁膜７２を変形させ、画素電極と列電極との間の各アークギャップにおいて、放電ガスのためのポケットを形成する。
【００３７】
ディスプレイパネル７０において、画素が、３つの電極静電気アクチュエータに相当する。マイクロ−ミラーＭ１，Ｍ２，Ｍ３及びＭ４が、各上部画素電極Ａ１，Ａ２，Ａ３及びＡ４と下部電極Ｌ１及びＬ２との間に配置される移動電極である。画素電極とマイクロ−ミラーとの間の静電気引力が、マイクロ−ミラーを第一の上部平坦位置に移動させ、マイクロ−ミラーと下部電極との間の静電気引力が、第二位置に向かって下方向にマイクロ−ミラーを傾斜させる。
【００３８】
図８は、本発明のパネルドライブエレクトロニクスとディスプレイパネル７０とを含むフラットパネルディスプレイ８０の概略図を含む。ここで、パネルドライブエレクトロニクスが、ディスプレイパネル７０の行電極Ｒ１及びＲ２を連続して駆動させるためのブロック７４、同期化データを列電極Ｃ１及びＣ２に提供するためのブロック７５、電圧を下部電極Ｌ１及びＬ２に供給するためのブロック７６、及びディスプレイパネル７０の電極Ｅ１及びＥ２を駆動させるためのブロック７７を含む。ディスプレイパネル７０において、各画素が、直列に接続された３つのコンデンサーに相当する。第一コンデンサーが、各行電極Ｒ１及びＲ２に接続されたコンデンサープレートＰ１，Ｐ２，Ｐ３及びＰ４並びに画素電極Ａ１，Ａ２，Ａ３及びＡ４によって形成される。第二コンデンサーが、各駆動電極Ｅ１及びＥ２に接続されたマイクロ−ミラーＭ１，Ｍ２，Ｍ３及びＭ４並びに画素電極Ａ１，Ａ２，Ａ３及びＡ４によって形成される。マイクロ−ミラーＭ１，Ｍ２，Ｍ３及びＭ４、並びに下部電極Ｌ１及びＬ２の各部分が、第三コンデンサーを形成する。４つのアークギャップＧ１，Ｇ２，Ｇ３及びＧ４が、ディスプレイパネル７０内に設けられ、各々が、各列電極Ｃ１及びＣ２と接続された第一端子、並びに各画素電極Ａ１，Ａ２，Ａ３及びＡ４に接続された第二端子を備える。
【００３９】
図９には、ディスプレイパネル７０のアドレッシングのために、行及び列電極に印加された電圧波形が図示されている。また、図９には、行電極Ｒ１並びに列電極Ｃ１及びＣ２に印加された電圧の結果として形成されたＡ１及びＡ２画素電極に対する電圧波形が図示されている。図９に図示された最後の２つの波形が、電極Ｌ１，Ｌ２，Ｅ１及びＥ２に供給された静電アクチュエーション電圧を示す。
【００４０】
上記のように、画素電極が、行電極及びマイクロ−ミラーとともにコンデンサーを形成する。このアプリケーションに対し、画素電極Ａ１，Ａ２と行電極Ｒ１とで形成されたコンデンサーが、画素電極Ａ１，Ａ２とマイクロ−ミラーＭ１，Ｍ２とで形成されたコンデンサーの１０倍大きな値を有することが想定される。図９に示された電圧値が、これらの１０から１の容量分割器（ｃａｐａｃｉｔｉｖｅ ｄｉｖｉｄｅｒ）を説明する。
【００４１】
図９に図示されているように、２つのビデオフィールド時間間隔が示されており、ディスプレイパネル７０が、同時にアドレッシング及び表示操作をすることが出来ることが分かる。ビデオフィールド０の表示周期が、ビデオフィールド１のアドレッシング周期と重なり、一方、ビデオフィールド１の表示周期が、ビデオフィールド２のアドレッシング周期と重なる。
【００４２】
ビデオフィールドアドレッシング周期の前に、全ての画素電極が、ほぼ行電極の電位にリセットされる。同様に、各作動周期の間であり、ビデオフィールド表示周期の前に、全てのマイクロ−ミラーが、それらの新しい位置にリセットされる。さらに、作動周期の間、光源が、オフにされ、表示周期の間、光源が、オンにされる。
【００４３】
最初に、列電極が、０Ｖ電位に設定され、行電極が、−８５Ｖ電位に設定される。このアプリケーションに対し、前と同じように、放電ガスのブレークダウン電圧が、Ｖｂ＝１００Ｖであり、消弧電圧が、Ｖｅ＝７０Ｖであることが想定される。
【００４４】
１マイクロ秒又はそれ未満である時間間隔Ｔ１の間、列電極Ｃ１及びＣ２に０Ｖが印加され、行電極Ｒ１に約−１４０Ｖが印加される。これにより、アークギャップＧ１及びＧ２にわたって、ブレークダウン電圧Ｖｂ＝１００Ｖよりも大きな電位が生じ、これによって、各アークギャップにおいてアークが開始される。開始されたアークが、画素電極Ａ１及びＡ２を帯電させ、画素電極の電位を約７０Ｖまで上げる。
【００４５】
結果として、電位が、アークギャップにわたって消弧電圧Ｖｅ＝７０Ｖよりも下がり、アークが消滅する。時間間隔Ｔ２の間、行電極Ｒ１上の電圧が、約８７Ｖ電位まで上がる。これにより、時間間隔Ｔ１の間に画素電極に印加された電荷を７０Ｖまで上昇、増大させ、アークギャップＧ１及びＧ２においてアークを開始させる。開始されたアークが、画素電極Ａ１及びＡ２を放電させる。結果として、アークギャップにわたって、電圧が、約７０Ｖまで下がり、アークが消滅する。
【００４６】
時間間隔Ｔ３の間、行電極Ｒ１に印加された電圧が、約−８５Ｖであり、画素電極Ａ１及びＡ２上の電位が約−８５Ｖに設定される。時間間隔Ｔ１及びＴ２の間における上記の操作が、ディスプレイパネル７０の全ての行及び画素電極に対して行われることが理解される。
【００４７】
ビデオフィールド１のアドレッシング周期及び時間間隔Ｔ４の間、列電極Ｃ１に約１０Ｖが印加され、列電極Ｃ２に０Ｖが印加され、行電極Ｒ１に−９５Ｖが印加される。これにより、アークギャップＧ１にわたって、１０５Ｖ電位が生じ、アークギャップＧ２にわたって、９５Ｖ電位が生じる。要求されるブレークダウン電圧が、Ｖｂ＝１００Ｖであるため、アークが、アークギャップＧ１においてのみ開始される。アークギャップＧ１において開始されたアークが、画素電極Ａ１を、約３５Ｖだけ、充電させる。時間間隔Ｔ３の後に、−９５Ｖのパルスが、行電極Ｒ２に印加され、対応するデータが、列電極に与えられる。
【００４８】
リセット及びアドレッシング周期の間、電極Ｅ１及びＥ２に０Ｖが印加され、電極Ｌ１及びＬ２に約５０Ｖが印加される。各角度可変のマイクロ−ミラーと下部電極との間の５０Ｖ電位が、傾斜位置にマイクロ−ミラーを保持するバイアス力（ｂｉａｓ ｆｏｒｃｅ）を与える。同様に、上部平坦位置におけるマイクロ−ミラーに対し、各マイクロ−ミラーと各画素電極との間の５０Ｖ又は８５Ｖ電位が、上部平坦位置にマイクロ−ミラーを保持するバイアス力を与える。
【００４９】
マイクロ−ミラーをそれらの新たな位置にリセットすることは、２段階プロセスである。第一に、傾斜したマイクロ−ミラーが、上部平坦位置に移動し、次に、マイクロ−ミラーが、新たなアドレッシングに従い、選択的に、傾斜する。
【００５０】
作動周期及び時間間隔Ｔ５の間、電極Ｅ１，Ｅ２，Ｌ１及びＬ２に約５０Ｖが印加される。これらにより、各マイクロ−ミラーと各画素電極との間に静電気引力が生じる。生じた力が、先に傾斜したマイクロ−ミラーを上部平坦位置に移動させる。ここで、全てのマイクロ−ミラーが、上部平坦位置にあり、画素電極に近い。時間間隔Ｔ６の間、電極Ｅ１及びＥ２の電位が、約−５５Ｖに低減される。これにより、下部電極Ｌ１とマイクロ−ミラーＭ１，Ｍ２との間に約１０５Ｖ電位が生じ、画素電極Ａ１とマイクロ−ミラーＭ１との間に０Ｖが生じる。マイクロ−ミラーＭ１と下部電極Ｌ１との間の静電力により、マイクロ−ミラーＭ１が傾斜する。マイクロ−ミラーＭ２と画素電極Ａ２との間の約３５Ｖ電位が、マイクロ−ミラーＭ２と画素電極Ａ２との間にバイアス力を与え、マイクロ−ミラーＭ２を上部平坦位置に保持する。
【００５１】
本発明の実施形態では、傾斜したマイクロ−ミラーについて説明しているが、本発明の教示が適用可能ないくつかの他の双安定光変調器が存在すると理解される。
【００５２】
特許法の要件に従い、本願明細書において詳細に本発明を説明したが、当業者は、特定の要求又は条件を満たすように、個々の部分又はそれらの関連するアセンブリを容易に変更及び修正するだろう。添付の特許請求の範囲において示されるような本発明の精神及び範囲を逸脱することなく、このような変更及び修正がなされうる。
【符号の説明】
【００５３】
２０ ディスプレイパネル
２１ 光導波路
２４ 光源
２６ 第一エッジ面
２７ 第二エッジ面
２８，２９ 側面
３０ 上面
３１ 下面
３２ 溝
３３ マイクロ−ミラー
【技術分野】
【０００１】
本発明は、概して、ディスプレイパネルに係り、双安定（ｂｉｓｔａｂｌｅ）光変調器を備えたディスプレイのマトリクスアドレッシングに関する。特に、本発明は、低圧ガス放電を利用した静電力作動マイクロ−ミラーディスプレイのマトリクスアドレッシングに関する。
【背景技術】
【０００２】
通常、フラットパネルディスプレイは、画像を提供するために光を生成し変調する画素アレイを備える。個々の画素にデータを供給するために、通常、各画素のための電子スイッチ、並びに行及び列電極を備えたアドレッシング構造が利用される。現在、液晶フラットパネルディスプレイにおける電子スイッチとして、薄膜トランジスタが使用されており、プラズマディスプレイではガス放電が、アドレッシングのために利用されている。ガス放電アドレッシングが、液晶及びエレクトロルミネセントディスプレイにも提案されている。
【０００３】
Ｂｕｚａｋらにより公表された特許文献１には、第二基板上の多数のチャンネル及び第一基板上の多数の列電極の領域を覆うように画定されたデータ記憶素子にアドレスするために、イオン化ガス媒体を使用するアドレッシング構造が記載されている。誘電材料層が、第一及び第二基板を分離する。Ｂｕｚａｋらの構造の各チャンネルが、参照電極及び行電極を含む。参照電極が、接地電位に設定され、行電極が、負の（ｎｅｇａｔｉｖｅ−ｇｏｉｎｇ）ＤＣパルス信号を受け、チャンネル内に含まれるガスのイオン化を選択的に生じさせる。
【０００４】
Ｓｔｏｌｌｅｒにより公表された特許文献２には、マトリクス型フラットパネルディスプレイが記載されており、ＡＣプラズマガス放電システムが、空間変調を使用し、液晶層のグレー・スケールを制御する。液晶媒体は、オン−オフ（二層）モードで操作可能なものであり、全領域のサチュレーションが、それに接触又は隣接しているガス放電によってチャージされた空間領域によって直接的に決定される。透明電極アレイ、ＬＣ媒体、及びガス媒体の間の誘電体層のような電荷貯蔵表面が、選択されたマトリクスクロス−ポイントでの結合電圧（ｃｏｎｊｏｉｎｔ ｖｏｌｔａｇｅ）の大きさに比例して拡散するように生じた電荷を貯蔵する。液晶材料が、これによって、選択されたマトリクスクロス−ポイントでの光透過の空間的なグレーレベルを提供する状態を変化させるスポットの空間又は面積サイズを、電荷拡散領域が定める。
【０００５】
以下の段落においてさらに詳細に議論されるように、本発明は、従来技術と明確に区別され、独自に、光を変調する光学特性を備えたマイクロメカニカルアクチュエータをベースとしたディスプレイ用のマトリクスアドレッシングを対象とする。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】米国特許第４８９６１４９号明細書
【特許文献２】米国特許第５５１９５２０号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明の目的は、双安定光変調器により構成された画素を備えたガス放電アドレスディスプレイパネルを提供することである。本発明の一形態として、この目的が、基板上に複数の画素並びに複数の第一及び第二アドレッシング電極を提供することにより達成される。各画素が、光学特性を有するマイクロメカニカルアクチュエータ及び作動電極を含む。各作動電極が、第一アドレッシング電極の選択された１つとともにコンデンサーを形成し、第二アドレッシング電極の選択された１つとともに低圧放電ガス内で作動するアークギャップ（ａｒｃ ｇａｐ）を形成する。
【０００８】
本発明の他の目的は、双安定画素を備えたディスプレイパネル用のアドレッシング構造を提供することである。この目的は、基板上に複数の画素電極並びに複数の第一及び第二アドレッシング電極を提供することにより達成される。ここで、各画素電極が、第一アドレッシング電極の選択された１つとともにコンデンサーを形成し、第二アドレッシング電極の選択された１つとともに低圧放電ガス内で作動するアークギャップを形成し、双安定画素の選択された１つに電位を提供する。
【０００９】
本発明の他の目的は、双安定画素のアドレッシングのための電子回路を提供することである。この目的は、第一アドレッシング電極、コンデンサー、低圧放電ガス内で作動するアークギャップ及び第二アドレッシング電極により構成された直列接続電子回路を提供することにより達成される。ここで、等価回路が、電圧制御された自己終端（ｓｅｌｆ ｔｅｒｍｉｎａｔｉｎｇ）電流スイッチとして機能し、双安定画素に電位を提供する。
【課題を解決するための手段】
【００１０】
本発明の上記及び他の目的が、以下の明細書に記載され添付された図面において図示された新規なディスプレイアドレッシング構造及び方法によって達成される。
【図面の簡単な説明】
【００１１】
【図１】本発明のディスプレイパネルの一形態の概略的な斜視図である。
【図２】図１の線２−２に沿った拡大断面図である。
【図３】図２の３−３と示された領域の拡大された、部分的な、断面図である。
【図４】本発明のアドレッシング構造の一形態を実現し、本発明のアドレッシング方法の一形態を実施するディスプレイパネルの内部構造を示す概略的な部分切り欠き斜視図である。
【図５】ディスプレイパネル及び関連するパネルドライブエレクトロニクスを含む本発明のフラットパネルディスプレイの概略図である。
【図６】ディスプレイパネルのアドレッシングのための本発明の行及び列電極に印加された様々な電圧波形を図示する概略図である。
【図７】本発明のディスプレイパネルの代替形態の内部構造を示す概略的な部分切り欠き斜視図である。
【図８】ディスプレイパネル及びディスプレイのパネルドライブエレクトロニクスを含む本発明のフラットパネルディスプレイの代替形態の概略図である。
【図９】図７に図示されたディスプレイパネルのアドレッシングのための行及び列電極に印加された電圧波形を図示する概略図である。
【発明を実施するための形態】
【００１２】
特に、図１〜３の図面を参照すると、これらの図面では、以下の段落に記載される本発明の実施形態においてみられる特徴である光導波路及び角度可変のマイクロ−ミラーを有するディスプレイパネルの構造及び光学的機能性が図示されている。図１に特に見られるように、通常、符号２０と指定されたディスプレイパネルが、通常、断面がくさび型である長方形の光導波路２１を備える。導波路２１が、好ましくは、アクリル又はガラスのような光学的に透明な材料により構成され、平行な側面２８及び２９によって結合された通常平行な第一及び第二エッジ面２６及び２７を備える（図１参照）。また、導波路２１が、特別に構成された主上面３０及び上方に傾いた下面３１を含む（図２も参照）。図１に示されるように、複数の等間隔の溝３２が、上面３０上に形成され、側面２８と２９との間に広がる。細長い光源２４が、導波路２１の広いエッジ２６に近接して取り付けられ、角度可変のマイクロ−ミラー３３のマトリクスが、導波路の上面３０上に構成される。図２において、角度可変のマイクロ−ミラーの１つの列が、３３ａ、３３ｂ、３３ｃ、３３ｄ、３３ｅ及び３３ｆとして示されている。
【００１３】
次に、図３の図を参照すると、導波路２１の上面３０上に形成された全ての溝を代表する溝３２が、３つの、通常、平坦面３４、３５及び３６を備える。図２及び３に図示されているように、面３４が、上面３０に対して８０から９０°の急角度で下向きに傾いている。第二の面３５が、上面３０から凹んでおり、通常、上面３０と平行であり、面３６が、上面３０に対して約４５から約６０°の角度で上向きに傾斜している。
【００１４】
さらに、図３に図示されているように、多層膜コーティングが、面３５及び３６に設けられている。第一層３７が、面３６上にのみ堆積された光−吸収ブラックポリマー膜である。アルミニウム合金のような材料から形成されることが可能な第二層３８が、光−吸収層３７上及び面３５上に堆積された導電性鏡面反射ミラー膜を備える。第三層３９が、導電性ミラー膜層３８の平坦な横断面上にのみ堆積された透明電気絶縁体を備える。
【００１５】
また、図３には、角度可変のマイクロ−ミラー３３の群の角度可変のマイクロ−ミラー３３ｅの１つが図示されている。各角度可変のマイクロ−ミラーが、導波路２１の上面３０に設置されたアルミニウム合金弾性薄膜を備える。傾斜軸４２においてマイクロ−ミラーを曲げるために（図３参照）、各マイクロ−ミラーの厚さが、導波路２１の上面３０との下向きの傾斜面３４の接合部で減少する。外部光を吸収するように、ブラックポリマー薄膜４１が、各マイクロ−ミラーの上面上に堆積される。
【００１６】
本形態のディスプレイパネルにおいて、角度可変のマイクロ−ミラー３３が、弾性膜によって生成されたカウンター（ｃｏｕｎｔｅｒ）スプリング力及び静電気引力によって動作する。電気的に、各角度可変のマイクロ−ミラー３３が、導電性ミラー膜３８とともに可変コンデンサーを形成するコンデンサープレートに相当する。適当な電圧“Ｖ”が、固定された導電性ミラー膜３８とマイクロ−ミラー３３との間に印加された場合、マイクロ−ミラーが、静電気引力によって傾斜し、電圧が印加されない場合、マイクロ−ミラーが、弾性膜のカウンタースプリング力によって、平坦な位置に戻る。溝の代わりとして、適当に構成されたキャビティが、導波路の上面３０上に形成されることが可能であり、角度可変のマイクロ−ミラーが、溝内よりもむしろキャビティ内に収容されることが可能である。
【００１７】
特に図２の図面において見られるように、導波路２１の広いエッジ２６から入射する光線４３が、全反射によってＸ軸の光伝播方向に均一に分散され、下向きの傾斜面３４を介して導波路２１から抜け出る。角度可変のマイクロ−ミラーの位置に応じて、光線が吸収され、又は、その代わりに、視聴者に向かう。
【００１８】
マイクロ−ミラー３３ｃ及び３３ｄ（図２）のように、角度可変のマイクロ−ミラーが、平坦な位置にある場合、光線が、ミラーコーティング３８及びマイクロ−ミラーの下部光反射表面から反射し、視聴者に向かう。マイクロ−ミラー３３ａ及び３３ｂのように、選択されたマイクロ−ミラーが下向きに傾斜している場合、光線が、ミラーコーティング３８及びマイクロ−ミラーの下部光反射表面から反射し、法線に向かって角度を変える。多数の反射の後、光線が、それらのエネルギーを失い、光が吸収される。いくつかの光線が、マイクロ−ミラー及びミラーコーティング３８からの反射により、それらの反射角度を変え、このような光線が、下向きの傾斜面３４から光路に再入射し、光源の方向に後進しうる（図２及び３に示されるマイクロ−ミラー３３ｅ及び３３ｆ参照）。光吸収層３７が、後進する光線を吸収する。
【００１９】
ディスプレイサイズ及び解像度に応じ、各画素が、いくつもの角度可変のマイクロ−ミラーを含んでよい。個々のマイクロ−ミラーのサイズを小さくすることは、必要とされる静電アクチュエーション電圧の減少に役立つ。また、各画素に対するマイクロ−ミラーが、グループ分けされてよく、固定電極３８とマイクロ−ミラーの選択された群との間に適当な電圧が印加された場合、異なるレベルの光が調節される。これが、ディスプレイのアドレッシングの制約を軽減する。図１に示されるディスプレイパネルが、分離基板上に構成されてよく、バックライトアセンブリと結合される。本発明は、マトリクスアドレッシング構造及びこのタイプのディスプレイパネルシステムのための方法を提供する。
【００２０】
図４が、本発明のアドレッシング構造の一形態を実現し、本発明のアドレッシング方法を実施するディスプレイパネル５０を示す。通常、本発明のディスプレイパネルが、極めて多数の画素、及び関連するアドレッシング電極を有する。しかしながら、説明のみを目的として、４つの画素、並びに、ディスプレイパネル５０用の第一及び第二アドレッシング電極として２組の行及び列電極が、図４に示されている。
【００２１】
図４に図示されているように、ディスプレイパネル５０が、２つの、通常、平行な、第一及び第二基板５１及び５２を含み、この第一及び第二基板５１及び５２は、アクリル又はガラスのような、光学的に透明な材料により構成され、スペーサ５３によって分離される。本発明のこの形態では、基板５１と５２との間の間隙が、約３０ｔｏｒｒから約５００ｔｏｒｒの間の圧力において、実質的に、ネオン、アルゴン、ヘリウム及びキセノン又はこれらのいずれの混合物のような放電ガスで充填される。
【００２２】
図４の図面に示されるように、基板５１が、通常、長方形であり、平行な側面５６及び５７によって結合された通常平行な第一及び第二端面５４及び５５を有する。基板５１が、特別に構成された主上面５８及び離隔した下面５９も有する。等間隔の溝６０が、上面５８上に形成され、側面５６と５７との間に広がる。溝６０内に配置される凹面上に、第一アドレッシング又は行電極Ｒ１及びＲ２が設けられる。行電極Ｒ１及びＲ２が、好ましくは、ニッケル又はアルミニウムから堆積され、誘電体膜６１の薄層で絶縁される。
【００２３】
アルミニウム合金弾性薄膜により構成された第二アドレッシング又は列電極Ｃ１及びＣ２、並びに４つの角度可変のマイクロ−ミラーＭ１，Ｍ２，Ｍ３及びＭ４が、基板５１の上面５８に取り付けられる。本発明のディスプレイパネルのこの形態において、角度可変のマイクロ−ミラーＭ１，Ｍ２，Ｍ３及びＭ４が、第一及び第二位置の間を移動可能であり、角度可変のマイクロ−ミラーと各行電極Ｒ１及びＲ２の間の静電気引力によって、並びに弾性膜によって生成されたカウンタースプリング力によって作動する。電気的に、各角度可変のマイクロ−ミラーが、コンデンサープレートに相当し、行電極とともに、可変コンデンサーを形成する。４つのアークギャップＧ１，Ｇ２，Ｇ３及びＧ４が、列電極とマイクロ−ミラーとの間に形成される。クロストークを防止するために、マイクロ−ミラーと列電極との間で、最小の浮遊容量（ｓｔｒａｙ ｃａｐａｃｉｔａｎｃｅ）を有することが望ましい。従って、列電極の一部のみが、マイクロ−ミラー近くに広がる。上記のように、本発明は、マイクロ−ミラーのアドレッシングのために、低圧ガス放電を使用する。
【００２４】
作動中、列電極とマイクロ−ミラーとの間においてスパークが開始されるように、最小のブレークダウン電圧Ｖｂが要求される。要求される最小のブレークダウン電圧Ｖｂが、通常、ギャップの最小ブレークダウン電圧が、ギャップ長とギャップ圧力との積であるとするパッシェンの法則に従う。これは、非線形関数であり、通常、Ｖｂ＝ｆ（ｐ＊ｄ）で記載され、ここで、ｐは、圧力であり、ｄは、ギャップ距離である。作動中、列電極Ｃ１とマイクロ−ミラーＭ２又はＭ４との間のアークを防止するために、列電極Ｃ１とマイクロ−ミラーＭ２及びＭ４との間の距離ｄ１が、アークギャップの長さよりも極めて大きなものとされる。
【００２５】
図５は、ディスプレイパネル５０及びパネルドライブエレクトロニクスを含むフラットパネルディスプレイ６５の概略図を図示する。図５に描かれているように、データ処理及び表示スキャンニングエレクトロニクスブロック６２が、ディスプレイパネル５０の行電極を連続して選択するために、行ドライバ６４にスキャン信号を提供し、同期化データ信号を列ドライバ６３に提供する。また、ブロック６２が、同期制御信号を光源６５に提供する。ディスプレイパネル５０の電極を駆動させるために、行ドライバ６４及び列ドライバ６３が、シフトレジスタ及び緩衝増幅器を備える。通常、緩衝増幅器が、相補型（ｃｏｍｐｌｉｍｅｎｔａｒｙ）トランジスタを備え、バイアス保護ダイオードを逆転させる。
【００２６】
図５において、行電極の各部分とともにコンデンサを形成するディスプレイパネル５０の角度可変のマイクロ−ミラーが、コンデンサープレートＭ１，Ｍ２，Ｍ３及びＭ４として図示されている。また、図５には、４つのアークギャップＧ１，Ｇ２，Ｇ３及びＧ４が示されており、各々が、各列電極Ｃ１及びＣ２と接続された第一端子、並びに、各コンデンサープレートＭ１，Ｍ２，Ｍ３及びＭ４と接続された第二端子を有する。
【００２７】
図６では、ディスプレイパネル５０のアドレッシングのために、行及び列電極に印加される様々な電圧波形が図示されている。さらに、図６では、列及び行電極に印加された電圧の結果として生成されたマイクロ−ミラーＭ１及びＭ２に対する電圧波形が図示されている。図６において、リセット、アドレッシング及び表示周期を含むひとつのビデオフィールド時間間隔が示されている。最初は、列電極が、０Ｖ電位に設定され、行電極が、−４０Ｖ電位に設定される。最初に、マイクロ−ミラー及び行電極により形成されるコンデンサーが、放電され、マイクロ−ミラーＭ１及びＭ２が、行電極と同じ−４０Ｖ電位を有する。
【００２８】
上記のように、アークを開始するために、アークギャップにわたって、特定の最小のガスブレークダウン電圧Ｖｂが、要求される。また、各ガス放電が、ブレークダウン電圧Ｖｂの約７０％である特定の消弧（ｅｘｔｉｎｇｕｉｓｈｉｎｇ）電圧Ｖｅを有する。このアプリケーションに対し、ブレークダウン電圧Ｖｂ＝１００Ｖであり、消弧電圧Ｖｅ＝７０Ｖであることが想定される。
【００２９】
１マイクロ秒又はそれ未満である時間間隔Ｔ１の間に、４０Ｖパルスが、列電極Ｃ１及びＣ２に印加され、−８０Ｖが、行電極Ｒ１に印加される。これにより、アークギャップＧ１及びＧ２にわたって１２０Ｖ電位が形成され、各アークギャップにおいてアークが開始される。開始されたアークが、マイクロ−ミラーＭ１，Ｍ２と行電極Ｒ１の各部分によって形成されたコンデンサーを帯電させる。マイクロ−ミラーＭ１及びＭ２に印加された電荷が、マイクロ−ミラーの電位を最大５０Ｖまで上昇させる。結果として、アークギャップにわたって、電位が、消弧電圧Ｖｅ＝７０Ｖよりも下がり、アークが、消滅する。等価回路が、電圧制御された自己終端電流スイッチとして機能する。
【００３０】
時間間隔Ｔ２の間に、列電極Ｃ１及びＣ２上の電圧が、０Ｖに設定され、行電極Ｒ１が、７０Ｖ電位まで上げられる。これが、時間間隔Ｔ１の間にマイクロ−ミラーＭ１及びＭ２に印加された５０Ｖの電荷を増やし、アークギャップＧ１及びＧ２にわたって、１２０Ｖ電位を形成し、各アークギャップにおいてアークを開始させる。開始されたアークが、マイクロ−ミラーＭ１，Ｍ２と行電極Ｒ１の各部分とによって形成されたコンデンサーを放電させる。これにより、アークギャップにわたって、電位が、１２０Ｖから７０Ｖまで減少し、アークが消滅する。
【００３１】
図６において、最後の２つの波形が、マイクロ−ミラーＭ１，Ｍ２と行電極Ｒ１との間の静電気引力を生成する電位差を示している。時間間隔Ｔ２の間に、先に作動されたマイクロ−ミラーが、弾性膜によって生成されたカウンタースプリング力によって上部の平坦な位置にリセットされる。このため、時間間隔Ｔ２が、十分な長さの間（＞２０マイクロ秒）保持される。時間間隔Ｔ１及びＴ２の間の上記操作が、ディスプレイの全てのマイクロ−ミラー及び行電極に行われる。
【００３２】
図６に示されているように、アドレッシング周期及び時間間隔Ｔ３の間、列電極Ｃ１に４０Ｖが印加され、列電極Ｃ２に０Ｖが印加され、行電極Ｒ１に−８０Ｖが印加される。これにより、アークギャップＧ１にわたって、１２０Ｖ電位が形成され、アークギャップＧ２にわたって、８０Ｖ電位が形成される。要求されるブレークダウン電圧が、Ｖｂ＝１００Ｖであるため、アークが、アークギャップＧ１においてのみ開始され、開始されたアークが、マイクロ−ミラーＭ１を５０Ｖだけ変化させる。５０Ｖの帯電を受けるマイクロ−ミラーと行電極の間に生じた静電力により、マイクロ−ミラーが作動する。時間間隔Ｔ３に続いて、−８０Ｖパルスを行電極Ｒ２に印加し、対応するデータを列電極に与えることにより、マイクロ−ミラーＭ３及びＭ４のアドレッシングが行われる。
【００３３】
図７を参照すると、通常、符号７０で示されている、本発明の代替形態のディスプレイパネルが示されている。アドレッシング構造を実現し、本発明のアドレッシング方法を実行する、この代替実施形態が、いくつかの点で、図４の図面に示された実施形態と似ており、同等の構成部品を特定するために、図７において同様な符号が使用される。
【００３４】
ここで、ディスプレイパネル７０が、２つの離隔した、通常平行な基板５１及び５２を備え、この基板５１及び５２は、アクリル又はガラスのような、光学的に透明な材料により構成される。ディスプレイパネル７０において、アドレッシング構造が、前面カバー基板５２上に形成され、マイクロ−ミラー及び下部静電アクチュエーション電極が、基板５１上に形成される。基板５１が、通常、長方形であり、平行な側面５６及び５７によって結合された平行な第一及び第二端面５４及び５５を備える。また、基板５１が、特別に構成された主上面５８及び離隔した下面５９を備える。
【００３５】
等間隔の溝６０が、上面５８上に形成され、側面５６と５７との間に広がる。下部電極Ｌ１及びＬ２が、溝６０内に配置された凹面上に設けられ、アルミニウムから堆積され、透明な誘電体薄膜６１で絶縁される。アルミニウム薄膜により構成された第一及び第二マイクロ−ミラー駆動電極Ｅ１及びＥ２並びに４つの角度可変のマイクロ−ミラーＭ１，Ｍ２，Ｍ３及びＭ４が、基板５１の上面５８に取り付けられる。電極Ｅ１が、マイクロ−ミラーＭ１及びＭ２と電気的に接続され、電極Ｅ２が、マイクロ−ミラーＭ３及びＭ４と電気的に接続される。長方形のコンデンサープレートＰ１，Ｐ２，Ｐ３及びＰ４を有する第一アドレッシング又は行電極Ｒ１及びＲ２が、基板５２の下面７３上に設けられ、アルミニウムから堆積される。図７に示されるように、コンデンサープレートＰ１，Ｐ２，Ｐ３及びＰ４が、各マイクロ−ミラー上に配置される。
【００３６】
行電極Ｒ１が、コンデンサープレートＰ１及びＰ２と電気的に接続され、一方、行電極Ｒ２が、コンデンサープレートＰ３及びＰ４と電気的に接続される。薄い透明絶縁体７１が、行アドレッシング電極並びにコンデンサープレートＰ１，Ｐ２，Ｐ３及びＰ４上に、スピンコーティングされる。アルミニウム膜から構成される、２つの第二アドレッシング又は列電極Ｃ１及びＣ２、並びに、４つの通常長方形である画素電極Ａ１，Ａ２，Ａ３及びＡ４が、絶縁体７１の下面に取り付けられる。列電極の部分が、アークギャップＧ１，Ｇ２，Ｇ３及びＧ４を形成する画素電極の近くに広がる。透明な絶縁薄膜７２が、画素電極の下面上に配置され、低圧下で、絶縁膜７１及び７２の間の隙間が、放電ガスにより充填される。真空成形と同様なこのプロセスが、絶縁膜７２を変形させ、画素電極と列電極との間の各アークギャップにおいて、放電ガスのためのポケットを形成する。
【００３７】
ディスプレイパネル７０において、画素が、３つの電極静電気アクチュエータに相当する。マイクロ−ミラーＭ１，Ｍ２，Ｍ３及びＭ４が、各上部画素電極Ａ１，Ａ２，Ａ３及びＡ４と下部電極Ｌ１及びＬ２との間に配置される移動電極である。画素電極とマイクロ−ミラーとの間の静電気引力が、マイクロ−ミラーを第一の上部平坦位置に移動させ、マイクロ−ミラーと下部電極との間の静電気引力が、第二位置に向かって下方向にマイクロ−ミラーを傾斜させる。
【００３８】
図８は、本発明のパネルドライブエレクトロニクスとディスプレイパネル７０とを含むフラットパネルディスプレイ８０の概略図を含む。ここで、パネルドライブエレクトロニクスが、ディスプレイパネル７０の行電極Ｒ１及びＲ２を連続して駆動させるためのブロック７４、同期化データを列電極Ｃ１及びＣ２に提供するためのブロック７５、電圧を下部電極Ｌ１及びＬ２に供給するためのブロック７６、及びディスプレイパネル７０の電極Ｅ１及びＥ２を駆動させるためのブロック７７を含む。ディスプレイパネル７０において、各画素が、直列に接続された３つのコンデンサーに相当する。第一コンデンサーが、各行電極Ｒ１及びＲ２に接続されたコンデンサープレートＰ１，Ｐ２，Ｐ３及びＰ４並びに画素電極Ａ１，Ａ２，Ａ３及びＡ４によって形成される。第二コンデンサーが、各駆動電極Ｅ１及びＥ２に接続されたマイクロ−ミラーＭ１，Ｍ２，Ｍ３及びＭ４並びに画素電極Ａ１，Ａ２，Ａ３及びＡ４によって形成される。マイクロ−ミラーＭ１，Ｍ２，Ｍ３及びＭ４、並びに下部電極Ｌ１及びＬ２の各部分が、第三コンデンサーを形成する。４つのアークギャップＧ１，Ｇ２，Ｇ３及びＧ４が、ディスプレイパネル７０内に設けられ、各々が、各列電極Ｃ１及びＣ２と接続された第一端子、並びに各画素電極Ａ１，Ａ２，Ａ３及びＡ４に接続された第二端子を備える。
【００３９】
図９には、ディスプレイパネル７０のアドレッシングのために、行及び列電極に印加された電圧波形が図示されている。また、図９には、行電極Ｒ１並びに列電極Ｃ１及びＣ２に印加された電圧の結果として形成されたＡ１及びＡ２画素電極に対する電圧波形が図示されている。図９に図示された最後の２つの波形が、電極Ｌ１，Ｌ２，Ｅ１及びＥ２に供給された静電アクチュエーション電圧を示す。
【００４０】
上記のように、画素電極が、行電極及びマイクロ−ミラーとともにコンデンサーを形成する。このアプリケーションに対し、画素電極Ａ１，Ａ２と行電極Ｒ１とで形成されたコンデンサーが、画素電極Ａ１，Ａ２とマイクロ−ミラーＭ１，Ｍ２とで形成されたコンデンサーの１０倍大きな値を有することが想定される。図９に示された電圧値が、これらの１０から１の容量分割器（ｃａｐａｃｉｔｉｖｅ ｄｉｖｉｄｅｒ）を説明する。
【００４１】
図９に図示されているように、２つのビデオフィールド時間間隔が示されており、ディスプレイパネル７０が、同時にアドレッシング及び表示操作をすることが出来ることが分かる。ビデオフィールド０の表示周期が、ビデオフィールド１のアドレッシング周期と重なり、一方、ビデオフィールド１の表示周期が、ビデオフィールド２のアドレッシング周期と重なる。
【００４２】
ビデオフィールドアドレッシング周期の前に、全ての画素電極が、ほぼ行電極の電位にリセットされる。同様に、各作動周期の間であり、ビデオフィールド表示周期の前に、全てのマイクロ−ミラーが、それらの新しい位置にリセットされる。さらに、作動周期の間、光源が、オフにされ、表示周期の間、光源が、オンにされる。
【００４３】
最初に、列電極が、０Ｖ電位に設定され、行電極が、−８５Ｖ電位に設定される。このアプリケーションに対し、前と同じように、放電ガスのブレークダウン電圧が、Ｖｂ＝１００Ｖであり、消弧電圧が、Ｖｅ＝７０Ｖであることが想定される。
【００４４】
１マイクロ秒又はそれ未満である時間間隔Ｔ１の間、列電極Ｃ１及びＣ２に０Ｖが印加され、行電極Ｒ１に約−１４０Ｖが印加される。これにより、アークギャップＧ１及びＧ２にわたって、ブレークダウン電圧Ｖｂ＝１００Ｖよりも大きな電位が生じ、これによって、各アークギャップにおいてアークが開始される。開始されたアークが、画素電極Ａ１及びＡ２を帯電させ、画素電極の電位を約７０Ｖまで上げる。
【００４５】
結果として、電位が、アークギャップにわたって消弧電圧Ｖｅ＝７０Ｖよりも下がり、アークが消滅する。時間間隔Ｔ２の間、行電極Ｒ１上の電圧が、約８７Ｖ電位まで上がる。これにより、時間間隔Ｔ１の間に画素電極に印加された電荷を７０Ｖまで上昇、増大させ、アークギャップＧ１及びＧ２においてアークを開始させる。開始されたアークが、画素電極Ａ１及びＡ２を放電させる。結果として、アークギャップにわたって、電圧が、約７０Ｖまで下がり、アークが消滅する。
【００４６】
時間間隔Ｔ３の間、行電極Ｒ１に印加された電圧が、約−８５Ｖであり、画素電極Ａ１及びＡ２上の電位が約−８５Ｖに設定される。時間間隔Ｔ１及びＴ２の間における上記の操作が、ディスプレイパネル７０の全ての行及び画素電極に対して行われることが理解される。
【００４７】
ビデオフィールド１のアドレッシング周期及び時間間隔Ｔ４の間、列電極Ｃ１に約１０Ｖが印加され、列電極Ｃ２に０Ｖが印加され、行電極Ｒ１に−９５Ｖが印加される。これにより、アークギャップＧ１にわたって、１０５Ｖ電位が生じ、アークギャップＧ２にわたって、９５Ｖ電位が生じる。要求されるブレークダウン電圧が、Ｖｂ＝１００Ｖであるため、アークが、アークギャップＧ１においてのみ開始される。アークギャップＧ１において開始されたアークが、画素電極Ａ１を、約３５Ｖだけ、充電させる。時間間隔Ｔ３の後に、−９５Ｖのパルスが、行電極Ｒ２に印加され、対応するデータが、列電極に与えられる。
【００４８】
リセット及びアドレッシング周期の間、電極Ｅ１及びＥ２に０Ｖが印加され、電極Ｌ１及びＬ２に約５０Ｖが印加される。各角度可変のマイクロ−ミラーと下部電極との間の５０Ｖ電位が、傾斜位置にマイクロ−ミラーを保持するバイアス力（ｂｉａｓ ｆｏｒｃｅ）を与える。同様に、上部平坦位置におけるマイクロ−ミラーに対し、各マイクロ−ミラーと各画素電極との間の５０Ｖ又は８５Ｖ電位が、上部平坦位置にマイクロ−ミラーを保持するバイアス力を与える。
【００４９】
マイクロ−ミラーをそれらの新たな位置にリセットすることは、２段階プロセスである。第一に、傾斜したマイクロ−ミラーが、上部平坦位置に移動し、次に、マイクロ−ミラーが、新たなアドレッシングに従い、選択的に、傾斜する。
【００５０】
作動周期及び時間間隔Ｔ５の間、電極Ｅ１，Ｅ２，Ｌ１及びＬ２に約５０Ｖが印加される。これらにより、各マイクロ−ミラーと各画素電極との間に静電気引力が生じる。生じた力が、先に傾斜したマイクロ−ミラーを上部平坦位置に移動させる。ここで、全てのマイクロ−ミラーが、上部平坦位置にあり、画素電極に近い。時間間隔Ｔ６の間、電極Ｅ１及びＥ２の電位が、約−５５Ｖに低減される。これにより、下部電極Ｌ１とマイクロ−ミラーＭ１，Ｍ２との間に約１０５Ｖ電位が生じ、画素電極Ａ１とマイクロ−ミラーＭ１との間に０Ｖが生じる。マイクロ−ミラーＭ１と下部電極Ｌ１との間の静電力により、マイクロ−ミラーＭ１が傾斜する。マイクロ−ミラーＭ２と画素電極Ａ２との間の約３５Ｖ電位が、マイクロ−ミラーＭ２と画素電極Ａ２との間にバイアス力を与え、マイクロ−ミラーＭ２を上部平坦位置に保持する。
【００５１】
本発明の実施形態では、傾斜したマイクロ−ミラーについて説明しているが、本発明の教示が適用可能ないくつかの他の双安定光変調器が存在すると理解される。
【００５２】
特許法の要件に従い、本願明細書において詳細に本発明を説明したが、当業者は、特定の要求又は条件を満たすように、個々の部分又はそれらの関連するアセンブリを容易に変更及び修正するだろう。添付の特許請求の範囲において示されるような本発明の精神及び範囲を逸脱することなく、このような変更及び修正がなされうる。
【符号の説明】
【００５３】
２０ ディスプレイパネル
２１ 光導波路
２４ 光源
２６ 第一エッジ面
２７ 第二エッジ面
２８，２９ 側面
３０ 上面
３１ 下面
３２ 溝
３３ マイクロ−ミラー
【特許請求の範囲】
【請求項１】
ディスプレイの双安定画素用のアドレッシング構造であって、
（ａ）基板、
（ｂ）前記基板上に配置された複数の第一及び第二アドレッシング電極、
（ｃ）複数の画素電極であって、各前記画素電極が、前記第一アドレッシング電極の選択された１つとともにコンデンサーを形成する画素電極、及び
（ｄ）各前記画素電極と前記第二アドレッシング電極の選択された１つとの間に形成された低圧放電ガス中で作動する複数のアークギャップ、
を備え、
前記画素電極が、前記ディスプレイの前記双安定画素の選択された１つに電位を与えることを特徴とするアドレッシング構造。
【請求項２】
各前記双安定画素が、光学特性を備えたマイクロメカニカルアクチュエータであることを特徴とする請求項１に記載のアドレッシング構造。
【請求項３】
各前記双安定画素が、光学特性を備えかつ静電気引力で作動するマイクロメカニカルアクチュエータを含むことを特徴とする請求項１に記載のアドレッシング構造。
【請求項４】
前記低圧放電ガスの圧力が、約３０ｔｏｒｒから約５００ｔｏｒｒであることを特徴とする請求項１に記載のアドレッシング構造。
【請求項５】
前記低圧放電ガスが、ヘリウム、ネオン、アルゴン、キセノンにより構成された群から選択されることを特徴とする請求項１に記載のアドレッシング構造。
【請求項６】
ガス放電アドレスディスプレイパネルであって、
（ａ）離隔した第一及び第二基板であって、前記第一基板と第二基板の間に隙間を画定する第一及び第二基板、
（ｂ）実質的に前記隙間を充填する低圧放電ガス、
（ｃ）前記隙間内において、前記第一基板上に配置された複数の第一及び第二アドレッシング電極、及び
（ｄ）複数の画素であって、各前記画素が、前記第一基板と接続された光学特性を備えた少なくとも１つのマイクロメカニカルアクチュエータを含む画素、
を備え、
各前記画素が、前記第一アドレッシング電極の選択された１つとともにコンデンサーを形成しかつ前記第二アドレッシング電極の選択された１つとともにアークギャップを形成する作動電極を有することを特徴とするガス放電アドレスディスプレイパネル。
【請求項７】
光学特性を備えた前記マイクロメカニカルアクチュエータが、傾斜したマイクロ−ミラーを備えることを特徴とする請求項６に記載のガス放電アドレスディスプレイパネル。
【請求項８】
前記第一基板が、実質的に等間隔の溝を備え、
光学特性を備えた前記マイクロメカニカルアクチュエータが、前記溝内に収容されていることを特徴とする請求項６に記載のガス放電アドレスディスプレイパネル。
【請求項９】
前記第一基板が、実質的に等間隔のキャビティを備え、
光学特性を備えた前記マイクロメカニカルアクチュエータが、前記キャビティ内に収容されていることを特徴とする請求項６に記載のガス放電アドレスディスプレイパネル。
【請求項１０】
前記低圧放電ガスの圧力が、約３０ｔｏｒｒから約５００ｔｏｒｒであることを特徴とする請求項６に記載のガス放電アドレスディスプレイパネル。
【請求項１１】
前記低圧放電ガスが、ヘリウム、ネオン、アルゴン、キセノンにより構成された群から選択されることを特徴とする請求項６に記載のガス放電アドレスディスプレイパネル。
【請求項１２】
前記第一及び第二アドレッシング電極に接続されたディスプレイパネルドライブエレクトロニクスをさらに含むことを特徴とする請求項６に記載のガス放電アドレスディスプレイパネル。
【請求項１３】
ガス放電アドレスディスプレイパネルであって、
（ａ）離隔した第一及び第二基板、
（ｂ）前記第一基板上に構成されたアドレッシング構造、及び
（ｃ）前記第二基板上に構成された複数の双安定画素、
を備え、
前記アドレッシング構造が、
（ｉ）複数の第一及び第二アドレッシング電極、及び
（ｉｉ）複数の画素電極、
を備え、
前記画素電極が、前記第一アドレッシング電極の選択された１つとともにコンデンサーを形成し、前記第二アドレッシング電極の選択された１つとともに、低圧放電ガス中で作動するアークギャップを形成し、
前記画素電極が、前記双安定画素の選択された１つに電位を与えることを特徴とするガス放電アドレスディスプレイパネル。
【請求項１４】
前記第一及び第二アドレッシング電極に接続されたディスプレイパネルドライブエレクトロニクスをさらに含むことを特徴とする請求項１３に記載のガス放電アドレスディスプレイパネル。
【請求項１５】
前記第二基板上に配置された複数の画素作動電極をさらに含むことを特徴とする請求項１３に記載のガス放電アドレスディスプレイパネル。
【請求項１６】
ディスプレイの双安定画素のアドレッシングのための電子回路であって、
（ａ）第一及び第二アドレッシング電極、
（ｂ）第一及び第二コンデンサープレートを有するコンデンサー、及び
（ｃ）低圧放電ガス中で作動するアークギャップ、
を備え、
前記アークギャップが、第一及び第二端子を備え、
前記コンデンサーの前記第一コンデンサープレートが、前記第一アドレッシング電極と接続されており、
前記コンデンサーの前記第二コンデンサープレートが、前記アークギャップの前記第一端子に接続されており、
前記アークギャップの前記第二端子が、前記第二アドレッシング電極と接続されており、
前記コンデンサーの前記第二コンデンサープレートが、前記ディスプレイの前記双安定画素に電位を与えることを特徴とする電子回路。
【請求項１７】
前記電子回路が、電圧制御された自己終端電流スイッチであることを特徴とする請求項１６に記載の電子回路。
【請求項１８】
前記双安定画素が、光学特性を備えたマイクロメカニカルアクチュエータを含むことを特徴とする請求項１６に記載の電子回路。
【請求項１９】
各前記双安定画素が、光学特性を備えかつ静電気引力で作動するマイクロメカニカルアクチュエータを含むことを特徴とする請求項１６に記載の電子回路。
【請求項２０】
前記低圧放電ガスが、ヘリウム、ネオン、アルゴン、キセノンにより構成された群から選択されることを特徴とする請求項１６に記載の電子回路。
【請求項２１】
前記低圧放電ガスの圧力が、約３０ｔｏｒｒから約５００ｔｏｒｒであることを特徴とする請求項１６に記載の電子回路。
【請求項２２】
前記第一及び第二コンデンサープレートが、光反射導体により構成されたことを特徴とする請求項１６に記載の電子回路。
【請求項２３】
前記第二コンデンサープレートが、光学特性を備えたマイクロメカニカルアクチュエータ用の固定電極を含むことを特徴とする請求項１６に記載の電子回路。
【請求項１】
ディスプレイの双安定画素用のアドレッシング構造であって、
（ａ）基板、
（ｂ）前記基板上に配置された複数の第一及び第二アドレッシング電極、
（ｃ）複数の画素電極であって、各前記画素電極が、前記第一アドレッシング電極の選択された１つとともにコンデンサーを形成する画素電極、及び
（ｄ）各前記画素電極と前記第二アドレッシング電極の選択された１つとの間に形成された低圧放電ガス中で作動する複数のアークギャップ、
を備え、
前記画素電極が、前記ディスプレイの前記双安定画素の選択された１つに電位を与えることを特徴とするアドレッシング構造。
【請求項２】
各前記双安定画素が、光学特性を備えたマイクロメカニカルアクチュエータであることを特徴とする請求項１に記載のアドレッシング構造。
【請求項３】
各前記双安定画素が、光学特性を備えかつ静電気引力で作動するマイクロメカニカルアクチュエータを含むことを特徴とする請求項１に記載のアドレッシング構造。
【請求項４】
前記低圧放電ガスの圧力が、約３０ｔｏｒｒから約５００ｔｏｒｒであることを特徴とする請求項１に記載のアドレッシング構造。
【請求項５】
前記低圧放電ガスが、ヘリウム、ネオン、アルゴン、キセノンにより構成された群から選択されることを特徴とする請求項１に記載のアドレッシング構造。
【請求項６】
ガス放電アドレスディスプレイパネルであって、
（ａ）離隔した第一及び第二基板であって、前記第一基板と第二基板の間に隙間を画定する第一及び第二基板、
（ｂ）実質的に前記隙間を充填する低圧放電ガス、
（ｃ）前記隙間内において、前記第一基板上に配置された複数の第一及び第二アドレッシング電極、及び
（ｄ）複数の画素であって、各前記画素が、前記第一基板と接続された光学特性を備えた少なくとも１つのマイクロメカニカルアクチュエータを含む画素、
を備え、
各前記画素が、前記第一アドレッシング電極の選択された１つとともにコンデンサーを形成しかつ前記第二アドレッシング電極の選択された１つとともにアークギャップを形成する作動電極を有することを特徴とするガス放電アドレスディスプレイパネル。
【請求項７】
光学特性を備えた前記マイクロメカニカルアクチュエータが、傾斜したマイクロ−ミラーを備えることを特徴とする請求項６に記載のガス放電アドレスディスプレイパネル。
【請求項８】
前記第一基板が、実質的に等間隔の溝を備え、
光学特性を備えた前記マイクロメカニカルアクチュエータが、前記溝内に収容されていることを特徴とする請求項６に記載のガス放電アドレスディスプレイパネル。
【請求項９】
前記第一基板が、実質的に等間隔のキャビティを備え、
光学特性を備えた前記マイクロメカニカルアクチュエータが、前記キャビティ内に収容されていることを特徴とする請求項６に記載のガス放電アドレスディスプレイパネル。
【請求項１０】
前記低圧放電ガスの圧力が、約３０ｔｏｒｒから約５００ｔｏｒｒであることを特徴とする請求項６に記載のガス放電アドレスディスプレイパネル。
【請求項１１】
前記低圧放電ガスが、ヘリウム、ネオン、アルゴン、キセノンにより構成された群から選択されることを特徴とする請求項６に記載のガス放電アドレスディスプレイパネル。
【請求項１２】
前記第一及び第二アドレッシング電極に接続されたディスプレイパネルドライブエレクトロニクスをさらに含むことを特徴とする請求項６に記載のガス放電アドレスディスプレイパネル。
【請求項１３】
ガス放電アドレスディスプレイパネルであって、
（ａ）離隔した第一及び第二基板、
（ｂ）前記第一基板上に構成されたアドレッシング構造、及び
（ｃ）前記第二基板上に構成された複数の双安定画素、
を備え、
前記アドレッシング構造が、
（ｉ）複数の第一及び第二アドレッシング電極、及び
（ｉｉ）複数の画素電極、
を備え、
前記画素電極が、前記第一アドレッシング電極の選択された１つとともにコンデンサーを形成し、前記第二アドレッシング電極の選択された１つとともに、低圧放電ガス中で作動するアークギャップを形成し、
前記画素電極が、前記双安定画素の選択された１つに電位を与えることを特徴とするガス放電アドレスディスプレイパネル。
【請求項１４】
前記第一及び第二アドレッシング電極に接続されたディスプレイパネルドライブエレクトロニクスをさらに含むことを特徴とする請求項１３に記載のガス放電アドレスディスプレイパネル。
【請求項１５】
前記第二基板上に配置された複数の画素作動電極をさらに含むことを特徴とする請求項１３に記載のガス放電アドレスディスプレイパネル。
【請求項１６】
ディスプレイの双安定画素のアドレッシングのための電子回路であって、
（ａ）第一及び第二アドレッシング電極、
（ｂ）第一及び第二コンデンサープレートを有するコンデンサー、及び
（ｃ）低圧放電ガス中で作動するアークギャップ、
を備え、
前記アークギャップが、第一及び第二端子を備え、
前記コンデンサーの前記第一コンデンサープレートが、前記第一アドレッシング電極と接続されており、
前記コンデンサーの前記第二コンデンサープレートが、前記アークギャップの前記第一端子に接続されており、
前記アークギャップの前記第二端子が、前記第二アドレッシング電極と接続されており、
前記コンデンサーの前記第二コンデンサープレートが、前記ディスプレイの前記双安定画素に電位を与えることを特徴とする電子回路。
【請求項１７】
前記電子回路が、電圧制御された自己終端電流スイッチであることを特徴とする請求項１６に記載の電子回路。
【請求項１８】
前記双安定画素が、光学特性を備えたマイクロメカニカルアクチュエータを含むことを特徴とする請求項１６に記載の電子回路。
【請求項１９】
各前記双安定画素が、光学特性を備えかつ静電気引力で作動するマイクロメカニカルアクチュエータを含むことを特徴とする請求項１６に記載の電子回路。
【請求項２０】
前記低圧放電ガスが、ヘリウム、ネオン、アルゴン、キセノンにより構成された群から選択されることを特徴とする請求項１６に記載の電子回路。
【請求項２１】
前記低圧放電ガスの圧力が、約３０ｔｏｒｒから約５００ｔｏｒｒであることを特徴とする請求項１６に記載の電子回路。
【請求項２２】
前記第一及び第二コンデンサープレートが、光反射導体により構成されたことを特徴とする請求項１６に記載の電子回路。
【請求項２３】
前記第二コンデンサープレートが、光学特性を備えたマイクロメカニカルアクチュエータ用の固定電極を含むことを特徴とする請求項１６に記載の電子回路。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【公表番号】特表２０１１−５２０２１３（Ｐ２０１１−５２０２１３Ａ）
【公表日】平成２３年７月１４日（２０１１．７．１４）
【国際特許分類】
【出願番号】特願２０１１−５０１７８３（Ｐ２０１１−５０１７８３）
【出願日】平成２０年１２月２２日（２００８．１２．２２）
【国際出願番号】ＰＣＴ／ＵＳ２００８／０８７９８１
【国際公開番号】ＷＯ２００９／１２０２４５
【国際公開日】平成２１年１０月１日（２００９．１０．１）
【出願人】（５１０２２０５７４）
【出願人】（５１０２５５２７７）
【出願人】（５１０２５５２８８）
【Ｆターム（参考）】
【公表日】平成２３年７月１４日（２０１１．７．１４）
【国際特許分類】
【出願日】平成２０年１２月２２日（２００８．１２．２２）
【国際出願番号】ＰＣＴ／ＵＳ２００８／０８７９８１
【国際公開番号】ＷＯ２００９／１２０２４５
【国際公開日】平成２１年１０月１日（２００９．１０．１）
【出願人】（５１０２２０５７４）
【出願人】（５１０２５５２７７）
【出願人】（５１０２５５２８８）
【Ｆターム（参考）】
[ Back to top ]