位相同期発振器および送信機
【課題】従来に比べて正確にロック状態およびアンロック状態を判定することができる位相同期発振器を提供する。
【解決手段】位相同期発振器はサンプリング位相検波器ＳＰＤを備える。サンプリング位相検波器は、基準信号と、電圧制御発振器ＶＣＯから出力される発振信号の位相差に応じた電圧信号を出力する。シュミット回路３４は、サンプリング位相検波器の出力に応じてパルス信号を生成する。判定回路は、パルス信号の有無に応じてロック／アンロックを判定する。
【解決手段】位相同期発振器はサンプリング位相検波器ＳＰＤを備える。サンプリング位相検波器は、基準信号と、電圧制御発振器ＶＣＯから出力される発振信号の位相差に応じた電圧信号を出力する。シュミット回路３４は、サンプリング位相検波器の出力に応じてパルス信号を生成する。判定回路は、パルス信号の有無に応じてロック／アンロックを判定する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、サンプリング位相検波器（ＳＰＤ）を備える位相同期発振器およびそれを利用する送信機に関する。
【背景技術】
【０００２】
サンプリング位相検波器（ＳＰＤ）を利用した位相同期発振器（ＰＬＯ）は広く知られる。こうした位相同期発振器はマイクロ波帯のような高周波の送信機や受信機で周波数変換用の局部発振器として広く利用される。位相同期発振器を用いた送信機では位相同期発振器の同期すなわちロックが外れると、目的の送信周波数以外の送信電波が出力され妨害波となることから、位相同期発振器の同期すなわちロックが外れた場合、ロックが外れたことを検出し送信を停止する。
【０００３】
特許文献１に開示されるように、ロックの外れすなわちアンロックの検出にあたってループフィルタの出力電圧が用いられる。ループフィルタの出力電圧は電圧制御発振器の発振周波数と基準信号との位相差に相当する。ループフィルタの出力電圧が所定の正常範囲に入ると、その状態はロック状態として判定される。ループフィルタの出力電圧が所定の正常範囲から外れると、その状態はアンロック状態として判定される。アンロック状態が検出されると、位相同期発振器に含まれるサーチオシレータは電圧制御発振器の制御電圧をスイープする。こうして再び位相同期発振器のロックが確立されていく。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平１１−１７７４１８号公報
【特許文献２】特開２００４−３０４２５１号公報
【特許文献３】特開平６−１６４３８１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
前述の位相同期発振器ではロックの確立にあたって電圧制御発振器の発振周波数はロックレンジより狭いプルインレンジに入らなければならない。しかしながら、ロック状態と判定する電圧制御発振器の制御電圧範囲をロックレンジに対応する範囲に設定した場合、アンロック状態からサーチオシレータで制御電圧をスイープすると、実際にロック可能なプルインレンジに入る前にロック状態と誤判定される。この対策としてロック状態と判定する制御電圧範囲をプルインレンジに対応する範囲に設定した場合、実際には制御電圧はロックレンジ内にありロック状態を保持しているにも拘わらずアンロックと誤判定されてしまう。以上から制御電圧の範囲のみで正確にロック／アンロックを判定することは困難である。
【０００６】
本発明のいくつかの態様によれば、従来に比べて正確にロック状態およびアンロック状態を判定することができる位相同期発振器を提供することができる。本発明のいくつかの態様によれば、そういった位相同期発振器を利用する送信機を提供することができる。
【課題を解決するための手段】
【０００７】
本発明の第１形態によれば、基準信号を出力する基準信号発振器と、制御電圧に応じた発振周波数で発振信号を出力する電圧制御発振器と、前記基準信号および前記発振信号の位相差に応じた電圧信号を出力するサンプリング位相検波器と、前記サンプリング位相検波器の出力に応じて矩形波を生成するシュミット回路と、前記矩形波の有無に応じてロック／アンロックを判定する判定回路とを備える位相同期発振器が提供される。
【０００８】
基準信号および発振信号の位相差が縮小すると、基準信号発振器と電圧制御発振器との間でロック状態が確立される。このとき、シュミット回路は矩形波を出力しない。ロック状態が解除されると、シュミット回路は矩形波を出力する。こうしたシュミット回路の特性に基づき判定回路は正確にロック状態およびアンロック状態を判定することができる。
【０００９】
本発明の第２形態によれば、局部発振器から出力される発振周波数信号に基づき入力信号の周波数を変換するミキサを備え、前記局部発振器は、基準信号を出力する基準信号発振器と、制御電圧の大きさに応じた発振周波数で発振信号を出力する電圧制御発振器と、前記基準信号および前記発振信号の位相差に応じた電圧信号を出力するサンプリング位相検波器と、前記サンプリング位相検波器の出力に応じて矩形波を生成するシュミット回路と、前記矩形波の有無に応じてロック／アンロックを判定する判定回路とを備えることを特徴とする送信機が提供される。
【００１０】
基準信号および発振信号の位相差が縮小すると、基準信号発振器と電圧制御発振器との間でロック状態が確立される。このとき、シュミット回路は矩形波を出力しない。ロック状態が解除されると、シュミット回路は矩形波を出力する。こうしたシュミット回路の特性に基づき判定回路は正確にロック状態およびアンロック状態を判定することができる。こうした判定に応じて送信機の動作は制御されることができる。
【００１１】
送信機は、前記ミキサの出力を増幅するパワーアンプをさらに備えてもよい。前記判定回路は、前記アンロックを判断すると、前記パワーアンプの動作を停止することができる。アンロック状態のときパワーアンプの消費電力は低減されることができる。
【００１２】
送信機は、前記ミキサの出力を増幅するパワーアンプと、前記ミキサの出力を増幅して前記パワーアンプに供給するＲＦアンプと、前記矩形波の波数を計数し、前記判定回路に計数値を供給するカウンタ回路とをさらに備えてもよい。前記判定回路は、前記計数値が第１の値を超えると前記ＲＦアンプの動作を停止し、前記計数値が第１の値より大きい第２の値を超えると前記パワーアンプの動作を停止することができる。
【００１３】
ここでは、ＲＦアンプに比べてパワーアンプは電源のオンから熱飽和状態に達しその出力が安定するまで時間がかかる。したがって、アンロック状態の程度に応じてＲＦアンプおよびパワーアンプのオンオフが制御されると、消費電力が低減されるとともに、ロック状態への復帰後に速やかな回路動作の安定化が実現されることができる。
【００１４】
送信機は、前記入力信号を処理し、処理後の信号を前記ミキサに供給するＩＦアンプと、前記ミキサの出力を増幅するパワーアンプと、前記ミキサの出力を増幅して前記パワーアンプに供給するＲＦアンプと、前記矩形波の波数を計数し、前記判定回路に計数値を供給するカウンタ回路とをさらに備えてもよい。前記判定回路は、前記計数値が第１の値を超えると前記ＩＦアンプの動作を停止し、前記計数値が第１の値より大きい第２の値を超えると前記ＲＦアンプの動作を停止し、前記計数値が第２の値より大きい第３の値を超えると前記パワーアンプの動作を停止することができる。
【００１５】
ここでは、ＩＦアンプに比べてＲＦアンプは電源のオンから熱飽和状態に達しその出力が安定するまで時間がかかる。同様に、ＲＦアンプに比べてパワーアンプは電源のオンから熱飽和状態に達しその出力が安定するまで時間がかかる。したがって、アンロック状態の程度に応じてＩＦアンプ、ＲＦアンプおよびパワーアンプのオンオフが制御されると、消費電力が低減されるとともに、ロック状態への復帰後に速やかな回路動作の安定化が実現されることができる。
【発明の効果】
【００１６】
以上のように本発明によれば、従来に比べて正確にロック状態およびアンロック状態を判定することができる位相同期発振器は提供されることができる。
【図面の簡単な説明】
【００１７】
【図１】本発明の第１実施形態に係る送信機の構成を概略的に示すブロック図である。
【図２】位相同期発振器の第１実施形態を示すブロック図である。
【図３】ループフィルタ回路の構成を詳細に示すブロック図である。
【図４】電圧制御発振器の発振周波数と制御電圧との関係を示すグラフである。
【図５】本発明の第２実施形態に係る送信機の構成を概略的に示すブロック図である。
【図６】第２実施形態に係る位相同期発振器で判定回路の構成を詳細に示すブロック図である。
【図７】第２実施形態に係る位相同期発振器で他の具体例に係る判定回路の構成を詳細に示すブロック図である。
【発明を実施するための形態】
【００１８】
以下、添付図面を参照しつつ本発明の一実施形態を説明する。
【００１９】
図１は本発明の第１実施形態に係る送信機１１の構成を概略的に示す。送信機１１はＩＦアンプ１２を備える。ＩＦアンプ１２には例えば９５０ＭＨｚ〜１４５０ＭＨｚの入力信号すなわち中間周波信号（ＩＦ）が入力され増幅される。この種の送信機１１は例えばブロックアップコンバータ（ＢＵＣ）といった衛星通信機用送信機その他の無線送信機で例えられることができる。
【００２０】
送信機１１は局部発振器すなわち位相同期発振器１３を備える。位相同期発振器１３はＰＬＬ（フェーズロックループ）回路の働きで１３．０５ＧＨｚの局部発振信号（ＬＯ）を出力する。位相同期発振器１３の詳細は後述される。
【００２１】
ＩＦアンプ１２および位相同期発振器１３はミキサ１４に接続される。ミキサ１４で中間周波信号と位相同期発振器１３の局部発振信号が混合される。その結果、中間周波信号の周波数と局部発振信号の周波数の和である高周波信号（ＲＦ信号）に中間周波信号は周波数変換される。
【００２２】
ミキサ１４はＲＦアンプ１５に接続される。ＲＦアンプ１５はミキサ１４の出力を増幅する。
【００２３】
ＲＦアンプ１５にはパワーアンプ１６が接続される。パワーアンプ１６は所定の出力電力までＲＦアンプ１５の出力信号を増幅する。パワーアンプ１６の出力すなわちＲＦ信号はアンテナ１７から無線信号として空間に伝搬する。こうして送信機１１から無線信号が送信される。
【００２４】
パワーアンプ１６とアンテナ１７との間にはスイッチ１８が挿入される。スイッチ１８は、パワーアンプ１６とアンテナ１７との間で接続（オン）と切断（オフ）とを切り替える。スイッチ１８には位相同期発振器１３が接続される。スイッチ１８の接続および切断にあたって位相同期発振器１３から制御信号が出力される。制御信号の出力にあたって位相同期発振器１３はロック状態とアンロック状態とを判定する。「ロック状態であること」が判断されると、スイッチ１８は接続される。「アンロック状態であること」が判断されると、スイッチ１８は切断される。スイッチ１８の切断に応じてＲＦ信号の送信は停止される。
【００２５】
図２は位相同期発振器１３の第１実施形態を示す。第１実施形態に係る位相同期発振器１３は基準信号発振器１９を備える。基準信号発振器１９は例えば水晶発振器であり基準周波数の基準信号を出力する。位相同期発振器１３は電圧制御発振器（ＶＣＯ）２１を備える。電圧制御発振器２１は制御電圧の大きさに応じた発振周波数で発振信号を出力する。制御電圧の大きさに応じて発振信号の周波数は変化する。
【００２６】
基準信号発振器１９および電圧制御発振器２１はサンプリング位相検波器（ＳＰＤ）２２に接続される。サンプリング位相検波器２２は基準信号と発振信号との位相差に応じたビートを出力する。サンプリング位相検波器２２は例えば１個のステップリカバリーダイオードと２個のショットキーダイオードとを含む。サンプリング位相検波器２２は、基準信号発振器１９から入力される基準信号をその周波数の狭パルス信号に変換する。変換で得られる狭パルス信号によって、サンプリング位相検波器２２は、電圧制御発振器２１から入力される発振信号をサンプリングする。両者の位相差が縮小すればするほどビートの出力レベルは高まる。ここで、ビート周波数ｆｂｅａｔは次式で表される。
【数１】
なお、ｆｒｅｆは基準信号の周波数を示す。ｆＶＣＯは発振信号の周波数を示す。Ｎは自然数を示す。電圧制御発振器２１の発振周波数が基準周波数の整数倍に一致すると、すなわち、ｆＶＣＯ＝Ｎ・ｆｒｅｆが確立されると、ビートは直流成分のみとなる。
【００２７】
サンプリング位相検波器２２の出力端子にはループフィルタサーチオシレータ混成回路２３が接続される。サンプリング位相検波器２２の出力すなわちビートはループフィルタサーチオシレータ混成回路２３に供給される。ループフィルタサーチオシレータ混成回路２３の出力端子は電圧制御発振器２１の制御端子に接続される。ループフィルタサーチオシレータ混成回路２３の出力は制御電圧として電圧制御発振器２１に供給される。
【００２８】
ループフィルタサーチオシレータ混成回路２３はループフィルタ２４およびサーチオシレータ２５を備える。ループフィルタ２４はビートから低周波成分すなわち直流成分を取り出す。この低周波成分は、基準信号と発振信号との位相差を反映する誤差電圧に相当する。サンプリング位相検波器２２から出力されるビートの出力レベルが低下すると、サーチオシレータ２５が機能する。サーチオシレータ２５は例えば０［Ｖ］から正の方向に制御電圧をスイープする。
【００２９】
ループフィルタサーチオシレータ混成回路２３には判定回路２６が接続される。判定回路２６には、サーチオシレータ２５の動作状態が入力される。判定回路２６はサーチオシレータ２５の動作状態に基づき位相のロック状態およびアンロック状態を判定する。判定回路２６はロック状態およびアンロック状態の判定に基づきスイッチ１８の制御信号を生成する。制御信号はスイッチ１８に供給される。前述のように、「アンロック状態であること」が判定されると、スイッチ１８は切断される。
【００３０】
図３に示されるように、ループフィルタサーチオシレータ混成回路２３は積分回路２９を備える。積分回路２９は電圧制御発振器２１の制御電圧を出力する。積分回路２９には第１オペアンプ３１が組み込まれる。第１オペアンプ３１の反転入力端子と出力端子との間にはキャパシタ３２と第１抵抗素子３３とが挿入される。第１オペアンプ３１の反転入力端子にはビートが入力される。第１オペアンプ３１の非反転入力端子には基準電圧Ｖｃｃが入力される。
【００３１】
ループフィルタサーチオシレータ混成回路２３はシュミット回路３４を備える。シュミット回路３４の出力は第２抵抗素子３５を経て積分回路２９に供給される。シュミット回路３４は矩形波を生成する。積分回路２９は、シュミット回路３４から供給される矩形波を積分し三角波すなわちスイープ信号を出力する。シュミット回路３４には第２オペアンプ３６が組み込まれる。第２オペアンプ３６の非反転入力端子と出力端子との間には第３抵抗素子３７が挿入される。第２オペアンプ３６の反転入力端子には基準電圧Ｖｃｃが入力される。第２オペアンプ３６の非反転入力端子には第４抵抗素子３８を経て第１オペアンプ３１の出力が入力される。第２オペアンプ３６の出力は第２抵抗素子３５を経て第１オペアンプ２６の反転入力端子に供給される。同時に、第２オペアンプ３６の出力は判定回路２６に供給される。ここで、第１オペアンプ３１、第２オペアンプ３６、キャパシタ３２、第１抵抗素子３３、第２抵抗素子３５、第３抵抗素子３７および第４抵抗素子３８はサーチオシレータ２５を形成する。
【００３２】
第１オペアンプ３１の反転入力端子にはバッファ回路３９が接続される。サンプリング位相検波器２２から出力されるビートはバッファ回路３９を経て第１オペアンプ３１の反転入力端子に供給される。第３オペアンプ４１の出力端子はその反転入力端子に直接に接続される。第３オペアンプ４１の非反転入力端子にはサンプリング位相検波器２２から出力されるビートが入力される。第３オペアンプ４１の出力は第５抵抗素子４２を経て第１オペアンプ３１の反転入力端子に供給される。こうして積分回路２９にはビートとシュミット回路３４の出力とが並列に接続される。ここで、第１オペアンプ３１、第３オペアンプ４１、キャパシタ３２、第１抵抗素子３３、第５抵抗素子４２はループフィルタ２４を形成する。
【００３３】
次に送信機１１の動作を説明する。位相同期発振器１３でロック状態が維持される場合を想定する。電圧制御発振器２１にはロックレンジに対応する電圧値範囲（以下「ロックレンジ範囲」という）で制御電圧が印加される。ループフィルタ２４すなわち積分回路２９は、位相同期発振器１３から規定の周波数の発振信号が出力されるように制御電圧を出力する。制御電圧がロックレンジ範囲内に維持される限り、ロック状態は保持される。規定の送信周波数域で無線信号は送信される。このとき、基準信号発振器１９の基準信号と電圧制御発振器２１の発振信号との位相差は縮小することから、サンプリング位相検波器２２ではビートの出力レベルは上昇する。その結果、第５抵抗素子４２を流れる電流の電流値は第２抵抗素子３５を流れる電流の電流値を上回る。サーチオシレータ２５は停止する。
【００３４】
こうしたサーチオシレータ２５の停止時、シュミット回路３４から矩形波は出力されない。判定回路２６はロックを判定する。判定回路２６はスイッチ１８の接続を維持する。その結果、規定の送信周波数域で無線信号の送信が実現される。
【００３５】
環境温度の変化や振動といった要因に基づき電圧制御発振器２１の発信周波数がロックレンジから外れると、電圧制御発振器２１は制御電圧の振れに対応しきれない。ロック状態は解除される。このとき、基準信号発振器１９の基準信号と電圧制御発振器２１の発振信号との位相差は増大することから、サンプリング位相検波器２２から出力されるビートの出力レベルは低下する。その結果、第２抵抗素子３５を流れる電流の電流値は第５抵抗素子４２を流れる電流の電流値を上回る。サーチオシレータ２５は動作を開始する。シュミット回路３４は矩形波を出力する。積分回路２９は矩形波の出力に応じて三角波を出力し強制的に電圧制御発振器２１の制御電圧をスイープする。周波数は徐々に増加する。
【００３６】
同時に、矩形波の出力に応じて判定回路２６はアンロックを判定する。判定回路２６はスイッチ１８を切断する。その結果、無線信号の送信は停止される。指定の送信周波数域から外れた周波数の無線信号の送信は回避される。
【００３７】
電圧制御発振器２１の発振周波数が徐々に増加しプルインレンジに入ると、位相同期発振器１３はロック状態を確立する。サンプリング位相検波器２２はビートを出力する。その結果、第５抵抗素子４２を流れる電流の電流値は第２抵抗素子３５を流れる電流の電流値を上回る。サーチオシレータ２５は停止する。ループフィルタ２４すなわち積分回路２９は、位相同期発振器１３から規定の周波数の発振信号が出力されるように制御電圧を出力する。制御電圧がロックレンジ範囲内に維持される限り、ロック状態は保持される。
【００３８】
発振周波数がプルインレンジに入りロック状態が確立されると、シュミット回路３４の出力から矩形波は消失する。矩形波の消失に応じて判定回路２６はロックを判定する。判定回路２６はスイッチ１８を接続させる。その結果、無線信号の送信は再開される。規定の送信周波数域で無線信号の送信が実現される。
【００３９】
図４に示されるように、一般に電圧制御発振器２１では規定の発振周波数ｆ０に対して発振周波数の可変範囲ｆＬ〜ｆＨが規定される。発振周波数の可変範囲ｆＬ〜ｆＨは制御電圧の下限値ＶｔＬおよび上限値ＶｔＨで特定される。可変範囲ｆＬ〜ｆＨ内では制御電圧の大きさと発振周波数との間に例えば比例関係が確立される。可変範囲ｆＬ〜ｆＨ内にプルインレンジｆ１〜ｆ２は設定される。プルインレンジｆ１〜ｆ２は制御電圧の第１電圧値Ｖ１および第２電圧値Ｖ２で特定される。同様に、可変範囲ｆＬ〜ｆＨ内にロックレンジｆ３〜ｆ４が設定される。ロックレンジｆ３〜ｆ４はプルインレンジｆ１〜ｆ２よりも広い。ロックレンジｆ３〜ｆ４は制御電圧の第３電圧値Ｖ３および第４電圧値Ｖ４で特定される。ロック状態からアンロック状態に移行する際に制御電圧はロックレンジの電圧範囲Ｖ３〜Ｖ４から外れる。このとき、前述のように、シュミット回路３４は矩形波を出力し、積分回路２９はスイープ信号を出力する。判定回路２６は矩形波の出力に応じてアンロックを判定する。したがって、ロック状態からアンロック状態への移行は正確に判定されることができる。反対に、アンロック状態からロック状態に移行する際に制御電圧はプルインレンジの電圧範囲Ｖ１〜Ｖ２の外側からプルインレンジの電圧範囲Ｖ１〜Ｖ２に進入する。プルインレンジへの進入に応じてサーチオシレータすなわちシュミット回路３４の出力から矩形波は消失し、制御電圧のスイープは停止する。判定回路２６は矩形波の消失に応じてロックを判定する。したがって、アンロック状態からロック状態への移行は正確に判定されることができる。
【００４０】
図５は本発明の第２実施形態に係る送信機１１ａの構成を概略的に示す。図中、第１実施形態に係る送信機１１と均等な構成には同一の参照符号が付されそれらの詳細な説明は割愛される。この送信機１１ａでは第２実施形態に係る位相同期発振器１３ａからＩＦアンプ１２、ＲＦアンプ１５およびパワーアンプ１６にそれぞれ制御信号が供給される。供給される制御信号に応じてＩＦアンプ１２、ＲＦアンプ１５およびパワーアンプ１６のオンオフが制御される。こうしたオンオフの制御にあたって位相同期発振器１３ａは複数段階にアンロック状態を判別する。
【００４１】
詳述すると、図６に示されるように、位相同期発振器１３ａの判定回路２６ａはパルス生成回路４４を備える。パルス生成回路４４は、サーチオシレータ２５のシュミット回路３４から出力される矩形波の立ち上がりのタイミングでパルスを生成する。パルス生成回路４４はカウンタ回路４５に接続される。カウンタ回路４５は単位時間あたりでパルス数を計数する。単位時間は例えば１０［ｍｓｅｃ］のタイムサイクルに設定されればよい。計測時間はタイマ４６で計測される。カウンタ回路４５には演算制御回路４７が接続される。単位時間あたりのパルス数は演算制御回路４７に供給される。演算制御回路４７は単位時間あたりのパルス数に基づき複数段階にアンロック状態を分別し、分別結果に基づいてＩＦアンプ１２、ＲＦアンプ１５、パワーアンプ１６およびスイッチ１８に制御信号１、制御信号２、制御信号３および制御信号４を各々出力する。
【００４２】
具体的には、例えばタイムサイクル内でパルスが全く計数されなければ、演算制御回路４７は位相同期発振器１３ａがロック状態であると判定する。このとき、演算制御回路４７はＩＦアンプ１２、ＲＦアンプ１５およびパワーアンプ１６の動作を通常通りに維持すべくＩＦアンプ１２、ＲＦアンプ１５、パワーアンプ１６およびスイッチ１８にオン信号としての制御信号１、制御信号２、制御信号３および制御信号４を各々出力する。
【００４３】
タイムサイクル内で１回〜３回のパルスが計数されると、瞬間的なアンロック状態が想定される。演算制御回路４７は低度のアンロック状態であると判定する。位相同期発振器１３ａは瞬時にロック状態に復帰する。このとき、演算制御回路４７は通常通りにＲＦアンプ１５およびパワーアンプ１６の動作を維持しつつＩＦアンプ１２の動作を停止すべく制御信号１をオフにする。ＩＦアンプ１２の消費電力は削減される。同時に、演算制御回路４７はスイッチ１８を切断すべく制御信号４をオフにする。
【００４４】
タイムサイクル内で４回〜６回の矩形波が計数されると、一時的なアンロック状態が想定される。位相同期発振器１３ａは短期間でロック状態に復帰する可能性が高い。演算制御回路４７は中度のアンロック状態であると判定する。このとき、演算制御回路４７はパワーアンプ１６の動作を通常通りに維持しつつＩＦアンプ１２およびＲＦアンプ１５の動作を停止すべく制御信号１および制御信号２をオフにする。ＩＦアンプ１２およびＲＦアンプ１５の消費電力は削減される。同時に、演算制御回路４７はスイッチ１８を切断すべく制御信号４をオフにする。
【００４５】
タイムサイクル内で７回以上の矩形波が計数されると、不安定なロック状態が想定される。短期間にロック状態に復帰する可能性は低い。演算制御回路４７は高度のアンロック状態であると判定する。このとき、演算制御回路４７はＩＦアンプ１２、ＲＦアンプ１５およびパワーアンプ１６の動作を停止すべく制御信号１、制御信号２および制御信号３をオフにする。ＩＦアンプ１２、ＲＦアンプ１５およびパワーアンプ１６の消費電力は削減される。同時に、演算制御回路４７はスイッチ１８を切断すべく制御信号４をオフにする。
【００４６】
ＩＦアンプ１２に比べてＲＦアンプ１５は電源のオンから熱飽和状態に達しその出力が安定するまで時間がかかる。同様に、ＲＦアンプ１５に比べてパワーアンプ１６は電源のオンから熱飽和状態に達しその出力が安定するまで時間がかかる。したがって、前述のように、アンロック状態の程度に応じてＩＦアンプ１２、ＲＦアンプ１５およびパワーアンプ１６のオンオフが制御されると、確実に消費電力が低減されるとともに、ロック状態への復帰後に速やかな回路動作の安定化が実現されることができる。
【００４７】
その他、カウンタ回路４５の計数値は単純にロック状態およびアンロック状態の判定にあたって利用されてもよい。例えば、タイムサイクル内で１回でも矩形波が計数されたら演算制御回路４７はアンロックを判定してもよい。この場合、次以降のタイムサイクルで矩形波が検出されなくなるまでアンロック状態の判定が維持されればよい。タイムサイクル内で１０回以上の矩形波が計数されたら演算制御回路４７はアンロックを判定してもよい。この場合には、次以降のタイムサイクルで矩形波の計数が１０回を下回るまでアンロックの判定が維持されればよい。いずれの場合でも、タイムサイクル内の矩形波の回数に応じてアンロック状態はきめ細かく判定されることができる。
【００４８】
第２実施形態に係る位相同期発振器１３ａでは、図７に示されるように、判定回路２６ｂにウインドウコンパレータ４８が組み込まれてもよい。図中、第２実施形態に係る位相同期発振器１３ａと均等な構成には同一の参照符号が付されそれらの詳細な説明は割愛される。ウインドウコンパレータ４８にはサーチオシレータ２５の積分回路２９から電圧制御発振器２１の制御電圧が入力される。ウインドウコンパレータ４８は特定のプルインレンジｆ１〜ｆ２の電圧範囲Ｖ１〜Ｖ２を含む電圧範囲で電圧制御発振器２１の制御電圧を抽出する。こうしたウインドウコンパレータ４８の働きによれば、たとえ制御電圧の可変範囲ＶｔＬ〜ＶｔＨに複数のプルインレンジが存在しても、位相同期発振器１３ａは確実に指定の発振周波数でロック状態を確立することができる。指定の発振周波数以外のプルインレンジでフォールスロックの発生は確実に回避されることができる。
【００４９】
なお、局部発振信号の周波数は１３．０５ＧＨｚに限定されるものではなく、例えばマイクロ波の周波数帯域で適宜に設定されればよい。すなわち、前述の位相同期発振器１３は他の周波数域の局部発振信号の生成にあたって利用されてもよい。
【符号の説明】
【００５０】
１１ 送信機、１１ａ 送信機、１２ ＩＦアンプ、１３ 位相同期発振器（局部発振器）、１３ａ 位相同期発振器（局部発振器）、１４ ミキサ、１５ ＲＦアンプ、１６ パワーアンプ、１９ 基準信号発振器、２１ 電圧制御発振器（ＶＣＯ）、２２ サンプリング位相検波器（ＳＰＤ）、２６ 判定回路、２６ａ 判定回路、２６ｂ 判定回路、２９ 積分回路、３４ シュミット回路、４５ カウンタ回路、４８ ウインドウコンパレータ。
【技術分野】
【０００１】
本発明は、サンプリング位相検波器（ＳＰＤ）を備える位相同期発振器およびそれを利用する送信機に関する。
【背景技術】
【０００２】
サンプリング位相検波器（ＳＰＤ）を利用した位相同期発振器（ＰＬＯ）は広く知られる。こうした位相同期発振器はマイクロ波帯のような高周波の送信機や受信機で周波数変換用の局部発振器として広く利用される。位相同期発振器を用いた送信機では位相同期発振器の同期すなわちロックが外れると、目的の送信周波数以外の送信電波が出力され妨害波となることから、位相同期発振器の同期すなわちロックが外れた場合、ロックが外れたことを検出し送信を停止する。
【０００３】
特許文献１に開示されるように、ロックの外れすなわちアンロックの検出にあたってループフィルタの出力電圧が用いられる。ループフィルタの出力電圧は電圧制御発振器の発振周波数と基準信号との位相差に相当する。ループフィルタの出力電圧が所定の正常範囲に入ると、その状態はロック状態として判定される。ループフィルタの出力電圧が所定の正常範囲から外れると、その状態はアンロック状態として判定される。アンロック状態が検出されると、位相同期発振器に含まれるサーチオシレータは電圧制御発振器の制御電圧をスイープする。こうして再び位相同期発振器のロックが確立されていく。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平１１−１７７４１８号公報
【特許文献２】特開２００４−３０４２５１号公報
【特許文献３】特開平６−１６４３８１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
前述の位相同期発振器ではロックの確立にあたって電圧制御発振器の発振周波数はロックレンジより狭いプルインレンジに入らなければならない。しかしながら、ロック状態と判定する電圧制御発振器の制御電圧範囲をロックレンジに対応する範囲に設定した場合、アンロック状態からサーチオシレータで制御電圧をスイープすると、実際にロック可能なプルインレンジに入る前にロック状態と誤判定される。この対策としてロック状態と判定する制御電圧範囲をプルインレンジに対応する範囲に設定した場合、実際には制御電圧はロックレンジ内にありロック状態を保持しているにも拘わらずアンロックと誤判定されてしまう。以上から制御電圧の範囲のみで正確にロック／アンロックを判定することは困難である。
【０００６】
本発明のいくつかの態様によれば、従来に比べて正確にロック状態およびアンロック状態を判定することができる位相同期発振器を提供することができる。本発明のいくつかの態様によれば、そういった位相同期発振器を利用する送信機を提供することができる。
【課題を解決するための手段】
【０００７】
本発明の第１形態によれば、基準信号を出力する基準信号発振器と、制御電圧に応じた発振周波数で発振信号を出力する電圧制御発振器と、前記基準信号および前記発振信号の位相差に応じた電圧信号を出力するサンプリング位相検波器と、前記サンプリング位相検波器の出力に応じて矩形波を生成するシュミット回路と、前記矩形波の有無に応じてロック／アンロックを判定する判定回路とを備える位相同期発振器が提供される。
【０００８】
基準信号および発振信号の位相差が縮小すると、基準信号発振器と電圧制御発振器との間でロック状態が確立される。このとき、シュミット回路は矩形波を出力しない。ロック状態が解除されると、シュミット回路は矩形波を出力する。こうしたシュミット回路の特性に基づき判定回路は正確にロック状態およびアンロック状態を判定することができる。
【０００９】
本発明の第２形態によれば、局部発振器から出力される発振周波数信号に基づき入力信号の周波数を変換するミキサを備え、前記局部発振器は、基準信号を出力する基準信号発振器と、制御電圧の大きさに応じた発振周波数で発振信号を出力する電圧制御発振器と、前記基準信号および前記発振信号の位相差に応じた電圧信号を出力するサンプリング位相検波器と、前記サンプリング位相検波器の出力に応じて矩形波を生成するシュミット回路と、前記矩形波の有無に応じてロック／アンロックを判定する判定回路とを備えることを特徴とする送信機が提供される。
【００１０】
基準信号および発振信号の位相差が縮小すると、基準信号発振器と電圧制御発振器との間でロック状態が確立される。このとき、シュミット回路は矩形波を出力しない。ロック状態が解除されると、シュミット回路は矩形波を出力する。こうしたシュミット回路の特性に基づき判定回路は正確にロック状態およびアンロック状態を判定することができる。こうした判定に応じて送信機の動作は制御されることができる。
【００１１】
送信機は、前記ミキサの出力を増幅するパワーアンプをさらに備えてもよい。前記判定回路は、前記アンロックを判断すると、前記パワーアンプの動作を停止することができる。アンロック状態のときパワーアンプの消費電力は低減されることができる。
【００１２】
送信機は、前記ミキサの出力を増幅するパワーアンプと、前記ミキサの出力を増幅して前記パワーアンプに供給するＲＦアンプと、前記矩形波の波数を計数し、前記判定回路に計数値を供給するカウンタ回路とをさらに備えてもよい。前記判定回路は、前記計数値が第１の値を超えると前記ＲＦアンプの動作を停止し、前記計数値が第１の値より大きい第２の値を超えると前記パワーアンプの動作を停止することができる。
【００１３】
ここでは、ＲＦアンプに比べてパワーアンプは電源のオンから熱飽和状態に達しその出力が安定するまで時間がかかる。したがって、アンロック状態の程度に応じてＲＦアンプおよびパワーアンプのオンオフが制御されると、消費電力が低減されるとともに、ロック状態への復帰後に速やかな回路動作の安定化が実現されることができる。
【００１４】
送信機は、前記入力信号を処理し、処理後の信号を前記ミキサに供給するＩＦアンプと、前記ミキサの出力を増幅するパワーアンプと、前記ミキサの出力を増幅して前記パワーアンプに供給するＲＦアンプと、前記矩形波の波数を計数し、前記判定回路に計数値を供給するカウンタ回路とをさらに備えてもよい。前記判定回路は、前記計数値が第１の値を超えると前記ＩＦアンプの動作を停止し、前記計数値が第１の値より大きい第２の値を超えると前記ＲＦアンプの動作を停止し、前記計数値が第２の値より大きい第３の値を超えると前記パワーアンプの動作を停止することができる。
【００１５】
ここでは、ＩＦアンプに比べてＲＦアンプは電源のオンから熱飽和状態に達しその出力が安定するまで時間がかかる。同様に、ＲＦアンプに比べてパワーアンプは電源のオンから熱飽和状態に達しその出力が安定するまで時間がかかる。したがって、アンロック状態の程度に応じてＩＦアンプ、ＲＦアンプおよびパワーアンプのオンオフが制御されると、消費電力が低減されるとともに、ロック状態への復帰後に速やかな回路動作の安定化が実現されることができる。
【発明の効果】
【００１６】
以上のように本発明によれば、従来に比べて正確にロック状態およびアンロック状態を判定することができる位相同期発振器は提供されることができる。
【図面の簡単な説明】
【００１７】
【図１】本発明の第１実施形態に係る送信機の構成を概略的に示すブロック図である。
【図２】位相同期発振器の第１実施形態を示すブロック図である。
【図３】ループフィルタ回路の構成を詳細に示すブロック図である。
【図４】電圧制御発振器の発振周波数と制御電圧との関係を示すグラフである。
【図５】本発明の第２実施形態に係る送信機の構成を概略的に示すブロック図である。
【図６】第２実施形態に係る位相同期発振器で判定回路の構成を詳細に示すブロック図である。
【図７】第２実施形態に係る位相同期発振器で他の具体例に係る判定回路の構成を詳細に示すブロック図である。
【発明を実施するための形態】
【００１８】
以下、添付図面を参照しつつ本発明の一実施形態を説明する。
【００１９】
図１は本発明の第１実施形態に係る送信機１１の構成を概略的に示す。送信機１１はＩＦアンプ１２を備える。ＩＦアンプ１２には例えば９５０ＭＨｚ〜１４５０ＭＨｚの入力信号すなわち中間周波信号（ＩＦ）が入力され増幅される。この種の送信機１１は例えばブロックアップコンバータ（ＢＵＣ）といった衛星通信機用送信機その他の無線送信機で例えられることができる。
【００２０】
送信機１１は局部発振器すなわち位相同期発振器１３を備える。位相同期発振器１３はＰＬＬ（フェーズロックループ）回路の働きで１３．０５ＧＨｚの局部発振信号（ＬＯ）を出力する。位相同期発振器１３の詳細は後述される。
【００２１】
ＩＦアンプ１２および位相同期発振器１３はミキサ１４に接続される。ミキサ１４で中間周波信号と位相同期発振器１３の局部発振信号が混合される。その結果、中間周波信号の周波数と局部発振信号の周波数の和である高周波信号（ＲＦ信号）に中間周波信号は周波数変換される。
【００２２】
ミキサ１４はＲＦアンプ１５に接続される。ＲＦアンプ１５はミキサ１４の出力を増幅する。
【００２３】
ＲＦアンプ１５にはパワーアンプ１６が接続される。パワーアンプ１６は所定の出力電力までＲＦアンプ１５の出力信号を増幅する。パワーアンプ１６の出力すなわちＲＦ信号はアンテナ１７から無線信号として空間に伝搬する。こうして送信機１１から無線信号が送信される。
【００２４】
パワーアンプ１６とアンテナ１７との間にはスイッチ１８が挿入される。スイッチ１８は、パワーアンプ１６とアンテナ１７との間で接続（オン）と切断（オフ）とを切り替える。スイッチ１８には位相同期発振器１３が接続される。スイッチ１８の接続および切断にあたって位相同期発振器１３から制御信号が出力される。制御信号の出力にあたって位相同期発振器１３はロック状態とアンロック状態とを判定する。「ロック状態であること」が判断されると、スイッチ１８は接続される。「アンロック状態であること」が判断されると、スイッチ１８は切断される。スイッチ１８の切断に応じてＲＦ信号の送信は停止される。
【００２５】
図２は位相同期発振器１３の第１実施形態を示す。第１実施形態に係る位相同期発振器１３は基準信号発振器１９を備える。基準信号発振器１９は例えば水晶発振器であり基準周波数の基準信号を出力する。位相同期発振器１３は電圧制御発振器（ＶＣＯ）２１を備える。電圧制御発振器２１は制御電圧の大きさに応じた発振周波数で発振信号を出力する。制御電圧の大きさに応じて発振信号の周波数は変化する。
【００２６】
基準信号発振器１９および電圧制御発振器２１はサンプリング位相検波器（ＳＰＤ）２２に接続される。サンプリング位相検波器２２は基準信号と発振信号との位相差に応じたビートを出力する。サンプリング位相検波器２２は例えば１個のステップリカバリーダイオードと２個のショットキーダイオードとを含む。サンプリング位相検波器２２は、基準信号発振器１９から入力される基準信号をその周波数の狭パルス信号に変換する。変換で得られる狭パルス信号によって、サンプリング位相検波器２２は、電圧制御発振器２１から入力される発振信号をサンプリングする。両者の位相差が縮小すればするほどビートの出力レベルは高まる。ここで、ビート周波数ｆｂｅａｔは次式で表される。
【数１】
なお、ｆｒｅｆは基準信号の周波数を示す。ｆＶＣＯは発振信号の周波数を示す。Ｎは自然数を示す。電圧制御発振器２１の発振周波数が基準周波数の整数倍に一致すると、すなわち、ｆＶＣＯ＝Ｎ・ｆｒｅｆが確立されると、ビートは直流成分のみとなる。
【００２７】
サンプリング位相検波器２２の出力端子にはループフィルタサーチオシレータ混成回路２３が接続される。サンプリング位相検波器２２の出力すなわちビートはループフィルタサーチオシレータ混成回路２３に供給される。ループフィルタサーチオシレータ混成回路２３の出力端子は電圧制御発振器２１の制御端子に接続される。ループフィルタサーチオシレータ混成回路２３の出力は制御電圧として電圧制御発振器２１に供給される。
【００２８】
ループフィルタサーチオシレータ混成回路２３はループフィルタ２４およびサーチオシレータ２５を備える。ループフィルタ２４はビートから低周波成分すなわち直流成分を取り出す。この低周波成分は、基準信号と発振信号との位相差を反映する誤差電圧に相当する。サンプリング位相検波器２２から出力されるビートの出力レベルが低下すると、サーチオシレータ２５が機能する。サーチオシレータ２５は例えば０［Ｖ］から正の方向に制御電圧をスイープする。
【００２９】
ループフィルタサーチオシレータ混成回路２３には判定回路２６が接続される。判定回路２６には、サーチオシレータ２５の動作状態が入力される。判定回路２６はサーチオシレータ２５の動作状態に基づき位相のロック状態およびアンロック状態を判定する。判定回路２６はロック状態およびアンロック状態の判定に基づきスイッチ１８の制御信号を生成する。制御信号はスイッチ１８に供給される。前述のように、「アンロック状態であること」が判定されると、スイッチ１８は切断される。
【００３０】
図３に示されるように、ループフィルタサーチオシレータ混成回路２３は積分回路２９を備える。積分回路２９は電圧制御発振器２１の制御電圧を出力する。積分回路２９には第１オペアンプ３１が組み込まれる。第１オペアンプ３１の反転入力端子と出力端子との間にはキャパシタ３２と第１抵抗素子３３とが挿入される。第１オペアンプ３１の反転入力端子にはビートが入力される。第１オペアンプ３１の非反転入力端子には基準電圧Ｖｃｃが入力される。
【００３１】
ループフィルタサーチオシレータ混成回路２３はシュミット回路３４を備える。シュミット回路３４の出力は第２抵抗素子３５を経て積分回路２９に供給される。シュミット回路３４は矩形波を生成する。積分回路２９は、シュミット回路３４から供給される矩形波を積分し三角波すなわちスイープ信号を出力する。シュミット回路３４には第２オペアンプ３６が組み込まれる。第２オペアンプ３６の非反転入力端子と出力端子との間には第３抵抗素子３７が挿入される。第２オペアンプ３６の反転入力端子には基準電圧Ｖｃｃが入力される。第２オペアンプ３６の非反転入力端子には第４抵抗素子３８を経て第１オペアンプ３１の出力が入力される。第２オペアンプ３６の出力は第２抵抗素子３５を経て第１オペアンプ２６の反転入力端子に供給される。同時に、第２オペアンプ３６の出力は判定回路２６に供給される。ここで、第１オペアンプ３１、第２オペアンプ３６、キャパシタ３２、第１抵抗素子３３、第２抵抗素子３５、第３抵抗素子３７および第４抵抗素子３８はサーチオシレータ２５を形成する。
【００３２】
第１オペアンプ３１の反転入力端子にはバッファ回路３９が接続される。サンプリング位相検波器２２から出力されるビートはバッファ回路３９を経て第１オペアンプ３１の反転入力端子に供給される。第３オペアンプ４１の出力端子はその反転入力端子に直接に接続される。第３オペアンプ４１の非反転入力端子にはサンプリング位相検波器２２から出力されるビートが入力される。第３オペアンプ４１の出力は第５抵抗素子４２を経て第１オペアンプ３１の反転入力端子に供給される。こうして積分回路２９にはビートとシュミット回路３４の出力とが並列に接続される。ここで、第１オペアンプ３１、第３オペアンプ４１、キャパシタ３２、第１抵抗素子３３、第５抵抗素子４２はループフィルタ２４を形成する。
【００３３】
次に送信機１１の動作を説明する。位相同期発振器１３でロック状態が維持される場合を想定する。電圧制御発振器２１にはロックレンジに対応する電圧値範囲（以下「ロックレンジ範囲」という）で制御電圧が印加される。ループフィルタ２４すなわち積分回路２９は、位相同期発振器１３から規定の周波数の発振信号が出力されるように制御電圧を出力する。制御電圧がロックレンジ範囲内に維持される限り、ロック状態は保持される。規定の送信周波数域で無線信号は送信される。このとき、基準信号発振器１９の基準信号と電圧制御発振器２１の発振信号との位相差は縮小することから、サンプリング位相検波器２２ではビートの出力レベルは上昇する。その結果、第５抵抗素子４２を流れる電流の電流値は第２抵抗素子３５を流れる電流の電流値を上回る。サーチオシレータ２５は停止する。
【００３４】
こうしたサーチオシレータ２５の停止時、シュミット回路３４から矩形波は出力されない。判定回路２６はロックを判定する。判定回路２６はスイッチ１８の接続を維持する。その結果、規定の送信周波数域で無線信号の送信が実現される。
【００３５】
環境温度の変化や振動といった要因に基づき電圧制御発振器２１の発信周波数がロックレンジから外れると、電圧制御発振器２１は制御電圧の振れに対応しきれない。ロック状態は解除される。このとき、基準信号発振器１９の基準信号と電圧制御発振器２１の発振信号との位相差は増大することから、サンプリング位相検波器２２から出力されるビートの出力レベルは低下する。その結果、第２抵抗素子３５を流れる電流の電流値は第５抵抗素子４２を流れる電流の電流値を上回る。サーチオシレータ２５は動作を開始する。シュミット回路３４は矩形波を出力する。積分回路２９は矩形波の出力に応じて三角波を出力し強制的に電圧制御発振器２１の制御電圧をスイープする。周波数は徐々に増加する。
【００３６】
同時に、矩形波の出力に応じて判定回路２６はアンロックを判定する。判定回路２６はスイッチ１８を切断する。その結果、無線信号の送信は停止される。指定の送信周波数域から外れた周波数の無線信号の送信は回避される。
【００３７】
電圧制御発振器２１の発振周波数が徐々に増加しプルインレンジに入ると、位相同期発振器１３はロック状態を確立する。サンプリング位相検波器２２はビートを出力する。その結果、第５抵抗素子４２を流れる電流の電流値は第２抵抗素子３５を流れる電流の電流値を上回る。サーチオシレータ２５は停止する。ループフィルタ２４すなわち積分回路２９は、位相同期発振器１３から規定の周波数の発振信号が出力されるように制御電圧を出力する。制御電圧がロックレンジ範囲内に維持される限り、ロック状態は保持される。
【００３８】
発振周波数がプルインレンジに入りロック状態が確立されると、シュミット回路３４の出力から矩形波は消失する。矩形波の消失に応じて判定回路２６はロックを判定する。判定回路２６はスイッチ１８を接続させる。その結果、無線信号の送信は再開される。規定の送信周波数域で無線信号の送信が実現される。
【００３９】
図４に示されるように、一般に電圧制御発振器２１では規定の発振周波数ｆ０に対して発振周波数の可変範囲ｆＬ〜ｆＨが規定される。発振周波数の可変範囲ｆＬ〜ｆＨは制御電圧の下限値ＶｔＬおよび上限値ＶｔＨで特定される。可変範囲ｆＬ〜ｆＨ内では制御電圧の大きさと発振周波数との間に例えば比例関係が確立される。可変範囲ｆＬ〜ｆＨ内にプルインレンジｆ１〜ｆ２は設定される。プルインレンジｆ１〜ｆ２は制御電圧の第１電圧値Ｖ１および第２電圧値Ｖ２で特定される。同様に、可変範囲ｆＬ〜ｆＨ内にロックレンジｆ３〜ｆ４が設定される。ロックレンジｆ３〜ｆ４はプルインレンジｆ１〜ｆ２よりも広い。ロックレンジｆ３〜ｆ４は制御電圧の第３電圧値Ｖ３および第４電圧値Ｖ４で特定される。ロック状態からアンロック状態に移行する際に制御電圧はロックレンジの電圧範囲Ｖ３〜Ｖ４から外れる。このとき、前述のように、シュミット回路３４は矩形波を出力し、積分回路２９はスイープ信号を出力する。判定回路２６は矩形波の出力に応じてアンロックを判定する。したがって、ロック状態からアンロック状態への移行は正確に判定されることができる。反対に、アンロック状態からロック状態に移行する際に制御電圧はプルインレンジの電圧範囲Ｖ１〜Ｖ２の外側からプルインレンジの電圧範囲Ｖ１〜Ｖ２に進入する。プルインレンジへの進入に応じてサーチオシレータすなわちシュミット回路３４の出力から矩形波は消失し、制御電圧のスイープは停止する。判定回路２６は矩形波の消失に応じてロックを判定する。したがって、アンロック状態からロック状態への移行は正確に判定されることができる。
【００４０】
図５は本発明の第２実施形態に係る送信機１１ａの構成を概略的に示す。図中、第１実施形態に係る送信機１１と均等な構成には同一の参照符号が付されそれらの詳細な説明は割愛される。この送信機１１ａでは第２実施形態に係る位相同期発振器１３ａからＩＦアンプ１２、ＲＦアンプ１５およびパワーアンプ１６にそれぞれ制御信号が供給される。供給される制御信号に応じてＩＦアンプ１２、ＲＦアンプ１５およびパワーアンプ１６のオンオフが制御される。こうしたオンオフの制御にあたって位相同期発振器１３ａは複数段階にアンロック状態を判別する。
【００４１】
詳述すると、図６に示されるように、位相同期発振器１３ａの判定回路２６ａはパルス生成回路４４を備える。パルス生成回路４４は、サーチオシレータ２５のシュミット回路３４から出力される矩形波の立ち上がりのタイミングでパルスを生成する。パルス生成回路４４はカウンタ回路４５に接続される。カウンタ回路４５は単位時間あたりでパルス数を計数する。単位時間は例えば１０［ｍｓｅｃ］のタイムサイクルに設定されればよい。計測時間はタイマ４６で計測される。カウンタ回路４５には演算制御回路４７が接続される。単位時間あたりのパルス数は演算制御回路４７に供給される。演算制御回路４７は単位時間あたりのパルス数に基づき複数段階にアンロック状態を分別し、分別結果に基づいてＩＦアンプ１２、ＲＦアンプ１５、パワーアンプ１６およびスイッチ１８に制御信号１、制御信号２、制御信号３および制御信号４を各々出力する。
【００４２】
具体的には、例えばタイムサイクル内でパルスが全く計数されなければ、演算制御回路４７は位相同期発振器１３ａがロック状態であると判定する。このとき、演算制御回路４７はＩＦアンプ１２、ＲＦアンプ１５およびパワーアンプ１６の動作を通常通りに維持すべくＩＦアンプ１２、ＲＦアンプ１５、パワーアンプ１６およびスイッチ１８にオン信号としての制御信号１、制御信号２、制御信号３および制御信号４を各々出力する。
【００４３】
タイムサイクル内で１回〜３回のパルスが計数されると、瞬間的なアンロック状態が想定される。演算制御回路４７は低度のアンロック状態であると判定する。位相同期発振器１３ａは瞬時にロック状態に復帰する。このとき、演算制御回路４７は通常通りにＲＦアンプ１５およびパワーアンプ１６の動作を維持しつつＩＦアンプ１２の動作を停止すべく制御信号１をオフにする。ＩＦアンプ１２の消費電力は削減される。同時に、演算制御回路４７はスイッチ１８を切断すべく制御信号４をオフにする。
【００４４】
タイムサイクル内で４回〜６回の矩形波が計数されると、一時的なアンロック状態が想定される。位相同期発振器１３ａは短期間でロック状態に復帰する可能性が高い。演算制御回路４７は中度のアンロック状態であると判定する。このとき、演算制御回路４７はパワーアンプ１６の動作を通常通りに維持しつつＩＦアンプ１２およびＲＦアンプ１５の動作を停止すべく制御信号１および制御信号２をオフにする。ＩＦアンプ１２およびＲＦアンプ１５の消費電力は削減される。同時に、演算制御回路４７はスイッチ１８を切断すべく制御信号４をオフにする。
【００４５】
タイムサイクル内で７回以上の矩形波が計数されると、不安定なロック状態が想定される。短期間にロック状態に復帰する可能性は低い。演算制御回路４７は高度のアンロック状態であると判定する。このとき、演算制御回路４７はＩＦアンプ１２、ＲＦアンプ１５およびパワーアンプ１６の動作を停止すべく制御信号１、制御信号２および制御信号３をオフにする。ＩＦアンプ１２、ＲＦアンプ１５およびパワーアンプ１６の消費電力は削減される。同時に、演算制御回路４７はスイッチ１８を切断すべく制御信号４をオフにする。
【００４６】
ＩＦアンプ１２に比べてＲＦアンプ１５は電源のオンから熱飽和状態に達しその出力が安定するまで時間がかかる。同様に、ＲＦアンプ１５に比べてパワーアンプ１６は電源のオンから熱飽和状態に達しその出力が安定するまで時間がかかる。したがって、前述のように、アンロック状態の程度に応じてＩＦアンプ１２、ＲＦアンプ１５およびパワーアンプ１６のオンオフが制御されると、確実に消費電力が低減されるとともに、ロック状態への復帰後に速やかな回路動作の安定化が実現されることができる。
【００４７】
その他、カウンタ回路４５の計数値は単純にロック状態およびアンロック状態の判定にあたって利用されてもよい。例えば、タイムサイクル内で１回でも矩形波が計数されたら演算制御回路４７はアンロックを判定してもよい。この場合、次以降のタイムサイクルで矩形波が検出されなくなるまでアンロック状態の判定が維持されればよい。タイムサイクル内で１０回以上の矩形波が計数されたら演算制御回路４７はアンロックを判定してもよい。この場合には、次以降のタイムサイクルで矩形波の計数が１０回を下回るまでアンロックの判定が維持されればよい。いずれの場合でも、タイムサイクル内の矩形波の回数に応じてアンロック状態はきめ細かく判定されることができる。
【００４８】
第２実施形態に係る位相同期発振器１３ａでは、図７に示されるように、判定回路２６ｂにウインドウコンパレータ４８が組み込まれてもよい。図中、第２実施形態に係る位相同期発振器１３ａと均等な構成には同一の参照符号が付されそれらの詳細な説明は割愛される。ウインドウコンパレータ４８にはサーチオシレータ２５の積分回路２９から電圧制御発振器２１の制御電圧が入力される。ウインドウコンパレータ４８は特定のプルインレンジｆ１〜ｆ２の電圧範囲Ｖ１〜Ｖ２を含む電圧範囲で電圧制御発振器２１の制御電圧を抽出する。こうしたウインドウコンパレータ４８の働きによれば、たとえ制御電圧の可変範囲ＶｔＬ〜ＶｔＨに複数のプルインレンジが存在しても、位相同期発振器１３ａは確実に指定の発振周波数でロック状態を確立することができる。指定の発振周波数以外のプルインレンジでフォールスロックの発生は確実に回避されることができる。
【００４９】
なお、局部発振信号の周波数は１３．０５ＧＨｚに限定されるものではなく、例えばマイクロ波の周波数帯域で適宜に設定されればよい。すなわち、前述の位相同期発振器１３は他の周波数域の局部発振信号の生成にあたって利用されてもよい。
【符号の説明】
【００５０】
１１ 送信機、１１ａ 送信機、１２ ＩＦアンプ、１３ 位相同期発振器（局部発振器）、１３ａ 位相同期発振器（局部発振器）、１４ ミキサ、１５ ＲＦアンプ、１６ パワーアンプ、１９ 基準信号発振器、２１ 電圧制御発振器（ＶＣＯ）、２２ サンプリング位相検波器（ＳＰＤ）、２６ 判定回路、２６ａ 判定回路、２６ｂ 判定回路、２９ 積分回路、３４ シュミット回路、４５ カウンタ回路、４８ ウインドウコンパレータ。
【特許請求の範囲】
【請求項１】
基準信号を出力する基準信号発振器と、
制御電圧の大きさに応じた発振周波数で発振信号を出力する電圧制御発振器と、
前記基準信号および前記発振信号の位相差に応じた電圧信号を出力するサンプリング位相検波器と、
前記サンプリング位相検波器の出力に応じて矩形波を生成するシュミット回路と、
前記矩形波の有無に応じてロック／アンロックを判定する判定回路と
を備えることを特徴とする位相同期発振器。
【請求項２】
請求項１記載の位相同期発振器と、前記位相同期発振器から出力される発振周波数信号に基づき入力信号の周波数を変換するミキサを備えることを特徴とする送信機。
【請求項３】
請求項２に記載の送信機において、
前記ミキサの出力を増幅するパワーアンプをさらに備え、
前記判定回路は、前記アンロックを判断すると、前記パワーアンプの動作を停止することを特徴とする送信機。
【請求項４】
請求項２に記載の送信機において、
前記ミキサの出力を増幅するＲＦアンプと、
前記ＲＦアンプの出力を増幅するパワーアンプと、
前記矩形波の波数を計数し、前記判定回路に計数値を供給するカウンタ回路とをさらに備え、
前記判定回路は、前記計数値が第１の値を超えると前記ＲＦアンプの動作を停止し、前記計数値が前記第１の値より大きい第２の値を超えると前記パワーアンプの動作を停止することを特徴とする送信機。
【請求項５】
請求項２に記載の送信機において、
前記入力信号を増幅し、増幅後の信号を前記ミキサに供給するＩＦアンプと、
前記ミキサの出力を増幅するＲＦアンプと、
前記ＲＦアンプの出力を増幅するパワーアンプと、
前記矩形波の波数を計数し、前記判定回路に計数値を供給するカウンタ回路とをさらに備え、
前記判定回路は、前記計数値が第１の値を超えると前記ＩＦアンプの動作を停止し、前記計数値が前記第１の値より大きい第２の値を超ると前記ＲＦアンプの動作を停止し、前記計数値が前記第２の値より大きい第３の値を超えると前記パワーアンプの動作を停止することを特徴とする送信機。
【請求項１】
基準信号を出力する基準信号発振器と、
制御電圧の大きさに応じた発振周波数で発振信号を出力する電圧制御発振器と、
前記基準信号および前記発振信号の位相差に応じた電圧信号を出力するサンプリング位相検波器と、
前記サンプリング位相検波器の出力に応じて矩形波を生成するシュミット回路と、
前記矩形波の有無に応じてロック／アンロックを判定する判定回路と
を備えることを特徴とする位相同期発振器。
【請求項２】
請求項１記載の位相同期発振器と、前記位相同期発振器から出力される発振周波数信号に基づき入力信号の周波数を変換するミキサを備えることを特徴とする送信機。
【請求項３】
請求項２に記載の送信機において、
前記ミキサの出力を増幅するパワーアンプをさらに備え、
前記判定回路は、前記アンロックを判断すると、前記パワーアンプの動作を停止することを特徴とする送信機。
【請求項４】
請求項２に記載の送信機において、
前記ミキサの出力を増幅するＲＦアンプと、
前記ＲＦアンプの出力を増幅するパワーアンプと、
前記矩形波の波数を計数し、前記判定回路に計数値を供給するカウンタ回路とをさらに備え、
前記判定回路は、前記計数値が第１の値を超えると前記ＲＦアンプの動作を停止し、前記計数値が前記第１の値より大きい第２の値を超えると前記パワーアンプの動作を停止することを特徴とする送信機。
【請求項５】
請求項２に記載の送信機において、
前記入力信号を増幅し、増幅後の信号を前記ミキサに供給するＩＦアンプと、
前記ミキサの出力を増幅するＲＦアンプと、
前記ＲＦアンプの出力を増幅するパワーアンプと、
前記矩形波の波数を計数し、前記判定回路に計数値を供給するカウンタ回路とをさらに備え、
前記判定回路は、前記計数値が第１の値を超えると前記ＩＦアンプの動作を停止し、前記計数値が前記第１の値より大きい第２の値を超ると前記ＲＦアンプの動作を停止し、前記計数値が前記第２の値より大きい第３の値を超えると前記パワーアンプの動作を停止することを特徴とする送信機。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【公開番号】特開２０１２−１４２６５３（Ｐ２０１２−１４２６５３Ａ）
【公開日】平成２４年７月２６日（２０１２．７．２６）
【国際特許分類】
【出願番号】特願２０１０−２９１８８２（Ｐ２０１０−２９１８８２）
【出願日】平成２２年１２月２８日（２０１０．１２．２８）
【出願人】（０００００６６１１）株式会社富士通ゼネラル (1,266)
【Ｆターム（参考）】
【公開日】平成２４年７月２６日（２０１２．７．２６）
【国際特許分類】
【出願日】平成２２年１２月２８日（２０１０．１２．２８）
【出願人】（０００００６６１１）株式会社富士通ゼネラル (1,266)
【Ｆターム（参考）】
[ Back to top ]