低EMI回路のためのパッケージ構成
電子部品は、パッケージ内に収容された高電圧スイッチングトランジスタを備える。高電圧スイッチングトランジスタは、全てが高電圧スイッチングトランジスタの第1の側に設けられたソース電極と、ゲート電極と、ドレイン電極とを備える。ソース電極は、パッケージの導電性の構造部分に電気的に接続されている。上述のトランジスタを第2のトランジスタと共に用いて、アセンブリを形成することができ、ここで、一方のトランジスタのソースは、トランジスタを収容するパッケージの導電性の構造部分に電気的に接続することができる、第2のトランジスタのドレインは、第2のトランジスタを収容するパッケージの第2の導電性の構造部分に電気的に接続される。これに代えて、第2のトランジスタのソースを導電性の構造部分から電気的に分離し、第2のトランジスタのドレインを導電性の構造部分から電気的に分離してもよい。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、様々な回路用途のための半導体デバイスのパッケージ構成に関する。
【背景技術】
【0002】
現在、殆どの高電圧スイッチング回路は、Si MOSFET又はIGBT等のシリコンベースのトランジスタを用いて設計されている。SiパワーMOSFETの概略図を図1に示す。図に示すように、ソース電極10及びゲート電極11は、半導体ボディ13の一方の側にあり、ドレイン電極12は、反対側にある。
【0003】
図1のトランジスタを別個の回路に挿入する前に、トランジスタは、パッケージ内に収容される。従来のトランジスタパッケージの具体例の概略を図2及び図3に示す。図2に示すように、パッケージは、例えば、ケース24及びパッケージベース23等の構造部分(structural portions)と、例えば、リード20〜22等の非構造部分(non-structural portions)とを含む。ケース24は、絶縁材料から形成され、パッケージベース23は、導電材料から形成され、ゲートリード21は、導電材料から形成され、トランジスタのゲート電極11に電気的に接続され、ドレインリード22は、導電材料から形成され、パッケージベース23に電気的に接続され、ソースリード20は、導電材料から形成され、トランジスタのソース電極10に電気的に接続される。ここに示すように、トランジスタは、ドレイン電極12がパッケージベース23に電気的及び熱的に接触した状態で、パッケージベース23に直接取り付けられる。ドレイン電極12とパッケージベース23は、全てのバイアス条件の下でこれらの電位が略々同じになり、動作の間に発生した熱がパッケージベースに伝導して消散され易くなるように接続されている。ドレインリード22及びドレイン電極12は、何れもパッケージベース23に電気的に接続されるので、この結果、互いに電気的に接続されている。ゲート電極11とゲートリード21との間では、金属ボンドワイヤ(metal bond wire)31が電気的接続を形成できる。同様に、ソースリード20は、ボンドワイヤ30を介してソース電極10に電気的に接続することができる。
【0004】
図3のパッケージは、パッケージケース26が導電材料から形成されており、パッケージベース23及びケース26が同じ電位である(すなわち、これらは、電気的に接続されている)点を除けば、図2のパッケージと同様である。このパッケージのソースリード20及びゲートリード21は、パッケージケース26から電気的に分離されており、ドレインリード22は、パッケージケース26に電気的に接続されている。ドレイン電極12は、パッケージベース23に電気的に接続され、ゲートリード21は、トランジスタのゲート電極11に電気的に接続され、ソースリード20は、トランジスタのソース電極10に電気的に接続されている。
【0005】
図4に示すように、回路アセンブリ又は回路基板内で図2のパッケージ化されたトランジスタが使用される場合、これは、通常、パッケージベース23とヒートシンク27との間に絶縁スペーサ28が挟み込まれた状態で、ヒートシンク27に取り付けられ、トランジスタアセンブリ25が形成される。トランジスタから発生した熱が絶縁スペーサ28を介してヒートシンクに伝導されるように、絶縁スペーサ28は、薄く形成されている。但し、絶縁スペーサ28を薄くすると、パッケージベース23とヒートシンク27との間のキャパシタンスが増加するので、絶縁スペーサ28の薄さには、限界がある。多くの場合、ヒートシンク27は、回路グラウンドに接続されるので、ドレインとヒートシンクとの間のキャパシタンスは、ドレインとグラウンドとの間のキャパシタンスと言い換えられる。ヒートシンクの表面積は、通常、トランジスタの表面積よりも遙かに大きいので、ヒートシンクが回路グラウンドに接続されない場合、ヒートシンクと回路グラウンドとの間のキャパシタンスは、通常、大きくなる。これによっても、ドレインと回路グラウンドとの間の総合的なキャパシタンスが大きくなる。
【0006】
図5は、回路アセンブリ又は回路基板に取り付けられ、ソースがグラウンド33に接地された後の図4のトランジスタアセンブリ25の回路を概略的に示している。キャパシタ32は、パッケージベース23と回路グラウンドとの間のキャパシタンス、すなわち、ドレイン電極12と回路グラウンドとの間のキャパシタンスを表している。トランジスタアセンブリ25の動作の間、キャパシタ32の充電及び放電は、重大なスイッチング損失を引き起こすだけではなく、電磁干渉(electromagnetic interference:EMI)とも呼ばれる電磁放射を引き起こし、この結果、回路の性能を劣化させる。キャパシタ32によって、同相モードAC電流が、所望の信号経路以外の経路を介してグラウンドに流れてしまうことがある。キャパシタ32のキャパシタンスが大きくなると、スイッチング損失及び同相モードEMI放射の強度も大きくなり、この結果、電気的性能が劣化する。したがって電気的性能を向上させるためには、厚い絶縁スペーサ28が必要であり、動作の間にトランジスタから発生する熱を消散するためには、薄い絶縁スペーサが必要であるといったトレードオフが存在する。例えば、高電圧、高電力スイッチング回路内でデバイスを用いる場合に、スイッチング損失及びEMIの両方を適切に緩和でき、同時に、熱を適切に消散できるデバイス及びパッケージ構成が望まれている。
【発明の概要】
【課題を解決するための手段】
【0007】
一側面においては、電子部品は、パッケージ内に収容された高電圧スイッチングトランジスタを備える。高電圧スイッチングトランジスタは、全てが高電圧スイッチングトランジスタの第1の側に設けられたソース電極と、ゲート電極と、ドレイン電極とを備える。ソース電極は、パッケージの導電性の構造部分に電気的に接続されている。
【0008】
一側面として、アセンブリを開示する。アセンブリは、第1の導電性の構造部分を含む第1のパッケージ内に収容された第1のトランジスタと、第2の導電性の構造部分を含む第2のパッケージ内に収容された第2のトランジスタとを備える。第1のトランジスタのソースは、第1の導電性の構造部分に電気的に接続され、第2のトランジスタのドレインは、第2の導電性の構造部分に電気的に接続されている。
【0009】
他の側面として、アセンブリを開示する。このアセンブリは、第1の導電性の構造部分を含む第1のパッケージ内に収容された、第1のソースを有する第1のトランジスタと、第2の導電性の構造部分を含む第2のパッケージ内に収容された、第2のソースと第2のドレインとを有する第2のトランジスタとを備える。第1のソースは、第1の導電性の構造部分に電気的に接続され、第2のソースは、第2の導電性の構造部分から電気的に分離され、第2のドレインは、第2の導電性の構造部分から電気的に分離されている。
【0010】
更に他の側面として、電子部品を開示する。この電子部品は、第1のソースと第1のドレインとを有する第1のトランジスタと、第2のソースと第2のドレインとを有する第2のトランジスタと、第1のトランジスタ及び第2のトランジスタの両方を収容し、導電性の構造部分を含む単一のパッケージとを備える。第1のソースは、パッケージの導電性の構造部分に電気的に接続され、第1のドレインは、第2のソースに電気的に接続され、第1のトランジスタは、パッケージの導電性の構造部分に直接取り付けられている。
【0011】
様々なデバイスの具体例は、以下の特徴の1つ以上を含むことができる。高電圧スイッチングトランジスタは、横型デバイスであってもよい。高電圧スイッチングトランジスタは、III−Nトランジスタであってもよい。高電圧スイッチングトランジスタは、絶縁又は半絶縁基板を含んでいてもよい。高電圧スイッチングトランジスタは、300V以上のバイアスで動作するように構成してもよい。高電圧スイッチングトランジスタは、エンハンス型トランジスタであってもよい。パッケージの導電性の構造部分は、パッケージベースを備えていてもよい。パッケージの導電性の構造部分は、ヒートシンクに電気的に接続してもよい。パッケージの導電性の構造部分は、回路グラウンド又はDCグラウンドに電気的に接続してもよい。高電圧スイッチングトランジスタは、絶縁又は半絶縁部分を含むIII−Nトランジスタであってもよい。絶縁又は半絶縁部分は、絶縁又は半絶縁基板であってもよい。高電圧スイッチングトランジスタは、絶縁又は半絶縁部分をパッケージの導電性の構造部分に隣接又は接触させて、パッケージの導電性の構造部分に直接取り付けてもよい。電子部品の総出力パワーに対する電子部品の動作の間に生じるEMIパワーの第1の比は、第2の電子部品の総出力パワーに対する第2の電子部品の動作の間に生じるEMIパワーの第2の比より小さくすることができ、第2の電子部品は、ドレイン電極が第2の電子部品のパッケージの導電性の構造部分に電気的に接続され、第2の電子部品のパッケージの導電性の構造部分が絶縁スペーサによって回路グラウンド又はDCグラウンドから分離された高電圧スイッチングトランジスタを含む。電子部品の総出力パワーに対する電子部品の動作の間に生じるスイッチング電力損失の第1の比は、第2の電子部品の総出力パワーに対する第2の部品の動作の間に生じるスイッチング電力損失の第2の比より小さくすることができ、第2の電子部品は、ドレイン電極が第2の電子部品のパッケージの導電性の構造部分に電気的に接続され、第2の電子部品のパッケージの導電性の構造部分が絶縁スペーサによって回路グラウンド又はDCグラウンドから分離された高電圧スイッチングトランジスタを含む。パッケージは、ゲートリードと、ソースリードと、ドレインリードとを更に備え、ドレインリードは、ゲートリードとソースリードとの間にあってもよい。パッケージは、ゲートリードと、ソースリードと、ドレインリードとを更に備え、ソースリードは、ゲートリードとドレインリードとの間にあってもよい。
【0012】
第1のトランジスタ又は第2のトランジスタは、高電圧スイッチングトランジスタであってもよい。第1の導電性の構造部分又は第2の導電性の構造部分は、ヒートシンクに直接取り付けてもよく、ヒートシンクに電気的に接続してもよい。第1の導電性の構造部分又は第2の導電性の構造部分は、回路グラウンド又はDCグラウンドに電気的に接続してもよい。第2の導電性の構造部分は、DCハイ電圧源に電気的に接続してもよい。第2の導電性の構造部分は、絶縁スペーサによって回路グラウンド又はDCグラウンドから分離してもよい。第2の導電性の構造部分と回路グラウンド又はDCグラウンドとの間のキャパシタンスは、第2の導電性の構造部分をAC接地してもよい。第1のトランジスタのドレインは、第2のトランジスタのソースに電気的に接続してもよい。第1のトランジスタは、ロー側スイッチであってもよく、第2のトランジスタは、ハイ側スイッチであってもよい。ここに説明したデバイスからハーフブリッジを構成してもよい。ここに説明したデバイスからブリッジ回路を構成してもよい。第1のトランジスタ又は第2のトランジスタは、III−Nトランジスタであってもよい。第1のトランジスタ又は第2のトランジスタは、横型デバイスであってもよい。
【0013】
第1のトランジスタ及び第2のトランジスタは、共通の基板を共有してもよい。基板は、絶縁又は半絶縁基板であってもよい。第1のドレイン及び第2のソースは、単一の電極から形成してもよい。デバイス又は部品は、キャパシタを更に備えていてもよく、パッケージは、キャパシタを収容してもよい。第2のドレインは、キャパシタの第1の端子に電気的に接続してもよく、キャパシタの第2の端子は、パッケージの導電性の構造部分に電気的に接続してもよい。パッケージは、第1のソースリードと、第1のゲートリードと、第1のドレインリードと、第2のゲートリードと、第2のドレインリードとを備えていてもよい。第1のトランジスタは、第1のゲートを更に備え、第2のトランジスタは、第2のゲートを更に備え、パッケージの導電性の構造部分は、第1のソースリードに電気的に接続され、第1のゲートは、第1のゲートリードに電気的に接続され、第2のゲートは、第2のゲートリードに電気的に接続され、第2のドレインは、第2のドレインリードに電気的に接続され、第1のドレイン及び第2のソースは、共に第1のドレインリードに電気的に接続してもよい。
【0014】
幾つかの具体例では、ここに開示するデバイスは、以下の1つ以上の利点を有することができる。パッケージ化された横型高電圧トランジスタは、パッケージ構成から生じることがある、トランジスタのドレインと回路グラウンド又はDCグラウンドとの間のキャパシタンスを低減又は排除できる。トランジスタのドレインと回路グラウンド又はDCグラウンドとの間のキャパシタンスによって、デバイスの動作の間、電流が意図された信号経路以外を経由してグラウンドに流れ、EMI又はスイッチング損失が増加することがある。EMI又はスイッチング損失が増加すると、デバイス又はデバイスが含まれている回路の性能が低下する。したがって、トランジスタのドレインと回路グラウンド又はDCグラウンドとの間のキャパシタンスを低減又は排除することによって、より効率的に動作するデバイス又は回路を実現することができる。更に、ここに開示したトランジスタの幾つかによって、熱消散の効率が向上する。熱消散によって、デバイスの寿命及び性能を向上させることができる。また、熱消散によって、より広い様々な用途にデバイスを用いることができるようになる。
【図面の簡単な説明】
【0015】
【図1】従来の技術のシリコンベースの半導体トランジスタの概略図である。
【図2】従来の技術のパッケージ化された半導体トランジスタの断面の斜視図である。
【図3】従来の技術のパッケージ化された半導体トランジスタの断面の斜視図である。
【図4】従来の技術のパッケージ化された半導体トランジスタの断面の斜視図である。
【図5】図4のパッケージ化された半導体トランジスタの概略的な回路図である。
【図6】パッケージ化された半導体トランジスタの断面の斜視図である。
【図7】ハーフブリッジの回路図である。
【図8】ハーフブリッジの部品の斜視図である。
【図9】図8のハーフブリッジの2つのスイッチのそれぞれの横断面図である。
【図10】ハーフブリッジの回路図である。
【図11】ハーフブリッジの回路図である。
【図12】ハーフブリッジの2つのスイッチのそれぞれの横断面図である。
【図13】図11の2つのスイッチから形成されるハーフブリッジの回路図である。
【図14】ハーフブリッジの両方のトランジスタを収容できる単一のパッケージの斜視図である。
【図15】ハーフブリッジの電子デバイスの側面図である。
【図16】ハーフブリッジの電子デバイスの側面図である。
【発明を実施するための形態】
【0016】
各図面では、同様の要素に同様の符号を付している。
【0017】
図6は、パッケージ内に収容された高電圧スイッチングトランジスタを含む電子部品の概略図である。ここで用いる高電圧スイッチングトランジスタという用語は、高電圧スイッチング用途のために最適化されたトランジスタを意味する。すなわち、トランジスタがオフのとき、300V以上、600V以上、又は1200V以上の高電圧をブロックすることでき、トランジスタがオンのとき、使用される用途に応じた十分低いオン抵抗RONを有し、すなわち、デバイスに実質的な電流が流れた際の導電損失が十分低い。高電圧スイッチングトランジスタは、絶縁又は半絶縁部分44、半導体ボディ43、ソース電極40、ゲート電極41及びドレイン電極42を含む。幾つかの具体例では、絶縁又は半絶縁部分44は、絶縁性又は半絶縁性の基板又はキャリアウェハであり、他の具体例では、絶縁又は半絶縁部分は、半導体ボディの絶縁又は半絶縁部分である。更に他の具体例で絶縁又は半絶縁部分44は、ウエハレベルシム(wafer level shim)等のシムである。
【0018】
ここで用いる「基板」という用語は、その上に半導体デバイスの半導体材料層がエピタキシャル成長される材料層を意味し、基板に接触又は隣接する半導体材料の一部の結晶構造は、基板の結晶構造に少なくとも部分的に一致し、又は基板の結晶構造によって少なくとも画定される。幾つかの具体例では、基板は、半導体デバイスを流れる電流の伝導に貢献しない。ここに用いる「シム」という用語は、その上に半導体デバイス又は部品が取り付けられる絶縁材料を意味し、これによって、シムに接触するデバイス又は部品は、シムの下位の層又は構造と電気的に接触することが防止される。例えば、パッケージ化された半導体トランジスタは、半導体パッケージと接地面との間のシムを介して、接地面上に取り付けることでき、シムは、半導体パッケージが接地面と電気的に接触することを防ぐ。シムは、半導体層が形成された後にデバイス又は部品に取り付けられる点で、基板とは異なる。幾つかの具体例では、シムは、半導体デバイスと、デバイスを収容するパッケージとの間に挟まれている。例えば、図6において、絶縁又は半絶縁部分44がシムである場合、これは、半導体ボディ43とパッケージベース23との間にある。幾つかの具体例では、シムは、ウェハがダイシングされて、個々のデバイスが互いに分離される前に、複数のデバイスを含む半導体ウェハに取り付けられる。このタイプのシムは、「ウエハレベルシム(wafer-level shim)」と呼ばれ、導電性の基板上に形成されるデバイス又は部品の製造を単純化でき、有用である場合がある。先にウェハを個々のデバイスにダイシングして、個々のデバイスのそれぞれにシムを結合するのではなく、ウエハレベルシムをウェハに結合した後にダイシングを行うことによって、製造工程が単純化される。
【0019】
パッケージは、ケース24及びパッケージベース23等の構造部分と、例えば、リード20〜22等の非構造部分とを含む。ここで用いるパッケージの「構造部分(structural portions)」という用語は、パッケージの基本的な形状又は造形を形成し、パッケージの構造的剛性を提供する部分を意味する。多くの場合、パッケージ化されたトランジスタが個別の回路内で用いられる場合、パッケージの構造部分は、回路又は回路基板に直接取り付けられる。図6のトランジスタパッケージでは、パッケージベース23は、導電材料から形成されており、すなわち、パッケージベース23は、パッケージの導電性の構造部分である。ケース24は、絶縁材料から形成され、ゲートリード21及びドレインリード22は、それぞれ導電材料から形成され、ソースリード20は、導電材料から形成され、パッケージベース23に電気的に接続されている。ここで用いる2つ以上の端子又は他のアイテムが「電気的に接続される」という表現は、あらゆるバイアス条件の下で、常に、各端子又は他のアイテムの電位が同じになるように意図され、すなわち、略々同じになるような十分な導電性を有する材料によってこれらが接続されていることを意味する。幾つかの具体例では、パッケージベース23及びケース24は、図3のパッケージケース26と同様に、収容されるトランジスタを完全に囲む導電性のケース、すなわち、導電性の構造部分によって置換される(図示せず)。
【0020】
絶縁又は半絶縁部分44は、パッケージベース23に直接取り付けられる。幾つかの具体例では、絶縁又は半絶縁部分44とパッケージベース23との間に、更なる導体又は半導体層、例えば、導体又は半導体基板が挟み込まれる(図示せず)。更なる導体又は半導体層を設ける場合、絶縁又は半絶縁部分44は、半絶縁半導体層、例えば、半絶縁半導体バッファ層であってもよく、この上に、半導体ボディ43に含まれるアクティブな半導体層が形成される。幾つかの具体例では、半絶縁層は、幾つかの絶縁材料程の絶縁性を有さない程度に半導体層が電気的に絶縁されるように半導体層にドーピングを行うことによって形成される。更なる導体又は半導体層は、高電圧スイッチングトランジスタの一部であってもよく、別個の層であってもよい。パッケージベース23は、パッケージベース23及びヒートシンク27が電気的及び熱的に接触するようにヒートシンク27に直接取り付けることができ、すなわち、これらは、電気的に接続され、トランジスタから発生した熱は、ヒートシンク27を介して消散できる。また、ヒートシンク27は、回路グラウンドであってもよく、又は回路グラウンドに電気的に接続してもよく、この場合、パッケージベース23が回路グラウンドに電気的に接続される。
【0021】
ソース電極40、ゲート電極41及びドレイン電極42は、全て、トランジスタの最上位の側に設けられている。すなわち、これらは、パッケージベース23に取り付けられているトランジスタの部分から最も遠い半導体ボディ43の側に位置している。ソース、ドレイン及びゲート電極を半導体ボディの同じ側に設けることは、横型デバイス(lateral device)(すなわち、横型高電圧スイッチングトランジスタ(lateral high voltage switching transistor))を採用することによって達成できる。コネクタ31は、ボンドワイヤであってもよく、導電性材料から形成され、一端がゲート電極41に接続され、他端がゲートリード21に接続され、これにより、ゲート電極41がゲートリード21に電気的に接続される。同様に、ドレインリード22は、コネクタ62を介してドレイン電極42に電気的に接続されており、コネクタ62は、ボンドワイヤであってもよく、導電性材料から形成されている。ソース電極40は、導電性のコネクタ60を介してケース23に電気的に接続されており、コネクタ60は、また、ボンドワイヤであってもよい。ソース電極40及びソースリード20は、何れも、ヒートシンク27に電気的に接続されているパッケージベース23に電気的に接続されているので、AC接地又はDC接地することができ、ヒートシンク27は、回路グラウンドであってもよく、ヒートシンク27を回路グラウンドに電気的に接続し、回路グラウンドは、ACグラウンド又はDCグラウンドであってもよい。ここで用いるノード、デバイス、層又は部品を「AC接地する」という表現は、動作の間、これらが固定されたDC電位に保持されることを意味する。ACグラウンド及びDCグラウンドをまとめて、「回路グラウンド」と呼ぶ。
【0022】
コネクタ31、60、62は、全て互いに電気的に分離されている。図6では、ソースリード20は、ゲートリード21とドレインリード22との間に配設されており、これは、ドレインリードがゲートリードとソースリードとの間に配設されるパッケージ内のトランジスタに比べて、入力電流と出力電流との間の干渉を低減できる点で有利であることがある。但し、幾つかの場合、図2〜図4のパッケージに示すように、ゲートリード21とソースリード20との間にドレインリード22を配設する構成は、パッケージ化されたトランジスタに関連して使用される他の既存の部分及び部品との互換性が高く、有利であることもある。
【0023】
高電圧スイッチングトランジスタは、上述のように、高電圧スイッチングトランジスタの機能を実現する如何なるトランジスタであってもよい。幾つかの具体例では、高電圧スイッチングトランジスタは、エンハンス型デバイスであり、すなわち、閾値電圧が0Vを超える、例えば、1.5V〜2V以上である通常オフのデバイスである。他の具体例では、高電圧スイッチングトランジスタは、デプレション型デバイスであり、すなわち、閾値電圧が0V以下である通常オンのデバイスである。高電圧スイッチングトランジスタは、横型デバイスであってもよく、これは、ソース電極、ドレイン電極及びゲート電極が全てデバイスの同じ側に設けられた横型トランジスタの製造が容易であるためである。高電圧スイッチングトランジスタは、III族窒化物、すなわちIII−Nデバイスであってもよく、又はIII−N高電子移動度トランジスタ(high electron mobility transistor:HEMT)又はヘテロ接合電界効果トランジスタ(heterojunction field effect transistor:HFET)等のトランジスタであってもよい。すなわち半導体ボディ43は、III−N材料の少なくとも2つの層を含むことができる。ここで使用するIII族窒化物又はIII−N材料、層、デバイス等の用語は、化学式AlxInyGazNで表される複合半導体材料を含む材料又はデバイスを意味し、x+y+zは、約1である。高電圧スイッチングトランジスタのための要件を満たすように設計することができるIII−Nデバイス及びデバイス構造の実例は、2009年3月19日に発行された米国特許公開番号2009−0072272、2009年3月19日に発行された米国特許公開番号2009−0072240、2009年6月11日に発行された米国特許公開番号2009−0146185、2008年4月23日に出願された米国特許出願番号12/108,449、2008年12月10日に出願された米国特許出願番号12/332,284、2009年2月9日に出願された米国特許出願番号12/368,248、2009年3月19日に発行された米国特許公開番号2009−0072269に開示されており、これらの全ての文献の全体が参照によって本願に援用される。
【0024】
図6の電子部品では、ヒートシンク27は、回路グラウンド、例えばDCグラウンドであり、又は回路グラウンドに電気的に接続されており、ドレイン電極42と回路グラウンドとの間のキャパシタンスは、実質的に0であり、すなわち、部品自体又は部品を含む回路の性能に実質的に影響し又はこれを劣化させることがない程度に十分小さい。したがって、図6の部品の動作の間に生じるスイッチング損失及びEMI又は同相モードEMIは、図2〜図4の部品に比べて低減されている。
【0025】
図7は、ハーフブリッジの回路図であり、この1つ以上を組み合わせて、ブリッジ回路を形成することができる。図7に示すように、ハーフブリッジは、2つのスイッチ65、66を含みこれらの両方は、通常、高電圧スイッチングトランジスタから構成され、図のように接続される。スイッチ65のソースは、回路グラウンド又はDCグラウンド33に電気的に接続され、スイッチ66のドレインは、ACグラウンドであるDCハイ電圧源38に電気的に接続され、スイッチ66のソースは、スイッチ65のドレインに電気的に接続される。ソースがグラウンドに電気的に接続されるスイッチ65は、通常、「ロー側スイッチ」と呼ばれ、ドレインがハイ電圧源に電気的に接続されるスイッチ66は、通常、「ハイ側スイッチ」と呼ばれる。DCハイ電圧源38が固定される電圧は、特定の回路用途に依存するが、典型的には、300V以上、600V以上又は1200V以上である。また、図7に示すように、ハーフブリッジは、通常、それぞれがスイッチ65、66に逆並列(anti-parallel)に接続されたダイオード75、76を含む。なお、スイッチ65、66として特定のタイプのトランジスタが使用される場合、これらのダイオードを省略し、すなわち、含ませなくてもよく、これについての詳細は、2009年2月9日に出願された米国特許出願番号12/368,200に開示されており、この文献の全体は、引用によって本願に援用される。
【0026】
図8及び図9は、図7のハーフブリッジの2つのスイッチのそれぞれの構成を示している。これらのスイッチは、特に、ロー側スイッチ65が図2〜図4に示すパッケージ化デバイスの1つから形成されるハーフブリッジに比べて、ハーフブリッジのEMIを低減又は最小化できる構成でそれぞれパッケージ化される。図8は、ハーフブリッジの斜視図を示しており、図9は、2つのスイッチのそれぞれの断面の斜視図を示している。図を明瞭にするために、図8及び図9のアセンブリの幾つかの特徴は、図面には示していないが、これらの特徴についても後に説明する。図8及び図9のアセンブリでは、ロー側スイッチ65のパッケージ構成は、図6のパッケージ化されたトランジスタのパッケージ構成と同様又は同じである。ロー側スイッチ65は、パッケージ内に収容されたトランジスタを含む。トランジスタは、絶縁又は半絶縁部分44を含むことができる。トランジスタは、絶縁又は半絶縁部分44がパッケージベース23に隣接又は接触した状態で、パッケージに直接取り付けることができる。トランジスタのソース電極40は、パッケージベース23に電気的に接続される。パッケージベース23は、ヒートシンク27に直接取り付けられ、ヒートシンクは、回路グラウンド又はDCグラウンド33に電気的に接続され、これにより、パッケージベース23及びソース電極40は、共に回路グラウンド又はDCグラウンドに電気的に接続され、すなわち、これらは接地又はDC接地される。ゲート電極41は、パッケージのゲートリード21に電気的に接続され(図示せず)、ドレイン電極42は、パッケージのドレインリード22に電気的に接続される(図示せず)。ソースリード20は、パッケージベース23に電気的に接続することができる。ゲートリード及びドレインリードは、共にパッケージベース23から電気的に分離されている。ロー側スイッチ65に含まれるトランジスタは、高電圧スイッチングトランジスタであってもよく、ソース電極40、ゲート電極41及びドレイン電極42は、全て、トランジスタの最上位の側に設けられている。幾つかの具体例では、トランジスタは、III−N HEMT又はHFET等のIII−Nデバイスである。幾つかの具体例では、トランジスタは、エンハンス型デバイスである。幾つかの具体例では、トランジスタは、横型デバイス、例えば、横型高電圧スイッチングトランジスタである。
【0027】
図8及び図9のアセンブリのハイ側スイッチ66は、第2のパッケージ内に収容された第2のトランジスタを含む。第2のトランジスタは、絶縁又は半絶縁部分44’を含むことができる。第2のトランジスタは、絶縁又は半絶縁部分44’が第2のパッケージのパッケージベース23’に隣接又は接触した状態で、第2のパッケージに直接取り付けることができる。第2のトランジスタのドレイン電極42’は、第2のパッケージのパッケージベース23’に電気的に接続される。第2のトランジスタのゲート電極41’は、第2のパッケージのゲートリード21’に電気的に接続され(図示せず)、第2のトランジスタのソース電極40’は、第2のパッケージのソースリード20’に電気的に接続される(図示せず)。幾つかの具体例では、ソース電極40’、ゲート電極41’及びドレイン電極42’は、全て、トランジスタの最上位の側に設けられ、コネクタ73は、ワイヤボンドであってもよく、図9に示すように、ドレイン電極42’を第2のパッケージのパッケージベース23’に電気的に接続している。他の具体例では、図2〜図4のパッケージ化されたトランジスタについて示したように、ドレイン電極42’は、半導体ボディ43’のソース電極40’及びゲート電極41’とは反対側にあり、ドレイン電極42’は、第2のパッケージのパッケージベース23’に直接取り付けられる。ロー側スイッチのドレインは、ハイ側スイッチのソースに電気的に接続され(図示せず)、これは、第2のパッケージのソースリード20’を第1のパッケージのドレインリード22に電気的に接続することによって達成できる。第2のパッケージのドレインリード22’は、第2のパッケージのパッケージベース23’及びDCハイ電圧源に電気的に接続される(図示せず)。第2のパッケージのソースリード及びゲートリードは、共に第2のパッケージから電気的に分離されている。第2のパッケージのパッケージベース23’は、パッケージベース23’とヒートシンク27’との間に絶縁スペーサ28を挟み込んだ状態でヒートシンク27’に取り付けられ、ヒートシンク27’は、回路グラウンド又はDCグラウンド33に電気的に接続される。絶縁スペーサ28を薄くして、トランジスタの動作中に発生した熱が、トランジスタから、絶縁スペーサ28を介してヒートシンクに伝導できるようにすることができる。ハイ側トランジスタ66及びロー側トランジスタ65は、図8及び図9に示すように、個々のヒートシンク27’、27に個別に取り付けてもよく、単一のヒートシンクに共に取り付けてもよい(図示せず)。幾つかの具体例では、第2のトランジスタは、例えば、III−N HEMT又はHFET等のIII−Nデバイス、又は電流開口縦型電子トランジスタ(current aperture vertical electron transistorCAVET)である。幾つかの具体例では、第2のトランジスタは、エンハンス型デバイスである。幾つかの具体例で第2のトランジスタは、横型デバイス、例えば横型高電圧スイッチングトランジスタであり、他の具体例では、縦型デバイス(vertical device)である。幾つかの具体例では、2つのスイッチ65、66のために用いられるトランジスタは、実質的に同様又は同じである。
【0028】
図10は、図8及び図9のアセンブリの回路図を示しており、図11は、スイッチ165、166の両方が図2〜図4のパッケージ化されたトランジスタの1つから形成されたハーフブリッジの回路図を示している。図7に示すダイオード75、76は、幾つかの場合、ハーフブリッジに含ませる必要があり、これらの回路図では省略しているが、ハーフブリッジに含ませることができる。スイッチ65/165、66/166、DCグラウンド33及びDCハイ電圧源38に加えて、両方の回路は、DCハイ電圧源38とDCグラウンドとの間に、キャパシタ72によって表される実質的なキャパシタンスを有する。キャパシタ72の容量値は、ハイ側スイッチのパッケージベース23’とヒートシンク27’との間のキャパシタンスによって決まる。このキャパシタンスは、ハイ側スイッチのパッケージベース23’が実質的に大きい断面積を有し、DCグラウンドから離間する距離が短いために、実質的であり、この距離は、絶縁スペーサ28の厚さである。但し、回路動作の間、何れの側のキャパシタにおいても、電圧が殆ど一定のままであるため、このキャパシタンスは、実質的なEMIを引き起こさない。キャパシタ72の実質的なキャパシタンスによって、DCハイ電圧源38は、DCグラウンドに接続されたACになり、この結果、ハイ電圧源38は、ACグラウンドとして振る舞い、これは、回路動作にとって有益である場合がある。この結果、ハイ側スイッチのパッケージベース23’は、DCハイ電圧源に電気的に接続されるので、AC接地される。
【0029】
図11の回路は、ロー側スイッチ165のドレイン電極とDCグラウンドとの間に、キャパシタ82によって表される実質的なキャパシタンスを有する。上述のように、この実質的なキャパシタンスは、ロー側スイッチのパッケージベースがDCグラウンドに近接するが、電気的に接続されないために生じる。図8及び図9の構成では、ロー側スイッチ65のパッケージベース23は、DCグラウンドに電気的に接続されるので、この構成のロー側スイッチのドレイン電極とDCグラウンドとの間では、実質的なキャパシタンスが生じない。キャパシタ82は、回路動作の間のEMI又は同相モードEMIを増加させることがある。したがって、図8及び図9のパッケージ構成は、スイッチ165、166のそれぞれが、図2〜図4のパッケージ化されたトランジスタの1つから形成されたハーフブリッジに比べて、EMIを低減できる。
【0030】
図12は、ハーフブリッジの2つのスイッチのそれぞれのための他のパッケージ構成を示しており、このパッケージ構成は、特に、2つのスイッチのそれぞれとして図2〜図4に示すパッケージ構成の1つを用いるハーフブリッジに比べて、ハーフブリッジのEMIを低減又は最小化できる。図8及び図9のハーフブリッジと同様、図12のハーフブリッジの各スイッチは、個別にパッケージ化される。図13は、図12のアセンブリに対応する回路図である。ここでも、図を明瞭にするために、図12のアセンブリの幾つかの特徴は、図面には示していないが、これらの特徴についても後に説明する。図12のアセンブリでは、ロー側スイッチ65のパッケージ構成は、図8及び図9に示すロー側スイッチについて説明したパッケージ構成と同じである。但し、ハイ側スイッチ266の構成は異なる。
【0031】
ここでも、ハイ側スイッチ266は、第2のパッケージ内に収容された第2のトランジスタを含み、第2のトランジスタは、絶縁又は半絶縁部分44’を含み、絶縁又は半絶縁部分44’は、絶縁又は半絶縁基板であってもよい。第2のトランジスタは、絶縁又は半絶縁部分44’が第2のパッケージのパッケージベース23’に隣接又は接触した状態で、第2のパッケージに直接取り付けられる。ソース電極40’、ゲート電極41’及びドレイン電極42’は、全て、トランジスタの最上位の側に設けられ、すなわち、パッケージベース23’の反対側に設けられる。ソース電極40’は、第2のパッケージのソースリードに電気的に接続され(図示せず)、ゲート電極41’は、第2のパッケージのゲートリードに電気的に接続され(図示せず)、ドレイン電極42’は、第2のパッケージのドレインリードに電気的に接続されている(図示せず)。第2のトランジスタのソース電極、ゲート電極及びドレイン電極は、全て、第2のパッケージのパッケージベース23’から電気的に分離されている。第2のパッケージのソースリード、ゲートリード及びドレインリードは、全て、第2のパッケージのパッケージベース23’から電気的に分離されている(図示せず)。第2のパッケージのパッケージベース23’は、ヒートシンク27’に直接取り付けられ、ヒートシンクは、回路グラウンド又はDCグラウンド33に電気的に接続され、これにより、パッケージベース23’をDCグラウンドに電気的に接続することができる。ここでも、図12に示すように、ハイ側トランジスタ266及びロー側トランジスタ65は、それぞれ、個々のヒートシンク27’、27に取り付けることができ、又は共に単一のヒートシンクに取り付けることができる(図示せず)。幾つかの具体例では、ヒートシンク27/27’は、電気的に絶縁性を有する如何なる材料も実質的に含まない。ロー側スイッチのドレインは、ハイ側スイッチのソースに電気的に接続され(図示せず)、これは、第2のパッケージのソースリードを第1のパッケージのドレインリードに電気的に接続することによって達成できる。第2のパッケージのドレインリードは、DCハイ電圧源に電気的に接続される(図示せず)。
【0032】
幾つかの具体例では、図12の第2のトランジスタは、III−N HEMT又はHFET等のIII−Nデバイスである。幾つかの具体例では、第2のトランジスタは、エンハンス型デバイスである。幾つかの具体例では、第2のトランジスタは、横型高電圧スイッチングトランジスタ等の横型デバイスである。幾つかの具体例では、2つのスイッチ65、66のために用いられるトランジスタは、実質的に同様又は同じである。
【0033】
図13の回路図に示すように、図12の構成では、ロー側トランジスタのパッケージベース23が回路グラウンド又はDCグラウンドに電気的に接続されるので、図12のアセンブリは、図11に示すような、回路のEMIを高めるキャパシタ82がない。したがって、回路動作の間、EMIを低くすることができる。ハイ側スイッチ266の構成のために、DCハイ電圧源と接地との間には、実質的なキャパシタンスがない(すなわち、キャパシタ72がない)ので、DCハイ電圧源38がACグラウンドになることを確実にするために、別個のキャパシタを用いて、DCハイ電圧源38及び回路グラウンドを接続する必要がある場合がある。更に、図12では、第2のパッケージのパッケージベース23’と、ヒートシンク27’との間に絶縁スペーサがないので、図12のアセンブリの回路動作の間に生成された熱は、他方の片半分のブリッジアセンブリより容易に消散される。
【0034】
図14は、ハーフブリッジの両方のトランジスタを収容することができる単一のパッケージを示している。この単一のパッケージは、後述するように、キャパシタ等の他のデバイスを収容することもできる。したがって、単一のパッケージは、パッケージ内に収容されるデバイスと共に、単一の電子部品を構成できる。単一のパッケージは、導電材料から形成されたパッケージベース23、すなわち、導電性の構造部分、絶縁材料から形成されたケース24、第1のゲートリード91、第1のドレインリード92、第2のゲートリード93、第2のドレインリード94及びパッケージベース23に電気的に接続された第1のソースリード90を備える。パッケージベース23は、ヒートシンク27に直接取り付けることができ、これにより、パッケージベース23及びヒートシンク27は、電気的及び熱的に接触する。ヒートシンク27は、回路グラウンド又はDCグラウンドであってもよく、又はヒートシンク27が接地されるように回路グラウンド又はDCグラウンドに電気的に接続してもよい。
【0035】
図15及び図16は、図14の単一のパッケージ内に収容された2つのトランジスタの構成を示している。ここでも、図を明瞭にするために、図15及び図16のトランジスタ配置の幾つかの特徴は、図面には示していないが、これらの特徴についても後に説明する。図15に示すように、ロー側スイッチ365及びハイ側スイッチ366は、何れもトランジスタであり、それぞれ、絶縁又は半絶縁基板等の絶縁又は半絶縁部分44/44’を含むことができる。トランジスタは、横型デバイスであってもよく、例えば、ソース電極40/40’、ゲート電極41/41’及びドレイン電極42/42’を含むIII−N HEMTであってもよい。トランジスタは、高電圧スイッチングトランジスタであってもよい。トランジスタは、何れも、絶縁又は半絶縁部分44/44’が第2のパッケージのパッケージベース23に隣接又は接触した状態で、第2のパッケージに直接取り付けることができる。ロー側スイッチ365のソース40は、パッケージベース23に電気的に接続され、これによって、ソース40は、(図14に示す)パッケージの第1のソースリード90に電気的に接続される。ロー側スイッチ365のゲート41は、パッケージの第1のゲートリード91に電気的に接続される(図示せず)。ハイ側スイッチ366のゲート41’は、パッケージの第2のゲートリード93に電気的に接続される(図示せず)。ハイ側スイッチ366のドレイン42’は、パッケージの第2のドレインリード94に電気的に接続される(図示せず)。ロー側スイッチ365のドレイン42及びハイ側スイッチ366のソース40’は、共にパッケージの第1のドレインリード92に電気的に接続される(図示せず)。したがってロー側スイッチ365のドレイン42及びハイ側スイッチ366のソース40’は、互いに電気的に接続される。
【0036】
ハイ側スイッチ366のドレイン42’は、キャパシタ76の端子にも電気的に接続され、キャパシタ76は、ドレイン42’に接続された端子と反対側の端子をパッケージベース23に電気的に接続した状態で、パッケージに取り付けることができる。キャパシタ76は、図10の回路図に示すキャパシタ72と同じ役割を果たすことができる。図15の構成は、特に、2つのトランジスタのそれぞれが専用のパッケージ内に収容される構成と比べて、ハーフブリッジの製造プロセスを単純化できる。更に、パッケージにキャパシタ76を設けることによって、回路ACグラウンド(図10の33、38)と出力ノード(図10の78)との間の寄生インダクタンスを低減することができる。
【0037】
図16の構成は、2つのトランジスタ365’、366’が共通の絶縁又は半絶縁部分44、例えば、絶縁又は半絶縁基板上に形成され、2つのトランジスタが共通のアクティブデバイス層43を共有できる点を除いて、図15のものと同様である。ここでも、ロー側スイッチのドレイン及びハイ側スイッチのソースは、単一の電極96から形成できる。トランジスタは、何れも、III−N HEMT等の横型デバイスであってもよい。トランジスタは、高電圧スイッチングトランジスタであってもよい。トランジスタは、共通の絶縁又は半絶縁部分44がパッケージベース23に隣接又は接触した状態で、パッケージベース23に直接取り付けることができる。ロー側スイッチのソース40は、パッケージベース23に電気的に接続することができ、この結果、ソース40は、パッケージの第1のソースリード90に電気的に接続される(図14参照)。ロー側スイッチのゲート41は、パッケージの第1のゲートリード91に電気的に接続することができる(接続は図示していない)。ハイ側スイッチのゲート41’は、パッケージの第2のゲートリード93に電気的に接続することができる(接続は図示していない)。ハイ側スイッチのドレイン42’は、パッケージの第2のドレインリード94に電気的に接続することができる(接続は図示していない)。電極96は、ロー側スイッチのドレイン及びハイ側スイッチのソースの両方であり、パッケージの第1のドレインリード92に電気的に接続することができる(接続は図示していない)。また、ハイ側スイッチのドレイン42’は、キャパシタ76の端子に電気的に接続することができ、キャパシタ76は、反対側の端子をパッケージベース23に電気的に接続した状態で、パッケージに取り付けることができる。キャパシタ76は、図10の回路図に示すキャパシタ72と同じ役割を果たすことができる。図14の構成に比べて、この構成は、製造プロセスを更に単純化できる。
【0038】
これまで、幾つかの具体例について説明した。但し、本発明の精神及び範囲から逸脱することなく、様々な変更を行うことができる。したがって、他の実施例も特許請求の範囲に含まれる。
【技術分野】
【0001】
本発明は、様々な回路用途のための半導体デバイスのパッケージ構成に関する。
【背景技術】
【0002】
現在、殆どの高電圧スイッチング回路は、Si MOSFET又はIGBT等のシリコンベースのトランジスタを用いて設計されている。SiパワーMOSFETの概略図を図1に示す。図に示すように、ソース電極10及びゲート電極11は、半導体ボディ13の一方の側にあり、ドレイン電極12は、反対側にある。
【0003】
図1のトランジスタを別個の回路に挿入する前に、トランジスタは、パッケージ内に収容される。従来のトランジスタパッケージの具体例の概略を図2及び図3に示す。図2に示すように、パッケージは、例えば、ケース24及びパッケージベース23等の構造部分(structural portions)と、例えば、リード20〜22等の非構造部分(non-structural portions)とを含む。ケース24は、絶縁材料から形成され、パッケージベース23は、導電材料から形成され、ゲートリード21は、導電材料から形成され、トランジスタのゲート電極11に電気的に接続され、ドレインリード22は、導電材料から形成され、パッケージベース23に電気的に接続され、ソースリード20は、導電材料から形成され、トランジスタのソース電極10に電気的に接続される。ここに示すように、トランジスタは、ドレイン電極12がパッケージベース23に電気的及び熱的に接触した状態で、パッケージベース23に直接取り付けられる。ドレイン電極12とパッケージベース23は、全てのバイアス条件の下でこれらの電位が略々同じになり、動作の間に発生した熱がパッケージベースに伝導して消散され易くなるように接続されている。ドレインリード22及びドレイン電極12は、何れもパッケージベース23に電気的に接続されるので、この結果、互いに電気的に接続されている。ゲート電極11とゲートリード21との間では、金属ボンドワイヤ(metal bond wire)31が電気的接続を形成できる。同様に、ソースリード20は、ボンドワイヤ30を介してソース電極10に電気的に接続することができる。
【0004】
図3のパッケージは、パッケージケース26が導電材料から形成されており、パッケージベース23及びケース26が同じ電位である(すなわち、これらは、電気的に接続されている)点を除けば、図2のパッケージと同様である。このパッケージのソースリード20及びゲートリード21は、パッケージケース26から電気的に分離されており、ドレインリード22は、パッケージケース26に電気的に接続されている。ドレイン電極12は、パッケージベース23に電気的に接続され、ゲートリード21は、トランジスタのゲート電極11に電気的に接続され、ソースリード20は、トランジスタのソース電極10に電気的に接続されている。
【0005】
図4に示すように、回路アセンブリ又は回路基板内で図2のパッケージ化されたトランジスタが使用される場合、これは、通常、パッケージベース23とヒートシンク27との間に絶縁スペーサ28が挟み込まれた状態で、ヒートシンク27に取り付けられ、トランジスタアセンブリ25が形成される。トランジスタから発生した熱が絶縁スペーサ28を介してヒートシンクに伝導されるように、絶縁スペーサ28は、薄く形成されている。但し、絶縁スペーサ28を薄くすると、パッケージベース23とヒートシンク27との間のキャパシタンスが増加するので、絶縁スペーサ28の薄さには、限界がある。多くの場合、ヒートシンク27は、回路グラウンドに接続されるので、ドレインとヒートシンクとの間のキャパシタンスは、ドレインとグラウンドとの間のキャパシタンスと言い換えられる。ヒートシンクの表面積は、通常、トランジスタの表面積よりも遙かに大きいので、ヒートシンクが回路グラウンドに接続されない場合、ヒートシンクと回路グラウンドとの間のキャパシタンスは、通常、大きくなる。これによっても、ドレインと回路グラウンドとの間の総合的なキャパシタンスが大きくなる。
【0006】
図5は、回路アセンブリ又は回路基板に取り付けられ、ソースがグラウンド33に接地された後の図4のトランジスタアセンブリ25の回路を概略的に示している。キャパシタ32は、パッケージベース23と回路グラウンドとの間のキャパシタンス、すなわち、ドレイン電極12と回路グラウンドとの間のキャパシタンスを表している。トランジスタアセンブリ25の動作の間、キャパシタ32の充電及び放電は、重大なスイッチング損失を引き起こすだけではなく、電磁干渉(electromagnetic interference:EMI)とも呼ばれる電磁放射を引き起こし、この結果、回路の性能を劣化させる。キャパシタ32によって、同相モードAC電流が、所望の信号経路以外の経路を介してグラウンドに流れてしまうことがある。キャパシタ32のキャパシタンスが大きくなると、スイッチング損失及び同相モードEMI放射の強度も大きくなり、この結果、電気的性能が劣化する。したがって電気的性能を向上させるためには、厚い絶縁スペーサ28が必要であり、動作の間にトランジスタから発生する熱を消散するためには、薄い絶縁スペーサが必要であるといったトレードオフが存在する。例えば、高電圧、高電力スイッチング回路内でデバイスを用いる場合に、スイッチング損失及びEMIの両方を適切に緩和でき、同時に、熱を適切に消散できるデバイス及びパッケージ構成が望まれている。
【発明の概要】
【課題を解決するための手段】
【0007】
一側面においては、電子部品は、パッケージ内に収容された高電圧スイッチングトランジスタを備える。高電圧スイッチングトランジスタは、全てが高電圧スイッチングトランジスタの第1の側に設けられたソース電極と、ゲート電極と、ドレイン電極とを備える。ソース電極は、パッケージの導電性の構造部分に電気的に接続されている。
【0008】
一側面として、アセンブリを開示する。アセンブリは、第1の導電性の構造部分を含む第1のパッケージ内に収容された第1のトランジスタと、第2の導電性の構造部分を含む第2のパッケージ内に収容された第2のトランジスタとを備える。第1のトランジスタのソースは、第1の導電性の構造部分に電気的に接続され、第2のトランジスタのドレインは、第2の導電性の構造部分に電気的に接続されている。
【0009】
他の側面として、アセンブリを開示する。このアセンブリは、第1の導電性の構造部分を含む第1のパッケージ内に収容された、第1のソースを有する第1のトランジスタと、第2の導電性の構造部分を含む第2のパッケージ内に収容された、第2のソースと第2のドレインとを有する第2のトランジスタとを備える。第1のソースは、第1の導電性の構造部分に電気的に接続され、第2のソースは、第2の導電性の構造部分から電気的に分離され、第2のドレインは、第2の導電性の構造部分から電気的に分離されている。
【0010】
更に他の側面として、電子部品を開示する。この電子部品は、第1のソースと第1のドレインとを有する第1のトランジスタと、第2のソースと第2のドレインとを有する第2のトランジスタと、第1のトランジスタ及び第2のトランジスタの両方を収容し、導電性の構造部分を含む単一のパッケージとを備える。第1のソースは、パッケージの導電性の構造部分に電気的に接続され、第1のドレインは、第2のソースに電気的に接続され、第1のトランジスタは、パッケージの導電性の構造部分に直接取り付けられている。
【0011】
様々なデバイスの具体例は、以下の特徴の1つ以上を含むことができる。高電圧スイッチングトランジスタは、横型デバイスであってもよい。高電圧スイッチングトランジスタは、III−Nトランジスタであってもよい。高電圧スイッチングトランジスタは、絶縁又は半絶縁基板を含んでいてもよい。高電圧スイッチングトランジスタは、300V以上のバイアスで動作するように構成してもよい。高電圧スイッチングトランジスタは、エンハンス型トランジスタであってもよい。パッケージの導電性の構造部分は、パッケージベースを備えていてもよい。パッケージの導電性の構造部分は、ヒートシンクに電気的に接続してもよい。パッケージの導電性の構造部分は、回路グラウンド又はDCグラウンドに電気的に接続してもよい。高電圧スイッチングトランジスタは、絶縁又は半絶縁部分を含むIII−Nトランジスタであってもよい。絶縁又は半絶縁部分は、絶縁又は半絶縁基板であってもよい。高電圧スイッチングトランジスタは、絶縁又は半絶縁部分をパッケージの導電性の構造部分に隣接又は接触させて、パッケージの導電性の構造部分に直接取り付けてもよい。電子部品の総出力パワーに対する電子部品の動作の間に生じるEMIパワーの第1の比は、第2の電子部品の総出力パワーに対する第2の電子部品の動作の間に生じるEMIパワーの第2の比より小さくすることができ、第2の電子部品は、ドレイン電極が第2の電子部品のパッケージの導電性の構造部分に電気的に接続され、第2の電子部品のパッケージの導電性の構造部分が絶縁スペーサによって回路グラウンド又はDCグラウンドから分離された高電圧スイッチングトランジスタを含む。電子部品の総出力パワーに対する電子部品の動作の間に生じるスイッチング電力損失の第1の比は、第2の電子部品の総出力パワーに対する第2の部品の動作の間に生じるスイッチング電力損失の第2の比より小さくすることができ、第2の電子部品は、ドレイン電極が第2の電子部品のパッケージの導電性の構造部分に電気的に接続され、第2の電子部品のパッケージの導電性の構造部分が絶縁スペーサによって回路グラウンド又はDCグラウンドから分離された高電圧スイッチングトランジスタを含む。パッケージは、ゲートリードと、ソースリードと、ドレインリードとを更に備え、ドレインリードは、ゲートリードとソースリードとの間にあってもよい。パッケージは、ゲートリードと、ソースリードと、ドレインリードとを更に備え、ソースリードは、ゲートリードとドレインリードとの間にあってもよい。
【0012】
第1のトランジスタ又は第2のトランジスタは、高電圧スイッチングトランジスタであってもよい。第1の導電性の構造部分又は第2の導電性の構造部分は、ヒートシンクに直接取り付けてもよく、ヒートシンクに電気的に接続してもよい。第1の導電性の構造部分又は第2の導電性の構造部分は、回路グラウンド又はDCグラウンドに電気的に接続してもよい。第2の導電性の構造部分は、DCハイ電圧源に電気的に接続してもよい。第2の導電性の構造部分は、絶縁スペーサによって回路グラウンド又はDCグラウンドから分離してもよい。第2の導電性の構造部分と回路グラウンド又はDCグラウンドとの間のキャパシタンスは、第2の導電性の構造部分をAC接地してもよい。第1のトランジスタのドレインは、第2のトランジスタのソースに電気的に接続してもよい。第1のトランジスタは、ロー側スイッチであってもよく、第2のトランジスタは、ハイ側スイッチであってもよい。ここに説明したデバイスからハーフブリッジを構成してもよい。ここに説明したデバイスからブリッジ回路を構成してもよい。第1のトランジスタ又は第2のトランジスタは、III−Nトランジスタであってもよい。第1のトランジスタ又は第2のトランジスタは、横型デバイスであってもよい。
【0013】
第1のトランジスタ及び第2のトランジスタは、共通の基板を共有してもよい。基板は、絶縁又は半絶縁基板であってもよい。第1のドレイン及び第2のソースは、単一の電極から形成してもよい。デバイス又は部品は、キャパシタを更に備えていてもよく、パッケージは、キャパシタを収容してもよい。第2のドレインは、キャパシタの第1の端子に電気的に接続してもよく、キャパシタの第2の端子は、パッケージの導電性の構造部分に電気的に接続してもよい。パッケージは、第1のソースリードと、第1のゲートリードと、第1のドレインリードと、第2のゲートリードと、第2のドレインリードとを備えていてもよい。第1のトランジスタは、第1のゲートを更に備え、第2のトランジスタは、第2のゲートを更に備え、パッケージの導電性の構造部分は、第1のソースリードに電気的に接続され、第1のゲートは、第1のゲートリードに電気的に接続され、第2のゲートは、第2のゲートリードに電気的に接続され、第2のドレインは、第2のドレインリードに電気的に接続され、第1のドレイン及び第2のソースは、共に第1のドレインリードに電気的に接続してもよい。
【0014】
幾つかの具体例では、ここに開示するデバイスは、以下の1つ以上の利点を有することができる。パッケージ化された横型高電圧トランジスタは、パッケージ構成から生じることがある、トランジスタのドレインと回路グラウンド又はDCグラウンドとの間のキャパシタンスを低減又は排除できる。トランジスタのドレインと回路グラウンド又はDCグラウンドとの間のキャパシタンスによって、デバイスの動作の間、電流が意図された信号経路以外を経由してグラウンドに流れ、EMI又はスイッチング損失が増加することがある。EMI又はスイッチング損失が増加すると、デバイス又はデバイスが含まれている回路の性能が低下する。したがって、トランジスタのドレインと回路グラウンド又はDCグラウンドとの間のキャパシタンスを低減又は排除することによって、より効率的に動作するデバイス又は回路を実現することができる。更に、ここに開示したトランジスタの幾つかによって、熱消散の効率が向上する。熱消散によって、デバイスの寿命及び性能を向上させることができる。また、熱消散によって、より広い様々な用途にデバイスを用いることができるようになる。
【図面の簡単な説明】
【0015】
【図1】従来の技術のシリコンベースの半導体トランジスタの概略図である。
【図2】従来の技術のパッケージ化された半導体トランジスタの断面の斜視図である。
【図3】従来の技術のパッケージ化された半導体トランジスタの断面の斜視図である。
【図4】従来の技術のパッケージ化された半導体トランジスタの断面の斜視図である。
【図5】図4のパッケージ化された半導体トランジスタの概略的な回路図である。
【図6】パッケージ化された半導体トランジスタの断面の斜視図である。
【図7】ハーフブリッジの回路図である。
【図8】ハーフブリッジの部品の斜視図である。
【図9】図8のハーフブリッジの2つのスイッチのそれぞれの横断面図である。
【図10】ハーフブリッジの回路図である。
【図11】ハーフブリッジの回路図である。
【図12】ハーフブリッジの2つのスイッチのそれぞれの横断面図である。
【図13】図11の2つのスイッチから形成されるハーフブリッジの回路図である。
【図14】ハーフブリッジの両方のトランジスタを収容できる単一のパッケージの斜視図である。
【図15】ハーフブリッジの電子デバイスの側面図である。
【図16】ハーフブリッジの電子デバイスの側面図である。
【発明を実施するための形態】
【0016】
各図面では、同様の要素に同様の符号を付している。
【0017】
図6は、パッケージ内に収容された高電圧スイッチングトランジスタを含む電子部品の概略図である。ここで用いる高電圧スイッチングトランジスタという用語は、高電圧スイッチング用途のために最適化されたトランジスタを意味する。すなわち、トランジスタがオフのとき、300V以上、600V以上、又は1200V以上の高電圧をブロックすることでき、トランジスタがオンのとき、使用される用途に応じた十分低いオン抵抗RONを有し、すなわち、デバイスに実質的な電流が流れた際の導電損失が十分低い。高電圧スイッチングトランジスタは、絶縁又は半絶縁部分44、半導体ボディ43、ソース電極40、ゲート電極41及びドレイン電極42を含む。幾つかの具体例では、絶縁又は半絶縁部分44は、絶縁性又は半絶縁性の基板又はキャリアウェハであり、他の具体例では、絶縁又は半絶縁部分は、半導体ボディの絶縁又は半絶縁部分である。更に他の具体例で絶縁又は半絶縁部分44は、ウエハレベルシム(wafer level shim)等のシムである。
【0018】
ここで用いる「基板」という用語は、その上に半導体デバイスの半導体材料層がエピタキシャル成長される材料層を意味し、基板に接触又は隣接する半導体材料の一部の結晶構造は、基板の結晶構造に少なくとも部分的に一致し、又は基板の結晶構造によって少なくとも画定される。幾つかの具体例では、基板は、半導体デバイスを流れる電流の伝導に貢献しない。ここに用いる「シム」という用語は、その上に半導体デバイス又は部品が取り付けられる絶縁材料を意味し、これによって、シムに接触するデバイス又は部品は、シムの下位の層又は構造と電気的に接触することが防止される。例えば、パッケージ化された半導体トランジスタは、半導体パッケージと接地面との間のシムを介して、接地面上に取り付けることでき、シムは、半導体パッケージが接地面と電気的に接触することを防ぐ。シムは、半導体層が形成された後にデバイス又は部品に取り付けられる点で、基板とは異なる。幾つかの具体例では、シムは、半導体デバイスと、デバイスを収容するパッケージとの間に挟まれている。例えば、図6において、絶縁又は半絶縁部分44がシムである場合、これは、半導体ボディ43とパッケージベース23との間にある。幾つかの具体例では、シムは、ウェハがダイシングされて、個々のデバイスが互いに分離される前に、複数のデバイスを含む半導体ウェハに取り付けられる。このタイプのシムは、「ウエハレベルシム(wafer-level shim)」と呼ばれ、導電性の基板上に形成されるデバイス又は部品の製造を単純化でき、有用である場合がある。先にウェハを個々のデバイスにダイシングして、個々のデバイスのそれぞれにシムを結合するのではなく、ウエハレベルシムをウェハに結合した後にダイシングを行うことによって、製造工程が単純化される。
【0019】
パッケージは、ケース24及びパッケージベース23等の構造部分と、例えば、リード20〜22等の非構造部分とを含む。ここで用いるパッケージの「構造部分(structural portions)」という用語は、パッケージの基本的な形状又は造形を形成し、パッケージの構造的剛性を提供する部分を意味する。多くの場合、パッケージ化されたトランジスタが個別の回路内で用いられる場合、パッケージの構造部分は、回路又は回路基板に直接取り付けられる。図6のトランジスタパッケージでは、パッケージベース23は、導電材料から形成されており、すなわち、パッケージベース23は、パッケージの導電性の構造部分である。ケース24は、絶縁材料から形成され、ゲートリード21及びドレインリード22は、それぞれ導電材料から形成され、ソースリード20は、導電材料から形成され、パッケージベース23に電気的に接続されている。ここで用いる2つ以上の端子又は他のアイテムが「電気的に接続される」という表現は、あらゆるバイアス条件の下で、常に、各端子又は他のアイテムの電位が同じになるように意図され、すなわち、略々同じになるような十分な導電性を有する材料によってこれらが接続されていることを意味する。幾つかの具体例では、パッケージベース23及びケース24は、図3のパッケージケース26と同様に、収容されるトランジスタを完全に囲む導電性のケース、すなわち、導電性の構造部分によって置換される(図示せず)。
【0020】
絶縁又は半絶縁部分44は、パッケージベース23に直接取り付けられる。幾つかの具体例では、絶縁又は半絶縁部分44とパッケージベース23との間に、更なる導体又は半導体層、例えば、導体又は半導体基板が挟み込まれる(図示せず)。更なる導体又は半導体層を設ける場合、絶縁又は半絶縁部分44は、半絶縁半導体層、例えば、半絶縁半導体バッファ層であってもよく、この上に、半導体ボディ43に含まれるアクティブな半導体層が形成される。幾つかの具体例では、半絶縁層は、幾つかの絶縁材料程の絶縁性を有さない程度に半導体層が電気的に絶縁されるように半導体層にドーピングを行うことによって形成される。更なる導体又は半導体層は、高電圧スイッチングトランジスタの一部であってもよく、別個の層であってもよい。パッケージベース23は、パッケージベース23及びヒートシンク27が電気的及び熱的に接触するようにヒートシンク27に直接取り付けることができ、すなわち、これらは、電気的に接続され、トランジスタから発生した熱は、ヒートシンク27を介して消散できる。また、ヒートシンク27は、回路グラウンドであってもよく、又は回路グラウンドに電気的に接続してもよく、この場合、パッケージベース23が回路グラウンドに電気的に接続される。
【0021】
ソース電極40、ゲート電極41及びドレイン電極42は、全て、トランジスタの最上位の側に設けられている。すなわち、これらは、パッケージベース23に取り付けられているトランジスタの部分から最も遠い半導体ボディ43の側に位置している。ソース、ドレイン及びゲート電極を半導体ボディの同じ側に設けることは、横型デバイス(lateral device)(すなわち、横型高電圧スイッチングトランジスタ(lateral high voltage switching transistor))を採用することによって達成できる。コネクタ31は、ボンドワイヤであってもよく、導電性材料から形成され、一端がゲート電極41に接続され、他端がゲートリード21に接続され、これにより、ゲート電極41がゲートリード21に電気的に接続される。同様に、ドレインリード22は、コネクタ62を介してドレイン電極42に電気的に接続されており、コネクタ62は、ボンドワイヤであってもよく、導電性材料から形成されている。ソース電極40は、導電性のコネクタ60を介してケース23に電気的に接続されており、コネクタ60は、また、ボンドワイヤであってもよい。ソース電極40及びソースリード20は、何れも、ヒートシンク27に電気的に接続されているパッケージベース23に電気的に接続されているので、AC接地又はDC接地することができ、ヒートシンク27は、回路グラウンドであってもよく、ヒートシンク27を回路グラウンドに電気的に接続し、回路グラウンドは、ACグラウンド又はDCグラウンドであってもよい。ここで用いるノード、デバイス、層又は部品を「AC接地する」という表現は、動作の間、これらが固定されたDC電位に保持されることを意味する。ACグラウンド及びDCグラウンドをまとめて、「回路グラウンド」と呼ぶ。
【0022】
コネクタ31、60、62は、全て互いに電気的に分離されている。図6では、ソースリード20は、ゲートリード21とドレインリード22との間に配設されており、これは、ドレインリードがゲートリードとソースリードとの間に配設されるパッケージ内のトランジスタに比べて、入力電流と出力電流との間の干渉を低減できる点で有利であることがある。但し、幾つかの場合、図2〜図4のパッケージに示すように、ゲートリード21とソースリード20との間にドレインリード22を配設する構成は、パッケージ化されたトランジスタに関連して使用される他の既存の部分及び部品との互換性が高く、有利であることもある。
【0023】
高電圧スイッチングトランジスタは、上述のように、高電圧スイッチングトランジスタの機能を実現する如何なるトランジスタであってもよい。幾つかの具体例では、高電圧スイッチングトランジスタは、エンハンス型デバイスであり、すなわち、閾値電圧が0Vを超える、例えば、1.5V〜2V以上である通常オフのデバイスである。他の具体例では、高電圧スイッチングトランジスタは、デプレション型デバイスであり、すなわち、閾値電圧が0V以下である通常オンのデバイスである。高電圧スイッチングトランジスタは、横型デバイスであってもよく、これは、ソース電極、ドレイン電極及びゲート電極が全てデバイスの同じ側に設けられた横型トランジスタの製造が容易であるためである。高電圧スイッチングトランジスタは、III族窒化物、すなわちIII−Nデバイスであってもよく、又はIII−N高電子移動度トランジスタ(high electron mobility transistor:HEMT)又はヘテロ接合電界効果トランジスタ(heterojunction field effect transistor:HFET)等のトランジスタであってもよい。すなわち半導体ボディ43は、III−N材料の少なくとも2つの層を含むことができる。ここで使用するIII族窒化物又はIII−N材料、層、デバイス等の用語は、化学式AlxInyGazNで表される複合半導体材料を含む材料又はデバイスを意味し、x+y+zは、約1である。高電圧スイッチングトランジスタのための要件を満たすように設計することができるIII−Nデバイス及びデバイス構造の実例は、2009年3月19日に発行された米国特許公開番号2009−0072272、2009年3月19日に発行された米国特許公開番号2009−0072240、2009年6月11日に発行された米国特許公開番号2009−0146185、2008年4月23日に出願された米国特許出願番号12/108,449、2008年12月10日に出願された米国特許出願番号12/332,284、2009年2月9日に出願された米国特許出願番号12/368,248、2009年3月19日に発行された米国特許公開番号2009−0072269に開示されており、これらの全ての文献の全体が参照によって本願に援用される。
【0024】
図6の電子部品では、ヒートシンク27は、回路グラウンド、例えばDCグラウンドであり、又は回路グラウンドに電気的に接続されており、ドレイン電極42と回路グラウンドとの間のキャパシタンスは、実質的に0であり、すなわち、部品自体又は部品を含む回路の性能に実質的に影響し又はこれを劣化させることがない程度に十分小さい。したがって、図6の部品の動作の間に生じるスイッチング損失及びEMI又は同相モードEMIは、図2〜図4の部品に比べて低減されている。
【0025】
図7は、ハーフブリッジの回路図であり、この1つ以上を組み合わせて、ブリッジ回路を形成することができる。図7に示すように、ハーフブリッジは、2つのスイッチ65、66を含みこれらの両方は、通常、高電圧スイッチングトランジスタから構成され、図のように接続される。スイッチ65のソースは、回路グラウンド又はDCグラウンド33に電気的に接続され、スイッチ66のドレインは、ACグラウンドであるDCハイ電圧源38に電気的に接続され、スイッチ66のソースは、スイッチ65のドレインに電気的に接続される。ソースがグラウンドに電気的に接続されるスイッチ65は、通常、「ロー側スイッチ」と呼ばれ、ドレインがハイ電圧源に電気的に接続されるスイッチ66は、通常、「ハイ側スイッチ」と呼ばれる。DCハイ電圧源38が固定される電圧は、特定の回路用途に依存するが、典型的には、300V以上、600V以上又は1200V以上である。また、図7に示すように、ハーフブリッジは、通常、それぞれがスイッチ65、66に逆並列(anti-parallel)に接続されたダイオード75、76を含む。なお、スイッチ65、66として特定のタイプのトランジスタが使用される場合、これらのダイオードを省略し、すなわち、含ませなくてもよく、これについての詳細は、2009年2月9日に出願された米国特許出願番号12/368,200に開示されており、この文献の全体は、引用によって本願に援用される。
【0026】
図8及び図9は、図7のハーフブリッジの2つのスイッチのそれぞれの構成を示している。これらのスイッチは、特に、ロー側スイッチ65が図2〜図4に示すパッケージ化デバイスの1つから形成されるハーフブリッジに比べて、ハーフブリッジのEMIを低減又は最小化できる構成でそれぞれパッケージ化される。図8は、ハーフブリッジの斜視図を示しており、図9は、2つのスイッチのそれぞれの断面の斜視図を示している。図を明瞭にするために、図8及び図9のアセンブリの幾つかの特徴は、図面には示していないが、これらの特徴についても後に説明する。図8及び図9のアセンブリでは、ロー側スイッチ65のパッケージ構成は、図6のパッケージ化されたトランジスタのパッケージ構成と同様又は同じである。ロー側スイッチ65は、パッケージ内に収容されたトランジスタを含む。トランジスタは、絶縁又は半絶縁部分44を含むことができる。トランジスタは、絶縁又は半絶縁部分44がパッケージベース23に隣接又は接触した状態で、パッケージに直接取り付けることができる。トランジスタのソース電極40は、パッケージベース23に電気的に接続される。パッケージベース23は、ヒートシンク27に直接取り付けられ、ヒートシンクは、回路グラウンド又はDCグラウンド33に電気的に接続され、これにより、パッケージベース23及びソース電極40は、共に回路グラウンド又はDCグラウンドに電気的に接続され、すなわち、これらは接地又はDC接地される。ゲート電極41は、パッケージのゲートリード21に電気的に接続され(図示せず)、ドレイン電極42は、パッケージのドレインリード22に電気的に接続される(図示せず)。ソースリード20は、パッケージベース23に電気的に接続することができる。ゲートリード及びドレインリードは、共にパッケージベース23から電気的に分離されている。ロー側スイッチ65に含まれるトランジスタは、高電圧スイッチングトランジスタであってもよく、ソース電極40、ゲート電極41及びドレイン電極42は、全て、トランジスタの最上位の側に設けられている。幾つかの具体例では、トランジスタは、III−N HEMT又はHFET等のIII−Nデバイスである。幾つかの具体例では、トランジスタは、エンハンス型デバイスである。幾つかの具体例では、トランジスタは、横型デバイス、例えば、横型高電圧スイッチングトランジスタである。
【0027】
図8及び図9のアセンブリのハイ側スイッチ66は、第2のパッケージ内に収容された第2のトランジスタを含む。第2のトランジスタは、絶縁又は半絶縁部分44’を含むことができる。第2のトランジスタは、絶縁又は半絶縁部分44’が第2のパッケージのパッケージベース23’に隣接又は接触した状態で、第2のパッケージに直接取り付けることができる。第2のトランジスタのドレイン電極42’は、第2のパッケージのパッケージベース23’に電気的に接続される。第2のトランジスタのゲート電極41’は、第2のパッケージのゲートリード21’に電気的に接続され(図示せず)、第2のトランジスタのソース電極40’は、第2のパッケージのソースリード20’に電気的に接続される(図示せず)。幾つかの具体例では、ソース電極40’、ゲート電極41’及びドレイン電極42’は、全て、トランジスタの最上位の側に設けられ、コネクタ73は、ワイヤボンドであってもよく、図9に示すように、ドレイン電極42’を第2のパッケージのパッケージベース23’に電気的に接続している。他の具体例では、図2〜図4のパッケージ化されたトランジスタについて示したように、ドレイン電極42’は、半導体ボディ43’のソース電極40’及びゲート電極41’とは反対側にあり、ドレイン電極42’は、第2のパッケージのパッケージベース23’に直接取り付けられる。ロー側スイッチのドレインは、ハイ側スイッチのソースに電気的に接続され(図示せず)、これは、第2のパッケージのソースリード20’を第1のパッケージのドレインリード22に電気的に接続することによって達成できる。第2のパッケージのドレインリード22’は、第2のパッケージのパッケージベース23’及びDCハイ電圧源に電気的に接続される(図示せず)。第2のパッケージのソースリード及びゲートリードは、共に第2のパッケージから電気的に分離されている。第2のパッケージのパッケージベース23’は、パッケージベース23’とヒートシンク27’との間に絶縁スペーサ28を挟み込んだ状態でヒートシンク27’に取り付けられ、ヒートシンク27’は、回路グラウンド又はDCグラウンド33に電気的に接続される。絶縁スペーサ28を薄くして、トランジスタの動作中に発生した熱が、トランジスタから、絶縁スペーサ28を介してヒートシンクに伝導できるようにすることができる。ハイ側トランジスタ66及びロー側トランジスタ65は、図8及び図9に示すように、個々のヒートシンク27’、27に個別に取り付けてもよく、単一のヒートシンクに共に取り付けてもよい(図示せず)。幾つかの具体例では、第2のトランジスタは、例えば、III−N HEMT又はHFET等のIII−Nデバイス、又は電流開口縦型電子トランジスタ(current aperture vertical electron transistorCAVET)である。幾つかの具体例では、第2のトランジスタは、エンハンス型デバイスである。幾つかの具体例で第2のトランジスタは、横型デバイス、例えば横型高電圧スイッチングトランジスタであり、他の具体例では、縦型デバイス(vertical device)である。幾つかの具体例では、2つのスイッチ65、66のために用いられるトランジスタは、実質的に同様又は同じである。
【0028】
図10は、図8及び図9のアセンブリの回路図を示しており、図11は、スイッチ165、166の両方が図2〜図4のパッケージ化されたトランジスタの1つから形成されたハーフブリッジの回路図を示している。図7に示すダイオード75、76は、幾つかの場合、ハーフブリッジに含ませる必要があり、これらの回路図では省略しているが、ハーフブリッジに含ませることができる。スイッチ65/165、66/166、DCグラウンド33及びDCハイ電圧源38に加えて、両方の回路は、DCハイ電圧源38とDCグラウンドとの間に、キャパシタ72によって表される実質的なキャパシタンスを有する。キャパシタ72の容量値は、ハイ側スイッチのパッケージベース23’とヒートシンク27’との間のキャパシタンスによって決まる。このキャパシタンスは、ハイ側スイッチのパッケージベース23’が実質的に大きい断面積を有し、DCグラウンドから離間する距離が短いために、実質的であり、この距離は、絶縁スペーサ28の厚さである。但し、回路動作の間、何れの側のキャパシタにおいても、電圧が殆ど一定のままであるため、このキャパシタンスは、実質的なEMIを引き起こさない。キャパシタ72の実質的なキャパシタンスによって、DCハイ電圧源38は、DCグラウンドに接続されたACになり、この結果、ハイ電圧源38は、ACグラウンドとして振る舞い、これは、回路動作にとって有益である場合がある。この結果、ハイ側スイッチのパッケージベース23’は、DCハイ電圧源に電気的に接続されるので、AC接地される。
【0029】
図11の回路は、ロー側スイッチ165のドレイン電極とDCグラウンドとの間に、キャパシタ82によって表される実質的なキャパシタンスを有する。上述のように、この実質的なキャパシタンスは、ロー側スイッチのパッケージベースがDCグラウンドに近接するが、電気的に接続されないために生じる。図8及び図9の構成では、ロー側スイッチ65のパッケージベース23は、DCグラウンドに電気的に接続されるので、この構成のロー側スイッチのドレイン電極とDCグラウンドとの間では、実質的なキャパシタンスが生じない。キャパシタ82は、回路動作の間のEMI又は同相モードEMIを増加させることがある。したがって、図8及び図9のパッケージ構成は、スイッチ165、166のそれぞれが、図2〜図4のパッケージ化されたトランジスタの1つから形成されたハーフブリッジに比べて、EMIを低減できる。
【0030】
図12は、ハーフブリッジの2つのスイッチのそれぞれのための他のパッケージ構成を示しており、このパッケージ構成は、特に、2つのスイッチのそれぞれとして図2〜図4に示すパッケージ構成の1つを用いるハーフブリッジに比べて、ハーフブリッジのEMIを低減又は最小化できる。図8及び図9のハーフブリッジと同様、図12のハーフブリッジの各スイッチは、個別にパッケージ化される。図13は、図12のアセンブリに対応する回路図である。ここでも、図を明瞭にするために、図12のアセンブリの幾つかの特徴は、図面には示していないが、これらの特徴についても後に説明する。図12のアセンブリでは、ロー側スイッチ65のパッケージ構成は、図8及び図9に示すロー側スイッチについて説明したパッケージ構成と同じである。但し、ハイ側スイッチ266の構成は異なる。
【0031】
ここでも、ハイ側スイッチ266は、第2のパッケージ内に収容された第2のトランジスタを含み、第2のトランジスタは、絶縁又は半絶縁部分44’を含み、絶縁又は半絶縁部分44’は、絶縁又は半絶縁基板であってもよい。第2のトランジスタは、絶縁又は半絶縁部分44’が第2のパッケージのパッケージベース23’に隣接又は接触した状態で、第2のパッケージに直接取り付けられる。ソース電極40’、ゲート電極41’及びドレイン電極42’は、全て、トランジスタの最上位の側に設けられ、すなわち、パッケージベース23’の反対側に設けられる。ソース電極40’は、第2のパッケージのソースリードに電気的に接続され(図示せず)、ゲート電極41’は、第2のパッケージのゲートリードに電気的に接続され(図示せず)、ドレイン電極42’は、第2のパッケージのドレインリードに電気的に接続されている(図示せず)。第2のトランジスタのソース電極、ゲート電極及びドレイン電極は、全て、第2のパッケージのパッケージベース23’から電気的に分離されている。第2のパッケージのソースリード、ゲートリード及びドレインリードは、全て、第2のパッケージのパッケージベース23’から電気的に分離されている(図示せず)。第2のパッケージのパッケージベース23’は、ヒートシンク27’に直接取り付けられ、ヒートシンクは、回路グラウンド又はDCグラウンド33に電気的に接続され、これにより、パッケージベース23’をDCグラウンドに電気的に接続することができる。ここでも、図12に示すように、ハイ側トランジスタ266及びロー側トランジスタ65は、それぞれ、個々のヒートシンク27’、27に取り付けることができ、又は共に単一のヒートシンクに取り付けることができる(図示せず)。幾つかの具体例では、ヒートシンク27/27’は、電気的に絶縁性を有する如何なる材料も実質的に含まない。ロー側スイッチのドレインは、ハイ側スイッチのソースに電気的に接続され(図示せず)、これは、第2のパッケージのソースリードを第1のパッケージのドレインリードに電気的に接続することによって達成できる。第2のパッケージのドレインリードは、DCハイ電圧源に電気的に接続される(図示せず)。
【0032】
幾つかの具体例では、図12の第2のトランジスタは、III−N HEMT又はHFET等のIII−Nデバイスである。幾つかの具体例では、第2のトランジスタは、エンハンス型デバイスである。幾つかの具体例では、第2のトランジスタは、横型高電圧スイッチングトランジスタ等の横型デバイスである。幾つかの具体例では、2つのスイッチ65、66のために用いられるトランジスタは、実質的に同様又は同じである。
【0033】
図13の回路図に示すように、図12の構成では、ロー側トランジスタのパッケージベース23が回路グラウンド又はDCグラウンドに電気的に接続されるので、図12のアセンブリは、図11に示すような、回路のEMIを高めるキャパシタ82がない。したがって、回路動作の間、EMIを低くすることができる。ハイ側スイッチ266の構成のために、DCハイ電圧源と接地との間には、実質的なキャパシタンスがない(すなわち、キャパシタ72がない)ので、DCハイ電圧源38がACグラウンドになることを確実にするために、別個のキャパシタを用いて、DCハイ電圧源38及び回路グラウンドを接続する必要がある場合がある。更に、図12では、第2のパッケージのパッケージベース23’と、ヒートシンク27’との間に絶縁スペーサがないので、図12のアセンブリの回路動作の間に生成された熱は、他方の片半分のブリッジアセンブリより容易に消散される。
【0034】
図14は、ハーフブリッジの両方のトランジスタを収容することができる単一のパッケージを示している。この単一のパッケージは、後述するように、キャパシタ等の他のデバイスを収容することもできる。したがって、単一のパッケージは、パッケージ内に収容されるデバイスと共に、単一の電子部品を構成できる。単一のパッケージは、導電材料から形成されたパッケージベース23、すなわち、導電性の構造部分、絶縁材料から形成されたケース24、第1のゲートリード91、第1のドレインリード92、第2のゲートリード93、第2のドレインリード94及びパッケージベース23に電気的に接続された第1のソースリード90を備える。パッケージベース23は、ヒートシンク27に直接取り付けることができ、これにより、パッケージベース23及びヒートシンク27は、電気的及び熱的に接触する。ヒートシンク27は、回路グラウンド又はDCグラウンドであってもよく、又はヒートシンク27が接地されるように回路グラウンド又はDCグラウンドに電気的に接続してもよい。
【0035】
図15及び図16は、図14の単一のパッケージ内に収容された2つのトランジスタの構成を示している。ここでも、図を明瞭にするために、図15及び図16のトランジスタ配置の幾つかの特徴は、図面には示していないが、これらの特徴についても後に説明する。図15に示すように、ロー側スイッチ365及びハイ側スイッチ366は、何れもトランジスタであり、それぞれ、絶縁又は半絶縁基板等の絶縁又は半絶縁部分44/44’を含むことができる。トランジスタは、横型デバイスであってもよく、例えば、ソース電極40/40’、ゲート電極41/41’及びドレイン電極42/42’を含むIII−N HEMTであってもよい。トランジスタは、高電圧スイッチングトランジスタであってもよい。トランジスタは、何れも、絶縁又は半絶縁部分44/44’が第2のパッケージのパッケージベース23に隣接又は接触した状態で、第2のパッケージに直接取り付けることができる。ロー側スイッチ365のソース40は、パッケージベース23に電気的に接続され、これによって、ソース40は、(図14に示す)パッケージの第1のソースリード90に電気的に接続される。ロー側スイッチ365のゲート41は、パッケージの第1のゲートリード91に電気的に接続される(図示せず)。ハイ側スイッチ366のゲート41’は、パッケージの第2のゲートリード93に電気的に接続される(図示せず)。ハイ側スイッチ366のドレイン42’は、パッケージの第2のドレインリード94に電気的に接続される(図示せず)。ロー側スイッチ365のドレイン42及びハイ側スイッチ366のソース40’は、共にパッケージの第1のドレインリード92に電気的に接続される(図示せず)。したがってロー側スイッチ365のドレイン42及びハイ側スイッチ366のソース40’は、互いに電気的に接続される。
【0036】
ハイ側スイッチ366のドレイン42’は、キャパシタ76の端子にも電気的に接続され、キャパシタ76は、ドレイン42’に接続された端子と反対側の端子をパッケージベース23に電気的に接続した状態で、パッケージに取り付けることができる。キャパシタ76は、図10の回路図に示すキャパシタ72と同じ役割を果たすことができる。図15の構成は、特に、2つのトランジスタのそれぞれが専用のパッケージ内に収容される構成と比べて、ハーフブリッジの製造プロセスを単純化できる。更に、パッケージにキャパシタ76を設けることによって、回路ACグラウンド(図10の33、38)と出力ノード(図10の78)との間の寄生インダクタンスを低減することができる。
【0037】
図16の構成は、2つのトランジスタ365’、366’が共通の絶縁又は半絶縁部分44、例えば、絶縁又は半絶縁基板上に形成され、2つのトランジスタが共通のアクティブデバイス層43を共有できる点を除いて、図15のものと同様である。ここでも、ロー側スイッチのドレイン及びハイ側スイッチのソースは、単一の電極96から形成できる。トランジスタは、何れも、III−N HEMT等の横型デバイスであってもよい。トランジスタは、高電圧スイッチングトランジスタであってもよい。トランジスタは、共通の絶縁又は半絶縁部分44がパッケージベース23に隣接又は接触した状態で、パッケージベース23に直接取り付けることができる。ロー側スイッチのソース40は、パッケージベース23に電気的に接続することができ、この結果、ソース40は、パッケージの第1のソースリード90に電気的に接続される(図14参照)。ロー側スイッチのゲート41は、パッケージの第1のゲートリード91に電気的に接続することができる(接続は図示していない)。ハイ側スイッチのゲート41’は、パッケージの第2のゲートリード93に電気的に接続することができる(接続は図示していない)。ハイ側スイッチのドレイン42’は、パッケージの第2のドレインリード94に電気的に接続することができる(接続は図示していない)。電極96は、ロー側スイッチのドレイン及びハイ側スイッチのソースの両方であり、パッケージの第1のドレインリード92に電気的に接続することができる(接続は図示していない)。また、ハイ側スイッチのドレイン42’は、キャパシタ76の端子に電気的に接続することができ、キャパシタ76は、反対側の端子をパッケージベース23に電気的に接続した状態で、パッケージに取り付けることができる。キャパシタ76は、図10の回路図に示すキャパシタ72と同じ役割を果たすことができる。図14の構成に比べて、この構成は、製造プロセスを更に単純化できる。
【0038】
これまで、幾つかの具体例について説明した。但し、本発明の精神及び範囲から逸脱することなく、様々な変更を行うことができる。したがって、他の実施例も特許請求の範囲に含まれる。
【特許請求の範囲】
【請求項1】
パッケージ内に収容された高電圧スイッチングトランジスタを備える電子部品において、
前記高電圧スイッチングトランジスタは、全てが前記高電圧スイッチングトランジスタの第1の側に設けられたソース電極と、ゲート電極と、ドレイン電極とを備え、
前記ソース電極は、前記パッケージの導電性の構造部分に電気的に接続されている電子部品。
【請求項2】
前記高電圧スイッチングトランジスタは、III−Nトランジスタである請求項1記載の電子部品。
【請求項3】
前記高電圧スイッチングトランジスタは、横型デバイスである請求項1又は2記載の電子部品。
【請求項4】
前記高電圧スイッチングトランジスタ、絶縁又は半絶縁基板を備える請求項3記載の電子部品。
【請求項5】
前記高電圧スイッチングトランジスタは、300V以上のバイアスで動作するように構成されている請求項1又は2記載の電子部品。
【請求項6】
前記高電圧スイッチングトランジスタは、エンハンス型トランジスタである請求項1又は2記載の電子部品。
【請求項7】
前記パッケージの導電性の構造部分は、パッケージベースを備える請求項1又は2記載の電子部品。
【請求項8】
前記パッケージの導電性の構造部分は、パッケージケースを更に備える請求項7記載の電子部品。
【請求項9】
前記パッケージの導電性の構造部分は、ヒートシンクに電気的に接続されている請求項1又は2記載の電子部品。
【請求項10】
前記パッケージの導電性の構造部分は、回路グラウンド又はDCグラウンドに電気的に接続されている請求項1又は2記載の電子部品。
【請求項11】
前記高電圧スイッチングトランジスタは、絶縁又は半絶縁部分を備える請求項10記載の電子部品。
【請求項12】
前記絶縁又は半絶縁部分は、絶縁又は半絶縁基板である請求項11記載の電子部品。
【請求項13】
前記高電圧スイッチングトランジスタは、前記絶縁又は半絶縁部分を前記パッケージの導電性の構造部分に隣接又は接触させて、前記パッケージの導電性の構造部分に直接取り付けられている請求項11記載の電子部品。
【請求項14】
前記電子部品の総出力パワーに対する前記電子部品の動作の間に生じるEMIパワーの第1の比は、第2の電子部品の総出力パワーに対する前記第2の電子部品の動作の間に生じるEMIパワーの第2の比より小さく、前記第2の電子部品は、ドレイン電極が前記第2の電子部品のパッケージの導電性の構造部分に電気的に接続され、前記第2の電子部品のパッケージの導電性の構造部分が絶縁スペーサによって回路グラウンド又はDCグラウンドから分離された高電圧スイッチングトランジスタを含む請求項13記載の電子部品。
【請求項15】
前記電子部品の総出力パワーに対する前記電子部品の動作の間に生じるスイッチング電力損失の第1の比は、第2の電子部品の総出力パワーに対する前記第2の部品の動作の間に生じるスイッチング電力損失の第2の比より小さく、前記第2の電子部品は、ドレイン電極が第2の電子部品のパッケージの導電性の構造部分に電気的に接続され、第2の電子部品のパッケージの導電性の構造部分が絶縁スペーサによって回路グラウンド又はDCグラウンドから分離された高電圧スイッチングトランジスタを含む請求項13記載の電子部品。
【請求項16】
前記高電圧スイッチングトランジスタは、絶縁又は半絶縁部分及び半導体ボディを更に備え、前記絶縁又は半絶縁部分は、前記半導体ボディと前記パッケージの導電性の構造部分との間にある請求項1又は2記載の電子部品。
【請求項17】
前記絶縁又は半絶縁部分は、シム又はウエハレベルシムである請求項16記載の電子部品。
【請求項18】
請求項17記載の電子部品の製造方法であって、
半導体ウェハ上に半導体ボディを形成する工程と、
前記半導体ウェハを前記シム又はウエハレベルシムに取り付ける工程と、
前記半導体ウェハをダイシングする工程とを有する製造方法。
【請求項19】
前記パッケージは、ゲートリードと、ソースリードと、ドレインリードとを更に備え、前記ドレインリードは、前記ゲートリードと前記ソースリードとの間にある請求項1又は2記載の電子部品。
【請求項20】
前記パッケージは、ゲートリードと、ソースリードと、ドレインリードとを更に備え、前記ソースリードは、前記ゲートリードと前記ドレインリードとの間にある請求項1又は2記載の電子部品。
【請求項21】
第1の導電性の構造部分を含む第1のパッケージ内に収容された第1のトランジスタと、
第2の導電性の構造部分を含む第2のパッケージ内に収容された第2のトランジスタとを備え、
前記第1のトランジスタのソースは、前記第1の導電性の構造部分に電気的に接続され、前記第2のトランジスタのドレインは、前記第2の導電性の構造部分に電気的に接続されているアセンブリ。
【請求項22】
第1の導電性の構造部分を含む第1のパッケージ内に収容された、第1のソースを有する第1のトランジスタと、
第2の導電性の構造部分を含む第2のパッケージ内に収容された、第2のソースと第2のドレインとを有する第2のトランジスタとを備え、
前記第1のソースは、前記第1の導電性の構造部分に電気的に接続され、前記第2のソースは、前記第2の導電性の構造部分から電気的に分離され、前記第2のドレインは、第2の導電性の構造部分から電気的に分離されているアセンブリ。
【請求項23】
前記第1のトランジスタ又は前記第2のトランジスタは、高電圧スイッチングトランジスタである請求項21又は22記載のアセンブリ。
【請求項24】
前記第1の導電性の構造部分又は前記第2の導電性の構造部分は、ヒートシンクに直接取り付けられ、前記ヒートシンクに電気的に接続されている請求項21又は22記載のアセンブリ。
【請求項25】
前記第1の導電性の構造部分又は前記第2の導電性の構造部分は、回路グラウンド又はDCグラウンドに電気的に接続されている請求項21又は22記載のアセンブリ。
【請求項26】
前記第2の導電性の構造部分は、DCハイ電圧源に電気的に接続されている請求項21記載のアセンブリ。
【請求項27】
前記第2の導電性の構造部分は、絶縁スペーサによって回路グラウンド又はDCグラウンドから分離されている請求項26記載のアセンブリ。
【請求項28】
前記第2の導電性の構造部分と前記回路グラウンド又はDCグラウンドとの間のキャパシタンスは、前記第2の導電性の構造部分をAC接地する請求項27記載のアセンブリ。
【請求項29】
前記第1のトランジスタのドレインは、第2のトランジスタのソースに電気的に接続されている請求項21又は22記載のアセンブリ。
【請求項30】
前記第1のトランジスタは、ロー側スイッチであり、前記第2のトランジスタは、ハイ側スイッチである請求項29記載のアセンブリ。
【請求項31】
請求項21又は22のアセンブリを備えるハーフブリッジ。
【請求項32】
複数の請求項31記載のハーフブリッジを備えるブリッジ回路。
【請求項33】
前記第1のトランジスタ又は前記第2のトランジスタは、III−Nトランジスタである請求項21又は22記載のアセンブリ。
【請求項34】
前記第1のトランジスタ又は前記第2のトランジスタは、横型デバイスである請求項21又は22記載のアセンブリ。
【請求項35】
第1のソースと第1のドレインとを有する第1のトランジスタと、
第2のソースと第2のドレインとを有する第2のトランジスタと、
前記第1のトランジスタ及び前記第2のトランジスタの両方を収容し、導電性の構造部分を含む単一のパッケージとを備え、
前記第1のソースは、前記パッケージの導電性の構造部分に電気的に接続され、前記第1のドレインは、前記第2のソースに電気的に接続され、前記第1のトランジスタは、前記パッケージの導電性の構造部分に直接取り付けられている電子部品。
【請求項36】
前記第1のトランジスタ又は前記第2のトランジスタは、III−Nトランジスタである請求項35記載の電子部品。
【請求項37】
前記第1のトランジスタ及び前記第2のトランジスタは、共通の基板を共有する請求項35又は36記載の電子部品。
【請求項38】
前記基板は、絶縁又は半絶縁基板である請求項37記載の電子部品。
【請求項39】
前記第1のドレイン及び前記第2のソースは、単一の電極から形成されている請求項37記載の電子部品。
【請求項40】
キャパシタを更に備え、前記パッケージは、前記キャパシタを収容する請求項35又は36記載の電子部品。
【請求項41】
前記第2のドレインは、前記キャパシタの第1の端子に電気的に接続され、前記キャパシタの第2の端子は、前記パッケージの導電性の構造部分に電気的に接続されている請求項40記載の電子部品。
【請求項42】
前記第1のトランジスタ又は前記第2のトランジスタは、高電圧スイッチングトランジスタである請求項35又は36記載の電子部品。
【請求項43】
前記第1のトランジスタ又は前記第2のトランジスタは、横型デバイスである請求項35又は36記載の電子部品。
【請求項44】
前記パッケージは、第1のソースリードと、第1のゲートリードと、第1のドレインリードと、第2のゲートリードと、第2のドレインリードとを備える請求項35又は36記載の電子部品。
【請求項45】
前記第1のトランジスタは、第1のゲートを更に備え、前記第2のトランジスタは、第2のゲートを更に備え、前記パッケージの導電性の構造部分は、前記第1のソースリードに電気的に接続され、前記第1のゲートは、前記第1のゲートリードに電気的に接続され、前記第2のゲートは、前記第2のゲートリードに電気的に接続され、前記第2のドレインは、前記第2のドレインリードに電気的に接続され、前記第1のドレイン及び第2のソースは、共に前記第1のドレインリードに電気的に接続されている請求項44記載の電子部品。
【請求項1】
パッケージ内に収容された高電圧スイッチングトランジスタを備える電子部品において、
前記高電圧スイッチングトランジスタは、全てが前記高電圧スイッチングトランジスタの第1の側に設けられたソース電極と、ゲート電極と、ドレイン電極とを備え、
前記ソース電極は、前記パッケージの導電性の構造部分に電気的に接続されている電子部品。
【請求項2】
前記高電圧スイッチングトランジスタは、III−Nトランジスタである請求項1記載の電子部品。
【請求項3】
前記高電圧スイッチングトランジスタは、横型デバイスである請求項1又は2記載の電子部品。
【請求項4】
前記高電圧スイッチングトランジスタ、絶縁又は半絶縁基板を備える請求項3記載の電子部品。
【請求項5】
前記高電圧スイッチングトランジスタは、300V以上のバイアスで動作するように構成されている請求項1又は2記載の電子部品。
【請求項6】
前記高電圧スイッチングトランジスタは、エンハンス型トランジスタである請求項1又は2記載の電子部品。
【請求項7】
前記パッケージの導電性の構造部分は、パッケージベースを備える請求項1又は2記載の電子部品。
【請求項8】
前記パッケージの導電性の構造部分は、パッケージケースを更に備える請求項7記載の電子部品。
【請求項9】
前記パッケージの導電性の構造部分は、ヒートシンクに電気的に接続されている請求項1又は2記載の電子部品。
【請求項10】
前記パッケージの導電性の構造部分は、回路グラウンド又はDCグラウンドに電気的に接続されている請求項1又は2記載の電子部品。
【請求項11】
前記高電圧スイッチングトランジスタは、絶縁又は半絶縁部分を備える請求項10記載の電子部品。
【請求項12】
前記絶縁又は半絶縁部分は、絶縁又は半絶縁基板である請求項11記載の電子部品。
【請求項13】
前記高電圧スイッチングトランジスタは、前記絶縁又は半絶縁部分を前記パッケージの導電性の構造部分に隣接又は接触させて、前記パッケージの導電性の構造部分に直接取り付けられている請求項11記載の電子部品。
【請求項14】
前記電子部品の総出力パワーに対する前記電子部品の動作の間に生じるEMIパワーの第1の比は、第2の電子部品の総出力パワーに対する前記第2の電子部品の動作の間に生じるEMIパワーの第2の比より小さく、前記第2の電子部品は、ドレイン電極が前記第2の電子部品のパッケージの導電性の構造部分に電気的に接続され、前記第2の電子部品のパッケージの導電性の構造部分が絶縁スペーサによって回路グラウンド又はDCグラウンドから分離された高電圧スイッチングトランジスタを含む請求項13記載の電子部品。
【請求項15】
前記電子部品の総出力パワーに対する前記電子部品の動作の間に生じるスイッチング電力損失の第1の比は、第2の電子部品の総出力パワーに対する前記第2の部品の動作の間に生じるスイッチング電力損失の第2の比より小さく、前記第2の電子部品は、ドレイン電極が第2の電子部品のパッケージの導電性の構造部分に電気的に接続され、第2の電子部品のパッケージの導電性の構造部分が絶縁スペーサによって回路グラウンド又はDCグラウンドから分離された高電圧スイッチングトランジスタを含む請求項13記載の電子部品。
【請求項16】
前記高電圧スイッチングトランジスタは、絶縁又は半絶縁部分及び半導体ボディを更に備え、前記絶縁又は半絶縁部分は、前記半導体ボディと前記パッケージの導電性の構造部分との間にある請求項1又は2記載の電子部品。
【請求項17】
前記絶縁又は半絶縁部分は、シム又はウエハレベルシムである請求項16記載の電子部品。
【請求項18】
請求項17記載の電子部品の製造方法であって、
半導体ウェハ上に半導体ボディを形成する工程と、
前記半導体ウェハを前記シム又はウエハレベルシムに取り付ける工程と、
前記半導体ウェハをダイシングする工程とを有する製造方法。
【請求項19】
前記パッケージは、ゲートリードと、ソースリードと、ドレインリードとを更に備え、前記ドレインリードは、前記ゲートリードと前記ソースリードとの間にある請求項1又は2記載の電子部品。
【請求項20】
前記パッケージは、ゲートリードと、ソースリードと、ドレインリードとを更に備え、前記ソースリードは、前記ゲートリードと前記ドレインリードとの間にある請求項1又は2記載の電子部品。
【請求項21】
第1の導電性の構造部分を含む第1のパッケージ内に収容された第1のトランジスタと、
第2の導電性の構造部分を含む第2のパッケージ内に収容された第2のトランジスタとを備え、
前記第1のトランジスタのソースは、前記第1の導電性の構造部分に電気的に接続され、前記第2のトランジスタのドレインは、前記第2の導電性の構造部分に電気的に接続されているアセンブリ。
【請求項22】
第1の導電性の構造部分を含む第1のパッケージ内に収容された、第1のソースを有する第1のトランジスタと、
第2の導電性の構造部分を含む第2のパッケージ内に収容された、第2のソースと第2のドレインとを有する第2のトランジスタとを備え、
前記第1のソースは、前記第1の導電性の構造部分に電気的に接続され、前記第2のソースは、前記第2の導電性の構造部分から電気的に分離され、前記第2のドレインは、第2の導電性の構造部分から電気的に分離されているアセンブリ。
【請求項23】
前記第1のトランジスタ又は前記第2のトランジスタは、高電圧スイッチングトランジスタである請求項21又は22記載のアセンブリ。
【請求項24】
前記第1の導電性の構造部分又は前記第2の導電性の構造部分は、ヒートシンクに直接取り付けられ、前記ヒートシンクに電気的に接続されている請求項21又は22記載のアセンブリ。
【請求項25】
前記第1の導電性の構造部分又は前記第2の導電性の構造部分は、回路グラウンド又はDCグラウンドに電気的に接続されている請求項21又は22記載のアセンブリ。
【請求項26】
前記第2の導電性の構造部分は、DCハイ電圧源に電気的に接続されている請求項21記載のアセンブリ。
【請求項27】
前記第2の導電性の構造部分は、絶縁スペーサによって回路グラウンド又はDCグラウンドから分離されている請求項26記載のアセンブリ。
【請求項28】
前記第2の導電性の構造部分と前記回路グラウンド又はDCグラウンドとの間のキャパシタンスは、前記第2の導電性の構造部分をAC接地する請求項27記載のアセンブリ。
【請求項29】
前記第1のトランジスタのドレインは、第2のトランジスタのソースに電気的に接続されている請求項21又は22記載のアセンブリ。
【請求項30】
前記第1のトランジスタは、ロー側スイッチであり、前記第2のトランジスタは、ハイ側スイッチである請求項29記載のアセンブリ。
【請求項31】
請求項21又は22のアセンブリを備えるハーフブリッジ。
【請求項32】
複数の請求項31記載のハーフブリッジを備えるブリッジ回路。
【請求項33】
前記第1のトランジスタ又は前記第2のトランジスタは、III−Nトランジスタである請求項21又は22記載のアセンブリ。
【請求項34】
前記第1のトランジスタ又は前記第2のトランジスタは、横型デバイスである請求項21又は22記載のアセンブリ。
【請求項35】
第1のソースと第1のドレインとを有する第1のトランジスタと、
第2のソースと第2のドレインとを有する第2のトランジスタと、
前記第1のトランジスタ及び前記第2のトランジスタの両方を収容し、導電性の構造部分を含む単一のパッケージとを備え、
前記第1のソースは、前記パッケージの導電性の構造部分に電気的に接続され、前記第1のドレインは、前記第2のソースに電気的に接続され、前記第1のトランジスタは、前記パッケージの導電性の構造部分に直接取り付けられている電子部品。
【請求項36】
前記第1のトランジスタ又は前記第2のトランジスタは、III−Nトランジスタである請求項35記載の電子部品。
【請求項37】
前記第1のトランジスタ及び前記第2のトランジスタは、共通の基板を共有する請求項35又は36記載の電子部品。
【請求項38】
前記基板は、絶縁又は半絶縁基板である請求項37記載の電子部品。
【請求項39】
前記第1のドレイン及び前記第2のソースは、単一の電極から形成されている請求項37記載の電子部品。
【請求項40】
キャパシタを更に備え、前記パッケージは、前記キャパシタを収容する請求項35又は36記載の電子部品。
【請求項41】
前記第2のドレインは、前記キャパシタの第1の端子に電気的に接続され、前記キャパシタの第2の端子は、前記パッケージの導電性の構造部分に電気的に接続されている請求項40記載の電子部品。
【請求項42】
前記第1のトランジスタ又は前記第2のトランジスタは、高電圧スイッチングトランジスタである請求項35又は36記載の電子部品。
【請求項43】
前記第1のトランジスタ又は前記第2のトランジスタは、横型デバイスである請求項35又は36記載の電子部品。
【請求項44】
前記パッケージは、第1のソースリードと、第1のゲートリードと、第1のドレインリードと、第2のゲートリードと、第2のドレインリードとを備える請求項35又は36記載の電子部品。
【請求項45】
前記第1のトランジスタは、第1のゲートを更に備え、前記第2のトランジスタは、第2のゲートを更に備え、前記パッケージの導電性の構造部分は、前記第1のソースリードに電気的に接続され、前記第1のゲートは、前記第1のゲートリードに電気的に接続され、前記第2のゲートは、前記第2のゲートリードに電気的に接続され、前記第2のドレインは、前記第2のドレインリードに電気的に接続され、前記第1のドレイン及び第2のソースは、共に前記第1のドレインリードに電気的に接続されている請求項44記載の電子部品。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【公表番号】特表2013−509732(P2013−509732A)
【公表日】平成25年3月14日(2013.3.14)
【国際特許分類】
【出願番号】特願2012−537193(P2012−537193)
【出願日】平成22年11月2日(2010.11.2)
【国際出願番号】PCT/US2010/055129
【国際公開番号】WO2011/053981
【国際公開日】平成23年5月5日(2011.5.5)
【出願人】(511193374)トランスフォーム インコーポレーテッド (4)
【Fターム(参考)】
【公表日】平成25年3月14日(2013.3.14)
【国際特許分類】
【出願日】平成22年11月2日(2010.11.2)
【国際出願番号】PCT/US2010/055129
【国際公開番号】WO2011/053981
【国際公開日】平成23年5月5日(2011.5.5)
【出願人】(511193374)トランスフォーム インコーポレーテッド (4)
【Fターム(参考)】
[ Back to top ]