半導体デバイス及びその製造方法
【課題】エッチング選択比の高い非晶質炭素膜を用いたシリンダ型キャパシタを有する半導体デバイスでは、非晶質炭素膜を除去する際に、キャパシタの下部電極に変形が生じやすい。
【解決手段】非晶質炭素膜及び層間絶縁膜をメモリセル領域及び周辺回路領域にそれぞれ形成し、非晶質炭素膜及び層間絶縁膜上に絶縁膜を形成し、非晶質炭素膜上のキャパシタに対応した部分における絶縁膜を除去して、キャパシタの下部電極を両側から支持すると共に、メモリセル領域から周辺回路領域まで連続的に覆う絶縁膜パターンを形成する。続いて、非晶質炭素膜を用いたキャパシタを形成した後、絶縁膜パターン下部の非晶質炭素膜を除去する。
【解決手段】非晶質炭素膜及び層間絶縁膜をメモリセル領域及び周辺回路領域にそれぞれ形成し、非晶質炭素膜及び層間絶縁膜上に絶縁膜を形成し、非晶質炭素膜上のキャパシタに対応した部分における絶縁膜を除去して、キャパシタの下部電極を両側から支持すると共に、メモリセル領域から周辺回路領域まで連続的に覆う絶縁膜パターンを形成する。続いて、非晶質炭素膜を用いたキャパシタを形成した後、絶縁膜パターン下部の非晶質炭素膜を除去する。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体デバイス及びその製造方法に関する。
【背景技術】
【0002】
半導体デバイスの製造では、半導体基板上における層間絶縁膜などの被加工膜に、レジストマスクを利用したドライエッチング法によって、パターンを形成している。しかし、半導体デバイスの高集積化に伴って、パターンの微細化が進んでいるため、ドライエッチング法でも、それらに対応した高精度化がなされてきている。
【0003】
高集積化に伴って、ドライエッチングの加工面積は減少するが、加工深さが増大する傾向にあり、特に、キャパシタの下部電極を形成するホールパターンでは、アスペクト比と称する加工面積に対する加工深さの比率が大きい「高アスペクト比」のパターンを加工することが求められている。しかしながら、ドライエッチング法では、アスペクト比が大きくなるほど加工が困難となっている。
【0004】
例えば、大きなアスペクト比を有する半導体デバイスとして、下部電極、容量絶縁膜、及び上部電極を有するシリンダ型キャパシタを備えたDRAMがある。特許文献1では、シリンダ型キャパシタの下部電極が高くなると、下部電極が倒壊しやすくなることが指摘されている。このため、特許文献1は、BPSG又はシリコン窒化膜によって形成されたモールド酸化膜を形成しておき、当該モールド酸化膜上に、支持台膜を設け、支持台膜により、各シリンダ型キャパシタの下部電極を支持する構造を提案している。この場合、支持台層は、ライン状パターンと、当該ライン状パターンに連結されたフレームを有し、シリコン窒化膜によって形成され、フレームは、半導体基板上に形成された周辺回路領域を覆うように形成されている(請求項1)。
【0005】
また、特許文献1では、ライン状パターン及びモールド酸化膜をドライエッチングして、導電領域を露出させ、行方向又は列方向に多数のストレージノードホールを形成し、各ストレージノードホール内にシリンダ型キャパシタが形成されている。このように、特許文献1は、ライン状パターンを横切って形成された各ストレージノードホールに、下部電極を支持するライン状の支持台を形成することを開示している(請求項19)。
【0006】
しかしながら、特許文献1では、BPSG又はシリコン窒化膜をドライエッチングしてシリンダ型キャパシタを形成した場合、シリコン窒化膜等はドライエッチング対する選択比が低いため、ストレージノードホールを深くエッチングすることができない。このため、ストレージノードホール内に形成されるシリンダ型キャパシタ用の孔を深く形成した場合には、ボーイング等の問題が生じる。
【0007】
一方、アスペクト比が大きくなると加工が困難になる原因の一つは、層間絶縁膜材料として多用されているシリコン酸化膜(SiO2)をドライエッチングする際に、エッチングガスをイオン化したスパッタ効果を利用しているためである。即ち、高アスペクト比のパターンであるほど、その底部では、イオンがパターンの側壁へ衝突して、イオンの有する運動エネルギーが減衰してしまうので、スパッタ効果も低減してしまいうことに起因している。また、シリコン酸化膜のドライエッチングでは、フッ素(F)含有のエッチングガスから等方性エッチとなるフッ素ラジカルが発生するので、局所的なサイドエッチが生じてボーイング形状となり、隣接したパターンが接触してしまう恐れもあった。これらの現象は、シリコン酸化膜へのドライエッチングでは、避けることが困難であった。
【0008】
これらの現象を回避するため、シリコン酸化膜に代えて、非晶質炭素膜(アモルファスカーボン膜[Amorphous Carbon]:以降、AC膜と称する。)を用いる方法が提案されている。AC膜は、酸素ベースのプラズマエッチングに対して、他の膜に比較して、エッチングに対する選択比が非常に大きいため、高アスペクト比の孔を形成し易いと云う利点を有しているが、AC膜自体は半導体基板上に残しておくことはできないため、最終的には除去する必要がある。
【0009】
AC膜を犠牲層間絶縁膜として使用してシリンダ型キャパシタを製造する方法が特許文献2で提案されている。特許文献2は、酸素(O2)を主成分とするエッチングガスを用いて、AC膜のドライエッチングにより除去している。この方法では、ラジカル反応を主体としたエッチングを行うので、イオンの運動エネルギーの減衰に関わらずエッチングを進めることができる。更に、ラジカル反応に伴うボーイングの発生を添加ガスで抑制することによって、高アスペクト比のパターンを高精度で形成することができる。
【先行技術文献】
【特許文献】
【0010】
【特許文献1】特開2003−297952号公報
【特許文献2】特開2006−297952号公報
【発明の概要】
【発明が解決しようとする課題】
【0011】
特許文献1のように、ライン状パターンと、当該ライン状パターンに連結されたフレームを有する支持台層を用いた場合、ライン状パターン部分が、ストレージノードホールの形成によって不連続になってしまい、支持台層自体における機械的強度が不十分である。
【0012】
一方、特許文献2に記載されているように、AC膜を犠牲層間絶縁膜として使用し、ドライエッチングによって除去した場合にも、更に改善の余地があることが判明した。
【0013】
本発明は、AC膜(即ち、非晶質炭素膜)を使用した場合に生じる問題点を改善した半導体デバイスの製造方法を提供することにある。
【0014】
本発明は、下部電極の中間部の両側に絶縁膜を接続させておくことで、AC膜の除去時に生じる中間部の歪みを防止して、中間部のショートなどを防止できる半導体デバイスの製造方法を提供することにある。
【0015】
本発明は、上記した製造方法によって得られ、且つ、下部電極を強固に支持できる半導体デバイスを提供することにある。
【課題を解決するための手段】
【0016】
本発明の第1の態様によれば、メモリセル領域と周辺回路領域とを含む半導体基板に、第1の非晶質炭素膜を前記メモリセル領域上に形成し、他方、前記周辺回路領域上に、第1の層間絶縁膜を形成する工程と、
前記第1の非晶質炭素膜及び前記層間絶縁膜を覆う第1の絶縁膜を形成する工程と、
前記メモリセル領域に形成されるキャパシタ部分に対応した部分の前記第1の絶縁膜を除去することによって、前記キャパシタ部分を少なくとも両側から挟み、且つ、前記周辺回路領域まで連続する第1の絶縁膜パターンを形成する工程と、
前記第1の絶縁膜を除去されたキャパシタ部分にキャパシタを形成した後、前記第1の非晶質炭素膜を除去する工程と、を含む半導体デバイスの製造方法が得られる。
【0017】
本発明の第2の態様によれば、半導体基板上に第1の非晶質炭素膜を形成する工程と、前記第1の非晶質炭素膜を覆うように第1の絶縁膜を形成する工程と、前記第1の絶縁膜に第1のパターンを形成する工程と、前記第1のパターンを埋め込むように第2の非晶質炭素膜を形成する工程と、前記第2の非晶質炭素膜を覆うように第2の絶縁膜を形成する工程と、前記第2の絶縁膜に第2のパターンを形成する工程と、前記第2のパターンをマスクにして前記第2の絶縁膜から前記第1の非晶質炭素膜まで貫通するホールを形成する第1の工程と、前記ホールの内壁を覆うように導電膜を形成する工程と、前記導電膜を形成後に前記第1と第2の非晶質炭素膜を除去する第2の工程と、を有していることを特徴とする半導体デバイスの製造方法が得られる。
【0018】
本発明の第3の態様によれば、メモリセル領域と、当該メモリセル領域の周辺に配置された周辺回路領域とを半導体基板上に備え、前記周辺回路領域と前記メモリセル領域の境界領域、及び、前記メモリセル領域に設けられた複数のシリンダ型キャパシタを有し、前記各シリンダ型キャパシタは、深さ方向に形成された下部電極、当該下部電極上に設けられた容量絶縁膜、及び前記容量絶縁膜を覆うように設けられた上部電極を含むと共に、 前記各シリンダ型キャパシタの前記下部電極の少なくとも両側において接触し、前記メモリセル領域から前記周辺回路領域まで連続的に覆うように設けられたサポート面を有することを特徴とする半導体デバイスが得られる。
【発明の効果】
【0019】
本発明では、上部及び/又は中間部を、単に下部電極に接触するだけでなく、周辺回路部まで連続的に延在するサポート膜によって下部電極を支持する構成を備えたキャパシタを得ることができる。このため、中間部における下部電極の倒壊によるショートなどの発生の無い半導体デバイスを得ることができる。また、非晶質炭素膜上にサポート膜を形成した積層膜を3層以上にすることで、更に高いアスペクト比を有するシリンダホールを形成しても、倒壊等の無いキャパシタ及びキャパシタを含む半導体デバイスを得ることができる。
【図面の簡単な説明】
【0020】
【図1】本発明の一実施形態に係る半導体デバイスの平面図であり、ここでは、半導体デバイスの一例としてDRAM[Dynamic Random Access Memory]の概略構成を示す平面図である。
【図2】本発明の一実施形態に係る半導体デバイスの一例であるDRAMの構造を示す略断面図であり、(a)は、図1に示された周辺回路領域とメモリセル領域との境界領域の断面図であり、(b)は、メモリセル領域の中央部分における断面図である。
【図3】(a)及び(b)は、それぞれ、本発明に係る工程における境界領域及びメモリセル領域中央部分を説明する図であり、(a)及び(b)の上部及び下部は、それぞれ平面図及び断面図である。
【図4】(a)及び(b)は、それぞれ、図3に示された工程の後に行われる工程における境界領域及びメモリセル領域中央部分を説明する図である。
【図5】(a)及び(b)は、それぞれ、図4に示された工程の後に行われる工程における境界領域及びメモリセル領域中央部分を説明する図である。
【図6】(a)及び(b)は、それぞれ、図5に示された工程の後に行われる工程における境界領域及びメモリセル領域中央部分を説明する図である。
【図7】(a)及び(b)は、それぞれ、図6に示された工程の後に行われる工程における境界領域及びメモリセル領域中央部分を説明する図である。
【図8】(a)及び(b)は、それぞれ、図7に示された工程の後に行われる工程における境界領域及びメモリセル領域中央部分を説明する図である。
【図9】(a)及び(b)は、それぞれ、図8に示された工程の後に行われる工程における境界領域及びメモリセル領域中央部分を説明する図である。
【図10】(a)及び(b)は、それぞれ、図9に示された工程の後に行われる工程における境界領域及びメモリセル領域中央部分を説明する図であり、ここでは、キャパシタの下部電極形成工程を示している。
【図11】(a)及び(b)は、それぞれ、図10に示された工程の後に行われる工程における境界領域及びメモリセル領域中央部分を説明する図である。
【図12】(a)及び(b)は、それぞれ、図10に示された工程の後に行われる工程における境界領域及びメモリセル領域中央部分を説明する図であり、誘電体膜及び上部電極形成構成を示している。
【発明を実施するための形態】
【0021】
以下、本発明の好ましい実施形態による半導体デバイスとして、DRAM[Dynamic Random Access Memory]を例として説明するが、本発明は、DRAMに限定されるものではない。
【0022】
図1を参照すると、本発明の一実施形態に係る半導体デバイス100の平面構造が示されている。図1では、半導体デバイス100の一例として示されたDRAMは、平面的には、半導体基板上に形成されたメモリセル領域と周辺回路領域とに概略区分できる。ここで、半導体基板上等の表現は、半導体基板に直接接触して形成される場合だけでなく、半導体基板に直接接触せず、半導体基板の上部に配置されている場合をも含む表現として理解されたい。
【0023】
具体的に説明すると、DRAM上には、図示されているように、複数のメモリセル領域101が配置されており、メモリセル領域101を囲むように周辺回路領域102が配置されている。
【0024】
周辺回路領域102には、センスアンプ回路や、ワード線の駆動回路、外部との入出力回路等が含まれる。尚、図1に示されたレイアウトは一例であって、メモリセル領域の数や、配置される位置は図1に示されたレイアウトに限定されないことは言うまでもない。
【0025】
図2は、本発明の一実施形態に係る半導体デバイス100の一例であるDRAMの構造を示す略断面図である。図2中、(a)は図1に示された周辺回路領域102とメモリセル領域101の境界領域を示し、(b)はメモリセル領域101の中央部を示している。また、図2(a)に示された境界部分は、周辺回路領域とメモリセル領域の端部とに区分されている。以下では、メモリセル領域の端部と中央部を合わせて、メモリセル領域と呼ぶものとする。
【0026】
図2(a)及び(b)に示された本実施形態に係る半導体デバイスの一例としてのDRAMのメモリセル領域及び周辺回路領域は、半導体基板1(以降、シリコン基板1として説明する)に設けられている。各メモリセル領域及び周辺回路領域には、プレーナ型MOSトランジスタ(以下、単に、MOSトランジスタと呼ぶ)が設けられている。
【0027】
図示されたプレーナ型MOSトランジスタは、シリコン基板1に設けられた素子分離領域となるSTI[Shallow Trench Isolation]2に囲まれた活性領域3内に位置している。
【0028】
メモリセル領域(端部及び中央部)及び周辺回路領域に設けられた各プレーナ型MOSトランジスタは、図2(a)及び(b)に示されているように、シリコン基板1の表面に設けられたゲート絶縁膜4と、ゲート絶縁膜4を覆うように設けられたゲート電極5と、ゲート絶縁膜4の下部周辺に設けられたソース/ドレインとなる拡散層8で構成されている。
【0029】
更に、ゲート電極5は、その上面部と側面部が夫々絶縁膜6とサイドウォール絶縁膜7で覆われている。尚、拡散層8は、ゲート絶縁膜4の真下の領域ではなく、ゲート絶縁膜4が形成されていないシリコン基板1に位置している。
【0030】
図2(b)に示された活性領域3には、説明の便宜上、2個のMOSトランジスタだけが示されているが、実際には、数千〜数十万個のMOSトランジスタが配置されている。各MOSトランジスタの拡散層8は、第1の層間絶縁膜9によって覆われたシリコン基板1の上部に位置しており、シリコン基板1における不純物とは逆導電型を有しいている。
【0031】
メモリセル領域の端部及び中央部に配置されたMOSトランジスタの拡散層8には、第1のコンタクトプラグ10が接続されており、当該第1のコンタクトプラグ10は、隣接したMOSトランジスタのサイドウォール絶縁膜7の間に位置付けられ、且つ、第1の層間絶縁膜9を貫通するように設けられている。第1の層間絶縁膜9上には、第2の層間絶縁膜11が形成されている。
【0032】
ここで、図2(a)及び(b)において、メモリセル領域のMOSトランジスタは、拡散層8aと、拡散層8aの両側に配置された拡散層8bを備えている。このうち、拡散層8aに接続されている第1のコンタクトプラグ10aは、第2の層間絶縁膜11を貫通するように設けられた第2のコンタクトプラグ12と接続されている。更に、第2の層間絶縁膜11上には、第3の層間絶縁膜16が形成されている。
【0033】
また、メモリ領域の拡散層8bに接続されている第1のコンタクトプラグ10bは、第2の層間絶縁膜11と第3の層間絶縁膜16を貫通するように設けられた第3のコンタクトプラグ17と接続されている。
【0034】
図示されたメモリ領域には、ビットラインとなる第1の配線13が、第2の層間絶縁膜11上に絶縁膜14とサイドウォール絶縁膜15で覆われて位置付けられ、第2のコンタクトプラグ12と接続されている。
【0035】
メモリセル領域の第3の層間絶縁膜16上には、後述するシリンダ型のキャパシタ27と第3のコンタクトプラグ17とのアライメントマージンを確保するためのコンタクトパッド18が設けられている。当該コンタクトパッド18は、その下方に位置している第3のコンタクトプラグ17と接続されている。
【0036】
コンタクトパッド18上には、上記したシリンダ型のキャパシタ27が設けられている。図示されたシリンダ型のキャパシタ27は、下部電極24、容量絶縁膜25、及び上部電極26によって構成されている。
【0037】
図示されたシリンダ型のキャパシタ27は、第4の層間絶縁膜20、第5の層間絶縁膜22、及び、第3の層間絶縁膜16を保護するカバー膜19を貫通するように設けられている。
【0038】
具体的に説明すると、シリンダ型のキャパシタ27の下部電極24は、コンタクトパッド18に接続されており、更に、キャパシタ27の側面部は、キャパシタ27の倒壊を防止するために配置され、互いに深さ方向に間隔を置いて配置された第1のサポート膜21及び第2のサポート膜23に接続されている。後述するように、第1のサポート膜21及び第2のサポート膜23は、後述するように、平面上において二次元的に配置され、第1及び第2の絶縁膜パターンを形成している。
【0039】
第1のサポート膜21及び第2のサポート膜23を下部電極24に接続することによって隣接したキャパシタ27は、相互に支持される構造となっている。尚、図2に示された断面図では、第2のサポート膜23が隣接したキャパシタ27を支持していないが、平面的には、後述する図10の平面図に示したように、相互に支持する構造となっている。
【0040】
キャパシタ27上には、メモリセル領域端部に配置された第4のコンタクトプラグ29が上部電極26に接続されている。第4のコンタクトプラグ29は、上部電極26を覆う第6の層間絶縁膜28中に設けられ、第6の層間絶縁膜28上に位置している第2の配線30と接続されている。
【0041】
周辺回路領域に形成された拡散層8には、第5のコンタクトプラグ31が接続されており、第5のコンタクトプラグ31は第1の層間絶縁膜9と第2の層間絶縁膜11を貫通するように設けられている。また、周辺回路領域の第2の層間絶縁膜11上には、第3の配線32が、絶縁膜33とサイドウォール絶縁膜34で覆われた状態で位置づけられており、第3の配線32は第5のコンタクトプラグ31と接続されている。第3の配線32は、カバー膜19で覆われており、さらに、カバー膜19上には、第4の層間絶縁膜20、第5の層間絶縁膜22、及び第6の層間絶縁膜28が設けられている。
【0042】
第4の層間絶縁膜20、第5の層間絶縁膜22、及び第6の層間絶縁膜28を貫通するように、第6のコンタクトプラグ35が配置され、第6のコンタクトプラグ35によって、第2の配線30と第3の配線32が接続されている。
【0043】
本発明の一実施形態は、図2に示された構造の半導体デバイス100を製造する方法である。具体的には、本発明の一実施形態に係る半導体デバイス100の製造方法は、主に、コンタクトパッド18上に設けられたキャパシタ27を製造する方法である。
【0044】
以下、図3〜図12を参照して、本発明の一実施形態に係る半導体デバイス100の製造方法を、DRAMを製造する場合を例にとって説明する。
【0045】
尚、各図において、図2と同様に、(a)は境界領域、(b)はメモリセル領域の中央部である。図3〜12における(a)の上部に示された図は、境界領域の平面図であり、下部に示された図は、平面図におけるA−A線に沿う断面図である。
【0046】
また、(a)及び(b)の上部に示された平面図は、各製造工程において表面にあらわれた構成要素を示しており、表面より下方における主な構成要素は、配置された位置を破線で示している。
【0047】
図3を参照すると、シリンダ型のキャパシタ27を形成する前までの工程が示されており、ここでは、キャパシタ27の下部電極24と接続されるコンタクトパッド18が形成されるまでの工程が示されている。
【0048】
図3に示されているように、シリコン基板1にSTI2が形成され、当該STI2に、シリコン酸化膜(SiO2)やシリコン窒化膜(SiN)で構成された素子分離領域が設けられている。これによって、STI2によって分離された活性領域3が設けられている。
【0049】
更に、図3を参照すると、活性領域3が設けられたシリコン基板1上に、熱酸化法によるシリコン酸化膜であるゲート絶縁膜4、熱CVD[Chemical Vapor Deposition]法によるポリシリコンやCVD法によってタングステン(W)によって形成されたゲート電極5、及び、プラズマCVD法によるシリコン窒化膜である絶縁膜6が順次成膜されている。
【0050】
次に、絶縁膜6をマスクとしたエッチングを行って、プレーナ型MOSトランジスタのゲート絶縁膜4、ゲート電極5、及び、絶縁膜6が形成され、その側面部を熱CVD法によって、シリコン窒化膜のサイドウォール絶縁膜7で覆った。更に、トランジスタのゲート度部周辺のシリコン基板1に、イオン注入法によって拡散層8が形成され、トランジスタを埋め込むように、塗布絶縁材料であるSOD[Spin On Dielectrics]を用いて、第1の層間絶縁膜9が形成されている。この場合、第1の層間絶縁膜9はCMP[Chemical Mechanical Polishing]により、平坦化されている。
【0051】
次に、第1の層間絶縁膜9上にフォトレジストを塗布し、フォトリソグラフィによって、所望の拡散層8上に所望の形状の開孔(ホール)パターンが形成され、続いて、ホールパターンをマスクにしてドライエッチングを行うことで、第1のホール(図示せず)が形成された。
【0052】
次に、熱CVD法によるポリシリコンやCVD法によるタングステン等の導電膜を用いて、第1のホールを埋め込んでから、CMP処理を行い、第1の層間絶縁膜9上で余剰となった導電膜を除去して、第1のコンタクトプラグ10が形成された。このとき、第1のコンタクトプラグ10は、拡散層8と接続されている。
【0053】
第1の層間絶縁膜9上に、プラズマCVD法によるシリコン酸化膜で第2の層間絶縁膜11が成膜されている。更に、前記と同様に、第2の層間絶縁膜11へフォトリソグラフィとドライエッチングと導電膜成膜とCMP処理を行って、タングステン等の導電膜で埋め込まれたメモリセル領域における第2のコンタクトプラグ12と、周辺回路領域における第5のコンタクトプラグ31が形成されている。ここで、第2のコンタクトプラグ12は、第1のコンタクトプラグ10と接続されており、第5のコンタクトプラグ31は、拡散層8と接続されている。
【0054】
また、第2の層間絶縁膜11上にスパッタ法によるWとプラズマCVD法によるシリコン窒化膜を成膜し、フォトリソグラフィとドライエッチングにより分離(パターニング)して、メモリセル領域において絶縁膜14が積層された第1の配線13と、周辺回路領域において絶縁膜33が積層された第3の配線32が形成されている。
【0055】
このとき、第1の配線13は、第2のコンタクトプラグ12と接続されており、第3の配線32は第5のコンタクトプラグ31と接続されている。第1の配線13の側面部を熱CVD法によるシリコン窒化膜などのサイドウォール絶縁膜15で覆うと同時に、第3の配線32の側面部をサイドウォール絶縁膜34で覆い、SODである第3の層間絶縁膜16で夫々の配線を埋め込んでから、CMPで第3の層間絶縁膜16は平坦化されている。
【0056】
次に、第3の層間絶縁膜16上へフォトレジストを塗布して、所望の第1のコンタクトプラグ10上のフォトレジストへフォトリソグラフィによってホールパターンを形成し、さらにドライエッチングを行うことで、第2のホール(図示せず)を形成した。次に熱CVD法によるポリシリコンやCVD法によるタングステン等の導電膜を用いて第2のホールを埋め込んでから、CMP処理を行い、第3の層間絶縁膜16上で余剰となった導電膜を除去して、第3のコンタクトプラグ17を形成した。ここで、第3のコンタクトプラグ17は、第1のコンタクトプラグ10と接続している。第3の層間絶縁膜16上に不純物を導入した熱CVD法によるポリシリコンやCVD法によるWなどの導電膜を成膜してから、既存のフォトリソグラフィとドライエッチングによって、導電膜をパターニングして、コンタクトパッド18を形成した。
【0057】
図3(a)及び(b)の上部に示されているコンタクトパッド18は、平面上において円形形状を有している。
【0058】
図4(a)及び(b)を参照して、コンタクトパッド18形成後に行われる工程を説明する。
【0059】
図3に示された第3の層間絶縁膜16及び第3の配線32上に、ウェットエッチングの保護膜として、熱CVD法によってシリコン窒化膜であるカバー膜19が成膜された。
【0060】
次に、カバー膜19上に、プラズマCVD法によって第1の非晶質炭素膜(アモルファスカーボン膜)36を1600nm厚となるように成膜した。この時の成膜条件は、プロピレン(C3H6)を原料ガスとし、流量を1000sccm[Standard Cubic Centimeter per Minute]、高周波パワーを1000W、加熱温度を500℃、圧力を3Torrとした。尚、この工程では、キャリアガスとして、ヘリウム(He)を500sccm供給した。次に、ドライエッチングによって、メモリセル領域を取り囲むように周辺回路領域の第6のコンタクトプラグ35に第1の溝を形成して、カバー膜19の一部を露出させた。
【0061】
次に、第1の溝を埋め込んでメモリセル領域に残留させた第1の非晶質炭素膜36を覆うように、プラズマCVD法によってシリコン酸化膜であって第3の絶縁膜となる第4の層間絶縁膜20を成膜した。更に、第1の非晶質炭素膜36上における第4の層間絶縁膜20をCMPで除去して、周辺回路領域における第4の層間絶縁膜20の高さをメモリセル領域における第1の非晶質炭素膜36に合わせて、平坦化した。ここで、第4の層間絶縁膜20は、第1の非晶質炭素膜36に設けられているから第1の周辺層間絶縁膜と呼ばれる。
【0062】
図5(a)及び(b)を参照して、第1の非晶質炭素膜36及び第4の層間絶縁膜(第1の周辺層間絶縁膜)20形成後の工程を説明する。
【0063】
図4に示された工程で形成された第4の層間絶縁膜20及び第1の非晶質炭素膜36を覆うように、プラズマCVD法によって、50nm厚のシリコン窒化膜であって第1の絶縁膜となる第1のサポート膜21を成膜した。次に、フォトリソグラフィとドライエッチングによって、メモリセル領域の第1のサポート膜21に幅X1が70nmであって第1のパターンとなる溝状の開口部21Aを形成して、第1の非晶質炭素膜36の一部を露出させた。このとき、開口部21Aは、図5(a)及び(b)に示すように、Y方向へ延在させて、さらにコンタクトパッド18上の第1の非晶質炭素膜36と重なって、間隔X2が70nmとなるように、X方向へ平行に配置した。なおここでは、第1のサポート膜21の開口部21Aを溝状としたが、直径が70nmのホール状であっても良い。
【0064】
このように、第1のサポート膜21は、第1のパターンとなる第1の絶縁膜パターンを構成し、メモリセル領域から周辺回路領域まで連続的に延在している。第1の絶縁膜パターンの開口部21Aは、溝状或いはホール状を有しているため、シリンダ型キャパシタ27の下部電極24を両側或いは4方向から支持することができる。また、第1の絶縁膜パターンは、メモリセル領域から周辺回路領域まで連続しているから、下部電極24を強固に支持することができる。
【0065】
図6(a)及び(b)を参照すると、開口部21A形成後の工程が示されている。即ち、第1のサポート膜21を覆い、且つ、開口部21Aを埋め込むように、プラズマCVD法によって第2の非晶質炭素膜37を1600nm厚となるように成膜した。この時の成膜条件は、プロピレン(C3H6)を原料ガスとし、流量を1000sccm、高周波パワーを1000W、加熱温度を500℃、圧力を3Torrとした。尚、ここでは、キャリアガスとして、ヘリウム(He)を500sccm供給した。
【0066】
次に、ドライエッチングによって、メモリセル領域を取り囲むように周辺回路領域の第2の非晶質炭素膜37に第2の溝を形成して、第1のサポート膜21の一部を露出させた。続いて、第2の溝を埋め込んでメモリセル領域に残留させた第2の非晶質炭素膜37を覆うように、プラズマCVD法によってシリコン酸化膜であって第4の絶縁膜となる第5の層間絶縁膜22を成膜した。更に、第2の非晶質炭素膜37上における第5の層間絶縁膜22をCMPで除去して、周辺回路領域における第5の層間絶縁膜22の高さをメモリセル領域における第2の非晶質炭素膜37に合わせて、平坦化した。ここで、第5の層間絶縁膜22は、第2の周辺層間絶縁膜と呼ぶことができる。
【0067】
図7(a)及び(b)を参照すると、第5の層間絶縁膜(第2の周辺層間絶縁膜)22及び第2の非晶質炭素膜37の形成後の工程が示されている。ここでは、第5の層間絶縁膜22と第2の非晶質炭素膜37を覆うように、プラズマCVD法によって、50nm厚のシリコン窒化膜であって第2の絶縁膜となる第2のサポート膜23を成膜した。
【0068】
次に、フォトリソグラフィとドライエッチングによって、メモリセル領域の第2のサポート膜23に幅Y1が70nmであって第2のパターンとなる溝状の開口部23Aを形成して、第2の非晶質炭素膜37の一部を露出させた。第2のパターンは、第2の絶縁膜パターンと呼ばれても良い。
【0069】
このとき、開口部23Aは、X方向へ延在させて、さらに開口部21Aの一部とコンタクトパッド18上の第2の非晶質炭素膜37と重なって、間隔Y2が70nmとなるように、Y方向へ平行に配置した。尚、ここでは、開口部23Aを溝状としたが、直径が70nmのホール状であっても良い。
【0070】
また、少なくとも開口部23Aの一部は、開口部21Aと平面的に見た場合、重なる位置に配置されており、さらに開口部21Aと23Aを溝状とした場合には、開口部23Aは開口部21Aと直交するように配置されている。即ち、開口部21A及び23Aは、X−Y平面上において、二次元的に交差しており、且つ、X−Y平面に対して垂直なZ方向に対して、互いに間隔を置いて配置されている。
【0071】
更に、第2のパターンとなる第2の絶縁膜パターンは、第1の絶縁膜パターンと同様に、メモリセル領域から周辺回路領域まで連続的に延在しており、且つ、下部電極24を両側又は4方から挟むように設けられた溝状或いはホール状の開口部23Aを有している。このため、第2のサポート膜23は下部電極24を強固に支持することができる。尚、第1及び第2のサポート膜21及び23は、サポート部と呼ばれても良い。
【0072】
図8(a)及び(b)を参照すると、第2サポート膜23及び開口部23Aを形成した後の工程が示されている。ここでは、第2のサポート膜23を覆って開口部23Aを埋め込むように、プラズマCVD法によって、100nm厚のシリコン酸化膜であるマスク膜38を成膜した。次に、フォトリソグラフィとドライエッチングによって、マスク膜38に幅X3が70nmであってマスクパターンとなる溝状の開口部38Aを形成した。このとき、開口部38Aは、Y方向へ延在させて、開口部21Aの少なくとも一部と開口部23Aの一部と重なる位置に配置されており、第2の非晶質炭素膜37と第2のサポート膜23の一部が、開口部23Aと38Aによって露出されている。尚、ここでは、開口部38Aを溝状としたが、直径が70nmのホール状であっても良い。また、少なくとも開口部38Aの一部は、開口部23Aと平面的には重なる位置に配置されており、さらに開口部21Aと23Aと38Aを溝状とした場合には、開口部23Aは開口部21A並びに38Aと直交するように配置されている。
【0073】
図9(a)及び(b)を参照すると、開口部23A及び38Aを形成した後の工程が示されている。ここでは、開口部21A、23A、及び38Aをマスクにしたドライエッチングを行う第1の工程によって、開口部38Aの底部にまで、エッチングする。このエッチングにより、開口部38Aの底部に露出している第2の非晶質炭素膜37と第2の非晶質炭素膜37の下地となっている第1の非晶質炭素膜36が除去される。この結果、マスク膜38から第2のサポート膜23を通って第1の非晶質炭素膜36まで貫通するホールとなるシリンダホール39が形成された。この時のドライエッチング条件は、アンモニア(NH3)と酸素(O2)を原料ガスとし、流量を300sccm(NH3)と30sccm(O2)、ソースパワーを800W、バイアスパワーを50W、ステージ温度を50℃、圧力を20mTorrとした。ここでは、キャリアガスとして、アルゴン(Ar)を200sccm供給した。尚、バイアスパワーは、50Wに限定されるのではなく、50Wから300Wの範囲で変更することができる。このドライエッチングは、バイアスパワーを前記範囲内で調整することにより、Z方向の異方性エッチングを行うことができる。従って、第1の非晶質炭素膜36と第2の非晶質炭素膜37に形成したシリンダホール39は、XY方向で直角に交差した開口部21Aと23Aと38Aによって、直径X5が70nmとなって、シリンダホール39の底部にカバー膜19の一部を露出させている。
【0074】
更に、このドライエッチングでは、第1の非晶質炭素膜36と第2の非晶質炭素膜37だけをエッチングするように、高選択比としているので、マスク膜38と第2のサポート膜23とカバー膜19は、ドライエッチング前と同じ状態で残留している。
【0075】
次に、ドライエッチングによって、シリンダホール39の底部を構成しているカバー膜19を除去して、コンタクトパッド18の一部を露出させた。この時のドライエッチング条件は、三フッ化メタン(CHF3)と酸素(O2)を原料ガスとし、流量を80sccm(CHF3)と20sccm(O2)、高周波パワーを3000W、ステージ温度を20℃、圧力を30mTorrとした。ここでは、キャリアガスとして、アルゴン(Ar)を150sccm供給した。
【0076】
このドライエッチングでは、シリンダホール39の底部を構成しているカバー膜19だけをエッチングするように、高選択比としているので、マスク膜38と第2のサポート膜23とコンタクトパッド18は、ドライエッチング前と同じ状態で残留している。
【0077】
図10(a)及び(b)を参照すると、シリンダホール39形成後の工程が示されている。ここでは、シリンダホール39の内壁を覆うように、CVD法によって、10nm厚の窒化チタン(TiN)であって導電膜となる下部電極24が形成された。この下部電極24は、窒化チタンに限定されるのではなく、ルテニウム(Ru)や白金(Pt)などの金属も使用することができる。
【0078】
尚、下部電極24は、マスク膜38上も覆うので、マスク膜38上の下部電極24は、CMPによって除去した。
【0079】
次に、フッ酸(HF)を用いたウェットエッチングによって、マスク膜38を完全に除去した。このとき、マスク膜38と同じシリコン酸化膜である第4の層間絶縁膜20と第5の層間絶縁膜22の周囲は、フッ酸に溶解しない第1のサポート膜21と第2のサポート膜23と下部電極24で覆われているので、第4の層間絶縁膜20と第5の層間絶縁膜22は残留している。また、第2のサポート膜23の開口部23Bが新たに露出して、その底部の第2の非晶質炭素膜37もフッ酸に曝されるが、第2の非晶質炭素膜37もフッ酸には溶解しないので、ウェットエッチング前と同じ状態で残留している。
【0080】
図11(a)及び(b)を参照すると、下部電極24形成後の工程が示されている。即ち、アッシングを行う第2の工程によって、開口部23Bの底部に露出している第2の非晶質炭素膜37と第2の非晶質炭素膜37の下地となっている第1の非晶質炭素膜36を除去した。
【0081】
この時のアッシング条件は、酸素(O2)を原料ガスとし、流量を3000sccm、ソースパワーを3000W、バイアスパワーを0[ゼロ]W、ステージ温度を200℃、圧力を0.3Torrとした。尚、圧力は、0.3Torrに限定されるのではなく、0.3Torrから1.0Torrの範囲で変更することができる。
【0082】
また、このアッシングでは、圧力を前記範囲内で調整することで、露出した第1の非晶質炭素膜36と第2の非晶質炭素膜37だけでなく、第1のサポート膜21の下方に位置している第1の非晶質炭素膜36や第2のサポート膜23の下方に位置している第2の非晶質炭素膜37も除去することができる。また、バイアスパワーを0Wから100Wの範囲で調整することによって、開口部23Bから第2の非晶質炭素膜37へ導入される原料ガスが増加するので、アッシング処理時間を短縮させることができる。
【0083】
更に、このアッシングでは、第1の非晶質炭素膜36と第2の非晶質炭素膜37だけをアッシングするように高選択比としているので、第4の層間絶縁膜20と第5の層間絶縁膜22と第1のサポート膜21と第2のサポート膜23と下部電極24とカバー膜19は、アッシング前と同じ状態で残留している。この結果、第4の層間絶縁膜20は第1のサポート膜21と接続しており、第5の層間絶縁膜22は第2のサポート膜23と接続している。
【0084】
この結果、下部電極24は、下部電極24の下部に配置された第1のサポート膜21によってX方向に支持され、更に、下部電極24の上部に配置された第2のサポート膜23によってY方向に支持されている。
【0085】
図12(a)及び(b)を参照して、アッシング後に行われるキャパシタ27の製造工程が示されている。
【0086】
下部電極24の露出している表面を覆うように、CVD法またはALD[Atomic Layer Deposition]法で容量絶縁膜25を形成した後に、さらに容量絶縁膜25の表面を覆うようにCVD法で窒化チタン膜を堆積して上部電極26を形成した。ここで、下部電極24と上部電極26が容量絶縁膜25を介して対向することにより、キャパシタとして機能する。容量絶縁膜25としては、酸化ジルコニウム(ZrO2)、酸化アルミニウム(Al2O3)、酸化ハフニウム(HfO2)等の高誘電体膜や、それらの積層膜が使用できる。
【0087】
また、上部電極26は、窒化チタン膜を10nm程度の膜厚で形成した後に、不純物をドープしたポリシリコン膜を積層して、隣接する下部電極24間の空洞部を充填し、さらにその上にタングステン(W)を100nm程度成膜した積層構造としてもよい。また、窒化チタンの代わりに、ルテニウム(Ru)や白金(Pt)などの金属膜も使用することができる。
【0088】
次に、フォトレジスト膜(図示せず)をマスクとしたドライエッチングによって、周辺回路領域上の不要な膜(上部電極26、容量絶縁膜25、第2のサポート膜23)を除去することで、キャパシタ27を形成した。
【0089】
次に、図2(a)及び(b)に示すように、シリコン酸化膜等を用いた第6の層間絶縁膜28で上部電極26上を覆い、CMPによって第6の層間絶縁膜28上を平坦化する。次に、上部電極26に所定の電位を与えるための第4のコンタクトプラグ29と第2の配線30を形成する。この後に表面保護膜等を形成する。これによって、図2に示されたDRAMである半導体デバイス100が完成する。
【0090】
以上説明したように、本実施形態の半導体デバイス100の製法によれば、非晶質炭素膜上にサポート膜を形成した積層膜を2層としてから、それらの積層膜を貫通するようにしてシリンダホールを形成し、さらにそのシリンダホール内を被覆するように、下部電極を形成している。このような製法による下部電極は、その上部と中間部がサポート膜と接続され、支持されているので、この状態で非晶質炭素膜を除去しても、中間部における下部電極の倒壊によるショートなどの発生を防止することができる。また、非晶質炭素膜上にサポート膜を形成した積層膜を2層以上にすることで、さらに高アスペクト比となるシリンダホールを容易に形成することができる。なお3層以上とする場合は、上層のサポート膜に形成する開口部を下層のサポート膜に形成した開口部に対して、平面視で直交させる。このような3層以上の積層膜における高アスペクト比のシリンダホールへ形成した下部電極でも、それぞれの層におけるサポート膜によってXY方向で強固に支えられているので、倒壊することはない。
【0091】
以上、本発明の好ましい実施形態について説明したが、本発明は、上記の実施形態に限定されることなく、本発明の主旨を逸脱しない範囲で種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることはいうまでもない。
【符号の説明】
【0092】
100:半導体デバイス
101:メモリセル領域
102:周辺回路領域
1:シリコン基板
2:STI
3:活性領域
4:ゲート絶縁膜
5:ゲート電極
6:絶縁膜
7:サイドウォール絶縁膜
8、8a、8b:拡散層
9:第1の層間絶縁膜
10、10a、10b:第1のコンタクトプラグ
11:第2の層間絶縁膜
12:第2のコンタクトプラグ
13:第1の配線
14:絶縁膜
15:サイドウォール絶縁膜
16:第3の層間絶縁膜
17:第3のコンタクトプラグ
18:コンタクトパッド
19:カバー膜
20:第4の層間絶縁膜
21:第1のサポート膜
21A:開口部
22:第5の層間絶縁膜
23:第2のサポート膜
24:下部電極
25:容量絶縁膜
26:上部電極
27:キャパシタ27
28:第6の層間絶縁膜
29:第4のコンタクトプラグ
30:第2の配線
31:第5のコンタクトプラグ
32:第3の配線
33:絶縁膜
34:サイドウォール絶縁膜
35:第6のコンタクトプラグ
36:第1の非晶質炭素膜
37:第2の非晶質炭素膜
38:マスク膜
38A:開口部
39:シリンダホール
【技術分野】
【0001】
本発明は、半導体デバイス及びその製造方法に関する。
【背景技術】
【0002】
半導体デバイスの製造では、半導体基板上における層間絶縁膜などの被加工膜に、レジストマスクを利用したドライエッチング法によって、パターンを形成している。しかし、半導体デバイスの高集積化に伴って、パターンの微細化が進んでいるため、ドライエッチング法でも、それらに対応した高精度化がなされてきている。
【0003】
高集積化に伴って、ドライエッチングの加工面積は減少するが、加工深さが増大する傾向にあり、特に、キャパシタの下部電極を形成するホールパターンでは、アスペクト比と称する加工面積に対する加工深さの比率が大きい「高アスペクト比」のパターンを加工することが求められている。しかしながら、ドライエッチング法では、アスペクト比が大きくなるほど加工が困難となっている。
【0004】
例えば、大きなアスペクト比を有する半導体デバイスとして、下部電極、容量絶縁膜、及び上部電極を有するシリンダ型キャパシタを備えたDRAMがある。特許文献1では、シリンダ型キャパシタの下部電極が高くなると、下部電極が倒壊しやすくなることが指摘されている。このため、特許文献1は、BPSG又はシリコン窒化膜によって形成されたモールド酸化膜を形成しておき、当該モールド酸化膜上に、支持台膜を設け、支持台膜により、各シリンダ型キャパシタの下部電極を支持する構造を提案している。この場合、支持台層は、ライン状パターンと、当該ライン状パターンに連結されたフレームを有し、シリコン窒化膜によって形成され、フレームは、半導体基板上に形成された周辺回路領域を覆うように形成されている(請求項1)。
【0005】
また、特許文献1では、ライン状パターン及びモールド酸化膜をドライエッチングして、導電領域を露出させ、行方向又は列方向に多数のストレージノードホールを形成し、各ストレージノードホール内にシリンダ型キャパシタが形成されている。このように、特許文献1は、ライン状パターンを横切って形成された各ストレージノードホールに、下部電極を支持するライン状の支持台を形成することを開示している(請求項19)。
【0006】
しかしながら、特許文献1では、BPSG又はシリコン窒化膜をドライエッチングしてシリンダ型キャパシタを形成した場合、シリコン窒化膜等はドライエッチング対する選択比が低いため、ストレージノードホールを深くエッチングすることができない。このため、ストレージノードホール内に形成されるシリンダ型キャパシタ用の孔を深く形成した場合には、ボーイング等の問題が生じる。
【0007】
一方、アスペクト比が大きくなると加工が困難になる原因の一つは、層間絶縁膜材料として多用されているシリコン酸化膜(SiO2)をドライエッチングする際に、エッチングガスをイオン化したスパッタ効果を利用しているためである。即ち、高アスペクト比のパターンであるほど、その底部では、イオンがパターンの側壁へ衝突して、イオンの有する運動エネルギーが減衰してしまうので、スパッタ効果も低減してしまいうことに起因している。また、シリコン酸化膜のドライエッチングでは、フッ素(F)含有のエッチングガスから等方性エッチとなるフッ素ラジカルが発生するので、局所的なサイドエッチが生じてボーイング形状となり、隣接したパターンが接触してしまう恐れもあった。これらの現象は、シリコン酸化膜へのドライエッチングでは、避けることが困難であった。
【0008】
これらの現象を回避するため、シリコン酸化膜に代えて、非晶質炭素膜(アモルファスカーボン膜[Amorphous Carbon]:以降、AC膜と称する。)を用いる方法が提案されている。AC膜は、酸素ベースのプラズマエッチングに対して、他の膜に比較して、エッチングに対する選択比が非常に大きいため、高アスペクト比の孔を形成し易いと云う利点を有しているが、AC膜自体は半導体基板上に残しておくことはできないため、最終的には除去する必要がある。
【0009】
AC膜を犠牲層間絶縁膜として使用してシリンダ型キャパシタを製造する方法が特許文献2で提案されている。特許文献2は、酸素(O2)を主成分とするエッチングガスを用いて、AC膜のドライエッチングにより除去している。この方法では、ラジカル反応を主体としたエッチングを行うので、イオンの運動エネルギーの減衰に関わらずエッチングを進めることができる。更に、ラジカル反応に伴うボーイングの発生を添加ガスで抑制することによって、高アスペクト比のパターンを高精度で形成することができる。
【先行技術文献】
【特許文献】
【0010】
【特許文献1】特開2003−297952号公報
【特許文献2】特開2006−297952号公報
【発明の概要】
【発明が解決しようとする課題】
【0011】
特許文献1のように、ライン状パターンと、当該ライン状パターンに連結されたフレームを有する支持台層を用いた場合、ライン状パターン部分が、ストレージノードホールの形成によって不連続になってしまい、支持台層自体における機械的強度が不十分である。
【0012】
一方、特許文献2に記載されているように、AC膜を犠牲層間絶縁膜として使用し、ドライエッチングによって除去した場合にも、更に改善の余地があることが判明した。
【0013】
本発明は、AC膜(即ち、非晶質炭素膜)を使用した場合に生じる問題点を改善した半導体デバイスの製造方法を提供することにある。
【0014】
本発明は、下部電極の中間部の両側に絶縁膜を接続させておくことで、AC膜の除去時に生じる中間部の歪みを防止して、中間部のショートなどを防止できる半導体デバイスの製造方法を提供することにある。
【0015】
本発明は、上記した製造方法によって得られ、且つ、下部電極を強固に支持できる半導体デバイスを提供することにある。
【課題を解決するための手段】
【0016】
本発明の第1の態様によれば、メモリセル領域と周辺回路領域とを含む半導体基板に、第1の非晶質炭素膜を前記メモリセル領域上に形成し、他方、前記周辺回路領域上に、第1の層間絶縁膜を形成する工程と、
前記第1の非晶質炭素膜及び前記層間絶縁膜を覆う第1の絶縁膜を形成する工程と、
前記メモリセル領域に形成されるキャパシタ部分に対応した部分の前記第1の絶縁膜を除去することによって、前記キャパシタ部分を少なくとも両側から挟み、且つ、前記周辺回路領域まで連続する第1の絶縁膜パターンを形成する工程と、
前記第1の絶縁膜を除去されたキャパシタ部分にキャパシタを形成した後、前記第1の非晶質炭素膜を除去する工程と、を含む半導体デバイスの製造方法が得られる。
【0017】
本発明の第2の態様によれば、半導体基板上に第1の非晶質炭素膜を形成する工程と、前記第1の非晶質炭素膜を覆うように第1の絶縁膜を形成する工程と、前記第1の絶縁膜に第1のパターンを形成する工程と、前記第1のパターンを埋め込むように第2の非晶質炭素膜を形成する工程と、前記第2の非晶質炭素膜を覆うように第2の絶縁膜を形成する工程と、前記第2の絶縁膜に第2のパターンを形成する工程と、前記第2のパターンをマスクにして前記第2の絶縁膜から前記第1の非晶質炭素膜まで貫通するホールを形成する第1の工程と、前記ホールの内壁を覆うように導電膜を形成する工程と、前記導電膜を形成後に前記第1と第2の非晶質炭素膜を除去する第2の工程と、を有していることを特徴とする半導体デバイスの製造方法が得られる。
【0018】
本発明の第3の態様によれば、メモリセル領域と、当該メモリセル領域の周辺に配置された周辺回路領域とを半導体基板上に備え、前記周辺回路領域と前記メモリセル領域の境界領域、及び、前記メモリセル領域に設けられた複数のシリンダ型キャパシタを有し、前記各シリンダ型キャパシタは、深さ方向に形成された下部電極、当該下部電極上に設けられた容量絶縁膜、及び前記容量絶縁膜を覆うように設けられた上部電極を含むと共に、 前記各シリンダ型キャパシタの前記下部電極の少なくとも両側において接触し、前記メモリセル領域から前記周辺回路領域まで連続的に覆うように設けられたサポート面を有することを特徴とする半導体デバイスが得られる。
【発明の効果】
【0019】
本発明では、上部及び/又は中間部を、単に下部電極に接触するだけでなく、周辺回路部まで連続的に延在するサポート膜によって下部電極を支持する構成を備えたキャパシタを得ることができる。このため、中間部における下部電極の倒壊によるショートなどの発生の無い半導体デバイスを得ることができる。また、非晶質炭素膜上にサポート膜を形成した積層膜を3層以上にすることで、更に高いアスペクト比を有するシリンダホールを形成しても、倒壊等の無いキャパシタ及びキャパシタを含む半導体デバイスを得ることができる。
【図面の簡単な説明】
【0020】
【図1】本発明の一実施形態に係る半導体デバイスの平面図であり、ここでは、半導体デバイスの一例としてDRAM[Dynamic Random Access Memory]の概略構成を示す平面図である。
【図2】本発明の一実施形態に係る半導体デバイスの一例であるDRAMの構造を示す略断面図であり、(a)は、図1に示された周辺回路領域とメモリセル領域との境界領域の断面図であり、(b)は、メモリセル領域の中央部分における断面図である。
【図3】(a)及び(b)は、それぞれ、本発明に係る工程における境界領域及びメモリセル領域中央部分を説明する図であり、(a)及び(b)の上部及び下部は、それぞれ平面図及び断面図である。
【図4】(a)及び(b)は、それぞれ、図3に示された工程の後に行われる工程における境界領域及びメモリセル領域中央部分を説明する図である。
【図5】(a)及び(b)は、それぞれ、図4に示された工程の後に行われる工程における境界領域及びメモリセル領域中央部分を説明する図である。
【図6】(a)及び(b)は、それぞれ、図5に示された工程の後に行われる工程における境界領域及びメモリセル領域中央部分を説明する図である。
【図7】(a)及び(b)は、それぞれ、図6に示された工程の後に行われる工程における境界領域及びメモリセル領域中央部分を説明する図である。
【図8】(a)及び(b)は、それぞれ、図7に示された工程の後に行われる工程における境界領域及びメモリセル領域中央部分を説明する図である。
【図9】(a)及び(b)は、それぞれ、図8に示された工程の後に行われる工程における境界領域及びメモリセル領域中央部分を説明する図である。
【図10】(a)及び(b)は、それぞれ、図9に示された工程の後に行われる工程における境界領域及びメモリセル領域中央部分を説明する図であり、ここでは、キャパシタの下部電極形成工程を示している。
【図11】(a)及び(b)は、それぞれ、図10に示された工程の後に行われる工程における境界領域及びメモリセル領域中央部分を説明する図である。
【図12】(a)及び(b)は、それぞれ、図10に示された工程の後に行われる工程における境界領域及びメモリセル領域中央部分を説明する図であり、誘電体膜及び上部電極形成構成を示している。
【発明を実施するための形態】
【0021】
以下、本発明の好ましい実施形態による半導体デバイスとして、DRAM[Dynamic Random Access Memory]を例として説明するが、本発明は、DRAMに限定されるものではない。
【0022】
図1を参照すると、本発明の一実施形態に係る半導体デバイス100の平面構造が示されている。図1では、半導体デバイス100の一例として示されたDRAMは、平面的には、半導体基板上に形成されたメモリセル領域と周辺回路領域とに概略区分できる。ここで、半導体基板上等の表現は、半導体基板に直接接触して形成される場合だけでなく、半導体基板に直接接触せず、半導体基板の上部に配置されている場合をも含む表現として理解されたい。
【0023】
具体的に説明すると、DRAM上には、図示されているように、複数のメモリセル領域101が配置されており、メモリセル領域101を囲むように周辺回路領域102が配置されている。
【0024】
周辺回路領域102には、センスアンプ回路や、ワード線の駆動回路、外部との入出力回路等が含まれる。尚、図1に示されたレイアウトは一例であって、メモリセル領域の数や、配置される位置は図1に示されたレイアウトに限定されないことは言うまでもない。
【0025】
図2は、本発明の一実施形態に係る半導体デバイス100の一例であるDRAMの構造を示す略断面図である。図2中、(a)は図1に示された周辺回路領域102とメモリセル領域101の境界領域を示し、(b)はメモリセル領域101の中央部を示している。また、図2(a)に示された境界部分は、周辺回路領域とメモリセル領域の端部とに区分されている。以下では、メモリセル領域の端部と中央部を合わせて、メモリセル領域と呼ぶものとする。
【0026】
図2(a)及び(b)に示された本実施形態に係る半導体デバイスの一例としてのDRAMのメモリセル領域及び周辺回路領域は、半導体基板1(以降、シリコン基板1として説明する)に設けられている。各メモリセル領域及び周辺回路領域には、プレーナ型MOSトランジスタ(以下、単に、MOSトランジスタと呼ぶ)が設けられている。
【0027】
図示されたプレーナ型MOSトランジスタは、シリコン基板1に設けられた素子分離領域となるSTI[Shallow Trench Isolation]2に囲まれた活性領域3内に位置している。
【0028】
メモリセル領域(端部及び中央部)及び周辺回路領域に設けられた各プレーナ型MOSトランジスタは、図2(a)及び(b)に示されているように、シリコン基板1の表面に設けられたゲート絶縁膜4と、ゲート絶縁膜4を覆うように設けられたゲート電極5と、ゲート絶縁膜4の下部周辺に設けられたソース/ドレインとなる拡散層8で構成されている。
【0029】
更に、ゲート電極5は、その上面部と側面部が夫々絶縁膜6とサイドウォール絶縁膜7で覆われている。尚、拡散層8は、ゲート絶縁膜4の真下の領域ではなく、ゲート絶縁膜4が形成されていないシリコン基板1に位置している。
【0030】
図2(b)に示された活性領域3には、説明の便宜上、2個のMOSトランジスタだけが示されているが、実際には、数千〜数十万個のMOSトランジスタが配置されている。各MOSトランジスタの拡散層8は、第1の層間絶縁膜9によって覆われたシリコン基板1の上部に位置しており、シリコン基板1における不純物とは逆導電型を有しいている。
【0031】
メモリセル領域の端部及び中央部に配置されたMOSトランジスタの拡散層8には、第1のコンタクトプラグ10が接続されており、当該第1のコンタクトプラグ10は、隣接したMOSトランジスタのサイドウォール絶縁膜7の間に位置付けられ、且つ、第1の層間絶縁膜9を貫通するように設けられている。第1の層間絶縁膜9上には、第2の層間絶縁膜11が形成されている。
【0032】
ここで、図2(a)及び(b)において、メモリセル領域のMOSトランジスタは、拡散層8aと、拡散層8aの両側に配置された拡散層8bを備えている。このうち、拡散層8aに接続されている第1のコンタクトプラグ10aは、第2の層間絶縁膜11を貫通するように設けられた第2のコンタクトプラグ12と接続されている。更に、第2の層間絶縁膜11上には、第3の層間絶縁膜16が形成されている。
【0033】
また、メモリ領域の拡散層8bに接続されている第1のコンタクトプラグ10bは、第2の層間絶縁膜11と第3の層間絶縁膜16を貫通するように設けられた第3のコンタクトプラグ17と接続されている。
【0034】
図示されたメモリ領域には、ビットラインとなる第1の配線13が、第2の層間絶縁膜11上に絶縁膜14とサイドウォール絶縁膜15で覆われて位置付けられ、第2のコンタクトプラグ12と接続されている。
【0035】
メモリセル領域の第3の層間絶縁膜16上には、後述するシリンダ型のキャパシタ27と第3のコンタクトプラグ17とのアライメントマージンを確保するためのコンタクトパッド18が設けられている。当該コンタクトパッド18は、その下方に位置している第3のコンタクトプラグ17と接続されている。
【0036】
コンタクトパッド18上には、上記したシリンダ型のキャパシタ27が設けられている。図示されたシリンダ型のキャパシタ27は、下部電極24、容量絶縁膜25、及び上部電極26によって構成されている。
【0037】
図示されたシリンダ型のキャパシタ27は、第4の層間絶縁膜20、第5の層間絶縁膜22、及び、第3の層間絶縁膜16を保護するカバー膜19を貫通するように設けられている。
【0038】
具体的に説明すると、シリンダ型のキャパシタ27の下部電極24は、コンタクトパッド18に接続されており、更に、キャパシタ27の側面部は、キャパシタ27の倒壊を防止するために配置され、互いに深さ方向に間隔を置いて配置された第1のサポート膜21及び第2のサポート膜23に接続されている。後述するように、第1のサポート膜21及び第2のサポート膜23は、後述するように、平面上において二次元的に配置され、第1及び第2の絶縁膜パターンを形成している。
【0039】
第1のサポート膜21及び第2のサポート膜23を下部電極24に接続することによって隣接したキャパシタ27は、相互に支持される構造となっている。尚、図2に示された断面図では、第2のサポート膜23が隣接したキャパシタ27を支持していないが、平面的には、後述する図10の平面図に示したように、相互に支持する構造となっている。
【0040】
キャパシタ27上には、メモリセル領域端部に配置された第4のコンタクトプラグ29が上部電極26に接続されている。第4のコンタクトプラグ29は、上部電極26を覆う第6の層間絶縁膜28中に設けられ、第6の層間絶縁膜28上に位置している第2の配線30と接続されている。
【0041】
周辺回路領域に形成された拡散層8には、第5のコンタクトプラグ31が接続されており、第5のコンタクトプラグ31は第1の層間絶縁膜9と第2の層間絶縁膜11を貫通するように設けられている。また、周辺回路領域の第2の層間絶縁膜11上には、第3の配線32が、絶縁膜33とサイドウォール絶縁膜34で覆われた状態で位置づけられており、第3の配線32は第5のコンタクトプラグ31と接続されている。第3の配線32は、カバー膜19で覆われており、さらに、カバー膜19上には、第4の層間絶縁膜20、第5の層間絶縁膜22、及び第6の層間絶縁膜28が設けられている。
【0042】
第4の層間絶縁膜20、第5の層間絶縁膜22、及び第6の層間絶縁膜28を貫通するように、第6のコンタクトプラグ35が配置され、第6のコンタクトプラグ35によって、第2の配線30と第3の配線32が接続されている。
【0043】
本発明の一実施形態は、図2に示された構造の半導体デバイス100を製造する方法である。具体的には、本発明の一実施形態に係る半導体デバイス100の製造方法は、主に、コンタクトパッド18上に設けられたキャパシタ27を製造する方法である。
【0044】
以下、図3〜図12を参照して、本発明の一実施形態に係る半導体デバイス100の製造方法を、DRAMを製造する場合を例にとって説明する。
【0045】
尚、各図において、図2と同様に、(a)は境界領域、(b)はメモリセル領域の中央部である。図3〜12における(a)の上部に示された図は、境界領域の平面図であり、下部に示された図は、平面図におけるA−A線に沿う断面図である。
【0046】
また、(a)及び(b)の上部に示された平面図は、各製造工程において表面にあらわれた構成要素を示しており、表面より下方における主な構成要素は、配置された位置を破線で示している。
【0047】
図3を参照すると、シリンダ型のキャパシタ27を形成する前までの工程が示されており、ここでは、キャパシタ27の下部電極24と接続されるコンタクトパッド18が形成されるまでの工程が示されている。
【0048】
図3に示されているように、シリコン基板1にSTI2が形成され、当該STI2に、シリコン酸化膜(SiO2)やシリコン窒化膜(SiN)で構成された素子分離領域が設けられている。これによって、STI2によって分離された活性領域3が設けられている。
【0049】
更に、図3を参照すると、活性領域3が設けられたシリコン基板1上に、熱酸化法によるシリコン酸化膜であるゲート絶縁膜4、熱CVD[Chemical Vapor Deposition]法によるポリシリコンやCVD法によってタングステン(W)によって形成されたゲート電極5、及び、プラズマCVD法によるシリコン窒化膜である絶縁膜6が順次成膜されている。
【0050】
次に、絶縁膜6をマスクとしたエッチングを行って、プレーナ型MOSトランジスタのゲート絶縁膜4、ゲート電極5、及び、絶縁膜6が形成され、その側面部を熱CVD法によって、シリコン窒化膜のサイドウォール絶縁膜7で覆った。更に、トランジスタのゲート度部周辺のシリコン基板1に、イオン注入法によって拡散層8が形成され、トランジスタを埋め込むように、塗布絶縁材料であるSOD[Spin On Dielectrics]を用いて、第1の層間絶縁膜9が形成されている。この場合、第1の層間絶縁膜9はCMP[Chemical Mechanical Polishing]により、平坦化されている。
【0051】
次に、第1の層間絶縁膜9上にフォトレジストを塗布し、フォトリソグラフィによって、所望の拡散層8上に所望の形状の開孔(ホール)パターンが形成され、続いて、ホールパターンをマスクにしてドライエッチングを行うことで、第1のホール(図示せず)が形成された。
【0052】
次に、熱CVD法によるポリシリコンやCVD法によるタングステン等の導電膜を用いて、第1のホールを埋め込んでから、CMP処理を行い、第1の層間絶縁膜9上で余剰となった導電膜を除去して、第1のコンタクトプラグ10が形成された。このとき、第1のコンタクトプラグ10は、拡散層8と接続されている。
【0053】
第1の層間絶縁膜9上に、プラズマCVD法によるシリコン酸化膜で第2の層間絶縁膜11が成膜されている。更に、前記と同様に、第2の層間絶縁膜11へフォトリソグラフィとドライエッチングと導電膜成膜とCMP処理を行って、タングステン等の導電膜で埋め込まれたメモリセル領域における第2のコンタクトプラグ12と、周辺回路領域における第5のコンタクトプラグ31が形成されている。ここで、第2のコンタクトプラグ12は、第1のコンタクトプラグ10と接続されており、第5のコンタクトプラグ31は、拡散層8と接続されている。
【0054】
また、第2の層間絶縁膜11上にスパッタ法によるWとプラズマCVD法によるシリコン窒化膜を成膜し、フォトリソグラフィとドライエッチングにより分離(パターニング)して、メモリセル領域において絶縁膜14が積層された第1の配線13と、周辺回路領域において絶縁膜33が積層された第3の配線32が形成されている。
【0055】
このとき、第1の配線13は、第2のコンタクトプラグ12と接続されており、第3の配線32は第5のコンタクトプラグ31と接続されている。第1の配線13の側面部を熱CVD法によるシリコン窒化膜などのサイドウォール絶縁膜15で覆うと同時に、第3の配線32の側面部をサイドウォール絶縁膜34で覆い、SODである第3の層間絶縁膜16で夫々の配線を埋め込んでから、CMPで第3の層間絶縁膜16は平坦化されている。
【0056】
次に、第3の層間絶縁膜16上へフォトレジストを塗布して、所望の第1のコンタクトプラグ10上のフォトレジストへフォトリソグラフィによってホールパターンを形成し、さらにドライエッチングを行うことで、第2のホール(図示せず)を形成した。次に熱CVD法によるポリシリコンやCVD法によるタングステン等の導電膜を用いて第2のホールを埋め込んでから、CMP処理を行い、第3の層間絶縁膜16上で余剰となった導電膜を除去して、第3のコンタクトプラグ17を形成した。ここで、第3のコンタクトプラグ17は、第1のコンタクトプラグ10と接続している。第3の層間絶縁膜16上に不純物を導入した熱CVD法によるポリシリコンやCVD法によるWなどの導電膜を成膜してから、既存のフォトリソグラフィとドライエッチングによって、導電膜をパターニングして、コンタクトパッド18を形成した。
【0057】
図3(a)及び(b)の上部に示されているコンタクトパッド18は、平面上において円形形状を有している。
【0058】
図4(a)及び(b)を参照して、コンタクトパッド18形成後に行われる工程を説明する。
【0059】
図3に示された第3の層間絶縁膜16及び第3の配線32上に、ウェットエッチングの保護膜として、熱CVD法によってシリコン窒化膜であるカバー膜19が成膜された。
【0060】
次に、カバー膜19上に、プラズマCVD法によって第1の非晶質炭素膜(アモルファスカーボン膜)36を1600nm厚となるように成膜した。この時の成膜条件は、プロピレン(C3H6)を原料ガスとし、流量を1000sccm[Standard Cubic Centimeter per Minute]、高周波パワーを1000W、加熱温度を500℃、圧力を3Torrとした。尚、この工程では、キャリアガスとして、ヘリウム(He)を500sccm供給した。次に、ドライエッチングによって、メモリセル領域を取り囲むように周辺回路領域の第6のコンタクトプラグ35に第1の溝を形成して、カバー膜19の一部を露出させた。
【0061】
次に、第1の溝を埋め込んでメモリセル領域に残留させた第1の非晶質炭素膜36を覆うように、プラズマCVD法によってシリコン酸化膜であって第3の絶縁膜となる第4の層間絶縁膜20を成膜した。更に、第1の非晶質炭素膜36上における第4の層間絶縁膜20をCMPで除去して、周辺回路領域における第4の層間絶縁膜20の高さをメモリセル領域における第1の非晶質炭素膜36に合わせて、平坦化した。ここで、第4の層間絶縁膜20は、第1の非晶質炭素膜36に設けられているから第1の周辺層間絶縁膜と呼ばれる。
【0062】
図5(a)及び(b)を参照して、第1の非晶質炭素膜36及び第4の層間絶縁膜(第1の周辺層間絶縁膜)20形成後の工程を説明する。
【0063】
図4に示された工程で形成された第4の層間絶縁膜20及び第1の非晶質炭素膜36を覆うように、プラズマCVD法によって、50nm厚のシリコン窒化膜であって第1の絶縁膜となる第1のサポート膜21を成膜した。次に、フォトリソグラフィとドライエッチングによって、メモリセル領域の第1のサポート膜21に幅X1が70nmであって第1のパターンとなる溝状の開口部21Aを形成して、第1の非晶質炭素膜36の一部を露出させた。このとき、開口部21Aは、図5(a)及び(b)に示すように、Y方向へ延在させて、さらにコンタクトパッド18上の第1の非晶質炭素膜36と重なって、間隔X2が70nmとなるように、X方向へ平行に配置した。なおここでは、第1のサポート膜21の開口部21Aを溝状としたが、直径が70nmのホール状であっても良い。
【0064】
このように、第1のサポート膜21は、第1のパターンとなる第1の絶縁膜パターンを構成し、メモリセル領域から周辺回路領域まで連続的に延在している。第1の絶縁膜パターンの開口部21Aは、溝状或いはホール状を有しているため、シリンダ型キャパシタ27の下部電極24を両側或いは4方向から支持することができる。また、第1の絶縁膜パターンは、メモリセル領域から周辺回路領域まで連続しているから、下部電極24を強固に支持することができる。
【0065】
図6(a)及び(b)を参照すると、開口部21A形成後の工程が示されている。即ち、第1のサポート膜21を覆い、且つ、開口部21Aを埋め込むように、プラズマCVD法によって第2の非晶質炭素膜37を1600nm厚となるように成膜した。この時の成膜条件は、プロピレン(C3H6)を原料ガスとし、流量を1000sccm、高周波パワーを1000W、加熱温度を500℃、圧力を3Torrとした。尚、ここでは、キャリアガスとして、ヘリウム(He)を500sccm供給した。
【0066】
次に、ドライエッチングによって、メモリセル領域を取り囲むように周辺回路領域の第2の非晶質炭素膜37に第2の溝を形成して、第1のサポート膜21の一部を露出させた。続いて、第2の溝を埋め込んでメモリセル領域に残留させた第2の非晶質炭素膜37を覆うように、プラズマCVD法によってシリコン酸化膜であって第4の絶縁膜となる第5の層間絶縁膜22を成膜した。更に、第2の非晶質炭素膜37上における第5の層間絶縁膜22をCMPで除去して、周辺回路領域における第5の層間絶縁膜22の高さをメモリセル領域における第2の非晶質炭素膜37に合わせて、平坦化した。ここで、第5の層間絶縁膜22は、第2の周辺層間絶縁膜と呼ぶことができる。
【0067】
図7(a)及び(b)を参照すると、第5の層間絶縁膜(第2の周辺層間絶縁膜)22及び第2の非晶質炭素膜37の形成後の工程が示されている。ここでは、第5の層間絶縁膜22と第2の非晶質炭素膜37を覆うように、プラズマCVD法によって、50nm厚のシリコン窒化膜であって第2の絶縁膜となる第2のサポート膜23を成膜した。
【0068】
次に、フォトリソグラフィとドライエッチングによって、メモリセル領域の第2のサポート膜23に幅Y1が70nmであって第2のパターンとなる溝状の開口部23Aを形成して、第2の非晶質炭素膜37の一部を露出させた。第2のパターンは、第2の絶縁膜パターンと呼ばれても良い。
【0069】
このとき、開口部23Aは、X方向へ延在させて、さらに開口部21Aの一部とコンタクトパッド18上の第2の非晶質炭素膜37と重なって、間隔Y2が70nmとなるように、Y方向へ平行に配置した。尚、ここでは、開口部23Aを溝状としたが、直径が70nmのホール状であっても良い。
【0070】
また、少なくとも開口部23Aの一部は、開口部21Aと平面的に見た場合、重なる位置に配置されており、さらに開口部21Aと23Aを溝状とした場合には、開口部23Aは開口部21Aと直交するように配置されている。即ち、開口部21A及び23Aは、X−Y平面上において、二次元的に交差しており、且つ、X−Y平面に対して垂直なZ方向に対して、互いに間隔を置いて配置されている。
【0071】
更に、第2のパターンとなる第2の絶縁膜パターンは、第1の絶縁膜パターンと同様に、メモリセル領域から周辺回路領域まで連続的に延在しており、且つ、下部電極24を両側又は4方から挟むように設けられた溝状或いはホール状の開口部23Aを有している。このため、第2のサポート膜23は下部電極24を強固に支持することができる。尚、第1及び第2のサポート膜21及び23は、サポート部と呼ばれても良い。
【0072】
図8(a)及び(b)を参照すると、第2サポート膜23及び開口部23Aを形成した後の工程が示されている。ここでは、第2のサポート膜23を覆って開口部23Aを埋め込むように、プラズマCVD法によって、100nm厚のシリコン酸化膜であるマスク膜38を成膜した。次に、フォトリソグラフィとドライエッチングによって、マスク膜38に幅X3が70nmであってマスクパターンとなる溝状の開口部38Aを形成した。このとき、開口部38Aは、Y方向へ延在させて、開口部21Aの少なくとも一部と開口部23Aの一部と重なる位置に配置されており、第2の非晶質炭素膜37と第2のサポート膜23の一部が、開口部23Aと38Aによって露出されている。尚、ここでは、開口部38Aを溝状としたが、直径が70nmのホール状であっても良い。また、少なくとも開口部38Aの一部は、開口部23Aと平面的には重なる位置に配置されており、さらに開口部21Aと23Aと38Aを溝状とした場合には、開口部23Aは開口部21A並びに38Aと直交するように配置されている。
【0073】
図9(a)及び(b)を参照すると、開口部23A及び38Aを形成した後の工程が示されている。ここでは、開口部21A、23A、及び38Aをマスクにしたドライエッチングを行う第1の工程によって、開口部38Aの底部にまで、エッチングする。このエッチングにより、開口部38Aの底部に露出している第2の非晶質炭素膜37と第2の非晶質炭素膜37の下地となっている第1の非晶質炭素膜36が除去される。この結果、マスク膜38から第2のサポート膜23を通って第1の非晶質炭素膜36まで貫通するホールとなるシリンダホール39が形成された。この時のドライエッチング条件は、アンモニア(NH3)と酸素(O2)を原料ガスとし、流量を300sccm(NH3)と30sccm(O2)、ソースパワーを800W、バイアスパワーを50W、ステージ温度を50℃、圧力を20mTorrとした。ここでは、キャリアガスとして、アルゴン(Ar)を200sccm供給した。尚、バイアスパワーは、50Wに限定されるのではなく、50Wから300Wの範囲で変更することができる。このドライエッチングは、バイアスパワーを前記範囲内で調整することにより、Z方向の異方性エッチングを行うことができる。従って、第1の非晶質炭素膜36と第2の非晶質炭素膜37に形成したシリンダホール39は、XY方向で直角に交差した開口部21Aと23Aと38Aによって、直径X5が70nmとなって、シリンダホール39の底部にカバー膜19の一部を露出させている。
【0074】
更に、このドライエッチングでは、第1の非晶質炭素膜36と第2の非晶質炭素膜37だけをエッチングするように、高選択比としているので、マスク膜38と第2のサポート膜23とカバー膜19は、ドライエッチング前と同じ状態で残留している。
【0075】
次に、ドライエッチングによって、シリンダホール39の底部を構成しているカバー膜19を除去して、コンタクトパッド18の一部を露出させた。この時のドライエッチング条件は、三フッ化メタン(CHF3)と酸素(O2)を原料ガスとし、流量を80sccm(CHF3)と20sccm(O2)、高周波パワーを3000W、ステージ温度を20℃、圧力を30mTorrとした。ここでは、キャリアガスとして、アルゴン(Ar)を150sccm供給した。
【0076】
このドライエッチングでは、シリンダホール39の底部を構成しているカバー膜19だけをエッチングするように、高選択比としているので、マスク膜38と第2のサポート膜23とコンタクトパッド18は、ドライエッチング前と同じ状態で残留している。
【0077】
図10(a)及び(b)を参照すると、シリンダホール39形成後の工程が示されている。ここでは、シリンダホール39の内壁を覆うように、CVD法によって、10nm厚の窒化チタン(TiN)であって導電膜となる下部電極24が形成された。この下部電極24は、窒化チタンに限定されるのではなく、ルテニウム(Ru)や白金(Pt)などの金属も使用することができる。
【0078】
尚、下部電極24は、マスク膜38上も覆うので、マスク膜38上の下部電極24は、CMPによって除去した。
【0079】
次に、フッ酸(HF)を用いたウェットエッチングによって、マスク膜38を完全に除去した。このとき、マスク膜38と同じシリコン酸化膜である第4の層間絶縁膜20と第5の層間絶縁膜22の周囲は、フッ酸に溶解しない第1のサポート膜21と第2のサポート膜23と下部電極24で覆われているので、第4の層間絶縁膜20と第5の層間絶縁膜22は残留している。また、第2のサポート膜23の開口部23Bが新たに露出して、その底部の第2の非晶質炭素膜37もフッ酸に曝されるが、第2の非晶質炭素膜37もフッ酸には溶解しないので、ウェットエッチング前と同じ状態で残留している。
【0080】
図11(a)及び(b)を参照すると、下部電極24形成後の工程が示されている。即ち、アッシングを行う第2の工程によって、開口部23Bの底部に露出している第2の非晶質炭素膜37と第2の非晶質炭素膜37の下地となっている第1の非晶質炭素膜36を除去した。
【0081】
この時のアッシング条件は、酸素(O2)を原料ガスとし、流量を3000sccm、ソースパワーを3000W、バイアスパワーを0[ゼロ]W、ステージ温度を200℃、圧力を0.3Torrとした。尚、圧力は、0.3Torrに限定されるのではなく、0.3Torrから1.0Torrの範囲で変更することができる。
【0082】
また、このアッシングでは、圧力を前記範囲内で調整することで、露出した第1の非晶質炭素膜36と第2の非晶質炭素膜37だけでなく、第1のサポート膜21の下方に位置している第1の非晶質炭素膜36や第2のサポート膜23の下方に位置している第2の非晶質炭素膜37も除去することができる。また、バイアスパワーを0Wから100Wの範囲で調整することによって、開口部23Bから第2の非晶質炭素膜37へ導入される原料ガスが増加するので、アッシング処理時間を短縮させることができる。
【0083】
更に、このアッシングでは、第1の非晶質炭素膜36と第2の非晶質炭素膜37だけをアッシングするように高選択比としているので、第4の層間絶縁膜20と第5の層間絶縁膜22と第1のサポート膜21と第2のサポート膜23と下部電極24とカバー膜19は、アッシング前と同じ状態で残留している。この結果、第4の層間絶縁膜20は第1のサポート膜21と接続しており、第5の層間絶縁膜22は第2のサポート膜23と接続している。
【0084】
この結果、下部電極24は、下部電極24の下部に配置された第1のサポート膜21によってX方向に支持され、更に、下部電極24の上部に配置された第2のサポート膜23によってY方向に支持されている。
【0085】
図12(a)及び(b)を参照して、アッシング後に行われるキャパシタ27の製造工程が示されている。
【0086】
下部電極24の露出している表面を覆うように、CVD法またはALD[Atomic Layer Deposition]法で容量絶縁膜25を形成した後に、さらに容量絶縁膜25の表面を覆うようにCVD法で窒化チタン膜を堆積して上部電極26を形成した。ここで、下部電極24と上部電極26が容量絶縁膜25を介して対向することにより、キャパシタとして機能する。容量絶縁膜25としては、酸化ジルコニウム(ZrO2)、酸化アルミニウム(Al2O3)、酸化ハフニウム(HfO2)等の高誘電体膜や、それらの積層膜が使用できる。
【0087】
また、上部電極26は、窒化チタン膜を10nm程度の膜厚で形成した後に、不純物をドープしたポリシリコン膜を積層して、隣接する下部電極24間の空洞部を充填し、さらにその上にタングステン(W)を100nm程度成膜した積層構造としてもよい。また、窒化チタンの代わりに、ルテニウム(Ru)や白金(Pt)などの金属膜も使用することができる。
【0088】
次に、フォトレジスト膜(図示せず)をマスクとしたドライエッチングによって、周辺回路領域上の不要な膜(上部電極26、容量絶縁膜25、第2のサポート膜23)を除去することで、キャパシタ27を形成した。
【0089】
次に、図2(a)及び(b)に示すように、シリコン酸化膜等を用いた第6の層間絶縁膜28で上部電極26上を覆い、CMPによって第6の層間絶縁膜28上を平坦化する。次に、上部電極26に所定の電位を与えるための第4のコンタクトプラグ29と第2の配線30を形成する。この後に表面保護膜等を形成する。これによって、図2に示されたDRAMである半導体デバイス100が完成する。
【0090】
以上説明したように、本実施形態の半導体デバイス100の製法によれば、非晶質炭素膜上にサポート膜を形成した積層膜を2層としてから、それらの積層膜を貫通するようにしてシリンダホールを形成し、さらにそのシリンダホール内を被覆するように、下部電極を形成している。このような製法による下部電極は、その上部と中間部がサポート膜と接続され、支持されているので、この状態で非晶質炭素膜を除去しても、中間部における下部電極の倒壊によるショートなどの発生を防止することができる。また、非晶質炭素膜上にサポート膜を形成した積層膜を2層以上にすることで、さらに高アスペクト比となるシリンダホールを容易に形成することができる。なお3層以上とする場合は、上層のサポート膜に形成する開口部を下層のサポート膜に形成した開口部に対して、平面視で直交させる。このような3層以上の積層膜における高アスペクト比のシリンダホールへ形成した下部電極でも、それぞれの層におけるサポート膜によってXY方向で強固に支えられているので、倒壊することはない。
【0091】
以上、本発明の好ましい実施形態について説明したが、本発明は、上記の実施形態に限定されることなく、本発明の主旨を逸脱しない範囲で種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることはいうまでもない。
【符号の説明】
【0092】
100:半導体デバイス
101:メモリセル領域
102:周辺回路領域
1:シリコン基板
2:STI
3:活性領域
4:ゲート絶縁膜
5:ゲート電極
6:絶縁膜
7:サイドウォール絶縁膜
8、8a、8b:拡散層
9:第1の層間絶縁膜
10、10a、10b:第1のコンタクトプラグ
11:第2の層間絶縁膜
12:第2のコンタクトプラグ
13:第1の配線
14:絶縁膜
15:サイドウォール絶縁膜
16:第3の層間絶縁膜
17:第3のコンタクトプラグ
18:コンタクトパッド
19:カバー膜
20:第4の層間絶縁膜
21:第1のサポート膜
21A:開口部
22:第5の層間絶縁膜
23:第2のサポート膜
24:下部電極
25:容量絶縁膜
26:上部電極
27:キャパシタ27
28:第6の層間絶縁膜
29:第4のコンタクトプラグ
30:第2の配線
31:第5のコンタクトプラグ
32:第3の配線
33:絶縁膜
34:サイドウォール絶縁膜
35:第6のコンタクトプラグ
36:第1の非晶質炭素膜
37:第2の非晶質炭素膜
38:マスク膜
38A:開口部
39:シリンダホール
【特許請求の範囲】
【請求項1】
メモリセル領域と周辺回路領域とを含む半導体基板に、第1の非晶質炭素膜を前記メモリセル領域上に形成し、他方、前記周辺回路領域上に、第1の周辺層間絶縁膜を形成する工程と、
前記第1の非晶質炭素膜及び前記第1の周辺層間絶縁膜を覆う第1の絶縁膜を形成する工程と、
前記メモリセル領域に形成されるキャパシタ部分に対応した部分の前記第1の絶縁膜を除去することによって、前記キャパシタ部分を少なくとも両側から挟み、且つ、前記周辺回路領域まで連続する第1の絶縁膜パターンを形成する工程と、
前記第1の絶縁膜を除去されたキャパシタ部分にキャパシタを形成した後、前記第1の非晶質炭素膜を除去する工程と、を含む半導体デバイスの製造方法。
【請求項2】
前記第1の絶縁膜パターンを形成後、前記第1の絶縁膜パターン及び前記第1の非晶質炭素膜上に、第2の非晶質炭素膜を形成する一方、前記周辺回路領域上の前記第1の絶縁膜パターン上に第2の周辺層間絶縁膜を形成する工程と、
前記第2の非晶質炭素膜及び前記第2の周辺層間絶縁膜を覆う第2の絶縁膜を形成する工程と、
前記メモリセル領域に形成されるキャパシタ部分に対応した部分の前記第2の絶縁膜を除去することによって、前記キャパシタ部分を少なくとも両側から挟み、且つ、前記周辺回路領域まで連続する第2の絶縁膜パターンを形成する工程と、を含み、
前記第1の非晶質炭素膜を除去する工程では、前記第2の非晶質炭素膜も除去されることを特徴とする請求項1記載の半導体デバイスの製造方法。
【請求項3】
前記第1の絶縁膜パターンの前記第1の前記絶縁膜の除去部分は、予め定められた方向に直線的に溝状に延在し、他方、前記第2の絶縁膜パターンの前記第2の前記絶縁膜の除去部分は、前記予め定められた方向に対して交差する方向に直線的に溝状に延在していることを特徴とする請求項2記載の半導体デバイスの製造方法。
【請求項4】
半導体基板上に第1の非晶質炭素膜を形成する工程と、
前記第1の非晶質炭素膜を覆うように第1の絶縁膜を形成する工程と、
前記第1の絶縁膜に第1のパターンを形成する工程と、
前記第1のパターンを埋め込むように第2の非晶質炭素膜を形成する工程と、
前記第2の非晶質炭素膜を覆うように第2の絶縁膜を形成する工程と、
前記第2の絶縁膜に第2のパターンを形成する工程と、
前記第2のパターンをマスクにして前記第2の絶縁膜から前記第1の非晶質炭素膜まで貫通するホールを形成する第1の工程と、
前記ホールの内壁を覆うように導電膜を形成する工程と、
前記導電膜を形成後に前記第1と第2の非晶質炭素膜を除去する第2の工程と、
を有していることを特徴とする半導体デバイスの製造方法。
【請求項5】
前記第2のパターンを埋め込むようにマスク膜を形成する工程と、
前記マスク膜にマスクパターンを形成する工程と、
を有しており、前記第1の工程において、前記ホールが前記マスクパターンをマスクにして前記マスク膜から前記第1の非晶質炭素膜まで貫通するように形成されていることを特徴とする請求項4に記載の半導体デバイスの製造方法。
【請求項6】
少なくとも前記第2のパターンの一部が前記第1のパターンと平面的に見て重なっていることを特徴とする請求項4又は5に記載の半導体デバイスの製造方法。
【請求項7】
少なくとも前記マスクパターンの一部が前記第2のパターンと平面的に見て重なっていることを特徴とする請求項5又は6に記載の半導体デバイスの製造方法。
【請求項8】
前記第1のパターンがホールであり、前記第2のパターンがホールであることを特徴とする請求項4乃至7のいずれか一項に記載の半導体デバイスの製造方法。
【請求項9】
前記第1のパターンが溝であり、前記第2のパターンがホールであることを特徴とする請求項4乃至7のいずれか一項に記載の半導体デバイスの製造方法。
【請求項10】
前記第1のパターンが溝であり、前記第2のパターンが前記第1のパターンと直交する溝であり、前記マスクパターンがホールであることを特徴とする請求項5乃至7のいずれか一項に記載の半導体デバイスの製造方法。
【請求項11】
前記第1のパターンとマスクパターンが溝であり、前記第2のパターンが前記第1のパターン並びにマスクパターンと直交する溝であることを特徴とする請求項5乃至7のいずれか一項に記載の半導体デバイスの製造方法。
【請求項12】
前記ホールの形成領域を取り囲むように前記第1の非晶質炭素膜に第1の溝を形成する工程と、
前記第1の溝を埋め込むように第3の絶縁膜を形成する工程と、
前記ホールの形成領域を取り囲むように前記第2の非晶質炭素膜に第2の溝を形成する工程と、
前記第2の溝を埋め込むように第4の絶縁膜を形成する工程と、
を有しており、前記第2の工程において、前記第3の絶縁膜が前記第1の絶縁膜に接続されており、さらに前記第4の絶縁膜が前記第2の絶縁膜に接続されていることを特徴とする請求項4乃至11のいずれか一項に記載の半導体デバイスの製造方法。
【請求項13】
メモリセル領域と、当該メモリセル領域の周辺に配置された周辺回路領域とを半導体基板上に備え、前記周辺回路領域と前記メモリセル領域の境界領域、及び、前記メモリセル領域に設けられた複数のシリンダ型キャパシタを有し、
前記各シリンダ型キャパシタは、深さ方向に形成された下部電極、当該下部電極上に設けられた容量絶縁膜、及び前記容量絶縁膜を覆うように設けられた上部電極を含むと共に、
前記各シリンダ型キャパシタの前記下部電極の少なくとも両側において接触し、前記メモリセル領域から前記周辺回路領域まで連続的に覆うように設けられたサポート部を有することを特徴とする半導体デバイス。
【請求項14】
前記サポート部は、前記深さ方向の所定の位置で、前記各シリンダ型キャパシタの前記下部電極の両側と第1の方向において接触して、前記メモリセル領域から前記周辺回路領域まで連続的に延在する第1のサポート膜と、
前記第1のサポート膜よりも、前記半導体基板から離れた位置で、且つ、前記第1の方向に対して直交する第2の方向で前記下部電極の両側と接触し、前記メモリセル領域から前記周辺回路領域まで連続的に延在する第2のサポート膜と、有していることを特徴とする請求項13記載の半導体デバイス。
【請求項1】
メモリセル領域と周辺回路領域とを含む半導体基板に、第1の非晶質炭素膜を前記メモリセル領域上に形成し、他方、前記周辺回路領域上に、第1の周辺層間絶縁膜を形成する工程と、
前記第1の非晶質炭素膜及び前記第1の周辺層間絶縁膜を覆う第1の絶縁膜を形成する工程と、
前記メモリセル領域に形成されるキャパシタ部分に対応した部分の前記第1の絶縁膜を除去することによって、前記キャパシタ部分を少なくとも両側から挟み、且つ、前記周辺回路領域まで連続する第1の絶縁膜パターンを形成する工程と、
前記第1の絶縁膜を除去されたキャパシタ部分にキャパシタを形成した後、前記第1の非晶質炭素膜を除去する工程と、を含む半導体デバイスの製造方法。
【請求項2】
前記第1の絶縁膜パターンを形成後、前記第1の絶縁膜パターン及び前記第1の非晶質炭素膜上に、第2の非晶質炭素膜を形成する一方、前記周辺回路領域上の前記第1の絶縁膜パターン上に第2の周辺層間絶縁膜を形成する工程と、
前記第2の非晶質炭素膜及び前記第2の周辺層間絶縁膜を覆う第2の絶縁膜を形成する工程と、
前記メモリセル領域に形成されるキャパシタ部分に対応した部分の前記第2の絶縁膜を除去することによって、前記キャパシタ部分を少なくとも両側から挟み、且つ、前記周辺回路領域まで連続する第2の絶縁膜パターンを形成する工程と、を含み、
前記第1の非晶質炭素膜を除去する工程では、前記第2の非晶質炭素膜も除去されることを特徴とする請求項1記載の半導体デバイスの製造方法。
【請求項3】
前記第1の絶縁膜パターンの前記第1の前記絶縁膜の除去部分は、予め定められた方向に直線的に溝状に延在し、他方、前記第2の絶縁膜パターンの前記第2の前記絶縁膜の除去部分は、前記予め定められた方向に対して交差する方向に直線的に溝状に延在していることを特徴とする請求項2記載の半導体デバイスの製造方法。
【請求項4】
半導体基板上に第1の非晶質炭素膜を形成する工程と、
前記第1の非晶質炭素膜を覆うように第1の絶縁膜を形成する工程と、
前記第1の絶縁膜に第1のパターンを形成する工程と、
前記第1のパターンを埋め込むように第2の非晶質炭素膜を形成する工程と、
前記第2の非晶質炭素膜を覆うように第2の絶縁膜を形成する工程と、
前記第2の絶縁膜に第2のパターンを形成する工程と、
前記第2のパターンをマスクにして前記第2の絶縁膜から前記第1の非晶質炭素膜まで貫通するホールを形成する第1の工程と、
前記ホールの内壁を覆うように導電膜を形成する工程と、
前記導電膜を形成後に前記第1と第2の非晶質炭素膜を除去する第2の工程と、
を有していることを特徴とする半導体デバイスの製造方法。
【請求項5】
前記第2のパターンを埋め込むようにマスク膜を形成する工程と、
前記マスク膜にマスクパターンを形成する工程と、
を有しており、前記第1の工程において、前記ホールが前記マスクパターンをマスクにして前記マスク膜から前記第1の非晶質炭素膜まで貫通するように形成されていることを特徴とする請求項4に記載の半導体デバイスの製造方法。
【請求項6】
少なくとも前記第2のパターンの一部が前記第1のパターンと平面的に見て重なっていることを特徴とする請求項4又は5に記載の半導体デバイスの製造方法。
【請求項7】
少なくとも前記マスクパターンの一部が前記第2のパターンと平面的に見て重なっていることを特徴とする請求項5又は6に記載の半導体デバイスの製造方法。
【請求項8】
前記第1のパターンがホールであり、前記第2のパターンがホールであることを特徴とする請求項4乃至7のいずれか一項に記載の半導体デバイスの製造方法。
【請求項9】
前記第1のパターンが溝であり、前記第2のパターンがホールであることを特徴とする請求項4乃至7のいずれか一項に記載の半導体デバイスの製造方法。
【請求項10】
前記第1のパターンが溝であり、前記第2のパターンが前記第1のパターンと直交する溝であり、前記マスクパターンがホールであることを特徴とする請求項5乃至7のいずれか一項に記載の半導体デバイスの製造方法。
【請求項11】
前記第1のパターンとマスクパターンが溝であり、前記第2のパターンが前記第1のパターン並びにマスクパターンと直交する溝であることを特徴とする請求項5乃至7のいずれか一項に記載の半導体デバイスの製造方法。
【請求項12】
前記ホールの形成領域を取り囲むように前記第1の非晶質炭素膜に第1の溝を形成する工程と、
前記第1の溝を埋め込むように第3の絶縁膜を形成する工程と、
前記ホールの形成領域を取り囲むように前記第2の非晶質炭素膜に第2の溝を形成する工程と、
前記第2の溝を埋め込むように第4の絶縁膜を形成する工程と、
を有しており、前記第2の工程において、前記第3の絶縁膜が前記第1の絶縁膜に接続されており、さらに前記第4の絶縁膜が前記第2の絶縁膜に接続されていることを特徴とする請求項4乃至11のいずれか一項に記載の半導体デバイスの製造方法。
【請求項13】
メモリセル領域と、当該メモリセル領域の周辺に配置された周辺回路領域とを半導体基板上に備え、前記周辺回路領域と前記メモリセル領域の境界領域、及び、前記メモリセル領域に設けられた複数のシリンダ型キャパシタを有し、
前記各シリンダ型キャパシタは、深さ方向に形成された下部電極、当該下部電極上に設けられた容量絶縁膜、及び前記容量絶縁膜を覆うように設けられた上部電極を含むと共に、
前記各シリンダ型キャパシタの前記下部電極の少なくとも両側において接触し、前記メモリセル領域から前記周辺回路領域まで連続的に覆うように設けられたサポート部を有することを特徴とする半導体デバイス。
【請求項14】
前記サポート部は、前記深さ方向の所定の位置で、前記各シリンダ型キャパシタの前記下部電極の両側と第1の方向において接触して、前記メモリセル領域から前記周辺回路領域まで連続的に延在する第1のサポート膜と、
前記第1のサポート膜よりも、前記半導体基板から離れた位置で、且つ、前記第1の方向に対して直交する第2の方向で前記下部電極の両側と接触し、前記メモリセル領域から前記周辺回路領域まで連続的に延在する第2のサポート膜と、有していることを特徴とする請求項13記載の半導体デバイス。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【公開番号】特開2012−231075(P2012−231075A)
【公開日】平成24年11月22日(2012.11.22)
【国際特許分類】
【出願番号】特願2011−99587(P2011−99587)
【出願日】平成23年4月27日(2011.4.27)
【出願人】(500174247)エルピーダメモリ株式会社 (2,599)
【Fターム(参考)】
【公開日】平成24年11月22日(2012.11.22)
【国際特許分類】
【出願日】平成23年4月27日(2011.4.27)
【出願人】(500174247)エルピーダメモリ株式会社 (2,599)
【Fターム(参考)】
[ Back to top ]