半導体発光素子及びその製造方法
【課題】基板面に垂直方向に形成された複数の活性層に流れる電流の水平方向の調整の精度を高めることができる半導体発光素子を提供すること。
【解決手段】第1の一導電型クラッド層3、第1の活性層5及び第1の反対導電型クラッド層7が順に形成され、第1の反対導電型クラッド層7の上に第2の一導電型クラッド層11、第2の活性層13及び第2の反対導電型クラッド層15が順に形成され、さらに、第1の反対導電型クラッド層7と第2の一導電型クラッド層11の間に部分的に形成されたトンネルジャンクション層10とを有する。
【解決手段】第1の一導電型クラッド層3、第1の活性層5及び第1の反対導電型クラッド層7が順に形成され、第1の反対導電型クラッド層7の上に第2の一導電型クラッド層11、第2の活性層13及び第2の反対導電型クラッド層15が順に形成され、さらに、第1の反対導電型クラッド層7と第2の一導電型クラッド層11の間に部分的に形成されたトンネルジャンクション層10とを有する。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体発光素子及びその製造方法に関し、より詳しくは、基板の成長面に対して垂直方向に複数の活性領域を有する半導体発光素子及びその製造方法に関する。
【背景技術】
【0002】
基板の成長面に対して垂直方向に複数の活性領域を有する半導体レーザは高出力が可能であり、活性領域を2つ有する半導体レーザは例えば図19に示すような基本的な構造を有している。
【0003】
図19において、n型(n-)GaAs基板101の上には、n-AlGaAsバッファ層102、n-AlGaAsクラッド層103、InGaAsP活性層104、p型(p-)AlGaAsクラッド層105、p+ 型GaAs層106、n+ 型GaAs層107、n-AlGaAsクラッド層108、InGaAsP活性層109、p型(p-)AlGaAsクラッド層110、p+ 型AlGaAsコンタクト層111が成長され、また、p+ 型AlGaAsコンタクト層111上にはp側電極112が形成され、さらにn-GaAs基板101の下面にはn側電極113が形成されている。なお、p+ 型GaAs層106とn+型GaAs層107はトンネル接合となり、逆バイアス時にトンネル電流が流れる構造となっている。
【0004】
そのような半導体レーザでは、水平方向の横モードを制御するため、下記の特許文献1に記載されているように、下側のp-AlGaAsクラッド層105の中間層としてn-AlGaAs電流狭窄層を電流注入領域の両側に形成するとともにp側電極112とコンタクト層111の接続部分をストライプ状にして活性層104,109での電流注入領域を調整する構造や、或いは、特許文献2に記載されているようにp側電極112をストライプ状にすることにより活性層104,109での電流注入領域を調整する構造が採用されている。
【特許文献1】特開2001−251019号公報
【特許文献2】特開2003−535454号公報
【発明の開示】
【発明が解決しようとする課題】
【0005】
しかし、特許文献1に記載されたような構造により電流領域を狭窄する場合には、電流を狭窄するための電流狭窄層およびストライプ状p側電極が2つの活性層104,109に対して上方と下方の2カ所に離れて配置されているので、それらの間にある2つの活性層104,109では電流が広がってしまい、水平方向の横モードの規制が不十分となるおそれがある。また、特許文献2に記載されたようにp側電極をストライプ状にする構造でも活性層104,109に流れる電流が横方向に広がり易くなっている。
【0006】
本発明の目的は、複数の活性層に流れる電流注入領域の調整の精度を高めることができる半導体発光素子及びその製造方法を提供することにある。
【課題を解決するための手段】
【0007】
上記の課題を解決するための本発明の第1の態様は、第1の一導電型クラッド層と、前記第1の一導電型クラッド層上に形成された第1の活性層と、前記第1の活性層上に形成された第1の反対導電型クラッド層と、前記第1の反対導電型クラッド層上に部分的に形成されたトンネルジャンクション層と、前記トンネルジャンクション層上に形成される第2の一導電型クラッド層と、前記第2の一導電型クラッド層上に形成された第2の活性層と、前記第2の活性層の上に形成された第2の反対導電型クラッド層とを有することを特徴とする半導体発光素子。
【0008】
前記トンネルジャンクション層から前記第2の反対導電型クラッド層までは、前記第1の反対導電型クラッド層上に複数回繰り返して順に形成された層構造を有することを特徴とする請求項1に記載の半導体発光素子である。
【0009】
本発明の第2の態様は、第1の態様に記載の半導体発光素子において、前記トンネルジャンクション層から前記第2の反対導電型クラッド層までは、前記第1の反対導電型クラッド層上に複数回繰り返して順に形成された層構造を有することを特徴とする。
【0010】
本発明の第3の態様は、第1又は第2の態様に記載の半導体発光素子において、少なくとも前記第2の反対導電型クラッド層から前記トンネルジャンクション層までの深さにある各層は前記トンネルジャンクション層と実質的に同じパターンの平面形状を有することを特徴とする。
【0011】
本発明の第4の態様は、第1乃至第3の態様のいずれかに記載の半導体発光素子において、前記トンネルジャンクション層の両側には非伝導領域が形成されていることを特徴とする。
【0012】
本発明の第5の態様は、第4の態様に記載の半導体発光素子において、前記非伝導領域は、前記第2の反対導電型クラッド層から少なくとも前記第1の反対導電型クラッド層に至る深さにイオン注入されたイオン注入領域であることを特徴とする。
【0013】
本発明の第6の態様は、第4の態様に記載の半導体発光素子において、前記非伝導領域は、前記トンネルジャンクション層にトンネル電流が流れている状態で、電流の流れを阻止するpnジャンクション層であることを特徴とする
本発明の第7の態様は、第1乃至第5の態様のいずれかに記載の半導体発光素子において、前記トンネルジャンクション層の両側の領域、該両側の領域の上方と下方の領域のうち少なくとも1つの領域には電流ブロック層が形成されていることを特徴とする。
【0014】
本発明の第8の態様は、基板の上に、第1の一導電型クラッド層、第1の活性層、第1の反対導電型クラッド層、トンネルジャンクション層、第2の一導電型クラッド層、第2の活性層及び第2の反対導電型クラッド層を順に形成する工程と、前記第2の反対導電型クラッド層の電流注入領域にマスクを形成する工程と、前記マスクの周囲の前記第2の反対導電型クラッド層から少なくとも前記トンネルジャンクション層までにイオンを注入することにより絶縁化する工程とを有することを特徴とする半導体発光素子の製造方法である。
【0015】
本発明の第9の態様は、基板の上に、第1の一導電型クラッド層、第1の活性層、第1の反対導電型クラッド層、トンネルジャンクション層、第2の一導電型クラッド層、第2の活性層及び第2の反対導電型クラッド層を順に形成する工程と、前記第2の反対導電型クラッド層の上に電流注入領域にマスクを形成する工程と、前記マスクの周囲の前記第2の反対導電型クラッド層から少なくとも前記トンネルジャンクション層までをエッチングして除去する工程とを有することを特徴とする半導体発光素子の製造方法である。
【0016】
本発明の第10の態様は、基板の上に第1の一導電型クラッド層、第1の活性層、第1の反対導電型クラッド層を順に形成する工程と、前記第1の反対導電型クラッド層上にトンネルジャンクション層を形成する工程と、前記トンネルジャンクション層をパターニングすることにより電流注入領域に部分的に形成する工程と、前記トンネルジャンクション層上及びその周囲に、第2の一導電型クラッド層、第2の活性層及び第2の反対導電型クラッド層を形成する工程とを有することを特徴とする半導体発光素子の製造方法である。
【0017】
本発明の第11の態様は、基板の上に第1の一導電型クラッド層、第1の活性層、第1の反対導電型クラッド層を順に形成する工程と、電流注入領域に開口を有するマスクを前記第1の反対導電型クラッド層の上に形成する工程と、前記マスクの前記開口を通して前記第1の反対導電型クラッド層上で部分的にトンネルジャンクション層を選択的に成長する工程と、前記トンネルジャンクション層上及びその周囲に、第2の一導電型クラッド層、第2の活性層及び第2の反対導電型クラッド層を順に形成する工程とを有することを特徴とする半導体発光素子の製造方法である。
【0018】
本発明の第12の態様は、基板の上に第1の一導電型クラッド層、第1の活性層、第1の反対導電型クラッド層を順に形成する工程と、前記第1の反対導電型クラッド層上にトンネルジャンクション層を形成する工程と、前記トンネルジャンクション層のうち電流注入領域を部分的に覆うマスクを形成する工程と、前記マスクの周囲に露出した前記トンネルジャンクション層にn型ドーパントイオン、p型ドーパントイオン、水素イオンのいずれかを導入することにより電流阻止領域を形成する工程とを有することを特徴とする半導体発光素子の製造方法である。
【0019】
本発明の第13の態様は、第8乃至第12の態様のいずれかに記載の半導体発光素子の製造方法において、前記n型ドーパントイオン、前記p型ドーパントイオン、前記水素イオンイオンの導入はイオン注入によることを特徴とする。
【0020】
本発明の第14の態様は、第8乃至第13の態様のいずれかに記載の半導体発光素子の製造方法において、前記トンネルジャンクション層の両側の領域と該領域の上方と下方の少なくともいずれかに電流ブロック層を形成する工程を有することを特徴とする。
【0021】
本発明の第15の態様は、第8乃至第13の態様のいずれかに記載の半導体発光素子の製造方法において、前記トンネルジャンクション層、前記第2の一導電型クラッド層、前記第2の活性層及び前記第2の反対導電型クラッド層は複数回繰り返して順に形成されることを特徴とする。
【発明の効果】
【0022】
本発明によれば、複数の活性層のそれぞれの間に形成されるトンネルジャンクション層を電流注入領域で島状又はストライプ状となるように部分的に形成したので、活性層同士の間の領域でトンネル電流が流れる領域が広がらず、複数の活性層に流れる電流の広がりが従来よりも抑制される。
【発明を実施するための最良の形態】
【0023】
以下に本発明の実施の形態を図面に基づいて詳細に説明する。
(第1の実施の形態)
図1、図2は、本発明の第1実施形態に係る半導体発光素子である半導体レーザの形成工程を示す断面図である。
【0024】
まず、図1(a)に示すように化合物半導体を成長する。即ち、n型GaAs基板1上に、ドーパント濃度5×1016cm-3〜1×1018cm-3のn-GaAsからなるバッファ層2を成長し、続いて、ドーパント濃度5×1016cm-3〜1×1018cm-3のn-AlGaAsよりなる第1のn型クラッド層3を成長する。さらに、第1のn型クラッド層3の上に、AlGaAs よりなる第1の下部SCH層4と、単一量子井戸構造又は多重量子井戸構造を有する第1のInGaAs (GaAs)/AlGaAs(GaAs) 量子井戸活性層5と、AlGaAsよりなる 第1の上部SCH層6を順に成長する。第1の下部SCH層4、第1の量子井戸活性層5及び第1の上部SCH層6はそれぞれアンドープで成長される。続いて、第1の上部SCH層6の上に、ドーパント濃度5×1016cm-3〜1×1018cm-3のp-AlGaAs よりなる第1のp型クラッド層7と、ドーパント濃度1×1018cm-3のp-GaAs層8を順に成長する。
【0025】
その後、p-GaAs層8の上に、ドーパント濃度1×1019cm-3以上のp++-GaAs層9aとドーパント濃度1×1019cm-3以上の n++-GaAs層9bを順に成長し、これらによりトンネルジャンクション層10を形成する。p++-GaAs層9aとn++-GaAs層9bはそれぞれ例えば30nm〜200nmの厚さに形成される。
【0026】
さらに、トンネルジャンクション層10上に、ドーパント濃度5×1016cm-3〜1×1018cm-3のn-AlGaAsよりなる第2のn型クラッド層11と、AlGaAs よりなる第2の下部SCH層12と、単一量子井戸構造又は多重量子井戸構造を有する第2のInGaAs(GaAs)/AlGaAs(GaAs) 量子井戸活性層13と、AlGaAsよりなる 第2の上部SCH層14と、ドーパント濃度5×1016cm-3〜1×1018cm-3のp-AlGaAs よりなる第2のp型クラッド層15と、ドーパント濃度5×1018cm-3以上のp-GaAsよりなるコンタクト層16を形成する。なお、第2の下部SCH層4、第2の量子井戸活性層5及び第2の上部SCH層6はそれぞれアンドープで成長される。
【0027】
以上の化合物半導体の成長は例えばMOCVD法によって成長され、 p型のドーパントとしてはC、Mg、Zn等が用いられ、また、n型のドーパントとしてはSi、Se、S等が用いられる(以下の実施形態も同様)。
【0028】
次に、コンタクト層16の表面全体に、SiO2、Si3N4等からなる誘電体膜17を例えばプラズマCVD法により堆積した後に、誘電体膜17をフォトリソグラフィ法によりパターニングして図1(a)の破線で示すように幅50μm〜150μmの島状又はストライプ状の電流注入領域に部分的に残し、それ以外の部分をエッチングにより除去して開口部を設ける。
【0029】
さらに、その開口部を通してコンタクト層16から第1のn型クラッド層3の上部に達する深さにSi, Zn, H等のイオンを注入し、ついで各層を温度450℃〜800℃でアニールすることにより、図1(b)に示すように島状又はストライプ状の電流注入領域の両側に非伝導領域(絶縁層)20を形成する。この場合、イオン注入の条件は、例えば加速度を約100keV、ドーズ量を約2×1016cm-3とする。
【0030】
これにより、コンタクト層16から第1のn型クラッド層3の上部までは島状又はストライプ状となってトンネルジャンクション層10は島状又はストライプ状に部分的に存在する。
【0031】
その後に、誘電体膜17を除去した後に、図2に示すように、コンタクト層17上にTi/Pt/Auのp側電極18を形成し、さらにGaAs基板1の下面にAuGe/Ni/Auのn側電極19を形成する。
【0032】
以上のような構成の半導体レーザによれば、p側電極18からn側電極19の方向に所定の電流を流すと、p側電極18から供給された電流は非伝導領域20により規制されてコンタクト層16から第1のn型クラッド層3の島状又はストライプ状の電流注入領域を流れ、さらにGaAs基板1を介してn側電極19に到達する。その場合、電流は非伝導領域20により規制されて流れるので、その島状又はストライプ状の領域よりも広がりにくくなっている。これにより、複数の量子井戸活性層5,13の水平方向の横モードの規制が従来よりも高くなる。
【0033】
その際に、p側電極18はn側電極19に対して高電圧になるので、ストライプ形状のトンネルジャンクション層10を構成するp++-GaAs層9aとn++-GaAs層9bには逆バイアスがかかり、そのエネルギーバンドは図3に示すように変化してトンネル電流が流れる。
【0034】
なお、上記した説明では、量子井戸活性層を上下方向に2つ形成することにより発光層を2層としているが、トンネルジャンクション層10で発光層同士を接続する限りにおいては2層以上でもよい。
(第2の実施の形態)
図4は、本発明の第2実施形態に係る半導体発光素子である半導体レーザの形成工程を示す断面図であり、図1、図2と同じ符号は同じ要素を示している。
【0035】
まず、第1実施形態で示した図1(a)に示すと同様に、n型GaAs基板1上にバッファ層2からコンタクト層16までをMOCVD法により順に成長する。
【0036】
次に、コンタクト層16の表面全体に誘電体膜を例えばプラズマCVD法により堆積した後に、誘電体膜をフォトリソグラフィ法によりパターニングして図1(a)の破線で示すように島状又はストライプ状の電流経路に残して幅50μm〜150μmの誘電体マスク21を形成する。
【0037】
続いて、誘電体マスク21に覆われない領域にあるコンタクト層16から第1の下部SCH層4までをウェットエッチング又はドライエッチングにより除去して非伝導領域となし、これにより図4(a)に示すようにリッジ状に電流注入領域及び発光領域を形成する。
【0038】
ウェットエッチングを採用する場合には例えば硫酸、過酸化水素水及び水の混合液をエッチング液に用いて行う。また、ドライエッチングを採用する場合には例えば塩素系ガスを用いる反応性イオンエッチング法により行う。
【0039】
その後に、図4(b)に示すように、リッジ状の領域の全体にプラズマCVD法によりSiO2からなる絶縁膜22を形成し、ついで、絶縁膜22をフォトリソグラフィ法によりパターニングしてコンタクト層16の島状又はストライプ状の上面を露出した後に、コンタクト層16及び絶縁膜22の上にp側電極18を形成し、さらにn型GaAs基板1の下面にn側電極19を形成する。
【0040】
以上のような構成の半導体レーザによれば、p側電極18からn側電極19の方向に所定の電流を流すと、p側電極18から供給された電流はコンタクト層16から第1の下部SCH層4までのリッジ状の電流注入領域を通ってn側電極19へと流れるので、量子井戸活性層5,13で広がることはなく、水平方向の横モードの規制が従来よりも良くなる。
【0041】
その際に、p側電極18はn側電極19に対して高電圧になるので、ストライプ形状のトンネルジャンクション層10を構成するp++-GaAs層9aとn++-GaAs層9bには逆バイアスがかかってトンネル電流が流れる。
【0042】
なお、本実施形態においても、トンネルジャンクション層10で発光層同士を接続する限りにおいては発光層を2層以上形成してもよい。
(第3の実施の形態)
図5、図6は、本発明の第3実施形態に係る半導体発光素子である半導体レーザの形成工程を示す断面図であり、図1、図2と同じ符号は同じ要素を示している。
【0043】
まず、図5(a)に示すように化合物半導体層をMOCVD法により成長する。即ち、第1実施形態と同様に、n型GaAs基板1上に、n-GaAsからなるバッファ層2、n-AlGaAsよりなる第1のn型クラッド層3、AlGaAs よりなる第1の下部SCH層4、第1のInGaAs(GaAs)/AlGaAs(GaAs) 量子井戸活性層5、AlGaAsよりなる 第1の上部SCH層6、p-AlGaAs よりなる第1のp型クラッド層7、p-GaAs層8を成長する。
【0044】
次に、図5(b)に示すように、プラズマCVD法などによってp-GaAs層8上に厚さ200nm〜400nmのSiO2、Si3N4等の誘電体膜31を形成する。そして、誘電体膜31をフォトリソグラフィ法によりパターニングして電流注入領域に幅50μm〜150μmの開口部32を形成する。
【0045】
続いて、図5(c)に示すように、誘電体膜31の開口部32から露出したp-GaAs層8の上に、MOCVD法によりp++-GaAs層9aとn++-GaAs層9bを選択成長してトンネルジャンクション層10を島状又はストライプ状に部分的に形成する。
【0046】
誘電体膜31を除去した後に、図6(a)に示すように、島状又はストライプ状のトンネルジャンクション層10とその周囲のp-GaAs層8の上に、第1実施形態と同様にして、n-AlGaAsよりなる第2のn型クラッド層11と、AlGaAs よりなる第2の下部SCH層12と、第2のInGaAs(GaAs)/AlGaAs(GaAs) 量子井戸活性層13と、AlGaAsよりなる 第2の上部SCH層14と、p-AlGaAs よりなる第2のp型クラッド層15とを順にMOCVD法により成長する。続いて、第2のp型クラッド層15上にドーパント濃度1×1017cm-3〜1×1018cm-3のp-GaAs層23を成長する。
【0047】
次に、図6(b)に示すように、プラズマCVD法などによってp-GaAs層23上に誘電体膜33を形成した後に、誘電体膜33をフォトリソグラフィ法によりパターニングして電流注入領域に誘電体膜33を所定の幅で島状又はストライプ状に部分的に残すとともにその周囲でp-GaAs層23を露出させる。
【0048】
続いて、図7(a)に示すように、誘電体膜33の周囲に露出しているp-GaAs層23の上に、ドーパント濃度1×1017cm-3〜1×1018cm-3のn-GaAsよりなるn型電流ブロック層24をMOCVD法により選択成長する。
【0049】
その後に誘電体膜33を除去すると、図7(b)に示すように、n型電流ブロック層24に両側を挟まれてp-GaAs層23が島状又はストライプ状の電流注入領域で部分的に露出する。
【0050】
その後に、図8に示すように、n型電流ブロック層24、p-GaAs層23の上にp-GaAsよりなるコンタクト層16をMOCVD法により成長し、さらに、第1実施形態と同様にp側電極18をコンタクト層16上に形成し、n側電極19をn型GaAs基板1の下面に形成する。
【0051】
以上のような構造の半導体レーザにおいて、p側電極18から供給された電流は、まず、島状又はストライプ状の電流注入領域の両側に形成されたn型電流ブロック層24とその上のp型コンタクト層16とその下のp-GaAs層23によるpnp接合によって電流が狭窄される。
【0052】
また、トンネルジャンクション層10は電流注入領域に島状又はストライプ状に部分的に選択成長されているので、n型電流ブロック層24に挟まれた電流注入領域に注入された電流は、トンネルジャンクション層10では図3に示したと同様にトンネル効果によってn型GaAs基板1に向けて流れる。
【0053】
これに対して、島状又はストライプ状のトンネルジャンクション層10の両側の領域における量子井戸活性層5,13の上下では図9に示すようなpinpinジャンクションが形成されているので、p側電極18からn側電極19に向けて電流を注入すると、pnジャンクションには逆バイアスがかかって電流が殆ど流れなくなる。
【0054】
これにより、本実施形態では、p側電極18寄りのn型電流ブロック層24により電流広がりが抑制され、さらに、第1の量子井戸活性層5と第2の量子井戸活性層13の中間ではトンネルジャンクション層10の周囲のpnジャンクションによって電流の広がりが抑制されるので、量子井戸活性層5,13での水平方向の横モードの規制が十分になる。
(第4の実施の形態)
図10、図11は、本発明の第3実施形態に係る半導体発光素子である半導体レーザの形成工程を示す断面図であり、図1、図2と同じ符号は同じ要素を示している。
【0055】
まず、図10(a)に示すように、第1実施形態と同様にMOCVD法によって、n型GaAs基板1上に、n-GaAsからなるバッファ層2、n-AlGaAsよりなる第1のn型クラッド層3、AlGaAs よりなる第1の下部SCH層4、第1のInGaAs(GaAs)/AlGaAs(GaAs) 量子井戸活性層5、AlGaAsよりなる 第1の上部SCH層6、p-AlGaAs よりなる第1のp型クラッド層7、p-GaAs層8を成長し、さらに、トンネルジャンクション層10を構成するp++-GaAs層9aとn++-GaAs層9bを順に成長する。
【0056】
さらに、プラズマCVD法などによってトンネルジャンクション層10の上にSiO2、Si3N4等の誘電体膜34を形成する。そして、誘電体膜34をフォトリソグラフィ法によりパターニングして幅50μm〜150μmの島状又はストライプ状の電流注入領域に部分的に残し、その周囲のトンネルジャンクション層10を露出させる。
【0057】
続いて、図10(b)に示すように、誘電体膜34から露出したトンネルジャンクション層10をエッチングにより除去することにより電流注入領域に島状又はストライプ状に部分的に残す。
【0058】
誘電体膜34を除去した後に、図11(a)に示すように、島状又はストライプ状のトンネルジャンクション層10とその周囲のp-GaAs層8の上に、第3実施形態と同様にして、n-AlGaAsよりなる第2のn型クラッド層11、AlGaAs よりなる第2の下部SCH層12と、第2のInGaAs(GaAs)/AlGaAs(GaAs) 量子井戸活性層13、AlGaAsよりなる 第2の上部SCH層14と、p-AlGaAs よりなる第2のp型クラッド層15、及びp-GaAs層23を順にMOCVD法により成長する。続いて、p-GaAs層23の上に、ドーパント濃度1×1017cm-3〜1×1018cm-3のn-GaAsよりなるn型電流ブロック層24をMOCVD法により成長する。
【0059】
続いて、p-GaAs層23上に誘電体膜35をプラズマCVD法等により形成した後に、誘電体膜35をフォトリソグラフィ法によりパターニングして電流注入領域に島状又はストライプ状の開口部35aを形成し、そこからn型電流ブロック層24を露出させる。
【0060】
さらに、誘電体膜35をマスクにして開口部35aからn型電流ブロック層24をエッチングすることによりp-GaAs層23が島状又はストライプ状の電流注入領域で露出するとともに、その両側にn型電流ブロック層24が残される。
【0061】
誘電体膜35を除去した後に、図11(b)に示すように、n型電流ブロック層24、p-GaAs層23の上にp-GaAsよりなるコンタクト層16をMOCVD法により成長し、さらに、第3実施形態と同様にp側電極18をコンタクト層16上に形成し、n側電極19をn型GaAs基板1の下面に形成する。
【0062】
以上のような構造の半導体レーザによれば、第3実施形態と同様に、p側電極18から供給された電流は、島状又はストライプ状の電流注入領域の両側に形成されたn型電流ブロック層24とその上下のコンタクト層16及びp-GaAs層23のpnp接合によって電流が狭窄される。
【0063】
また、島状又はストライプ状のトンネルジャンクション層10の周囲では、第1のp型クラッド層7とp-GaAs層8によりpnジャンクションが形成されているので、p側電極18からn側電極19に向けて電流を注入すると、pnジャンクションには逆バイアスがかかって電流が殆ど流れなくなる。
【0064】
これにより、p側電極18寄りのn型電流ブロック層24により電流広がりが抑制され、さらに、第1の量子井戸活性層5と第2の量子井戸活性層13の中間でトンネルジャンクション層10によって電流の広がりが抑制されるので、水平方向の横モードを高い精度で制御することが可能になる。
(第5の実施の形態)
図12は、本発明の第5の実施形態に係る半導体発光素子である半導体レーザを示す断面図であり、図5〜図7、図9〜図11と同じ符号は同じ要素を示している。
【0065】
図12において、第3、第4実施形態と同様に、n型GaAs基板1上には、n-GaAsからなるバッファ層2、n-AlGaAsよりなる第1のn型クラッド層3、AlGaAs よりなる第1の下部SCH層4、第1のInGaAs(GaAs)/AlGaAs(GaAs) 量子井戸活性層5、AlGaAsよりなる 第1の上部SCH層6、p-AlGaAs よりなる第1のp型クラッド層7、p-GaAs層8が成長され、さらに、トンネルジャンクション層10を構成するp++-GaAs層9aとn++-GaAs層9bが成長されている。トンネルジャンクション層10は、第3、第4実施形態に示した方法により、電流注入領域に島状又はストライプ状に形成されている。
【0066】
さらに、島状又はストライプ状のトンネルジャンクション層10とその周囲のp-GaAs層8の上には、第3、第4実施形態と同様にして、n-AlGaAsよりなる第2のn型クラッド層11、AlGaAs よりなる第2の下部SCH層12と、第2のInGaAs(GaAs)/AlGaAs(GaAs) 量子井戸活性層13、AlGaAsよりなる 第2の上部SCH層14、p-AlGaAs よりなる第2のp型クラッド層15、及びp-GaAs層23が順に成長されている。
【0067】
さらに、p-GaAs層23の上には、その下方のトンネルジャンクション層10と同様な方法によって、電流注入領域で上部トンネルジャンクション層25が島状又はストライプ状に部分的に形成されている。そのトンネルジャンクション層25は、厚さ30nm〜200nmでドーパント濃度1×1019cm-3以上のp++-GaAs層と、厚さ30nm〜200nmでドーパント濃度1×1019cm-3以上の n++-GaAs層を順に成長して構成されている。
【0068】
また、上部トンネルジャンクション層25とp-GaAs層23の上には、ドーパント濃度5×1016cm-3〜1×1018cm-3のn-AlGaAsよりなる第3のn型クラッド層26と、AlGaAs よりなる第3の下部SCH層27と、単一量子井戸構造又は多重量子井戸構造を有する第3のInGaAs(GaAs)/AlGaAs(GaAs) 量子井戸活性層28と、AlGaAsよりなる 第3の上部SCH層29と、ドーパント濃度5×1016cm-3〜1×1018cm-3のp-AlGaAs よりなる第3のp型クラッド層30と、ドーパント濃度1×1017cm-3〜1×1018cm-3のp-GaAs層41が順に形成されている。
【0069】
そのp-GaAs層41上には、第3、第4実施形態と同様な方法で形成されたn-GaAsよりなるn型電流ブロック層24が島状又はストライプ状の電流注入領域の両側に形成され、さらに、p-GaAs層41とn型電流ブロック層24の上にはコンタクト層16が形成されている。
【0070】
また、p-GaAs層41とコンタクト層16の上には、第3、第4実施形態と同様にp側電極18が形成され、また、n型GaAs基板1の下面にはn側電極19が形成されている。
【0071】
以上のような構造の半導体レーザによれば、発光層である量子井戸活性層5,13、28がGaAs基板1上面の垂直方向に間隔を置いて3つ形成されている。そして、それらの量子井戸活性層5,13、28に流れる電流は、それぞれの中間に島状又はストライプ状に部分的に形成されたトンネルジャンクション層10、25とそれらの上のn型電流ブロック層24によって電流が狭窄されるので、水平方向の横モードが十分に制御される。
(第6の実施の形態)
図13、図14は、本発明の第6の実施形態に係る半導体レーザの製造工程を示す断面図である。
【0072】
まず、図13(a)に示すように、n型GaAs基板1上に、n-GaAsからなるバッファ層2、n-AlGaAsよりなる第1のn型クラッド層3、AlGaAs よりなる第1の下部SCH層4、第1のInGaAs(GaAs)/AlGaAs(GaAs) 量子井戸活性層5、AlGaAsよりなる 第1の上部SCH層6、p-AlGaAs よりなる第1のp型クラッド層7、p-GaAs層8をMOCVD法により成長する。
【0073】
続いて、p-GaAs層8の上に島状又はストライプ状の電流注入領域の両側に、ドーパント濃度1×1017cm-3〜1×1018cm-3のn-GaAsよりなる下側のn型電流ブロック層42を形成する。下側のn型電流ブロック層42のパターンは、第3、第4実施形態で示したn型電流ブロック層24の形成と同様に、誘電体膜のパターンを使用する選択成長法か、或いはn-GaAs層を形成した後にエッチングを用いるフォトリソグラフィ法によるかのいずれかによって形成される。
【0074】
その後に、図13(b)に示すように電流注入領域のp-GaAs層8とその両側のn型電流ブロック層42の上に、厚さ30nm〜200nmのp++-GaAs層9aと厚さ30nm〜200nmのn++-GaAs層9bを順に成長し、これらによりトンネルジャンクション層10を形成する。
【0075】
続いて、図14に示すように、トンネルジャンクション層10上に、第3、第4実施形態と同様な工程に従って、n-AlGaAsよりなる第2のn型クラッド層11、AlGaAs よりなる第2の下部SCH層12、第2のInGaAs(GaAs)/AlGaAs(GaAs) 量子井戸活性層13、AlGaAsよりなる 第2の上部SCH層14、p-AlGaAs よりなる第2のp型クラッド層15及びp-GaAs層23を形成するとともに、電流注入領域の両側のn-GaAsよりなる上側のn型電流ブロック層24と、p-GaAs層41と、p-GaAsよりなるコンタクト層16を順次形成する。
【0076】
その後、p-GaAs層41とコンタクト層16の上に、第3、第4実施形態と同様にp側電極18を形成し、また、n型GaAs基板1の下面にn側電極19を形成する。
【0077】
以上のような構成の半導体レーザによれば、p側電極18からn側電極19の方向に所定の電流を流すと、p側電極18から供給された電流は上側のn型電流ブロック層24によって電流路が規制されて島状又はストライプ状の電流注入領域の第1のn型クラッド層3に向かって流れ、さらにGaAs基板1を介してn側電極19に到達する。
【0078】
その際に、p側電極18はn側電極19に対して高い電圧になるので、トンネルジャンクション層10には逆バイアスがかかってトンネル電流が流れる。
【0079】
これに対して、島状又はストライプ状の電流注入領域の両側では、トンネルジャンクション層10とその下のn型電流ブロック層42と第1のp型クラッド層7によってp・n・p++・n++ジャンクションが形成され、そのエネルギーバンドは停止時と駆動時で図15に示すように変化し、p・nジャンクションが障壁となって電流の流れが阻止される。
【0080】
これにより、発光領域である2つの量子井戸活性層5,13の間ではn型電流ブロック層42と第1のp型クラッド層7によって電流が阻止されるので、トンネルジャンクション層10は実質的に島状又はストライプ状になり、これにより、量子井戸活性層5,13では外方に電流が広がりにくくなる。
【0081】
なお、上記した説明では、量子井戸活性層を上下方向に2つ形成することにより発光層を2層としているが、第5実施形態に示したように、トンネルジャンクション層で発光層同士を接続する限りにおいては2層以上でもよい。
(第7の実施の形態)
図16、図17は、本発明の第7の実施形態に係る半導体レーザの製造工程を示す断面図である。
【0082】
まず、図16(a)に示すように、第1実施形態と同様に、n型GaAs基板1上に、n-GaAsからなるバッファ層2、n-AlGaAsよりなる第1のn型クラッド層3、AlGaAs よりなる第1の下部SCH層4、第1のInGaAs(GaAs)/AlGaAs(GaAs) 量子井戸活性層5、AlGaAsよりなる 第1の上部SCH層6、p-AlGaAs よりなる第1のp型クラッド層7、p-GaAs層8及びトンネルジャンクション層10をMOCVD法により順に成長する。トンネルジャンクション層10は、p-GaAs層8上に順に成長されたp++-GaAs層9aとn++-GaAs層9bにより構成される。
【0083】
続いて、トンネルジャンクション層10の上面全体にSiO2、Si3N4等からなる誘電体膜45を例えばプラズマCVD法により堆積した後に、誘電体膜45をフォトリソグラフィ法によりパターニングして幅50μm〜150μmの島状又はストライプ状の電流注入領域に残し、それ以外の部分をウェットエッチング又はドライエッチングにより除去する。
【0084】
次に、図16(b)と図18に示すように誘電体膜45をマスクに使用し、トンネルジャンクション層10のp++GaAs層9aからp-GaAs層8の一部までの深さにn型ドーパントのシリコン(Si)を1×1018cm-3〜1×1019cm-3の密度となるように浅くイオン注入することにより、電流注入領域の両側でp-GaAs層8をn-GaAs層8aに反転させ、さらにp++GaAs層9aの実効的なp型ドーパント濃度を低下させてp-GaAs層9cとする。これにより、トンネルジャンクション層10は狭められて実質的に島状又はストライプ状に存在する。
【0085】
続いて、誘電体膜45を除去した後に、第3、第4実施形態と同様な工程によって、p++GaAs層9a上に、図17に示すように、n-AlGaAsよりなる第2のn型クラッド層11、AlGaAs よりなる第2の下部SCH層12、第2のInGaAs(GaAs)/AlGaAs(GaAs) 量子井戸活性層13、AlGaAsよりなる 第2の上部SCH層14、p-AlGaAs よりなる第2のp型クラッド層15及びp-GaAs層23を形成するとともに、電流注入領域の両側にn-GaAsよりなる上側のn型電流ブロック層24を形成し、さらに、n型電流ブロック層24、p-GaAs層23の上にp-GaAsよりなるコンタクト層16を形成する。
【0086】
その後、p-GaAs層41とコンタクト層16の上に、第3、第4実施形態と同様にp側電極18を形成し、また、n型GaAs基板1の下面にn側電極19を形成する。
【0087】
以上のような構成の半導体レーザによれば、p側電極18から供給された電流は上側のn型電流ブロック層24によって電流の流れが阻止され、さらに、島状又はストライプ状の電流注入領域のトンネルジャンクション層10でトンネル電流が流れる。
【0088】
また、トンネルジャンクション層10を構成するn++-GaAs層9bのうち電流注入領域の両側の下でp-GaAs層9cとn-GaAs層8aが接合しているので、pnジャンクションが障壁となって電流の流れが阻止される。
【0089】
これにより、発光領域である2つの量子井戸活性層5,13の間でp-GaAs層9cとn-GaAs層8aによって電流がブロックされるので、トンネルジャンクション層10と同一の層では島状又はストライプ状の電流注入領域にのみトンネル電流が流れることになり、電流は島状又はストライプ状の領域から広がりにくくなっている。
【0090】
なお、p-GaAs層9cとn-GaAs層8aはトンネルジャンクション層10と同一な層であって、別に電流ブロック層を成長する場合に比べて多層構造の半導体層の凹凸を小さくすることが可能になる。
【0091】
ところで、上記の工程ではトンネルジャンクション層10にイオン注入する原子をSiとしているが、SeやSでもよく、Hをイオン注入し、構造自体を混晶化させても良い。また、Siの代わりにp型ドーパントであるZnを拡散して電流注入領域の両側のn++-GaAs層9bをn-GaAs層としてトンネルジャンクション機能を失わせてもよい。
【0092】
また、上記した説明では、量子井戸活性層を上下方向に2つ形成することにより発光層を2層としているが、第5実施形態に示したように、トンネルジャンクション層で発光層同士を接続する限りにおいては2層以上でもよい。
(その他の実施形態)
上記の実施形態ではGaAs基板を使用し、その上にAlGaAsクラッド層、InGaAs(GaAs)/AlGaAs(GaAs) 量子井戸活性層活性等を形成したが、材料はそれに限られるものではない。例えば、GaAs基板を使用している場合に、活性層(発光層)として、GaAs、InGaAs、AlGaAs、AlInGaAs、GaAsP、InGaAsP、InGaP、AlGaInP、GaAsSb、InGaAsSbのうち少なくとも1層を含む構造を採用してもよい。また、トンネルジャンクション層として、GaAs、InGaAs、AlInGaAs、AlGaAsのうち少なくとも1層を含む構造を採用してもよい。
【0093】
また、基板としてInP 基板を採用してもよく、この場合には、例えば活性層にInGaAsP、AlGaInAs、InGaAs 、AlGaInAs、AlInAsのうち少なくとも1層を含む構造を採用してもよい。また、トンネルジャンクション層として、AlGaInAs、AlInAs、InGaAs、InP のうち少なくとも1層を含む構造を採用してもよい。
【0094】
その他、GaN、GaN系化合物半導体などを材料とする場合でも、上記の構造を採用してもよい。
【図面の簡単な説明】
【0095】
【図1】図1は、本発明の第1実施形態に係る半導体発光素子の製造工程を示す断面図である。
【図2】図2は、本発明の第1実施形態に係る半導体発光素子を示す断面図である。
【図3】図3は、本発明の各実施形態に係る半導体発光素子の停止時と駆動時におけるトンネルジャンクション層のエネルギーバンドの変化を示す図である。
【図4】図4は、本発明の第2実施形態に係る半導体発光素子の製造工程を示す断面図である。
【図5】図5は、本発明の第3実施形態に係る半導体発光素子の製造工程を示す断面図(その1)である。
【図6】図6は、本発明の第3実施形態に係る半導体発光素子の製造工程を示す断面図(その2)である。
【図7】図7は、本発明の第3実施形態に係る半導体発光素子の製造工程を示す断面図(その3)である。
【図8】図8は、本発明の第3実施形態に係る半導体発光素子を示す構成図である。
【図9】図9は、本発明の第3実施形態に係る半導体発光素子の停止時と駆動時におけるトンネルジャンクション層の両側のpnジャンクション構造のエネルギーバンドの変化を示す図である。
【図10】図10は、本発明の第4実施形態に係る半導体発光素子の製造工程を示す断面図(その1)である。
【図11】図11は、本発明の第4実施形態に係る半導体発光素子の製造工程を示す断面図(その2)である。
【図12】図12は、本発明の第5実施形態に係る半導体発光素子を示す断面図である。
【図13】図13は、本発明の第6実施形態に係る半導体発光素子の製造工程を示す断面図である。
【図14】図14は、本発明の第6実施形態に係る半導体発光素子を示す断面図である。
【図15】図15は、本発明の第6実施形態に係る半導体発光素子の停止時と駆動時における電流ブロック層及びとその上下の層のエネルギーバンドの変化を示す断面図である。
【図16】図16は、本発明の第7実施形態に係る半導体発光素子の製造工程を示す断面図(その1)である。
【図17】図17は、本発明の第7実施形態に係る半導体発光素子の製造工程を示す断面図(その2)である。
【図18】図18は、本発明の第7実施形態に係る半導体発光素子の製造工程におけるトンネルジャンクション層及びその周辺を示す部分断面図である。
【図19】図19は、従来技術に係る半導体発光素子を示す断面図である。
【符号の説明】
【0096】
1:基板
2:バッファ層
3、11、26:n型クラッド層
4、6、12、14、27、29:SCH層
5、13、28:量子井戸活性層
7、15、30:p型クラッド層
8、23:p型GaAs層
10、25:トンネルジャンクション層
18:p側電極
19:n側電極
20:非伝導領域
24、42:電流ブロック層
【技術分野】
【0001】
本発明は、半導体発光素子及びその製造方法に関し、より詳しくは、基板の成長面に対して垂直方向に複数の活性領域を有する半導体発光素子及びその製造方法に関する。
【背景技術】
【0002】
基板の成長面に対して垂直方向に複数の活性領域を有する半導体レーザは高出力が可能であり、活性領域を2つ有する半導体レーザは例えば図19に示すような基本的な構造を有している。
【0003】
図19において、n型(n-)GaAs基板101の上には、n-AlGaAsバッファ層102、n-AlGaAsクラッド層103、InGaAsP活性層104、p型(p-)AlGaAsクラッド層105、p+ 型GaAs層106、n+ 型GaAs層107、n-AlGaAsクラッド層108、InGaAsP活性層109、p型(p-)AlGaAsクラッド層110、p+ 型AlGaAsコンタクト層111が成長され、また、p+ 型AlGaAsコンタクト層111上にはp側電極112が形成され、さらにn-GaAs基板101の下面にはn側電極113が形成されている。なお、p+ 型GaAs層106とn+型GaAs層107はトンネル接合となり、逆バイアス時にトンネル電流が流れる構造となっている。
【0004】
そのような半導体レーザでは、水平方向の横モードを制御するため、下記の特許文献1に記載されているように、下側のp-AlGaAsクラッド層105の中間層としてn-AlGaAs電流狭窄層を電流注入領域の両側に形成するとともにp側電極112とコンタクト層111の接続部分をストライプ状にして活性層104,109での電流注入領域を調整する構造や、或いは、特許文献2に記載されているようにp側電極112をストライプ状にすることにより活性層104,109での電流注入領域を調整する構造が採用されている。
【特許文献1】特開2001−251019号公報
【特許文献2】特開2003−535454号公報
【発明の開示】
【発明が解決しようとする課題】
【0005】
しかし、特許文献1に記載されたような構造により電流領域を狭窄する場合には、電流を狭窄するための電流狭窄層およびストライプ状p側電極が2つの活性層104,109に対して上方と下方の2カ所に離れて配置されているので、それらの間にある2つの活性層104,109では電流が広がってしまい、水平方向の横モードの規制が不十分となるおそれがある。また、特許文献2に記載されたようにp側電極をストライプ状にする構造でも活性層104,109に流れる電流が横方向に広がり易くなっている。
【0006】
本発明の目的は、複数の活性層に流れる電流注入領域の調整の精度を高めることができる半導体発光素子及びその製造方法を提供することにある。
【課題を解決するための手段】
【0007】
上記の課題を解決するための本発明の第1の態様は、第1の一導電型クラッド層と、前記第1の一導電型クラッド層上に形成された第1の活性層と、前記第1の活性層上に形成された第1の反対導電型クラッド層と、前記第1の反対導電型クラッド層上に部分的に形成されたトンネルジャンクション層と、前記トンネルジャンクション層上に形成される第2の一導電型クラッド層と、前記第2の一導電型クラッド層上に形成された第2の活性層と、前記第2の活性層の上に形成された第2の反対導電型クラッド層とを有することを特徴とする半導体発光素子。
【0008】
前記トンネルジャンクション層から前記第2の反対導電型クラッド層までは、前記第1の反対導電型クラッド層上に複数回繰り返して順に形成された層構造を有することを特徴とする請求項1に記載の半導体発光素子である。
【0009】
本発明の第2の態様は、第1の態様に記載の半導体発光素子において、前記トンネルジャンクション層から前記第2の反対導電型クラッド層までは、前記第1の反対導電型クラッド層上に複数回繰り返して順に形成された層構造を有することを特徴とする。
【0010】
本発明の第3の態様は、第1又は第2の態様に記載の半導体発光素子において、少なくとも前記第2の反対導電型クラッド層から前記トンネルジャンクション層までの深さにある各層は前記トンネルジャンクション層と実質的に同じパターンの平面形状を有することを特徴とする。
【0011】
本発明の第4の態様は、第1乃至第3の態様のいずれかに記載の半導体発光素子において、前記トンネルジャンクション層の両側には非伝導領域が形成されていることを特徴とする。
【0012】
本発明の第5の態様は、第4の態様に記載の半導体発光素子において、前記非伝導領域は、前記第2の反対導電型クラッド層から少なくとも前記第1の反対導電型クラッド層に至る深さにイオン注入されたイオン注入領域であることを特徴とする。
【0013】
本発明の第6の態様は、第4の態様に記載の半導体発光素子において、前記非伝導領域は、前記トンネルジャンクション層にトンネル電流が流れている状態で、電流の流れを阻止するpnジャンクション層であることを特徴とする
本発明の第7の態様は、第1乃至第5の態様のいずれかに記載の半導体発光素子において、前記トンネルジャンクション層の両側の領域、該両側の領域の上方と下方の領域のうち少なくとも1つの領域には電流ブロック層が形成されていることを特徴とする。
【0014】
本発明の第8の態様は、基板の上に、第1の一導電型クラッド層、第1の活性層、第1の反対導電型クラッド層、トンネルジャンクション層、第2の一導電型クラッド層、第2の活性層及び第2の反対導電型クラッド層を順に形成する工程と、前記第2の反対導電型クラッド層の電流注入領域にマスクを形成する工程と、前記マスクの周囲の前記第2の反対導電型クラッド層から少なくとも前記トンネルジャンクション層までにイオンを注入することにより絶縁化する工程とを有することを特徴とする半導体発光素子の製造方法である。
【0015】
本発明の第9の態様は、基板の上に、第1の一導電型クラッド層、第1の活性層、第1の反対導電型クラッド層、トンネルジャンクション層、第2の一導電型クラッド層、第2の活性層及び第2の反対導電型クラッド層を順に形成する工程と、前記第2の反対導電型クラッド層の上に電流注入領域にマスクを形成する工程と、前記マスクの周囲の前記第2の反対導電型クラッド層から少なくとも前記トンネルジャンクション層までをエッチングして除去する工程とを有することを特徴とする半導体発光素子の製造方法である。
【0016】
本発明の第10の態様は、基板の上に第1の一導電型クラッド層、第1の活性層、第1の反対導電型クラッド層を順に形成する工程と、前記第1の反対導電型クラッド層上にトンネルジャンクション層を形成する工程と、前記トンネルジャンクション層をパターニングすることにより電流注入領域に部分的に形成する工程と、前記トンネルジャンクション層上及びその周囲に、第2の一導電型クラッド層、第2の活性層及び第2の反対導電型クラッド層を形成する工程とを有することを特徴とする半導体発光素子の製造方法である。
【0017】
本発明の第11の態様は、基板の上に第1の一導電型クラッド層、第1の活性層、第1の反対導電型クラッド層を順に形成する工程と、電流注入領域に開口を有するマスクを前記第1の反対導電型クラッド層の上に形成する工程と、前記マスクの前記開口を通して前記第1の反対導電型クラッド層上で部分的にトンネルジャンクション層を選択的に成長する工程と、前記トンネルジャンクション層上及びその周囲に、第2の一導電型クラッド層、第2の活性層及び第2の反対導電型クラッド層を順に形成する工程とを有することを特徴とする半導体発光素子の製造方法である。
【0018】
本発明の第12の態様は、基板の上に第1の一導電型クラッド層、第1の活性層、第1の反対導電型クラッド層を順に形成する工程と、前記第1の反対導電型クラッド層上にトンネルジャンクション層を形成する工程と、前記トンネルジャンクション層のうち電流注入領域を部分的に覆うマスクを形成する工程と、前記マスクの周囲に露出した前記トンネルジャンクション層にn型ドーパントイオン、p型ドーパントイオン、水素イオンのいずれかを導入することにより電流阻止領域を形成する工程とを有することを特徴とする半導体発光素子の製造方法である。
【0019】
本発明の第13の態様は、第8乃至第12の態様のいずれかに記載の半導体発光素子の製造方法において、前記n型ドーパントイオン、前記p型ドーパントイオン、前記水素イオンイオンの導入はイオン注入によることを特徴とする。
【0020】
本発明の第14の態様は、第8乃至第13の態様のいずれかに記載の半導体発光素子の製造方法において、前記トンネルジャンクション層の両側の領域と該領域の上方と下方の少なくともいずれかに電流ブロック層を形成する工程を有することを特徴とする。
【0021】
本発明の第15の態様は、第8乃至第13の態様のいずれかに記載の半導体発光素子の製造方法において、前記トンネルジャンクション層、前記第2の一導電型クラッド層、前記第2の活性層及び前記第2の反対導電型クラッド層は複数回繰り返して順に形成されることを特徴とする。
【発明の効果】
【0022】
本発明によれば、複数の活性層のそれぞれの間に形成されるトンネルジャンクション層を電流注入領域で島状又はストライプ状となるように部分的に形成したので、活性層同士の間の領域でトンネル電流が流れる領域が広がらず、複数の活性層に流れる電流の広がりが従来よりも抑制される。
【発明を実施するための最良の形態】
【0023】
以下に本発明の実施の形態を図面に基づいて詳細に説明する。
(第1の実施の形態)
図1、図2は、本発明の第1実施形態に係る半導体発光素子である半導体レーザの形成工程を示す断面図である。
【0024】
まず、図1(a)に示すように化合物半導体を成長する。即ち、n型GaAs基板1上に、ドーパント濃度5×1016cm-3〜1×1018cm-3のn-GaAsからなるバッファ層2を成長し、続いて、ドーパント濃度5×1016cm-3〜1×1018cm-3のn-AlGaAsよりなる第1のn型クラッド層3を成長する。さらに、第1のn型クラッド層3の上に、AlGaAs よりなる第1の下部SCH層4と、単一量子井戸構造又は多重量子井戸構造を有する第1のInGaAs (GaAs)/AlGaAs(GaAs) 量子井戸活性層5と、AlGaAsよりなる 第1の上部SCH層6を順に成長する。第1の下部SCH層4、第1の量子井戸活性層5及び第1の上部SCH層6はそれぞれアンドープで成長される。続いて、第1の上部SCH層6の上に、ドーパント濃度5×1016cm-3〜1×1018cm-3のp-AlGaAs よりなる第1のp型クラッド層7と、ドーパント濃度1×1018cm-3のp-GaAs層8を順に成長する。
【0025】
その後、p-GaAs層8の上に、ドーパント濃度1×1019cm-3以上のp++-GaAs層9aとドーパント濃度1×1019cm-3以上の n++-GaAs層9bを順に成長し、これらによりトンネルジャンクション層10を形成する。p++-GaAs層9aとn++-GaAs層9bはそれぞれ例えば30nm〜200nmの厚さに形成される。
【0026】
さらに、トンネルジャンクション層10上に、ドーパント濃度5×1016cm-3〜1×1018cm-3のn-AlGaAsよりなる第2のn型クラッド層11と、AlGaAs よりなる第2の下部SCH層12と、単一量子井戸構造又は多重量子井戸構造を有する第2のInGaAs(GaAs)/AlGaAs(GaAs) 量子井戸活性層13と、AlGaAsよりなる 第2の上部SCH層14と、ドーパント濃度5×1016cm-3〜1×1018cm-3のp-AlGaAs よりなる第2のp型クラッド層15と、ドーパント濃度5×1018cm-3以上のp-GaAsよりなるコンタクト層16を形成する。なお、第2の下部SCH層4、第2の量子井戸活性層5及び第2の上部SCH層6はそれぞれアンドープで成長される。
【0027】
以上の化合物半導体の成長は例えばMOCVD法によって成長され、 p型のドーパントとしてはC、Mg、Zn等が用いられ、また、n型のドーパントとしてはSi、Se、S等が用いられる(以下の実施形態も同様)。
【0028】
次に、コンタクト層16の表面全体に、SiO2、Si3N4等からなる誘電体膜17を例えばプラズマCVD法により堆積した後に、誘電体膜17をフォトリソグラフィ法によりパターニングして図1(a)の破線で示すように幅50μm〜150μmの島状又はストライプ状の電流注入領域に部分的に残し、それ以外の部分をエッチングにより除去して開口部を設ける。
【0029】
さらに、その開口部を通してコンタクト層16から第1のn型クラッド層3の上部に達する深さにSi, Zn, H等のイオンを注入し、ついで各層を温度450℃〜800℃でアニールすることにより、図1(b)に示すように島状又はストライプ状の電流注入領域の両側に非伝導領域(絶縁層)20を形成する。この場合、イオン注入の条件は、例えば加速度を約100keV、ドーズ量を約2×1016cm-3とする。
【0030】
これにより、コンタクト層16から第1のn型クラッド層3の上部までは島状又はストライプ状となってトンネルジャンクション層10は島状又はストライプ状に部分的に存在する。
【0031】
その後に、誘電体膜17を除去した後に、図2に示すように、コンタクト層17上にTi/Pt/Auのp側電極18を形成し、さらにGaAs基板1の下面にAuGe/Ni/Auのn側電極19を形成する。
【0032】
以上のような構成の半導体レーザによれば、p側電極18からn側電極19の方向に所定の電流を流すと、p側電極18から供給された電流は非伝導領域20により規制されてコンタクト層16から第1のn型クラッド層3の島状又はストライプ状の電流注入領域を流れ、さらにGaAs基板1を介してn側電極19に到達する。その場合、電流は非伝導領域20により規制されて流れるので、その島状又はストライプ状の領域よりも広がりにくくなっている。これにより、複数の量子井戸活性層5,13の水平方向の横モードの規制が従来よりも高くなる。
【0033】
その際に、p側電極18はn側電極19に対して高電圧になるので、ストライプ形状のトンネルジャンクション層10を構成するp++-GaAs層9aとn++-GaAs層9bには逆バイアスがかかり、そのエネルギーバンドは図3に示すように変化してトンネル電流が流れる。
【0034】
なお、上記した説明では、量子井戸活性層を上下方向に2つ形成することにより発光層を2層としているが、トンネルジャンクション層10で発光層同士を接続する限りにおいては2層以上でもよい。
(第2の実施の形態)
図4は、本発明の第2実施形態に係る半導体発光素子である半導体レーザの形成工程を示す断面図であり、図1、図2と同じ符号は同じ要素を示している。
【0035】
まず、第1実施形態で示した図1(a)に示すと同様に、n型GaAs基板1上にバッファ層2からコンタクト層16までをMOCVD法により順に成長する。
【0036】
次に、コンタクト層16の表面全体に誘電体膜を例えばプラズマCVD法により堆積した後に、誘電体膜をフォトリソグラフィ法によりパターニングして図1(a)の破線で示すように島状又はストライプ状の電流経路に残して幅50μm〜150μmの誘電体マスク21を形成する。
【0037】
続いて、誘電体マスク21に覆われない領域にあるコンタクト層16から第1の下部SCH層4までをウェットエッチング又はドライエッチングにより除去して非伝導領域となし、これにより図4(a)に示すようにリッジ状に電流注入領域及び発光領域を形成する。
【0038】
ウェットエッチングを採用する場合には例えば硫酸、過酸化水素水及び水の混合液をエッチング液に用いて行う。また、ドライエッチングを採用する場合には例えば塩素系ガスを用いる反応性イオンエッチング法により行う。
【0039】
その後に、図4(b)に示すように、リッジ状の領域の全体にプラズマCVD法によりSiO2からなる絶縁膜22を形成し、ついで、絶縁膜22をフォトリソグラフィ法によりパターニングしてコンタクト層16の島状又はストライプ状の上面を露出した後に、コンタクト層16及び絶縁膜22の上にp側電極18を形成し、さらにn型GaAs基板1の下面にn側電極19を形成する。
【0040】
以上のような構成の半導体レーザによれば、p側電極18からn側電極19の方向に所定の電流を流すと、p側電極18から供給された電流はコンタクト層16から第1の下部SCH層4までのリッジ状の電流注入領域を通ってn側電極19へと流れるので、量子井戸活性層5,13で広がることはなく、水平方向の横モードの規制が従来よりも良くなる。
【0041】
その際に、p側電極18はn側電極19に対して高電圧になるので、ストライプ形状のトンネルジャンクション層10を構成するp++-GaAs層9aとn++-GaAs層9bには逆バイアスがかかってトンネル電流が流れる。
【0042】
なお、本実施形態においても、トンネルジャンクション層10で発光層同士を接続する限りにおいては発光層を2層以上形成してもよい。
(第3の実施の形態)
図5、図6は、本発明の第3実施形態に係る半導体発光素子である半導体レーザの形成工程を示す断面図であり、図1、図2と同じ符号は同じ要素を示している。
【0043】
まず、図5(a)に示すように化合物半導体層をMOCVD法により成長する。即ち、第1実施形態と同様に、n型GaAs基板1上に、n-GaAsからなるバッファ層2、n-AlGaAsよりなる第1のn型クラッド層3、AlGaAs よりなる第1の下部SCH層4、第1のInGaAs(GaAs)/AlGaAs(GaAs) 量子井戸活性層5、AlGaAsよりなる 第1の上部SCH層6、p-AlGaAs よりなる第1のp型クラッド層7、p-GaAs層8を成長する。
【0044】
次に、図5(b)に示すように、プラズマCVD法などによってp-GaAs層8上に厚さ200nm〜400nmのSiO2、Si3N4等の誘電体膜31を形成する。そして、誘電体膜31をフォトリソグラフィ法によりパターニングして電流注入領域に幅50μm〜150μmの開口部32を形成する。
【0045】
続いて、図5(c)に示すように、誘電体膜31の開口部32から露出したp-GaAs層8の上に、MOCVD法によりp++-GaAs層9aとn++-GaAs層9bを選択成長してトンネルジャンクション層10を島状又はストライプ状に部分的に形成する。
【0046】
誘電体膜31を除去した後に、図6(a)に示すように、島状又はストライプ状のトンネルジャンクション層10とその周囲のp-GaAs層8の上に、第1実施形態と同様にして、n-AlGaAsよりなる第2のn型クラッド層11と、AlGaAs よりなる第2の下部SCH層12と、第2のInGaAs(GaAs)/AlGaAs(GaAs) 量子井戸活性層13と、AlGaAsよりなる 第2の上部SCH層14と、p-AlGaAs よりなる第2のp型クラッド層15とを順にMOCVD法により成長する。続いて、第2のp型クラッド層15上にドーパント濃度1×1017cm-3〜1×1018cm-3のp-GaAs層23を成長する。
【0047】
次に、図6(b)に示すように、プラズマCVD法などによってp-GaAs層23上に誘電体膜33を形成した後に、誘電体膜33をフォトリソグラフィ法によりパターニングして電流注入領域に誘電体膜33を所定の幅で島状又はストライプ状に部分的に残すとともにその周囲でp-GaAs層23を露出させる。
【0048】
続いて、図7(a)に示すように、誘電体膜33の周囲に露出しているp-GaAs層23の上に、ドーパント濃度1×1017cm-3〜1×1018cm-3のn-GaAsよりなるn型電流ブロック層24をMOCVD法により選択成長する。
【0049】
その後に誘電体膜33を除去すると、図7(b)に示すように、n型電流ブロック層24に両側を挟まれてp-GaAs層23が島状又はストライプ状の電流注入領域で部分的に露出する。
【0050】
その後に、図8に示すように、n型電流ブロック層24、p-GaAs層23の上にp-GaAsよりなるコンタクト層16をMOCVD法により成長し、さらに、第1実施形態と同様にp側電極18をコンタクト層16上に形成し、n側電極19をn型GaAs基板1の下面に形成する。
【0051】
以上のような構造の半導体レーザにおいて、p側電極18から供給された電流は、まず、島状又はストライプ状の電流注入領域の両側に形成されたn型電流ブロック層24とその上のp型コンタクト層16とその下のp-GaAs層23によるpnp接合によって電流が狭窄される。
【0052】
また、トンネルジャンクション層10は電流注入領域に島状又はストライプ状に部分的に選択成長されているので、n型電流ブロック層24に挟まれた電流注入領域に注入された電流は、トンネルジャンクション層10では図3に示したと同様にトンネル効果によってn型GaAs基板1に向けて流れる。
【0053】
これに対して、島状又はストライプ状のトンネルジャンクション層10の両側の領域における量子井戸活性層5,13の上下では図9に示すようなpinpinジャンクションが形成されているので、p側電極18からn側電極19に向けて電流を注入すると、pnジャンクションには逆バイアスがかかって電流が殆ど流れなくなる。
【0054】
これにより、本実施形態では、p側電極18寄りのn型電流ブロック層24により電流広がりが抑制され、さらに、第1の量子井戸活性層5と第2の量子井戸活性層13の中間ではトンネルジャンクション層10の周囲のpnジャンクションによって電流の広がりが抑制されるので、量子井戸活性層5,13での水平方向の横モードの規制が十分になる。
(第4の実施の形態)
図10、図11は、本発明の第3実施形態に係る半導体発光素子である半導体レーザの形成工程を示す断面図であり、図1、図2と同じ符号は同じ要素を示している。
【0055】
まず、図10(a)に示すように、第1実施形態と同様にMOCVD法によって、n型GaAs基板1上に、n-GaAsからなるバッファ層2、n-AlGaAsよりなる第1のn型クラッド層3、AlGaAs よりなる第1の下部SCH層4、第1のInGaAs(GaAs)/AlGaAs(GaAs) 量子井戸活性層5、AlGaAsよりなる 第1の上部SCH層6、p-AlGaAs よりなる第1のp型クラッド層7、p-GaAs層8を成長し、さらに、トンネルジャンクション層10を構成するp++-GaAs層9aとn++-GaAs層9bを順に成長する。
【0056】
さらに、プラズマCVD法などによってトンネルジャンクション層10の上にSiO2、Si3N4等の誘電体膜34を形成する。そして、誘電体膜34をフォトリソグラフィ法によりパターニングして幅50μm〜150μmの島状又はストライプ状の電流注入領域に部分的に残し、その周囲のトンネルジャンクション層10を露出させる。
【0057】
続いて、図10(b)に示すように、誘電体膜34から露出したトンネルジャンクション層10をエッチングにより除去することにより電流注入領域に島状又はストライプ状に部分的に残す。
【0058】
誘電体膜34を除去した後に、図11(a)に示すように、島状又はストライプ状のトンネルジャンクション層10とその周囲のp-GaAs層8の上に、第3実施形態と同様にして、n-AlGaAsよりなる第2のn型クラッド層11、AlGaAs よりなる第2の下部SCH層12と、第2のInGaAs(GaAs)/AlGaAs(GaAs) 量子井戸活性層13、AlGaAsよりなる 第2の上部SCH層14と、p-AlGaAs よりなる第2のp型クラッド層15、及びp-GaAs層23を順にMOCVD法により成長する。続いて、p-GaAs層23の上に、ドーパント濃度1×1017cm-3〜1×1018cm-3のn-GaAsよりなるn型電流ブロック層24をMOCVD法により成長する。
【0059】
続いて、p-GaAs層23上に誘電体膜35をプラズマCVD法等により形成した後に、誘電体膜35をフォトリソグラフィ法によりパターニングして電流注入領域に島状又はストライプ状の開口部35aを形成し、そこからn型電流ブロック層24を露出させる。
【0060】
さらに、誘電体膜35をマスクにして開口部35aからn型電流ブロック層24をエッチングすることによりp-GaAs層23が島状又はストライプ状の電流注入領域で露出するとともに、その両側にn型電流ブロック層24が残される。
【0061】
誘電体膜35を除去した後に、図11(b)に示すように、n型電流ブロック層24、p-GaAs層23の上にp-GaAsよりなるコンタクト層16をMOCVD法により成長し、さらに、第3実施形態と同様にp側電極18をコンタクト層16上に形成し、n側電極19をn型GaAs基板1の下面に形成する。
【0062】
以上のような構造の半導体レーザによれば、第3実施形態と同様に、p側電極18から供給された電流は、島状又はストライプ状の電流注入領域の両側に形成されたn型電流ブロック層24とその上下のコンタクト層16及びp-GaAs層23のpnp接合によって電流が狭窄される。
【0063】
また、島状又はストライプ状のトンネルジャンクション層10の周囲では、第1のp型クラッド層7とp-GaAs層8によりpnジャンクションが形成されているので、p側電極18からn側電極19に向けて電流を注入すると、pnジャンクションには逆バイアスがかかって電流が殆ど流れなくなる。
【0064】
これにより、p側電極18寄りのn型電流ブロック層24により電流広がりが抑制され、さらに、第1の量子井戸活性層5と第2の量子井戸活性層13の中間でトンネルジャンクション層10によって電流の広がりが抑制されるので、水平方向の横モードを高い精度で制御することが可能になる。
(第5の実施の形態)
図12は、本発明の第5の実施形態に係る半導体発光素子である半導体レーザを示す断面図であり、図5〜図7、図9〜図11と同じ符号は同じ要素を示している。
【0065】
図12において、第3、第4実施形態と同様に、n型GaAs基板1上には、n-GaAsからなるバッファ層2、n-AlGaAsよりなる第1のn型クラッド層3、AlGaAs よりなる第1の下部SCH層4、第1のInGaAs(GaAs)/AlGaAs(GaAs) 量子井戸活性層5、AlGaAsよりなる 第1の上部SCH層6、p-AlGaAs よりなる第1のp型クラッド層7、p-GaAs層8が成長され、さらに、トンネルジャンクション層10を構成するp++-GaAs層9aとn++-GaAs層9bが成長されている。トンネルジャンクション層10は、第3、第4実施形態に示した方法により、電流注入領域に島状又はストライプ状に形成されている。
【0066】
さらに、島状又はストライプ状のトンネルジャンクション層10とその周囲のp-GaAs層8の上には、第3、第4実施形態と同様にして、n-AlGaAsよりなる第2のn型クラッド層11、AlGaAs よりなる第2の下部SCH層12と、第2のInGaAs(GaAs)/AlGaAs(GaAs) 量子井戸活性層13、AlGaAsよりなる 第2の上部SCH層14、p-AlGaAs よりなる第2のp型クラッド層15、及びp-GaAs層23が順に成長されている。
【0067】
さらに、p-GaAs層23の上には、その下方のトンネルジャンクション層10と同様な方法によって、電流注入領域で上部トンネルジャンクション層25が島状又はストライプ状に部分的に形成されている。そのトンネルジャンクション層25は、厚さ30nm〜200nmでドーパント濃度1×1019cm-3以上のp++-GaAs層と、厚さ30nm〜200nmでドーパント濃度1×1019cm-3以上の n++-GaAs層を順に成長して構成されている。
【0068】
また、上部トンネルジャンクション層25とp-GaAs層23の上には、ドーパント濃度5×1016cm-3〜1×1018cm-3のn-AlGaAsよりなる第3のn型クラッド層26と、AlGaAs よりなる第3の下部SCH層27と、単一量子井戸構造又は多重量子井戸構造を有する第3のInGaAs(GaAs)/AlGaAs(GaAs) 量子井戸活性層28と、AlGaAsよりなる 第3の上部SCH層29と、ドーパント濃度5×1016cm-3〜1×1018cm-3のp-AlGaAs よりなる第3のp型クラッド層30と、ドーパント濃度1×1017cm-3〜1×1018cm-3のp-GaAs層41が順に形成されている。
【0069】
そのp-GaAs層41上には、第3、第4実施形態と同様な方法で形成されたn-GaAsよりなるn型電流ブロック層24が島状又はストライプ状の電流注入領域の両側に形成され、さらに、p-GaAs層41とn型電流ブロック層24の上にはコンタクト層16が形成されている。
【0070】
また、p-GaAs層41とコンタクト層16の上には、第3、第4実施形態と同様にp側電極18が形成され、また、n型GaAs基板1の下面にはn側電極19が形成されている。
【0071】
以上のような構造の半導体レーザによれば、発光層である量子井戸活性層5,13、28がGaAs基板1上面の垂直方向に間隔を置いて3つ形成されている。そして、それらの量子井戸活性層5,13、28に流れる電流は、それぞれの中間に島状又はストライプ状に部分的に形成されたトンネルジャンクション層10、25とそれらの上のn型電流ブロック層24によって電流が狭窄されるので、水平方向の横モードが十分に制御される。
(第6の実施の形態)
図13、図14は、本発明の第6の実施形態に係る半導体レーザの製造工程を示す断面図である。
【0072】
まず、図13(a)に示すように、n型GaAs基板1上に、n-GaAsからなるバッファ層2、n-AlGaAsよりなる第1のn型クラッド層3、AlGaAs よりなる第1の下部SCH層4、第1のInGaAs(GaAs)/AlGaAs(GaAs) 量子井戸活性層5、AlGaAsよりなる 第1の上部SCH層6、p-AlGaAs よりなる第1のp型クラッド層7、p-GaAs層8をMOCVD法により成長する。
【0073】
続いて、p-GaAs層8の上に島状又はストライプ状の電流注入領域の両側に、ドーパント濃度1×1017cm-3〜1×1018cm-3のn-GaAsよりなる下側のn型電流ブロック層42を形成する。下側のn型電流ブロック層42のパターンは、第3、第4実施形態で示したn型電流ブロック層24の形成と同様に、誘電体膜のパターンを使用する選択成長法か、或いはn-GaAs層を形成した後にエッチングを用いるフォトリソグラフィ法によるかのいずれかによって形成される。
【0074】
その後に、図13(b)に示すように電流注入領域のp-GaAs層8とその両側のn型電流ブロック層42の上に、厚さ30nm〜200nmのp++-GaAs層9aと厚さ30nm〜200nmのn++-GaAs層9bを順に成長し、これらによりトンネルジャンクション層10を形成する。
【0075】
続いて、図14に示すように、トンネルジャンクション層10上に、第3、第4実施形態と同様な工程に従って、n-AlGaAsよりなる第2のn型クラッド層11、AlGaAs よりなる第2の下部SCH層12、第2のInGaAs(GaAs)/AlGaAs(GaAs) 量子井戸活性層13、AlGaAsよりなる 第2の上部SCH層14、p-AlGaAs よりなる第2のp型クラッド層15及びp-GaAs層23を形成するとともに、電流注入領域の両側のn-GaAsよりなる上側のn型電流ブロック層24と、p-GaAs層41と、p-GaAsよりなるコンタクト層16を順次形成する。
【0076】
その後、p-GaAs層41とコンタクト層16の上に、第3、第4実施形態と同様にp側電極18を形成し、また、n型GaAs基板1の下面にn側電極19を形成する。
【0077】
以上のような構成の半導体レーザによれば、p側電極18からn側電極19の方向に所定の電流を流すと、p側電極18から供給された電流は上側のn型電流ブロック層24によって電流路が規制されて島状又はストライプ状の電流注入領域の第1のn型クラッド層3に向かって流れ、さらにGaAs基板1を介してn側電極19に到達する。
【0078】
その際に、p側電極18はn側電極19に対して高い電圧になるので、トンネルジャンクション層10には逆バイアスがかかってトンネル電流が流れる。
【0079】
これに対して、島状又はストライプ状の電流注入領域の両側では、トンネルジャンクション層10とその下のn型電流ブロック層42と第1のp型クラッド層7によってp・n・p++・n++ジャンクションが形成され、そのエネルギーバンドは停止時と駆動時で図15に示すように変化し、p・nジャンクションが障壁となって電流の流れが阻止される。
【0080】
これにより、発光領域である2つの量子井戸活性層5,13の間ではn型電流ブロック層42と第1のp型クラッド層7によって電流が阻止されるので、トンネルジャンクション層10は実質的に島状又はストライプ状になり、これにより、量子井戸活性層5,13では外方に電流が広がりにくくなる。
【0081】
なお、上記した説明では、量子井戸活性層を上下方向に2つ形成することにより発光層を2層としているが、第5実施形態に示したように、トンネルジャンクション層で発光層同士を接続する限りにおいては2層以上でもよい。
(第7の実施の形態)
図16、図17は、本発明の第7の実施形態に係る半導体レーザの製造工程を示す断面図である。
【0082】
まず、図16(a)に示すように、第1実施形態と同様に、n型GaAs基板1上に、n-GaAsからなるバッファ層2、n-AlGaAsよりなる第1のn型クラッド層3、AlGaAs よりなる第1の下部SCH層4、第1のInGaAs(GaAs)/AlGaAs(GaAs) 量子井戸活性層5、AlGaAsよりなる 第1の上部SCH層6、p-AlGaAs よりなる第1のp型クラッド層7、p-GaAs層8及びトンネルジャンクション層10をMOCVD法により順に成長する。トンネルジャンクション層10は、p-GaAs層8上に順に成長されたp++-GaAs層9aとn++-GaAs層9bにより構成される。
【0083】
続いて、トンネルジャンクション層10の上面全体にSiO2、Si3N4等からなる誘電体膜45を例えばプラズマCVD法により堆積した後に、誘電体膜45をフォトリソグラフィ法によりパターニングして幅50μm〜150μmの島状又はストライプ状の電流注入領域に残し、それ以外の部分をウェットエッチング又はドライエッチングにより除去する。
【0084】
次に、図16(b)と図18に示すように誘電体膜45をマスクに使用し、トンネルジャンクション層10のp++GaAs層9aからp-GaAs層8の一部までの深さにn型ドーパントのシリコン(Si)を1×1018cm-3〜1×1019cm-3の密度となるように浅くイオン注入することにより、電流注入領域の両側でp-GaAs層8をn-GaAs層8aに反転させ、さらにp++GaAs層9aの実効的なp型ドーパント濃度を低下させてp-GaAs層9cとする。これにより、トンネルジャンクション層10は狭められて実質的に島状又はストライプ状に存在する。
【0085】
続いて、誘電体膜45を除去した後に、第3、第4実施形態と同様な工程によって、p++GaAs層9a上に、図17に示すように、n-AlGaAsよりなる第2のn型クラッド層11、AlGaAs よりなる第2の下部SCH層12、第2のInGaAs(GaAs)/AlGaAs(GaAs) 量子井戸活性層13、AlGaAsよりなる 第2の上部SCH層14、p-AlGaAs よりなる第2のp型クラッド層15及びp-GaAs層23を形成するとともに、電流注入領域の両側にn-GaAsよりなる上側のn型電流ブロック層24を形成し、さらに、n型電流ブロック層24、p-GaAs層23の上にp-GaAsよりなるコンタクト層16を形成する。
【0086】
その後、p-GaAs層41とコンタクト層16の上に、第3、第4実施形態と同様にp側電極18を形成し、また、n型GaAs基板1の下面にn側電極19を形成する。
【0087】
以上のような構成の半導体レーザによれば、p側電極18から供給された電流は上側のn型電流ブロック層24によって電流の流れが阻止され、さらに、島状又はストライプ状の電流注入領域のトンネルジャンクション層10でトンネル電流が流れる。
【0088】
また、トンネルジャンクション層10を構成するn++-GaAs層9bのうち電流注入領域の両側の下でp-GaAs層9cとn-GaAs層8aが接合しているので、pnジャンクションが障壁となって電流の流れが阻止される。
【0089】
これにより、発光領域である2つの量子井戸活性層5,13の間でp-GaAs層9cとn-GaAs層8aによって電流がブロックされるので、トンネルジャンクション層10と同一の層では島状又はストライプ状の電流注入領域にのみトンネル電流が流れることになり、電流は島状又はストライプ状の領域から広がりにくくなっている。
【0090】
なお、p-GaAs層9cとn-GaAs層8aはトンネルジャンクション層10と同一な層であって、別に電流ブロック層を成長する場合に比べて多層構造の半導体層の凹凸を小さくすることが可能になる。
【0091】
ところで、上記の工程ではトンネルジャンクション層10にイオン注入する原子をSiとしているが、SeやSでもよく、Hをイオン注入し、構造自体を混晶化させても良い。また、Siの代わりにp型ドーパントであるZnを拡散して電流注入領域の両側のn++-GaAs層9bをn-GaAs層としてトンネルジャンクション機能を失わせてもよい。
【0092】
また、上記した説明では、量子井戸活性層を上下方向に2つ形成することにより発光層を2層としているが、第5実施形態に示したように、トンネルジャンクション層で発光層同士を接続する限りにおいては2層以上でもよい。
(その他の実施形態)
上記の実施形態ではGaAs基板を使用し、その上にAlGaAsクラッド層、InGaAs(GaAs)/AlGaAs(GaAs) 量子井戸活性層活性等を形成したが、材料はそれに限られるものではない。例えば、GaAs基板を使用している場合に、活性層(発光層)として、GaAs、InGaAs、AlGaAs、AlInGaAs、GaAsP、InGaAsP、InGaP、AlGaInP、GaAsSb、InGaAsSbのうち少なくとも1層を含む構造を採用してもよい。また、トンネルジャンクション層として、GaAs、InGaAs、AlInGaAs、AlGaAsのうち少なくとも1層を含む構造を採用してもよい。
【0093】
また、基板としてInP 基板を採用してもよく、この場合には、例えば活性層にInGaAsP、AlGaInAs、InGaAs 、AlGaInAs、AlInAsのうち少なくとも1層を含む構造を採用してもよい。また、トンネルジャンクション層として、AlGaInAs、AlInAs、InGaAs、InP のうち少なくとも1層を含む構造を採用してもよい。
【0094】
その他、GaN、GaN系化合物半導体などを材料とする場合でも、上記の構造を採用してもよい。
【図面の簡単な説明】
【0095】
【図1】図1は、本発明の第1実施形態に係る半導体発光素子の製造工程を示す断面図である。
【図2】図2は、本発明の第1実施形態に係る半導体発光素子を示す断面図である。
【図3】図3は、本発明の各実施形態に係る半導体発光素子の停止時と駆動時におけるトンネルジャンクション層のエネルギーバンドの変化を示す図である。
【図4】図4は、本発明の第2実施形態に係る半導体発光素子の製造工程を示す断面図である。
【図5】図5は、本発明の第3実施形態に係る半導体発光素子の製造工程を示す断面図(その1)である。
【図6】図6は、本発明の第3実施形態に係る半導体発光素子の製造工程を示す断面図(その2)である。
【図7】図7は、本発明の第3実施形態に係る半導体発光素子の製造工程を示す断面図(その3)である。
【図8】図8は、本発明の第3実施形態に係る半導体発光素子を示す構成図である。
【図9】図9は、本発明の第3実施形態に係る半導体発光素子の停止時と駆動時におけるトンネルジャンクション層の両側のpnジャンクション構造のエネルギーバンドの変化を示す図である。
【図10】図10は、本発明の第4実施形態に係る半導体発光素子の製造工程を示す断面図(その1)である。
【図11】図11は、本発明の第4実施形態に係る半導体発光素子の製造工程を示す断面図(その2)である。
【図12】図12は、本発明の第5実施形態に係る半導体発光素子を示す断面図である。
【図13】図13は、本発明の第6実施形態に係る半導体発光素子の製造工程を示す断面図である。
【図14】図14は、本発明の第6実施形態に係る半導体発光素子を示す断面図である。
【図15】図15は、本発明の第6実施形態に係る半導体発光素子の停止時と駆動時における電流ブロック層及びとその上下の層のエネルギーバンドの変化を示す断面図である。
【図16】図16は、本発明の第7実施形態に係る半導体発光素子の製造工程を示す断面図(その1)である。
【図17】図17は、本発明の第7実施形態に係る半導体発光素子の製造工程を示す断面図(その2)である。
【図18】図18は、本発明の第7実施形態に係る半導体発光素子の製造工程におけるトンネルジャンクション層及びその周辺を示す部分断面図である。
【図19】図19は、従来技術に係る半導体発光素子を示す断面図である。
【符号の説明】
【0096】
1:基板
2:バッファ層
3、11、26:n型クラッド層
4、6、12、14、27、29:SCH層
5、13、28:量子井戸活性層
7、15、30:p型クラッド層
8、23:p型GaAs層
10、25:トンネルジャンクション層
18:p側電極
19:n側電極
20:非伝導領域
24、42:電流ブロック層
【特許請求の範囲】
【請求項1】
第1の一導電型クラッド層と、
前記第1の一導電型クラッド層上に形成された第1の活性層と、
前記第1の活性層上に形成された第1の反対導電型クラッド層と、
前記第1の反対導電型クラッド層上に部分的に形成されたトンネルジャンクション層と、
前記トンネルジャンクション層上に形成される第2の一導電型クラッド層と、
前記第2の一導電型クラッド層上に形成された第2の活性層と、
前記第2の活性層の上に形成された第2の反対導電型クラッド層と
を有することを特徴とする半導体発光素子。
【請求項2】
前記トンネルジャンクション層から前記第2の反対導電型クラッド層までは、前記第1の反対導電型クラッド層上に複数回繰り返して順に形成された層構造を有することを特徴とする請求項1に記載の半導体発光素子。
【請求項3】
少なくとも前記第2の反対導電型クラッド層から前記トンネルジャンクション層までの深さにある各層は前記トンネルジャンクション層と実質的に同じパターンの平面形状を有することを特徴とする請求項1又は請求項2に記載の半導体発光素子。
【請求項4】
前記トンネルジャンクション層の両側には非伝導領域が形成されていることを特徴とする請求項1乃至請求項3のいずれか1つに記載の半導体発光素子。
【請求項5】
前記非伝導領域は、前記第2の反対導電型クラッド層から少なくとも前記第1の反対導電型クラッド層に至る深さにイオン注入されたイオン注入領域であることを特徴とする請求項4に記載の半導体発光素子。
【請求項6】
前記非伝導領域は、前記トンネルジャンクション層にトンネル電流が流れている状態で、電流の流れを阻止するpnジャンクション層であることを特徴とする請求項4に記載の半導体発光素子。
【請求項7】
前記トンネルジャンクション層の両側の領域、該両側の領域の上方と下方の領域うち少なくとも1つの領域には電流ブロック層が形成されていることを特徴とする請求項1乃至請求項5のいずれか1つに記載の半導体素子。
【請求項8】
基板の上に、第1の一導電型クラッド層、第1の活性層、第1の反対導電型クラッド層、トンネルジャンクション層、第2の一導電型クラッド層、第2の活性層及び第2の反対導電型クラッド層を順に形成する工程と、
前記第2の反対導電型クラッド層の電流注入領域にマスクを形成する工程と、
前記マスクの周囲の前記第2の反対導電型クラッド層から少なくとも前記トンネルジャンクション層までにイオンを注入することにより絶縁化する工程と
を有することを特徴とする半導体発光素子の製造方法。
【請求項9】
基板の上に、第1の一導電型クラッド層、第1の活性層、第1の反対導電型クラッド層、トンネルジャンクション層、第2の一導電型クラッド層、第2の活性層及び第2の反対導電型クラッド層を順に形成する工程と、
前記第2の反対導電型クラッド層の上に電流注入領域にマスクを形成する工程と、
前記マスクの周囲の前記第2の反対導電型クラッド層から少なくとも前記トンネルジャンクション層までをエッチングして除去する工程と
を有することを特徴とする半導体発光素子の製造方法。
【請求項10】
基板の上に第1の一導電型クラッド層、第1の活性層、第1の反対導電型クラッド層を順に形成する工程と、
前記第1の反対導電型クラッド層上にトンネルジャンクション層を形成する工程と、
前記トンネルジャンクション層をパターニングすることにより電流注入領域に部分的に形成する工程と、
前記トンネルジャンクション層上及びその周囲に、第2の一導電型クラッド層、第2の活性層及び第2の反対導電型クラッド層を形成する工程と
を有することを特徴とする半導体発光素子の製造方法。
【請求項11】
基板の上に第1の一導電型クラッド層、第1の活性層、第1の反対導電型クラッド層を順に形成する工程と、
電流注入領域に開口を有するマスクを前記第1の反対導電型クラッド層の上に形成する工程と、
前記マスクの前記開口を通して前記第1の反対導電型クラッド層上に部分的にトンネルジャンクション層を選択的に成長する工程と、
前記トンネルジャンクション層上及びその周囲に、第2の一導電型クラッド層、第2の活性層及び第2の反対導電型クラッド層を順に形成する工程と
を有することを特徴とする半導体発光素子の製造方法。
【請求項12】
基板の上に第1の一導電型クラッド層、第1の活性層、第1の反対導電型クラッド層を順に形成する工程と、
前記第1の反対導電型クラッド層上にトンネルジャンクション層を形成する工程と、
前記トンネルジャンクション層のうち電流注入領域を部分的に覆うマスクを形成する工程と、
前記マスクの周囲に露出した前記トンネルジャンクション層にn型ドーパントイオン、p型ドーパントイオン、水素イオンのいずれかを導入することにより電流阻止領域を形成する工程と
を有することを特徴とする半導体発光素子の製造方法。
【請求項13】
前記n型ドーパントイオン、前記p型ドーパントイオン、前記水素イオンイオンの導入はイオン注入によることを特徴とする請求項12に記載の半導体発光素子の製造方法。
【請求項14】
前記トンネルジャンクション層の両側の領域と該領域の上方と下方の少なくともいずれかに電流ブロック層を形成する工程を有することを特徴とする請求項8乃至請求項13のいずれか1つに記載の半導体素子の製造方法。
【請求項15】
前記トンネルジャンクション層、前記第2の一導電型クラッド層、前記第2の活性層及び前記第2の反対導電型クラッド層は複数回繰り返して順に形成されることを特徴とする請求項8乃至請求項13のいずれか1つに記載の半導体素子の製造方法。
【請求項1】
第1の一導電型クラッド層と、
前記第1の一導電型クラッド層上に形成された第1の活性層と、
前記第1の活性層上に形成された第1の反対導電型クラッド層と、
前記第1の反対導電型クラッド層上に部分的に形成されたトンネルジャンクション層と、
前記トンネルジャンクション層上に形成される第2の一導電型クラッド層と、
前記第2の一導電型クラッド層上に形成された第2の活性層と、
前記第2の活性層の上に形成された第2の反対導電型クラッド層と
を有することを特徴とする半導体発光素子。
【請求項2】
前記トンネルジャンクション層から前記第2の反対導電型クラッド層までは、前記第1の反対導電型クラッド層上に複数回繰り返して順に形成された層構造を有することを特徴とする請求項1に記載の半導体発光素子。
【請求項3】
少なくとも前記第2の反対導電型クラッド層から前記トンネルジャンクション層までの深さにある各層は前記トンネルジャンクション層と実質的に同じパターンの平面形状を有することを特徴とする請求項1又は請求項2に記載の半導体発光素子。
【請求項4】
前記トンネルジャンクション層の両側には非伝導領域が形成されていることを特徴とする請求項1乃至請求項3のいずれか1つに記載の半導体発光素子。
【請求項5】
前記非伝導領域は、前記第2の反対導電型クラッド層から少なくとも前記第1の反対導電型クラッド層に至る深さにイオン注入されたイオン注入領域であることを特徴とする請求項4に記載の半導体発光素子。
【請求項6】
前記非伝導領域は、前記トンネルジャンクション層にトンネル電流が流れている状態で、電流の流れを阻止するpnジャンクション層であることを特徴とする請求項4に記載の半導体発光素子。
【請求項7】
前記トンネルジャンクション層の両側の領域、該両側の領域の上方と下方の領域うち少なくとも1つの領域には電流ブロック層が形成されていることを特徴とする請求項1乃至請求項5のいずれか1つに記載の半導体素子。
【請求項8】
基板の上に、第1の一導電型クラッド層、第1の活性層、第1の反対導電型クラッド層、トンネルジャンクション層、第2の一導電型クラッド層、第2の活性層及び第2の反対導電型クラッド層を順に形成する工程と、
前記第2の反対導電型クラッド層の電流注入領域にマスクを形成する工程と、
前記マスクの周囲の前記第2の反対導電型クラッド層から少なくとも前記トンネルジャンクション層までにイオンを注入することにより絶縁化する工程と
を有することを特徴とする半導体発光素子の製造方法。
【請求項9】
基板の上に、第1の一導電型クラッド層、第1の活性層、第1の反対導電型クラッド層、トンネルジャンクション層、第2の一導電型クラッド層、第2の活性層及び第2の反対導電型クラッド層を順に形成する工程と、
前記第2の反対導電型クラッド層の上に電流注入領域にマスクを形成する工程と、
前記マスクの周囲の前記第2の反対導電型クラッド層から少なくとも前記トンネルジャンクション層までをエッチングして除去する工程と
を有することを特徴とする半導体発光素子の製造方法。
【請求項10】
基板の上に第1の一導電型クラッド層、第1の活性層、第1の反対導電型クラッド層を順に形成する工程と、
前記第1の反対導電型クラッド層上にトンネルジャンクション層を形成する工程と、
前記トンネルジャンクション層をパターニングすることにより電流注入領域に部分的に形成する工程と、
前記トンネルジャンクション層上及びその周囲に、第2の一導電型クラッド層、第2の活性層及び第2の反対導電型クラッド層を形成する工程と
を有することを特徴とする半導体発光素子の製造方法。
【請求項11】
基板の上に第1の一導電型クラッド層、第1の活性層、第1の反対導電型クラッド層を順に形成する工程と、
電流注入領域に開口を有するマスクを前記第1の反対導電型クラッド層の上に形成する工程と、
前記マスクの前記開口を通して前記第1の反対導電型クラッド層上に部分的にトンネルジャンクション層を選択的に成長する工程と、
前記トンネルジャンクション層上及びその周囲に、第2の一導電型クラッド層、第2の活性層及び第2の反対導電型クラッド層を順に形成する工程と
を有することを特徴とする半導体発光素子の製造方法。
【請求項12】
基板の上に第1の一導電型クラッド層、第1の活性層、第1の反対導電型クラッド層を順に形成する工程と、
前記第1の反対導電型クラッド層上にトンネルジャンクション層を形成する工程と、
前記トンネルジャンクション層のうち電流注入領域を部分的に覆うマスクを形成する工程と、
前記マスクの周囲に露出した前記トンネルジャンクション層にn型ドーパントイオン、p型ドーパントイオン、水素イオンのいずれかを導入することにより電流阻止領域を形成する工程と
を有することを特徴とする半導体発光素子の製造方法。
【請求項13】
前記n型ドーパントイオン、前記p型ドーパントイオン、前記水素イオンイオンの導入はイオン注入によることを特徴とする請求項12に記載の半導体発光素子の製造方法。
【請求項14】
前記トンネルジャンクション層の両側の領域と該領域の上方と下方の少なくともいずれかに電流ブロック層を形成する工程を有することを特徴とする請求項8乃至請求項13のいずれか1つに記載の半導体素子の製造方法。
【請求項15】
前記トンネルジャンクション層、前記第2の一導電型クラッド層、前記第2の活性層及び前記第2の反対導電型クラッド層は複数回繰り返して順に形成されることを特徴とする請求項8乃至請求項13のいずれか1つに記載の半導体素子の製造方法。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【公開番号】特開2007−251031(P2007−251031A)
【公開日】平成19年9月27日(2007.9.27)
【国際特許分類】
【出願番号】特願2006−75156(P2006−75156)
【出願日】平成18年3月17日(2006.3.17)
【出願人】(000005290)古河電気工業株式会社 (4,457)
【Fターム(参考)】
【公開日】平成19年9月27日(2007.9.27)
【国際特許分類】
【出願日】平成18年3月17日(2006.3.17)
【出願人】(000005290)古河電気工業株式会社 (4,457)
【Fターム(参考)】
[ Back to top ]