説明

半導体装置およびその製造方法

【課題】 下面を研削されたシリコン基板の下面にクラックが発生しにくいようにする。
【解決手段】 シリコン基板1の下面側を適宜に研削する。この場合、シリコン基板1の下面に微細で鋭角な凸凹(シリコンの結晶破壊層)が形成される。次に、ウェットエッチングにより、シリコン基板1の下面を段差1〜5μmの粗面仕上げとする。次に、シリコン基板1の下面にエポキシ系樹脂などからなる保護膜12を形成する。この場合、シリコン基板1の下面は段差1〜5μmの粗面となっているので、この粗面は保護膜12によって確実に覆われ、シリコン基板の下面にクラックが発生しにくいようにすることができる。

【発明の詳細な説明】
【技術分野】
【0001】
この発明は半導体装置およびその製造方法に関する。
【背景技術】
【0002】
従来の半導体装置の製造方法には、半導体基板の厚さを薄くするため、ウエハ状態の半導体基板の裏面を研削し、ウエハ状態の半導体基板の裏面に樹脂からなる保護膜を形成し、所定の工程を経た後に、ウエハ状態の半導体基板などを切断して複数個の半導体装置を得るようにした方法がある(例えば、特許文献1参照)。
【0003】
【特許文献1】特開2001−230224号公報
【発明の開示】
【発明が解決しようとする課題】
【0004】
ところで、上記従来の製造方法により得られた半導体装置では、半導体基板の裏面を研削すると、半導体基板の裏面に微細で鋭角な凸凹が形成され、この微細で鋭角な凸凹面に樹脂からなる保護膜を形成しても、微細で鋭角な凹部の奥にまで樹脂を確実に充填することが難しく、微細で鋭角な凹部の奥が保護膜で覆われていないことに起因して、半導体基板の裏面にクラックが発生するおそれがあるという問題がある。
【0005】
そこで、この発明は、半導体基板の裏面にクラックが発生しにくいようにすることができる半導体装置およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【0006】
この発明は、上記目的を達成するため、裏面に段差1〜5μmの粗面を有する半導体基板と、前記半導体基板の裏面に設けられた保護膜とを有することを特徴とするものである。
【発明の効果】
【0007】
この発明によれば、半導体基板の裏面を段差1〜5μmの粗面としているので、この粗面を保護膜で確実に覆うことができ、したがって半導体基板の裏面にクラックが発生しにくいようにすることができる。
【発明を実施するための最良の形態】
【0008】
図1はこの発明の一実施形態としての半導体装置の断面図を示す。この半導体装置は、一般的にはCSP(chip size package)と呼ばれるものであり、シリコン基板(半導体基板)1を備えている。シリコン基板1の上面には所定の機能の集積回路(図示せず)が設けられ、上面周辺部にはアルミニウム系金属などからなる複数の接続パッド2が集積回路に接続されて設けられている。
【0009】
接続パッド2の中央部を除くシリコン基板1の上面には酸化シリコンなどからなる絶縁膜3が設けられ、接続パッド2の中央部は絶縁膜3に設けられた開口部4を介して露出されている。絶縁膜3の上面にはエポキシ系樹脂やポリイミド系樹脂などからなる保護膜5が設けられている。この場合、絶縁膜3の開口部4に対応する部分における保護膜5には開口部6が設けられている。
【0010】
保護膜5の上面には銅などからなる下地金属層7が設けられている。下地金属層7の上面全体には銅からなる配線8が設けられている。下地金属層7を含む配線8の一端部は、絶縁膜3および保護膜5の開口部4、6を介して接続パッド2に接続されている。配線8の接続パッド部上面には銅からなる柱状電極9が設けられている。
【0011】
配線8を含む保護膜5の上面にはエポキシ系樹脂やポリイミド系樹脂などからなる封止膜10がその上面が柱状電極9の上面と面一となるように設けられている。柱状電極9の上面には半田ボール11が設けられている。シリコン基板1の下面(裏面)にはエポキシ系樹脂やポリイミド系樹脂などからなる保護膜12が設けられている。
【0012】
次に、この半導体装置の製造方法の一例について説明する。まず、図2に示すように、ウエハ状態のシリコン基板(半導体基板)1上にアルミニウム系金属などからなる接続パッド2、酸化シリコンなどからなる絶縁膜3およびエポキシ系樹脂やポリイミド系樹脂などからなる保護膜5が設けられ、接続パッド2の中央部が絶縁膜3および保護膜5に形成された開口部4、6を介して露出されたものを用意する。
【0013】
この場合、ウエハ状態のシリコン基板1には、各半導体装置が形成される領域に所定の機能の集積回路が形成され、接続パッド2は、それぞれ、対応する領域に形成された集積回路に電気的に接続されている。また、ウエハ状態のシリコン基板1の厚さは、図1に示すシリコン基板1の厚さよりもある程度厚くなっている。なお、図2において、符号21で示す領域はダイシングストリートに対応する領域である。
【0014】
次に、図3に示すように、絶縁膜3および保護膜5の開口部4、6を介して露出された接続パッド2の上面を含む保護膜5の上面全体に下地金属層7を形成する。この場合、下地金属層7は、無電解メッキにより形成された銅層のみであってもよく、またスパッタにより形成された銅層のみであってもよく、さらにスパッタにより形成されたチタンなどの薄膜層上にスパッタにより銅層を形成したものであってもよい。
【0015】
次に、下地金属層7の上面にメッキレジスト膜22をパターン形成する。この場合、配線8形成領域に対応する部分におけるメッキレジスト膜22には開口部23が形成されている。次に、下地金属層7をメッキ電流路として銅の電解メッキを行なうことにより、メッキレジスト膜22の開口部23内の下地金属層7の上面に配線8を形成する。次に、メッキレジスト膜22を剥離する。
【0016】
次に、図4に示すように、配線8を含む下地金属層7の上面にメッキレジスト膜24をパターン形成する。この場合、柱状電極9形成領域に対応する部分におけるメッキレジスト膜24には開口部25が形成されている。次に、下地金属層7をメッキ電流路として銅の電解メッキを行なうことにより、メッキレジスト膜24の開口部25内の配線8の接続パッド部上面に柱状電極9を形成する。次に、メッキレジスト膜24を剥離し、次いで、配線8をマスクとして下地金属層7の不要な部分をエッチングして除去すると、図5に示すように、配線8下にのみ下地金属層7が残存される。
【0017】
次に、図6に示すように、柱状電極9および配線8を含む保護膜5の上面全体に、スクリーン印刷法やスピンコート法などにより、エポキシ系樹脂やポリイミド系樹脂などからなる封止膜10をその厚さが柱状電極9の高さよりも厚くなるように形成する。したがって、この状態では、柱状電極9の上面は封止膜10によって覆われている。
【0018】
次に、封止膜10および柱状電極9の上面側を適宜に研磨し、図7に示すように、柱状電極9の上面を露出させ、且つ、この露出された柱状電極9の上面を含む封止膜10の上面を平坦化する。ここで、柱状電極9の上面側を適宜に研磨するのは、電解メッキにより形成される柱状電極9の高さにばらつきがあるため、このばらつきを解消して、柱状電極9の高さを均一にするためである。
【0019】
次に、図8に示すように、シリコン基板1の厚さを薄くするため、シリコン基板1の下面(裏面)側を適宜に研削または研摩する。ここで、ウエハ状態のシリコン基板1の下面を研削または研摩すると、図8のA部を詳細に示す部分拡大断面図である図9に示すように、シリコン基板1の下面に微細で鋭角な凸凹(シリコンの結晶破壊層)26が形成される。この微細で鋭角な凸凹26は、シリコン基板1の下面にクラックが発生する要因となる。
【0020】
そこで、次に、硝酸−フッ酸−酢酸の混合溶液またはこれに水を加えた混合溶液を用いたウェットエッチングを行なう。このウェットエッチングでは、硝酸でシリコン基板1の下面を酸化させて酸化膜を形成し、フッ酸でこの酸化膜を溶解して除去し、酢酸で反応を制御することになる。この場合、混合溶液の組成比や処理時間などの条件により、シリコン基板1の下面を鏡面仕上げとすることもできるが、シリコン基板1が光の影響を受けにくいようにするために、図10に示すように、シリコン基板1の下面を段差1〜5μmの粗面仕上げとする方が好ましい。
【0021】
次に、図11に示すように、シリコン基板1の下面に、スクリーン印刷法やスピンコート法などにより、エポキシ系樹脂やポリイミド系樹脂などからなる保護膜12をその下面が平坦となるように形成する。予め表面に離型材を有するベースシートに保護膜12を形成しておき、転写法によってシリコン基板1の裏面に保護膜12を設けるようにしてもよい。この場合、シリコン基板1の下面は、図10に示すように、段差1〜5μmの粗面となっているので、この粗面は保護膜12によって確実に覆われる。
【0022】
次に、柱状電極9の上面に半田ボール11を形成する。次に、図12に示すように、ダイシングストリート21に沿って、ダイシング法により、封止膜10、保護膜5、絶縁膜3、シリコン基板1および保護膜12を切断すると、図1に示す半導体装置が複数個得られる。
【0023】
このようにして得られた半導体装置では、図10に示すように、シリコン基板1の下面を段差1〜5μmの粗面としているので、この粗面を保護膜12で確実に覆うことができ、したがってシリコン基板1の下面にクラックが発生しにくいようにすることができる。
【0024】
なお、保護膜12は、樹脂ではなく、金属によって形成するようにしてもよい。金属材料としては、シリコン基板1との密着性が良く、機械的強度が高いものであればよく、一例を挙げればチタンなどである。そして、図10に示す工程後に、図13に示すように、シリコン基板1の下面に、スパッタ法などにより、チタンからなる保護膜12を膜厚1500Å程度に形成する。この場合、チタンからなる保護膜12には樹脂のような硬化収縮が発生しないので、シリコン基板1に反りが発生しないようにすることができる。
【0025】
また、この発明は、CSPと呼ばれる半導体装置に限らず、例えば、絶縁膜3の開口部4を介して露出された接続パッド2上に下地金属層および柱状電極を形成し、柱状電極の周囲における絶縁膜3上に封止膜を形成し、柱状電極上に半田ボールを形成した半導体装置にも適用することができる。
【図面の簡単な説明】
【0026】
【図1】この発明の一実施形態としての半導体装置の断面図。
【図2】図1に示す半導体装置の製造方法の一例において、当初用意したものの断面 図。
【図3】図2に続く工程の断面図。
【図4】図3に続く工程の断面図。
【図5】図4に続く工程の断面図。
【図6】図5に続く工程の断面図。
【図7】図6に続く工程の断面図。
【図8】図7に続く工程の断面図。
【図9】図8のA部を詳細に示す部分拡大断面図。
【図10】図9に続く工程の部分拡大断面図。
【図11】図10に続く工程の断面図。
【図12】図11に続く工程の断面図。
【図13】保護膜を金属で形成した場合の図10に続く工程の部分拡大断面図。
【符号の説明】
【0027】
1 シリコン基板
2 接続パッド
3 絶縁膜
5 保護膜
7 下地金属層
8 配線
9 柱状電極
10 封止膜
11 半田ボール
12 保護膜

【特許請求の範囲】
【請求項1】
裏面に段差1〜5μmの粗面を有する半導体基板と、前記半導体基板の裏面に設けられた保護膜とを有することを特徴とする半導体装置。
【請求項2】
請求項1に記載の発明において、前記保護膜は樹脂からなることを特徴とする半導体装置。
【請求項3】
請求項1に記載の発明において、前記保護膜は金属からなることを特徴とする半導体装置。
【請求項4】
請求項1に記載の発明において、前記半導体基板上に複数の柱状電極が設けられ、前記柱状電極の周囲における前記半導体基板上に封止膜が設けられていることを特徴とする半導体装置。
【請求項5】
請求項4に記載の発明において、前記柱状電極上に半田ボールが設けられていることを特徴とする半導体装置。
【請求項6】
半導体基板の微細で鋭角な凸凹の裏面をウェットエッチングにより粗面化し、前記半導体基板の裏面に保護膜を形成することを特徴とする半導体装置の製造方法。
【請求項7】
請求項6に記載の発明において、前記ウェットエッチング工程前に、前記半導体基板の裏面を研削することを特徴とする半導体装置の製造方法。
【請求項8】
請求項6に記載の発明において、前記保護膜は樹脂によって形成することを特徴とする半導体装置の製造方法。
【請求項9】
請求項6に記載の発明において、前記保護膜は金属によって形成することを特徴とする半導体装置の製造方法。
【請求項10】
複数の接続パッドを有する半導体基板を準備する工程と、
前記接続パッドに接続される配線を設ける工程と、
前記配線上に柱状電極を設ける工程と、
前記半導体基板上の前記柱状電極間に封止膜を設ける工程と、
前記半導体基板の裏面を研削または研摩し、この後、前記半導体基板の裏面をウェットエッチングする工程と、
前記ウェットエッチングが施された半導体基板の裏面に保護膜を設ける工程と、
前記半導体基板を前記封止膜および前記保護膜と共にダイシングして、個々の半導体装置を得る工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項11】
請求項10に記載の発明において、前記半導体基板をダイシングする前に、前記柱状電極上に半田ボールを設ける工程を有することを特徴とする半導体装置の製造方法。

【図1】
image rotate

【図2】
image rotate

【図3】
image rotate

【図4】
image rotate

【図5】
image rotate

【図6】
image rotate

【図7】
image rotate

【図8】
image rotate

【図9】
image rotate

【図10】
image rotate

【図11】
image rotate

【図12】
image rotate

【図13】
image rotate


【公開番号】特開2006−229112(P2006−229112A)
【公開日】平成18年8月31日(2006.8.31)
【国際特許分類】
【出願番号】特願2005−43738(P2005−43738)
【出願日】平成17年2月21日(2005.2.21)
【出願人】(000001443)カシオ計算機株式会社 (8,748)
【Fターム(参考)】