半導体装置の製造方法
【課題】 分離不良を防止し歩留まりを向上させることが可能な半導体装置の製造方法を提供する。
【解決手段】半導体基板1の主面上の複数に区分された半導体チップ領域において、半導体素子回路のグランド配線に接続されたグランドパッド11を形成し、複数の前記半導体チップを分離する分離領域に、分離溝22を形成し、前記半導体基板の主面を覆うように金属膜31を形成し、前記半導体基板の主面上の前記金属膜を覆うように、かつ前記分離溝を埋めるように絶縁膜を形成し、前記絶縁膜を全面エッチングして、前記分離溝の底部に絶縁膜32aを残し、前記金属膜を介して、前記グランドパッドに接続され、前記分離溝の底部の前記絶縁膜32aの上端まで延在するように金属層33を形成し、前記半導体基板の裏面を前記分離溝の底部が露出するまで研磨し、前記分離溝において前記半導体チップ領域を切断し、複数の前記半導体チップに分離する。
【解決手段】半導体基板1の主面上の複数に区分された半導体チップ領域において、半導体素子回路のグランド配線に接続されたグランドパッド11を形成し、複数の前記半導体チップを分離する分離領域に、分離溝22を形成し、前記半導体基板の主面を覆うように金属膜31を形成し、前記半導体基板の主面上の前記金属膜を覆うように、かつ前記分離溝を埋めるように絶縁膜を形成し、前記絶縁膜を全面エッチングして、前記分離溝の底部に絶縁膜32aを残し、前記金属膜を介して、前記グランドパッドに接続され、前記分離溝の底部の前記絶縁膜32aの上端まで延在するように金属層33を形成し、前記半導体基板の裏面を前記分離溝の底部が露出するまで研磨し、前記分離溝において前記半導体チップ領域を切断し、複数の前記半導体チップに分離する。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体装置の製造方法に関する。
【背景技術】
【0002】
高周波用半導体装置において、半導体装置を接続する配線、特にグランド配線の寄生インダクタンスが高周波特性に影響を与えることはよく知られている。
【0003】
この問題を解決するため、半導体チップの主面に形成されたグランドパッドと実装基板のグランドとを接続するために、半導体基板にスルーホールを形成するビアホール構造や、半導体チップの側面に主面のグランドパッドに接続する導電金属層を形成した側壁メタライズ構造が用いられている。
【0004】
ビアホール構造による接地電極形成では、小型化に優れる反面、裏面へのリソグラフィやビアホール形成のためのエッチング工程等が煩雑であり、歩留まり低下の要因となっていた。
【0005】
一方、側壁メタライズ構造による接地電極形成では、裏面からのリソクラフィやエッチング、メッキ工程がないため工程が簡略であり、ビアホール構造よりも高歩留まりが期待できる。
【0006】
従来は、以下のようにメタライズ構造の製造が行われていた。先ず、半導体素子、グランドパッド、信号線が形成され、グランドパッド、信号線パッドの表面の一部とダイシングライン領域に開口を有する絶縁膜が半導体基板の主面上に形成される。
【0007】
ダイシング装置によって、半導体基板の主面側からダイシングライン領域に分離溝が形成される。
【0008】
次に、半導体基板の主面上に給電金属層を例えばAu/Tiにて形成する。半導体基板の主面に形成されたグランドパッドと分離溝を含む領域に露出開口部を有するフォトレジスト膜を形成した後、選択的にAuメッキを行う。
【0009】
フォトレジスト膜を除去し、余分な給電金属層をエッチング除去することで、グランドパッドと分離溝内のメッキ層が電気的に接続される。
【0010】
その後、半導体基板の裏面研磨を行うことにより、分離溝底部のメッキ層が露出し、更に研磨をすることで半導体チップが個片に分離される。このとき、半導体チップの側面は給電金属層及びメッキ層に覆われている。
【0011】
しかし、分離溝内がAuメッキ、給電金属層により全て覆われている。このため、半導体基板の裏面研磨によりAuメッキ層や給電金属層も同時に研磨・除去していくが、硬く脆い半導体基板と、柔らかく展性に富むAuとを同時に削ることは困難である。この結果、分離溝底部においてAuの分離残りが発生し、分離不良による歩留まり低下を起こすことがあった。
【0012】
Auの分離不良を避けるため、分離溝底部がメッキに覆われないように選択メッキを行うことも考えられる。しかし、そのためには分離溝に合わせたマスクパターンを形成する必要がある。このようなマスクパターンの形成を一般的なステッパで露光を行う場合には、100μm前後の深さの分離溝が半導体基板の表面に縦横に形成されているため、露光時に割れる危険性が高い。
【0013】
また、割れを防止するため、比較的ストレスの少ないコンタクト露光機により露光を行うことで割れの危険性は減るが、パターンの合わせズレが起こる可能性が高くなる。合わせズレが起こると、壁面がメッキされないチップが出てくるため歩留まり下がる。また、合わせズレを見込んで分離溝を広く取ると、チップの収率が下がってしまうという問題があった。
【0014】
以下に、従来の側壁メタライズに関する技術を開示した文献名を記載する。
【特許文献1】特開2001−244284号
【発明の開示】
【発明が解決しようとする課題】
【0015】
本発明は上記事情に鑑み、分離不良を防止し歩留まりを向上させることが可能な半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【0016】
本発明の一態様による半導体装置の製造方法は、
半導体基板の主面上の複数に区分された半導体チップ領域において、半導体素子用の回路パターンと、前記回路パターンにおけるグランド配線に接続されたグランドパッドとを形成する工程と、
複数の前記半導体チップを分離する分離領域に、分離溝を形成する工程と、
前記半導体基板の主面を覆うように金属膜を形成する工程と、
前記半導体基板の主面上の前記金属膜を覆うように、かつ前記分離溝を埋めるように絶縁膜を形成する工程と、
前記絶縁膜を全面エッチングし、前記分離溝の底部に前記絶縁膜を残す工程と、
前記金属膜を介して、前記グランドパッドに接続され、前記分離溝の底部の前記絶縁膜の上端まで延在するように金属層を形成する工程と、
前記半導体基板の裏面を前記分離溝の底部が露出するまで研磨し、前記分離溝において前記半導体チップ領域を切断し、複数の前記半導体チップに分離する工程と、
を備えることを特徴とする。
【発明の効果】
【0017】
本発明の半導体装置の製造方法によれば、分離不良による歩留まりの低下を防止することが可能である。
【発明を実施するための最良の形態】
【0018】
以下、本発明の実施の形態について図面を参照して説明する。
【0019】
(1)実施の形態1
本発明の実施の形態1による半導体装置の製造方法について、素子の工程別の縦断面を示した図1〜図9を用いて説明する。
【0020】
図1に示されるように、半導体基板上の主面上の複数に区分された半導体チップ領域において、半導体素子としての回路パターンと、Au等の金属膜から成るグランドパッド11及び信号線パッド12とが形成される。
【0021】
その後、グランドパッド11及び信号線パッド12の表面の一部と、ダイシングライン領域21とに開口を有する絶縁膜13が、半導体基板1の主面上に形成される。ここで、ダイシングライン領域21は、半導体装置を半導体チップ毎に分離する際の分離領域である。
【0022】
図2に示されるように、ダイシング装置のブレード45によって半導体基板1の主面側から、ダイシングライン領域21において、例えば100μmの深さで分離溝22が形成される。その際に、刃先がV字型のブレード45を用いることで、分離溝22の側壁の断面形状を順メサ形状にする。
【0023】
図3に示されるように、半導体基板1の主面の全面上に、Au/Tiから成る給電金属層31を約100nmの厚さで形成する。続いて、図4に示されるように、フォトレジストあるいはSOG等から成る絶縁膜32を塗布する。このとき、分離溝22内では絶縁膜32が厚く塗布されることになる。
【0024】
次に、O2RIE等により、絶縁膜32に対して全面エッチバックを行う。
【0025】
絶縁膜32のうち、半導体基板1の主面上の絶縁膜32がなくなるまでエッチングを行うと、図5に示されるように、分離溝22内の絶縁膜32は厚さが厚いため、分離溝22内の底部に絶縁膜32aが残る。
【0026】
次に、図6に示されるように半導体主面上に電解メッキ法によりAuメッキ層33を形成する。
【0027】
この時、分離溝22内の底部には絶縁膜32aが残っているため、メッキされない点が重要である。
【0028】
図7に示されるように、フォトレジスト膜34をグランドパッド11と分離溝22内のAuメッキ層、信号パッド12を覆うように形成し、不要なAuメッキ層33、給電金属層31をエッチング除去する。
【0029】
図8に示されるように、グランドパッド11と分離溝22内のAuメッキ層33とが電気的に接続され、かつ分離溝22の底部にはAuメッキ層33のない状態となる。
【0030】
その後、半導体基板1の裏面研磨を行うと、分離溝22の底部のAuメッキ層33、あるいは給電金属層31が露出する。更に研磨を行うことで、図9に示されるように、半導体チップ41が個片に分離される。
【0031】
このとき、分離溝22の底部にはAuメッキ層33が存在せず、薄い給電金属層31のみが存在する。このため研磨による分離は容易かつ確実に行われ、上述したような従来発生していた分離不良が発生することはない。
【0032】
ここで、分離された半導体チップ41の側面は、途中までが給電金属層31及びAuメッキ層33に覆われており、下部は半導体層のみとなっている。
【0033】
次に、比較例としての側壁メタライズ構造を製造する方法について、図10を参照して説明する。
【0034】
まず、上記実施の形態1における図1から図3に示された工程までは同様であり説明を省略する。
【0035】
図3に示された工程までにより、半導体基板101の主面上に給電金属層131が形成される。
【0036】
次に、図10に示されるように、半導体基板101の主面上に形成されたグランドパッド111と分離溝122を含む領域に露出開口部を有するフォトレジスト膜134を形成した後、電解メッキ法によりAuメッキ層133を選択的に形成する。
【0037】
次に、フォトレジスト膜134を除去した後、余分な給電金属層131をエッチング除去すると、図11に示されたようにグランドパッド111と分離溝122内のAuメッキ層133が電気的に接続される。
【0038】
その後、半導体基板101の裏面研磨を行うと、図12に示されたように分離溝122底部のAuメッキ層133あるいは給電金属層131が露出する。更に研磨を行うことで、半導体チップ141が個片に分離される。
【0039】
しかし、この比較例では、分離溝122内がAuメッキ層133、給電金属層131により全て覆われている。このため、半導体基板101の裏面研磨によって、Auメッキ層133や給電金属層131も同時に研磨・除去されていくが、上述したように、硬く脆い半導体基板101と、柔らかく展性に富むAuメッキ層133とを同時に削ることは困難である。よって、図12に示されたように、Auメッキ層133の分離残りが発生して、分離不良による歩留まり低下を起こすこととなる。
【0040】
これに対し、上記実施の形態1によれば、図5に示された工程で、分離溝22の底部に絶縁膜32aが残っており、この状態で図6に示されたようにメッキを行うと、分離溝22の底部にはAuメッキ層33が形成されず、薄い給電金属層31のみが存在する。従って、研磨による分離が容易かつ確実に行われるため、比較例のような分離不良を防止することができる。
【0041】
(2)実施の形態2
本発明の実施の形態2による半導体装置の製造方法について、図13〜図16を用いて説明する。
【0042】
本実施の形態2は、上記実施の形態1と比較してフォトレジスト膜とAuメッキ層の形成順序が相違する。
【0043】
図1から図5までに示された上記実施の形態1と同様の手順で、図13に示されるように、分離溝22の底部に絶縁膜32bを残す。
【0044】
ここで、分離溝22の底部に残した絶縁膜32bを、後に塗布するフォトレジストと溶解しないように、難溶化させる処理を行う。例えば、絶縁膜32bがノボラック系樹脂材等からなるフォトレジストである場合は、CF4/O2プラズマ処理を行って難溶化させる。
【0045】
ここで、絶縁膜32bとしてフォトレジストを用いることは、既存の装置を使うことができる点において有用である。しかし、底部に残した絶縁膜32bがフォトレジストではなく、例えばSOG(Spin On Glass)のように後に塗布するフォトレジストと混ざることがない材料であれば、このような難溶化させる工程は不要である。
【0046】
次に、図14に示されるように、半導体基板1の主面に形成されたグランドパッド11と分離溝22を含む領域に露出開口部を有するフォトレジスト膜54を形成した後、電解メッキ法によりAuメッキ層53を選択的に形成する。
【0047】
この時、分離溝22内の底部には絶縁膜32bが残っているため、分離溝22の底部はメッキされない。
【0048】
フォトレジスト膜54を除去し、このフォトレジスト膜54で覆われていた余分な給電金属層31をエッチングにより除去する。これにより、図15に示されたように、グランドパッド11と分離溝22内のAuメッキ層53が電気的に接続され、かつ分離溝22の底部はAuメッキ層53は存在しない状態となる。
【0049】
その後、図16に示されたように、半導体基板1の裏面研磨を行うと、分離溝22の底部のAuメッキ層53あるいは給電金属層31が露出し、更に研磨をすることで半導体チップ41が個片に分離される。
【0050】
本実施の形態2においても、上記実施の形態と同様に、分離溝22の底部に絶縁膜32aが残存し、この状態でメッキを行うことで分離溝22の底部にAuメッキ層53が形成されずに薄い給電金属層31のみが存在する。従って、研磨による分離が容易かつ確実に行われ、分離不良を防止することができる。
【0051】
上述した実施の形態はいずれも一例であって、本発明を限定するものではなく、本発明の技術的範囲において様々に変形することが可能である。例えば、絶縁膜や給電金属層、メッキ層等の膜の材料やエッチング法、フォトレジスト膜の難溶化処理等について、上記実施の形態には限定されず他のものを用いてもよい。
【図面の簡単な説明】
【0052】
【図1】本発明の実施の形態1による半導体装置の製造方法を工程別に示す素子の縦断面図。
【図2】同実施の形態1による半導体装置の製造方法を工程別に示す素子の縦断面図。
【図3】同実施の形態1による半導体装置の製造方法を工程別に示す素子の縦断面図。
【図4】同実施の形態1による半導体装置の製造方法を工程別に示す素子の縦断面図。
【図5】同実施の形態1による半導体装置の製造方法を工程別に示す素子の縦断面図。
【図6】同実施の形態1による半導体装置の製造方法を工程別に示す素子の縦断面図。
【図7】同実施の形態1による半導体装置の製造方法を工程別に示す素子の縦断面図。
【図8】同実施の形態1による半導体装置の製造方法を工程別に示す素子の縦断面図。
【図9】同実施の形態1による半導体装置の製造方法を工程別に示す素子の縦断面図。
【図10】比較例による半導体装置の製造方法を工程別に示す素子の縦断面図。
【図11】同比較例による半導体装置の製造方法を工程別に示す素子の縦断面図。
【図12】同比較例による半導体装置の製造方法を工程別に示す素子の縦断面図。
【図13】本発明の実施の形態2による半導体装置の製造方法を工程別に示す素子の縦断面図。
【図14】同実施の形態2による半導体装置の製造方法を工程別に示す素子の縦断面図。
【図15】同実施の形態2による半導体装置の製造方法を工程別に示す素子の縦断面図。
【図16】同実施の形態2による半導体装置の製造方法を工程別に示す素子の縦断面図。
【符号の説明】
【0053】
1 半導体基板
11 グランドパッド
12 信号パッド
13、32 絶縁膜
21 ダイシングライン領域
22 分離溝
31 給電金属層
33、53 Auメッキ層
34、54 フォトレジスト膜
41 半導体チップ
45 ブレード
【技術分野】
【0001】
本発明は、半導体装置の製造方法に関する。
【背景技術】
【0002】
高周波用半導体装置において、半導体装置を接続する配線、特にグランド配線の寄生インダクタンスが高周波特性に影響を与えることはよく知られている。
【0003】
この問題を解決するため、半導体チップの主面に形成されたグランドパッドと実装基板のグランドとを接続するために、半導体基板にスルーホールを形成するビアホール構造や、半導体チップの側面に主面のグランドパッドに接続する導電金属層を形成した側壁メタライズ構造が用いられている。
【0004】
ビアホール構造による接地電極形成では、小型化に優れる反面、裏面へのリソグラフィやビアホール形成のためのエッチング工程等が煩雑であり、歩留まり低下の要因となっていた。
【0005】
一方、側壁メタライズ構造による接地電極形成では、裏面からのリソクラフィやエッチング、メッキ工程がないため工程が簡略であり、ビアホール構造よりも高歩留まりが期待できる。
【0006】
従来は、以下のようにメタライズ構造の製造が行われていた。先ず、半導体素子、グランドパッド、信号線が形成され、グランドパッド、信号線パッドの表面の一部とダイシングライン領域に開口を有する絶縁膜が半導体基板の主面上に形成される。
【0007】
ダイシング装置によって、半導体基板の主面側からダイシングライン領域に分離溝が形成される。
【0008】
次に、半導体基板の主面上に給電金属層を例えばAu/Tiにて形成する。半導体基板の主面に形成されたグランドパッドと分離溝を含む領域に露出開口部を有するフォトレジスト膜を形成した後、選択的にAuメッキを行う。
【0009】
フォトレジスト膜を除去し、余分な給電金属層をエッチング除去することで、グランドパッドと分離溝内のメッキ層が電気的に接続される。
【0010】
その後、半導体基板の裏面研磨を行うことにより、分離溝底部のメッキ層が露出し、更に研磨をすることで半導体チップが個片に分離される。このとき、半導体チップの側面は給電金属層及びメッキ層に覆われている。
【0011】
しかし、分離溝内がAuメッキ、給電金属層により全て覆われている。このため、半導体基板の裏面研磨によりAuメッキ層や給電金属層も同時に研磨・除去していくが、硬く脆い半導体基板と、柔らかく展性に富むAuとを同時に削ることは困難である。この結果、分離溝底部においてAuの分離残りが発生し、分離不良による歩留まり低下を起こすことがあった。
【0012】
Auの分離不良を避けるため、分離溝底部がメッキに覆われないように選択メッキを行うことも考えられる。しかし、そのためには分離溝に合わせたマスクパターンを形成する必要がある。このようなマスクパターンの形成を一般的なステッパで露光を行う場合には、100μm前後の深さの分離溝が半導体基板の表面に縦横に形成されているため、露光時に割れる危険性が高い。
【0013】
また、割れを防止するため、比較的ストレスの少ないコンタクト露光機により露光を行うことで割れの危険性は減るが、パターンの合わせズレが起こる可能性が高くなる。合わせズレが起こると、壁面がメッキされないチップが出てくるため歩留まり下がる。また、合わせズレを見込んで分離溝を広く取ると、チップの収率が下がってしまうという問題があった。
【0014】
以下に、従来の側壁メタライズに関する技術を開示した文献名を記載する。
【特許文献1】特開2001−244284号
【発明の開示】
【発明が解決しようとする課題】
【0015】
本発明は上記事情に鑑み、分離不良を防止し歩留まりを向上させることが可能な半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【0016】
本発明の一態様による半導体装置の製造方法は、
半導体基板の主面上の複数に区分された半導体チップ領域において、半導体素子用の回路パターンと、前記回路パターンにおけるグランド配線に接続されたグランドパッドとを形成する工程と、
複数の前記半導体チップを分離する分離領域に、分離溝を形成する工程と、
前記半導体基板の主面を覆うように金属膜を形成する工程と、
前記半導体基板の主面上の前記金属膜を覆うように、かつ前記分離溝を埋めるように絶縁膜を形成する工程と、
前記絶縁膜を全面エッチングし、前記分離溝の底部に前記絶縁膜を残す工程と、
前記金属膜を介して、前記グランドパッドに接続され、前記分離溝の底部の前記絶縁膜の上端まで延在するように金属層を形成する工程と、
前記半導体基板の裏面を前記分離溝の底部が露出するまで研磨し、前記分離溝において前記半導体チップ領域を切断し、複数の前記半導体チップに分離する工程と、
を備えることを特徴とする。
【発明の効果】
【0017】
本発明の半導体装置の製造方法によれば、分離不良による歩留まりの低下を防止することが可能である。
【発明を実施するための最良の形態】
【0018】
以下、本発明の実施の形態について図面を参照して説明する。
【0019】
(1)実施の形態1
本発明の実施の形態1による半導体装置の製造方法について、素子の工程別の縦断面を示した図1〜図9を用いて説明する。
【0020】
図1に示されるように、半導体基板上の主面上の複数に区分された半導体チップ領域において、半導体素子としての回路パターンと、Au等の金属膜から成るグランドパッド11及び信号線パッド12とが形成される。
【0021】
その後、グランドパッド11及び信号線パッド12の表面の一部と、ダイシングライン領域21とに開口を有する絶縁膜13が、半導体基板1の主面上に形成される。ここで、ダイシングライン領域21は、半導体装置を半導体チップ毎に分離する際の分離領域である。
【0022】
図2に示されるように、ダイシング装置のブレード45によって半導体基板1の主面側から、ダイシングライン領域21において、例えば100μmの深さで分離溝22が形成される。その際に、刃先がV字型のブレード45を用いることで、分離溝22の側壁の断面形状を順メサ形状にする。
【0023】
図3に示されるように、半導体基板1の主面の全面上に、Au/Tiから成る給電金属層31を約100nmの厚さで形成する。続いて、図4に示されるように、フォトレジストあるいはSOG等から成る絶縁膜32を塗布する。このとき、分離溝22内では絶縁膜32が厚く塗布されることになる。
【0024】
次に、O2RIE等により、絶縁膜32に対して全面エッチバックを行う。
【0025】
絶縁膜32のうち、半導体基板1の主面上の絶縁膜32がなくなるまでエッチングを行うと、図5に示されるように、分離溝22内の絶縁膜32は厚さが厚いため、分離溝22内の底部に絶縁膜32aが残る。
【0026】
次に、図6に示されるように半導体主面上に電解メッキ法によりAuメッキ層33を形成する。
【0027】
この時、分離溝22内の底部には絶縁膜32aが残っているため、メッキされない点が重要である。
【0028】
図7に示されるように、フォトレジスト膜34をグランドパッド11と分離溝22内のAuメッキ層、信号パッド12を覆うように形成し、不要なAuメッキ層33、給電金属層31をエッチング除去する。
【0029】
図8に示されるように、グランドパッド11と分離溝22内のAuメッキ層33とが電気的に接続され、かつ分離溝22の底部にはAuメッキ層33のない状態となる。
【0030】
その後、半導体基板1の裏面研磨を行うと、分離溝22の底部のAuメッキ層33、あるいは給電金属層31が露出する。更に研磨を行うことで、図9に示されるように、半導体チップ41が個片に分離される。
【0031】
このとき、分離溝22の底部にはAuメッキ層33が存在せず、薄い給電金属層31のみが存在する。このため研磨による分離は容易かつ確実に行われ、上述したような従来発生していた分離不良が発生することはない。
【0032】
ここで、分離された半導体チップ41の側面は、途中までが給電金属層31及びAuメッキ層33に覆われており、下部は半導体層のみとなっている。
【0033】
次に、比較例としての側壁メタライズ構造を製造する方法について、図10を参照して説明する。
【0034】
まず、上記実施の形態1における図1から図3に示された工程までは同様であり説明を省略する。
【0035】
図3に示された工程までにより、半導体基板101の主面上に給電金属層131が形成される。
【0036】
次に、図10に示されるように、半導体基板101の主面上に形成されたグランドパッド111と分離溝122を含む領域に露出開口部を有するフォトレジスト膜134を形成した後、電解メッキ法によりAuメッキ層133を選択的に形成する。
【0037】
次に、フォトレジスト膜134を除去した後、余分な給電金属層131をエッチング除去すると、図11に示されたようにグランドパッド111と分離溝122内のAuメッキ層133が電気的に接続される。
【0038】
その後、半導体基板101の裏面研磨を行うと、図12に示されたように分離溝122底部のAuメッキ層133あるいは給電金属層131が露出する。更に研磨を行うことで、半導体チップ141が個片に分離される。
【0039】
しかし、この比較例では、分離溝122内がAuメッキ層133、給電金属層131により全て覆われている。このため、半導体基板101の裏面研磨によって、Auメッキ層133や給電金属層131も同時に研磨・除去されていくが、上述したように、硬く脆い半導体基板101と、柔らかく展性に富むAuメッキ層133とを同時に削ることは困難である。よって、図12に示されたように、Auメッキ層133の分離残りが発生して、分離不良による歩留まり低下を起こすこととなる。
【0040】
これに対し、上記実施の形態1によれば、図5に示された工程で、分離溝22の底部に絶縁膜32aが残っており、この状態で図6に示されたようにメッキを行うと、分離溝22の底部にはAuメッキ層33が形成されず、薄い給電金属層31のみが存在する。従って、研磨による分離が容易かつ確実に行われるため、比較例のような分離不良を防止することができる。
【0041】
(2)実施の形態2
本発明の実施の形態2による半導体装置の製造方法について、図13〜図16を用いて説明する。
【0042】
本実施の形態2は、上記実施の形態1と比較してフォトレジスト膜とAuメッキ層の形成順序が相違する。
【0043】
図1から図5までに示された上記実施の形態1と同様の手順で、図13に示されるように、分離溝22の底部に絶縁膜32bを残す。
【0044】
ここで、分離溝22の底部に残した絶縁膜32bを、後に塗布するフォトレジストと溶解しないように、難溶化させる処理を行う。例えば、絶縁膜32bがノボラック系樹脂材等からなるフォトレジストである場合は、CF4/O2プラズマ処理を行って難溶化させる。
【0045】
ここで、絶縁膜32bとしてフォトレジストを用いることは、既存の装置を使うことができる点において有用である。しかし、底部に残した絶縁膜32bがフォトレジストではなく、例えばSOG(Spin On Glass)のように後に塗布するフォトレジストと混ざることがない材料であれば、このような難溶化させる工程は不要である。
【0046】
次に、図14に示されるように、半導体基板1の主面に形成されたグランドパッド11と分離溝22を含む領域に露出開口部を有するフォトレジスト膜54を形成した後、電解メッキ法によりAuメッキ層53を選択的に形成する。
【0047】
この時、分離溝22内の底部には絶縁膜32bが残っているため、分離溝22の底部はメッキされない。
【0048】
フォトレジスト膜54を除去し、このフォトレジスト膜54で覆われていた余分な給電金属層31をエッチングにより除去する。これにより、図15に示されたように、グランドパッド11と分離溝22内のAuメッキ層53が電気的に接続され、かつ分離溝22の底部はAuメッキ層53は存在しない状態となる。
【0049】
その後、図16に示されたように、半導体基板1の裏面研磨を行うと、分離溝22の底部のAuメッキ層53あるいは給電金属層31が露出し、更に研磨をすることで半導体チップ41が個片に分離される。
【0050】
本実施の形態2においても、上記実施の形態と同様に、分離溝22の底部に絶縁膜32aが残存し、この状態でメッキを行うことで分離溝22の底部にAuメッキ層53が形成されずに薄い給電金属層31のみが存在する。従って、研磨による分離が容易かつ確実に行われ、分離不良を防止することができる。
【0051】
上述した実施の形態はいずれも一例であって、本発明を限定するものではなく、本発明の技術的範囲において様々に変形することが可能である。例えば、絶縁膜や給電金属層、メッキ層等の膜の材料やエッチング法、フォトレジスト膜の難溶化処理等について、上記実施の形態には限定されず他のものを用いてもよい。
【図面の簡単な説明】
【0052】
【図1】本発明の実施の形態1による半導体装置の製造方法を工程別に示す素子の縦断面図。
【図2】同実施の形態1による半導体装置の製造方法を工程別に示す素子の縦断面図。
【図3】同実施の形態1による半導体装置の製造方法を工程別に示す素子の縦断面図。
【図4】同実施の形態1による半導体装置の製造方法を工程別に示す素子の縦断面図。
【図5】同実施の形態1による半導体装置の製造方法を工程別に示す素子の縦断面図。
【図6】同実施の形態1による半導体装置の製造方法を工程別に示す素子の縦断面図。
【図7】同実施の形態1による半導体装置の製造方法を工程別に示す素子の縦断面図。
【図8】同実施の形態1による半導体装置の製造方法を工程別に示す素子の縦断面図。
【図9】同実施の形態1による半導体装置の製造方法を工程別に示す素子の縦断面図。
【図10】比較例による半導体装置の製造方法を工程別に示す素子の縦断面図。
【図11】同比較例による半導体装置の製造方法を工程別に示す素子の縦断面図。
【図12】同比較例による半導体装置の製造方法を工程別に示す素子の縦断面図。
【図13】本発明の実施の形態2による半導体装置の製造方法を工程別に示す素子の縦断面図。
【図14】同実施の形態2による半導体装置の製造方法を工程別に示す素子の縦断面図。
【図15】同実施の形態2による半導体装置の製造方法を工程別に示す素子の縦断面図。
【図16】同実施の形態2による半導体装置の製造方法を工程別に示す素子の縦断面図。
【符号の説明】
【0053】
1 半導体基板
11 グランドパッド
12 信号パッド
13、32 絶縁膜
21 ダイシングライン領域
22 分離溝
31 給電金属層
33、53 Auメッキ層
34、54 フォトレジスト膜
41 半導体チップ
45 ブレード
【特許請求の範囲】
【請求項1】
半導体基板の主面上の複数に区分された半導体チップ領域において、半導体素子用の回路パターンと、前記回路パターンにおけるグランド配線に接続されたグランドパッドとを形成する工程と、
複数の前記半導体チップを分離する分離領域に、分離溝を形成する工程と、
前記半導体基板の主面を覆うように金属膜を形成する工程と、
前記半導体基板の主面上の前記金属膜を覆うように、かつ前記分離溝を埋めるように絶縁膜を形成する工程と、
前記絶縁膜を全面エッチングし、前記分離溝の底部に前記絶縁膜を残す工程と、
前記金属膜を介して、前記グランドパッドに接続され、前記分離溝の底部の前記絶縁膜の上端まで延在するように金属層を形成する工程と、
前記半導体基板の裏面を前記分離溝の底部が露出するまで研磨し、前記分離溝において前記半導体チップ領域を切断し、複数の前記半導体チップに分離する工程と、
を備えることを特徴とする半導体装置の製造方法。
【請求項2】
前記金属層を形成する工程では、
前記半導体基板の主面上に、前記分離溝内の前記絶縁膜で覆われた部分以外を覆うように金属によりメッキし、
前記メッキにより形成された金属から成る層のうち、不要な部分をエッチングにより除去することで、前記金属膜を形成することを特徴とする請求項1記載の半導体装置の製造方法。
【請求項3】
前記金属層を形成する工程では、
前記分離溝内の前記絶縁膜と混合しないように、メッキを行う部分に開口部を有するレジスト膜を形成し、
前記レジスト膜及び前記絶縁膜で覆われた部分を除く領域に、選択的に金属によりメッキし、
前記レジスト膜を除去し、
前記金属から成る膜のうち、前記レジスト膜で覆われた部分を除去することで、前記金属層を形成することを特徴とする請求項1記載の半導体装置の製造方法。
【請求項4】
前記絶縁膜はノボラック系樹脂であり、
前記分離溝の底部に前記絶縁膜を残した後、この絶縁膜にCF4/O2プラズマ処理を行って難溶解化させることを特徴とする請求項1又は3記載の半導体装置の製造方法。
【請求項5】
前記絶縁膜は、SOG(スピンオングラス)膜であることを特徴とする請求項1乃至3のいずれかに記載の半導体装置。
【請求項1】
半導体基板の主面上の複数に区分された半導体チップ領域において、半導体素子用の回路パターンと、前記回路パターンにおけるグランド配線に接続されたグランドパッドとを形成する工程と、
複数の前記半導体チップを分離する分離領域に、分離溝を形成する工程と、
前記半導体基板の主面を覆うように金属膜を形成する工程と、
前記半導体基板の主面上の前記金属膜を覆うように、かつ前記分離溝を埋めるように絶縁膜を形成する工程と、
前記絶縁膜を全面エッチングし、前記分離溝の底部に前記絶縁膜を残す工程と、
前記金属膜を介して、前記グランドパッドに接続され、前記分離溝の底部の前記絶縁膜の上端まで延在するように金属層を形成する工程と、
前記半導体基板の裏面を前記分離溝の底部が露出するまで研磨し、前記分離溝において前記半導体チップ領域を切断し、複数の前記半導体チップに分離する工程と、
を備えることを特徴とする半導体装置の製造方法。
【請求項2】
前記金属層を形成する工程では、
前記半導体基板の主面上に、前記分離溝内の前記絶縁膜で覆われた部分以外を覆うように金属によりメッキし、
前記メッキにより形成された金属から成る層のうち、不要な部分をエッチングにより除去することで、前記金属膜を形成することを特徴とする請求項1記載の半導体装置の製造方法。
【請求項3】
前記金属層を形成する工程では、
前記分離溝内の前記絶縁膜と混合しないように、メッキを行う部分に開口部を有するレジスト膜を形成し、
前記レジスト膜及び前記絶縁膜で覆われた部分を除く領域に、選択的に金属によりメッキし、
前記レジスト膜を除去し、
前記金属から成る膜のうち、前記レジスト膜で覆われた部分を除去することで、前記金属層を形成することを特徴とする請求項1記載の半導体装置の製造方法。
【請求項4】
前記絶縁膜はノボラック系樹脂であり、
前記分離溝の底部に前記絶縁膜を残した後、この絶縁膜にCF4/O2プラズマ処理を行って難溶解化させることを特徴とする請求項1又は3記載の半導体装置の製造方法。
【請求項5】
前記絶縁膜は、SOG(スピンオングラス)膜であることを特徴とする請求項1乃至3のいずれかに記載の半導体装置。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【公開番号】特開2006−173179(P2006−173179A)
【公開日】平成18年6月29日(2006.6.29)
【国際特許分類】
【出願番号】特願2004−359801(P2004−359801)
【出願日】平成16年12月13日(2004.12.13)
【出願人】(000003078)株式会社東芝 (54,554)
【Fターム(参考)】
【公開日】平成18年6月29日(2006.6.29)
【国際特許分類】
【出願日】平成16年12月13日(2004.12.13)
【出願人】(000003078)株式会社東芝 (54,554)
【Fターム(参考)】
[ Back to top ]