半導体装置の製造方法
【課題】 アスペクト比の大きいコンタクトプラグにおいて、タングステン層等のプラグ用の下地導電層を形成した場合に、剥離による不良を低減することができる半導体装置の製造方法を提供する。
【解決手段】 導電層２の上に形成された層間絶縁層３を有するシリコン基板１において、層間絶縁層３の上にコンタクトホール５を形成するためのマスクを形成するマスク形成工程と、層間絶縁層３をドライエッチング法によりコンタクトホール５を形成するコンタクトホール形成工程と、コンタクトホール５内に導電層６ａを形成する導電層形成工程と、前記コンタクトホール内に導電層６ａよりも低応力の低応力導電層６ｂを形成する低応力導電層形成工程とを有する。
【解決手段】 導電層２の上に形成された層間絶縁層３を有するシリコン基板１において、層間絶縁層３の上にコンタクトホール５を形成するためのマスクを形成するマスク形成工程と、層間絶縁層３をドライエッチング法によりコンタクトホール５を形成するコンタクトホール形成工程と、コンタクトホール５内に導電層６ａを形成する導電層形成工程と、前記コンタクトホール内に導電層６ａよりも低応力の低応力導電層６ｂを形成する低応力導電層形成工程とを有する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に係り、より具体的には、半導体基板に形成される能動素子の電気的接続領域と電気配線、あるいは電気配線間との電気的接続を行うために層間絶縁層に形成されるコンタクトプラグの形成方法に関する。
【背景技術】
【０００２】
多層配線を有する半導体装置において、上層配線と下層配線を電気的に接続するためにコンタクトプラグを形成する。コンタクトプラグは、上層配線と下層配線の間に形成されている層間絶縁層にコンタクトホールを形成し、ＣＶＤ（Chemical Vapor Deposition）法を用いてタングステン等の導電性材料を埋め込むようにして形成される。
【０００３】
コンタクトプラグを形成するために、コンタクトホールにタングステンをＣＶＤ法で形成する場合、タングステンと層間絶縁層との密着性が良くないということ、タングステン層の応力が強いこと等の課題がある。その課題を解消するために、下地導電層として、ＴｉやＴｉＮ等の導電層をスパッタリング法でタングステン層の形成前に形成している。すなわち、ＴｉやＴｉＮは密着層とバリア層を兼ねた層として形成される。
【０００４】
しかし、近年半導体装置の微細化に伴い、コンタクトホールのアスペクト比（コンタクトホールの深さ／コンタクトホール径）が５以上で形成することが要求されている。アスペクト比が大きくなると、ＴｉやＴｉＮをコンタクトホールに均一に形成することが困難となる。すなわち、コンタクトホールが深くなるので、Ｔｉ粒子等がその底面まで届きにくくなり、また、コンタクトホールの底面付近の側壁にも付着しにくくなる。したがって、ＴｉあるいはＴｉＮ等の下地導電層はコンタクトホール内で層厚が不均一に形成されやすくなる。
【０００５】
特許文献１では、Ｔｉ／ＴｉＮの２層構造で下地導電層を形成しているが、タングステン層をＣＶＤ法で形成するときに、その反応ガスであるＷＦ6がＴｉＮが薄層化した部分において、Ｔｉ層と反応することで剥離が起こることを課題としている。その解決策として、アニール処理を行い、Ｔｉ層をＴｉＮ層にすることによって化学反応によって生じる下地導電層の剥離を防止している。
【０００６】
【特許文献１】特開平８−１８１２１２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
ところで、タングステン層の形成時あるいは形成後に生じるＴｉあるいはＴｉＮ層の剥離の原因は特許文献１に挙げられた課題を回避するには、コンタクトホールに均一に下地導電層を形成できればよい。コンタクトホールの特に底面に、均一に下地導電層を形成するために、一例として以下の方法を用いている。スパッタリング法を行う際に、コンタクトホールが形成された半導体基板に交流バイアス（以下ＡＣバイアスと称す）を印加し、金属粒子を半導体基板に引き寄せる。引き寄せられた金属粒子は、コンタクトホールの底面まで比較的容易に到達し、底面に所望の厚さの下地導電層を得ることができる。また、コンタクトホールの底面まで金属粒子が届くことにより、通常のスパッタリング法では形成しにくかった底面近傍の側壁にも下地導電層が形成される。
【０００８】
しかし、ＡＣバイアスを印加して形成された下地導電層は、その引力が層に残留する。下地導電層に残留した内部応力は、タングステン層が形成されたときに、その内部応力を開放することによりタングステン層とともに剥離する現象が起こりやすくなる。
【０００９】
本発明の目的は、アスペクト比の大きいコンタクトプラグにおいて、タングステン層等のプラグ用の下地導電層を形成した場合に、剥離による不良を低減することができる半導体装置の製造方法を提供することにある。
【課題を解決するための手段】
【００１０】
上記課題を解決するために、本発明は、能動素子の電気的接続領域あるいは電気配線の上に形成された絶縁層を有する半導体基板の前記絶縁層の上にコンタクトホール形成用のマスクを形成するマスク形成工程と、前記絶縁層をドライエッチング法によりコンタクトホールを形成するコンタクトホール形成工程と、前記コンタクトホール内に導電層を形成する導電層形成工程と、前記コンタクトホール内に前記導電層よりも低応力の導電層を形成する低応力導電層形成工程とを有することを要旨とする。
この方法によれば、コンタクトホールに下地導電層として導電層と低応力導電層を形成する。低応力導電層を形成することにより、導電層の内部応力を低応力導電層で緩和させることができる。したがって、その後のコンタクトプラグ形成時あるいは形成後にプラグの剥離等による不良を低減することができる。
【００１１】
また、本発明は、上記発明において前記導電層と前記低応力導電層は同じ材料で形成されていることを要旨とする。
この方法によれば、下地導電層を導電層と低応力導電層を同じ材料で形成することにより、同じ装置で形成条件を変更するだけでよい可能性が高い。したがって、コンタクトプラグの形成工程のスループットを下げることなく、下地導電層を導電層と低応力導電層の２層構造を形成することができる。したがって、プラグ剥離等による不良を低減することができる。
【００１２】
また、本発明は、能動素子の電気的接続領域あるいは電気配線の上に形成された絶縁層を有する半導体基板の前記絶縁層の上にコンタクトホール形成用のマスクを形成するマスク形成工程と、前記絶縁層をドライエッチング法によりコンタクトホールを形成するコンタクトホール形成工程と、前記コンタクトホール内に第１の導電層を形成する第１導電層形成工程と、前記コンタクトホール内に前記第１導電層と同じ材料で、かつ前記第１導電層よりも低応力で導電層を形成する第１低応力導電層形成工程と、前記コンタクトホール内に第２の導電層を形成する第２導電層形成工程と、前記コンタクトホール内に前記第２導電層と同じ材料で、かつ前記第２導電層よりも低応力で導電層を形成する第２低応力導電層形成工程とを有することを要旨とする。
この方法によれば、コンタクトプラグ形成用の下地導電層を、第１導電層、第１低応力導電層、第２導電層及び第２低応力導電層と４層構造に形成する。これにより、第１導電層の内部応力は第１低応力導電層で緩和させることができ、第２導電層は第２低応力導電層で緩和させることができる。また、コンタクトプラグ形成用の下地導電層を、材料としては２層構造としているので、よりコンタクトプラグの密着性を高め、またよりバリア性の高い下地導電層を得ることができる。したがって、その後のコンタクトプラグ形成時あるいは形成後にプラグの剥離等による不良を低減することができる。
【００１３】
また、本発明は、上記発明において前記導電層、前記第１導電層あるいは前記第２導電層は前記半導体基板に交流バイアスを印加したスパッタリング法で形成し、前記低応力導電層、前記第１低応力導電層あるいは前記第２応力導電層は前記交流バイアスを印加しないスパッタリング法で形成することを要旨とする。
この方法によれば、第１導電層あるいは第２導電層を、交流バイアスを半導体基板に印加するスパッタリング法を用いて形成するので、第１あるいは第２導電層の粒子が半導体基板に引き寄せられることにより、より確実にコンタクトホールの底面及びその側壁に第１導電層あるいは第２導電層を形成することができる。また、第１導電層あるいは第２導電層形成後に第１低応力導電層あるいは第２低応力導電層を、半導体基板にバイアスを印加せずにスパッタリング法で形成することにより、第１導電層あるいは第２導電層よりも低応力の導電層として形成することができる。したがって、第１導電層あるいは第２導電層の内部応力を第１低応力導電層あるいは第２低応力導電層で緩和させることができる。したがって、その後のコンタクトプラグ形成時あるいは形成後にプラグの剥離等による不良を低減することができる。
【００１４】
また、本発明は、上記発明において、前記コンタクトホール内を埋め込むようにコンタクトプラグ用導電層を形成するコンタクトプラグ用導電層形成工程とを有することを要旨とする。
この方法によれば、コンタクトプラグ形成用の導電層を上記のように形成することにより、コンタクトプラグ形成におけるプラグ剥離等の不良を低減することができる。
【発明を実施するための最良の形態】
【００１５】
（第１実施形態）
本発明の最良の実施形態を図１から図４を用いて説明する。
【００１６】
図１及び図２は、本実施形態での半導体装置の製造方法を示す工程断面図である。
図１（ａ）は、マスク形成工程を示している。半導体基板としてのシリコン基板１に導電層２が形成されている。導電層２は、能動素子の電気的接続領域、例えば、電界効果型トランジスタではソース部、ゲート部あるいはドレイン部等である。半導体基板１上には層間絶縁層３が形成されている。層間絶縁層３は酸化シリコン等で形成されており、その層厚は約１０００ｎｍである。
【００１７】
層間絶縁層３上に、フォトレジスト４を回転塗布法により形成し、フォトリソグラフィ法により、前記フォトレジスト４をパターン形成する。フォトレジスト４の開口部４ａは、少なくとも層間絶縁層３における導電層２の直上に位置する領域の一部を含むようにして形成される。開口部４ａの開口径は約２００ｎｍである。このようにしてパターン形成されたフォトレジスト４がマスクとなる。
【００１８】
なお、同図ではシリコン基板１に導電層２が形成されている例を示しているが、これに限らずシリコン基板１に形成された層間絶縁層３等の上に形成されている電気配線を導電層２としてもよい。すなわち、導電層としての電気配線２の上にさらに層間絶縁層３が形成されているシリコン基板１を用いてもよい。
【００１９】
図１（ｂ）は、コンタクトホール形成工程を示している。コンタクトホール５は、フォトレジスト４をマスクとしてドライエッチング法で形成する。ドライエッチング条件は、酸化シリコンとシリコンのエッチング比率を酸化シリコンがよりエッチングされるように高めた条件で行っている。しかし、より確実に導電層２の表面を露出させるため、所望のエッチング量でオーバーエッチングを行うため、導電層２が少しエッチングされる。したがって、コンタクトホール５の底面形状は凹状となる。
【００２０】
図２（ａ）は、導電層形成工程を示している。導電層６ａはスパッタリング法で形成される。導電層６ａは、本実施形態ではＴｉを使用している。次に導電層６ａのスパッタリング法を用いた形成方法を説明する。
【００２１】
図３は、導電層形成工程で使用するスパッタリング装置の模式断面図である。本図ではスパッタリング装置１１に備えられている反応チャンバ１２について図示している。反応チャンバ１２の上部側にはターゲット１３が取り付けられている。本実施形態では、ターゲット１３はＴｉターゲットを用いている。ターゲット１３には、ＤＣパワー印加部１４が電気的に接続されている。ここで、ＤＣとは直流電流のことである。また、同図において反応チャンバ１２の中央の両端側にはＲＦ（Radio Frequency）コイル１５が備えられている。ＲＦコイル１５は円筒形状となっている。ＲＦコイル１５には、ＲＦパワー印加部１６が電気的に接続されている。反応チャンバ１２の下部側には基板保持部１７及びそれを支える保持台１８が備えられている。基板保持部１７には、下地導電層６を形成したいシリコン基板１が載置される。シリコン基板１は、静電チャックによって保持される。また、基板保持部１７にはＡＣバイアス印加部１９が電気的に接続されている。ここで、ＡＣとは交流電流のことである。なお、同図では図示していないが本スパッタリング装置には、反応チャンバ１２を高真空にするクライオポンプ、スパッタ用のＡｒ等の不活性ガスを供給するガスライン等が備えられている。
【００２２】
このスパッタリング装置１１を用いて、下地導電層６の形成を行う。ターゲット１３にＤＣパワー印加部１４によりＤＣパワーを印加する。これにより、ターゲット１３をマイナス電位にする。また、反応チャンバ１２にＡｒガスを導入し、ＲＦコイル１５にＲＦパワー印加部１６によりＲＦパワーを印加する。反応チャンバ１２の中央部にＲＦパワーが印加され、その部分の領域にＡｒプラズマ２０が発生する。Ａｒプラズマ２０は、プラスの電荷を有するのでターゲットに高速で引き寄せられる。その結果、ターゲット１３にＡｒプラズマ２０、あるいはプラズマ化の結果イオン化されたＡｒイオンが衝突することにより、ターゲット１３からＴｉ粒子がたたき出される。たたき出されたＴｉ粒子は、シリコン基板１に向かっていき、シリコン基板１上に付着する。一方、基板保持部１７にはＡＣバイアスをＡＣバイアス印加部１９により印加する。このとき、ＡＣバイアスに印加するパワーは３００Ｗである。これにより、基板保持部１７を介してシリコン基板１に周期的に変化する電位が発生する。シリコン基板１がマイナス電位になったとき、Ｔｉ粒子がプラスに帯電しているときは、衝突によってたたき出されたときの運動エネルギーの他に静電引力により、シリコン基板１に強く引き寄せられる。Ｔｉ粒子がマイナスに帯電していても同様にシリコン基板１に引き寄せられる。なぜなら、シリコン基板１に発生する電位は周期的に変化するので、プラスの電位となる場合もあるからである。したがって、基板保持部１７にＡＣバイアスを印加することにより、Ｔｉ粒子がシリコン基板１に強く引き寄せられ、シリコン基板１に形成されているアスペクト比の大きいコンタクトホール５の底面及び底面付近の側壁までＴｉ導電層６ａを形成することができる。すなわち、コンタクトホール５におけるボトムカバレッジが良好なＴｉ導電層６ａを形成することができる。
【００２３】
ただし、Ｔｉ粒子を静電引力により強く引き寄せながらＴｉ導電層６ａを形成するため、Ｔｉ導電層６ａは所定の方向に配向する。配向したＴｉ導電層６ａは層内に内部応力を発生させる可能性が高い。また、Ｔｉ粒子をシリコン基板１に強く引き付けすぎるとシリコン基板１のコンタクトホール５及び形成中のＴｉ導電層６ａそのものもＴｉ粒子の衝突時の加圧力を受ける結果、Ｔｉ導電層６ａに内部応力が発生する可能性が高くなる。Ｔｉ導電層６ａの内部応力は、後のコンタクトプラグを形成する際に、プラグの剥離等の不良として顕在化する可能性が高い。
【００２４】
図２（ｂ）は、低応力導電層形成工程を示している。低応力導電層６ｂは、本実施形態においては、Ｔｉ導電層６ａ上に、同じ材料で形成される。形成方法は、Ｔｉ導電層６ａと同様のスパッタリング装置１１で形成される。Ｔｉ低応力導電層６ｂの形成方法については大部分がＴｉ導電層６ａの形成方法と同様であるので、差異のあるところについて説明する。
【００２５】
Ｔｉ低応力導電層６ｂの形成方法においては、Ｔｉ導電層６ａの形成で行っていた基板保持部１７へのＡＣバイアスの印加を行わない。したがって、Ａｒプラズマ２０あるいはＡｒイオンによってＴｉターゲット１３からたたき出されたときの運動エネルギーのみを有するＴｉ粒子がシリコン基板１に付着することによりＴｉ低応力導電層６ｂが形成される。したがって、Ｔｉ低応力導電層６ｂは、コンタクトホール５に対するボトムカバレッジ性がＴｉ導電層６ａより劣るという欠点はあるが、ＡＣバイアス印加によるＴｉ導電層６ａの内部応力の発生はほとんどなくなる。また、Ｔｉ導電層６ａの内部応力をＴｉ低応力導電層６ｂが緩和し、下地導電層６全体としては、コンタクトプラグの剥離が生じる可能性が低いところまで応力を低くすることができる。
【００２６】
したがって、Ｔｉ導電層６ａによって、コンタクトホール５に対するボトムカバレッジ性の高い層を形成することができ、かつ、Ｔｉ低応力導電層６ｂによって、Ｔｉ導電層６ａの内部応力を緩和することにより、コンタクトプラグ剥離不良を低減できる下地導電層６を得ることができる。また、同じＴｉでＴｉ導電層６ａとＴｉ低応力導電層６ｂを形成するので、スパッタリング装置１１を用いて同じ工程で形成できる。すなわち、Ｔｉ導電層６ａとＴｉ低応力導電層６ｂは、スパッタリング装置１１において、基板保持部１７にＡＣバイアスの印加の有無のみで形成することができる。したがって、下地導電層６の形成工程のスループットは、従来の形成工程とほぼ同じにすることができる。
【００２７】
図４は、コンタクトプラグ用導電層形成工程を示している。コンタクトプラグ用導電層８は、タングステンで形成され、その形成はＰＥＣＶＤ（Plasma Enhanced Chemical Vapor Deposition）法により行われる。タングステン層８が下地導電層６が形成されたコンタクトホール５内に形成されることにより、所望のコンタクトプラグを得ることができる。すなわち、タングステン層８の剥離等による不良を低減することができる構造のコンタクトプラグを得ることができる。
【００２８】
第１実施形態の効果を以下に記載する。
（１）コンタクトホール５に下地導電層６としてＴｉ導電層６ａとＴｉ低応力導電層６ｂを形成する。Ｔｉ低応力導電層６ｂを形成することにより、Ｔｉ導電層６ａの内部応力をＴｉ低応力導電層６ｂで緩和させることができる。したがって、その後のコンタクトプラグ形成時あるいは形成後にプラグの剥離等による不良を低減することができる。
（２）下地導電層６を導電層６ａと低応力導電層６ｂを同じＴｉで形成することにより、同じスパッタリング装置１１で形成条件を変更するだけでよい。したがって、コンタクトプラグの形成工程のスループットを下げることなく、下地導電層６をＴｉ導電層６ａとＴｉ低応力導電層６ｂの２層構造を形成することができる。したがって、プラグ剥離等による不良を低減することができる。
（３）Ｔｉ導電層６ａを、ＡＣバイアスをシリコン基板１に印加するスパッタリング法を用いて形成するので、Ｔｉ導電層６ａの粒子がシリコン基板１に引き寄せられることにより、より確実にコンタクトホール５に対するボトムカバレッジが良好なＴｉ導電層６ａを形成することができる。また、Ｔｉ導電層６ａの形成後にＴｉ低応力導電層６ｂを、シリコン基板１にＡＣバイアスを印加せずにスパッタリング法で形成することにより、Ｔｉ導電層６ａよりも低応力の導電層として形成することができる。したがって、Ｔｉ導電層６ａの内部応力をＴｉ低応力導電層６ｂで緩和させることができる。したがって、その後のコンタクトプラグ形成時あるいは形成後でのプラグの剥離等による不良を低減することができる。
【００２９】
（第２実施形態）
本実施形態を、図５を用いて説明する。
本実施形態と第１実施形態の差異は下地導電層６の構造である。すなわち、本実施形態においては、下地導電層６が４層構造となっている。下地導電層６には、第１導電層６ａ、第１低応力導電層６ｂ、第２導電層７ａ及び第２低応力導電層７ｂで構成されている。第１導電層６ａ及び第１低応力導電層６ｂはＴｉで形成されている。第２導電層７ａ及び第２低応力導電層７ｂはＴｉＮで形成されている。ここで、下地導電層６としてのＴｉＮの性質は、Ｔｉと比べて密着性に劣るがバリア性に優れている。したがって、本実施形態のようにコンタクトホール５、すなわちシリコン基板１と密着性の高いＴｉを先に形成し、下地導電層６の表層にはバリア性の高いＴｉＮを形成することにより、下地導電層６は密着性かつバリア性に優れたものとなる。
【００３０】
Ｔｉからなる第１導電層６ａ及び第１低応力導電層６ｂの形成方法は、第１実施形態と同様であるので、ここではＴｉＮからなる第２導電層７ａ及び第２低応力導電層７ｂの形成方法について説明する。
【００３１】
第２導電層７ａ及び第２低応力導電層７ｂに用いられるＴｉＮは反応性スパッタリング法で、第１実施形態と同様のスパッタリング装置１１で形成される。スパッタリング装置１１の反応チャンバ１２内にＡｒガスの他にＮ2ガスを導入する。Ｔｉ粒子とＮ2ガスはシリコン基板１の表面で反応しＴｉＮとなる。
【００３２】
第２導電層７ａは、第１導電層６ａと同じように基板保持部１７にＡＣバイアスを印加することにより、Ｔｉ粒子をシリコン基板１に引き寄せるようにする。なお、このとき、ＡＣバイアスに印加するパワーは１００Ｗである。これにより、第２導電層７ａはコンタクトホール５に対してボトムカバレッジが良好な層となる。しかし、第２導電層７ａにおいても、第１導電層６ａと同様に内部応力が発生する。第２低応力導電層７ｂは、第１低応力導電層６ｂと同様にＡＣバイアスを基板保持部１７に印加しないで反応性スパッタリングを行うことにより形成される。第２低応力導電層７ｂは、第２導電層７ａの内部応力を緩和する。
【００３３】
したがって、下地導電層６を、第１導電層６ａ、第１低応力導電層６ｂ、第２導電層７ａ及び第２低応力導電層７ｂと４層構造に形成することにより、第１導電層の内部応力は第１低応力導電層で緩和させることができ、第２導電層は第２低応力導電層で緩和させることができる。
【００３４】
また、コンタクトプラグ形成用の下地導電層６を、Ｔｉ／ＴｉＮの２層構造としているので、よりコンタクトプラグの密着性を高め、またよりバリア性の高い下地導電層６を得ることができる。したがって、その後のコンタクトプラグ形成時あるいは形成後にプラグの剥離等による不良を低減することができる。
【００３５】
本実施形態においても第１実施形態と同様の効果（１）〜（３）が得られる。さらに以下の効果も得られる。
（４）コンタクトプラグ形成用の下地導電層６を、Ｔｉからなる第１導電層６ａ及び第１低応力導電層６ｂと、ＴｉＮからなる第２導電層７ａ及び第２低応力導電層７ｂと４層構造に形成する。これにより、第１導電層６ａの内部応力は第１低応力導電層６ｂで緩和させることができ、第２導電層７ａは第２低応力導電層７ｂで緩和させることができる。
（５）コンタクトプラグ形成用の下地導電層６を、Ｔｉ／ＴｉＮの２層構造としているので、よりコンタクトプラグの密着性を高め、またよりバリア性の高い下地導電層６を得ることができる。したがって、その後のコンタクトプラグ形成時あるいは形成後にプラグの剥離等による不良を低減することができる。
【００３６】
本発明の実施形態は上記に限らず、以下のように変形してもよい。
（変形例１）本実施形態では低応力導電層６ｂは、導電層６ａと同じ材料で形成したが、導電層６ａの内部応力を緩和し、かつコンタクトプラグ形成用の下地導電層として機能する材料であれば、導電層６ａと異なる材料で形成してもよい。
【図面の簡単な説明】
【００３７】
【図１】（ａ）及び（ｂ）は第１実施形態での半導体装置の製造を示す工程断面図。
【図２】（ａ）及び（ｂ）は第１実施形態での半導体装置の製造を示す工程断面図。
【図３】スパッタリング装置の断面模式図。
【図４】半導体装置の断面模式図。
【図５】第２実施形態で製造される半導体装置の断面模式図。
【符号の説明】
【００３８】
１…半導体基板としてのシリコン基板、２…導電層、３…層間絶縁層、４…フォトレジスト、５…コンタクトホール、６…下地導電層、６ａ…導電層あるいは第１導電層、６ｂ…低応力導電層あるいは第１低応力導電層、７ａ…第２導電層、７ｂ…第２低応力導電層、８…コンタクトプラグ用導電層、１１…スパッタリング装置、１２…反応チャンバ、１３…ターゲット、１４…ＤＣパワー印加部、１５…ＲＦコイル、１６…ＲＦパワー印加部、１７…基板保持部、１８…保持台、１９…ＡＣバイアス印加部、２０…プラズマ。
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に係り、より具体的には、半導体基板に形成される能動素子の電気的接続領域と電気配線、あるいは電気配線間との電気的接続を行うために層間絶縁層に形成されるコンタクトプラグの形成方法に関する。
【背景技術】
【０００２】
多層配線を有する半導体装置において、上層配線と下層配線を電気的に接続するためにコンタクトプラグを形成する。コンタクトプラグは、上層配線と下層配線の間に形成されている層間絶縁層にコンタクトホールを形成し、ＣＶＤ（Chemical Vapor Deposition）法を用いてタングステン等の導電性材料を埋め込むようにして形成される。
【０００３】
コンタクトプラグを形成するために、コンタクトホールにタングステンをＣＶＤ法で形成する場合、タングステンと層間絶縁層との密着性が良くないということ、タングステン層の応力が強いこと等の課題がある。その課題を解消するために、下地導電層として、ＴｉやＴｉＮ等の導電層をスパッタリング法でタングステン層の形成前に形成している。すなわち、ＴｉやＴｉＮは密着層とバリア層を兼ねた層として形成される。
【０００４】
しかし、近年半導体装置の微細化に伴い、コンタクトホールのアスペクト比（コンタクトホールの深さ／コンタクトホール径）が５以上で形成することが要求されている。アスペクト比が大きくなると、ＴｉやＴｉＮをコンタクトホールに均一に形成することが困難となる。すなわち、コンタクトホールが深くなるので、Ｔｉ粒子等がその底面まで届きにくくなり、また、コンタクトホールの底面付近の側壁にも付着しにくくなる。したがって、ＴｉあるいはＴｉＮ等の下地導電層はコンタクトホール内で層厚が不均一に形成されやすくなる。
【０００５】
特許文献１では、Ｔｉ／ＴｉＮの２層構造で下地導電層を形成しているが、タングステン層をＣＶＤ法で形成するときに、その反応ガスであるＷＦ6がＴｉＮが薄層化した部分において、Ｔｉ層と反応することで剥離が起こることを課題としている。その解決策として、アニール処理を行い、Ｔｉ層をＴｉＮ層にすることによって化学反応によって生じる下地導電層の剥離を防止している。
【０００６】
【特許文献１】特開平８−１８１２１２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
ところで、タングステン層の形成時あるいは形成後に生じるＴｉあるいはＴｉＮ層の剥離の原因は特許文献１に挙げられた課題を回避するには、コンタクトホールに均一に下地導電層を形成できればよい。コンタクトホールの特に底面に、均一に下地導電層を形成するために、一例として以下の方法を用いている。スパッタリング法を行う際に、コンタクトホールが形成された半導体基板に交流バイアス（以下ＡＣバイアスと称す）を印加し、金属粒子を半導体基板に引き寄せる。引き寄せられた金属粒子は、コンタクトホールの底面まで比較的容易に到達し、底面に所望の厚さの下地導電層を得ることができる。また、コンタクトホールの底面まで金属粒子が届くことにより、通常のスパッタリング法では形成しにくかった底面近傍の側壁にも下地導電層が形成される。
【０００８】
しかし、ＡＣバイアスを印加して形成された下地導電層は、その引力が層に残留する。下地導電層に残留した内部応力は、タングステン層が形成されたときに、その内部応力を開放することによりタングステン層とともに剥離する現象が起こりやすくなる。
【０００９】
本発明の目的は、アスペクト比の大きいコンタクトプラグにおいて、タングステン層等のプラグ用の下地導電層を形成した場合に、剥離による不良を低減することができる半導体装置の製造方法を提供することにある。
【課題を解決するための手段】
【００１０】
上記課題を解決するために、本発明は、能動素子の電気的接続領域あるいは電気配線の上に形成された絶縁層を有する半導体基板の前記絶縁層の上にコンタクトホール形成用のマスクを形成するマスク形成工程と、前記絶縁層をドライエッチング法によりコンタクトホールを形成するコンタクトホール形成工程と、前記コンタクトホール内に導電層を形成する導電層形成工程と、前記コンタクトホール内に前記導電層よりも低応力の導電層を形成する低応力導電層形成工程とを有することを要旨とする。
この方法によれば、コンタクトホールに下地導電層として導電層と低応力導電層を形成する。低応力導電層を形成することにより、導電層の内部応力を低応力導電層で緩和させることができる。したがって、その後のコンタクトプラグ形成時あるいは形成後にプラグの剥離等による不良を低減することができる。
【００１１】
また、本発明は、上記発明において前記導電層と前記低応力導電層は同じ材料で形成されていることを要旨とする。
この方法によれば、下地導電層を導電層と低応力導電層を同じ材料で形成することにより、同じ装置で形成条件を変更するだけでよい可能性が高い。したがって、コンタクトプラグの形成工程のスループットを下げることなく、下地導電層を導電層と低応力導電層の２層構造を形成することができる。したがって、プラグ剥離等による不良を低減することができる。
【００１２】
また、本発明は、能動素子の電気的接続領域あるいは電気配線の上に形成された絶縁層を有する半導体基板の前記絶縁層の上にコンタクトホール形成用のマスクを形成するマスク形成工程と、前記絶縁層をドライエッチング法によりコンタクトホールを形成するコンタクトホール形成工程と、前記コンタクトホール内に第１の導電層を形成する第１導電層形成工程と、前記コンタクトホール内に前記第１導電層と同じ材料で、かつ前記第１導電層よりも低応力で導電層を形成する第１低応力導電層形成工程と、前記コンタクトホール内に第２の導電層を形成する第２導電層形成工程と、前記コンタクトホール内に前記第２導電層と同じ材料で、かつ前記第２導電層よりも低応力で導電層を形成する第２低応力導電層形成工程とを有することを要旨とする。
この方法によれば、コンタクトプラグ形成用の下地導電層を、第１導電層、第１低応力導電層、第２導電層及び第２低応力導電層と４層構造に形成する。これにより、第１導電層の内部応力は第１低応力導電層で緩和させることができ、第２導電層は第２低応力導電層で緩和させることができる。また、コンタクトプラグ形成用の下地導電層を、材料としては２層構造としているので、よりコンタクトプラグの密着性を高め、またよりバリア性の高い下地導電層を得ることができる。したがって、その後のコンタクトプラグ形成時あるいは形成後にプラグの剥離等による不良を低減することができる。
【００１３】
また、本発明は、上記発明において前記導電層、前記第１導電層あるいは前記第２導電層は前記半導体基板に交流バイアスを印加したスパッタリング法で形成し、前記低応力導電層、前記第１低応力導電層あるいは前記第２応力導電層は前記交流バイアスを印加しないスパッタリング法で形成することを要旨とする。
この方法によれば、第１導電層あるいは第２導電層を、交流バイアスを半導体基板に印加するスパッタリング法を用いて形成するので、第１あるいは第２導電層の粒子が半導体基板に引き寄せられることにより、より確実にコンタクトホールの底面及びその側壁に第１導電層あるいは第２導電層を形成することができる。また、第１導電層あるいは第２導電層形成後に第１低応力導電層あるいは第２低応力導電層を、半導体基板にバイアスを印加せずにスパッタリング法で形成することにより、第１導電層あるいは第２導電層よりも低応力の導電層として形成することができる。したがって、第１導電層あるいは第２導電層の内部応力を第１低応力導電層あるいは第２低応力導電層で緩和させることができる。したがって、その後のコンタクトプラグ形成時あるいは形成後にプラグの剥離等による不良を低減することができる。
【００１４】
また、本発明は、上記発明において、前記コンタクトホール内を埋め込むようにコンタクトプラグ用導電層を形成するコンタクトプラグ用導電層形成工程とを有することを要旨とする。
この方法によれば、コンタクトプラグ形成用の導電層を上記のように形成することにより、コンタクトプラグ形成におけるプラグ剥離等の不良を低減することができる。
【発明を実施するための最良の形態】
【００１５】
（第１実施形態）
本発明の最良の実施形態を図１から図４を用いて説明する。
【００１６】
図１及び図２は、本実施形態での半導体装置の製造方法を示す工程断面図である。
図１（ａ）は、マスク形成工程を示している。半導体基板としてのシリコン基板１に導電層２が形成されている。導電層２は、能動素子の電気的接続領域、例えば、電界効果型トランジスタではソース部、ゲート部あるいはドレイン部等である。半導体基板１上には層間絶縁層３が形成されている。層間絶縁層３は酸化シリコン等で形成されており、その層厚は約１０００ｎｍである。
【００１７】
層間絶縁層３上に、フォトレジスト４を回転塗布法により形成し、フォトリソグラフィ法により、前記フォトレジスト４をパターン形成する。フォトレジスト４の開口部４ａは、少なくとも層間絶縁層３における導電層２の直上に位置する領域の一部を含むようにして形成される。開口部４ａの開口径は約２００ｎｍである。このようにしてパターン形成されたフォトレジスト４がマスクとなる。
【００１８】
なお、同図ではシリコン基板１に導電層２が形成されている例を示しているが、これに限らずシリコン基板１に形成された層間絶縁層３等の上に形成されている電気配線を導電層２としてもよい。すなわち、導電層としての電気配線２の上にさらに層間絶縁層３が形成されているシリコン基板１を用いてもよい。
【００１９】
図１（ｂ）は、コンタクトホール形成工程を示している。コンタクトホール５は、フォトレジスト４をマスクとしてドライエッチング法で形成する。ドライエッチング条件は、酸化シリコンとシリコンのエッチング比率を酸化シリコンがよりエッチングされるように高めた条件で行っている。しかし、より確実に導電層２の表面を露出させるため、所望のエッチング量でオーバーエッチングを行うため、導電層２が少しエッチングされる。したがって、コンタクトホール５の底面形状は凹状となる。
【００２０】
図２（ａ）は、導電層形成工程を示している。導電層６ａはスパッタリング法で形成される。導電層６ａは、本実施形態ではＴｉを使用している。次に導電層６ａのスパッタリング法を用いた形成方法を説明する。
【００２１】
図３は、導電層形成工程で使用するスパッタリング装置の模式断面図である。本図ではスパッタリング装置１１に備えられている反応チャンバ１２について図示している。反応チャンバ１２の上部側にはターゲット１３が取り付けられている。本実施形態では、ターゲット１３はＴｉターゲットを用いている。ターゲット１３には、ＤＣパワー印加部１４が電気的に接続されている。ここで、ＤＣとは直流電流のことである。また、同図において反応チャンバ１２の中央の両端側にはＲＦ（Radio Frequency）コイル１５が備えられている。ＲＦコイル１５は円筒形状となっている。ＲＦコイル１５には、ＲＦパワー印加部１６が電気的に接続されている。反応チャンバ１２の下部側には基板保持部１７及びそれを支える保持台１８が備えられている。基板保持部１７には、下地導電層６を形成したいシリコン基板１が載置される。シリコン基板１は、静電チャックによって保持される。また、基板保持部１７にはＡＣバイアス印加部１９が電気的に接続されている。ここで、ＡＣとは交流電流のことである。なお、同図では図示していないが本スパッタリング装置には、反応チャンバ１２を高真空にするクライオポンプ、スパッタ用のＡｒ等の不活性ガスを供給するガスライン等が備えられている。
【００２２】
このスパッタリング装置１１を用いて、下地導電層６の形成を行う。ターゲット１３にＤＣパワー印加部１４によりＤＣパワーを印加する。これにより、ターゲット１３をマイナス電位にする。また、反応チャンバ１２にＡｒガスを導入し、ＲＦコイル１５にＲＦパワー印加部１６によりＲＦパワーを印加する。反応チャンバ１２の中央部にＲＦパワーが印加され、その部分の領域にＡｒプラズマ２０が発生する。Ａｒプラズマ２０は、プラスの電荷を有するのでターゲットに高速で引き寄せられる。その結果、ターゲット１３にＡｒプラズマ２０、あるいはプラズマ化の結果イオン化されたＡｒイオンが衝突することにより、ターゲット１３からＴｉ粒子がたたき出される。たたき出されたＴｉ粒子は、シリコン基板１に向かっていき、シリコン基板１上に付着する。一方、基板保持部１７にはＡＣバイアスをＡＣバイアス印加部１９により印加する。このとき、ＡＣバイアスに印加するパワーは３００Ｗである。これにより、基板保持部１７を介してシリコン基板１に周期的に変化する電位が発生する。シリコン基板１がマイナス電位になったとき、Ｔｉ粒子がプラスに帯電しているときは、衝突によってたたき出されたときの運動エネルギーの他に静電引力により、シリコン基板１に強く引き寄せられる。Ｔｉ粒子がマイナスに帯電していても同様にシリコン基板１に引き寄せられる。なぜなら、シリコン基板１に発生する電位は周期的に変化するので、プラスの電位となる場合もあるからである。したがって、基板保持部１７にＡＣバイアスを印加することにより、Ｔｉ粒子がシリコン基板１に強く引き寄せられ、シリコン基板１に形成されているアスペクト比の大きいコンタクトホール５の底面及び底面付近の側壁までＴｉ導電層６ａを形成することができる。すなわち、コンタクトホール５におけるボトムカバレッジが良好なＴｉ導電層６ａを形成することができる。
【００２３】
ただし、Ｔｉ粒子を静電引力により強く引き寄せながらＴｉ導電層６ａを形成するため、Ｔｉ導電層６ａは所定の方向に配向する。配向したＴｉ導電層６ａは層内に内部応力を発生させる可能性が高い。また、Ｔｉ粒子をシリコン基板１に強く引き付けすぎるとシリコン基板１のコンタクトホール５及び形成中のＴｉ導電層６ａそのものもＴｉ粒子の衝突時の加圧力を受ける結果、Ｔｉ導電層６ａに内部応力が発生する可能性が高くなる。Ｔｉ導電層６ａの内部応力は、後のコンタクトプラグを形成する際に、プラグの剥離等の不良として顕在化する可能性が高い。
【００２４】
図２（ｂ）は、低応力導電層形成工程を示している。低応力導電層６ｂは、本実施形態においては、Ｔｉ導電層６ａ上に、同じ材料で形成される。形成方法は、Ｔｉ導電層６ａと同様のスパッタリング装置１１で形成される。Ｔｉ低応力導電層６ｂの形成方法については大部分がＴｉ導電層６ａの形成方法と同様であるので、差異のあるところについて説明する。
【００２５】
Ｔｉ低応力導電層６ｂの形成方法においては、Ｔｉ導電層６ａの形成で行っていた基板保持部１７へのＡＣバイアスの印加を行わない。したがって、Ａｒプラズマ２０あるいはＡｒイオンによってＴｉターゲット１３からたたき出されたときの運動エネルギーのみを有するＴｉ粒子がシリコン基板１に付着することによりＴｉ低応力導電層６ｂが形成される。したがって、Ｔｉ低応力導電層６ｂは、コンタクトホール５に対するボトムカバレッジ性がＴｉ導電層６ａより劣るという欠点はあるが、ＡＣバイアス印加によるＴｉ導電層６ａの内部応力の発生はほとんどなくなる。また、Ｔｉ導電層６ａの内部応力をＴｉ低応力導電層６ｂが緩和し、下地導電層６全体としては、コンタクトプラグの剥離が生じる可能性が低いところまで応力を低くすることができる。
【００２６】
したがって、Ｔｉ導電層６ａによって、コンタクトホール５に対するボトムカバレッジ性の高い層を形成することができ、かつ、Ｔｉ低応力導電層６ｂによって、Ｔｉ導電層６ａの内部応力を緩和することにより、コンタクトプラグ剥離不良を低減できる下地導電層６を得ることができる。また、同じＴｉでＴｉ導電層６ａとＴｉ低応力導電層６ｂを形成するので、スパッタリング装置１１を用いて同じ工程で形成できる。すなわち、Ｔｉ導電層６ａとＴｉ低応力導電層６ｂは、スパッタリング装置１１において、基板保持部１７にＡＣバイアスの印加の有無のみで形成することができる。したがって、下地導電層６の形成工程のスループットは、従来の形成工程とほぼ同じにすることができる。
【００２７】
図４は、コンタクトプラグ用導電層形成工程を示している。コンタクトプラグ用導電層８は、タングステンで形成され、その形成はＰＥＣＶＤ（Plasma Enhanced Chemical Vapor Deposition）法により行われる。タングステン層８が下地導電層６が形成されたコンタクトホール５内に形成されることにより、所望のコンタクトプラグを得ることができる。すなわち、タングステン層８の剥離等による不良を低減することができる構造のコンタクトプラグを得ることができる。
【００２８】
第１実施形態の効果を以下に記載する。
（１）コンタクトホール５に下地導電層６としてＴｉ導電層６ａとＴｉ低応力導電層６ｂを形成する。Ｔｉ低応力導電層６ｂを形成することにより、Ｔｉ導電層６ａの内部応力をＴｉ低応力導電層６ｂで緩和させることができる。したがって、その後のコンタクトプラグ形成時あるいは形成後にプラグの剥離等による不良を低減することができる。
（２）下地導電層６を導電層６ａと低応力導電層６ｂを同じＴｉで形成することにより、同じスパッタリング装置１１で形成条件を変更するだけでよい。したがって、コンタクトプラグの形成工程のスループットを下げることなく、下地導電層６をＴｉ導電層６ａとＴｉ低応力導電層６ｂの２層構造を形成することができる。したがって、プラグ剥離等による不良を低減することができる。
（３）Ｔｉ導電層６ａを、ＡＣバイアスをシリコン基板１に印加するスパッタリング法を用いて形成するので、Ｔｉ導電層６ａの粒子がシリコン基板１に引き寄せられることにより、より確実にコンタクトホール５に対するボトムカバレッジが良好なＴｉ導電層６ａを形成することができる。また、Ｔｉ導電層６ａの形成後にＴｉ低応力導電層６ｂを、シリコン基板１にＡＣバイアスを印加せずにスパッタリング法で形成することにより、Ｔｉ導電層６ａよりも低応力の導電層として形成することができる。したがって、Ｔｉ導電層６ａの内部応力をＴｉ低応力導電層６ｂで緩和させることができる。したがって、その後のコンタクトプラグ形成時あるいは形成後でのプラグの剥離等による不良を低減することができる。
【００２９】
（第２実施形態）
本実施形態を、図５を用いて説明する。
本実施形態と第１実施形態の差異は下地導電層６の構造である。すなわち、本実施形態においては、下地導電層６が４層構造となっている。下地導電層６には、第１導電層６ａ、第１低応力導電層６ｂ、第２導電層７ａ及び第２低応力導電層７ｂで構成されている。第１導電層６ａ及び第１低応力導電層６ｂはＴｉで形成されている。第２導電層７ａ及び第２低応力導電層７ｂはＴｉＮで形成されている。ここで、下地導電層６としてのＴｉＮの性質は、Ｔｉと比べて密着性に劣るがバリア性に優れている。したがって、本実施形態のようにコンタクトホール５、すなわちシリコン基板１と密着性の高いＴｉを先に形成し、下地導電層６の表層にはバリア性の高いＴｉＮを形成することにより、下地導電層６は密着性かつバリア性に優れたものとなる。
【００３０】
Ｔｉからなる第１導電層６ａ及び第１低応力導電層６ｂの形成方法は、第１実施形態と同様であるので、ここではＴｉＮからなる第２導電層７ａ及び第２低応力導電層７ｂの形成方法について説明する。
【００３１】
第２導電層７ａ及び第２低応力導電層７ｂに用いられるＴｉＮは反応性スパッタリング法で、第１実施形態と同様のスパッタリング装置１１で形成される。スパッタリング装置１１の反応チャンバ１２内にＡｒガスの他にＮ2ガスを導入する。Ｔｉ粒子とＮ2ガスはシリコン基板１の表面で反応しＴｉＮとなる。
【００３２】
第２導電層７ａは、第１導電層６ａと同じように基板保持部１７にＡＣバイアスを印加することにより、Ｔｉ粒子をシリコン基板１に引き寄せるようにする。なお、このとき、ＡＣバイアスに印加するパワーは１００Ｗである。これにより、第２導電層７ａはコンタクトホール５に対してボトムカバレッジが良好な層となる。しかし、第２導電層７ａにおいても、第１導電層６ａと同様に内部応力が発生する。第２低応力導電層７ｂは、第１低応力導電層６ｂと同様にＡＣバイアスを基板保持部１７に印加しないで反応性スパッタリングを行うことにより形成される。第２低応力導電層７ｂは、第２導電層７ａの内部応力を緩和する。
【００３３】
したがって、下地導電層６を、第１導電層６ａ、第１低応力導電層６ｂ、第２導電層７ａ及び第２低応力導電層７ｂと４層構造に形成することにより、第１導電層の内部応力は第１低応力導電層で緩和させることができ、第２導電層は第２低応力導電層で緩和させることができる。
【００３４】
また、コンタクトプラグ形成用の下地導電層６を、Ｔｉ／ＴｉＮの２層構造としているので、よりコンタクトプラグの密着性を高め、またよりバリア性の高い下地導電層６を得ることができる。したがって、その後のコンタクトプラグ形成時あるいは形成後にプラグの剥離等による不良を低減することができる。
【００３５】
本実施形態においても第１実施形態と同様の効果（１）〜（３）が得られる。さらに以下の効果も得られる。
（４）コンタクトプラグ形成用の下地導電層６を、Ｔｉからなる第１導電層６ａ及び第１低応力導電層６ｂと、ＴｉＮからなる第２導電層７ａ及び第２低応力導電層７ｂと４層構造に形成する。これにより、第１導電層６ａの内部応力は第１低応力導電層６ｂで緩和させることができ、第２導電層７ａは第２低応力導電層７ｂで緩和させることができる。
（５）コンタクトプラグ形成用の下地導電層６を、Ｔｉ／ＴｉＮの２層構造としているので、よりコンタクトプラグの密着性を高め、またよりバリア性の高い下地導電層６を得ることができる。したがって、その後のコンタクトプラグ形成時あるいは形成後にプラグの剥離等による不良を低減することができる。
【００３６】
本発明の実施形態は上記に限らず、以下のように変形してもよい。
（変形例１）本実施形態では低応力導電層６ｂは、導電層６ａと同じ材料で形成したが、導電層６ａの内部応力を緩和し、かつコンタクトプラグ形成用の下地導電層として機能する材料であれば、導電層６ａと異なる材料で形成してもよい。
【図面の簡単な説明】
【００３７】
【図１】（ａ）及び（ｂ）は第１実施形態での半導体装置の製造を示す工程断面図。
【図２】（ａ）及び（ｂ）は第１実施形態での半導体装置の製造を示す工程断面図。
【図３】スパッタリング装置の断面模式図。
【図４】半導体装置の断面模式図。
【図５】第２実施形態で製造される半導体装置の断面模式図。
【符号の説明】
【００３８】
１…半導体基板としてのシリコン基板、２…導電層、３…層間絶縁層、４…フォトレジスト、５…コンタクトホール、６…下地導電層、６ａ…導電層あるいは第１導電層、６ｂ…低応力導電層あるいは第１低応力導電層、７ａ…第２導電層、７ｂ…第２低応力導電層、８…コンタクトプラグ用導電層、１１…スパッタリング装置、１２…反応チャンバ、１３…ターゲット、１４…ＤＣパワー印加部、１５…ＲＦコイル、１６…ＲＦパワー印加部、１７…基板保持部、１８…保持台、１９…ＡＣバイアス印加部、２０…プラズマ。
【特許請求の範囲】
【請求項１】
能動素子の電気的接続領域あるいは電気配線の上に形成された絶縁層を有する半導体基板の前記絶縁層の上にコンタクトホール形成用のマスクを形成するマスク形成工程と、
前記絶縁層にドライエッチング法によりコンタクトホールを形成するコンタクトホール形成工程と、
前記コンタクトホール内に導電層を形成する導電層形成工程と、
前記コンタクトホール内に前記導電層よりも低応力の導電層を形成する低応力導電層形成工程と、
を有する半導体装置の製造方法。
【請求項２】
請求項１に記載の半導体装置の製造方法であって、
前記導電層と前記低応力導電層は同じ材料で形成されている半導体装置の製造方法。
【請求項３】
能動素子の電気的接続領域あるいは電気配線の上に形成された絶縁層を有する半導体基板の前記絶縁層の上にコンタクトホール形成用のマスクを形成するマスク形成工程と、
前記絶縁層にドライエッチング法によりコンタクトホールを形成するコンタクトホール形成工程と、
前記コンタクトホール内に第１の導電層を形成する第１導電層形成工程と、
前記コンタクトホール内に前記第１導電層と同じ材料で、かつ前記第１導電層よりも低応力で導電層を形成する第１低応力導電層形成工程と、
前記コンタクトホール内に第２の導電層を形成する第２導電層形成工程と、
前記コンタクトホール内に前記第２導電層と同じ材料で、かつ前記第２導電層よりも低応力で導電層を形成する第２低応力導電層形成工程と、
を有する半導体装置の製造方法。
【請求項４】
請求項１乃至３のいずれか一項に記載の半導体装置の製造方法であって、
前記導電層、前記第１導電層あるいは前記第２導電層は前記半導体基板に交流バイアスを印加したスパッタリング法で形成し、
前記低応力導電層、前記第１低応力導電層あるいは前記第２応力導電層は前記交流バイアスを印加しないスパッタリング法で形成する半導体装置の製造方法。
【請求項５】
請求項１乃至４のいずれか一項に記載の半導体装置の製造方法であって、
前記コンタクトホール内を埋め込むようにコンタクトプラグ用導電層を形成するコンタクトプラグ用導電層形成工程と、
を有する半導体装置の製造方法。
【請求項１】
能動素子の電気的接続領域あるいは電気配線の上に形成された絶縁層を有する半導体基板の前記絶縁層の上にコンタクトホール形成用のマスクを形成するマスク形成工程と、
前記絶縁層にドライエッチング法によりコンタクトホールを形成するコンタクトホール形成工程と、
前記コンタクトホール内に導電層を形成する導電層形成工程と、
前記コンタクトホール内に前記導電層よりも低応力の導電層を形成する低応力導電層形成工程と、
を有する半導体装置の製造方法。
【請求項２】
請求項１に記載の半導体装置の製造方法であって、
前記導電層と前記低応力導電層は同じ材料で形成されている半導体装置の製造方法。
【請求項３】
能動素子の電気的接続領域あるいは電気配線の上に形成された絶縁層を有する半導体基板の前記絶縁層の上にコンタクトホール形成用のマスクを形成するマスク形成工程と、
前記絶縁層にドライエッチング法によりコンタクトホールを形成するコンタクトホール形成工程と、
前記コンタクトホール内に第１の導電層を形成する第１導電層形成工程と、
前記コンタクトホール内に前記第１導電層と同じ材料で、かつ前記第１導電層よりも低応力で導電層を形成する第１低応力導電層形成工程と、
前記コンタクトホール内に第２の導電層を形成する第２導電層形成工程と、
前記コンタクトホール内に前記第２導電層と同じ材料で、かつ前記第２導電層よりも低応力で導電層を形成する第２低応力導電層形成工程と、
を有する半導体装置の製造方法。
【請求項４】
請求項１乃至３のいずれか一項に記載の半導体装置の製造方法であって、
前記導電層、前記第１導電層あるいは前記第２導電層は前記半導体基板に交流バイアスを印加したスパッタリング法で形成し、
前記低応力導電層、前記第１低応力導電層あるいは前記第２応力導電層は前記交流バイアスを印加しないスパッタリング法で形成する半導体装置の製造方法。
【請求項５】
請求項１乃至４のいずれか一項に記載の半導体装置の製造方法であって、
前記コンタクトホール内を埋め込むようにコンタクトプラグ用導電層を形成するコンタクトプラグ用導電層形成工程と、
を有する半導体装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図２】
【図３】
【図４】
【図５】
【公開番号】特開２００６−５０７９（Ｐ２００６−５０７９Ａ）
【公開日】平成１８年１月５日（２００６．１．５）
【国際特許分類】
【出願番号】特願２００４−１７８３８４（Ｐ２００４−１７８３８４）
【出願日】平成１６年６月１６日（２００４．６．１６）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
【公開日】平成１８年１月５日（２００６．１．５）
【国際特許分類】
【出願日】平成１６年６月１６日（２００４．６．１６）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
[ Back to top ]