半導体装置の遅延調節回路、及び遅延調節方法
【課題】動作条件の変化による遅延時間を検出し、この遅延時間を一定範囲内に入るように調節可能な遅延調節回路が開示される。
【解決手段】遅延調節回路は、遅延検出回路、第1パルス発生器、カウンタ制御回路、及びnビットカウンタを備える。遅延検出回路は、出力信号に応答して入力信号を第1時間遅延させ、入力信号と遅延した入力信号とを互いに比較し、第1信号を発生させる。第1パルス発生器は、入力信号に応答して第2信号を発生させる。カウンタ制御回路は、第1信号と第2信号とに応答してカウントアップ信号とカウントダウン信号とを発生させる。nビットカウンタは、カウントアップ信号とカウントダウン信号に応答して第1時間を2n(nは自然数)区間に分けるためのデジタル出力信号を発生させる。従って、遅延調節回路は、半導体製造工程、温度、電圧などの条件が変化しても遅延時間を一定範囲内に入るように調節することができる。
【解決手段】遅延調節回路は、遅延検出回路、第1パルス発生器、カウンタ制御回路、及びnビットカウンタを備える。遅延検出回路は、出力信号に応答して入力信号を第1時間遅延させ、入力信号と遅延した入力信号とを互いに比較し、第1信号を発生させる。第1パルス発生器は、入力信号に応答して第2信号を発生させる。カウンタ制御回路は、第1信号と第2信号とに応答してカウントアップ信号とカウントダウン信号とを発生させる。nビットカウンタは、カウントアップ信号とカウントダウン信号に応答して第1時間を2n(nは自然数)区間に分けるためのデジタル出力信号を発生させる。従って、遅延調節回路は、半導体製造工程、温度、電圧などの条件が変化しても遅延時間を一定範囲内に入るように調節することができる。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、遅延調節回路に係り、特に半導体装置の遅延調節回路に関するものである。
【背景技術】
【0002】
最近、半導体集積回路が高速に動作することに応じて、製造工程、温度、電圧など動作条件によって遅延回路の遅延時間が変化する。このような動作条件による遅延時間の変化は、集積回路の動作に大きな影響を及ぼすことがある。即ち、遅延回路の遅延時間が変わると、設計マージンが減少し、遅延回路を含む集積回路が誤動作する場合もある。言い換えれば、製造工程、温度、電圧などによる遅延時間の変動は、集積回路の信頼性と安定性とに大きな影響を及ぼすことがある。
【0003】
例えば、半導体装置の温度がある水準を超えると、遅延時間も増加し、したがって間違ったデータが出力される。これと同様に、半導体装置の供給電圧が変わるときにも遅延時間が変わることがあり、したがって、希望しないデータが出力される。
【0004】
半導体装置の信頼性に悪影響を及ぼし得る動作条件の観点から、半導体装置が安定した遅延時間を維持可能にする遅延回路の必要性は相変わらずである。
【発明の開示】
【発明が解決しようとする課題】
【0005】
前記のような問題点を解決するための本発明の目的は、半導体製造工程、温度、電圧などの動作条件が変化しても遅延時間を一定範囲内に入るように調節可能な遅延調節回路を提供することにある。
【0006】
本発明の他の目的は、半導体製造工程、温度、電圧などの動作条件が変化しても遅延時間を一定範囲内に入るように調節可能な遅延調節方法を提供することにある。
【課題を解決するための手段】
【0007】
前記目的を達成するために、本発明の第1実施形態による遅延調節回路は、遅延検出回路、第1パルス発生器、カウンタ制御回路、及びnビットカウンタを備える。
【0008】
遅延検出回路は、デジタル出力信号に応答して入力信号を所定時間遅延させ、入力信号と前記遅延した入力信号を互いに比較して第1信号を発生させる。第1パルス発生器は、入力信号に応答して所定のパルス幅を有する第2信号を発生させる。カウンタ制御回路は、第1信号と第2信号とに応答してカウントアップ信号とカウントダウン信号とを発生させる。nビットカウンタは、カウントアップ信号とカウントダウン信号とに応答してデジタル出力信号を発生させ、所定時間を2n(nは自然数)区間に分ける。
【0009】
本発明の第1実施形態による遅延調節回路の遅延検出回路は、遅延部、比較部、及びラッチ回路を備える。遅延部は、デジタル出力信号に応答して入力信号を所定時間遅延させ、遅延した入力信号を発生させる。比較部は、入力信号と遅延した入力信号とを比較する。
【0010】
本発明の第2実施形態による遅延調節回路は、遅延部、及び比較部を備える。遅延部は、入力信号に応答して遅延時間が互いに異なる複数の遅延した入力信号を発生させる。比較部は、入力信号と遅延した入力信号それぞれとを比較して複数の第1信号を発生させる。
【0011】
本発明の第2実施形態による遅延調節回路は、比較部の第1信号を第2信号に変換するコンバータ部を更に備えることができる。
【0012】
本発明の第1実施形態による遅延調節方法は、デジタル出力信号に応答して入力信号を所定時間遅延させる段階と、入力信号と遅延した入力信号とを互いに比較し、第1信号を発生される段階と、入力信号に応答して所定のパルス幅を有する第2信号を発生させる段階と、第1信号と第2信号とに応答してカウントアップ信号とカウントダウン信号とを発生させる段階と、及びカウントアップ信号とカウントダウン信号とに応答して所定時間を2n(nは自然数)区間に分けるためのデジタル出力信号を発生させる段階と、を備える。
【0013】
本発明の第2実施形態による遅延調節方法は、入力信号に応答して遅延時間が互いに異なる複数の遅延した入力信号を発生させる段階と、入力信号と遅延した入力信号それぞれとを比較して複数の第1信号を発生させる段階を備える。
【0014】
本発明の第2実施形態による遅延調節方法は、第1信号を第2信号に変換する段階を更に備えることができる。
【発明を実施するための最良の形態】
【0015】
以下、添付した図面を参照して本発明の望ましい実施例を説明する。
図1は、本発明による遅延時間を調節する方法を示す概略図である。図1の回路は、遅延部10と比較器20とを備える。遅延部10は、入力信号(IN)を受信し、遅延制御信号(DCON)の制御下に入力信号(IN)を一定時間遅延させた後、遅延した入力信号(DIN)を発生させる。比較器20は、入力信号(IN)と遅延した入力信号(DIN)とに応答して出力信号(DOUT)を発生させる。
【0016】
図2及び図3は、図1の回路に対する動作タイミング図である。
以下、図1、図2、及び図3を参照して、本発明による遅延検出方法を説明する。図2では、遅延した入力信号(DIN)のハイレベルが入力信号(IN)のハイレベルと重なる区間が存在し、出力信号(DOUT)は、この二つの信号が重なる期間、ロジックハイ状態を維持する。図3では、遅延した入力信号(DIN)のハイレベルが入力信号(IN)のハイレベルと重なる区間が存在せず、出力信号(DOUT)は継続ロジックロー状態を維持する。
【0017】
図4は、本発明の第1実施例による遅延調節回路を示すブロック図である。図4を参照すると、遅延調節回路は、遅延検出回路100、第1パルス発生器200、カウンタ制御回路300、及びカウンタ400を備える。また、遅延調節回路は、第2パルス発生器500を備えることができる。
【0018】
遅延検出回路100は、遅延制御信号(DCON)に応答して入力信号(IN)を所定時間遅延させ、入力信号(IN)と遅延した入力信号とを互いに比較し、第1信号(DOUT)を発生させる。ここで、遅延制御信号(DCON)は、遅延調節回路の出力信号(OUT)であり、図4の例では、8ビットのデジタル信号である。第1パルス発生器200は、入力信号(IN)に応答して所定のパルス幅を有する第2信号(PO)を発生させる。カウンタ制御回路300は、第1信号(DOUT)と第2信号(PO)とに応答してカウントアップ信号(CUP)とカウントダウン信号(CDN)を発生させる。カウンタ400は、カウントアップ信号(CUP)とカウントダウン信号(CDN)とに応答して8ビットのデジタル信号である遅延調節回路の出力信号(OUT)を発生させる。カウンタ400はまた、リセット信号(RESET)によってリセットされる。第2パルス発生器500は、クロック信号(CLK)とイネーブル信号(OP)とに応答してパルス形態の入力信号(IN)を発生させる。
【0019】
以下、図4に示した遅延調節回路の動作を説明する。
図4を参照すると、クロック信号(CLK)とイネーブル信号(OP)とに応答して発生された入力信号(IN)は、遅延検出回路100と第1パルス発生器200とに伝達される。遅延検出回路100は、入力信号(IN)を所定時間遅延させる。遅延検出回路100内で遅延される遅延時間は、遅延調節回路の出力信号(OUT)がフィードバック信号である遅延制御信号(DCON)によって調節される。なお、遅延検出回路100は、入力信号(IN)と遅延した入力信号とを互いに比較して第1信号(DOUT)を発生させる。
【0020】
第1パルス発生器200は、入力信号(IN)に応答して所定のパルス幅を有する第2信号(PO)を発生させる。第2信号(PO)は、カウンタ制御回路300の基準信号として用いられる。カウンタ制御回路300は、第2信号(PO)を基準として第1信号(DOUT)の状態によってカウントアップ信号(CUP)またはカウントダウン信号(CDN)をロジック「ハイ」にする。カウンタ400は、カウントアップ信号(CUP)とカウントダウン信号(CDN)とに応答して遅延調節回路の出力信号(OUT)を発生させる。図4の例で、カウンタ400は、非循環式3ビットカウンタであり、8ビットの遅延調節回路の出力信号(OUT)を出力する。
カウンタ400は、非循環式であるので、出力信号(OUT)が「0」であるとき、カウントダウン信号(CDN)が発生しても「7」にならず、「0」を維持する。同様に、出力信号(OUT)が「7」であるとき、カウントアップ信号(CUP)が発生しても「0」にならず「7」を維持する。遅延検出回路100内で遅延される遅延時間が短いと、カウントアップ信号(CUP)をロジック「ハイ」にしてカウンタ400の出力、即ち、遅延制御信号(DCON)を1ビット増加させる。したがって、フィードバックされる遅延制御信号(DCON)によって遅延検出回路100内で遅延される遅延時間が増加する。これと反対に、遅延検出回路100内で遅延される遅延時間が長いと、カウントダウン信号(CDN)をロジック「ハイ」にしてカウンタ400の出力、即ち、遅延制御信号(DCON)を1ビット減少させる。したがって、フィードバックされる遅延制御信号(DCON)によって遅延検出回路100内で遅延される遅延時間が減少する。
【0021】
遅延調節回路の出力信号(OUT)は、半導体集積回路内にある遅延回路の遅延時間を調節するのに用いることができる。したがって、図4の遅延調節回路は、製造工程、温度、電圧などの可変する動作条件を考慮して、そのような動作条件が変わるときに遅延時間を感知することで、遅延時間が所定の範囲内に維持されるように調節することができる。
【0022】
図5は、図4の遅延調節回路内にある遅延検出回路100の一例を示す図である。図5を参照すると、遅延検出回路100は、遅延部110、比較部120、ラッチ回路130、及びインバータ140を備える。
【0023】
遅延部110は、遅延制御信号(DCON)に応答して入力信号(IN)を所定時間遅延させ、遅延した入力信号(DIN)を発生させる。比較部120は、入力信号(IN)と遅延した入力信号(DIN)とを比較する。ラッチ回路130は、比較部120の出力信号をラッチする。インバータ140は、ラッチ回路130の出力信号を反転させ、第1信号(DOUT)を発生させる。
【0024】
比較部120は、NANDゲート121、インバータ(122、124)、及び伝達ゲート123を備える。NANDゲート121とインバータ122とは、ANDゲートの機能を果たし、入力信号(IN)と遅延した入力信号(DIN)とに対してAND演算を行う。伝達ゲート123は、入力信号(IN)に応答してインバータ124の出力信号を後の段に伝達する。
【0025】
以下、図5に示した遅延検出回路100の動作を説明する。
遅延部110は、遅延制御信号(DCON)の値によって遅延時間を調節し、調節された遅延時間だけ遅延した信号を出力する。入力信号(IN)と遅延部110で発生された遅延した入力信号(DIN)とは、比較部120で互いに比較される。比較部120は、入力信号(IN)と遅延した入力信号(DIN)とに対してAND演算を行い、入力信号(IN)に応答して結果を出力する。
【0026】
入力信号(IN)のロジック「ハイ」レベルと遅延した入力信号(DIN)のロジック「ハイ」レベルとが重なる部分が存在すると、比較部120の出力信号は、ロジック「ハイ」であるパルス信号が発生される。入力信号(IN)のロジック「ハイ」レベルと遅延した入力信号(DIN)のロジック「ハイ」レベルとが重なる部分が存在しないと、比較部120の出力信号はロジック「ロー」の状態を維持する。
【0027】
図6は、図5の遅延検出回路100内にある遅延部110の一例を示す回路図である。図6を参照すると、遅延部110は、遅延セル(111〜118)とスイッチ(SW1〜SW8)とを備える。遅延セル(111〜118)は、入力信号(IN)が印加される入力ノード(N101)と遅延した入力信号(DIN)が出力される出力ノード(N102)との間にカスケード連結されている。スイッチ(SW1〜SW8)は、入力ノード(N101)及び遅延セル(111〜118)の間のノードそれぞれと出力ノード(N102)との間に連結されており、遅延制御信号(DCON)によってスイッチングする。遅延制御信号(DCON)は、8ビットの信号であって、八つの信号(D0〜D7)で構成される。遅延部110を構成する遅延セル(111〜118)は、全て同一の構成を有することができ、同一の遅延時間を有することができる。
【0028】
以下、図6の遅延部110の動作を説明する。
図6に示したように、遅延制御信号(DCON)のビット構造が00000000、即ち、遅延制御信号(DCON)の全てのビットがロジック「0」であると、スイッチ(SW1〜SW8)がオープンされ、入力ノード(N101)と出力ノード(N102)との間には、全ての遅延セル(111〜118)が互いにカスケード連結される。ここでは、入力信号(IN)と遅延した入力信号(DIN)との間の遅延時間が最も長くなる。
【0029】
遅延制御信号(DCON)のビット構造が10000000、即ち、デジタル出力信号(DCON)のビット(D0)がロジック「1」であり、残りのビット(D1〜D7)が全てロジック「0」であると、スイッチ(SW1)はオンされ、残りのスイッチ(SW
1〜SW8)はオフされる。ここで、入力ノード(N101)と出力ノード(N102)とは短絡され、入力ノード(N101)と出力ノード(N102)との間にある遅延セル(111〜118)は、遅延部110の遅延時間に寄与できない。ここでは、入力信号(IN)と遅延した入力信号(DIN)との間の遅延時間が最も短くなる。
【0030】
遅延制御信号(DCON)のビット構造が01000000、即ち、デジタル出力信号(DCON)のビット(D1)がロジック「1」であり、残りのビット(D0、D2〜D6)が全てロジック「0」であると、スイッチ(SW2)はオンされ、残りのスイッチ(SW1、SW3〜SW8)はオフされる。ここで、入力ノード(N101)と出力ノード(N102)との間の遅延セル(111〜118)のうち、遅延セル111のみ遅延部110の遅延時間に寄与し、残りの遅延セル(112〜118)は、時間遅延に寄与できない。この場合の遅延時間は相対的に短いといえる。
【0031】
遅延制御信号(DCON)のビット構造が00000001、即ち、遅延制御信号(DCON)のビット(D7)がロジック「1」であり、残りのビット(D0〜D6)が全てロジック「0」であると、スイッチ(SW8)はオンされ、残りのスイッチ(SW1〜SW7)はオフされる。ここで、入力ノード(N101)と出力ノード(N102)との間の遅延セル(111〜118)のうち、遅延セル(111〜117)は、遅延部110の遅延時間に寄与し、遅延セル118は時間遅延に寄与できない。この場合の遅延時間は相対的に長いといえる。
【0032】
このように、遅延調節回路の遅延部110は、遅延制御信号(DCON)の値によって入力ノード(N101)と出力ノード(N102)との間に連結されている遅延セル(111〜118)のうち、遅延時間に寄与する遅延セルの数を調節することで、遅延時間を調節することができる。
【0033】
図7は、図6の遅延部110を構成する遅延セルの一例を示す回路図である。遅延セル111は、インバータ(INV11〜INV14)、PMOSキャパシタ(PC1〜PC4)、及びNMOSキャパシタ(NC1〜NC4)を備える。
【0034】
インバータ(INV11〜INV14)は、カスケード連結されている。PMOSキャパシタ(PC1〜PC4)は、インバータ(INV11〜INV14)それぞれの出力端子と電源電圧(VDD)との間に連結されており、NMOSキャパシタ(NC1〜NC4)それぞれの出力端子と接地電圧(GND)との間に連結されている。
【0035】
入力信号(IN)は、インバータ(INV11〜INV14)、PMOSキャパシタ(PC1〜PC4)及びNMOSキャパシタ(NC1〜NC4)によって一定時間に遅延される。入力信号(IN)の上昇時間と下降時間とを同一にするために、PMOSキャパシタ(PC1〜PC4)とNMOSキャパシタ(NC1〜NC4)とを電源電圧(VDD)と接地電圧(GND)との間に対として配置する。
【0036】
図8は、図4の調節回路内にある第1パルス発生器200の一例を示す回路図である。図8を参照すると、第1パルス発生器200は、遅延回路230とANDゲート240とを備える。ANDゲート240は、NANDゲート241とインバータ242とで構成される。また、第1パルス発生器200は、インバータ210とキャパシタ対220とを更に備えることができる。キャパシタ対220は、PMOSキャパシタ221とNMOSキャパシタ222とで構成される。
【0037】
インバータ210は、入力信号(IN)を反転させ、一定時間遅延させる。キャパシタ対220は、入力信号(IN)の上昇時と下降時とに入力信号(IN)を同一に遅延させる。遅延回路230は、ノードN201の信号を所定時間遅延させる機能をする。ANDゲート240は、ノード(N201)の信号と遅延回路230の出力信号とに対してAND演算を行う。
【0038】
第1パルス発生器200の出力信号(P0)は、ノード(N201)の信号のロジック「ハイ」レベルと遅延回路230の出力信号のロジック「ハイ」レベルとの重なる時間だけのパルス幅を有する。遅延回路230による遅延時間は、インバータ(231、232、233)とNMOSキャパシタ(234、235、236)とによって決定される。第1パルス発生器200の出力信号(P0)は、遅延調節器のカウンタ制御回路(図4の300)の基準信号として用いられる。
【0039】
図9は、図4の遅延調節回路内にあるカウンタ制御回路300の一例を示す回路図である。図9を参照すると、カウンタ制御回路300は、インバータ(330、340、350)、及びNANDゲート(310、320)を備える。
【0040】
インバータ350は、遅延検出回路(図4の100)の出力信号(DOUT)を反転させる。NANDゲート310は、第1パルス発生器(図4の200)の出力信号(P0)と遅延検出回路(図4の100)の出力信号(DOUT)とに対してNAND演算を行う。インバータ330は、NANDゲート310の出力信号を反転させ、カウントアップ信号(CUP)を発生させる。NANDゲート320は、第1パルス発生器(図4の200)の出力信号(P0)とインバータ350の出力信号とに対してNAND演算を行う。インバータ340は、NANDゲート320の出力信号を反転させ、カウントダウン信号(CDN)を発生させる。
【0041】
図10は、図4の遅延調節回路内にある第2パルス発生器500の一例を示す回路図である。図10を参照すると、第2パルス発生器500は、NANDゲート510、インバータ520、PMOSトランジスタ(MP1)、NMOSトランジスタ(MN1)、及びラッチ回路530を備える。
【0042】
NANDゲート510とインバータ520とは、クロック信号(CLK)とイネーブル信号(OP)対してAND演算を行う。PMOSトランジスタ(MP1)は、クロック信号(CLK)に応答してノード(N501)を電源電圧(VDD)のレベルにプルアップさせる。NMOSトランジスタ(MN1)は、インバータ520の出力信号に応答してノード(N501)を接地電圧(GND)のレベルにプルダウンさせる。ラッチ回路530は、ノード(N501)の信号をラッチする機能を果たす。
【0043】
図11は、図4に示した本発明の第1実施例による遅延調節回路に対するタイミングダイアグラムである。
図11を参照すると、イネーブル信号(OP)がロジック「ハイ」であるとき、クロック信号(CLK)がロジック「ロー」からロジック「ハイ」に変わる瞬間にパルス形態の入力信号(IN)が発生される。入力信号(IN)と遅延した入力信号(DIN)とをAND演算した結果が遅延検出回路(図4の100)の出力信号(DOUT)になる。入力信号(IN)のロジック「ハイ」レベルと遅延した入力信号(DIN)のロジック「ハイ」レベルとが重なる場合に検出回路(図4の100)の出力信号(DOUT)がパルス形態に発生する。パルス(D01)が発生すると、カウントアップ信号(CUP)のパルス(U1)が発生する。図4乃至図6を参照すると、カウントアップ信号(CUP)のパルス(U1)が発生すると、カウンタ400の出力信号(OUT)、即ち、遅延信号(DCON)が1ビットシフトされる。例えば、遅延制御信号(DCON)が10000000から01000000に変わると、遅延部110の出力信号である遅延した入力信号(DIN)は、前より遅延セル111による遅延時間だけ増加した遅延時間を有する。遅延時間が増加して入力信号(IN)のロジック「ハイ」レベルと遅延した入力信号(DIN)のロジック「ハイ」レベルとが重なる部分が存在しないようになると、検出回路(図4の100)の出力信号(DOUT)のパルスは発生せず、カウントダウン信号(CDN)のパルス(D1)が発生する。パルス(D02)の発生に起因してカウントアップ信号(CUP)のパルス(U2)が発生され、パルス(D03)の発生に起因してカウントアップ信号(CUP)のパルス(U3)が発生される。
【0044】
図4及び図6を再び参照すると、カウントアップ信号(CUP)のパルス(U3)が発生するとカウント400の出力信号(OUT)、即ち、遅延制御信号(DCON)が1ビットシフトされる。したがって、遅延部110の出力信号である遅延した入力信号(DIN)は、前より増加した遅延時間を有する。遅延時間が増加して入力信号(IN)のロジック「ハイ」レベルと遅延した入力信号(DIN)のロジック「ハイ」レベルとが重なる部分が存在しないようになると、検出回路(図4の100)の出力信号(DOUT)のパルスは発生せず、カウントダウン信号(CDN)のパルス(D2)が発生する。
【0045】
図12は、本発明の第2実施例による遅延調節回路を示すブロック図である。図12を参照すると、遅延調節回路は、遅延部700、比較部800、及びコンバータ部900を備える。また、遅延調節回路は、パルス発生器600、及びインバータ(INV1、INV2)を備える。
【0046】
パルス発生器600は、クロック信号(CLK)とイネーブル信号(OP)とに応答して入力信号(IN)を発生させる。インバータ(INV1)は、入力信号(IN)を反転させ、インバータ(INV2)は、インバータ(INV1)の出力信号(PUB)を反転させる。インバータ(INV1)の出力信号(PUB)は、入力信号(IN)と位相が反対であるパルス信号であり、インバータ(INV2)の出力信号(PU)は、入力信号(IN)と位相が同一のパルス信号である。
【0047】
遅延部700は、入力信号(IN)を受信し、遅延時間が互いに異なる八つの遅延した入力信号(DL1〜DL8)を発生させる。 比較部800は、比較器(810、820、830、840、850、860、870、880)で構成され、入力信号(IN)と遅延した入力信号(DL1〜DL8)それぞれとを比較して八つの信号(C01〜C08)を発生させる。
コンバータ部900は、比較部800の出力信号(C01〜C08)を実際遅延回路に使用可能な信号(D0〜D7)に変換する。
【0048】
以下、 図12に示した発明の第2実施例よる遅延調節回路の動作を説明する。
図12の遅延調節回路は、遅延部を制御するためのフィードバックループがなく、遅延部700は遅延時間が互いに異なる八つの遅延した入力信号(DL1〜DL8)を発生させる。比較部800を構成する比較器(810、820、830、840、850、860、870、880)は、それぞれ入力信号(IN)と遅延した入力信号(DL1〜DL8)より一つを比較する。
【0049】
遅延した入力信号(DL1〜DL8)のうちには、ロジック「ハイ」レベルが入力信号(IN)のロジック「ハイ」レベルと重なる部分が存在しない入力信号と、重なる部分が存在する入力信号があるようになる。遅延した入力信号(DL1〜DL8)それぞれのロジック「ハイ」レベルが入力信号(IN)のロジック「ハイ」レベルと重なる部分が存在すると、比較部800内の対応する比較器はロジック「ハイ」である信号を出力し、重なる部分が存在しないと、比較部800内の対応する比較器は、ロジック「ロー」である信号を出力する。
【0050】
比較部800の出力信号(C01〜C08)には、ロジック「ハイ」である信号が多数存在することができる。しかし、図6に示したように、一度に一つのスイッチをオンさせる構造を有する遅延回路に用いるには、比較部800の出力信号(C01〜C08)は、ロジック「ハイ」である状態が同時に二つ以上存在してはいけない。コンバータ部900は、比較部800の出力信号(C01〜C08)を実際の遅延回路に使用可能な信号(D0〜D7)に変換する。例えば、C01=1、C02=1、C03=1、C04=1、C05=0、C06=0、C07=0、及びC08=0である場合、コンバータ部900の出力信号は、D0=0、D1=0、D2=0、D3=1、D4=0、D5=0、D6=0、及びD7=0であることができる。即ち、C08から始めてC01までの値のうち、「0」から「1」に変わるときの値を「1」にし、残りの信号は「0」に設定する。
【0051】
コンバータ部900の出力信号(D0、D1、D2、D3、D4、D5、D6、D7)は、図4の遅延調節回路の出力信号(DOUT)を参照して説明したような方式で、半導体集積回路内にある遅延回路の遅延時間を調節するのに用いることができる。
【0052】
図13は、図12の遅延調節回路内にある遅延部700の一例を示すブロック図である。図13を参照すると、遅延部700は、カスケード連結された八つの遅延セル(710、720、730、740、750、760、770、780)で構成し、遅延セルそれぞれの出力ノードで遅延した入力信号(DL1〜DL8)を出力する。遅延セル710の入力端子には入力信号(IN)が印加される。遅延セル(710、720、730、740、750、760、770、780)は、それぞれ図7に示した遅延セル111を用いることができる。
【0053】
図13の遅延部700は、図6の遅延部とは違って、カスケード連結された遅延セル(710、720、730、740、750、760、770、780)それぞれの出力端子で遅延時間が互いに異なる遅延した入力信号(DL1〜DL8)が出力される。
【0054】
図14は、図12の遅延調節回路の比較部を構成する比較器の一例を示す回路図である。比較器810は、NANDゲート811、インバータ812、伝達ゲート(813、815)、及びラッチ回路(814、816)を備える。
【0055】
NANDゲート811とインバータ812は、入力信号(IN)と同一の位相を有するパルス信号(PU)と遅延した入力信号(DL1〜DL8)うちのいずれか一つとに対してAND演算を行う。第1伝達ゲート813は、パルス信号(PU)と反転されたパルス信号(PUB)とに応答してインバータ812の出力信号を第1ラッチ回路814に伝達する。第1ラッチ回路814は、第1伝達ゲート813の出力信号をラッチする。第2伝達ゲート815は、パルス信号(PU)と反転されたパルス信号(PUB)とに応答して第1ラッチ回路814の出力信号を第2ラッチ回路816に伝達する。第2ラッチ回路816は、第2伝達ゲート815の出力信号をラッチする。図に示していないが、比較器(820乃至880)それぞれも比較器810と同一または類似の構造及び動作特性を有することができる。
【0056】
以下、図14の比較器810の動作を説明する。
パルス信号(PU)は、入力信号(IN)と同一の位相を有するパルス信号であり、反転されたパルス信号(PUB)は、入力信号(IN)と反対の位相を有するパルス信号である。パルス信号(PU)と遅延した入力信号(DL1)とが全てロジック「ハイ」であると、インバータ812の出力信号はロジック「ハイ」であり、比較器810の出力信号(C01)はロジック「ハイ」になる。比較器810は、パルス信号(PU)と反転されたパルス信号(PUB)とによってスイッチングする伝達ゲート(813、815)を備える。第1伝達ゲート813は、パルス信号(PU)がロジック「ハイ」であるときオンされ、パルス信号(PU)がロジック「ロー」であるときオフされる。これと反対に、第2伝達ゲート815は、パルス信号(PU)がロジック「ロー」であるときにオンされ、パルス信号(PU)がロジック「ハイ」であるときにオフされる。したがって、比較器810は、パルス信号(PU)がロジック「ハイ」状態からロジック「ロー」状態に変わるとき、入力信号(IN)を出力信号(C01)として出力する。即ち、入力信号(IN)がロジック「ハイ」状態からロジック「ロー」状態に変わるとき、比較器810は、入力信号(IN)を出力信号(C01)として出力する。
【0057】
図15は、図12の遅延調節回路のコンバータ部900の一例を示すブロック図である。図16を参照すると、コンバータ部900は、第1乃至第8コンバータ(910、920、930、940、950、960、970、980)を備える。
【0058】
第1コンバータ910は、比較部800の出力信号(C08)に応答して第1データ(D7)を発生させる。第2コンバータ920は、比較部800の出力信号(C07)と第1データ(D7)に応答して第2データ(D06)を発生させる。第3コンバータ930は、比較部800の出力信号(C06)と第2データ(D06)に応答して第3データ(D05)を発生させる。第4コンバータ940は、比較部800の出力信号(C05)と第3データ(D05)に応答して第4データ(D4)を発生させる。第5コンバータ950は、比較部800の出力信号(C04)と第4データ(D4)に応答して第5データ(D3)を発生させる。第6コンバータ960は、比較部800の出力信号(C03)と第5データ(D3)に応答して第6データ(D2)を発生させる。第7コンバータ970は、比較部800の出力信号(C02)と第6データ(D2)に応答して第7データ(D1)を発生させる。第8コンバータ980は、比較部800の出力信号(C01)と第7データ(D01)に応答して第8データ(D0)を発生させる。
【0059】
図16は、図15のコンバータ部を構成する第1コンバータ910を示す回路図である。図15を参照すると、第1コンバータ910は、抵抗(R1)で構成されている。
図17は、図15のコンバータ部を構成する第2コンバータ920を示す回路図である。図17を参照すると、第2コンバータ920は伝達ゲート921、インバータ(922、925)、NMOSトランジスタ923、及びラッチ回路924を備える。
【0060】
インバータ922は、第1データ(D7)を反転させる。伝達ゲート921は、第1データ(D7)に応答して比較部(図12の800)の出力信号(C07)をノード(N901)に伝達する。NMOSトランジスタ923は、第1データ(D7)に応答してノード(N901)の電圧を接地電圧(GND)レベルに低下させる。ラッチ回路924は、ノード(N901)の信号をラッチする機能を果たす。インバータ925は、ラッチ回路924の出力信号を反転させる機能を果たす。
【0061】
図17を参照すると、前のコンバータ(図15の910)の出力信号である第1データ(D7)がロジック「ハイ」であるときには、第2データ(D6)はロジック「ロー」を維持し、第1データ(D7)がロジック「ロー」であるとき、NMOSトランジスタ923がオフされかつ比較部(図12の800)の出力信号(C07)は第2データ(D6)として出力される。
図面に示していないが、第3乃至第7コンバータ(930乃至970)それぞれも第2コンバータ920と同一または類似の構造及び動作特性を有することができる。
【0062】
図18は、図15のコンバータ部を構成する第8コンバータ980を示す回路図である。図18を参照すると、第8コンバータ980は、第1伝達ゲート981、NMOSトランジスタ983、第2伝達ゲート984、PMOSトランジスタ986、ラッチ回路987、及びインバータ(982、985、988)を備える。
【0063】
インバータ982は、第7データ(D1)を反転させる。第1伝達ゲート981は、第7データ(D1)とインバータ982の出力信号とに応答して比較部(図12の800)の出力信号(C01)をノード(N902)に伝達する。NMOSトランジスタ983は、第7データ(D1)に応答してノード(N902)の電圧を接地電圧(GND)レベルに低下させる。インバータは985は、比較部(図12の800)の出力信号(C01)を反転させる。第2伝達ゲート984は、比較部800の出力信号(C01)とインバータ985の出力信号とに応答してノード(N902)の信号をノード(N903)に伝達する。PMOSトランジスタ986は、比較部(図12の800)の出力信号(C01)に応答してノード(N903)の電圧を電源電圧(VDD)レベルに上昇させる。ラッチ回路987は、ノード(N903)の信号をラッチする。インバータ988は、ラッチ回路987の出力信号を反転させる。
【0064】
図18を参照すると、前のコンバータ(図15の970)の出力信号である第7データ(D1)がロジック「ハイ」であるときはその出力信号、即ち、第8データ(D0)はロジック「ロー」を維持し、第7データ(D1)がロジック「ロー」であるとき、NMOSトランジスタ983がオフされながら比較部(図12の800)の出力信号(C01)は第8データ(D0)として出力される。比較部(図12の800)0の出力信号(C01)がロジック「ロー」であると、PMOSトランジスタ986がオンされ、ノード(N903)がロジック「ハイ」になり、第8データ(D0)はロジック「ハイ」になる。
【0065】
図4及び図12では、例えば、8ビットを有する制御信号(図4及び図12のD0、D1、D2、D3、D4、D5、D6、D7)を用いて遅延回路の遅延時間を調節する遅延調節回路について説明したが、この技術分野の通常の知識を有する者であれば、本発明を1より大きく8よりは小さい数のビットを有する制御信号を用いて遅延回路の遅延時間を調節する遅延調節回路に適用することができるだろう。勿論、図4及び図12の遅延調節回路は8より大きい数のビットを有する遅延調節信号を用いて遅延回路の遅延時間を調節するように構成することもできる。
【産業上の利用可能性】
【0066】
以上、本発明の実施例によって詳細に説明したが、本発明はこれに限定されず、本発明が属する技術分野において通常の知識を有するものであれば本発明の思想と精神を離脱することなく、本発明を修正または変更できる。
【0067】
前述したように、本発明による遅延調節回路は、半導体製造工程、温度、電圧など、遅延調節回路を内装する半導体装置の動作に影響を及ぼす動作条件が変化しても遅延時間を一定範囲内に入るように調節することができ、したがって、製造工程、温度、電圧変化のような動作条件を考慮して半導体装置が正常的動作可能にする。
【図面の簡単な説明】
【0068】
【図1】本発明による遅延時間の検出方法の概念を示すブロック図である。
【図2】図1の回路に対する動作タイミング図である。
【図3】図1の回路に対する動作タイミング図である。
【図4】本発明の第1実施例による遅延調節回路を示すブロック図である。
【図5】図4の遅延調節回路内にある遅延検出回路の一例を示す図面である。
【図6】図5の遅延検出回路内にある遅延部の一例を示す回路図である。
【図7】図6の遅延部を構成する遅延セルの一例を示す回路図である。
【図8】図4の遅延調節回路内にある第1パルス発生器200の一例を示す回路図である。
【図9】図4の遅延調節回路内にあるカウンタ制御回路の一例を示す回路図である。
【図10】図4の遅延調節回路内にある第2パルス発生器500の一例を示す回路図である。
【図11】図4に示した遅延調節回路に対するタイミングダイアグラムである。
【図12】本発明の第2実施例による遅延調節回路を示すブロック図である。
【図13】図12の遅延調節回路内にある遅延部700の一例を示すブロック図である。
【図14】図12の遅延調節回路の比較部を構成する比較器の一例を示す回路図である。
【図15】図12の遅延調節回路のコンバータ部の一例を示すブロック図である。
【図16】図15のコンバータ部を構成するコンバータ910を示す回路図である。
【図17】図15のコンバータ部を構成するコンバータ920を示す回路図である。
【図18】図15のコンバータ部を構成するコンバータ980を示す回路図である。
【符号の説明】
【0069】
100 遅延検出回路
110、700 遅延部
111〜118 遅延セル
120、800 比較部
130、530、814、816、987 ラッチ回路
200、500、600 パルス発生器
300 カウンタ制御回路
400 カウンタ
900 コンバータ部
【技術分野】
【0001】
本発明は、遅延調節回路に係り、特に半導体装置の遅延調節回路に関するものである。
【背景技術】
【0002】
最近、半導体集積回路が高速に動作することに応じて、製造工程、温度、電圧など動作条件によって遅延回路の遅延時間が変化する。このような動作条件による遅延時間の変化は、集積回路の動作に大きな影響を及ぼすことがある。即ち、遅延回路の遅延時間が変わると、設計マージンが減少し、遅延回路を含む集積回路が誤動作する場合もある。言い換えれば、製造工程、温度、電圧などによる遅延時間の変動は、集積回路の信頼性と安定性とに大きな影響を及ぼすことがある。
【0003】
例えば、半導体装置の温度がある水準を超えると、遅延時間も増加し、したがって間違ったデータが出力される。これと同様に、半導体装置の供給電圧が変わるときにも遅延時間が変わることがあり、したがって、希望しないデータが出力される。
【0004】
半導体装置の信頼性に悪影響を及ぼし得る動作条件の観点から、半導体装置が安定した遅延時間を維持可能にする遅延回路の必要性は相変わらずである。
【発明の開示】
【発明が解決しようとする課題】
【0005】
前記のような問題点を解決するための本発明の目的は、半導体製造工程、温度、電圧などの動作条件が変化しても遅延時間を一定範囲内に入るように調節可能な遅延調節回路を提供することにある。
【0006】
本発明の他の目的は、半導体製造工程、温度、電圧などの動作条件が変化しても遅延時間を一定範囲内に入るように調節可能な遅延調節方法を提供することにある。
【課題を解決するための手段】
【0007】
前記目的を達成するために、本発明の第1実施形態による遅延調節回路は、遅延検出回路、第1パルス発生器、カウンタ制御回路、及びnビットカウンタを備える。
【0008】
遅延検出回路は、デジタル出力信号に応答して入力信号を所定時間遅延させ、入力信号と前記遅延した入力信号を互いに比較して第1信号を発生させる。第1パルス発生器は、入力信号に応答して所定のパルス幅を有する第2信号を発生させる。カウンタ制御回路は、第1信号と第2信号とに応答してカウントアップ信号とカウントダウン信号とを発生させる。nビットカウンタは、カウントアップ信号とカウントダウン信号とに応答してデジタル出力信号を発生させ、所定時間を2n(nは自然数)区間に分ける。
【0009】
本発明の第1実施形態による遅延調節回路の遅延検出回路は、遅延部、比較部、及びラッチ回路を備える。遅延部は、デジタル出力信号に応答して入力信号を所定時間遅延させ、遅延した入力信号を発生させる。比較部は、入力信号と遅延した入力信号とを比較する。
【0010】
本発明の第2実施形態による遅延調節回路は、遅延部、及び比較部を備える。遅延部は、入力信号に応答して遅延時間が互いに異なる複数の遅延した入力信号を発生させる。比較部は、入力信号と遅延した入力信号それぞれとを比較して複数の第1信号を発生させる。
【0011】
本発明の第2実施形態による遅延調節回路は、比較部の第1信号を第2信号に変換するコンバータ部を更に備えることができる。
【0012】
本発明の第1実施形態による遅延調節方法は、デジタル出力信号に応答して入力信号を所定時間遅延させる段階と、入力信号と遅延した入力信号とを互いに比較し、第1信号を発生される段階と、入力信号に応答して所定のパルス幅を有する第2信号を発生させる段階と、第1信号と第2信号とに応答してカウントアップ信号とカウントダウン信号とを発生させる段階と、及びカウントアップ信号とカウントダウン信号とに応答して所定時間を2n(nは自然数)区間に分けるためのデジタル出力信号を発生させる段階と、を備える。
【0013】
本発明の第2実施形態による遅延調節方法は、入力信号に応答して遅延時間が互いに異なる複数の遅延した入力信号を発生させる段階と、入力信号と遅延した入力信号それぞれとを比較して複数の第1信号を発生させる段階を備える。
【0014】
本発明の第2実施形態による遅延調節方法は、第1信号を第2信号に変換する段階を更に備えることができる。
【発明を実施するための最良の形態】
【0015】
以下、添付した図面を参照して本発明の望ましい実施例を説明する。
図1は、本発明による遅延時間を調節する方法を示す概略図である。図1の回路は、遅延部10と比較器20とを備える。遅延部10は、入力信号(IN)を受信し、遅延制御信号(DCON)の制御下に入力信号(IN)を一定時間遅延させた後、遅延した入力信号(DIN)を発生させる。比較器20は、入力信号(IN)と遅延した入力信号(DIN)とに応答して出力信号(DOUT)を発生させる。
【0016】
図2及び図3は、図1の回路に対する動作タイミング図である。
以下、図1、図2、及び図3を参照して、本発明による遅延検出方法を説明する。図2では、遅延した入力信号(DIN)のハイレベルが入力信号(IN)のハイレベルと重なる区間が存在し、出力信号(DOUT)は、この二つの信号が重なる期間、ロジックハイ状態を維持する。図3では、遅延した入力信号(DIN)のハイレベルが入力信号(IN)のハイレベルと重なる区間が存在せず、出力信号(DOUT)は継続ロジックロー状態を維持する。
【0017】
図4は、本発明の第1実施例による遅延調節回路を示すブロック図である。図4を参照すると、遅延調節回路は、遅延検出回路100、第1パルス発生器200、カウンタ制御回路300、及びカウンタ400を備える。また、遅延調節回路は、第2パルス発生器500を備えることができる。
【0018】
遅延検出回路100は、遅延制御信号(DCON)に応答して入力信号(IN)を所定時間遅延させ、入力信号(IN)と遅延した入力信号とを互いに比較し、第1信号(DOUT)を発生させる。ここで、遅延制御信号(DCON)は、遅延調節回路の出力信号(OUT)であり、図4の例では、8ビットのデジタル信号である。第1パルス発生器200は、入力信号(IN)に応答して所定のパルス幅を有する第2信号(PO)を発生させる。カウンタ制御回路300は、第1信号(DOUT)と第2信号(PO)とに応答してカウントアップ信号(CUP)とカウントダウン信号(CDN)を発生させる。カウンタ400は、カウントアップ信号(CUP)とカウントダウン信号(CDN)とに応答して8ビットのデジタル信号である遅延調節回路の出力信号(OUT)を発生させる。カウンタ400はまた、リセット信号(RESET)によってリセットされる。第2パルス発生器500は、クロック信号(CLK)とイネーブル信号(OP)とに応答してパルス形態の入力信号(IN)を発生させる。
【0019】
以下、図4に示した遅延調節回路の動作を説明する。
図4を参照すると、クロック信号(CLK)とイネーブル信号(OP)とに応答して発生された入力信号(IN)は、遅延検出回路100と第1パルス発生器200とに伝達される。遅延検出回路100は、入力信号(IN)を所定時間遅延させる。遅延検出回路100内で遅延される遅延時間は、遅延調節回路の出力信号(OUT)がフィードバック信号である遅延制御信号(DCON)によって調節される。なお、遅延検出回路100は、入力信号(IN)と遅延した入力信号とを互いに比較して第1信号(DOUT)を発生させる。
【0020】
第1パルス発生器200は、入力信号(IN)に応答して所定のパルス幅を有する第2信号(PO)を発生させる。第2信号(PO)は、カウンタ制御回路300の基準信号として用いられる。カウンタ制御回路300は、第2信号(PO)を基準として第1信号(DOUT)の状態によってカウントアップ信号(CUP)またはカウントダウン信号(CDN)をロジック「ハイ」にする。カウンタ400は、カウントアップ信号(CUP)とカウントダウン信号(CDN)とに応答して遅延調節回路の出力信号(OUT)を発生させる。図4の例で、カウンタ400は、非循環式3ビットカウンタであり、8ビットの遅延調節回路の出力信号(OUT)を出力する。
カウンタ400は、非循環式であるので、出力信号(OUT)が「0」であるとき、カウントダウン信号(CDN)が発生しても「7」にならず、「0」を維持する。同様に、出力信号(OUT)が「7」であるとき、カウントアップ信号(CUP)が発生しても「0」にならず「7」を維持する。遅延検出回路100内で遅延される遅延時間が短いと、カウントアップ信号(CUP)をロジック「ハイ」にしてカウンタ400の出力、即ち、遅延制御信号(DCON)を1ビット増加させる。したがって、フィードバックされる遅延制御信号(DCON)によって遅延検出回路100内で遅延される遅延時間が増加する。これと反対に、遅延検出回路100内で遅延される遅延時間が長いと、カウントダウン信号(CDN)をロジック「ハイ」にしてカウンタ400の出力、即ち、遅延制御信号(DCON)を1ビット減少させる。したがって、フィードバックされる遅延制御信号(DCON)によって遅延検出回路100内で遅延される遅延時間が減少する。
【0021】
遅延調節回路の出力信号(OUT)は、半導体集積回路内にある遅延回路の遅延時間を調節するのに用いることができる。したがって、図4の遅延調節回路は、製造工程、温度、電圧などの可変する動作条件を考慮して、そのような動作条件が変わるときに遅延時間を感知することで、遅延時間が所定の範囲内に維持されるように調節することができる。
【0022】
図5は、図4の遅延調節回路内にある遅延検出回路100の一例を示す図である。図5を参照すると、遅延検出回路100は、遅延部110、比較部120、ラッチ回路130、及びインバータ140を備える。
【0023】
遅延部110は、遅延制御信号(DCON)に応答して入力信号(IN)を所定時間遅延させ、遅延した入力信号(DIN)を発生させる。比較部120は、入力信号(IN)と遅延した入力信号(DIN)とを比較する。ラッチ回路130は、比較部120の出力信号をラッチする。インバータ140は、ラッチ回路130の出力信号を反転させ、第1信号(DOUT)を発生させる。
【0024】
比較部120は、NANDゲート121、インバータ(122、124)、及び伝達ゲート123を備える。NANDゲート121とインバータ122とは、ANDゲートの機能を果たし、入力信号(IN)と遅延した入力信号(DIN)とに対してAND演算を行う。伝達ゲート123は、入力信号(IN)に応答してインバータ124の出力信号を後の段に伝達する。
【0025】
以下、図5に示した遅延検出回路100の動作を説明する。
遅延部110は、遅延制御信号(DCON)の値によって遅延時間を調節し、調節された遅延時間だけ遅延した信号を出力する。入力信号(IN)と遅延部110で発生された遅延した入力信号(DIN)とは、比較部120で互いに比較される。比較部120は、入力信号(IN)と遅延した入力信号(DIN)とに対してAND演算を行い、入力信号(IN)に応答して結果を出力する。
【0026】
入力信号(IN)のロジック「ハイ」レベルと遅延した入力信号(DIN)のロジック「ハイ」レベルとが重なる部分が存在すると、比較部120の出力信号は、ロジック「ハイ」であるパルス信号が発生される。入力信号(IN)のロジック「ハイ」レベルと遅延した入力信号(DIN)のロジック「ハイ」レベルとが重なる部分が存在しないと、比較部120の出力信号はロジック「ロー」の状態を維持する。
【0027】
図6は、図5の遅延検出回路100内にある遅延部110の一例を示す回路図である。図6を参照すると、遅延部110は、遅延セル(111〜118)とスイッチ(SW1〜SW8)とを備える。遅延セル(111〜118)は、入力信号(IN)が印加される入力ノード(N101)と遅延した入力信号(DIN)が出力される出力ノード(N102)との間にカスケード連結されている。スイッチ(SW1〜SW8)は、入力ノード(N101)及び遅延セル(111〜118)の間のノードそれぞれと出力ノード(N102)との間に連結されており、遅延制御信号(DCON)によってスイッチングする。遅延制御信号(DCON)は、8ビットの信号であって、八つの信号(D0〜D7)で構成される。遅延部110を構成する遅延セル(111〜118)は、全て同一の構成を有することができ、同一の遅延時間を有することができる。
【0028】
以下、図6の遅延部110の動作を説明する。
図6に示したように、遅延制御信号(DCON)のビット構造が00000000、即ち、遅延制御信号(DCON)の全てのビットがロジック「0」であると、スイッチ(SW1〜SW8)がオープンされ、入力ノード(N101)と出力ノード(N102)との間には、全ての遅延セル(111〜118)が互いにカスケード連結される。ここでは、入力信号(IN)と遅延した入力信号(DIN)との間の遅延時間が最も長くなる。
【0029】
遅延制御信号(DCON)のビット構造が10000000、即ち、デジタル出力信号(DCON)のビット(D0)がロジック「1」であり、残りのビット(D1〜D7)が全てロジック「0」であると、スイッチ(SW1)はオンされ、残りのスイッチ(SW
1〜SW8)はオフされる。ここで、入力ノード(N101)と出力ノード(N102)とは短絡され、入力ノード(N101)と出力ノード(N102)との間にある遅延セル(111〜118)は、遅延部110の遅延時間に寄与できない。ここでは、入力信号(IN)と遅延した入力信号(DIN)との間の遅延時間が最も短くなる。
【0030】
遅延制御信号(DCON)のビット構造が01000000、即ち、デジタル出力信号(DCON)のビット(D1)がロジック「1」であり、残りのビット(D0、D2〜D6)が全てロジック「0」であると、スイッチ(SW2)はオンされ、残りのスイッチ(SW1、SW3〜SW8)はオフされる。ここで、入力ノード(N101)と出力ノード(N102)との間の遅延セル(111〜118)のうち、遅延セル111のみ遅延部110の遅延時間に寄与し、残りの遅延セル(112〜118)は、時間遅延に寄与できない。この場合の遅延時間は相対的に短いといえる。
【0031】
遅延制御信号(DCON)のビット構造が00000001、即ち、遅延制御信号(DCON)のビット(D7)がロジック「1」であり、残りのビット(D0〜D6)が全てロジック「0」であると、スイッチ(SW8)はオンされ、残りのスイッチ(SW1〜SW7)はオフされる。ここで、入力ノード(N101)と出力ノード(N102)との間の遅延セル(111〜118)のうち、遅延セル(111〜117)は、遅延部110の遅延時間に寄与し、遅延セル118は時間遅延に寄与できない。この場合の遅延時間は相対的に長いといえる。
【0032】
このように、遅延調節回路の遅延部110は、遅延制御信号(DCON)の値によって入力ノード(N101)と出力ノード(N102)との間に連結されている遅延セル(111〜118)のうち、遅延時間に寄与する遅延セルの数を調節することで、遅延時間を調節することができる。
【0033】
図7は、図6の遅延部110を構成する遅延セルの一例を示す回路図である。遅延セル111は、インバータ(INV11〜INV14)、PMOSキャパシタ(PC1〜PC4)、及びNMOSキャパシタ(NC1〜NC4)を備える。
【0034】
インバータ(INV11〜INV14)は、カスケード連結されている。PMOSキャパシタ(PC1〜PC4)は、インバータ(INV11〜INV14)それぞれの出力端子と電源電圧(VDD)との間に連結されており、NMOSキャパシタ(NC1〜NC4)それぞれの出力端子と接地電圧(GND)との間に連結されている。
【0035】
入力信号(IN)は、インバータ(INV11〜INV14)、PMOSキャパシタ(PC1〜PC4)及びNMOSキャパシタ(NC1〜NC4)によって一定時間に遅延される。入力信号(IN)の上昇時間と下降時間とを同一にするために、PMOSキャパシタ(PC1〜PC4)とNMOSキャパシタ(NC1〜NC4)とを電源電圧(VDD)と接地電圧(GND)との間に対として配置する。
【0036】
図8は、図4の調節回路内にある第1パルス発生器200の一例を示す回路図である。図8を参照すると、第1パルス発生器200は、遅延回路230とANDゲート240とを備える。ANDゲート240は、NANDゲート241とインバータ242とで構成される。また、第1パルス発生器200は、インバータ210とキャパシタ対220とを更に備えることができる。キャパシタ対220は、PMOSキャパシタ221とNMOSキャパシタ222とで構成される。
【0037】
インバータ210は、入力信号(IN)を反転させ、一定時間遅延させる。キャパシタ対220は、入力信号(IN)の上昇時と下降時とに入力信号(IN)を同一に遅延させる。遅延回路230は、ノードN201の信号を所定時間遅延させる機能をする。ANDゲート240は、ノード(N201)の信号と遅延回路230の出力信号とに対してAND演算を行う。
【0038】
第1パルス発生器200の出力信号(P0)は、ノード(N201)の信号のロジック「ハイ」レベルと遅延回路230の出力信号のロジック「ハイ」レベルとの重なる時間だけのパルス幅を有する。遅延回路230による遅延時間は、インバータ(231、232、233)とNMOSキャパシタ(234、235、236)とによって決定される。第1パルス発生器200の出力信号(P0)は、遅延調節器のカウンタ制御回路(図4の300)の基準信号として用いられる。
【0039】
図9は、図4の遅延調節回路内にあるカウンタ制御回路300の一例を示す回路図である。図9を参照すると、カウンタ制御回路300は、インバータ(330、340、350)、及びNANDゲート(310、320)を備える。
【0040】
インバータ350は、遅延検出回路(図4の100)の出力信号(DOUT)を反転させる。NANDゲート310は、第1パルス発生器(図4の200)の出力信号(P0)と遅延検出回路(図4の100)の出力信号(DOUT)とに対してNAND演算を行う。インバータ330は、NANDゲート310の出力信号を反転させ、カウントアップ信号(CUP)を発生させる。NANDゲート320は、第1パルス発生器(図4の200)の出力信号(P0)とインバータ350の出力信号とに対してNAND演算を行う。インバータ340は、NANDゲート320の出力信号を反転させ、カウントダウン信号(CDN)を発生させる。
【0041】
図10は、図4の遅延調節回路内にある第2パルス発生器500の一例を示す回路図である。図10を参照すると、第2パルス発生器500は、NANDゲート510、インバータ520、PMOSトランジスタ(MP1)、NMOSトランジスタ(MN1)、及びラッチ回路530を備える。
【0042】
NANDゲート510とインバータ520とは、クロック信号(CLK)とイネーブル信号(OP)対してAND演算を行う。PMOSトランジスタ(MP1)は、クロック信号(CLK)に応答してノード(N501)を電源電圧(VDD)のレベルにプルアップさせる。NMOSトランジスタ(MN1)は、インバータ520の出力信号に応答してノード(N501)を接地電圧(GND)のレベルにプルダウンさせる。ラッチ回路530は、ノード(N501)の信号をラッチする機能を果たす。
【0043】
図11は、図4に示した本発明の第1実施例による遅延調節回路に対するタイミングダイアグラムである。
図11を参照すると、イネーブル信号(OP)がロジック「ハイ」であるとき、クロック信号(CLK)がロジック「ロー」からロジック「ハイ」に変わる瞬間にパルス形態の入力信号(IN)が発生される。入力信号(IN)と遅延した入力信号(DIN)とをAND演算した結果が遅延検出回路(図4の100)の出力信号(DOUT)になる。入力信号(IN)のロジック「ハイ」レベルと遅延した入力信号(DIN)のロジック「ハイ」レベルとが重なる場合に検出回路(図4の100)の出力信号(DOUT)がパルス形態に発生する。パルス(D01)が発生すると、カウントアップ信号(CUP)のパルス(U1)が発生する。図4乃至図6を参照すると、カウントアップ信号(CUP)のパルス(U1)が発生すると、カウンタ400の出力信号(OUT)、即ち、遅延信号(DCON)が1ビットシフトされる。例えば、遅延制御信号(DCON)が10000000から01000000に変わると、遅延部110の出力信号である遅延した入力信号(DIN)は、前より遅延セル111による遅延時間だけ増加した遅延時間を有する。遅延時間が増加して入力信号(IN)のロジック「ハイ」レベルと遅延した入力信号(DIN)のロジック「ハイ」レベルとが重なる部分が存在しないようになると、検出回路(図4の100)の出力信号(DOUT)のパルスは発生せず、カウントダウン信号(CDN)のパルス(D1)が発生する。パルス(D02)の発生に起因してカウントアップ信号(CUP)のパルス(U2)が発生され、パルス(D03)の発生に起因してカウントアップ信号(CUP)のパルス(U3)が発生される。
【0044】
図4及び図6を再び参照すると、カウントアップ信号(CUP)のパルス(U3)が発生するとカウント400の出力信号(OUT)、即ち、遅延制御信号(DCON)が1ビットシフトされる。したがって、遅延部110の出力信号である遅延した入力信号(DIN)は、前より増加した遅延時間を有する。遅延時間が増加して入力信号(IN)のロジック「ハイ」レベルと遅延した入力信号(DIN)のロジック「ハイ」レベルとが重なる部分が存在しないようになると、検出回路(図4の100)の出力信号(DOUT)のパルスは発生せず、カウントダウン信号(CDN)のパルス(D2)が発生する。
【0045】
図12は、本発明の第2実施例による遅延調節回路を示すブロック図である。図12を参照すると、遅延調節回路は、遅延部700、比較部800、及びコンバータ部900を備える。また、遅延調節回路は、パルス発生器600、及びインバータ(INV1、INV2)を備える。
【0046】
パルス発生器600は、クロック信号(CLK)とイネーブル信号(OP)とに応答して入力信号(IN)を発生させる。インバータ(INV1)は、入力信号(IN)を反転させ、インバータ(INV2)は、インバータ(INV1)の出力信号(PUB)を反転させる。インバータ(INV1)の出力信号(PUB)は、入力信号(IN)と位相が反対であるパルス信号であり、インバータ(INV2)の出力信号(PU)は、入力信号(IN)と位相が同一のパルス信号である。
【0047】
遅延部700は、入力信号(IN)を受信し、遅延時間が互いに異なる八つの遅延した入力信号(DL1〜DL8)を発生させる。 比較部800は、比較器(810、820、830、840、850、860、870、880)で構成され、入力信号(IN)と遅延した入力信号(DL1〜DL8)それぞれとを比較して八つの信号(C01〜C08)を発生させる。
コンバータ部900は、比較部800の出力信号(C01〜C08)を実際遅延回路に使用可能な信号(D0〜D7)に変換する。
【0048】
以下、 図12に示した発明の第2実施例よる遅延調節回路の動作を説明する。
図12の遅延調節回路は、遅延部を制御するためのフィードバックループがなく、遅延部700は遅延時間が互いに異なる八つの遅延した入力信号(DL1〜DL8)を発生させる。比較部800を構成する比較器(810、820、830、840、850、860、870、880)は、それぞれ入力信号(IN)と遅延した入力信号(DL1〜DL8)より一つを比較する。
【0049】
遅延した入力信号(DL1〜DL8)のうちには、ロジック「ハイ」レベルが入力信号(IN)のロジック「ハイ」レベルと重なる部分が存在しない入力信号と、重なる部分が存在する入力信号があるようになる。遅延した入力信号(DL1〜DL8)それぞれのロジック「ハイ」レベルが入力信号(IN)のロジック「ハイ」レベルと重なる部分が存在すると、比較部800内の対応する比較器はロジック「ハイ」である信号を出力し、重なる部分が存在しないと、比較部800内の対応する比較器は、ロジック「ロー」である信号を出力する。
【0050】
比較部800の出力信号(C01〜C08)には、ロジック「ハイ」である信号が多数存在することができる。しかし、図6に示したように、一度に一つのスイッチをオンさせる構造を有する遅延回路に用いるには、比較部800の出力信号(C01〜C08)は、ロジック「ハイ」である状態が同時に二つ以上存在してはいけない。コンバータ部900は、比較部800の出力信号(C01〜C08)を実際の遅延回路に使用可能な信号(D0〜D7)に変換する。例えば、C01=1、C02=1、C03=1、C04=1、C05=0、C06=0、C07=0、及びC08=0である場合、コンバータ部900の出力信号は、D0=0、D1=0、D2=0、D3=1、D4=0、D5=0、D6=0、及びD7=0であることができる。即ち、C08から始めてC01までの値のうち、「0」から「1」に変わるときの値を「1」にし、残りの信号は「0」に設定する。
【0051】
コンバータ部900の出力信号(D0、D1、D2、D3、D4、D5、D6、D7)は、図4の遅延調節回路の出力信号(DOUT)を参照して説明したような方式で、半導体集積回路内にある遅延回路の遅延時間を調節するのに用いることができる。
【0052】
図13は、図12の遅延調節回路内にある遅延部700の一例を示すブロック図である。図13を参照すると、遅延部700は、カスケード連結された八つの遅延セル(710、720、730、740、750、760、770、780)で構成し、遅延セルそれぞれの出力ノードで遅延した入力信号(DL1〜DL8)を出力する。遅延セル710の入力端子には入力信号(IN)が印加される。遅延セル(710、720、730、740、750、760、770、780)は、それぞれ図7に示した遅延セル111を用いることができる。
【0053】
図13の遅延部700は、図6の遅延部とは違って、カスケード連結された遅延セル(710、720、730、740、750、760、770、780)それぞれの出力端子で遅延時間が互いに異なる遅延した入力信号(DL1〜DL8)が出力される。
【0054】
図14は、図12の遅延調節回路の比較部を構成する比較器の一例を示す回路図である。比較器810は、NANDゲート811、インバータ812、伝達ゲート(813、815)、及びラッチ回路(814、816)を備える。
【0055】
NANDゲート811とインバータ812は、入力信号(IN)と同一の位相を有するパルス信号(PU)と遅延した入力信号(DL1〜DL8)うちのいずれか一つとに対してAND演算を行う。第1伝達ゲート813は、パルス信号(PU)と反転されたパルス信号(PUB)とに応答してインバータ812の出力信号を第1ラッチ回路814に伝達する。第1ラッチ回路814は、第1伝達ゲート813の出力信号をラッチする。第2伝達ゲート815は、パルス信号(PU)と反転されたパルス信号(PUB)とに応答して第1ラッチ回路814の出力信号を第2ラッチ回路816に伝達する。第2ラッチ回路816は、第2伝達ゲート815の出力信号をラッチする。図に示していないが、比較器(820乃至880)それぞれも比較器810と同一または類似の構造及び動作特性を有することができる。
【0056】
以下、図14の比較器810の動作を説明する。
パルス信号(PU)は、入力信号(IN)と同一の位相を有するパルス信号であり、反転されたパルス信号(PUB)は、入力信号(IN)と反対の位相を有するパルス信号である。パルス信号(PU)と遅延した入力信号(DL1)とが全てロジック「ハイ」であると、インバータ812の出力信号はロジック「ハイ」であり、比較器810の出力信号(C01)はロジック「ハイ」になる。比較器810は、パルス信号(PU)と反転されたパルス信号(PUB)とによってスイッチングする伝達ゲート(813、815)を備える。第1伝達ゲート813は、パルス信号(PU)がロジック「ハイ」であるときオンされ、パルス信号(PU)がロジック「ロー」であるときオフされる。これと反対に、第2伝達ゲート815は、パルス信号(PU)がロジック「ロー」であるときにオンされ、パルス信号(PU)がロジック「ハイ」であるときにオフされる。したがって、比較器810は、パルス信号(PU)がロジック「ハイ」状態からロジック「ロー」状態に変わるとき、入力信号(IN)を出力信号(C01)として出力する。即ち、入力信号(IN)がロジック「ハイ」状態からロジック「ロー」状態に変わるとき、比較器810は、入力信号(IN)を出力信号(C01)として出力する。
【0057】
図15は、図12の遅延調節回路のコンバータ部900の一例を示すブロック図である。図16を参照すると、コンバータ部900は、第1乃至第8コンバータ(910、920、930、940、950、960、970、980)を備える。
【0058】
第1コンバータ910は、比較部800の出力信号(C08)に応答して第1データ(D7)を発生させる。第2コンバータ920は、比較部800の出力信号(C07)と第1データ(D7)に応答して第2データ(D06)を発生させる。第3コンバータ930は、比較部800の出力信号(C06)と第2データ(D06)に応答して第3データ(D05)を発生させる。第4コンバータ940は、比較部800の出力信号(C05)と第3データ(D05)に応答して第4データ(D4)を発生させる。第5コンバータ950は、比較部800の出力信号(C04)と第4データ(D4)に応答して第5データ(D3)を発生させる。第6コンバータ960は、比較部800の出力信号(C03)と第5データ(D3)に応答して第6データ(D2)を発生させる。第7コンバータ970は、比較部800の出力信号(C02)と第6データ(D2)に応答して第7データ(D1)を発生させる。第8コンバータ980は、比較部800の出力信号(C01)と第7データ(D01)に応答して第8データ(D0)を発生させる。
【0059】
図16は、図15のコンバータ部を構成する第1コンバータ910を示す回路図である。図15を参照すると、第1コンバータ910は、抵抗(R1)で構成されている。
図17は、図15のコンバータ部を構成する第2コンバータ920を示す回路図である。図17を参照すると、第2コンバータ920は伝達ゲート921、インバータ(922、925)、NMOSトランジスタ923、及びラッチ回路924を備える。
【0060】
インバータ922は、第1データ(D7)を反転させる。伝達ゲート921は、第1データ(D7)に応答して比較部(図12の800)の出力信号(C07)をノード(N901)に伝達する。NMOSトランジスタ923は、第1データ(D7)に応答してノード(N901)の電圧を接地電圧(GND)レベルに低下させる。ラッチ回路924は、ノード(N901)の信号をラッチする機能を果たす。インバータ925は、ラッチ回路924の出力信号を反転させる機能を果たす。
【0061】
図17を参照すると、前のコンバータ(図15の910)の出力信号である第1データ(D7)がロジック「ハイ」であるときには、第2データ(D6)はロジック「ロー」を維持し、第1データ(D7)がロジック「ロー」であるとき、NMOSトランジスタ923がオフされかつ比較部(図12の800)の出力信号(C07)は第2データ(D6)として出力される。
図面に示していないが、第3乃至第7コンバータ(930乃至970)それぞれも第2コンバータ920と同一または類似の構造及び動作特性を有することができる。
【0062】
図18は、図15のコンバータ部を構成する第8コンバータ980を示す回路図である。図18を参照すると、第8コンバータ980は、第1伝達ゲート981、NMOSトランジスタ983、第2伝達ゲート984、PMOSトランジスタ986、ラッチ回路987、及びインバータ(982、985、988)を備える。
【0063】
インバータ982は、第7データ(D1)を反転させる。第1伝達ゲート981は、第7データ(D1)とインバータ982の出力信号とに応答して比較部(図12の800)の出力信号(C01)をノード(N902)に伝達する。NMOSトランジスタ983は、第7データ(D1)に応答してノード(N902)の電圧を接地電圧(GND)レベルに低下させる。インバータは985は、比較部(図12の800)の出力信号(C01)を反転させる。第2伝達ゲート984は、比較部800の出力信号(C01)とインバータ985の出力信号とに応答してノード(N902)の信号をノード(N903)に伝達する。PMOSトランジスタ986は、比較部(図12の800)の出力信号(C01)に応答してノード(N903)の電圧を電源電圧(VDD)レベルに上昇させる。ラッチ回路987は、ノード(N903)の信号をラッチする。インバータ988は、ラッチ回路987の出力信号を反転させる。
【0064】
図18を参照すると、前のコンバータ(図15の970)の出力信号である第7データ(D1)がロジック「ハイ」であるときはその出力信号、即ち、第8データ(D0)はロジック「ロー」を維持し、第7データ(D1)がロジック「ロー」であるとき、NMOSトランジスタ983がオフされながら比較部(図12の800)の出力信号(C01)は第8データ(D0)として出力される。比較部(図12の800)0の出力信号(C01)がロジック「ロー」であると、PMOSトランジスタ986がオンされ、ノード(N903)がロジック「ハイ」になり、第8データ(D0)はロジック「ハイ」になる。
【0065】
図4及び図12では、例えば、8ビットを有する制御信号(図4及び図12のD0、D1、D2、D3、D4、D5、D6、D7)を用いて遅延回路の遅延時間を調節する遅延調節回路について説明したが、この技術分野の通常の知識を有する者であれば、本発明を1より大きく8よりは小さい数のビットを有する制御信号を用いて遅延回路の遅延時間を調節する遅延調節回路に適用することができるだろう。勿論、図4及び図12の遅延調節回路は8より大きい数のビットを有する遅延調節信号を用いて遅延回路の遅延時間を調節するように構成することもできる。
【産業上の利用可能性】
【0066】
以上、本発明の実施例によって詳細に説明したが、本発明はこれに限定されず、本発明が属する技術分野において通常の知識を有するものであれば本発明の思想と精神を離脱することなく、本発明を修正または変更できる。
【0067】
前述したように、本発明による遅延調節回路は、半導体製造工程、温度、電圧など、遅延調節回路を内装する半導体装置の動作に影響を及ぼす動作条件が変化しても遅延時間を一定範囲内に入るように調節することができ、したがって、製造工程、温度、電圧変化のような動作条件を考慮して半導体装置が正常的動作可能にする。
【図面の簡単な説明】
【0068】
【図1】本発明による遅延時間の検出方法の概念を示すブロック図である。
【図2】図1の回路に対する動作タイミング図である。
【図3】図1の回路に対する動作タイミング図である。
【図4】本発明の第1実施例による遅延調節回路を示すブロック図である。
【図5】図4の遅延調節回路内にある遅延検出回路の一例を示す図面である。
【図6】図5の遅延検出回路内にある遅延部の一例を示す回路図である。
【図7】図6の遅延部を構成する遅延セルの一例を示す回路図である。
【図8】図4の遅延調節回路内にある第1パルス発生器200の一例を示す回路図である。
【図9】図4の遅延調節回路内にあるカウンタ制御回路の一例を示す回路図である。
【図10】図4の遅延調節回路内にある第2パルス発生器500の一例を示す回路図である。
【図11】図4に示した遅延調節回路に対するタイミングダイアグラムである。
【図12】本発明の第2実施例による遅延調節回路を示すブロック図である。
【図13】図12の遅延調節回路内にある遅延部700の一例を示すブロック図である。
【図14】図12の遅延調節回路の比較部を構成する比較器の一例を示す回路図である。
【図15】図12の遅延調節回路のコンバータ部の一例を示すブロック図である。
【図16】図15のコンバータ部を構成するコンバータ910を示す回路図である。
【図17】図15のコンバータ部を構成するコンバータ920を示す回路図である。
【図18】図15のコンバータ部を構成するコンバータ980を示す回路図である。
【符号の説明】
【0069】
100 遅延検出回路
110、700 遅延部
111〜118 遅延セル
120、800 比較部
130、530、814、816、987 ラッチ回路
200、500、600 パルス発生器
300 カウンタ制御回路
400 カウンタ
900 コンバータ部
【特許請求の範囲】
【請求項1】
出力信号に応答して入力信号を第1時間遅延させ、前記入力信号と前記遅延した信号とを比較し、第1信号を発生させる遅延検出回路と、
前記入力信号に応答して第2信号を発生させる第1パルス発生器と、
前記第1信号と前記第2信号に応答してカウントアップ信号とカウントダウン信号とを発生させるカウンタ制御回路と、
前記カウントアップ信号と前記カウントダウン信号とに応答して前記出力信号を発生させ、前記第1時間を2n(nは自然数)区間に分けるためのカウンタを備えることを特徴とする遅延調節回路。
【請求項2】
前記遅延検出回路は、
前記出力信号に応答して前記入力信号を前記第1時間遅延させ、前記遅延した入力信号を発生させる遅延部と、
前記入力信号と前記遅延した入力信号とを比較するための比較部と、
前記比較部の出力信号をラッチするラッチ回路と、を備えることを特徴とする請求項1記載の遅延調節回路。
【請求項3】
前記遅延検出回路は、
前記ラッチ回路の出力信号を反転させるインバータを更に備えることを特徴とする請求項2記載の遅延調節回路。
【請求項4】
前記遅延部は、
前記入力信号が印加される入力ノードと前記遅延された入力信号が出力される出力ノードとの間にカスケード連結された2n個の遅延セルと、
前記入力ノード及び前記遅延セルの間のノードそれぞれと、前記出力ノードとの間に連結され、デジタル出力信号によってスイッチングする2n個のスイッチと、を備えることを特徴とする請求項2記載の遅延調節回路。
【請求項5】
前記遅延セルは、それぞれ
カスケード連結された複数のインバータと、
前記複数のインバータそれぞれの出力端子と第1電源電圧との間に連結されているPMOSキャパシタと、
前記複数のインバータそれぞれの出力端子と第2電源電圧との間に連結されているNMOSキャパシタと、を備えることを特徴とする請求項4記載の遅延調節回路。
【請求項6】
前記比較部は、
前記入力信号と前記遅延した入力信号とに対して論理AND演算を行うANDゲートと、
前記入力信号に応答して前記ANDゲートの出力信号を後の段に伝達する伝達ゲートと、を含むことを特徴とする請求項2記載の遅延調節回路。
【請求項7】
前記第1パルス発生器は、
前記入力信号を第1時間遅延させる遅延回路と、
前記入力信号と前記遅延した入力信号に対してAND演算を行うANDゲートと、を備えることを特徴とする請求項1記載の遅延調節回路。
【請求項8】
前記カウンタ制御回路は、
前記第1信号を反転させるインバータと、
前記第1信号と前記第2信号とに対してAND演算を行う第1ANDゲートと、
前記第2信号と前記インバータの出力信号とに対してAND演算を行う第2ANDゲートと、を備えることを特徴とする請求項1記載の遅延調節回路。
【請求項9】
前記遅延調節回路は、
クロック信号とイネーブル信号とに応答して前記入力信号を発生させる第2パルス発生器を更に備えることを特徴とする請求項1記載の遅延調節回路。
【請求項10】
前記第2パルス発生器は、
前記クロック信号と前記イネーブル信号とに対してAND演算を行うANDゲートと、
前記クロック信号に応答して第1ノードを第1電源電圧のレベルにプルアップさせるプルアップ素子と、
前記ANDゲートの出力信号に応答して前記第1ノードを第2電源電圧のレベルにプルダウンさせるプルダウン素子と、
前記第1ノードの信号をラッチするためのラッチ回路と、を備えることを特徴とする請求項9記載の遅延調節回路。
【請求項11】
入力信号に応答して遅延時間が互いに異なる複数の遅延した入力信号を発生させる遅延部と、
前記入力信号と前記遅延した入力信号それぞれとを比較して複数の第1信号を発生させる比較部と、を備えることを特徴とする遅延調節回路。
【請求項12】
前記遅延調節回路は、
前記第1出力信号を複数の第2信号に変換するコンバータ部を更に備えることを特徴とする請求項10記載の遅延調節回路。
【請求項13】
前記遅延部は、
カスケード連結された複数の遅延セルで構成され、前記遅延セルそれぞれの出力ノードで前記遅延した入力信号を出力することを特徴とする請求項12記載の遅延調節回路。
【請求項14】
前記遅延セルは、それぞれ、
カスケード連結された複数のインバータと、
前記複数のインバータそれぞれの出力端子と第1電源電圧との間に連結されているPMOSキャパシタと、
前記複数のインバータそれぞれの出力端子と第2電源電圧との間に連結されているNMOSキャパシタと、を備えることを特徴とする請求項13記載の遅延調節回路。
【請求項15】
前記比較部は、
前記入力信号のような位相を有するパルス信号と前記遅延した入力信号とをそれぞれ比較する複数の比較器を備えることを特徴とする請求項12記載の遅延調節回路。
【請求項16】
前記比較器はそれぞれ、
前記パルス信号と前記遅延した入力信号のうち、いずれか一つに対してAND演算を行うANDゲートと、
前記パルス信号に応答して前記ANDゲートの出力信号を後の段に伝達する第1伝達ゲートと、
前記第1伝達ゲートの出力信号をラッチする第1ラッチ回路と、
前記パルス信号及び前記入力信号と反対の位相を有するパルス信号に応答して前記第1ラッチ回路の出力信号を後の段に伝達する第2伝達ゲートと、
前記第2伝達ゲートの出力信号をラッチする第2ラッチ回路と、を備えることを特徴とする請求項15記載の遅延調節回路。
【請求項17】
前記複数の遅延した入力信号は、八つの信号で構成されることを特徴とする請求項12記載の遅延調節回路。
【請求項18】
前記コンバータ部は、
前記比較部の第1出力信号に応答して第1データを発生させる第1コンバータと、
前記比較部の第2出力信号と前記第1データとに応答して第2データを発生させる第2コンバータと、
前記比較部の第3出力信号と前記第2データとに応答して第3データを発生させる第3コンバータと、
前記比較部の第4出力信号と前記第3データとに応答して第4データを発生させる第4コンバータと、
前記比較部の第5出力信号と前記第4データとに応答して第5データを発生させる第5コンバータと、
前記比較部の第6出力信号と前記第5データとに応答して第6データを発生させる第6コンバータと、
前記比較部の第7出力信号と前記第6データとに応答して第7データを発生させる第7コンバータと、
前記比較部の第8出力信号と前記第7データとに応答して第8データを発生させる第8コンバータと、を備え、
前記複数の第1信号は、前記比較部の前記第1乃至第8出力信号を含み、前記複数の第2信号は、前記第1乃至第8データを含むことを特徴とする請求項17記載の遅延調節回路。
【請求項19】
前記第1コンバータは、
前記比較部の前記第1出力信号が第1ロジック値であると、前記第2データを第2ロジック値に設定することを特徴とする請求項18記載の遅延調節回路。
【請求項20】
前記第1コンバータは、
抵抗を備えることを特徴とする請求項19記載の遅延調節回路。
【請求項21】
前記コンバータ部を構成する第n(1<n<8である自然数)コンバータは、第n−1データに応答して前記比較部の第n出力信号を通過させ、第nデータを出力することを特徴とする請求項18記載の遅延調節回路。
【請求項22】
前記第nコンバータは、
前記第n−1データに応答して前記比較部の第n出力信号を第1ノードに伝達する伝達ゲートと、
前記第n−1データに応答して前記第1ノードを低電源電圧レベルに低下させるプルダウントランジスタと、
前記第1ノードの信号をラッチするラッチ回路と、を備えることを特徴とする請求項21記載の遅延調節回路。
【請求項23】
前記第nコンバータは、
前記ラッチ回路の出力信号を反転させるインバータを更に含むことを特徴とする請求項22記載の遅延調節回路。
【請求項24】
前記第8コンバータは、
前記比較部の前記第8出力信号が第1ロジック値であると、前記第8データを第2ロジック値に設定することを特徴とする請求項18記載の遅延調節回路。
【請求項25】
前記第8コンバータは、
前記第7データに応答して前記比較部の第8出力信号を第1ノードに伝達する第1伝達ゲートと、
前記第7データに応答して前記第1ノードを低電源電圧レベルに低下させるプルダウントランジスタと、
前記比較部の前記第8出力信号に応答して前記第1ノードの信号を第2ノードに伝達する第2伝達ゲートと、
前記比較部の前記第8出力信号に応答して前記第2ノードを高電源電圧レベルに上昇させるプルアップトランジスタと、
前記第2ノードの信号をラッチするラッチ回路と、を備えることを特徴とする請求項24記載の遅延調節回路。
【請求項26】
前記第8コンバータは、
前記ラッチ回路の出力信号を反転させるインバータを更に備えることを特徴とする請求項25記載の遅延調節回路。
【請求項27】
前記遅延調節回路は、
クロック信号とイネーブル信号とに応答して前記入力信号を発生させる第2パルス発生器を更に備えることを特徴とする請求項12記載の遅延調節回路。
【請求項28】
出力信号に応答して入力信号を第1時間遅延させる段階と、
前記入力信号と前記遅延した入力信号とを互いに比較し、第1信号を発生させる段階と、
前記入力信号に応答して第2信号を発生させる段階と、
前記第1信号と前記第2信号とに応答してカウントアップ信号とカウントダウン信号とを発生させる段階と、
前記カウントアップ信号と前記カウントダウン信号とに応答して前記第1時間を2n(nは自然数)区間に分けるための前記出力信号を発生させる段階と、を備えることを特徴とする半導体装置の遅延調節方法。
【請求項29】
入力信号に応答して遅延時間が互いに異なる複数の遅延した入力信号を発生させる段階と、
前記入力信号と前記遅延した入力信号それぞれとを比較して複数の第1信号を発生させる段階と、を備えることを特徴とする遅延調節方法。
【請求項30】
前記遅延調節方法は、
前記第1信号を第2信号に変換する段階を更に備えることを特徴とする請求項29記載の遅延調節方法。
【請求項1】
出力信号に応答して入力信号を第1時間遅延させ、前記入力信号と前記遅延した信号とを比較し、第1信号を発生させる遅延検出回路と、
前記入力信号に応答して第2信号を発生させる第1パルス発生器と、
前記第1信号と前記第2信号に応答してカウントアップ信号とカウントダウン信号とを発生させるカウンタ制御回路と、
前記カウントアップ信号と前記カウントダウン信号とに応答して前記出力信号を発生させ、前記第1時間を2n(nは自然数)区間に分けるためのカウンタを備えることを特徴とする遅延調節回路。
【請求項2】
前記遅延検出回路は、
前記出力信号に応答して前記入力信号を前記第1時間遅延させ、前記遅延した入力信号を発生させる遅延部と、
前記入力信号と前記遅延した入力信号とを比較するための比較部と、
前記比較部の出力信号をラッチするラッチ回路と、を備えることを特徴とする請求項1記載の遅延調節回路。
【請求項3】
前記遅延検出回路は、
前記ラッチ回路の出力信号を反転させるインバータを更に備えることを特徴とする請求項2記載の遅延調節回路。
【請求項4】
前記遅延部は、
前記入力信号が印加される入力ノードと前記遅延された入力信号が出力される出力ノードとの間にカスケード連結された2n個の遅延セルと、
前記入力ノード及び前記遅延セルの間のノードそれぞれと、前記出力ノードとの間に連結され、デジタル出力信号によってスイッチングする2n個のスイッチと、を備えることを特徴とする請求項2記載の遅延調節回路。
【請求項5】
前記遅延セルは、それぞれ
カスケード連結された複数のインバータと、
前記複数のインバータそれぞれの出力端子と第1電源電圧との間に連結されているPMOSキャパシタと、
前記複数のインバータそれぞれの出力端子と第2電源電圧との間に連結されているNMOSキャパシタと、を備えることを特徴とする請求項4記載の遅延調節回路。
【請求項6】
前記比較部は、
前記入力信号と前記遅延した入力信号とに対して論理AND演算を行うANDゲートと、
前記入力信号に応答して前記ANDゲートの出力信号を後の段に伝達する伝達ゲートと、を含むことを特徴とする請求項2記載の遅延調節回路。
【請求項7】
前記第1パルス発生器は、
前記入力信号を第1時間遅延させる遅延回路と、
前記入力信号と前記遅延した入力信号に対してAND演算を行うANDゲートと、を備えることを特徴とする請求項1記載の遅延調節回路。
【請求項8】
前記カウンタ制御回路は、
前記第1信号を反転させるインバータと、
前記第1信号と前記第2信号とに対してAND演算を行う第1ANDゲートと、
前記第2信号と前記インバータの出力信号とに対してAND演算を行う第2ANDゲートと、を備えることを特徴とする請求項1記載の遅延調節回路。
【請求項9】
前記遅延調節回路は、
クロック信号とイネーブル信号とに応答して前記入力信号を発生させる第2パルス発生器を更に備えることを特徴とする請求項1記載の遅延調節回路。
【請求項10】
前記第2パルス発生器は、
前記クロック信号と前記イネーブル信号とに対してAND演算を行うANDゲートと、
前記クロック信号に応答して第1ノードを第1電源電圧のレベルにプルアップさせるプルアップ素子と、
前記ANDゲートの出力信号に応答して前記第1ノードを第2電源電圧のレベルにプルダウンさせるプルダウン素子と、
前記第1ノードの信号をラッチするためのラッチ回路と、を備えることを特徴とする請求項9記載の遅延調節回路。
【請求項11】
入力信号に応答して遅延時間が互いに異なる複数の遅延した入力信号を発生させる遅延部と、
前記入力信号と前記遅延した入力信号それぞれとを比較して複数の第1信号を発生させる比較部と、を備えることを特徴とする遅延調節回路。
【請求項12】
前記遅延調節回路は、
前記第1出力信号を複数の第2信号に変換するコンバータ部を更に備えることを特徴とする請求項10記載の遅延調節回路。
【請求項13】
前記遅延部は、
カスケード連結された複数の遅延セルで構成され、前記遅延セルそれぞれの出力ノードで前記遅延した入力信号を出力することを特徴とする請求項12記載の遅延調節回路。
【請求項14】
前記遅延セルは、それぞれ、
カスケード連結された複数のインバータと、
前記複数のインバータそれぞれの出力端子と第1電源電圧との間に連結されているPMOSキャパシタと、
前記複数のインバータそれぞれの出力端子と第2電源電圧との間に連結されているNMOSキャパシタと、を備えることを特徴とする請求項13記載の遅延調節回路。
【請求項15】
前記比較部は、
前記入力信号のような位相を有するパルス信号と前記遅延した入力信号とをそれぞれ比較する複数の比較器を備えることを特徴とする請求項12記載の遅延調節回路。
【請求項16】
前記比較器はそれぞれ、
前記パルス信号と前記遅延した入力信号のうち、いずれか一つに対してAND演算を行うANDゲートと、
前記パルス信号に応答して前記ANDゲートの出力信号を後の段に伝達する第1伝達ゲートと、
前記第1伝達ゲートの出力信号をラッチする第1ラッチ回路と、
前記パルス信号及び前記入力信号と反対の位相を有するパルス信号に応答して前記第1ラッチ回路の出力信号を後の段に伝達する第2伝達ゲートと、
前記第2伝達ゲートの出力信号をラッチする第2ラッチ回路と、を備えることを特徴とする請求項15記載の遅延調節回路。
【請求項17】
前記複数の遅延した入力信号は、八つの信号で構成されることを特徴とする請求項12記載の遅延調節回路。
【請求項18】
前記コンバータ部は、
前記比較部の第1出力信号に応答して第1データを発生させる第1コンバータと、
前記比較部の第2出力信号と前記第1データとに応答して第2データを発生させる第2コンバータと、
前記比較部の第3出力信号と前記第2データとに応答して第3データを発生させる第3コンバータと、
前記比較部の第4出力信号と前記第3データとに応答して第4データを発生させる第4コンバータと、
前記比較部の第5出力信号と前記第4データとに応答して第5データを発生させる第5コンバータと、
前記比較部の第6出力信号と前記第5データとに応答して第6データを発生させる第6コンバータと、
前記比較部の第7出力信号と前記第6データとに応答して第7データを発生させる第7コンバータと、
前記比較部の第8出力信号と前記第7データとに応答して第8データを発生させる第8コンバータと、を備え、
前記複数の第1信号は、前記比較部の前記第1乃至第8出力信号を含み、前記複数の第2信号は、前記第1乃至第8データを含むことを特徴とする請求項17記載の遅延調節回路。
【請求項19】
前記第1コンバータは、
前記比較部の前記第1出力信号が第1ロジック値であると、前記第2データを第2ロジック値に設定することを特徴とする請求項18記載の遅延調節回路。
【請求項20】
前記第1コンバータは、
抵抗を備えることを特徴とする請求項19記載の遅延調節回路。
【請求項21】
前記コンバータ部を構成する第n(1<n<8である自然数)コンバータは、第n−1データに応答して前記比較部の第n出力信号を通過させ、第nデータを出力することを特徴とする請求項18記載の遅延調節回路。
【請求項22】
前記第nコンバータは、
前記第n−1データに応答して前記比較部の第n出力信号を第1ノードに伝達する伝達ゲートと、
前記第n−1データに応答して前記第1ノードを低電源電圧レベルに低下させるプルダウントランジスタと、
前記第1ノードの信号をラッチするラッチ回路と、を備えることを特徴とする請求項21記載の遅延調節回路。
【請求項23】
前記第nコンバータは、
前記ラッチ回路の出力信号を反転させるインバータを更に含むことを特徴とする請求項22記載の遅延調節回路。
【請求項24】
前記第8コンバータは、
前記比較部の前記第8出力信号が第1ロジック値であると、前記第8データを第2ロジック値に設定することを特徴とする請求項18記載の遅延調節回路。
【請求項25】
前記第8コンバータは、
前記第7データに応答して前記比較部の第8出力信号を第1ノードに伝達する第1伝達ゲートと、
前記第7データに応答して前記第1ノードを低電源電圧レベルに低下させるプルダウントランジスタと、
前記比較部の前記第8出力信号に応答して前記第1ノードの信号を第2ノードに伝達する第2伝達ゲートと、
前記比較部の前記第8出力信号に応答して前記第2ノードを高電源電圧レベルに上昇させるプルアップトランジスタと、
前記第2ノードの信号をラッチするラッチ回路と、を備えることを特徴とする請求項24記載の遅延調節回路。
【請求項26】
前記第8コンバータは、
前記ラッチ回路の出力信号を反転させるインバータを更に備えることを特徴とする請求項25記載の遅延調節回路。
【請求項27】
前記遅延調節回路は、
クロック信号とイネーブル信号とに応答して前記入力信号を発生させる第2パルス発生器を更に備えることを特徴とする請求項12記載の遅延調節回路。
【請求項28】
出力信号に応答して入力信号を第1時間遅延させる段階と、
前記入力信号と前記遅延した入力信号とを互いに比較し、第1信号を発生させる段階と、
前記入力信号に応答して第2信号を発生させる段階と、
前記第1信号と前記第2信号とに応答してカウントアップ信号とカウントダウン信号とを発生させる段階と、
前記カウントアップ信号と前記カウントダウン信号とに応答して前記第1時間を2n(nは自然数)区間に分けるための前記出力信号を発生させる段階と、を備えることを特徴とする半導体装置の遅延調節方法。
【請求項29】
入力信号に応答して遅延時間が互いに異なる複数の遅延した入力信号を発生させる段階と、
前記入力信号と前記遅延した入力信号それぞれとを比較して複数の第1信号を発生させる段階と、を備えることを特徴とする遅延調節方法。
【請求項30】
前記遅延調節方法は、
前記第1信号を第2信号に変換する段階を更に備えることを特徴とする請求項29記載の遅延調節方法。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【公開番号】特開2006−197585(P2006−197585A)
【公開日】平成18年7月27日(2006.7.27)
【国際特許分類】
【出願番号】特願2006−1774(P2006−1774)
【出願日】平成18年1月6日(2006.1.6)
【出願人】(390019839)三星電子株式会社 (8,520)
【氏名又は名称原語表記】Samsung Electronics Co.,Ltd.
【Fターム(参考)】
【公開日】平成18年7月27日(2006.7.27)
【国際特許分類】
【出願日】平成18年1月6日(2006.1.6)
【出願人】(390019839)三星電子株式会社 (8,520)
【氏名又は名称原語表記】Samsung Electronics Co.,Ltd.
【Fターム(参考)】
[ Back to top ]