印刷基板の電力変換装置
【課題】精度の高い電流制御、電圧制御を提供する。
【解決手段】主端子と基準端子と制御端子を有する第一のスイッチと、第二のスイッチまたは整流器、入力側コンデンサと出力側コンデンサを各１以上持ち、インダクタを持つ電力変換回路であって、相互接続点と基準電位または出力または入力間の電流によって生じる電圧を利用して、出力の制御や保護を行う回路であって、印刷基板を用いたものであって、前記電圧の生じている素子のうち相互接続点でない側と接合された印刷基板上の導体と、その導体と回路図上は同電位となるべき基準電位または入力または出力のいずれかと結合された入力コンデンサあるいは出力コンデンサの端子と接合された導体が、最短距離で結合されないように、空隙によって分断された構造を持つもの。
【解決手段】主端子と基準端子と制御端子を有する第一のスイッチと、第二のスイッチまたは整流器、入力側コンデンサと出力側コンデンサを各１以上持ち、インダクタを持つ電力変換回路であって、相互接続点と基準電位または出力または入力間の電流によって生じる電圧を利用して、出力の制御や保護を行う回路であって、印刷基板を用いたものであって、前記電圧の生じている素子のうち相互接続点でない側と接合された印刷基板上の導体と、その導体と回路図上は同電位となるべき基準電位または入力または出力のいずれかと結合された入力コンデンサあるいは出力コンデンサの端子と接合された導体が、最短距離で結合されないように、空隙によって分断された構造を持つもの。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は印刷基板を用いた電力変換装置に関するものである。
【背景技術】
【０００２】
ある電圧源からべつの電圧を生成する電力変換回路は、半導体技術の進歩に伴って多大な研究開発が行われるようになってきた。
【０００３】
なかでも半導体等のスイッチと、インダクタを利用した回路は、直流−直流、直流−交流、交流−直流、交流−交流等、さまざまな電圧変換に用いられている。
回路形式は無数に存在し、非絶縁型チョッパー方式の代表的なものだけを挙げてもＢＵＣＫ、ＢＵＣＫ−ＢＯＯＳＴ、ＢＯＯＳＴなどが、電圧の反転、降圧、昇圧などの目的で頻繁に用いられている。
【０００４】
ほとんど同じ回路はインバータやモータ制御でも頻繁に用いられている。
たとえば制御目標電圧を直流ではない時間変動する任意の波形、たとえば正弦波とすることによって、ＢＵＣＫ型回路は、そのまま正弦波出力のインバータとして用いられている。
【０００５】
たとえばＢＵＣＫ型直流−直流降圧回路のスイッチ部分だけを二回路用意すれば単相交流、三回路用意して２／３πの位相差を持たせたものが三相インバータであるが、たいてい負荷インダクタンスや寄生インダクタンスを伴うため、実質的に同一の回路といえる。
【０００６】
この回路の負荷に電動機ではなくてスピーカを想定したものはＤ級増幅器とよばれており、負荷の違いによって呼称が異なるだけである。
【０００７】
また、ＢＯＯＳＴ回路は、交流入力から直流を生成する回路の力率改善回路（ＰＦＣ）の一部としても用いられている。
【０００８】
この種の回路では、回路図だけでなく、印刷基板の形状や位置関係によって性能が大きな影響をうけるため、印刷基板や部品配置にかかわる特許出願も数多く行われてきた。
【０００９】
たとえば、特許文献１には、主端子、制御端子と基準端子と有するスイッチング素子を片面に置き、その基準端子を、貫通穴を介してその反対面の制御素子の基準電圧端子と接続することでスイッチング素子の誤作動を防止するような、印刷基板上へのMOSFETの置き方が開示されている。
【００１０】
また、特許文献２には、印刷基板の導体箔パターンを、コイル巻き線と検出抵抗の間に設けることにより、電圧検出抵抗への電磁ノイズの侵入を遮断する方法が開示されている。
【００１１】
特許文献３では、印刷回路にスパイラルパターンを形成し、その寄生インダクタンス利用してリンギング抑制を図る発明が開示されている。
【００１２】
特許文献４では、インバータ装置等における配線インダクタンスを小さくしてスナバ回路の発熱を抑制することができるパワー配線基板があげられている。
【００１３】
以上のように、変換回路を印刷基板に形成する方法は、非常に基本的で、利用範囲の広い回路である。そのため、設計の基本方針はほとんど確立している。
【００１４】
それらの方針は新規性を有しないため、制御用半導体の製造会社が、顧客に対して印刷基板の最良の設計例を提供することが一般的である。
【００１５】
特に、ＢＵＣＫ型直流−直流降圧回路の制御用半導体は最も高周波数化、小型化や高効率化が進展して厳しい設計条件となっている分野であり、制御用半導体製造会社の示す最良の設計例が事実上の標準となっている。
【００１６】
たとえば、非特許文献１の４８頁４１図が最も代表的なものである。
この例では、入力コンデンサの基準電位の端子と、第二のスイッチの基準電位の端子が、実質的に隣接配置され、印刷基板の表側に形成された太い銅箔によって最短距離で結合されている。
【００１７】
最良の設計例を与えるための指針は、回路図として与えられることも多い。
たとえば、非特許文献２の２７頁１２図のように、最短距離の導体で連結せよという指示が常識である。
【００１８】
この条件は、特に２出力以上の直流−直流の変換回路では部分的に満たし難くなることがあるが、それでも２６頁１項のように、第一のスイッチと、入力側コンデンサを１ｃｍ以下で接続せよと指示している。
【００１９】
２項では、第一のスイッチと、整流器と、入力側コンデンサを結ぶ導体の距離を短くせよと指示している。
【００２０】
非特許文献３の２５頁４３図には、第一のスイッチと、第二のスイッチまたは整流器を同一のＳＯ−８型表面実装パッケージに封入した複合部品を用いた例が開示されている。
【００２１】
この例は、同電位となる各端子が隣接するようにして、事実上ゼロ距離で接続されており、従来の技術的指針において最良とされるものである。
【先行技術文献】
【特許文献】
【００２２】
【特許文献１】特開２００９−１７７０４０（Ｐ２００９−１７７０４０Ａ）
【００２３】
【特許文献２】特開２００２−１３６１４２（Ｐ２００２−１３６１４２Ａ）
【００２４】
【特許文献３】特開２００９−２０７３５０（Ｐ２００９−２０７３５０Ａ）
【００２５】
【特許文献４】特願平３−２９３６５４
【００２６】
【非特許文献１】"PM6685Datasheet", [online] , ST Microelectronics, 2007-10-18,Retrievedfrom the Internet:<URL:http://www.st.com/internet/com/TECHNICAL_RESOURCES/TECHNICAL_LITERATURE/DATASHEET/CD00068881.pdf>.
【００２７】
【非特許文献２】"LTC3853- Triple Output, Multiphase Synchronous Step-Down Controller",[online] ,Linear Technology Corporation, 2010-12,Retrieved from the Internet:<URL:http://cds.linear.com/docs/Datasheet/3853fa.pdf>.
【００２８】
【非特許文献３】"ISL6227Datasheet", [online] ,Intersil Americas Inc,2009-04-09,Retrieved from theInternet:<URL:http://www.intersil.com/data/fn/fn9094.pdf>.
【発明の概要】
【発明が解決しようとする課題】
【００２９】
非特許文献１の配置では、制御端子を、ＰＷＭ制御半導体と結合する際に、印刷基板の別の層を経由して接続する必要がある。
【００３０】
別の層に接続するためには貫通穴が用いられるが、これは寄生インダクタンスと抵抗をともなうため、第一のスイッチと、第二のスイッチの動作速度を低下させ、損失の増大を生じる。
【００３１】
非特許文献３の配置であれば、この問題は生じない。
【００３２】
非特許文献３の配置をもとに、第一のスイッチと、第二のスイッチを別のＳＯ−８型表面実装パッケージとして作図しなおした例が図１であり、有用かつ確立した従来技術である。
【００３３】
いっぽう発明者は鋭意検討の結果、この配置に伴う限界を見出した。
【００３４】
近年の素子技術の進歩にしたがって、損失をもたらす抵抗成分の低減が進み、相互接続点と基準電位または出力または入力間の電流によって生じる電圧が微小になっている。
【００３５】
いっぽう、あらゆる導体上には、回路上を流れるさまざまな電流に由来する雑音電圧が生じるが、これは導体の配置に依存するため、同じ配置であれば、ほとんど一定である。
【００３６】
このため、従来の配置では相互接続点と基準電位または出力または入力間の電流によって生じる電圧が微小になるにしたがって、電流の検出誤差が増大するのである。
【００３７】
これを解決しなければ、低損失化に伴って設計が難しくなるという課題を見出した。
【００３８】
そして、回路上を流れるさまざまな電流に由来する雑音電圧が、電流の検出に影響を与えないような導体の配置を、長い試行錯誤の末に見出すに至った。
【００３９】
本発明は、素子の抵抗成分の低減や低損失化を進めても電流の検出誤差を増大させないための配置を提供することを目的とする。
【課題を解決するための手段】
【００４０】
上記の目的を達成するため、発明者は課題を生じない配置が存在しないか、鋭意検討を行った結果、優れた配置を見出すにいたった。
【００４１】
本発明における装置にあっては、第一の手段として、電力変換回路であって、電流検出に利用する素子の安定電位側導体パターンと、同電位の平滑コンデンサ端子側導体パターンの間を分断するように、空隙を形成したものである。
【００４２】
この電力変換回路では、電流検出を行うことでさまざまな効用を生じている。たとえば、電流によって生じる電圧を利用した出力の制御や保護を行う。
【００４３】
この電力変換回路は、典型的には印刷基板上の回路である。
【００４４】
この電力変換回路は、主端子と基準端子と制御端子を有する第一のスイッチと、主端子と基準端子と制御端子を有する第二のスイッチまたは主端子と基準端子を有する整流器と、インダクタを持つものが代表的である。
【００４５】
さらに、平滑コンデンサとして入力側コンデンサと出力側コンデンサを持つものが代表的である。
【００４６】
このような回路では、電流検出に利用する素子の安定電位側導体パターンと、同電位の平滑コンデンサ端子側導体パターンが最短距離、たとえば隣接していることが、ノイズや効率の面で有利であるが、これに限定されない。
【００４７】
第一のスイッチの主端子または基準端子のいずれか一方と、第二のスイッチまたは整流器の主端子または基準端子のいずれか一方と、インダクタのいずれか一方の端子が相互接続点に導体で接続されたものが典型的であるがこれに限定されない。
【００４８】
入力が第一のスイッチの主端子または基準端子あるいは、第二のスイッチまたは整流器の主端子または基準端子、あるいはインダクタの端子より選ばれるいずれかの端子と接続されたものが典型的であるがこれに限定されない。
【００４９】
入力と接続されていない残りのスイッチまたは整流器の主端子または基準端子またはインダクタの端子のひとつが、基準電位と導体で接続されたものが典型的であるがこれに限定されない。
【００５０】
残る最後の主端子または基準端子またはインダクタの端子が出力に接続されたものが典型的であるがこれに限定されない。
【００５１】
入力側コンデンサが基準電位と入力に接続され、出力側コンデンサが基準電位と出力に接続されたものが典型的であるがこれに限定されない。
【００５２】
また、基準電位または出力または入力より選ばれる一つの安定電位を有する。
【００５３】
電力変換回路は、この安定電位と相互接続点との間の電流によって生じる電圧を利用して、出力の制御や保護を行う。
【００５４】
また、この電圧は、スイッチまたは整流器またはインダクタまたは電流経路上のその他の素子または寄生素子のインピーダンスや抵抗成分によって生じるものである。
【００５５】
前記電圧の生じている素子の安定電位側と接合された印刷基板の導体パターンと、回路図上は同電位の安定電位となるべき平滑コンデンサの端子と接合された印刷基板の導体パターンが、最短距離で結合されないように、空隙によって分断された構造を有する。
【００５６】
電流によって生じる電圧が微小であるいっぽう、電力変換回路にはスイッチングに伴う雑音電圧が多数存在するため、この微弱信号に影響を与える雑音電圧の経路を特定することは容易ではない。
【００５７】
しかし、本発明の構成が有効であることから逆に推察するに、平滑コンデンサの端子に流れる電流が悪影響を与えており、それを空隙によって遮断することが作用していると考えられる。
【００５８】
第二の手段として、第一の手段に加え、前記回路素子を片側のみに実装したものであってもよい。
【００５９】
片側のみに実装するものは、前記回路素子に限定されない。
【００６０】
特に前記回路素子だけでなく、前記回路素子の電圧や電流を監視し、その値にしたがって制御端子に指令を与えるような制御用素子を、前記回路素子と同一面としてもよい。
【００６１】
同一面とすることで、たとえば制御端子の動作に好影響が期待できる。たとえば貫通穴を経由せずに配線できれば、配線インダクタンスや抵抗を削減でき、スイッチ速度が向上する。
【００６２】
第三の手段として、第一あるいは第二の手段に加え、回路素子の実装されていない面を基準電位または入力または出力電位の導体シールドとしたものであってもよい。
【００６３】
導体シールドは、印刷基板に用いられる導体、一般的には１０μｍ、３５μｍ、７０μｍ、２００μｍの銅箔をそのまま利用することができるが、これに限定されない。
【００６４】
片側のみに実装するものでは、実装されていない面に配線を通さないように努めることで容易に導体シールド用のスペースを用意することができる。このシールドは、ノイズ対策で有利なだけでなく、熱の良導体としても有効である。
【００６５】
第四の手段として、第一から第三のいずれかの手段に加え、スイッチとして３０ミリオーム以下のＭＯＳＦＥＴ、あるいはインダクタとして３０ミリオーム以下のものを使用した電流帰還ＰＷＭであって、前記電流によって生じる電圧を差動配線によって取り出しているものであってもよい。
【００６６】
電流帰還ＰＷＭは、出力電圧の変化だけでなく出力電流の変化も反映してパルス幅を決定するＰＷＭ制御方式であって、出力電流そのものあるいは、出力電流に連動する電流によって生じる電圧を、通常の電圧帰還ＰＷＭの制御ループの帰還電圧値から加算または減算することによって応答性を高めた制御方式である。
【００６７】
出力電流に連動する電流によって生じる電圧を取り出す、電流検出素子としては、独立の抵抗器を用いても良いが、一般的に第一のスイッチまたは第二のスイッチ、または整流器またはインダクタ素子に寄生する抵抗成分や導体の抵抗成分を用いることが多い。
【００６８】
それらに生じる電圧値は微弱であるため、素子両端から制御用素子に導く際には、雑音の影響を受けにくいように、両端から取り出した一対の配線を、隣接した平行配線として取り出す、差動配線によって取り出すのである。
【００６９】
たとえば、スイッチとして３０ｍΩ以下のＭＯＳＦＥＴを用いた場合の電圧は、１Ａにつき３０ｍＶ程度に過ぎず、また１０ｍΩ、５ｍΩ、１ｍΩ、０．５ｍΩ、０．１ｍΩ、０．０１ｍΩのような範囲から選ばれるＭＯＳＦＥＴを用いた場合、検出電圧が微弱になるため、本発明は非常に有効でなる。
【００７０】
電流検出素子としてインダクタや導体の抵抗成分を用いた場合、前記ＭＯＳＦＥＴをインダクタや導体の抵抗成分と読み替えることができる。
【００７１】
第五の手段として、第一から第四のいずれかの手段に加え、それを利用したＢＵＣＫ型コンバータ、ＢＵＣＫ−ＢＯＯＳＴ型コンバータ、ＢＯＯＳＴ型コンバータのいずれかであるものであってもよい。
【００７２】
ＢＵＣＫ型コンバータの場合、第一のスイッチをＭＯＳＦＥＴとして主端子を入力、基準端子を相互接続点に接続し、第二のスイッチをＭＯＳＦＥＴとして主端子を相互接続点、基準端子を基準電位、インダクタを相互接続点と出力の間に接続する、同期整流構成としても良いし、整流器としてショットキダイオードを用いても良いが、これに限定されない。
【００７３】
ＢＵＣＫ−ＢＯＯＳＴ型コンバータの場合、第一のスイッチをＭＯＳＦＥＴとして主端子を入力、基準端子を相互接続点に接続し、第二のスイッチをＭＯＳＦＥＴとして主端子を相互接続点、基準端子を出力、インダクタを相互接続点と基準電位の間に接続する、同期整流構成としても良いし、整流器としてショットキダイオードを用いても良いが、これに限定されない。
【００７４】
ＢＯＯＳＴ型コンバータの場合、第一のスイッチをＭＯＳＦＥＴとして主端子を相互接続点、基準端子を基準電位に接続し、第二のスイッチをＭＯＳＦＥＴとして主端子を出力、基準端子を相互接続点、インダクタを入力と相互接続点の間に接続する、同期整流構成としても良いし、整流器としてショットキダイオードを用いても良いが、これに限定されない。
【００７５】
いずれコンバータでも、電流検出素子として第二のスイッチを用いる場合、その主端子と基準端子間の電圧を差動配線で取り出すことができる。
【００７６】
電流検出素子として第一のスイッチを用いる場合、その主端子と基準端子間の電圧を差動配線で取り出すことができる。
【００７７】
電流検出素子としてインダクタを用いる場合、その２つの端子の電圧を差動配線で取り出すことができる。
【００７８】
差動配線で取り出すことによって、机上の理論では、本発明によらずとも雑音の混入や電流検出誤差がなくなるように思えるが、実際は差動信号を受ける側、たとえば制御用半導体の差動増幅器の能力には限界がある。本発明によれば理想的な差動増幅器を用意せずに、電流検出誤差を減少できる。
【００７９】
第六の手段として、第一から第四のいずれかの手段に加え、それを利用したインバータ、コンバータ、および電力増幅器であってもよい。
【００８０】
これらの回路では、素子電流値、出力電圧値、場合によっては別の指令電圧を加算や減算したり、積分演算や微分演算を行ってＰＷＭ制御が行われる。
【００８１】
つまり、たとえば前記電流帰還ＰＷＭの制御ループの帰還電圧値から、さらに指令電圧を加算する機能を持つ制御素子に置き換えることで、このような回路を構成できることは自明である。
【００８２】
これら素子電流値、出力電圧値、場合によっては別の指令電圧を加算や減算したり、積分演算や微分演算を行ってＰＷＭ制御を行う回路は、連続量の演算増幅器で構成されることが多いが、離散演算機であっても良い。
【００８３】
さらに、これらの回路を、電動機用インバータや、スピーカ用電力増幅器のような電磁力装置を制御する装置に組み込んで用いても良い。
【００８４】
これらの機器では、素子電流値の誤差が、出力電圧値に流入するため特に素子電流値の誤差を少なくすることが求められている。
【００８５】
離散演算機の場合、瞬時値をサンプリングする都合上、瞬間的な誤差の発生の少ない本発明が好適である。
【００８６】
第七の手段として、第一から第六のいずれかの手段に加え、１の主電源に対して、前記第一から第六の回路と、インダクタやスイッチを有する電力変換回路や別のパルス負荷を並列に接続したものであってもよい。
【００８７】
並列接続は同一基板内であっても良いし、別々の基板の回路を、電線などでバス型やスター型や渡り配線など、任意の方法で接続したものであっても良く、限定されない。
【００８８】
並列接続時において、入力側の平滑コンデンサは他のパルス負荷と回路図上で接続されている場合が多い。
【００８９】
このような場合、他のパルス負荷による平滑コンデンサの電荷変動が悪影響を与える恐れがあるが、本発明によって分断してあればその影響を軽減できる。
【発明の効果】
【００９０】
本発明によれば、出力の品質が向上する。
【００９１】
素子技術の進歩にしたがって、損失をもたらす抵抗成分の低減が進み、相互接続点と基準電位または出力または入力間の電流によって生じる電圧が微小になっている。
【００９２】
いっぽう、導体には回路上を流れるさまざまな電流に由来する雑音電圧が生じる。
【００９３】
このため電流の検出誤差が生じる。
【００９４】
本発明によれば、この電流の検出誤差を軽減できる。
【００９５】
その結果、電流の制御が正確に行われるため、最終的には出力電圧や電流を安定させることにつながる。
【００９６】
本発明によるインバータ、コンバータ、および電力増幅器であれば、指令電圧通りに正確に出力することにつながるため、制御品質の向上という効果が得られる。
【００９７】
片側のみに実装した場合、反対側の実装作業を行わなくても済むという効果が得られる。
【００９８】
回路素子の実装されていない面を基準電位または入力または出力電位の導体シールドとしたものであれば、雑音の発生を抑制できるし、雑音によって受ける影響を軽減できる。
【００９９】
本発明を電流帰還ＰＷＭに使用した場合、電流の検出精度向上が電圧の精度向上に直結するという効果が生じる。
【０１００】
電流検出素子として、寄生する抵抗成分や導体の抵抗成分を用いた場合、新たな抵抗成分を付加しないため、損失低減という効果が生じる。
【０１０１】
電動機用インバータや、スピーカ用電力増幅器のような電磁力装置を制御する装置に組み込んで用いたばあい、このような機器では電磁力すなわち電流を正確に測定して制御目標に反映することが重要であるから、正確な電流を検出できる本発明は、電磁力制御品質の向上という効果をもたらす。
【０１０２】
検出誤差を縮小できれば、フィルタ等を簡略化できるため、応答性を向上できるという当初予想外の効果も期待できる。
【０１０３】
１の主電源に対して、前記第一から第六の回路と、インダクタやスイッチを有する電力変換回路や別のパルス負荷を並列に接続したものである場合も、本発明によれば出力の品質が向上する。
【０１０４】
本発明のスイッチを有する回路を含め、多くの負荷は、本質的にパルス負荷である。
【０１０５】
これを複数接続した際には、別の回路からのパルス電流によって、相互に影響しあうことが予想される。
【０１０６】
この影響の一つとして電流の検出誤差が発生するが、本発明は電流の検出誤差を縮小するものであるから、対策として有効である。
【図面の簡単な説明】
【０１０７】
【図１】従来技術による配置図である。（発明が解決しようとする課題）
【図２】実施方法を示した回路の説明図である。（発明を実施するための形態）
【図３】実施方法を示した配置図である。（発明を実施するための形態）
【発明を実施するための形態】
【０１０８】
本発明を実施するための最良の形態を以下に示す。図２は、発明を実施するための回路図である。なお、スイッチの制御端子は省略している。
【０１０９】
図中ＶＩが入力、ＶＲが基準電位、ＶＯが出力、ＣＩが入力側コンデンサ、ＣＯが出力側コンデンサである。
【０１１０】
Ａは第一のスイッチ、第二のスイッチまたは整流器、インダクタの三種いずれかである。
【０１１１】
Ｂには、残る二種類のうちいずれかが該当する。
【０１１２】
Ｃは、最後の一つである。
【０１１３】
すなわち、６通りの回路構成が可能であるが、このうち３種類はよく用いられるため名前で呼ばれている。
【０１１４】
Ａをインダクタとしたときに、Ｂを第一のスイッチとすると、ＢＯＯＳＴコンバータとなる。
【０１１５】
Ａを第一のスイッチとしたときに、Ｂを第二のスイッチまたは整流器とするとＢＵＣＫ型コンバータとなる。
【０１１６】
Ａを第一のスイッチとしたときに、ＢをインダクタとするとＢＵＣＫ−ＢＯＯＳＴ型コンバータとなる。
【０１１７】
Ａを第二のスイッチまたは整流器とする回路や、ＡをインダクタとしたときにＢを第二のスイッチまたは整流器とする回路は、上記三種類の入出力を逆転させた回路に相当する。
【０１１８】
図３は、ＢＵＣＫ型コンバータの実施方法を示した配置図である。
【０１１９】
２０１，２０２，２１０は、入力側コンデンサの配置位置であり、いずれか一箇所に配置することが一般的であるが、複数個配置してもいい。
【０１２０】
２０２を例として本発明の特徴を説明する。
【０１２１】
２０３は図１において１０３、図２においてＢに相当する第二のスイッチであり、２０２は１０１に相当する入力側コンデンサＣＩである。
【０１２２】
従来技術による図１は、１０３と１０１を隣接して配置し、これに伴って１０３の基準端子と１０１の端子は隣り合わせに配置することで、同一面上の銅箔による最短距離の配線を実現している。
【０１２３】
これに対して、本発明における配置では、２０３と２０２が同一面上の銅箔による最短距離での配線が可能な位置関係であったとしても、図３の２０２上部の左側から２０３の間の空隙を設けることで、直接の電気的結合を遮断している。
【０１２４】
最短距離で結合されない手段としては、印刷基板上の銅箔を、エッチングによって除去した空隙をもうけることが最も簡便であるが、要するに最短距離での電気伝導を低下せしめればよいのであるから、完全な空隙に限定されず、他の公知技術を用いても良い。
【０１２５】
必要とされる空隙は、両側が回路図上同電位であるため、微小なもので十分である。
一般に印刷基板で製造可能な空隙は、０．０２５４ｍｍを１ｍｉｌとして製造仕様書に記されるが、１、２、４、６、８、１０、１２、１６、２０、４０ｍｉｌが一般的であるので、実用上はこれらが下限となるが、限定されない。
【０１２６】
空隙を大きくするとＣＩとＢの距離が離れてしまうので、寄生インダクタンスと抵抗が増大してＣＩの機能が低下する。０．５ｍｍであれば多くの用途では問題ないが、１、２、４、８、１０、１５、２０、４０ｍｍと離れていくにしたがってこの問題は増大するため、
実用上はこれらが上限となるが、限定されない。
【０１２７】
これらの配線は、相互に接続する必要があるため、図では貫通穴によって裏面の基準電位の銅箔２０９とそれぞれ接続されているが、要するに導電接続されていればよいのであるから、リード線など、他の任意の導電体で接続されていれば良い。
【０１２８】
もちろん、裏面や貫通穴を通らず、同一面上で、最短距離にならないように遠回りしたパターンを形成しても良い。
【０１２９】
場合によっては、出力側コンデンサを同一の考えで配置することもできる。
【０１３０】
図１の出力側コンデンサ１０５の基準電位ＶＲ（Ｏ）端子は、１０１および１０３と同一面において最短距離で接続されている。
【０１３１】
これに対して、図３の２０５の基準電位ＶＲ（Ｏ）端子のように、空隙を設け、同一面において最短距離で接続されないようにしても良い。もちろん、図３の太い実線のように、別の配線を割り込ませることで、空隙を有効利用しても良い。
【０１３２】
別の配線としては、制御端子を駆動するための線や、素子を流れる電流を検出するため、素子を流れる電流によって生じる電圧を取り出すための配線が代表的である。
【０１３３】
電流によって生じる電圧を取り出すための配線は、微弱な電圧であるため、対になった差動配線が用いられるため、まとまった空隙の存在はありがたい。
【０１３４】
制御端子を駆動するための線は、スイッチの損失低減のため、極めて低い抵抗と低い寄生インダクタンスが要求されるため、貫通穴を用いず、銅箔の表面を、場合によっては基準端子側と対になった線で引き出すことが好ましい。
【０１３５】
本発明における空隙は、これらの配線スペースを提供する上でも有用である。
【０１３６】
このためスイッチの損失低減に有効である。
【０１３７】
また、空隙自体の効果に加え、差動配線を引ける場所の自由度が向上したことによる副次的な作用によって、素子を流れる電流の検出精度向上も期待できる。
【０１３８】
本発明の実施にあたっては、空隙を設けてあれば良いのであるから、入力側コンデンサの位置は２０２に限定されない。
【０１３９】
２０２あるいは２１０に移動しても良いし、これらの場所から選ばれる任意の位置に複数配置しても良い。
【０１４０】
また、前記電流によって生じる電圧の生じているスイッチまたは整流器またはインダクタの端子のうち相互接続点でない側と接合された印刷基板上の導体に、入力コンデンサあるいは出力コンデンサの端子以外に、第三の寄生コンデンサあるいは意図的な小コンデンサを接続しても、発明の本質は損なわれない。
【０１４１】
この小コンデンサは図３の２０７であり、発明の実施にあたっては無い状態が基本ではあるが、この位置に寄生容量が存在することは明らかであり、また特許の回避、あるいは一般的な雑音防止などの目的で意図的な小コンデンサを接続しても、発明の本質は損なわれないことは明白である。
【０１４２】
この小コンデンサ２０７は、発明の本質を考えると２０２よりも大きくてはならない。
そうしなければ、実質的に入力側コンデンサを２０３の基準端子に直結することになってしまうからである。
【０１４３】
２０７と２０２の容量の比率は１：１でも良いし、１０：１、１００：１、１０００００００：１としても良く、たとえば１μＦから１０００μＦと、１００ｐＦから１μＦでも良い。
【０１４４】
入力側コンデンサは、現在の技術では積層コンデンサ、特に積層セラミックコンデンサ、そのなかでも０．１μＦから１０００μＦ、とくに１μＦから１００μＦのものが、特に好適であるが、これに限定されず、電子電導性高分子を用いた電解コンデンサや、タンタル電解コンデンサ、アルミ電解コンデンサ、フィルムコンデンサその他の素子を好ましく用いることができ、混在させても良い。
【０１４５】
出力側コンデンサも入力側コンデンサと同様に選定できる。
【０１４６】
２０４の第一のスイッチは、スイッチ作用を持つものであれば特に限定されない。
【０１４７】
代表的にはＮ−ＭＯＳＦＥＴであり、基準端子がソース、主端子がドレイン、制御端子がゲートとなる配置が挙げられるがこれに限定されない。
【０１４８】
たとえばＮＰＮトランジスタであっても良いし、Ｐ−ＭＯＳＦＥＴやＩＧＢＴであっても良い。また半導体素子に限定されず、光デバイスや真空管や機械接点のような、あらゆるスイッチ作用を持つ素子を用いることができる。
【０１４９】
スイッチ、たとえばＭＯＳＦＥＴの能力は、スイッチとしての導通状態でのドレインソース間抵抗の低さとして表現される。
【０１５０】
従来は２００ｍΩや１００ｍΩであったが、近年では３０ｍΩ、また１０ｍΩ、５ｍΩ、１ｍΩ、０．５ｍΩ、０．１ｍΩ、０．０１ｍΩのように低損失化のための技術開発が進んでいる。
【０１５１】
ドレインソース間の抵抗が低い場合、電流検出素子として用いた際に、検出電圧が非常に微弱になり、電流検出が困難になることがある。
【０１５２】
本発明は電流検出精度の改善に関するものであるから、このような場合に、有効である。
【０１５３】
いいかえると能力の高いＭＯＳＦＥＴを用いることができるという効果を有する。
【０１５４】
スイッチの外形は、性能向上によって小型化が進んでいる。かつてはＴＯ−２２０がよく用いられたが、Ｄ−ＰＡＫやＳＯ−８、さらにＳＯＴ−２３やＳＯＴ−２３２のような小型パッケージが登場している。
【０１５５】
スイッチの耐圧は入力および出力の電圧に応じて決定すればよい。現在一般的に入手できる素子の高いほうではＩＧＢＴで３ｋＶ程度、ＭＯＳＦＥＴは９００Ｖクラスのものも用いられるようになってきた。高耐圧品ではＳｉＣなどのワイドギャップ半導体が期待されており、その他技術の進歩によって５ｋＶ，１０ｋＶ、１０００ｋＶが実現できる可能性がある。商用電源ライン用としては６００Ｖから４５０Ｖのものがあり、電動機制御用として１００Ｖや６０Ｖのものも良く用いられる。半導体の電源としては３０Ｖ、２０Ｖ、１０Ｖと低電圧品の開発も進んでいるため、いずれ５Ｖ、１Ｖ、０．５Ｖ耐圧のものが登場する可能性がある。
【０１５６】
スイッチを流れる電流は、半導体の高性能化に伴って増加する傾向にあるが、ＳＯ−８サイズの外形でも３Ａから８Ａ、１６Ａ，２５Ａ，５０Ａと広い範囲の製品が用いられている。小さな製品では０．１Ａのものもある。大きい製品としては、今後１００Ａ、５００Ａ、１０００Ａ、１００００Ａと開発が進む可能性がある。
【０１５７】
２０３も同様である。
【０１５８】
２０３に代えて整流器を用いることができることは明らかである。
【０１５９】
限定されないが、基準端子をアノード、主端子をカソードとしたダイオードを好ましく用いることができる。
【０１６０】
ダイオードとしてはショットキ型が良く用いられるが、高速Ｓｉダイオードやそのほかの素子を好ましく用いることができる。ＭＯＳＦＥＴの寄生ダイオードもよく用いられるが、シリコン半導体素子に限定されず、真空管や水銀整流器のようなあらゆる整流作用を持つ素子を用いることができる。
【０１６１】
寄生ダイオードを有するＭＯＳＦＥＴと独立のショットキダイオードを併用することも多いが、これは第二のスイッチの機能を整流器で補強しただけであるから、本発明の範囲であることは自明である。
【０１６２】
基準電位は一般に接地であるが、正または負の一定電圧であってもよく、あるいは交流電圧が印加されていてもよく、限定されない。
【０１６３】
入力は、もっとも一般的には基準電位に対する正電圧電源が接続されるが、これに限定されず、負電圧であっても良いし、交流電圧が加えられていても良い。
【０１６４】
出力は、スイッチの動作によって決定される電圧が出力されるため、本質的には限定されないが、代表的な数字を挙げるならば、正または負の直流０．５Ｖ、１Ｖ、３Ｖから５Ｖ、１２Ｖ、２４Ｖ、４８Ｖ、１００Ｖ、２８０Ｖ、５００Ｖ、１５００Ｖを目標に制御されることが多く、似たような電圧範囲の交流波形を目標にスイッチの動作を制御しても良い。
【０１６５】
２０１、２０２、２０５、２１０のコンデンサとして、積層セラミックコンデンサを用いることが好ましいが、これに代えてタンタルコンデンサ、導電性高分子コンデンサ、電解コンデンサ、フィルムコンデンサ、そのほかのコンデンサを使用することもできる。
【０１６６】
こういった近年のコンデンサは、等価直列抵抗が非常に小さいものも多く、５０ｍΩ、２０ｍΩ、１０ｍΩ、５ｍΩ、２ｍΩ、１ｍΩ、０．１ｍΩ、０．０１ｍΩと、低減が進み、性能向上に伴う設計上の課題も生じている。
【０１６７】
２０６のようなインダクタは、フェライトや鉄粉成型体のような任意の磁性体に導体を巻いたものがよく知られている。これも等価直列抵抗が非常に小さいものも多く、用途によっては１０Ωや１Ωのものもあるが、５０ｍΩ、２０ｍΩ、１０ｍΩ、５ｍΩ、２ｍΩ、１ｍΩ、０．１ｍΩ、０．０１ｍΩと、低減が進み、性能向上に伴う設計上の課題も生じている。
【０１６８】
両端電圧測定によるインダクタ電流の検出は、等価直列抵抗の低減に伴って難しくなっており、電流の検出精度が向上するという本発明の効果が有効である。
【０１６９】
第二のスイッチを流れる電流によって生じる電圧を検出する場合と、インダクタ電流の検出の違いは、つまり図２のどの素子の電圧を測定するかの選択であるから、たとえば第一のスイッチを利用することもできることは明らかである。
【０１７０】
インダクタ電流の検出で図２ＡＢＣの置き換え関係を考えると、前記空隙は、図３において２０５のＶＲ（Ｏ）周辺の空隙が相当する。
【０１７１】
このような数学組み合わせ論的な置き換えによって、他の形式の回路で利用することができることは明らかである。
【０１７２】
たとえば図１の１０６のインダクタと１０３の位置関係をおきかえたＢＵＣＫ−ＢＯＯＳＴ型であれば、図３の配置で２０３と２０６を置き換えることで本発明を適用できる。
【０１７３】
あるいは図１の１０６のインダクタと１０４の位置関係をおきかえたＢＯＯＳＴ型であれば、図３の配置で２０４と２０６を置き換えることで本発明を適用できる。
【０１７４】
２０８のような貫通穴は、必要最小限の数として各１であっても良いが、抵抗成分とインダクタンスを削減する目的や、放熱の目的で複数配置することもできる。
【０１７５】
２０９のような基板裏面は、基準電位の銅箔とするとノイズ対策や放熱に有効であるが、そのほかの一定電位たとえば入力や出力電位であっても良いし、任意のパターンを形成しても良い。
【０１７６】
裏面が基準電位の銅箔だけであれば、裏面側に放熱板を取り付けるときに電位差を考えることが不要で、しかも平坦なため、便利である。
【０１７７】
回路素子を実装する基板は特に限定されないが、銅箔を板状絶縁体の両面に貼りつけた二層基板が好適である。その他に、より多くの層を持つ多層基板、たとえば二層基板を二枚、板状絶縁体の両面に貼りつけた四層基板を用いると、配線密度の向上その他の利点があることが知られている。
【０１７８】
コスト要求が非常に厳しい場合、本発明によれば、銅箔パターンを片面にしか持たない片面基板で実施することも可能である。たとえば、図３では２０２、２０５、２０８、２０７、２１０の基準電位端子を、貫通穴で接続された裏面の銅箔を介して接続している。裏面の銅箔ではなくて、相互に錫めっき線や銅線のような任意の導体で接続しても良いことは明らかである。
【０１７９】
たとえば、２０５を起点として２０７への錫めっき線と、２０２、２０８、２１０への導体配線を用いてもよい。
【０１８０】
前記回路素子だけでなく、制御用素子を、前記回路素子と同一面に実装してもよい。
【０１８１】
制御用素子は、前記回路素子の電圧や電流を監視し、その値にしたがって制御端子に指令を与える素子である。
【０１８２】
同一面とすることによって、一般的には実装作業を一度で済ませることができるため、製造コストを削減できる。
【０１８３】
同一面とすることには別の効果も伴う。たとえば指令信号を同一面上の配線のみで伝達できるようにすると、指令信号の動作が速くなるため、回路損失の低下に有効である。
【産業上の利用可能性】
【０１８４】
精度の高い電流制御、電圧制御を提供できる。
【符号の説明】
【０１８５】
１０１ 入力側コンデンサの配置位置
１０２ 入力側コンデンサの配置位置２
１０３ 第二のスイッチ
１０４ 第一のスイッチ
１０５ 出力側コンデンサ
１０６ インダクタ
１０７ 銅箔パターン
１０８ 貫通穴
１０９ 基準電位の銅箔（裏面）
【０１８６】
２０１ 入力側コンデンサの配置位置
２０２ 入力側コンデンサの配置位置２
２０３ 第二のスイッチ
２０４ 第一のスイッチ
２０５ 出力側コンデンサ
２０６ インダクタ
２０７ 小さなコンデンサ
２０８ 貫通穴
２０９ 基準電位の銅箔（裏面）
２１０ 入力側コンデンサの配置位置３
【０１８７】
ＶＩ 入力
ＶＯ 出力
ＶＲ 基準電位
ＶＲ（Ｉ） 入力側の基準電位端子
ＶＲ（Ｏ） 出力側の基準電位端子
ＣＩ 入力側コンデンサ
ＣＯ 出力側コンデンサ
Ａ 素子
Ｂ 素子
Ｃ 素子
【技術分野】
【０００１】
本発明は印刷基板を用いた電力変換装置に関するものである。
【背景技術】
【０００２】
ある電圧源からべつの電圧を生成する電力変換回路は、半導体技術の進歩に伴って多大な研究開発が行われるようになってきた。
【０００３】
なかでも半導体等のスイッチと、インダクタを利用した回路は、直流−直流、直流−交流、交流−直流、交流−交流等、さまざまな電圧変換に用いられている。
回路形式は無数に存在し、非絶縁型チョッパー方式の代表的なものだけを挙げてもＢＵＣＫ、ＢＵＣＫ−ＢＯＯＳＴ、ＢＯＯＳＴなどが、電圧の反転、降圧、昇圧などの目的で頻繁に用いられている。
【０００４】
ほとんど同じ回路はインバータやモータ制御でも頻繁に用いられている。
たとえば制御目標電圧を直流ではない時間変動する任意の波形、たとえば正弦波とすることによって、ＢＵＣＫ型回路は、そのまま正弦波出力のインバータとして用いられている。
【０００５】
たとえばＢＵＣＫ型直流−直流降圧回路のスイッチ部分だけを二回路用意すれば単相交流、三回路用意して２／３πの位相差を持たせたものが三相インバータであるが、たいてい負荷インダクタンスや寄生インダクタンスを伴うため、実質的に同一の回路といえる。
【０００６】
この回路の負荷に電動機ではなくてスピーカを想定したものはＤ級増幅器とよばれており、負荷の違いによって呼称が異なるだけである。
【０００７】
また、ＢＯＯＳＴ回路は、交流入力から直流を生成する回路の力率改善回路（ＰＦＣ）の一部としても用いられている。
【０００８】
この種の回路では、回路図だけでなく、印刷基板の形状や位置関係によって性能が大きな影響をうけるため、印刷基板や部品配置にかかわる特許出願も数多く行われてきた。
【０００９】
たとえば、特許文献１には、主端子、制御端子と基準端子と有するスイッチング素子を片面に置き、その基準端子を、貫通穴を介してその反対面の制御素子の基準電圧端子と接続することでスイッチング素子の誤作動を防止するような、印刷基板上へのMOSFETの置き方が開示されている。
【００１０】
また、特許文献２には、印刷基板の導体箔パターンを、コイル巻き線と検出抵抗の間に設けることにより、電圧検出抵抗への電磁ノイズの侵入を遮断する方法が開示されている。
【００１１】
特許文献３では、印刷回路にスパイラルパターンを形成し、その寄生インダクタンス利用してリンギング抑制を図る発明が開示されている。
【００１２】
特許文献４では、インバータ装置等における配線インダクタンスを小さくしてスナバ回路の発熱を抑制することができるパワー配線基板があげられている。
【００１３】
以上のように、変換回路を印刷基板に形成する方法は、非常に基本的で、利用範囲の広い回路である。そのため、設計の基本方針はほとんど確立している。
【００１４】
それらの方針は新規性を有しないため、制御用半導体の製造会社が、顧客に対して印刷基板の最良の設計例を提供することが一般的である。
【００１５】
特に、ＢＵＣＫ型直流−直流降圧回路の制御用半導体は最も高周波数化、小型化や高効率化が進展して厳しい設計条件となっている分野であり、制御用半導体製造会社の示す最良の設計例が事実上の標準となっている。
【００１６】
たとえば、非特許文献１の４８頁４１図が最も代表的なものである。
この例では、入力コンデンサの基準電位の端子と、第二のスイッチの基準電位の端子が、実質的に隣接配置され、印刷基板の表側に形成された太い銅箔によって最短距離で結合されている。
【００１７】
最良の設計例を与えるための指針は、回路図として与えられることも多い。
たとえば、非特許文献２の２７頁１２図のように、最短距離の導体で連結せよという指示が常識である。
【００１８】
この条件は、特に２出力以上の直流−直流の変換回路では部分的に満たし難くなることがあるが、それでも２６頁１項のように、第一のスイッチと、入力側コンデンサを１ｃｍ以下で接続せよと指示している。
【００１９】
２項では、第一のスイッチと、整流器と、入力側コンデンサを結ぶ導体の距離を短くせよと指示している。
【００２０】
非特許文献３の２５頁４３図には、第一のスイッチと、第二のスイッチまたは整流器を同一のＳＯ−８型表面実装パッケージに封入した複合部品を用いた例が開示されている。
【００２１】
この例は、同電位となる各端子が隣接するようにして、事実上ゼロ距離で接続されており、従来の技術的指針において最良とされるものである。
【先行技術文献】
【特許文献】
【００２２】
【特許文献１】特開２００９−１７７０４０（Ｐ２００９−１７７０４０Ａ）
【００２３】
【特許文献２】特開２００２−１３６１４２（Ｐ２００２−１３６１４２Ａ）
【００２４】
【特許文献３】特開２００９−２０７３５０（Ｐ２００９−２０７３５０Ａ）
【００２５】
【特許文献４】特願平３−２９３６５４
【００２６】
【非特許文献１】"PM6685Datasheet", [online] , ST Microelectronics, 2007-10-18,Retrievedfrom the Internet:<URL:http://www.st.com/internet/com/TECHNICAL_RESOURCES/TECHNICAL_LITERATURE/DATASHEET/CD00068881.pdf>.
【００２７】
【非特許文献２】"LTC3853- Triple Output, Multiphase Synchronous Step-Down Controller",[online] ,Linear Technology Corporation, 2010-12,Retrieved from the Internet:<URL:http://cds.linear.com/docs/Datasheet/3853fa.pdf>.
【００２８】
【非特許文献３】"ISL6227Datasheet", [online] ,Intersil Americas Inc,2009-04-09,Retrieved from theInternet:<URL:http://www.intersil.com/data/fn/fn9094.pdf>.
【発明の概要】
【発明が解決しようとする課題】
【００２９】
非特許文献１の配置では、制御端子を、ＰＷＭ制御半導体と結合する際に、印刷基板の別の層を経由して接続する必要がある。
【００３０】
別の層に接続するためには貫通穴が用いられるが、これは寄生インダクタンスと抵抗をともなうため、第一のスイッチと、第二のスイッチの動作速度を低下させ、損失の増大を生じる。
【００３１】
非特許文献３の配置であれば、この問題は生じない。
【００３２】
非特許文献３の配置をもとに、第一のスイッチと、第二のスイッチを別のＳＯ−８型表面実装パッケージとして作図しなおした例が図１であり、有用かつ確立した従来技術である。
【００３３】
いっぽう発明者は鋭意検討の結果、この配置に伴う限界を見出した。
【００３４】
近年の素子技術の進歩にしたがって、損失をもたらす抵抗成分の低減が進み、相互接続点と基準電位または出力または入力間の電流によって生じる電圧が微小になっている。
【００３５】
いっぽう、あらゆる導体上には、回路上を流れるさまざまな電流に由来する雑音電圧が生じるが、これは導体の配置に依存するため、同じ配置であれば、ほとんど一定である。
【００３６】
このため、従来の配置では相互接続点と基準電位または出力または入力間の電流によって生じる電圧が微小になるにしたがって、電流の検出誤差が増大するのである。
【００３７】
これを解決しなければ、低損失化に伴って設計が難しくなるという課題を見出した。
【００３８】
そして、回路上を流れるさまざまな電流に由来する雑音電圧が、電流の検出に影響を与えないような導体の配置を、長い試行錯誤の末に見出すに至った。
【００３９】
本発明は、素子の抵抗成分の低減や低損失化を進めても電流の検出誤差を増大させないための配置を提供することを目的とする。
【課題を解決するための手段】
【００４０】
上記の目的を達成するため、発明者は課題を生じない配置が存在しないか、鋭意検討を行った結果、優れた配置を見出すにいたった。
【００４１】
本発明における装置にあっては、第一の手段として、電力変換回路であって、電流検出に利用する素子の安定電位側導体パターンと、同電位の平滑コンデンサ端子側導体パターンの間を分断するように、空隙を形成したものである。
【００４２】
この電力変換回路では、電流検出を行うことでさまざまな効用を生じている。たとえば、電流によって生じる電圧を利用した出力の制御や保護を行う。
【００４３】
この電力変換回路は、典型的には印刷基板上の回路である。
【００４４】
この電力変換回路は、主端子と基準端子と制御端子を有する第一のスイッチと、主端子と基準端子と制御端子を有する第二のスイッチまたは主端子と基準端子を有する整流器と、インダクタを持つものが代表的である。
【００４５】
さらに、平滑コンデンサとして入力側コンデンサと出力側コンデンサを持つものが代表的である。
【００４６】
このような回路では、電流検出に利用する素子の安定電位側導体パターンと、同電位の平滑コンデンサ端子側導体パターンが最短距離、たとえば隣接していることが、ノイズや効率の面で有利であるが、これに限定されない。
【００４７】
第一のスイッチの主端子または基準端子のいずれか一方と、第二のスイッチまたは整流器の主端子または基準端子のいずれか一方と、インダクタのいずれか一方の端子が相互接続点に導体で接続されたものが典型的であるがこれに限定されない。
【００４８】
入力が第一のスイッチの主端子または基準端子あるいは、第二のスイッチまたは整流器の主端子または基準端子、あるいはインダクタの端子より選ばれるいずれかの端子と接続されたものが典型的であるがこれに限定されない。
【００４９】
入力と接続されていない残りのスイッチまたは整流器の主端子または基準端子またはインダクタの端子のひとつが、基準電位と導体で接続されたものが典型的であるがこれに限定されない。
【００５０】
残る最後の主端子または基準端子またはインダクタの端子が出力に接続されたものが典型的であるがこれに限定されない。
【００５１】
入力側コンデンサが基準電位と入力に接続され、出力側コンデンサが基準電位と出力に接続されたものが典型的であるがこれに限定されない。
【００５２】
また、基準電位または出力または入力より選ばれる一つの安定電位を有する。
【００５３】
電力変換回路は、この安定電位と相互接続点との間の電流によって生じる電圧を利用して、出力の制御や保護を行う。
【００５４】
また、この電圧は、スイッチまたは整流器またはインダクタまたは電流経路上のその他の素子または寄生素子のインピーダンスや抵抗成分によって生じるものである。
【００５５】
前記電圧の生じている素子の安定電位側と接合された印刷基板の導体パターンと、回路図上は同電位の安定電位となるべき平滑コンデンサの端子と接合された印刷基板の導体パターンが、最短距離で結合されないように、空隙によって分断された構造を有する。
【００５６】
電流によって生じる電圧が微小であるいっぽう、電力変換回路にはスイッチングに伴う雑音電圧が多数存在するため、この微弱信号に影響を与える雑音電圧の経路を特定することは容易ではない。
【００５７】
しかし、本発明の構成が有効であることから逆に推察するに、平滑コンデンサの端子に流れる電流が悪影響を与えており、それを空隙によって遮断することが作用していると考えられる。
【００５８】
第二の手段として、第一の手段に加え、前記回路素子を片側のみに実装したものであってもよい。
【００５９】
片側のみに実装するものは、前記回路素子に限定されない。
【００６０】
特に前記回路素子だけでなく、前記回路素子の電圧や電流を監視し、その値にしたがって制御端子に指令を与えるような制御用素子を、前記回路素子と同一面としてもよい。
【００６１】
同一面とすることで、たとえば制御端子の動作に好影響が期待できる。たとえば貫通穴を経由せずに配線できれば、配線インダクタンスや抵抗を削減でき、スイッチ速度が向上する。
【００６２】
第三の手段として、第一あるいは第二の手段に加え、回路素子の実装されていない面を基準電位または入力または出力電位の導体シールドとしたものであってもよい。
【００６３】
導体シールドは、印刷基板に用いられる導体、一般的には１０μｍ、３５μｍ、７０μｍ、２００μｍの銅箔をそのまま利用することができるが、これに限定されない。
【００６４】
片側のみに実装するものでは、実装されていない面に配線を通さないように努めることで容易に導体シールド用のスペースを用意することができる。このシールドは、ノイズ対策で有利なだけでなく、熱の良導体としても有効である。
【００６５】
第四の手段として、第一から第三のいずれかの手段に加え、スイッチとして３０ミリオーム以下のＭＯＳＦＥＴ、あるいはインダクタとして３０ミリオーム以下のものを使用した電流帰還ＰＷＭであって、前記電流によって生じる電圧を差動配線によって取り出しているものであってもよい。
【００６６】
電流帰還ＰＷＭは、出力電圧の変化だけでなく出力電流の変化も反映してパルス幅を決定するＰＷＭ制御方式であって、出力電流そのものあるいは、出力電流に連動する電流によって生じる電圧を、通常の電圧帰還ＰＷＭの制御ループの帰還電圧値から加算または減算することによって応答性を高めた制御方式である。
【００６７】
出力電流に連動する電流によって生じる電圧を取り出す、電流検出素子としては、独立の抵抗器を用いても良いが、一般的に第一のスイッチまたは第二のスイッチ、または整流器またはインダクタ素子に寄生する抵抗成分や導体の抵抗成分を用いることが多い。
【００６８】
それらに生じる電圧値は微弱であるため、素子両端から制御用素子に導く際には、雑音の影響を受けにくいように、両端から取り出した一対の配線を、隣接した平行配線として取り出す、差動配線によって取り出すのである。
【００６９】
たとえば、スイッチとして３０ｍΩ以下のＭＯＳＦＥＴを用いた場合の電圧は、１Ａにつき３０ｍＶ程度に過ぎず、また１０ｍΩ、５ｍΩ、１ｍΩ、０．５ｍΩ、０．１ｍΩ、０．０１ｍΩのような範囲から選ばれるＭＯＳＦＥＴを用いた場合、検出電圧が微弱になるため、本発明は非常に有効でなる。
【００７０】
電流検出素子としてインダクタや導体の抵抗成分を用いた場合、前記ＭＯＳＦＥＴをインダクタや導体の抵抗成分と読み替えることができる。
【００７１】
第五の手段として、第一から第四のいずれかの手段に加え、それを利用したＢＵＣＫ型コンバータ、ＢＵＣＫ−ＢＯＯＳＴ型コンバータ、ＢＯＯＳＴ型コンバータのいずれかであるものであってもよい。
【００７２】
ＢＵＣＫ型コンバータの場合、第一のスイッチをＭＯＳＦＥＴとして主端子を入力、基準端子を相互接続点に接続し、第二のスイッチをＭＯＳＦＥＴとして主端子を相互接続点、基準端子を基準電位、インダクタを相互接続点と出力の間に接続する、同期整流構成としても良いし、整流器としてショットキダイオードを用いても良いが、これに限定されない。
【００７３】
ＢＵＣＫ−ＢＯＯＳＴ型コンバータの場合、第一のスイッチをＭＯＳＦＥＴとして主端子を入力、基準端子を相互接続点に接続し、第二のスイッチをＭＯＳＦＥＴとして主端子を相互接続点、基準端子を出力、インダクタを相互接続点と基準電位の間に接続する、同期整流構成としても良いし、整流器としてショットキダイオードを用いても良いが、これに限定されない。
【００７４】
ＢＯＯＳＴ型コンバータの場合、第一のスイッチをＭＯＳＦＥＴとして主端子を相互接続点、基準端子を基準電位に接続し、第二のスイッチをＭＯＳＦＥＴとして主端子を出力、基準端子を相互接続点、インダクタを入力と相互接続点の間に接続する、同期整流構成としても良いし、整流器としてショットキダイオードを用いても良いが、これに限定されない。
【００７５】
いずれコンバータでも、電流検出素子として第二のスイッチを用いる場合、その主端子と基準端子間の電圧を差動配線で取り出すことができる。
【００７６】
電流検出素子として第一のスイッチを用いる場合、その主端子と基準端子間の電圧を差動配線で取り出すことができる。
【００７７】
電流検出素子としてインダクタを用いる場合、その２つの端子の電圧を差動配線で取り出すことができる。
【００７８】
差動配線で取り出すことによって、机上の理論では、本発明によらずとも雑音の混入や電流検出誤差がなくなるように思えるが、実際は差動信号を受ける側、たとえば制御用半導体の差動増幅器の能力には限界がある。本発明によれば理想的な差動増幅器を用意せずに、電流検出誤差を減少できる。
【００７９】
第六の手段として、第一から第四のいずれかの手段に加え、それを利用したインバータ、コンバータ、および電力増幅器であってもよい。
【００８０】
これらの回路では、素子電流値、出力電圧値、場合によっては別の指令電圧を加算や減算したり、積分演算や微分演算を行ってＰＷＭ制御が行われる。
【００８１】
つまり、たとえば前記電流帰還ＰＷＭの制御ループの帰還電圧値から、さらに指令電圧を加算する機能を持つ制御素子に置き換えることで、このような回路を構成できることは自明である。
【００８２】
これら素子電流値、出力電圧値、場合によっては別の指令電圧を加算や減算したり、積分演算や微分演算を行ってＰＷＭ制御を行う回路は、連続量の演算増幅器で構成されることが多いが、離散演算機であっても良い。
【００８３】
さらに、これらの回路を、電動機用インバータや、スピーカ用電力増幅器のような電磁力装置を制御する装置に組み込んで用いても良い。
【００８４】
これらの機器では、素子電流値の誤差が、出力電圧値に流入するため特に素子電流値の誤差を少なくすることが求められている。
【００８５】
離散演算機の場合、瞬時値をサンプリングする都合上、瞬間的な誤差の発生の少ない本発明が好適である。
【００８６】
第七の手段として、第一から第六のいずれかの手段に加え、１の主電源に対して、前記第一から第六の回路と、インダクタやスイッチを有する電力変換回路や別のパルス負荷を並列に接続したものであってもよい。
【００８７】
並列接続は同一基板内であっても良いし、別々の基板の回路を、電線などでバス型やスター型や渡り配線など、任意の方法で接続したものであっても良く、限定されない。
【００８８】
並列接続時において、入力側の平滑コンデンサは他のパルス負荷と回路図上で接続されている場合が多い。
【００８９】
このような場合、他のパルス負荷による平滑コンデンサの電荷変動が悪影響を与える恐れがあるが、本発明によって分断してあればその影響を軽減できる。
【発明の効果】
【００９０】
本発明によれば、出力の品質が向上する。
【００９１】
素子技術の進歩にしたがって、損失をもたらす抵抗成分の低減が進み、相互接続点と基準電位または出力または入力間の電流によって生じる電圧が微小になっている。
【００９２】
いっぽう、導体には回路上を流れるさまざまな電流に由来する雑音電圧が生じる。
【００９３】
このため電流の検出誤差が生じる。
【００９４】
本発明によれば、この電流の検出誤差を軽減できる。
【００９５】
その結果、電流の制御が正確に行われるため、最終的には出力電圧や電流を安定させることにつながる。
【００９６】
本発明によるインバータ、コンバータ、および電力増幅器であれば、指令電圧通りに正確に出力することにつながるため、制御品質の向上という効果が得られる。
【００９７】
片側のみに実装した場合、反対側の実装作業を行わなくても済むという効果が得られる。
【００９８】
回路素子の実装されていない面を基準電位または入力または出力電位の導体シールドとしたものであれば、雑音の発生を抑制できるし、雑音によって受ける影響を軽減できる。
【００９９】
本発明を電流帰還ＰＷＭに使用した場合、電流の検出精度向上が電圧の精度向上に直結するという効果が生じる。
【０１００】
電流検出素子として、寄生する抵抗成分や導体の抵抗成分を用いた場合、新たな抵抗成分を付加しないため、損失低減という効果が生じる。
【０１０１】
電動機用インバータや、スピーカ用電力増幅器のような電磁力装置を制御する装置に組み込んで用いたばあい、このような機器では電磁力すなわち電流を正確に測定して制御目標に反映することが重要であるから、正確な電流を検出できる本発明は、電磁力制御品質の向上という効果をもたらす。
【０１０２】
検出誤差を縮小できれば、フィルタ等を簡略化できるため、応答性を向上できるという当初予想外の効果も期待できる。
【０１０３】
１の主電源に対して、前記第一から第六の回路と、インダクタやスイッチを有する電力変換回路や別のパルス負荷を並列に接続したものである場合も、本発明によれば出力の品質が向上する。
【０１０４】
本発明のスイッチを有する回路を含め、多くの負荷は、本質的にパルス負荷である。
【０１０５】
これを複数接続した際には、別の回路からのパルス電流によって、相互に影響しあうことが予想される。
【０１０６】
この影響の一つとして電流の検出誤差が発生するが、本発明は電流の検出誤差を縮小するものであるから、対策として有効である。
【図面の簡単な説明】
【０１０７】
【図１】従来技術による配置図である。（発明が解決しようとする課題）
【図２】実施方法を示した回路の説明図である。（発明を実施するための形態）
【図３】実施方法を示した配置図である。（発明を実施するための形態）
【発明を実施するための形態】
【０１０８】
本発明を実施するための最良の形態を以下に示す。図２は、発明を実施するための回路図である。なお、スイッチの制御端子は省略している。
【０１０９】
図中ＶＩが入力、ＶＲが基準電位、ＶＯが出力、ＣＩが入力側コンデンサ、ＣＯが出力側コンデンサである。
【０１１０】
Ａは第一のスイッチ、第二のスイッチまたは整流器、インダクタの三種いずれかである。
【０１１１】
Ｂには、残る二種類のうちいずれかが該当する。
【０１１２】
Ｃは、最後の一つである。
【０１１３】
すなわち、６通りの回路構成が可能であるが、このうち３種類はよく用いられるため名前で呼ばれている。
【０１１４】
Ａをインダクタとしたときに、Ｂを第一のスイッチとすると、ＢＯＯＳＴコンバータとなる。
【０１１５】
Ａを第一のスイッチとしたときに、Ｂを第二のスイッチまたは整流器とするとＢＵＣＫ型コンバータとなる。
【０１１６】
Ａを第一のスイッチとしたときに、ＢをインダクタとするとＢＵＣＫ−ＢＯＯＳＴ型コンバータとなる。
【０１１７】
Ａを第二のスイッチまたは整流器とする回路や、ＡをインダクタとしたときにＢを第二のスイッチまたは整流器とする回路は、上記三種類の入出力を逆転させた回路に相当する。
【０１１８】
図３は、ＢＵＣＫ型コンバータの実施方法を示した配置図である。
【０１１９】
２０１，２０２，２１０は、入力側コンデンサの配置位置であり、いずれか一箇所に配置することが一般的であるが、複数個配置してもいい。
【０１２０】
２０２を例として本発明の特徴を説明する。
【０１２１】
２０３は図１において１０３、図２においてＢに相当する第二のスイッチであり、２０２は１０１に相当する入力側コンデンサＣＩである。
【０１２２】
従来技術による図１は、１０３と１０１を隣接して配置し、これに伴って１０３の基準端子と１０１の端子は隣り合わせに配置することで、同一面上の銅箔による最短距離の配線を実現している。
【０１２３】
これに対して、本発明における配置では、２０３と２０２が同一面上の銅箔による最短距離での配線が可能な位置関係であったとしても、図３の２０２上部の左側から２０３の間の空隙を設けることで、直接の電気的結合を遮断している。
【０１２４】
最短距離で結合されない手段としては、印刷基板上の銅箔を、エッチングによって除去した空隙をもうけることが最も簡便であるが、要するに最短距離での電気伝導を低下せしめればよいのであるから、完全な空隙に限定されず、他の公知技術を用いても良い。
【０１２５】
必要とされる空隙は、両側が回路図上同電位であるため、微小なもので十分である。
一般に印刷基板で製造可能な空隙は、０．０２５４ｍｍを１ｍｉｌとして製造仕様書に記されるが、１、２、４、６、８、１０、１２、１６、２０、４０ｍｉｌが一般的であるので、実用上はこれらが下限となるが、限定されない。
【０１２６】
空隙を大きくするとＣＩとＢの距離が離れてしまうので、寄生インダクタンスと抵抗が増大してＣＩの機能が低下する。０．５ｍｍであれば多くの用途では問題ないが、１、２、４、８、１０、１５、２０、４０ｍｍと離れていくにしたがってこの問題は増大するため、
実用上はこれらが上限となるが、限定されない。
【０１２７】
これらの配線は、相互に接続する必要があるため、図では貫通穴によって裏面の基準電位の銅箔２０９とそれぞれ接続されているが、要するに導電接続されていればよいのであるから、リード線など、他の任意の導電体で接続されていれば良い。
【０１２８】
もちろん、裏面や貫通穴を通らず、同一面上で、最短距離にならないように遠回りしたパターンを形成しても良い。
【０１２９】
場合によっては、出力側コンデンサを同一の考えで配置することもできる。
【０１３０】
図１の出力側コンデンサ１０５の基準電位ＶＲ（Ｏ）端子は、１０１および１０３と同一面において最短距離で接続されている。
【０１３１】
これに対して、図３の２０５の基準電位ＶＲ（Ｏ）端子のように、空隙を設け、同一面において最短距離で接続されないようにしても良い。もちろん、図３の太い実線のように、別の配線を割り込ませることで、空隙を有効利用しても良い。
【０１３２】
別の配線としては、制御端子を駆動するための線や、素子を流れる電流を検出するため、素子を流れる電流によって生じる電圧を取り出すための配線が代表的である。
【０１３３】
電流によって生じる電圧を取り出すための配線は、微弱な電圧であるため、対になった差動配線が用いられるため、まとまった空隙の存在はありがたい。
【０１３４】
制御端子を駆動するための線は、スイッチの損失低減のため、極めて低い抵抗と低い寄生インダクタンスが要求されるため、貫通穴を用いず、銅箔の表面を、場合によっては基準端子側と対になった線で引き出すことが好ましい。
【０１３５】
本発明における空隙は、これらの配線スペースを提供する上でも有用である。
【０１３６】
このためスイッチの損失低減に有効である。
【０１３７】
また、空隙自体の効果に加え、差動配線を引ける場所の自由度が向上したことによる副次的な作用によって、素子を流れる電流の検出精度向上も期待できる。
【０１３８】
本発明の実施にあたっては、空隙を設けてあれば良いのであるから、入力側コンデンサの位置は２０２に限定されない。
【０１３９】
２０２あるいは２１０に移動しても良いし、これらの場所から選ばれる任意の位置に複数配置しても良い。
【０１４０】
また、前記電流によって生じる電圧の生じているスイッチまたは整流器またはインダクタの端子のうち相互接続点でない側と接合された印刷基板上の導体に、入力コンデンサあるいは出力コンデンサの端子以外に、第三の寄生コンデンサあるいは意図的な小コンデンサを接続しても、発明の本質は損なわれない。
【０１４１】
この小コンデンサは図３の２０７であり、発明の実施にあたっては無い状態が基本ではあるが、この位置に寄生容量が存在することは明らかであり、また特許の回避、あるいは一般的な雑音防止などの目的で意図的な小コンデンサを接続しても、発明の本質は損なわれないことは明白である。
【０１４２】
この小コンデンサ２０７は、発明の本質を考えると２０２よりも大きくてはならない。
そうしなければ、実質的に入力側コンデンサを２０３の基準端子に直結することになってしまうからである。
【０１４３】
２０７と２０２の容量の比率は１：１でも良いし、１０：１、１００：１、１０００００００：１としても良く、たとえば１μＦから１０００μＦと、１００ｐＦから１μＦでも良い。
【０１４４】
入力側コンデンサは、現在の技術では積層コンデンサ、特に積層セラミックコンデンサ、そのなかでも０．１μＦから１０００μＦ、とくに１μＦから１００μＦのものが、特に好適であるが、これに限定されず、電子電導性高分子を用いた電解コンデンサや、タンタル電解コンデンサ、アルミ電解コンデンサ、フィルムコンデンサその他の素子を好ましく用いることができ、混在させても良い。
【０１４５】
出力側コンデンサも入力側コンデンサと同様に選定できる。
【０１４６】
２０４の第一のスイッチは、スイッチ作用を持つものであれば特に限定されない。
【０１４７】
代表的にはＮ−ＭＯＳＦＥＴであり、基準端子がソース、主端子がドレイン、制御端子がゲートとなる配置が挙げられるがこれに限定されない。
【０１４８】
たとえばＮＰＮトランジスタであっても良いし、Ｐ−ＭＯＳＦＥＴやＩＧＢＴであっても良い。また半導体素子に限定されず、光デバイスや真空管や機械接点のような、あらゆるスイッチ作用を持つ素子を用いることができる。
【０１４９】
スイッチ、たとえばＭＯＳＦＥＴの能力は、スイッチとしての導通状態でのドレインソース間抵抗の低さとして表現される。
【０１５０】
従来は２００ｍΩや１００ｍΩであったが、近年では３０ｍΩ、また１０ｍΩ、５ｍΩ、１ｍΩ、０．５ｍΩ、０．１ｍΩ、０．０１ｍΩのように低損失化のための技術開発が進んでいる。
【０１５１】
ドレインソース間の抵抗が低い場合、電流検出素子として用いた際に、検出電圧が非常に微弱になり、電流検出が困難になることがある。
【０１５２】
本発明は電流検出精度の改善に関するものであるから、このような場合に、有効である。
【０１５３】
いいかえると能力の高いＭＯＳＦＥＴを用いることができるという効果を有する。
【０１５４】
スイッチの外形は、性能向上によって小型化が進んでいる。かつてはＴＯ−２２０がよく用いられたが、Ｄ−ＰＡＫやＳＯ−８、さらにＳＯＴ−２３やＳＯＴ−２３２のような小型パッケージが登場している。
【０１５５】
スイッチの耐圧は入力および出力の電圧に応じて決定すればよい。現在一般的に入手できる素子の高いほうではＩＧＢＴで３ｋＶ程度、ＭＯＳＦＥＴは９００Ｖクラスのものも用いられるようになってきた。高耐圧品ではＳｉＣなどのワイドギャップ半導体が期待されており、その他技術の進歩によって５ｋＶ，１０ｋＶ、１０００ｋＶが実現できる可能性がある。商用電源ライン用としては６００Ｖから４５０Ｖのものがあり、電動機制御用として１００Ｖや６０Ｖのものも良く用いられる。半導体の電源としては３０Ｖ、２０Ｖ、１０Ｖと低電圧品の開発も進んでいるため、いずれ５Ｖ、１Ｖ、０．５Ｖ耐圧のものが登場する可能性がある。
【０１５６】
スイッチを流れる電流は、半導体の高性能化に伴って増加する傾向にあるが、ＳＯ−８サイズの外形でも３Ａから８Ａ、１６Ａ，２５Ａ，５０Ａと広い範囲の製品が用いられている。小さな製品では０．１Ａのものもある。大きい製品としては、今後１００Ａ、５００Ａ、１０００Ａ、１００００Ａと開発が進む可能性がある。
【０１５７】
２０３も同様である。
【０１５８】
２０３に代えて整流器を用いることができることは明らかである。
【０１５９】
限定されないが、基準端子をアノード、主端子をカソードとしたダイオードを好ましく用いることができる。
【０１６０】
ダイオードとしてはショットキ型が良く用いられるが、高速Ｓｉダイオードやそのほかの素子を好ましく用いることができる。ＭＯＳＦＥＴの寄生ダイオードもよく用いられるが、シリコン半導体素子に限定されず、真空管や水銀整流器のようなあらゆる整流作用を持つ素子を用いることができる。
【０１６１】
寄生ダイオードを有するＭＯＳＦＥＴと独立のショットキダイオードを併用することも多いが、これは第二のスイッチの機能を整流器で補強しただけであるから、本発明の範囲であることは自明である。
【０１６２】
基準電位は一般に接地であるが、正または負の一定電圧であってもよく、あるいは交流電圧が印加されていてもよく、限定されない。
【０１６３】
入力は、もっとも一般的には基準電位に対する正電圧電源が接続されるが、これに限定されず、負電圧であっても良いし、交流電圧が加えられていても良い。
【０１６４】
出力は、スイッチの動作によって決定される電圧が出力されるため、本質的には限定されないが、代表的な数字を挙げるならば、正または負の直流０．５Ｖ、１Ｖ、３Ｖから５Ｖ、１２Ｖ、２４Ｖ、４８Ｖ、１００Ｖ、２８０Ｖ、５００Ｖ、１５００Ｖを目標に制御されることが多く、似たような電圧範囲の交流波形を目標にスイッチの動作を制御しても良い。
【０１６５】
２０１、２０２、２０５、２１０のコンデンサとして、積層セラミックコンデンサを用いることが好ましいが、これに代えてタンタルコンデンサ、導電性高分子コンデンサ、電解コンデンサ、フィルムコンデンサ、そのほかのコンデンサを使用することもできる。
【０１６６】
こういった近年のコンデンサは、等価直列抵抗が非常に小さいものも多く、５０ｍΩ、２０ｍΩ、１０ｍΩ、５ｍΩ、２ｍΩ、１ｍΩ、０．１ｍΩ、０．０１ｍΩと、低減が進み、性能向上に伴う設計上の課題も生じている。
【０１６７】
２０６のようなインダクタは、フェライトや鉄粉成型体のような任意の磁性体に導体を巻いたものがよく知られている。これも等価直列抵抗が非常に小さいものも多く、用途によっては１０Ωや１Ωのものもあるが、５０ｍΩ、２０ｍΩ、１０ｍΩ、５ｍΩ、２ｍΩ、１ｍΩ、０．１ｍΩ、０．０１ｍΩと、低減が進み、性能向上に伴う設計上の課題も生じている。
【０１６８】
両端電圧測定によるインダクタ電流の検出は、等価直列抵抗の低減に伴って難しくなっており、電流の検出精度が向上するという本発明の効果が有効である。
【０１６９】
第二のスイッチを流れる電流によって生じる電圧を検出する場合と、インダクタ電流の検出の違いは、つまり図２のどの素子の電圧を測定するかの選択であるから、たとえば第一のスイッチを利用することもできることは明らかである。
【０１７０】
インダクタ電流の検出で図２ＡＢＣの置き換え関係を考えると、前記空隙は、図３において２０５のＶＲ（Ｏ）周辺の空隙が相当する。
【０１７１】
このような数学組み合わせ論的な置き換えによって、他の形式の回路で利用することができることは明らかである。
【０１７２】
たとえば図１の１０６のインダクタと１０３の位置関係をおきかえたＢＵＣＫ−ＢＯＯＳＴ型であれば、図３の配置で２０３と２０６を置き換えることで本発明を適用できる。
【０１７３】
あるいは図１の１０６のインダクタと１０４の位置関係をおきかえたＢＯＯＳＴ型であれば、図３の配置で２０４と２０６を置き換えることで本発明を適用できる。
【０１７４】
２０８のような貫通穴は、必要最小限の数として各１であっても良いが、抵抗成分とインダクタンスを削減する目的や、放熱の目的で複数配置することもできる。
【０１７５】
２０９のような基板裏面は、基準電位の銅箔とするとノイズ対策や放熱に有効であるが、そのほかの一定電位たとえば入力や出力電位であっても良いし、任意のパターンを形成しても良い。
【０１７６】
裏面が基準電位の銅箔だけであれば、裏面側に放熱板を取り付けるときに電位差を考えることが不要で、しかも平坦なため、便利である。
【０１７７】
回路素子を実装する基板は特に限定されないが、銅箔を板状絶縁体の両面に貼りつけた二層基板が好適である。その他に、より多くの層を持つ多層基板、たとえば二層基板を二枚、板状絶縁体の両面に貼りつけた四層基板を用いると、配線密度の向上その他の利点があることが知られている。
【０１７８】
コスト要求が非常に厳しい場合、本発明によれば、銅箔パターンを片面にしか持たない片面基板で実施することも可能である。たとえば、図３では２０２、２０５、２０８、２０７、２１０の基準電位端子を、貫通穴で接続された裏面の銅箔を介して接続している。裏面の銅箔ではなくて、相互に錫めっき線や銅線のような任意の導体で接続しても良いことは明らかである。
【０１７９】
たとえば、２０５を起点として２０７への錫めっき線と、２０２、２０８、２１０への導体配線を用いてもよい。
【０１８０】
前記回路素子だけでなく、制御用素子を、前記回路素子と同一面に実装してもよい。
【０１８１】
制御用素子は、前記回路素子の電圧や電流を監視し、その値にしたがって制御端子に指令を与える素子である。
【０１８２】
同一面とすることによって、一般的には実装作業を一度で済ませることができるため、製造コストを削減できる。
【０１８３】
同一面とすることには別の効果も伴う。たとえば指令信号を同一面上の配線のみで伝達できるようにすると、指令信号の動作が速くなるため、回路損失の低下に有効である。
【産業上の利用可能性】
【０１８４】
精度の高い電流制御、電圧制御を提供できる。
【符号の説明】
【０１８５】
１０１ 入力側コンデンサの配置位置
１０２ 入力側コンデンサの配置位置２
１０３ 第二のスイッチ
１０４ 第一のスイッチ
１０５ 出力側コンデンサ
１０６ インダクタ
１０７ 銅箔パターン
１０８ 貫通穴
１０９ 基準電位の銅箔（裏面）
【０１８６】
２０１ 入力側コンデンサの配置位置
２０２ 入力側コンデンサの配置位置２
２０３ 第二のスイッチ
２０４ 第一のスイッチ
２０５ 出力側コンデンサ
２０６ インダクタ
２０７ 小さなコンデンサ
２０８ 貫通穴
２０９ 基準電位の銅箔（裏面）
２１０ 入力側コンデンサの配置位置３
【０１８７】
ＶＩ 入力
ＶＯ 出力
ＶＲ 基準電位
ＶＲ（Ｉ） 入力側の基準電位端子
ＶＲ（Ｏ） 出力側の基準電位端子
ＣＩ 入力側コンデンサ
ＣＯ 出力側コンデンサ
Ａ 素子
Ｂ 素子
Ｃ 素子
【特許請求の範囲】
【請求項１】
電力変換回路であって、電流検出に利用する素子の安定電位側導体パターンと、同電位の平滑コンデンサ端子側導体パターンの間を分断するように、空隙を形成したもの。
【請求項２】
請求項１であって、前記回路素子を印刷基板の片側のみに実装したもの。
【請求項３】
請求項１から２であって、回路素子の実装されていない面を基準電位または入力または出力電位の導体シールドとしたもの。
【請求項４】
請求項１から３であって、スイッチとして30ミリオーム以下のMOSFETを使用した電流帰還PWMであって、請求項１に定める電流によって生じる電圧を差動配線によって取り出しているもの。
【請求項５】
請求項１から４を利用したBUCK型コンバータ、BUCK-BOOST型コンバータ、BOOST型コンバータのいずれかであるもの。
【請求項６】
請求項１から４を利用したインバータ、コンバータ、および電力増幅器。
【請求項７】
１の主電源に対して、前記請求項１から６の回路と、インダクタやスイッチを有する電力変換回路や別のパルス負荷を並列に接続したもの。
【請求項１】
電力変換回路であって、電流検出に利用する素子の安定電位側導体パターンと、同電位の平滑コンデンサ端子側導体パターンの間を分断するように、空隙を形成したもの。
【請求項２】
請求項１であって、前記回路素子を印刷基板の片側のみに実装したもの。
【請求項３】
請求項１から２であって、回路素子の実装されていない面を基準電位または入力または出力電位の導体シールドとしたもの。
【請求項４】
請求項１から３であって、スイッチとして30ミリオーム以下のMOSFETを使用した電流帰還PWMであって、請求項１に定める電流によって生じる電圧を差動配線によって取り出しているもの。
【請求項５】
請求項１から４を利用したBUCK型コンバータ、BUCK-BOOST型コンバータ、BOOST型コンバータのいずれかであるもの。
【請求項６】
請求項１から４を利用したインバータ、コンバータ、および電力増幅器。
【請求項７】
１の主電源に対して、前記請求項１から６の回路と、インダクタやスイッチを有する電力変換回路や別のパルス負荷を並列に接続したもの。
【図１】
【図２】
【図３】
【図２】
【図３】
【公開番号】特開２０１３−４６８３（Ｐ２０１３−４６８３Ａ）
【公開日】平成２５年１月７日（２０１３．１．７）
【国際特許分類】
【出願番号】特願２０１１−１３３５１５（Ｐ２０１１−１３３５１５）
【出願日】平成２３年６月１５日（２０１１．６．１５）
【出願人】（３０７０１１１９６）
【Ｆターム（参考）】
【公開日】平成２５年１月７日（２０１３．１．７）
【国際特許分類】
【出願日】平成２３年６月１５日（２０１１．６．１５）
【出願人】（３０７０１１１９６）
【Ｆターム（参考）】
[ Back to top ]