可変光バッファ回路および回路装置
【課題】可変光バッファ回路の回路全体のサイズを小さくし、簡単な製造工程と製造設備を使用でき、経路間の損失のばらつきも解消する。
【解決手段】可変光バッファ回路は、半導体基板上に形成した光スイッチ回路と合波回路とを接続して構成され、光導波路で形成された遅延線を含め一体形成される。合波回路は光導波路で形成された遅延線と光結合器で構成される。同一遅延線を用いる場合、光結合器と、その一方の入力端に接続された遅延線とからなる組が、遅延線および光結合器が交互に縦続してＮ個の経路を構成するよう接続される。光結合器の各々の結合率は、各経路の各々に対し、光結合器の結合率に基づいた損失を除いた損失を最小としたときの最小損失値の測定値に基づき設定される。
【解決手段】可変光バッファ回路は、半導体基板上に形成した光スイッチ回路と合波回路とを接続して構成され、光導波路で形成された遅延線を含め一体形成される。合波回路は光導波路で形成された遅延線と光結合器で構成される。同一遅延線を用いる場合、光結合器と、その一方の入力端に接続された遅延線とからなる組が、遅延線および光結合器が交互に縦続してＮ個の経路を構成するよう接続される。光結合器の各々の結合率は、各経路の各々に対し、光結合器の結合率に基づいた損失を除いた損失を最小としたときの最小損失値の測定値に基づき設定される。
【発明の詳細な説明】
【背景技術】
【０００１】
本発明は、可変光バッファ回路および光回路装置に関する。通信容量の拡大のために光ファイバを伝送路に用いた光ネットワークが広く普及している。今後、この光ネットワークにさらに柔軟性を持たせるために、光のパケット単位でデータの行き先を決定する光パケットシステムの研究・開発がなされている。これらのシステムにおいては、パケットの衝突を回避したり、または、非同期パケットを同期させたりするために、パケット間の遅延量（時間差）を調整する可変光バッファ機能が非常に重要となっている。現在、可変光バッファ機能としては、簡便なものに光ファイバを用いた可変光バッファがある。
【０００２】
図１は、光ファイバを用いた従来技術の可変光バッファの概略を示す図である。非特許文献１を参照すると、この光バッファ回路１００は、１×１６光スイッチ１０１と、１０ｍ刻みの長さを有する１６本のファイバ遅延線１０３−１、１０３−２、・・１０３−１６と、対応する１６の可変光減衰器１０４−１、１０４−２、・・１０４−１６、および、１６×１結合器１０２が順次接続されて構成されている。入力ポート１０５から入力された光パケット信号は、パケット単位で、１×１６光スイッチ１０１によっていずれかの出力ポートへ出力先を変えられる。各出力ポートに接続されたファイバ遅延線１０３において、ファイバの長さに応じてパケットに所望の遅延量を与えられる。その後、１６×１結合器１０２によって結合され、時間調整された各パケットが出力される。
【先行技術文献】
【非特許文献】
【０００３】
【非特許文献１】“Optical Buffer Based on Monolithic InP Phased-Array 1x16 Switch with Silica-PLC Pitch Converter and Ultra-Compact Coiled Fiber Delay Lines”, T. Tanemura et al., OFC2010, PDPA5
【非特許文献２】“Monolithically Integrated InP 1 x 16 Optical Switch With Wavelength-Insensitive Operation”, Ibrahim Murat Soganci et al.., PTL, Vol. 22, No. 3, Feb. 1, 2010
【発明の概要】
【発明が解決しようとする課題】
【０００４】
図１に示した構成の可変光バッファ回路では、構成要素として、簡単に変形可能な光ファイバを含む個々にばらばらの部品で構成されている。このため、回路全体のサイズが大きくなる問題があった。図１の可変光バッファ回路において、所望の遅延量は、ファイバ遅延線を所定の長さに切断することによって得られる。したがって、構成部品として、１６種類の異なる長さに切断された光ファイバを準備する必要がある。
【０００５】
しかしながら、光ファイバを所定の長さに正確に切断するのは、非常に煩雑で面倒な作業が求められる。簡単に変形する光ファイバの長さを正確に決定すること自体に困難がある。切断位置によって遅延量が変化してしまうため、精度良くかつ再現良く、ファイバ遅延線を作製することが困難であった。また、１６もの異なる長さのファイバ線を組み立てるためには、複雑な製造工程と製造設備が必要である。例えば、異なる長さの複数のファイバを区別して、ボビンに巻き接続するという作業は極めて煩雑である。さらに、経路毎に異なる長さの遅延線を含むため、光パケットが通過する経路によって、損失が異なっていた。
【０００６】
本発明は、このような問題に鑑みてなされたもので、その目的とするところは、遅延量を高精度に設定可能であってかつ小型な可変光バッファを提供することにある。さらに、遅延量の異なる経路毎に生じる損失の変動を抑えた可変光バッファ回路、光回路装置を実現する。
【課題を解決するための手段】
【０００７】
本発明は、このような目的を達成するために、請求項１の発明は、複数の入力光信号が入力される１入力Ｎ出力の光スイッチと、遅延時間が調整された出力光信号を出力するＮ入力１出力の遅延回路とを備え、前記遅延回路は、２入力１出力の光結合器と、該結合器の一方の入力端に接続された遅延線とからなる組が、Ｎ−１個の遅延線およびＮ−１個の光結合器が交互に縦続して、Ｎ個の経路を構成するように接続され、前記光スイッチの前記Ｎ出力の選択された出力からの光信号は、前記遅延回路の最も入力側に接続された遅延線の入力端および前記Ｎ−１個の各光結合器の他方の入力端の内の、前記選択された出力に対応する経路の入力端へ入力され、前記遅延時間が調整された出力光信号が前記遅延回路の最も出力側に接続された光結合器の出力端から出力されることを特徴とする可変光バッファ回路である。
【０００８】
請求項２の発明は、複数の入力光信号が入力される１入力Ｎ出力の光スイッチと、遅延時間が調整された出力光信号を出力するＮ入力１出力の遅延回路とを備え、前記遅延回路は、２入力１出力の光結合器および該結合器の一方の入力端に接続された遅延線とからなる組が、階層的にＮ入力１出力のツリー状に形成されたＮ個の経路を構成するように接続され、前記光スイッチの前記Ｎ出力の選択された出力からの光信号は、前記遅延回路の前記ツリー状に形成されたＮ個の経路の、前記遅延回路の最も入力側の階層にあるＮ個の入力端から入力され、前記遅延時間が調整された出力光信号が前記遅延回路の最も出力側の階層にある１個の出力端から出力されることを特徴とする可変光バッファ回路である。
【０００９】
請求項３の発明は、請求項１または２の可変光バッファ回路であって、前記遅延回路の前記Ｎ−１個の光結合器の各々の結合率は、前記Ｎ個の経路の各々に対して、前記光結合器の結合率に基づいた損失を除いた損失を最小としたときの最小損失値の測定値に基づいて、前記Ｎ個の経路の各全損失が同一となるように設定されることを特徴とする。
【００１０】
請求項４の発明は、請求項１乃至３いずれかの変光バッファ回路であって、前記遅延回路の前記Ｎ個の経路の各入力ポートに光減衰器が接続されており、前記光結合器および前記光減衰器は、それぞれ、２つの方向性結合器と、前記２つの方向性結合器を連結するアーム導波路とから構成されたマッハツェンダ干渉計であって、前記アーム導波路の上部に、前記アーム導波路を加熱する薄膜ヒータを装荷したことを特徴とする。
【００１１】
請求項５の発明は、請求項１乃至４いずれかの可変光バッファ回路であって、前記光スイッチは、ＩｎＰ基板上に形成された、ＩｎＰ／ＩｎＧａＡｓＰリッジ導波路からなる光回路であり、１本の入力導波路と、入力側に形成された第１のスラブ導波路と、アレイ導波路と、出力側に形成された第２のスラブ導波路と、Ｎ本の出力導波路とを順次接続して構成され、前記遅延回路は、シリコン基板上の石英系導波路からなる光回路であり、前記遅延線は前記基板上に形成された光導波路から構成されることを特徴とする。
【００１２】
請求項６の発明は、複数の入力光信号が入力される１入力Ｎ出力の光スイッチと、遅延時間が調整された出力光信号を出力するＮ入力１出力の遅延回路とを備え、前記遅延回路は、２入力１出力の光結合器と、該結合器の一方の入力端に接続された遅延線とからなる組が、Ｎ−１個の遅延線およびＮ−１個の光結合器が交互に縦続して、Ｎ個の経路を構成するように接続され、前記光スイッチの前記Ｎ出力の選択された出力からの光信号は、前記遅延回路の最も入力側に接続された遅延線の入力端および前記Ｎ−１個の各光結合器の他方の入力端の内の、前記選択された出力に対応する経路の入力端へ入力され、前記遅延時間が調整された出力光信号が前記遅延回路の最も出力側に接続された光結合器の出力端から出力されることを特徴とする回路装置である。
【００１３】
請求項７の発明は、複数の入力光信号が入力される１入力Ｎ出力の光スイッチと、遅延時間が調整された出力光信号を出力するＮ入力１出力の遅延回路とを備え、前記遅延回路は、２入力１出力の光結合器および該結合器の一方の入力端に接続された遅延線とからなる組が、階層的にＮ入力１出力のツリー状に形成されたＮ個の経路を構成するように接続され、前記光スイッチの前記Ｎ出力の選択された出力からの光信号は、前記遅延回路の前記ツリー状に形成されたＮ個の経路の、前記遅延回路の最も入力側の階層にあるＮ個の入力端から入力され、前記遅延時間が調整された出力光信号が前記遅延回路の最も出力側の階層にある１個の出力端から出力されることを特徴とする回路装置である。
【００１４】
請求項８の発明は、請求項６または７の回路装置であって、前記遅延回路の前記Ｎ−１個の光結合器の各々の結合率は、前記Ｎ個の経路の各々に対して、前記光結合器の結合率に基づいた損失を除いた損失を最小としたときの最小損失値の測定値に基づいて、前記Ｎ個の経路の各全損失が同一となるように設定されることを特徴とする。
【発明の効果】
【００１５】
以上説明したように、本発明の光バッファ回路により、遅延量を高精度に設定可能であって、かつ、小型な可変光バッファ回路を提供することができる。さらに、遅延量の異なる経路毎に生じる損失のばらつき、変動を抑えた可変光バッファ回路を実現することができる。
【図面の簡単な説明】
【００１６】
【図１】図１は、光ファイバを用いた従来技術の可変光バッファの概略の構成を示す図である。
【図２】図２は、本発明の実施例１の可変光バッファ回路の概略の構成を示す図である。
【図３】図３は、本発明における光スイッチ回路の具体的回路構成を示す図である。
【図４】図４は、本発明において用いられる可変光減衰器および光結合器の構成を示す図である。
【図５】図５は、本発明の合波回路（遅延回路）の作製方法を説明する図である。
【図６】図６は、本発明の実施例２の可変光バッファ回路の概略の構成を示す図である。
【発明を実施するための形態】
【００１７】
本発明の可変光バッファ回路は、半導体基板上に形成した光スイッチ回路と。シリコン基板上に形成した合波回路（遅延回路）とを接続して構成され、光導波路で形成された遅延線を含めて一体に形成される。合波回路は、光導波路で形成された遅延線と光結合器とで構成される。同一の遅延線を用いる場合、２入力１出力の光結合器と、結合器の一方の入力端に接続された遅延線とからなる組が、Ｎ−１個の遅延線およびＮ−１個の光結合器が交互に縦続し、Ｎ個の経路を構成するように接続される。また、異なる遅延量を持つ複数種類の遅延線を用いる場合、２入力１出力の光結合器および該結合器の一方の入力端に接続された遅延線とからなる組が、階層的にＮ入力１出力のツリー状に形成されたＮ個の経路を構成するように接続される。階層毎に、異なる遅延量の遅延線を用いる。
【００１８】
さらに、合波回路（遅延回路）のＮ−１個の光結合器の各々の結合率は、各Ｎ個の経路に対して、各々の光結合器の結合率に基づいた結合損失を除いた全損失を最小としたときの、最小損失値の測定値に基づいて、Ｎ個の経路の各全損失が同一となるように設定される。各経路毎の全損失のばらつきが解消される。上述の可変光バッファ回路は、光回路装置として構成することもできる。
【実施例１】
【００１９】
図２は、本発明の第１の実施例の可変光バッファ回路の概略の構成を示す図である。可変光バッファ回路１は、ＩｎＰ基板上に構成されたＩｎＧａＡｓＰ導波路からなる１×８光スイッチ回路１０と、シリコン基板２０上に構成された石英系導波路からなる８×１遅延線つき合波回路２０とを接続して形成される。
【００２０】
光スイッチ回路１０は、光パケット信号が入力される入力導波路１１、光スイッチ回路部１２、および８本の出力導波路１３から構成されている。光スイッチ回路１０の８つの出力導波路には、それぞれ合波回路２０の入力導波路２１−１、２１−２、・・・２１−８が接続される。入力導波路２１−１、２１−２、・・・２１−７は、それぞれ可変光減衰器２２−１、２２−２、・・・２２−７を経由して、光結合器２３−１、２３−２、・・・２３−７の各々の第２の入力ポートに接続されている。また、入力導波路２１−８は、可変光減衰器２２−８を経由し、さらに遅延線２４−７を経由して、光結合器２３−７の第１の入力ポートに接続されている。各光結合器は、第１および第２の２つの入力ポートと、１つの出力ポートを有している。また、入力導波路２１−１、２１−２、・・・２１−８は、別個の遅延量を与える経路１、経路２、・・経路８に対応する。
【００２１】
本発明の可変光バッファの合波回路２０では、これに限定はされないが、８つの経路の各々に対して、対応する異なる遅延時間が与えられる。これらの異なる遅延量は、７つの遅延線２４−１、２４−２、・・・２１−７を、順次、直列的に接続することによって与えられる。本実施例では、例示的に、経路１、経路２、・・経路８の順に、隣接する経路間で、付与される遅延時間が等間隔で増えるように設定される。
【００２２】
より詳細には、同一の遅延量を持つ遅延線２４−１、２４−２、・・・２１−７が、隣接する経路にそれぞれ含まれている２つの光結合器の内の一方の光結合器の出力ポートと、他方の光結合器の第１の入力ポートとの間に配置されている。例えば、経路１の光結合器２３−１の第１の入力ポートと、経路２の光結合器２３−２の出力ポートとの間に、第１の遅延線２４−１が接続されている。同様に、経路２の光結合器２３−２の第１の入力ポートと、経路３の光結合器２３−３の出力ポートとの間に、第２の遅延線２４−２が接続されている。以下同様に、経路６の光結合器２３−６の第１の入力ポートと、経路７の光結合器２３−７の出力ポートとの間に、第６の遅延線２４−６が接続されている。ただし、第７の遅延線２４−７については、経路７の光結合器２３−７の第１の入力ポートと、経路８の可変光減衰器２２−８の出力ポートとの間に接続されている。特に、経路８に着目すれば、７つの光結合器と７つの遅延線とが、交互に従属して接続されている。
【００２３】
上述のように図２の接続構成により、各経路に配置された遅延線が、順次、直列的に接続されることによって、各経路に別個の遅延量が設定される。また、同一の遅延量を持つ遅延線を用いれば、第１の入力導波路２１−１（経路１）から第８の入力導波路２１−８（経路８）の順に、等間隔で遅延量が増えるように設定される。同時に、図２の接続構成により、経路１から経路８までの経路が合波されて、出力導波路２５から所望の遅延時間が各パケットに与えられる。
【００２４】
図２に示した光バッファ回路は、全体で以下の通り動作する。光スイッチ回路１０の入力導波路１１には、時間軸上に並んだ複数の光パケットからなる信号が入力される。この光パケット信号列に対して、光スイッチ回路部１２によって適切なタイミングで各光パケットが選択される。光パケット単位で、各光パケットが光スイッチの８出力の８本の出力導波路１３のうちいずれかに出力される。
【００２５】
出力導波路１３の内の選択された出力導波路に応じて、合波回路２０の対応する経路が選択される。上述のように、合波回路２０の経路毎に異なる遅延量が設定されているので、入力導波路２１−１、２１−２、・・・２１−８の内の光スイッチ回路１０によって選択された入力導波路による経路毎に対応する遅延量が与えられ、合波結合される。その結果、それぞれの光パケットに所望の遅延量を与えられ、パケット間のタイミングを調節することができる。さらにこのような回路の応用として、非同期パケットの固定タイムスロットへの同期や、パケット間の衝突回避などがある。次に、個々の構成要素について、さらに詳細に説明する。
【００２６】
図３は、本発明における１×８光スイッチ回路のより具体的な回路構成を示す図である。この光スイッチ１０は、２つのスラブ導波路３２、３４とそれらを連結する複数の光導波路（以下、アレイ導波路３３）からなる光干渉回路である。アレイ導波路３３には位相シフタ３６が配置されている。第１のスラブ導波路３２には、入力導波路３１が接続され、第２のスラブ導波路３４には８本の出力導波路３５が接続されている。入力導波路３１および出力導波路３５は、図２における入力導波路１１および出力導波路１３にそれぞれ対応している。
【００２７】
次に、光スイッチ回路１０の動作を説明する。入力導波路３１に入射した光信号は、第１のスラブ導波路３２において、アレイ導波路３３の各々に分配される。アレイ導波路３３の各々を伝搬する光信号は、位相シフタ３６により所望の位相差が与えられ、第２のスラブ導波路３４の端部において集光する位置が決定される。位相差に対応した集光位置に８本の出力導波路３５が配置されており、対象の光パケットを８本の出力導波路のいずれかから出力させることができる。
【００２８】
本発明における光スイッチ回路１０は、非特許文献２に示された方法と同様な方法によって作製することができる。概略のみを述べれば以下の通りである。まず、有機金属気相成長法（ＭＯＶＰＥ法）を用いて、ＩｎＰ基板上にＩｎＧａＡｓＰ導波層、ＩｎＰ上部クラッド層、ＩｎＧａＡｓコンタクト層を堆積する。その後、反応性イオンエッチングを用いて、各導波路３１、３２、３３、３４、３５を形成した。さらに、各導波路の上部に形成したポリマーによって、導波路を埋め込んでいる。その後、電気配線とのコンタクトをとるために、位相シフタ部３６の上部のみポリマーを除去し、配線パターンをリフトオフによって形成した。
【００２９】
次に、図２を再び参照して、８×１遅延線つき合波回路（以下、遅延回路と言う）の回路構成について説明する。上述のように、この８×１遅延線つき合波回路２０は、経路毎に所定の遅延量を与える機能を持つため、以下では遅延回路とも言う。
【００３０】
先にも述べたように、本遅延回路は、８本の入力導波路２１−１〜２１−８、８個の可変光減衰器２２−１〜２２−８、７個の遅延線２４−１〜２４−７、７個の光結合器２３−１〜２３−７、１本の出力導波路２５から構成される。入力導波路２１−１〜２１−８および対応する可変光減衰器２２−１〜２２−８は、それぞれ個々に接続されている。
【００３１】
可変光減衰器２２−８の出力（導波路）および可変光減衰器２２−７の出力（導波路）は光結合器２３−７によって１つにまとめられる。次に、光結合器２３−７の出力導波路および可変減衰器２２−６の出力導波路は、光結合器２３−６によって１つにまとめられる。以下同様にして、光結合器２３−２の出力導波路と可変減衰器２２−１の出力導波路とが、光結合器２３−１によって１つにまとめられるまで繰り返される。一般化すれば、（ｉ＋１）番目の光結合器の出力導波路と（ｉ）番目可変減衰器の出力導波路とが、隣接する（ｉ）番目の光結合器によって１つにまとめられる。
【００３２】
上述のように、ある経路の光結合器の出力を、隣接する経路の光結合器の入力の１つとすることを繰り返すことによって、遅延回路２０の複数の経路は最終的に１本の出力導波路２５へとまとめられる。すなわち、光スイッチ回路１０で選択された出力導波路に出力され、一旦は分離された各パケットが、遅延回路２０において再び合波されることになる。出力導波路２５は、さらに遅延回路２０の外部の１本のシングルモードファイバに接続される。
【００３３】
上述の構成は、Ｎ＝８の時に、２入力１出力の光結合器と、この光結合器の一方の入力端に接続された遅延線とからなる組が、Ｎ−１個の遅延線およびＮ−１個の光結合器が交互に縦続して、Ｎ個の経路を構成するように接続されたものと言うこともできる。そして、光スイッチのＮ出力の選択された出力からの光信号は、遅延回路の最も入力側に接続された遅延線の入力端およびＮ−１個の各光結合器の他方の入力端の内の、選択された出力に対応する経路の入力端へ入力され、遅延時間が調整された出力光信号が遅延回路の最も出力側に接続された光結合器の出力端から出力される。
【００３４】
各々の光結合器によって合流する２本の光導波路の一方には、遅延回路２０の入力導波路の入力端から光結合器まで伝搬した光の遅延時間が、相対的にその一方が他方よりも長くなるように、０．６２５ｍの遅延線が配置されている。より一般的には、（ｉ＋１）番目の入力導波路と（ｉ）番目の光結合器との間に、０．６２５ｍの（ｉ）番目の遅延線を配置した構成と記述できる。この構成によって、入力導波路２１−１〜２１−８から入力された光信号は、それぞれ０．６２５ｍ刻みの異なる遅延量を与えられ、その後１本の出力導波路２５に出力される。
【００３５】
図２に示した８×１合波回路２０内で、各可変光減衰器から各光結合器までの導波路の長さが、導波路１〜８で、段々と短くなっているようにも見える。しかし、これは実際には長さはほぼ同じであって、図面上で接続・構成をわかり易くするために便宜的に段々短くなるように描いてある点に留意されたい。次に、本実施例において用いられる可変光減衰器および光結合器の具体的な構成について説明する。
【００３６】
図４は、本実施例において用いられる可変光減衰器および光結合器の構成を示す図である。可変光減衰器および光結合器４０は機能が異なるものの、いずれも同一の構成で実現される。可変光減衰器および光結合器は、いずれも、２つの方向性結合器４１、４２と、それらを連結する２本のアーム導波路４３−１、４３−２とからなるマッハツェンダ干渉計で構成されている。アーム導波路４３−１、４３−２の上には、熱光学効果を与えるために、それぞれコアを加熱する薄膜ヒータ４４−１、４４−２が形成されている。薄膜ヒータ４４−１、４４−２に電流を流すことによって、減衰率および結合率を変化させることができる。また、薄膜ヒータ４４−１、４４−２の両脇には、加熱領域を限定し消費電力を下げるための断熱溝４５−１〜４５−３が形成されている。
【００３７】
図４に示した構成を可変光減衰器として使用する場合、左上のポート４６を入力とし、右上のポート４８を出力ポートとして使用する。このとき、２本のアーム導波路４３−１、４３−２間の光路長差を、光信号の波長の半分となるように選択する。このように、可変光減衰器として使用する場合、スルーポートを使用することで、方向性結合器４１、４２の両方の結合率が同時に５０％からずれた際に発生する結合損失を抑制することができる。
【００３８】
一方、図４に示した構成を光結合器として使用する場合は、左上のポート４６を第１の入力ポートとして、左下のポート４７を第２の入力ポートとして、右上のポート４８を出力ポートとして使用する。このとき、本のアーム導波路４３−１、４３−２間の光路長差は、理論上想定する結合率となるように設計する。また、遅延線が接続される入力ポートを含む経路で損失が累積されるため、この損失をできる限り抑えるように、スルーポートである第１の入力４６が遅延線が接続される入力ポートとなる。
【００３９】
図５は、本発明の合波回路（遅延回路）の作製方法を説明する図である。（Ａ）に示すように、シリコン基板５１上に火炎堆積法（ＦＨＤ）を用いて、ＳｉＯ2を主体とした下部クラッド層５２−１、および、ＳｉＯ2にＧｅＯ2を添加したコア層５３−１を堆積する。そして、（Ｂ）に示すように、高温透明化を行なう。高温透明化によって、（Ｂ）に示すように各層５２−１、５３−２は幾分薄くなる。さらに（Ｃ）に示すように、コア層５３−２について反応性イオンエッチング（ＲＩＥ）を用いてコアパターン５４を形成する。
【００４０】
次に、（Ｄ）に示すように、再び火炎堆積法（ＦＨＤ）を用いて、コアパターン５４の上側に、ＳｉＯ2を主体とした上部クラッド層５５−１を堆積する。そして、（Ｅ）に示すように、高温透明化を行なうことによって、埋め込み型光導波路を作製する。図５には示していないが、さらに、クロムを堆積しおよびパターン化して薄膜ヒータを形成する。最後に、配線のために、金を堆積しおよびパターン化し、かつ、断熱のための深溝を形成して、可変光減衰器および可変結合器を作製することができる。
【００４１】
尚、上述の光スイッチ回路１０および遅延線つき合波回路２０は、２つの基板が個別に作製された後、接着剤によって、２つの基板の基板端面でそれぞれの導波路同士がバットジョイントされる。
【００４２】
次に、本発明の光バッファ回路において特有の、遅延回路における結合器に対する結合率の設定について説明する。図２に示したように、遅延回路２０は、入力導波路２１−１〜２１−８の各々に対応した、経路１から経路８までの計８通りの経路がある。それぞれの経路では光パケットは異なる光結合器を伝搬し、それぞれの経路が異なる経路長を有しているため、経路によって損失は異なっている。
【００４３】
しかしながら、遅延回路２０の構成によれば、光結合器２３−１、２３−２、・・・２３−７の各々の結合率を適切に調整・設計することによって、経路に依存した損失を同等のものにすることができる。以下、経路依存損失のばらつきを解消する手法について説明する。
【００４４】
図２の構成の遅延回路において経路間で損失差が生じる要因には、以下のものがある。
（１）経路毎の伝搬長の差に起因したばらつき
（２）光結合器１個当たりの過剰損失のばらつき
（３）通過する光結合器の数が経路によって異なることによる過剰損失の変動
（４）伝搬長が同じ場合だったとしても発生する伝搬損失のばらつき
（５）光スイッチ回路および遅延回路の入出力時の結合損失ばらつき
（６）光結合器の結合比設定値に依存した、結合比が異なることによる結合損失
本発明の光バッファ回路では、上記（６）の結合比の設定値の差異を除いた、要因（１）〜（５）による経路に依存した損失差を実測することによって見積もり、測定された損失値に基づいて、光結合器の結合率（結合損失）を設計または調整することができる。
【００４５】
以下、さらに詳細に光結合器の結合率の設定手法を説明する。図２の遅延回路２０と対応付けると、次のように複数の経路を定義することができる。最も遅延量が小さい経路を経路１（入力導波路２１−１に対応）とし、順次、遅延量が大きくなって、経路８（入力導波路２１−８に対応）が最も遅延量が大きくなるものとする。光結合器における損失に着目すると、各経路は以下のように構成されている。
【００４６】
すなわち、最も遅延量が小さい経路１は、光結合器２３−１のみを含んでいる。経路２は、２つの光結合器２３−１、２３−２と１つの遅延線２４−１とを含んでいる。経路３は、３つの光結合器２３−１〜２３−３と２つの遅延線２４−１、２４−２とを含んでいる。以下同様であって、経路７は、７つの光結合器２３−１〜２３−７と６つの遅延線２４−１〜２４−６とを含んでいる。最後の経路８は、８つの光結合器２３−１〜２３−８と、７つの遅延線２４−１〜２４−７とを含んでいる。経路１〜経路８のそれぞれの経路に対する損失Ｌpass1〜Ｌpass8は、以下の各式のように記述できる。
【００４７】
【数１】
【００４８】
上式において、Ｃｉは、ｉ番目の経路について出力導波路２５側から数えてｉ番目の光結合器の結合率であって、かつ、そのｉ番目の光結合器の２つの入力ポートの内、より遅延量が大きい経路側（遅延線が配置された側）の入力ポートから入力した場合の結合率である。すなわち、図４を再び参照すれば入力ポート４６から出力ポート４８までの結合率（結合損失）がＣiに対応する。
【００４９】
また、Ｌiは、光結合器の結合率によって決定される結合損失を除いた、経路に依存した損失［ｄＢ］である。本実施例においてこの損失Ｌiは、ｉ番目の経路の損失ＬPassiが最小となるように、各可変結合回路のＣiを調整することすることによって、実験的に測定することができる。例えば、経路１については、光結合器２３−１の結合率Ｃ1を最小（結合損失を最小）に設定して、入力導波路２１−１の入力点から出力導波路２５の出力点までの損失を測定すれば良い。経路２については、光結合器２３−１の結合率Ｃ1を最大に設定して、２３−２の結合率Ｃ2を最小（結合損失を最小）に設定して、入力導波路２１−２の入力点から出力導波路２５の出力点までの損失を測定すれば良い。
【００５０】
以下、同様に、経路Ｎ（２≦Ｎ≦７）については、光結合器２３−１、・・、２３−（Ｎ−１）の結合率Ｃ1〜ＣN-1を最大とし、光結合器２３−Ｎの結合率ＣNを最小（結合損失を最小）に設定して、入力導波路２１−Ｎの入力点から出力導波路２５の出力点までの損失を測定すれば良い。また、経路８については、光結合器２３−１〜２３−８の結合率Ｃ1〜Ｃ8を最大（損失を最小）に設定することにより、Ｌ8を求めることができる。
【００５１】
次に上式によって表現される各経路の損失Ｌpass1〜Ｌpass8がそれぞれ同等となる条件で、連立方程式を解くことによって、各光結合器の適切な結合率を決定することができる。すなわち、遅延回路の７（Ｎ−１）個の光結合器の各々の結合率は、８（Ｎ）個の経路の各々に対して、光結合器の結合率に基づいた損失を除いた損失を最小としたときの最小損失値の測定値に基づいて、８（Ｎ）個の経路の各全損失が同一となるように設定される。
【００５２】
本実施形態では、実測によって、(Ｌ1, Ｌ2, Ｌ3， Ｌ4， Ｌ5， Ｌ6， Ｌ7) ＝
(2.0, 3.7, 4.7, 6.6, 8.3, 9.2, 10.6) ［ｄＢ］となる。これらの実測値より、連立方程式を解くことで、適切な光結合器の結合率Ｃは (Ｃ1, Ｃ2, Ｃ3, Ｃ4, Ｃ5, Ｃ6, Ｃ7) = (0.974, 0.958, 0.936, 0.913, 0.853, 0.9745, 0.58) と決定される。この結合率の値を用いることによって、経路毎に異なる損失を同じ値として、経路に依存した損失のばらつき（変化）を解消することができた。
【００５３】
本実施例において、可変光減衰器は補助的な調整のために利用することができる。上述のように、実測値に基づいて各光結合器の結合率Ｃを求めても、実際には、理想的な状態から損失がずれることがある。そのような場合に、光結合器によって再び調整すると、他の経路に対しても計算の基礎となった損失値へ影響を与えるため、調整が面倒で複雑となる。そこで、若干の損失ばらつきであれば可変光減衰器で個別に調整することができる。
【００５４】
次に、本実施例の構成による可変光バッファ回路の具体的な特性を簡単に説明する。一例として、パケット長が１０ナノ秒のパケット列を可変光バッファ回路に入力した。１×８光スイッチ回路の駆動電圧を調整して出力するポートを制御することで、３ナノ秒刻みで、最大２１ナノ秒の遅延量を与えることができた。
【００５５】
本実施例では、８×１遅延線つき合波回路２０（遅延回路）の導波路の総長は０．６２５×７＝４．３７５（ｍ）となる。図１に示した従来型の可変光バッファ回路１００におけるファイバ遅延線を光導波路とした場合、その光導波路の総長は、４．３７５＋３．７５＋３．１２５＋２．５＋１．８７５＋１．２５＋０．６２５＝１７．５（ｍ）となる。これらの光導波路をレイアウトしたときのチップサイズは、５０ｍｍ×５０ｍｍ（２５００ｍｍ2）であった。これに対し、本実施例の構成では、０．６２５ｍの７本の光導波路をチップ内に集積して、遅延線の総長を従来技術比で、約２５％まで低減することができた。チップサイズは５０ｍｍ×１３ｍｍ（６５０ｍｍ2）となり、従来技術に比べて面積比で２６％に削減できた。
【００５６】
本実施例では、同じ長さの遅延線を使用して、０．６２５ｍ刻みの遅延量を持つ８×１遅延線つき合波回路（遅延回路）を構成した。しかしながら、個々の遅延線の遅延量を変化させることによって、遅延量の刻み量は容易に変えることができる。また、必ずしも同じ長さの遅延線のみを使用する必要はない。必要とされる設定遅延時間によって、異なる長さの遅延線を使用しても良い。また、遅延線および光結合器を一式として、この数を増減させることによって、Ｍ×１遅延線つき合波回路を容易に作製可能である。
【実施例２】
【００５７】
図６は、本発明の第２の実施例による可変光バッファ回路の概略構成を示す図である。本実施例の可変光バッファ回路６０は、ＩｎＰ基板上に構成されたＩｎＧａＡｓＰ導波路からなる１×８光スイッチ回路６１と、シリコン基板上に構成された石英系導波路からなる８×１遅延線つき合波回路６２を接続して形成される。１×８光スイッチ回路６１は第１の実施例の光スイッチ回路１０と同じであるため省略する。第１の実施例とは異なる、８×１遅延線つき合波回路６２の構成のみを説明する。
【００５８】
本実施例における遅延回路６２は、８本の入力導波路８１−１〜８１−８、対応する可変光減衰器８２−１〜８２−８、７つの遅延線８３−１〜８３−４、８４−１〜８４−２、８５、７つの２×１光結合器８６−１〜８６−４、８７−１〜８７−２、８８、１本の出力導波路８９からなる。８本の入力導波路８１−１〜８１−８と８個の可変光減衰器８２−１〜８２−８は、対応するもの同士でそれぞれが接続されている。
【００５９】
本実施例の遅延回路の構成は、使用される遅延線の種類、および、遅延線および光結合器の結合形態の点において、実施例１と異なっている。すなわち、遅延線については、実施例１では同じ長さ（同一の遅延量）の遅延線を用いていたのに対し、実施例２では３種類の異なる長さの遅延線を用いる。また遅延線と光結合器との接続形態については、実施例１では、隣接する２つの光結合器の内、一方の光結合器の出力と他方の光結合器の第１入力との間に遅延線が配置されていた。すなわち、経路１から経路８まで遅延時間が累積的に変化するように、順次直列的に遅延線が結合される構成であった。これに対し、実施例２では、光結合器が階層的に対称形のツリー状に接続される。出力導波路８９側から見た場合には、経路は上位階層から下位階層に向かって、順次分割されて８つの経路が形成されている。遅延線は、階層毎に異なる遅延量を持っており、かつ、各階層内では同一の遅延量を持つものが使用される。尚、以降の説明においては、説明の便宜上、上位階層が階層３に、下位階層が階層１に対応している。
【００６０】
図６を参照しながら光スイッチ回路６１側から見た経路１〜経路８の構成に着目すると、８個の可変光減衰器８２−１〜８２−８の出力ポート（導波路）は、２つの入力ポートおよび１つの出力ポートを有する４つの光結合器８３−１〜８３−４によって、４組にまとめられる（階層１）。階層的に分岐したツリー状の経路を構成するように、次の階層で、光結合器８６−１〜８６−４の４つの出力ポートが、光結合器８７−１〜８７−２によって２組にまとめられる（階層２）。最後に、さらに次の階層で、光結合器８７−１、８７−２の２つの出力ポートが、光結合器８８によってさらにまとめられ（階層３）、出力導波路８９に接続される。遅延回路６２の外部で、シングルモードファイバーに接続される。
【００６１】
次に遅延線に着目すると、可変光減衰器８２−１〜８２−８と光結合器８６−１〜８６−４とによって結合される４つの経路の組（経路１および経路２、経路３および経路４、経路５および経路６、経路７および経路８）の内のいずれか一方の経路上には、０．６２５ｍの遅延線８３−１〜８３−４が配置されている（階層１）。図６では、経路１、経路３、経路５、経路７上に遅延線８３−１〜８３−４が配置されている。
【００６２】
さらに、光結合器８６−１〜８６−４と光結合器８７−１、８７−２とによって結合される２つの経路の組の内のいずれか一方の経路上には、１．２５ｍの遅延線８４−１〜８４−２が配置されている。図６では、経路１、経路５上に遅延線８４−１〜８４−２が配置されている（階層２）。最後に、光結合器８７−１、８７−２と光結合器８８とによって結合される経路の組の内の一方の経路上には、２．５ｍの遅延線８５が配置されている。図６では、経路１上に遅延線８５が配置されている（階層３）。
上述の遅延線の配置構成の結果、合波回路（遅延回路）６２における各導波路は、入力導波路毎（経路毎）に、導波路長が０．６２５ｍ刻みで等間隔に異なるように設計・作製することができる。図６の構成では、入力導波路８１−１に対応する経路１で最大の４．３７５ｍの長さの遅延線が含まれ、入力導波路８１−８に対応する経路８で遅延線は最小の０ｍとなる。このように、階層的に分岐したツリー状の経路を持つように構成し、各階層のペアとなる経路のいずれか一方の経路上に遅延線を配置し、分岐経路の数の多い階層（階層１）から分岐経路の数が少ない階層（例えば階層３）に向かって、遅延量がべき乗（２のべき乗、２0＝１倍、２1＝２倍、２2＝４倍）に比例するように設定することで、各経路毎に等間隔で遅延時間が変化するよう遅延回路が構成される。
【００６３】
上述の構成は、Ｎ＝８の時に、遅延回路は、２入力１出力の光結合器およびこの結合器の一方の入力端に接続された遅延線とからなる組が、階層的にＮ入力１出力のツリー状に形成されたＮ個の経路を構成するように接続されたものということもできる。そして、光スイッチのＮ出力の選択された出力からの光信号は、遅延回路のツリー状に形成されたＮ個の経路の、遅延回路の最も入力側の階層にあるＮ個の入力端から入力され、遅延時間が調整された出力光信号が遅延回路の最も出力側の階層にある１個の出力端から出力される。
【００６４】
本実施例においても、実施例１と同様に、経路に依存した損失差を実測することによって見積もり、測定された損失値に基づいて、光結合器の結合率（結合損失）を設計または調整することができる。経路による損失差を解消するように、最適な光結合器の結合比を決定することができ、損失の経路依存性を解消できる。
【００６５】
本実施例においても、可変光減衰器８２−１〜８２−８は補助的な調整に利用できる。実測値に基づいて各光結合器の結合率Ｃを求めても、実際には、理想的な状態から損失がずれることがある。そのような場合に、光結合器によって再び調整すると、他の経路に対しても計算の基礎となった損失値へ影響を与えるため、調整が面倒で複雑となる。そこで、若干の損失ばらつきであれば可変光減衰器で個別に調整することができる。
【００６６】
本実施形態において、８×１遅延線つき合波回路６２の導波路の総長は２．５＋１．２５×２＋０．６２５×４＝７．５（ｍ）となる。図１にした従来型の可変光バッファ回路１００におけるファイバ遅延線を導波路とした場合の総長は、４．３７５＋３．７５＋３．１２５＋２．５＋１．８７５＋１．２５＋０．６２５＝１７．５（ｍ）となる。よって、遅延線の総長は約４２％まで低減することができた。光バッファ回路の小型化に寄与することが可能であって、回路サイズは約４２％程度まで削減できることを意味している。より具体的には、実際にチップサイズは３５ｍｍ×３５ｍｍ（１２２５ｍｍ2）となり、図１に示した従来技術による構成を単に平面光回路としてレイアウトした場合のチップサイズにくらべて、面積比で４９％に削減できた。
【００６７】
図６に示した実施例２の構成においては、経路１から経路８に向かって遅延量が順次変化（減少）するように、遅延線は、経路１、経路３、経路５、経路７の、１つ置きの経路上に配置されている。しかしながら、例えば遅延線のチップ上のレイアウトの都合から、これを変更することもできる。例えば、経路１の代わりに経路２に遅延線８３−１を配置したとしても、遅延線のこの配置に対応させて、光スイッチ回路６１の光パケットの切り替え先を変更すれば、実質的に遅延量が順次変化（減少）するように遅延量を設定できる。したがって、遅延線が配置される経路の位置は、図６の構成だけには限定されないことに留意されたい。また、必要とされる遅延量によって、等間隔の遅延時間の設定が不要であれば、遅延線の遅延量の相対値が、１倍、２倍、４倍のようにべき乗に比例して設定される必要も無い。
【００６８】
本実施例においては、０．６２５ｍ刻みの遅延量を持つ８×１遅延線つき合波回路を例示的に示した。しかしながら、より一般的に、Ｌｍ刻みの遅延量を持つＮ×１遅延線つき合波回路についても同様に設計・作製することが可能である。その回路構成および設計手法を簡単に下に示す。
【００６９】
２M≧Ｎとなる最小のＭ（Ｍは自然数）を求め、それより光結合器の段数（階層数）がＭ段のツリー型の２M×１導波路を想定する。ここでは、遅延量が最小に設定されることになる経路を、経路１とする。図６の経路番号とは、逆になっていることに注意されたい。例えば、Ｎ＝１２として、１２×１遅延線つき合波回路を設計する場合は、Ｍ＝４が求められる。
【００７０】
次に、遅延線を配置する位置を決定する。経路１から数えて偶数番目の経路上であって、１段目（階層１）の光結合器の一方の入力ポート側に、Ｌ（ｍ）の遅延線を配置し、計２M-1個を同一階層内で並列に配置する。次に、１段目の光結合器と２段目の光結合器との間であって、経路１から数えて偶数番目の経路上に、２・Ｌ（ｍ）の遅延線を配置し、計２M-2個を同一階層内で並列に配置する。上述の配置を、１つの光結合器によってすべての経路が結合されるまで、順次繰返す。
【００７１】
一般的には、経路１から数えて偶数番目の（ｉ−１）段目の光結合器と（ｉ）段目の光結合器との間に、２i-1・Ｌ (ｍ)の遅延線を配置し、計２M／２i個を同一階層内に並列に配置することになる。ここで、ｉは２以上の自然数を示す。最後に、入力ポート数（Ｎ）に応じて、経路の全遅延量の長い経路から順番に、必要のない経路を削除することによって、Ｌｍ刻みの遅延量を持つＮ×１遅延線つき合波回路を得ることできる。例えば、Ｎ＝１２の場合には、Ｍ＝４となり、経路１６〜経路１３を削除すれば良い。
【００７２】
以上詳細に説明したように、本発明の光バッファ回路により、遅延量が高精度に設定可能であってかつ小型な可変光バッファを提供することができる。さらに、遅延量の異なる経路ごとに生じる損失のばらつき・変動を抑えた可変光バッファを実現する。
【産業上の利用可能性】
【００７３】
本発明は、一般的に通信システムに利用することができる。特に、光通信ネットワークに利用することができる。
【符号の説明】
【００７４】
１、６０、１００ 可変光バッファ回路
１０、１６、１０１ 光スイッチ回路
１３、２５、３５、８９ 出力導波路
２０、６２ 合波回路（遅延回路）
２１−１〜２１−８、８１−１〜８１−８、３１ 入力導波路
２２−１〜２２−８、８２−１〜８２−８ 可変光減衰器
２３−１〜２３−７、８６−１〜８６−４、８７−１、８７−２、８８ 光結合器
２４−１〜２４−７、８３−１〜８３−４、８４−１、８４−２、８５ 遅延線
３２、３４ スラブ導波路
３３ アレイ導波路
４１、４２ 方向性結合器
４５−１〜４５−３ 断熱溝
１０２ 結合器
１０３−１〜１０３−１６ ファイバ遅延線
【背景技術】
【０００１】
本発明は、可変光バッファ回路および光回路装置に関する。通信容量の拡大のために光ファイバを伝送路に用いた光ネットワークが広く普及している。今後、この光ネットワークにさらに柔軟性を持たせるために、光のパケット単位でデータの行き先を決定する光パケットシステムの研究・開発がなされている。これらのシステムにおいては、パケットの衝突を回避したり、または、非同期パケットを同期させたりするために、パケット間の遅延量（時間差）を調整する可変光バッファ機能が非常に重要となっている。現在、可変光バッファ機能としては、簡便なものに光ファイバを用いた可変光バッファがある。
【０００２】
図１は、光ファイバを用いた従来技術の可変光バッファの概略を示す図である。非特許文献１を参照すると、この光バッファ回路１００は、１×１６光スイッチ１０１と、１０ｍ刻みの長さを有する１６本のファイバ遅延線１０３−１、１０３−２、・・１０３−１６と、対応する１６の可変光減衰器１０４−１、１０４−２、・・１０４−１６、および、１６×１結合器１０２が順次接続されて構成されている。入力ポート１０５から入力された光パケット信号は、パケット単位で、１×１６光スイッチ１０１によっていずれかの出力ポートへ出力先を変えられる。各出力ポートに接続されたファイバ遅延線１０３において、ファイバの長さに応じてパケットに所望の遅延量を与えられる。その後、１６×１結合器１０２によって結合され、時間調整された各パケットが出力される。
【先行技術文献】
【非特許文献】
【０００３】
【非特許文献１】“Optical Buffer Based on Monolithic InP Phased-Array 1x16 Switch with Silica-PLC Pitch Converter and Ultra-Compact Coiled Fiber Delay Lines”, T. Tanemura et al., OFC2010, PDPA5
【非特許文献２】“Monolithically Integrated InP 1 x 16 Optical Switch With Wavelength-Insensitive Operation”, Ibrahim Murat Soganci et al.., PTL, Vol. 22, No. 3, Feb. 1, 2010
【発明の概要】
【発明が解決しようとする課題】
【０００４】
図１に示した構成の可変光バッファ回路では、構成要素として、簡単に変形可能な光ファイバを含む個々にばらばらの部品で構成されている。このため、回路全体のサイズが大きくなる問題があった。図１の可変光バッファ回路において、所望の遅延量は、ファイバ遅延線を所定の長さに切断することによって得られる。したがって、構成部品として、１６種類の異なる長さに切断された光ファイバを準備する必要がある。
【０００５】
しかしながら、光ファイバを所定の長さに正確に切断するのは、非常に煩雑で面倒な作業が求められる。簡単に変形する光ファイバの長さを正確に決定すること自体に困難がある。切断位置によって遅延量が変化してしまうため、精度良くかつ再現良く、ファイバ遅延線を作製することが困難であった。また、１６もの異なる長さのファイバ線を組み立てるためには、複雑な製造工程と製造設備が必要である。例えば、異なる長さの複数のファイバを区別して、ボビンに巻き接続するという作業は極めて煩雑である。さらに、経路毎に異なる長さの遅延線を含むため、光パケットが通過する経路によって、損失が異なっていた。
【０００６】
本発明は、このような問題に鑑みてなされたもので、その目的とするところは、遅延量を高精度に設定可能であってかつ小型な可変光バッファを提供することにある。さらに、遅延量の異なる経路毎に生じる損失の変動を抑えた可変光バッファ回路、光回路装置を実現する。
【課題を解決するための手段】
【０００７】
本発明は、このような目的を達成するために、請求項１の発明は、複数の入力光信号が入力される１入力Ｎ出力の光スイッチと、遅延時間が調整された出力光信号を出力するＮ入力１出力の遅延回路とを備え、前記遅延回路は、２入力１出力の光結合器と、該結合器の一方の入力端に接続された遅延線とからなる組が、Ｎ−１個の遅延線およびＮ−１個の光結合器が交互に縦続して、Ｎ個の経路を構成するように接続され、前記光スイッチの前記Ｎ出力の選択された出力からの光信号は、前記遅延回路の最も入力側に接続された遅延線の入力端および前記Ｎ−１個の各光結合器の他方の入力端の内の、前記選択された出力に対応する経路の入力端へ入力され、前記遅延時間が調整された出力光信号が前記遅延回路の最も出力側に接続された光結合器の出力端から出力されることを特徴とする可変光バッファ回路である。
【０００８】
請求項２の発明は、複数の入力光信号が入力される１入力Ｎ出力の光スイッチと、遅延時間が調整された出力光信号を出力するＮ入力１出力の遅延回路とを備え、前記遅延回路は、２入力１出力の光結合器および該結合器の一方の入力端に接続された遅延線とからなる組が、階層的にＮ入力１出力のツリー状に形成されたＮ個の経路を構成するように接続され、前記光スイッチの前記Ｎ出力の選択された出力からの光信号は、前記遅延回路の前記ツリー状に形成されたＮ個の経路の、前記遅延回路の最も入力側の階層にあるＮ個の入力端から入力され、前記遅延時間が調整された出力光信号が前記遅延回路の最も出力側の階層にある１個の出力端から出力されることを特徴とする可変光バッファ回路である。
【０００９】
請求項３の発明は、請求項１または２の可変光バッファ回路であって、前記遅延回路の前記Ｎ−１個の光結合器の各々の結合率は、前記Ｎ個の経路の各々に対して、前記光結合器の結合率に基づいた損失を除いた損失を最小としたときの最小損失値の測定値に基づいて、前記Ｎ個の経路の各全損失が同一となるように設定されることを特徴とする。
【００１０】
請求項４の発明は、請求項１乃至３いずれかの変光バッファ回路であって、前記遅延回路の前記Ｎ個の経路の各入力ポートに光減衰器が接続されており、前記光結合器および前記光減衰器は、それぞれ、２つの方向性結合器と、前記２つの方向性結合器を連結するアーム導波路とから構成されたマッハツェンダ干渉計であって、前記アーム導波路の上部に、前記アーム導波路を加熱する薄膜ヒータを装荷したことを特徴とする。
【００１１】
請求項５の発明は、請求項１乃至４いずれかの可変光バッファ回路であって、前記光スイッチは、ＩｎＰ基板上に形成された、ＩｎＰ／ＩｎＧａＡｓＰリッジ導波路からなる光回路であり、１本の入力導波路と、入力側に形成された第１のスラブ導波路と、アレイ導波路と、出力側に形成された第２のスラブ導波路と、Ｎ本の出力導波路とを順次接続して構成され、前記遅延回路は、シリコン基板上の石英系導波路からなる光回路であり、前記遅延線は前記基板上に形成された光導波路から構成されることを特徴とする。
【００１２】
請求項６の発明は、複数の入力光信号が入力される１入力Ｎ出力の光スイッチと、遅延時間が調整された出力光信号を出力するＮ入力１出力の遅延回路とを備え、前記遅延回路は、２入力１出力の光結合器と、該結合器の一方の入力端に接続された遅延線とからなる組が、Ｎ−１個の遅延線およびＮ−１個の光結合器が交互に縦続して、Ｎ個の経路を構成するように接続され、前記光スイッチの前記Ｎ出力の選択された出力からの光信号は、前記遅延回路の最も入力側に接続された遅延線の入力端および前記Ｎ−１個の各光結合器の他方の入力端の内の、前記選択された出力に対応する経路の入力端へ入力され、前記遅延時間が調整された出力光信号が前記遅延回路の最も出力側に接続された光結合器の出力端から出力されることを特徴とする回路装置である。
【００１３】
請求項７の発明は、複数の入力光信号が入力される１入力Ｎ出力の光スイッチと、遅延時間が調整された出力光信号を出力するＮ入力１出力の遅延回路とを備え、前記遅延回路は、２入力１出力の光結合器および該結合器の一方の入力端に接続された遅延線とからなる組が、階層的にＮ入力１出力のツリー状に形成されたＮ個の経路を構成するように接続され、前記光スイッチの前記Ｎ出力の選択された出力からの光信号は、前記遅延回路の前記ツリー状に形成されたＮ個の経路の、前記遅延回路の最も入力側の階層にあるＮ個の入力端から入力され、前記遅延時間が調整された出力光信号が前記遅延回路の最も出力側の階層にある１個の出力端から出力されることを特徴とする回路装置である。
【００１４】
請求項８の発明は、請求項６または７の回路装置であって、前記遅延回路の前記Ｎ−１個の光結合器の各々の結合率は、前記Ｎ個の経路の各々に対して、前記光結合器の結合率に基づいた損失を除いた損失を最小としたときの最小損失値の測定値に基づいて、前記Ｎ個の経路の各全損失が同一となるように設定されることを特徴とする。
【発明の効果】
【００１５】
以上説明したように、本発明の光バッファ回路により、遅延量を高精度に設定可能であって、かつ、小型な可変光バッファ回路を提供することができる。さらに、遅延量の異なる経路毎に生じる損失のばらつき、変動を抑えた可変光バッファ回路を実現することができる。
【図面の簡単な説明】
【００１６】
【図１】図１は、光ファイバを用いた従来技術の可変光バッファの概略の構成を示す図である。
【図２】図２は、本発明の実施例１の可変光バッファ回路の概略の構成を示す図である。
【図３】図３は、本発明における光スイッチ回路の具体的回路構成を示す図である。
【図４】図４は、本発明において用いられる可変光減衰器および光結合器の構成を示す図である。
【図５】図５は、本発明の合波回路（遅延回路）の作製方法を説明する図である。
【図６】図６は、本発明の実施例２の可変光バッファ回路の概略の構成を示す図である。
【発明を実施するための形態】
【００１７】
本発明の可変光バッファ回路は、半導体基板上に形成した光スイッチ回路と。シリコン基板上に形成した合波回路（遅延回路）とを接続して構成され、光導波路で形成された遅延線を含めて一体に形成される。合波回路は、光導波路で形成された遅延線と光結合器とで構成される。同一の遅延線を用いる場合、２入力１出力の光結合器と、結合器の一方の入力端に接続された遅延線とからなる組が、Ｎ−１個の遅延線およびＮ−１個の光結合器が交互に縦続し、Ｎ個の経路を構成するように接続される。また、異なる遅延量を持つ複数種類の遅延線を用いる場合、２入力１出力の光結合器および該結合器の一方の入力端に接続された遅延線とからなる組が、階層的にＮ入力１出力のツリー状に形成されたＮ個の経路を構成するように接続される。階層毎に、異なる遅延量の遅延線を用いる。
【００１８】
さらに、合波回路（遅延回路）のＮ−１個の光結合器の各々の結合率は、各Ｎ個の経路に対して、各々の光結合器の結合率に基づいた結合損失を除いた全損失を最小としたときの、最小損失値の測定値に基づいて、Ｎ個の経路の各全損失が同一となるように設定される。各経路毎の全損失のばらつきが解消される。上述の可変光バッファ回路は、光回路装置として構成することもできる。
【実施例１】
【００１９】
図２は、本発明の第１の実施例の可変光バッファ回路の概略の構成を示す図である。可変光バッファ回路１は、ＩｎＰ基板上に構成されたＩｎＧａＡｓＰ導波路からなる１×８光スイッチ回路１０と、シリコン基板２０上に構成された石英系導波路からなる８×１遅延線つき合波回路２０とを接続して形成される。
【００２０】
光スイッチ回路１０は、光パケット信号が入力される入力導波路１１、光スイッチ回路部１２、および８本の出力導波路１３から構成されている。光スイッチ回路１０の８つの出力導波路には、それぞれ合波回路２０の入力導波路２１−１、２１−２、・・・２１−８が接続される。入力導波路２１−１、２１−２、・・・２１−７は、それぞれ可変光減衰器２２−１、２２−２、・・・２２−７を経由して、光結合器２３−１、２３−２、・・・２３−７の各々の第２の入力ポートに接続されている。また、入力導波路２１−８は、可変光減衰器２２−８を経由し、さらに遅延線２４−７を経由して、光結合器２３−７の第１の入力ポートに接続されている。各光結合器は、第１および第２の２つの入力ポートと、１つの出力ポートを有している。また、入力導波路２１−１、２１−２、・・・２１−８は、別個の遅延量を与える経路１、経路２、・・経路８に対応する。
【００２１】
本発明の可変光バッファの合波回路２０では、これに限定はされないが、８つの経路の各々に対して、対応する異なる遅延時間が与えられる。これらの異なる遅延量は、７つの遅延線２４−１、２４−２、・・・２１−７を、順次、直列的に接続することによって与えられる。本実施例では、例示的に、経路１、経路２、・・経路８の順に、隣接する経路間で、付与される遅延時間が等間隔で増えるように設定される。
【００２２】
より詳細には、同一の遅延量を持つ遅延線２４−１、２４−２、・・・２１−７が、隣接する経路にそれぞれ含まれている２つの光結合器の内の一方の光結合器の出力ポートと、他方の光結合器の第１の入力ポートとの間に配置されている。例えば、経路１の光結合器２３−１の第１の入力ポートと、経路２の光結合器２３−２の出力ポートとの間に、第１の遅延線２４−１が接続されている。同様に、経路２の光結合器２３−２の第１の入力ポートと、経路３の光結合器２３−３の出力ポートとの間に、第２の遅延線２４−２が接続されている。以下同様に、経路６の光結合器２３−６の第１の入力ポートと、経路７の光結合器２３−７の出力ポートとの間に、第６の遅延線２４−６が接続されている。ただし、第７の遅延線２４−７については、経路７の光結合器２３−７の第１の入力ポートと、経路８の可変光減衰器２２−８の出力ポートとの間に接続されている。特に、経路８に着目すれば、７つの光結合器と７つの遅延線とが、交互に従属して接続されている。
【００２３】
上述のように図２の接続構成により、各経路に配置された遅延線が、順次、直列的に接続されることによって、各経路に別個の遅延量が設定される。また、同一の遅延量を持つ遅延線を用いれば、第１の入力導波路２１−１（経路１）から第８の入力導波路２１−８（経路８）の順に、等間隔で遅延量が増えるように設定される。同時に、図２の接続構成により、経路１から経路８までの経路が合波されて、出力導波路２５から所望の遅延時間が各パケットに与えられる。
【００２４】
図２に示した光バッファ回路は、全体で以下の通り動作する。光スイッチ回路１０の入力導波路１１には、時間軸上に並んだ複数の光パケットからなる信号が入力される。この光パケット信号列に対して、光スイッチ回路部１２によって適切なタイミングで各光パケットが選択される。光パケット単位で、各光パケットが光スイッチの８出力の８本の出力導波路１３のうちいずれかに出力される。
【００２５】
出力導波路１３の内の選択された出力導波路に応じて、合波回路２０の対応する経路が選択される。上述のように、合波回路２０の経路毎に異なる遅延量が設定されているので、入力導波路２１−１、２１−２、・・・２１−８の内の光スイッチ回路１０によって選択された入力導波路による経路毎に対応する遅延量が与えられ、合波結合される。その結果、それぞれの光パケットに所望の遅延量を与えられ、パケット間のタイミングを調節することができる。さらにこのような回路の応用として、非同期パケットの固定タイムスロットへの同期や、パケット間の衝突回避などがある。次に、個々の構成要素について、さらに詳細に説明する。
【００２６】
図３は、本発明における１×８光スイッチ回路のより具体的な回路構成を示す図である。この光スイッチ１０は、２つのスラブ導波路３２、３４とそれらを連結する複数の光導波路（以下、アレイ導波路３３）からなる光干渉回路である。アレイ導波路３３には位相シフタ３６が配置されている。第１のスラブ導波路３２には、入力導波路３１が接続され、第２のスラブ導波路３４には８本の出力導波路３５が接続されている。入力導波路３１および出力導波路３５は、図２における入力導波路１１および出力導波路１３にそれぞれ対応している。
【００２７】
次に、光スイッチ回路１０の動作を説明する。入力導波路３１に入射した光信号は、第１のスラブ導波路３２において、アレイ導波路３３の各々に分配される。アレイ導波路３３の各々を伝搬する光信号は、位相シフタ３６により所望の位相差が与えられ、第２のスラブ導波路３４の端部において集光する位置が決定される。位相差に対応した集光位置に８本の出力導波路３５が配置されており、対象の光パケットを８本の出力導波路のいずれかから出力させることができる。
【００２８】
本発明における光スイッチ回路１０は、非特許文献２に示された方法と同様な方法によって作製することができる。概略のみを述べれば以下の通りである。まず、有機金属気相成長法（ＭＯＶＰＥ法）を用いて、ＩｎＰ基板上にＩｎＧａＡｓＰ導波層、ＩｎＰ上部クラッド層、ＩｎＧａＡｓコンタクト層を堆積する。その後、反応性イオンエッチングを用いて、各導波路３１、３２、３３、３４、３５を形成した。さらに、各導波路の上部に形成したポリマーによって、導波路を埋め込んでいる。その後、電気配線とのコンタクトをとるために、位相シフタ部３６の上部のみポリマーを除去し、配線パターンをリフトオフによって形成した。
【００２９】
次に、図２を再び参照して、８×１遅延線つき合波回路（以下、遅延回路と言う）の回路構成について説明する。上述のように、この８×１遅延線つき合波回路２０は、経路毎に所定の遅延量を与える機能を持つため、以下では遅延回路とも言う。
【００３０】
先にも述べたように、本遅延回路は、８本の入力導波路２１−１〜２１−８、８個の可変光減衰器２２−１〜２２−８、７個の遅延線２４−１〜２４−７、７個の光結合器２３−１〜２３−７、１本の出力導波路２５から構成される。入力導波路２１−１〜２１−８および対応する可変光減衰器２２−１〜２２−８は、それぞれ個々に接続されている。
【００３１】
可変光減衰器２２−８の出力（導波路）および可変光減衰器２２−７の出力（導波路）は光結合器２３−７によって１つにまとめられる。次に、光結合器２３−７の出力導波路および可変減衰器２２−６の出力導波路は、光結合器２３−６によって１つにまとめられる。以下同様にして、光結合器２３−２の出力導波路と可変減衰器２２−１の出力導波路とが、光結合器２３−１によって１つにまとめられるまで繰り返される。一般化すれば、（ｉ＋１）番目の光結合器の出力導波路と（ｉ）番目可変減衰器の出力導波路とが、隣接する（ｉ）番目の光結合器によって１つにまとめられる。
【００３２】
上述のように、ある経路の光結合器の出力を、隣接する経路の光結合器の入力の１つとすることを繰り返すことによって、遅延回路２０の複数の経路は最終的に１本の出力導波路２５へとまとめられる。すなわち、光スイッチ回路１０で選択された出力導波路に出力され、一旦は分離された各パケットが、遅延回路２０において再び合波されることになる。出力導波路２５は、さらに遅延回路２０の外部の１本のシングルモードファイバに接続される。
【００３３】
上述の構成は、Ｎ＝８の時に、２入力１出力の光結合器と、この光結合器の一方の入力端に接続された遅延線とからなる組が、Ｎ−１個の遅延線およびＮ−１個の光結合器が交互に縦続して、Ｎ個の経路を構成するように接続されたものと言うこともできる。そして、光スイッチのＮ出力の選択された出力からの光信号は、遅延回路の最も入力側に接続された遅延線の入力端およびＮ−１個の各光結合器の他方の入力端の内の、選択された出力に対応する経路の入力端へ入力され、遅延時間が調整された出力光信号が遅延回路の最も出力側に接続された光結合器の出力端から出力される。
【００３４】
各々の光結合器によって合流する２本の光導波路の一方には、遅延回路２０の入力導波路の入力端から光結合器まで伝搬した光の遅延時間が、相対的にその一方が他方よりも長くなるように、０．６２５ｍの遅延線が配置されている。より一般的には、（ｉ＋１）番目の入力導波路と（ｉ）番目の光結合器との間に、０．６２５ｍの（ｉ）番目の遅延線を配置した構成と記述できる。この構成によって、入力導波路２１−１〜２１−８から入力された光信号は、それぞれ０．６２５ｍ刻みの異なる遅延量を与えられ、その後１本の出力導波路２５に出力される。
【００３５】
図２に示した８×１合波回路２０内で、各可変光減衰器から各光結合器までの導波路の長さが、導波路１〜８で、段々と短くなっているようにも見える。しかし、これは実際には長さはほぼ同じであって、図面上で接続・構成をわかり易くするために便宜的に段々短くなるように描いてある点に留意されたい。次に、本実施例において用いられる可変光減衰器および光結合器の具体的な構成について説明する。
【００３６】
図４は、本実施例において用いられる可変光減衰器および光結合器の構成を示す図である。可変光減衰器および光結合器４０は機能が異なるものの、いずれも同一の構成で実現される。可変光減衰器および光結合器は、いずれも、２つの方向性結合器４１、４２と、それらを連結する２本のアーム導波路４３−１、４３−２とからなるマッハツェンダ干渉計で構成されている。アーム導波路４３−１、４３−２の上には、熱光学効果を与えるために、それぞれコアを加熱する薄膜ヒータ４４−１、４４−２が形成されている。薄膜ヒータ４４−１、４４−２に電流を流すことによって、減衰率および結合率を変化させることができる。また、薄膜ヒータ４４−１、４４−２の両脇には、加熱領域を限定し消費電力を下げるための断熱溝４５−１〜４５−３が形成されている。
【００３７】
図４に示した構成を可変光減衰器として使用する場合、左上のポート４６を入力とし、右上のポート４８を出力ポートとして使用する。このとき、２本のアーム導波路４３−１、４３−２間の光路長差を、光信号の波長の半分となるように選択する。このように、可変光減衰器として使用する場合、スルーポートを使用することで、方向性結合器４１、４２の両方の結合率が同時に５０％からずれた際に発生する結合損失を抑制することができる。
【００３８】
一方、図４に示した構成を光結合器として使用する場合は、左上のポート４６を第１の入力ポートとして、左下のポート４７を第２の入力ポートとして、右上のポート４８を出力ポートとして使用する。このとき、本のアーム導波路４３−１、４３−２間の光路長差は、理論上想定する結合率となるように設計する。また、遅延線が接続される入力ポートを含む経路で損失が累積されるため、この損失をできる限り抑えるように、スルーポートである第１の入力４６が遅延線が接続される入力ポートとなる。
【００３９】
図５は、本発明の合波回路（遅延回路）の作製方法を説明する図である。（Ａ）に示すように、シリコン基板５１上に火炎堆積法（ＦＨＤ）を用いて、ＳｉＯ2を主体とした下部クラッド層５２−１、および、ＳｉＯ2にＧｅＯ2を添加したコア層５３−１を堆積する。そして、（Ｂ）に示すように、高温透明化を行なう。高温透明化によって、（Ｂ）に示すように各層５２−１、５３−２は幾分薄くなる。さらに（Ｃ）に示すように、コア層５３−２について反応性イオンエッチング（ＲＩＥ）を用いてコアパターン５４を形成する。
【００４０】
次に、（Ｄ）に示すように、再び火炎堆積法（ＦＨＤ）を用いて、コアパターン５４の上側に、ＳｉＯ2を主体とした上部クラッド層５５−１を堆積する。そして、（Ｅ）に示すように、高温透明化を行なうことによって、埋め込み型光導波路を作製する。図５には示していないが、さらに、クロムを堆積しおよびパターン化して薄膜ヒータを形成する。最後に、配線のために、金を堆積しおよびパターン化し、かつ、断熱のための深溝を形成して、可変光減衰器および可変結合器を作製することができる。
【００４１】
尚、上述の光スイッチ回路１０および遅延線つき合波回路２０は、２つの基板が個別に作製された後、接着剤によって、２つの基板の基板端面でそれぞれの導波路同士がバットジョイントされる。
【００４２】
次に、本発明の光バッファ回路において特有の、遅延回路における結合器に対する結合率の設定について説明する。図２に示したように、遅延回路２０は、入力導波路２１−１〜２１−８の各々に対応した、経路１から経路８までの計８通りの経路がある。それぞれの経路では光パケットは異なる光結合器を伝搬し、それぞれの経路が異なる経路長を有しているため、経路によって損失は異なっている。
【００４３】
しかしながら、遅延回路２０の構成によれば、光結合器２３−１、２３−２、・・・２３−７の各々の結合率を適切に調整・設計することによって、経路に依存した損失を同等のものにすることができる。以下、経路依存損失のばらつきを解消する手法について説明する。
【００４４】
図２の構成の遅延回路において経路間で損失差が生じる要因には、以下のものがある。
（１）経路毎の伝搬長の差に起因したばらつき
（２）光結合器１個当たりの過剰損失のばらつき
（３）通過する光結合器の数が経路によって異なることによる過剰損失の変動
（４）伝搬長が同じ場合だったとしても発生する伝搬損失のばらつき
（５）光スイッチ回路および遅延回路の入出力時の結合損失ばらつき
（６）光結合器の結合比設定値に依存した、結合比が異なることによる結合損失
本発明の光バッファ回路では、上記（６）の結合比の設定値の差異を除いた、要因（１）〜（５）による経路に依存した損失差を実測することによって見積もり、測定された損失値に基づいて、光結合器の結合率（結合損失）を設計または調整することができる。
【００４５】
以下、さらに詳細に光結合器の結合率の設定手法を説明する。図２の遅延回路２０と対応付けると、次のように複数の経路を定義することができる。最も遅延量が小さい経路を経路１（入力導波路２１−１に対応）とし、順次、遅延量が大きくなって、経路８（入力導波路２１−８に対応）が最も遅延量が大きくなるものとする。光結合器における損失に着目すると、各経路は以下のように構成されている。
【００４６】
すなわち、最も遅延量が小さい経路１は、光結合器２３−１のみを含んでいる。経路２は、２つの光結合器２３−１、２３−２と１つの遅延線２４−１とを含んでいる。経路３は、３つの光結合器２３−１〜２３−３と２つの遅延線２４−１、２４−２とを含んでいる。以下同様であって、経路７は、７つの光結合器２３−１〜２３−７と６つの遅延線２４−１〜２４−６とを含んでいる。最後の経路８は、８つの光結合器２３−１〜２３−８と、７つの遅延線２４−１〜２４−７とを含んでいる。経路１〜経路８のそれぞれの経路に対する損失Ｌpass1〜Ｌpass8は、以下の各式のように記述できる。
【００４７】
【数１】
【００４８】
上式において、Ｃｉは、ｉ番目の経路について出力導波路２５側から数えてｉ番目の光結合器の結合率であって、かつ、そのｉ番目の光結合器の２つの入力ポートの内、より遅延量が大きい経路側（遅延線が配置された側）の入力ポートから入力した場合の結合率である。すなわち、図４を再び参照すれば入力ポート４６から出力ポート４８までの結合率（結合損失）がＣiに対応する。
【００４９】
また、Ｌiは、光結合器の結合率によって決定される結合損失を除いた、経路に依存した損失［ｄＢ］である。本実施例においてこの損失Ｌiは、ｉ番目の経路の損失ＬPassiが最小となるように、各可変結合回路のＣiを調整することすることによって、実験的に測定することができる。例えば、経路１については、光結合器２３−１の結合率Ｃ1を最小（結合損失を最小）に設定して、入力導波路２１−１の入力点から出力導波路２５の出力点までの損失を測定すれば良い。経路２については、光結合器２３−１の結合率Ｃ1を最大に設定して、２３−２の結合率Ｃ2を最小（結合損失を最小）に設定して、入力導波路２１−２の入力点から出力導波路２５の出力点までの損失を測定すれば良い。
【００５０】
以下、同様に、経路Ｎ（２≦Ｎ≦７）については、光結合器２３−１、・・、２３−（Ｎ−１）の結合率Ｃ1〜ＣN-1を最大とし、光結合器２３−Ｎの結合率ＣNを最小（結合損失を最小）に設定して、入力導波路２１−Ｎの入力点から出力導波路２５の出力点までの損失を測定すれば良い。また、経路８については、光結合器２３−１〜２３−８の結合率Ｃ1〜Ｃ8を最大（損失を最小）に設定することにより、Ｌ8を求めることができる。
【００５１】
次に上式によって表現される各経路の損失Ｌpass1〜Ｌpass8がそれぞれ同等となる条件で、連立方程式を解くことによって、各光結合器の適切な結合率を決定することができる。すなわち、遅延回路の７（Ｎ−１）個の光結合器の各々の結合率は、８（Ｎ）個の経路の各々に対して、光結合器の結合率に基づいた損失を除いた損失を最小としたときの最小損失値の測定値に基づいて、８（Ｎ）個の経路の各全損失が同一となるように設定される。
【００５２】
本実施形態では、実測によって、(Ｌ1, Ｌ2, Ｌ3， Ｌ4， Ｌ5， Ｌ6， Ｌ7) ＝
(2.0, 3.7, 4.7, 6.6, 8.3, 9.2, 10.6) ［ｄＢ］となる。これらの実測値より、連立方程式を解くことで、適切な光結合器の結合率Ｃは (Ｃ1, Ｃ2, Ｃ3, Ｃ4, Ｃ5, Ｃ6, Ｃ7) = (0.974, 0.958, 0.936, 0.913, 0.853, 0.9745, 0.58) と決定される。この結合率の値を用いることによって、経路毎に異なる損失を同じ値として、経路に依存した損失のばらつき（変化）を解消することができた。
【００５３】
本実施例において、可変光減衰器は補助的な調整のために利用することができる。上述のように、実測値に基づいて各光結合器の結合率Ｃを求めても、実際には、理想的な状態から損失がずれることがある。そのような場合に、光結合器によって再び調整すると、他の経路に対しても計算の基礎となった損失値へ影響を与えるため、調整が面倒で複雑となる。そこで、若干の損失ばらつきであれば可変光減衰器で個別に調整することができる。
【００５４】
次に、本実施例の構成による可変光バッファ回路の具体的な特性を簡単に説明する。一例として、パケット長が１０ナノ秒のパケット列を可変光バッファ回路に入力した。１×８光スイッチ回路の駆動電圧を調整して出力するポートを制御することで、３ナノ秒刻みで、最大２１ナノ秒の遅延量を与えることができた。
【００５５】
本実施例では、８×１遅延線つき合波回路２０（遅延回路）の導波路の総長は０．６２５×７＝４．３７５（ｍ）となる。図１に示した従来型の可変光バッファ回路１００におけるファイバ遅延線を光導波路とした場合、その光導波路の総長は、４．３７５＋３．７５＋３．１２５＋２．５＋１．８７５＋１．２５＋０．６２５＝１７．５（ｍ）となる。これらの光導波路をレイアウトしたときのチップサイズは、５０ｍｍ×５０ｍｍ（２５００ｍｍ2）であった。これに対し、本実施例の構成では、０．６２５ｍの７本の光導波路をチップ内に集積して、遅延線の総長を従来技術比で、約２５％まで低減することができた。チップサイズは５０ｍｍ×１３ｍｍ（６５０ｍｍ2）となり、従来技術に比べて面積比で２６％に削減できた。
【００５６】
本実施例では、同じ長さの遅延線を使用して、０．６２５ｍ刻みの遅延量を持つ８×１遅延線つき合波回路（遅延回路）を構成した。しかしながら、個々の遅延線の遅延量を変化させることによって、遅延量の刻み量は容易に変えることができる。また、必ずしも同じ長さの遅延線のみを使用する必要はない。必要とされる設定遅延時間によって、異なる長さの遅延線を使用しても良い。また、遅延線および光結合器を一式として、この数を増減させることによって、Ｍ×１遅延線つき合波回路を容易に作製可能である。
【実施例２】
【００５７】
図６は、本発明の第２の実施例による可変光バッファ回路の概略構成を示す図である。本実施例の可変光バッファ回路６０は、ＩｎＰ基板上に構成されたＩｎＧａＡｓＰ導波路からなる１×８光スイッチ回路６１と、シリコン基板上に構成された石英系導波路からなる８×１遅延線つき合波回路６２を接続して形成される。１×８光スイッチ回路６１は第１の実施例の光スイッチ回路１０と同じであるため省略する。第１の実施例とは異なる、８×１遅延線つき合波回路６２の構成のみを説明する。
【００５８】
本実施例における遅延回路６２は、８本の入力導波路８１−１〜８１−８、対応する可変光減衰器８２−１〜８２−８、７つの遅延線８３−１〜８３−４、８４−１〜８４−２、８５、７つの２×１光結合器８６−１〜８６−４、８７−１〜８７−２、８８、１本の出力導波路８９からなる。８本の入力導波路８１−１〜８１−８と８個の可変光減衰器８２−１〜８２−８は、対応するもの同士でそれぞれが接続されている。
【００５９】
本実施例の遅延回路の構成は、使用される遅延線の種類、および、遅延線および光結合器の結合形態の点において、実施例１と異なっている。すなわち、遅延線については、実施例１では同じ長さ（同一の遅延量）の遅延線を用いていたのに対し、実施例２では３種類の異なる長さの遅延線を用いる。また遅延線と光結合器との接続形態については、実施例１では、隣接する２つの光結合器の内、一方の光結合器の出力と他方の光結合器の第１入力との間に遅延線が配置されていた。すなわち、経路１から経路８まで遅延時間が累積的に変化するように、順次直列的に遅延線が結合される構成であった。これに対し、実施例２では、光結合器が階層的に対称形のツリー状に接続される。出力導波路８９側から見た場合には、経路は上位階層から下位階層に向かって、順次分割されて８つの経路が形成されている。遅延線は、階層毎に異なる遅延量を持っており、かつ、各階層内では同一の遅延量を持つものが使用される。尚、以降の説明においては、説明の便宜上、上位階層が階層３に、下位階層が階層１に対応している。
【００６０】
図６を参照しながら光スイッチ回路６１側から見た経路１〜経路８の構成に着目すると、８個の可変光減衰器８２−１〜８２−８の出力ポート（導波路）は、２つの入力ポートおよび１つの出力ポートを有する４つの光結合器８３−１〜８３−４によって、４組にまとめられる（階層１）。階層的に分岐したツリー状の経路を構成するように、次の階層で、光結合器８６−１〜８６−４の４つの出力ポートが、光結合器８７−１〜８７−２によって２組にまとめられる（階層２）。最後に、さらに次の階層で、光結合器８７−１、８７−２の２つの出力ポートが、光結合器８８によってさらにまとめられ（階層３）、出力導波路８９に接続される。遅延回路６２の外部で、シングルモードファイバーに接続される。
【００６１】
次に遅延線に着目すると、可変光減衰器８２−１〜８２−８と光結合器８６−１〜８６−４とによって結合される４つの経路の組（経路１および経路２、経路３および経路４、経路５および経路６、経路７および経路８）の内のいずれか一方の経路上には、０．６２５ｍの遅延線８３−１〜８３−４が配置されている（階層１）。図６では、経路１、経路３、経路５、経路７上に遅延線８３−１〜８３−４が配置されている。
【００６２】
さらに、光結合器８６−１〜８６−４と光結合器８７−１、８７−２とによって結合される２つの経路の組の内のいずれか一方の経路上には、１．２５ｍの遅延線８４−１〜８４−２が配置されている。図６では、経路１、経路５上に遅延線８４−１〜８４−２が配置されている（階層２）。最後に、光結合器８７−１、８７−２と光結合器８８とによって結合される経路の組の内の一方の経路上には、２．５ｍの遅延線８５が配置されている。図６では、経路１上に遅延線８５が配置されている（階層３）。
上述の遅延線の配置構成の結果、合波回路（遅延回路）６２における各導波路は、入力導波路毎（経路毎）に、導波路長が０．６２５ｍ刻みで等間隔に異なるように設計・作製することができる。図６の構成では、入力導波路８１−１に対応する経路１で最大の４．３７５ｍの長さの遅延線が含まれ、入力導波路８１−８に対応する経路８で遅延線は最小の０ｍとなる。このように、階層的に分岐したツリー状の経路を持つように構成し、各階層のペアとなる経路のいずれか一方の経路上に遅延線を配置し、分岐経路の数の多い階層（階層１）から分岐経路の数が少ない階層（例えば階層３）に向かって、遅延量がべき乗（２のべき乗、２0＝１倍、２1＝２倍、２2＝４倍）に比例するように設定することで、各経路毎に等間隔で遅延時間が変化するよう遅延回路が構成される。
【００６３】
上述の構成は、Ｎ＝８の時に、遅延回路は、２入力１出力の光結合器およびこの結合器の一方の入力端に接続された遅延線とからなる組が、階層的にＮ入力１出力のツリー状に形成されたＮ個の経路を構成するように接続されたものということもできる。そして、光スイッチのＮ出力の選択された出力からの光信号は、遅延回路のツリー状に形成されたＮ個の経路の、遅延回路の最も入力側の階層にあるＮ個の入力端から入力され、遅延時間が調整された出力光信号が遅延回路の最も出力側の階層にある１個の出力端から出力される。
【００６４】
本実施例においても、実施例１と同様に、経路に依存した損失差を実測することによって見積もり、測定された損失値に基づいて、光結合器の結合率（結合損失）を設計または調整することができる。経路による損失差を解消するように、最適な光結合器の結合比を決定することができ、損失の経路依存性を解消できる。
【００６５】
本実施例においても、可変光減衰器８２−１〜８２−８は補助的な調整に利用できる。実測値に基づいて各光結合器の結合率Ｃを求めても、実際には、理想的な状態から損失がずれることがある。そのような場合に、光結合器によって再び調整すると、他の経路に対しても計算の基礎となった損失値へ影響を与えるため、調整が面倒で複雑となる。そこで、若干の損失ばらつきであれば可変光減衰器で個別に調整することができる。
【００６６】
本実施形態において、８×１遅延線つき合波回路６２の導波路の総長は２．５＋１．２５×２＋０．６２５×４＝７．５（ｍ）となる。図１にした従来型の可変光バッファ回路１００におけるファイバ遅延線を導波路とした場合の総長は、４．３７５＋３．７５＋３．１２５＋２．５＋１．８７５＋１．２５＋０．６２５＝１７．５（ｍ）となる。よって、遅延線の総長は約４２％まで低減することができた。光バッファ回路の小型化に寄与することが可能であって、回路サイズは約４２％程度まで削減できることを意味している。より具体的には、実際にチップサイズは３５ｍｍ×３５ｍｍ（１２２５ｍｍ2）となり、図１に示した従来技術による構成を単に平面光回路としてレイアウトした場合のチップサイズにくらべて、面積比で４９％に削減できた。
【００６７】
図６に示した実施例２の構成においては、経路１から経路８に向かって遅延量が順次変化（減少）するように、遅延線は、経路１、経路３、経路５、経路７の、１つ置きの経路上に配置されている。しかしながら、例えば遅延線のチップ上のレイアウトの都合から、これを変更することもできる。例えば、経路１の代わりに経路２に遅延線８３−１を配置したとしても、遅延線のこの配置に対応させて、光スイッチ回路６１の光パケットの切り替え先を変更すれば、実質的に遅延量が順次変化（減少）するように遅延量を設定できる。したがって、遅延線が配置される経路の位置は、図６の構成だけには限定されないことに留意されたい。また、必要とされる遅延量によって、等間隔の遅延時間の設定が不要であれば、遅延線の遅延量の相対値が、１倍、２倍、４倍のようにべき乗に比例して設定される必要も無い。
【００６８】
本実施例においては、０．６２５ｍ刻みの遅延量を持つ８×１遅延線つき合波回路を例示的に示した。しかしながら、より一般的に、Ｌｍ刻みの遅延量を持つＮ×１遅延線つき合波回路についても同様に設計・作製することが可能である。その回路構成および設計手法を簡単に下に示す。
【００６９】
２M≧Ｎとなる最小のＭ（Ｍは自然数）を求め、それより光結合器の段数（階層数）がＭ段のツリー型の２M×１導波路を想定する。ここでは、遅延量が最小に設定されることになる経路を、経路１とする。図６の経路番号とは、逆になっていることに注意されたい。例えば、Ｎ＝１２として、１２×１遅延線つき合波回路を設計する場合は、Ｍ＝４が求められる。
【００７０】
次に、遅延線を配置する位置を決定する。経路１から数えて偶数番目の経路上であって、１段目（階層１）の光結合器の一方の入力ポート側に、Ｌ（ｍ）の遅延線を配置し、計２M-1個を同一階層内で並列に配置する。次に、１段目の光結合器と２段目の光結合器との間であって、経路１から数えて偶数番目の経路上に、２・Ｌ（ｍ）の遅延線を配置し、計２M-2個を同一階層内で並列に配置する。上述の配置を、１つの光結合器によってすべての経路が結合されるまで、順次繰返す。
【００７１】
一般的には、経路１から数えて偶数番目の（ｉ−１）段目の光結合器と（ｉ）段目の光結合器との間に、２i-1・Ｌ (ｍ)の遅延線を配置し、計２M／２i個を同一階層内に並列に配置することになる。ここで、ｉは２以上の自然数を示す。最後に、入力ポート数（Ｎ）に応じて、経路の全遅延量の長い経路から順番に、必要のない経路を削除することによって、Ｌｍ刻みの遅延量を持つＮ×１遅延線つき合波回路を得ることできる。例えば、Ｎ＝１２の場合には、Ｍ＝４となり、経路１６〜経路１３を削除すれば良い。
【００７２】
以上詳細に説明したように、本発明の光バッファ回路により、遅延量が高精度に設定可能であってかつ小型な可変光バッファを提供することができる。さらに、遅延量の異なる経路ごとに生じる損失のばらつき・変動を抑えた可変光バッファを実現する。
【産業上の利用可能性】
【００７３】
本発明は、一般的に通信システムに利用することができる。特に、光通信ネットワークに利用することができる。
【符号の説明】
【００７４】
１、６０、１００ 可変光バッファ回路
１０、１６、１０１ 光スイッチ回路
１３、２５、３５、８９ 出力導波路
２０、６２ 合波回路（遅延回路）
２１−１〜２１−８、８１−１〜８１−８、３１ 入力導波路
２２−１〜２２−８、８２−１〜８２−８ 可変光減衰器
２３−１〜２３−７、８６−１〜８６−４、８７−１、８７−２、８８ 光結合器
２４−１〜２４−７、８３−１〜８３−４、８４−１、８４−２、８５ 遅延線
３２、３４ スラブ導波路
３３ アレイ導波路
４１、４２ 方向性結合器
４５−１〜４５−３ 断熱溝
１０２ 結合器
１０３−１〜１０３−１６ ファイバ遅延線
【特許請求の範囲】
【請求項１】
複数の入力光信号が入力される１入力Ｎ出力の光スイッチと、
遅延時間が調整された出力光信号を出力するＮ入力１出力の遅延回路とを備え、
前記遅延回路は、２入力１出力の光結合器と、該結合器の一方の入力端に接続された遅延線とからなる組が、Ｎ−１個の遅延線およびＮ−１個の光結合器が交互に縦続して、Ｎ個の経路を構成するように接続され、
前記光スイッチの前記Ｎ出力の選択された出力からの光信号は、前記遅延回路の最も入力側に接続された遅延線の入力端および前記Ｎ−１個の各光結合器の他方の入力端の内の、前記選択された出力に対応する経路の入力端へ入力され、前記遅延時間が調整された出力光信号が前記遅延回路の最も出力側に接続された光結合器の出力端から出力されることを特徴とする可変光バッファ回路。
【請求項２】
複数の入力光信号が入力される１入力Ｎ出力の光スイッチと、
遅延時間が調整された出力光信号を出力するＮ入力１出力の遅延回路とを備え、
前記遅延回路は、２入力１出力の光結合器および該結合器の一方の入力端に接続された遅延線とからなる組が、階層的にＮ入力１出力のツリー状に形成されたＮ個の経路を構成するように接続され、
前記光スイッチの前記Ｎ出力の選択された出力からの光信号は、前記遅延回路の前記ツリー状に形成されたＮ個の経路の、前記遅延回路の最も入力側の階層にあるＮ個の入力端から入力され、前記遅延時間が調整された出力光信号が前記遅延回路の最も出力側の階層にある１個の出力端から出力されることを特徴とする可変光バッファ回路。
【請求項３】
前記遅延回路の前記Ｎ−１個の光結合器の各々の結合率は、前記Ｎ個の経路の各々に対して、前記光結合器の結合率に基づいた損失を除いた損失を最小としたときの最小損失値の測定値に基づいて、前記Ｎ個の経路の各全損失が同一となるように設定されることを特徴とする請求項１または２に記載の可変光バッファ回路。
【請求項４】
前記遅延回路の前記Ｎ個の経路の各入力ポートに光減衰器が接続されており、
前記光結合器および前記光減衰器は、それぞれ、
２つの方向性結合器と、前記２つの方向性結合器を連結するアーム導波路とから構成されたマッハツェンダ干渉計であって、前記アーム導波路の上部に、前記アーム導波路を加熱する薄膜ヒータを装荷したことを特徴とする請求項１乃至３いずれかに記載の可変光バッファ回路。
【請求項５】
前記光スイッチは、ＩｎＰ基板上に形成された、ＩｎＰ／ＩｎＧａＡｓＰリッジ導波路からなる光回路であり、１本の入力導波路と、入力側に形成された第１のスラブ導波路と、アレイ導波路と、出力側に形成された第２のスラブ導波路と、Ｎ本の出力導波路とを順次接続して構成され、
前記遅延回路は、シリコン基板上の石英系導波路からなる光回路であり、前記遅延線は前記基板上に形成された光導波路から構成されること
を特徴とする請求項１乃至４いずれかに記載の可変光バッファ回路。
【請求項６】
複数の入力光信号が入力される１入力Ｎ出力の光スイッチと、
遅延時間が調整された出力光信号を出力するＮ入力１出力の遅延回路とを備え、
前記遅延回路は、２入力１出力の光結合器と、該結合器の一方の入力端に接続された遅延線とからなる組が、Ｎ−１個の遅延線およびＮ−１個の光結合器が交互に縦続して、Ｎ個の経路を構成するように接続され、
前記光スイッチの前記Ｎ出力の選択された出力からの光信号は、前記遅延回路の最も入力側に接続された遅延線の入力端および前記Ｎ−１個の各光結合器の他方の入力端の内の、前記選択された出力に対応する経路の入力端へ入力され、前記遅延時間が調整された出力光信号が前記遅延回路の最も出力側に接続された光結合器の出力端から出力されることを特徴とする回路装置。
【請求項７】
複数の入力光信号が入力される１入力Ｎ出力の光スイッチと、
遅延時間が調整された出力光信号を出力するＮ入力１出力の遅延回路とを備え、
前記遅延回路は、２入力１出力の光結合器および該結合器の一方の入力端に接続された遅延線とからなる組が、階層的にＮ入力１出力のツリー状に形成されたＮ個の経路を構成するように接続され、
前記光スイッチの前記Ｎ出力の選択された出力からの光信号は、前記遅延回路の前記ツリー状に形成されたＮ個の経路の、前記遅延回路の最も入力側の階層にあるＮ個の入力端から入力され、前記遅延時間が調整された出力光信号が前記遅延回路の最も出力側の階層にある１個の出力端から出力されることを特徴とする回路装置。
【請求項８】
前記遅延回路の前記Ｎ−１個の光結合器の各々の結合率は、前記Ｎ個の経路の各々に対して、前記光結合器の結合率に基づいた損失を除いた損失を最小としたときの最小損失値の測定値に基づいて、前記Ｎ個の経路の各全損失が同一となるように設定されることを特徴とする請求項６または７に記載の回路装置。
【請求項１】
複数の入力光信号が入力される１入力Ｎ出力の光スイッチと、
遅延時間が調整された出力光信号を出力するＮ入力１出力の遅延回路とを備え、
前記遅延回路は、２入力１出力の光結合器と、該結合器の一方の入力端に接続された遅延線とからなる組が、Ｎ−１個の遅延線およびＮ−１個の光結合器が交互に縦続して、Ｎ個の経路を構成するように接続され、
前記光スイッチの前記Ｎ出力の選択された出力からの光信号は、前記遅延回路の最も入力側に接続された遅延線の入力端および前記Ｎ−１個の各光結合器の他方の入力端の内の、前記選択された出力に対応する経路の入力端へ入力され、前記遅延時間が調整された出力光信号が前記遅延回路の最も出力側に接続された光結合器の出力端から出力されることを特徴とする可変光バッファ回路。
【請求項２】
複数の入力光信号が入力される１入力Ｎ出力の光スイッチと、
遅延時間が調整された出力光信号を出力するＮ入力１出力の遅延回路とを備え、
前記遅延回路は、２入力１出力の光結合器および該結合器の一方の入力端に接続された遅延線とからなる組が、階層的にＮ入力１出力のツリー状に形成されたＮ個の経路を構成するように接続され、
前記光スイッチの前記Ｎ出力の選択された出力からの光信号は、前記遅延回路の前記ツリー状に形成されたＮ個の経路の、前記遅延回路の最も入力側の階層にあるＮ個の入力端から入力され、前記遅延時間が調整された出力光信号が前記遅延回路の最も出力側の階層にある１個の出力端から出力されることを特徴とする可変光バッファ回路。
【請求項３】
前記遅延回路の前記Ｎ−１個の光結合器の各々の結合率は、前記Ｎ個の経路の各々に対して、前記光結合器の結合率に基づいた損失を除いた損失を最小としたときの最小損失値の測定値に基づいて、前記Ｎ個の経路の各全損失が同一となるように設定されることを特徴とする請求項１または２に記載の可変光バッファ回路。
【請求項４】
前記遅延回路の前記Ｎ個の経路の各入力ポートに光減衰器が接続されており、
前記光結合器および前記光減衰器は、それぞれ、
２つの方向性結合器と、前記２つの方向性結合器を連結するアーム導波路とから構成されたマッハツェンダ干渉計であって、前記アーム導波路の上部に、前記アーム導波路を加熱する薄膜ヒータを装荷したことを特徴とする請求項１乃至３いずれかに記載の可変光バッファ回路。
【請求項５】
前記光スイッチは、ＩｎＰ基板上に形成された、ＩｎＰ／ＩｎＧａＡｓＰリッジ導波路からなる光回路であり、１本の入力導波路と、入力側に形成された第１のスラブ導波路と、アレイ導波路と、出力側に形成された第２のスラブ導波路と、Ｎ本の出力導波路とを順次接続して構成され、
前記遅延回路は、シリコン基板上の石英系導波路からなる光回路であり、前記遅延線は前記基板上に形成された光導波路から構成されること
を特徴とする請求項１乃至４いずれかに記載の可変光バッファ回路。
【請求項６】
複数の入力光信号が入力される１入力Ｎ出力の光スイッチと、
遅延時間が調整された出力光信号を出力するＮ入力１出力の遅延回路とを備え、
前記遅延回路は、２入力１出力の光結合器と、該結合器の一方の入力端に接続された遅延線とからなる組が、Ｎ−１個の遅延線およびＮ−１個の光結合器が交互に縦続して、Ｎ個の経路を構成するように接続され、
前記光スイッチの前記Ｎ出力の選択された出力からの光信号は、前記遅延回路の最も入力側に接続された遅延線の入力端および前記Ｎ−１個の各光結合器の他方の入力端の内の、前記選択された出力に対応する経路の入力端へ入力され、前記遅延時間が調整された出力光信号が前記遅延回路の最も出力側に接続された光結合器の出力端から出力されることを特徴とする回路装置。
【請求項７】
複数の入力光信号が入力される１入力Ｎ出力の光スイッチと、
遅延時間が調整された出力光信号を出力するＮ入力１出力の遅延回路とを備え、
前記遅延回路は、２入力１出力の光結合器および該結合器の一方の入力端に接続された遅延線とからなる組が、階層的にＮ入力１出力のツリー状に形成されたＮ個の経路を構成するように接続され、
前記光スイッチの前記Ｎ出力の選択された出力からの光信号は、前記遅延回路の前記ツリー状に形成されたＮ個の経路の、前記遅延回路の最も入力側の階層にあるＮ個の入力端から入力され、前記遅延時間が調整された出力光信号が前記遅延回路の最も出力側の階層にある１個の出力端から出力されることを特徴とする回路装置。
【請求項８】
前記遅延回路の前記Ｎ−１個の光結合器の各々の結合率は、前記Ｎ個の経路の各々に対して、前記光結合器の結合率に基づいた損失を除いた損失を最小としたときの最小損失値の測定値に基づいて、前記Ｎ個の経路の各全損失が同一となるように設定されることを特徴とする請求項６または７に記載の回路装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図２】
【図３】
【図４】
【図５】
【図６】
【公開番号】特開２０１２−２５５９７４（Ｐ２０１２−２５５９７４Ａ）
【公開日】平成２４年１２月２７日（２０１２．１２．２７）
【国際特許分類】
【出願番号】特願２０１１−１３００３５（Ｐ２０１１−１３００３５）
【出願日】平成２３年６月１０日（２０１１．６．１０）
【出願人】（０００００４２２６）日本電信電話株式会社 (13,992)
【出願人】（５０４１３７９１２）国立大学法人 東京大学 (1,942)
【Ｆターム（参考）】
【公開日】平成２４年１２月２７日（２０１２．１２．２７）
【国際特許分類】
【出願日】平成２３年６月１０日（２０１１．６．１０）
【出願人】（０００００４２２６）日本電信電話株式会社 (13,992)
【出願人】（５０４１３７９１２）国立大学法人 東京大学 (1,942)
【Ｆターム（参考）】
[ Back to top ]