同期および追跡動作モードを有する位相同期ループシステム
【課題】同期モードと追跡動作モードを有する位相同期ループ(PLL)システム。
【解決手段】PLLは、所望の周波数で信号を出力する電圧制御発振器(VCO)を含む。位相検波器がVCOからの出力に結合されている。位相検波器は、VCOからの信号出力の位相を基準信号の位相と比較する。ループフィルタ601がVCOと位相検波器とに結合されている。ループフィルタ601はスイッチ603を含む。スイッチ603が垂直な位置に設定されるとき、VCO信号の位相を基準信号の位相に同期させるために、ループフィルタ601は同期動作モードとなる。スイッチ603を水平な位置に設定することにより、ループフィルタを追跡動作モードに置くことができ、追跡動作モードはVCO信号の位相を調整して、基準信号の位相を追跡する。
【解決手段】PLLは、所望の周波数で信号を出力する電圧制御発振器(VCO)を含む。位相検波器がVCOからの出力に結合されている。位相検波器は、VCOからの信号出力の位相を基準信号の位相と比較する。ループフィルタ601がVCOと位相検波器とに結合されている。ループフィルタ601はスイッチ603を含む。スイッチ603が垂直な位置に設定されるとき、VCO信号の位相を基準信号の位相に同期させるために、ループフィルタ601は同期動作モードとなる。スイッチ603を水平な位置に設定することにより、ループフィルタを追跡動作モードに置くことができ、追跡動作モードはVCO信号の位相を調整して、基準信号の位相を追跡する。
【発明の詳細な説明】
【背景】
【0001】
分野
本発明は、同期および追跡動作モードを有する位相同期ループシステムに関する。
【0002】
背景
今日、セル電話機、ワイヤレスラップトップ、ワイヤレス性能を有するパーソナルデジタルアシスタント、WiFiネットワーキング機器などのような、事実上すべてのワイヤレスデバイスは、1つ以上の位相同期ループ(PLL)回路を含んでいる。基本的に、PLL回路は、正確で、安定した高周波信号を合成し、またはそうでなければそれらを発生させるために使用される。通常、PLL回路において、基準信号が位相検波器または位相周波数検波器に入力される。位相検波器は、入力基準信号を電圧制御発振器(VCO)からの出力信号と比較する。これらの2つの信号間の位相における差が決定され、結果として生じる差信号がループフィルタにより処理される。ループフィルタの機能は、ループを安定させること、およびシステム中の不要なノイズを遮ることである。フィルタされた信号は、VCOの動作を制御するために入力される。次に、VCOからの出力は、整数分周器、分数分周器、またはミキサを通って位相検波器に入力としてフィードバックされる。このフィードバックループは、基準信号の出力に対してVCOからの出力をサーボするように作動する。VCOはそれだけでは、周波数および位相に関して、不安定であり、ドリフトする傾向があり、このことは非常に望ましくないものであり、問題となるものである。しかしながら、VCO出力信号をフィードバックし、本質的にVCOを基準信号にしたがわせることにより、より安定した、正確な出力信号がその結果達成される。
【0003】
正確で、さらに安定した高周波信号を発生させるPLL回路の特有の能力により、このような高周波信号を利用する制御装置および他の回路においてだけでなく、変調器および復調器からエンコーダおよびデコーダにわたる幅広いさまざまな用途においてもPLL回路は見出される。変調器のケースにおいて、PLL回路の1つの一般的な用途は、位相変調を搬送波信号に適用することを必然的に伴う。位相変調された搬送波信号は無線周波数(RF)信号として処理され、大気中を通して送信される。通常、位相直交変調器により、音声および/またはデータの情報を含むベースバンドIおよびQ信号は、中間周波数(IF)信号に変換される。このIF信号は、基準信号としてPLL回路に入力される。最初に、PLL回路は基準IF信号に同期し、後にPLL回路は基準IF信号の位相を引き続いて追跡する。この方法において、PLL回路からの高周波信号出力は、情報を伝送するIF信号の位相に本質的にしたがう。その結果として、PLL回路は、IF信号をより高い周波数の搬送波信号にアップコンバートする重大な機能を実行し、同時に、位相直交変調器からの基準IF信号の位相に同期して追跡する。
【0004】
PLL回路は基準IF信号の位相に瞬時に同期し、正確に追跡する能力を有することが理想的である。残念なことに、PLL回路のループフィルタに適用されるとき、フィルタ設計の根底にある物理的特性のため、これらの2つの目標は対立している。タイプ2PLLと通常呼ばれる、PLL設計の1つのタイプは、幅広い範囲の電圧に対してVCOの直流動作点が設定できるようにする。これは、すぐれた同期性能に直接つながるために有利である。しかしながら、タイプ2PLLは、芳しくないグループ遅延を示す。グループ遅延は、対象となっている周波数にわたる位相特性を規定する。タイプ2PLLに固有のグループ遅延中の偏移は、VCOの位相を基準IF信号の位相から逸脱させる原因となる。したがって、いったん同期が確立されると、タイプ2PLLは、IF信号を追跡するのにあまり適していない。
【0005】
タイプ1PLLと通常呼ばれる、PLL設計の別のタイプは、タイプ2PLLのグループ遅延と比較して、さらに一定であるグループ遅延を有する。この特性は基準IF信号を追跡することにおいて、タイプ1PLLをすぐれたものにする。しかしながら、タイプ1PLLを使用することによる不利益は、VCOに対して正しい直流動作電圧を設定することがより難しくなることである。最初に、基準IF信号はある位相周波数で始動するのに対して、VCO信号はいくつかの異なる、任意の位相周波数を有する。VCO信号の位相を基準IF信号の位相に一致、すなわち同期させなければならない。最初に、これらの2つの信号の位相周波数がかなり離れている場合、タイプ1PLLが最終的にVCO信号の位相(およびその結果周波数)を基準IF信号の位相(およびその結果周波数)に一致させることは、不可能であり、困難であり、または時間のかかるものであるかもしれない。
【0006】
したがって、PLL回路設計者はジレンマに直面している。一方では、タイプ1PLLを実現することにより、PLL回路を設計できる。タイプ1PLLを実装することの利点は、そのすぐれた追跡性能である。短所は、タイプ1PLLは低下した同期機能を欠点として有することである。他方では、タイプ2PLLを実現することにより、PLL回路を設計できる。タイプ2PLLにより、PLL回路は基準IF信号をよりよく同期できる。しかしながら、タイプ2PLLを使用することによる欠点は、基準IF信号を追跡するのに最も適格なフィルタではないという事実である。
【概要】
【0007】
実施形態は、位相同期ループ(PLL)回路に関係する。PLLは、所望の周波数で信号を出力する電圧制御発振器を含む。位相検波器が電圧制御発振器からの出力に結合されている。位相検波器は、電圧制御発振器(VCO)からの信号出力の位相を基準信号の位相と比較する。ループフィルタがVCOと位相検波器とに結合されている。VCO信号の位相を基準信号の位相に同期させるために、ループフィルタは同期動作モードを有する。引き続いてループフィルタを追跡動作モードに置くことができ、追跡動作モードはVCO信号の位相を調整して、基準信号の位相を追跡する。
【0008】
添付図面の図において、本発明は、一例として、限定ではないものとして図示されており、図において、同じ参照番号は、類似の要素を指している。
【図面の簡単な説明】
【0009】
【図1】図1は、本発明の実施形態を実現できる典型的な位相変調送信機を示す。
【図2】図2は、PLL回路の演算ブロックを示す。
【図3】図3は、典型的なタイプ1PLLを示す。
【図4】図4は、典型的なタイプ2PLLを示す。
【図5】図5は、典型的なタイプ1およびタイプ2PLLに関係付けられたグループ遅延を描写するグラフを示す。
【図6A】図6Aは、タイプ1およびタイプ2PLLの両方からの利益を達成するためにスイッチおよび演算増幅器を有するループフィルタの実施形態を示す。
【図6B】図6Bは、同期動作モードのために使用される、図6A中で描写したループフィルタの実施形態のトポロジを示す。
【図6C】図6Cは、追跡動作モードのために使用される、図6B中で描写したループフィルタの実施形態のトポロジを示す。
【図7】図7は、2つの動作モードを有する3次のループフィルタの実施形態を示す。
【図8】図8は、可変電圧源を実現することにより同期モードおよび追跡モードの間を切り換えることができるPLLの実施形態を示す。
【図9】図9は、デジタル−アナログ変換器を実現することにより同期モードおよび追跡モードの間を切り換えることができるPLLの実施形態を示す。
【詳細な説明】
【0010】
同期および追跡動作モードを有する位相同期ループ回路のための方法およびシステムが開示される。
【0011】
図1は、本発明の実施形態を実現できる典型的な位相変調送信機を示す。位相直交変調器101により、音声および/またはデータの情報を含むベースバンドIおよびQ信号は、中間周波数(IF)信号に変換される。このIF信号は、基準信号としてPLL回路102に入力される。それに基づいて、PLL回路102は、正確で、安定した高周波信号を発生させ、その高周波信号は情報を搬送するIF信号により変調される。PLL回路102からの出力信号は、位相において基準信号に同期して、追跡する。この方法において、位相直交変調器101からのより低い周波数IF信号により、PLL回路102は効率的に位相変調され、同時にPLL回路は、基準IF信号を搬送波信号に適したより高い周波数にアップコンバートする。PLL回路102からの出力は増幅器103により増幅され、アンテナ104を通して大気中に送信される。1つの実施形態において、フィードバックパス中で位相変調を適用できることに注意すべきである。
【0012】
図2は、PLL回路102の動作ブロックを示す。最初に、基準信号が位相検波器201に入力される。位相検波器201は、入力基準信号を電圧制御発振器(VCO)203からの出力信号と比較する。これらの2つの信号間の位相における差が決定され、結果として生じる差信号が次にループフィルタ202によりフィルタされる。ループフィルタ202はループを安定させ、システム中の不要なノイズを遮る機能を果たす。フィルタされた信号は、VCO203の動作を制御するために入力される。次に、VCO203からの出力は、分周器またはミキサ204を通って、位相検波器201に入力としてフィードバックされる。整数分周器により、VCOの周波数は、整数係数だけ減少される。分数分周器により、VCOの周波数は、分数係数だけ減少される。ミキサにより、VCOの出力は、VCOからの周波数における第2の信号オフセットだけ、より低い周波数に混合される。このフィードバックループは、基準信号の出力に対してVCO203からの出力をサーボするように作動する。VCO出力信号をフィードバックし、本質的にVCO203を基準信号にしたがわせることにより、安定した、非常に正確な出力信号が生成される。
【0013】
説明のために、図3は典型的なタイプ1PLL中で使用できるループフィルタ302を示す。タイプ1およびタイプ2は、ループフィルタを含むPLLに関連することに注意すべきである。基本的に、ループフィルタは、開ループ伝達関数を通して、PLLがタイプ1であるか、またはタイプ2であるかどうかについて影響を及ぼす。タイプ1PLLに対して、PLLの開ループ伝達関数は、ほぼ原点において1つの極を有している。タイプ2PLLに対して、PLLの開ループ伝達関数は、ほぼ原点において2つの極を有している。いくつかの位相検波器は(チャージポンプからの電流出力ではなく)電圧出力を有し、どのケースにおいても、同一のループフィルタが、タイプ1からタイプ2にPLLを変更できることに注意すべきである。加えて、キャパシタの漏れ電流および他の実際的な影響のため、極は原点からわずかに離れているかもしれない。ループフィルタ302は、チャージポンプ301から信号を受け取る。チャージポンプ301は、位相検波器の一部である。チャージポンプ301からの出力は電流である。タイプ1PLLフィルタに対応するループフィルタ302は、インダクタL1、キャパシタC1、および抵抗器R1から構成されている。インダクタL1は、チャージポンプ301とVCO303との間に直列に結合されている。キャパシタC1および抵抗器R1は、接地するために、インダクタL1のそれぞれの端に結合されている。タイプ1ループフィルタ302からの出力は、VCO303に入力として結合されている。
【0014】
比較として、図4は、典型的なタイプ2PLL中で使用できるループフィルタ401を示す。ループフィルタ401は、チャージポンプから信号を受け取る。チャージポンプからの出力は、VCO出力と基準信号との間の位相差に対応する電流である。ループフィルタ401は、インダクタL1、2つのキャパシタC1およびC2、ならびに抵抗器R1から構成されている。インダクタL1は、チャージポンプとVCOとの間に直列に結合されている。キャパシタC1は、接地するために、インダクタL1の一方の端(チャージポンプに結合された端)で結合されている。インダクタL1の他方の端(VCOに結合された端)は、接地するために、直列に結合されている抵抗器R1およびキャパシタC2を有している。ループフィルタ401からの出力は、VCOに入力として結合されている。
【0015】
図5は、典型的なタイプ1およびタイプ2PLLに関係付けられたグループ遅延を描写するグラフを示す。タイプ1PLLに対応するグループ遅延は、タイプ2のループフィルタに対応するグループ遅延よりさらに一定であり、すなわち“フラット”であることをこのグラフから理解できる。より少ない偏移のため、よりフラットであるグループ遅延は、位相を追跡する目的のために好ましいものである。帯域幅を増加させることによりタイプ2のグループ遅延を改善できることが理解できる。しかしながら、帯域幅を増加させることは、より高い周波数においてフィルタがより多くのノイズを通過させるという点で不利である。受信信号は比較的非常に低いために、そして受信チャネルは通常送信チャネルに対して近くに間隔をおいて配置されているために、送信ノイズにおける最もわずかな増加でさえ有害である。位相変調された送信信号のスペクトル密度の純度を維持することは、最も重要である。結果として、位相追跡の目的のためには、タイプ1PLLはタイプ2PLLよりも好ましい。しかしながら、基準信号の位相に最初に同期させることに対しては、タイプ2PLLはタイプ1PLLよりも好ましい。
【0016】
1つの実施形態において、図6A中で示したように、スイッチおよび演算増幅器を加えることにより、タイプ1およびタイプ2PLLの両方からの利益を達成することができる。この実施形態において、ループフィルタ601は、スイッチ603を含む。スイッチ603を実現することによって、タイプ1またはタイプ2PLLフィルタの特性を有するいずれかのものにループフィルタ601を切り替えることができる。結果として、システムが初期化されているとき、ループフィルタ601がタイプ2PLLとして機能するようにスイッチ603が設定される。これによりPLLは基準信号の位相によりよく同期することができる。いったん初期の位相同期が確立されると、スイッチ603はタイプ1PLL構成に設定される。これによりPLLは基準信号の位相をよりよく追跡できる。
【0017】
この実施形態において、ループフィルタ601はインダクタL1、2つのキャパシタC1およびC2、抵抗器R1、スイッチ603、および演算増幅器602から構成されている。インダクタL1は、チャージポンプとVCOとの間に直列に結合されている。キャパシタC1は、接地するために、インダクタL1の一方の端(チャージポンプに結合された端)で結合されている。インダクタL1の他方の端(VCOに結合された端)は、接地するために、直列に結合されている抵抗器R1およびキャパシタC1を有している。スイッチ603は、R1とC2との間に直列に結合されている。スイッチ603は、単一のポール、2つのスロー変化から成る。スイッチ603のポールは、抵抗器R1の一方の端に結合されている。スイッチ603の一方のスローは、キャパシタC2に、および演算増幅器602の正の入力に結合されている。スイッチ603の他方のスローは、演算増幅器602の出力に結合されている。演算増幅器602からの出力はまた、演算増幅器602自身の負の入力端子にフィードバックされる。最後に、ループフィルタ601からの出力は、VCOに入力として結合されている。1つの実施形態において、C1に対する典型的な値は1nF、L1は1μH、R1は50オーム、そしてC2は5nFである。
【0018】
スイッチ603が垂直な位置に設定されるとき、R1はC2と直列に結合され、演算増幅器602は影響を持たない。言い換えれば、ループフィルタ601は、まさに上述したタイプ2PLLのループフィルタのように機能的にふるまう。そしていったんループが同期されると、直流の状態が確立し、それにより回路中のすべての電圧が一定になる。抵抗器R1を通って流れる電流がないため、C2における電圧はVCOにおける電圧と同一である。
【0019】
したがって、理論的には、R1を接地に直接接続し、結果としてC2を除去することにより、ループフィルタ601はPLLをタイプ1PLLに変えることができる。しかしながら、VCOにおいて蓄積される電圧がR1中を流れる電流により変化するため、現実的にこのことを実施できない。そこでR1を接地に直接接続する代わりに、VCOの電位と同一の電位である電圧源にR1は結合される。R1の両端における電圧が同一の電位であるため、結果としてR1を通って流れる電流はない。本質的に、R1は交流接地に結合されるが、適切な電圧がVCOに維持される。結果として、改善された追跡のために、PLLはタイプ1PLLとして機能する。
【0020】
図6中で示した実施形態を再度参照すると、スイッチ604を水平な位置に設定することにより、R1の端に演算増幅器602の出力電圧が配置される。演算増幅器602はC2の両端の電圧をバッファする。同期の間、C2の両端の電圧はVCOの電圧と同一になるので、演算増幅器602からの出力はバッファされる電圧源として機能を果たし、電圧はVCOの電圧に等しい。抵抗器R1はその結果交流接地に結合され、それによりキャパシタC2が、ループフィルタ601の周波数応答に影響を持たなくなる。こうして、スイッチ604を水平な位置に設定することにより、ループフィルタ601は回路をタイプ1PLLに変えることになる。
【0021】
その結果、スイッチ603を選択的にトグル切り換えするようにプロセッサまたは制御回路をインテリジェントにプログラムして、ループフィルタ601を同期動作モードまたは追跡動作モードに置くことができる。スイッチ603がプロセッサにより制御されてC2に直列にR1を直接接続するとき、ループフィルタ601は同期動作モードに置かれる。同期動作モード中には、基準信号は変調されず、VCOは正確に基準信号に同期される。予め定められた時間が経過した後、または同期の成功の決定時に、キャパシタC2への接続を切断し、代わりに演算増幅器602の低インピーダンス出力にR1を直接接続するように、プロセッサはスイッチ603を設定する。これによりループフィルタ602は追跡動作モードに置かれる。追跡動作モードでは、基準信号は変調され、VCOの位相は変調を追跡するように誘導される。
【0022】
図6Bは、図6A中で描写したループフィルタの実施形態の、1つの回路トポロジまたはレイアウトを示す。このトポロジにおいて、ループフィルタは同期動作モード中にある。演算増幅器に対する入力は高インピーダンスであり、そのため本質的に影響を持たず、このトポロジの電気的な動作における要因として作動しない。
【0023】
図6Cは、図6B中で描写したループフィルタの実施形態の、別の回路トロポジまたはレイアウトを示す。このトポロジにおいて、ループフィルタは追跡動作モード中にある。このように、同一のループフィルタ設計は、複数のトポロジを有することができ、異なるトポロジは、そのそれぞれの機能の特性に対して有利に利用される。演算増幅器およびスイッチを配置することにより、トポロジを変更することが可能である。
【0024】
図7は、2つの動作モードを有する3次のループフィルタの実施形態を示す。ループフィルタ701は、3つの抵抗器R1、R3、およびR4、4つのキャパシタC1−C4、スイッチ702、ならびに演算増幅器から構成されている。1つの実施形態において、C1に対する典型的な値は1nFであり、R4は50オームであり、C4は10nFであり、R1は200オームであり、C2は1nFであり、R2は100オームであり、そしてC3は200pFである。ループフィルタは、ループを同期するための1つのモードとループが追跡しているときのための1つのモードとを有する。ループが同期しているとき、スイッチ702は垂直な位置に置かれ、これはR4をC4に接続する。スイッチ702が水平な、同期されたモードに置かれるとき、R4を通って電流はほとんどまたはまったく流れず、VCO同調電圧がC4の両端に発生する。演算増幅器はC4をバッファして、その電圧をR4に適用する。この種のサンプルアンドホールド回路は、C4からの電荷の漏れとして電圧がドループする傾向を有することに注意すべきである。しかしながら、EDGEのような、時分割二重システムに対しては、PLLは比較的短い間隔だけに対して動作し、このドループの問題は重要ではない。しかし比較的長い間隔を示すCDMAまたは他の例に対しては、他の方法(例えば、演算増幅器の代わりにDAC、低い漏れの演算増幅器を実現、大きなC4のキャパシタを利用、または演算増幅器の代わりに電圧源を実現)でドループが克服される。
【0025】
いくつかの方法のうちの1つで、3次のループフィルタ701を同期モードから追跡モードに遷移させることができる。1つの実施形態において、ループが同期されるときを示す同期検出信号を位相同期ループが有することが多い。この同期検出信号を使用して、同期および追跡モードの間を有利に切り換えることができる。例えば、同期検出信号がハイに設定されるとき、R4がC4から演算増幅器の出力に接続が切り換えられるように、制御装置またはプロセッサ703はスイッチ702をトグル切り換えする。別の実施形態において、同期モードから追跡モードへの遷移を遅延タイマにより制御でき、遅延タイマは、モードを変更する前に、ループが同期するのに十分な時間を割り当てる。
【0026】
図8は、可変電圧源を実現することにより、同期モードと追跡モードとの間を切り換えることができるループフィルタの実施形態を示す。ループフィルタ801はインダクタL1、2つのキャパシタC1およびC2、抵抗器R1、スイッチ、ならびに電圧源802から構成されている。インダクタL1は、チャージポンプとVCOとの間に直列に結合されている。キャパシタC1は接地するために、インダクタL1の一方の端(チャージポンプに結合された端)で結合されている。インダクタL1の他方の端(VCOに結合された端)は抵抗器R1に結合されている。R1の他方の端は、スイッチに結合されている。スイッチは電気的に電圧源802に切り換わる。スイッチが垂直に設定されるとき、抵抗器R1はキャパシタC2に直列に接続され、キャパシタC2は次に接地に結合されている。スイッチが水平な位置に設定されるとき、R1の他方の端は電圧源802の正の端子に接続される。電圧源802の負の端子は接地に結合されている。ループフィルタ801からの出力はVCOに入力として結合されている。ループフィルタが同期モード中であるとき、可変電圧源802は本質的にターンオフされる。可変電圧源802がターンオフされると、ループフィルタ801は回路をタイプ2PLLに変える。いったんループが同期されると、可変電圧源802はターンオンされ、VCOの電圧に等しい電圧を提供する。これによりキャパシタC2は本質的に除去され、回路をタイプ1PLLとして作動させることになる。
【0027】
図9は、デジタル−アナログ変換器(DAC)を実現することにより同期モードと追跡モードとの間をトグル切り換えすることができるループフィルタの実施形態を示す。ループフィルタ901はDAC902を含む。制御装置903は、ほぼVCO電圧に対応するデジタル信号を発生させる。DAC902はデジタル入力信号を受け取り、それを等価のアナログ電圧に変換する。回路をタイプ1またはタイプ2PLLのいずれかにトグル切り換えするために、この電圧はキャパシタC2の両端に選択的に適用される。
【0028】
結論として、同期および追跡動作モードを有する位相同期ループシステムが開示された。開示した実施形態の前の記述は、いかなる当業者も本発明を作成または使用できるように提供されている。これらの実施形態に対するさまざまな修正が当業者に容易に明らかになり、本発明の精神または範囲から逸脱することなく、ここで規定した一般的な原理を他の実施形態に適用してもよい。したがって、本発明をここで示した実施形態に限定することを意図しておらず、本発明は、ここで開示した原理および新しい特徴に一致した最も広い範囲に一致すべきである。
【背景】
【0001】
分野
本発明は、同期および追跡動作モードを有する位相同期ループシステムに関する。
【0002】
背景
今日、セル電話機、ワイヤレスラップトップ、ワイヤレス性能を有するパーソナルデジタルアシスタント、WiFiネットワーキング機器などのような、事実上すべてのワイヤレスデバイスは、1つ以上の位相同期ループ(PLL)回路を含んでいる。基本的に、PLL回路は、正確で、安定した高周波信号を合成し、またはそうでなければそれらを発生させるために使用される。通常、PLL回路において、基準信号が位相検波器または位相周波数検波器に入力される。位相検波器は、入力基準信号を電圧制御発振器(VCO)からの出力信号と比較する。これらの2つの信号間の位相における差が決定され、結果として生じる差信号がループフィルタにより処理される。ループフィルタの機能は、ループを安定させること、およびシステム中の不要なノイズを遮ることである。フィルタされた信号は、VCOの動作を制御するために入力される。次に、VCOからの出力は、整数分周器、分数分周器、またはミキサを通って位相検波器に入力としてフィードバックされる。このフィードバックループは、基準信号の出力に対してVCOからの出力をサーボするように作動する。VCOはそれだけでは、周波数および位相に関して、不安定であり、ドリフトする傾向があり、このことは非常に望ましくないものであり、問題となるものである。しかしながら、VCO出力信号をフィードバックし、本質的にVCOを基準信号にしたがわせることにより、より安定した、正確な出力信号がその結果達成される。
【0003】
正確で、さらに安定した高周波信号を発生させるPLL回路の特有の能力により、このような高周波信号を利用する制御装置および他の回路においてだけでなく、変調器および復調器からエンコーダおよびデコーダにわたる幅広いさまざまな用途においてもPLL回路は見出される。変調器のケースにおいて、PLL回路の1つの一般的な用途は、位相変調を搬送波信号に適用することを必然的に伴う。位相変調された搬送波信号は無線周波数(RF)信号として処理され、大気中を通して送信される。通常、位相直交変調器により、音声および/またはデータの情報を含むベースバンドIおよびQ信号は、中間周波数(IF)信号に変換される。このIF信号は、基準信号としてPLL回路に入力される。最初に、PLL回路は基準IF信号に同期し、後にPLL回路は基準IF信号の位相を引き続いて追跡する。この方法において、PLL回路からの高周波信号出力は、情報を伝送するIF信号の位相に本質的にしたがう。その結果として、PLL回路は、IF信号をより高い周波数の搬送波信号にアップコンバートする重大な機能を実行し、同時に、位相直交変調器からの基準IF信号の位相に同期して追跡する。
【0004】
PLL回路は基準IF信号の位相に瞬時に同期し、正確に追跡する能力を有することが理想的である。残念なことに、PLL回路のループフィルタに適用されるとき、フィルタ設計の根底にある物理的特性のため、これらの2つの目標は対立している。タイプ2PLLと通常呼ばれる、PLL設計の1つのタイプは、幅広い範囲の電圧に対してVCOの直流動作点が設定できるようにする。これは、すぐれた同期性能に直接つながるために有利である。しかしながら、タイプ2PLLは、芳しくないグループ遅延を示す。グループ遅延は、対象となっている周波数にわたる位相特性を規定する。タイプ2PLLに固有のグループ遅延中の偏移は、VCOの位相を基準IF信号の位相から逸脱させる原因となる。したがって、いったん同期が確立されると、タイプ2PLLは、IF信号を追跡するのにあまり適していない。
【0005】
タイプ1PLLと通常呼ばれる、PLL設計の別のタイプは、タイプ2PLLのグループ遅延と比較して、さらに一定であるグループ遅延を有する。この特性は基準IF信号を追跡することにおいて、タイプ1PLLをすぐれたものにする。しかしながら、タイプ1PLLを使用することによる不利益は、VCOに対して正しい直流動作電圧を設定することがより難しくなることである。最初に、基準IF信号はある位相周波数で始動するのに対して、VCO信号はいくつかの異なる、任意の位相周波数を有する。VCO信号の位相を基準IF信号の位相に一致、すなわち同期させなければならない。最初に、これらの2つの信号の位相周波数がかなり離れている場合、タイプ1PLLが最終的にVCO信号の位相(およびその結果周波数)を基準IF信号の位相(およびその結果周波数)に一致させることは、不可能であり、困難であり、または時間のかかるものであるかもしれない。
【0006】
したがって、PLL回路設計者はジレンマに直面している。一方では、タイプ1PLLを実現することにより、PLL回路を設計できる。タイプ1PLLを実装することの利点は、そのすぐれた追跡性能である。短所は、タイプ1PLLは低下した同期機能を欠点として有することである。他方では、タイプ2PLLを実現することにより、PLL回路を設計できる。タイプ2PLLにより、PLL回路は基準IF信号をよりよく同期できる。しかしながら、タイプ2PLLを使用することによる欠点は、基準IF信号を追跡するのに最も適格なフィルタではないという事実である。
【概要】
【0007】
実施形態は、位相同期ループ(PLL)回路に関係する。PLLは、所望の周波数で信号を出力する電圧制御発振器を含む。位相検波器が電圧制御発振器からの出力に結合されている。位相検波器は、電圧制御発振器(VCO)からの信号出力の位相を基準信号の位相と比較する。ループフィルタがVCOと位相検波器とに結合されている。VCO信号の位相を基準信号の位相に同期させるために、ループフィルタは同期動作モードを有する。引き続いてループフィルタを追跡動作モードに置くことができ、追跡動作モードはVCO信号の位相を調整して、基準信号の位相を追跡する。
【0008】
添付図面の図において、本発明は、一例として、限定ではないものとして図示されており、図において、同じ参照番号は、類似の要素を指している。
【図面の簡単な説明】
【0009】
【図1】図1は、本発明の実施形態を実現できる典型的な位相変調送信機を示す。
【図2】図2は、PLL回路の演算ブロックを示す。
【図3】図3は、典型的なタイプ1PLLを示す。
【図4】図4は、典型的なタイプ2PLLを示す。
【図5】図5は、典型的なタイプ1およびタイプ2PLLに関係付けられたグループ遅延を描写するグラフを示す。
【図6A】図6Aは、タイプ1およびタイプ2PLLの両方からの利益を達成するためにスイッチおよび演算増幅器を有するループフィルタの実施形態を示す。
【図6B】図6Bは、同期動作モードのために使用される、図6A中で描写したループフィルタの実施形態のトポロジを示す。
【図6C】図6Cは、追跡動作モードのために使用される、図6B中で描写したループフィルタの実施形態のトポロジを示す。
【図7】図7は、2つの動作モードを有する3次のループフィルタの実施形態を示す。
【図8】図8は、可変電圧源を実現することにより同期モードおよび追跡モードの間を切り換えることができるPLLの実施形態を示す。
【図9】図9は、デジタル−アナログ変換器を実現することにより同期モードおよび追跡モードの間を切り換えることができるPLLの実施形態を示す。
【詳細な説明】
【0010】
同期および追跡動作モードを有する位相同期ループ回路のための方法およびシステムが開示される。
【0011】
図1は、本発明の実施形態を実現できる典型的な位相変調送信機を示す。位相直交変調器101により、音声および/またはデータの情報を含むベースバンドIおよびQ信号は、中間周波数(IF)信号に変換される。このIF信号は、基準信号としてPLL回路102に入力される。それに基づいて、PLL回路102は、正確で、安定した高周波信号を発生させ、その高周波信号は情報を搬送するIF信号により変調される。PLL回路102からの出力信号は、位相において基準信号に同期して、追跡する。この方法において、位相直交変調器101からのより低い周波数IF信号により、PLL回路102は効率的に位相変調され、同時にPLL回路は、基準IF信号を搬送波信号に適したより高い周波数にアップコンバートする。PLL回路102からの出力は増幅器103により増幅され、アンテナ104を通して大気中に送信される。1つの実施形態において、フィードバックパス中で位相変調を適用できることに注意すべきである。
【0012】
図2は、PLL回路102の動作ブロックを示す。最初に、基準信号が位相検波器201に入力される。位相検波器201は、入力基準信号を電圧制御発振器(VCO)203からの出力信号と比較する。これらの2つの信号間の位相における差が決定され、結果として生じる差信号が次にループフィルタ202によりフィルタされる。ループフィルタ202はループを安定させ、システム中の不要なノイズを遮る機能を果たす。フィルタされた信号は、VCO203の動作を制御するために入力される。次に、VCO203からの出力は、分周器またはミキサ204を通って、位相検波器201に入力としてフィードバックされる。整数分周器により、VCOの周波数は、整数係数だけ減少される。分数分周器により、VCOの周波数は、分数係数だけ減少される。ミキサにより、VCOの出力は、VCOからの周波数における第2の信号オフセットだけ、より低い周波数に混合される。このフィードバックループは、基準信号の出力に対してVCO203からの出力をサーボするように作動する。VCO出力信号をフィードバックし、本質的にVCO203を基準信号にしたがわせることにより、安定した、非常に正確な出力信号が生成される。
【0013】
説明のために、図3は典型的なタイプ1PLL中で使用できるループフィルタ302を示す。タイプ1およびタイプ2は、ループフィルタを含むPLLに関連することに注意すべきである。基本的に、ループフィルタは、開ループ伝達関数を通して、PLLがタイプ1であるか、またはタイプ2であるかどうかについて影響を及ぼす。タイプ1PLLに対して、PLLの開ループ伝達関数は、ほぼ原点において1つの極を有している。タイプ2PLLに対して、PLLの開ループ伝達関数は、ほぼ原点において2つの極を有している。いくつかの位相検波器は(チャージポンプからの電流出力ではなく)電圧出力を有し、どのケースにおいても、同一のループフィルタが、タイプ1からタイプ2にPLLを変更できることに注意すべきである。加えて、キャパシタの漏れ電流および他の実際的な影響のため、極は原点からわずかに離れているかもしれない。ループフィルタ302は、チャージポンプ301から信号を受け取る。チャージポンプ301は、位相検波器の一部である。チャージポンプ301からの出力は電流である。タイプ1PLLフィルタに対応するループフィルタ302は、インダクタL1、キャパシタC1、および抵抗器R1から構成されている。インダクタL1は、チャージポンプ301とVCO303との間に直列に結合されている。キャパシタC1および抵抗器R1は、接地するために、インダクタL1のそれぞれの端に結合されている。タイプ1ループフィルタ302からの出力は、VCO303に入力として結合されている。
【0014】
比較として、図4は、典型的なタイプ2PLL中で使用できるループフィルタ401を示す。ループフィルタ401は、チャージポンプから信号を受け取る。チャージポンプからの出力は、VCO出力と基準信号との間の位相差に対応する電流である。ループフィルタ401は、インダクタL1、2つのキャパシタC1およびC2、ならびに抵抗器R1から構成されている。インダクタL1は、チャージポンプとVCOとの間に直列に結合されている。キャパシタC1は、接地するために、インダクタL1の一方の端(チャージポンプに結合された端)で結合されている。インダクタL1の他方の端(VCOに結合された端)は、接地するために、直列に結合されている抵抗器R1およびキャパシタC2を有している。ループフィルタ401からの出力は、VCOに入力として結合されている。
【0015】
図5は、典型的なタイプ1およびタイプ2PLLに関係付けられたグループ遅延を描写するグラフを示す。タイプ1PLLに対応するグループ遅延は、タイプ2のループフィルタに対応するグループ遅延よりさらに一定であり、すなわち“フラット”であることをこのグラフから理解できる。より少ない偏移のため、よりフラットであるグループ遅延は、位相を追跡する目的のために好ましいものである。帯域幅を増加させることによりタイプ2のグループ遅延を改善できることが理解できる。しかしながら、帯域幅を増加させることは、より高い周波数においてフィルタがより多くのノイズを通過させるという点で不利である。受信信号は比較的非常に低いために、そして受信チャネルは通常送信チャネルに対して近くに間隔をおいて配置されているために、送信ノイズにおける最もわずかな増加でさえ有害である。位相変調された送信信号のスペクトル密度の純度を維持することは、最も重要である。結果として、位相追跡の目的のためには、タイプ1PLLはタイプ2PLLよりも好ましい。しかしながら、基準信号の位相に最初に同期させることに対しては、タイプ2PLLはタイプ1PLLよりも好ましい。
【0016】
1つの実施形態において、図6A中で示したように、スイッチおよび演算増幅器を加えることにより、タイプ1およびタイプ2PLLの両方からの利益を達成することができる。この実施形態において、ループフィルタ601は、スイッチ603を含む。スイッチ603を実現することによって、タイプ1またはタイプ2PLLフィルタの特性を有するいずれかのものにループフィルタ601を切り替えることができる。結果として、システムが初期化されているとき、ループフィルタ601がタイプ2PLLとして機能するようにスイッチ603が設定される。これによりPLLは基準信号の位相によりよく同期することができる。いったん初期の位相同期が確立されると、スイッチ603はタイプ1PLL構成に設定される。これによりPLLは基準信号の位相をよりよく追跡できる。
【0017】
この実施形態において、ループフィルタ601はインダクタL1、2つのキャパシタC1およびC2、抵抗器R1、スイッチ603、および演算増幅器602から構成されている。インダクタL1は、チャージポンプとVCOとの間に直列に結合されている。キャパシタC1は、接地するために、インダクタL1の一方の端(チャージポンプに結合された端)で結合されている。インダクタL1の他方の端(VCOに結合された端)は、接地するために、直列に結合されている抵抗器R1およびキャパシタC1を有している。スイッチ603は、R1とC2との間に直列に結合されている。スイッチ603は、単一のポール、2つのスロー変化から成る。スイッチ603のポールは、抵抗器R1の一方の端に結合されている。スイッチ603の一方のスローは、キャパシタC2に、および演算増幅器602の正の入力に結合されている。スイッチ603の他方のスローは、演算増幅器602の出力に結合されている。演算増幅器602からの出力はまた、演算増幅器602自身の負の入力端子にフィードバックされる。最後に、ループフィルタ601からの出力は、VCOに入力として結合されている。1つの実施形態において、C1に対する典型的な値は1nF、L1は1μH、R1は50オーム、そしてC2は5nFである。
【0018】
スイッチ603が垂直な位置に設定されるとき、R1はC2と直列に結合され、演算増幅器602は影響を持たない。言い換えれば、ループフィルタ601は、まさに上述したタイプ2PLLのループフィルタのように機能的にふるまう。そしていったんループが同期されると、直流の状態が確立し、それにより回路中のすべての電圧が一定になる。抵抗器R1を通って流れる電流がないため、C2における電圧はVCOにおける電圧と同一である。
【0019】
したがって、理論的には、R1を接地に直接接続し、結果としてC2を除去することにより、ループフィルタ601はPLLをタイプ1PLLに変えることができる。しかしながら、VCOにおいて蓄積される電圧がR1中を流れる電流により変化するため、現実的にこのことを実施できない。そこでR1を接地に直接接続する代わりに、VCOの電位と同一の電位である電圧源にR1は結合される。R1の両端における電圧が同一の電位であるため、結果としてR1を通って流れる電流はない。本質的に、R1は交流接地に結合されるが、適切な電圧がVCOに維持される。結果として、改善された追跡のために、PLLはタイプ1PLLとして機能する。
【0020】
図6中で示した実施形態を再度参照すると、スイッチ604を水平な位置に設定することにより、R1の端に演算増幅器602の出力電圧が配置される。演算増幅器602はC2の両端の電圧をバッファする。同期の間、C2の両端の電圧はVCOの電圧と同一になるので、演算増幅器602からの出力はバッファされる電圧源として機能を果たし、電圧はVCOの電圧に等しい。抵抗器R1はその結果交流接地に結合され、それによりキャパシタC2が、ループフィルタ601の周波数応答に影響を持たなくなる。こうして、スイッチ604を水平な位置に設定することにより、ループフィルタ601は回路をタイプ1PLLに変えることになる。
【0021】
その結果、スイッチ603を選択的にトグル切り換えするようにプロセッサまたは制御回路をインテリジェントにプログラムして、ループフィルタ601を同期動作モードまたは追跡動作モードに置くことができる。スイッチ603がプロセッサにより制御されてC2に直列にR1を直接接続するとき、ループフィルタ601は同期動作モードに置かれる。同期動作モード中には、基準信号は変調されず、VCOは正確に基準信号に同期される。予め定められた時間が経過した後、または同期の成功の決定時に、キャパシタC2への接続を切断し、代わりに演算増幅器602の低インピーダンス出力にR1を直接接続するように、プロセッサはスイッチ603を設定する。これによりループフィルタ602は追跡動作モードに置かれる。追跡動作モードでは、基準信号は変調され、VCOの位相は変調を追跡するように誘導される。
【0022】
図6Bは、図6A中で描写したループフィルタの実施形態の、1つの回路トポロジまたはレイアウトを示す。このトポロジにおいて、ループフィルタは同期動作モード中にある。演算増幅器に対する入力は高インピーダンスであり、そのため本質的に影響を持たず、このトポロジの電気的な動作における要因として作動しない。
【0023】
図6Cは、図6B中で描写したループフィルタの実施形態の、別の回路トロポジまたはレイアウトを示す。このトポロジにおいて、ループフィルタは追跡動作モード中にある。このように、同一のループフィルタ設計は、複数のトポロジを有することができ、異なるトポロジは、そのそれぞれの機能の特性に対して有利に利用される。演算増幅器およびスイッチを配置することにより、トポロジを変更することが可能である。
【0024】
図7は、2つの動作モードを有する3次のループフィルタの実施形態を示す。ループフィルタ701は、3つの抵抗器R1、R3、およびR4、4つのキャパシタC1−C4、スイッチ702、ならびに演算増幅器から構成されている。1つの実施形態において、C1に対する典型的な値は1nFであり、R4は50オームであり、C4は10nFであり、R1は200オームであり、C2は1nFであり、R2は100オームであり、そしてC3は200pFである。ループフィルタは、ループを同期するための1つのモードとループが追跡しているときのための1つのモードとを有する。ループが同期しているとき、スイッチ702は垂直な位置に置かれ、これはR4をC4に接続する。スイッチ702が水平な、同期されたモードに置かれるとき、R4を通って電流はほとんどまたはまったく流れず、VCO同調電圧がC4の両端に発生する。演算増幅器はC4をバッファして、その電圧をR4に適用する。この種のサンプルアンドホールド回路は、C4からの電荷の漏れとして電圧がドループする傾向を有することに注意すべきである。しかしながら、EDGEのような、時分割二重システムに対しては、PLLは比較的短い間隔だけに対して動作し、このドループの問題は重要ではない。しかし比較的長い間隔を示すCDMAまたは他の例に対しては、他の方法(例えば、演算増幅器の代わりにDAC、低い漏れの演算増幅器を実現、大きなC4のキャパシタを利用、または演算増幅器の代わりに電圧源を実現)でドループが克服される。
【0025】
いくつかの方法のうちの1つで、3次のループフィルタ701を同期モードから追跡モードに遷移させることができる。1つの実施形態において、ループが同期されるときを示す同期検出信号を位相同期ループが有することが多い。この同期検出信号を使用して、同期および追跡モードの間を有利に切り換えることができる。例えば、同期検出信号がハイに設定されるとき、R4がC4から演算増幅器の出力に接続が切り換えられるように、制御装置またはプロセッサ703はスイッチ702をトグル切り換えする。別の実施形態において、同期モードから追跡モードへの遷移を遅延タイマにより制御でき、遅延タイマは、モードを変更する前に、ループが同期するのに十分な時間を割り当てる。
【0026】
図8は、可変電圧源を実現することにより、同期モードと追跡モードとの間を切り換えることができるループフィルタの実施形態を示す。ループフィルタ801はインダクタL1、2つのキャパシタC1およびC2、抵抗器R1、スイッチ、ならびに電圧源802から構成されている。インダクタL1は、チャージポンプとVCOとの間に直列に結合されている。キャパシタC1は接地するために、インダクタL1の一方の端(チャージポンプに結合された端)で結合されている。インダクタL1の他方の端(VCOに結合された端)は抵抗器R1に結合されている。R1の他方の端は、スイッチに結合されている。スイッチは電気的に電圧源802に切り換わる。スイッチが垂直に設定されるとき、抵抗器R1はキャパシタC2に直列に接続され、キャパシタC2は次に接地に結合されている。スイッチが水平な位置に設定されるとき、R1の他方の端は電圧源802の正の端子に接続される。電圧源802の負の端子は接地に結合されている。ループフィルタ801からの出力はVCOに入力として結合されている。ループフィルタが同期モード中であるとき、可変電圧源802は本質的にターンオフされる。可変電圧源802がターンオフされると、ループフィルタ801は回路をタイプ2PLLに変える。いったんループが同期されると、可変電圧源802はターンオンされ、VCOの電圧に等しい電圧を提供する。これによりキャパシタC2は本質的に除去され、回路をタイプ1PLLとして作動させることになる。
【0027】
図9は、デジタル−アナログ変換器(DAC)を実現することにより同期モードと追跡モードとの間をトグル切り換えすることができるループフィルタの実施形態を示す。ループフィルタ901はDAC902を含む。制御装置903は、ほぼVCO電圧に対応するデジタル信号を発生させる。DAC902はデジタル入力信号を受け取り、それを等価のアナログ電圧に変換する。回路をタイプ1またはタイプ2PLLのいずれかにトグル切り換えするために、この電圧はキャパシタC2の両端に選択的に適用される。
【0028】
結論として、同期および追跡動作モードを有する位相同期ループシステムが開示された。開示した実施形態の前の記述は、いかなる当業者も本発明を作成または使用できるように提供されている。これらの実施形態に対するさまざまな修正が当業者に容易に明らかになり、本発明の精神または範囲から逸脱することなく、ここで規定した一般的な原理を他の実施形態に適用してもよい。したがって、本発明をここで示した実施形態に限定することを意図しておらず、本発明は、ここで開示した原理および新しい特徴に一致した最も広い範囲に一致すべきである。
【特許請求の範囲】
【請求項1】
位相同期ループ回路において、
所望の周波数で信号を出力する電圧制御発振器と、
前記電圧制御発振器からの出力に結合され、基準信号の位相を前記電圧制御発振器からの信号出力の位相と比較する位相検波器と、
前記電圧制御発振器と前記位相検波器とに結合され、前記電圧制御発振器からの信号出力の位相を前記基準信号の位相に同期する同期動作モードと、前記電圧制御発振器からの信号出力の位相を調整して、前記基準信号の位相を追跡する追跡動作モードとを有するループフィルタとを具備する位相同期ループ回路。
【請求項2】
前記ループフィルタに結合された制御装置をさらに具備し、前記制御装置は、前記ループフィルタを前記同期動作モードまたは前記追跡動作モードに設定する請求項1記載の位相同期ループ回路。
【請求項3】
前記追跡動作モードに置かれるとき、ほぼ原点において1つの極を持つ開ループ伝達関数を有する請求項2記載の位相同期ループ回路。
【請求項4】
前記同期動作モードに置かれるとき、ほぼ原点において2つの極を持つ開ループ伝達関数を有する請求項2記載の位相同期ループ回路。
【請求項5】
前記ループフィルタは、前記同期動作モードと前記追跡動作モードとの間を切り換えるスイッチを含む請求項1記載の位相同期ループ回路。
【請求項6】
前記電圧制御発振器に入力される電圧にほぼ等しい電圧をバッファするのに使用される演算増幅器をさらに具備する請求項5記載の位相同期ループ回路。
【請求項7】
前記ループフィルタに結合され、前記位相同期ループ回路を前記同期動作モードまたは前記追跡動作モードのいずれかにするように選択的に動作する可変電圧源をさらに具備する請求項1記載の位相同期ループ回路。
【請求項8】
前記ループフィルタに結合され、前記位相同期ループ回路を前記同期動作モードまたは前記追跡動作モードのいずれかにするように選択的に動作するデジタル−アナログ変換器をさらに具備する請求項1記載の位相同期ループ回路。
【請求項9】
前記同期動作モードから前記追跡動作モードに前記ループフィルタを切り換えるタイマをさらに具備する請求項1記載の位相同期ループ回路。
【請求項10】
同期検出信号を発生させる回路をさらに具備し、前記同期検出信号に基づいて、前記ループフィルタは前記同期動作モードから前記追跡動作モードに切り換えられる請求項1記載の位相同期ループ回路。
【請求項11】
ワイヤレスデバイスにおいて、
中間周波数信号を出力する位相変調器と、
前記位相変調器に結合され、前記位相変調器からの前記中間周波数信号の位相により変調される搬送波信号を出力する位相同期ループとを具備し、
前記位相同期ループは、前記中間周波数信号の位相に最初に同期するための第1の組のグループ遅延特性と、前記中間周波数信号の位相を続いて追跡するための第2の組のグループ遅延特性とを有するワイヤレスデバイス。
【請求項12】
前記中間周波数信号の位相に同期し、次に前記位相同期ループに対応するループフィルタの周波数応答を変更することにより前記中間周波数信号の位相を追跡するために、前記位相同期ループを選択的に制御する制御装置をさらに具備する請求項11記載のワイヤレスデバイス。
【請求項13】
前記位相同期ループが前記中間周波数信号の位相を追跡しているとき、前記ループフィルタはタイプ1PLLを構成し、前記位相同期ループが前記中間周波数信号に同期しているとき、前記ループフィルタはタイプ2PLLを構成する請求項12記載のワイヤレスデバイス。
【請求項14】
位相同期ループのループフィルタにおいて、
複数のキャパシタと、
前記複数のキャパシタに結合され、入力信号がフィルタされる抵抗器と、
前記抵抗器に結合され、前記ループフィルタのトポロジを変更するロジックとを具備し、
前記ループフィルタは、同期動作モードにおいて使用される第1のトポロジと、追跡動作モードにおいて使用される第2のトポロジとを有するループフィルタ。
【請求項15】
第1のキャパシタはチャージポンプに結合され、第2のキャパシタは電圧制御発振器に結合されている請求項14記載のループフィルタ。
【請求項16】
前記抵抗器は、前記第2のキャパシタと直列に結合されている請求項15記載のループフィルタ。
【請求項17】
前記チャージポンプと前記電圧制御発振器との間に結合されたインダクタをさらに具備する請求項16記載のループフィルタ。
【請求項18】
複数のインダクタと能動構成部品とをさらに具備する請求項14記載のループフィルタ。
【請求項19】
前記抵抗器に結合されたポールと2つのスローとを有するスイッチと、
前記スイッチのスローのうちの1つに結合され、また前記第2のキャパシタにも結合された正の入力を有する結合された演算増幅器とをさらに具備し、
前記演算増幅器は、負の入力にフィードバックされ、また前記スイッチの他のスローに結合された出力を有する請求項17記載のループフィルタ。
【請求項20】
搬送波信号を位相変調する方法において、
前記搬送波信号の位相を基準信号の位相に同期することと、
前記基準信号の位相を変調することと、
前記搬送波信号の位相を調整して、前記基準信号の位相変調に対応させることと、
前記搬送波信号の位相を調整して、前記基準信号の位相変調に対応させるときに、フィルタの周波数応答を変更することとを含む方法。
【請求項21】
前記フィルタの抵抗器をAC接地して、前記フィルタの周波数応答を変更することをさらに含む請求項20記載の方法。
【請求項22】
キャパシタに対応する電圧をバッファして、前記抵抗器をAC接地することをさらに含む請求項21記載の方法。
【請求項23】
前記搬送波信号の位相を前記基準信号の位相に同期させるときに、タイプ2PLLを構成するように前記フィルタを切り換えることと、
前記搬送波信号の位相を調整して、前記基準信号の位相変調に対応させるときに、タイプ1PLLを構成するように前記フィルタを切り換えることとをさらに含む請求項20記載の方法。
【請求項1】
位相同期ループ回路において、
所望の周波数で信号を出力する電圧制御発振器と、
前記電圧制御発振器からの出力に結合され、基準信号の位相を前記電圧制御発振器からの信号出力の位相と比較する位相検波器と、
前記電圧制御発振器と前記位相検波器とに結合され、前記電圧制御発振器からの信号出力の位相を前記基準信号の位相に同期する同期動作モードと、前記電圧制御発振器からの信号出力の位相を調整して、前記基準信号の位相を追跡する追跡動作モードとを有するループフィルタとを具備する位相同期ループ回路。
【請求項2】
前記ループフィルタに結合された制御装置をさらに具備し、前記制御装置は、前記ループフィルタを前記同期動作モードまたは前記追跡動作モードに設定する請求項1記載の位相同期ループ回路。
【請求項3】
前記追跡動作モードに置かれるとき、ほぼ原点において1つの極を持つ開ループ伝達関数を有する請求項2記載の位相同期ループ回路。
【請求項4】
前記同期動作モードに置かれるとき、ほぼ原点において2つの極を持つ開ループ伝達関数を有する請求項2記載の位相同期ループ回路。
【請求項5】
前記ループフィルタは、前記同期動作モードと前記追跡動作モードとの間を切り換えるスイッチを含む請求項1記載の位相同期ループ回路。
【請求項6】
前記電圧制御発振器に入力される電圧にほぼ等しい電圧をバッファするのに使用される演算増幅器をさらに具備する請求項5記載の位相同期ループ回路。
【請求項7】
前記ループフィルタに結合され、前記位相同期ループ回路を前記同期動作モードまたは前記追跡動作モードのいずれかにするように選択的に動作する可変電圧源をさらに具備する請求項1記載の位相同期ループ回路。
【請求項8】
前記ループフィルタに結合され、前記位相同期ループ回路を前記同期動作モードまたは前記追跡動作モードのいずれかにするように選択的に動作するデジタル−アナログ変換器をさらに具備する請求項1記載の位相同期ループ回路。
【請求項9】
前記同期動作モードから前記追跡動作モードに前記ループフィルタを切り換えるタイマをさらに具備する請求項1記載の位相同期ループ回路。
【請求項10】
同期検出信号を発生させる回路をさらに具備し、前記同期検出信号に基づいて、前記ループフィルタは前記同期動作モードから前記追跡動作モードに切り換えられる請求項1記載の位相同期ループ回路。
【請求項11】
ワイヤレスデバイスにおいて、
中間周波数信号を出力する位相変調器と、
前記位相変調器に結合され、前記位相変調器からの前記中間周波数信号の位相により変調される搬送波信号を出力する位相同期ループとを具備し、
前記位相同期ループは、前記中間周波数信号の位相に最初に同期するための第1の組のグループ遅延特性と、前記中間周波数信号の位相を続いて追跡するための第2の組のグループ遅延特性とを有するワイヤレスデバイス。
【請求項12】
前記中間周波数信号の位相に同期し、次に前記位相同期ループに対応するループフィルタの周波数応答を変更することにより前記中間周波数信号の位相を追跡するために、前記位相同期ループを選択的に制御する制御装置をさらに具備する請求項11記載のワイヤレスデバイス。
【請求項13】
前記位相同期ループが前記中間周波数信号の位相を追跡しているとき、前記ループフィルタはタイプ1PLLを構成し、前記位相同期ループが前記中間周波数信号に同期しているとき、前記ループフィルタはタイプ2PLLを構成する請求項12記載のワイヤレスデバイス。
【請求項14】
位相同期ループのループフィルタにおいて、
複数のキャパシタと、
前記複数のキャパシタに結合され、入力信号がフィルタされる抵抗器と、
前記抵抗器に結合され、前記ループフィルタのトポロジを変更するロジックとを具備し、
前記ループフィルタは、同期動作モードにおいて使用される第1のトポロジと、追跡動作モードにおいて使用される第2のトポロジとを有するループフィルタ。
【請求項15】
第1のキャパシタはチャージポンプに結合され、第2のキャパシタは電圧制御発振器に結合されている請求項14記載のループフィルタ。
【請求項16】
前記抵抗器は、前記第2のキャパシタと直列に結合されている請求項15記載のループフィルタ。
【請求項17】
前記チャージポンプと前記電圧制御発振器との間に結合されたインダクタをさらに具備する請求項16記載のループフィルタ。
【請求項18】
複数のインダクタと能動構成部品とをさらに具備する請求項14記載のループフィルタ。
【請求項19】
前記抵抗器に結合されたポールと2つのスローとを有するスイッチと、
前記スイッチのスローのうちの1つに結合され、また前記第2のキャパシタにも結合された正の入力を有する結合された演算増幅器とをさらに具備し、
前記演算増幅器は、負の入力にフィードバックされ、また前記スイッチの他のスローに結合された出力を有する請求項17記載のループフィルタ。
【請求項20】
搬送波信号を位相変調する方法において、
前記搬送波信号の位相を基準信号の位相に同期することと、
前記基準信号の位相を変調することと、
前記搬送波信号の位相を調整して、前記基準信号の位相変調に対応させることと、
前記搬送波信号の位相を調整して、前記基準信号の位相変調に対応させるときに、フィルタの周波数応答を変更することとを含む方法。
【請求項21】
前記フィルタの抵抗器をAC接地して、前記フィルタの周波数応答を変更することをさらに含む請求項20記載の方法。
【請求項22】
キャパシタに対応する電圧をバッファして、前記抵抗器をAC接地することをさらに含む請求項21記載の方法。
【請求項23】
前記搬送波信号の位相を前記基準信号の位相に同期させるときに、タイプ2PLLを構成するように前記フィルタを切り換えることと、
前記搬送波信号の位相を調整して、前記基準信号の位相変調に対応させるときに、タイプ1PLLを構成するように前記フィルタを切り換えることとをさらに含む請求項20記載の方法。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6A】
【図6B】
【図6C】
【図7】
【図8】
【図9】
【図2】
【図3】
【図4】
【図5】
【図6A】
【図6B】
【図6C】
【図7】
【図8】
【図9】
【公開番号】特開2011−41298(P2011−41298A)
【公開日】平成23年2月24日(2011.2.24)
【国際特許分類】
【外国語出願】
【出願番号】特願2010−206744(P2010−206744)
【出願日】平成22年9月15日(2010.9.15)
【分割の表示】特願2008−528143(P2008−528143)の分割
【原出願日】平成18年8月23日(2006.8.23)
【出願人】(595020643)クゥアルコム・インコーポレイテッド (7,166)
【氏名又は名称原語表記】QUALCOMM INCORPORATED
【Fターム(参考)】
【公開日】平成23年2月24日(2011.2.24)
【国際特許分類】
【出願番号】特願2010−206744(P2010−206744)
【出願日】平成22年9月15日(2010.9.15)
【分割の表示】特願2008−528143(P2008−528143)の分割
【原出願日】平成18年8月23日(2006.8.23)
【出願人】(595020643)クゥアルコム・インコーポレイテッド (7,166)
【氏名又は名称原語表記】QUALCOMM INCORPORATED
【Fターム(参考)】
[ Back to top ]