同期クロック生成回路及び同期クロック生成回路を備えたアナログ／ディジタル角度変換器と角度検出装置
【課題】安価に構成することができる同期クロック生成回路を提供する。
【解決手段】角度検出器１０の出力する２相の角度信号Ｓ１とＳ２を、第１二乗回路１１と第２二乗回路１２でそれぞれ二乗し、それぞれの二乗信号を加算回路１４で加算し、加算回路１４の出力信号の直流成分をフィルタ１６で除去する。フィルタ１６の出力信号と基準電位とを比較するコンパレータ１８で矩形波に変換し、その矩形波の位相を移相器２０で所定量遅らせる。移相器２０の出力信号を、同期化分周回路２２で角度検出器１０に供給する励磁信号に同期して１／２分周して同期クロックＳＱ３を得る。
【解決手段】角度検出器１０の出力する２相の角度信号Ｓ１とＳ２を、第１二乗回路１１と第２二乗回路１２でそれぞれ二乗し、それぞれの二乗信号を加算回路１４で加算し、加算回路１４の出力信号の直流成分をフィルタ１６で除去する。フィルタ１６の出力信号と基準電位とを比較するコンパレータ１８で矩形波に変換し、その矩形波の位相を移相器２０で所定量遅らせる。移相器２０の出力信号を、同期化分周回路２２で角度検出器１０に供給する励磁信号に同期して１／２分周して同期クロックＳＱ３を得る。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、２相レゾルバのアナログ信号出力から、アナログ／ディジタル角度変換器のための同期クロックを生成する同期クロック生成回路及び、その同期クロック生成回路を備えたアナログ／ディジタル角度変換器と角度検出装置に関する。
【背景技術】
【０００２】
特許文献１に開示された従来の角度変換器の同期クロック生成回路を図１２に示し、その動作を説明する。
【０００３】
シンクロ又はレゾルバ等の周知の巻線型角度検出器１Ａから得られたアナログ信号である角度検出信号１ａ、１ｂ、１ｃ、１ｄは、周知のスコットトランス又はアイソレーショントランス（以降、トランスと称す）１に入力される。トランス１は、この角度検出信号１ａ〜１ｄをもとに角度信号Ｋ１＝KsinθsinωtとＫ２＝Kcosθsinωtを生成して、シンクロ／ディジタルコンバータ（Ｓ／Ｄコンバータ）又はレゾルバ／ディジタルコンバータ（Ｒ／Ｄコンバータ）からなるＡ／Ｄコンバータ２に出力する。同時に、その角度信号Ｋ１とＫ２は一対の二乗回路３ａと３ｂにそれぞれ入力される。角度信号Ｋ１、Ｋ２は、二乗回路３ａと３ｂでそれぞれ二乗処理され、二乗角度信号（K2sin2θsin2ωt）と（K２cos２θsin２ωt）とになる。二乗処理された各角度信号は、加算器４で加算されて加算角度信号４ａ＝K2sin2ωt(sin2θ＋cos２θ)となる。この加算角度信号４ａは、平方根回路５に入力されて平方根処理される。(sin2θ＋cos２θ)は１であるため、平方根回路５の出力には、Ksinωtが出力される。このKsinωtの信号は、レベル調整回路６で振幅が調整され、K´sinωtとしてＡ／Ｄコンバータ２のＲＥＦ端子２ｃに入力される。Ａ／Ｄコンバータ２は、K´sinωtの信号を同期クロックとして用いてディジタル角度信号２ｄを出力する。
【特許文献１】特許第３１００２１１号公報（段落〔０００８〕〜〔００１０〕、第１図）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
従来の同期クロックを得るための技術は、上記したように平方根回路を要するものである。平方根回路はアナログ乗算器を用い、これは比較的高価な部品であった。
【０００５】
この発明は、このような点に鑑みてなされたものであり、平方根回路を用いない方法で、安価に構成することができる同期クロック生成回路を提供すること、及びその同期クロック生成回路を備えたアナログ／ディジタル角度変換器と角度検出装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
この発明による同期クロック生成回路は、角度検出器の出力する２相の角度信号Ｓ１とＳ２を、二乗回路でそれぞれ二乗処理し、二乗処理された二乗角度信号を加算回路で加算し、加算回路の出力信号の直流成分をフィルタで除去し、フィルタの出力信号を、基準電位とコンパレータで比較して矩形波に変換し、その矩形波の位相を移相器で所定量遅らせて補正し、移相器の出力信号を、同期化分周回路で角度検出器に供給する励磁信号に同期して１／２分周する。
【発明の効果】
【０００７】
以上のようにこの発明によれば、従来の同期クロック生成回路が必要とした平方根回路を用いずに同期クロック生成回路を提供することができる。
つまり、二乗回路、加算回路、フィルタ、コンパレータ、移相器、同期化分周回路とで同期クロック生成回路が構成でき、これらの回路はコストが安い部品で構成できる。したがって、平方根回路を用いた従来の方法に対してコストが安い同期クロック生成回路が提供できる。
【発明を実施するための最良の形態】
【０００８】
以下に、この発明の実施の形態を図面を参照して説明する。複数の図面中同一のものには同じ参照符号を付し、説明は繰り返さない。
【実施例１】
【０００９】
図１にこの発明による同期クロック生成回路の実施例１の機能構成を示す。図１では、従来技術の説明で示した巻線型角度検出器１Ａ及びトランス１を角度検出器１０として表記している。また、角度信号Ｋ１をＳ２、角度信号Ｋ２をＳ１と表記している。角度検出器１０は、図示しない励磁巻線に供給する励磁信号sinωｔをもとに角度信号Ｓ２＝Ａsinθsin(ωt+φ)と、Ｓ１＝Ａcosθsin(ωt+φ)を、それぞれ出力する。角度信号Ｓ１とＳ２のθは、角度検出器１０の検出角度であり、φは励磁信号との位相差である。この位相差φは、角度検出器１０が検出巻線と励磁巻線との電磁結合を利用することに基づき発生するものであり、通常数°〜十数°の遅れである。したがって、各角度信号Ｓ１とＳ２は、上記した式から明らかなように、角度検出器１０の検出角度によって互いに振幅が異なり、互いに同一位相で、励磁信号より位相が遅れた信号である。
【００１０】
この角度信号Ｓ１とＳ２が、それぞれ第１二乗回路１１と第２二乗回路１２に入力されて二乗され、二乗角度信号Ｓ１´とＳ２´とになる。角度信号Ｓ１とＳ２が二乗されると、マイナス側の波形は、プラス側に変化する。その結果、二乗角度信号Ｓ１´とＳ２´の周波数は、角度信号Ｓ１、Ｓ２の周波数の２倍となる。
【００１１】
二乗角度信号Ｓ１´とＳ２´は、加算回路１４で加算され、出力信号αとなる。角度検出器１０の検出角度θによっては、どちらか一方の角度信号が０になることがある。例えば、角度検出器１０の検出角度θ＝０°の時、sin０°＝０なので、二乗角度信号Ｓ２´は０である。又、角度検出器１０の検出角度θ＝９０°の時、cos９０°＝０なので、二乗角度信号Ｓ１´は０である。角度検出器１０の検出角度がどのような値でも二乗角度信号Ｓ１´とＳ２´を加算することで、加算回路１４の出力に０にならない信号を得ることができる。この結果、どのような検出角度であっても同期クロックＳＱ３を生成できるようになる。
【００１２】
加算回路１４の出力信号αは、フィルタ１６に入力されて、その直流成分が除去され、出力信号βとなる。その直流成分が除去されたフィルタ１６の出力信号βは、コンパレータ１８において、基準電位、この実施例１では、フィルタ１６及びコンパレータ１８を構成するアナログ回路の接地電位と比較され、矩形波の出力信号ＳＱ１に変換される。
【００１３】
フィルタ１６によって直流成分が除去された出力信号βを、コンパレータ１８で接地電位を基準にして矩形波信号に変換するので、後述する位相ずれが発生する。
つまり出力信号ＳＱ１は、角度信号Ｓ１、Ｓ２に対し位相がずれる。この位相ずれを移相器２０で補正する。
【００１４】
位相ずれが補正された矩形波の出力信号ＳＱ２を１／２分周すれば、同期クロックＳＱ３が得られるが、単純に分周するだけでは、同期クロックＳＱ３の位相が励磁信号に対して１８０°反転してしまうことがある。そこで、それを防止する目的で、同期化分周回路２２が、角度検出器１０内の図示しない励磁巻線に供給される励磁信号に同期して、移相器２０の出力信号を１／２分周することで同期クロックＳＱ３を得る。
【００１５】
このように、この実施例１によれば、第１、第２二乗回路１１、１２と、加算回路１４と、フィルタ１６と、コンパレータ１８と、移相器２０と、同期化分周回路２２と、で同期クロック生成回路が実現できる。
【００１６】
図２に図１で示した機能構成の各部の波形の一例を示し、更に実施例１の動作を説明する。波形を示すに当たって、角度信号Ｓ２＝Ａsinθsin(ωt+φ)、Ｓ１＝Ａcosθsin(ωt+φ)において、例えば角度検出器１０の検出角度θを４５°、振幅Ａを√２と仮定する。そのように仮定すると、各角度信号Ｓ１とＳ２は、図２（ａ）に示すように、振幅が±１Ｖの周期信号（sin(ωt+φ)）となる。この角度信号Ｓ１とＳ２を、それぞれ第１二乗回路１１と第２二乗回路１２で二乗すると、図２（ｂ）に示すように、マイナス側の波形がプラス側に変化する。その結果、周波数は角度信号Ｓ１、Ｓ２の２倍となる。
【００１７】
それぞれの振幅１Ｖの第１二乗回路１１と第２二乗回路１２の出力信号は、加算回路１４で加算されて図２（ｃ）に示すように振幅が２ＶＰ-Ｐの周期信号となる。この信号の平均値は２×１/２である。
【００１８】
図２（ｃ）に示される波形を矩形波に変換する動作を、加算回路１４の出力に接続されるフィルタ１６とフィルタ１６の出力に接続されるコンパレータ１８の２つの回路で行なっている。フィルタ１６は、例えば直流成分を除去するハイパスフィルタ（以降、ＨＰＦと称す）であり、その出力信号βを図２（ｄ）に示す。ＨＰＦ１６の遮断周波数を、好ましくは励磁信号周波数の１／１０以下に設定しておくと、加算回路１４の出力信号αに歪を与えずに直流成分を除去することができる。
【００１９】
ＨＰＦ１６において直流成分が除去された出力信号βは、コンパレータ１８によって基準電位である接地電位と比較され、図４（ａ）に示す矩形波の出力信号ＳＱ１に変換される。
【００２０】
上記の矩形波への変換の際に位相ずれが発生するので、その位相ずれについて説明する。図３に、この位相ずれの様子をより分かり易く示す。加算回路１４の出力信号がα、ＨＰＦ１６の出力信号がβ、コンパレータ１８の出力信号がＳＱ１である。コンパレータ１８の出力信号ＳＱ１で示す矩形波の立ち上がりのタイミングは、加算回路１４の出力信号αが基準電位０の時点から遅れており、その位相ずれ量をφ´で示している。
【００２１】
直流成分が除去されたＨＰＦ１６の出力信号βの平均値は０となるので、上記の位相ずれ量φ´は加算回路１４の出力信号αの振幅が０から平均値に達するまでの時間ｔ１から求められる。sinωｔを二乗したsin２ωｔの平均値は１／２である。sinωｔが０から平均値の平方根の値に達するまでの時間ｔ１は、
ｔ１＝（sin−１１/√２）/ω
ω＝２πｆ
で表現される。ｆは励磁信号の周波数であり、例えば１０ＫＨｚである。励磁信号周波数が１０ＫＨｚにおいては、ｔ１＝１２.５μｓとなる。この時間ｔ１に対応する位相量が位相ずれφ´となる。この例では、加算回路１４の出力信号αの周波数２ｆ（周期５０μｓ）から、位相ずれφ´＝１２.５/５０×３６０より９０°となる。
【００２２】
コンパレータ１８の出力信号ＳＱ１には、上記したような位相ずれφ´を伴うので、その位相ずれを移相器２０によって補正する。位相補正された移相器２０の出力信号波形を図４（ｂ）に示す。この図４（ｂ）に示す信号が、同期クロックＳＱ３の２倍の周波数である出力信号ＳＱ２である。
【００２３】
移相器２０の具体的構成の一例を図５に示す。位相ずれの補正は、コンパレータ１８の出力信号ＳＱ１の立ち上がりと立ち下りのタイミングを遅らせることで出来る。９０°の遅れ位相を進ませることは出来ないので、２７０°（２７０°＝３６０°−９０°）の位相を移相器２０で遅らせる。タイミングの遅延量は、クロック信号Ｃの周波数とレジスタ５１の値で設定される。
【００２４】
例えばクロック信号Ｃの周波数は４０ＭＨｚ（周期＝０.０２５μｓ）である。励磁信号の周波数が１０ＫＨｚの場合に、加算回路１４の出力信号αの一周期は５０μｓとなるので、その一周期は２０００カウントということになる。したがって、位相を２７０°遅らせるには、レジスタ５１に１５００（１５００＝２７０／３６０×２０００）をセットすればよい。
【００２５】
ＲＳラッチ５９のＱ端子より移相器２０の出力信号ＳＱ２が出力される。位相ずれを伴うコンパレータ１８の出力信号ＳＱ１が、カウンタ５２のカウント動作を許可するイネーブル端子Ｅ５２に接続される。コンパレータ１８の出力信号ＳＱ１がインバータ５４で反転されてカウンタ５０のカウント動作を許可するイネーブル端子Ｅ５０に接続される。クロック信号Ｃがカウンタ５２とカウンタ５０のクロック信号端子Ｃ５２とＣ５０に接続される。
【００２６】
カウンタ５２とカウンタ５０のそれぞれの出力端子Ｑ５２とＱ５０とが、それぞれ比較器５６と５８に接続される。レジスタ５１の出力が比較器５６と５８に接続される。比較器５６と５８の出力端子が各カウンタ５２と５０のクリア端子Ｒ５２とＲ５０とにそれぞれ接続されている。更に比較器５６の出力端子は、ＲＳラッチ５９のセット端子に接続され、また、比較器５８の出力端子は、ＲＳラッチ５９のリセット端子に接続される。
【００２７】
カウンタ５２は、例えば１１ビットバイナリーカウンタであり、コンパレータ１８の出力信号ＳＱ１が“０”から“１”に立ち上がるとカウンタ５２のカウント動作が許可され、クロック信号Ｃのパルス数のカウントを開始する。比較器５６は、カウンタ５２の出力端子Ｑ５２のカウント値と、レジスタ５１の値とを比較する。クロック信号Ｃを１５００パルス数えた時に比較器５６の出力が“１”となって、ＲＳラッチ５９のＱ端子を“１”にセットする。
【００２８】
カウンタ５２のクリア端子Ｒ５２へ“１”が入力されると、カウンタ５２はクロック信号Ｃの立ち下りで、カウント動作を停止するとともに出力端子Ｑ５２を“０”にする。次に、コンパレータ１８の出力信号ＳＱ１が“１”から“０”に立ち下がるとインバータ５４で反転されて、カウンタ５０のカウント動作が許可され、クロック信号Ｃのパルス数のカウントを開始する。
【００２９】
比較器５８は、カウンタ５０の出力端子Ｑ５０のカウント値と、レジスタ５１の値とを比較する。クロック信号Ｃを１５００パルス数えた時に比較器５８の出力が“１”となって、ＲＳラッチ５９のＱ端子を“０”にリセットする。
【００３０】
カウンタ５０のクリア端子Ｒ５０へ“１”が入力されると、カウンタ５０はクロック信号Ｃの立ち下りで、カウント動作を停止するとともに出力端子Ｑ５０を“０”にする。このようにして、コンパレータ１８の出力信号ＳＱ１の立ち上がりと立ち下がりのタイミングを遅らせることが出来る。
【００３１】
移相器２０の出力信号ＳＱ２を１／２分周すれば、図４（ｃ）に示すような同期クロックＳＱ３を得ることが出来る。角度検出器に供給する励磁信号との位相関係を考慮することなく、移相器２０の出力信号ＳＱ２を単純に１／２分周すると、分周器の初期状態や分周開始のタイミングによっては、同期クロックＳＱ３の位相が反転してしまう。したがって、角度検出器１０に供給する励磁信号に同期して分周する同期化分周を行なう。
【００３２】
同期化分周回路２２の一例を図６に示す。同期化分周回路２２は、コンパレータ６２とＤＦＦ（Dtype Flip Flop）６０で構成することができる。コンパレータ６２に励磁信号が入力され、ＤＦＦ６０のＣ端子に移相器２０の出力信号であるＳＱ２が入力され、ＤＦＦ６０のＱ端子より同期クロックＳＱ３が出力される。
【００３３】
同期化分周回路２２の動作を図７（ａ）を用いて説明する。矩形波励磁信号７０は、角度検出器１０に供給される正弦波の励磁信号がコンパレータ６２で矩形波に変換された信号である。なお、コンパレータ６２の基準電位は接地電位である。コンパレータ６２で矩形波に変換された矩形波励磁信号７０を、移相器２０からの出力信号ＳＱ２の立ち上がりのタイミングで取り込む（ラッチ）ことで同期化と１／２分周とが同時になされる。その結果、移相器２０の出力信号ＳＱ２の立ち上がりで反転する１／２分周された同期クロックＳＱ３が、ＤＦＦ６０のＱ端子に生成される。
【００３４】
［応用例１］
図１に示した同期クロック生成回路は、例えば、角度値を出力するアナログ/ディジタル角度変換器（以降、Ａ／Ｄコンバータと称す）に応用することができる。上記の同期クロック生成回路を用いてＡ／Ｄコンバータ８００を構成した例を図８に示す。図示しない角度検出器からの角度信号Ｓ１とＳ２は、アナログ／ディジタル変換器（以降、ＡＤＣと称す）８２と、先に説明したこの発明による同期クロック生成部８４に、それぞれ入力される。角度信号Ｓ１とＳ２は、ＡＤＣ８２でそれぞれディジタル角度信号Ｓ１１とＳ２１に変換される。同期クロック生成部８４は、各角度信号Ｓ１とＳ２から、同期クロックＳＱ３を生成して検波部８６に出力する。検波部８６では、同期クロックＳＱ３を参照信号として、ＡＤＣ８２でディジタル化された各角度信号Ｓ１１とＳ２１の同期検波を行う。同期検波された各角度信号Ｓ１２とＳ２２から、トラッキングループ部８８は、ディジタル角度情報を生成する。トラッキングループ部８８で生成された角度情報は、角度出力部８９より出力される。
【００３５】
[応用例２]
応用例１に示したＡ/Ｄコンバータ８００と、図１に示した角度検出器１０とで、図１１に示す角度検出装置を構成することができる。検出巻線と励磁巻線を備える角度検出器１０のアナログ出力信号である角度信号Ｓ１とＳ２を、Ａ/Ｄコンバータ８００に入力し、励磁信号源１２０から角度検出器１０とＡ/Ｄコンバータ８００に正弦波の励磁信号を供給することで、ディジタル角度信号を出力する角度検出装置が実現できる。
【００３６】
［変形例１］
図６に示した同期化分周回路２２は、励磁信号と角度信号Ｓ１とＳ２との位相差の関係が、角度信号Ｓ１とＳ２の遅れであることを前提とした場合である。しかし、角度検出器１０とＡ／Ｄコンバータ８００間の配線状況は色々な場合が想定され、その間のインピーダンス条件によっては、励磁信号よりも角度信号Ｓ１とＳ２の位相が進んでしまう場合があり得る。
【００３７】
そうすると、移相器２０の出力信号ＳＱ２の位相も、進んだ位相となる。この移相器２０の出力信号ＳＱ２と励磁信号とで同期クロックＳＱ３を生成すると、図７（ｂ）に示すように同期クロックＳＱ３の位相が１８０°反転してしまい、誤った位相となる。
【００３８】
これを防止するためには、同期化分周回路２２のＤＦＦ６０が参照する矩形波励磁信号７０の位相を９０°進めておけばよい。その構成を図９に示す。位相を９０°進めるために、コンパレータ６２とＤＦＦ６０の間に＋９０°移相器９２を設ける。＋９０°移相器９２は前述の移相器２０と同じ考え方で構成することができる。つまり、コンパレータ６２の出力信号の立ち上がりと立ち下りのタイミングをカウンタを用いて位相２７０°に相当する時間だけ遅らせればよい。
【００３９】
移相器２０の出力信号ＳＱ２の位相が、上記した理由で進んだとしても、ＤＦＦ６０に入力する矩形波励磁信号７０の位相を＋９０°移相器９２で９０°進め、矩形波励磁信号９４を生成することで、図７（ｃ）に示すように同期クロックＳＱ３を正常に出力することが出来る。
図９の構成は、励磁信号に対する角度信号Ｓ１とＳ２の位相ずれφが位相進み４５°まで、及び位相遅れ４５°まで、正しい位相の同期クロックＳＱ３を出力することが出来る。
【００４０】
［変形例２］
前述の説明では、フィルタ１６をＨＰＦとして説明して来たが、この発明はＨＰＦに限定されない。例えば、ＨＰＦの代わりにローパスフィルタ（以降、ＬＰＦと称す）で構成することも可能である。その構成を図１０に示す。加算回路１４の出力信号αをＬＰＦ１００に入力し、ＬＰＦ１００の出力信号β´をコンパレータ１８の反転入力端子（−）に入力する。また、加算回路１４の出力信号αをコンパレータ１８の非反転入力端子（＋）に入力する。コンパレータ１８の出力は、移相器２０へ接続される。
【００４１】
ＬＰＦ１００の遮断周波数を、角度信号Ｓ１とＳ２の周波数よりも十分低く設定しておくことで、ＬＰＦ１００の出力信号β´は、加算回路１４の出力信号αの平均電圧となる。加算回路１４の出力信号αを、ＬＰＦ１００の出力する平均電圧を基準にしてコンパレータ１８で矩形波に変換することでも、実施例１で説明したコンパレータ１８の出力信号ＳＱ１と同じ出力が得られる。
【００４２】
フィルタ１６に、実施例１のＨＰＦを使用した説明及び上記のＬＰＦを使用した説明は、コンパレータ１８の基準電位に加算回路１４の出力信号αの平均値を使用するものである。コンパレータ１８は、加算回路１４の出力信号αを矩形波に変換することを目的としているので、コンパレータ１８の基準電位は平均電圧でなくてもよい。
【００４３】
コンパレータ１８に与える基準電位としては、加算回路１４の出力信号αの電圧範囲内であればよく、設定した基準電位で定まる移相量を、移相器２０で移相すればよい。また更に、フィルタ１６としてバンドパスフィルタ（以降、ＢＰＦと称す）を用いてもよい。例えば、加算回路１４の出力信号αから、ＢＰＦで励磁信号周波数の２倍の周波数の正弦波信号を抽出し、コンパレータ１８で矩形波に変換し、それを１／２分周して同期クロックＳＱ３を生成してもよい。
【００４４】
以上のように、実施例１は種々の変形が可能である。
高価な平方根回路を使用せず、安い部品が使用できる第１、第２二乗回路、加算回路、フィルタ、コンパレータ、移相器、同期化分周回路とで、同期クロック生成回路が構成できる。つまり、本願発明によれば、コストが安く位相精度も十分に良い、同期クロック生成回路を提供することができる。
【図面の簡単な説明】
【００４５】
【図１】この発明による同期クロック生成回路の実施例１の機能構成を示す図。
【図２】図１に示した機能構成の各部の波形の一例を示す、図２（ａ）は角度信号Ｓ１とＳ２を示す、図２（ｂ）は第１，第２二乗回路１１，１２の出力信号波形を示す、図２（ｃ）は加算回路１４の出力信号波形を示す、図２（ｄ）はフィルタ１６の出力信号波形を示す図である。
【図３】位相ずれ量を分かり易く説明する図。
【図４】図１に示した機能構成の各部の波形の一例を示す、図４（ａ）はコンパレータ１８の出力信号波形を示す、図４（ｂ）は移相器２０の出力信号波形を示す、図４（ｃ）は同期化分周回路２２の出力信号波形を示す図である。
【図５】移相器２０の一具体例を示す図。
【図６】同期化分周回路２２の一具体例を示す図。
【図７】同期化分周回路２２の動作を説明するための図であり、図７（ａ）は励磁信号よりも角度信号Ｓ１とＳ２の位相が遅れた場合の同期化分周回路２２の動作を示す図、図７（ｂ）は励磁信号よりも角度信号Ｓ１とＳ２の位相が進んだ場合の同期化分周回路２２の動作を示す図、図７（ｃ）は矩形波励磁信号の位相を９０°進めた場合の同期化分周回路２２の動作を示す図である。
【図８】この発明の同期クロック生成回路をＡ／Ｄコンバータに応用した場合の機能構成を示す図。
【図９】同期化分周回路２２をコンパレータと＋９０°移相器とＤＦＦとで構成した例を示す図である。
【図１０】フィルタ１６をローパスフィルタ１００で構成した例を示す図。
【図１１】この発明の角度検出装置を示す図。
【図１２】特許文献１に開示された従来の角度変換器の同期クロック生成回路を示す図。
【技術分野】
【０００１】
この発明は、２相レゾルバのアナログ信号出力から、アナログ／ディジタル角度変換器のための同期クロックを生成する同期クロック生成回路及び、その同期クロック生成回路を備えたアナログ／ディジタル角度変換器と角度検出装置に関する。
【背景技術】
【０００２】
特許文献１に開示された従来の角度変換器の同期クロック生成回路を図１２に示し、その動作を説明する。
【０００３】
シンクロ又はレゾルバ等の周知の巻線型角度検出器１Ａから得られたアナログ信号である角度検出信号１ａ、１ｂ、１ｃ、１ｄは、周知のスコットトランス又はアイソレーショントランス（以降、トランスと称す）１に入力される。トランス１は、この角度検出信号１ａ〜１ｄをもとに角度信号Ｋ１＝KsinθsinωtとＫ２＝Kcosθsinωtを生成して、シンクロ／ディジタルコンバータ（Ｓ／Ｄコンバータ）又はレゾルバ／ディジタルコンバータ（Ｒ／Ｄコンバータ）からなるＡ／Ｄコンバータ２に出力する。同時に、その角度信号Ｋ１とＫ２は一対の二乗回路３ａと３ｂにそれぞれ入力される。角度信号Ｋ１、Ｋ２は、二乗回路３ａと３ｂでそれぞれ二乗処理され、二乗角度信号（K2sin2θsin2ωt）と（K２cos２θsin２ωt）とになる。二乗処理された各角度信号は、加算器４で加算されて加算角度信号４ａ＝K2sin2ωt(sin2θ＋cos２θ)となる。この加算角度信号４ａは、平方根回路５に入力されて平方根処理される。(sin2θ＋cos２θ)は１であるため、平方根回路５の出力には、Ksinωtが出力される。このKsinωtの信号は、レベル調整回路６で振幅が調整され、K´sinωtとしてＡ／Ｄコンバータ２のＲＥＦ端子２ｃに入力される。Ａ／Ｄコンバータ２は、K´sinωtの信号を同期クロックとして用いてディジタル角度信号２ｄを出力する。
【特許文献１】特許第３１００２１１号公報（段落〔０００８〕〜〔００１０〕、第１図）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
従来の同期クロックを得るための技術は、上記したように平方根回路を要するものである。平方根回路はアナログ乗算器を用い、これは比較的高価な部品であった。
【０００５】
この発明は、このような点に鑑みてなされたものであり、平方根回路を用いない方法で、安価に構成することができる同期クロック生成回路を提供すること、及びその同期クロック生成回路を備えたアナログ／ディジタル角度変換器と角度検出装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
この発明による同期クロック生成回路は、角度検出器の出力する２相の角度信号Ｓ１とＳ２を、二乗回路でそれぞれ二乗処理し、二乗処理された二乗角度信号を加算回路で加算し、加算回路の出力信号の直流成分をフィルタで除去し、フィルタの出力信号を、基準電位とコンパレータで比較して矩形波に変換し、その矩形波の位相を移相器で所定量遅らせて補正し、移相器の出力信号を、同期化分周回路で角度検出器に供給する励磁信号に同期して１／２分周する。
【発明の効果】
【０００７】
以上のようにこの発明によれば、従来の同期クロック生成回路が必要とした平方根回路を用いずに同期クロック生成回路を提供することができる。
つまり、二乗回路、加算回路、フィルタ、コンパレータ、移相器、同期化分周回路とで同期クロック生成回路が構成でき、これらの回路はコストが安い部品で構成できる。したがって、平方根回路を用いた従来の方法に対してコストが安い同期クロック生成回路が提供できる。
【発明を実施するための最良の形態】
【０００８】
以下に、この発明の実施の形態を図面を参照して説明する。複数の図面中同一のものには同じ参照符号を付し、説明は繰り返さない。
【実施例１】
【０００９】
図１にこの発明による同期クロック生成回路の実施例１の機能構成を示す。図１では、従来技術の説明で示した巻線型角度検出器１Ａ及びトランス１を角度検出器１０として表記している。また、角度信号Ｋ１をＳ２、角度信号Ｋ２をＳ１と表記している。角度検出器１０は、図示しない励磁巻線に供給する励磁信号sinωｔをもとに角度信号Ｓ２＝Ａsinθsin(ωt+φ)と、Ｓ１＝Ａcosθsin(ωt+φ)を、それぞれ出力する。角度信号Ｓ１とＳ２のθは、角度検出器１０の検出角度であり、φは励磁信号との位相差である。この位相差φは、角度検出器１０が検出巻線と励磁巻線との電磁結合を利用することに基づき発生するものであり、通常数°〜十数°の遅れである。したがって、各角度信号Ｓ１とＳ２は、上記した式から明らかなように、角度検出器１０の検出角度によって互いに振幅が異なり、互いに同一位相で、励磁信号より位相が遅れた信号である。
【００１０】
この角度信号Ｓ１とＳ２が、それぞれ第１二乗回路１１と第２二乗回路１２に入力されて二乗され、二乗角度信号Ｓ１´とＳ２´とになる。角度信号Ｓ１とＳ２が二乗されると、マイナス側の波形は、プラス側に変化する。その結果、二乗角度信号Ｓ１´とＳ２´の周波数は、角度信号Ｓ１、Ｓ２の周波数の２倍となる。
【００１１】
二乗角度信号Ｓ１´とＳ２´は、加算回路１４で加算され、出力信号αとなる。角度検出器１０の検出角度θによっては、どちらか一方の角度信号が０になることがある。例えば、角度検出器１０の検出角度θ＝０°の時、sin０°＝０なので、二乗角度信号Ｓ２´は０である。又、角度検出器１０の検出角度θ＝９０°の時、cos９０°＝０なので、二乗角度信号Ｓ１´は０である。角度検出器１０の検出角度がどのような値でも二乗角度信号Ｓ１´とＳ２´を加算することで、加算回路１４の出力に０にならない信号を得ることができる。この結果、どのような検出角度であっても同期クロックＳＱ３を生成できるようになる。
【００１２】
加算回路１４の出力信号αは、フィルタ１６に入力されて、その直流成分が除去され、出力信号βとなる。その直流成分が除去されたフィルタ１６の出力信号βは、コンパレータ１８において、基準電位、この実施例１では、フィルタ１６及びコンパレータ１８を構成するアナログ回路の接地電位と比較され、矩形波の出力信号ＳＱ１に変換される。
【００１３】
フィルタ１６によって直流成分が除去された出力信号βを、コンパレータ１８で接地電位を基準にして矩形波信号に変換するので、後述する位相ずれが発生する。
つまり出力信号ＳＱ１は、角度信号Ｓ１、Ｓ２に対し位相がずれる。この位相ずれを移相器２０で補正する。
【００１４】
位相ずれが補正された矩形波の出力信号ＳＱ２を１／２分周すれば、同期クロックＳＱ３が得られるが、単純に分周するだけでは、同期クロックＳＱ３の位相が励磁信号に対して１８０°反転してしまうことがある。そこで、それを防止する目的で、同期化分周回路２２が、角度検出器１０内の図示しない励磁巻線に供給される励磁信号に同期して、移相器２０の出力信号を１／２分周することで同期クロックＳＱ３を得る。
【００１５】
このように、この実施例１によれば、第１、第２二乗回路１１、１２と、加算回路１４と、フィルタ１６と、コンパレータ１８と、移相器２０と、同期化分周回路２２と、で同期クロック生成回路が実現できる。
【００１６】
図２に図１で示した機能構成の各部の波形の一例を示し、更に実施例１の動作を説明する。波形を示すに当たって、角度信号Ｓ２＝Ａsinθsin(ωt+φ)、Ｓ１＝Ａcosθsin(ωt+φ)において、例えば角度検出器１０の検出角度θを４５°、振幅Ａを√２と仮定する。そのように仮定すると、各角度信号Ｓ１とＳ２は、図２（ａ）に示すように、振幅が±１Ｖの周期信号（sin(ωt+φ)）となる。この角度信号Ｓ１とＳ２を、それぞれ第１二乗回路１１と第２二乗回路１２で二乗すると、図２（ｂ）に示すように、マイナス側の波形がプラス側に変化する。その結果、周波数は角度信号Ｓ１、Ｓ２の２倍となる。
【００１７】
それぞれの振幅１Ｖの第１二乗回路１１と第２二乗回路１２の出力信号は、加算回路１４で加算されて図２（ｃ）に示すように振幅が２ＶＰ-Ｐの周期信号となる。この信号の平均値は２×１/２である。
【００１８】
図２（ｃ）に示される波形を矩形波に変換する動作を、加算回路１４の出力に接続されるフィルタ１６とフィルタ１６の出力に接続されるコンパレータ１８の２つの回路で行なっている。フィルタ１６は、例えば直流成分を除去するハイパスフィルタ（以降、ＨＰＦと称す）であり、その出力信号βを図２（ｄ）に示す。ＨＰＦ１６の遮断周波数を、好ましくは励磁信号周波数の１／１０以下に設定しておくと、加算回路１４の出力信号αに歪を与えずに直流成分を除去することができる。
【００１９】
ＨＰＦ１６において直流成分が除去された出力信号βは、コンパレータ１８によって基準電位である接地電位と比較され、図４（ａ）に示す矩形波の出力信号ＳＱ１に変換される。
【００２０】
上記の矩形波への変換の際に位相ずれが発生するので、その位相ずれについて説明する。図３に、この位相ずれの様子をより分かり易く示す。加算回路１４の出力信号がα、ＨＰＦ１６の出力信号がβ、コンパレータ１８の出力信号がＳＱ１である。コンパレータ１８の出力信号ＳＱ１で示す矩形波の立ち上がりのタイミングは、加算回路１４の出力信号αが基準電位０の時点から遅れており、その位相ずれ量をφ´で示している。
【００２１】
直流成分が除去されたＨＰＦ１６の出力信号βの平均値は０となるので、上記の位相ずれ量φ´は加算回路１４の出力信号αの振幅が０から平均値に達するまでの時間ｔ１から求められる。sinωｔを二乗したsin２ωｔの平均値は１／２である。sinωｔが０から平均値の平方根の値に達するまでの時間ｔ１は、
ｔ１＝（sin−１１/√２）/ω
ω＝２πｆ
で表現される。ｆは励磁信号の周波数であり、例えば１０ＫＨｚである。励磁信号周波数が１０ＫＨｚにおいては、ｔ１＝１２.５μｓとなる。この時間ｔ１に対応する位相量が位相ずれφ´となる。この例では、加算回路１４の出力信号αの周波数２ｆ（周期５０μｓ）から、位相ずれφ´＝１２.５/５０×３６０より９０°となる。
【００２２】
コンパレータ１８の出力信号ＳＱ１には、上記したような位相ずれφ´を伴うので、その位相ずれを移相器２０によって補正する。位相補正された移相器２０の出力信号波形を図４（ｂ）に示す。この図４（ｂ）に示す信号が、同期クロックＳＱ３の２倍の周波数である出力信号ＳＱ２である。
【００２３】
移相器２０の具体的構成の一例を図５に示す。位相ずれの補正は、コンパレータ１８の出力信号ＳＱ１の立ち上がりと立ち下りのタイミングを遅らせることで出来る。９０°の遅れ位相を進ませることは出来ないので、２７０°（２７０°＝３６０°−９０°）の位相を移相器２０で遅らせる。タイミングの遅延量は、クロック信号Ｃの周波数とレジスタ５１の値で設定される。
【００２４】
例えばクロック信号Ｃの周波数は４０ＭＨｚ（周期＝０.０２５μｓ）である。励磁信号の周波数が１０ＫＨｚの場合に、加算回路１４の出力信号αの一周期は５０μｓとなるので、その一周期は２０００カウントということになる。したがって、位相を２７０°遅らせるには、レジスタ５１に１５００（１５００＝２７０／３６０×２０００）をセットすればよい。
【００２５】
ＲＳラッチ５９のＱ端子より移相器２０の出力信号ＳＱ２が出力される。位相ずれを伴うコンパレータ１８の出力信号ＳＱ１が、カウンタ５２のカウント動作を許可するイネーブル端子Ｅ５２に接続される。コンパレータ１８の出力信号ＳＱ１がインバータ５４で反転されてカウンタ５０のカウント動作を許可するイネーブル端子Ｅ５０に接続される。クロック信号Ｃがカウンタ５２とカウンタ５０のクロック信号端子Ｃ５２とＣ５０に接続される。
【００２６】
カウンタ５２とカウンタ５０のそれぞれの出力端子Ｑ５２とＱ５０とが、それぞれ比較器５６と５８に接続される。レジスタ５１の出力が比較器５６と５８に接続される。比較器５６と５８の出力端子が各カウンタ５２と５０のクリア端子Ｒ５２とＲ５０とにそれぞれ接続されている。更に比較器５６の出力端子は、ＲＳラッチ５９のセット端子に接続され、また、比較器５８の出力端子は、ＲＳラッチ５９のリセット端子に接続される。
【００２７】
カウンタ５２は、例えば１１ビットバイナリーカウンタであり、コンパレータ１８の出力信号ＳＱ１が“０”から“１”に立ち上がるとカウンタ５２のカウント動作が許可され、クロック信号Ｃのパルス数のカウントを開始する。比較器５６は、カウンタ５２の出力端子Ｑ５２のカウント値と、レジスタ５１の値とを比較する。クロック信号Ｃを１５００パルス数えた時に比較器５６の出力が“１”となって、ＲＳラッチ５９のＱ端子を“１”にセットする。
【００２８】
カウンタ５２のクリア端子Ｒ５２へ“１”が入力されると、カウンタ５２はクロック信号Ｃの立ち下りで、カウント動作を停止するとともに出力端子Ｑ５２を“０”にする。次に、コンパレータ１８の出力信号ＳＱ１が“１”から“０”に立ち下がるとインバータ５４で反転されて、カウンタ５０のカウント動作が許可され、クロック信号Ｃのパルス数のカウントを開始する。
【００２９】
比較器５８は、カウンタ５０の出力端子Ｑ５０のカウント値と、レジスタ５１の値とを比較する。クロック信号Ｃを１５００パルス数えた時に比較器５８の出力が“１”となって、ＲＳラッチ５９のＱ端子を“０”にリセットする。
【００３０】
カウンタ５０のクリア端子Ｒ５０へ“１”が入力されると、カウンタ５０はクロック信号Ｃの立ち下りで、カウント動作を停止するとともに出力端子Ｑ５０を“０”にする。このようにして、コンパレータ１８の出力信号ＳＱ１の立ち上がりと立ち下がりのタイミングを遅らせることが出来る。
【００３１】
移相器２０の出力信号ＳＱ２を１／２分周すれば、図４（ｃ）に示すような同期クロックＳＱ３を得ることが出来る。角度検出器に供給する励磁信号との位相関係を考慮することなく、移相器２０の出力信号ＳＱ２を単純に１／２分周すると、分周器の初期状態や分周開始のタイミングによっては、同期クロックＳＱ３の位相が反転してしまう。したがって、角度検出器１０に供給する励磁信号に同期して分周する同期化分周を行なう。
【００３２】
同期化分周回路２２の一例を図６に示す。同期化分周回路２２は、コンパレータ６２とＤＦＦ（Dtype Flip Flop）６０で構成することができる。コンパレータ６２に励磁信号が入力され、ＤＦＦ６０のＣ端子に移相器２０の出力信号であるＳＱ２が入力され、ＤＦＦ６０のＱ端子より同期クロックＳＱ３が出力される。
【００３３】
同期化分周回路２２の動作を図７（ａ）を用いて説明する。矩形波励磁信号７０は、角度検出器１０に供給される正弦波の励磁信号がコンパレータ６２で矩形波に変換された信号である。なお、コンパレータ６２の基準電位は接地電位である。コンパレータ６２で矩形波に変換された矩形波励磁信号７０を、移相器２０からの出力信号ＳＱ２の立ち上がりのタイミングで取り込む（ラッチ）ことで同期化と１／２分周とが同時になされる。その結果、移相器２０の出力信号ＳＱ２の立ち上がりで反転する１／２分周された同期クロックＳＱ３が、ＤＦＦ６０のＱ端子に生成される。
【００３４】
［応用例１］
図１に示した同期クロック生成回路は、例えば、角度値を出力するアナログ/ディジタル角度変換器（以降、Ａ／Ｄコンバータと称す）に応用することができる。上記の同期クロック生成回路を用いてＡ／Ｄコンバータ８００を構成した例を図８に示す。図示しない角度検出器からの角度信号Ｓ１とＳ２は、アナログ／ディジタル変換器（以降、ＡＤＣと称す）８２と、先に説明したこの発明による同期クロック生成部８４に、それぞれ入力される。角度信号Ｓ１とＳ２は、ＡＤＣ８２でそれぞれディジタル角度信号Ｓ１１とＳ２１に変換される。同期クロック生成部８４は、各角度信号Ｓ１とＳ２から、同期クロックＳＱ３を生成して検波部８６に出力する。検波部８６では、同期クロックＳＱ３を参照信号として、ＡＤＣ８２でディジタル化された各角度信号Ｓ１１とＳ２１の同期検波を行う。同期検波された各角度信号Ｓ１２とＳ２２から、トラッキングループ部８８は、ディジタル角度情報を生成する。トラッキングループ部８８で生成された角度情報は、角度出力部８９より出力される。
【００３５】
[応用例２]
応用例１に示したＡ/Ｄコンバータ８００と、図１に示した角度検出器１０とで、図１１に示す角度検出装置を構成することができる。検出巻線と励磁巻線を備える角度検出器１０のアナログ出力信号である角度信号Ｓ１とＳ２を、Ａ/Ｄコンバータ８００に入力し、励磁信号源１２０から角度検出器１０とＡ/Ｄコンバータ８００に正弦波の励磁信号を供給することで、ディジタル角度信号を出力する角度検出装置が実現できる。
【００３６】
［変形例１］
図６に示した同期化分周回路２２は、励磁信号と角度信号Ｓ１とＳ２との位相差の関係が、角度信号Ｓ１とＳ２の遅れであることを前提とした場合である。しかし、角度検出器１０とＡ／Ｄコンバータ８００間の配線状況は色々な場合が想定され、その間のインピーダンス条件によっては、励磁信号よりも角度信号Ｓ１とＳ２の位相が進んでしまう場合があり得る。
【００３７】
そうすると、移相器２０の出力信号ＳＱ２の位相も、進んだ位相となる。この移相器２０の出力信号ＳＱ２と励磁信号とで同期クロックＳＱ３を生成すると、図７（ｂ）に示すように同期クロックＳＱ３の位相が１８０°反転してしまい、誤った位相となる。
【００３８】
これを防止するためには、同期化分周回路２２のＤＦＦ６０が参照する矩形波励磁信号７０の位相を９０°進めておけばよい。その構成を図９に示す。位相を９０°進めるために、コンパレータ６２とＤＦＦ６０の間に＋９０°移相器９２を設ける。＋９０°移相器９２は前述の移相器２０と同じ考え方で構成することができる。つまり、コンパレータ６２の出力信号の立ち上がりと立ち下りのタイミングをカウンタを用いて位相２７０°に相当する時間だけ遅らせればよい。
【００３９】
移相器２０の出力信号ＳＱ２の位相が、上記した理由で進んだとしても、ＤＦＦ６０に入力する矩形波励磁信号７０の位相を＋９０°移相器９２で９０°進め、矩形波励磁信号９４を生成することで、図７（ｃ）に示すように同期クロックＳＱ３を正常に出力することが出来る。
図９の構成は、励磁信号に対する角度信号Ｓ１とＳ２の位相ずれφが位相進み４５°まで、及び位相遅れ４５°まで、正しい位相の同期クロックＳＱ３を出力することが出来る。
【００４０】
［変形例２］
前述の説明では、フィルタ１６をＨＰＦとして説明して来たが、この発明はＨＰＦに限定されない。例えば、ＨＰＦの代わりにローパスフィルタ（以降、ＬＰＦと称す）で構成することも可能である。その構成を図１０に示す。加算回路１４の出力信号αをＬＰＦ１００に入力し、ＬＰＦ１００の出力信号β´をコンパレータ１８の反転入力端子（−）に入力する。また、加算回路１４の出力信号αをコンパレータ１８の非反転入力端子（＋）に入力する。コンパレータ１８の出力は、移相器２０へ接続される。
【００４１】
ＬＰＦ１００の遮断周波数を、角度信号Ｓ１とＳ２の周波数よりも十分低く設定しておくことで、ＬＰＦ１００の出力信号β´は、加算回路１４の出力信号αの平均電圧となる。加算回路１４の出力信号αを、ＬＰＦ１００の出力する平均電圧を基準にしてコンパレータ１８で矩形波に変換することでも、実施例１で説明したコンパレータ１８の出力信号ＳＱ１と同じ出力が得られる。
【００４２】
フィルタ１６に、実施例１のＨＰＦを使用した説明及び上記のＬＰＦを使用した説明は、コンパレータ１８の基準電位に加算回路１４の出力信号αの平均値を使用するものである。コンパレータ１８は、加算回路１４の出力信号αを矩形波に変換することを目的としているので、コンパレータ１８の基準電位は平均電圧でなくてもよい。
【００４３】
コンパレータ１８に与える基準電位としては、加算回路１４の出力信号αの電圧範囲内であればよく、設定した基準電位で定まる移相量を、移相器２０で移相すればよい。また更に、フィルタ１６としてバンドパスフィルタ（以降、ＢＰＦと称す）を用いてもよい。例えば、加算回路１４の出力信号αから、ＢＰＦで励磁信号周波数の２倍の周波数の正弦波信号を抽出し、コンパレータ１８で矩形波に変換し、それを１／２分周して同期クロックＳＱ３を生成してもよい。
【００４４】
以上のように、実施例１は種々の変形が可能である。
高価な平方根回路を使用せず、安い部品が使用できる第１、第２二乗回路、加算回路、フィルタ、コンパレータ、移相器、同期化分周回路とで、同期クロック生成回路が構成できる。つまり、本願発明によれば、コストが安く位相精度も十分に良い、同期クロック生成回路を提供することができる。
【図面の簡単な説明】
【００４５】
【図１】この発明による同期クロック生成回路の実施例１の機能構成を示す図。
【図２】図１に示した機能構成の各部の波形の一例を示す、図２（ａ）は角度信号Ｓ１とＳ２を示す、図２（ｂ）は第１，第２二乗回路１１，１２の出力信号波形を示す、図２（ｃ）は加算回路１４の出力信号波形を示す、図２（ｄ）はフィルタ１６の出力信号波形を示す図である。
【図３】位相ずれ量を分かり易く説明する図。
【図４】図１に示した機能構成の各部の波形の一例を示す、図４（ａ）はコンパレータ１８の出力信号波形を示す、図４（ｂ）は移相器２０の出力信号波形を示す、図４（ｃ）は同期化分周回路２２の出力信号波形を示す図である。
【図５】移相器２０の一具体例を示す図。
【図６】同期化分周回路２２の一具体例を示す図。
【図７】同期化分周回路２２の動作を説明するための図であり、図７（ａ）は励磁信号よりも角度信号Ｓ１とＳ２の位相が遅れた場合の同期化分周回路２２の動作を示す図、図７（ｂ）は励磁信号よりも角度信号Ｓ１とＳ２の位相が進んだ場合の同期化分周回路２２の動作を示す図、図７（ｃ）は矩形波励磁信号の位相を９０°進めた場合の同期化分周回路２２の動作を示す図である。
【図８】この発明の同期クロック生成回路をＡ／Ｄコンバータに応用した場合の機能構成を示す図。
【図９】同期化分周回路２２をコンパレータと＋９０°移相器とＤＦＦとで構成した例を示す図である。
【図１０】フィルタ１６をローパスフィルタ１００で構成した例を示す図。
【図１１】この発明の角度検出装置を示す図。
【図１２】特許文献１に開示された従来の角度変換器の同期クロック生成回路を示す図。
【特許請求の範囲】
【請求項１】
２相レゾルバ角度信号Ｓ１とＳ２を入力し、
上記角度信号Ｓ１を二乗する第１二乗回路と、
上記角度信号Ｓ２を二乗する第２二乗回路と、
上記第１、第２二乗回路の出力信号を加算する加算回路と、
上記加算回路の出力信号の直流成分を除去するフィルタと、
上記フィルタの出力信号と基準電位とを比較するコンパレータと、
上記コンパレータの出力信号の位相を所定量遅らせる移相器と、
上記２相レゾルバに供給する励磁信号を入力し、上記励磁信号に同期して上記移相器の出力信号を１／２分周する同期化分周回路と、
を具備することを特徴とする同期クロック生成回路。
【請求項２】
請求項１に記載の同期クロック生成回路において、
上記同期化分周回路は、上記励磁信号と同相の信号に同期して、上記移相器の出力信号を１／２分周する同期化分周回路
であることを特徴とする同期クロック生成回路。
【請求項３】
請求項１に記載の同期クロック生成回路において、
上記同期化分周回路は、上記励磁信号に対して位相を９０°進めた信号に同期して、上記移相器の出力信号を１／２分周する同期化分周回路
であることを特徴とする同期クロック生成回路。
【請求項４】
請求項１乃至３の何れかに記載の同期クロック生成回路を備えることを特徴とするアナログ／ディジタル角度変換器。
【請求項５】
検出巻線と励磁巻線を備えて、検出角度をアナログの２相レゾルバ角度信号で出力する角度検出器と、
上記アナログの２相レゾルバ角度信号をディジタル角度に変換して、ディジタル角度情報を出力する請求項４に記載のアナログ／ディジタル角度変換器と、
を具備することを特徴とする角度検出装置。
【請求項１】
２相レゾルバ角度信号Ｓ１とＳ２を入力し、
上記角度信号Ｓ１を二乗する第１二乗回路と、
上記角度信号Ｓ２を二乗する第２二乗回路と、
上記第１、第２二乗回路の出力信号を加算する加算回路と、
上記加算回路の出力信号の直流成分を除去するフィルタと、
上記フィルタの出力信号と基準電位とを比較するコンパレータと、
上記コンパレータの出力信号の位相を所定量遅らせる移相器と、
上記２相レゾルバに供給する励磁信号を入力し、上記励磁信号に同期して上記移相器の出力信号を１／２分周する同期化分周回路と、
を具備することを特徴とする同期クロック生成回路。
【請求項２】
請求項１に記載の同期クロック生成回路において、
上記同期化分周回路は、上記励磁信号と同相の信号に同期して、上記移相器の出力信号を１／２分周する同期化分周回路
であることを特徴とする同期クロック生成回路。
【請求項３】
請求項１に記載の同期クロック生成回路において、
上記同期化分周回路は、上記励磁信号に対して位相を９０°進めた信号に同期して、上記移相器の出力信号を１／２分周する同期化分周回路
であることを特徴とする同期クロック生成回路。
【請求項４】
請求項１乃至３の何れかに記載の同期クロック生成回路を備えることを特徴とするアナログ／ディジタル角度変換器。
【請求項５】
検出巻線と励磁巻線を備えて、検出角度をアナログの２相レゾルバ角度信号で出力する角度検出器と、
上記アナログの２相レゾルバ角度信号をディジタル角度に変換して、ディジタル角度情報を出力する請求項４に記載のアナログ／ディジタル角度変換器と、
を具備することを特徴とする角度検出装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【公開番号】特開２００９−１７１０５１（Ｐ２００９−１７１０５１Ａ）
【公開日】平成２１年７月３０日（２００９．７．３０）
【国際特許分類】
【出願番号】特願２００８−４８３０（Ｐ２００８−４８３０）
【出願日】平成２０年１月１１日（２００８．１．１１）
【出願人】（０００２３１０７３）日本航空電子工業株式会社 (1,081)
【Ｆターム（参考）】
【公開日】平成２１年７月３０日（２００９．７．３０）
【国際特許分類】
【出願日】平成２０年１月１１日（２００８．１．１１）
【出願人】（０００２３１０７３）日本航空電子工業株式会社 (1,081)
【Ｆターム（参考）】
[ Back to top ]