固体撮像装置
【課題】フォトダイオードの縦方向の微細化を図る。
【解決手段】実施形態に係わる固体撮像装置は、光の入射側の第１の面及びそれと反対側の第２の面を有する半導体基板１１と、半導体基板１１内のフォトダイオード１２と、半導体基板１１の第１の面側においてフォトダイオード１２の全体を覆い、半導体基板１１の外側から内側に向かう光を透過し、半導体基板１１の内側から外側に向かう光を反射する機能を有する機能層１３と、半導体基板１１の第２の面の全体を覆い、半導体基板１１の内側から外側に向かう光を反射する機能を有する反射層１４とを備える。
【解決手段】実施形態に係わる固体撮像装置は、光の入射側の第１の面及びそれと反対側の第２の面を有する半導体基板１１と、半導体基板１１内のフォトダイオード１２と、半導体基板１１の第１の面側においてフォトダイオード１２の全体を覆い、半導体基板１１の外側から内側に向かう光を透過し、半導体基板１１の内側から外側に向かう光を反射する機能を有する機能層１３と、半導体基板１１の第２の面の全体を覆い、半導体基板１１の内側から外側に向かう光を反射する機能を有する反射層１４とを備える。
【発明の詳細な説明】
【技術分野】
【０００１】
実施形態は、固体撮像装置に関する。
【背景技術】
【０００２】
ＣＭＯＳイメージセンサやＣＣＤ（Charge Coupled Device）などの固体撮像装置において、画素部のフォトダイオードは、基板の表面に垂直な縦方向（光の入射方向）の微細化に物理的限界を有する。これは、フォトダイオードを構成する基板（例えば、シリコン）の光の吸収率に依存する。
【０００３】
例えば、光の三原色のうち、最も吸収され難い赤色光（波長約７００ｎｍ）の５０％が吸収されるために必要な基板の厚さを、縦方向の微細化の物理的限界と仮定すると、基板がシリコンであるときの縦方向の微細化の物理的限界は、約３μｍである。
【０００４】
これに対し、フォトダイオードの横方向（基板の表面に平行な方向）の微細化の物理的限界は、例えば、フォトリソグラフィによる加工精度に依存する。近年、この加工精度の向上により、フォトダイオードの横方向の微細化の物理的限界は、ナノメートルオーダーまで進展している。これにより、フォトダイオードの横方向のサイズの縮小による画素数の増大が図られている。
【０００５】
しかし、フォトダイオードの縦方向のサイズが一定である一方で、横方向のサイズのみが縮小されると、基板の表面部から裏面部まで延びる層のアスペクト比Ｒ（Ｒ＝縦方向のサイズ／横方向のサイズ）が大きくなり、その層を形成することが難しくなる。例えば、素子分離層、ＴＳＶ（Through Silicon Via）などの導電層、アライメントマークなどは、基板の表面部から裏面部まで延びる層である。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００６−２６１３７２号公報
【特許文献２】特開２００８−１５３３６１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
実施形態は、フォトダイオードの縦方向の微細化を図る技術を提案する。
【課題を解決するための手段】
【０００８】
実施形態によれば、固体撮像装置は、光の入射側の第１の面及びそれと反対側の第２の面を有する半導体基板と、前記半導体基板内のフォトダイオードと、前記半導体基板の前記第１の面側において前記フォトダイオードの全体を覆い、前記半導体基板の外側から内側に向かう前記光を透過し、前記半導体基板の内側から外側に向かう前記光を反射する機能を有する機能層と、前記半導体基板の前記第２の面の全体を覆い、前記半導体基板の内側から外側に向かう前記光を反射する機能を有する反射層とを備える。
【図面の簡単な説明】
【０００９】
【図１】第１の基本構造を示す図。
【図２】第２の基本構造を示す図。
【図３】ＣＭＯＳイメージセンサを示す図。
【図４】ＣＭＯＳイメージセンサの読み出し回路を示す図。
【図５】表面照射型イメージセンサを示す図。
【図６】裏面照射型イメージセンサを示す図。
【図７】図６のイメージセンサの製造方法を示す図。
【図８】図６のイメージセンサの製造方法を示す図。
【図９】図６のイメージセンサの製造方法を示す図。
【図１０】図６のイメージセンサの製造方法を示す図。
【発明を実施するための形態】
【００１０】
以下、図面を参照しながら実施形態を説明する。
【００１１】
１． 基本構造
固体撮像装置において、基板の表面に垂直な縦方向（光の入射方向）の微細化を図るためには、第一に、入射光を吸収し易い材料により基板を構成する、第二に、入射光を反射させることにより入射光を基板内に閉じ込めるなどの技術が有効である。以下の実施例では、後者の入射光を基板内に閉じ込める技術を説明する。
【００１２】
入射光を基板内に閉じ込める方法としてまず思い付くのは、基板の表面側及び裏面側にそれぞれ反射層を設ける技術である。ここで、本明細書において、反射層とは、光を透過することなく、光をほぼ１００％反射する層のことをいうものとする。
【００１３】
例えば、光が基板の表面側から入射されるときは、基板の表面側の反射層に光を基板内に導く開口部を設け、基板の裏面側の全体を反射層により覆う。また、光が基板の裏面側から入射されるときは、基板の裏面側の反射層に光を基板内に導く開口部を設け、基板の表面側の全体を反射層により覆う。
【００１４】
しかし、この技術では、基板の一面側の反射層の開口部からの光は、基板の他面側の反射層に反射した後、再び、基板の一面側の反射層の開口部から基板の外部へ出て行ってしまう。このため、基板の他面側の反射層の表面形状を工夫し、基板の他面側で反射した光が再び基板の一面側の反射層で反射するような構造としなければならない。
【００１５】
そのためには、反射層の表面形状を高精度に制御するプロセスを開発することが必要である。しかし、そのようなプロセスを開発するためには、多大なコストが必要であると共に、仮にそれが開発されたとしても、高精度に光の反射角度を制御するのは難しく、生産スループットの悪化や、製造歩留まりの低下などが予想される。
【００１６】
そこで、以下の実施例では、反射層の表面形状を制御しなくても、入射光を基板内に確実に閉じ込めることにより、フォトダイオードの縦方向の微細化を図る技術を提案する。
【００１７】
尚、以下の実施例の特徴の一つは、反射層の表面形状を制御しなくても、入射光を基板内に確実に閉じ込めることにあるが、当然に、実施例の技術と、反射層の表面形状を制御する技術とを組み合わせることも可能である。
【００１８】
まず、基本構造について説明する。
【００１９】
以下の説明において、半導体基板又はその中の各層の導電型は一例である。例えば、以下に説明する固体撮像装置の導電型を全て逆にすることも可能である。
【００２０】
図１は、第１の基本構造を示している。
この基本構造は、表面照射型（Front side illumination type: FSI type）固体撮像装置に関する。
【００２１】
ｐ型半導体基板１１は、光の入射側の第１の面（表面）及びそれと反対側の第２の面（裏面）を有する。フォトダイオード１２は、ｐ型半導体基板１１内のｎ−型拡散層である。尚、ｐ型半導体基板１１は、ｎ型半導体基板上にエピタキシャル成長させたｐ型半導体層に代えてもよく、ｎ型半導体基板内に形成したｐ型不純物領域に代えてもよい。
【００２２】
機能層１３は、ｐ型半導体基板１１の第１の面側においてフォトダイオード１２の全体を覆う。本例では、機能層１３は、第１の面の全体を覆っているが、フォトダイオード１２の直上のみを覆えばよい。但し、後述する製造プロセスの簡略化の観点からすれば、機能層１３は、第１の面の全体を覆っているのが望ましい。
【００２３】
機能層１３は、ｐ型半導体基板１１の外側から内側に向かう光を透過し、ｐ型半導体基板１１の内側から外側に向かう光を反射する機能を有する。機能層１３は、例えば、光の透過率がＸ％、光の反射率がＹ％の半透明層、但し、Ｘ＋Ｙ≦１００である。
【００２４】
反射層１４は、ｐ型半導体基板１１の第２の面の全体を覆い、ｐ型半導体基板１１の内側から外側に向かう光を反射する機能を有する。
【００２５】
尚、光は、第１の面側の遮光層１５に設けられた開口部により、フォトダイオード１２内のみに入射される。リードトランジスタ（FET: Field Effect Transistor）Ｔは、ゲート１６に印加される電圧の制御により、フォトダイオード１２により検出された電荷（信号）をフローティングディフュージョン（ｎ＋型拡散層）１７に転送する。
【００２６】
素子分離層１８は、ｐ型半導体基板１１内のｐ＋型拡散層である。素子分離層１８は、フォトダイオード１２を含む１画素セル内で検出される電荷が、それに隣接する他の画素セルにリークすることを防止する。
【００２７】
尚、素子分離層１８は、酸化層（Deep Trench Isolation: DTI）などの絶縁層に置き換えることも可能である。
【００２８】
このような構造によれば、光の入射側となる第１の面は、例えば、半透明層などの機能層１３により覆われる。機能層１３は、ｐ型半導体基板１１の外側から内側に向かう光を透過するため、それに開口部を設ける必要がない。また、機能層１３は、ｐ型半導体基板１１の内側から外部に向かう光を反射するため、第２の面に設けられる反射層１４の表面形状を工夫する必要もない。
【００２９】
従って、第１の基本構造によれば、入射光を半導体基板１１内に確実に閉じ込めることにより、フォトダイオード１２の縦方向の微細化を図ることができる。
【００３０】
また、第１の面の機能層１３に開口部が不要であり、かつ、第２の面の反射層１４の表面形状を制御する必要がないため、第１及び第２の面の双方に反射層を設ける場合に比べて、製造プロセスの簡略化、製造コストの低下、さらには、生産スループットの向上や、製造歩留まりの向上などを図ることができる。
【００３１】
図２は、第２の基本構造を示している。
この基本構造は、裏面照射型（Back side illumination type: BSI type）固体撮像装置に関する。
【００３２】
ｐ型半導体基板１１は、光の入射側の第１の面（裏面）及びそれと反対側の第２の面（表面）を有する。フォトダイオード１２は、ｐ型半導体基板１１内のｎ−型拡散層である。尚、ｐ型半導体基板１１は、ｎ型半導体基板上にエピタキシャル成長させたｐ型半導体層に代えてもよく、ｎ型半導体基板内に形成したｐ型不純物領域に代えてもよい。
【００３３】
機能層１３は、ｐ型半導体基板１１の第１の面側においてフォトダイオード１２の全体を覆う。本例では、機能層１３は、第１の面の全体を覆っているが、フォトダイオード１２の直上のみを覆えばよい。但し、第１の基本構造と同様に、機能層１３は、第１の面の全体を覆っているのが望ましい。
【００３４】
機能層１３は、ｐ型半導体基板１１の外側から内側に向かう光を透過し、ｐ型半導体基板１１の内側から外側に向かう光を反射する機能を有する。機能層１３は、例えば、光の透過率がＸ％、光の反射率がＹ％の半透明層、但し、Ｘ＋Ｙ≦１００である。
【００３５】
反射層１４は、ｐ型半導体基板１１の第２の面の全体を覆い、ｐ型半導体基板１１の内側から外側に向かう光を反射する機能を有する。
【００３６】
尚、光は、第１の面側の遮光層１５に設けられた開口部により、フォトダイオード１２内のみに入射される。リードトランジスタ（FET: Field Effect Transistor）Ｔは、ゲート１６に印加される電圧の制御により、フォトダイオード１２により検出された電荷（信号）をフローティングディフュージョン（ｎ＋型拡散層）１７に転送する。
【００３７】
素子分離層１８は、ｐ型半導体基板１１内のｐ＋型拡散層である。素子分離層１８は、フォトダイオード１２を含む１画素セル内で検出される電荷が、それに隣接する他の画素セルにリークすることを防止する。
【００３８】
尚、素子分離層１８は、酸化層（DTI）などの絶縁層に置き換えることも可能である。
【００３９】
このような構造によれば、光の入射側となる第１の面は、例えば、半透明層などの機能層１３により覆われる。機能層１３は、ｐ型半導体基板１１の外側から内側に向かう光を透過するため、それに開口部を設ける必要がない。また、機能層１３は、ｐ型半導体基板１１の内側から外部に向かう光を反射するため、第２の面に設けられる反射層１４の表面形状を工夫する必要もない。
【００４０】
従って、第２の基本構造によれば、入射光を半導体基板１１内に確実に閉じ込めることにより、フォトダイオード１２の縦方向の微細化を図ることができる。
【００４１】
また、第１の面の機能層１３に開口部が不要であり、かつ、第２の面の反射層１４の表面形状を制御する必要がないため、第１及び第２の面の双方に反射層を設ける場合に比べて、製造プロセスの簡略化、製造コストの低下、さらには、生産スループットの向上や、製造歩留まりの向上などを図ることができる。
【００４２】
尚、第１及び第２の基本構造において、半導体基板１１は、シリコン基板の他、ＧａＡｓ基板などの化合物半導体基板を含むものとする。
【００４３】
２． 実施例
図３は、ＣＭＯＳイメージセンサ（ウェハ、１ショット及びチップ）を示している。
【００４４】
例えば、１枚のウェハから数百個のチップを製造するとき、１枚のウェハ上に複数ショットの露光を行う。本例では、１ショットで、３×４チップがウェハ上に転写される。１ショット内には、複数チップとそれらチップ間のスクライブラインＳＬとが含まれる。ウェハプロセス後、パッケージングプロセス前に、スクライブラインＳＬに沿ってウェハを切断することにより数百個のチップを製造する。
【００４５】
チップ全体図に示すように、ＣＭＯＳイメージセンサは、１チップ内のほとんどが画素領域１Ａであり、画素領域１Ａの周囲に周辺回路領域１Ｂが配置される。また、ＣＭＯＳイメージセンサを裏面照射型とすれば、さらに１チップ内の画素領域１Ａの占有率を大きくできる。ウェハプロセスにおけるアライメントに使用するアライメントマークＡＭは、例えば、スクライブラインＳＬ内に配置される。
【００４６】
図４は、ＣＭＯＳイメージセンサの回路図を示している。
【００４７】
画素領域１Ａは、アレイ状に配置される複数の画素セル３０を有する。画素領域１Ａ以外の領域は、周辺回路領域である。周辺回路領域は、読み出しのための負荷回路２２、出力信号線３２の電圧を制御する電圧制御部２３、行選択回路２４、ＡＤ(Analog-Digital)変換ブロック２５、タイミング回路２６及びバイアス発生回路３３を含む。
【００４８】
制御回路３１は、電圧制御部２３、行選択回路２４、タイミング回路２６及びバイアス発生回路３３の動作を制御する。
【００４９】
行選択回路２４は、行方向に延びる制御信号線２７を用いて、読み出しの対象となる画素セルアレイの１つの行（１水平ライン）を選択すると共に、１水平ライン内の複数の画素セル３０からの画素信号の読み出しを制御する。
【００５０】
１水平ライン内の制御信号線２７は、例えば、１画素に対して読み出しのための４つのトランジスタが設けられる４Ｔｒ型ＣＭＯＳイメージセンサの場合には、３本の信号線（行選択線、リセット制御線、リード制御線）を含む。
【００５１】
垂直信号線（出力信号線）３２は、画素セルアレイの１つの列（１垂直ライン）に対して１つ設けられる。電圧制御部２３は、垂直信号線３２の電圧を制御する。
【００５２】
ＡＤ変換ブロック２５は、例えば、サンプルホールド（Ｓ／Ｈ）回路２９を含むＡＤ(Analog-Digital)変換器２８を備える。
【００５３】
サンプルホールド回路２９は、フローティングディフュージョンのリセット電圧を昇圧させたときの垂直信号線３２の電圧（リセット電圧）をサンプリングし、かつ、これをホールドする。この後、フォトダイオードの電荷をフローティングディフュージョンに転送することにより、画素信号を読み出す。
【００５４】
画素信号が読み出されると、フローティングディフュージョンの電圧の変化により出力信号線３２の電圧も変化し、このときの出力信号線３２の電圧が信号電圧となる。
【００５５】
サンプルホールド回路２９を含むＡＤ変換器２８は、サンプルホールド回路２９でリセット電圧と信号電圧との差分を取った後、この差分についてＡＤ変換を行うか、若しくはリセット電圧と信号電圧のＡＤ変換をそれぞれ別に行った後、デジタル値でリセット電圧と信号電圧の差分を取る。
【００５６】
いずれの場合も、ＡＤ変換器２８は、リセット電圧と信号電圧の差分（信号量）を出力するため、結果として、フローティングディフュージョンを昇圧させたときの垂直信号線３２の電圧の上昇分がオフセットとみなされ、キャンセルされる。即ち、画素信号の信号成分のみを正確に読み出すことができる（二重相関サンプリング処理）。
【００５７】
図５は、表面照射型ＣＭＯＳイメージセンサの実施例を示している。
この実施例は、半導体基板１１がｐ型であり、このｐ型半導体基板１１内にｎ型フォトダイオード１２を形成する例である。尚、同図において、ｎ型とｐ型を互いに入れ替えれば、ｎ型半導体基板内にｐ型フォトダイオードを形成する例となる。
【００５８】
本例がｎ型フォトダイオードについて示すのは、電子の移動度がホールの移動度よりも大きいため、高速動作に有利であるからである。
【００５９】
ｐ型半導体基板１１は、光の入射側の第１の面（表面）及びそれと反対側の第２の面（裏面）を有する。フォトダイオード１２は、ｐ型半導体基板１１内に形成される。
【００６０】
機能層１３は、ｐ型半導体基板１１の第１の面側においてフォトダイオード１２の全体を覆う。本例では、機能層１３は、リードトランジスタＴを覆い、かつ、ｐ型半導体基板１１の第１の面の全体を覆う。機能層１３は、既に述べたように、ｐ型半導体基板１１の外側から内側に向かう光を透過し、ｐ型半導体基板１１の内側から外側に向かう光を反射する機能を有する。
【００６１】
反射層１４は、ｐ型半導体基板１１の第２の面の全体を覆い、ｐ型半導体基板１１の内側から外側に向かう光を反射する機能を有する。
【００６２】
また、光は、第１の面側の遮光層１５に設けられた開口部により、フォトダイオード１２内のみに入射される。半導体基板１１の第１の面と遮光層１５との間には、配線層１９が配置される。リードトランジスタＴは、ゲート１６に印加される電圧の制御により、フォトダイオード１２により検出された電荷（信号）をフローティングディフュージョン１７に転送する。
【００６３】
素子分離層１８は、ｐ型半導体基板１１内に形成される。素子分離層１８は、フォトダイオード１２を含む１画素セル内で検出される電荷が、それに隣接する他の画素セルにリークすることを防止する。
【００６４】
ところで、表面照射型ＣＭＯＳイメージセンサでは、配線層１９側（表面側）にカラーフィルタ２０及びマイクロレンズ２１が配置される。カラーフィルタ２０は、例えば、赤色光のみを透過する赤色フィルタ、緑色光のみを透過する緑色フィルタ、青色光を透過する青色フィルタを含む。
【００６５】
本実施例では、機能層１３は、少なくとも、赤色フィルタにより抽出された最も吸収され難い赤色光を検出するフォトダイオード１２を覆う。機能層１３を、赤色光を検出するフォトダイオード１２のみを覆うように構成するか、又は、全てのフォトダイオード１２を覆うように構成するか、は、ＣＭＯＳイメージセンサの性能に基づいてＣＭＯＳイメージセンサごとに判断するのが望ましい。
【００６６】
尚、ＣＭＯＳイメージセンサは、ＳＯＩ（Silicon on Insulator）基板内に形成するのが望ましい。
【００６７】
図６は、裏面照射型ＣＭＯＳイメージセンサの実施例を示している。
この実施例は、半導体基板１１がｐ型であり、このｐ型半導体基板１１内にｎ型フォトダイオード１２を形成する例である。尚、同図において、ｎ型とｐ型を互いに入れ替えれば、ｎ型半導体基板内にｐ型フォトダイオードを形成する例となる。
【００６８】
ｐ型半導体基板１１は、光の入射側の第１の面（裏面）及びそれと反対側の第２の面（表面）を有する。フォトダイオード１２は、ｐ型半導体基板１１内に形成される。
【００６９】
機能層１３は、ｐ型半導体基板１１の第１の面側においてフォトダイオード１２の全体を覆う。本例では、機能層１３は、ｐ型半導体基板１１の第１の面の全体を覆う。機能層１３は、既に述べたように、ｐ型半導体基板１１の外側から内側に向かう光を透過し、ｐ型半導体基板１１の内側から外側に向かう光を反射する機能を有する。
【００７０】
反射層１４は、リードトランジスタＴを覆い、かつ、ｐ型半導体基板１１の第２の面の全体を覆う。反射層１４は、ｐ型半導体基板１１の内側から外側に向かう光を反射する機能を有する。
【００７１】
また、光は、第１の面側の遮光層１５に設けられた開口部により、フォトダイオード１２内のみに入射される。半導体基板１１の第２の面側には、配線層１９が配置される。リードトランジスタＴは、ゲート１６に印加される電圧の制御により、フォトダイオード１２により検出された電荷（信号）をフローティングディフュージョン１７に転送する。
【００７２】
素子分離層１８は、ｐ型半導体基板１１内に形成される。素子分離層１８は、フォトダイオード１２を含む１画素セル内で検出される電荷が、それに隣接する他の画素セルにリークすることを防止する。
【００７３】
ところで、裏面照射型ＣＭＯＳイメージセンサでは、配線層１９側とは逆の裏面側にカラーフィルタ２０及びマイクロレンズ２１が配置される。カラーフィルタ２０は、例えば、赤色光のみを透過する赤色フィルタ、緑色光のみを透過する緑色フィルタ、青色光を透過する青色フィルタを含む。
【００７４】
本実施例では、機能層１３は、少なくとも、赤色フィルタにより抽出された最も吸収され難い赤色光を検出するフォトダイオード１２を覆う。機能層１３を、赤色光を検出するフォトダイオード１２のみを覆うように構成するか、又は、全てのフォトダイオード１２を覆うように構成するか、は、ＣＭＯＳイメージセンサの性能に基づいてＣＭＯＳイメージセンサごとに判断するのが望ましい。
【００７５】
尚、ＣＭＯＳイメージセンサは、図５の実施例と同様に、ＳＯＩ基板内に形成するのが望ましい。図６の例は、ＳＯＩ基板を用いた場合を想定している。
【００７６】
この場合、ウェハプロセス（裏面の研磨プロセス）において、半導体基板１１の裏面側には、ＳＯＩ基板の絶縁層（酸化シリコン層）が残るため、この絶縁層上に機能層（例えば、半透明層）１３を直接形成できる。
【００７７】
但し、ＣＭＯＳイメージセンサは、バルク基板内に形成してもよい。
【００７８】
この場合、ウェハプロセスにおいて、バルク基板の裏面は、研磨してもよいし、研磨しなくてもよい。また、バルク基板の裏面上には、絶縁層が形成され、この絶縁層上に機能層１３が形成される。
【００７９】
次に、上述の実施例に係わるＣＭＯＳイメージセンサの製造方法を説明する。
【００８０】
ここでは、代表例として、図６の裏面照射型ＣＭＯＳイメージセンサについて説明する。図５の表面照射型ＣＭＯＳイメージセンサについては、以下の製造方法を応用することにより容易に形成可能である。
【００８１】
図７乃至図１０は、図６のイメージセンサの製造方法を示している。
【００８２】
まず、図７に示すように、イオン注入技術を用いて、ＳＯＩ基板１１−ｓｏｉの表面側のｐ型半導体層１１−ｐ内に、フォトダイオード１２、フローティングディフュージョン１７及び素子分離層１８を形成する。
【００８３】
また、ｐ型半導体層１１−ｐ上に、リードトランジスタＴのゲート１６を形成する。
【００８４】
素子分離層１８は、ＳＯＩ基板１１−ｓｏｉの表面からＳＯＩ基板１１−ｓｏｉの絶縁層（酸化シリコン層）１１−ｉまで延びる。
【００８５】
また、ＳＯＩ基板１１−ｓｏｉの表面側のｐ型半導体層１１−ｐ内に、アライメントマークＡＭを形成する。アライメントマークＡＭも、ＳＯＩ基板１１−ｓｏｉの表面からＳＯＩ基板１１−ｓｏｉの絶縁層（酸化シリコン層）１１−ｉまで延びる。尚、アライメントマークＡＭの形成と並行して、ＴＳＶなどの導電層を形成してもよい。
【００８６】
この後、ＳＯＩ基板１１−ｓｏｉの表面側の全体を覆う反射層１４を形成する。
【００８７】
次に、図８に示すように、ＳＯＩ基板１１−ｓｏｉの表面側に、配線層１９を形成する。ここで、ＳＯＩ基板１１−ｓｏｉの表面側には、光をフォトダイオード１２に導くマイクロレンズなどが配置されないため、配線層１９の設計自由度が向上する。
【００８８】
次に、図６に示すように、ＳＯＩ基板１１−ｓｏｉの裏面側を研磨する。この研磨は、ＳＯＩ基板１１−ｓｏｉの絶縁層（酸化シリコン層）１１−ｉが露出するまで行う。この後、ＳＯＩ基板１１−ｓｏｉの絶縁層１１−ｉ上に機能層１３を形成する。
【００８９】
また、機能層１３上に、遮光膜１５、カラーフィルタ２０及びマイクロレンズ２１を順次形成する。
【００９０】
以上のプロセスにより、図６の裏面照射型ＣＭＯＳイメージセンサが完成する。
【００９１】
尚、以下の変形も可能である。
【００９２】
図８においてＳＯＩ基板１１−ｓｏｉの裏面側を研磨した後、図９に示すように、ＳＯＩ基板１１−ｓｏｉの絶縁層１１−ｉ上に機能層１３を形成する。
【００９３】
そして、上述のプロセスとは別に形成しておいたカラーフィルタ２０、マイクロレンズ２１及び遮光膜１５を含む構造体１１−ｘを、ＳＯＩ基板１１−ｓｏｉの裏面（機能層１３）に結合する。
【００９４】
この時、ＳＯＩ基板１１−ｓｏｉ側のアライメントマークＡＭと、構造体１１−ｘ側のアライメントマークＡＭを用いて、両者の位置合わせを行う。
【００９５】
また、以下の変形も可能である。
【００９６】
図８においてＳＯＩ基板１１−ｓｏｉの裏面側を研磨した後、図１０に示すように、機能層１３を有する構造体１１−ｘを、ＳＯＩ基板１１−ｓｏｉに結合する。
【００９７】
３． むすび
実施形態によれば、フォトダイオードの縦方向の微細化を図ることができる。
【００９８】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００９９】
１１： 半導体基板、 １２： フォトダイオード、 １３： 機能層、 １４： 反射層、 １５： 遮光層、 １６： リードトランジスタのゲート、 １７： フローティングディフュージョン、 １８： 素子分離層、 １９： 配線層、 ２０： カラーフィルタ、 ２１： マイクロレンズ、 ２２： 負荷回路、 ２３： 電圧制御部、 ２４： 行選択回路、 ２５： ＡＤ変換ブロック、 ２６： タイミング回路、 ２７： 制御信号線、 ２８： ＡＤ変換器、 ２９： サンプルホールド回路、 ３０： 画素セル、 ３１： 制御回路、 ３２： 出力信号線、 ３３： バイアス発生回路。
【技術分野】
【０００１】
実施形態は、固体撮像装置に関する。
【背景技術】
【０００２】
ＣＭＯＳイメージセンサやＣＣＤ（Charge Coupled Device）などの固体撮像装置において、画素部のフォトダイオードは、基板の表面に垂直な縦方向（光の入射方向）の微細化に物理的限界を有する。これは、フォトダイオードを構成する基板（例えば、シリコン）の光の吸収率に依存する。
【０００３】
例えば、光の三原色のうち、最も吸収され難い赤色光（波長約７００ｎｍ）の５０％が吸収されるために必要な基板の厚さを、縦方向の微細化の物理的限界と仮定すると、基板がシリコンであるときの縦方向の微細化の物理的限界は、約３μｍである。
【０００４】
これに対し、フォトダイオードの横方向（基板の表面に平行な方向）の微細化の物理的限界は、例えば、フォトリソグラフィによる加工精度に依存する。近年、この加工精度の向上により、フォトダイオードの横方向の微細化の物理的限界は、ナノメートルオーダーまで進展している。これにより、フォトダイオードの横方向のサイズの縮小による画素数の増大が図られている。
【０００５】
しかし、フォトダイオードの縦方向のサイズが一定である一方で、横方向のサイズのみが縮小されると、基板の表面部から裏面部まで延びる層のアスペクト比Ｒ（Ｒ＝縦方向のサイズ／横方向のサイズ）が大きくなり、その層を形成することが難しくなる。例えば、素子分離層、ＴＳＶ（Through Silicon Via）などの導電層、アライメントマークなどは、基板の表面部から裏面部まで延びる層である。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００６−２６１３７２号公報
【特許文献２】特開２００８−１５３３６１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
実施形態は、フォトダイオードの縦方向の微細化を図る技術を提案する。
【課題を解決するための手段】
【０００８】
実施形態によれば、固体撮像装置は、光の入射側の第１の面及びそれと反対側の第２の面を有する半導体基板と、前記半導体基板内のフォトダイオードと、前記半導体基板の前記第１の面側において前記フォトダイオードの全体を覆い、前記半導体基板の外側から内側に向かう前記光を透過し、前記半導体基板の内側から外側に向かう前記光を反射する機能を有する機能層と、前記半導体基板の前記第２の面の全体を覆い、前記半導体基板の内側から外側に向かう前記光を反射する機能を有する反射層とを備える。
【図面の簡単な説明】
【０００９】
【図１】第１の基本構造を示す図。
【図２】第２の基本構造を示す図。
【図３】ＣＭＯＳイメージセンサを示す図。
【図４】ＣＭＯＳイメージセンサの読み出し回路を示す図。
【図５】表面照射型イメージセンサを示す図。
【図６】裏面照射型イメージセンサを示す図。
【図７】図６のイメージセンサの製造方法を示す図。
【図８】図６のイメージセンサの製造方法を示す図。
【図９】図６のイメージセンサの製造方法を示す図。
【図１０】図６のイメージセンサの製造方法を示す図。
【発明を実施するための形態】
【００１０】
以下、図面を参照しながら実施形態を説明する。
【００１１】
１． 基本構造
固体撮像装置において、基板の表面に垂直な縦方向（光の入射方向）の微細化を図るためには、第一に、入射光を吸収し易い材料により基板を構成する、第二に、入射光を反射させることにより入射光を基板内に閉じ込めるなどの技術が有効である。以下の実施例では、後者の入射光を基板内に閉じ込める技術を説明する。
【００１２】
入射光を基板内に閉じ込める方法としてまず思い付くのは、基板の表面側及び裏面側にそれぞれ反射層を設ける技術である。ここで、本明細書において、反射層とは、光を透過することなく、光をほぼ１００％反射する層のことをいうものとする。
【００１３】
例えば、光が基板の表面側から入射されるときは、基板の表面側の反射層に光を基板内に導く開口部を設け、基板の裏面側の全体を反射層により覆う。また、光が基板の裏面側から入射されるときは、基板の裏面側の反射層に光を基板内に導く開口部を設け、基板の表面側の全体を反射層により覆う。
【００１４】
しかし、この技術では、基板の一面側の反射層の開口部からの光は、基板の他面側の反射層に反射した後、再び、基板の一面側の反射層の開口部から基板の外部へ出て行ってしまう。このため、基板の他面側の反射層の表面形状を工夫し、基板の他面側で反射した光が再び基板の一面側の反射層で反射するような構造としなければならない。
【００１５】
そのためには、反射層の表面形状を高精度に制御するプロセスを開発することが必要である。しかし、そのようなプロセスを開発するためには、多大なコストが必要であると共に、仮にそれが開発されたとしても、高精度に光の反射角度を制御するのは難しく、生産スループットの悪化や、製造歩留まりの低下などが予想される。
【００１６】
そこで、以下の実施例では、反射層の表面形状を制御しなくても、入射光を基板内に確実に閉じ込めることにより、フォトダイオードの縦方向の微細化を図る技術を提案する。
【００１７】
尚、以下の実施例の特徴の一つは、反射層の表面形状を制御しなくても、入射光を基板内に確実に閉じ込めることにあるが、当然に、実施例の技術と、反射層の表面形状を制御する技術とを組み合わせることも可能である。
【００１８】
まず、基本構造について説明する。
【００１９】
以下の説明において、半導体基板又はその中の各層の導電型は一例である。例えば、以下に説明する固体撮像装置の導電型を全て逆にすることも可能である。
【００２０】
図１は、第１の基本構造を示している。
この基本構造は、表面照射型（Front side illumination type: FSI type）固体撮像装置に関する。
【００２１】
ｐ型半導体基板１１は、光の入射側の第１の面（表面）及びそれと反対側の第２の面（裏面）を有する。フォトダイオード１２は、ｐ型半導体基板１１内のｎ−型拡散層である。尚、ｐ型半導体基板１１は、ｎ型半導体基板上にエピタキシャル成長させたｐ型半導体層に代えてもよく、ｎ型半導体基板内に形成したｐ型不純物領域に代えてもよい。
【００２２】
機能層１３は、ｐ型半導体基板１１の第１の面側においてフォトダイオード１２の全体を覆う。本例では、機能層１３は、第１の面の全体を覆っているが、フォトダイオード１２の直上のみを覆えばよい。但し、後述する製造プロセスの簡略化の観点からすれば、機能層１３は、第１の面の全体を覆っているのが望ましい。
【００２３】
機能層１３は、ｐ型半導体基板１１の外側から内側に向かう光を透過し、ｐ型半導体基板１１の内側から外側に向かう光を反射する機能を有する。機能層１３は、例えば、光の透過率がＸ％、光の反射率がＹ％の半透明層、但し、Ｘ＋Ｙ≦１００である。
【００２４】
反射層１４は、ｐ型半導体基板１１の第２の面の全体を覆い、ｐ型半導体基板１１の内側から外側に向かう光を反射する機能を有する。
【００２５】
尚、光は、第１の面側の遮光層１５に設けられた開口部により、フォトダイオード１２内のみに入射される。リードトランジスタ（FET: Field Effect Transistor）Ｔは、ゲート１６に印加される電圧の制御により、フォトダイオード１２により検出された電荷（信号）をフローティングディフュージョン（ｎ＋型拡散層）１７に転送する。
【００２６】
素子分離層１８は、ｐ型半導体基板１１内のｐ＋型拡散層である。素子分離層１８は、フォトダイオード１２を含む１画素セル内で検出される電荷が、それに隣接する他の画素セルにリークすることを防止する。
【００２７】
尚、素子分離層１８は、酸化層（Deep Trench Isolation: DTI）などの絶縁層に置き換えることも可能である。
【００２８】
このような構造によれば、光の入射側となる第１の面は、例えば、半透明層などの機能層１３により覆われる。機能層１３は、ｐ型半導体基板１１の外側から内側に向かう光を透過するため、それに開口部を設ける必要がない。また、機能層１３は、ｐ型半導体基板１１の内側から外部に向かう光を反射するため、第２の面に設けられる反射層１４の表面形状を工夫する必要もない。
【００２９】
従って、第１の基本構造によれば、入射光を半導体基板１１内に確実に閉じ込めることにより、フォトダイオード１２の縦方向の微細化を図ることができる。
【００３０】
また、第１の面の機能層１３に開口部が不要であり、かつ、第２の面の反射層１４の表面形状を制御する必要がないため、第１及び第２の面の双方に反射層を設ける場合に比べて、製造プロセスの簡略化、製造コストの低下、さらには、生産スループットの向上や、製造歩留まりの向上などを図ることができる。
【００３１】
図２は、第２の基本構造を示している。
この基本構造は、裏面照射型（Back side illumination type: BSI type）固体撮像装置に関する。
【００３２】
ｐ型半導体基板１１は、光の入射側の第１の面（裏面）及びそれと反対側の第２の面（表面）を有する。フォトダイオード１２は、ｐ型半導体基板１１内のｎ−型拡散層である。尚、ｐ型半導体基板１１は、ｎ型半導体基板上にエピタキシャル成長させたｐ型半導体層に代えてもよく、ｎ型半導体基板内に形成したｐ型不純物領域に代えてもよい。
【００３３】
機能層１３は、ｐ型半導体基板１１の第１の面側においてフォトダイオード１２の全体を覆う。本例では、機能層１３は、第１の面の全体を覆っているが、フォトダイオード１２の直上のみを覆えばよい。但し、第１の基本構造と同様に、機能層１３は、第１の面の全体を覆っているのが望ましい。
【００３４】
機能層１３は、ｐ型半導体基板１１の外側から内側に向かう光を透過し、ｐ型半導体基板１１の内側から外側に向かう光を反射する機能を有する。機能層１３は、例えば、光の透過率がＸ％、光の反射率がＹ％の半透明層、但し、Ｘ＋Ｙ≦１００である。
【００３５】
反射層１４は、ｐ型半導体基板１１の第２の面の全体を覆い、ｐ型半導体基板１１の内側から外側に向かう光を反射する機能を有する。
【００３６】
尚、光は、第１の面側の遮光層１５に設けられた開口部により、フォトダイオード１２内のみに入射される。リードトランジスタ（FET: Field Effect Transistor）Ｔは、ゲート１６に印加される電圧の制御により、フォトダイオード１２により検出された電荷（信号）をフローティングディフュージョン（ｎ＋型拡散層）１７に転送する。
【００３７】
素子分離層１８は、ｐ型半導体基板１１内のｐ＋型拡散層である。素子分離層１８は、フォトダイオード１２を含む１画素セル内で検出される電荷が、それに隣接する他の画素セルにリークすることを防止する。
【００３８】
尚、素子分離層１８は、酸化層（DTI）などの絶縁層に置き換えることも可能である。
【００３９】
このような構造によれば、光の入射側となる第１の面は、例えば、半透明層などの機能層１３により覆われる。機能層１３は、ｐ型半導体基板１１の外側から内側に向かう光を透過するため、それに開口部を設ける必要がない。また、機能層１３は、ｐ型半導体基板１１の内側から外部に向かう光を反射するため、第２の面に設けられる反射層１４の表面形状を工夫する必要もない。
【００４０】
従って、第２の基本構造によれば、入射光を半導体基板１１内に確実に閉じ込めることにより、フォトダイオード１２の縦方向の微細化を図ることができる。
【００４１】
また、第１の面の機能層１３に開口部が不要であり、かつ、第２の面の反射層１４の表面形状を制御する必要がないため、第１及び第２の面の双方に反射層を設ける場合に比べて、製造プロセスの簡略化、製造コストの低下、さらには、生産スループットの向上や、製造歩留まりの向上などを図ることができる。
【００４２】
尚、第１及び第２の基本構造において、半導体基板１１は、シリコン基板の他、ＧａＡｓ基板などの化合物半導体基板を含むものとする。
【００４３】
２． 実施例
図３は、ＣＭＯＳイメージセンサ（ウェハ、１ショット及びチップ）を示している。
【００４４】
例えば、１枚のウェハから数百個のチップを製造するとき、１枚のウェハ上に複数ショットの露光を行う。本例では、１ショットで、３×４チップがウェハ上に転写される。１ショット内には、複数チップとそれらチップ間のスクライブラインＳＬとが含まれる。ウェハプロセス後、パッケージングプロセス前に、スクライブラインＳＬに沿ってウェハを切断することにより数百個のチップを製造する。
【００４５】
チップ全体図に示すように、ＣＭＯＳイメージセンサは、１チップ内のほとんどが画素領域１Ａであり、画素領域１Ａの周囲に周辺回路領域１Ｂが配置される。また、ＣＭＯＳイメージセンサを裏面照射型とすれば、さらに１チップ内の画素領域１Ａの占有率を大きくできる。ウェハプロセスにおけるアライメントに使用するアライメントマークＡＭは、例えば、スクライブラインＳＬ内に配置される。
【００４６】
図４は、ＣＭＯＳイメージセンサの回路図を示している。
【００４７】
画素領域１Ａは、アレイ状に配置される複数の画素セル３０を有する。画素領域１Ａ以外の領域は、周辺回路領域である。周辺回路領域は、読み出しのための負荷回路２２、出力信号線３２の電圧を制御する電圧制御部２３、行選択回路２４、ＡＤ(Analog-Digital)変換ブロック２５、タイミング回路２６及びバイアス発生回路３３を含む。
【００４８】
制御回路３１は、電圧制御部２３、行選択回路２４、タイミング回路２６及びバイアス発生回路３３の動作を制御する。
【００４９】
行選択回路２４は、行方向に延びる制御信号線２７を用いて、読み出しの対象となる画素セルアレイの１つの行（１水平ライン）を選択すると共に、１水平ライン内の複数の画素セル３０からの画素信号の読み出しを制御する。
【００５０】
１水平ライン内の制御信号線２７は、例えば、１画素に対して読み出しのための４つのトランジスタが設けられる４Ｔｒ型ＣＭＯＳイメージセンサの場合には、３本の信号線（行選択線、リセット制御線、リード制御線）を含む。
【００５１】
垂直信号線（出力信号線）３２は、画素セルアレイの１つの列（１垂直ライン）に対して１つ設けられる。電圧制御部２３は、垂直信号線３２の電圧を制御する。
【００５２】
ＡＤ変換ブロック２５は、例えば、サンプルホールド（Ｓ／Ｈ）回路２９を含むＡＤ(Analog-Digital)変換器２８を備える。
【００５３】
サンプルホールド回路２９は、フローティングディフュージョンのリセット電圧を昇圧させたときの垂直信号線３２の電圧（リセット電圧）をサンプリングし、かつ、これをホールドする。この後、フォトダイオードの電荷をフローティングディフュージョンに転送することにより、画素信号を読み出す。
【００５４】
画素信号が読み出されると、フローティングディフュージョンの電圧の変化により出力信号線３２の電圧も変化し、このときの出力信号線３２の電圧が信号電圧となる。
【００５５】
サンプルホールド回路２９を含むＡＤ変換器２８は、サンプルホールド回路２９でリセット電圧と信号電圧との差分を取った後、この差分についてＡＤ変換を行うか、若しくはリセット電圧と信号電圧のＡＤ変換をそれぞれ別に行った後、デジタル値でリセット電圧と信号電圧の差分を取る。
【００５６】
いずれの場合も、ＡＤ変換器２８は、リセット電圧と信号電圧の差分（信号量）を出力するため、結果として、フローティングディフュージョンを昇圧させたときの垂直信号線３２の電圧の上昇分がオフセットとみなされ、キャンセルされる。即ち、画素信号の信号成分のみを正確に読み出すことができる（二重相関サンプリング処理）。
【００５７】
図５は、表面照射型ＣＭＯＳイメージセンサの実施例を示している。
この実施例は、半導体基板１１がｐ型であり、このｐ型半導体基板１１内にｎ型フォトダイオード１２を形成する例である。尚、同図において、ｎ型とｐ型を互いに入れ替えれば、ｎ型半導体基板内にｐ型フォトダイオードを形成する例となる。
【００５８】
本例がｎ型フォトダイオードについて示すのは、電子の移動度がホールの移動度よりも大きいため、高速動作に有利であるからである。
【００５９】
ｐ型半導体基板１１は、光の入射側の第１の面（表面）及びそれと反対側の第２の面（裏面）を有する。フォトダイオード１２は、ｐ型半導体基板１１内に形成される。
【００６０】
機能層１３は、ｐ型半導体基板１１の第１の面側においてフォトダイオード１２の全体を覆う。本例では、機能層１３は、リードトランジスタＴを覆い、かつ、ｐ型半導体基板１１の第１の面の全体を覆う。機能層１３は、既に述べたように、ｐ型半導体基板１１の外側から内側に向かう光を透過し、ｐ型半導体基板１１の内側から外側に向かう光を反射する機能を有する。
【００６１】
反射層１４は、ｐ型半導体基板１１の第２の面の全体を覆い、ｐ型半導体基板１１の内側から外側に向かう光を反射する機能を有する。
【００６２】
また、光は、第１の面側の遮光層１５に設けられた開口部により、フォトダイオード１２内のみに入射される。半導体基板１１の第１の面と遮光層１５との間には、配線層１９が配置される。リードトランジスタＴは、ゲート１６に印加される電圧の制御により、フォトダイオード１２により検出された電荷（信号）をフローティングディフュージョン１７に転送する。
【００６３】
素子分離層１８は、ｐ型半導体基板１１内に形成される。素子分離層１８は、フォトダイオード１２を含む１画素セル内で検出される電荷が、それに隣接する他の画素セルにリークすることを防止する。
【００６４】
ところで、表面照射型ＣＭＯＳイメージセンサでは、配線層１９側（表面側）にカラーフィルタ２０及びマイクロレンズ２１が配置される。カラーフィルタ２０は、例えば、赤色光のみを透過する赤色フィルタ、緑色光のみを透過する緑色フィルタ、青色光を透過する青色フィルタを含む。
【００６５】
本実施例では、機能層１３は、少なくとも、赤色フィルタにより抽出された最も吸収され難い赤色光を検出するフォトダイオード１２を覆う。機能層１３を、赤色光を検出するフォトダイオード１２のみを覆うように構成するか、又は、全てのフォトダイオード１２を覆うように構成するか、は、ＣＭＯＳイメージセンサの性能に基づいてＣＭＯＳイメージセンサごとに判断するのが望ましい。
【００６６】
尚、ＣＭＯＳイメージセンサは、ＳＯＩ（Silicon on Insulator）基板内に形成するのが望ましい。
【００６７】
図６は、裏面照射型ＣＭＯＳイメージセンサの実施例を示している。
この実施例は、半導体基板１１がｐ型であり、このｐ型半導体基板１１内にｎ型フォトダイオード１２を形成する例である。尚、同図において、ｎ型とｐ型を互いに入れ替えれば、ｎ型半導体基板内にｐ型フォトダイオードを形成する例となる。
【００６８】
ｐ型半導体基板１１は、光の入射側の第１の面（裏面）及びそれと反対側の第２の面（表面）を有する。フォトダイオード１２は、ｐ型半導体基板１１内に形成される。
【００６９】
機能層１３は、ｐ型半導体基板１１の第１の面側においてフォトダイオード１２の全体を覆う。本例では、機能層１３は、ｐ型半導体基板１１の第１の面の全体を覆う。機能層１３は、既に述べたように、ｐ型半導体基板１１の外側から内側に向かう光を透過し、ｐ型半導体基板１１の内側から外側に向かう光を反射する機能を有する。
【００７０】
反射層１４は、リードトランジスタＴを覆い、かつ、ｐ型半導体基板１１の第２の面の全体を覆う。反射層１４は、ｐ型半導体基板１１の内側から外側に向かう光を反射する機能を有する。
【００７１】
また、光は、第１の面側の遮光層１５に設けられた開口部により、フォトダイオード１２内のみに入射される。半導体基板１１の第２の面側には、配線層１９が配置される。リードトランジスタＴは、ゲート１６に印加される電圧の制御により、フォトダイオード１２により検出された電荷（信号）をフローティングディフュージョン１７に転送する。
【００７２】
素子分離層１８は、ｐ型半導体基板１１内に形成される。素子分離層１８は、フォトダイオード１２を含む１画素セル内で検出される電荷が、それに隣接する他の画素セルにリークすることを防止する。
【００７３】
ところで、裏面照射型ＣＭＯＳイメージセンサでは、配線層１９側とは逆の裏面側にカラーフィルタ２０及びマイクロレンズ２１が配置される。カラーフィルタ２０は、例えば、赤色光のみを透過する赤色フィルタ、緑色光のみを透過する緑色フィルタ、青色光を透過する青色フィルタを含む。
【００７４】
本実施例では、機能層１３は、少なくとも、赤色フィルタにより抽出された最も吸収され難い赤色光を検出するフォトダイオード１２を覆う。機能層１３を、赤色光を検出するフォトダイオード１２のみを覆うように構成するか、又は、全てのフォトダイオード１２を覆うように構成するか、は、ＣＭＯＳイメージセンサの性能に基づいてＣＭＯＳイメージセンサごとに判断するのが望ましい。
【００７５】
尚、ＣＭＯＳイメージセンサは、図５の実施例と同様に、ＳＯＩ基板内に形成するのが望ましい。図６の例は、ＳＯＩ基板を用いた場合を想定している。
【００７６】
この場合、ウェハプロセス（裏面の研磨プロセス）において、半導体基板１１の裏面側には、ＳＯＩ基板の絶縁層（酸化シリコン層）が残るため、この絶縁層上に機能層（例えば、半透明層）１３を直接形成できる。
【００７７】
但し、ＣＭＯＳイメージセンサは、バルク基板内に形成してもよい。
【００７８】
この場合、ウェハプロセスにおいて、バルク基板の裏面は、研磨してもよいし、研磨しなくてもよい。また、バルク基板の裏面上には、絶縁層が形成され、この絶縁層上に機能層１３が形成される。
【００７９】
次に、上述の実施例に係わるＣＭＯＳイメージセンサの製造方法を説明する。
【００８０】
ここでは、代表例として、図６の裏面照射型ＣＭＯＳイメージセンサについて説明する。図５の表面照射型ＣＭＯＳイメージセンサについては、以下の製造方法を応用することにより容易に形成可能である。
【００８１】
図７乃至図１０は、図６のイメージセンサの製造方法を示している。
【００８２】
まず、図７に示すように、イオン注入技術を用いて、ＳＯＩ基板１１−ｓｏｉの表面側のｐ型半導体層１１−ｐ内に、フォトダイオード１２、フローティングディフュージョン１７及び素子分離層１８を形成する。
【００８３】
また、ｐ型半導体層１１−ｐ上に、リードトランジスタＴのゲート１６を形成する。
【００８４】
素子分離層１８は、ＳＯＩ基板１１−ｓｏｉの表面からＳＯＩ基板１１−ｓｏｉの絶縁層（酸化シリコン層）１１−ｉまで延びる。
【００８５】
また、ＳＯＩ基板１１−ｓｏｉの表面側のｐ型半導体層１１−ｐ内に、アライメントマークＡＭを形成する。アライメントマークＡＭも、ＳＯＩ基板１１−ｓｏｉの表面からＳＯＩ基板１１−ｓｏｉの絶縁層（酸化シリコン層）１１−ｉまで延びる。尚、アライメントマークＡＭの形成と並行して、ＴＳＶなどの導電層を形成してもよい。
【００８６】
この後、ＳＯＩ基板１１−ｓｏｉの表面側の全体を覆う反射層１４を形成する。
【００８７】
次に、図８に示すように、ＳＯＩ基板１１−ｓｏｉの表面側に、配線層１９を形成する。ここで、ＳＯＩ基板１１−ｓｏｉの表面側には、光をフォトダイオード１２に導くマイクロレンズなどが配置されないため、配線層１９の設計自由度が向上する。
【００８８】
次に、図６に示すように、ＳＯＩ基板１１−ｓｏｉの裏面側を研磨する。この研磨は、ＳＯＩ基板１１−ｓｏｉの絶縁層（酸化シリコン層）１１−ｉが露出するまで行う。この後、ＳＯＩ基板１１−ｓｏｉの絶縁層１１−ｉ上に機能層１３を形成する。
【００８９】
また、機能層１３上に、遮光膜１５、カラーフィルタ２０及びマイクロレンズ２１を順次形成する。
【００９０】
以上のプロセスにより、図６の裏面照射型ＣＭＯＳイメージセンサが完成する。
【００９１】
尚、以下の変形も可能である。
【００９２】
図８においてＳＯＩ基板１１−ｓｏｉの裏面側を研磨した後、図９に示すように、ＳＯＩ基板１１−ｓｏｉの絶縁層１１−ｉ上に機能層１３を形成する。
【００９３】
そして、上述のプロセスとは別に形成しておいたカラーフィルタ２０、マイクロレンズ２１及び遮光膜１５を含む構造体１１−ｘを、ＳＯＩ基板１１−ｓｏｉの裏面（機能層１３）に結合する。
【００９４】
この時、ＳＯＩ基板１１−ｓｏｉ側のアライメントマークＡＭと、構造体１１−ｘ側のアライメントマークＡＭを用いて、両者の位置合わせを行う。
【００９５】
また、以下の変形も可能である。
【００９６】
図８においてＳＯＩ基板１１−ｓｏｉの裏面側を研磨した後、図１０に示すように、機能層１３を有する構造体１１−ｘを、ＳＯＩ基板１１−ｓｏｉに結合する。
【００９７】
３． むすび
実施形態によれば、フォトダイオードの縦方向の微細化を図ることができる。
【００９８】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００９９】
１１： 半導体基板、 １２： フォトダイオード、 １３： 機能層、 １４： 反射層、 １５： 遮光層、 １６： リードトランジスタのゲート、 １７： フローティングディフュージョン、 １８： 素子分離層、 １９： 配線層、 ２０： カラーフィルタ、 ２１： マイクロレンズ、 ２２： 負荷回路、 ２３： 電圧制御部、 ２４： 行選択回路、 ２５： ＡＤ変換ブロック、 ２６： タイミング回路、 ２７： 制御信号線、 ２８： ＡＤ変換器、 ２９： サンプルホールド回路、 ３０： 画素セル、 ３１： 制御回路、 ３２： 出力信号線、 ３３： バイアス発生回路。
【特許請求の範囲】
【請求項１】
光の入射側の第１の面及びそれと反対側の第２の面を有する半導体基板と、前記半導体基板内のフォトダイオードと、前記半導体基板の前記第１の面側において前記フォトダイオードの全体を覆い、前記半導体基板の外側から内側に向かう前記光を透過し、前記半導体基板の内側から外側に向かう前記光を反射する機能を有する機能層と、前記半導体基板の前記第２の面の全体を覆い、前記半導体基板の内側から外側に向かう前記光を反射する機能を有する反射層とを具備する固体撮像装置。
【請求項２】
前記機能層は、前記光の透過率がＸ％、前記光の反射率がＹ％の半透明層、
但し、Ｘ＋Ｙ≦１００
である請求項１に記載の固体撮像装置。
【請求項３】
前記機能層は、前記半導体基板の前記第１の面の全体を覆う請求項１に記載の固体撮像装置。
【請求項４】
前記光は、赤色光であり、前記機能層は、前記赤色光を検出する前記フォトダイオードのみを覆う請求項１に記載の固体撮像装置。
【請求項５】
前記半導体基板内に、前記第１の面側から前記第２の面側まで延びる素子分離層、導電層及びアライメントマークのうちの少なくとも１つをさらに具備する請求項１に記載の固体撮像装置。
【請求項１】
光の入射側の第１の面及びそれと反対側の第２の面を有する半導体基板と、前記半導体基板内のフォトダイオードと、前記半導体基板の前記第１の面側において前記フォトダイオードの全体を覆い、前記半導体基板の外側から内側に向かう前記光を透過し、前記半導体基板の内側から外側に向かう前記光を反射する機能を有する機能層と、前記半導体基板の前記第２の面の全体を覆い、前記半導体基板の内側から外側に向かう前記光を反射する機能を有する反射層とを具備する固体撮像装置。
【請求項２】
前記機能層は、前記光の透過率がＸ％、前記光の反射率がＹ％の半透明層、
但し、Ｘ＋Ｙ≦１００
である請求項１に記載の固体撮像装置。
【請求項３】
前記機能層は、前記半導体基板の前記第１の面の全体を覆う請求項１に記載の固体撮像装置。
【請求項４】
前記光は、赤色光であり、前記機能層は、前記赤色光を検出する前記フォトダイオードのみを覆う請求項１に記載の固体撮像装置。
【請求項５】
前記半導体基板内に、前記第１の面側から前記第２の面側まで延びる素子分離層、導電層及びアライメントマークのうちの少なくとも１つをさらに具備する請求項１に記載の固体撮像装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【公開番号】特開２０１３−６９７１８（Ｐ２０１３−６９７１８Ａ）
【公開日】平成２５年４月１８日（２０１３．４．１８）
【国際特許分類】
【出願番号】特願２０１１−２０５０６１（Ｐ２０１１−２０５０６１）
【出願日】平成２３年９月２０日（２０１１．９．２０）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
【公開日】平成２５年４月１８日（２０１３．４．１８）
【国際特許分類】
【出願日】平成２３年９月２０日（２０１１．９．２０）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
[ Back to top ]