微細構造素子の面に開口したキャビティの保護方法
本発明は、関与部（５）を有しており、微細構造素子（１）の一つの面上で開口している少なくとも一つのキャビティ（４）の内部を保護するための方法に関している。ここで、前記微細構造素子は、前記面上で保護物質の非コンフォーマル層（６）の堆積を備えており、前記非コンフォーマル層は前記関与部を覆うことなくキャビティをふさぐ。本発明は、そのような微細構造素子を備えた素子を製造する方法にも関している。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は微細構造を備えた素子の製造に関している。特に、応用マイクロ流体工学のマイクロ電子工学に適したマイクロ工学の分野に関している。
【背景技術】
【０００２】
我々はマイクロ工学の分野において、基板の表面上に開口したキャビティに整列しているマイクロメトリックの大きさ、またはナノメトリックの大きさの素子でさえ、一般に目にしている。これらの素子は例えば、電界放出陰極構造の井戸または溝内に整列されたマイクロチップでありうる。キャビティ内にマイクロチップが形成されると、その後の処理に問題がある。例えば、これらのマイクロチップの個々またはグループのアドレッシング（ａｄｄｒｅｓｓｉｎｇ）に必要となるコネクタを製造することである。実際に、マイクロチップはある特定の技術的段階に対して弱い素子である。現在のところ、これらの脆弱な素子の保護に対する適切な解法は無い。
【０００３】
特許文献１（特許文献２に相当する）は、基板内で浅層ウェーハ（ｓｕｐｅｒｆｉｃｉａｌ ｗａｆｅｒ）の下部に整列された内部キャビティと共に集積回路を製造するため、非導電性物質から作られた浅層ウェーハの土台となることが可能な基板を備えた構造の製造方法を開示している。このように製造された内部キャビティは、浅層ウェーハ内で製造された集積回路に対する冷却剤循環のためのチャネルを形成するために用いられる。このように、基板の表面近くで形成されたキャビティは、薄層の追加によってふさがれる。しかしながら、この文献で開示された方法によってふさがれたキャビティは、調整ガス（ｃｏｎｔｒｏｌｌｅｄ ａｔｍｏｓｐｈｅｒｅ）を有していない。さらに、得られた構造の脆性は特定のマイクロ電子工学法の段階、特に複雑な構造を製造するために熱的及び／または化学的処理を実行することを可能にしない。
【０００４】
加えて、特許文献３（特許文献４に相当する）から、我々は空気または真空キャビティの電気絶縁体を含む相互接続構造を製造する方法を知っている。これらのキャビティは、基板上に堆積された物質の第１層内で作り出される。別の物質の第２層は第１層の上に堆積され、この第２層の堆積は第１層において作り出されたキャビティを満たさない。この文献は電気絶縁ウェーハの製造を開示している。
【特許文献１】仏国特許出願公開第２７１５５０２号明細書
【特許文献２】米国特許第５８０４０８６号明細書
【特許文献３】仏国特許出願公開第２８０３４３８号明細書
【特許文献４】米国特許第６８７５６８６号明細書
【特許文献５】仏国特許出願公開第２６８１４７２号明細書
【特許文献６】米国特許第５３７４５６４号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明の目的は、微細構造素子の面上に開口したキャビティの効果的な保護を提供することである。キャビティのこの効果的な保護は、保護が無い場合にキャビティ、つまりキャビティ自身かまたはキャビティ内に備えられた素子または要素、に悪影響を与えうる技術的段階の一つかそれ以上を実行することを可能にしている。
【課題を解決するための手段】
【０００６】
本発明は、第１面及び該第１面の反対に第２面を有しており、少なくとも一つのキャビティが前記第１面上で開口する関与部（ｐｏｒｔｉｏｎ ｏｆ ｉｎｔｅｒｅｓｔ）を有している第１基板よりなる少なくとも一つの微細構造素子を備えた素子の製造方法であって、
‐保護物質の非コンフォーマル層（ｎｏｎｃｏｎｆｏｒｍａｌ ｌａｙｅｒ）を前記第１基板の前記第１面上に堆積する段階であって、前記非コンフォーマル層は前記関与部を被覆することなくキャビティをふさぐ段階と；
‐前記素子を製造するために前記第１基板に適応された技術的手法を実装する段階であって、前記技術的手法は、第２基板の非コンフォーマル層の自由面上での接続、及び前記関与部に対する少なくとも一つの繊細な段階を含むような段階と；
‐前記関与部を露出するために非コンフォーマル層を少なくとも部分的に除去する段階と、
を含むことを特徴とする素子の製造方法。
【０００７】
微細構造素子に関して、我々は、例えばマイクロ電子工学またはマイクロ流体工学の分野でマイクロメトリックまたはナノメトリックな大きさの部位を有する任意の要素を指している。
【０００８】
関与部に関して、我々は、キャビティ内に含まれ、繊細な段階と呼ばれる技術的段階に対して弱い任意の要素を指している。含まれうるこの要素はアクティブ素子、例えば電界効果電子エミッタ（ナノチューブ、ナノワイヤー、マイクロチップ、成長種、触媒沈殿）のようなナノデバイスでありうる。それはキャビティの少なくとも一つの壁、またはキャビティ自身（特定のポリマー、または未調整の雰囲気で容易に酸化できる金属、のような脆弱な層）を含みうる。
【０００９】
非コンフォーマル層に関して、我々は、非均一表面上に堆積する場合、この表面のいかなる保護（ｒｅｌｉｅｆ）とも系統的に合致しないが、この表面の部位（小さなキャビティからなる部位）が前記層で被覆されない状態にしている物質の層を指している。
【００１０】
第２基板は活性部（回路または素子）を有しうる。この場合、それは第１基板と共に構造のまとまった集合体から成りうる（三次元集積化）。それは、得られる集合体の外部表面上で集積操作が続けられることを可能にするハンドル（ｈａｎｄｌｅ）の機能も有しうる。集積操作の例としては、集合体の内面と相互作用することなく、第１基板及び／またはハンドルを薄くすること、外面上に層を形成、外面上の属性の変更、を引用することが可能である。
【００１１】
キャビティをふさぐ保護物質の層は機械的及び化学的密封機能をなす。それは各キャビティの関与部の保護を提供する。この閉口は、様々な集積段階の間で、キャビティ内部が周囲の及び／または侵略的な雰囲気と相互作用することを避ける。
【００１２】
有利的に、非コンフォーマル層上の第２基板の取り付けは、分子結合または粘着性基板を利用することにより実行される。
【００１３】
第１基板は第２面から薄くされうる。
【００１４】
素子を構成する手段を実現するために、製造方法は第１基板を処理する少なくとも一つの段階も含みうる。素子を構成するこれらの手段は、電気接続素子、流体接続素子、光学接続素子、電子部品、流体部品、光学部品、及び光電気部品の間から選ばれうる。それらは、キャビティの関与部に電気的または流体的なアクセスのための手段を含みうる。
【００１５】
製造方法として、第１基板の自由面に第３基板を取り付ける段階も含んでいる。この取り付けは分子結合または粘着性物質の利用により実行されうる。第３基板は素子を構成する手段を備えうる。これらの素子を構成する手段は、電気接続素子、光学接続素子、流体接続素子、電子部品、流体部品、光学部品及び光電気部品の間から選ばれうる。それらは、キャビティの関与部に電気的、流体的、光学的なアクセスのための手段を含みうる。
【００１６】
第２基板の除去のために追加の段階が提供されうる。保護物質の非コンフォーマル層を少なくとも部分的に除去する段階が提供されうる。
【００１７】
本発明の別の目的は、電子放出媒体よりなるキャビティの関与部を有して、上の製造方法を実装する電界放出カソード構造の製造に対する方法からなる。電子放出媒体は少なくとも一つのマイクロチップを含みうる。
【００１８】
添付の図面と同時に限定されない実施例を通して与えられる以下の詳細な説明を読むことにより、本発明はより理解され、そして他の利点や特別な特性が明らかになる。
【発明を実施するための最良の形態】
【００１９】
図１は、表面がマイクロチップを含むキャビティを備えた基板の横断面図である。
【００２０】
基板１は、薄層３（例えばシリコン酸化物から作られる）を支えるプレート２（例えばシリコンまたはシリコン・オン・インシュレーター（ＳＯＩ）から作られる）からなる。キャビティ４は、当業者に周知のエッチング技術によって薄層３内に形成されている。キャビティ４の基部に、微細構造、例えばマイクロセンサー、または図１で示されるようにマイクロチップ５、が当業者に周知の形成方法で形成されている。各キャビティは一つまたはそれ以上の微細構造を有しうる。
【００２１】
図２は、薄層３上に非コンフォーマル層６を備えた図１の基板１を示している。実施例として、非コンフォーマル層６は、非コンフォーマルな堆積条件（ガス、圧力、基板の分極、温度等に関して）に適したハウジングにおいてＰＶＤまたはＰＥＣＶＤによって堆積されたＳｉＯ２でありうる。実施例として、ＳｉＯ２の非コンフォーマル堆積は、以下の条件下でハウジングするアプライドＰ５０００（Ａｐｐｌｉｅｄ Ｐ５０００）のＰＥＣＶＤ法で得られることが可能である：温度４００℃、電力２００Ｗ、ＳｉＨ４の流量５０ｃｍ３／ｍｉｎ、及びＮ２Ｏの流量１８００ｃｍ３／ｍｉｎ。あるいは、金属（例えば、アルミニウム、白金またはタングステン）でありうる非コンフォーマル層は、ＰＶＤ法によって堆積される。例えば、アルミニウムの非コンフォーマル堆積は、以下の条件下でハウジングするアプライドエンデュラ（Ａｐｐｌｉｅｄ Ｅｎｄｕｒａ）のＰＶＤ堆積で得られることが可能である：温度４５０℃、電力１．２ｋＷ及びＡｌＣｕターゲットを原子にするためのアルゴン流量。この実施形態の例において、非コンフォーマル層６はキャビティ４をふさぎ、マイクロチップ５を保護している。非コンフォーマル層によるキャビティの閉口は、調整された雰囲気下でキャビティをふさぐことにより、マイクロチップに損傷を与えることなく、熱的及び／または化学的処理を必要とするマイクロ電子工学的段階を実行することを可能にしている。さらに、この非コンフォーマルな堆積の利用は、有利的に平面な、または標準的な技法により平面化することのできる構造を得ることを可能にしており、これは、その後の段階、特にリソグラフィ、化学的処理、分子結合などを実行することを可能としている。
【００２２】
例えばシリコンから作られるハンドル基板７は、例えば分子結合または粘着性物質によって非コンフォーマル層６の自由面に取り付けられる。これは図３で示される。化学結合の場合、特にキャビティの開口が１μｍより大きいとき、非コンフォーマル層の表面平坦化の段階を最初に利用することが有利である。非コンフォーマルな薄層の堆積（例えばＰＥＣＶＤ、ＰＶＤ等で実行される）は、特にキャビティの被覆後では、滑らかな表面を自然に備えていない。それ故、非コンフォーマルな物質の層の自由表面が分子結合により別の表面に取り付けられることができない。実際に、このタイプの結合に対して、表面の粗さは１ｎｍＲＭＳよりもっと低くなければならない。トポロジーフリーな表面上に作られた非コンフォーマルな堆積に対する一般的な表面粗さの値は、１μｍより大きな厚さを有する非コンフォーマル層に対しては数百ｎｍＲＭＳの間の範囲、より薄い非コンフォーマル層に対しては数十ｎｍＲＭＳの間の範囲である。これらの値は、堆積の性質、及び堆積される表面のトポロジーに従って変化しうる。非コンフォーマル層の直接結合を実行するために、この層を滑らかにすることがそれ故必須であり、これは、効果的な分子結合に必要とされる特性を有する表面と結合されることを可能にするためである。
【００２３】
マイクロメトリック及びナノメトリックなキャビティは非コンフォーマル層の堆積によって覆われる。例えば、非コンフォーマルなＰＥＣＶＤ堆積に対して、被覆できるキャビティの最大の開口の直径は約２μｍである。全範囲（ＰＥＣＶＤ堆積によるキャビティの閉口）の場合、堆積された層の全厚さは、前記キャビティの表面への開口の最大寸法の半分より大きい。堆積の厚さは、被覆されるキャビティの形状係数に独立している。キャビティの存在は、非コンフォーマル層の表面の粗さの増加に寄与している。適切な処理も無く分子結合に必要とされる表面粗さの条件を得ることは困難である。
【００２４】
滑らかな、または荒さの低い表面は機械的‐化学的研磨法、機械的、熱的、熱光学的（レーザー）、熱イオン的（プラズマ）または化学的表面仕上げによって得られうる。このように平面化された表面は、接触させる表面間に要求される親和力、例えば、分子間力により達成される二つの親水性表面間の結合、を確保する方法によって、直接結合（分子結合と呼ばれる）するために調整されうる。平面化及びそのような表面の結合前の調整処理は、素子またはキャビティ内に含まれた関与部に支障をきたすことなく標準的な方法によって実行されうる。
【００２５】
基板１はそれから薄くされ、それによってプレート２は自由表面２２を有して薄い部分１２だけが残っている。薄化は、機械的‐化学的研磨法、または特許文献５（特許文献６に相当）で開示されたＳｍａｒｔｃｕｔ法（登録商標）によって実行されうる。薄い部分１２は接続素子、トランジスタ、光学素子等を形成するために利用されうる。
【００２６】
薄い部分１２は、例えば分子結合または粘着性物質によって面２２に取り付けられた基板８を支える。これは図４で示されている。この基板８は、マイクロチップ５と関連して操作することを目的とし、電子回路１８（例えばＭＯＳ回路）を有利的に備えうる。
【００２７】
ハンドル基板は、例えば機械的‐化学的研磨または分離によって薄くされるか取り除かれる。図５で示された構造が得られる。集積のこの段階で、キャビティはそれらを密封する非コンフォーマルな堆積により保護されたままなので、ＭＯＳ回路及びキャビティに備えられた素子の間の技術段階を実行することが可能である。最終構造に対して、非コンフォーマル層６の部分的または全体の除去が、適切な段階で可能となる。
【００２８】
図６に示されるように、非コンフォーマル層６の任意の機械的薄化段階を実行し、内部相互接続１５を例えば薄層３の自由表面と電子回路１８の間に製造するために、層６内で開口を局所的に形成することが可能である。それからキャビティは、例えば非コンフォーマル層６の化学的エッチングによって再び開口される。
【００２９】
実施例として、本解説はマイクロチップを備えたキャビティが表面に提供される基板に関連している。本発明はもちろん、他の関与部、例えば、特に電界発光カソードの応用としてナノチューブ（とりわけカーボンナノチューブ）に適用している。
【図面の簡単な説明】
【００３０】
【図１】表面がマイクロチップを含むキャビティを備えた基板の横断面図。
【図２】表面が非コンフォーマル層で覆われた図１の基板の横断面図。
【図３】表面が薄くされ、他の面がハンドルで集積された図２の基板の横断面図。
【図４】マイクロ電子回路で集積された図３の基板の横断面図。
【図５】ハンドルが取り除かれた図４の基板の横断面図。
【図６】キャビティが再び開口され、相互接続が形成された図５の基板の横断面図。
【符号の説明】
【００３１】
１ 基板
２ プレート
３ 薄層
４ キャビティ
５ マイクロチップ
６ 非コンフォーマル層
７ ハンドル
８ 基板
１２ 薄い部分
１８ 電子回路
２２ 自由表面
【技術分野】
【０００１】
この発明は微細構造を備えた素子の製造に関している。特に、応用マイクロ流体工学のマイクロ電子工学に適したマイクロ工学の分野に関している。
【背景技術】
【０００２】
我々はマイクロ工学の分野において、基板の表面上に開口したキャビティに整列しているマイクロメトリックの大きさ、またはナノメトリックの大きさの素子でさえ、一般に目にしている。これらの素子は例えば、電界放出陰極構造の井戸または溝内に整列されたマイクロチップでありうる。キャビティ内にマイクロチップが形成されると、その後の処理に問題がある。例えば、これらのマイクロチップの個々またはグループのアドレッシング（ａｄｄｒｅｓｓｉｎｇ）に必要となるコネクタを製造することである。実際に、マイクロチップはある特定の技術的段階に対して弱い素子である。現在のところ、これらの脆弱な素子の保護に対する適切な解法は無い。
【０００３】
特許文献１（特許文献２に相当する）は、基板内で浅層ウェーハ（ｓｕｐｅｒｆｉｃｉａｌ ｗａｆｅｒ）の下部に整列された内部キャビティと共に集積回路を製造するため、非導電性物質から作られた浅層ウェーハの土台となることが可能な基板を備えた構造の製造方法を開示している。このように製造された内部キャビティは、浅層ウェーハ内で製造された集積回路に対する冷却剤循環のためのチャネルを形成するために用いられる。このように、基板の表面近くで形成されたキャビティは、薄層の追加によってふさがれる。しかしながら、この文献で開示された方法によってふさがれたキャビティは、調整ガス（ｃｏｎｔｒｏｌｌｅｄ ａｔｍｏｓｐｈｅｒｅ）を有していない。さらに、得られた構造の脆性は特定のマイクロ電子工学法の段階、特に複雑な構造を製造するために熱的及び／または化学的処理を実行することを可能にしない。
【０００４】
加えて、特許文献３（特許文献４に相当する）から、我々は空気または真空キャビティの電気絶縁体を含む相互接続構造を製造する方法を知っている。これらのキャビティは、基板上に堆積された物質の第１層内で作り出される。別の物質の第２層は第１層の上に堆積され、この第２層の堆積は第１層において作り出されたキャビティを満たさない。この文献は電気絶縁ウェーハの製造を開示している。
【特許文献１】仏国特許出願公開第２７１５５０２号明細書
【特許文献２】米国特許第５８０４０８６号明細書
【特許文献３】仏国特許出願公開第２８０３４３８号明細書
【特許文献４】米国特許第６８７５６８６号明細書
【特許文献５】仏国特許出願公開第２６８１４７２号明細書
【特許文献６】米国特許第５３７４５６４号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明の目的は、微細構造素子の面上に開口したキャビティの効果的な保護を提供することである。キャビティのこの効果的な保護は、保護が無い場合にキャビティ、つまりキャビティ自身かまたはキャビティ内に備えられた素子または要素、に悪影響を与えうる技術的段階の一つかそれ以上を実行することを可能にしている。
【課題を解決するための手段】
【０００６】
本発明は、第１面及び該第１面の反対に第２面を有しており、少なくとも一つのキャビティが前記第１面上で開口する関与部（ｐｏｒｔｉｏｎ ｏｆ ｉｎｔｅｒｅｓｔ）を有している第１基板よりなる少なくとも一つの微細構造素子を備えた素子の製造方法であって、
‐保護物質の非コンフォーマル層（ｎｏｎｃｏｎｆｏｒｍａｌ ｌａｙｅｒ）を前記第１基板の前記第１面上に堆積する段階であって、前記非コンフォーマル層は前記関与部を被覆することなくキャビティをふさぐ段階と；
‐前記素子を製造するために前記第１基板に適応された技術的手法を実装する段階であって、前記技術的手法は、第２基板の非コンフォーマル層の自由面上での接続、及び前記関与部に対する少なくとも一つの繊細な段階を含むような段階と；
‐前記関与部を露出するために非コンフォーマル層を少なくとも部分的に除去する段階と、
を含むことを特徴とする素子の製造方法。
【０００７】
微細構造素子に関して、我々は、例えばマイクロ電子工学またはマイクロ流体工学の分野でマイクロメトリックまたはナノメトリックな大きさの部位を有する任意の要素を指している。
【０００８】
関与部に関して、我々は、キャビティ内に含まれ、繊細な段階と呼ばれる技術的段階に対して弱い任意の要素を指している。含まれうるこの要素はアクティブ素子、例えば電界効果電子エミッタ（ナノチューブ、ナノワイヤー、マイクロチップ、成長種、触媒沈殿）のようなナノデバイスでありうる。それはキャビティの少なくとも一つの壁、またはキャビティ自身（特定のポリマー、または未調整の雰囲気で容易に酸化できる金属、のような脆弱な層）を含みうる。
【０００９】
非コンフォーマル層に関して、我々は、非均一表面上に堆積する場合、この表面のいかなる保護（ｒｅｌｉｅｆ）とも系統的に合致しないが、この表面の部位（小さなキャビティからなる部位）が前記層で被覆されない状態にしている物質の層を指している。
【００１０】
第２基板は活性部（回路または素子）を有しうる。この場合、それは第１基板と共に構造のまとまった集合体から成りうる（三次元集積化）。それは、得られる集合体の外部表面上で集積操作が続けられることを可能にするハンドル（ｈａｎｄｌｅ）の機能も有しうる。集積操作の例としては、集合体の内面と相互作用することなく、第１基板及び／またはハンドルを薄くすること、外面上に層を形成、外面上の属性の変更、を引用することが可能である。
【００１１】
キャビティをふさぐ保護物質の層は機械的及び化学的密封機能をなす。それは各キャビティの関与部の保護を提供する。この閉口は、様々な集積段階の間で、キャビティ内部が周囲の及び／または侵略的な雰囲気と相互作用することを避ける。
【００１２】
有利的に、非コンフォーマル層上の第２基板の取り付けは、分子結合または粘着性基板を利用することにより実行される。
【００１３】
第１基板は第２面から薄くされうる。
【００１４】
素子を構成する手段を実現するために、製造方法は第１基板を処理する少なくとも一つの段階も含みうる。素子を構成するこれらの手段は、電気接続素子、流体接続素子、光学接続素子、電子部品、流体部品、光学部品、及び光電気部品の間から選ばれうる。それらは、キャビティの関与部に電気的または流体的なアクセスのための手段を含みうる。
【００１５】
製造方法として、第１基板の自由面に第３基板を取り付ける段階も含んでいる。この取り付けは分子結合または粘着性物質の利用により実行されうる。第３基板は素子を構成する手段を備えうる。これらの素子を構成する手段は、電気接続素子、光学接続素子、流体接続素子、電子部品、流体部品、光学部品及び光電気部品の間から選ばれうる。それらは、キャビティの関与部に電気的、流体的、光学的なアクセスのための手段を含みうる。
【００１６】
第２基板の除去のために追加の段階が提供されうる。保護物質の非コンフォーマル層を少なくとも部分的に除去する段階が提供されうる。
【００１７】
本発明の別の目的は、電子放出媒体よりなるキャビティの関与部を有して、上の製造方法を実装する電界放出カソード構造の製造に対する方法からなる。電子放出媒体は少なくとも一つのマイクロチップを含みうる。
【００１８】
添付の図面と同時に限定されない実施例を通して与えられる以下の詳細な説明を読むことにより、本発明はより理解され、そして他の利点や特別な特性が明らかになる。
【発明を実施するための最良の形態】
【００１９】
図１は、表面がマイクロチップを含むキャビティを備えた基板の横断面図である。
【００２０】
基板１は、薄層３（例えばシリコン酸化物から作られる）を支えるプレート２（例えばシリコンまたはシリコン・オン・インシュレーター（ＳＯＩ）から作られる）からなる。キャビティ４は、当業者に周知のエッチング技術によって薄層３内に形成されている。キャビティ４の基部に、微細構造、例えばマイクロセンサー、または図１で示されるようにマイクロチップ５、が当業者に周知の形成方法で形成されている。各キャビティは一つまたはそれ以上の微細構造を有しうる。
【００２１】
図２は、薄層３上に非コンフォーマル層６を備えた図１の基板１を示している。実施例として、非コンフォーマル層６は、非コンフォーマルな堆積条件（ガス、圧力、基板の分極、温度等に関して）に適したハウジングにおいてＰＶＤまたはＰＥＣＶＤによって堆積されたＳｉＯ２でありうる。実施例として、ＳｉＯ２の非コンフォーマル堆積は、以下の条件下でハウジングするアプライドＰ５０００（Ａｐｐｌｉｅｄ Ｐ５０００）のＰＥＣＶＤ法で得られることが可能である：温度４００℃、電力２００Ｗ、ＳｉＨ４の流量５０ｃｍ３／ｍｉｎ、及びＮ２Ｏの流量１８００ｃｍ３／ｍｉｎ。あるいは、金属（例えば、アルミニウム、白金またはタングステン）でありうる非コンフォーマル層は、ＰＶＤ法によって堆積される。例えば、アルミニウムの非コンフォーマル堆積は、以下の条件下でハウジングするアプライドエンデュラ（Ａｐｐｌｉｅｄ Ｅｎｄｕｒａ）のＰＶＤ堆積で得られることが可能である：温度４５０℃、電力１．２ｋＷ及びＡｌＣｕターゲットを原子にするためのアルゴン流量。この実施形態の例において、非コンフォーマル層６はキャビティ４をふさぎ、マイクロチップ５を保護している。非コンフォーマル層によるキャビティの閉口は、調整された雰囲気下でキャビティをふさぐことにより、マイクロチップに損傷を与えることなく、熱的及び／または化学的処理を必要とするマイクロ電子工学的段階を実行することを可能にしている。さらに、この非コンフォーマルな堆積の利用は、有利的に平面な、または標準的な技法により平面化することのできる構造を得ることを可能にしており、これは、その後の段階、特にリソグラフィ、化学的処理、分子結合などを実行することを可能としている。
【００２２】
例えばシリコンから作られるハンドル基板７は、例えば分子結合または粘着性物質によって非コンフォーマル層６の自由面に取り付けられる。これは図３で示される。化学結合の場合、特にキャビティの開口が１μｍより大きいとき、非コンフォーマル層の表面平坦化の段階を最初に利用することが有利である。非コンフォーマルな薄層の堆積（例えばＰＥＣＶＤ、ＰＶＤ等で実行される）は、特にキャビティの被覆後では、滑らかな表面を自然に備えていない。それ故、非コンフォーマルな物質の層の自由表面が分子結合により別の表面に取り付けられることができない。実際に、このタイプの結合に対して、表面の粗さは１ｎｍＲＭＳよりもっと低くなければならない。トポロジーフリーな表面上に作られた非コンフォーマルな堆積に対する一般的な表面粗さの値は、１μｍより大きな厚さを有する非コンフォーマル層に対しては数百ｎｍＲＭＳの間の範囲、より薄い非コンフォーマル層に対しては数十ｎｍＲＭＳの間の範囲である。これらの値は、堆積の性質、及び堆積される表面のトポロジーに従って変化しうる。非コンフォーマル層の直接結合を実行するために、この層を滑らかにすることがそれ故必須であり、これは、効果的な分子結合に必要とされる特性を有する表面と結合されることを可能にするためである。
【００２３】
マイクロメトリック及びナノメトリックなキャビティは非コンフォーマル層の堆積によって覆われる。例えば、非コンフォーマルなＰＥＣＶＤ堆積に対して、被覆できるキャビティの最大の開口の直径は約２μｍである。全範囲（ＰＥＣＶＤ堆積によるキャビティの閉口）の場合、堆積された層の全厚さは、前記キャビティの表面への開口の最大寸法の半分より大きい。堆積の厚さは、被覆されるキャビティの形状係数に独立している。キャビティの存在は、非コンフォーマル層の表面の粗さの増加に寄与している。適切な処理も無く分子結合に必要とされる表面粗さの条件を得ることは困難である。
【００２４】
滑らかな、または荒さの低い表面は機械的‐化学的研磨法、機械的、熱的、熱光学的（レーザー）、熱イオン的（プラズマ）または化学的表面仕上げによって得られうる。このように平面化された表面は、接触させる表面間に要求される親和力、例えば、分子間力により達成される二つの親水性表面間の結合、を確保する方法によって、直接結合（分子結合と呼ばれる）するために調整されうる。平面化及びそのような表面の結合前の調整処理は、素子またはキャビティ内に含まれた関与部に支障をきたすことなく標準的な方法によって実行されうる。
【００２５】
基板１はそれから薄くされ、それによってプレート２は自由表面２２を有して薄い部分１２だけが残っている。薄化は、機械的‐化学的研磨法、または特許文献５（特許文献６に相当）で開示されたＳｍａｒｔｃｕｔ法（登録商標）によって実行されうる。薄い部分１２は接続素子、トランジスタ、光学素子等を形成するために利用されうる。
【００２６】
薄い部分１２は、例えば分子結合または粘着性物質によって面２２に取り付けられた基板８を支える。これは図４で示されている。この基板８は、マイクロチップ５と関連して操作することを目的とし、電子回路１８（例えばＭＯＳ回路）を有利的に備えうる。
【００２７】
ハンドル基板は、例えば機械的‐化学的研磨または分離によって薄くされるか取り除かれる。図５で示された構造が得られる。集積のこの段階で、キャビティはそれらを密封する非コンフォーマルな堆積により保護されたままなので、ＭＯＳ回路及びキャビティに備えられた素子の間の技術段階を実行することが可能である。最終構造に対して、非コンフォーマル層６の部分的または全体の除去が、適切な段階で可能となる。
【００２８】
図６に示されるように、非コンフォーマル層６の任意の機械的薄化段階を実行し、内部相互接続１５を例えば薄層３の自由表面と電子回路１８の間に製造するために、層６内で開口を局所的に形成することが可能である。それからキャビティは、例えば非コンフォーマル層６の化学的エッチングによって再び開口される。
【００２９】
実施例として、本解説はマイクロチップを備えたキャビティが表面に提供される基板に関連している。本発明はもちろん、他の関与部、例えば、特に電界発光カソードの応用としてナノチューブ（とりわけカーボンナノチューブ）に適用している。
【図面の簡単な説明】
【００３０】
【図１】表面がマイクロチップを含むキャビティを備えた基板の横断面図。
【図２】表面が非コンフォーマル層で覆われた図１の基板の横断面図。
【図３】表面が薄くされ、他の面がハンドルで集積された図２の基板の横断面図。
【図４】マイクロ電子回路で集積された図３の基板の横断面図。
【図５】ハンドルが取り除かれた図４の基板の横断面図。
【図６】キャビティが再び開口され、相互接続が形成された図５の基板の横断面図。
【符号の説明】
【００３１】
１ 基板
２ プレート
３ 薄層
４ キャビティ
５ マイクロチップ
６ 非コンフォーマル層
７ ハンドル
８ 基板
１２ 薄い部分
１８ 電子回路
２２ 自由表面
【特許請求の範囲】
【請求項１】
第１面と該第１面の反対に第２面を有しており、少なくとも一つのキャビティ（４）が前記第１面上に開口した関与部（５）を有している第１基板よりなる、少なくとも一つの微細構造素子（１）を備えた素子の製造方法であって、
‐保護物質の非コンフォーマル層（６）を前記第１基板の前記第１面上に堆積する段階であって、前記非コンフォーマル層は前記関与部を覆うことなくキャビティをふさぐ段階と；
‐前記素子を製造するために前記第１基板に適用された技術的方法を実装する段階であって、前記技術的方法は、第２基板（７）の非コンフォーマル層（６）の自由面上での接続、及び前記関与部に対する少なくとも一つの繊細な段階を含むような段階と；
‐前記関与部を露出するために非コンフォーマル層（６）を少なくとも部分的に除去する段階と、
を含むことを特徴とする素子の製造方法。
【請求項２】
前記非コンフォーマル層（６）上に前記第２基板（７）を接続する段階が、分子結合または粘着性物質の利用により実行されることを特徴とする請求項１に記載の製造方法。
【請求項３】
前記第１基板（１）は第２面から薄くされることを特徴とする請求項１または２のいずれかに記載の製造方法。
【請求項４】
前記素子を構成する手段を製造するために、第１基板（１）を処理する少なくとも一つの段階を含むことを特徴とする請求項１ないし３のいずれか一項に記載の製造方法。
【請求項５】
前記素子を構成する手段は、電気接続素子、流体接続素子、光学接続素子、電子部品、流体部品、光学部品及び光電気部品から選ばれることを特徴とする請求項４に記載の製造方法。
【請求項６】
前記素子を構成する手段は、前記キャビティの前記関与部に電気的または流体的にアクセスするための手段を含んでいることを特徴とする請求項４または５のいずれか一項に記載の製造方法。
【請求項７】
前記第１基板の自由面に第３基板（８）を接続する段階をも含むことを特徴とする請求項１ないし３のいずれか一項に記載の製造方法。
【請求項８】
前記第１基板へ前記第３基板（８）の接続は、分子結合または粘着性物質を用いることにより実行されることを特徴とする請求項７に記載の製造方法。
【請求項９】
前記第３基板（８）は素子を構成する手段を備えていることを特徴とする請求項７または８のいずれかに記載の製造方法。
【請求項１０】
前記素子を構成する手段は、電気接続素子、光学接続素子、流体接続素子、電子部品、流体部品、光学部品、及び光電気部品から選ばれる素子であることを特徴とする請求項９に記載の製造方法。
【請求項１１】
前記素子を構成する手段は、前記キャビティの前記関与部に電気的、流体的、または光学的アクセスのための手段を含んでいることを特徴とする請求項９または１０のいずれかに記載の製造方法。
【請求項１２】
前記第２基板を全体または部分的に除去する段階をも含んでいることを特徴とする請求項３ないし１１のいずれか一項に記載の製造方法。
【請求項１３】
前記保護物質の非コンフォーマル層（６）を少なくとも部分的に除去する段階をも含んでいることを特徴とする請求項１２に記載の製造方法。
【請求項１４】
キャビティの前記関与部は電子放出媒体よりなることを特徴とする請求項１ないし１３のいずれか一項に記載の方法を実施する電界発光カソード構造の製造方法。
【請求項１５】
前記電子放出媒体は少なくとも一つのマイクロチップ（５）を備えていることを特徴とする請求項１４に記載の方法。
【請求項１】
第１面と該第１面の反対に第２面を有しており、少なくとも一つのキャビティ（４）が前記第１面上に開口した関与部（５）を有している第１基板よりなる、少なくとも一つの微細構造素子（１）を備えた素子の製造方法であって、
‐保護物質の非コンフォーマル層（６）を前記第１基板の前記第１面上に堆積する段階であって、前記非コンフォーマル層は前記関与部を覆うことなくキャビティをふさぐ段階と；
‐前記素子を製造するために前記第１基板に適用された技術的方法を実装する段階であって、前記技術的方法は、第２基板（７）の非コンフォーマル層（６）の自由面上での接続、及び前記関与部に対する少なくとも一つの繊細な段階を含むような段階と；
‐前記関与部を露出するために非コンフォーマル層（６）を少なくとも部分的に除去する段階と、
を含むことを特徴とする素子の製造方法。
【請求項２】
前記非コンフォーマル層（６）上に前記第２基板（７）を接続する段階が、分子結合または粘着性物質の利用により実行されることを特徴とする請求項１に記載の製造方法。
【請求項３】
前記第１基板（１）は第２面から薄くされることを特徴とする請求項１または２のいずれかに記載の製造方法。
【請求項４】
前記素子を構成する手段を製造するために、第１基板（１）を処理する少なくとも一つの段階を含むことを特徴とする請求項１ないし３のいずれか一項に記載の製造方法。
【請求項５】
前記素子を構成する手段は、電気接続素子、流体接続素子、光学接続素子、電子部品、流体部品、光学部品及び光電気部品から選ばれることを特徴とする請求項４に記載の製造方法。
【請求項６】
前記素子を構成する手段は、前記キャビティの前記関与部に電気的または流体的にアクセスするための手段を含んでいることを特徴とする請求項４または５のいずれか一項に記載の製造方法。
【請求項７】
前記第１基板の自由面に第３基板（８）を接続する段階をも含むことを特徴とする請求項１ないし３のいずれか一項に記載の製造方法。
【請求項８】
前記第１基板へ前記第３基板（８）の接続は、分子結合または粘着性物質を用いることにより実行されることを特徴とする請求項７に記載の製造方法。
【請求項９】
前記第３基板（８）は素子を構成する手段を備えていることを特徴とする請求項７または８のいずれかに記載の製造方法。
【請求項１０】
前記素子を構成する手段は、電気接続素子、光学接続素子、流体接続素子、電子部品、流体部品、光学部品、及び光電気部品から選ばれる素子であることを特徴とする請求項９に記載の製造方法。
【請求項１１】
前記素子を構成する手段は、前記キャビティの前記関与部に電気的、流体的、または光学的アクセスのための手段を含んでいることを特徴とする請求項９または１０のいずれかに記載の製造方法。
【請求項１２】
前記第２基板を全体または部分的に除去する段階をも含んでいることを特徴とする請求項３ないし１１のいずれか一項に記載の製造方法。
【請求項１３】
前記保護物質の非コンフォーマル層（６）を少なくとも部分的に除去する段階をも含んでいることを特徴とする請求項１２に記載の製造方法。
【請求項１４】
キャビティの前記関与部は電子放出媒体よりなることを特徴とする請求項１ないし１３のいずれか一項に記載の方法を実施する電界発光カソード構造の製造方法。
【請求項１５】
前記電子放出媒体は少なくとも一つのマイクロチップ（５）を備えていることを特徴とする請求項１４に記載の方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図２】
【図３】
【図４】
【図５】
【図６】
【公表番号】特表２００９−５３２８３６（Ｐ２００９−５３２８３６Ａ）
【公表日】平成２１年９月１０日（２００９．９．１０）
【国際特許分類】
【出願番号】特願２００９−５０３５７４（Ｐ２００９−５０３５７４）
【出願日】平成１９年４月３日（２００７．４．３）
【国際出願番号】ＰＣＴ／ＥＰ２００７／０５３２４４
【国際公開番号】ＷＯ２００７／１１３３００
【国際公開日】平成１９年１０月１１日（２００７．１０．１１）
【出願人】（５９００００５１４）コミツサリア タ レネルジー アトミーク (429)
【Ｆターム（参考）】
【公表日】平成２１年９月１０日（２００９．９．１０）
【国際特許分類】
【出願日】平成１９年４月３日（２００７．４．３）
【国際出願番号】ＰＣＴ／ＥＰ２００７／０５３２４４
【国際公開番号】ＷＯ２００７／１１３３００
【国際公開日】平成１９年１０月１１日（２００７．１０．１１）
【出願人】（５９００００５１４）コミツサリア タ レネルジー アトミーク (429)
【Ｆターム（参考）】
[ Back to top ]