欠陥抽出走査電子顕微鏡検査装置及びその抽出方法
【課題】半導体装置や液晶などの回路パターンが形成された基板上の欠陥を検出する目的で検査を行う走査電子顕微鏡を搭載した検査装置において、困難となっている微細欠陥と擬似の識別を容易に実施できる検査装置及びその検査方法を提供する。
【解決手段】同一箇所を複数回スキャンして得られる画像あるいは画像信号を加算し、加算回数の異なる画像あるいは画像信号を比較することにより、擬似欠陥あるいは真の欠陥の欠陥位置を検出する。擬似欠陥あるいは真の欠陥のいずれを検出するかは、加算回数の異なる複数の画像の比較演算の組み合わせによって定める。
【解決手段】同一箇所を複数回スキャンして得られる画像あるいは画像信号を加算し、加算回数の異なる画像あるいは画像信号を比較することにより、擬似欠陥あるいは真の欠陥の欠陥位置を検出する。擬似欠陥あるいは真の欠陥のいずれを検出するかは、加算回数の異なる複数の画像の比較演算の組み合わせによって定める。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置や液晶など種々の回路パターンが形成された基板上に発生する物理的及び電気的不良（以下、欠陥）を検出する検査装置に関し、特に走査電子顕微鏡を搭載した検査装置に係わる。
【背景技術】
【０００２】
半導体製品あるいは液晶製品の製造プロセスにおいては、各種の基板上に微細なパターンが形成される。前記製品の製造工程において、基板上に致命欠陥であるＤＯＩ（Defect of Interest）が存在すれば、製品不良の原因となる。従って、製品の歩留りを向上するために、基板上に存在する欠陥を製品の製造途中に検出し、欠陥の発生原因を迅速に特定して、後続して製造される製品に同じ欠陥を発生させないような対策を講じることが望まれている。
【０００３】
欠陥検出の手段としては、光学画像や走査電子画像を撮像して欠陥位置を検出する外観検査装置が用いられている。また、欠陥の発生原因の特定には走査電子顕微鏡（Scanning Electron Microscope；以下ＳＥＭと略）が搭載されたレビュー装置が用いられる。レビュー装置は、外観検査装置で検出した欠陥の特徴量（座標，サイズ，形態等）の結果情報に基づき、欠陥を高倍率で撮像する装置である。欠陥レビューは、手動（Manual Defect Review）またはＡＤＲ（Auto Defect Review）で実行され、撮像結果をもとに欠陥分類を行う。各種製品の製造プロセスで発生する欠陥種はプロセス毎にある傾向があり、欠陥分類を行うことで、プロセス条件の変動を監視することができる。
【０００４】
前記の外観検査装置としては、暗視野外観検査装置，明視野外観検査装置，ＳＥＭ式外観検査装置等の種類がある。検査で使用する外観検査装置の種類は検出したい欠陥に応じて決める場合が多く、例えば、サイズが大きい異物は暗視野外観検査装置を、サイズが小さいパターン不良は明視野外観検査装置を、電気的不良や微細パターン不良はＳＥＭ式検査装置を使用する。
【０００５】
外観検査装置あるいは欠陥検出機能を搭載したレビュー装置は、撮像された画像に所定アルゴリズムの演算処理を行って欠陥を検出する。代表的な手法として、Cell-to-Cell検査（以下、ＣＴＣ検査またはArray検査）やDie-to-Die検査（以下、ＤＴＤ検査またはRandom検査）、あるいは検出画像を適当な参照画像と比較して欠陥を検出するGolden Pattern検査（以下、ＧＰ検査）がある。ＣＴＣ検査は、周期的に連続配列パターンが存在する領域内を検査するのに適し、ＤＴＤ検査は半導体ウェーハのチップ領域（ダイ）といったランダムパターンが存在する領域内を検査するのに適する。
【０００６】
ＣＴＣ検査，ＤＴＤ検査あるいはＧＰ検査で使用される欠陥の抽出方法は、過去数十年間ほぼ変わっておらず、基本的には、ある画像とある画像の差分画像を生成し、差分画像を適当な閾値で二値化して、バックグランドとの差がある画素位置を欠陥として抽出する方法が用いられている。以上の検査方法は、バックグランドと差がある画素を欠陥とみなす考え方であるため、取得画像の明るさやコントラストによって、実際には欠陥ではない画素を欠陥として検出してしまう可能性が常に存在する。このため、擬似欠陥をなるべく排除できるような欠陥検出アルゴリズムが種々工夫されている。以上の実際には欠陥ではない欠陥を、以下の説明では擬似欠陥と称する。
【０００７】
例えば、特公昭５４−３７４７５号公報（特許文献１）には、欠陥候補画像と参照画像の差分画像に加えて輪郭抽出画像も同時に利用し擬似欠陥を排除するアルゴリズムが開示されている。また、特開昭６３−３２６６６号公報（特許文献２）には、±１画素ずつずらした９枚の画像および画像信号ゲインを加減した２枚の画像、合計１１枚の画像から、差信号の極性の変化を比較して欠陥と擬似欠陥を識別するアルゴリズムが開示されている。
【０００８】
以上説明した欠陥検出方法において欠陥の検出精度を高めるには、ノイズ信号量に対する欠陥信号量の割合（信号対ノイズ比：Ｓ／Ｎ）を大きくすることが必須である。しかし、回路パターンの微細化と共に欠陥信号量も小さくなり、ノイズ信号との識別が難しくなっている。この傾向は半導体デバイス試料で特に顕著であり、超微細化のデザインルール（配線の最小線幅が３０ｎｍ以下）を持つ半導体デバイス試料では、ＤＯＩの信号量とノイズとの区別がより難しくなっており、検査では、微細ＤＯＩと共に、擬似欠陥を多く検出することになる。従って、微細ＤＯＩを検出するには、何らかの工夫を行うことが必要となっている。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特公昭５４−３７４７５号公報（米国特許４２０２６３１号）
【特許文献２】特開昭６３−３２６６６号公報（米国特許４８６０３７１号）
【発明の概要】
【発明が解決しようとする課題】
【００１０】
上記「背景技術」で説明した理由により、回路パターンが形成された基板の検査において、検査結果における擬似欠陥率（擬似欠陥数／全検出数）が増大し、外観検査装置を用いた製造プロセス管理が難しくなっている。このような擬似欠陥は、高倍率のＳＥＭ式レビュー観察で確認しないと欠陥かどうかを判断することが難しく、外観検査装置の検査結果における擬似欠陥率が高くなると、レビュー装置で確認すべき欠陥数が増大し、従ってレビュー効率が低下する。結果として、製品の製造管理の業務効率に悪影響を与える。
【００１１】
また外観検査装置には、通常、自動欠陥分類（ＡＤＣ：Auto Defet Classification）機能が搭載されており、検査結果から擬似欠陥を自動削除できるが、ＤＯＩの微細化、Ｓ／Ｎの低下により、欠陥と擬似欠陥との特徴量（信号強度，サイズ，形態等）の差が縮まりＡＤＣでは分類及び削除できない擬似欠陥が増加している。
【００１２】
本発明は、擬似欠陥を欠陥検出結果から従来よりも効率的に除去可能な検査方法ないし検査装置を提供することを目的とする。
【課題を解決するための手段】
【００１３】
前記目的を達成するための手段として、真の欠陥位置から得られる信号量はスキャン毎の変動が小さく、擬似欠陥の信号量はスキャン毎の変動が大きいという特徴を利用する。すなわち、同一箇所を複数回スキャンして得られる画像あるいは画像信号を加算し、加算回数の異なる画像あるいは画像信号を比較することにより、擬似欠陥あるいは真の欠陥の欠陥位置を検出する。擬似欠陥あるいは真の欠陥のいずれを検出するかは、加算回数の異なる複数の画像の比較演算の組み合わせによって定まる。
【発明の効果】
【００１４】
本発明によれば、擬似欠陥率を抑えながら微細ＤＯＩを容易に検出できる検査方法ないし検査装置を実現できる。
【図面の簡単な説明】
【００１５】
【図１】走査電子顕微鏡（ＳＥＭ）を搭載した検査装置の構成図。
【図２】ライン加算の方式種類の説明図と画質向上の効果を示す図。
【図３】Cell-to-Cell欠陥検出法及びDie-to-Die欠陥検出法の説明図。
【図４】加算画像を利用したFrame-to-Frame擬似欠陥抽出法を説明する図。
【図５】Frame-to-Frame擬似欠陥抽出法を利用して欠陥を抽出する説明図。
【図６】複数加算画像にＣＴＣ・ＤＴＤ検出法を利用して欠陥を抽出する説明図。
【図７】欠陥候補画像を基にした各加算画像の差分画像の特徴を示す図。
【図８】加算画像の中から有効加算画像を自動選別する方法を説明する図。
【図９】試し検査の実行から有効加算数を検証する方法を説明する図。
【図１０】検出感度閾値区間を三つに分割した方法を説明する図。
【図１１】擬似欠陥検出感度閾値区間を導入した検査を説明するフローチャート。
【発明を実施するための形態】
【００１６】
以下に説明する実施形態は、ＳＥＭにより画像を取得して検査を行う検査装置の構成例について説明を行うが、画像加算によりＳ／Ｎを改善する撮像装置であれば、いずれの装置であっても適用可能である。
【００１７】
はじめに、各実施例で共通する加算画像の取得方法について説明する。ＳＥＭの取得画像は、２次電子が少ない場合、画像１３のようにバックグラウンドノイズが多く低Ｓ／Ｎの画像となる。Ｓ／Ｎを向上させる手段として、同一領域を複数回走査し、検出される２次電子あるいは反射電子信号を加算して画像信号量を実効的に増やす処理が行われる。図２のＡ図には、加算無しの画像１３から画像加算を順次行うことにより、Ｓ／Ｎが改善された画像１４が求められる様子を示す。加算回数は任意に定められるため、図２のＡ図では、検査で使用する画像の最大加算回数をｎ回と示している。
【００１８】
ｎ回加算画像を取得する代表的な方法として、ライン加算，インターバル加算，フレーム加算の３種がある。
【００１９】
（ライン加算）
ライン加算は、走査ライン単位で複数回の走査を行い画像信号を加算し、得られるｎ回加算画像信号を合成して１つの画像を得る画像取得方法である。例えば、１回の撮像で取得する画像（フレームと称される）が４本の走査ラインの画像信号で構成されている場合を考える。図２のＢ図に示すように、まず１本目の走査ラインをｎ回走査し得られる画像信号を加算する。次に２本目の走査ラインをｎ回走査し得られる画像信号を加算し・・・という処理を順次４本目の走査ラインまで行い、得られる４本のｎ回加算画像信号を合成して１つの画像とする。
【００２０】
（インターバル加算）
インターバル加算は、最初にある複数の走査ラインをｎ回走査して画像信号を加算した後、次の走査ラインに電子線照射位置を移動し、同じ本数の複数走査ラインをｎ回走査して画像信号を加算し・・・という走査を順次繰り返すことにより、あるフレームのｎ回加算画像を得る走査方法である。例えば１フレームが４本の走査ラインの画像信号で構成されている場合を例にすると、図２のＣ図に示すように最初に第１走査ラインと第２走査ライン（図中で四角内数字で示される）をｎ回走査して第１走査ラインと第２走査ラインのｎ回加算画像信号を取得し、次に第３走査ラインと第４走査ラインに移動して、第３走査ラインと第４走査ラインのｎ回加算画像信号を取得し、これらのｎ回加算画像信号を合成して、１つのｎ回加算画像を取得する。
【００２１】
（フレーム加算）
図２のＤにはフレーム加算の概要を示す。同じく検査画像１フレームが４本の走査ラインの画像信号で構成されているとすると、１本目の走査ラインから４本目の走査ラインまで走査を行ってフレームを取得し、ｎ枚のフレームを加算して画像加算を行う処理をフレーム加算という。フレーム加算のやり方は、ｎ枚のフレームを取得後に加算処理を実行する場合もあれば、各フレームを取得する毎に順次加算を実行する場合、すなわち２枚目のフレームの取得時点で１枚目のフレームに加算処理を行い、３枚目のフレームの取得時点で既にある加算画像に３枚目のフレームを加算する・・・という処理を繰り返す手順をとる場合もある。
【００２２】
（スプリット加算）
スプリット加算とは、ある走査ラインのｎ回走査後、当該走査ラインとは離間した走査ラインに移動してｎ回加算画像信号を取得する撮像方法をいう。例えば、第１走査ラインのｎ回走査→第３走査ラインのｎ回走査→第２走査ラインのｎ回走査→第４走査ラインのｎ回走査という要領で撮像を行う方法である。この場合、各スキャン間でどれだけ離間した走査ラインに移動するかは任意に設定できる。
【実施例１】
【００２３】
本実施例１では、ＳＥＭを搭載した検査装置への適用例について説明する。図１のＡ図には本実施例の検査装置の全体構成図を示す。
【００２４】
図１のＡ図に示す検査装置は、被検査試料であるウェーハ２をステージ４上に載置した走査電子顕微鏡３、欠陥検出のための画素演算を実行する画像処理部１、装置ユーザが各種の検査条件を設定するためのコンソール８により構成される。コンソール８は、検査画像やＧＵＩが表示されるモニタとマウスなどのポインティングデバイス，キーボードなどの入力デバイス、およびＧＵＩで必要な画面処理を実行するＧＵＩユニット９などにより構成される。
【００２５】
走査電子顕微鏡３は、電子銃から放出される一次電子線を対物レンズで試料上に集束させて照射し、これにより得られる２次電子あるいは反射電子を検出器５で検出する。この際、走査偏向器で一次電子線を試料上に走査することにより、所定の走査領域から発生する２次電子あるいは反射電子を二次元分布として検出できる。検出器５の出力信号はＡＤ変換器によりディジタル画素信号に変換され、コンソール８のモニタに画像として表示される。
【００２６】
走査電子顕微鏡３の各構成部は制御部６により制御され、例えば、電子銃や走査偏向器あるいは各種のレンズは制御部６内の電子光学系制御ユニットにより、ステージ４は制御部６内のステージ制御ユニットにより、真空ポンプ７は制御部６内の真空系制御ユニットにより制御される。上記のＡＤ変換器は制御部６内に設けられる。
【００２７】
本実施例の検査装置は、上記ライン加算，インターバル加算，フレーム加算，スプリット加算といった、画像信号のｎ回加算機能を備えている。制御部６は、ユーザが設定した検査レシピに従ってＧＵＩユニット９が発行する動作コマンドに従って、走査偏向器の走査領域やステージ移動、あるいは一次電子線の照射条件を制御し、上記ｎ回加算機能を実現させる。
【００２８】
検出器５の出力信号は、上記の通りＡＤ変換器によりディジタル画素信号に変換され、制御部６内で、上記ライン加算，インターバル加算，フレーム加算，スプリット加算のいずれかの処理手順に従って加算され、順次画像処理部１へ転送される。上記ディジタル画素信号が所定単位分集まったものがいわゆる画像である。
【００２９】
図１のＢ図には、図１Ａ図に示した画像処理部１の画像演算機能をより詳細な機能ブロック図で示した。画像処理部１の画像入力部１０１は受取ったＳＥＭ画像の中にある欠陥を分離するため、まず、欠陥候補画像１０３と参照画像１０４の画像ズレを位置ズレ検出部１０５で測り、ズレ量をＤｉｅ画像調整部１０６で補正する。位置補正の後、欠陥判定部１０２は欠陥候補画像１０３と参照画像１０４を差分比較し、画像のGray Level（以下、ＧＬ）の差がある画素部分を欠陥として検出する。検出した欠陥を中心として画像を切り出し、ハブ１２を通じて画像サーバ１０のデータベース１１に保存される。ここで、Gray Levelとは画像の明るさを示す指標であり、画像を構成する各画素の信号強度を適当な最大値で規格化して階調表現した値である。画像メモリ１１１は画像入力部１０１からの入力画像データあるいは欠陥判定部１０２での処理結果が一時的に格納される。ユーザは、コンソール８のＧＵＩユニット９で欠陥画像を読み出して観察する。
【００３０】
欠陥判定部１０２は、更に擬似欠陥抽出部１０７，欠陥抽出部１０８，有効加算回数判定部１０９，シーケンス制御部１１２を更に備えている。欠陥抽出部１０８は、１回加算からｎ回加算までの所望の画像信号を用いて上述したＣＴＣ比較，ＤＴＤ比較あるいはＧＰ比較などの欠陥抽出演算処理を実行し、取得画像内に存在する欠陥位置を抽出する。擬似欠陥抽出部１０７および有効加算回数判定部１０９の動作については後述する。合成部１１０は、擬似欠陥抽出部１０７と欠陥抽出部１０８の処理結果を合成して、欠陥検出結果から擬似欠陥を除去する。シーケンス制御部１１２は、画像処理全体の制御をつかさどる。なお、本実施例では、有効加算回数判定部１０９の機能は使用しないため、本実施例の検査装置における画像処理部１では、有効加算回数判定部１０９は実装されていなくてもよい。
【００３１】
以上説明した画像処理部１の機能は、ソフトウェア実装もハードウェア実装のいずれの方法でも実装可能である。すなわち、ソフトウェア実装の場合は、汎用のＣＰＵを用いて各機能ブロックの処理に相当するプログラムを実行させ、ハードウェア実装の場合は、各機能ブロックの処理に相当する処理チップを基板上に集積すれば実現できる。あるいはＦＰＧＡなどを用いて一部の機能をハード実装し、一部の機能をソフトウェア実装することもできる。
【００３２】
次に、図３を用いて上述のＣＴＣ検査，ＤＴＤ検査の概要について説明する。
【００３３】
ＣＴＣ検査法は半導体チップ内のメモリセル領域を検査するために使用される検査方法であり、欠陥候補セル画像３０１と３０１を１セルピッチ分ずらした参照セル画像３０２の差分演算を行い、得られるＣＴＣ差分画像３０３から欠陥を検出する。この比較演算処理をメモリセル領域内のメモリセルについて、検査セルと参照セルを変えながら（メモリセル１個分ずつずらしながら）領域端部から順次行っていき、メモリセル領域の欠陥検査を行う。
【００３４】
ＤＴＤ検査法は、半導体ウェーハ上に周期配列された検査対象Ｄｉｅと適当な参照Ｄｉｅの画像を比較して検査を行う検査方法であり、ロジック領域やメモリマットの周辺領域といった周期性の低いパターン形成領域の検査に有効である。欠陥候補ダイ画像３０４と１チップ分ずらした参照ダイ画像３０５を比較して得られるＤＴＤ差分画像３０６から欠陥を検出する。この比較演算処理をウェーハ内のＤｉｅについて、検査Ｄｉｅと参照Ｄｉｅを変えながら順次実行することによりウェーハの欠陥検査を行う。
【００３５】
ＧＰは、参照セル画像あるいは参照ダイ画像を固定の参照画像に変えて比較演算を行う検査方法である。
【００３６】
次に図４を用いて、本実施例のFrame-to-Frame検査法（以下、ＦＴＦ検査）について説明する。ＦＴＦ検査の基本的なアルゴリズムは、加算回数の異なる２つの加算画像を用いて得られる差分画像を複数生成し、複数生成された差分画像に共通して検出される欠陥を擬似欠陥と判断するというものである。すなわち、２つの画像ペアの差分を取ると真の欠陥はキャンセルされる筈で、残る欠陥で信号強度の強い欠陥がｎ回加算処理によっても平均化されずに残る強い擬似欠陥であるという考え方に基づく。
【００３７】
この考え方からすると、差分演算を行う画像ペアの一方は、最大加算回数だけ加算された画像であることが望ましい（真の欠陥の信号強度も擬似欠陥の信号強度も、最も強いと考えられるため）。また、複数の差分画像間での共通部分を取るという考え方からすると、複数の差分画像を生成するための複数の画像ペアは、互いに加算回数が一致しない加算画像を含んでいる必要がある。
【００３８】
使用する差分画像は最低２つ（２セット）必要であるが、任意のセット数の差分画像を使用してＦＴＦ検査を行うことができる。
【００３９】
以下、具体例で説明する。画像メモリ１１１に互いに加算回数の異なるｎ枚の加算画像が格納されているものとする。最大加算回数はｎ回である。図４に示すように、まず、視野内に欠陥部を含むｎ回目加算画像４０１とｎ−１回加算画像４０２を画像ペア１とし、ｎ回目加算画像４０１とｎ−２回加算画像４０３を画像ペア２とし・・・という要領でｎ−１組の画像ペアを生成する。この処理は擬似欠陥抽出部１０７で実行される。
【００４０】
次に、生成したｎ−１組の画像ペアについて位置ずれ検出部１０５および位置ずれ調整部１０６で視野中心を揃えて、擬似欠陥抽出部１０７で画像ペアの差分演算を実行する。
【００４１】
差分演算の実行により、差分画像１と差分画像２・・・差分画像ｎ−１が得られるが、これらの差分画像について、グレイレベルがバックグランドレベルよりも欠陥閾値以上に変化している箇所が存在する。擬似欠陥抽出部１０７は、このような箇所で差分画像１から差分画像ｎ−１に共通する部分を擬似欠陥抽出画像４０５として抽出する。擬似欠陥抽出画像４０５中に存在する画素の座標が擬似欠陥座標である。最後まで残る擬似欠陥は図４に示されるように一つとは限らず、複数の場合もある。
【００４２】
図４では、差分画像１から差分画像ｎ−１の全てを使用して擬似欠陥抽出画像４０５を求めたが、任意の差分画像を使用して擬似欠陥抽出画像４０５を求めることができる。但し、アルゴリズムの特徴上、差分画像を求めるための画像ペアの一方はｎ回目加算画４０１であることが好ましい。
【００４３】
図４で説明したアルゴリズムはあくまで擬似欠陥分布を求めるものであり、あくまで得られる欠陥検出結果から擬似欠陥を除くために補助的に使用されるアルゴリズムである。従って、真の欠陥は別な欠陥検出アルゴリズムにより検出する必要がある。
【００４４】
そこで図５には、他の欠陥検出アルゴリズムと図４の擬似欠陥検出アルゴリズムを組み合わせて欠陥検出精度を高めた例について説明する。
【００４５】
図５の左半分は、図４で説明したＦＴＦ検査のアルゴリズムを模式的に示した図であり、右半分は、通常のＣＴＣ検査のアルゴリズムを模式的に示した図である。図５に示す検査においては、最大加算回数がｎ回に設定されており、簡単のためｎ回加算画像からｎ−２回加算画像を使用して擬似欠陥を求めているものとする。
【００４６】
図４と同じ要領で、ｎ回加算画像５０１とｎ−１回加算画像５０２との画像ペア１を生成し、ｎ回加算画像５０１とｎ−２回加算画像５０３との画像ペア２を生成し、これらの差分画像の共通部分を抽出することにより、擬似欠陥抽出画像５０４を取得する。擬似欠陥抽出画像５０４では真の欠陥である欠陥部は消えており、ｎ回加算画像５０１で「擬似部」と表示した２つの擬似欠陥が残っている。
【００４７】
一方、ｎ回目加算画像５０１を検査領域画像とし、欠陥を含まない参照セル画像Ａ５０６および参照セル画像Ｂ５０７との比較演算を行うことにより得られる画像がＣＴＣ欠陥画像５０８である。ｎ回目加算画像５０１−参照セル画像Ａ５０６およびｎ回目加算画像５０１−参照セル画像Ｂ５０７の２回の比較演算を行うのは、２つの差分画像を使用しないと真の欠陥かどうかが判定できないからである（通常のリアルゴースト処理）。ＣＴＣ欠陥画像５０８には真の欠陥の他に２つの擬似欠陥が検出されている。
【００４８】
以上得られたＣＴＣ欠陥画像５０８と擬似欠陥抽出画像５０４の比較演算を行うことにより、２つの擬似欠陥が除去された最終的な欠陥検出画像５０９が得られる。この処理は図１のＢ図に示した合成部１１０により実行される。なお、以上の説明はＣＴＣ検査を例にしたが、ＤＴＤ検査あるいはＧＰ検査にも適用可能であることは言うまでも無い。
【００４９】
また、図４に示す画像ペアの一方として、１回加算画像からｎ−１回加算画像を平均化した画像を使用してもよい。
【００５０】
以上、本実施例の検査装置により、検査結果から擬似欠陥を除去でき、従来よりも高精度な欠陥検出機能を実現する検査装置が得られる。また、アルゴリズムの改善により欠陥検出精度が向上するので、これにより検査レシピでの検査閾値設定が容易になり、レシピ作成者の熟練度の差による感度ばらつきが小さくなる。また、検出力の再現性と機差が小さくなり、装置が持つ検出力の性能を迅速に把握可能となる。また、擬似欠陥率が抑えられることで、ＳＥＭレビュー作業時間の短縮に繋がる。結果的に、半導体製造工程における低ＴＡＴ（Turn Around Time）化に寄与できる。
【００５１】
さらにまた、本実施例の欠陥検出アルゴリズムを複数の検査装置に実装して稼動させることにより、各検査装置の欠陥検出性能の機差が改善される。半導体製品の大手メーカの製品製造ラインには、定期メンテナンスやトラブル改善作業等を考慮して複数の同種ＳＥＭ式検査装置を備えているが、これら複数のＳＥＭ式検査装置が本実施例の欠陥検出アルゴリズムを実装することにより、擬似欠陥の検出数のバラツキが小さくなり、検出結果のトレンドの変動を抑制することができる。
【実施例２】
【００５２】
本実施例では、加算回数の異なる画像同士を用いてＣＴＣ検査，ＤＴＤ検査あるいはＧＰ検査を行って得られる検査結果を更に比較することにより、真の欠陥を特定する検査アルゴリズムを実行する機能を持つ検査装置について説明する。
【００５３】
装置の全体構成は、図１に示す構成とほぼ同一であるので、共通部分についての機能・動作については説明は省略する。なお、図１のＢ図に示される画像処理部の機能のうち、擬似欠陥抽出部１０７および合成部１１０の機能は本実施例では使用しない（あるいは搭載されていない）。
【００５４】
図６には本実施例の欠陥検出アルゴリズムの概要を示す。実施例１と同様、検査画像取得時の最大加算回数はｎ回であるとし、ＣＴＣ検査により欠陥検査を行うものとする。
【００５５】
検査画像の取得時、まずｍ回目の画像加算（ｍ：１からｎまでの自然数）が完了する毎に、ｍ回加算検査画像とｍ加算参照セル画像との比較演算処理を行って欠陥検出を行う。すなわち、同じ加算回数の検査画像と参照セル画像同士で比較演算を行い、欠陥抽出画像を取得する。
【００５６】
図６には、加算回数の異なる検査画像としてｎ回加算検査画像６０１，ｎ−１回加算検査画像６０２およびｎ−２回加算検査画像６０２を使用し、各画像毎にｎ回加算欠陥抽出画像６０４，ｎ−１回加算欠陥抽出画像６０５，ｎ−２回加算欠陥抽出画像６０６が得られる。これらの欠陥抽出画像は、いずれの通常の欠陥検出アルゴリズムの処理結果であるので真の欠陥も含んでいる。従って、上記加算回数の異なる画像から得られる欠陥抽出画像の共通部分を抽出することにより、真の欠陥を抽出できる。以上の演算処理は、図１のＢ図に示した欠陥抽出部１０８により実行される。
【００５７】
また、本実施例の欠陥検出アルゴリズムと実施例１の擬似欠陥検出アルゴリズムを組み合わせて検査を実行することもできる。例えば、図６に示すアルゴリズムと平行して１回加算画像からｎ−１回加算画像までの平均化処理を行い、得られた平均化画像とｎ回加算検査画像６０１との差分画像と、ｎ回加算検査画像６０１とｎ−１回加算画像との差分画像との共通部分を抽出すれば、擬似欠陥を抽出できる。この処理結果と、図６に示すアルゴリズムの結果を合成すれば、擬似欠陥の除去された真の欠陥を抽出できる。
【実施例３】
【００５８】
本実施例では、実施例１あるいは２で説明した検査アルゴリズムを最良の形態で実行するための追加機能について説明する。
【００５９】
実施例１，２では、任意の加算回数の加算画像を用いて欠陥検出を行うという前提で説明を行ったが、実際には高精度な欠陥検査を行うためにより適切な加算回数が存在し、この加算回数は、欠陥検出アルゴリズムを実行するに際して、各検査画像が満たすべき以下の条件によって定まる。
【００６０】
条件１：最大加算回数をｎ回とした場合に、ｍ回加算画像（ｍ：１からｎ−１までの自然数）における欠陥部の画素信号強度と、ｎ回加算画像における欠陥部の画素信号強度の差が検査感度閾値より小さいこと。
【００６１】
条件２：ｎ回加算画像を用いて検出した擬似欠陥の座標と、ｍ回加算画像を用いて検出した擬似欠陥の座標が同一でないこと。
【００６２】
以上を図７を用いて具体的に説明する。
【００６３】
図７は、最大加算回数画像（ｎ回加算画像）とｍ回加算画像をツリー状に配置し、ｎ回加算画像７０１と各ｍ回加算画像との差分画像および差分画像のヒストグラム（度数分布）７１０をｍ回加算画像に対比して配置した模式図である。ヒストグラムは、横軸に差分画像の画素信号強度（すなわちｎ回加算画像ｍ回加算画像とのグレイレベル差）を取り、縦軸に当該グレイレベルに対応する画素数を取っている。
【００６４】
ここで、１回加算画像７０２とｎ回加算画像７０１の差分画像および２回加算画像７０３とｎ回加算画像７０１の差分画像である１回加算差分画像と２回加算差分画像を見ると、欠陥部の画素信号強度が閾値よりも大きいため、真の欠陥であるにもかかわらずキャンセルされずに差分画像に残っている。この状態でＦＴＦ比較を行うと欠陥部が１回加算差分画像と２回加算差分画像の共通部分として抽出され、真の欠陥であるにもかかわらず擬似欠陥と判断される。従って、１回加算画像７０２および２回加算画像７０３は、ＦＦＴ検出に使用する加算画像としては不適である。ｎ−３回加算画像７０５からｎ−１回加算画像７０７は条件１を満すので、ＦＦＴ検出アルゴリズムに使用でき、擬似欠陥を除去し欠陥のみを抽出できる。
【００６５】
一方、３回加算画像７０４は条件１を満たすが、３回加算差分画像にｎ回加算画像７０１と共通する擬似部が残っており条件２を満たしていない。この状態で、実施例２の欠陥検出アルゴリズムを実行すると、ｎ回加算画像７０１と共通する擬似部は、擬似欠陥であるにもかかわらず欠陥として抽出されることになる。従って、３回加算差分画像は、実施例２の欠陥検出アルゴリズムで使用する加算画像としては不適である。
【００６６】
また、場合によっては、実施例１の擬似欠陥検出アルゴリズムと実施例２の欠陥検出アルゴリズムを組み合わせて使用する場合もあるが、その場合に使用する加算画像としては、条件１と条件２を両方満たす必要がある。
【００６７】
従って、使用する検査アルゴリズムに応じて使用する加算画像を適切に選択する必要がある。最も簡便には、条件１と条件２の両者を満足する加算画像を有効加算画像７０９として定めればよい。
【００６８】
そこで以下では、有効加算画像を自動的に選別する機能について説明する。
【００６９】
図７に示すヒストグラム７１０を見ると、加算回数の増加とともにヒストグラムの分布が鋭くなっていることが分かる。これは、加算により画像の画素強度のばらつきが低減されるためで、従って加算回数が増加すると、ヒストグラムの分散は小さくなる。
【００７０】
一方、擬似欠陥（あるいは欠陥）とは、画像加算によりＳ／Ｎが改善されてもなお残る画素の異常値であり、欠陥検査とは、結局はヒストグラムの裾（テール）部分に含まれる画素数をカウントしていることに等しい。従って、ヒストグラムの分散が大きければ擬似欠陥ないし欠陥として検出される異常画素の数は増大し、分散が小さければ擬似欠陥ないし欠陥として検出される異常画素の数は減少する。たとえば、ヒストグラム７１０から、横軸のグレイレベル差がある一定値以上の画素数は、加算回数が減少するとともに増大することが分かる。すなわち、加算画像のヒストグラムの分散を何らかの指標で評価することによって、有効加算画像を選択することができる。
【００７１】
図８のＡ図およびＢ図には、ｎ回加算画像のヒストグラムと適当なｍ回加算画像のヒストグラム（本実施例では、例として２回加算画像のヒストグラム）を示す。２つのヒストグラムを比較すると、ヒストグラムの累積度数が等しくなるグレイレベル差は加算回数の小さなＢ図の方が大きくなっていることが分かる。これは、ヒストグラムの分散が大きいほど、ヒストグラムの裾が横軸方向に広がるためである。
【００７２】
ここで、最大加算回数画像のヒストグラムを基準として、ｍ回加算画像のヒストグラムの累積度数がｎ回加算画像のヒストグラムの累積度数と等しくなるグレイレベル差をプロットすると、図８のＣ図に示す回帰曲線が得られる。図８のＣ図は、縦軸にｍ回加算画像のグレイレベル差を、横軸に基準となるｎ回加算画像のグレイレベル差をプロットした図であり、ｍ回加算画像のヒストグラムと最大加算回数画像のヒストグラムの相間をグレイレベル差で表現したものである。実際に得られる回帰曲線は、ジグザグ状に変動するが大まかには直線近似でき、図８のＣ図では直線近似したカーブを示している。
【００７３】
図８のＣ図に示す回帰曲線において、ｎ回加算画像のグレイレベル差は自分自身との相間を見ているため傾き１の直線であり、以下、加算回数が小さくなるに従って、近似直線の傾きが大きくなる。これらの回帰曲線の近似直線の傾きはｍ回加算画像のヒストグラムの最大加算回数画像のヒストグラムからの乖離度合いを示しており、分散の指標として使用できる。従って、ｍ回加算画像について回帰曲線の近似直線の傾きを事前に求めておき、近似直線の傾きが適当な閾値よりも小さくなる加算回数画像のみ、本実施例の擬似欠陥検出ないし欠陥検出アルゴリズムに使用すると定めることができる。以降の説明では、上記の閾値を「有効加算回数分散閾値」と称する。
【００７４】
実際の装置運用の際には、検査レシピの設定時に、適当な試し検査画像のｎ回加算画像を取得し、各加算回数画像について上述の近似直線を求め、傾きについて適当な閾値を設定することにより、検査に使用できる画像の加算回数（有効加算回数）を求める。
【００７５】
なお、加算回数の異なる加算画像毎にヒストグラムの形状ばらつきが余りに大きい場合、正常な回帰曲線が得られない。そこで、最大加算回数画像のヒストグラム特徴量（ヒストグラムの横軸として使用するパラメータ）とｍ回加算画像のヒストグラム特徴量との差異が少なくなるよう、画像の明るさやコントラストを調整する。すなわち、一次電子線の照射条件や検出器５のゲインなどを調整する。
【００７６】
次に、得られた有効加算回数が最終的に条件１と条件２を満足する加算数なのかどうかを検証する手法について説明する。以下の説明は、ステージ連続移動方式の検査装置を前提として行うが、ステップアンドリピート方式の検査装置にも適用できる。
【００７７】
今、有効加算回数がｍ回と定まったとする。まず、一定の広い領域を通常の高感度検査方法で検査を実施し、適当なＤＯＩを検出して座標を登録する。登録されたＤＯＩの座標を中心として、適当な領域（例えば１ダイ分）のストライプ画像を取得する。この際、ストライプ画像としては最大加算回数画像（ｎ回加算回数画像）を取得する。このｎ回加算ストライプ画像が図９に示す９０１である。ここで、ストライプ画像とはステージ４を１方向に連続的に移動し、一次電子線をステージ移動方向とは交差する方向に走査して得られる画像のことである。
【００７８】
その後、ｍ回加算画像とｍ＋１回加算画像を用いてＦＴＦ検査方法で上記ストライプ画像の試し検査を実行し、その結果得られるＦＦＴ検査結果９０２が、条件１（欠陥候補画像７０１の欠陥が検出されない）および条件２（擬似欠陥の数が減っていない）を満たすかどうか確認する。なお、ｍ回加算画像とｍ＋１回加算画像は、上記ｎ回加算画像の撮像過程で既に得られているため新たな撮像は不要である。また、上記の有効加算回数の妥当性判定処理は、図１のＢ図に示した有効加算回数判定部１０９により実行される。こうして有効加算数の最小値を確認できる。
【００７９】
その後、本実施例の各アルゴリズムをそれぞれ実行して欠陥を検出し、擬似欠陥数がもっとも少なくなる検出結果９０３が出るアルゴリズムを選択する。以上により、長時間の検査実施前に有効加算回数の妥当性を判断できる。
【００８０】
なお、以上の説明ではヒストグラム特徴量としてグレイレベル差を使用した例について説明したが、他のヒストグラム特徴量、例えば、画素信号の輝度（明るさ）、コントラスト差などを使用することもできる。
【実施例４】
【００８１】
実施例１および２で説明した検査アルゴリズムは、加算回数の異なる多数の画像を使用するので画像処理部１への負担が増加する。そこで本実施例では負担を減少する対策について説明する。
【００８２】
図１０のＡ図には、図７で示した有効加算画像７０９の一つを示し、Ｂ図にはＡ図に示す画像の破線Ａ′に対応する画像プロファイルを示す。但し、Ｂ図の画像プロファイルは、Ａ図のプロファイルそのものではなく、ｎ回加算画像７０１との差画像の画像プロファイルを示したものである。図１０のＢ図に示すように、画像プロファイルにおける縦軸に欠陥検出区間１００１，ＤＯＩ・擬似欠陥検出区間１００２，虚報区間１００３の３つの区分を設ける。
【００８３】
図１１には、上記３つの区分を設ける場合の検査フローを示す。
【００８４】
検査レシピ設定時に、欠陥検出感度閾値（ステップ１１０１）と擬似欠陥検出感度閾値（ステップ１１０２）を設定し、上記３つの区分を設定する。
【００８５】
検査開始（ステップ１１０３）後、ある欠陥候補画像の欠陥候補画素の信号強度が擬似欠陥検出閾値と比べ（ステップ１１０４）高い場合は欠陥検出閾値と比較する段階（ステップ１１０６）へ進む。擬似欠陥感度閾値より低い場合は虚報として処理（ステップ１１０５）する。
【００８６】
ステップ１１０６での判定の結果、欠陥候補画素の信号強度が欠陥検出閾値と比べ高い場合は欠陥として識別し（ステップ１１１０）、画像サーバ１０へ伝送する。欠陥検出閾値と比べ低い場合は、実施例３で説明した有効加算回数に基づき有効加算画像を選別する処理（ステップ１１１０７）、各有効加算画像のヒストグラム補正処理（ステップ１１０８）及び前記アルゴリズムの画像比較処理（ステップ１１０９）を実行する。これにより擬似欠陥が除去され、真の欠陥のみが抽出されて画像サーバ１０へ伝送される。
【００８７】
なお、以上説明した処理は、図１のＢ図におけるシーケンス制御部１１２が他の各機能ブロックを制御することにより実行される。
【００８８】
以上説明したフローでは、グレイレベル差が欠陥検出区間１００１とＤＯＩ・擬似欠陥検出区間１００２の間である画素についてのみ擬似欠陥の除去処理を行っている。従って、全ての画素に対して擬似欠陥の除去処理を行う場合に比べて、画像処理の負担が大幅に軽減される。
【００８９】
以上の実施例は、ＳＥＭ式検査装置への適用例について説明してきたが、本発明を欠陥レビューＳＥＭに適用することも可能である。上述のように、欠陥レビューＳＥＭは、外観検査装置で検出した欠陥の位置情報に基づき、当該欠陥位置を高倍率で撮像する装置であり、欠陥を確実に捕捉するために、欠陥位置をサーチするための低倍率撮像と捕捉した欠陥の中心を視野中心として撮像を行う高倍率撮像の２段階撮像を行っている。従って、本発明を欠陥レビューＳＥＭに適用した場合、以下のような効果が得られる。
・擬似欠陥を検出する確率が減るため、低倍撮像時に従来よりも視野を広く取ることができる（視野を広くとっても擬似欠陥が含まれる可能性が従来よりも低い）。従って、ＡＤＲ実行時のスループットが向上する。
・真の欠陥のみ捕捉できる可能性が高まるため、結果的に欠陥捕捉率が向上する。
【符号の説明】
【００９０】
１ 画像処理部
２ 半導体製品試料（ウェーハ）
３ 走査電子顕微鏡
４ ステージ
５ 検出器
６ 制御部
７ 真空ポンプ
８ コンソール
９ ＧＵＩユニット
１０ 画像サーバ
１１ データベース
１２ ハブ
【技術分野】
【０００１】
本発明は、半導体装置や液晶など種々の回路パターンが形成された基板上に発生する物理的及び電気的不良（以下、欠陥）を検出する検査装置に関し、特に走査電子顕微鏡を搭載した検査装置に係わる。
【背景技術】
【０００２】
半導体製品あるいは液晶製品の製造プロセスにおいては、各種の基板上に微細なパターンが形成される。前記製品の製造工程において、基板上に致命欠陥であるＤＯＩ（Defect of Interest）が存在すれば、製品不良の原因となる。従って、製品の歩留りを向上するために、基板上に存在する欠陥を製品の製造途中に検出し、欠陥の発生原因を迅速に特定して、後続して製造される製品に同じ欠陥を発生させないような対策を講じることが望まれている。
【０００３】
欠陥検出の手段としては、光学画像や走査電子画像を撮像して欠陥位置を検出する外観検査装置が用いられている。また、欠陥の発生原因の特定には走査電子顕微鏡（Scanning Electron Microscope；以下ＳＥＭと略）が搭載されたレビュー装置が用いられる。レビュー装置は、外観検査装置で検出した欠陥の特徴量（座標，サイズ，形態等）の結果情報に基づき、欠陥を高倍率で撮像する装置である。欠陥レビューは、手動（Manual Defect Review）またはＡＤＲ（Auto Defect Review）で実行され、撮像結果をもとに欠陥分類を行う。各種製品の製造プロセスで発生する欠陥種はプロセス毎にある傾向があり、欠陥分類を行うことで、プロセス条件の変動を監視することができる。
【０００４】
前記の外観検査装置としては、暗視野外観検査装置，明視野外観検査装置，ＳＥＭ式外観検査装置等の種類がある。検査で使用する外観検査装置の種類は検出したい欠陥に応じて決める場合が多く、例えば、サイズが大きい異物は暗視野外観検査装置を、サイズが小さいパターン不良は明視野外観検査装置を、電気的不良や微細パターン不良はＳＥＭ式検査装置を使用する。
【０００５】
外観検査装置あるいは欠陥検出機能を搭載したレビュー装置は、撮像された画像に所定アルゴリズムの演算処理を行って欠陥を検出する。代表的な手法として、Cell-to-Cell検査（以下、ＣＴＣ検査またはArray検査）やDie-to-Die検査（以下、ＤＴＤ検査またはRandom検査）、あるいは検出画像を適当な参照画像と比較して欠陥を検出するGolden Pattern検査（以下、ＧＰ検査）がある。ＣＴＣ検査は、周期的に連続配列パターンが存在する領域内を検査するのに適し、ＤＴＤ検査は半導体ウェーハのチップ領域（ダイ）といったランダムパターンが存在する領域内を検査するのに適する。
【０００６】
ＣＴＣ検査，ＤＴＤ検査あるいはＧＰ検査で使用される欠陥の抽出方法は、過去数十年間ほぼ変わっておらず、基本的には、ある画像とある画像の差分画像を生成し、差分画像を適当な閾値で二値化して、バックグランドとの差がある画素位置を欠陥として抽出する方法が用いられている。以上の検査方法は、バックグランドと差がある画素を欠陥とみなす考え方であるため、取得画像の明るさやコントラストによって、実際には欠陥ではない画素を欠陥として検出してしまう可能性が常に存在する。このため、擬似欠陥をなるべく排除できるような欠陥検出アルゴリズムが種々工夫されている。以上の実際には欠陥ではない欠陥を、以下の説明では擬似欠陥と称する。
【０００７】
例えば、特公昭５４−３７４７５号公報（特許文献１）には、欠陥候補画像と参照画像の差分画像に加えて輪郭抽出画像も同時に利用し擬似欠陥を排除するアルゴリズムが開示されている。また、特開昭６３−３２６６６号公報（特許文献２）には、±１画素ずつずらした９枚の画像および画像信号ゲインを加減した２枚の画像、合計１１枚の画像から、差信号の極性の変化を比較して欠陥と擬似欠陥を識別するアルゴリズムが開示されている。
【０００８】
以上説明した欠陥検出方法において欠陥の検出精度を高めるには、ノイズ信号量に対する欠陥信号量の割合（信号対ノイズ比：Ｓ／Ｎ）を大きくすることが必須である。しかし、回路パターンの微細化と共に欠陥信号量も小さくなり、ノイズ信号との識別が難しくなっている。この傾向は半導体デバイス試料で特に顕著であり、超微細化のデザインルール（配線の最小線幅が３０ｎｍ以下）を持つ半導体デバイス試料では、ＤＯＩの信号量とノイズとの区別がより難しくなっており、検査では、微細ＤＯＩと共に、擬似欠陥を多く検出することになる。従って、微細ＤＯＩを検出するには、何らかの工夫を行うことが必要となっている。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特公昭５４−３７４７５号公報（米国特許４２０２６３１号）
【特許文献２】特開昭６３−３２６６６号公報（米国特許４８６０３７１号）
【発明の概要】
【発明が解決しようとする課題】
【００１０】
上記「背景技術」で説明した理由により、回路パターンが形成された基板の検査において、検査結果における擬似欠陥率（擬似欠陥数／全検出数）が増大し、外観検査装置を用いた製造プロセス管理が難しくなっている。このような擬似欠陥は、高倍率のＳＥＭ式レビュー観察で確認しないと欠陥かどうかを判断することが難しく、外観検査装置の検査結果における擬似欠陥率が高くなると、レビュー装置で確認すべき欠陥数が増大し、従ってレビュー効率が低下する。結果として、製品の製造管理の業務効率に悪影響を与える。
【００１１】
また外観検査装置には、通常、自動欠陥分類（ＡＤＣ：Auto Defet Classification）機能が搭載されており、検査結果から擬似欠陥を自動削除できるが、ＤＯＩの微細化、Ｓ／Ｎの低下により、欠陥と擬似欠陥との特徴量（信号強度，サイズ，形態等）の差が縮まりＡＤＣでは分類及び削除できない擬似欠陥が増加している。
【００１２】
本発明は、擬似欠陥を欠陥検出結果から従来よりも効率的に除去可能な検査方法ないし検査装置を提供することを目的とする。
【課題を解決するための手段】
【００１３】
前記目的を達成するための手段として、真の欠陥位置から得られる信号量はスキャン毎の変動が小さく、擬似欠陥の信号量はスキャン毎の変動が大きいという特徴を利用する。すなわち、同一箇所を複数回スキャンして得られる画像あるいは画像信号を加算し、加算回数の異なる画像あるいは画像信号を比較することにより、擬似欠陥あるいは真の欠陥の欠陥位置を検出する。擬似欠陥あるいは真の欠陥のいずれを検出するかは、加算回数の異なる複数の画像の比較演算の組み合わせによって定まる。
【発明の効果】
【００１４】
本発明によれば、擬似欠陥率を抑えながら微細ＤＯＩを容易に検出できる検査方法ないし検査装置を実現できる。
【図面の簡単な説明】
【００１５】
【図１】走査電子顕微鏡（ＳＥＭ）を搭載した検査装置の構成図。
【図２】ライン加算の方式種類の説明図と画質向上の効果を示す図。
【図３】Cell-to-Cell欠陥検出法及びDie-to-Die欠陥検出法の説明図。
【図４】加算画像を利用したFrame-to-Frame擬似欠陥抽出法を説明する図。
【図５】Frame-to-Frame擬似欠陥抽出法を利用して欠陥を抽出する説明図。
【図６】複数加算画像にＣＴＣ・ＤＴＤ検出法を利用して欠陥を抽出する説明図。
【図７】欠陥候補画像を基にした各加算画像の差分画像の特徴を示す図。
【図８】加算画像の中から有効加算画像を自動選別する方法を説明する図。
【図９】試し検査の実行から有効加算数を検証する方法を説明する図。
【図１０】検出感度閾値区間を三つに分割した方法を説明する図。
【図１１】擬似欠陥検出感度閾値区間を導入した検査を説明するフローチャート。
【発明を実施するための形態】
【００１６】
以下に説明する実施形態は、ＳＥＭにより画像を取得して検査を行う検査装置の構成例について説明を行うが、画像加算によりＳ／Ｎを改善する撮像装置であれば、いずれの装置であっても適用可能である。
【００１７】
はじめに、各実施例で共通する加算画像の取得方法について説明する。ＳＥＭの取得画像は、２次電子が少ない場合、画像１３のようにバックグラウンドノイズが多く低Ｓ／Ｎの画像となる。Ｓ／Ｎを向上させる手段として、同一領域を複数回走査し、検出される２次電子あるいは反射電子信号を加算して画像信号量を実効的に増やす処理が行われる。図２のＡ図には、加算無しの画像１３から画像加算を順次行うことにより、Ｓ／Ｎが改善された画像１４が求められる様子を示す。加算回数は任意に定められるため、図２のＡ図では、検査で使用する画像の最大加算回数をｎ回と示している。
【００１８】
ｎ回加算画像を取得する代表的な方法として、ライン加算，インターバル加算，フレーム加算の３種がある。
【００１９】
（ライン加算）
ライン加算は、走査ライン単位で複数回の走査を行い画像信号を加算し、得られるｎ回加算画像信号を合成して１つの画像を得る画像取得方法である。例えば、１回の撮像で取得する画像（フレームと称される）が４本の走査ラインの画像信号で構成されている場合を考える。図２のＢ図に示すように、まず１本目の走査ラインをｎ回走査し得られる画像信号を加算する。次に２本目の走査ラインをｎ回走査し得られる画像信号を加算し・・・という処理を順次４本目の走査ラインまで行い、得られる４本のｎ回加算画像信号を合成して１つの画像とする。
【００２０】
（インターバル加算）
インターバル加算は、最初にある複数の走査ラインをｎ回走査して画像信号を加算した後、次の走査ラインに電子線照射位置を移動し、同じ本数の複数走査ラインをｎ回走査して画像信号を加算し・・・という走査を順次繰り返すことにより、あるフレームのｎ回加算画像を得る走査方法である。例えば１フレームが４本の走査ラインの画像信号で構成されている場合を例にすると、図２のＣ図に示すように最初に第１走査ラインと第２走査ライン（図中で四角内数字で示される）をｎ回走査して第１走査ラインと第２走査ラインのｎ回加算画像信号を取得し、次に第３走査ラインと第４走査ラインに移動して、第３走査ラインと第４走査ラインのｎ回加算画像信号を取得し、これらのｎ回加算画像信号を合成して、１つのｎ回加算画像を取得する。
【００２１】
（フレーム加算）
図２のＤにはフレーム加算の概要を示す。同じく検査画像１フレームが４本の走査ラインの画像信号で構成されているとすると、１本目の走査ラインから４本目の走査ラインまで走査を行ってフレームを取得し、ｎ枚のフレームを加算して画像加算を行う処理をフレーム加算という。フレーム加算のやり方は、ｎ枚のフレームを取得後に加算処理を実行する場合もあれば、各フレームを取得する毎に順次加算を実行する場合、すなわち２枚目のフレームの取得時点で１枚目のフレームに加算処理を行い、３枚目のフレームの取得時点で既にある加算画像に３枚目のフレームを加算する・・・という処理を繰り返す手順をとる場合もある。
【００２２】
（スプリット加算）
スプリット加算とは、ある走査ラインのｎ回走査後、当該走査ラインとは離間した走査ラインに移動してｎ回加算画像信号を取得する撮像方法をいう。例えば、第１走査ラインのｎ回走査→第３走査ラインのｎ回走査→第２走査ラインのｎ回走査→第４走査ラインのｎ回走査という要領で撮像を行う方法である。この場合、各スキャン間でどれだけ離間した走査ラインに移動するかは任意に設定できる。
【実施例１】
【００２３】
本実施例１では、ＳＥＭを搭載した検査装置への適用例について説明する。図１のＡ図には本実施例の検査装置の全体構成図を示す。
【００２４】
図１のＡ図に示す検査装置は、被検査試料であるウェーハ２をステージ４上に載置した走査電子顕微鏡３、欠陥検出のための画素演算を実行する画像処理部１、装置ユーザが各種の検査条件を設定するためのコンソール８により構成される。コンソール８は、検査画像やＧＵＩが表示されるモニタとマウスなどのポインティングデバイス，キーボードなどの入力デバイス、およびＧＵＩで必要な画面処理を実行するＧＵＩユニット９などにより構成される。
【００２５】
走査電子顕微鏡３は、電子銃から放出される一次電子線を対物レンズで試料上に集束させて照射し、これにより得られる２次電子あるいは反射電子を検出器５で検出する。この際、走査偏向器で一次電子線を試料上に走査することにより、所定の走査領域から発生する２次電子あるいは反射電子を二次元分布として検出できる。検出器５の出力信号はＡＤ変換器によりディジタル画素信号に変換され、コンソール８のモニタに画像として表示される。
【００２６】
走査電子顕微鏡３の各構成部は制御部６により制御され、例えば、電子銃や走査偏向器あるいは各種のレンズは制御部６内の電子光学系制御ユニットにより、ステージ４は制御部６内のステージ制御ユニットにより、真空ポンプ７は制御部６内の真空系制御ユニットにより制御される。上記のＡＤ変換器は制御部６内に設けられる。
【００２７】
本実施例の検査装置は、上記ライン加算，インターバル加算，フレーム加算，スプリット加算といった、画像信号のｎ回加算機能を備えている。制御部６は、ユーザが設定した検査レシピに従ってＧＵＩユニット９が発行する動作コマンドに従って、走査偏向器の走査領域やステージ移動、あるいは一次電子線の照射条件を制御し、上記ｎ回加算機能を実現させる。
【００２８】
検出器５の出力信号は、上記の通りＡＤ変換器によりディジタル画素信号に変換され、制御部６内で、上記ライン加算，インターバル加算，フレーム加算，スプリット加算のいずれかの処理手順に従って加算され、順次画像処理部１へ転送される。上記ディジタル画素信号が所定単位分集まったものがいわゆる画像である。
【００２９】
図１のＢ図には、図１Ａ図に示した画像処理部１の画像演算機能をより詳細な機能ブロック図で示した。画像処理部１の画像入力部１０１は受取ったＳＥＭ画像の中にある欠陥を分離するため、まず、欠陥候補画像１０３と参照画像１０４の画像ズレを位置ズレ検出部１０５で測り、ズレ量をＤｉｅ画像調整部１０６で補正する。位置補正の後、欠陥判定部１０２は欠陥候補画像１０３と参照画像１０４を差分比較し、画像のGray Level（以下、ＧＬ）の差がある画素部分を欠陥として検出する。検出した欠陥を中心として画像を切り出し、ハブ１２を通じて画像サーバ１０のデータベース１１に保存される。ここで、Gray Levelとは画像の明るさを示す指標であり、画像を構成する各画素の信号強度を適当な最大値で規格化して階調表現した値である。画像メモリ１１１は画像入力部１０１からの入力画像データあるいは欠陥判定部１０２での処理結果が一時的に格納される。ユーザは、コンソール８のＧＵＩユニット９で欠陥画像を読み出して観察する。
【００３０】
欠陥判定部１０２は、更に擬似欠陥抽出部１０７，欠陥抽出部１０８，有効加算回数判定部１０９，シーケンス制御部１１２を更に備えている。欠陥抽出部１０８は、１回加算からｎ回加算までの所望の画像信号を用いて上述したＣＴＣ比較，ＤＴＤ比較あるいはＧＰ比較などの欠陥抽出演算処理を実行し、取得画像内に存在する欠陥位置を抽出する。擬似欠陥抽出部１０７および有効加算回数判定部１０９の動作については後述する。合成部１１０は、擬似欠陥抽出部１０７と欠陥抽出部１０８の処理結果を合成して、欠陥検出結果から擬似欠陥を除去する。シーケンス制御部１１２は、画像処理全体の制御をつかさどる。なお、本実施例では、有効加算回数判定部１０９の機能は使用しないため、本実施例の検査装置における画像処理部１では、有効加算回数判定部１０９は実装されていなくてもよい。
【００３１】
以上説明した画像処理部１の機能は、ソフトウェア実装もハードウェア実装のいずれの方法でも実装可能である。すなわち、ソフトウェア実装の場合は、汎用のＣＰＵを用いて各機能ブロックの処理に相当するプログラムを実行させ、ハードウェア実装の場合は、各機能ブロックの処理に相当する処理チップを基板上に集積すれば実現できる。あるいはＦＰＧＡなどを用いて一部の機能をハード実装し、一部の機能をソフトウェア実装することもできる。
【００３２】
次に、図３を用いて上述のＣＴＣ検査，ＤＴＤ検査の概要について説明する。
【００３３】
ＣＴＣ検査法は半導体チップ内のメモリセル領域を検査するために使用される検査方法であり、欠陥候補セル画像３０１と３０１を１セルピッチ分ずらした参照セル画像３０２の差分演算を行い、得られるＣＴＣ差分画像３０３から欠陥を検出する。この比較演算処理をメモリセル領域内のメモリセルについて、検査セルと参照セルを変えながら（メモリセル１個分ずつずらしながら）領域端部から順次行っていき、メモリセル領域の欠陥検査を行う。
【００３４】
ＤＴＤ検査法は、半導体ウェーハ上に周期配列された検査対象Ｄｉｅと適当な参照Ｄｉｅの画像を比較して検査を行う検査方法であり、ロジック領域やメモリマットの周辺領域といった周期性の低いパターン形成領域の検査に有効である。欠陥候補ダイ画像３０４と１チップ分ずらした参照ダイ画像３０５を比較して得られるＤＴＤ差分画像３０６から欠陥を検出する。この比較演算処理をウェーハ内のＤｉｅについて、検査Ｄｉｅと参照Ｄｉｅを変えながら順次実行することによりウェーハの欠陥検査を行う。
【００３５】
ＧＰは、参照セル画像あるいは参照ダイ画像を固定の参照画像に変えて比較演算を行う検査方法である。
【００３６】
次に図４を用いて、本実施例のFrame-to-Frame検査法（以下、ＦＴＦ検査）について説明する。ＦＴＦ検査の基本的なアルゴリズムは、加算回数の異なる２つの加算画像を用いて得られる差分画像を複数生成し、複数生成された差分画像に共通して検出される欠陥を擬似欠陥と判断するというものである。すなわち、２つの画像ペアの差分を取ると真の欠陥はキャンセルされる筈で、残る欠陥で信号強度の強い欠陥がｎ回加算処理によっても平均化されずに残る強い擬似欠陥であるという考え方に基づく。
【００３７】
この考え方からすると、差分演算を行う画像ペアの一方は、最大加算回数だけ加算された画像であることが望ましい（真の欠陥の信号強度も擬似欠陥の信号強度も、最も強いと考えられるため）。また、複数の差分画像間での共通部分を取るという考え方からすると、複数の差分画像を生成するための複数の画像ペアは、互いに加算回数が一致しない加算画像を含んでいる必要がある。
【００３８】
使用する差分画像は最低２つ（２セット）必要であるが、任意のセット数の差分画像を使用してＦＴＦ検査を行うことができる。
【００３９】
以下、具体例で説明する。画像メモリ１１１に互いに加算回数の異なるｎ枚の加算画像が格納されているものとする。最大加算回数はｎ回である。図４に示すように、まず、視野内に欠陥部を含むｎ回目加算画像４０１とｎ−１回加算画像４０２を画像ペア１とし、ｎ回目加算画像４０１とｎ−２回加算画像４０３を画像ペア２とし・・・という要領でｎ−１組の画像ペアを生成する。この処理は擬似欠陥抽出部１０７で実行される。
【００４０】
次に、生成したｎ−１組の画像ペアについて位置ずれ検出部１０５および位置ずれ調整部１０６で視野中心を揃えて、擬似欠陥抽出部１０７で画像ペアの差分演算を実行する。
【００４１】
差分演算の実行により、差分画像１と差分画像２・・・差分画像ｎ−１が得られるが、これらの差分画像について、グレイレベルがバックグランドレベルよりも欠陥閾値以上に変化している箇所が存在する。擬似欠陥抽出部１０７は、このような箇所で差分画像１から差分画像ｎ−１に共通する部分を擬似欠陥抽出画像４０５として抽出する。擬似欠陥抽出画像４０５中に存在する画素の座標が擬似欠陥座標である。最後まで残る擬似欠陥は図４に示されるように一つとは限らず、複数の場合もある。
【００４２】
図４では、差分画像１から差分画像ｎ−１の全てを使用して擬似欠陥抽出画像４０５を求めたが、任意の差分画像を使用して擬似欠陥抽出画像４０５を求めることができる。但し、アルゴリズムの特徴上、差分画像を求めるための画像ペアの一方はｎ回目加算画４０１であることが好ましい。
【００４３】
図４で説明したアルゴリズムはあくまで擬似欠陥分布を求めるものであり、あくまで得られる欠陥検出結果から擬似欠陥を除くために補助的に使用されるアルゴリズムである。従って、真の欠陥は別な欠陥検出アルゴリズムにより検出する必要がある。
【００４４】
そこで図５には、他の欠陥検出アルゴリズムと図４の擬似欠陥検出アルゴリズムを組み合わせて欠陥検出精度を高めた例について説明する。
【００４５】
図５の左半分は、図４で説明したＦＴＦ検査のアルゴリズムを模式的に示した図であり、右半分は、通常のＣＴＣ検査のアルゴリズムを模式的に示した図である。図５に示す検査においては、最大加算回数がｎ回に設定されており、簡単のためｎ回加算画像からｎ−２回加算画像を使用して擬似欠陥を求めているものとする。
【００４６】
図４と同じ要領で、ｎ回加算画像５０１とｎ−１回加算画像５０２との画像ペア１を生成し、ｎ回加算画像５０１とｎ−２回加算画像５０３との画像ペア２を生成し、これらの差分画像の共通部分を抽出することにより、擬似欠陥抽出画像５０４を取得する。擬似欠陥抽出画像５０４では真の欠陥である欠陥部は消えており、ｎ回加算画像５０１で「擬似部」と表示した２つの擬似欠陥が残っている。
【００４７】
一方、ｎ回目加算画像５０１を検査領域画像とし、欠陥を含まない参照セル画像Ａ５０６および参照セル画像Ｂ５０７との比較演算を行うことにより得られる画像がＣＴＣ欠陥画像５０８である。ｎ回目加算画像５０１−参照セル画像Ａ５０６およびｎ回目加算画像５０１−参照セル画像Ｂ５０７の２回の比較演算を行うのは、２つの差分画像を使用しないと真の欠陥かどうかが判定できないからである（通常のリアルゴースト処理）。ＣＴＣ欠陥画像５０８には真の欠陥の他に２つの擬似欠陥が検出されている。
【００４８】
以上得られたＣＴＣ欠陥画像５０８と擬似欠陥抽出画像５０４の比較演算を行うことにより、２つの擬似欠陥が除去された最終的な欠陥検出画像５０９が得られる。この処理は図１のＢ図に示した合成部１１０により実行される。なお、以上の説明はＣＴＣ検査を例にしたが、ＤＴＤ検査あるいはＧＰ検査にも適用可能であることは言うまでも無い。
【００４９】
また、図４に示す画像ペアの一方として、１回加算画像からｎ−１回加算画像を平均化した画像を使用してもよい。
【００５０】
以上、本実施例の検査装置により、検査結果から擬似欠陥を除去でき、従来よりも高精度な欠陥検出機能を実現する検査装置が得られる。また、アルゴリズムの改善により欠陥検出精度が向上するので、これにより検査レシピでの検査閾値設定が容易になり、レシピ作成者の熟練度の差による感度ばらつきが小さくなる。また、検出力の再現性と機差が小さくなり、装置が持つ検出力の性能を迅速に把握可能となる。また、擬似欠陥率が抑えられることで、ＳＥＭレビュー作業時間の短縮に繋がる。結果的に、半導体製造工程における低ＴＡＴ（Turn Around Time）化に寄与できる。
【００５１】
さらにまた、本実施例の欠陥検出アルゴリズムを複数の検査装置に実装して稼動させることにより、各検査装置の欠陥検出性能の機差が改善される。半導体製品の大手メーカの製品製造ラインには、定期メンテナンスやトラブル改善作業等を考慮して複数の同種ＳＥＭ式検査装置を備えているが、これら複数のＳＥＭ式検査装置が本実施例の欠陥検出アルゴリズムを実装することにより、擬似欠陥の検出数のバラツキが小さくなり、検出結果のトレンドの変動を抑制することができる。
【実施例２】
【００５２】
本実施例では、加算回数の異なる画像同士を用いてＣＴＣ検査，ＤＴＤ検査あるいはＧＰ検査を行って得られる検査結果を更に比較することにより、真の欠陥を特定する検査アルゴリズムを実行する機能を持つ検査装置について説明する。
【００５３】
装置の全体構成は、図１に示す構成とほぼ同一であるので、共通部分についての機能・動作については説明は省略する。なお、図１のＢ図に示される画像処理部の機能のうち、擬似欠陥抽出部１０７および合成部１１０の機能は本実施例では使用しない（あるいは搭載されていない）。
【００５４】
図６には本実施例の欠陥検出アルゴリズムの概要を示す。実施例１と同様、検査画像取得時の最大加算回数はｎ回であるとし、ＣＴＣ検査により欠陥検査を行うものとする。
【００５５】
検査画像の取得時、まずｍ回目の画像加算（ｍ：１からｎまでの自然数）が完了する毎に、ｍ回加算検査画像とｍ加算参照セル画像との比較演算処理を行って欠陥検出を行う。すなわち、同じ加算回数の検査画像と参照セル画像同士で比較演算を行い、欠陥抽出画像を取得する。
【００５６】
図６には、加算回数の異なる検査画像としてｎ回加算検査画像６０１，ｎ−１回加算検査画像６０２およびｎ−２回加算検査画像６０２を使用し、各画像毎にｎ回加算欠陥抽出画像６０４，ｎ−１回加算欠陥抽出画像６０５，ｎ−２回加算欠陥抽出画像６０６が得られる。これらの欠陥抽出画像は、いずれの通常の欠陥検出アルゴリズムの処理結果であるので真の欠陥も含んでいる。従って、上記加算回数の異なる画像から得られる欠陥抽出画像の共通部分を抽出することにより、真の欠陥を抽出できる。以上の演算処理は、図１のＢ図に示した欠陥抽出部１０８により実行される。
【００５７】
また、本実施例の欠陥検出アルゴリズムと実施例１の擬似欠陥検出アルゴリズムを組み合わせて検査を実行することもできる。例えば、図６に示すアルゴリズムと平行して１回加算画像からｎ−１回加算画像までの平均化処理を行い、得られた平均化画像とｎ回加算検査画像６０１との差分画像と、ｎ回加算検査画像６０１とｎ−１回加算画像との差分画像との共通部分を抽出すれば、擬似欠陥を抽出できる。この処理結果と、図６に示すアルゴリズムの結果を合成すれば、擬似欠陥の除去された真の欠陥を抽出できる。
【実施例３】
【００５８】
本実施例では、実施例１あるいは２で説明した検査アルゴリズムを最良の形態で実行するための追加機能について説明する。
【００５９】
実施例１，２では、任意の加算回数の加算画像を用いて欠陥検出を行うという前提で説明を行ったが、実際には高精度な欠陥検査を行うためにより適切な加算回数が存在し、この加算回数は、欠陥検出アルゴリズムを実行するに際して、各検査画像が満たすべき以下の条件によって定まる。
【００６０】
条件１：最大加算回数をｎ回とした場合に、ｍ回加算画像（ｍ：１からｎ−１までの自然数）における欠陥部の画素信号強度と、ｎ回加算画像における欠陥部の画素信号強度の差が検査感度閾値より小さいこと。
【００６１】
条件２：ｎ回加算画像を用いて検出した擬似欠陥の座標と、ｍ回加算画像を用いて検出した擬似欠陥の座標が同一でないこと。
【００６２】
以上を図７を用いて具体的に説明する。
【００６３】
図７は、最大加算回数画像（ｎ回加算画像）とｍ回加算画像をツリー状に配置し、ｎ回加算画像７０１と各ｍ回加算画像との差分画像および差分画像のヒストグラム（度数分布）７１０をｍ回加算画像に対比して配置した模式図である。ヒストグラムは、横軸に差分画像の画素信号強度（すなわちｎ回加算画像ｍ回加算画像とのグレイレベル差）を取り、縦軸に当該グレイレベルに対応する画素数を取っている。
【００６４】
ここで、１回加算画像７０２とｎ回加算画像７０１の差分画像および２回加算画像７０３とｎ回加算画像７０１の差分画像である１回加算差分画像と２回加算差分画像を見ると、欠陥部の画素信号強度が閾値よりも大きいため、真の欠陥であるにもかかわらずキャンセルされずに差分画像に残っている。この状態でＦＴＦ比較を行うと欠陥部が１回加算差分画像と２回加算差分画像の共通部分として抽出され、真の欠陥であるにもかかわらず擬似欠陥と判断される。従って、１回加算画像７０２および２回加算画像７０３は、ＦＦＴ検出に使用する加算画像としては不適である。ｎ−３回加算画像７０５からｎ−１回加算画像７０７は条件１を満すので、ＦＦＴ検出アルゴリズムに使用でき、擬似欠陥を除去し欠陥のみを抽出できる。
【００６５】
一方、３回加算画像７０４は条件１を満たすが、３回加算差分画像にｎ回加算画像７０１と共通する擬似部が残っており条件２を満たしていない。この状態で、実施例２の欠陥検出アルゴリズムを実行すると、ｎ回加算画像７０１と共通する擬似部は、擬似欠陥であるにもかかわらず欠陥として抽出されることになる。従って、３回加算差分画像は、実施例２の欠陥検出アルゴリズムで使用する加算画像としては不適である。
【００６６】
また、場合によっては、実施例１の擬似欠陥検出アルゴリズムと実施例２の欠陥検出アルゴリズムを組み合わせて使用する場合もあるが、その場合に使用する加算画像としては、条件１と条件２を両方満たす必要がある。
【００６７】
従って、使用する検査アルゴリズムに応じて使用する加算画像を適切に選択する必要がある。最も簡便には、条件１と条件２の両者を満足する加算画像を有効加算画像７０９として定めればよい。
【００６８】
そこで以下では、有効加算画像を自動的に選別する機能について説明する。
【００６９】
図７に示すヒストグラム７１０を見ると、加算回数の増加とともにヒストグラムの分布が鋭くなっていることが分かる。これは、加算により画像の画素強度のばらつきが低減されるためで、従って加算回数が増加すると、ヒストグラムの分散は小さくなる。
【００７０】
一方、擬似欠陥（あるいは欠陥）とは、画像加算によりＳ／Ｎが改善されてもなお残る画素の異常値であり、欠陥検査とは、結局はヒストグラムの裾（テール）部分に含まれる画素数をカウントしていることに等しい。従って、ヒストグラムの分散が大きければ擬似欠陥ないし欠陥として検出される異常画素の数は増大し、分散が小さければ擬似欠陥ないし欠陥として検出される異常画素の数は減少する。たとえば、ヒストグラム７１０から、横軸のグレイレベル差がある一定値以上の画素数は、加算回数が減少するとともに増大することが分かる。すなわち、加算画像のヒストグラムの分散を何らかの指標で評価することによって、有効加算画像を選択することができる。
【００７１】
図８のＡ図およびＢ図には、ｎ回加算画像のヒストグラムと適当なｍ回加算画像のヒストグラム（本実施例では、例として２回加算画像のヒストグラム）を示す。２つのヒストグラムを比較すると、ヒストグラムの累積度数が等しくなるグレイレベル差は加算回数の小さなＢ図の方が大きくなっていることが分かる。これは、ヒストグラムの分散が大きいほど、ヒストグラムの裾が横軸方向に広がるためである。
【００７２】
ここで、最大加算回数画像のヒストグラムを基準として、ｍ回加算画像のヒストグラムの累積度数がｎ回加算画像のヒストグラムの累積度数と等しくなるグレイレベル差をプロットすると、図８のＣ図に示す回帰曲線が得られる。図８のＣ図は、縦軸にｍ回加算画像のグレイレベル差を、横軸に基準となるｎ回加算画像のグレイレベル差をプロットした図であり、ｍ回加算画像のヒストグラムと最大加算回数画像のヒストグラムの相間をグレイレベル差で表現したものである。実際に得られる回帰曲線は、ジグザグ状に変動するが大まかには直線近似でき、図８のＣ図では直線近似したカーブを示している。
【００７３】
図８のＣ図に示す回帰曲線において、ｎ回加算画像のグレイレベル差は自分自身との相間を見ているため傾き１の直線であり、以下、加算回数が小さくなるに従って、近似直線の傾きが大きくなる。これらの回帰曲線の近似直線の傾きはｍ回加算画像のヒストグラムの最大加算回数画像のヒストグラムからの乖離度合いを示しており、分散の指標として使用できる。従って、ｍ回加算画像について回帰曲線の近似直線の傾きを事前に求めておき、近似直線の傾きが適当な閾値よりも小さくなる加算回数画像のみ、本実施例の擬似欠陥検出ないし欠陥検出アルゴリズムに使用すると定めることができる。以降の説明では、上記の閾値を「有効加算回数分散閾値」と称する。
【００７４】
実際の装置運用の際には、検査レシピの設定時に、適当な試し検査画像のｎ回加算画像を取得し、各加算回数画像について上述の近似直線を求め、傾きについて適当な閾値を設定することにより、検査に使用できる画像の加算回数（有効加算回数）を求める。
【００７５】
なお、加算回数の異なる加算画像毎にヒストグラムの形状ばらつきが余りに大きい場合、正常な回帰曲線が得られない。そこで、最大加算回数画像のヒストグラム特徴量（ヒストグラムの横軸として使用するパラメータ）とｍ回加算画像のヒストグラム特徴量との差異が少なくなるよう、画像の明るさやコントラストを調整する。すなわち、一次電子線の照射条件や検出器５のゲインなどを調整する。
【００７６】
次に、得られた有効加算回数が最終的に条件１と条件２を満足する加算数なのかどうかを検証する手法について説明する。以下の説明は、ステージ連続移動方式の検査装置を前提として行うが、ステップアンドリピート方式の検査装置にも適用できる。
【００７７】
今、有効加算回数がｍ回と定まったとする。まず、一定の広い領域を通常の高感度検査方法で検査を実施し、適当なＤＯＩを検出して座標を登録する。登録されたＤＯＩの座標を中心として、適当な領域（例えば１ダイ分）のストライプ画像を取得する。この際、ストライプ画像としては最大加算回数画像（ｎ回加算回数画像）を取得する。このｎ回加算ストライプ画像が図９に示す９０１である。ここで、ストライプ画像とはステージ４を１方向に連続的に移動し、一次電子線をステージ移動方向とは交差する方向に走査して得られる画像のことである。
【００７８】
その後、ｍ回加算画像とｍ＋１回加算画像を用いてＦＴＦ検査方法で上記ストライプ画像の試し検査を実行し、その結果得られるＦＦＴ検査結果９０２が、条件１（欠陥候補画像７０１の欠陥が検出されない）および条件２（擬似欠陥の数が減っていない）を満たすかどうか確認する。なお、ｍ回加算画像とｍ＋１回加算画像は、上記ｎ回加算画像の撮像過程で既に得られているため新たな撮像は不要である。また、上記の有効加算回数の妥当性判定処理は、図１のＢ図に示した有効加算回数判定部１０９により実行される。こうして有効加算数の最小値を確認できる。
【００７９】
その後、本実施例の各アルゴリズムをそれぞれ実行して欠陥を検出し、擬似欠陥数がもっとも少なくなる検出結果９０３が出るアルゴリズムを選択する。以上により、長時間の検査実施前に有効加算回数の妥当性を判断できる。
【００８０】
なお、以上の説明ではヒストグラム特徴量としてグレイレベル差を使用した例について説明したが、他のヒストグラム特徴量、例えば、画素信号の輝度（明るさ）、コントラスト差などを使用することもできる。
【実施例４】
【００８１】
実施例１および２で説明した検査アルゴリズムは、加算回数の異なる多数の画像を使用するので画像処理部１への負担が増加する。そこで本実施例では負担を減少する対策について説明する。
【００８２】
図１０のＡ図には、図７で示した有効加算画像７０９の一つを示し、Ｂ図にはＡ図に示す画像の破線Ａ′に対応する画像プロファイルを示す。但し、Ｂ図の画像プロファイルは、Ａ図のプロファイルそのものではなく、ｎ回加算画像７０１との差画像の画像プロファイルを示したものである。図１０のＢ図に示すように、画像プロファイルにおける縦軸に欠陥検出区間１００１，ＤＯＩ・擬似欠陥検出区間１００２，虚報区間１００３の３つの区分を設ける。
【００８３】
図１１には、上記３つの区分を設ける場合の検査フローを示す。
【００８４】
検査レシピ設定時に、欠陥検出感度閾値（ステップ１１０１）と擬似欠陥検出感度閾値（ステップ１１０２）を設定し、上記３つの区分を設定する。
【００８５】
検査開始（ステップ１１０３）後、ある欠陥候補画像の欠陥候補画素の信号強度が擬似欠陥検出閾値と比べ（ステップ１１０４）高い場合は欠陥検出閾値と比較する段階（ステップ１１０６）へ進む。擬似欠陥感度閾値より低い場合は虚報として処理（ステップ１１０５）する。
【００８６】
ステップ１１０６での判定の結果、欠陥候補画素の信号強度が欠陥検出閾値と比べ高い場合は欠陥として識別し（ステップ１１１０）、画像サーバ１０へ伝送する。欠陥検出閾値と比べ低い場合は、実施例３で説明した有効加算回数に基づき有効加算画像を選別する処理（ステップ１１１０７）、各有効加算画像のヒストグラム補正処理（ステップ１１０８）及び前記アルゴリズムの画像比較処理（ステップ１１０９）を実行する。これにより擬似欠陥が除去され、真の欠陥のみが抽出されて画像サーバ１０へ伝送される。
【００８７】
なお、以上説明した処理は、図１のＢ図におけるシーケンス制御部１１２が他の各機能ブロックを制御することにより実行される。
【００８８】
以上説明したフローでは、グレイレベル差が欠陥検出区間１００１とＤＯＩ・擬似欠陥検出区間１００２の間である画素についてのみ擬似欠陥の除去処理を行っている。従って、全ての画素に対して擬似欠陥の除去処理を行う場合に比べて、画像処理の負担が大幅に軽減される。
【００８９】
以上の実施例は、ＳＥＭ式検査装置への適用例について説明してきたが、本発明を欠陥レビューＳＥＭに適用することも可能である。上述のように、欠陥レビューＳＥＭは、外観検査装置で検出した欠陥の位置情報に基づき、当該欠陥位置を高倍率で撮像する装置であり、欠陥を確実に捕捉するために、欠陥位置をサーチするための低倍率撮像と捕捉した欠陥の中心を視野中心として撮像を行う高倍率撮像の２段階撮像を行っている。従って、本発明を欠陥レビューＳＥＭに適用した場合、以下のような効果が得られる。
・擬似欠陥を検出する確率が減るため、低倍撮像時に従来よりも視野を広く取ることができる（視野を広くとっても擬似欠陥が含まれる可能性が従来よりも低い）。従って、ＡＤＲ実行時のスループットが向上する。
・真の欠陥のみ捕捉できる可能性が高まるため、結果的に欠陥捕捉率が向上する。
【符号の説明】
【００９０】
１ 画像処理部
２ 半導体製品試料（ウェーハ）
３ 走査電子顕微鏡
４ ステージ
５ 検出器
６ 制御部
７ 真空ポンプ
８ コンソール
９ ＧＵＩユニット
１０ 画像サーバ
１１ データベース
１２ ハブ
【特許請求の範囲】
【請求項１】
周期構造を備えるパターンが形成された被検査試料上に存在する欠陥の位置を求める検査装置において、
前記被検査試料上の所定領域の画像を撮像する走査電子顕微鏡と、
前記所定領域の画像を所定回数加算する画像処理装置とを備え、
前記画像処理装置は、加算回数の異なる画像同士の差分画像を複数生成し、
前記差分画像のグレイレベルがバックグランドレベルよりも所定閾値以上変化している箇所であって、前記複数の差分画像に共通して含まれる箇所を抽出することにより、前記所定領域の画像に含まれる擬似欠陥の位置を求めることを特徴とする検査装置。
【請求項２】
請求項１に記載の検査装置において、
前記所定領域内の欠陥位置を求めるに際して加算回数の最大値をｎ回とするとき、
前記ｎ回加算画像を用いて欠陥を抽出し、
当該抽出した欠陥の位置と前記擬似欠陥の位置を比較することにより、前記ｎ回加算画像に含まれる擬似欠陥の位置を除去することを特徴とする検査装置。
【請求項３】
請求項２に記載の検査装置において、
前記被検査試料が、メモリセル領域あるいはダイが形成された半導体ウェーハであって、
前記ｎ回加算画像を用いた欠陥の抽出に際し、ダイ比較，セル比較あるいは所定参照画像との比較のいずれかの比較演算を行って欠陥位置を求めることを特徴とする検査装置。
【請求項４】
請求項２に記載の検査装置において、
前記ｎ回加算画像を用いた欠陥の抽出に際し、前記所定領域の画像と、当該所定領域から前記周期分離れた領域の画像とを比較することにより、前記所定領域内の欠陥位置を求めることを特徴とする検査装置。
【請求項５】
請求項１に記載の検査装置において、
前記所定領域の画像に含まれる画素のグレイレベルを欠陥区間，擬似区間，虚報区間に区分し、
当該欠陥区間と擬似区間に含まれる画素についてのみ擬似欠陥を求めるための処理を実行することを特徴とする検査装置。
【請求項６】
周期構造を備えるパターンが形成された被検査試料上に存在する欠陥の位置を求める検査装置において、
前記被検査試料上の所定領域の画像を撮像する走査電子顕微鏡と、
前記所定領域の画像を所定回数加算する画像処理装置とを備え、
前記画像処理装置は、加算回数の異なる画像を複数生成し、
当該加算回数の異なる複数の画像各々に対して欠陥位置を求め、
前記加算回数の異なる複数の画像に対して共通して含まれる欠陥を真の欠陥として求めることを特徴とする検査装置。
【請求項７】
請求項６に記載の検査装置において、
前記加算回数の異なる複数の画像から各々検出される欠陥であって、少なくとも２つ以上の画像について位置が不一致な欠陥を擬似欠陥と判定することを特徴とする検査装置。
【請求項８】
請求項６に記載の検査装置において、
前記加算回数の異なる複数の画像のうち最大加算回数（ｎ回とする）の画像を除く画像の平均化画像を生成し、
当該平均化画像と前記ｎ回加算画像との差分画像と前記ｎ回加算画像と前記ｎ−１回加算画像との差分画像の共通部分を抽出することにより、擬似欠陥を抽出することを特徴とする検査装置。
【請求項９】
請求項１または６に記載の検査装置において、
前記加算回数の異なる画像同士の差分画像または前記加算回数の異なる複数の画像を生成するに際し、妥当な加算回数を求める機能を備えた検査装置。
【請求項１０】
請求項９に記載の検査装置において、
前記加算回数の異なる画像各々について所定の特徴量に対する画素数のヒストグラムを求め、
当該ヒストグラムの分散幅が所定の範囲内に収まるような画像が得られる加算回数を前記妥当な加算回数として求めることを特徴とする検査装置。
【請求項１１】
請求項１０に記載の検査装置において、
前記ヒストグラムとして、グレイレベル，画素の明るさあるいはコントラストのいずれか１つに対する画素数のヒストグラムを用いることを特徴とする検査装置。
【請求項１２】
請求項１１に記載の検査装置において、
前記加算回数の異なる複数の画像のうち最大加算回数画像のヒストグラム特徴量を基準として、前記最大加算回数画像以外の画像が持つヒストグラム特徴量の差を補正することを特徴とする検査装置。
【請求項１】
周期構造を備えるパターンが形成された被検査試料上に存在する欠陥の位置を求める検査装置において、
前記被検査試料上の所定領域の画像を撮像する走査電子顕微鏡と、
前記所定領域の画像を所定回数加算する画像処理装置とを備え、
前記画像処理装置は、加算回数の異なる画像同士の差分画像を複数生成し、
前記差分画像のグレイレベルがバックグランドレベルよりも所定閾値以上変化している箇所であって、前記複数の差分画像に共通して含まれる箇所を抽出することにより、前記所定領域の画像に含まれる擬似欠陥の位置を求めることを特徴とする検査装置。
【請求項２】
請求項１に記載の検査装置において、
前記所定領域内の欠陥位置を求めるに際して加算回数の最大値をｎ回とするとき、
前記ｎ回加算画像を用いて欠陥を抽出し、
当該抽出した欠陥の位置と前記擬似欠陥の位置を比較することにより、前記ｎ回加算画像に含まれる擬似欠陥の位置を除去することを特徴とする検査装置。
【請求項３】
請求項２に記載の検査装置において、
前記被検査試料が、メモリセル領域あるいはダイが形成された半導体ウェーハであって、
前記ｎ回加算画像を用いた欠陥の抽出に際し、ダイ比較，セル比較あるいは所定参照画像との比較のいずれかの比較演算を行って欠陥位置を求めることを特徴とする検査装置。
【請求項４】
請求項２に記載の検査装置において、
前記ｎ回加算画像を用いた欠陥の抽出に際し、前記所定領域の画像と、当該所定領域から前記周期分離れた領域の画像とを比較することにより、前記所定領域内の欠陥位置を求めることを特徴とする検査装置。
【請求項５】
請求項１に記載の検査装置において、
前記所定領域の画像に含まれる画素のグレイレベルを欠陥区間，擬似区間，虚報区間に区分し、
当該欠陥区間と擬似区間に含まれる画素についてのみ擬似欠陥を求めるための処理を実行することを特徴とする検査装置。
【請求項６】
周期構造を備えるパターンが形成された被検査試料上に存在する欠陥の位置を求める検査装置において、
前記被検査試料上の所定領域の画像を撮像する走査電子顕微鏡と、
前記所定領域の画像を所定回数加算する画像処理装置とを備え、
前記画像処理装置は、加算回数の異なる画像を複数生成し、
当該加算回数の異なる複数の画像各々に対して欠陥位置を求め、
前記加算回数の異なる複数の画像に対して共通して含まれる欠陥を真の欠陥として求めることを特徴とする検査装置。
【請求項７】
請求項６に記載の検査装置において、
前記加算回数の異なる複数の画像から各々検出される欠陥であって、少なくとも２つ以上の画像について位置が不一致な欠陥を擬似欠陥と判定することを特徴とする検査装置。
【請求項８】
請求項６に記載の検査装置において、
前記加算回数の異なる複数の画像のうち最大加算回数（ｎ回とする）の画像を除く画像の平均化画像を生成し、
当該平均化画像と前記ｎ回加算画像との差分画像と前記ｎ回加算画像と前記ｎ−１回加算画像との差分画像の共通部分を抽出することにより、擬似欠陥を抽出することを特徴とする検査装置。
【請求項９】
請求項１または６に記載の検査装置において、
前記加算回数の異なる画像同士の差分画像または前記加算回数の異なる複数の画像を生成するに際し、妥当な加算回数を求める機能を備えた検査装置。
【請求項１０】
請求項９に記載の検査装置において、
前記加算回数の異なる画像各々について所定の特徴量に対する画素数のヒストグラムを求め、
当該ヒストグラムの分散幅が所定の範囲内に収まるような画像が得られる加算回数を前記妥当な加算回数として求めることを特徴とする検査装置。
【請求項１１】
請求項１０に記載の検査装置において、
前記ヒストグラムとして、グレイレベル，画素の明るさあるいはコントラストのいずれか１つに対する画素数のヒストグラムを用いることを特徴とする検査装置。
【請求項１２】
請求項１１に記載の検査装置において、
前記加算回数の異なる複数の画像のうち最大加算回数画像のヒストグラム特徴量を基準として、前記最大加算回数画像以外の画像が持つヒストグラム特徴量の差を補正することを特徴とする検査装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【公開番号】特開２０１２−１６９５７１（Ｐ２０１２−１６９５７１Ａ）
【公開日】平成２４年９月６日（２０１２．９．６）
【国際特許分類】
【出願番号】特願２０１１−３１５１４（Ｐ２０１１−３１５１４）
【出願日】平成２３年２月１７日（２０１１．２．１７）
【出願人】（５０１３８７８３９）株式会社日立ハイテクノロジーズ (4,325)
【Ｆターム（参考）】
【公開日】平成２４年９月６日（２０１２．９．６）
【国際特許分類】
【出願日】平成２３年２月１７日（２０１１．２．１７）
【出願人】（５０１３８７８３９）株式会社日立ハイテクノロジーズ (4,325)
【Ｆターム（参考）】
[ Back to top ]