欠陥検査装置、欠陥検査方法及び欠陥検査プログラム
【課題】欠陥発生の原因となった設備の異常を早期に特定する。
【解決手段】欠陥検査装置は、基板において欠陥の発生が予測される位置を示す位置情報と、基板を処理する処理装置の名称と、を記憶する記憶部と、基板で発生した欠陥を検出する検出部と、検出された欠陥が、複数の基板において共通する範囲内で発生しているかを判定する判定部と、検出された欠陥が、複数の基板において共通する範囲内で発生している場合、複数の基板において共通する範囲内で発生した欠陥の位置を示す位置情報を、記憶部に記憶する制御部と、を備える。
【解決手段】欠陥検査装置は、基板において欠陥の発生が予測される位置を示す位置情報と、基板を処理する処理装置の名称と、を記憶する記憶部と、基板で発生した欠陥を検出する検出部と、検出された欠陥が、複数の基板において共通する範囲内で発生しているかを判定する判定部と、検出された欠陥が、複数の基板において共通する範囲内で発生している場合、複数の基板において共通する範囲内で発生した欠陥の位置を示す位置情報を、記憶部に記憶する制御部と、を備える。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体製品における欠陥を検査する欠陥検査装置、欠陥検査方法及び欠陥検査プログラムに関する。
【背景技術】
【０００２】
半導体基板に対して加工工程等の多数の工程が実施され、半導体製品が製造される。（半導体製品とは、半導体チップ等の半導体装置、或いは、半導体装置を含んだ製品をいう。）これら多数の工程、或いは各工程は、複数の設備により実行される。このような半導体製品の製造工程において、各工程毎、或いは、一連の複数工程毎に、加工が施された半導体製品に対して検査が行われる。そこで、半導体製品の歩留りを向上するため、各工程において発生する欠陥を早期に発見し、欠陥対策を行うことが重要である。例えば、検査において欠陥が検出された場合、欠陥発生の原因となった設備の異常を特定し、その設備を製造ラインから外す等の対策を行うことが必要になる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００３−３７１４３号公報
【特許文献２】特開２００８−２１９６７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
欠陥発生の原因となる設備の対象は、例えば、半導体製品を製造するために必要な複数台のバイパス処理装置である。そして、欠陥発生の原因となった設備の異常を特定するためには、これらの設備から欠陥検査で得た情報を集めて調査及び分析を行う必要がある。そのため。欠陥発生の原因となった設備の異常を特定するためには、膨大な工数が発生していた。このため、異常が発生している設備を早期に見つけることは困難であった。本発明は、欠陥発生の原因となった設備の異常を早期に特定する技術の提供を目的とする。
【課題を解決するための手段】
【０００５】
本件の一観点による欠陥検査装置は、基板において欠陥の発生が予測される位置を示す位置情報と、基板を処理する処理装置の名称と、を記憶する記憶部と、基板で発生した欠陥を検出する検出部と、検出された欠陥が、複数の基板において共通する範囲内で発生しているかを判定する判定部と、検出された欠陥が、複数の基板において共通する範囲内で発生している場合、複数の基板において共通する範囲内で発生した欠陥の位置を示す位置情報を記憶部に記憶する制御部と、を備える。
【発明の効果】
【０００６】
開示の欠陥検査装置によれば、欠陥発生の原因となった設備の異常を早期に特定することができる。
【図面の簡単な説明】
【０００７】
【図１】第１実施形態に係る欠陥検査装置１の概略構成を示す模式図である。
【図２】半導体基板２０の上面図である。
【図３】対物レンズ２１に糸くず２２が付着している場合の模式図である。
【図４】半導体製品の製造工程の概略図である。
【図５】第１実施形態に係る欠陥検査方法のフローを示す図である。
【図６】判定処理の説明図である。
【図７】記憶部３に記憶されるデータの例を示す図である。
【図８】第２実施形態に係る欠陥検査装置３１の概略構成を示す模式図である。
【図９】第２実施形態に係る欠陥検査方法のフローを示す図である。
【発明を実施するための形態】
【０００８】
以下、図面を参照して、実施形態に係る欠陥検査装置及び欠陥検査方法について説明する。以下の実施形態の構成は例示であり、本開示は実施形態の構成に限定されない。
〈第１実施形態〉
図１から図７を参照して、第１実施形態に係る欠陥検査装置及び欠陥検査方法について説明する。図１は、第１実施形態に係る欠陥検査装置１の概略構成を示す模式図である。欠陥検査装置１は、欠陥検出部２、記憶部３、判定部４、制御部５、外観観察部６、入力部７及び表示部８を備えている。
【０００９】
欠陥検出部２は、明視野（Bright Field:ＢＦ）検査部９、暗視野（Dark Field:ＤＦ）検査部１０及び検査データ作成部１１を備えている。明視野検査部９は、半導体基板を照明光、例えばレーザ光又はランプ（ＵＶランプ、ハロゲンランプ等）で照射する光源を備えており、半導体基板からの色の違いを検出する（隣り合うチップを比較して違いを見つける）。暗視野検査部１０は、半導体基板を照明光、例えばレーザ光で照射する光源を備えており、半導体基板からの散乱強度の違いを検出する。
【００１０】
欠陥検出部２は、半導体基板に対して明視野検査又は暗視野検査を行うかを決定する。例えば、入力部７を介して行われるユーザからの指示に従って、半導体基板に対して明視野検査又は暗視野検査を行うかを決定してもよい。また、半導体基板に対する検査箇所（表面、裏面等）によって、明視野検査又は暗視野検査を行うかを決定してもよい。
【００１１】
欠陥検出部２は、半導体基板に対して明視野検査を行うことを決定した場合、明視野検査部９に指示を送ることにより、半導体基板に対して明視野検査を行う。欠陥検出部２は、半導体基板に対して暗視野検査を行うことを決定した場合、暗視野検査部１０に指示を送ることにより、半導体基板に対して暗視野検査を行う。
【００１２】
検査データ作成部１１は、明視野検査部９又は暗視野検査部１０で検出されたデータに基づいて、設定された閾値を越える散乱強度の信号を検出した場合、半導体基板で欠陥が発生したと認識して、検査データを作成する。検査データ作成部１１によって作成された検査データは、記憶部３に記憶される。また、記憶部３には、各種のデータが記憶される。
【００１３】
判定部４は、半導体基板で検出された欠陥が、複数枚の半導体基板において共通する所定範囲内で発生しているかを判定する。制御部５は、入力部７を介して行われるユーザからのデータ入力に従って、予測位置情報と、半導体基板を処理する処理装置の名称と、製品番号とを記憶部３に記憶させる処理を行う。
【００１４】
予測位置情報は、半導体基板において欠陥の発生が予測される位置を示す情報である。例えば、半導体基板の処理中において、半導体製造装置の特定部位が、半導体基板の表面、側面又は裏面に対して、処理開示時よりも接近するような動作を行う場合がある。半導体基板の表面、側面又は裏面に対して、半導体製造装置の特定部位が最も接近する場合における半導体製造装置の特定部位の位置を、半導体基板において欠陥の発生が予測される位置としてもよい。そして、半導体製造装置の特定部位が最も接近する場合において、半導体製造装置の特定部位の位置から最短距離にある半導体基板における位置座標を、半導体基板において欠陥の発生が予測される位置を示す情報としてもよい。このように、半導体製造装置の特定部位が半導体基板に最も接近する位置に基づいて、半導体基板において
欠陥の発生が予測される位置を決定してもよい。
【００１５】
また、半導体基板の表面、側面又は裏面に対して、半導体製造装置の特定部位が処理開始時よりも接近する場合における半導体製造装置の特定部位の位置を、半導体基板において欠陥の発生が予測される位置としてもよい。そして、半導体製造装置の特定部位が処理開始時よりも接近する場合において、半導体製造装置の特定部位の位置から最短距離にある半導体基板における位置座標を、半導体基板において欠陥の発生が予測される位置を示す情報としてもよい。このように、半導体製造装置の特定部位が半導体基板に接近する位置に基づいて、半導体基板において欠陥の発生が予測される位置を決定してもよい。
【００１６】
半導体基板において欠陥の発生が予測される位置は、ユーザが予め決定しておくものであり、半導体基板において欠陥の発生が予測される位置を示す情報は、半導体製品の種類やプロセス工程によって異なる。
【００１７】
図２及び図３を参照して、半導体基板において欠陥の発生が予測される位置について説明する。フォトリソグラフィを行った後に、位置ズレ測定器を用いて位置ズレを測定する場合、フォーカスを合わせるために、位置ズレ測定器の対物レンズは上下に動作する。例えば、メンテナンス後に位置ズレ測定器が備える対物レンズに糸くずが付着した場合には、最初のフォーカス合わせ時に生じる対物レンズの上下の動作により、対物レンズに付着した糸くずの先端が半導体基板に形成されているパターンに接触する可能性がある。対物レンズに付着している糸くずの先端が半導体基板に形成されているパターンに接触すると、パターン崩れ（傷）が発生する可能性がある。
【００１８】
図２は、半導体基板２０の上面図である。対物レンズは、図２に示す半導体基板２０上の領域Ａ−Ｅを移動する。また、対物レンズが、半導体基板２０上の領域Ａ−Ｅにおける（１）−（４）の位置に移動して、位置ズレが測定される。半導体基板２０上の領域Ａにおける（１）の位置において、最初のフォーカスを合わせるために、対物レンズが上下に動作する。
【００１９】
図３は、対物レンズ２１に糸くず２２が付着している場合において、対物レンズ２１が、図２に示す半導体基板２０上の領域Ａにおける（１）の位置で上下に動作した場合の模式図である。図３の（Ａ）は、対物レンズ２１が下降動作を行った場合を示しており、図３の（Ｂ）は、対物レンズ２１が上昇動作を行った場合を示している。図３の（Ａ）に示すように、対物レンズ２１に付着した糸くず２２の先端が半導体基板２０に接触した場合、半導体基板２０に形成されているパターンが崩れる可能性がある。半導体基板２０上で対物レンズ２１が上下に動作する位置を、半導体基板２０上で対物レンズ２１が上下に動作する位置を、半導体基板２０において欠陥の発生が予測される位置としてもよい。例えば、図２に示す半導体基板２０上の領域（Ａ）における（１）の位置が、半導体基板２０において欠陥の発生が予測される位置である。言い換えれば、半導体基板２０上で対物レンズ２１が上下に動作することにより、対物レンズ２１が半導体基板２０に接近する位置は、半導体基板２０において欠陥の発生が予測される位置の一つである。
【００２０】
欠陥検査装置１が備える欠陥検出部２、記憶部３、判定部４及び制御部５は、コンピュータ、各装置及びコンピュータ上で実行されるプログラム等によって実現することができる。コンピュータは、ＣＰＵ（Central Processing Unit）、ＲＯＭ（Read Only Memory
）、ＲＡＭ（Random Access Memory）、ＨＤＤ（Hard Disk Drive）、入力インターフェ
ース等を備えている。ＣＰＵ、ＲＯＭ、ＲＡＭ、ＨＤＤ、入力インターフェース等は、バスを介して接続される。
【００２１】
ＣＰＵは、ＲＯＭやＨＤＤに格納されているプログラムに記述された処理を実行する。
ＲＯＭには、ＣＰＵで実行されるプログラムやデータが格納される。ＲＡＭには、ＣＰＵで実行中のプログラムやデータが格納される。ＨＤＤには、ＣＰＵで実行されるＯＳ（Operating System）やアプリケーションプログラム、各種データ等が格納される。入力インターフェースには、入力部７が接続され、ユーザが入力した情報を受信し、バスを介してＣＰＵに送信する。
【００２２】
外観観察部６は、ＳＥＭ（走査型電子顕微鏡）や光学顕微鏡等を備えており、ＳＥＭや光学顕微鏡等を用いて半導体基板を観察する。入力部７は、例えば、キーボード、マウス、ポインティングデバイス、ワイヤレスリモコン等であり、ユーザからの所定の入力を受け付ける。表示部８は、例えば、液晶表示装置、プラズマディスプレイパネル、Cathode Ray Tube（ＣＲＴ）、エレクトロルミネッセンスパネル等であり、ＣＰＵからの命令に従って画像を表示する。
【００２３】
第１実施形態に係る欠陥検査方法について説明する。図４は、半導体製品の製造工程の概略図である。図４に示すように、第１実施形態に係る欠陥検査方法は、半導体製品の製造工程の一工程として実施される。例えば、半導体基板に対する素子分離形成工程を行った後に半導体基板に対する欠陥検査が行われ、その後に半導体基板に対するゲート加工工程が行われる。また、半導体基板に対するゲート加工工程が行われた後に半導体基板に対する欠陥検査を行ってもよい。このように、インプロセス内の素子分離形成工程やゲート加工工程等の歩留りインパクトが大きいプロセス工程にて半導体基板に対する欠陥検査を行ってもよい。また、半導体製造装置のメンテナンス後の設備が該当するプロセス工程にて半導体基板に対する欠陥検査を行ってもよい。
【００２４】
第１実施形態では、複数枚の半導体基板をひとまとまりとして、半導体基板に対する欠陥検査を行う。例えば、複数枚の半導体基板を一組とする全数処理単位（１ロット）毎に欠陥検査を実施してもよい。
【００２５】
図５は、第１実施形態に係る欠陥検査方法のフローを示す図である。図５のステップＳ１０１の処理において、欠陥検出部２は、半導体基板に対して欠陥検査を開始する。
【００２６】
図５のステップＳ１０２の処理において、欠陥検出部２は、半導体基板に対して欠陥検査を行い、設定された閾値を越える散乱強度の信号を検出した場合、信号を検出した箇所に関する検査データを作成する。欠陥検出部２は、複数枚の半導体基板に対して欠陥検査を行い、複数枚の半導体基板についての検査データを作成する。検査データは、製品番号、ロット番号、検査装置の名称、検査日時、半導体基板における欠陥の数、欠陥位置情報、欠陥のサイズ等を含む。例えば、欠陥位置情報は、欠陥検出部２によって検出された半導体基板における欠陥の位置座標である。検査データは、複数の欠陥位置情報を含む場合がある。検査データが作成された場合、制御部５は、検査データを記憶部３に記憶する。
【００２７】
図５のステップＳ１０２の処理が終わると、図５のステップＳ１０３の処理に進む。図５のステップＳ１０３の処理において、外観観察部６は、ＳＥＭや光学顕微鏡等を用いて、検査データに含まれる欠陥位置情報に基づいて、半導体基板の欠陥箇所を観察する。この場合、外観観察部６は、検査データに含まれる全ての欠陥位置情報に基づいて観察を行ってもよいし、検査データに含まれる複数の欠陥位置情報からサンプリングによって抽出した欠陥位置情報に基づいて観察を行ってもよい。
【００２８】
そして、外観観察部６は、半導体基板の欠陥箇所を観察した場合、半導体基板の欠陥箇所に関する情報を出力する。外観観察部６により半導体基板の欠陥箇所に関する情報が出力された場合、制御部５は、半導体基板の欠陥箇所に関する情報を、データベース形式で記憶部３に記憶する。この場合、制御部５は、外観観察部６によって観察が行われた箇所
についての欠陥位置情報と、半導体基板の欠陥箇所に関する情報とを関連付けて、記憶部３に記憶する。半導体基板の欠陥箇所に関する情報には、例えば、外観観察部６によって観察された半導体基板の位置座標や、パターン不良、パーティクルの付着等の半導体基板の欠陥の詳細情報が含まれる。
【００２９】
図５のステップＳ１０３の処理において、更に、外観観察部６は、記憶部３に記憶されている予測位置情報に基づいて、半導体基板の欠陥箇所を観察する。記憶部３に複数の予測位置情報が記憶されている場合、外観観察部６は、複数の予測位置情報に基づいて観察を行う。
【００３０】
そして、外観観察部６は、半導体基板の欠陥箇所を観察した場合、半導体基板の欠陥箇所に関する情報を出力する。外観観察部６によって半導体基板の欠陥箇所に関する情報が出力された場合、制御部５は、半導体基板の欠陥箇所に関する情報をデータベース形式で記憶部３に記憶する。この場合、制御部５は、記憶部３に記憶されている予測位置情報、半導体基板を処理する処理装置の名称及び製品番号に対して、半導体基板の欠陥箇所に関する情報を関連付けて、記憶部３に記憶する。
【００３１】
例えば、半導体基板に対する絶縁膜の成膜の均一性やパターン加工の均一性等の差異から、半導体製品の歩留りに影響を及ぼさない部分であっても、設定された閾値を越える反射光強度の信号が検出される場合がある。ＳＥＭや光学顕微鏡等を用いた観察を行うことにより、半導体基板で欠陥が発生したと認識された箇所について、半導体製品の歩留りに影響を及ぼす部分と、半導体製品の歩留りに影響を及ぼさない部分と、を区別することができる。外観観察部６は、半導体基板で欠陥が発生したと認識された箇所から半導体製品の歩留りに影響を及ぼさない部分を除外するようにしてもよい。
【００３２】
図５のステップＳ１０３の処理が終わると、図５のステップＳ１０４の処理に進む。図５のステップＳ１０４の処理において、判定部４は、半導体基板で検出された欠陥が、複数枚の半導体基板において共通する所定範囲内で発生しているかを判定する。
【００３３】
ここで、図６を参照して、判定部４による処理を説明する。図６の例では、複数の半導体基板２０Ａ、２０Ｂ及び２０Ｃにおいて欠陥が発生し、欠陥検出部２によって欠陥が検出された場合を示している。
【００３４】
図６の（Ａ）では、半導体基板２０Ａの表面（製品面）における符号Ｃで示す位置及び符号Ｄで示す位置に欠陥が発生し、符号Ｃで示す位置及び符号Ｄで示す位置が、欠陥検出部２によって欠陥として検出されている。図６の（Ｂ）では、半導体基板２０Ｂの表面（製品面）における符号Ｅで示す位置に欠陥が発生し、符号Ｅで示す位置が、欠陥検出部２によって欠陥として検出されている。図６の（Ｃ）では、半導体基板２０Ｃの表面（製品面）における符号Ｆで示す位置に欠陥が発生し、符号Ｆで示す位置が、欠陥検出部２によって欠陥として検出されている。
【００３５】
図６の点線で囲まれている所定範囲Ｇは、複数の半導体基板２０Ａ、２０Ｂ及び２０Ｃにおいて共通の範囲である。例えば、図６に示す複数の半導体基板２０Ａ、２０Ｂ及び２０Ｃのうちで最初に検査処理が行われる半導体基板２０Ａで検出された欠陥の位置を基準として、半径５０μｍの範囲を所定範囲Ｇとしてもよい。
【００３６】
図６に示すように、欠陥として検出された符号Ｃ、Ｅ及びＦで示す位置が、所定範囲Ｇ内に含まれている。そのため、判定部４は、図６の符号Ｃ、Ｅ及びＦで示す位置で検出された欠陥が、複数の半導体基板２０Ａ、２０Ｂ及び２０Ｃにおいて共通する所定範囲Ｇ内で発生していると判定する。また、欠陥として検出された符号Ｃ、Ｅ及びＦで示す位置の
うち少なくとも２つが、所定範囲Ｇ内に含まれている場合、判定部４は、複数の半導体基板２０で検出された欠陥が、所定範囲Ｇ内で発生していると判定してもよい。
【００３７】
一方、図６に示すように、欠陥検出部２によって欠陥として検出された符号Ｄで示す位置は、所定範囲Ｇ内に含まれていない。そのため、判定部４は、図６の符号Ｄで示す位置で検出された欠陥については、複数の半導体基板２０Ａ、２０Ｂ及び２０Ｃにおいて共通する所定範囲Ｇ内で発生していないと判定する。
【００３８】
半導体基板で検出された欠陥が、複数枚の半導体基板において共通する所定範囲内で発生している場合、（図５のステップＳ１０４の処理でＹＥＳ）、図５のステップＳ１０５の処理に進む。
【００３９】
一方、半導体基板で検出された欠陥が、複数枚の半導体基板において共通する所定範囲内で発生していない場合（図５のステップＳ１０４の処理でＮＯ）、半導体基板に対する欠陥検査を終了する。
【００４０】
図５のステップＳ１０５の処理において、制御部５は、複数枚の半導体基板において共通する所定範囲内で発生した欠陥の位置を示す位置情報を算出する。そして、制御部５は、複数枚の半導体基板において共通する所定範囲内で発生した欠陥の位置を示す位置情報を記憶部３に記憶する。位置情報は、例えば、半導体基板における位置座標である。本明細書では、複数枚の半導体基板において共通する所定範囲内で発生している欠陥の位置を示す位置情報を、共通欠陥位置情報とも表記する。
【００４１】
制御部５は、複数枚の半導体基板のうちで最初に検査処理が行われる半導体基板で検出された欠陥の位置を示す位置情報を、共通欠陥位置情報として算出してもよい。また、制御部５は、複数枚の半導体基板において共通する所定範囲を示す情報を、共通欠陥位置情報として算出してもよい。
【００４２】
制御部５は、記憶部３に記憶されている予測位置情報、半導体基板を処理する処理装置の名称及び製品番号に対して、共通欠陥位置情報を関連付けて、記憶部３に記憶する。すなわち、制御部５は、記憶部３内の同一レコードに、予測位置情報、半導体基板を処理する処理装置の名称、製品番号及び共通欠陥位置情報を入力する。
【００４３】
図７は、記憶部３に記憶されている予測位置情報、半導体基板を処理する処理装置の名称及び製品番号に対して、共通欠陥位置情報が関連付けて記憶される例を示している。素子部分離形成工程後の欠陥検査であれば、半導体基板を処理する処理装置の名称には、素子分離形成工程において用いられる処理装置の名称が入力される。他の工程、例えば、ゲート加工工程後の欠陥検査であれば、半導体基板を処理する処理装置の名称には、ゲート加工工程において用いられる処理装置の名称が入力される。
【００４４】
製品番号は、素子分離形成工程等の各工程を経ることにより製造される半導体製品を識別するための番号である。製品番号は、半導体製品の種類によって異なる番号となる。例えば、欠陥検出部２によって作成された検査データに製品番号５００が含まれている場合、制御部５は、記憶部３に記憶されている製品番号を検索する。そして、制御部５は、製品番号５００で特定されるレコードにおける予測位置情報を参照する。次に、制御部５は、製品番号５００で特定されるレコードにおける予測位置情報と、算出した共通欠陥位置情報とを比較する。製品番号５００で特定されるレコードにおける予測位置情報の値と、共通欠陥位置情報の値とが一致又は近似している場合、制御部５は、製品番号５００で特定されるレコードに共通欠陥位置情報を入力する。
【００４５】
製品番号５００で特定されるレコードにおける予測位置情報の値と、共通欠陥位置情報の値とが一致又は近似していない場合、制御部５は、記憶部３内にレコードを新規に作成して、製品番号及び共通欠陥位置情報の値を入力する。なお、予め予測位置情報の値に対して許容範囲を設定しておき、許容範囲内に共通欠陥位置情報の値が含まれれば、予測位置情報の値と、共通欠陥位置情報の値とが近似しているとしてもよい。
【００４６】
検査データに製品番号５００が含まれており、共通欠陥位置情報として、X-30543.045,
Y-126943.296が算出されていた場合について説明する。図７に示す製品番号（５００）
及び処理装置の名称（位置ズレ測定器）で特定されるレコードにおける予測位置情報の値（X-30543.045, Y-126943.296）と、共通欠陥位置情報の値（X-30543.045, Y-126943.296）とは一致する。図７に示す製品番号（５００）及び処理装置の名称（保持機構）で特定されるレコードにおける予測位置情報の値（X-20432.045, Y-105753.296）と、共通欠陥
位置情報の値（X-30543.045, Y-126943.296）とは一致又は近似していない。ここでは、
予測位置情報の値（X-30543.045, Y-126943.296）と、共通欠陥位置情報の値（X-20432.045, Y-105753.296）とは近似していないものとする。制御部５は、図７に示す製品番号（５００）及び処理装置の名称（位置ズレ測定器）で特定されるレコードに、共通欠陥位置情報として、X-30543.045, Y-126943.296を入力する。
【００４７】
検査データに製品番号８００が含まれており、共通欠陥位置情報として、X+10543.080,
Y-30789.296が算出されていた場合について説明する。図７に示す製品番号（８００）及び処理装置の名称（位置ズレ測定器）で特定されるレコードにおける予測位置情報の値（X+10543.080, Y-30789.296）と、共通欠陥位置情報の値（X+10543.080, Y-30789.296）とは一致する。図７に示す製品番号（８００）及び処理装置の名称（保持機構）で特定されるレコードにおける予測位置情報の値（X+10543.080, Y-30789.296）と、共通欠陥位置情報の値（X-296874.080, Y-20986.296）とは一致又は近似していない。予測位置情報の値
（X+10543.080, Y-30789.296）と、共通欠陥位置情報の値（X-296874.080, Y-20986.296
）とは近似していないものとする。制御部５は、図７に示す製品番号（８００）及び処理装置の名称（位置ズレ測定器）で特定されるレコードに、共通欠陥位置情報として、X+10543.080, Y-30789.296を入力する。
【００４８】
図５のステップＳ１０５の処理が終った場合、図５のステップＳ１０６の処理に進む。図５のステップＳ１０６の処理において、外観観察部６は、記憶部３に記憶されている共通欠陥位置情報に基づいて、半導体基板の欠陥箇所を観察する。そして、外観観察部６は、半導体基板の欠陥箇所を観察した場合、半導体基板の欠陥箇所に関する情報を出力する。外観観察部６によって半導体基板の欠陥箇所に関する情報が出力された場合、制御部５は、半導体基板の欠陥箇所に関する情報を、データベース形式で記憶部３に記憶する。この場合、制御部５は、外観観察部６によって観察が行われた箇所についての共通欠陥位置情報と、半導体基板の欠陥箇所に関する情報とを関連付けて、記憶部３に記憶する。すなわち、制御部５は、記憶部３内の共通欠陥位置情報を含むレコードに、半導体基板の欠陥箇所に関する情報を入力する。
【００４９】
なお、記憶部３内の同一レコードに、予測位置情報と共通欠陥位置情報とが記憶されている場合、外観観察部６は、予測位置情報に基づいて半導体基板の欠陥箇所を観察しているため、図５のステップＳ１０６の処理を省略してもよい。
【００５０】
図５のステップＳ１０６の処理が終わった場合、半導体基板に対する欠陥検査を終了する。次のロットにおける半導体基板の欠陥検査を行う場合、図５のステップＳ１０１の処理において、欠陥検出部２は、次のロットにおける半導体基板に対して、欠陥検査を開始する。また、他の品種の半導体製品について、半導体基板の欠陥検査を行う場合、図５のステップＳ１０１の処理において、欠陥検出部２は、他の品種の半導体製品についての半
導体基板に対して、欠陥検査を開始する。他の品種の半導体製品について欠陥検査が行われる場合、複数枚の半導体基板をひとまとまりとして、半導体基板に対する欠陥検査が行われる。
【００５１】
記憶部３には、予測位置情報、半導体基板を処理する処理装置の名称、製品番号、共通欠陥位置情報及び半導体基板の欠陥箇所に関する情報が関連付けて記憶されている。予測位置情報の値と、共通欠陥位置情報の値とが一致又は近似している場合、半導体基板において欠陥の発生が予測される位置で、複数枚の半導体基板において共通する欠陥が発生しているといえる。そして、予測位置情報の値と、共通欠陥位置情報の値とが一致又は近似している場合、共通欠陥位置情報が入力されているレコードにおける処理装置の名称は、半導体基板において欠陥の発生が予測される位置で、半導体基板に共通の欠陥を発生させる原因となる処理装置の名称である。したがって、記憶部３内の共通欠陥位置情報が入力されているレコードにおける処理装置の名称に基づいて、半導体基板に共通の欠陥を発生させる原因となる処理装置を特定することが可能となる。
【００５２】
制御部５は、記憶部３内の予測位置情報の値と、共通欠陥位置情報の値とが一致又は近似しているレコードを抽出し、抽出したレコードにおける処理装置の名称を、表示部８に表示させる。表示部８に表示された処理装置の名称をユーザが視認することにより、ユーザは、半導体基板に共通の欠陥を発生させる原因となる処理装置を認識することができる。
【００５３】
例えば、１ロットに対して欠陥検査を行えば、半導体基板に共通の欠陥を発生させる原因となる処理装置を発見できる。そのため、半導体基板に共通の欠陥を発生させる原因となる処理装置を早期に特定することができる。半導体基板に共通の欠陥を発生させる原因となる処理装置を早期に特定することができるため、メンテナンス後の処理装置（半導体製造装置）で製造される製品に対する初期流動監視レビューに有効である。
【００５４】
外観観察部６が、記憶部３に記憶されている予測位置情報に基づいて、半導体基板の欠陥箇所の観察を行った場合、半導体基板の欠陥箇所に関する情報が、予測位置情報、処理装置の名称及び製品番号に対して関連付けて、記憶部３に記憶される。半導体基板の欠陥箇所に関する情報に、例えばパターン不良が含まれる場合、関連付けて記憶された処理装置の名称で特定される当該処理装置によってパターン不良が発生した可能性がある。
【００５５】
制御部５は、記憶部３から、予測位置情報、処理装置の名称、製品番号及び半導体基板の欠陥箇所に関する情報が関連付けて記憶されたレコードを抽出する。そして、制御部５は、抽出したレコードにおける予測位置情報、処理装置の名称、製品番号及び半導体基板の欠陥箇所に関する情報を、表示部８に表示させる。半導体基板の欠陥箇所に関する情報に、例えばパターン不良が含まれる場合、ユーザは、表示部８に表示されている処理装置によってパターン不良が発生した可能性があることを認識することができる。すなわち、表示部８に表示された処理装置の名称をユーザが視認することにより、ユーザは、半導体基板に欠陥を発生させる原因となる処理装置を認識することができる。
【００５６】
例えば、１ロットに対して欠陥検査を行えば、半導体基板において欠陥の発生が予測される位置に基づいて、半導体基板に欠陥を発生させる原因となる処理装置を発見できる。そのため、半導体基板において欠陥の発生が予測される位置に基づいて、半導体基板に欠陥を発生させる原因となる処理装置を早期に特定することができる。半導体基板において欠陥の発生が予測される位置に基づいて、半導体基板に欠陥を発生させる原因となる処理装置を早期に特定することができるため、メンテナンス後の処理装置（半導体製造装置）で製造される製品に対する初期流動監視レビューに有効である。
【００５７】
外観観察部６が、記憶部３に記憶されている共通欠陥位置情報に基づいて、半導体基板の欠陥箇所の観察を行った場合、半導体基板の欠陥箇所に関する情報が、共通欠陥位置情報及び製品番号に対して関連付けて、記憶部３に記憶される。共通欠陥位置情報及び製品番号に関連付けて記憶された半導体基板の欠陥箇所に関する情報が、例えばパターン不良である場合、パターン不良が複数枚の半導体基板で発生している。
【００５８】
制御部５は、記憶部３から、共通欠陥位置情報、製品番号及び半導体基板の欠陥箇所に関する情報が関連付けて記憶されたレコードを抽出してもよい。そして、制御部５は、抽出したレコードにおける共通欠陥位置情報、製品番号及び半導体基板の欠陥箇所に関する情報を、表示部８に表示してもよい。半導体基板の欠陥箇所に関する情報が、例えばパターン不良である場合、ユーザは、パターン不良が複数枚の半導体基板で発生していることを認識することができる。
【００５９】
〈第２実施形態〉
図８及び図９を参照して、第２実施形態に係る欠陥検査装置及び欠陥検査方法について説明する。例えば、欠陥検出部２によって、数十万個の欠陥が半導体基板で検出された場合、検出された欠陥の全部について、図５に示す第１実施形態に係る欠陥検査方法のフローのＳ１０３の処理を行うのは長時間掛かってしまう。
【００６０】
そこで、第２実施形態に係る欠陥検査装置及び欠陥検査方法では、検出された複数の欠陥のうち所定のサイズの欠陥を抽出し、抽出した欠陥が、複数枚の半導体基板において共通する所定範囲内で発生しているかを判定する。
【００６１】
図８は、第２実施形態に係る欠陥検査装置３１の概略構成を示す模式図である。第２実施形態に係る欠陥検査装置３１は、図１に示す第１実施形態に係る欠陥検査装置１に構成に加えて、抽出部３２を備えている。抽出部３２は、欠陥検出部２によって検出された複数の欠陥のうち所定のサイズの欠陥を抽出する。なお、同一の構成要素については、第１実施形態と同一の符号を付し、その説明を省略する。また、必要に応じて図１から図７の図面を参照する。
【００６２】
図９は、第２実施形態に係る欠陥検査方法のフローを示す図である。図５に示す第１実施形態に係る欠陥検査方法のフローと比較して、図９に示す第２実施形態に係る欠陥検査方法のフローでは、ステップＳ１０２Ａの処理が追加されている。図９に示す第２実施形態に係る欠陥検査方法のフローのＳ１０１、Ｓ１０２、Ｓ１０３、Ｓ１０４及びＳ１０５の処理は、図５に示す第１実施形態に係る欠陥検査方法のフローと同様である。したがって、図９に示す第２実施形態に係る欠陥検査方法のフローについては、ステップＳ１０２Ａの処理を説明し、ステップＳ１０１、Ｓ１０２、Ｓ１０３、Ｓ１０４及びＳ１０５の処理についてはその説明を省略する。
【００６３】
図９に示す第２実施形態に係る欠陥検査方法のフローでは、図９のステップＳ１０２の処理が終わると、図９のステップＳ１０２Ａの処理に進む。図９のステップＳ１０２Ａの処理において、抽出部３２は、欠陥検出部２によって検出された欠陥が複数であるかを判定する。
【００６４】
欠陥検出部２によって検出された欠陥が複数でない場合、図９のステップＳ１０３の処理に進み、第１実施形態における図５のステップＳ１０３の処理と同様の処理を行う。欠陥検出部２によって検出された欠陥が複数である場合、抽出部３２は、欠陥検出部２によって検出された複数の欠陥のうち所定のサイズの欠陥を抽出する。
【００６５】
所定のサイズは、任意に設定できる。例えば、抽出部３２は、欠陥検出部２によって検
出された複数の欠陥のうち、欠陥サイズが１．０μｍ以下の欠陥を抽出してもよい。例えば、抽出部３２は、欠陥検出部２によって検出された複数の欠陥のうち、欠陥サイズが０．５μｍ以上１．０μｍ以下の欠陥を抽出してもよい。例えば、抽出部３２は、欠陥検出部２によって検出された複数の欠陥のうち、欠陥サイズが１．０μｍ以上の欠陥を抽出してもよい。
【００６６】
図９のステップＳ１０２Ａの処理が終わると、図９のステップＳ１０３の処理に進む。図９のステップＳ１０３の処理において、判定部４は、抽出された所定のサイズの欠陥に対して、半導体基板で検出された欠陥が、複数枚の半導体基板において共通する所定範囲内で発生しているかを判定する。図９のステップＳ１０３の他の具体的処理については、第１実施形態における図５のステップＳ１０３の処理と同様である。
【００６７】
第２実施形態に係る欠陥検査装置３１及び欠陥検査方法によれば、半導体基板に対する欠陥検査の処理時間を短縮することができる。
【００６８】
〈コンピュータ読み取り可能な記録媒体〉
コンピュータに上記いずれかの処理を実現させるためのプログラムをコンピュータが読み取り可能な記録媒体に記録することができる。そして、コンピュータに、この記録媒体のプログラムを読み込ませて実行させることにより、その機能を提供させることができる。ここで、コンピュータ読み取り可能な記録媒体とは、データやプログラム等の情報を電気的、磁気的、光学的、機械的、または化学的作用によって蓄積し、コンピュータから読み取ることができる記録媒体をいう。このような記録媒体のうちコンピュータから取り外し可能なものとしては、例えばフレキシブルディスク、光磁気ディスク、ＣＤ−ＲＯＭ、ＣＤ−Ｒ／Ｗ、ＤＶＤ、ＤＡＴ、８ｍｍテープ、メモリカード等がある。また、コンピュータに固定された記録媒体としてハードディスクやＲＯＭ等がある。
【符号の説明】
【００６９】
１ 欠陥検査装置
２ 欠陥検出部
３ 記憶部
４ 判定部
５ 制御部
６ 外観観察部
７ 入力部
８ 表示部
９ 明視野検査部
１０ 暗視野検査部
１１ 検査データ作成部
３１ 欠陥検査装置
３２ 抽出部
【技術分野】
【０００１】
本発明は、半導体製品における欠陥を検査する欠陥検査装置、欠陥検査方法及び欠陥検査プログラムに関する。
【背景技術】
【０００２】
半導体基板に対して加工工程等の多数の工程が実施され、半導体製品が製造される。（半導体製品とは、半導体チップ等の半導体装置、或いは、半導体装置を含んだ製品をいう。）これら多数の工程、或いは各工程は、複数の設備により実行される。このような半導体製品の製造工程において、各工程毎、或いは、一連の複数工程毎に、加工が施された半導体製品に対して検査が行われる。そこで、半導体製品の歩留りを向上するため、各工程において発生する欠陥を早期に発見し、欠陥対策を行うことが重要である。例えば、検査において欠陥が検出された場合、欠陥発生の原因となった設備の異常を特定し、その設備を製造ラインから外す等の対策を行うことが必要になる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００３−３７１４３号公報
【特許文献２】特開２００８−２１９６７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
欠陥発生の原因となる設備の対象は、例えば、半導体製品を製造するために必要な複数台のバイパス処理装置である。そして、欠陥発生の原因となった設備の異常を特定するためには、これらの設備から欠陥検査で得た情報を集めて調査及び分析を行う必要がある。そのため。欠陥発生の原因となった設備の異常を特定するためには、膨大な工数が発生していた。このため、異常が発生している設備を早期に見つけることは困難であった。本発明は、欠陥発生の原因となった設備の異常を早期に特定する技術の提供を目的とする。
【課題を解決するための手段】
【０００５】
本件の一観点による欠陥検査装置は、基板において欠陥の発生が予測される位置を示す位置情報と、基板を処理する処理装置の名称と、を記憶する記憶部と、基板で発生した欠陥を検出する検出部と、検出された欠陥が、複数の基板において共通する範囲内で発生しているかを判定する判定部と、検出された欠陥が、複数の基板において共通する範囲内で発生している場合、複数の基板において共通する範囲内で発生した欠陥の位置を示す位置情報を記憶部に記憶する制御部と、を備える。
【発明の効果】
【０００６】
開示の欠陥検査装置によれば、欠陥発生の原因となった設備の異常を早期に特定することができる。
【図面の簡単な説明】
【０００７】
【図１】第１実施形態に係る欠陥検査装置１の概略構成を示す模式図である。
【図２】半導体基板２０の上面図である。
【図３】対物レンズ２１に糸くず２２が付着している場合の模式図である。
【図４】半導体製品の製造工程の概略図である。
【図５】第１実施形態に係る欠陥検査方法のフローを示す図である。
【図６】判定処理の説明図である。
【図７】記憶部３に記憶されるデータの例を示す図である。
【図８】第２実施形態に係る欠陥検査装置３１の概略構成を示す模式図である。
【図９】第２実施形態に係る欠陥検査方法のフローを示す図である。
【発明を実施するための形態】
【０００８】
以下、図面を参照して、実施形態に係る欠陥検査装置及び欠陥検査方法について説明する。以下の実施形態の構成は例示であり、本開示は実施形態の構成に限定されない。
〈第１実施形態〉
図１から図７を参照して、第１実施形態に係る欠陥検査装置及び欠陥検査方法について説明する。図１は、第１実施形態に係る欠陥検査装置１の概略構成を示す模式図である。欠陥検査装置１は、欠陥検出部２、記憶部３、判定部４、制御部５、外観観察部６、入力部７及び表示部８を備えている。
【０００９】
欠陥検出部２は、明視野（Bright Field:ＢＦ）検査部９、暗視野（Dark Field:ＤＦ）検査部１０及び検査データ作成部１１を備えている。明視野検査部９は、半導体基板を照明光、例えばレーザ光又はランプ（ＵＶランプ、ハロゲンランプ等）で照射する光源を備えており、半導体基板からの色の違いを検出する（隣り合うチップを比較して違いを見つける）。暗視野検査部１０は、半導体基板を照明光、例えばレーザ光で照射する光源を備えており、半導体基板からの散乱強度の違いを検出する。
【００１０】
欠陥検出部２は、半導体基板に対して明視野検査又は暗視野検査を行うかを決定する。例えば、入力部７を介して行われるユーザからの指示に従って、半導体基板に対して明視野検査又は暗視野検査を行うかを決定してもよい。また、半導体基板に対する検査箇所（表面、裏面等）によって、明視野検査又は暗視野検査を行うかを決定してもよい。
【００１１】
欠陥検出部２は、半導体基板に対して明視野検査を行うことを決定した場合、明視野検査部９に指示を送ることにより、半導体基板に対して明視野検査を行う。欠陥検出部２は、半導体基板に対して暗視野検査を行うことを決定した場合、暗視野検査部１０に指示を送ることにより、半導体基板に対して暗視野検査を行う。
【００１２】
検査データ作成部１１は、明視野検査部９又は暗視野検査部１０で検出されたデータに基づいて、設定された閾値を越える散乱強度の信号を検出した場合、半導体基板で欠陥が発生したと認識して、検査データを作成する。検査データ作成部１１によって作成された検査データは、記憶部３に記憶される。また、記憶部３には、各種のデータが記憶される。
【００１３】
判定部４は、半導体基板で検出された欠陥が、複数枚の半導体基板において共通する所定範囲内で発生しているかを判定する。制御部５は、入力部７を介して行われるユーザからのデータ入力に従って、予測位置情報と、半導体基板を処理する処理装置の名称と、製品番号とを記憶部３に記憶させる処理を行う。
【００１４】
予測位置情報は、半導体基板において欠陥の発生が予測される位置を示す情報である。例えば、半導体基板の処理中において、半導体製造装置の特定部位が、半導体基板の表面、側面又は裏面に対して、処理開示時よりも接近するような動作を行う場合がある。半導体基板の表面、側面又は裏面に対して、半導体製造装置の特定部位が最も接近する場合における半導体製造装置の特定部位の位置を、半導体基板において欠陥の発生が予測される位置としてもよい。そして、半導体製造装置の特定部位が最も接近する場合において、半導体製造装置の特定部位の位置から最短距離にある半導体基板における位置座標を、半導体基板において欠陥の発生が予測される位置を示す情報としてもよい。このように、半導体製造装置の特定部位が半導体基板に最も接近する位置に基づいて、半導体基板において
欠陥の発生が予測される位置を決定してもよい。
【００１５】
また、半導体基板の表面、側面又は裏面に対して、半導体製造装置の特定部位が処理開始時よりも接近する場合における半導体製造装置の特定部位の位置を、半導体基板において欠陥の発生が予測される位置としてもよい。そして、半導体製造装置の特定部位が処理開始時よりも接近する場合において、半導体製造装置の特定部位の位置から最短距離にある半導体基板における位置座標を、半導体基板において欠陥の発生が予測される位置を示す情報としてもよい。このように、半導体製造装置の特定部位が半導体基板に接近する位置に基づいて、半導体基板において欠陥の発生が予測される位置を決定してもよい。
【００１６】
半導体基板において欠陥の発生が予測される位置は、ユーザが予め決定しておくものであり、半導体基板において欠陥の発生が予測される位置を示す情報は、半導体製品の種類やプロセス工程によって異なる。
【００１７】
図２及び図３を参照して、半導体基板において欠陥の発生が予測される位置について説明する。フォトリソグラフィを行った後に、位置ズレ測定器を用いて位置ズレを測定する場合、フォーカスを合わせるために、位置ズレ測定器の対物レンズは上下に動作する。例えば、メンテナンス後に位置ズレ測定器が備える対物レンズに糸くずが付着した場合には、最初のフォーカス合わせ時に生じる対物レンズの上下の動作により、対物レンズに付着した糸くずの先端が半導体基板に形成されているパターンに接触する可能性がある。対物レンズに付着している糸くずの先端が半導体基板に形成されているパターンに接触すると、パターン崩れ（傷）が発生する可能性がある。
【００１８】
図２は、半導体基板２０の上面図である。対物レンズは、図２に示す半導体基板２０上の領域Ａ−Ｅを移動する。また、対物レンズが、半導体基板２０上の領域Ａ−Ｅにおける（１）−（４）の位置に移動して、位置ズレが測定される。半導体基板２０上の領域Ａにおける（１）の位置において、最初のフォーカスを合わせるために、対物レンズが上下に動作する。
【００１９】
図３は、対物レンズ２１に糸くず２２が付着している場合において、対物レンズ２１が、図２に示す半導体基板２０上の領域Ａにおける（１）の位置で上下に動作した場合の模式図である。図３の（Ａ）は、対物レンズ２１が下降動作を行った場合を示しており、図３の（Ｂ）は、対物レンズ２１が上昇動作を行った場合を示している。図３の（Ａ）に示すように、対物レンズ２１に付着した糸くず２２の先端が半導体基板２０に接触した場合、半導体基板２０に形成されているパターンが崩れる可能性がある。半導体基板２０上で対物レンズ２１が上下に動作する位置を、半導体基板２０上で対物レンズ２１が上下に動作する位置を、半導体基板２０において欠陥の発生が予測される位置としてもよい。例えば、図２に示す半導体基板２０上の領域（Ａ）における（１）の位置が、半導体基板２０において欠陥の発生が予測される位置である。言い換えれば、半導体基板２０上で対物レンズ２１が上下に動作することにより、対物レンズ２１が半導体基板２０に接近する位置は、半導体基板２０において欠陥の発生が予測される位置の一つである。
【００２０】
欠陥検査装置１が備える欠陥検出部２、記憶部３、判定部４及び制御部５は、コンピュータ、各装置及びコンピュータ上で実行されるプログラム等によって実現することができる。コンピュータは、ＣＰＵ（Central Processing Unit）、ＲＯＭ（Read Only Memory
）、ＲＡＭ（Random Access Memory）、ＨＤＤ（Hard Disk Drive）、入力インターフェ
ース等を備えている。ＣＰＵ、ＲＯＭ、ＲＡＭ、ＨＤＤ、入力インターフェース等は、バスを介して接続される。
【００２１】
ＣＰＵは、ＲＯＭやＨＤＤに格納されているプログラムに記述された処理を実行する。
ＲＯＭには、ＣＰＵで実行されるプログラムやデータが格納される。ＲＡＭには、ＣＰＵで実行中のプログラムやデータが格納される。ＨＤＤには、ＣＰＵで実行されるＯＳ（Operating System）やアプリケーションプログラム、各種データ等が格納される。入力インターフェースには、入力部７が接続され、ユーザが入力した情報を受信し、バスを介してＣＰＵに送信する。
【００２２】
外観観察部６は、ＳＥＭ（走査型電子顕微鏡）や光学顕微鏡等を備えており、ＳＥＭや光学顕微鏡等を用いて半導体基板を観察する。入力部７は、例えば、キーボード、マウス、ポインティングデバイス、ワイヤレスリモコン等であり、ユーザからの所定の入力を受け付ける。表示部８は、例えば、液晶表示装置、プラズマディスプレイパネル、Cathode Ray Tube（ＣＲＴ）、エレクトロルミネッセンスパネル等であり、ＣＰＵからの命令に従って画像を表示する。
【００２３】
第１実施形態に係る欠陥検査方法について説明する。図４は、半導体製品の製造工程の概略図である。図４に示すように、第１実施形態に係る欠陥検査方法は、半導体製品の製造工程の一工程として実施される。例えば、半導体基板に対する素子分離形成工程を行った後に半導体基板に対する欠陥検査が行われ、その後に半導体基板に対するゲート加工工程が行われる。また、半導体基板に対するゲート加工工程が行われた後に半導体基板に対する欠陥検査を行ってもよい。このように、インプロセス内の素子分離形成工程やゲート加工工程等の歩留りインパクトが大きいプロセス工程にて半導体基板に対する欠陥検査を行ってもよい。また、半導体製造装置のメンテナンス後の設備が該当するプロセス工程にて半導体基板に対する欠陥検査を行ってもよい。
【００２４】
第１実施形態では、複数枚の半導体基板をひとまとまりとして、半導体基板に対する欠陥検査を行う。例えば、複数枚の半導体基板を一組とする全数処理単位（１ロット）毎に欠陥検査を実施してもよい。
【００２５】
図５は、第１実施形態に係る欠陥検査方法のフローを示す図である。図５のステップＳ１０１の処理において、欠陥検出部２は、半導体基板に対して欠陥検査を開始する。
【００２６】
図５のステップＳ１０２の処理において、欠陥検出部２は、半導体基板に対して欠陥検査を行い、設定された閾値を越える散乱強度の信号を検出した場合、信号を検出した箇所に関する検査データを作成する。欠陥検出部２は、複数枚の半導体基板に対して欠陥検査を行い、複数枚の半導体基板についての検査データを作成する。検査データは、製品番号、ロット番号、検査装置の名称、検査日時、半導体基板における欠陥の数、欠陥位置情報、欠陥のサイズ等を含む。例えば、欠陥位置情報は、欠陥検出部２によって検出された半導体基板における欠陥の位置座標である。検査データは、複数の欠陥位置情報を含む場合がある。検査データが作成された場合、制御部５は、検査データを記憶部３に記憶する。
【００２７】
図５のステップＳ１０２の処理が終わると、図５のステップＳ１０３の処理に進む。図５のステップＳ１０３の処理において、外観観察部６は、ＳＥＭや光学顕微鏡等を用いて、検査データに含まれる欠陥位置情報に基づいて、半導体基板の欠陥箇所を観察する。この場合、外観観察部６は、検査データに含まれる全ての欠陥位置情報に基づいて観察を行ってもよいし、検査データに含まれる複数の欠陥位置情報からサンプリングによって抽出した欠陥位置情報に基づいて観察を行ってもよい。
【００２８】
そして、外観観察部６は、半導体基板の欠陥箇所を観察した場合、半導体基板の欠陥箇所に関する情報を出力する。外観観察部６により半導体基板の欠陥箇所に関する情報が出力された場合、制御部５は、半導体基板の欠陥箇所に関する情報を、データベース形式で記憶部３に記憶する。この場合、制御部５は、外観観察部６によって観察が行われた箇所
についての欠陥位置情報と、半導体基板の欠陥箇所に関する情報とを関連付けて、記憶部３に記憶する。半導体基板の欠陥箇所に関する情報には、例えば、外観観察部６によって観察された半導体基板の位置座標や、パターン不良、パーティクルの付着等の半導体基板の欠陥の詳細情報が含まれる。
【００２９】
図５のステップＳ１０３の処理において、更に、外観観察部６は、記憶部３に記憶されている予測位置情報に基づいて、半導体基板の欠陥箇所を観察する。記憶部３に複数の予測位置情報が記憶されている場合、外観観察部６は、複数の予測位置情報に基づいて観察を行う。
【００３０】
そして、外観観察部６は、半導体基板の欠陥箇所を観察した場合、半導体基板の欠陥箇所に関する情報を出力する。外観観察部６によって半導体基板の欠陥箇所に関する情報が出力された場合、制御部５は、半導体基板の欠陥箇所に関する情報をデータベース形式で記憶部３に記憶する。この場合、制御部５は、記憶部３に記憶されている予測位置情報、半導体基板を処理する処理装置の名称及び製品番号に対して、半導体基板の欠陥箇所に関する情報を関連付けて、記憶部３に記憶する。
【００３１】
例えば、半導体基板に対する絶縁膜の成膜の均一性やパターン加工の均一性等の差異から、半導体製品の歩留りに影響を及ぼさない部分であっても、設定された閾値を越える反射光強度の信号が検出される場合がある。ＳＥＭや光学顕微鏡等を用いた観察を行うことにより、半導体基板で欠陥が発生したと認識された箇所について、半導体製品の歩留りに影響を及ぼす部分と、半導体製品の歩留りに影響を及ぼさない部分と、を区別することができる。外観観察部６は、半導体基板で欠陥が発生したと認識された箇所から半導体製品の歩留りに影響を及ぼさない部分を除外するようにしてもよい。
【００３２】
図５のステップＳ１０３の処理が終わると、図５のステップＳ１０４の処理に進む。図５のステップＳ１０４の処理において、判定部４は、半導体基板で検出された欠陥が、複数枚の半導体基板において共通する所定範囲内で発生しているかを判定する。
【００３３】
ここで、図６を参照して、判定部４による処理を説明する。図６の例では、複数の半導体基板２０Ａ、２０Ｂ及び２０Ｃにおいて欠陥が発生し、欠陥検出部２によって欠陥が検出された場合を示している。
【００３４】
図６の（Ａ）では、半導体基板２０Ａの表面（製品面）における符号Ｃで示す位置及び符号Ｄで示す位置に欠陥が発生し、符号Ｃで示す位置及び符号Ｄで示す位置が、欠陥検出部２によって欠陥として検出されている。図６の（Ｂ）では、半導体基板２０Ｂの表面（製品面）における符号Ｅで示す位置に欠陥が発生し、符号Ｅで示す位置が、欠陥検出部２によって欠陥として検出されている。図６の（Ｃ）では、半導体基板２０Ｃの表面（製品面）における符号Ｆで示す位置に欠陥が発生し、符号Ｆで示す位置が、欠陥検出部２によって欠陥として検出されている。
【００３５】
図６の点線で囲まれている所定範囲Ｇは、複数の半導体基板２０Ａ、２０Ｂ及び２０Ｃにおいて共通の範囲である。例えば、図６に示す複数の半導体基板２０Ａ、２０Ｂ及び２０Ｃのうちで最初に検査処理が行われる半導体基板２０Ａで検出された欠陥の位置を基準として、半径５０μｍの範囲を所定範囲Ｇとしてもよい。
【００３６】
図６に示すように、欠陥として検出された符号Ｃ、Ｅ及びＦで示す位置が、所定範囲Ｇ内に含まれている。そのため、判定部４は、図６の符号Ｃ、Ｅ及びＦで示す位置で検出された欠陥が、複数の半導体基板２０Ａ、２０Ｂ及び２０Ｃにおいて共通する所定範囲Ｇ内で発生していると判定する。また、欠陥として検出された符号Ｃ、Ｅ及びＦで示す位置の
うち少なくとも２つが、所定範囲Ｇ内に含まれている場合、判定部４は、複数の半導体基板２０で検出された欠陥が、所定範囲Ｇ内で発生していると判定してもよい。
【００３７】
一方、図６に示すように、欠陥検出部２によって欠陥として検出された符号Ｄで示す位置は、所定範囲Ｇ内に含まれていない。そのため、判定部４は、図６の符号Ｄで示す位置で検出された欠陥については、複数の半導体基板２０Ａ、２０Ｂ及び２０Ｃにおいて共通する所定範囲Ｇ内で発生していないと判定する。
【００３８】
半導体基板で検出された欠陥が、複数枚の半導体基板において共通する所定範囲内で発生している場合、（図５のステップＳ１０４の処理でＹＥＳ）、図５のステップＳ１０５の処理に進む。
【００３９】
一方、半導体基板で検出された欠陥が、複数枚の半導体基板において共通する所定範囲内で発生していない場合（図５のステップＳ１０４の処理でＮＯ）、半導体基板に対する欠陥検査を終了する。
【００４０】
図５のステップＳ１０５の処理において、制御部５は、複数枚の半導体基板において共通する所定範囲内で発生した欠陥の位置を示す位置情報を算出する。そして、制御部５は、複数枚の半導体基板において共通する所定範囲内で発生した欠陥の位置を示す位置情報を記憶部３に記憶する。位置情報は、例えば、半導体基板における位置座標である。本明細書では、複数枚の半導体基板において共通する所定範囲内で発生している欠陥の位置を示す位置情報を、共通欠陥位置情報とも表記する。
【００４１】
制御部５は、複数枚の半導体基板のうちで最初に検査処理が行われる半導体基板で検出された欠陥の位置を示す位置情報を、共通欠陥位置情報として算出してもよい。また、制御部５は、複数枚の半導体基板において共通する所定範囲を示す情報を、共通欠陥位置情報として算出してもよい。
【００４２】
制御部５は、記憶部３に記憶されている予測位置情報、半導体基板を処理する処理装置の名称及び製品番号に対して、共通欠陥位置情報を関連付けて、記憶部３に記憶する。すなわち、制御部５は、記憶部３内の同一レコードに、予測位置情報、半導体基板を処理する処理装置の名称、製品番号及び共通欠陥位置情報を入力する。
【００４３】
図７は、記憶部３に記憶されている予測位置情報、半導体基板を処理する処理装置の名称及び製品番号に対して、共通欠陥位置情報が関連付けて記憶される例を示している。素子部分離形成工程後の欠陥検査であれば、半導体基板を処理する処理装置の名称には、素子分離形成工程において用いられる処理装置の名称が入力される。他の工程、例えば、ゲート加工工程後の欠陥検査であれば、半導体基板を処理する処理装置の名称には、ゲート加工工程において用いられる処理装置の名称が入力される。
【００４４】
製品番号は、素子分離形成工程等の各工程を経ることにより製造される半導体製品を識別するための番号である。製品番号は、半導体製品の種類によって異なる番号となる。例えば、欠陥検出部２によって作成された検査データに製品番号５００が含まれている場合、制御部５は、記憶部３に記憶されている製品番号を検索する。そして、制御部５は、製品番号５００で特定されるレコードにおける予測位置情報を参照する。次に、制御部５は、製品番号５００で特定されるレコードにおける予測位置情報と、算出した共通欠陥位置情報とを比較する。製品番号５００で特定されるレコードにおける予測位置情報の値と、共通欠陥位置情報の値とが一致又は近似している場合、制御部５は、製品番号５００で特定されるレコードに共通欠陥位置情報を入力する。
【００４５】
製品番号５００で特定されるレコードにおける予測位置情報の値と、共通欠陥位置情報の値とが一致又は近似していない場合、制御部５は、記憶部３内にレコードを新規に作成して、製品番号及び共通欠陥位置情報の値を入力する。なお、予め予測位置情報の値に対して許容範囲を設定しておき、許容範囲内に共通欠陥位置情報の値が含まれれば、予測位置情報の値と、共通欠陥位置情報の値とが近似しているとしてもよい。
【００４６】
検査データに製品番号５００が含まれており、共通欠陥位置情報として、X-30543.045,
Y-126943.296が算出されていた場合について説明する。図７に示す製品番号（５００）
及び処理装置の名称（位置ズレ測定器）で特定されるレコードにおける予測位置情報の値（X-30543.045, Y-126943.296）と、共通欠陥位置情報の値（X-30543.045, Y-126943.296）とは一致する。図７に示す製品番号（５００）及び処理装置の名称（保持機構）で特定されるレコードにおける予測位置情報の値（X-20432.045, Y-105753.296）と、共通欠陥
位置情報の値（X-30543.045, Y-126943.296）とは一致又は近似していない。ここでは、
予測位置情報の値（X-30543.045, Y-126943.296）と、共通欠陥位置情報の値（X-20432.045, Y-105753.296）とは近似していないものとする。制御部５は、図７に示す製品番号（５００）及び処理装置の名称（位置ズレ測定器）で特定されるレコードに、共通欠陥位置情報として、X-30543.045, Y-126943.296を入力する。
【００４７】
検査データに製品番号８００が含まれており、共通欠陥位置情報として、X+10543.080,
Y-30789.296が算出されていた場合について説明する。図７に示す製品番号（８００）及び処理装置の名称（位置ズレ測定器）で特定されるレコードにおける予測位置情報の値（X+10543.080, Y-30789.296）と、共通欠陥位置情報の値（X+10543.080, Y-30789.296）とは一致する。図７に示す製品番号（８００）及び処理装置の名称（保持機構）で特定されるレコードにおける予測位置情報の値（X+10543.080, Y-30789.296）と、共通欠陥位置情報の値（X-296874.080, Y-20986.296）とは一致又は近似していない。予測位置情報の値
（X+10543.080, Y-30789.296）と、共通欠陥位置情報の値（X-296874.080, Y-20986.296
）とは近似していないものとする。制御部５は、図７に示す製品番号（８００）及び処理装置の名称（位置ズレ測定器）で特定されるレコードに、共通欠陥位置情報として、X+10543.080, Y-30789.296を入力する。
【００４８】
図５のステップＳ１０５の処理が終った場合、図５のステップＳ１０６の処理に進む。図５のステップＳ１０６の処理において、外観観察部６は、記憶部３に記憶されている共通欠陥位置情報に基づいて、半導体基板の欠陥箇所を観察する。そして、外観観察部６は、半導体基板の欠陥箇所を観察した場合、半導体基板の欠陥箇所に関する情報を出力する。外観観察部６によって半導体基板の欠陥箇所に関する情報が出力された場合、制御部５は、半導体基板の欠陥箇所に関する情報を、データベース形式で記憶部３に記憶する。この場合、制御部５は、外観観察部６によって観察が行われた箇所についての共通欠陥位置情報と、半導体基板の欠陥箇所に関する情報とを関連付けて、記憶部３に記憶する。すなわち、制御部５は、記憶部３内の共通欠陥位置情報を含むレコードに、半導体基板の欠陥箇所に関する情報を入力する。
【００４９】
なお、記憶部３内の同一レコードに、予測位置情報と共通欠陥位置情報とが記憶されている場合、外観観察部６は、予測位置情報に基づいて半導体基板の欠陥箇所を観察しているため、図５のステップＳ１０６の処理を省略してもよい。
【００５０】
図５のステップＳ１０６の処理が終わった場合、半導体基板に対する欠陥検査を終了する。次のロットにおける半導体基板の欠陥検査を行う場合、図５のステップＳ１０１の処理において、欠陥検出部２は、次のロットにおける半導体基板に対して、欠陥検査を開始する。また、他の品種の半導体製品について、半導体基板の欠陥検査を行う場合、図５のステップＳ１０１の処理において、欠陥検出部２は、他の品種の半導体製品についての半
導体基板に対して、欠陥検査を開始する。他の品種の半導体製品について欠陥検査が行われる場合、複数枚の半導体基板をひとまとまりとして、半導体基板に対する欠陥検査が行われる。
【００５１】
記憶部３には、予測位置情報、半導体基板を処理する処理装置の名称、製品番号、共通欠陥位置情報及び半導体基板の欠陥箇所に関する情報が関連付けて記憶されている。予測位置情報の値と、共通欠陥位置情報の値とが一致又は近似している場合、半導体基板において欠陥の発生が予測される位置で、複数枚の半導体基板において共通する欠陥が発生しているといえる。そして、予測位置情報の値と、共通欠陥位置情報の値とが一致又は近似している場合、共通欠陥位置情報が入力されているレコードにおける処理装置の名称は、半導体基板において欠陥の発生が予測される位置で、半導体基板に共通の欠陥を発生させる原因となる処理装置の名称である。したがって、記憶部３内の共通欠陥位置情報が入力されているレコードにおける処理装置の名称に基づいて、半導体基板に共通の欠陥を発生させる原因となる処理装置を特定することが可能となる。
【００５２】
制御部５は、記憶部３内の予測位置情報の値と、共通欠陥位置情報の値とが一致又は近似しているレコードを抽出し、抽出したレコードにおける処理装置の名称を、表示部８に表示させる。表示部８に表示された処理装置の名称をユーザが視認することにより、ユーザは、半導体基板に共通の欠陥を発生させる原因となる処理装置を認識することができる。
【００５３】
例えば、１ロットに対して欠陥検査を行えば、半導体基板に共通の欠陥を発生させる原因となる処理装置を発見できる。そのため、半導体基板に共通の欠陥を発生させる原因となる処理装置を早期に特定することができる。半導体基板に共通の欠陥を発生させる原因となる処理装置を早期に特定することができるため、メンテナンス後の処理装置（半導体製造装置）で製造される製品に対する初期流動監視レビューに有効である。
【００５４】
外観観察部６が、記憶部３に記憶されている予測位置情報に基づいて、半導体基板の欠陥箇所の観察を行った場合、半導体基板の欠陥箇所に関する情報が、予測位置情報、処理装置の名称及び製品番号に対して関連付けて、記憶部３に記憶される。半導体基板の欠陥箇所に関する情報に、例えばパターン不良が含まれる場合、関連付けて記憶された処理装置の名称で特定される当該処理装置によってパターン不良が発生した可能性がある。
【００５５】
制御部５は、記憶部３から、予測位置情報、処理装置の名称、製品番号及び半導体基板の欠陥箇所に関する情報が関連付けて記憶されたレコードを抽出する。そして、制御部５は、抽出したレコードにおける予測位置情報、処理装置の名称、製品番号及び半導体基板の欠陥箇所に関する情報を、表示部８に表示させる。半導体基板の欠陥箇所に関する情報に、例えばパターン不良が含まれる場合、ユーザは、表示部８に表示されている処理装置によってパターン不良が発生した可能性があることを認識することができる。すなわち、表示部８に表示された処理装置の名称をユーザが視認することにより、ユーザは、半導体基板に欠陥を発生させる原因となる処理装置を認識することができる。
【００５６】
例えば、１ロットに対して欠陥検査を行えば、半導体基板において欠陥の発生が予測される位置に基づいて、半導体基板に欠陥を発生させる原因となる処理装置を発見できる。そのため、半導体基板において欠陥の発生が予測される位置に基づいて、半導体基板に欠陥を発生させる原因となる処理装置を早期に特定することができる。半導体基板において欠陥の発生が予測される位置に基づいて、半導体基板に欠陥を発生させる原因となる処理装置を早期に特定することができるため、メンテナンス後の処理装置（半導体製造装置）で製造される製品に対する初期流動監視レビューに有効である。
【００５７】
外観観察部６が、記憶部３に記憶されている共通欠陥位置情報に基づいて、半導体基板の欠陥箇所の観察を行った場合、半導体基板の欠陥箇所に関する情報が、共通欠陥位置情報及び製品番号に対して関連付けて、記憶部３に記憶される。共通欠陥位置情報及び製品番号に関連付けて記憶された半導体基板の欠陥箇所に関する情報が、例えばパターン不良である場合、パターン不良が複数枚の半導体基板で発生している。
【００５８】
制御部５は、記憶部３から、共通欠陥位置情報、製品番号及び半導体基板の欠陥箇所に関する情報が関連付けて記憶されたレコードを抽出してもよい。そして、制御部５は、抽出したレコードにおける共通欠陥位置情報、製品番号及び半導体基板の欠陥箇所に関する情報を、表示部８に表示してもよい。半導体基板の欠陥箇所に関する情報が、例えばパターン不良である場合、ユーザは、パターン不良が複数枚の半導体基板で発生していることを認識することができる。
【００５９】
〈第２実施形態〉
図８及び図９を参照して、第２実施形態に係る欠陥検査装置及び欠陥検査方法について説明する。例えば、欠陥検出部２によって、数十万個の欠陥が半導体基板で検出された場合、検出された欠陥の全部について、図５に示す第１実施形態に係る欠陥検査方法のフローのＳ１０３の処理を行うのは長時間掛かってしまう。
【００６０】
そこで、第２実施形態に係る欠陥検査装置及び欠陥検査方法では、検出された複数の欠陥のうち所定のサイズの欠陥を抽出し、抽出した欠陥が、複数枚の半導体基板において共通する所定範囲内で発生しているかを判定する。
【００６１】
図８は、第２実施形態に係る欠陥検査装置３１の概略構成を示す模式図である。第２実施形態に係る欠陥検査装置３１は、図１に示す第１実施形態に係る欠陥検査装置１に構成に加えて、抽出部３２を備えている。抽出部３２は、欠陥検出部２によって検出された複数の欠陥のうち所定のサイズの欠陥を抽出する。なお、同一の構成要素については、第１実施形態と同一の符号を付し、その説明を省略する。また、必要に応じて図１から図７の図面を参照する。
【００６２】
図９は、第２実施形態に係る欠陥検査方法のフローを示す図である。図５に示す第１実施形態に係る欠陥検査方法のフローと比較して、図９に示す第２実施形態に係る欠陥検査方法のフローでは、ステップＳ１０２Ａの処理が追加されている。図９に示す第２実施形態に係る欠陥検査方法のフローのＳ１０１、Ｓ１０２、Ｓ１０３、Ｓ１０４及びＳ１０５の処理は、図５に示す第１実施形態に係る欠陥検査方法のフローと同様である。したがって、図９に示す第２実施形態に係る欠陥検査方法のフローについては、ステップＳ１０２Ａの処理を説明し、ステップＳ１０１、Ｓ１０２、Ｓ１０３、Ｓ１０４及びＳ１０５の処理についてはその説明を省略する。
【００６３】
図９に示す第２実施形態に係る欠陥検査方法のフローでは、図９のステップＳ１０２の処理が終わると、図９のステップＳ１０２Ａの処理に進む。図９のステップＳ１０２Ａの処理において、抽出部３２は、欠陥検出部２によって検出された欠陥が複数であるかを判定する。
【００６４】
欠陥検出部２によって検出された欠陥が複数でない場合、図９のステップＳ１０３の処理に進み、第１実施形態における図５のステップＳ１０３の処理と同様の処理を行う。欠陥検出部２によって検出された欠陥が複数である場合、抽出部３２は、欠陥検出部２によって検出された複数の欠陥のうち所定のサイズの欠陥を抽出する。
【００６５】
所定のサイズは、任意に設定できる。例えば、抽出部３２は、欠陥検出部２によって検
出された複数の欠陥のうち、欠陥サイズが１．０μｍ以下の欠陥を抽出してもよい。例えば、抽出部３２は、欠陥検出部２によって検出された複数の欠陥のうち、欠陥サイズが０．５μｍ以上１．０μｍ以下の欠陥を抽出してもよい。例えば、抽出部３２は、欠陥検出部２によって検出された複数の欠陥のうち、欠陥サイズが１．０μｍ以上の欠陥を抽出してもよい。
【００６６】
図９のステップＳ１０２Ａの処理が終わると、図９のステップＳ１０３の処理に進む。図９のステップＳ１０３の処理において、判定部４は、抽出された所定のサイズの欠陥に対して、半導体基板で検出された欠陥が、複数枚の半導体基板において共通する所定範囲内で発生しているかを判定する。図９のステップＳ１０３の他の具体的処理については、第１実施形態における図５のステップＳ１０３の処理と同様である。
【００６７】
第２実施形態に係る欠陥検査装置３１及び欠陥検査方法によれば、半導体基板に対する欠陥検査の処理時間を短縮することができる。
【００６８】
〈コンピュータ読み取り可能な記録媒体〉
コンピュータに上記いずれかの処理を実現させるためのプログラムをコンピュータが読み取り可能な記録媒体に記録することができる。そして、コンピュータに、この記録媒体のプログラムを読み込ませて実行させることにより、その機能を提供させることができる。ここで、コンピュータ読み取り可能な記録媒体とは、データやプログラム等の情報を電気的、磁気的、光学的、機械的、または化学的作用によって蓄積し、コンピュータから読み取ることができる記録媒体をいう。このような記録媒体のうちコンピュータから取り外し可能なものとしては、例えばフレキシブルディスク、光磁気ディスク、ＣＤ−ＲＯＭ、ＣＤ−Ｒ／Ｗ、ＤＶＤ、ＤＡＴ、８ｍｍテープ、メモリカード等がある。また、コンピュータに固定された記録媒体としてハードディスクやＲＯＭ等がある。
【符号の説明】
【００６９】
１ 欠陥検査装置
２ 欠陥検出部
３ 記憶部
４ 判定部
５ 制御部
６ 外観観察部
７ 入力部
８ 表示部
９ 明視野検査部
１０ 暗視野検査部
１１ 検査データ作成部
３１ 欠陥検査装置
３２ 抽出部
【特許請求の範囲】
【請求項１】
基板において欠陥の発生が予測される位置を示す位置情報と、基板を処理する処理装置の名称と、を記憶する記憶部と、
前記基板で発生した欠陥を検出する検出部と、
検出された前記欠陥が、複数の基板において共通する範囲内で発生しているかを判定する判定部と、
検出された前記欠陥が、複数の基板において共通する範囲内で発生している場合、複数の基板において共通する範囲内で発生した欠陥の位置を示す位置情報を、前記記憶部に記憶する制御部と、
を備えることを特徴とする欠陥検査装置。
【請求項２】
前記検出部によって複数の欠陥が検出された場合、検出された複数の欠陥のうち所定のサイズの欠陥を抽出する抽出部、を更に備え、
前記判定部は、抽出された欠陥が、複数の基板において共通する範囲内で発生しているかを判定することを特徴とする請求項１に記載の欠陥検査装置。
【請求項３】
前記制御部は、基板において欠陥の発生が予測される位置を示す位置情報、基板を処理する処理装置の名称及び複数の基板において共通する範囲内で発生した欠陥の位置を示す位置情報を関連付けて、前記記憶部に記憶することを特徴とする請求項１又は２に記載の欠陥検査装置。
【請求項４】
前記欠陥の発生が予測される位置は、半導体製造装置の特定部位が前記基板に接近する位置であることを特徴とする請求項１乃至３のいずれか一項に記載の欠陥検査装置。
【請求項５】
欠陥検査装置が、
基板で発生した欠陥を検出する工程と、
検出された欠陥が、複数の基板において共通する範囲内で発生しているかを判定する工程と、
検出された前記欠陥が、複数の基板において共通する範囲内で発生している場合、複数の基板において共通する範囲内で発生した欠陥の位置を示す位置情報を、基板において欠陥の発生が予測される位置を示す位置情報と、基板を処理する処理装置の名称と、が記憶された記憶部に記憶する工程と、
を実行することを特徴とする欠陥検査方法。
【請求項６】
欠陥検査装置に、
基板で発生した欠陥を検出する工程と、
検出された欠陥が、複数の基板において共通する範囲内で発生しているかを判定する工程と、
検出された前記欠陥が、複数の基板において共通する範囲内で発生している場合、複数の基板において共通する範囲内で発生した欠陥の位置を示す位置情報を、基板において欠陥の発生が予測される位置を示す位置情報と、基板を処理する処理装置の名称と、が記憶された記憶部に記憶する工程と、
を実行させるための欠陥検査プログラム。
【請求項１】
基板において欠陥の発生が予測される位置を示す位置情報と、基板を処理する処理装置の名称と、を記憶する記憶部と、
前記基板で発生した欠陥を検出する検出部と、
検出された前記欠陥が、複数の基板において共通する範囲内で発生しているかを判定する判定部と、
検出された前記欠陥が、複数の基板において共通する範囲内で発生している場合、複数の基板において共通する範囲内で発生した欠陥の位置を示す位置情報を、前記記憶部に記憶する制御部と、
を備えることを特徴とする欠陥検査装置。
【請求項２】
前記検出部によって複数の欠陥が検出された場合、検出された複数の欠陥のうち所定のサイズの欠陥を抽出する抽出部、を更に備え、
前記判定部は、抽出された欠陥が、複数の基板において共通する範囲内で発生しているかを判定することを特徴とする請求項１に記載の欠陥検査装置。
【請求項３】
前記制御部は、基板において欠陥の発生が予測される位置を示す位置情報、基板を処理する処理装置の名称及び複数の基板において共通する範囲内で発生した欠陥の位置を示す位置情報を関連付けて、前記記憶部に記憶することを特徴とする請求項１又は２に記載の欠陥検査装置。
【請求項４】
前記欠陥の発生が予測される位置は、半導体製造装置の特定部位が前記基板に接近する位置であることを特徴とする請求項１乃至３のいずれか一項に記載の欠陥検査装置。
【請求項５】
欠陥検査装置が、
基板で発生した欠陥を検出する工程と、
検出された欠陥が、複数の基板において共通する範囲内で発生しているかを判定する工程と、
検出された前記欠陥が、複数の基板において共通する範囲内で発生している場合、複数の基板において共通する範囲内で発生した欠陥の位置を示す位置情報を、基板において欠陥の発生が予測される位置を示す位置情報と、基板を処理する処理装置の名称と、が記憶された記憶部に記憶する工程と、
を実行することを特徴とする欠陥検査方法。
【請求項６】
欠陥検査装置に、
基板で発生した欠陥を検出する工程と、
検出された欠陥が、複数の基板において共通する範囲内で発生しているかを判定する工程と、
検出された前記欠陥が、複数の基板において共通する範囲内で発生している場合、複数の基板において共通する範囲内で発生した欠陥の位置を示す位置情報を、基板において欠陥の発生が予測される位置を示す位置情報と、基板を処理する処理装置の名称と、が記憶された記憶部に記憶する工程と、
を実行させるための欠陥検査プログラム。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【公開番号】特開２０１１−１４５０９７（Ｐ２０１１−１４５０９７Ａ）
【公開日】平成２３年７月２８日（２０１１．７．２８）
【国際特許分類】
【出願番号】特願２０１０−４０４３（Ｐ２０１０−４０４３）
【出願日】平成２２年１月１２日（２０１０．１．１２）
【出願人】（３０８０１４３４１）富士通セミコンダクター株式会社 (2,507)
【Ｆターム（参考）】
【公開日】平成２３年７月２８日（２０１１．７．２８）
【国際特許分類】
【出願日】平成２２年１月１２日（２０１０．１．１２）
【出願人】（３０８０１４３４１）富士通セミコンダクター株式会社 (2,507)
【Ｆターム（参考）】
[ Back to top ]