空洞部を有する回路基板およびその製造方法
【課題】２つの基板を用いてその間に空洞部が構成された空洞部を有する回路基板およびその製造方法を実現する。
【解決手段】本発明では、上基板１１の表面の導電箔２０ａから形成した第１の回路パターン１７と、上基板１１の裏面に設けた接着シート１３と、下基板１２の表面の導電箔２１ａから形成した第２の回路パターン１９と、下基板１２の裏面の導電箔２１ｂを除去して形成した空洞部１４とその周囲に設けた絶縁層３４とを備え、上基板１１の裏面の前記接着層１３と下基板１２の裏面の絶縁層３４とを接着して、上基板１１、下基板１２および絶縁層３４とで囲まれる空洞部１４を両基板間に形成することを特徴とする。
【解決手段】本発明では、上基板１１の表面の導電箔２０ａから形成した第１の回路パターン１７と、上基板１１の裏面に設けた接着シート１３と、下基板１２の表面の導電箔２１ａから形成した第２の回路パターン１９と、下基板１２の裏面の導電箔２１ｂを除去して形成した空洞部１４とその周囲に設けた絶縁層３４とを備え、上基板１１の裏面の前記接着層１３と下基板１２の裏面の絶縁層３４とを接着して、上基板１１、下基板１２および絶縁層３４とで囲まれる空洞部１４を両基板間に形成することを特徴とする。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、空洞部を有する回路基板およびその製造方法に関し、特に、２つの基板を用いてその間に空洞部が構成された空洞部を有する回路基板およびその製造方法に関するものである。
【背景技術】
【０００２】
図７にＩＣチップを基板の中に埋め込んだ高密度な実装基板が示されている。
【０００３】
この実装基板は第１の基板１００、第２の基板２００、第３の基板３００、ＩＣチップ４００、導電性接続部材５００および封止部材６００から構成される。第１の基板１００、第２の基板２００および第３の基板３００はプリント基板であり、所望の配線パターンが形成されている。第１の基板１００および第２の基板２００は貼り合わされ、一方の外表面にはＩＣチップ４００が収容可能な底面積および深さを有する凹部が形成される。ＩＣチップ４００は前記凹部に収容され、半田等の金属バンプよりなる導電性接続部材５００により凹部の底面と接続される。そして機械的強度を保持し、ＩＣチップ４００を保護するためにエポキシ樹脂等の封止部材６００により封止される。その後、第３の基板３００は前記凹部側に積層され、前記凹部を密封した多層のプリント基板が形成される（図８参照）。すなわち第１の基板１００、第２の基板２００および第３の基板３００からなる３層構造の貼り合わせ（積層）多層プリント基板において、中層の第２の基板２００のみに打抜き部７００を形成し、この打抜き部にＩＣチップ４００が埋め込まれている。
【０００４】
また、最近、シリコン（ＭＥＭＳ）マイクと呼ばれるシリコン基板に振動板となるダイアフラムを組み込んだ小型マイクが普及してきた。ＭＥＭＳはMicro-Electro-Mechanical-Systemの略称である。
【０００５】
図８にシリコン（ＭＥＭＳ）マイクの一例を示す。周囲に残されたシリコン基板５１と、
シリコン基板５１の円形状の貫通孔に貼られている金属膜よりなるダイアフラム５２と、ダイアフラム５２に対向してエアギャップ５３を介してバックプレート電極５４を表面に設けたバックプレート５５と、シリコン基板５１上にダイアフラム５２と接続されたボンディングパッド５６と、バックプレート電極５４と接続されたボンディングパッド５７とが設けられている。
【０００６】
ダイアフラム５２の振動をダイアフラム５２とバックプレート電極５４とで形成されるコンデンサの容量の変化で検出し、ＣＭＯＳＩＣで再生する。
【０００７】
図９に実装構造を説明する。プリント基板６１上にシリコン（ＭＥＭＳ）マイク６２とＣＭＯＳＩＣ６３とを組み込み、全体を箱型のケース６４で収納する。シリコン（ＭＥＭＳ）マイクのダイアフラム５２の近くケース６４には必ず音孔６５が設けられ、外部からの音をダイアフラム５２まで伝達する。ＣＭＯＳＩＣ６３とシリコン（ＭＥＭＳ）マイクとはボンディングワイヤーでプリント基板６１の配線で接続される。
【特許文献１】特開平０９−３２１４３８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、上述した従来の実装基板では、多層の実装基板を用いてその間に空洞を形成するためには、間に挟まれて基板に打抜き部を形成するのが簡便な方法であるが、打抜き部を形成するには必ず３枚の基板が必要となるため、空洞を有する実装基板の小型化が困難である問題点があった。
【０００９】
また、上述したシリコン（ＭＥＭＳ）マイクなどを組み込む場合に音を取り込む音孔が必要となるが、ケースを用いて実装するために実装密度が向上できない問題点があった。
【課題を解決するための手段】
【００１０】
本発明はかかる問題点に鑑みてなされ、上基板と、前記上基板の表面の前記導電箔から形成した任意の第１の回路パターンと、前記上基板の裏面に設けた接着シートと、下基板と、前記下基板の表面の前記導電箔から形成した任意の第２の回路パターンと、前記下基板の裏面の前記導電箔を除去して形成した空洞とその周囲に設けた絶縁層と、前記上基板の裏面の前記接着シートと前記下基板の裏面の前記絶縁層とを接着して、前記上基板、前記下基板および前記絶縁層とで囲まれる空洞部と、前記上基板の前記第1の回路パターンと前記下基板の前記第２の回路パターンとを接続するスルーホール電極とを具備することを特徴とする。
また、本発明に依れば、前記空洞部に前記上基板あるいは前記下基板を貫通する貫通孔を設けたことを特徴とする。
【００１１】
更に、本発明に依れば、前記貫通孔上に回路素子のダイアフラムを配置することを特徴とする。
【００１２】
本発明の製造方法に依れば、両面に導電箔を設けた上基板を準備する工程と、前記上基板の一方の前記導電箔をエッチングして予定の空洞パターンを形成する工程と、両面に導電箔を設けた下基板を準備する工程と、前記下基板の一方の前記導電箔をエッチングして予定の空洞部となる部分を残す工程と、前記下基板の前記予定の空洞部となる部分の前記導電箔の周囲を絶縁層で埋め、前記予定の空洞部となる部分の前記導電箔をエッチングして前記空洞部を形成する工程と、前記上基板の前記予定の空洞パターンの周囲に接着層を付着する工程と、前記上基板と下基板とを前記接着層で貼り合わせて前記空洞部を形成する工程とを具備することを特徴とする。
【００１３】
また、本発明の製造方法に依れば、両面に導電箔を設けた上基板を準備する工程と、前記上基板の一方の前記導電箔をエッチングして予定の空洞パターンを形成する工程と、両面に導電箔を設けた下基板を準備する工程と、前記下基板の一方の前記導電箔をエッチングして予定の空洞部となる部分を残す工程と、前記下基板の前記予定の空洞部となる部分の前記導電箔の周囲を絶縁層で埋め、前記予定の空洞部となる部分の前記導電箔をエッチングして前記空洞部を形成する工程と、前記上基板の前記予定の空洞パターンの前記導電箔の周囲に接着層を付着する工程と、前記上基板と下基板とを前記接着層で貼り合わせて前記空洞部を形成する工程と、前記上基板および下基板を貫通するスルーホールを形成し、スルーホール電極を形成する工程と、前記上基板および下基板の外部に面する他方の導電箔をエッチングして前記上基板に第１の回路パターンを前記下基板に第２の回路パターンを形成する工程と、前記上基板あるいは下基板より前記空洞部まで到達する貫通孔を形成する工程とを具備することを特徴とする。
【００１４】
更に、本発明の製造方法に依れば、前述した工程に続き、前記第１の回路パターンに回路素子を配置する工程を具備することを特徴とする。
【００１５】
更に、本発明の製造方法に依れば、前記回路素子としてダイアフラムを有する半導体素子を用いることを特徴とする。
【発明の効果】
【００１６】
本発明に依れば、上基板と下基板の間に挟まれた導電箔を用いて空洞部を実現した回路基板が提供できる。従って、少なくとも２枚の基板のみで空洞部を形成でき、回路基板の小型化を可能にできる。そして、両基板の外側に面する導電箔にはそれぞれ回路パターンが形成され、回路素子の両面実装が行える。
【００１７】
また、本発明では、空洞部を下基板の導電箔の空洞パターンを選ぶことで任意の形状の空洞部が形成でき、任意の位置に形成でき、そのサイズは導電箔の厚みで選択できる。
【００１８】
更に、本発明では、空洞部は導電箔のエッチングで加工ができ、機械加工を必要としない。
【００１９】
更に、本発明では、上基板の表面の導電箔および下基板の表面の導電箔に第１の回路パターンおよび第２の回路パターンを設けるので、上基板と下基板を貼り合わせた回路基板は両面基板と同様に回路素子などの実装が行える。
【００２０】
更に、本発明では、従来のＭＥＭＳ回路素子の実装では必ず必要とされた音孔を形成するケースは完全に不要となり、著しく実装密度を向上できる。
【００２１】
本発明の製造方法に依れば、両面に導電箔を有する上基板と下基板を用いることで導電箔のエッチングにより空洞部を両基板の間に形成できる。これにより回路基板は２枚の基板で空洞部を実現できるのである。
【００２２】
また、本発明の製造方法に依れば、空洞部は下基板の裏面の導電箔のエッチングで形成されるので、ルーター等の機械的な研削が不要になり、エッチングという化学的処理なのでその形状も任意に形成され、大きさも下基板の裏面の導電箔の厚みに依存する。
【００２３】
更に、本発明の製造方法に依れば、上基板と下基板とは接着層で強固に貼り付けられるために、回路基板は上基板の表面の導電箔と下基板の表面の導電箔とで両面基板としての処理が行え、その処理の際に空洞部への処理液等の侵入は完全に排除できる。
【００２４】
更に、本発明の製造方法に依れば、空洞部は完全に上基板と下基板の間に挟まれて形成できるために、最終の工程で初めて貫通孔を設けて空洞部と外気とを連絡でき、空洞部を最終工程まで異物の侵入から保護できる。
【発明を実施するための最良の形態】
【００２５】
以下に、本発明における実施の形態について、図１を参照にして詳細に説明する。
【００２６】
まず、図１は本発明の空洞部を有する回路基板の断面図を示す。
【００２７】
空洞部を有する回路基板１０は、上基板１１、下基板１２、接着層１３、空洞部１４、スルーホール電極１５ａ、１５ｂ、および貫通孔１６ａ、１６ｂから構成される。
【００２８】
上基板１１は、両表面に導電箔２０ａ、２０ｂを貼り付けたガラスエポキシ基板である。裏面の導電箔２０ｂの任意の位置には、空洞部と同じ形状の空洞パターンの導電箔２０ｂをエッチングして形成する。空洞パターンの導電箔２０ｂの周囲は接着層１３となるボンディングシート等で囲まれる。
【００２９】
表面の導電箔２０ａは、第１の回路パターン１７を有し、第１の回路パターン１７は露光現像、エッチングにより形成される。
【００３０】
下基板１２は、両表面に導電箔２１ａ、２１ｂを貼り付けたガラスエポキシ基板である。裏面の導電箔２１ｂは、まず、空洞部と同じ形状の空洞パターンの導電箔２１ｂをエッチングして形成し、その周囲を絶縁物であるアンダーコート樹脂３４などで埋めて、それから空洞パターンの導電箔２１ｂをエッチング除去して空洞部１４を形成している。
【００３１】
表面の導電箔２１ａは、第２の回路パターン１９を有し、第２の回路パターン１９は露光現像、エッチングにより形成される。
【００３２】
接着層１３は、ガラスクロスにエポキシ系樹脂を半硬化させたスーパーボンディングシート(商品名)を用いて、両基板１１，１２の裏面同士を貼り合わせて１つの回路基板となる。
【００３３】
空洞部１４は、下基板１２の裏面に形成された空洞パターンの導電箔２１ｂをエッチング除去してできた空洞とそれを囲むアンダーコート樹脂３４と上基板１１の裏面の空洞部と同じ形状の空洞パターンの導電箔２０ｂとで囲まれた空間で形成される。なお、空洞パターンの導電箔２０ｂは除去されて上基板１１の表面が露出する場合もある。
【００３４】
スルーホール電極１５ａ、１５ｂは、上基板１１、下基板１２および接着層１３を貫通するスルーホール１８ａ、１８ｂを形成し、スルーホールメッキ処理を行った電極である。ここでは、図示したごとく、回路基板１０の両端に２つ形成される。スルーホール電極１５ａ、１５ｂは第１の回路パターン１７、第２の回路パターン１９の所望個所を電気的に接続する。
【００３５】
貫通孔１６ａ、１６ｂは、上基板１１あるいは下基板１２の表面から空洞部１４の両端に対してＮＣ工作機で形成された穴である。貫通孔１６ａ、１６ｂは上基板１１あるいは下基板１２のみ形成されてもいいし、上基板１１と下基板１２にそれぞれ分けて設けても良い。
【００３６】
なお、空洞部１４はＭＥＭＳマイクロフォンの音孔としての利用が考えられるが、ＭＥＭＳ非接触温度センサなどの検出孔としての利用も可能である。
【００３７】
次に、図２を具体化された回路基板を説明する底面図および上面図である。
【００３８】
図２（Ａ）は、下基板１２の表面の導電箔２１ａで形成した第２の回路パターン１９を示している。４隅に貴金属メッキ層からなるＡ、Ｂ、Ｃ、Ｄの外付電極を有し、中央に斜め方向に示した点線が本発明の空洞部１４である。黒く塗られた４つの丸はスルーホール電極１５ａ、１５ｂ(残りの２つは符号なし)である。
【００３９】
図２（Ｂ）は、上基板１１の表面の導電箔２０ａで形成した第１の回路パターン１７を示している。黒く塗られた４つの丸はスルーホール電極１５ａ、１５ｂ(残りの２つは符号なし)である。黒く塗られた４つの丸はスルーホール電極１５ａ、１５ｂ(残りの２つは符号なし)であり、Ａ、Ｂ、Ｃ、Ｄの外付電極に接続されている。中央に斜め方向に示した点線が本発明の空洞部１４である。反対の面から見るために図２（Ａ）と直交方向に傾斜して見える。
【００４０】
また、中央部の貫通孔１６ａ上にはダイアフラムを有するＭＥＭＳ等の回路素子２３がダイアフラムを貫通孔１６ａに対向させて固着され、回路素子２３の各ボンディングパッド２４と第１の回路パターン１７に設けた各接続電極２５とをボンディングワイヤーで接続する。
【００４１】
このような構造では回路基板１０の周辺に設けた貫通孔１６ｂから集音して、空洞部１４を伝播して貫通孔１６ａから回路素子２３のダイアフラムに伝達される。なお、ダイアフラムについては図８で説明するものと同じである。
【００４２】
次に、本発明による空洞部を有する回路基板の製造方法について、図３〜図５を参照して説明する。
【００４３】
本発明の製造方法は、両面に導電箔を設けた上基板を準備する工程と、前記上基板の一方の前記導電箔をエッチングして予定の空洞パターンを形成する工程と、両面に導電箔を設けた下基板を準備する工程と、前記下基板の一方の前記導電箔をエッチングして予定の空洞部となる部分を残す工程と、前記下基板の前記予定の空洞部となる部分の前記導電箔の周囲を絶縁層で埋め、前記予定の空洞部となる部分の前記導電箔をエッチングして前記空洞部を形成する工程と、前記上基板の前記予定の空洞パターンの周囲に接着層を付着する工程と、前記上基板と下基板とを前記接着層で貼り合わせて前記空洞部を形成する工程とから構成される。
【００４４】
まず、図３を参照して、上基板１１の製造方法を説明する。
【００４５】
図３（Ａ）では、上基板１１の両表面に銅などの導電箔２０ａ、２０ｂを貼り付けたガラスエポキシ基板を用意する。導電箔２０ａ、２０ｂは１２μｍの銅箔を用い、上基板１１は０．０６ｍｍの板厚のものを用いる。表面の導電箔２０ａは回路素子を載置する第１の回路パターンを形成するために用いられる。裏面の導電箔２０ｂは空洞パターンを形成し、後述するボンディングシートの加工を行う。なお、上基板１１はガラスエポキシ樹脂以外でも、ＢＴレジン、コンポジット、ガラスポリイミド樹脂あるいは紙フェノール樹脂等のプリント基板材料の中から選択される。ＢＴレジンはＴ成分（トリアジン樹脂）を主成分とし、Ｂ成分（多官能マレイミド化合物）または他の改質用化合物より構成された高耐熱付加重合型熱硬化性樹脂の総称を言う。コンポジットは複数の基板材料を積層したものである。なお、上基板１１にはコーナーに製造工程中の位置出しをするガイド孔３１が設けられる。
【００４６】
図３（Ｂ）では、上基板１１の裏面の導電箔２０ｂは空洞パターンとなる部分をレジスト層３２で選択的に覆い、空洞パターンのパターン形成をする。
【００４７】
図３（Ｃ）では、レジスト層３２をマスクとして裏面の導電箔２０ｂをエッチングして空洞パターンの導電箔２０ｂを残す。空洞パターンの導電箔２０ｂはスルーホール電極の一部となる導電箔２０ｂとともに残される。空洞パターンの導電箔２０ｂの役割は空洞部１４の上面を導電箔２０ｂを残すことで平坦性等により音などの振動を伝播し易くすることと空洞部１４の補強をするためである。
【００４８】
図３（Ｄ）では、上基板１１の裏面の導電箔２０ｂ側に全面をボンディングシートで覆う。このボンディングシートは接着層１３を作るものである。
【００４９】
図３（Ｅ）では、レーザー加工により空洞パターンの裏面の導電箔２０ｂ上のボンディングシートを選択的に除去し、空洞パターンの導電箔２０ｂの周りの上基板１１を埋める。
なお、本工程ではＣＯ２レーザーを用いて空洞パターンの裏面の導電箔２０ｂ上のボンディングシートを除去するので、導電箔２０ｂの表面が露出される。これによりボンディングシートが空洞部に垂れ下がり空洞部１４を塞いだり、変形することを防止する。
【００５０】
続いて、図４を参照して、下基板１２の製造方法を説明する。
【００５１】
図４（Ａ）では、下基板１２の両表面に銅などの導電箔２１ａ、２１ｂを貼り付けたガラスエポキシ基板を用意する。導電箔２１ａ、２１ｂは１８μｍの銅箔を用い、下基板１２は０．１ｍｍの板厚のものを用いる。表面の導電箔２１ａは回路素子等を載置する第２の回路パターンを形成するために用いられる。裏面の導電箔２１ｂは空洞部を形成するために用いられる。なお、下基板１２はガラスエポキシ樹脂以外でも、ＢＴレジン、コンポジット、ガラスポリイミド樹脂あるいは紙フェノール樹脂等のプリント基板材料の中から選択される。ＢＴレジンはＴ成分（トリアジン樹脂）を主成分とし、Ｂ成分（多官能マレイミド化合物）または他の改質用化合物より構成された高耐熱付加重合型熱硬化性樹脂の総称を言う。コンポジットは複数の基板材料を積層したものである。なお、下基板１２も上基板１１と同様にコーナーに製造工程中の位置出しをするガイド孔３１が設けられる。
【００５２】
図４（Ｂ）では、下基板１２の裏面の導電箔２１ｂは空洞パターンとなる部分をレジスト層 で選択的に覆い、空洞パターンのパターン形成をする。
【００５３】
図４（Ｃ）では、レジスト層３３をマスクとして裏面の導電箔２１ｂをエッチングして空洞パターンの導電箔２１ｂを残す。
【００５４】
図４（Ｄ）では、下基板１２の裏面全体にアンダーコート樹脂３４等を厚く塗布し、空洞パターンの導電箔２１ｂを埋める。アンダーコート樹脂３４としてはポリイミド樹脂が最適であり、液状のポリイミド樹脂を滴下してスピンナーで一様に広げて加熱硬化させる。
【００５５】
図４（Ｅ）では、アンダーコート樹脂３４を裏面の導電箔２１ｂの厚みまで研磨して、裏面の導電箔２１ｂの表面を露出させる。
【００５６】
図４（Ｆ）では、露出された裏面の導電箔２１ｂをエッチングして除去し、アンダーコート樹脂で周囲を囲まれた空洞部１４を形成する。すなわち、空洞パターンの裏面の導電箔２１ｂが取り除かれて、そっくり空洞部１４を形成する。
【００５７】
従って、空洞部１４は裏面の導電箔２１ｂの空洞パターンにより任意の形状に作れ、たとえば渦巻状、ホーン形状、蛇行形状等が実現できる。また、空洞部１４の厚みは裏面の導電箔２１ｂの厚みに依存するので、この厚みを選択することで任意の厚みに形成できる。
【００５８】
更に、図５を参照して両基板の貼り合わせ工程を説明する。
【００５９】
図５（Ａ）では、上基板１１の裏面と下基板１２の裏面とを対向させてガイド孔３１を用いて位置合わせする。
【００６０】
図５（Ｂ）では、上基板１１と下基板１２とを接着層１３により貼り合わせて空洞部１４を形成する。上基板１１と下基板１２とを重ねて油圧プレス機で３〜５ＭＰａで加圧しながら、１６０〜１７０℃で１時間ほどアニールして接着層１３を本硬化させて上基板１１と下基板１２と接着層１３で一体に接着して空洞部１４を有する回路基板を完成させる。
【００６１】
図５（Ｃ）では、スルーホール電極１５ａ、１５ｂを形成するためのスルーホール１５がＮＣ工作機を用いてドリル等で上基板１１および下基板１２および接着層１３を貫通して開けられる。
【００６２】
図５（Ｄ）では、スルーホールにスルーホールメッキを用いてスルーホール電極１５ａ、１５ｂを形成する。貼り合わせた上基板１１および下基板１２をパラジウム溶液に浸漬させ、両導電箔２０ａ、２１ａを電極としてスルーホールの内壁に銅の電解メッキし、銅ペーストを充填してスルーホール電極１５ａ、１５ｂを形成する。
【００６３】
図５（Ｅ）では、上基板１１および下基板１２の外側に面する導電箔２０ａ、２１ａをレジスト層で被覆し、上基板１１の導電箔２０ａには第１の回路パターン１７のレジスト層を、下基板１２の導電箔２１ａには第２の回路パターン１９のレジスト層を露光現像し、残ったレジスト層をマスクとして導電箔２０ａ、２１ａを同時にエッチングする。この際に、空洞部１４は上基板１１と下基板１２とを接着層１３により密閉されているので、エッチング溶液が空洞部１４に侵入することはない。導電箔２０ａ、２１ａが銅のときはエッチング溶液として塩化第２鉄を用いる。具体的な第１の回路パターン１７および第２の回路パターン１９は図２に示している。
【００６４】
最後に、図６を参照して回路基板の最終加工を説明する。
【００６５】
図６（Ａ）では、第１の回路パターン１７および第２の回路パターン１９の形成に用いたレジスト層を剥離除去し、新たなレジスト層を被覆して外付電極や回路素子のボンディング電極等の表面処理を行う第１の回路パターン１７および第２の回路パターン１９を露出させる。
【００６６】
図６（Ｂ）では、露出された第１の回路パターン１７と第２の回路パターン１９の表面に３μｍのニッケル層と０．３μｍの金層を設けて、外付電極３５や回路素子のボンディング電極の表面処理を行う。このニッケル層と金層により回路素子の固着、金属細線のボンディングあるいは半田付けが可能となる。
【００６７】
図６（Ｃ）では、空洞部１４まで貫通する貫通孔１６ａ、１６ｂが、ＮＣ工作機を用いてルーターで上基板１１の表面から形成される。貫通孔１６ａ、１６ｂはそれぞれ半径０．６ｍｍおよび半径１．７ｍｍである。なお、貫通孔の穴加工は、空洞部１４上端で寸止めされる。貫通孔１６ａ、１６ｂにより空洞部１４は、外気と連絡される。
【００６８】
その後、上基板１１の第１の回路パターン１７には図２に示すように回路素子が予定の位置に固着され、ボンディングワイヤーなどで接続される。下基板１２の第２の回路パターン１９は主に外付電極３５(図２ではＡ、Ｂ、Ｃ、Ｄで示す)として用いられ、プリント基板などに表面実装されるときに用いる。
【図面の簡単な説明】
【００６９】
【図１】本発明の空洞部を有する回路基板の断面図である。
【図２】本発明の空洞部を有する回路基板の（Ａ）底面図および（Ｂ）上面図である。
【図３】本発明の製造方法で完成した空洞部を有する回路基板の上基板の製造工程を説明する断面図（Ａ）〜（Ｅ）である。
【図４】本発明の製造方法で完成した空洞部を有する回路基板の下基板の製造工程を説明する断面図（Ａ）〜（Ｆ）である。
【図５】本発明の製造方法で完成した空洞部を有する回路基板の上基板と下基板の貼り合わせ工程を説明する断面図（Ａ）〜（Ｅ）である。
【図６】本発明の製造方法で完成した空洞部を有する回路基板の最終の製造工程を説明する断面図（Ａ）〜（Ｃ）である。
【図７】従来の回路基板を説明する断面図である。
【図８】ＭＥＭＳ回路素子を説明する断面図である。
【図９】ＭＥＭＳ回路素子を実装した従来の実装構造を説明する断面図である。
【符号の説明】
【００７０】
１０ 回路基板
１１ 上基板
１２ 下基板
１３ 接着層
１４ 空洞部
１５ａ、１５ｂ スルーホール電極
１６ａ、１６ｂ 貫通孔
１７ 第１の回路パターン
１８ａ、１８ｂ スルーホール
１９ 第２の回路パターン
２０ａ、２０ｂ 導電箔
２１ａ、２１ｂ 導電箔
３１ ガイド孔
３２、３３ レジスト層
３４ アンダーコート樹脂
３５ 外付電極
【技術分野】
【０００１】
本発明は、空洞部を有する回路基板およびその製造方法に関し、特に、２つの基板を用いてその間に空洞部が構成された空洞部を有する回路基板およびその製造方法に関するものである。
【背景技術】
【０００２】
図７にＩＣチップを基板の中に埋め込んだ高密度な実装基板が示されている。
【０００３】
この実装基板は第１の基板１００、第２の基板２００、第３の基板３００、ＩＣチップ４００、導電性接続部材５００および封止部材６００から構成される。第１の基板１００、第２の基板２００および第３の基板３００はプリント基板であり、所望の配線パターンが形成されている。第１の基板１００および第２の基板２００は貼り合わされ、一方の外表面にはＩＣチップ４００が収容可能な底面積および深さを有する凹部が形成される。ＩＣチップ４００は前記凹部に収容され、半田等の金属バンプよりなる導電性接続部材５００により凹部の底面と接続される。そして機械的強度を保持し、ＩＣチップ４００を保護するためにエポキシ樹脂等の封止部材６００により封止される。その後、第３の基板３００は前記凹部側に積層され、前記凹部を密封した多層のプリント基板が形成される（図８参照）。すなわち第１の基板１００、第２の基板２００および第３の基板３００からなる３層構造の貼り合わせ（積層）多層プリント基板において、中層の第２の基板２００のみに打抜き部７００を形成し、この打抜き部にＩＣチップ４００が埋め込まれている。
【０００４】
また、最近、シリコン（ＭＥＭＳ）マイクと呼ばれるシリコン基板に振動板となるダイアフラムを組み込んだ小型マイクが普及してきた。ＭＥＭＳはMicro-Electro-Mechanical-Systemの略称である。
【０００５】
図８にシリコン（ＭＥＭＳ）マイクの一例を示す。周囲に残されたシリコン基板５１と、
シリコン基板５１の円形状の貫通孔に貼られている金属膜よりなるダイアフラム５２と、ダイアフラム５２に対向してエアギャップ５３を介してバックプレート電極５４を表面に設けたバックプレート５５と、シリコン基板５１上にダイアフラム５２と接続されたボンディングパッド５６と、バックプレート電極５４と接続されたボンディングパッド５７とが設けられている。
【０００６】
ダイアフラム５２の振動をダイアフラム５２とバックプレート電極５４とで形成されるコンデンサの容量の変化で検出し、ＣＭＯＳＩＣで再生する。
【０００７】
図９に実装構造を説明する。プリント基板６１上にシリコン（ＭＥＭＳ）マイク６２とＣＭＯＳＩＣ６３とを組み込み、全体を箱型のケース６４で収納する。シリコン（ＭＥＭＳ）マイクのダイアフラム５２の近くケース６４には必ず音孔６５が設けられ、外部からの音をダイアフラム５２まで伝達する。ＣＭＯＳＩＣ６３とシリコン（ＭＥＭＳ）マイクとはボンディングワイヤーでプリント基板６１の配線で接続される。
【特許文献１】特開平０９−３２１４３８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、上述した従来の実装基板では、多層の実装基板を用いてその間に空洞を形成するためには、間に挟まれて基板に打抜き部を形成するのが簡便な方法であるが、打抜き部を形成するには必ず３枚の基板が必要となるため、空洞を有する実装基板の小型化が困難である問題点があった。
【０００９】
また、上述したシリコン（ＭＥＭＳ）マイクなどを組み込む場合に音を取り込む音孔が必要となるが、ケースを用いて実装するために実装密度が向上できない問題点があった。
【課題を解決するための手段】
【００１０】
本発明はかかる問題点に鑑みてなされ、上基板と、前記上基板の表面の前記導電箔から形成した任意の第１の回路パターンと、前記上基板の裏面に設けた接着シートと、下基板と、前記下基板の表面の前記導電箔から形成した任意の第２の回路パターンと、前記下基板の裏面の前記導電箔を除去して形成した空洞とその周囲に設けた絶縁層と、前記上基板の裏面の前記接着シートと前記下基板の裏面の前記絶縁層とを接着して、前記上基板、前記下基板および前記絶縁層とで囲まれる空洞部と、前記上基板の前記第1の回路パターンと前記下基板の前記第２の回路パターンとを接続するスルーホール電極とを具備することを特徴とする。
また、本発明に依れば、前記空洞部に前記上基板あるいは前記下基板を貫通する貫通孔を設けたことを特徴とする。
【００１１】
更に、本発明に依れば、前記貫通孔上に回路素子のダイアフラムを配置することを特徴とする。
【００１２】
本発明の製造方法に依れば、両面に導電箔を設けた上基板を準備する工程と、前記上基板の一方の前記導電箔をエッチングして予定の空洞パターンを形成する工程と、両面に導電箔を設けた下基板を準備する工程と、前記下基板の一方の前記導電箔をエッチングして予定の空洞部となる部分を残す工程と、前記下基板の前記予定の空洞部となる部分の前記導電箔の周囲を絶縁層で埋め、前記予定の空洞部となる部分の前記導電箔をエッチングして前記空洞部を形成する工程と、前記上基板の前記予定の空洞パターンの周囲に接着層を付着する工程と、前記上基板と下基板とを前記接着層で貼り合わせて前記空洞部を形成する工程とを具備することを特徴とする。
【００１３】
また、本発明の製造方法に依れば、両面に導電箔を設けた上基板を準備する工程と、前記上基板の一方の前記導電箔をエッチングして予定の空洞パターンを形成する工程と、両面に導電箔を設けた下基板を準備する工程と、前記下基板の一方の前記導電箔をエッチングして予定の空洞部となる部分を残す工程と、前記下基板の前記予定の空洞部となる部分の前記導電箔の周囲を絶縁層で埋め、前記予定の空洞部となる部分の前記導電箔をエッチングして前記空洞部を形成する工程と、前記上基板の前記予定の空洞パターンの前記導電箔の周囲に接着層を付着する工程と、前記上基板と下基板とを前記接着層で貼り合わせて前記空洞部を形成する工程と、前記上基板および下基板を貫通するスルーホールを形成し、スルーホール電極を形成する工程と、前記上基板および下基板の外部に面する他方の導電箔をエッチングして前記上基板に第１の回路パターンを前記下基板に第２の回路パターンを形成する工程と、前記上基板あるいは下基板より前記空洞部まで到達する貫通孔を形成する工程とを具備することを特徴とする。
【００１４】
更に、本発明の製造方法に依れば、前述した工程に続き、前記第１の回路パターンに回路素子を配置する工程を具備することを特徴とする。
【００１５】
更に、本発明の製造方法に依れば、前記回路素子としてダイアフラムを有する半導体素子を用いることを特徴とする。
【発明の効果】
【００１６】
本発明に依れば、上基板と下基板の間に挟まれた導電箔を用いて空洞部を実現した回路基板が提供できる。従って、少なくとも２枚の基板のみで空洞部を形成でき、回路基板の小型化を可能にできる。そして、両基板の外側に面する導電箔にはそれぞれ回路パターンが形成され、回路素子の両面実装が行える。
【００１７】
また、本発明では、空洞部を下基板の導電箔の空洞パターンを選ぶことで任意の形状の空洞部が形成でき、任意の位置に形成でき、そのサイズは導電箔の厚みで選択できる。
【００１８】
更に、本発明では、空洞部は導電箔のエッチングで加工ができ、機械加工を必要としない。
【００１９】
更に、本発明では、上基板の表面の導電箔および下基板の表面の導電箔に第１の回路パターンおよび第２の回路パターンを設けるので、上基板と下基板を貼り合わせた回路基板は両面基板と同様に回路素子などの実装が行える。
【００２０】
更に、本発明では、従来のＭＥＭＳ回路素子の実装では必ず必要とされた音孔を形成するケースは完全に不要となり、著しく実装密度を向上できる。
【００２１】
本発明の製造方法に依れば、両面に導電箔を有する上基板と下基板を用いることで導電箔のエッチングにより空洞部を両基板の間に形成できる。これにより回路基板は２枚の基板で空洞部を実現できるのである。
【００２２】
また、本発明の製造方法に依れば、空洞部は下基板の裏面の導電箔のエッチングで形成されるので、ルーター等の機械的な研削が不要になり、エッチングという化学的処理なのでその形状も任意に形成され、大きさも下基板の裏面の導電箔の厚みに依存する。
【００２３】
更に、本発明の製造方法に依れば、上基板と下基板とは接着層で強固に貼り付けられるために、回路基板は上基板の表面の導電箔と下基板の表面の導電箔とで両面基板としての処理が行え、その処理の際に空洞部への処理液等の侵入は完全に排除できる。
【００２４】
更に、本発明の製造方法に依れば、空洞部は完全に上基板と下基板の間に挟まれて形成できるために、最終の工程で初めて貫通孔を設けて空洞部と外気とを連絡でき、空洞部を最終工程まで異物の侵入から保護できる。
【発明を実施するための最良の形態】
【００２５】
以下に、本発明における実施の形態について、図１を参照にして詳細に説明する。
【００２６】
まず、図１は本発明の空洞部を有する回路基板の断面図を示す。
【００２７】
空洞部を有する回路基板１０は、上基板１１、下基板１２、接着層１３、空洞部１４、スルーホール電極１５ａ、１５ｂ、および貫通孔１６ａ、１６ｂから構成される。
【００２８】
上基板１１は、両表面に導電箔２０ａ、２０ｂを貼り付けたガラスエポキシ基板である。裏面の導電箔２０ｂの任意の位置には、空洞部と同じ形状の空洞パターンの導電箔２０ｂをエッチングして形成する。空洞パターンの導電箔２０ｂの周囲は接着層１３となるボンディングシート等で囲まれる。
【００２９】
表面の導電箔２０ａは、第１の回路パターン１７を有し、第１の回路パターン１７は露光現像、エッチングにより形成される。
【００３０】
下基板１２は、両表面に導電箔２１ａ、２１ｂを貼り付けたガラスエポキシ基板である。裏面の導電箔２１ｂは、まず、空洞部と同じ形状の空洞パターンの導電箔２１ｂをエッチングして形成し、その周囲を絶縁物であるアンダーコート樹脂３４などで埋めて、それから空洞パターンの導電箔２１ｂをエッチング除去して空洞部１４を形成している。
【００３１】
表面の導電箔２１ａは、第２の回路パターン１９を有し、第２の回路パターン１９は露光現像、エッチングにより形成される。
【００３２】
接着層１３は、ガラスクロスにエポキシ系樹脂を半硬化させたスーパーボンディングシート(商品名)を用いて、両基板１１，１２の裏面同士を貼り合わせて１つの回路基板となる。
【００３３】
空洞部１４は、下基板１２の裏面に形成された空洞パターンの導電箔２１ｂをエッチング除去してできた空洞とそれを囲むアンダーコート樹脂３４と上基板１１の裏面の空洞部と同じ形状の空洞パターンの導電箔２０ｂとで囲まれた空間で形成される。なお、空洞パターンの導電箔２０ｂは除去されて上基板１１の表面が露出する場合もある。
【００３４】
スルーホール電極１５ａ、１５ｂは、上基板１１、下基板１２および接着層１３を貫通するスルーホール１８ａ、１８ｂを形成し、スルーホールメッキ処理を行った電極である。ここでは、図示したごとく、回路基板１０の両端に２つ形成される。スルーホール電極１５ａ、１５ｂは第１の回路パターン１７、第２の回路パターン１９の所望個所を電気的に接続する。
【００３５】
貫通孔１６ａ、１６ｂは、上基板１１あるいは下基板１２の表面から空洞部１４の両端に対してＮＣ工作機で形成された穴である。貫通孔１６ａ、１６ｂは上基板１１あるいは下基板１２のみ形成されてもいいし、上基板１１と下基板１２にそれぞれ分けて設けても良い。
【００３６】
なお、空洞部１４はＭＥＭＳマイクロフォンの音孔としての利用が考えられるが、ＭＥＭＳ非接触温度センサなどの検出孔としての利用も可能である。
【００３７】
次に、図２を具体化された回路基板を説明する底面図および上面図である。
【００３８】
図２（Ａ）は、下基板１２の表面の導電箔２１ａで形成した第２の回路パターン１９を示している。４隅に貴金属メッキ層からなるＡ、Ｂ、Ｃ、Ｄの外付電極を有し、中央に斜め方向に示した点線が本発明の空洞部１４である。黒く塗られた４つの丸はスルーホール電極１５ａ、１５ｂ(残りの２つは符号なし)である。
【００３９】
図２（Ｂ）は、上基板１１の表面の導電箔２０ａで形成した第１の回路パターン１７を示している。黒く塗られた４つの丸はスルーホール電極１５ａ、１５ｂ(残りの２つは符号なし)である。黒く塗られた４つの丸はスルーホール電極１５ａ、１５ｂ(残りの２つは符号なし)であり、Ａ、Ｂ、Ｃ、Ｄの外付電極に接続されている。中央に斜め方向に示した点線が本発明の空洞部１４である。反対の面から見るために図２（Ａ）と直交方向に傾斜して見える。
【００４０】
また、中央部の貫通孔１６ａ上にはダイアフラムを有するＭＥＭＳ等の回路素子２３がダイアフラムを貫通孔１６ａに対向させて固着され、回路素子２３の各ボンディングパッド２４と第１の回路パターン１７に設けた各接続電極２５とをボンディングワイヤーで接続する。
【００４１】
このような構造では回路基板１０の周辺に設けた貫通孔１６ｂから集音して、空洞部１４を伝播して貫通孔１６ａから回路素子２３のダイアフラムに伝達される。なお、ダイアフラムについては図８で説明するものと同じである。
【００４２】
次に、本発明による空洞部を有する回路基板の製造方法について、図３〜図５を参照して説明する。
【００４３】
本発明の製造方法は、両面に導電箔を設けた上基板を準備する工程と、前記上基板の一方の前記導電箔をエッチングして予定の空洞パターンを形成する工程と、両面に導電箔を設けた下基板を準備する工程と、前記下基板の一方の前記導電箔をエッチングして予定の空洞部となる部分を残す工程と、前記下基板の前記予定の空洞部となる部分の前記導電箔の周囲を絶縁層で埋め、前記予定の空洞部となる部分の前記導電箔をエッチングして前記空洞部を形成する工程と、前記上基板の前記予定の空洞パターンの周囲に接着層を付着する工程と、前記上基板と下基板とを前記接着層で貼り合わせて前記空洞部を形成する工程とから構成される。
【００４４】
まず、図３を参照して、上基板１１の製造方法を説明する。
【００４５】
図３（Ａ）では、上基板１１の両表面に銅などの導電箔２０ａ、２０ｂを貼り付けたガラスエポキシ基板を用意する。導電箔２０ａ、２０ｂは１２μｍの銅箔を用い、上基板１１は０．０６ｍｍの板厚のものを用いる。表面の導電箔２０ａは回路素子を載置する第１の回路パターンを形成するために用いられる。裏面の導電箔２０ｂは空洞パターンを形成し、後述するボンディングシートの加工を行う。なお、上基板１１はガラスエポキシ樹脂以外でも、ＢＴレジン、コンポジット、ガラスポリイミド樹脂あるいは紙フェノール樹脂等のプリント基板材料の中から選択される。ＢＴレジンはＴ成分（トリアジン樹脂）を主成分とし、Ｂ成分（多官能マレイミド化合物）または他の改質用化合物より構成された高耐熱付加重合型熱硬化性樹脂の総称を言う。コンポジットは複数の基板材料を積層したものである。なお、上基板１１にはコーナーに製造工程中の位置出しをするガイド孔３１が設けられる。
【００４６】
図３（Ｂ）では、上基板１１の裏面の導電箔２０ｂは空洞パターンとなる部分をレジスト層３２で選択的に覆い、空洞パターンのパターン形成をする。
【００４７】
図３（Ｃ）では、レジスト層３２をマスクとして裏面の導電箔２０ｂをエッチングして空洞パターンの導電箔２０ｂを残す。空洞パターンの導電箔２０ｂはスルーホール電極の一部となる導電箔２０ｂとともに残される。空洞パターンの導電箔２０ｂの役割は空洞部１４の上面を導電箔２０ｂを残すことで平坦性等により音などの振動を伝播し易くすることと空洞部１４の補強をするためである。
【００４８】
図３（Ｄ）では、上基板１１の裏面の導電箔２０ｂ側に全面をボンディングシートで覆う。このボンディングシートは接着層１３を作るものである。
【００４９】
図３（Ｅ）では、レーザー加工により空洞パターンの裏面の導電箔２０ｂ上のボンディングシートを選択的に除去し、空洞パターンの導電箔２０ｂの周りの上基板１１を埋める。
なお、本工程ではＣＯ２レーザーを用いて空洞パターンの裏面の導電箔２０ｂ上のボンディングシートを除去するので、導電箔２０ｂの表面が露出される。これによりボンディングシートが空洞部に垂れ下がり空洞部１４を塞いだり、変形することを防止する。
【００５０】
続いて、図４を参照して、下基板１２の製造方法を説明する。
【００５１】
図４（Ａ）では、下基板１２の両表面に銅などの導電箔２１ａ、２１ｂを貼り付けたガラスエポキシ基板を用意する。導電箔２１ａ、２１ｂは１８μｍの銅箔を用い、下基板１２は０．１ｍｍの板厚のものを用いる。表面の導電箔２１ａは回路素子等を載置する第２の回路パターンを形成するために用いられる。裏面の導電箔２１ｂは空洞部を形成するために用いられる。なお、下基板１２はガラスエポキシ樹脂以外でも、ＢＴレジン、コンポジット、ガラスポリイミド樹脂あるいは紙フェノール樹脂等のプリント基板材料の中から選択される。ＢＴレジンはＴ成分（トリアジン樹脂）を主成分とし、Ｂ成分（多官能マレイミド化合物）または他の改質用化合物より構成された高耐熱付加重合型熱硬化性樹脂の総称を言う。コンポジットは複数の基板材料を積層したものである。なお、下基板１２も上基板１１と同様にコーナーに製造工程中の位置出しをするガイド孔３１が設けられる。
【００５２】
図４（Ｂ）では、下基板１２の裏面の導電箔２１ｂは空洞パターンとなる部分をレジスト層 で選択的に覆い、空洞パターンのパターン形成をする。
【００５３】
図４（Ｃ）では、レジスト層３３をマスクとして裏面の導電箔２１ｂをエッチングして空洞パターンの導電箔２１ｂを残す。
【００５４】
図４（Ｄ）では、下基板１２の裏面全体にアンダーコート樹脂３４等を厚く塗布し、空洞パターンの導電箔２１ｂを埋める。アンダーコート樹脂３４としてはポリイミド樹脂が最適であり、液状のポリイミド樹脂を滴下してスピンナーで一様に広げて加熱硬化させる。
【００５５】
図４（Ｅ）では、アンダーコート樹脂３４を裏面の導電箔２１ｂの厚みまで研磨して、裏面の導電箔２１ｂの表面を露出させる。
【００５６】
図４（Ｆ）では、露出された裏面の導電箔２１ｂをエッチングして除去し、アンダーコート樹脂で周囲を囲まれた空洞部１４を形成する。すなわち、空洞パターンの裏面の導電箔２１ｂが取り除かれて、そっくり空洞部１４を形成する。
【００５７】
従って、空洞部１４は裏面の導電箔２１ｂの空洞パターンにより任意の形状に作れ、たとえば渦巻状、ホーン形状、蛇行形状等が実現できる。また、空洞部１４の厚みは裏面の導電箔２１ｂの厚みに依存するので、この厚みを選択することで任意の厚みに形成できる。
【００５８】
更に、図５を参照して両基板の貼り合わせ工程を説明する。
【００５９】
図５（Ａ）では、上基板１１の裏面と下基板１２の裏面とを対向させてガイド孔３１を用いて位置合わせする。
【００６０】
図５（Ｂ）では、上基板１１と下基板１２とを接着層１３により貼り合わせて空洞部１４を形成する。上基板１１と下基板１２とを重ねて油圧プレス機で３〜５ＭＰａで加圧しながら、１６０〜１７０℃で１時間ほどアニールして接着層１３を本硬化させて上基板１１と下基板１２と接着層１３で一体に接着して空洞部１４を有する回路基板を完成させる。
【００６１】
図５（Ｃ）では、スルーホール電極１５ａ、１５ｂを形成するためのスルーホール１５がＮＣ工作機を用いてドリル等で上基板１１および下基板１２および接着層１３を貫通して開けられる。
【００６２】
図５（Ｄ）では、スルーホールにスルーホールメッキを用いてスルーホール電極１５ａ、１５ｂを形成する。貼り合わせた上基板１１および下基板１２をパラジウム溶液に浸漬させ、両導電箔２０ａ、２１ａを電極としてスルーホールの内壁に銅の電解メッキし、銅ペーストを充填してスルーホール電極１５ａ、１５ｂを形成する。
【００６３】
図５（Ｅ）では、上基板１１および下基板１２の外側に面する導電箔２０ａ、２１ａをレジスト層で被覆し、上基板１１の導電箔２０ａには第１の回路パターン１７のレジスト層を、下基板１２の導電箔２１ａには第２の回路パターン１９のレジスト層を露光現像し、残ったレジスト層をマスクとして導電箔２０ａ、２１ａを同時にエッチングする。この際に、空洞部１４は上基板１１と下基板１２とを接着層１３により密閉されているので、エッチング溶液が空洞部１４に侵入することはない。導電箔２０ａ、２１ａが銅のときはエッチング溶液として塩化第２鉄を用いる。具体的な第１の回路パターン１７および第２の回路パターン１９は図２に示している。
【００６４】
最後に、図６を参照して回路基板の最終加工を説明する。
【００６５】
図６（Ａ）では、第１の回路パターン１７および第２の回路パターン１９の形成に用いたレジスト層を剥離除去し、新たなレジスト層を被覆して外付電極や回路素子のボンディング電極等の表面処理を行う第１の回路パターン１７および第２の回路パターン１９を露出させる。
【００６６】
図６（Ｂ）では、露出された第１の回路パターン１７と第２の回路パターン１９の表面に３μｍのニッケル層と０．３μｍの金層を設けて、外付電極３５や回路素子のボンディング電極の表面処理を行う。このニッケル層と金層により回路素子の固着、金属細線のボンディングあるいは半田付けが可能となる。
【００６７】
図６（Ｃ）では、空洞部１４まで貫通する貫通孔１６ａ、１６ｂが、ＮＣ工作機を用いてルーターで上基板１１の表面から形成される。貫通孔１６ａ、１６ｂはそれぞれ半径０．６ｍｍおよび半径１．７ｍｍである。なお、貫通孔の穴加工は、空洞部１４上端で寸止めされる。貫通孔１６ａ、１６ｂにより空洞部１４は、外気と連絡される。
【００６８】
その後、上基板１１の第１の回路パターン１７には図２に示すように回路素子が予定の位置に固着され、ボンディングワイヤーなどで接続される。下基板１２の第２の回路パターン１９は主に外付電極３５(図２ではＡ、Ｂ、Ｃ、Ｄで示す)として用いられ、プリント基板などに表面実装されるときに用いる。
【図面の簡単な説明】
【００６９】
【図１】本発明の空洞部を有する回路基板の断面図である。
【図２】本発明の空洞部を有する回路基板の（Ａ）底面図および（Ｂ）上面図である。
【図３】本発明の製造方法で完成した空洞部を有する回路基板の上基板の製造工程を説明する断面図（Ａ）〜（Ｅ）である。
【図４】本発明の製造方法で完成した空洞部を有する回路基板の下基板の製造工程を説明する断面図（Ａ）〜（Ｆ）である。
【図５】本発明の製造方法で完成した空洞部を有する回路基板の上基板と下基板の貼り合わせ工程を説明する断面図（Ａ）〜（Ｅ）である。
【図６】本発明の製造方法で完成した空洞部を有する回路基板の最終の製造工程を説明する断面図（Ａ）〜（Ｃ）である。
【図７】従来の回路基板を説明する断面図である。
【図８】ＭＥＭＳ回路素子を説明する断面図である。
【図９】ＭＥＭＳ回路素子を実装した従来の実装構造を説明する断面図である。
【符号の説明】
【００７０】
１０ 回路基板
１１ 上基板
１２ 下基板
１３ 接着層
１４ 空洞部
１５ａ、１５ｂ スルーホール電極
１６ａ、１６ｂ 貫通孔
１７ 第１の回路パターン
１８ａ、１８ｂ スルーホール
１９ 第２の回路パターン
２０ａ、２０ｂ 導電箔
２１ａ、２１ｂ 導電箔
３１ ガイド孔
３２、３３ レジスト層
３４ アンダーコート樹脂
３５ 外付電極
【特許請求の範囲】
【請求項１】
上基板と、
前記上基板の表面の前記導電箔から形成した任意の第１の回路パターンと、前記上基板の裏面に設けた接着シートと、
下基板と、
前記下基板の表面の前記導電箔から形成した任意の第２の回路パターンと、前記下基板の裏面の前記導電箔を除去して形成した空洞とその周囲に設けた絶縁層と、
前記上基板の裏面の前記接着シートと前記下基板の裏面の前記絶縁層とを接着して、前記上基板、前記下基板および前記絶縁層とで囲まれる空洞部と、
前記上基板の前記第1の回路パターンと前記下基板の前記第２の回路パターンとを接続するスルーホール電極とを具備することを特徴とする空洞部を有する回路基板。
【請求項２】
前記空洞部に前記上基板あるいは前記下基板を貫通する貫通孔を設けたことを特徴とする請求項１に記載の空洞部を有する回路基板。
【請求項３】
前記貫通孔上に回路素子のダイアフラムを配置することを特徴とする請求項２に記載の空洞部を有する回路基板。
【請求項４】
両面に導電箔を設けた上基板を準備する工程と、
前記上基板の一方の前記導電箔をエッチングして予定の空洞パターンを形成する工程と、
両面に導電箔を設けた下基板を準備する工程と、
前記下基板の一方の前記導電箔をエッチングして予定の空洞部となる部分を残す工程と、
前記下基板の前記予定の空洞部となる部分の前記導電箔の周囲を絶縁層で埋め、前記予定の空洞部となる部分の前記導電箔をエッチングして前記空洞部を形成する工程と、
前記上基板の前記予定の空洞パターンの周囲に接着層を付着する工程と、
前記上基板と下基板とを前記接着層で貼り合わせて前記空洞部を形成する工程とを具備することを特徴とする空洞部を有する回路基板の製造方法。
【請求項５】
両面に導電箔を設けた上基板を準備する工程と、
前記上基板の一方の前記導電箔をエッチングして予定の空洞パターンを形成する工程と、
両面に導電箔を設けた下基板を準備する工程と、
前記下基板の一方の前記導電箔をエッチングして予定の空洞部となる部分を残す工程と、
前記下基板の前記予定の空洞部となる部分の前記導電箔の周囲を絶縁層で埋め、前記予定の空洞部となる部分の前記導電箔をエッチングして前記空洞部を形成する工程と、
前記上基板の前記予定の空洞パターンの前記導電箔の周囲に接着層を付着する工程と、
前記上基板と下基板とを前記接着層で貼り合わせて前記空洞部を形成する工程と、
前記上基板および下基板を貫通するスルーホールを形成し、スルホール電極を形成する工程と、
前記上基板および下基板の外部に面する他方の導電箔をエッチングして前記上基板に第１の回路パターンを前記下基板に第２の回路パターンを形成する工程と、
前記上基板あるいは下基板より前記空洞部まで到達する貫通孔を形成する工程とを具備することを特徴とする空洞部を有する回路基板の製造方法。
【請求項６】
前述した工程に続き、前記第１の回路パターンに回路素子を配置する工程を具備することを特徴とする請求項５に記載の空洞部を有する回路基板を用いた回路装置の製造方法。
【請求項７】
前記回路素子としてダイアフラムを有する半導体素子を前記空洞部まで到達する貫通孔の上に組み込むことを特徴とする請求項６に記載の空洞部を有する回路基板を用いた回路装置の製造方法。
【請求項１】
上基板と、
前記上基板の表面の前記導電箔から形成した任意の第１の回路パターンと、前記上基板の裏面に設けた接着シートと、
下基板と、
前記下基板の表面の前記導電箔から形成した任意の第２の回路パターンと、前記下基板の裏面の前記導電箔を除去して形成した空洞とその周囲に設けた絶縁層と、
前記上基板の裏面の前記接着シートと前記下基板の裏面の前記絶縁層とを接着して、前記上基板、前記下基板および前記絶縁層とで囲まれる空洞部と、
前記上基板の前記第1の回路パターンと前記下基板の前記第２の回路パターンとを接続するスルーホール電極とを具備することを特徴とする空洞部を有する回路基板。
【請求項２】
前記空洞部に前記上基板あるいは前記下基板を貫通する貫通孔を設けたことを特徴とする請求項１に記載の空洞部を有する回路基板。
【請求項３】
前記貫通孔上に回路素子のダイアフラムを配置することを特徴とする請求項２に記載の空洞部を有する回路基板。
【請求項４】
両面に導電箔を設けた上基板を準備する工程と、
前記上基板の一方の前記導電箔をエッチングして予定の空洞パターンを形成する工程と、
両面に導電箔を設けた下基板を準備する工程と、
前記下基板の一方の前記導電箔をエッチングして予定の空洞部となる部分を残す工程と、
前記下基板の前記予定の空洞部となる部分の前記導電箔の周囲を絶縁層で埋め、前記予定の空洞部となる部分の前記導電箔をエッチングして前記空洞部を形成する工程と、
前記上基板の前記予定の空洞パターンの周囲に接着層を付着する工程と、
前記上基板と下基板とを前記接着層で貼り合わせて前記空洞部を形成する工程とを具備することを特徴とする空洞部を有する回路基板の製造方法。
【請求項５】
両面に導電箔を設けた上基板を準備する工程と、
前記上基板の一方の前記導電箔をエッチングして予定の空洞パターンを形成する工程と、
両面に導電箔を設けた下基板を準備する工程と、
前記下基板の一方の前記導電箔をエッチングして予定の空洞部となる部分を残す工程と、
前記下基板の前記予定の空洞部となる部分の前記導電箔の周囲を絶縁層で埋め、前記予定の空洞部となる部分の前記導電箔をエッチングして前記空洞部を形成する工程と、
前記上基板の前記予定の空洞パターンの前記導電箔の周囲に接着層を付着する工程と、
前記上基板と下基板とを前記接着層で貼り合わせて前記空洞部を形成する工程と、
前記上基板および下基板を貫通するスルーホールを形成し、スルホール電極を形成する工程と、
前記上基板および下基板の外部に面する他方の導電箔をエッチングして前記上基板に第１の回路パターンを前記下基板に第２の回路パターンを形成する工程と、
前記上基板あるいは下基板より前記空洞部まで到達する貫通孔を形成する工程とを具備することを特徴とする空洞部を有する回路基板の製造方法。
【請求項６】
前述した工程に続き、前記第１の回路パターンに回路素子を配置する工程を具備することを特徴とする請求項５に記載の空洞部を有する回路基板を用いた回路装置の製造方法。
【請求項７】
前記回路素子としてダイアフラムを有する半導体素子を前記空洞部まで到達する貫通孔の上に組み込むことを特徴とする請求項６に記載の空洞部を有する回路基板を用いた回路装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【公開番号】特開２０１０−１４７９５５（Ｐ２０１０−１４７９５５Ａ）
【公開日】平成２２年７月１日（２０１０．７．１）
【国際特許分類】
【出願番号】特願２００８−３２４９１０（Ｐ２００８−３２４９１０）
【出願日】平成２０年１２月２２日（２００８．１２．２２）
【出願人】（５９８１５０４８８）株式会社エレメント電子 (13)
【Ｆターム（参考）】
【公開日】平成２２年７月１日（２０１０．７．１）
【国際特許分類】
【出願日】平成２０年１２月２２日（２００８．１２．２２）
【出願人】（５９８１５０４８８）株式会社エレメント電子 (13)
【Ｆターム（参考）】
[ Back to top ]