表示装置および電子機器
【課題】単位画素においてデッドスペースが生じることを抑制する。
【解決手段】 各々が、光検出領域Hおよび表示領域Iからなる複数の単位画素Cを備えた表示装置10であって、光検出領域Hは受光領域Eと回路領域Fとからなり、表示領域Iは、各々に画素電極53が配置されてX方向に配列する複数のサブ画素領域Gからなり、
光検出領域Hから見てY方向には表示領域Iが隣接して配置され、受光領域EのY方向の長さと回路領域FのY方向の長さとは異なり、受光領域Eおよび回路領域FのうちY方向の長さが小さい方に隣接する第1のサブ画素領域G1のY方向の長さは、受光領域Eおよび回路領域FのうちY方向の長さが大きい方に隣接する第2のサブ画素領域G2のY方向の長さよりも大きいことを特徴とする。
【解決手段】 各々が、光検出領域Hおよび表示領域Iからなる複数の単位画素Cを備えた表示装置10であって、光検出領域Hは受光領域Eと回路領域Fとからなり、表示領域Iは、各々に画素電極53が配置されてX方向に配列する複数のサブ画素領域Gからなり、
光検出領域Hから見てY方向には表示領域Iが隣接して配置され、受光領域EのY方向の長さと回路領域FのY方向の長さとは異なり、受光領域Eおよび回路領域FのうちY方向の長さが小さい方に隣接する第1のサブ画素領域G1のY方向の長さは、受光領域Eおよび回路領域FのうちY方向の長さが大きい方に隣接する第2のサブ画素領域G2のY方向の長さよりも大きいことを特徴とする。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、表示装置および電子機器に関する。
【背景技術】
【0002】
従来、指やペンなどの対象物が接触したことを検出するためのセンシング回路を備えた表示装置が知られている。例えば特許文献1には、受光量に応じた大きさの受光信号を出力する受光素子と、受光信号を増幅して検出信号を出力する回路部とを有するセンシング回路を備えた表示装置が開示されている。センシング回路における回路部は受光素子から見て第1方向に配置されている。そして、センシング回路から見て第1方向と直交する第2方向には、各々が電気光学素子を有するとともに第1方向に配列する複数の画素回路がセンシング回路に隣接して配置されている。
【特許文献1】特開2007−33789号公報
【発明の開示】
【発明が解決しようとする課題】
【0003】
ところで、図25に示すように、受光素子などのセンシング素子が配置される領域の第2方向の長さy1と、回路部が配置される領域の第2方向の長さy2とは異なるのが一般的である。また、複数の画素回路の各々における第2方向の長さy3は等しいから、図25に示すように、センシング回路が配置される領域と複数の画素回路が配置される領域とから構成される単位画素においてデッドスペースが生じてしまうという問題があった。
以上の事情に鑑みて、本発明は、単位画素においてデッドスペースが生じることを抑制するという課題の解決を目的としている。
【課題を解決するための手段】
【0004】
以上の課題を解決するために、本発明に係る表示装置は、各々が、矩形の形状で表され、かつ光検出領域および表示領域からなる複数の単位画素を備えた表示装置であって、光検出領域は、受光量に応じた大きさの受光信号を出力する受光素子(例えば図2に示すフォトダイオードQ)が配置される受光領域と、受光信号を増幅して検出信号を出力する回路部が配置されて受光領域から見て第1方向(例えば図7に示すX方向)に位置する回路領域とからなり、表示領域は、各々に画素電極が配置されて第1方向に配列する複数のサブ画素領域からなり、第1方向と直交する方向を第2方向(例えば図7に示すY方向)としたとき、光検出領域から見て第2方向には表示領域が隣接して配置され、表示領域から受光領域の第2方向の長さ(例えば図7に示すYe)と回路領域の第2方向の長さ(例えば図7に示すYf)とは異なり、受光領域および回路領域のうち第2方向の長さが小さい方に隣接する第1のサブ画素領域の第2方向の長さ(例えば図7に示すYg1)は、受光領域および回路領域のうち第2方向の長さが大きい方に隣接する第2のサブ画素領域の第2方向の長さ(例えば図7に示すYg2)よりも大きいことを特徴とする。この態様によれば、受光領域および回路領域のうち第2方向の長さが小さい方に隣接する第1のサブ画素領域の第2方向の長さを、受光領域および回路領域のうち第2方向の長さが大きい方に隣接する第2のサブ画素領域の第2方向の長さよりも大きくすることで、単位画素において生じるデッドスペースを図25に示す従来の構成と比べて軽減できるという利点がある。
【0005】
また、本発明に係る表示装置は、各々が、矩形の形状で表され、かつ静電容量検出領域および表示領域からなる複数の単位画素を備えた表示装置であって、静電容量検出領域は、容量素子(例えば図11に示す接触検出用容量素子Cl)が配置される容量素子領域と、容量素子の容量値の大きさに応じた検出信号を出力する回路部が配置されて容量素子領域から見て第1方向に位置する回路領域とからなり、表示領域は、各々に画素電極が配置されて第1方向に配列する複数のサブ画素領域からなり、第1方向と直交する方向を第2方向としたとき、静電容量検出領域から見て第2方向には表示領域が隣接して配置され、容量素子領域の第2方向の長さと回路領域の第2方向の長さとは異なり、容量素子領域および回路領域のうち第2方向の長さが小さい方に隣接する第1のサブ画素領域の第2方向の長さは、容量素子領域および回路領域のうち第2方向の長さが大きい方に隣接する第2のサブ画素領域の前記第2方向の長さよりも大きいことを特徴とする。この態様によれば、容量素子領域および回路領域のうち第2方向の長さが小さい方に隣接する第1のサブ画素領域の第2方向の長さを、容量素子領域および回路領域のうち第2方向の長さが大きい方に隣接する第2のサブ画素領域の第2方向の長さよりも大きくすることで、単位画素において生じるデッドスペースを図25に示す構成と比べて軽減できる。
【0006】
本発明に係る表示装置の好適な態様として、第1のサブ画素領域の第1方向の長さは、第2のサブ画素領域の第1方向の長さよりも小さく、かつ、第1のサブ画素領域において画像が表示される領域の面積と第2のサブ画素領域において画像が表示される領域の面積とは等しい。この態様によれば、第1のサブ画素領域において画像が表示される面積と第2のサブ画素領域において画像が表示される領域の面積とを等しくすることで表示品質を良好な状態に保つことができるという利点がある。
【0007】
本発明に係る表示装置の好適な態様として、第1のサブ画素領域の表示色と第2のサブ画素領域の表示色とは異なるとともに、第2のサブ画素領域において画像が表示される領域の面積は第1のサブ画素領域において画像が表示される領域の面積よりも小さく、第2のサブ画素領域の表示色は青色である。
【0008】
本発明に係る表示装置の好適な態様として、ひとつの単位画素において、複数のサブ画素領域の各々の表示色が異なる態様とすることができる。
【0009】
また、本発明に係る表示装置の好適な態様として、ひとつの単位画素において、各々の表示色が異なる複数のサブ画素領域でひとつの組が構成され、表示領域は複数の組からなる態様とすることもできる。この態様によれば、各々の表示色が異なる複数のサブ画素領域から構成される組ごとにセンシング回路を配置する態様と比べてセンシング回路の数を減らすことができるという利点がある。
【0010】
また、本発明に係る電気光学装置は各種の電子機器に利用される。この電子機器の典型例は、電気光学装置を表示装置として利用した機器である。この種の機器としては、パーソナルコンピュータや携帯電話機などがある。
【発明を実施するための最良の形態】
【0011】
<A:第1実施形態>
図1は、本発明の第1実施形態に係る表示装置10の構成を示すブロック図である。表示装置10は、複数の画素回路Pが面状に配列された画素領域100と、各画素回路Pを駆動する表示回路用走査線駆動回路20およびデータ線駆動回路30と、複数のセンシング回路40と、各センシング回路40を駆動するセンサ回路用走査線駆動回路41と、各センシング回路40からの検出信号Tが供給される検出回路42とを有する。
【0012】
図1に示す符号「R」、「G」、「B」は、各画素回路Pの表示色を示す。「R」は赤色を示し、「G」は緑色を示し、「B」は青色を示す。本実施形態においては、図1に示すように、「R」、「G」、「B」の各色を表示色とする3個の画素回路Pごとにひとつのセンシング回路40が設けられる。本実施形態においては、「R」、「G」、「B」の各色を表示色とする3個の画素回路Pと、当該3個の画素回路Pに対応して設けられるひとつのセンシング回路40とでひとつの単位画素Cが構成される。
【0013】
図1に示すように、画素領域100には、X方向に延在するm本の走査線102と、各走査線102と対をなしてX方向に延在するm本の制御線43と、X方向に直交するY方向に延在するn本のデータ線104と、各センシング回路40に対応して設けられるとともにY方向に延在する複数(n/3本)の検出線74とが設けられる(mおよびnは2以上の自然数)。各画素回路Pは、走査線102とデータ線104との交差に対応する位置に配置される。従って、これらの画素回路Pは縦m行×横n列のマトリクス状に配列する。また、各センシング回路40は、制御線43と検出線74との交差に対応する位置に配置される。従って、これらのセンシング回路40は縦m行×横n/3列のマトリクス状に配列する。画素領域100の背面側には、バックライト(図示省略)が設けられている。
【0014】
表示回路用走査線駆動回路20は、m本の走査線102の各々に出力される走査信号Gi(i=1〜m)を水平走査期間毎に順番にアクティブレベルに設定することで各走査線102を順次に選択する。データ線駆動回路30は、表示回路用走査線駆動回路20が選択した走査線102に対応する1行分のn個の画素回路Pの各々に対応するデータ電位VD[1]ないしVD[n]を生成して各データ線104に出力する。第i行の選択時に第j列目(jは1≦j≦nを満たす整数)のデータ線104に出力されるデータ電位VD[j]は、第i行の第j列目に位置する画素回路Pに対して指定された階調に対応する電位となる。
【0015】
図1に示すように、画素回路Pは、液晶素子50とトランジスタ51とを含む。液晶素子50は、画素電極53および共通電極55と、両者間で発生する電界が印加される液晶57とで構成される。共通電極55には共通電位Vcomが供給される。本実施形態においては、画素電極53と共通電極55との間に発生する横方向の電界によって液晶57の配向が制御される横電界方式を採用している。トランジスタ51は、Nチャネル型のTFT(Thin Film Transistor)で構成され、画素電極53とデータ線104との間に介在して両者間の導通を制御する。トランジスタ51のゲートは走査線102に接続される。従って第i行目の走査線102が選択されると、第i行目の各画素回路Pのトランジスタ51がオン状態となり、各画素回路Pの画素電極53にはデータ線104からデータ電位VDが供給される。これによって、各画素回路Pの画素電極53と共通電極55との間に電圧(=VD−Vcom)が印加される。各画素回路Pにおける液晶素子50の透過率(バックライトから液晶素子50に照射される光のうち観察側に透過する光量の割合)は、当該画素回路Pに供給されるデータ電位VDに応じて変化する。
【0016】
センサ回路用走査線駆動回路41は、各センシング回路40を駆動するためのリセット信号RESおよび選択信号SELを生成し、各制御線43にリセット信号RESおよび選択信号SELを供給する。説明の便宜上、第i行目の制御線43に供給されるリセット信号RESをRES[i]、選択信号SELをSEL[i]と表記する。図2に示すように、制御線43は、各々がX方向に延在する第1制御線72と第2制御線76とからなり、第1制御線72にはリセット信号RES[i]が供給され、第2制御線76には選択信号SEL[i]が供給される。センサ回路用走査線駆動回路41によって駆動されたセンシング回路40は、対象物との接触を検出するための検出信号Tを検出線74へ出力する。検出回路42は、各センシング回路40から出力される検出信号Tに基づいて、対象物と表示装置10との接触を検出する。
【0017】
図2は、センシング回路40の構成を示す回路図である。図2においては、第i行に属するひとつのセンシング回路40の構成が示されている。センシング回路40は、リセットトランジスタ61と、増幅トランジスタ62と、選択トランジスタ63と、基準容量素子Crと、受光量に応じた大きさの受光信号を出力する受光素子として機能するフォトダイオードQとを備える。フォトダイオードQの陽極は固定電位に接続されている。
【0018】
図2に示すように、Nチャネル型のリセットトランジスタ61のドレインは電源線70に接続される一方、ソースは増幅トランジスタ62のゲートと接続される。電源線70には電源電位VRHが供給される。リセットトランジスタ61のゲートは第1制御線72に接続される。第1制御線72にはリセット信号RES[i]が供給される。リセット信号RES[i]がハイレベルの場合、リセットトランジスタ61はオン状態に遷移し、リセット信号RES[i]がローレベルの場合、リセットトランジスタ61はオフ状態に遷移する。
Nチャネル型の増幅トランジスタ62のドレインは電源線70に接続される一方、ソースはNチャネル型の選択トランジスタ63のドレインに接続される。
図2に示すように、増幅トランジスタ62のゲートと電源線70との間には基準容量素子Crが介在する。基準容量素子Crは、第1電極64と第2電極65とを備え、第1電極64は電源線70と接続される一方、第2電極65は増幅トランジスタ62のゲートと接続される。また、増幅トランジスタ62のゲートにはフォトダイオードQの陰極が接続される。フォトダイオードQは、例えば、陽極と陰極の間に配置されたアモルファスシリコンにより構成される。
図2に示すように、選択トランジスタ63のソースは検出線74に接続される。選択トランジスタ63のゲートは第2制御線76に接続される。第2制御線76には選択信号SEL[i]が供給される。選択信号SEL[i]がハイレベルの場合、選択トランジスタ63はオン状態に遷移し、選択信号SEL[i]がローレベルの場合、選択トランジスタ63はオフ状態に遷移する。
【0019】
次に、センシング回路40の動作を図3〜図6を参照しながら説明する。センシング回路40は、リセット期間Tres、センシング期間Tsen、および読み出し期間Toutを一単位として動作する。図3に示すように、リセット期間Tresにおいては、リセット信号RES[i]はハイレベルに設定される。すなわち、リセット期間Tresにおいては、リセットトランジスタ61はオン状態になる。一方、選択信号SEL[i]はローレベルに維持され、選択トランジスタ63はオフ状態に維持される。このとき、図4に示すように、増幅トランジスタ62のゲートの電位VAは電源電位VRHに設定(リセット)される。
【0020】
図3に示すように、リセット期間Tres経過後の次の期間であるセンシング期間Tsenにおいては、リセット信号RES[i]のレベルがローレベルに遷移する。これにより、図5に示すように、リセットトランジスタ61はオフ状態に遷移する。また、センシング期間Tsenにおいては、選択信号SEL[i]はローレベルに維持され、選択トランジスタ63はオフ状態に維持される。このとき、増幅トランジスタ62のゲートの電位VAは、フォトダイオードQの電圧Vpdに応じた値に設定される。フォトダイオードQの電圧Vpdは、フォトダイオードQに対して入射される光量に応じて決まる。
【0021】
図3に示すように、センシング期間Tsenの次の期間である読み出し期間Toutにおいては、選択信号SEL[i]がハイレベルに遷移する。これにより、図6に示すように選択トランジスタ63がオン状態になり、増幅トランジスタ62のゲートの電位VAに応じた大きさの検出電流Itが検出線74を流れる。この検出電流Itは検出回路42へ供給される。
【0022】
センシング期間Tsenにおいて指などの対象物が表示装置10に影を落としながら接触または近接すると、影になった領域に対応して設けられたフォトダイオードQの受光量が変化してフォトダイオードQの電圧Vpdが変化する。これに応じて増幅トランジスタ62のゲートの電位VAも変化する。従って、対象物が接触または近接していない状態のときに読み出し期間Tsenにおいて出力される検出電流Itの値と、対象物が接触または近接したときに読み出し期間Tsenにおいて出力される検出電流Itの値とは異なる。検出回路42は、検出電流It(検出信号Tに相当)の値に基づいて対象物と表示装置10との接触または近接を検出する。
【0023】
図7は、表示装置10におけるひとつの単位画素Cを簡略化して表した平面図である。図7において、フォトダイオードQが配置される領域を「受光領域E」と表記し、フォトダイオードQからの受光信号を増幅して検出信号(検出電流It)を出力する回路部が配置される領域を「回路領域F」と表記する。図7に示すように、回路領域Fは受光領域Eから見てX方向に配置される。また、各画素電極53が配置される領域を「サブ画素領域G」と表記する。本実施形態においては、図7に示すように、3個のサブ画素領域GがX方向に配列する。また、図7に示すように、受光領域Eと回路領域Fとで光検出領域Hが構成される。光検出領域Hから見てX方向と直交するY方向には、3個のサブ画素領域Gからなる表示領域Iが光検出領域Hに隣接して配置される。本実施形態においては、受光領域Eに対応するサブ画素領域Gを第1のサブ画素領域G1と表記し、回路領域Fに対応するサブ画素領域Gを第2のサブ画素領域G2と表記する。図7に示すように、光検出領域Hと表示領域Iとで単位画素Cが構成される。図7において、単位画素は矩形の形状で表される。
【0024】
図8は、表示装置10におけるひとつの単位画素Cの具体的な構造を示す平面図である(図7に対応)。図8において、同じハッチングが付された複数の要素または同じ点線で表された複数の要素は、共通の膜体(単層および複数層の何れであるかは不問である)の選択的な除去によって同一の工程で形成される。複数の要素が共通の膜体の選択的な除去によって同一の工程で形成されることを以下では単に「同層から形成される」と表記する。図8に示すように、受光領域EにはフォトダイオードQが配置され、回路領域Fにはリセットトランジスタ61、増幅トランジスタ62、選択トランジスタ63、基準容量素子Crが配置される。また、複数のサブ画素領域Gの各々には画素電極53が配置される。
【0025】
先ず、回路領域Fに配置された各要素の構造について説明する。図8に示すように、リセットトランジスタ61の半導体層81は、増幅トランジスタ62の半導体層82と、選択トランジスタ63の半導体層83と、各画素回路Pにおけるトランジスタ51の半導体層52と同層から形成される。リセットトランジスタ61のゲート層84は、増幅トランジスタ62のゲート層85と、選択トランジスタ63のゲート層86と、基準容量素子Crの第2電極65と、トランジスタ51のゲート層54と同層から形成される。リセットトランジスタ61のドレイン領域は、コンタクトホールCH1を介して電源線70と接続される。リセットトランジスタ61のソース領域は、コンタクトホールCH2を介して第1配線層87と接続される。第1配線層87は電源線70と同層から形成される。図8に示すように、第1配線層87はコンタクトホールCH3を介して増幅トランジスタ62のゲート層85に接続されるとともに、コンタクトホールCH4を介して第2配線層88に接続される。第2配線層88は増幅トランジスタ62のゲート層85と同層から形成される。
【0026】
図8に示すように、増幅トランジスタ62のゲート層85は、基準容量素子Crにおける第2電極65と連続的に形成される。また、図8に示すように、基準容量素子Crにおける第1電極64はリセットトランジスタ61の半導体層81および増幅トランジスタ62の半導体層82と連続的に形成される。
【0027】
図8に示すように、増幅トランジスタ62のドレイン領域はコンタクトホールCH5を介して電源線70と接続される。また、図8に示すように、選択トランジスタ63のソース領域はコンタクトホールCH6を介して検出線74と接続される。検出線74は電源線70と同層から形成される。本実施形態においては、増幅トランジスタ62のソース領域と選択トランジスタ63のドレイン領域とは連続している。
【0028】
次に、受光領域Eに配置されたフォトダイオードQの構造について説明する。図8に示すように、フォトダイオードQの陰極はコンタクトホールCH7を介して第2配線層88と接続される。また、フォトダイオードの陽極はコンタクトホールCH8を介して第3配線層89と接続される。第3配線層89は第2配線層88と同層から形成される。第3配線層89には固定電位が供給される。図8に示すように、本実施形態においては、第2配線層88と第3配線層89との間に2つのフォトダイオードQが並列的に接続されている。図2においては、これら2つのフォトダイオードQをひとつのフォトダイオードQとして便宜的に表している。
【0029】
次に、図8に示す第1のサブ画素領域G1に着目して説明する。図8に示すように、画素電極53および共通電極55は異なる層から形成されて互いに対向するように配置される。図8に示すように、共通電極55には、画素電極53と共通電極55との間で発生する電界を通すためのスリット58が形成される。本実施形態においては、共通電極55は各サブ画素領域Gにわたって連続的に形成される。また、図8に示すように、トランジスタ51のソースメタル90は、コンタクトホールCH9を介して画素電極53と接続される。トランジスタ51のソースメタル90は、電源線70と、検出線74と、データ線104と同層から形成される。また、トランジスタ51のドレインメタルはデータ線104と連続的に形成される。なお、各層間には絶縁層等の層が介在しているが、図8においては図示を省略している。
【0030】
図9は、図8に示すA−A’線から見た断面図である。図9に示すように、互いに対向する第1基板11と第2基板12との間に液晶57が挟持される。液晶分子は、その長軸方向が基板と平行な方向となるように配列される。第1基板11のうち第2基板12との対向面上には第1絶縁層Fa1が形成される。図9において第1絶縁層Fa1は単一の層として表されているが、実際には複数の層から形成されており、各トランジスタの半導体層およびゲート層、電源線70、検出線74、データ線104などが各層の面上に形成される。ここでは詳細な説明は省略する。
【0031】
図9に示すように、第1絶縁層Fa1の面上には、画素電極53が設けられる。画素電極53は第2絶縁層Fa2によって覆われる。第2絶縁層Fa2の面上には、共通電極55が画素電極53と対向するように設けられる。画素電極53と共通電極55との間に電圧が印加されると、図8に示すように、画素電極53と共通電極55との間に電界Eが発生する。
【0032】
再び図7に戻って説明を続ける。図7に示すように、受光領域EのY方向の長さYeは、回路領域FのY方向の長さYfよりも小さい。ここで、本実施形態においては、受光領域EのY方向の長さYeと受光領域Eに対応する第1のサブ画素領域G1のY方向の長さYg1との和と、回路領域FのY方向の長さYfと回路領域Fに対応する第2のサブ画素領域G2のY方向の長さYg2との和とを等しくするために、第1のサブ画素領域G1のY方向の長さYg1を、第2のサブ画素領域G2のY方向の長さYg2よりも大きく設定している。これにより、図25に示される従来の構成と比べて、単位画素Cに生じるデッドスペースを軽減できるという利点がある。
【0033】
ところで、本実施形態においては、第2のサブ画素領域G2のY方向の長さYg2は第1のサブ画素領域G1のY方向の長さYg1よりも小さく、第2のサブ画素領域G2において画像が表示される領域の面積は第1のサブ画素領域G1において画像が表示される領域の面積よりも小さい。そうすると、単位画素Cにおける「R(赤色)」「G(緑色)」「B(青色)」の表示色にばらつきが発生して表示品質が低下するという問題が発生する。ここで、青色は赤色や緑色に比べて視感度(色の明るさ)が低いから、本実施形態においては、ひとつの単位画素Cにおける3つのサブ画素領域Gのうち画像が表示される領域の面積が最も小さい第2のサブ画素領域G2の表示色を「B(青色)」としている。当該ひとつの単位画素Cにおいては、表示色が「R(赤色)」である第1のサブ画素領域G1において画像が表示される領域の面積と、表示色が「G(緑色)」である第1のサブ画素領域G1において画像が表示される領域の面積とは等しいから、青色よりも視感度が高い赤色と緑色とは揃って表示される。従って、本実施形態によれば、第2のサブ画素領域G2の表示色を青色以外の色(例えば赤色や緑色)にする態様と比べて見た目への影響を軽減できるから、表示品質の低下を抑制できるという利点がある。
【0034】
<B:第2実施形態>
図10は、本発明の第2実施形態に係る表示装置10におけるひとつの単位画素Cを簡略化して示す平面図である(第1実施形態における図7に対応)。本実施形態においては、第1のサブ画素領域G1のX方向の長さX1と第2のサブ画素領域G2のX方向の長さX2とが異なり、かつ、第1のサブ画素領域G1において画像が表示される領域の面積と第2のサブ画素領域G2において画像が表示される領域の面積とが等しい点で上述の第1実施形態の構成と異なる。より具体的には、第1のサブ画素領域G1のX方向の長さX1は第2のサブ画素領域G2のX方向の長さX2より小さく、第1のサブ画素領域G1において画像が表示される領域の面積と第2のサブ画素領域において画像が表示される領域の面積とが等しい。このため、上述の第1実施形態とは異なり、単位画素Cにおける「R」「G」「B」の表示色にばらつきが発生することがないから、表示品質が低下することを抑制できるという利点がある。
【0035】
<C:第3実施形態>
図11は、本発明の第3実施形態に係る表示装置10におけるセンシング回路40の構成を示す回路図である(第1実施形態における図2に対応)。本実施形態に係るセンシング回路40は、フォトダイオードQを用いずに、接触検出用容量素子Clを用いる点で上述の各実施形態の構成と異なる。図11に示すように、センシング回路40は、リセットトランジスタ61と、増幅トランジスタ62と、選択トランジスタ63と、基準容量素子Crと、接触検出用容量素子Clとを備える。図11に示すように、接触検出用容量素子Clは、第3電極66と第4電極67とを含む。第3電極66には共通電位Vcomが供給される。
【0036】
図11に示すように、Nチャネル型のリセットトランジスタ61のドレインは電源線70に接続される一方、ソースは増幅トランジスタ62のゲートと接続される。電源線70には電源電位VRHが供給される。リセットトランジスタ61のゲートは第1制御線72に接続される。第1制御線72にはリセット信号RES[i]が供給される。リセット信号RES[i]がハイレベルの場合、リセットトランジスタ61はオン状態に遷移し、リセット信号RES[i]がローレベルの場合、リセットトランジスタ61はオフ状態に遷移する。
Nチャネル型の増幅トランジスタ62のドレインは電源線70に接続される一方、ソースはNチャネル型の選択トランジスタ63のドレインに接続される。
図11に示すように、増幅トランジスタ62のゲートと第1制御線72との間には基準容量素子Crが介在する。また、増幅トランジスタ62のゲートは接触検出用容量素子Clの第4電極67と接続される。
図11に示すように、選択トランジスタ63のソースは検出線74に接続され、ゲートは第2制御線76に接続される。第2制御線76には選択信号SEL[i]が供給される。選択信号SEL[i]がハイレベルの場合、選択トランジスタ63はオン状態に遷移し、選択信号SEL[i]がローレベルの場合、選択トランジスタ63はオフ状態に遷移する。
【0037】
次に、センシング回路40の動作を図12〜図15を参照しながら説明する。センシング回路40は、リセット期間Tres、センシング期間Tsen、および読み出し期間Toutを一単位として動作する。図12に示すように、リセット期間Tresにおいては、第1制御線72に供給されるリセット信号RES[i]のレベルは電位VDに設定される。すなわち、リセット期間Tresにおいては、リセット信号RES[i]のレベルはハイレベルに設定されてリセットトランジスタ61はオン状態になる。一方、第2制御線76に供給される選択信号SEL[i]はローレベルに維持され、選択トランジスタ63はオフ状態に維持される。このとき、図13に示すように、増幅トランジスタ62のゲートの電位VAは電源電位VRHに設定(リセット)される。また、接触検出用容量素子Clの第4電極67にも電源電位VRHが供給され、接触検出用容量素子Clの第3電極66と第4電極67との間の電圧はVRH−Vcomに保持される。
【0038】
図12に示すように、リセット期間Tres経過後の次の期間であるセンシング期間Tsenにおいては、リセット信号RES[i]のレベルがVDからGND(=0V)に変化する。これにより、図14に示すように、リセットトランジスタ61はオフ状態に遷移する。また、センシング期間Tsenにおいては、選択信号SEL[i]はローレベルに維持され、選択トランジスタ63はオフ状態に維持される。増幅トランジスタ62のゲートのインピーダンスは十分に高いから、センシング期間Tsenにおいては、増幅トランジスタ62のゲートは電気的にフローティング状態になる。図14に示すように、基準容量素子Crの一方の電極は第1制御線72に接続されるから、第1制御線72に供給されるリセット信号RESのレベルがVDからGNDに変化すると、それに応じて増幅トランジスタ62のゲートの電位VAも変化する。このときのゲートの電位VAの変化量は、基準容量素子Crと接触検出用容量素子Clとの容量比に応じた値となる。
【0039】
図12に示すように、センシング期間Tsenの次の期間である読み出し期間Toutにおいては、選択信号SEL[i]がハイレベルに遷移する。これにより、図15に示すように選択トランジスタ63がオン状態になり、増幅トランジスタ62のゲートの電位VAに応じた大きさの検出電流Itが検出線74を流れる。この検出電流Itは検出回路42へ供給される。
【0040】
詳細な態様については後述するが、センシング期間Tsenにおいて対象物が表示装置10に接触すると接触検出用容量素子Clの容量値が変化する。接触検出用容量素子Clの容量値が変化すると、それに応じて増幅トランジスタ62のゲートの電位VAも変化する。従って、対象物が表示装置10に接触していない状態のときに読み出し期間Tsenにおいて出力される検出電流Itの値と、対象物が表示装置に接触したときに読み出し期間Tsenにおいて出力される検出電流Itの値とは異なる。検出回路40は、検出電流It(検出信号Tに相当)の値に基づいて対象物と表示装置10との接触を検出する。
【0041】
図16は、表示装置10におけるひとつの単位画素Cを簡略化して表した平面図である。図16において、接触検出用容量素子Clが配置される領域を「容量素子領域K」と表記し、接触検出用容量素子Clの容量値に応じた検出信号(検出電流It)を出力する回路部が配置される領域を「回路領域F」と表記する。図16に示すように、回路領域Fは容量素子領域Kから見てX方向に配置される。また、第1実施形態と同様に、各画素電極53が配置される領域を「サブ画素領域G」と表記する。本実施形態においても、3個のサブ画素領域GがX方向に配列する。図16に示すように、容量素子領域Kと回路領域Fとで静電容量検出領域Lが構成される。静電容量検出領域Lから見てY方向には、3個のサブ画素領域Gからなる表示領域Iが静電容量検出領域Lに隣接して配置される。容量素子領域Kに対応するサブ画素領域Gを第1のサブ画素領域G1と表記し、回路領域Fに対応するサブ画素領域Gを第2のサブ画素領域G2と表記する。図16に示すように、静電容量検出領域Lと表示領域Iとで単位画素Cが構成される。図16において、単位画素Cは矩形の形状で表される。
【0042】
図17は、本実施形態に係る表示装置10におけるひとつの単位画素Cの構造を示す平面図である(図16に対応)。図17に示すように、容量素子領域Kには接触検出用容量素子Clを構成する第3電極66と第4電極67とが配置され、回路領域Fにはリセットトランジスタ61、増幅トランジスタ62、選択トランジスタ63、基準容量素子Crが配置される。また、複数のサブ画素領域Gの各々には画素電極53が配置される。
【0043】
図17に示す容量素子領域Kにおいて、第4電極67は、コンタクトホールCH10を介して第2配線層88と接続される。第4電極67は、画素電極53と同層から形成される。第3電極66は、第4電極67と対向するように配置され、共通電極55と同層から形成される。第3電極66には、第3電極66と第4電極67との間で発生する電界を通すためのスリット68が形成される。
【0044】
図17に示す回路領域Fにおいて、基準容量素子Crにおける第1電極64は、コンタクトホールCH11を介して第4配線層92と接続される。第4配線層92は、コンタクトホールCH12を介してリセットトランジスタ61のゲート層84(図11における第1制御線72に相当)と接続される。すなわち、基準容量素子Crの第1電極64は、第4配線層92を介してリセットトランジスタ61のゲート層84と接続される。その他の構成は第1実施形態の構成と同じであるから、重複する部分については説明を省略する。
【0045】
図18は、図17に示すB−B’線から見た断面図である。図18に示すように、互いに対向する第1基板11と第2基板12との間に誘電物質である液晶57が挟持される。第1基板11のうち第2基板12との対向面上には第3絶縁層Fa3が形成される。図18において第3絶縁層Fa3は単一の層として表されているが、実際には複数の層から形成されており、各トランジスタの半導体層およびゲート層、電源線70、検出線74、データ線104などが各層の面上に形成される。ここでは詳細な説明は省略する。
【0046】
図18に示すように、第3絶縁層Fa3の面上には、第4電極67が設けられる。第4電極67は第4絶縁層Fa4によって覆われる。第4絶縁層Fa4の面上には、第3電極66が第4電極67と対向するように設けられる。本実施形態においては、図18に示すように、第3電極66および第4電極67と、両者間で発生する電界が印加される液晶57とで容量Clmが複数構成される。これら複数の容量Clmで、図11に示す接触検出用容量素子Clが構成される。
【0047】
ここで、接触検出用容量素子Clの容量値の変化について簡単に説明する。指などの対象物が表示装置10に接触すると基板が撓み、第1基板11と第2基板12との距離が小さくなる。これにより、基板間に挟持された液晶57の配向が乱れ、容量Clmの容量値が変化する。従って、接触検出用容量素子Clの容量値が変化する。
【0048】
再び図16に戻って説明を続ける。図16に示すように、容量素子領域KのY方向の長さYkは、回路領域FのY方向の長さYfよりも小さい。ここで、本実施形態においては、容量素子領域KのY方向の長さYkと容量素子領域Kに対応する第1のサブ画素領域G1のY方向の長さYg1との和と、回路領域FのY方向の長さYfと回路領域Fに対応する第2のサブ画素領域G2のY方向の長さYg2との和とを等しくするために、第1のサブ画素領域G1のY方向の長さYg1を、第2のサブ画素領域G2のY方向の長さYg2よりも大きく設定している。これにより、上述の第1実施形態と同様に、図25に示される従来の構成と比べて、単位画素Cに生じるデッドスペースを軽減できるという利点がある。また、本実施形態においても、上述の第1実施形態と同様に、ひとつの単位画素Cにおける3つのサブ画素領域Gのうち画像が表示される領域の面積が最も小さい第2のサブ画素領域G2の表示色を「B(青色)」とすることもできる。さらに、上述の第2実施形態と同様に、第1のサブ画素領域G1のX方向の長さX1を第2のサブ画素領域G2のX方向の長さX2より小さくすることで、第1のサブ画素領域G1において画像が表示される領域の面積と第2のサブ画素領域において画像が表示される領域の面積とを等しくすることもできる。
【0049】
<D:変形例>
本発明は上述した各実施形態に限定されるものではなく、例えば、以下の変形が可能である。また、以下に示す変形例のうちの2以上の変形例を組み合わせることもできる。
【0050】
(1)変形例1
上述の各実施形態に係る単位画素Cにおいては、「R」、「G」、「B」の各色を表示色とする3個のサブ画素領域Gで表示領域Iが構成される態様が例示されているが、これに限らず、例えば図19に示すように、各々の表示色が「R」「G」「B」である3個のサブ画素領域Gでひとつの組Jを構成し、複数の組Jで表示領域Iを構成する態様とすることもできる。図20は、図19に示す態様の具体的な構造を示す平面図である。図19および図20の態様によれば、上述の各実施形態のようにひとつの組Jにひとつのセンシング回路40が対応して設けられる態様と比べて、センシング回路40の数を減らすことができる。これにより、センシングデータの処理量を減らすことができるから、データ処理速度の向上ならびに消費電力の低減が図られる。
【0051】
また、上述の第1実施形態のように、回路領域Fに対応する第2のサブ画素領域G2において画像が表示される領域の面積が、受光領域Eに対応する第1のサブ画素領域G1において画像が表示される領域の面積よりも小さい態様においては、複数の組Jごとにセンシング回路40を設けることで、画像が表示される領域の面積が小さい第2のサブ画素領域G2の数を、各組Jごとにセンシング回路40を設ける態様よりも少なくできるから、表示装置10において画像が表示される領域の面積を大きくできるという利点がある。
【0052】
なお、各々の表示色が「R」「G」「B」である3個のサブ画素領域Gでひとつの組Jを構成する態様に限らず、例えば各々の表示色が「R」「G」「B」「W(白色)」である4個のサブ画素領域Gでひとつの組Jを構成することもできる。要するに、各々の表示色が異なる複数のサブ画素領域Gでひとつの組Jが構成される態様であればよく、各組Jごとにセンシング回路40を設けることもできるし、複数の組Jごとにセンシング回路40を設けることもできる。
【0053】
(2)変形例2
上述の各実施形態においては、第1基板11上に画素電極53と共通電極55とが配置される態様が例示されているが、これに限らず、例えば画素電極53および共通電極55のうちの一方の電極を第1基板11上に設ける一方、他方の電極を第2基板12のうち第1基板11との対向面上に設ける態様とすることもできる。また、上述の第3実施形態において、接触検出用容量素子Clを構成する第3電極66と第4電極67とは、第1基板11上に設けられているが、これも上記と同様に、第3電極66および第4電極67のうちの一方の電極を第1基板11上に設ける一方、他方の電極を第2基板12のうち第1基板11との対向面上に設ける態様とすることもできる。
【0054】
(3)変形例3
上述の第1実施形態においては、図7に示すように、受光領域EのY方向の長さYeが回路領域FのY方向の長さYfよりも小さい態様が例示されているが、これに限らず、図21に示すように、受光領域のY方向の長さYeが回路領域FのY方向の長さYfよりも大きい態様とすることもできる。この場合、回路領域Fに対応するサブ画素領域Gを第1のサブ画素領域G1と表記し、受光領域Eに対応するサブ画素領域Gを第2のサブ画素領域G2と表記する。図21に示す構成においても、受光領域EのY方向の長さYeと受光領域Eに対応する第2のサブ画素領域G2のY方向の長さYg2との和と、回路領域FのY方向の長さYfと回路領域Fに対応する第1のサブ画素領域G1のY方向の長さYg1との和とを等しくするために、第1のサブ画素領域G1のY方向の長さYg1は、第2のサブ画素領域G2のY方向の長さYg2よりも大きく設定される。これにより、図25に示される従来の構成と比べて、単位画素Cに生じるデッドスペースを軽減できるという利点がある。
【0055】
要するに、本発明に係る表示装置10においては、受光領域EのY方向の長さYeと回路領域FのY方向の長さYfとは異なり、受光領域Eおよび回路領域FのうちY方向の長さが小さい方に隣接する第1のサブ画素領域G1のY方向の長さYg1は、受光領域Eおよび回路領域FのうちY方向の長さが大きい方に隣接する第2のサブ画素領域G2のY方向の長さよりも大きい態様であればよい。
【0056】
(4)変形例4
上述の第1実施形態においては、受光領域EのY方向の長さYeと第1のサブ画素領域G1のY方向の長さYg1との和と、回路領域FのY方向の長さYfと第2のサブ画素領域G2のY方向の長さYg2との和とが等しい態様が例示されているが、これに限らず、受光領域EのY方向の長さYeと第1のサブ画素領域G1のY方向の長さYg1との和と、回路領域FのY方向の長さYfと第2のサブ画素領域G2のY方向の長さYg2との和とが異なる値となる態様とすることもできる。この態様においては、受光領域EのY方向の長さYeと第1のサブ画素領域G1のY方向の長さYg1との和と、回路領域FのY方向の長さYfと第2のサブ画素領域G2のY方向の長さYg2との和との差が、図25に示す従来の構成と比べて小さくなるように、第1のサブ画素領域G1のY方向の長さYg1を、第2のサブ画素領域G2のY方向の長さYg2よりも大きく設定することで、単位画素Cに生じるデッドスペースを図25に示す構成と比べて軽減できる。
【0057】
(5)変形例5
上述の各実施形態に係る表示装置10において、第1基板11と第2基板12との間に挟持される電気光学素子の種類は任意である。例えば上述の各実施形態のように、液晶57が第1基板11と第2基板12との間に挟持される態様とすることもできるし、有機発光ダイオード素子、無機発光ダイオード、LED(Light Emitting Diode)などを液晶の代わりに採用することもできる。また、上述の第3実施形態に係るセンシング回路40において、第1基板11と第2基板12との間に挟持される誘電物質の種類も任意である。
【0058】
<E:応用例>
次に、本発明に係る表示装置10を利用した電子機器について説明する。図21は、以上に説明した何れかの形態に係る表示装置10を採用したモバイル型のパーソナルコンピュータの構成を示す斜視図である。パーソナルコンピュータ2000は、表示装置10と本体部2010とを備える。本体部2010には、電源スイッチ2001およびキーボード2002が設けられている。
【0059】
図22に、実施形態に係る表示装置10を適用した携帯電話機の構成を示す。携帯電話機3000は、複数の操作ボタン3001およびスクロールボタン3002、ならびに表示装置10を備える。スクロールボタン3002を操作することによって、表示装置10に表示される画面がスクロールされる。
【0060】
図23に、実施形態に係る表示装置10を適用した携帯情報端末(PDA:Personal Digital Assistants)の構成を示す。情報携帯端末4000は、複数の操作ボタン4001および電源スイッチ4002、ならびに表示装置10を備える。電源スイッチ4002を操作すると、住所録やスケジュール帳といった各種の情報が表示装置10に表示される。
【0061】
なお、本発明に係る表示装置が適用される電子機器としては、図21から図23に示したもののほか、デジタルスチルカメラ、テレビ、ビデオカメラ、カーナビゲーション装置、ページャ、電子手帳、電子ペーパー、電卓、ワードプロセッサ、ワークステーション、テレビ電話、POS端末、プリンタ、スキャナ、複写機、ビデオプレーヤ、タッチパネルを備えた機器等などが挙げられる。また、本発明に係る表示装置の用途は画像の表示に限定されない。例えば、光書込み型のプリンタや電子複写機といった画像形成装置においては、用紙などの記録材に形成されるべき画像に応じて感光体を露光する書込みヘッドが使用されるが、この種の書込みヘッドとしても本発明の表示装置は利用される。
【図面の簡単な説明】
【0062】
【図1】第1実施形態に係る表示装置の構成を示すブロック図である。
【図2】同実施形態に係るセンシング回路の構成を示す回路図である。
【図3】同実施形態に係るセンシング回路の動作を示すタイミングチャートである。
【図4】リセット期間におけるセンシング回路の動作を示す説明図である。
【図5】センシング期間におけるセンシング回路の動作を示す説明図である。
【図6】読み出し期間におけるセンシング回路の動作を示す説明図である。
【図7】第1実施形態に係る単位画素の構成を簡略化して示す平面図である。
【図8】同実施形態に係る単位画素の具体的な構造を示す平面図である。
【図9】図8に示すA−A’線から見た断面図である。
【図10】第2実施形態に係る単位画素の構成を簡略化して示す平面図である。
【図11】第3実施形態に係るセンシング回路の構成を示す回路図である。
【図12】同実施形態に係るセンシング回路の動作を示すタイミングチャートである。
【図13】リセット期間におけるセンシング回路の動作を示す説明図である。
【図14】センシング期間におけるセンシング回路の動作を示す説明図である。
【図15】読み出し期間におけるセンシング回路の動作を示す説明図である。
【図16】第3実施形態に係る単位画素の構成を簡略化して示す平面図である。
【図17】同実施形態に係る単位画素の具体的な構造を示す平面図である。
【図18】図17に示すB−B’線から見た断面図である。
【図19】本発明の変形例に係る単位画素を簡略化して示す平面図である。
【図20】本発明の変形例に係る単位画素の具体的な構造を示す平面図である。
【図21】本発明の変形例に係る単位画素を簡略化して示す平面図である。
【図22】本発明に係る電子機器の具体的な形態を示す斜視図である。
【図23】本発明に係る電子機器の具体的な形態を示す斜視図である。
【図24】本発明に係る電子機器の具体的な形態を示す斜視図である。
【図25】従来の単位画素の構成を示す平面図である。
【符号の説明】
【0063】
10……表示装置、11……第1基板、12……第2基板、40……センシング回路、42……検出回路、50……液晶素子、53……画素電極、55……共通電極、57……液晶、64……第1電極、65……第2電極、66……第3電極、67……第4電極、C……単位画素、Cl……接触検出用容量素子、E……受光領域、F……回路領域、G1……第1のサブ画素領域、G2……第2のサブ画素領域、J……組、P……画素回路、Q……フォトダイオード。
【技術分野】
【0001】
本発明は、表示装置および電子機器に関する。
【背景技術】
【0002】
従来、指やペンなどの対象物が接触したことを検出するためのセンシング回路を備えた表示装置が知られている。例えば特許文献1には、受光量に応じた大きさの受光信号を出力する受光素子と、受光信号を増幅して検出信号を出力する回路部とを有するセンシング回路を備えた表示装置が開示されている。センシング回路における回路部は受光素子から見て第1方向に配置されている。そして、センシング回路から見て第1方向と直交する第2方向には、各々が電気光学素子を有するとともに第1方向に配列する複数の画素回路がセンシング回路に隣接して配置されている。
【特許文献1】特開2007−33789号公報
【発明の開示】
【発明が解決しようとする課題】
【0003】
ところで、図25に示すように、受光素子などのセンシング素子が配置される領域の第2方向の長さy1と、回路部が配置される領域の第2方向の長さy2とは異なるのが一般的である。また、複数の画素回路の各々における第2方向の長さy3は等しいから、図25に示すように、センシング回路が配置される領域と複数の画素回路が配置される領域とから構成される単位画素においてデッドスペースが生じてしまうという問題があった。
以上の事情に鑑みて、本発明は、単位画素においてデッドスペースが生じることを抑制するという課題の解決を目的としている。
【課題を解決するための手段】
【0004】
以上の課題を解決するために、本発明に係る表示装置は、各々が、矩形の形状で表され、かつ光検出領域および表示領域からなる複数の単位画素を備えた表示装置であって、光検出領域は、受光量に応じた大きさの受光信号を出力する受光素子(例えば図2に示すフォトダイオードQ)が配置される受光領域と、受光信号を増幅して検出信号を出力する回路部が配置されて受光領域から見て第1方向(例えば図7に示すX方向)に位置する回路領域とからなり、表示領域は、各々に画素電極が配置されて第1方向に配列する複数のサブ画素領域からなり、第1方向と直交する方向を第2方向(例えば図7に示すY方向)としたとき、光検出領域から見て第2方向には表示領域が隣接して配置され、表示領域から受光領域の第2方向の長さ(例えば図7に示すYe)と回路領域の第2方向の長さ(例えば図7に示すYf)とは異なり、受光領域および回路領域のうち第2方向の長さが小さい方に隣接する第1のサブ画素領域の第2方向の長さ(例えば図7に示すYg1)は、受光領域および回路領域のうち第2方向の長さが大きい方に隣接する第2のサブ画素領域の第2方向の長さ(例えば図7に示すYg2)よりも大きいことを特徴とする。この態様によれば、受光領域および回路領域のうち第2方向の長さが小さい方に隣接する第1のサブ画素領域の第2方向の長さを、受光領域および回路領域のうち第2方向の長さが大きい方に隣接する第2のサブ画素領域の第2方向の長さよりも大きくすることで、単位画素において生じるデッドスペースを図25に示す従来の構成と比べて軽減できるという利点がある。
【0005】
また、本発明に係る表示装置は、各々が、矩形の形状で表され、かつ静電容量検出領域および表示領域からなる複数の単位画素を備えた表示装置であって、静電容量検出領域は、容量素子(例えば図11に示す接触検出用容量素子Cl)が配置される容量素子領域と、容量素子の容量値の大きさに応じた検出信号を出力する回路部が配置されて容量素子領域から見て第1方向に位置する回路領域とからなり、表示領域は、各々に画素電極が配置されて第1方向に配列する複数のサブ画素領域からなり、第1方向と直交する方向を第2方向としたとき、静電容量検出領域から見て第2方向には表示領域が隣接して配置され、容量素子領域の第2方向の長さと回路領域の第2方向の長さとは異なり、容量素子領域および回路領域のうち第2方向の長さが小さい方に隣接する第1のサブ画素領域の第2方向の長さは、容量素子領域および回路領域のうち第2方向の長さが大きい方に隣接する第2のサブ画素領域の前記第2方向の長さよりも大きいことを特徴とする。この態様によれば、容量素子領域および回路領域のうち第2方向の長さが小さい方に隣接する第1のサブ画素領域の第2方向の長さを、容量素子領域および回路領域のうち第2方向の長さが大きい方に隣接する第2のサブ画素領域の第2方向の長さよりも大きくすることで、単位画素において生じるデッドスペースを図25に示す構成と比べて軽減できる。
【0006】
本発明に係る表示装置の好適な態様として、第1のサブ画素領域の第1方向の長さは、第2のサブ画素領域の第1方向の長さよりも小さく、かつ、第1のサブ画素領域において画像が表示される領域の面積と第2のサブ画素領域において画像が表示される領域の面積とは等しい。この態様によれば、第1のサブ画素領域において画像が表示される面積と第2のサブ画素領域において画像が表示される領域の面積とを等しくすることで表示品質を良好な状態に保つことができるという利点がある。
【0007】
本発明に係る表示装置の好適な態様として、第1のサブ画素領域の表示色と第2のサブ画素領域の表示色とは異なるとともに、第2のサブ画素領域において画像が表示される領域の面積は第1のサブ画素領域において画像が表示される領域の面積よりも小さく、第2のサブ画素領域の表示色は青色である。
【0008】
本発明に係る表示装置の好適な態様として、ひとつの単位画素において、複数のサブ画素領域の各々の表示色が異なる態様とすることができる。
【0009】
また、本発明に係る表示装置の好適な態様として、ひとつの単位画素において、各々の表示色が異なる複数のサブ画素領域でひとつの組が構成され、表示領域は複数の組からなる態様とすることもできる。この態様によれば、各々の表示色が異なる複数のサブ画素領域から構成される組ごとにセンシング回路を配置する態様と比べてセンシング回路の数を減らすことができるという利点がある。
【0010】
また、本発明に係る電気光学装置は各種の電子機器に利用される。この電子機器の典型例は、電気光学装置を表示装置として利用した機器である。この種の機器としては、パーソナルコンピュータや携帯電話機などがある。
【発明を実施するための最良の形態】
【0011】
<A:第1実施形態>
図1は、本発明の第1実施形態に係る表示装置10の構成を示すブロック図である。表示装置10は、複数の画素回路Pが面状に配列された画素領域100と、各画素回路Pを駆動する表示回路用走査線駆動回路20およびデータ線駆動回路30と、複数のセンシング回路40と、各センシング回路40を駆動するセンサ回路用走査線駆動回路41と、各センシング回路40からの検出信号Tが供給される検出回路42とを有する。
【0012】
図1に示す符号「R」、「G」、「B」は、各画素回路Pの表示色を示す。「R」は赤色を示し、「G」は緑色を示し、「B」は青色を示す。本実施形態においては、図1に示すように、「R」、「G」、「B」の各色を表示色とする3個の画素回路Pごとにひとつのセンシング回路40が設けられる。本実施形態においては、「R」、「G」、「B」の各色を表示色とする3個の画素回路Pと、当該3個の画素回路Pに対応して設けられるひとつのセンシング回路40とでひとつの単位画素Cが構成される。
【0013】
図1に示すように、画素領域100には、X方向に延在するm本の走査線102と、各走査線102と対をなしてX方向に延在するm本の制御線43と、X方向に直交するY方向に延在するn本のデータ線104と、各センシング回路40に対応して設けられるとともにY方向に延在する複数(n/3本)の検出線74とが設けられる(mおよびnは2以上の自然数)。各画素回路Pは、走査線102とデータ線104との交差に対応する位置に配置される。従って、これらの画素回路Pは縦m行×横n列のマトリクス状に配列する。また、各センシング回路40は、制御線43と検出線74との交差に対応する位置に配置される。従って、これらのセンシング回路40は縦m行×横n/3列のマトリクス状に配列する。画素領域100の背面側には、バックライト(図示省略)が設けられている。
【0014】
表示回路用走査線駆動回路20は、m本の走査線102の各々に出力される走査信号Gi(i=1〜m)を水平走査期間毎に順番にアクティブレベルに設定することで各走査線102を順次に選択する。データ線駆動回路30は、表示回路用走査線駆動回路20が選択した走査線102に対応する1行分のn個の画素回路Pの各々に対応するデータ電位VD[1]ないしVD[n]を生成して各データ線104に出力する。第i行の選択時に第j列目(jは1≦j≦nを満たす整数)のデータ線104に出力されるデータ電位VD[j]は、第i行の第j列目に位置する画素回路Pに対して指定された階調に対応する電位となる。
【0015】
図1に示すように、画素回路Pは、液晶素子50とトランジスタ51とを含む。液晶素子50は、画素電極53および共通電極55と、両者間で発生する電界が印加される液晶57とで構成される。共通電極55には共通電位Vcomが供給される。本実施形態においては、画素電極53と共通電極55との間に発生する横方向の電界によって液晶57の配向が制御される横電界方式を採用している。トランジスタ51は、Nチャネル型のTFT(Thin Film Transistor)で構成され、画素電極53とデータ線104との間に介在して両者間の導通を制御する。トランジスタ51のゲートは走査線102に接続される。従って第i行目の走査線102が選択されると、第i行目の各画素回路Pのトランジスタ51がオン状態となり、各画素回路Pの画素電極53にはデータ線104からデータ電位VDが供給される。これによって、各画素回路Pの画素電極53と共通電極55との間に電圧(=VD−Vcom)が印加される。各画素回路Pにおける液晶素子50の透過率(バックライトから液晶素子50に照射される光のうち観察側に透過する光量の割合)は、当該画素回路Pに供給されるデータ電位VDに応じて変化する。
【0016】
センサ回路用走査線駆動回路41は、各センシング回路40を駆動するためのリセット信号RESおよび選択信号SELを生成し、各制御線43にリセット信号RESおよび選択信号SELを供給する。説明の便宜上、第i行目の制御線43に供給されるリセット信号RESをRES[i]、選択信号SELをSEL[i]と表記する。図2に示すように、制御線43は、各々がX方向に延在する第1制御線72と第2制御線76とからなり、第1制御線72にはリセット信号RES[i]が供給され、第2制御線76には選択信号SEL[i]が供給される。センサ回路用走査線駆動回路41によって駆動されたセンシング回路40は、対象物との接触を検出するための検出信号Tを検出線74へ出力する。検出回路42は、各センシング回路40から出力される検出信号Tに基づいて、対象物と表示装置10との接触を検出する。
【0017】
図2は、センシング回路40の構成を示す回路図である。図2においては、第i行に属するひとつのセンシング回路40の構成が示されている。センシング回路40は、リセットトランジスタ61と、増幅トランジスタ62と、選択トランジスタ63と、基準容量素子Crと、受光量に応じた大きさの受光信号を出力する受光素子として機能するフォトダイオードQとを備える。フォトダイオードQの陽極は固定電位に接続されている。
【0018】
図2に示すように、Nチャネル型のリセットトランジスタ61のドレインは電源線70に接続される一方、ソースは増幅トランジスタ62のゲートと接続される。電源線70には電源電位VRHが供給される。リセットトランジスタ61のゲートは第1制御線72に接続される。第1制御線72にはリセット信号RES[i]が供給される。リセット信号RES[i]がハイレベルの場合、リセットトランジスタ61はオン状態に遷移し、リセット信号RES[i]がローレベルの場合、リセットトランジスタ61はオフ状態に遷移する。
Nチャネル型の増幅トランジスタ62のドレインは電源線70に接続される一方、ソースはNチャネル型の選択トランジスタ63のドレインに接続される。
図2に示すように、増幅トランジスタ62のゲートと電源線70との間には基準容量素子Crが介在する。基準容量素子Crは、第1電極64と第2電極65とを備え、第1電極64は電源線70と接続される一方、第2電極65は増幅トランジスタ62のゲートと接続される。また、増幅トランジスタ62のゲートにはフォトダイオードQの陰極が接続される。フォトダイオードQは、例えば、陽極と陰極の間に配置されたアモルファスシリコンにより構成される。
図2に示すように、選択トランジスタ63のソースは検出線74に接続される。選択トランジスタ63のゲートは第2制御線76に接続される。第2制御線76には選択信号SEL[i]が供給される。選択信号SEL[i]がハイレベルの場合、選択トランジスタ63はオン状態に遷移し、選択信号SEL[i]がローレベルの場合、選択トランジスタ63はオフ状態に遷移する。
【0019】
次に、センシング回路40の動作を図3〜図6を参照しながら説明する。センシング回路40は、リセット期間Tres、センシング期間Tsen、および読み出し期間Toutを一単位として動作する。図3に示すように、リセット期間Tresにおいては、リセット信号RES[i]はハイレベルに設定される。すなわち、リセット期間Tresにおいては、リセットトランジスタ61はオン状態になる。一方、選択信号SEL[i]はローレベルに維持され、選択トランジスタ63はオフ状態に維持される。このとき、図4に示すように、増幅トランジスタ62のゲートの電位VAは電源電位VRHに設定(リセット)される。
【0020】
図3に示すように、リセット期間Tres経過後の次の期間であるセンシング期間Tsenにおいては、リセット信号RES[i]のレベルがローレベルに遷移する。これにより、図5に示すように、リセットトランジスタ61はオフ状態に遷移する。また、センシング期間Tsenにおいては、選択信号SEL[i]はローレベルに維持され、選択トランジスタ63はオフ状態に維持される。このとき、増幅トランジスタ62のゲートの電位VAは、フォトダイオードQの電圧Vpdに応じた値に設定される。フォトダイオードQの電圧Vpdは、フォトダイオードQに対して入射される光量に応じて決まる。
【0021】
図3に示すように、センシング期間Tsenの次の期間である読み出し期間Toutにおいては、選択信号SEL[i]がハイレベルに遷移する。これにより、図6に示すように選択トランジスタ63がオン状態になり、増幅トランジスタ62のゲートの電位VAに応じた大きさの検出電流Itが検出線74を流れる。この検出電流Itは検出回路42へ供給される。
【0022】
センシング期間Tsenにおいて指などの対象物が表示装置10に影を落としながら接触または近接すると、影になった領域に対応して設けられたフォトダイオードQの受光量が変化してフォトダイオードQの電圧Vpdが変化する。これに応じて増幅トランジスタ62のゲートの電位VAも変化する。従って、対象物が接触または近接していない状態のときに読み出し期間Tsenにおいて出力される検出電流Itの値と、対象物が接触または近接したときに読み出し期間Tsenにおいて出力される検出電流Itの値とは異なる。検出回路42は、検出電流It(検出信号Tに相当)の値に基づいて対象物と表示装置10との接触または近接を検出する。
【0023】
図7は、表示装置10におけるひとつの単位画素Cを簡略化して表した平面図である。図7において、フォトダイオードQが配置される領域を「受光領域E」と表記し、フォトダイオードQからの受光信号を増幅して検出信号(検出電流It)を出力する回路部が配置される領域を「回路領域F」と表記する。図7に示すように、回路領域Fは受光領域Eから見てX方向に配置される。また、各画素電極53が配置される領域を「サブ画素領域G」と表記する。本実施形態においては、図7に示すように、3個のサブ画素領域GがX方向に配列する。また、図7に示すように、受光領域Eと回路領域Fとで光検出領域Hが構成される。光検出領域Hから見てX方向と直交するY方向には、3個のサブ画素領域Gからなる表示領域Iが光検出領域Hに隣接して配置される。本実施形態においては、受光領域Eに対応するサブ画素領域Gを第1のサブ画素領域G1と表記し、回路領域Fに対応するサブ画素領域Gを第2のサブ画素領域G2と表記する。図7に示すように、光検出領域Hと表示領域Iとで単位画素Cが構成される。図7において、単位画素は矩形の形状で表される。
【0024】
図8は、表示装置10におけるひとつの単位画素Cの具体的な構造を示す平面図である(図7に対応)。図8において、同じハッチングが付された複数の要素または同じ点線で表された複数の要素は、共通の膜体(単層および複数層の何れであるかは不問である)の選択的な除去によって同一の工程で形成される。複数の要素が共通の膜体の選択的な除去によって同一の工程で形成されることを以下では単に「同層から形成される」と表記する。図8に示すように、受光領域EにはフォトダイオードQが配置され、回路領域Fにはリセットトランジスタ61、増幅トランジスタ62、選択トランジスタ63、基準容量素子Crが配置される。また、複数のサブ画素領域Gの各々には画素電極53が配置される。
【0025】
先ず、回路領域Fに配置された各要素の構造について説明する。図8に示すように、リセットトランジスタ61の半導体層81は、増幅トランジスタ62の半導体層82と、選択トランジスタ63の半導体層83と、各画素回路Pにおけるトランジスタ51の半導体層52と同層から形成される。リセットトランジスタ61のゲート層84は、増幅トランジスタ62のゲート層85と、選択トランジスタ63のゲート層86と、基準容量素子Crの第2電極65と、トランジスタ51のゲート層54と同層から形成される。リセットトランジスタ61のドレイン領域は、コンタクトホールCH1を介して電源線70と接続される。リセットトランジスタ61のソース領域は、コンタクトホールCH2を介して第1配線層87と接続される。第1配線層87は電源線70と同層から形成される。図8に示すように、第1配線層87はコンタクトホールCH3を介して増幅トランジスタ62のゲート層85に接続されるとともに、コンタクトホールCH4を介して第2配線層88に接続される。第2配線層88は増幅トランジスタ62のゲート層85と同層から形成される。
【0026】
図8に示すように、増幅トランジスタ62のゲート層85は、基準容量素子Crにおける第2電極65と連続的に形成される。また、図8に示すように、基準容量素子Crにおける第1電極64はリセットトランジスタ61の半導体層81および増幅トランジスタ62の半導体層82と連続的に形成される。
【0027】
図8に示すように、増幅トランジスタ62のドレイン領域はコンタクトホールCH5を介して電源線70と接続される。また、図8に示すように、選択トランジスタ63のソース領域はコンタクトホールCH6を介して検出線74と接続される。検出線74は電源線70と同層から形成される。本実施形態においては、増幅トランジスタ62のソース領域と選択トランジスタ63のドレイン領域とは連続している。
【0028】
次に、受光領域Eに配置されたフォトダイオードQの構造について説明する。図8に示すように、フォトダイオードQの陰極はコンタクトホールCH7を介して第2配線層88と接続される。また、フォトダイオードの陽極はコンタクトホールCH8を介して第3配線層89と接続される。第3配線層89は第2配線層88と同層から形成される。第3配線層89には固定電位が供給される。図8に示すように、本実施形態においては、第2配線層88と第3配線層89との間に2つのフォトダイオードQが並列的に接続されている。図2においては、これら2つのフォトダイオードQをひとつのフォトダイオードQとして便宜的に表している。
【0029】
次に、図8に示す第1のサブ画素領域G1に着目して説明する。図8に示すように、画素電極53および共通電極55は異なる層から形成されて互いに対向するように配置される。図8に示すように、共通電極55には、画素電極53と共通電極55との間で発生する電界を通すためのスリット58が形成される。本実施形態においては、共通電極55は各サブ画素領域Gにわたって連続的に形成される。また、図8に示すように、トランジスタ51のソースメタル90は、コンタクトホールCH9を介して画素電極53と接続される。トランジスタ51のソースメタル90は、電源線70と、検出線74と、データ線104と同層から形成される。また、トランジスタ51のドレインメタルはデータ線104と連続的に形成される。なお、各層間には絶縁層等の層が介在しているが、図8においては図示を省略している。
【0030】
図9は、図8に示すA−A’線から見た断面図である。図9に示すように、互いに対向する第1基板11と第2基板12との間に液晶57が挟持される。液晶分子は、その長軸方向が基板と平行な方向となるように配列される。第1基板11のうち第2基板12との対向面上には第1絶縁層Fa1が形成される。図9において第1絶縁層Fa1は単一の層として表されているが、実際には複数の層から形成されており、各トランジスタの半導体層およびゲート層、電源線70、検出線74、データ線104などが各層の面上に形成される。ここでは詳細な説明は省略する。
【0031】
図9に示すように、第1絶縁層Fa1の面上には、画素電極53が設けられる。画素電極53は第2絶縁層Fa2によって覆われる。第2絶縁層Fa2の面上には、共通電極55が画素電極53と対向するように設けられる。画素電極53と共通電極55との間に電圧が印加されると、図8に示すように、画素電極53と共通電極55との間に電界Eが発生する。
【0032】
再び図7に戻って説明を続ける。図7に示すように、受光領域EのY方向の長さYeは、回路領域FのY方向の長さYfよりも小さい。ここで、本実施形態においては、受光領域EのY方向の長さYeと受光領域Eに対応する第1のサブ画素領域G1のY方向の長さYg1との和と、回路領域FのY方向の長さYfと回路領域Fに対応する第2のサブ画素領域G2のY方向の長さYg2との和とを等しくするために、第1のサブ画素領域G1のY方向の長さYg1を、第2のサブ画素領域G2のY方向の長さYg2よりも大きく設定している。これにより、図25に示される従来の構成と比べて、単位画素Cに生じるデッドスペースを軽減できるという利点がある。
【0033】
ところで、本実施形態においては、第2のサブ画素領域G2のY方向の長さYg2は第1のサブ画素領域G1のY方向の長さYg1よりも小さく、第2のサブ画素領域G2において画像が表示される領域の面積は第1のサブ画素領域G1において画像が表示される領域の面積よりも小さい。そうすると、単位画素Cにおける「R(赤色)」「G(緑色)」「B(青色)」の表示色にばらつきが発生して表示品質が低下するという問題が発生する。ここで、青色は赤色や緑色に比べて視感度(色の明るさ)が低いから、本実施形態においては、ひとつの単位画素Cにおける3つのサブ画素領域Gのうち画像が表示される領域の面積が最も小さい第2のサブ画素領域G2の表示色を「B(青色)」としている。当該ひとつの単位画素Cにおいては、表示色が「R(赤色)」である第1のサブ画素領域G1において画像が表示される領域の面積と、表示色が「G(緑色)」である第1のサブ画素領域G1において画像が表示される領域の面積とは等しいから、青色よりも視感度が高い赤色と緑色とは揃って表示される。従って、本実施形態によれば、第2のサブ画素領域G2の表示色を青色以外の色(例えば赤色や緑色)にする態様と比べて見た目への影響を軽減できるから、表示品質の低下を抑制できるという利点がある。
【0034】
<B:第2実施形態>
図10は、本発明の第2実施形態に係る表示装置10におけるひとつの単位画素Cを簡略化して示す平面図である(第1実施形態における図7に対応)。本実施形態においては、第1のサブ画素領域G1のX方向の長さX1と第2のサブ画素領域G2のX方向の長さX2とが異なり、かつ、第1のサブ画素領域G1において画像が表示される領域の面積と第2のサブ画素領域G2において画像が表示される領域の面積とが等しい点で上述の第1実施形態の構成と異なる。より具体的には、第1のサブ画素領域G1のX方向の長さX1は第2のサブ画素領域G2のX方向の長さX2より小さく、第1のサブ画素領域G1において画像が表示される領域の面積と第2のサブ画素領域において画像が表示される領域の面積とが等しい。このため、上述の第1実施形態とは異なり、単位画素Cにおける「R」「G」「B」の表示色にばらつきが発生することがないから、表示品質が低下することを抑制できるという利点がある。
【0035】
<C:第3実施形態>
図11は、本発明の第3実施形態に係る表示装置10におけるセンシング回路40の構成を示す回路図である(第1実施形態における図2に対応)。本実施形態に係るセンシング回路40は、フォトダイオードQを用いずに、接触検出用容量素子Clを用いる点で上述の各実施形態の構成と異なる。図11に示すように、センシング回路40は、リセットトランジスタ61と、増幅トランジスタ62と、選択トランジスタ63と、基準容量素子Crと、接触検出用容量素子Clとを備える。図11に示すように、接触検出用容量素子Clは、第3電極66と第4電極67とを含む。第3電極66には共通電位Vcomが供給される。
【0036】
図11に示すように、Nチャネル型のリセットトランジスタ61のドレインは電源線70に接続される一方、ソースは増幅トランジスタ62のゲートと接続される。電源線70には電源電位VRHが供給される。リセットトランジスタ61のゲートは第1制御線72に接続される。第1制御線72にはリセット信号RES[i]が供給される。リセット信号RES[i]がハイレベルの場合、リセットトランジスタ61はオン状態に遷移し、リセット信号RES[i]がローレベルの場合、リセットトランジスタ61はオフ状態に遷移する。
Nチャネル型の増幅トランジスタ62のドレインは電源線70に接続される一方、ソースはNチャネル型の選択トランジスタ63のドレインに接続される。
図11に示すように、増幅トランジスタ62のゲートと第1制御線72との間には基準容量素子Crが介在する。また、増幅トランジスタ62のゲートは接触検出用容量素子Clの第4電極67と接続される。
図11に示すように、選択トランジスタ63のソースは検出線74に接続され、ゲートは第2制御線76に接続される。第2制御線76には選択信号SEL[i]が供給される。選択信号SEL[i]がハイレベルの場合、選択トランジスタ63はオン状態に遷移し、選択信号SEL[i]がローレベルの場合、選択トランジスタ63はオフ状態に遷移する。
【0037】
次に、センシング回路40の動作を図12〜図15を参照しながら説明する。センシング回路40は、リセット期間Tres、センシング期間Tsen、および読み出し期間Toutを一単位として動作する。図12に示すように、リセット期間Tresにおいては、第1制御線72に供給されるリセット信号RES[i]のレベルは電位VDに設定される。すなわち、リセット期間Tresにおいては、リセット信号RES[i]のレベルはハイレベルに設定されてリセットトランジスタ61はオン状態になる。一方、第2制御線76に供給される選択信号SEL[i]はローレベルに維持され、選択トランジスタ63はオフ状態に維持される。このとき、図13に示すように、増幅トランジスタ62のゲートの電位VAは電源電位VRHに設定(リセット)される。また、接触検出用容量素子Clの第4電極67にも電源電位VRHが供給され、接触検出用容量素子Clの第3電極66と第4電極67との間の電圧はVRH−Vcomに保持される。
【0038】
図12に示すように、リセット期間Tres経過後の次の期間であるセンシング期間Tsenにおいては、リセット信号RES[i]のレベルがVDからGND(=0V)に変化する。これにより、図14に示すように、リセットトランジスタ61はオフ状態に遷移する。また、センシング期間Tsenにおいては、選択信号SEL[i]はローレベルに維持され、選択トランジスタ63はオフ状態に維持される。増幅トランジスタ62のゲートのインピーダンスは十分に高いから、センシング期間Tsenにおいては、増幅トランジスタ62のゲートは電気的にフローティング状態になる。図14に示すように、基準容量素子Crの一方の電極は第1制御線72に接続されるから、第1制御線72に供給されるリセット信号RESのレベルがVDからGNDに変化すると、それに応じて増幅トランジスタ62のゲートの電位VAも変化する。このときのゲートの電位VAの変化量は、基準容量素子Crと接触検出用容量素子Clとの容量比に応じた値となる。
【0039】
図12に示すように、センシング期間Tsenの次の期間である読み出し期間Toutにおいては、選択信号SEL[i]がハイレベルに遷移する。これにより、図15に示すように選択トランジスタ63がオン状態になり、増幅トランジスタ62のゲートの電位VAに応じた大きさの検出電流Itが検出線74を流れる。この検出電流Itは検出回路42へ供給される。
【0040】
詳細な態様については後述するが、センシング期間Tsenにおいて対象物が表示装置10に接触すると接触検出用容量素子Clの容量値が変化する。接触検出用容量素子Clの容量値が変化すると、それに応じて増幅トランジスタ62のゲートの電位VAも変化する。従って、対象物が表示装置10に接触していない状態のときに読み出し期間Tsenにおいて出力される検出電流Itの値と、対象物が表示装置に接触したときに読み出し期間Tsenにおいて出力される検出電流Itの値とは異なる。検出回路40は、検出電流It(検出信号Tに相当)の値に基づいて対象物と表示装置10との接触を検出する。
【0041】
図16は、表示装置10におけるひとつの単位画素Cを簡略化して表した平面図である。図16において、接触検出用容量素子Clが配置される領域を「容量素子領域K」と表記し、接触検出用容量素子Clの容量値に応じた検出信号(検出電流It)を出力する回路部が配置される領域を「回路領域F」と表記する。図16に示すように、回路領域Fは容量素子領域Kから見てX方向に配置される。また、第1実施形態と同様に、各画素電極53が配置される領域を「サブ画素領域G」と表記する。本実施形態においても、3個のサブ画素領域GがX方向に配列する。図16に示すように、容量素子領域Kと回路領域Fとで静電容量検出領域Lが構成される。静電容量検出領域Lから見てY方向には、3個のサブ画素領域Gからなる表示領域Iが静電容量検出領域Lに隣接して配置される。容量素子領域Kに対応するサブ画素領域Gを第1のサブ画素領域G1と表記し、回路領域Fに対応するサブ画素領域Gを第2のサブ画素領域G2と表記する。図16に示すように、静電容量検出領域Lと表示領域Iとで単位画素Cが構成される。図16において、単位画素Cは矩形の形状で表される。
【0042】
図17は、本実施形態に係る表示装置10におけるひとつの単位画素Cの構造を示す平面図である(図16に対応)。図17に示すように、容量素子領域Kには接触検出用容量素子Clを構成する第3電極66と第4電極67とが配置され、回路領域Fにはリセットトランジスタ61、増幅トランジスタ62、選択トランジスタ63、基準容量素子Crが配置される。また、複数のサブ画素領域Gの各々には画素電極53が配置される。
【0043】
図17に示す容量素子領域Kにおいて、第4電極67は、コンタクトホールCH10を介して第2配線層88と接続される。第4電極67は、画素電極53と同層から形成される。第3電極66は、第4電極67と対向するように配置され、共通電極55と同層から形成される。第3電極66には、第3電極66と第4電極67との間で発生する電界を通すためのスリット68が形成される。
【0044】
図17に示す回路領域Fにおいて、基準容量素子Crにおける第1電極64は、コンタクトホールCH11を介して第4配線層92と接続される。第4配線層92は、コンタクトホールCH12を介してリセットトランジスタ61のゲート層84(図11における第1制御線72に相当)と接続される。すなわち、基準容量素子Crの第1電極64は、第4配線層92を介してリセットトランジスタ61のゲート層84と接続される。その他の構成は第1実施形態の構成と同じであるから、重複する部分については説明を省略する。
【0045】
図18は、図17に示すB−B’線から見た断面図である。図18に示すように、互いに対向する第1基板11と第2基板12との間に誘電物質である液晶57が挟持される。第1基板11のうち第2基板12との対向面上には第3絶縁層Fa3が形成される。図18において第3絶縁層Fa3は単一の層として表されているが、実際には複数の層から形成されており、各トランジスタの半導体層およびゲート層、電源線70、検出線74、データ線104などが各層の面上に形成される。ここでは詳細な説明は省略する。
【0046】
図18に示すように、第3絶縁層Fa3の面上には、第4電極67が設けられる。第4電極67は第4絶縁層Fa4によって覆われる。第4絶縁層Fa4の面上には、第3電極66が第4電極67と対向するように設けられる。本実施形態においては、図18に示すように、第3電極66および第4電極67と、両者間で発生する電界が印加される液晶57とで容量Clmが複数構成される。これら複数の容量Clmで、図11に示す接触検出用容量素子Clが構成される。
【0047】
ここで、接触検出用容量素子Clの容量値の変化について簡単に説明する。指などの対象物が表示装置10に接触すると基板が撓み、第1基板11と第2基板12との距離が小さくなる。これにより、基板間に挟持された液晶57の配向が乱れ、容量Clmの容量値が変化する。従って、接触検出用容量素子Clの容量値が変化する。
【0048】
再び図16に戻って説明を続ける。図16に示すように、容量素子領域KのY方向の長さYkは、回路領域FのY方向の長さYfよりも小さい。ここで、本実施形態においては、容量素子領域KのY方向の長さYkと容量素子領域Kに対応する第1のサブ画素領域G1のY方向の長さYg1との和と、回路領域FのY方向の長さYfと回路領域Fに対応する第2のサブ画素領域G2のY方向の長さYg2との和とを等しくするために、第1のサブ画素領域G1のY方向の長さYg1を、第2のサブ画素領域G2のY方向の長さYg2よりも大きく設定している。これにより、上述の第1実施形態と同様に、図25に示される従来の構成と比べて、単位画素Cに生じるデッドスペースを軽減できるという利点がある。また、本実施形態においても、上述の第1実施形態と同様に、ひとつの単位画素Cにおける3つのサブ画素領域Gのうち画像が表示される領域の面積が最も小さい第2のサブ画素領域G2の表示色を「B(青色)」とすることもできる。さらに、上述の第2実施形態と同様に、第1のサブ画素領域G1のX方向の長さX1を第2のサブ画素領域G2のX方向の長さX2より小さくすることで、第1のサブ画素領域G1において画像が表示される領域の面積と第2のサブ画素領域において画像が表示される領域の面積とを等しくすることもできる。
【0049】
<D:変形例>
本発明は上述した各実施形態に限定されるものではなく、例えば、以下の変形が可能である。また、以下に示す変形例のうちの2以上の変形例を組み合わせることもできる。
【0050】
(1)変形例1
上述の各実施形態に係る単位画素Cにおいては、「R」、「G」、「B」の各色を表示色とする3個のサブ画素領域Gで表示領域Iが構成される態様が例示されているが、これに限らず、例えば図19に示すように、各々の表示色が「R」「G」「B」である3個のサブ画素領域Gでひとつの組Jを構成し、複数の組Jで表示領域Iを構成する態様とすることもできる。図20は、図19に示す態様の具体的な構造を示す平面図である。図19および図20の態様によれば、上述の各実施形態のようにひとつの組Jにひとつのセンシング回路40が対応して設けられる態様と比べて、センシング回路40の数を減らすことができる。これにより、センシングデータの処理量を減らすことができるから、データ処理速度の向上ならびに消費電力の低減が図られる。
【0051】
また、上述の第1実施形態のように、回路領域Fに対応する第2のサブ画素領域G2において画像が表示される領域の面積が、受光領域Eに対応する第1のサブ画素領域G1において画像が表示される領域の面積よりも小さい態様においては、複数の組Jごとにセンシング回路40を設けることで、画像が表示される領域の面積が小さい第2のサブ画素領域G2の数を、各組Jごとにセンシング回路40を設ける態様よりも少なくできるから、表示装置10において画像が表示される領域の面積を大きくできるという利点がある。
【0052】
なお、各々の表示色が「R」「G」「B」である3個のサブ画素領域Gでひとつの組Jを構成する態様に限らず、例えば各々の表示色が「R」「G」「B」「W(白色)」である4個のサブ画素領域Gでひとつの組Jを構成することもできる。要するに、各々の表示色が異なる複数のサブ画素領域Gでひとつの組Jが構成される態様であればよく、各組Jごとにセンシング回路40を設けることもできるし、複数の組Jごとにセンシング回路40を設けることもできる。
【0053】
(2)変形例2
上述の各実施形態においては、第1基板11上に画素電極53と共通電極55とが配置される態様が例示されているが、これに限らず、例えば画素電極53および共通電極55のうちの一方の電極を第1基板11上に設ける一方、他方の電極を第2基板12のうち第1基板11との対向面上に設ける態様とすることもできる。また、上述の第3実施形態において、接触検出用容量素子Clを構成する第3電極66と第4電極67とは、第1基板11上に設けられているが、これも上記と同様に、第3電極66および第4電極67のうちの一方の電極を第1基板11上に設ける一方、他方の電極を第2基板12のうち第1基板11との対向面上に設ける態様とすることもできる。
【0054】
(3)変形例3
上述の第1実施形態においては、図7に示すように、受光領域EのY方向の長さYeが回路領域FのY方向の長さYfよりも小さい態様が例示されているが、これに限らず、図21に示すように、受光領域のY方向の長さYeが回路領域FのY方向の長さYfよりも大きい態様とすることもできる。この場合、回路領域Fに対応するサブ画素領域Gを第1のサブ画素領域G1と表記し、受光領域Eに対応するサブ画素領域Gを第2のサブ画素領域G2と表記する。図21に示す構成においても、受光領域EのY方向の長さYeと受光領域Eに対応する第2のサブ画素領域G2のY方向の長さYg2との和と、回路領域FのY方向の長さYfと回路領域Fに対応する第1のサブ画素領域G1のY方向の長さYg1との和とを等しくするために、第1のサブ画素領域G1のY方向の長さYg1は、第2のサブ画素領域G2のY方向の長さYg2よりも大きく設定される。これにより、図25に示される従来の構成と比べて、単位画素Cに生じるデッドスペースを軽減できるという利点がある。
【0055】
要するに、本発明に係る表示装置10においては、受光領域EのY方向の長さYeと回路領域FのY方向の長さYfとは異なり、受光領域Eおよび回路領域FのうちY方向の長さが小さい方に隣接する第1のサブ画素領域G1のY方向の長さYg1は、受光領域Eおよび回路領域FのうちY方向の長さが大きい方に隣接する第2のサブ画素領域G2のY方向の長さよりも大きい態様であればよい。
【0056】
(4)変形例4
上述の第1実施形態においては、受光領域EのY方向の長さYeと第1のサブ画素領域G1のY方向の長さYg1との和と、回路領域FのY方向の長さYfと第2のサブ画素領域G2のY方向の長さYg2との和とが等しい態様が例示されているが、これに限らず、受光領域EのY方向の長さYeと第1のサブ画素領域G1のY方向の長さYg1との和と、回路領域FのY方向の長さYfと第2のサブ画素領域G2のY方向の長さYg2との和とが異なる値となる態様とすることもできる。この態様においては、受光領域EのY方向の長さYeと第1のサブ画素領域G1のY方向の長さYg1との和と、回路領域FのY方向の長さYfと第2のサブ画素領域G2のY方向の長さYg2との和との差が、図25に示す従来の構成と比べて小さくなるように、第1のサブ画素領域G1のY方向の長さYg1を、第2のサブ画素領域G2のY方向の長さYg2よりも大きく設定することで、単位画素Cに生じるデッドスペースを図25に示す構成と比べて軽減できる。
【0057】
(5)変形例5
上述の各実施形態に係る表示装置10において、第1基板11と第2基板12との間に挟持される電気光学素子の種類は任意である。例えば上述の各実施形態のように、液晶57が第1基板11と第2基板12との間に挟持される態様とすることもできるし、有機発光ダイオード素子、無機発光ダイオード、LED(Light Emitting Diode)などを液晶の代わりに採用することもできる。また、上述の第3実施形態に係るセンシング回路40において、第1基板11と第2基板12との間に挟持される誘電物質の種類も任意である。
【0058】
<E:応用例>
次に、本発明に係る表示装置10を利用した電子機器について説明する。図21は、以上に説明した何れかの形態に係る表示装置10を採用したモバイル型のパーソナルコンピュータの構成を示す斜視図である。パーソナルコンピュータ2000は、表示装置10と本体部2010とを備える。本体部2010には、電源スイッチ2001およびキーボード2002が設けられている。
【0059】
図22に、実施形態に係る表示装置10を適用した携帯電話機の構成を示す。携帯電話機3000は、複数の操作ボタン3001およびスクロールボタン3002、ならびに表示装置10を備える。スクロールボタン3002を操作することによって、表示装置10に表示される画面がスクロールされる。
【0060】
図23に、実施形態に係る表示装置10を適用した携帯情報端末(PDA:Personal Digital Assistants)の構成を示す。情報携帯端末4000は、複数の操作ボタン4001および電源スイッチ4002、ならびに表示装置10を備える。電源スイッチ4002を操作すると、住所録やスケジュール帳といった各種の情報が表示装置10に表示される。
【0061】
なお、本発明に係る表示装置が適用される電子機器としては、図21から図23に示したもののほか、デジタルスチルカメラ、テレビ、ビデオカメラ、カーナビゲーション装置、ページャ、電子手帳、電子ペーパー、電卓、ワードプロセッサ、ワークステーション、テレビ電話、POS端末、プリンタ、スキャナ、複写機、ビデオプレーヤ、タッチパネルを備えた機器等などが挙げられる。また、本発明に係る表示装置の用途は画像の表示に限定されない。例えば、光書込み型のプリンタや電子複写機といった画像形成装置においては、用紙などの記録材に形成されるべき画像に応じて感光体を露光する書込みヘッドが使用されるが、この種の書込みヘッドとしても本発明の表示装置は利用される。
【図面の簡単な説明】
【0062】
【図1】第1実施形態に係る表示装置の構成を示すブロック図である。
【図2】同実施形態に係るセンシング回路の構成を示す回路図である。
【図3】同実施形態に係るセンシング回路の動作を示すタイミングチャートである。
【図4】リセット期間におけるセンシング回路の動作を示す説明図である。
【図5】センシング期間におけるセンシング回路の動作を示す説明図である。
【図6】読み出し期間におけるセンシング回路の動作を示す説明図である。
【図7】第1実施形態に係る単位画素の構成を簡略化して示す平面図である。
【図8】同実施形態に係る単位画素の具体的な構造を示す平面図である。
【図9】図8に示すA−A’線から見た断面図である。
【図10】第2実施形態に係る単位画素の構成を簡略化して示す平面図である。
【図11】第3実施形態に係るセンシング回路の構成を示す回路図である。
【図12】同実施形態に係るセンシング回路の動作を示すタイミングチャートである。
【図13】リセット期間におけるセンシング回路の動作を示す説明図である。
【図14】センシング期間におけるセンシング回路の動作を示す説明図である。
【図15】読み出し期間におけるセンシング回路の動作を示す説明図である。
【図16】第3実施形態に係る単位画素の構成を簡略化して示す平面図である。
【図17】同実施形態に係る単位画素の具体的な構造を示す平面図である。
【図18】図17に示すB−B’線から見た断面図である。
【図19】本発明の変形例に係る単位画素を簡略化して示す平面図である。
【図20】本発明の変形例に係る単位画素の具体的な構造を示す平面図である。
【図21】本発明の変形例に係る単位画素を簡略化して示す平面図である。
【図22】本発明に係る電子機器の具体的な形態を示す斜視図である。
【図23】本発明に係る電子機器の具体的な形態を示す斜視図である。
【図24】本発明に係る電子機器の具体的な形態を示す斜視図である。
【図25】従来の単位画素の構成を示す平面図である。
【符号の説明】
【0063】
10……表示装置、11……第1基板、12……第2基板、40……センシング回路、42……検出回路、50……液晶素子、53……画素電極、55……共通電極、57……液晶、64……第1電極、65……第2電極、66……第3電極、67……第4電極、C……単位画素、Cl……接触検出用容量素子、E……受光領域、F……回路領域、G1……第1のサブ画素領域、G2……第2のサブ画素領域、J……組、P……画素回路、Q……フォトダイオード。
【特許請求の範囲】
【請求項1】
各々が、矩形の形状で表され、かつ光検出領域および表示領域からなる複数の単位画素を備えた表示装置であって、
前記光検出領域は、受光量に応じた大きさの受光信号を出力する受光素子が配置される受光領域と、前記受光信号を増幅して検出信号を出力する回路部が配置されて前記受光領域から見て第1方向に位置する回路領域とからなり、
前記表示領域は、各々に画素電極が配置されて前記第1方向に配列する複数のサブ画素領域からなり、
前記第1方向と直交する方向を第2方向としたとき、
前記光検出領域から見て前記第2方向には前記表示領域が隣接して配置され、
前記受光領域の前記第2方向の長さと前記回路領域の前記第2方向の長さとは異なり、
前記受光領域および前記回路領域のうち前記第2方向の長さが小さい方に隣接する第1のサブ画素領域の前記第2方向の長さは、前記受光領域および前記回路領域のうち前記第2方向の長さが大きい方に隣接する第2のサブ画素領域の前記第2方向の長さよりも大きい、
ことを特徴とする表示装置。
【請求項2】
各々が、矩形の形状で表され、かつ静電容量検出領域および表示領域からなる複数の単位画素を備えた表示装置であって、
前記静電容量検出領域は、容量素子が配置される容量素子領域と、前記容量素子の容量値の大きさに応じた検出信号を出力する回路部が配置されて前記容量素子から見て第1方向に位置する回路領域とからなり、
前記表示領域は、各々に画素電極が配置されて前記第1方向に配列する複数のサブ画素領域からなり、
前記第1方向と直交する方向を第2方向としたとき、
前記静電容量検出領域から見て前記第2方向には前記表示領域が隣接して配置され、
前記容量素子領域の前記第2方向の長さと前記回路領域の前記第2方向の長さとは異なり、
前記容量素子領域および前記回路領域のうち前記第2方向の長さが小さい方に隣接する第1のサブ画素領域の前記第2方向の長さは、前記容量素子領域および前記回路領域のうち前記第2方向の長さが大きい方に隣接する第2のサブ画素領域の前記第2方向の長さよりも大きい、
ことを特徴とする表示装置。
【請求項3】
前記第1のサブ画素領域の前記第1方向の長さは、前記第2のサブ画素領域の前記第1方向の長さよりも小さく、かつ、前記第1のサブ画素領域において画像が表示される領域の面積と前記第2のサブ画素領域において画像が表示される領域の面積とは等しい、
ことを特徴とする請求項1または請求項2に記載の表示装置。
【請求項4】
第1のサブ画素領域の表示色と前記第2のサブ画素領域の表示色とは異なるとともに、第2のサブ画素領域において画像が表示される領域の面積は第1のサブ画素領域において画像が表示される面積よりも小さく、
前記第2のサブ画素領域の表示色は青色である、
ことを特徴とする請求項1または請求項2に記載の表示装置。
【請求項5】
ひとつの前記単位画素において、前記複数のサブ画素領域の各々の表示色は異なる、
ことを特徴とする請求項1から請求項4の何れかに記載の表示装置。
【請求項6】
ひとつの前記単位画素において、各々の表示色が異なる複数の前記サブ画素領域でひとつの組が構成され、前記表示領域は複数の組からなる、
ことを特徴とする請求項1から請求項4の何れかに記載の表示装置。
【請求項7】
請求項1から請求項6の何れかに記載の表示装置を具備する電子機器。
【請求項1】
各々が、矩形の形状で表され、かつ光検出領域および表示領域からなる複数の単位画素を備えた表示装置であって、
前記光検出領域は、受光量に応じた大きさの受光信号を出力する受光素子が配置される受光領域と、前記受光信号を増幅して検出信号を出力する回路部が配置されて前記受光領域から見て第1方向に位置する回路領域とからなり、
前記表示領域は、各々に画素電極が配置されて前記第1方向に配列する複数のサブ画素領域からなり、
前記第1方向と直交する方向を第2方向としたとき、
前記光検出領域から見て前記第2方向には前記表示領域が隣接して配置され、
前記受光領域の前記第2方向の長さと前記回路領域の前記第2方向の長さとは異なり、
前記受光領域および前記回路領域のうち前記第2方向の長さが小さい方に隣接する第1のサブ画素領域の前記第2方向の長さは、前記受光領域および前記回路領域のうち前記第2方向の長さが大きい方に隣接する第2のサブ画素領域の前記第2方向の長さよりも大きい、
ことを特徴とする表示装置。
【請求項2】
各々が、矩形の形状で表され、かつ静電容量検出領域および表示領域からなる複数の単位画素を備えた表示装置であって、
前記静電容量検出領域は、容量素子が配置される容量素子領域と、前記容量素子の容量値の大きさに応じた検出信号を出力する回路部が配置されて前記容量素子から見て第1方向に位置する回路領域とからなり、
前記表示領域は、各々に画素電極が配置されて前記第1方向に配列する複数のサブ画素領域からなり、
前記第1方向と直交する方向を第2方向としたとき、
前記静電容量検出領域から見て前記第2方向には前記表示領域が隣接して配置され、
前記容量素子領域の前記第2方向の長さと前記回路領域の前記第2方向の長さとは異なり、
前記容量素子領域および前記回路領域のうち前記第2方向の長さが小さい方に隣接する第1のサブ画素領域の前記第2方向の長さは、前記容量素子領域および前記回路領域のうち前記第2方向の長さが大きい方に隣接する第2のサブ画素領域の前記第2方向の長さよりも大きい、
ことを特徴とする表示装置。
【請求項3】
前記第1のサブ画素領域の前記第1方向の長さは、前記第2のサブ画素領域の前記第1方向の長さよりも小さく、かつ、前記第1のサブ画素領域において画像が表示される領域の面積と前記第2のサブ画素領域において画像が表示される領域の面積とは等しい、
ことを特徴とする請求項1または請求項2に記載の表示装置。
【請求項4】
第1のサブ画素領域の表示色と前記第2のサブ画素領域の表示色とは異なるとともに、第2のサブ画素領域において画像が表示される領域の面積は第1のサブ画素領域において画像が表示される面積よりも小さく、
前記第2のサブ画素領域の表示色は青色である、
ことを特徴とする請求項1または請求項2に記載の表示装置。
【請求項5】
ひとつの前記単位画素において、前記複数のサブ画素領域の各々の表示色は異なる、
ことを特徴とする請求項1から請求項4の何れかに記載の表示装置。
【請求項6】
ひとつの前記単位画素において、各々の表示色が異なる複数の前記サブ画素領域でひとつの組が構成され、前記表示領域は複数の組からなる、
ことを特徴とする請求項1から請求項4の何れかに記載の表示装置。
【請求項7】
請求項1から請求項6の何れかに記載の表示装置を具備する電子機器。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【公開番号】特開2009−271308(P2009−271308A)
【公開日】平成21年11月19日(2009.11.19)
【国際特許分類】
【出願番号】特願2008−121439(P2008−121439)
【出願日】平成20年5月7日(2008.5.7)
【出願人】(000002369)セイコーエプソン株式会社 (51,324)
【Fターム(参考)】
【公開日】平成21年11月19日(2009.11.19)
【国際特許分類】
【出願日】平成20年5月7日(2008.5.7)
【出願人】(000002369)セイコーエプソン株式会社 (51,324)
【Fターム(参考)】
[ Back to top ]