表面実装部品、実装基板および実装構造体
【課題】多ピン構造の表面実装型部品においても、半田フラックス残渣を低減し、低背かつ小型で信頼性の高い実装構造体を提供する。
【解決手段】そこで本発明は、実装領域がパッケージ11の少なくとも一つの面内にある表面実装型部品10を、実装基板としてのプリント配線基板20に実装した実装構造体であって、パッケージ11と実装基板の少なくとも一方が、パッケージ11と実装基板との相対向する領域内に、パッケージ11の外面まで連通された凹部を有する外面まで連通された凹部13を有する。
【解決手段】そこで本発明は、実装領域がパッケージ11の少なくとも一つの面内にある表面実装型部品10を、実装基板としてのプリント配線基板20に実装した実装構造体であって、パッケージ11と実装基板の少なくとも一方が、パッケージ11と実装基板との相対向する領域内に、パッケージ11の外面まで連通された凹部を有する外面まで連通された凹部13を有する。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、表面実装部品、実装基板および実装構造体に係り、特にリフロー時におけるフラックス残渣の低減に関する。
【背景技術】
【0002】
重力加速度の方向成分を加速度センサで検知し、これを重力方向に対する傾斜角度として検知する傾斜検知ユニットにおいては、加速度センサは回路基板上での傾斜角を精度よく維持して実装する必要がある。
【0003】
このような加速度センサは、通常、面実装用のパッケージ構造をとることが多い。特にリード端子がパッケージの下面に入り込むように形成された構造では、実装部品底面との空間が狭い。そしてさらに8ピン以上の多ピン構造の半導体装置を構成する場合、実装面に対して、ランド面積が大きく、実装基板とパッケージとの間の空間がきわめて小さくなる。このため、半田ペーストに含まれているイソプロピルアルコール(IPA)などの溶液成分がリフロー時に蒸発せずに、フラックス残渣として実装基板とパッケージとの間に残留し易い。特に、パッケージの底面の中心近傍、つまり、外面に遠い領域で、フラックス残渣の残留が生じ易い。
【0004】
このため、実装基板のランド間や実装部品の裏面にフラックスが残留することにより、高温高湿下で、フラックス残渣中の溶液成分が蒸発する際に水分を呼び込み、その結果端子間の絶縁抵抗が低下するという問題があった。
【0005】
従来、ボンディング細線を切断してスタッドを形成し、実装基板と電子部品の底面との間に、間隙を形成し、半田接合後のフラックス除去のための洗浄を容易にした構造が提案されている(特許文献1)。
【0006】
また、パッケージの底面と側面に凹状となるようにリード端子を形成した構造も提案されている(特許文献2)。これは凹部内に半田が充填され、接続できるようにしたものである。このため、半田の流出は低減されるとしても、パッケージと実装基板との隙間はなくなり、リフロー時に隙間に一旦フラックスが流出すると残渣が生じてしまう。
【0007】
さらにまた、ケース板と同一材料で一体的に複数の突起を形成し、これをメタライズして端子電極とした半導体センサも提案されている。(特許文献3)。
【先行技術文献】
【特許文献】
【0008】
【特許文献1】実用新案登録第2568788号公報
【特許文献2】特開2007−132687号公報
【特許文献3】特開2007−43017号公報
【発明の概要】
【発明が解決しようとする課題】
【0009】
しかしながら、特許文献1の実装構造では、ボンディング細線を切断してスタッド形状としたものであり、結果として、スタッドの分だけ高さは高くなってしまい、低背化を阻むことになる。
【0010】
また、特許文献2の実装構造では、半田接合部は凹部となっているが、パッケージと実装基板は密着することになる。また、半田を厚くした場合、高さは高くなり、パッケージと実装基板の間に空隙は形成されるが、半田が凹部の外に流出し易くなり、流出した場合、短絡が生じ易い。
【0011】
特許文献3の実装構造においては、突起を形成することで、結果的に空隙が形成されるが、この場合も実装構造体は実質的に厚くなり、低背化を阻むこととなる。
【0012】
そしてさらに、近年では小型でかつ薄型の表面実装部品が求められており、例えば、加速度センサの一つに、図21(a)および(b)、図22(a)および(b)に示すように、実装面110aの大半、半分以上を占める端子電極112が形成された表面実装部品110が用いられている。このように実装領域がパッケージの面内にある表面実装部品を図23(a)および(b)に示すように、実装基板120に装着した場合、隙間が小さい。このため図21に示すように、表面実装部品110の実装面110aの中心部R1に半田フラックスによるフラックス残渣が残留し易い。また、図24に示すように実装基板120側にも、特にランド122間領域R2に半田フラックスによるフラックス残渣が残留する。
このように、実装面の中心部R1、R2にフラックス残渣の残留が生じ易いという問題がある。
【0013】
本発明は、前記実情に鑑みてなされたもので、多ピン構造の表面実装部品においても、半田フラックス残渣を低減し、低背かつ小型で信頼性の高い実装構造体を提供することを目的とする。
【課題を解決するための手段】
【0014】
そこで本発明は、実装領域がパッケージの少なくとも一つの面内にある表面実装部品を、実装基板に実装した実装構造体であって、前記パッケージと前記実装基板の少なくとも一方が、前記パッケージと前記実装基板との相対向する領域内に、前記パッケージの外面まで連通された凹部を有する。
【0015】
又、本発明は、上記表面実装構造体であって、前記パッケージは、前記面内に端子電極を具備し、前記凹部は、前記端子電極の側面に沿って、前記外側面に連通するように構成されたものを含む。
【0016】
又、本発明は、上記表面実装構造体であって、前記凹部は、前記パッケージまたは前記実装基板を貫通する貫通穴を有し、前記貫通穴によって、前記端子電極の側面が、前記パッケージまたは前記実装基板の外面まで連通するように構成されたものを含む。
【0017】
又、本発明は、実装領域がパッケージの少なくとも一つの面内にある表面実装部品であって、前記パッケージは、前記面内に端子電極を具備し、前記パッケージは、前記端子電極間に、前記パッケージの外面まで連通された凹部を有するものを含む。
【0018】
又、本発明は、上記表面実装部品であって、前記凹部は、少なくとも前記端子電極の側面のうち、前記パッケージの外側面以外の領域を囲み、前記外側面に連通するように構成された溝部であるものを含む。
【0019】
又、本発明は、上記表面実装部品であって、前記凹部は、前記パッケージを貫通する貫通穴を有し、前記貫通穴によって、前記端子電極の側面が、前記パッケージの外面までに連通するように構成されたものを含む。
【0020】
又、本発明は、上記表面実装部品であって、前記表面実装部品は、前記パッケージの底面の中心に向かい、対向するように配列された複数の端子電極を具備し、前記凹部は前記パッケージの底面の中心または中心軸を含むように形成されたものを含む。
【0021】
又、本発明は、上記表面実装部品であって、前記表面実装部品は、加速度センサであるものを含む。
【0022】
又、本発明は、表面実装部品を搭載するための搭載領域を備えた実装基板であって、
前記搭載領域が、前記表面実装部品の底面と対向する位置に、多数のランドを備え、
前記ランド間に凹部が形成されたことを特徴とする。
【0023】
なお、ここで凹部とは、実装部品の端子電極あるいは実装基板のランド形成面を基準とし、低くなっている部分をいうものとする。
【発明の効果】
【0024】
本発明の表面実装構造体によれば、実装基板またはパッケージの底面に形成された溝部または貫通穴を有しているため、リフロー時にはこの溝部を通じて、蒸発された気体が外部に放出され、フラックスを排出するため、フラックス残渣の残留を防ぐことができる。
【図面の簡単な説明】
【0025】
【図1】本発明の実施の形態1の表面実装部品を示す斜視図
【図2】(a)および(b)はこの表面実装部品の上面図及び下面図
【図3】(a)および(b)は、図2(b)のA−A断面図およびB−B断面図
【図4】本発明の実施の形態1の表面実装部品を実装基板に搭載した状態を示す斜視図
【図5】(a)および(b)は、図4のA−A断面およびB−B断面を示す図
【図6】このプリント配線基板の実装領域を示す図
【図7】本発明の実施の形態2の表面実装部品を示す斜視図
【図8】(a)および(b)はこの表面実装部品の上面図及び下面図
【図9】(a)および(b)は、図8(b)のA−A断面図およびB−B断面図
【図10】本発明の実施の形態2の表面実装部品を実装基板に搭載した状態を示す斜視図
【図11】(a)および(b)は、図10のA−A断面およびB−B断面を示す図
【図12】この実装基板の実装領域を示す図
【図13】本発明の実施の形態3の実装基板の上面図
【図14】同実装基板の断面図
【図15】同実装基板を用いた実装構造体の断面図
【図16】本発明の実施の形態1の変形例を示す図、(a)は上面図、(b)は下面図
【図17】本発明の実施の形態1の変形例を示す図、(a)は、図16(b)のA−A断面図、(b)は図16(b)のB−B断面図
【図18】本発明の実施の形態1の他の変形例を示す図、(a)は、図16(b)のA−A断面図、(b)は図16(b)のB−B断面図に相当する断面図
【図19】本発明の実施の形態1の更に他の変形例を示す図、(a)は上面図、(b)は下面図
【図20】本発明の実施の形態1の変形例を示す図、(a)は(b)のA−A断面図、(b)は下面図
【図21】(a)および(b)は、従来例の表面実装部品の上面図及び下面図
【図22】(a)および(b)は、図21(b)のA−A断面図およびB−B断面図を示す図
【図23】(a)および(b)は、表面実装部品の実装状態を示す図
【図24】リフロー後の実装基板を示す図
【発明を実施するための形態】
【0026】
以下、図面を参照して、本発明の実施の形態について説明する。
【0027】
(実施の形態1)
図1は、本発明の実施の形態1の表面実装部品を示す斜視図、図2(a)および(b)はこの表面実装部品の上面図及び下面図、図3(a)および(b)は、図2(b)のA−A断面図およびB−B断面図である。また図4は、この表面実装部品10を実装基板であるプリント配線基板20上に搭載した状態を示す斜視図、図5(a)および(b)は図4のA−A断面およびB−B断面を示す図である。図6はこのプリント配線基板の実装領域を示す図である。
【0028】
この表面実装構造体に用いられる表面実装部品は、パッケージ11本体の下面すなわち実装面11aに10個の4mm×1.2mmの矩形状の端子電極12が、間隔0.7mm程度で7行2列に10個配列されており、この2列に配列された端子電極の間に3個の溝状の凹部13が搾設されたことを特徴とする。すなわち、パッケージ11本体とプリント配線基板20との相対向する領域内に、この相対向する領域の外面まで連通する溝状の凹部13が搾設されている。この相対向する領域の外面はパッケージの外面に相当する。
この溝部は端子電極間領域の幅Wc1が0.9mmのところに幅Wc2が0.4mm×長さ4mmで配列されている。
実装基板である窒化アルミニウムからなるプリント配線基板の実装領域は、図6に示すように、この表面実装部品10の端子電極12に対応して、5行2列の矩形状のランド22を持つ。
【0029】
この表面実装部品10はセンサを搭載した10端子の表面実装部品である。内部には図示しない物理量を検出するためのセンサチップが収納され、セラミック製のパッケージ11から実装面11aに10個の平板状の端子電極12が導出されている。この端子電極12は、パッケージ11の1つの実装面11a内にあり外方には突出しない。
【0030】
この構成によれば、この溝状の凹部13の存在により、表面実装部品10とプリント配線基板20との間に間隙が形成され、リフロー時に、フラックス中の溶剤が効率よく導出され、フラックス残渣が残らない。しかも実際に実装体の高さを増大するものではなく、厚さを確保して残渣の低減をはかることができる。
このようにして、フラックス残渣の残留は大幅に低減される。従って安定して接続が維持される。このセンサは平坦性よく実装できることから、加速度センサとして使用する際にも、回路基板(実装基板)上での傾斜角を良好に維持することができる。
【0031】
(実施の形態2)
図7は、本発明の実施の形態2の表面実装部品を示す斜視図、図8(a)および(b)はこの表面実装部品の上面図及び下面図、図9(a)および(b)は、図8(b)のA−A断面図およびB−B断面図である。また図10は、この表面実装部品10を実装基板であるプリント配線基板20上に搭載した状態を示す斜視図、図11(a)および(b)は図10のA−A断面およびB−B断面を示す図である。図12はこのプリント配線基板の実装領域を示す図である。
【0032】
この表面実装構造体に用いられる表面実装部品は、前記実施の形態1の凹部に代えて、パッケージ11の、中心部の端子電極間領域に3個の貫通穴14を形成したことを特徴とする。すなわちこの表面実装部品は、パッケージ底面の中心に向かい、対向するように配列された複数の端子電極12を具備し、この貫通穴14は前記パッケージ11底面の中心軸を含むように形成されたことを特徴とする。
【0033】
この例においても、下面すなわち実装面11aに10個の4mm×1.2mmの矩形状の端子電極12が、間隔0.7mm程度で5行2列に10個配列されている。そして、この2列に配列された端子電極12の間に3個の貫通穴14が搾設されたことを特徴とする。
【0034】
実装基板であるプリント配線基板の実装領域は、図10に示すように、この表面実装部品10の端子電極12に対応して、7行2列の矩形状のランド22を持つ。そしてさらに表面実装部品10の貫通穴14に対応して、プリント配線基板の実装領域にも基板貫通穴24が形成される。
【0035】
ここでも、この表面実装部品10は圧力センサを搭載した10端子の表面実装部品である。内部には図示しない圧力センサチップが収納され、樹脂製のパッケージ11から端子電極12が導出されている。
【0036】
この構成によれば、表面実装部品およびプリント配線基板に貫通穴を形成しており、この貫通穴を介して効率よくフラックスが外部に導出され、フラックス残渣が生じないようにすることができる。
【0037】
(実施の形態3)
図13乃至図15は、本発明の実施の形態3の表面実装部品の表面実装構造体を示す図である。図13は実装基板の上面図、図14は実装基板の断面図、図15はこの実装基板を用いた実装構造体の断面図である。
【0038】
この表面実装構造体に用いられるプリント配線基板20は、表面実装部品を搭載する領域に凹部25を形成し、肉薄部21を形成したことを特徴とする。この肉薄部21の存在により、熱容量が小さくなり、放熱性が向上する。
すなわちこの実装基板は、表面実装搭載領域に凹部25を形成し、この凹部25に、ランド22を形成したものである。この凹部25の深さは0.2mmあるいはそれ以下が望ましい。
他は実施の形態1と同様に形成されているためここでは説明を省略する。
【0039】
この例においても端子電極はパッケージ底面の中心に向かい、対向するように配列された複数の端子電極を具備し、この貫通穴14は前記パッケージ底面の中心軸を含むように形成されてもよい。
【0040】
この構成によれば、実施の形態1による効果に加えて、表面実装部品搭載領域に対応してプリント配線基板に凹部が形成され肉薄となっているため、熱容量が小さく、半田リフロー工程において、より効率よく温度上昇し、半田フラックスが蒸発しやすくなる。従ってフラックス残渣が低減される。このように、肉薄部21と貫通穴14との両方を備えることにより、より効率よくフラックス残渣の低減をはかることができる。
【0041】
なお、前記実施の形態では、パッケージに凹部や貫通穴を形成したが、このような凹部や貫通穴の形成は樹脂封止工程において封止用金型に凸部を形成したり、突起を形成したりすることで、何ら付加工程を必要とすることなく、容易に形成可能である。
【0042】
また、本発明は、表面実装部品の実装面全体に高密度に、比較的低い端子電極が形成された構造に特に有効である。特に、実装面の30%以上、特に50%以上を接合領域とし、高密度に端子電極が形成された表面実装部品に対して有効である。また、端子電極あるいはリードの構成については実施の形態に限定されることなく、端子電極がパッケージの側面からまっすぐ外方に導出され、パッケージ底面は実装基板に密着させるような構造など、他の端子構造の表面実装部品にも適用可能であることはいうまでもない。
【0043】
次に本発明の変形例について説明する。
以下は実施の形態1の変形例である。
前記実施の形態1では表面実装部品およびプリント配線基板の両方に凹部を形成したが、いずれか一方でも有効であることは言うまでもない。
また、この凹部13は、図16(a)および(b)及び図17(a)および(b)にこの表面実装部品の変形例を示すように外方まで連続的に形成されていてもよい。
【0044】
また、この場合は図18(a)および(b)に他の変形例を示すように、外方に行くに従い凹部13の深さが小さくなるように形成するのが望ましい。
この構成により、凹部13底面が傾斜面を構成するようになるため、より効率よくフラックスが排出される。
さらにまた、この場合は図19(a)および(b)に更に他の変形例を示すように、十字状に凹部13を形成してもよい。
【0045】
図中、図16(a)および(b)はこの表面実装部品の上面図及び下面図、図17(a)および(b)は、図16(b)のA−A断面図およびB−B断面図である。図18(a)および(b)は、図17(a)および(b)と同様の面で切った断面を示す図、図19(a)および(b)は、変形例の表面実装部品の上面図及び下面図である。
【0046】
さらにまた、図20(a)および(b)に変形例を示すように、表面実装部品の実装面に端子電極12を囲むように凹部13を形成してもよい。図20(a)は、図20(b)のA−A断面図である。つまり端子電極12の側面の内、パッケージの外側面以外の領域を囲み、パッケージの外側面に連通するように、凹部13を形成してもよい。これにより、フラックスは、この溝に沿って流れ効率よく外部に排出される。この凹部13は実装面から側面に到達するように形成されているのが望ましい。
【0047】
また、前記実施の形態では、プリント配線基板を構成する絶縁性基体として、放熱性の良好な窒化アルミニウムセラミックスを構成したが、これに限定されるものではない。たとえば、グリーンシートを用いた積層基板および射出成形によって凹部や貫通穴を形成した樹脂製の立体基板など、種々の基板材料が適用可能である。
例えば1000℃以下で低温焼結が可能なセラミック誘電体材料LTCC(低温温同時焼成セラミック:Low Temperature Co-fired Ceramics)を用いてグリーンシートとして形成してもよい。すなわち、厚さが10μm〜200μmのこのLTCCのグリーンシートに、低抵抗率のAgやCu等の導電ペーストを印刷して所定のパターンを形成する。そしてこの、複数のグリーンシートを絶縁層として用いて、適宜一体的に積層し、凹部または貫通穴をあけた状態で焼結する。これにより、凹部または貫通穴を備えるとともに内部導体層を備えた絶縁層(誘電体層)として製造することが出来る。これらの誘電体材料としては、例えばAl、Si、Srを主成分として、Ti、Bi、Cu、Mn、Na、Kを副成分とする材料、Al、Mg、Si、Gdを含む材料、Al、Si、Zr、Mgを含む材料などが適用可能である。
【0048】
なお、セラミック誘電体材料の他に、樹脂積層基板や樹脂とセラミック誘電体粉末を混合してなる複合材料を用いてなる積層基板を用いることも可能である。また、このセラミック基板を、HTCC(高温同時焼成セラミック:High Temperature Co-fired Ceramics)技術を用いて形成してもよい。このHTCCセラミック基板上に、誘電体材料をAl2O3を主体とするもので構成し、内部導体層として伝送線路等をタングステンやモリブデン等の高温で焼結可能な金属導体として構成しても良い。
【0049】
また、絶縁性基板としては、セラミックのほか、ガラスエポキシ樹脂、ポリイミド樹脂、ポリエステル樹脂、ポリエチレンテレフタレート樹脂などの樹脂基板、プリプレグを用いた積層基板などにも適用可能である。
【0050】
さらにまた、回路部の構成及び材料についても、適宜変更可能である。
【0051】
以上、本発明者らによってなされた発明を適用した実施の形態について説明したが、この実施の形態による本発明の開示の一部をなす記述及び図面により本発明は限定されることはない。すなわち、上記実施の形態に基づいて当業者等によりなされる他の実施の形態、実施例及び運用技術等は全て本発明の範疇に含まれることは勿論である。
【符号の説明】
【0052】
10 表面実装部品
11 パッケージ
12 端子電極
13 凹部
14 貫通穴
20 プリント配線基板
21 肉薄部
22 ランド
24 基板貫通穴
25 凹部
【技術分野】
【0001】
本発明は、表面実装部品、実装基板および実装構造体に係り、特にリフロー時におけるフラックス残渣の低減に関する。
【背景技術】
【0002】
重力加速度の方向成分を加速度センサで検知し、これを重力方向に対する傾斜角度として検知する傾斜検知ユニットにおいては、加速度センサは回路基板上での傾斜角を精度よく維持して実装する必要がある。
【0003】
このような加速度センサは、通常、面実装用のパッケージ構造をとることが多い。特にリード端子がパッケージの下面に入り込むように形成された構造では、実装部品底面との空間が狭い。そしてさらに8ピン以上の多ピン構造の半導体装置を構成する場合、実装面に対して、ランド面積が大きく、実装基板とパッケージとの間の空間がきわめて小さくなる。このため、半田ペーストに含まれているイソプロピルアルコール(IPA)などの溶液成分がリフロー時に蒸発せずに、フラックス残渣として実装基板とパッケージとの間に残留し易い。特に、パッケージの底面の中心近傍、つまり、外面に遠い領域で、フラックス残渣の残留が生じ易い。
【0004】
このため、実装基板のランド間や実装部品の裏面にフラックスが残留することにより、高温高湿下で、フラックス残渣中の溶液成分が蒸発する際に水分を呼び込み、その結果端子間の絶縁抵抗が低下するという問題があった。
【0005】
従来、ボンディング細線を切断してスタッドを形成し、実装基板と電子部品の底面との間に、間隙を形成し、半田接合後のフラックス除去のための洗浄を容易にした構造が提案されている(特許文献1)。
【0006】
また、パッケージの底面と側面に凹状となるようにリード端子を形成した構造も提案されている(特許文献2)。これは凹部内に半田が充填され、接続できるようにしたものである。このため、半田の流出は低減されるとしても、パッケージと実装基板との隙間はなくなり、リフロー時に隙間に一旦フラックスが流出すると残渣が生じてしまう。
【0007】
さらにまた、ケース板と同一材料で一体的に複数の突起を形成し、これをメタライズして端子電極とした半導体センサも提案されている。(特許文献3)。
【先行技術文献】
【特許文献】
【0008】
【特許文献1】実用新案登録第2568788号公報
【特許文献2】特開2007−132687号公報
【特許文献3】特開2007−43017号公報
【発明の概要】
【発明が解決しようとする課題】
【0009】
しかしながら、特許文献1の実装構造では、ボンディング細線を切断してスタッド形状としたものであり、結果として、スタッドの分だけ高さは高くなってしまい、低背化を阻むことになる。
【0010】
また、特許文献2の実装構造では、半田接合部は凹部となっているが、パッケージと実装基板は密着することになる。また、半田を厚くした場合、高さは高くなり、パッケージと実装基板の間に空隙は形成されるが、半田が凹部の外に流出し易くなり、流出した場合、短絡が生じ易い。
【0011】
特許文献3の実装構造においては、突起を形成することで、結果的に空隙が形成されるが、この場合も実装構造体は実質的に厚くなり、低背化を阻むこととなる。
【0012】
そしてさらに、近年では小型でかつ薄型の表面実装部品が求められており、例えば、加速度センサの一つに、図21(a)および(b)、図22(a)および(b)に示すように、実装面110aの大半、半分以上を占める端子電極112が形成された表面実装部品110が用いられている。このように実装領域がパッケージの面内にある表面実装部品を図23(a)および(b)に示すように、実装基板120に装着した場合、隙間が小さい。このため図21に示すように、表面実装部品110の実装面110aの中心部R1に半田フラックスによるフラックス残渣が残留し易い。また、図24に示すように実装基板120側にも、特にランド122間領域R2に半田フラックスによるフラックス残渣が残留する。
このように、実装面の中心部R1、R2にフラックス残渣の残留が生じ易いという問題がある。
【0013】
本発明は、前記実情に鑑みてなされたもので、多ピン構造の表面実装部品においても、半田フラックス残渣を低減し、低背かつ小型で信頼性の高い実装構造体を提供することを目的とする。
【課題を解決するための手段】
【0014】
そこで本発明は、実装領域がパッケージの少なくとも一つの面内にある表面実装部品を、実装基板に実装した実装構造体であって、前記パッケージと前記実装基板の少なくとも一方が、前記パッケージと前記実装基板との相対向する領域内に、前記パッケージの外面まで連通された凹部を有する。
【0015】
又、本発明は、上記表面実装構造体であって、前記パッケージは、前記面内に端子電極を具備し、前記凹部は、前記端子電極の側面に沿って、前記外側面に連通するように構成されたものを含む。
【0016】
又、本発明は、上記表面実装構造体であって、前記凹部は、前記パッケージまたは前記実装基板を貫通する貫通穴を有し、前記貫通穴によって、前記端子電極の側面が、前記パッケージまたは前記実装基板の外面まで連通するように構成されたものを含む。
【0017】
又、本発明は、実装領域がパッケージの少なくとも一つの面内にある表面実装部品であって、前記パッケージは、前記面内に端子電極を具備し、前記パッケージは、前記端子電極間に、前記パッケージの外面まで連通された凹部を有するものを含む。
【0018】
又、本発明は、上記表面実装部品であって、前記凹部は、少なくとも前記端子電極の側面のうち、前記パッケージの外側面以外の領域を囲み、前記外側面に連通するように構成された溝部であるものを含む。
【0019】
又、本発明は、上記表面実装部品であって、前記凹部は、前記パッケージを貫通する貫通穴を有し、前記貫通穴によって、前記端子電極の側面が、前記パッケージの外面までに連通するように構成されたものを含む。
【0020】
又、本発明は、上記表面実装部品であって、前記表面実装部品は、前記パッケージの底面の中心に向かい、対向するように配列された複数の端子電極を具備し、前記凹部は前記パッケージの底面の中心または中心軸を含むように形成されたものを含む。
【0021】
又、本発明は、上記表面実装部品であって、前記表面実装部品は、加速度センサであるものを含む。
【0022】
又、本発明は、表面実装部品を搭載するための搭載領域を備えた実装基板であって、
前記搭載領域が、前記表面実装部品の底面と対向する位置に、多数のランドを備え、
前記ランド間に凹部が形成されたことを特徴とする。
【0023】
なお、ここで凹部とは、実装部品の端子電極あるいは実装基板のランド形成面を基準とし、低くなっている部分をいうものとする。
【発明の効果】
【0024】
本発明の表面実装構造体によれば、実装基板またはパッケージの底面に形成された溝部または貫通穴を有しているため、リフロー時にはこの溝部を通じて、蒸発された気体が外部に放出され、フラックスを排出するため、フラックス残渣の残留を防ぐことができる。
【図面の簡単な説明】
【0025】
【図1】本発明の実施の形態1の表面実装部品を示す斜視図
【図2】(a)および(b)はこの表面実装部品の上面図及び下面図
【図3】(a)および(b)は、図2(b)のA−A断面図およびB−B断面図
【図4】本発明の実施の形態1の表面実装部品を実装基板に搭載した状態を示す斜視図
【図5】(a)および(b)は、図4のA−A断面およびB−B断面を示す図
【図6】このプリント配線基板の実装領域を示す図
【図7】本発明の実施の形態2の表面実装部品を示す斜視図
【図8】(a)および(b)はこの表面実装部品の上面図及び下面図
【図9】(a)および(b)は、図8(b)のA−A断面図およびB−B断面図
【図10】本発明の実施の形態2の表面実装部品を実装基板に搭載した状態を示す斜視図
【図11】(a)および(b)は、図10のA−A断面およびB−B断面を示す図
【図12】この実装基板の実装領域を示す図
【図13】本発明の実施の形態3の実装基板の上面図
【図14】同実装基板の断面図
【図15】同実装基板を用いた実装構造体の断面図
【図16】本発明の実施の形態1の変形例を示す図、(a)は上面図、(b)は下面図
【図17】本発明の実施の形態1の変形例を示す図、(a)は、図16(b)のA−A断面図、(b)は図16(b)のB−B断面図
【図18】本発明の実施の形態1の他の変形例を示す図、(a)は、図16(b)のA−A断面図、(b)は図16(b)のB−B断面図に相当する断面図
【図19】本発明の実施の形態1の更に他の変形例を示す図、(a)は上面図、(b)は下面図
【図20】本発明の実施の形態1の変形例を示す図、(a)は(b)のA−A断面図、(b)は下面図
【図21】(a)および(b)は、従来例の表面実装部品の上面図及び下面図
【図22】(a)および(b)は、図21(b)のA−A断面図およびB−B断面図を示す図
【図23】(a)および(b)は、表面実装部品の実装状態を示す図
【図24】リフロー後の実装基板を示す図
【発明を実施するための形態】
【0026】
以下、図面を参照して、本発明の実施の形態について説明する。
【0027】
(実施の形態1)
図1は、本発明の実施の形態1の表面実装部品を示す斜視図、図2(a)および(b)はこの表面実装部品の上面図及び下面図、図3(a)および(b)は、図2(b)のA−A断面図およびB−B断面図である。また図4は、この表面実装部品10を実装基板であるプリント配線基板20上に搭載した状態を示す斜視図、図5(a)および(b)は図4のA−A断面およびB−B断面を示す図である。図6はこのプリント配線基板の実装領域を示す図である。
【0028】
この表面実装構造体に用いられる表面実装部品は、パッケージ11本体の下面すなわち実装面11aに10個の4mm×1.2mmの矩形状の端子電極12が、間隔0.7mm程度で7行2列に10個配列されており、この2列に配列された端子電極の間に3個の溝状の凹部13が搾設されたことを特徴とする。すなわち、パッケージ11本体とプリント配線基板20との相対向する領域内に、この相対向する領域の外面まで連通する溝状の凹部13が搾設されている。この相対向する領域の外面はパッケージの外面に相当する。
この溝部は端子電極間領域の幅Wc1が0.9mmのところに幅Wc2が0.4mm×長さ4mmで配列されている。
実装基板である窒化アルミニウムからなるプリント配線基板の実装領域は、図6に示すように、この表面実装部品10の端子電極12に対応して、5行2列の矩形状のランド22を持つ。
【0029】
この表面実装部品10はセンサを搭載した10端子の表面実装部品である。内部には図示しない物理量を検出するためのセンサチップが収納され、セラミック製のパッケージ11から実装面11aに10個の平板状の端子電極12が導出されている。この端子電極12は、パッケージ11の1つの実装面11a内にあり外方には突出しない。
【0030】
この構成によれば、この溝状の凹部13の存在により、表面実装部品10とプリント配線基板20との間に間隙が形成され、リフロー時に、フラックス中の溶剤が効率よく導出され、フラックス残渣が残らない。しかも実際に実装体の高さを増大するものではなく、厚さを確保して残渣の低減をはかることができる。
このようにして、フラックス残渣の残留は大幅に低減される。従って安定して接続が維持される。このセンサは平坦性よく実装できることから、加速度センサとして使用する際にも、回路基板(実装基板)上での傾斜角を良好に維持することができる。
【0031】
(実施の形態2)
図7は、本発明の実施の形態2の表面実装部品を示す斜視図、図8(a)および(b)はこの表面実装部品の上面図及び下面図、図9(a)および(b)は、図8(b)のA−A断面図およびB−B断面図である。また図10は、この表面実装部品10を実装基板であるプリント配線基板20上に搭載した状態を示す斜視図、図11(a)および(b)は図10のA−A断面およびB−B断面を示す図である。図12はこのプリント配線基板の実装領域を示す図である。
【0032】
この表面実装構造体に用いられる表面実装部品は、前記実施の形態1の凹部に代えて、パッケージ11の、中心部の端子電極間領域に3個の貫通穴14を形成したことを特徴とする。すなわちこの表面実装部品は、パッケージ底面の中心に向かい、対向するように配列された複数の端子電極12を具備し、この貫通穴14は前記パッケージ11底面の中心軸を含むように形成されたことを特徴とする。
【0033】
この例においても、下面すなわち実装面11aに10個の4mm×1.2mmの矩形状の端子電極12が、間隔0.7mm程度で5行2列に10個配列されている。そして、この2列に配列された端子電極12の間に3個の貫通穴14が搾設されたことを特徴とする。
【0034】
実装基板であるプリント配線基板の実装領域は、図10に示すように、この表面実装部品10の端子電極12に対応して、7行2列の矩形状のランド22を持つ。そしてさらに表面実装部品10の貫通穴14に対応して、プリント配線基板の実装領域にも基板貫通穴24が形成される。
【0035】
ここでも、この表面実装部品10は圧力センサを搭載した10端子の表面実装部品である。内部には図示しない圧力センサチップが収納され、樹脂製のパッケージ11から端子電極12が導出されている。
【0036】
この構成によれば、表面実装部品およびプリント配線基板に貫通穴を形成しており、この貫通穴を介して効率よくフラックスが外部に導出され、フラックス残渣が生じないようにすることができる。
【0037】
(実施の形態3)
図13乃至図15は、本発明の実施の形態3の表面実装部品の表面実装構造体を示す図である。図13は実装基板の上面図、図14は実装基板の断面図、図15はこの実装基板を用いた実装構造体の断面図である。
【0038】
この表面実装構造体に用いられるプリント配線基板20は、表面実装部品を搭載する領域に凹部25を形成し、肉薄部21を形成したことを特徴とする。この肉薄部21の存在により、熱容量が小さくなり、放熱性が向上する。
すなわちこの実装基板は、表面実装搭載領域に凹部25を形成し、この凹部25に、ランド22を形成したものである。この凹部25の深さは0.2mmあるいはそれ以下が望ましい。
他は実施の形態1と同様に形成されているためここでは説明を省略する。
【0039】
この例においても端子電極はパッケージ底面の中心に向かい、対向するように配列された複数の端子電極を具備し、この貫通穴14は前記パッケージ底面の中心軸を含むように形成されてもよい。
【0040】
この構成によれば、実施の形態1による効果に加えて、表面実装部品搭載領域に対応してプリント配線基板に凹部が形成され肉薄となっているため、熱容量が小さく、半田リフロー工程において、より効率よく温度上昇し、半田フラックスが蒸発しやすくなる。従ってフラックス残渣が低減される。このように、肉薄部21と貫通穴14との両方を備えることにより、より効率よくフラックス残渣の低減をはかることができる。
【0041】
なお、前記実施の形態では、パッケージに凹部や貫通穴を形成したが、このような凹部や貫通穴の形成は樹脂封止工程において封止用金型に凸部を形成したり、突起を形成したりすることで、何ら付加工程を必要とすることなく、容易に形成可能である。
【0042】
また、本発明は、表面実装部品の実装面全体に高密度に、比較的低い端子電極が形成された構造に特に有効である。特に、実装面の30%以上、特に50%以上を接合領域とし、高密度に端子電極が形成された表面実装部品に対して有効である。また、端子電極あるいはリードの構成については実施の形態に限定されることなく、端子電極がパッケージの側面からまっすぐ外方に導出され、パッケージ底面は実装基板に密着させるような構造など、他の端子構造の表面実装部品にも適用可能であることはいうまでもない。
【0043】
次に本発明の変形例について説明する。
以下は実施の形態1の変形例である。
前記実施の形態1では表面実装部品およびプリント配線基板の両方に凹部を形成したが、いずれか一方でも有効であることは言うまでもない。
また、この凹部13は、図16(a)および(b)及び図17(a)および(b)にこの表面実装部品の変形例を示すように外方まで連続的に形成されていてもよい。
【0044】
また、この場合は図18(a)および(b)に他の変形例を示すように、外方に行くに従い凹部13の深さが小さくなるように形成するのが望ましい。
この構成により、凹部13底面が傾斜面を構成するようになるため、より効率よくフラックスが排出される。
さらにまた、この場合は図19(a)および(b)に更に他の変形例を示すように、十字状に凹部13を形成してもよい。
【0045】
図中、図16(a)および(b)はこの表面実装部品の上面図及び下面図、図17(a)および(b)は、図16(b)のA−A断面図およびB−B断面図である。図18(a)および(b)は、図17(a)および(b)と同様の面で切った断面を示す図、図19(a)および(b)は、変形例の表面実装部品の上面図及び下面図である。
【0046】
さらにまた、図20(a)および(b)に変形例を示すように、表面実装部品の実装面に端子電極12を囲むように凹部13を形成してもよい。図20(a)は、図20(b)のA−A断面図である。つまり端子電極12の側面の内、パッケージの外側面以外の領域を囲み、パッケージの外側面に連通するように、凹部13を形成してもよい。これにより、フラックスは、この溝に沿って流れ効率よく外部に排出される。この凹部13は実装面から側面に到達するように形成されているのが望ましい。
【0047】
また、前記実施の形態では、プリント配線基板を構成する絶縁性基体として、放熱性の良好な窒化アルミニウムセラミックスを構成したが、これに限定されるものではない。たとえば、グリーンシートを用いた積層基板および射出成形によって凹部や貫通穴を形成した樹脂製の立体基板など、種々の基板材料が適用可能である。
例えば1000℃以下で低温焼結が可能なセラミック誘電体材料LTCC(低温温同時焼成セラミック:Low Temperature Co-fired Ceramics)を用いてグリーンシートとして形成してもよい。すなわち、厚さが10μm〜200μmのこのLTCCのグリーンシートに、低抵抗率のAgやCu等の導電ペーストを印刷して所定のパターンを形成する。そしてこの、複数のグリーンシートを絶縁層として用いて、適宜一体的に積層し、凹部または貫通穴をあけた状態で焼結する。これにより、凹部または貫通穴を備えるとともに内部導体層を備えた絶縁層(誘電体層)として製造することが出来る。これらの誘電体材料としては、例えばAl、Si、Srを主成分として、Ti、Bi、Cu、Mn、Na、Kを副成分とする材料、Al、Mg、Si、Gdを含む材料、Al、Si、Zr、Mgを含む材料などが適用可能である。
【0048】
なお、セラミック誘電体材料の他に、樹脂積層基板や樹脂とセラミック誘電体粉末を混合してなる複合材料を用いてなる積層基板を用いることも可能である。また、このセラミック基板を、HTCC(高温同時焼成セラミック:High Temperature Co-fired Ceramics)技術を用いて形成してもよい。このHTCCセラミック基板上に、誘電体材料をAl2O3を主体とするもので構成し、内部導体層として伝送線路等をタングステンやモリブデン等の高温で焼結可能な金属導体として構成しても良い。
【0049】
また、絶縁性基板としては、セラミックのほか、ガラスエポキシ樹脂、ポリイミド樹脂、ポリエステル樹脂、ポリエチレンテレフタレート樹脂などの樹脂基板、プリプレグを用いた積層基板などにも適用可能である。
【0050】
さらにまた、回路部の構成及び材料についても、適宜変更可能である。
【0051】
以上、本発明者らによってなされた発明を適用した実施の形態について説明したが、この実施の形態による本発明の開示の一部をなす記述及び図面により本発明は限定されることはない。すなわち、上記実施の形態に基づいて当業者等によりなされる他の実施の形態、実施例及び運用技術等は全て本発明の範疇に含まれることは勿論である。
【符号の説明】
【0052】
10 表面実装部品
11 パッケージ
12 端子電極
13 凹部
14 貫通穴
20 プリント配線基板
21 肉薄部
22 ランド
24 基板貫通穴
25 凹部
【特許請求の範囲】
【請求項1】
実装領域がパッケージの少なくとも一つの面内にある表面実装部品を、実装基板に実装した表面実装構造体であって、
前記パッケージと前記実装基板の少なくとも一方が、前記パッケージと前記実装基板との相対向する領域内に、前記パッケージの外面まで連通された凹部を有する実装構造体。
【請求項2】
請求項1に記載の実装構造体であって、
前記パッケージは、前記面内に端子電極を具備し、
前記凹部は、前記端子電極の側面に沿って、前記外面に連通するように構成された実装構造体。
【請求項3】
請求項2に記載の実装構造体であって、
前記凹部は、前記パッケージまたは前記実装基板を貫通する貫通穴を有し、前記貫通穴によって、前記端子電極の側面が、前記パッケージまたは前記実装基板の外面まで連通するように構成された実装構造体。
【請求項4】
実装領域がパッケージの少なくとも一つの面内にある表面実装部品であって、
前記パッケージは、前記面内に端子電極を具備し、
前記パッケージは、前記端子電極間に、前記パッケージの外面まで連通された凹部を有する表面実装部品。
【請求項5】
請求項4に記載の表面実装部品であって、
前記凹部は、少なくとも前記端子電極の側面のうち、前記パッケージの外側面以外の領域を囲み、前記外側面に連通するように構成された溝部である表面実装部品。
【請求項6】
請求項4に記載の表面実装部品であって、
前記凹部は、前記パッケージを貫通する貫通穴を有し、前記貫通穴によって、前記端子電極の側面が、前記パッケージの外面までに連通するように構成された表面実装部品。
【請求項7】
請求項4乃至6のいずれか1項に記載の表面実装部品であって、
前記表面実装部品は、前記パッケージの底面の中心に向かい、対向するように配列された複数の端子電極を具備し、
前記凹部は前記パッケージの底面の中心または中心軸を含むように形成された表面実装部品。
【請求項8】
請求項4乃至6のいずれか1項に記載の表面実装部品であって、
前記表面実装部品は、加速度センサである表面実装部品。
【請求項9】
表面実装部品を搭載するための搭載領域を備えた実装基板であって、
前記搭載領域が、前記表面実装部品の底面と対向する位置に、多数のランドを備え、
前記ランド間に凹部が形成された実装基板。
【請求項1】
実装領域がパッケージの少なくとも一つの面内にある表面実装部品を、実装基板に実装した表面実装構造体であって、
前記パッケージと前記実装基板の少なくとも一方が、前記パッケージと前記実装基板との相対向する領域内に、前記パッケージの外面まで連通された凹部を有する実装構造体。
【請求項2】
請求項1に記載の実装構造体であって、
前記パッケージは、前記面内に端子電極を具備し、
前記凹部は、前記端子電極の側面に沿って、前記外面に連通するように構成された実装構造体。
【請求項3】
請求項2に記載の実装構造体であって、
前記凹部は、前記パッケージまたは前記実装基板を貫通する貫通穴を有し、前記貫通穴によって、前記端子電極の側面が、前記パッケージまたは前記実装基板の外面まで連通するように構成された実装構造体。
【請求項4】
実装領域がパッケージの少なくとも一つの面内にある表面実装部品であって、
前記パッケージは、前記面内に端子電極を具備し、
前記パッケージは、前記端子電極間に、前記パッケージの外面まで連通された凹部を有する表面実装部品。
【請求項5】
請求項4に記載の表面実装部品であって、
前記凹部は、少なくとも前記端子電極の側面のうち、前記パッケージの外側面以外の領域を囲み、前記外側面に連通するように構成された溝部である表面実装部品。
【請求項6】
請求項4に記載の表面実装部品であって、
前記凹部は、前記パッケージを貫通する貫通穴を有し、前記貫通穴によって、前記端子電極の側面が、前記パッケージの外面までに連通するように構成された表面実装部品。
【請求項7】
請求項4乃至6のいずれか1項に記載の表面実装部品であって、
前記表面実装部品は、前記パッケージの底面の中心に向かい、対向するように配列された複数の端子電極を具備し、
前記凹部は前記パッケージの底面の中心または中心軸を含むように形成された表面実装部品。
【請求項8】
請求項4乃至6のいずれか1項に記載の表面実装部品であって、
前記表面実装部品は、加速度センサである表面実装部品。
【請求項9】
表面実装部品を搭載するための搭載領域を備えた実装基板であって、
前記搭載領域が、前記表面実装部品の底面と対向する位置に、多数のランドを備え、
前記ランド間に凹部が形成された実装基板。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【公開番号】特開2012−89803(P2012−89803A)
【公開日】平成24年5月10日(2012.5.10)
【国際特許分類】
【出願番号】特願2010−237727(P2010−237727)
【出願日】平成22年10月22日(2010.10.22)
【出願人】(000005821)パナソニック株式会社 (73,050)
【Fターム(参考)】
【公開日】平成24年5月10日(2012.5.10)
【国際特許分類】
【出願日】平成22年10月22日(2010.10.22)
【出願人】(000005821)パナソニック株式会社 (73,050)
【Fターム(参考)】
[ Back to top ]