複合半導体装置
【目的】降圧型と昇圧型の超小型ＤＣ−ＤＣコンバータやフィルタ機能を併せ持つパワ−ライン用スイッチに用いることができる複合半導体装置を提供する。
【解決手段】この発明によれば、インダクタ１０とｐチャネルＭＯＳＦＥＴ１およびｎチャネルＭＯＳＦＥＴ５とで構成される複合半導体装置１００において、インダクタ１０を磁性絶縁基板１２に形成し、磁性絶縁基板１２上に設けられた半導体チップ１１にｐチャネルＭＯＳＦＥＴ１およびｎチャネルＭＯＳＦＥＴ５を形成し、ｐチャネルＭＯＳＦＥＴ１のソース２と入力端子であるＳＷ１端子を接続し、インダクタ１０の一端をドレイン３とｎチャネルＭＯＳＦＥＴ５のドレイン６の接続点９に接続し、他端を出力端子であるＬ端子に接続する。ＳＷ１端子をＤＣ−ＤＣコンバータの入力コンデンサＣｉｎに接続し、Ｌ端子を出力コンデンサＣｏｕｔに接続することで降圧型のＤＣ−ＤＣコンバータを形成でき、ＳＷ１端子とＬ端子を入れ替えることで昇圧型のＤＣ−ＤＣコンバータを形成できる。
【解決手段】この発明によれば、インダクタ１０とｐチャネルＭＯＳＦＥＴ１およびｎチャネルＭＯＳＦＥＴ５とで構成される複合半導体装置１００において、インダクタ１０を磁性絶縁基板１２に形成し、磁性絶縁基板１２上に設けられた半導体チップ１１にｐチャネルＭＯＳＦＥＴ１およびｎチャネルＭＯＳＦＥＴ５を形成し、ｐチャネルＭＯＳＦＥＴ１のソース２と入力端子であるＳＷ１端子を接続し、インダクタ１０の一端をドレイン３とｎチャネルＭＯＳＦＥＴ５のドレイン６の接続点９に接続し、他端を出力端子であるＬ端子に接続する。ＳＷ１端子をＤＣ−ＤＣコンバータの入力コンデンサＣｉｎに接続し、Ｌ端子を出力コンデンサＣｏｕｔに接続することで降圧型のＤＣ−ＤＣコンバータを形成でき、ＳＷ１端子とＬ端子を入れ替えることで昇圧型のＤＣ−ＤＣコンバータを形成できる。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、携帯機器向けＰＯＬ（Ｐｏｉｎｔ Ｏｆ Ｌｏａｄ）電源を含む汎用電子機器向け降圧型および昇圧型の超小型ＤＣ−ＤＣコンバータへ共通デバイスとして適用できることを特徴とし、かつフィルタ機能を併せ持つパワーライン用スイッチとしても使用可能な複合半導体装置に関する。
【背景技術】
【０００２】
携帯電話などポ−タブル機器は、ダウンサイジングと軽量化の要求が強く、内部のプリント基板上の占有スペ−スをできるだけ小さく、かつ薄く構成できることが求められている。このサイズダウンを阻害する部品は電源回路を構成するインダクタやキャパシタが該当することが多い。
従来は、電源ＩＣ、インダクタおよびキャパシタという個別の部品をプリント基板上に配置してＰＯＬ電源を構成し、スイッチング周波数の高周波化によりインダクタとキャパシタの部品サイズを小型化して対応しているが、最近ではＬＳＩ１個で２電源，３電源が必要となることも多いことから、個別部品構成の方法ではプリント基板スペ−スがさらに厳しく、かつ低電圧電源をＬＳＩ近傍に配置することが困難な状況になる。同時に、部品点数が多いことでプリント基板上にレイアウトする際の配線の仕方などに制約事項がつきやすく、本来の性能を発揮することができないレイアウトとなったり、また長い配線によるノイズ増大を招き、その結果、セットの性能劣化の要因になる。
【０００３】
電源ＩＣとインダクタを一体化構成にしたマイクロ電源モジュールは、部品点数を軽減することができるため、小型化指向に対しては有望である。さらに、部品点数が少ないことでプリント基板上のレイアウトでの制約がつきにくく、ＰＯＬ電源本来の性能を発揮することが可能となる。
しかし、その反面マイクロ電源モジュールは降圧型もしくは昇圧型の一方の用途に限定され、両方に共通で使用できない。既に提案されているマイクロ電源モジュールに関する特許文献１でも、降圧型の超小型ＤＣ−ＤＣコンバータのみ記載されている。また、分割インダクタとＩＣチップ上に形成した受動キャパシタ（Ｐｏｌｙ−Ｐｏｌｙキャパシタ）の複合フィルタ構成に関しても、特願２００７−２０３７３０で提案されているが、これも降圧型の超小型ＤＣ−ＤＣコンバータに特化している。セットによっては、降圧型と昇圧型の超小型ＤＣ−ＤＣコンバータを必要とし、できるだけ部品の共通化を図りたい要求もある。例えば、ＤＣ−ＤＣコンバータの構成要素として、素子が２個入った（２ｃｈ）パワースイッチデバイス（２個（２ｃｈ）のＭＯＳＦＥＴあるいは、１個（１ｃｈ）のＦＥＴと１個（１ｃｈ）のＳＢＤ）は既に市販されているが、超小型ＤＣ−ＤＣコンバータに適した大きさのものではない。
【０００４】
したがって、超小型ＤＣ−ＤＣコンバータ構成要素とすることができ、さらにはパワーラインに汎用的に用いられる部品（ＯＮ／ＯＦＦスイッチだけでなく、ノイズ対策部品）にも兼用させることのできる複合半導体装置を提供して、使い勝手と性能向上に寄与できれば携帯機器・民生機器・産業機器の広い範囲で使用されることが期待できる。
また、特許文献２および特許文献３においては、複数のスイッチング素子を有するパワーモジュールを用いたＤＣ−ＤＣコンバータが開示されている。
【特許文献１】特開２００４−７２８１５号公報
【特許文献２】特開２００８−５４３８４号公報
【特許文献３】特開２００５−３２８６７８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかし、降圧型と昇圧型のどちらの超小型ＤＣ−ＤＣコンバータにも使用できるインダクタを内蔵した複合半導体装置は未だ公開されていない。また特許文献２，３に開示されたパワーモジュールを用いたＤＣ−ＤＣコンバータは大容量であり、携帯電話などのポータブル機器に適用できる大きさのものではない。また、用いられるパワーモジュールは固有のコンバータ用のために特化されたものとなっている。
【０００６】
この発明の目的は、前記のことを鑑みて、降圧型と昇圧型の超小型ＤＣ−ＤＣコンバータやフィルタ機能を併せ持つパワーライン用スイッチに用いることができる複合半導体装置を提供することにある。
【課題を解決するための手段】
【０００７】
前記の目的を達成するために、特許請求の範囲の請求項１記載の発明であって、インダクタと、２個のパワースイッチとで構成される複合半導体装置であって、前記インダクタが磁性絶縁基板に形成され、該磁性絶縁基板上に設けられた半導体チップに前記２個のパワースイッチが形成され、前記２個のパワースイッチの内の第１のパワースイッチの第１主電極が第１主端子と接続し、前記第１のパワースイッチのゲート電極が第１ゲート端子と接続し、前記第１のパワースイッチの第２主電極が前記第２のパワースイッチの第１電極および前記インダクタの一端とそれぞれ接続し、前記第２のパワースイッチのゲート電極が第２ゲート端子と接続し、前記第２のパワースイッチの第２主電極が第２主端子と接続し、前記インダクタの他端がＬ端子と接続し、前記第１主端子、前記第２主端子、前記第１ゲート端子、前記第２ゲート端子および前記Ｌ端子が前記磁性絶縁基板の外周部に形成される構成とする。
【０００８】
また、特許請求の範囲の請求項２記載の発明であって、請求項１記載の発明において、前記第１のパワースイッチがｐチャネルＭＯＳＦＥＴであり、前記第１のパワースイッチの前記第１主電極がソース電極であり、前記第１のパワースイッチの前記第２主電極がドレイン電極であり、前記第２のパワースイッチがｎチャネルＭＯＳＦＥＴであり、前記第２のパワースイッチの前記第１主電極がドレイン電極であり、前記第２のパワースイッチの前記第２主電極がソース電極である構成とする。
【０００９】
また、特許請求の範囲の請求項３記載の発明であって、請求項１記載の発明において、前記第１のパワースイッチがｎチャネルＭＯＳＦＥＴであり、前記第１のパワースイッチの前記第１主電極がドレイン電極であり、前記第１のパワースイッチの前記第２主電極がソース電極であり、前記第２のパワースイッチがｎチャネルＭＯＳＦＥＴであり、前記第２のパワースイッチの前記第１主電極がドレイン電極であり、前記第２のパワースイッチの前記第２主電極がソース電極である構成とする。
【００１０】
また、特許請求の範囲の請求項４記載の発明であって、請求項１〜３のいずれか一項に記載の発明において、前記インダクタの中間点が前記半導体チップに形成された集積コンデンサの一方の端子と接続し、前記集積コンデンサの他方の端子がＣ端子と接続し、該Ｃ端子が前記磁性絶縁基板の外周部に形成される構成とする。
また、特許請求の範囲の請求項５記載の発明であって、請求項１〜３のいずれか一項に記載の発明において、前記第１主端子がＤＣ−ＤＣコンバータ用の入力コンデンサの高電位側の端子と接続し、前記第２主端子が前記入力コンデンサのグランド側の端子と接続し、前記Ｌ端子が出力コンデンサの高電位側の端子と接続することで降圧型ＤＣ−ＤＣコンバータが形成され、前記Ｌ端子が前記ＤＣ−ＤＣコンバータ用の前記入力コンデンサの高電位側の端子と接続し、前記第２主端子が前記入力コンデンサのグランド側の端子と接続し、前記第１主端子が前記出力コンデンサの高電位側の端子と接続することで昇圧型ＤＣ−ＤＣコンバータが形成される複合半導体装置とする。
【００１１】
また、特許請求の範囲の請求項６記載の発明であって、請求項４記載の発明において、前記第１主端子がＤＣ−ＤＣコンバータ用の入力コンデンサの高電位側の端子と接続し、前記第２主端子および前記Ｃ端子がそれぞれ前記入力コンデンサのグランド側の端子と接続し、前記Ｌ端子が前記出力コンデンサの高電位側の端子に接続することで降圧型ＤＣ−ＤＣコンバータが形成され、前記Ｌ端子が前記ＤＣ−ＤＣコンバータ用の前記入力コンデンサの高電位側の端子と接続し、前記第２主端子および前記Ｃ端子がそれぞれ前記入力コンデンサのグランド側の端子と接続し、前記第１主端子が前記出力コンデンサの高電位側の端子と接続することで昇圧型ＤＣ−ＤＣコンバータが形成される複合半導体装置とする。
【発明の効果】
【００１２】
この発明によれば、インダクタと、２個のパワースイッチとで構成される複合半導体装置において、インダクタを磁性絶縁基板に形成し、磁性絶縁基板上に設けられた半導体チップに２個のパワースイッチを形成する。そして２個のパワースイッチの内の第１のパワースイッチの第１主電極を第１主端子に接続し、第１のパワースイッチのゲート電極を第１ゲート端子に接続し、第１のパワースイッチの第２主電極を第２のパワースイッチの第１電極およびインダクタの一端にそれぞれ接続する。さらに第２のパワースイッチのゲート電極を第２ゲート端子に接続し、第２のパワースイッチの第２主電極を第２主端子に接続し、インダクタの他端をＬ端子に接続する複合半導体装置とすることによって、ＤＣ−ＤＣコンバータの入力コンデンサの高電位側に接続する端子を第１主端子にするかＬ端子にすることによって、降圧型または昇圧型の超小型ＤＣ−ＤＣコンバータが形成できる複合半導体装置を提供することができる。
【００１３】
また、この複合半導体装置は、電圧切り替えスイッチや突入電流防止ホットスワップスイッチとしても利用ができる。
【発明を実施するための最良の形態】
【００１４】
実施の形態を以下の実施例で説明する。
【実施例１】
【００１５】
図１および図２は、この発明の第１実施例の複合半導体装置の構成図であり、図１は回路図、図２（ａ）は要部平面図、図２（ｂ）は図２（ａ）を矢印の方向から見た要部側面図である。
この複合半導体装置１００は、インダクタ１０と２個のパワースイッチ（ｐチャネルＭＯＳＦＥＴ１とｎチャネルＭＯＳＦＥＴ５）を一体化することで、降圧型と昇圧型の超小型ＤＣ−ＤＣコンバータに適用できること、あるいはフィルタ機能を備えたパワーラインスイッチとして適用でき、いずれに対しても共通部品として使用できる。
【００１６】
図１および図２の複合半導体装置１００について説明する。パワースイッチとしてのｐチャネルＭＯＳＦＥＴ１のソース２をＳＷ１端子に接続し、ゲート４をｇ１端子に接続し、ドレイン３をパワースイッチとしてのｎチャネルＭＯＳＦＥＴ５のドレイン６と接続し、この接続点９をインダクタ１０の一端に接続し、インダクタ１０の他端をＬ端子に接続する。ｎチャネルＭＯＳＦＥＴ５のゲート８をｇ２端子に接続し、ｎチャネルＭＯＳＦＥＴ５のソース７をＳＷ２端子に接続する。インダクタ１０を形成した、例えば、フェライト基板のような磁性絶縁基板１２上にｐチャネルＭＯＳＦＥＴ１とｎチャネルＭＯＳＦＥＴ５を形成した半導体チップ１１を固着する。
【００１７】
この図では、パワースイッチであるＭＯＳＦＥＴはｐチャネル型とｎチャネル型を用いたが、両方ともｎチャネル型で回路を構成しても構わない。その場合はｐチャネルＭＯＳＦＥＴ１のソース２の位置にはｐチャネルＭＯＳＦＥＴ１に置き換わるｎチャネルＭＯＳＦＥＴのドレインが来て、ｐチャネルＭＯＳＦＥＴ１のドレイン３の位置には当該ｎチャネルＭＯＳＦＥＴのソースが来る。
【００１８】
半導体チップ１１はパワースイッチ専用となるため、半導体チップ１１に制御回路などのＩＣが形成されている場合と異なり、可能な限りオン抵抗が低減できるような設計ができる。図２（ａ）および図２（ｂ）の構造は、特許文献１で既に報告されているマイクロ電源モジュールの構造と類似しており、磁性絶縁基板１２（インダクタフェライト）上に半導体チップ１１を搭載して、ワイヤボンディングを用いて半導体チップ１１の端子と磁性絶縁基板１２の外周部に形成した各端子とを接続している。
【００１９】
この３部品（ｐチャネルＭＯＳＦＥＴ１とｎチャネルＭＯＳＦＥＴ５の２個のパワースイッチとインダクタ１０）の一体化により、個別に構成する場合に比べて、部品点数の低減に寄与できる。
図３は、降圧型の超小型ＤＣ−ＤＣコンバータに図１および図２の複合半導体装置１００を適用した場合であり、図３（ａ）は回路図、図３（ｂ）はプリント基板上の実装図である。
【００２０】
図３（ａ）において、入力コンデンサＣｉｎの高電位側端子にＳＷ１端子が接続し、Ｌ端子に出力コンデンサＣｏｕｔの高電位側端子が接続している。ＳＷ２端子はグランドＧＮＤに接続し、ｇ１端子とｇ２端子は制御回路Ｃｏｎｔに接続している。電源の高電位側電位ＶｉｎとＣｉｎの高電位側端子を接続する配線がＶｉｎ配線であり、出力の高電位側電位ＶｏｕｔとＣｏｕｔの高電位側端子を接続する配線がＶｏｕｔ配線である。また、ＳＷ２端子、Ｃｉｎの低電位側端子およびＣｏｕｔの低電位側端子をグランドＧＮＤの接続点Ｐｇｎｄに接続する配線がＰｇｎｄ配線である。
【００２１】
図３（ｂ）において、Ｐｇｎｄ配線，Ｖｉｎ配線およびＶｏｕｔ配線はプリント基板に形成された配線である。また、図３（ａ）で示す回路上では便宜的にＰｇｎｄは接続点を示すが、図３（ｂ）で示す実装上ではＰｇｎｄとＰｇｎｄ配線は同一箇所である。
図４は、昇圧型の超小型ＤＣ−ＤＣコンバータに図１および図２の複合半導体装置１００を適用した場合であり、図４（ａ）は回路図、図４（ｂ）はプリント基板上の実装図である。
【００２２】
入力コンデンサＣｉｎの高電位側端子にＬ端子が接続し、ＳＷ１端子に出力コンデンサＣｏｕｔの高電位側端子が接続している。ＳＷ２端子はＰｇｎｄ配線でグランドＧＮＤに接続し、ｇ１端子とｇ２端子は制御回路Ｃｏｕｔに接続している。
図３および図４の降圧型ＤＣ−ＤＣコンバータと昇圧型ＤＣ−ＤＣコンバータは複合半導体装置１００のＳＷ１（入力側）とＬ端子（出力側）の入れ替えを行うことで、図１および図２の複合半導体装置１００が共通して使用できることがわかる。
【００２３】
また、複合半導体装置１００には超小型ＤＣ−ＤＣコンバータの主回路を構成するハイサイドスイッチ（ｐチャネルＭＯＳＦＥＴ１），ロ−サイドスイッチ（ｎチャネルＭＯＳＦＥＴ５）とインダクタ１０が内蔵されている。そのため、入力コンデンサＣｉｎと出力コンデンサＣｏｕｔを最適にレイアウトできる端子配置（デバイスピンアサイン）とすることで、配線長（スイッチングル−プ）を最短化でき、超小型ＤＣ−ＤＣコンバータとしてのノイズ性能が向上できる。
【００２４】
図５は、図３の降圧型ＤＣ−ＤＣコンバータのスイッチングノイズの減衰特性を示す図である。１００ＭＨｚ程度の高周波領域での減衰量は飽和しているものの、個別部品で構成した降圧型ＤＣ−ＤＣコンバータの減衰量と比べて大きな減衰量が得られる特性となっている。
本構造は、スイッチング素子であるｐチャネルＭＯＳＦＥＴ１とｎチャネルＭＯＳＦＥＴ５およびインダクタ１０の接続点９（ノード）が磁性絶縁基板１２上に配置され一体化されることで、個別部品で構成した場合に比べて、プリント基板配線へ影響を与えにくい特徴も備えている。
【００２５】
つぎに、図１および図２の複合半導体装置１００を他の変換装置に適用した例を挙げる。
図６はその例であり、図６（ａ）は２電源を切り替える回路図、図６（ｂ）は突入電流防止ホットスワップスイッチの回路図である。
図６（ａ）に示す２電源を切り替える例では。例えば、マスタ機器からスレーブ機器に３．３Ｖ電源を供給する場合に、５Ｖもしくは３．３Ｖを選択して供給できる。すなわち、ケーブル長が長い場合は供給側の電圧Ｖｃｃ１から受け側の電圧Ｖｃｃ２に至るまでに減衰するので、５Ｖ電圧で供給し、受け側で３．３Ｖに変換することが望ましく、逆にケーブル長が短い場合は、３．３Ｖでダイレクトに供給する方法とすることができる。
【００２６】
また、図６（ａ）では、ｎチャネルＭＯＳＦＥＴ５のドレイン６とソース７の位置が入れ替わっているが、これは電流の流れ方に沿ってどちらがソースでどちらがドレインかを見直して名前を変えただけであり、新たな複合半導体装置１００を設けたわけではない。
また、図６（ｂ）に示す突入電流防止ホットスワップスイッチの例では、ＵＳＢ（Ｕｎｉｖｅｒｓａｌ Ｓｅｒｉａｌ Ｂｕｓ）など電源投入状態でケーブルを抜き差しするホットスワップ（活線挿抜）用途で、突入電流を軽減し、電源供給元の機器の電圧低下に伴うリセットダウンを招かないパワースイッチとして機能する。すなわち、差し込んだ直後の突入電流はＳＷ１のルート（制限抵抗Ｒ１）を通すことにより軽減させ、差し込んで所定時間（Ｒ１とＣ１の時定数）が経過すると、ＳＷ２（低抵抗）のルートで電源を供給することができる。
【００２７】
また、図６（ｂ）でも、ｎチャネルＭＯＳＦＥＴ５のソース７とドレイン６の位置が入れ替わっているが、図６（ａ）と同様に端子の名前を見直しただけで、実際の構成に変化はない。
尚、前記の図６（ａ），（ｂ）において、インダクタ１０が電流の急激な変化を阻止するのでインダクタ１０のみでもノイズ除去フィルタの機能をもつが、インダクタ１０の後段にさらにコンデンサＣ１またはＣ２を付加してローパスフィルタを構成することにより、ノイズ対策機能を強化している。
【実施例２】
【００２８】
図７および図８は、この発明の第２実施例の複合半導体装置２００の構成図であり、図７は回路図、図８（ａ）は要部平面図、図８（ｂ）は図８（ａ）を矢印の方向から見た要部側面図である。
この複合半導体装置２００と図１および図２で示す複合半導体装置１００との違いは、複合半導体装置１００を構成する半導体チップ１１に、集積コンデンサ１３を形成し、一端を分割インダクタ１０ａの中間点（中間タップ１４）と接続し、他端をＣ端子に接続した点である。図３，４の複合半導体装置１００をこの複合半導体装置２００に置き換えることにより、図３や図４に相当した降圧型や昇圧型の超小型ＤＣ−ＤＣコンバータを製作できる。
【００２９】
図９は、図７および図８の複合半導体装置２００を用いた降圧型の超小型ＤＣ−ＤＣコンバータの回路図である。分割インダクタ１０ａの中間点（中間タップ１４）は分割インダクタ１０ａのインダクタンスがＬ１：Ｌ２に分割される位置である。ここでは降圧型を例として挙げたがＳＷ１端子とＬ端子を入れ替えることで昇圧型も製作できる。
図１０は、図９の降圧型の超小型ＤＣ−ＤＣコンバータにおいて、分割インダクタ１０ａの分割比をＬ１：Ｌ２＝８：２、集積コンデンサ１３の容量Ｃｍを１００ｐＦとした場合のスイッチングノイズの減衰特性を示す図である。図中のＬｇｎｄ１，Ｌｇｎｄ２は、それぞれＣｉｎの低電位側電極からＰｇｎｄまでとＰｇｎｄからＣｏｕｔの低電位側電極までのグランド配線（いずれもＰｇｎｄ配線）のインダクタンスである。
【００３０】
図１０に示すように、複合半導体装置２００を用いることにより１００ＭＨｚ程度以上の高周波領域で減衰量を大きくすることができる。つまり、図１および図２の複合半導体装置１００を用いる場合（図５）より高周波ノイズの減衰特性を大きく向上させることができる。
【図面の簡単な説明】
【００３１】
【図１】この発明の第１実施例の複合半導体装置の回路図
【図２】この発明の第１実施例の複合半導体装置の構成図であり、（ａ）は要部平面図、（ｂ）は（ａ）を矢印の方向から見た要部側面図
【図３】降圧型の超小型ＤＣ−ＤＣコンバータに図１および図２の複合半導体装置１００を適用した場合であり、（ａ）は回路図、（ｂ）はプリント基板上の実装図
【図４】昇圧型の超小型ＤＣ−ＤＣコンバータに図１および図２の複合半導体装置１００を適用した場合であり、（ａ）は回路図、（ｂ）はプリント基板上の実装図。
【図５】図３の降圧型ＤＣ−ＤＣコンバータのスイッチングノイズの減衰特性を示す図
【図６】図１および図２の複合半導体装置１００の適用例であり、（ａ）は２電源を切り替える回路図、（ｂ）は突入電流防止ホットスワップスイッチの回路図
【図７】この発明の第２実施例の複合半導体装置の回路図
【図８】この発明の第２実施例の複合半導体装置の構成図であり、（ａ）は要部平面図、（ｂ）は（ａ）を矢印の方向から見た要部側面図
【図９】図７および図８の複合半導体装置２００を用いた降圧型の超小型ＤＣ−ＤＣコンバータの回路図
【図１０】図９の降圧型の超小型ＤＣ−ＤＣコンバータのスイッチングノイズの減衰特性を示す図
【符号の説明】
【００３２】
１ ｐチャネルＭＯＳＦＥＴ
２ ソース
３ ドレイン
４ ゲート
５ ｎチャネルＭＯＳＦＥＴ
６ ドレイン
７ ソース
８ ゲート
９ 接続点
１０ インダクタ
１０ａ 分割インダクタ
１１ 半導体チップ
１２ 磁性絶縁基板
１３ 集積コンデンサ
１４ 中間タップ
１００，２００ 複合半導体装置
【技術分野】
【０００１】
この発明は、携帯機器向けＰＯＬ（Ｐｏｉｎｔ Ｏｆ Ｌｏａｄ）電源を含む汎用電子機器向け降圧型および昇圧型の超小型ＤＣ−ＤＣコンバータへ共通デバイスとして適用できることを特徴とし、かつフィルタ機能を併せ持つパワーライン用スイッチとしても使用可能な複合半導体装置に関する。
【背景技術】
【０００２】
携帯電話などポ−タブル機器は、ダウンサイジングと軽量化の要求が強く、内部のプリント基板上の占有スペ−スをできるだけ小さく、かつ薄く構成できることが求められている。このサイズダウンを阻害する部品は電源回路を構成するインダクタやキャパシタが該当することが多い。
従来は、電源ＩＣ、インダクタおよびキャパシタという個別の部品をプリント基板上に配置してＰＯＬ電源を構成し、スイッチング周波数の高周波化によりインダクタとキャパシタの部品サイズを小型化して対応しているが、最近ではＬＳＩ１個で２電源，３電源が必要となることも多いことから、個別部品構成の方法ではプリント基板スペ−スがさらに厳しく、かつ低電圧電源をＬＳＩ近傍に配置することが困難な状況になる。同時に、部品点数が多いことでプリント基板上にレイアウトする際の配線の仕方などに制約事項がつきやすく、本来の性能を発揮することができないレイアウトとなったり、また長い配線によるノイズ増大を招き、その結果、セットの性能劣化の要因になる。
【０００３】
電源ＩＣとインダクタを一体化構成にしたマイクロ電源モジュールは、部品点数を軽減することができるため、小型化指向に対しては有望である。さらに、部品点数が少ないことでプリント基板上のレイアウトでの制約がつきにくく、ＰＯＬ電源本来の性能を発揮することが可能となる。
しかし、その反面マイクロ電源モジュールは降圧型もしくは昇圧型の一方の用途に限定され、両方に共通で使用できない。既に提案されているマイクロ電源モジュールに関する特許文献１でも、降圧型の超小型ＤＣ−ＤＣコンバータのみ記載されている。また、分割インダクタとＩＣチップ上に形成した受動キャパシタ（Ｐｏｌｙ−Ｐｏｌｙキャパシタ）の複合フィルタ構成に関しても、特願２００７−２０３７３０で提案されているが、これも降圧型の超小型ＤＣ−ＤＣコンバータに特化している。セットによっては、降圧型と昇圧型の超小型ＤＣ−ＤＣコンバータを必要とし、できるだけ部品の共通化を図りたい要求もある。例えば、ＤＣ−ＤＣコンバータの構成要素として、素子が２個入った（２ｃｈ）パワースイッチデバイス（２個（２ｃｈ）のＭＯＳＦＥＴあるいは、１個（１ｃｈ）のＦＥＴと１個（１ｃｈ）のＳＢＤ）は既に市販されているが、超小型ＤＣ−ＤＣコンバータに適した大きさのものではない。
【０００４】
したがって、超小型ＤＣ−ＤＣコンバータ構成要素とすることができ、さらにはパワーラインに汎用的に用いられる部品（ＯＮ／ＯＦＦスイッチだけでなく、ノイズ対策部品）にも兼用させることのできる複合半導体装置を提供して、使い勝手と性能向上に寄与できれば携帯機器・民生機器・産業機器の広い範囲で使用されることが期待できる。
また、特許文献２および特許文献３においては、複数のスイッチング素子を有するパワーモジュールを用いたＤＣ−ＤＣコンバータが開示されている。
【特許文献１】特開２００４−７２８１５号公報
【特許文献２】特開２００８−５４３８４号公報
【特許文献３】特開２００５−３２８６７８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかし、降圧型と昇圧型のどちらの超小型ＤＣ−ＤＣコンバータにも使用できるインダクタを内蔵した複合半導体装置は未だ公開されていない。また特許文献２，３に開示されたパワーモジュールを用いたＤＣ−ＤＣコンバータは大容量であり、携帯電話などのポータブル機器に適用できる大きさのものではない。また、用いられるパワーモジュールは固有のコンバータ用のために特化されたものとなっている。
【０００６】
この発明の目的は、前記のことを鑑みて、降圧型と昇圧型の超小型ＤＣ−ＤＣコンバータやフィルタ機能を併せ持つパワーライン用スイッチに用いることができる複合半導体装置を提供することにある。
【課題を解決するための手段】
【０００７】
前記の目的を達成するために、特許請求の範囲の請求項１記載の発明であって、インダクタと、２個のパワースイッチとで構成される複合半導体装置であって、前記インダクタが磁性絶縁基板に形成され、該磁性絶縁基板上に設けられた半導体チップに前記２個のパワースイッチが形成され、前記２個のパワースイッチの内の第１のパワースイッチの第１主電極が第１主端子と接続し、前記第１のパワースイッチのゲート電極が第１ゲート端子と接続し、前記第１のパワースイッチの第２主電極が前記第２のパワースイッチの第１電極および前記インダクタの一端とそれぞれ接続し、前記第２のパワースイッチのゲート電極が第２ゲート端子と接続し、前記第２のパワースイッチの第２主電極が第２主端子と接続し、前記インダクタの他端がＬ端子と接続し、前記第１主端子、前記第２主端子、前記第１ゲート端子、前記第２ゲート端子および前記Ｌ端子が前記磁性絶縁基板の外周部に形成される構成とする。
【０００８】
また、特許請求の範囲の請求項２記載の発明であって、請求項１記載の発明において、前記第１のパワースイッチがｐチャネルＭＯＳＦＥＴであり、前記第１のパワースイッチの前記第１主電極がソース電極であり、前記第１のパワースイッチの前記第２主電極がドレイン電極であり、前記第２のパワースイッチがｎチャネルＭＯＳＦＥＴであり、前記第２のパワースイッチの前記第１主電極がドレイン電極であり、前記第２のパワースイッチの前記第２主電極がソース電極である構成とする。
【０００９】
また、特許請求の範囲の請求項３記載の発明であって、請求項１記載の発明において、前記第１のパワースイッチがｎチャネルＭＯＳＦＥＴであり、前記第１のパワースイッチの前記第１主電極がドレイン電極であり、前記第１のパワースイッチの前記第２主電極がソース電極であり、前記第２のパワースイッチがｎチャネルＭＯＳＦＥＴであり、前記第２のパワースイッチの前記第１主電極がドレイン電極であり、前記第２のパワースイッチの前記第２主電極がソース電極である構成とする。
【００１０】
また、特許請求の範囲の請求項４記載の発明であって、請求項１〜３のいずれか一項に記載の発明において、前記インダクタの中間点が前記半導体チップに形成された集積コンデンサの一方の端子と接続し、前記集積コンデンサの他方の端子がＣ端子と接続し、該Ｃ端子が前記磁性絶縁基板の外周部に形成される構成とする。
また、特許請求の範囲の請求項５記載の発明であって、請求項１〜３のいずれか一項に記載の発明において、前記第１主端子がＤＣ−ＤＣコンバータ用の入力コンデンサの高電位側の端子と接続し、前記第２主端子が前記入力コンデンサのグランド側の端子と接続し、前記Ｌ端子が出力コンデンサの高電位側の端子と接続することで降圧型ＤＣ−ＤＣコンバータが形成され、前記Ｌ端子が前記ＤＣ−ＤＣコンバータ用の前記入力コンデンサの高電位側の端子と接続し、前記第２主端子が前記入力コンデンサのグランド側の端子と接続し、前記第１主端子が前記出力コンデンサの高電位側の端子と接続することで昇圧型ＤＣ−ＤＣコンバータが形成される複合半導体装置とする。
【００１１】
また、特許請求の範囲の請求項６記載の発明であって、請求項４記載の発明において、前記第１主端子がＤＣ−ＤＣコンバータ用の入力コンデンサの高電位側の端子と接続し、前記第２主端子および前記Ｃ端子がそれぞれ前記入力コンデンサのグランド側の端子と接続し、前記Ｌ端子が前記出力コンデンサの高電位側の端子に接続することで降圧型ＤＣ−ＤＣコンバータが形成され、前記Ｌ端子が前記ＤＣ−ＤＣコンバータ用の前記入力コンデンサの高電位側の端子と接続し、前記第２主端子および前記Ｃ端子がそれぞれ前記入力コンデンサのグランド側の端子と接続し、前記第１主端子が前記出力コンデンサの高電位側の端子と接続することで昇圧型ＤＣ−ＤＣコンバータが形成される複合半導体装置とする。
【発明の効果】
【００１２】
この発明によれば、インダクタと、２個のパワースイッチとで構成される複合半導体装置において、インダクタを磁性絶縁基板に形成し、磁性絶縁基板上に設けられた半導体チップに２個のパワースイッチを形成する。そして２個のパワースイッチの内の第１のパワースイッチの第１主電極を第１主端子に接続し、第１のパワースイッチのゲート電極を第１ゲート端子に接続し、第１のパワースイッチの第２主電極を第２のパワースイッチの第１電極およびインダクタの一端にそれぞれ接続する。さらに第２のパワースイッチのゲート電極を第２ゲート端子に接続し、第２のパワースイッチの第２主電極を第２主端子に接続し、インダクタの他端をＬ端子に接続する複合半導体装置とすることによって、ＤＣ−ＤＣコンバータの入力コンデンサの高電位側に接続する端子を第１主端子にするかＬ端子にすることによって、降圧型または昇圧型の超小型ＤＣ−ＤＣコンバータが形成できる複合半導体装置を提供することができる。
【００１３】
また、この複合半導体装置は、電圧切り替えスイッチや突入電流防止ホットスワップスイッチとしても利用ができる。
【発明を実施するための最良の形態】
【００１４】
実施の形態を以下の実施例で説明する。
【実施例１】
【００１５】
図１および図２は、この発明の第１実施例の複合半導体装置の構成図であり、図１は回路図、図２（ａ）は要部平面図、図２（ｂ）は図２（ａ）を矢印の方向から見た要部側面図である。
この複合半導体装置１００は、インダクタ１０と２個のパワースイッチ（ｐチャネルＭＯＳＦＥＴ１とｎチャネルＭＯＳＦＥＴ５）を一体化することで、降圧型と昇圧型の超小型ＤＣ−ＤＣコンバータに適用できること、あるいはフィルタ機能を備えたパワーラインスイッチとして適用でき、いずれに対しても共通部品として使用できる。
【００１６】
図１および図２の複合半導体装置１００について説明する。パワースイッチとしてのｐチャネルＭＯＳＦＥＴ１のソース２をＳＷ１端子に接続し、ゲート４をｇ１端子に接続し、ドレイン３をパワースイッチとしてのｎチャネルＭＯＳＦＥＴ５のドレイン６と接続し、この接続点９をインダクタ１０の一端に接続し、インダクタ１０の他端をＬ端子に接続する。ｎチャネルＭＯＳＦＥＴ５のゲート８をｇ２端子に接続し、ｎチャネルＭＯＳＦＥＴ５のソース７をＳＷ２端子に接続する。インダクタ１０を形成した、例えば、フェライト基板のような磁性絶縁基板１２上にｐチャネルＭＯＳＦＥＴ１とｎチャネルＭＯＳＦＥＴ５を形成した半導体チップ１１を固着する。
【００１７】
この図では、パワースイッチであるＭＯＳＦＥＴはｐチャネル型とｎチャネル型を用いたが、両方ともｎチャネル型で回路を構成しても構わない。その場合はｐチャネルＭＯＳＦＥＴ１のソース２の位置にはｐチャネルＭＯＳＦＥＴ１に置き換わるｎチャネルＭＯＳＦＥＴのドレインが来て、ｐチャネルＭＯＳＦＥＴ１のドレイン３の位置には当該ｎチャネルＭＯＳＦＥＴのソースが来る。
【００１８】
半導体チップ１１はパワースイッチ専用となるため、半導体チップ１１に制御回路などのＩＣが形成されている場合と異なり、可能な限りオン抵抗が低減できるような設計ができる。図２（ａ）および図２（ｂ）の構造は、特許文献１で既に報告されているマイクロ電源モジュールの構造と類似しており、磁性絶縁基板１２（インダクタフェライト）上に半導体チップ１１を搭載して、ワイヤボンディングを用いて半導体チップ１１の端子と磁性絶縁基板１２の外周部に形成した各端子とを接続している。
【００１９】
この３部品（ｐチャネルＭＯＳＦＥＴ１とｎチャネルＭＯＳＦＥＴ５の２個のパワースイッチとインダクタ１０）の一体化により、個別に構成する場合に比べて、部品点数の低減に寄与できる。
図３は、降圧型の超小型ＤＣ−ＤＣコンバータに図１および図２の複合半導体装置１００を適用した場合であり、図３（ａ）は回路図、図３（ｂ）はプリント基板上の実装図である。
【００２０】
図３（ａ）において、入力コンデンサＣｉｎの高電位側端子にＳＷ１端子が接続し、Ｌ端子に出力コンデンサＣｏｕｔの高電位側端子が接続している。ＳＷ２端子はグランドＧＮＤに接続し、ｇ１端子とｇ２端子は制御回路Ｃｏｎｔに接続している。電源の高電位側電位ＶｉｎとＣｉｎの高電位側端子を接続する配線がＶｉｎ配線であり、出力の高電位側電位ＶｏｕｔとＣｏｕｔの高電位側端子を接続する配線がＶｏｕｔ配線である。また、ＳＷ２端子、Ｃｉｎの低電位側端子およびＣｏｕｔの低電位側端子をグランドＧＮＤの接続点Ｐｇｎｄに接続する配線がＰｇｎｄ配線である。
【００２１】
図３（ｂ）において、Ｐｇｎｄ配線，Ｖｉｎ配線およびＶｏｕｔ配線はプリント基板に形成された配線である。また、図３（ａ）で示す回路上では便宜的にＰｇｎｄは接続点を示すが、図３（ｂ）で示す実装上ではＰｇｎｄとＰｇｎｄ配線は同一箇所である。
図４は、昇圧型の超小型ＤＣ−ＤＣコンバータに図１および図２の複合半導体装置１００を適用した場合であり、図４（ａ）は回路図、図４（ｂ）はプリント基板上の実装図である。
【００２２】
入力コンデンサＣｉｎの高電位側端子にＬ端子が接続し、ＳＷ１端子に出力コンデンサＣｏｕｔの高電位側端子が接続している。ＳＷ２端子はＰｇｎｄ配線でグランドＧＮＤに接続し、ｇ１端子とｇ２端子は制御回路Ｃｏｕｔに接続している。
図３および図４の降圧型ＤＣ−ＤＣコンバータと昇圧型ＤＣ−ＤＣコンバータは複合半導体装置１００のＳＷ１（入力側）とＬ端子（出力側）の入れ替えを行うことで、図１および図２の複合半導体装置１００が共通して使用できることがわかる。
【００２３】
また、複合半導体装置１００には超小型ＤＣ−ＤＣコンバータの主回路を構成するハイサイドスイッチ（ｐチャネルＭＯＳＦＥＴ１），ロ−サイドスイッチ（ｎチャネルＭＯＳＦＥＴ５）とインダクタ１０が内蔵されている。そのため、入力コンデンサＣｉｎと出力コンデンサＣｏｕｔを最適にレイアウトできる端子配置（デバイスピンアサイン）とすることで、配線長（スイッチングル−プ）を最短化でき、超小型ＤＣ−ＤＣコンバータとしてのノイズ性能が向上できる。
【００２４】
図５は、図３の降圧型ＤＣ−ＤＣコンバータのスイッチングノイズの減衰特性を示す図である。１００ＭＨｚ程度の高周波領域での減衰量は飽和しているものの、個別部品で構成した降圧型ＤＣ−ＤＣコンバータの減衰量と比べて大きな減衰量が得られる特性となっている。
本構造は、スイッチング素子であるｐチャネルＭＯＳＦＥＴ１とｎチャネルＭＯＳＦＥＴ５およびインダクタ１０の接続点９（ノード）が磁性絶縁基板１２上に配置され一体化されることで、個別部品で構成した場合に比べて、プリント基板配線へ影響を与えにくい特徴も備えている。
【００２５】
つぎに、図１および図２の複合半導体装置１００を他の変換装置に適用した例を挙げる。
図６はその例であり、図６（ａ）は２電源を切り替える回路図、図６（ｂ）は突入電流防止ホットスワップスイッチの回路図である。
図６（ａ）に示す２電源を切り替える例では。例えば、マスタ機器からスレーブ機器に３．３Ｖ電源を供給する場合に、５Ｖもしくは３．３Ｖを選択して供給できる。すなわち、ケーブル長が長い場合は供給側の電圧Ｖｃｃ１から受け側の電圧Ｖｃｃ２に至るまでに減衰するので、５Ｖ電圧で供給し、受け側で３．３Ｖに変換することが望ましく、逆にケーブル長が短い場合は、３．３Ｖでダイレクトに供給する方法とすることができる。
【００２６】
また、図６（ａ）では、ｎチャネルＭＯＳＦＥＴ５のドレイン６とソース７の位置が入れ替わっているが、これは電流の流れ方に沿ってどちらがソースでどちらがドレインかを見直して名前を変えただけであり、新たな複合半導体装置１００を設けたわけではない。
また、図６（ｂ）に示す突入電流防止ホットスワップスイッチの例では、ＵＳＢ（Ｕｎｉｖｅｒｓａｌ Ｓｅｒｉａｌ Ｂｕｓ）など電源投入状態でケーブルを抜き差しするホットスワップ（活線挿抜）用途で、突入電流を軽減し、電源供給元の機器の電圧低下に伴うリセットダウンを招かないパワースイッチとして機能する。すなわち、差し込んだ直後の突入電流はＳＷ１のルート（制限抵抗Ｒ１）を通すことにより軽減させ、差し込んで所定時間（Ｒ１とＣ１の時定数）が経過すると、ＳＷ２（低抵抗）のルートで電源を供給することができる。
【００２７】
また、図６（ｂ）でも、ｎチャネルＭＯＳＦＥＴ５のソース７とドレイン６の位置が入れ替わっているが、図６（ａ）と同様に端子の名前を見直しただけで、実際の構成に変化はない。
尚、前記の図６（ａ），（ｂ）において、インダクタ１０が電流の急激な変化を阻止するのでインダクタ１０のみでもノイズ除去フィルタの機能をもつが、インダクタ１０の後段にさらにコンデンサＣ１またはＣ２を付加してローパスフィルタを構成することにより、ノイズ対策機能を強化している。
【実施例２】
【００２８】
図７および図８は、この発明の第２実施例の複合半導体装置２００の構成図であり、図７は回路図、図８（ａ）は要部平面図、図８（ｂ）は図８（ａ）を矢印の方向から見た要部側面図である。
この複合半導体装置２００と図１および図２で示す複合半導体装置１００との違いは、複合半導体装置１００を構成する半導体チップ１１に、集積コンデンサ１３を形成し、一端を分割インダクタ１０ａの中間点（中間タップ１４）と接続し、他端をＣ端子に接続した点である。図３，４の複合半導体装置１００をこの複合半導体装置２００に置き換えることにより、図３や図４に相当した降圧型や昇圧型の超小型ＤＣ−ＤＣコンバータを製作できる。
【００２９】
図９は、図７および図８の複合半導体装置２００を用いた降圧型の超小型ＤＣ−ＤＣコンバータの回路図である。分割インダクタ１０ａの中間点（中間タップ１４）は分割インダクタ１０ａのインダクタンスがＬ１：Ｌ２に分割される位置である。ここでは降圧型を例として挙げたがＳＷ１端子とＬ端子を入れ替えることで昇圧型も製作できる。
図１０は、図９の降圧型の超小型ＤＣ−ＤＣコンバータにおいて、分割インダクタ１０ａの分割比をＬ１：Ｌ２＝８：２、集積コンデンサ１３の容量Ｃｍを１００ｐＦとした場合のスイッチングノイズの減衰特性を示す図である。図中のＬｇｎｄ１，Ｌｇｎｄ２は、それぞれＣｉｎの低電位側電極からＰｇｎｄまでとＰｇｎｄからＣｏｕｔの低電位側電極までのグランド配線（いずれもＰｇｎｄ配線）のインダクタンスである。
【００３０】
図１０に示すように、複合半導体装置２００を用いることにより１００ＭＨｚ程度以上の高周波領域で減衰量を大きくすることができる。つまり、図１および図２の複合半導体装置１００を用いる場合（図５）より高周波ノイズの減衰特性を大きく向上させることができる。
【図面の簡単な説明】
【００３１】
【図１】この発明の第１実施例の複合半導体装置の回路図
【図２】この発明の第１実施例の複合半導体装置の構成図であり、（ａ）は要部平面図、（ｂ）は（ａ）を矢印の方向から見た要部側面図
【図３】降圧型の超小型ＤＣ−ＤＣコンバータに図１および図２の複合半導体装置１００を適用した場合であり、（ａ）は回路図、（ｂ）はプリント基板上の実装図
【図４】昇圧型の超小型ＤＣ−ＤＣコンバータに図１および図２の複合半導体装置１００を適用した場合であり、（ａ）は回路図、（ｂ）はプリント基板上の実装図。
【図５】図３の降圧型ＤＣ−ＤＣコンバータのスイッチングノイズの減衰特性を示す図
【図６】図１および図２の複合半導体装置１００の適用例であり、（ａ）は２電源を切り替える回路図、（ｂ）は突入電流防止ホットスワップスイッチの回路図
【図７】この発明の第２実施例の複合半導体装置の回路図
【図８】この発明の第２実施例の複合半導体装置の構成図であり、（ａ）は要部平面図、（ｂ）は（ａ）を矢印の方向から見た要部側面図
【図９】図７および図８の複合半導体装置２００を用いた降圧型の超小型ＤＣ−ＤＣコンバータの回路図
【図１０】図９の降圧型の超小型ＤＣ−ＤＣコンバータのスイッチングノイズの減衰特性を示す図
【符号の説明】
【００３２】
１ ｐチャネルＭＯＳＦＥＴ
２ ソース
３ ドレイン
４ ゲート
５ ｎチャネルＭＯＳＦＥＴ
６ ドレイン
７ ソース
８ ゲート
９ 接続点
１０ インダクタ
１０ａ 分割インダクタ
１１ 半導体チップ
１２ 磁性絶縁基板
１３ 集積コンデンサ
１４ 中間タップ
１００，２００ 複合半導体装置
【特許請求の範囲】
【請求項１】
インダクタと、２個のパワースイッチとで構成される複合半導体装置であって、前記インダクタが磁性絶縁基板に形成され、該磁性絶縁基板上に設けられた半導体チップに前記２個のパワースイッチが形成され、前記２個のパワースイッチの内の第１のパワースイッチの第１主電極が第１主端子と接続し、前記第１のパワースイッチのゲート電極が第１ゲート端子と接続し、前記第１のパワースイッチの第２主電極が前記第２のパワースイッチの第１電極および前記インダクタの一端とそれぞれ接続し、前記第２のパワースイッチのゲート電極が第２ゲート端子と接続し、前記第２のパワースイッチの第２主電極が第２主端子と接続し、前記インダクタの他端がＬ端子と接続し、前記第１主端子、前記第２主端子、前記第１ゲート端子、前記第２ゲート端子および前記Ｌ端子が前記磁性絶縁基板の外周部に形成されることを特徴とする複合半導体装置。
【請求項２】
前記第１のパワースイッチがｐチャネルＭＯＳＦＥＴであり、前記第１のパワースイッチの前記第１主電極がソース電極であり、前記第１のパワースイッチの前記第２主電極がドレイン電極であり、前記第２のパワースイッチがｎチャネルＭＯＳＦＥＴであり、前記第２のパワースイッチの前記第１主電極がドレイン電極であり、前記第２のパワースイッチの前記第２主電極がソース電極であることを特徴とする請求項１に記載の複合半導体装置。
【請求項３】
前記第１のパワースイッチがｎチャネルＭＯＳＦＥＴであり、前記第１のパワースイッチの前記第１主電極がドレイン電極であり、前記第１のパワースイッチの前記第２主電極がソース電極であり、前記第２のパワースイッチがｎチャネルＭＯＳＦＥＴであり、前記第２のパワースイッチの前記第１主電極がドレイン電極であり、前記第２のパワースイッチの前記第２主電極がソース電極であることを特徴とする請求項１に記載の複合半導体装置。
【請求項４】
前記インダクタの中間点が前記半導体チップに形成された集積コンデンサの一方の端子と接続し、前記集積コンデンサの他方の端子がＣ端子と接続し、該Ｃ端子が前記磁性絶縁基板の外周部に形成されることを特徴とする請求項１〜３のいずれか一項に記載の複合半導体装置。
【請求項５】
前記第１主端子がＤＣ−ＤＣコンバータ用の入力コンデンサの高電位側の端子と接続し、前記第２主端子が前記入力コンデンサのグランド側の端子と接続し、前記Ｌ端子が出力コンデンサの高電位側の端子と接続することで降圧型ＤＣ−ＤＣコンバータが形成され、前記Ｌ端子が前記ＤＣ−ＤＣコンバータ用の前記入力コンデンサの高電位側の端子と接続し、前記第２主端子が前記入力コンデンサのグランド側の端子と接続し、前記第１主端子が前記出力コンデンサの高電位側の端子と接続することで昇圧型ＤＣ−ＤＣコンバータが形成されることを特徴とする請求項１〜３のいずれか一項に記載の複合半導体装置。
【請求項６】
前記第１主端子がＤＣ−ＤＣコンバータ用の入力コンデンサの高電位側の端子と接続し、前記第２主端子および前記Ｃ端子がそれぞれ前記入力コンデンサのグランド側の端子と接続し、前記Ｌ端子が前記出力コンデンサの高電位側の端子に接続することで降圧型ＤＣ−ＤＣコンバータが形成され、前記Ｌ端子が前記ＤＣ−ＤＣコンバータ用の前記入力コンデンサの高電位側の端子と接続し、前記第２主端子および前記Ｃ端子がそれぞれ前記入力コンデンサのグランド側の端子と接続し、前記第１主端子が前記出力コンデンサの高電位側の端子と接続することで昇圧型ＤＣ−ＤＣコンバータが形成されることを特徴とする請求項４に記載の複合半導体装置。
【請求項１】
インダクタと、２個のパワースイッチとで構成される複合半導体装置であって、前記インダクタが磁性絶縁基板に形成され、該磁性絶縁基板上に設けられた半導体チップに前記２個のパワースイッチが形成され、前記２個のパワースイッチの内の第１のパワースイッチの第１主電極が第１主端子と接続し、前記第１のパワースイッチのゲート電極が第１ゲート端子と接続し、前記第１のパワースイッチの第２主電極が前記第２のパワースイッチの第１電極および前記インダクタの一端とそれぞれ接続し、前記第２のパワースイッチのゲート電極が第２ゲート端子と接続し、前記第２のパワースイッチの第２主電極が第２主端子と接続し、前記インダクタの他端がＬ端子と接続し、前記第１主端子、前記第２主端子、前記第１ゲート端子、前記第２ゲート端子および前記Ｌ端子が前記磁性絶縁基板の外周部に形成されることを特徴とする複合半導体装置。
【請求項２】
前記第１のパワースイッチがｐチャネルＭＯＳＦＥＴであり、前記第１のパワースイッチの前記第１主電極がソース電極であり、前記第１のパワースイッチの前記第２主電極がドレイン電極であり、前記第２のパワースイッチがｎチャネルＭＯＳＦＥＴであり、前記第２のパワースイッチの前記第１主電極がドレイン電極であり、前記第２のパワースイッチの前記第２主電極がソース電極であることを特徴とする請求項１に記載の複合半導体装置。
【請求項３】
前記第１のパワースイッチがｎチャネルＭＯＳＦＥＴであり、前記第１のパワースイッチの前記第１主電極がドレイン電極であり、前記第１のパワースイッチの前記第２主電極がソース電極であり、前記第２のパワースイッチがｎチャネルＭＯＳＦＥＴであり、前記第２のパワースイッチの前記第１主電極がドレイン電極であり、前記第２のパワースイッチの前記第２主電極がソース電極であることを特徴とする請求項１に記載の複合半導体装置。
【請求項４】
前記インダクタの中間点が前記半導体チップに形成された集積コンデンサの一方の端子と接続し、前記集積コンデンサの他方の端子がＣ端子と接続し、該Ｃ端子が前記磁性絶縁基板の外周部に形成されることを特徴とする請求項１〜３のいずれか一項に記載の複合半導体装置。
【請求項５】
前記第１主端子がＤＣ−ＤＣコンバータ用の入力コンデンサの高電位側の端子と接続し、前記第２主端子が前記入力コンデンサのグランド側の端子と接続し、前記Ｌ端子が出力コンデンサの高電位側の端子と接続することで降圧型ＤＣ−ＤＣコンバータが形成され、前記Ｌ端子が前記ＤＣ−ＤＣコンバータ用の前記入力コンデンサの高電位側の端子と接続し、前記第２主端子が前記入力コンデンサのグランド側の端子と接続し、前記第１主端子が前記出力コンデンサの高電位側の端子と接続することで昇圧型ＤＣ−ＤＣコンバータが形成されることを特徴とする請求項１〜３のいずれか一項に記載の複合半導体装置。
【請求項６】
前記第１主端子がＤＣ−ＤＣコンバータ用の入力コンデンサの高電位側の端子と接続し、前記第２主端子および前記Ｃ端子がそれぞれ前記入力コンデンサのグランド側の端子と接続し、前記Ｌ端子が前記出力コンデンサの高電位側の端子に接続することで降圧型ＤＣ−ＤＣコンバータが形成され、前記Ｌ端子が前記ＤＣ−ＤＣコンバータ用の前記入力コンデンサの高電位側の端子と接続し、前記第２主端子および前記Ｃ端子がそれぞれ前記入力コンデンサのグランド側の端子と接続し、前記第１主端子が前記出力コンデンサの高電位側の端子と接続することで昇圧型ＤＣ−ＤＣコンバータが形成されることを特徴とする請求項４に記載の複合半導体装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【公開番号】特開２０１０−１４８２１８（Ｐ２０１０−１４８２１８Ａ）
【公開日】平成２２年７月１日（２０１０．７．１）
【国際特許分類】
【出願番号】特願２００８−３２１７３５（Ｐ２００８−３２１７３５）
【出願日】平成２０年１２月１８日（２００８．１２．１８）
【出願人】（５９１０８３２４４）富士電機システムズ株式会社 (1,717)
【Ｆターム（参考）】
【公開日】平成２２年７月１日（２０１０．７．１）
【国際特許分類】
【出願日】平成２０年１２月１８日（２００８．１２．１８）
【出願人】（５９１０８３２４４）富士電機システムズ株式会社 (1,717)
【Ｆターム（参考）】
[ Back to top ]