配線基板及びその製造方法
【課題】高密度化に対応した導体ポストを備える配線基板及びその製造方法を提供する。
【解決手段】導体層１２と導体層１２上に積層されたソルダーレジスト層１３と、ソルダーレジスト層１３に設けられた貫通孔１３１の下方に配置された導体層１２ａに導通される導体ポスト１６と、を備える配線基板の製造方法であって、熱硬化性樹脂を含むソルダーレジスト層１３に貫通孔１３１を穿設して、導体層１２ａを貫通孔内に露出させる貫通孔穿設工程と、貫通孔１３１内に銅を主体とする第１導体部１８１を形成する第１導体部形成工程と、第１導体部１８１上に、スズ、銅又は半田を主体とする第２導体部１８２を形成する第２導体部形成工程と、をこの順に備える。
【解決手段】導体層１２と導体層１２上に積層されたソルダーレジスト層１３と、ソルダーレジスト層１３に設けられた貫通孔１３１の下方に配置された導体層１２ａに導通される導体ポスト１６と、を備える配線基板の製造方法であって、熱硬化性樹脂を含むソルダーレジスト層１３に貫通孔１３１を穿設して、導体層１２ａを貫通孔内に露出させる貫通孔穿設工程と、貫通孔１３１内に銅を主体とする第１導体部１８１を形成する第１導体部形成工程と、第１導体部１８１上に、スズ、銅又は半田を主体とする第２導体部１８２を形成する第２導体部形成工程と、をこの順に備える。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は配線基板及びその製造方法に関する。更に詳しくは、導体ポストを有する配線基板及びその製造方法に関する。
【背景技術】
【０００２】
近年、高密度実装の手法として、例えば、Ｃ４（Ｃｏｎｔｒｏｌｌｅｄ Ｃｏｌｌａｐｓｅ Ｃｈｉｐ Ｃｏｎｎｅｃｔｉｏｎ）工法が採用されている。Ｃ４工法で利用される配線基板は表面がソルダーレジスト層で覆われ、ソルダーレジスト層に必要に応じて穿孔された開口部に立設されたバンプ（導体ポスト）と、配線基板内の導体層と、が電気的に接続されることで、配線基板内外が導通される構造となっている。このようなＣ４工法で用いられる配線基板に代表されるように、バンプを利用した接続が行われる配線基板においては、高密度化の進行で、昨今のバンプピッチは最小１４５μｍにも達している。しかし、今後も更なる高密度化が進行することが予測され、より狭いバンプピッチ（次々世代でのバンプチップとして、例えば、１００μｍ）が必要となると考えられる。このように、バンプピッチが狭くなるに連れて、ソルダーレジスト層に穿孔される前記開口部の径も小さくなると考えられるが、一方で、必要とされるバンプの高さは今後も維持されると考えられる。即ち、より高いアスペクト比を有する形状のバンプが必要とされると考えられる。
尚、本発明の係る従来技術として下記特許公報１〜３が挙げられる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】米国特許第７２１６４２４号明細書
【特許文献２】米国特許第６２２９２２０号明細書
【特許文献３】米国特許出願公開第２００５／００２９１１０号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００４】
前記高密度化に対応した高アスペクト比のバンプの形成には困難を伴う。即ち、一般的なバンプ形成方法としては、半田印刷法及びボール搭載法が知られている。
半田印刷法は、スクリーンマスク２２を介在させ、スキージ２１を用いて半田ペースト３０を印刷してバンプを形成する方法である。図１２に例示されるように、ソルダーレジスト層１３の厚さが薄く、且つ、ソルダーレジスト層１３に開口された貫通孔１３１の大きさが十分である場合には、半田ペースト３０を導体層１２ａ上に正常に印刷することができる。
しかし、ソルダーレジスト層１３の厚さが大きい場合や、ソルダーレジスト層１３に形成された貫通孔１３１の径が小さい場合には、マスク２２自体の製作が難しく、また、その精度を十分に確保し難い。更に、マスク２２を形成できたとしても、マスク２２に開口される貫通孔１３１の径が小さいために、マスク２２内での目詰まりを起こし易く、半田ペースト３０を印刷し難いという問題がある。また、図１３に例示されるように、半田ペースト３０を印刷できたとしても、印刷された半田ペースト３０が導体層１２ａと接し難いなどの問題がある。
【０００５】
一方、ボール搭載法は、予め形成された半田ボール４０を導出目的の導体層１２ａ上に接合して、その半田ボール４０をバンプとして利用する方法である。図１４に例示されるように、ソルダーレジスト層１３の厚さが薄く、且つ、ソルダーレジスト層１３に開口された貫通孔１３１の大きさが十分である場合には、半田ボール４０を導体層１２ａと接続することができる。
しかし、ソルダーレジスト層１３の厚さが大きい場合や、ソルダーレジスト層１３に形成された貫通孔１３１の径が小さい場合には、貫通孔１３１の径に合わせた半田ボール４０を用いると十分なバンプ高さを確保することができない。一方、図１５に例示されるように、バンプの高さを確保するために、半田ボール４０の径を大きくすると、半田ボール４０の曲率が小さくなるために、ソルダーレジスト層１３下の導体層１２ａに半田ボール４０が接することができなくなる（いわゆる「はじき」）という問題がある。また、隣接する半田ボール４０同士が接続されてしまう（いわゆる「ブリッジ」）という不具合を生じるおそれもある。
【０００６】
これらの従来汎用されている方法に代替し得る方法としてバンプをめっき形成する方法が考えられる。しかし、この方法では、通常、めっき液は樹脂層に対する浸食性を有するために、フォトリソ法を用いて形成されるソルダーレジスト層が十分な耐食性を発揮できない。また、バンプをめっき形成する場合のバンプの概形を決定することとなる型枠層を用いる必要があるものの、この型枠層に形成する開口部と、前記ソルダーレジスト層に形成された開口部と、を十分に一致させて形成することが困難となるという問題がある。
本発明は、上記問題に鑑みてなされたものであり、高密度化に対応した導体ポストを備える配線基板及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
即ち、本発明は以下に示す通りである。
〈１〉導体層と、該導体層上に積層されたソルダーレジスト層と、該ソルダーレジスト層に設けられた貫通孔の下方に配置された導体層に導通される導体ポストと、を備える配線基板の製造方法であって、
熱硬化性樹脂を含む前記ソルダーレジスト層に前記貫通孔を穿設して、前記導体層を該貫通孔内に露出させる貫通孔穿設工程と、
前記貫通孔内に銅を主体とする第１導体部を形成する第１導体部形成工程と、
前記第１導体部上に、スズ、銅又は半田を主体とする第２導体部を形成する第２導体部形成工程と、をこの順に備えることを特徴とする配線基板の製造方法。
〈２〉前記第２導体部形成工程前に、前記第１導体部上に、ニッケル及び金を含む導電性の介在層を形成する介在層形成工程を備え、且つ、
前記第２導体部形成工程では、前記介在層の表面に第２導体部を形成する前記〈１〉に記載の配線基板の製造方法。
〈３〉前記第２導体部形成工程では、前記第２導体部として半田ペーストを印刷する印刷工程を含む前記〈１〉又は〈２〉に記載の配線基板の製造方法。
〈４〉前記第２導体部形成工程は、前記第１導体部上に前記第２導体部として半田ボールを配置するボール配置工程と、前記半田ボールを加熱して第２導体部として成形する半田ボール加熱工程と、をこの順に含む前記〈１〉又は〈２〉に記載の配線基板の製造方法。
〈５〉前記第２導体部形成工程は、
これまでに得られた素基板の表面を覆うようにフォトレジスト層を形成するフォトレジスト層形成工程と、
フォトリソグラフィー法を用いて前記第１の貫通孔に連通されると共に、該第１の貫通孔と実質的に同じ大きさ又は該第１の貫通孔よりも大きい径の第２の貫通孔を前記フォトレジスト層に穿設する第２貫通孔穿設工程と、
前記第２の貫通孔内に、スズ、銅又は半田を主体とする第２導体部をめっき形成する第２導体部めっき形成工程と、
前記フォトレジスト層を除去するフォトレジスト層除去工程と、をこの順に含む前記〈１〉又は〈２〉に記載の配線基板の製造方法。
〈６〉前記第２導体部形成工程では、前記第２の貫通孔内に、スズからなる第２導体部をめっき形成すると共に、
前記フォトレジスト層除去工程の後に、前記第１導体部及び第２導体部を加熱する加熱工程を備える前記〈５〉に記載の配線基板の製造方法。
〈７〉導体層と、該導体層上に積層されたソルダーレジスト層と、該ソルダーレジスト層に設けられた貫通孔の下方に配置された導体層に導通される導体ポストと、を備える配線基板であって、
前記ソルダーレジスト層は、熱硬化性樹脂を含み、
前記導体ポストは、
前記貫通孔内に形成された第１導体部と、前記第１導体部上に形成された第２導体部とを有し、
前記第１導体部は銅を主体とし、前記第２導体部はスズ、銅又は半田を主体とすることを特徴とする配線基板。
【発明の効果】
【０００８】
本発明の配線基板の製造方法によれば、導体ポスト１６の高密度化に対応できる。即ち、従来に比べてアスペクト比（幅に対する高さの割合）が大きな導体ポスト１６が形成された配線基板１０を得ることができる。これにより、ピッチが小さくともソルダーレジスト層の表面から十分な高さを有する導体ポスト１６を用いることができる。更に、この導体ポスト１６を用いて、配線基板１０とこの配線基板１０に実装される部品との間で信頼性の高い接続を行うことができる。
第２導体部形成工程ＰＲ６前に、第１導体部１８１上に、ニッケル及び金を含む導電性の介在層１７を形成する介在層形成工程ＰＲ４を備え、且つ、第２導体部形成工程ＰＲ６では、介在層１７の表面に第２導体部１８２を形成する場合は、第１導体部１８１と第２導体部１８２との接合強度を向上させることができる。
第２導体部形成工程ＰＲ６において、第２導体部１８２として半田ペーストを印刷する印刷工程ＰＲ６−２２を含む場合には、本方法を用いることによるメリットを更に効果的に得ることができる。
第２導体部形成工程ＰＲ６において、第１導体部１８１上に第２導体部１８２として半田ボール４０を配置するボール配置工程ＰＲ６−３１と、半田ボール４０を加熱して第２導体部１８２として成形する半田ボール加熱工程ＰＲ６−３２と、をこの順に含む場合には、本方法を用いることによるメリットを更に効果的に得ることができる。
第２導体部形成工程ＰＲ６において、これまでに得られた素基板２０の表面を覆うようにフォトレジスト層１５を形成するフォトレジスト層形成工程ＰＲ６−１１と、フォトリソグラフィー法を用いて第１の貫通孔１３１に連通されると共に、第１の貫通孔１３１と実質的に同じ大きさ又は第１の貫通孔１３１よりも大きい径の第２の貫通孔１５１をフォトレジスト層１５に穿設する第２貫通孔穿設工程ＰＲ６−１２と、第２の貫通孔１５１内に、スズ、銅又は半田を主体とする第２導体部１８２をめっき形成する第２導体部めっき形成工程ＰＲ６−１３と、フォトレジスト層１５を除去するフォトレジスト層除去工程ＰＲ６−１４と、をこの順に含む場合は、本方法を用いることによるメリットを更に効果的に得ることができる。
第２導体部形成工程ＰＲ６において、第２の貫通孔１５１内に、スズからなる第２導体部１８２をめっき形成すると共に、フォトレジスト層除去工程ＰＲ６−１４の後に、第１導体部１８１及び第２導体部１８２を加熱する加熱工程ＰＲ６−１６を備える場合には、第１導体部１８１及び第２導体部１８２の界面で各部を構成する金属成分同士が拡散しあい、強固に融合されて一体化された導体ポスト１６を得ることができ、より信頼性に優れた導体ポスト１６を有する配線基板１０を得ることができる。
【０００９】
本発明の配線基板によれば、導体ポスト１６を高密度化することができる。特に従来に比べてアスペクト比（幅に対する高さの割合）が大きな導体ポスト１６、即ち、ピッチが小さくともソルダーレジスト層の表面から十分な高さを有した導体ポスト１６を有することができる。従って、この導体ポスト１６を用いて、実装される半導体チップ部品との間で信頼性の高い接続を行うことができる。また、特にソルダーレジスト層１３が熱硬化性樹脂を含むとともに、第１導体部１８１が銅を主体とすることで、ソルダーレジスト層１３及び第１導体部１８１の熱膨張率を低下でき、ＩＣチップ等の半導体チップ部品を搭載した際の応力ストレスに対する配線基板全体の耐久性を向上させることができる。
【図面の簡単な説明】
【００１０】
【図１】本方法により得られる配線基板の一例を示す模式的な断面図である。
【図２】本配線基板の製造方法の概略を説明する模式的な工程図である。
【図３】本方法における介在層形成工程（ＰＲ４）から第２導体部形成工程（ＰＲ６）の一例を説明する模式的な工程図である。
【図４】図３に続く模式的な工程図である。
【図５】本方法における介在層形成工程（ＰＲ４）から第２導体部形成工程（ＰＲ６）の一例を説明する模式的な工程図である。
【図６】図５に続く模式的な工程図である。
【図７】本方法における介在層形成工程（ＰＲ４）から第２導体部形成工程（ＰＲ６）の一例を説明する模式的な工程図である。
【図８】図７に続く模式的な工程図である。
【図９】本方法における介在層形成工程（ＰＲ４）から第２導体部形成工程（ＰＲ６）の一例を説明する模式的な工程図である。
【図１０】第１導体部形成工程（ＰＲ３）から第２導体部形成工程（ＰＲ６）までの工程のバリエーションを説明する模式的な工程図である。
【図１１】第１導体部形成工程（ＰＲ３）から第２導体部形成工程（ＰＲ６）までの工程のバリエーションを説明する模式的な工程図である。
【図１２】従来の製造方法を説明する模式的な説明図である。
【図１３】従来の製造方法における問題点を説明する模式的な説明図である。
【図１４】従来の製造方法を説明する模式的な他の説明図である。
【図１５】従来の製造方法における問題点を説明する模式的な他の説明図である。
【図１６】本発明の配線基板の一例を示す模式的な断面図である。
【発明を実施するための形態】
【００１１】
本発明について、図１〜１１及び図１６を参照しながら以下詳細に説明する。
［１］配線基板
本発明の配線基板１０及び本発明の製造方法により得られる配線基板１０は、導体層１２と、ソルダーレジスト層１３と、導体ポスト１６と、を備える。
導体層１２は、配線基板１０において導体回路等として機能される層である。これらの導体層１２は、一連（即ち、連続した一枚）の導体からなってもよく、同一平面内に配設された複数の導体からなってもよい。また、導体層１２のうち、ソルダーレジスト層１３に穿設された貫通孔１３１の下方に配置された導体層は導体層１２ａである。この導体層１２ａは、導体層１２内の独立した１つの導体であってもよく、連続する導体の一部であってもよい。また、導体層１２の形状等は特に限定されない。また、その材質も特に限定されないが、銅、銅合金、アルミニウム及びアルミニウム合金等であることが好ましく、このうち、通常、銅が用いられる。
【００１２】
ソルダーレジスト層１３は、熱硬化性樹脂を含む層である。このソルダーレジスト層１３は、導体層１２上に積層された層であり、通常、ソルダーレジスト層１３は、この配線基板に部品を実装する際に利用されるリフロー工程において、半田が意図しない部位へ付着することを防止するための層として機能される。このソルダーレジスト層１３は、導体層１２との間に絶縁層等の他の層を介在していてもよい。
【００１３】
導体ポスト１６は、ソルダーレジスト層１３に設けられた貫通孔１３１の下方に配置された導体層１２ａに導通される導体である。そして、導体ポスト１６は、貫通孔１３１の下方に配置された導体層１２ａをソルダーレジスト層１３外へ導出する導体として機能できる。
また、通常、導体ポスト１６は、図１及び図１６に例示されるように、貫通孔１３１内を充塞すると共に、ソルダーレジスト層１３から外側に張り出した形状をなす。ソルダーレジスト層１３から導体ポスト１６が外側に張り出すとは、換言すれば、ソルダーレジスト層１３の外表面よりも外側へ向かって導体ポスト１６が突出していることを意味する。これにより、導体ポスト１６は、配線基板１０の表面から突出して、部品を実装できる構成となっている。
導体ポスト１６のうちのソルダーレジスト層１３から外側に張り出した部分の形状（平面形状及び側面形状等を含む）は特に限定されないが、例えば、平面形状は円形状、四角形状等とすることができる。また、側面形状（側断面の形状）は、略円形状、半円形状、四角形状等とすることができる。
【００１４】
更に、導体ポスト１６は、図１６に例示されるように、ソルダーレジスト層１３に穿孔された貫通孔（第１の貫通孔）１３１内に形成された第１導体部１８１と、この第１導体部１８１上に形成された第２導体部１８２とを有する。第１導体部１８１を有することで、ソルダーレジスト層１３に開口された貫通孔１３１の開口径に対する深さの割合（深さ／開口径）を小さくしたり、或いは、貫通孔１３１を充填して塞いだりすることができる。これにより、第２導体部１８２を第１導体部１８１を介して、導体層１２ａへ確実に電気的に接続できる。即ち、導体ポスト１６と導体層１２ａとの接続を確実且つ容易に行うことができる。
【００１５】
また、第１導体部１８１は、銅を主体とし、第２導体部１８２は、スズ、銅又は半田を主体とする。このうち第１導体部１８１が、銅を主体とすることについては、本方法の「第１導体部形成工程（ＰＲ３）」において詳述する。また、第２導体部１８２が、スズ、銅又は半田を主体とすることについては、本方法の「第２導体部形成工程（ＰＲ６）」において詳述する。
更に、導体ポスト１６は、第１導体部１８１と第２導体部１８２とに挟まれた合金層１６５を備えることができる。この合金層１６５は、後述するように、特に、介在層１７を利用して形成した場合に、第１導体部１８１及び第２導体部１８２の層間で介在層１７の合金化（介在層１７を構成する成分の拡散）によって形成できる。
【００１６】
更に、本発明の配線基板１０及び本方法で得られる配線基板１０には、前記以外にも他部を備えることができる。他部としては、コア基板、絶縁層、内装部品等が挙げられる。
このうち、コア基板は、絶縁材料から構成され、通常、板状体である。また、配線基板１０の厚さ方向における中心部をなすことができる。コア基板を構成する絶縁材料としては絶縁性樹脂が好ましく、例えば、エポキシ樹脂やビスマレイミド−トリアジン樹脂等が挙げられる。また、コア基板には、補強材（ガラス繊維等の補強繊維）及び充填剤（シリカ、アルミナ等の各種フィラー）等が含まれてもよい。即ち、例えば、コア基板としては、ガラス繊維強化エポキシ樹脂等の繊維強化樹脂板、ビスマレイミド−トリアジン樹脂板等の耐熱性樹脂板などを用いることができる。また、このコア基板は、複層化されていてもよく、更には、内部に導体層（内層パターン）を有していてもよい。また、絶縁層は、コア基板上に積層された導体層間を絶縁する機能を有する層である。この絶縁層は、前記コア基板を構成する絶縁材料と同様の絶縁材料から構成できる。
【００１７】
更に、本発明の配線基板１０及び本方法で得られる配線基板１０は、その内部に収容部を備える場合には、収容部内に内装部品を有することができる。
収容部の平面形状は特に限定されず、例えば、略四角形（四角形、角部が面取りされた四角形等が含まれる）であってもよく、略円形（真円形状、楕円形状等が含まれる）などであってもよい。また、前記内装部品としては、コンデンサ、インダクタ、フィルタ、抵抗及びトランジスタ等が挙げられる。これらは１種のみを用いてもよく、２種以上を併用してもよい。これらのなかでは、コンデンサが好ましく、特に積層セラミックコンデンサが好適である。更に、収容部内に内装された内装部品と収容部との間隙には、内装部品とコア基板との熱膨張係特性を緩和する機能を有する絶縁材が充填されてなる充填部を有することができる。通常、充填部は、エポキシ樹脂、シリコーン樹脂、ポリイミド樹脂、ビスマレイミドトリアジン樹脂、ウレタン樹脂、フェノール樹脂等の樹脂からなるか、又は、これらの樹脂とシリカ及びアルミナ等の低熱膨張性セラミック；チタン酸バリウム、チタン酸ストロンチウム及びチタン酸鉛等の誘電性セラミック；窒化アルミナ、窒化ホウ素、炭化硅素、窒化珪素等の耐熱性セラミック；ホウケイ酸系ガラス等のガラスなどの無機材料からなる無機フィラーと、の混合物からなる。
【００１８】
［２］配線基板の製造方法
本発明の配線基板の製造方法は、貫通孔穿設工程ＰＲ２と、第１導体部形成工程ＰＲ３と、第２導体部形成工程ＰＲ６と、をこの順に備えることを特徴とする。
【００１９】
前記「貫通孔穿設工程（ＰＲ２）」は、熱硬化性樹脂を含むソルダーレジスト層１３に貫通孔（第１の貫通孔）１３１を穿設する工程である。この貫通孔１３１の穿孔によって、導体層１２ａがソルダーレジスト層１３の層下から、貫通孔１３１内に（貫通孔１３１の底部に）露出されることとなる。そして、穿孔された貫通孔１３１を介して、導体層１２ａは導体ポスト１６と接続され、導体層１２ａはソルダーレジスト層１３外へと導通される。
【００２０】
ソルダーレジスト層１３の厚さは特に限定されないが、１μｍ以上１００μｍ以下であることが好ましい。ソルダーレジスト層１３の厚さがこの範囲である場合には、本発明による効果をより得易いからである。このソルダーレジスト層１３の厚さは５μｍ以上５０μｍ以下がより好ましく、１０μｍ以上４０μｍ以下が特に好ましい。
【００２１】
また、ソルダーレジスト層１３は、熱硬化性樹脂（未硬化状態、半硬化状態、硬化状態のいずれをも含む）を含む。ソルダーレジスト層１３が、熱硬化性樹脂を含むことにより、リフロー工程（本方法により得られる配線基板１０に部品を実装する際に利用される工程）における不要な半田の付着を防止しながら、めっき液に対する耐性（特に耐アルカリ性）を付与できる。これにより、導体層１２ａの表面１２ａｐや、特にソルダーレジスト層１３の表面１３ｐにも無電解めっき及び電解めっきのうちの少なくとも一方を形成することが可能となる。
更に、熱硬化性樹脂を含むソルダーレジスト層１３は、感光性樹脂のみから形成されたソルダーレジスト層に比べて、より優れた耐クラック性及び耐マイグレーション性を得ることができる。更に、後述するように、導体材料としてＳｎ（スズ）が採用される場合には、感光性樹脂のみから形成されたソルダーレジスト層を備えた配線基板では、半導体チップ部品搭載後の応力ストレスが大きくなることが考えられる。これは、熱膨脹率が４ｐｐｍ／℃程度の半導体チップ部品に対して、感光性樹脂の熱膨張率が５０〜７０ｐｐｍ／℃と高いためである。これに対して、ソルダーレジスト層に感光性樹脂より熱膨脹率の小さい熱硬化性樹脂を含有させることで、半導体チップ部品との熱膨張差を抑制して、半導体チップ部品を搭載した配線基板の応力ストレスを低減することができる。
【００２２】
ソルダーレジスト層１３を構成する熱硬化性樹脂の種類は特に限定されないが、エポキシ樹脂、ポリイミド樹脂、フェノール樹脂、ビスマレイミド−トリアジン樹脂、シアネート樹脂、ポリアミド樹脂等が挙げられる。これらのなかでも特にエポキシ樹脂が好ましい。エポキシ樹脂としては、フェノールノボラック型、クレゾールノボラック型、などのノボラック型エポキシ樹脂、ジシクロペンタジエン変成した脂環式エポキシ樹脂等が挙げられる。これらは１種のみを用いてもよく２種以上を併用してもよい。
【００２３】
また、ソルダーレジスト層１３に含まれる熱硬化性樹脂の量は特に限定されないが、通常、ソルダーレジスト層１３を構成する有機材料中に最も多く（体積として最も多く含まれる）含まれる。即ち、ソルダーレジスト層１３を構成する有機材料において熱硬化性樹脂が主体となっている。より具体的には、ソルダーレジスト層１３を構成する有機材料を１００体積％において熱硬化性樹脂は５０体積％を超え（１００体積％であってもよい）で含まれることが好ましい。このソルダーレジスト層１３を構成する有機材料中における熱硬化性樹脂の含有量は特に限定されないが、より好ましくは５０体積％を超え且つ１００体積％以下とすることができ、更に好ましくは８０体積％以上且つ１００体積％以下とすることができる。また、ソルダーレジスト層１３に含むことができる熱硬化性樹脂以外の他の有機材料としては、ゴム及び熱可塑性樹脂等が挙げられる。
【００２４】
また、ソルダーレジスト層には、上記熱硬化性樹脂を含む有機材料以外に充填剤（シリカ、アルミナ等の各種無機フィラー、通常、無機材料である）等が含まれてもよい。充填剤が含まれる場合、ソルダーレジスト層１３全体を１００質量％とした場合に、充填剤は７０質量％以下である。
【００２５】
貫通孔穿孔工程ＰＲ２では、どのようにして貫通孔１３を穿孔してもよい。即ち、例えば、フォトリソグラフィー法を用いて第１貫通孔１３１を形成してもよく、レーザー穿孔法を用いて第１貫通孔１３１を形成してもよく、これらの方法を併用してもよい。
また、穿孔する貫通孔１３１の形態はソルダーレジスト層１３を貫通するものであればよく、その形状は特に限定されない。例えば、貫通孔１３１の平面形状は、円形状であってもよく、四角形等の多角形状であってもよく、更にその他の形状であってもよいが、円形状が好ましい。また、この貫通孔１３１の大きさも特に限定されないが、通常、導体層１２ａの一部のみが露出される大きさ（即ち、導体層１２ａの全部が露出されないことが好ましい）である。
【００２６】
更に、通常、貫通孔１３１の開口の大きさは特に限定されないが、貫通孔１３１の平面形状が円形状である場合、その直径は１０μｍ以上１００μｍ以下であると共に、深さ（ソルダーレジスト層１３の厚さ）は１μｍ以上１００μｍ以下であることが好ましい。このような貫通孔１３１を備える配線基板１０では、本発明の効果をより得易い。この直径は３０μｍ以上１５０μｍ以下であると共に、深さは５μｍ以上５０μｍ以下であることがより好ましく、直径は４０μｍ以上１００μｍ以下であると共に、深さは５μｍ以上４０μｍ以下であることが特に好ましい。
【００２７】
前記「第１導体部形成工程（ＰＲ３）」は、貫通孔（第１の貫通孔）１３１の穿孔により導体層１２ａが露出された貫通孔１３１内に銅を主体とする第１導体部１８１を形成する工程である。
この第１導体部１８１を形成することで、ソルダーレジスト層１３に開口された貫通孔１３１の開口径に対する深さの割合（深さ／開口径）を小さくしたり、或いは、貫通孔１３１を充填して塞いだりできる。これにより、第２導体部１８２を第１導体部１８１を介して、導体層１２ａへ確実に電気的に接続することができる。即ち、導体ポスト１６と導体層１２ａとの接続を容易に行うことができるようになる。
【００２８】
前記第１導体部１８１は、どのように形成してもよい。即ち、例えば、無電解めっき法により形成してもよく、導体ペーストを用いて充填する方法により形成してもよい。
また、この第１導体部１８１はどの程度、形成してもよく、例えば、図１０に例示されるように、貫通孔１３１の一部のみ埋まるように第１導体部１８１を形成してもよく、図２に例示されるように、貫通孔１３１の全部が埋まるように第１導体部１８１を形成してもよく、図１１に例示されるように、貫通孔１３１の全部を埋めると共に、貫通孔１３１からソルダーレジスト層１３の外へ張り出す（即ち、外へ突出する）ように第１導体部１８１を形成してもよい。尚、後述する介在層１７を有する場合には、第１導体部１８１の深さ方向における厚みが、介在層１７の厚みよりも大きいことが好ましい。この場合には、本発明で第１導体部１８１を形成することの技術的意義がより大きい。
【００２９】
第１導体部１８１は、銅を主体とする材料から構成される。第１導体部１８１が低熱膨張材料である銅を主体とする材料で形成されることで、導体ポスト１６全体に占める銅の割合が増えて、導体ポスト１６全体の熱膨張率を低下させることができる（例えば、導体ポスト１６を熱膨脹率が２３．５ｐｐｍ／℃であるＳｎのみから形成した場合等に比べて低熱膨張化できる）。
第１導体部１８１が、銅を主体とするとは、第１導体部全体を１００質量％とした場合に、９５質量％以上（好ましくは９７質量％以上、１００質量％であってもよい）のＣｕを含むことを意味する。また、Ｃｕ以外の他の金属元素を含む場合、他の金属元素としては、Ｓｎ等が挙げられ、１種のみが含まれてもよく２種以上が含まれてもよい。
尚、第１導体部１８１に含まれる成分は、ＥＰＭＡにより１０００倍以上に拡大して観察して得られる。
【００３０】
前記「第２導体部形成工程（ＰＲ６）」は、第１導体部１８１上に、スズ、銅又は半田を主体とする第２導体部１８２を形成する工程である。
この第２導体部１８２はスズ、銅又は半田を主体とする。第２導体部１８２が、スズを主体とするとは、第２導体部全体を１００質量％とした場合に、９５質量％以上（好ましくは９７質量％以上、１００質量％であってもよい）のＳｎを含むことを意味する。また、Ｓｎ以外の他の金属元素を含む場合、他の金属元素としては、Ｃｕ、Ａｇ、Ｚｎ、Ｉｎ、Ｂｉ、Ｓｂ及びＰｂ等が挙げられ、これらは１種のみが含まれてもよく２種以上が含まれてもよい。
【００３１】
また、第２導体部１８２が、銅を主体とするとは、第２導体部全体を１００質量％とした場合に、９５質量％以上（好ましくは９７質量％以上、１００質量％であってもよい）のＣｕを含むことを意味する。また、Ｃｕ以外の他の金属元素を含む場合、他の金属元素としては、Ｓｎ等が挙げられ、１種のみが含まれてもよく２種以上が含まれてもよい。
更に、第２導体部１８２が、半田を主体とするとは、Ｓｎ、Ａｇ、Ｃｕ、Ｚｎ、Ａｌ、Ｎｉ、Ｇｅ、Ｂｉ、Ｉｎ、Ｐｂ及びＡｕの群から選ばれる２種以上の金属元素の合計含有量が、第１導体部全体を１００質量％とした場合に、９５質量％以上（好ましくは９７質量％以上、１００質量％であってもよい）であることを意味する。より具体的には、第２導体部１８２を構成する半田として、ＳｎＰｂ半田、ＳｎＡｇＣｕ半田、ＳｎＢｉ半田、ＳｎＺｎＢｉ半田、ＳｎＣｕ半田、ＳｎＡｇＩｎＢｉ半田、ＳｎＺｎＡｌ半田、ＳｎＣｕＮｉＧｅ半田等が挙げられる。
尚、第２導体部１８２に含まれる成分は、ＥＰＭＡにより１０００倍以上に拡大した状態で測定して得られる。
また、第１導体部１８１と、第２導体部１８２とは、同じ材料からなってもよく、異なる材料からなってもよい。
【００３２】
この第２導体部１８２も、前記第１導体部１８１と同様に、どのようにして形成してもよい。即ち、例えば、（１）図３〜図４{（ＰＲ６−１１）〜（ＰＲ６−１６）}、及び、図５〜図６{（ＰＲ６−１１）〜（ＰＲ６−１６）}、に例示されるようにフォトリソ法を用いて第２導体部１８２を形成する方法、（２）図７及び図８に例示されるようにスクリーン印刷法を用いて第２導体部１８２を形成する方法、（３）図９に例示されるように半田ボール４０を用いて第２導体部１８２を形成する方法、などが挙げられる。以下、これらの方法について説明する。
【００３３】
（１）フォトリソ法を用いた第２導電部１８２の形成（図３〜４及び図５〜６参照）
このフォトリソ法を用いて第２導電部１８２を形成する第２導体部形成工程ＰＲ６は、
これまでに得られた素基板２０の表面を覆うようにフォトレジスト層１５を形成するフォトレジスト層形成工程ＰＲ６−１１と、
フォトリソグラフィー法を用いて前記第１の貫通孔１３１に連通されると共に、該第１の貫通孔１３１と実質的に同じ大きさ又は該第１の貫通孔１３１よりも大きい径の第２の貫通孔１５１を前記フォトレジスト層１５に穿設する第２貫通孔穿設工程ＰＲ６−１２と、
前記第１の貫通孔１３１及び前記第２の貫通孔１５１の両孔内に、スズ、銅又は半田を主体とする第２導体部１８２をめっき形成する第２導体部めっき形成工程ＰＲ６−１３と、
前記フォトレジスト層１５を除去するフォトレジスト層除去工程ＰＲ６−１４と、をこの順に含む。
【００３４】
前記フォトレジスト層形成工程（ＰＲ６−１１）は、これまでに得られた素基板２０を覆うようにフォトレジスト層１５を形成する工程である。即ち、（１）第１導体部形成工程ＰＲ３を経て第１導体部１８１が形成された素基板２０上にフォトレジスト層１５を形成する工程、（２）後述する介在層形成工程ＰＲ４を経て介在層１７が形成された素基板２０上にフォトレジスト層１５を形成する工程（図３参照）、（３）後述する無電解めっき層形成工程ＰＲ５（第２導体部１８２を電解めっき形成する際の通電極として利用される無電解めっき層１４）を経て無電解めっき層１４が形成された素基板２０上にフォトレジスト層１５を形成する工程（図５参照）、のこれら（１）〜（３）のうちのいずれかを行う工程である。
【００３５】
フォトレジスト層１５を形成する方法は特に限定されず、（Ａ）液状のフォトレジスト組成物を、ソルダーレジスト層１３上に、塗布した後、必要に応じて乾燥、硬化（半硬化）等を行って得ることができる。更に、（Ｂ）フォトレジスト層１５となるドライフィルムを、ソルダーレジスト層１３上に、貼着した後、必要に応じて乾燥、硬化（半硬化）等を行って得ることができる。前記（Ａ）の方法を利用する場合には、液状のフォトレジスト組成物は、回転塗布、流延塗布、ロール塗布等の適宜の塗布方法により塗布できる。一方、前記（Ｂ）の方法を利用する場合には、ドライフィルムを押圧して密着させることができる。この場合には、バッチ式プレス機で行ってもよいが、製造ラインを流通させながら押圧を行うことができるために、ローラー式プレス機等を用いることができる。
【００３６】
前記フォトレジスト層１５の厚さは特に限定されないが、１μｍ以上５００μｍ以下であることが好ましい。フォトレジスト層１５の厚さがこの範囲である場合には、第２導体部１８２をソルダーレジスト層１３より外側へ十分に張り出して形成できると共に、導体ポスト１６を介した外部との良好な接続を得ることができる。このフォトレジスト層１５の厚さは５μｍ以上３００μｍ以下がより好ましく、１０μｍ以上１００μｍ以下が特に好ましい。
【００３７】
前記第２貫通孔穿設工程（ＰＲ６−１２）」は、フォトリソグラフィー法を用いて第１の貫通孔１３１に連通されると共に、第１の貫通孔１３１と実質的に同じ大きさ、又は、第１の貫通孔１３１よりも大きい径の第２の貫通孔１５１をフォトレジスト層１５に穿設する工程である。第２の貫通孔１５１は、フォトレジスト層１５の表裏に貫通された貫通孔であり、フォトレジスト層１５の表面側から穿孔されて、ソルダーレジスト層１３の側まで貫通されている。この第２の貫通孔１５１は、第２導体部１８２を形成するための型枠となる孔である。
尚、図１１に例示されるようなソルダーレジスト層１３の外側へ突出して第１導体部１８１が形成されている場合や、介在層１７が形成されている場合には、第２の貫通孔１５１内に第１導体部１８１や介在層１７が配置された状態となる。
【００３８】
また、この第２の貫通孔１５１は、第１の貫通孔１３１と実質的に同じ大きさの孔、又は、第１の貫通孔１３１よりも大きい径の孔である。実質的に同じ大きさの孔とは、即ち、第１の貫通孔１３１の直径をＬ１３１とし、第２の貫通孔の直径をＬ１５１とした場合に、０．５≦Ｌ１５１／Ｌ１３１≦１であることを意味する。一方、第２の貫通孔１５１が第１の貫通孔１３１よりも大きい径の孔である場合には、１＜Ｌ１５１／Ｌ１３１≦５であることが好ましく、１＜Ｌ１５１／Ｌ１３１≦１．５がより好ましく、１＜Ｌ１５１／Ｌ１３１≦１．２が特に好ましい。尚、直径Ｌ１３１は、第１の貫通孔１３１の開口面を８等分する４本の直径の長さの平均長さである。また、同様に、直径Ｌ１５１は、第２の貫通孔１５１の開口面を８等分する４本の直径の長さの平均長さである。
【００３９】
前記第２導体部めっき形成工程（ＰＲ６−１３）は、第１の貫通孔１３１及び第２の貫通孔１５１の両孔内に、スズ、銅又は半田を主体とする第２導体部１８２をめっき形成する工程である。但し、図３及び図１１に例示されるように、第１の貫通孔１３１が第１導体部１８１により充塞されている場合には、第２の貫通孔１５１の孔内に、スズ、銅又は半田を主体とする第２導体部１８２をめっき形成する工程である。即ち、第１導体部１８１上（後述する介在層１７や、無電解めっき層１４を介してもよい）に第２導体部１８２を形成する工程である。
この工程ＰＲ６−１３では、どのようなめっき形成手段を用いてもよい。即ち、例えば、無電解めっきで第２導体部１８２を形成してもよく、電解めっきで第２導体部１８２を形成してもよい。
【００４０】
前記フォトレジスト層除去工程（ＰＲ６−１４）は、フォトレジスト層１５を除去する工程である。即ち、フォトレジスト層１５を除去すると共に、第２導体部１８２を基板上に露出させる工程である。フォトレジスト層１５の除去はどのような方法で行ってもよく、例えば、レーザーや熱を加える等して焼失させて（アッシングして）もよく、また、溶剤等により溶解除去してもよい。特にフォトレジストとして、ポジ型フォトレジストを用いた場合には、溶剤により簡便に除去することができる。
【００４１】
更に、この第２導体部形成工程ＰＲ６では、図６に例示されるように、フォトレジスト層除去工程ＰＲ６−１４においてフォトレジスト層１５を除去した後、その層下に無電解めっき層１４が現れる場合には、この無電解めっき層１４の不要部を除去する無電解めっき層除去工程ＰＲ６−１５を備えることができる。この工程は、エッチング等の方法により行うことができる。
【００４２】
また、第２導体部形成工程ＰＲ６では、図４及び図６に例示されるように、これまでの工程において形成された導体部（第１導体部１８１、介在層１７、無電解めっき層１４、第２導体部１８２等）を加熱（リフロー）して一体化させる加熱工程ＰＲ６−１６を備えることができる。即ち、第１導体部１８１及び第２導体部１８２を加熱する加熱工程ＰＲ６−１６を備えることができる。この工程ＰＲ６−１６により、第１導体部１８１及び第２導体部１８２の界面で各部を構成する金属成分同士が拡散しあい、強固に融合されて一体化された導体ポスト１６を得ることができる。更に、この加熱により、各導体部が適度に溶解されると共に、特に溶解された第２導体部１８２は、その表面張力によって形状の歪みを補正でき、丸みを帯びさせることができる（図４及び図６参照）。更には、セルフアライメント効果により、導体層１２ａと軸中心を合わせるように導体ポスト１６全体の位置を補正できる。これらの作用により、より信頼性に優れた導体ポスト１６を有する配線基板１０を得ることができる。この加熱工程ＰＲ６−１６による上記効果は、第２導体部１８２がスズを主体として形成されている場合に特に効果的である。
【００４３】
加熱工程ＰＲ６−１６における加熱条件（リフロー条件）などは特に限定されないが、例えば、第２導体部がスズ又は半田を主体として形成される場合には、大気雰囲気下において、温度１００℃以上４００℃以下に加熱するものであることが好ましい。この範囲の温度であれば、前記セルフアライメント効果をも得ることができる。この温度は１５０℃以上３００℃以下がより好ましく、１８０℃以上２６０℃以下が特に好ましい。特にリフロー時の最高到達温度は、第２導体部１８２を構成する材料（とりわけＳｎ又は半田）の融点（第２導体部１８２自体の融点）よりも３０℃以上高温であることが好ましい。
【００４４】
また、第２導体部めっき形成工程ＰＲ６−１３を、電解めっきにより行う場合には、図５に例示されるように、無電解めっき層形成工程ＰＲ５を備えることができる。即ち、工程ＰＲ５を行うまでに得られた素基板２０の表面に、無電解めっきを行って、無電解めっき層１４を形成する工程である。この工程で得られる無電解めっき層１４は、第２導体部１８２を電解めっき法により形成する際の通電極として利用される。
この無電解めっき層１４を構成する材料は導電性を有すればよく特に限定されないが、上記第２導体部１８２を構成する材料と同様に、スズ、銅を主体とすることが好ましい。また、図６に例示されるように、フォトレジスト層除去工程ＰＲ６−１４においてフォトレジスト層１５を除去した後、フォトレジスト層１５の層下から露出された無電解めっき層１４の不要部を除去する無電解めっき層除去工程ＰＲ６−１５を、通常、備えることとなる。無電解めっき層除去工程ＰＲ６−１５は、通常、エッチングにより行う。
【００４５】
（２）スクリーン印刷法を用いた第２導電部１８２の形成（図７及び図８参照）
スクリーン印刷法を用いて第２導電部１８２を形成する第２導体部形成工程ＰＲ６は、前記第２導体部として半田ペースト３０を印刷する印刷工程を含む。より具体的には、図７及び図８に例示されるように、スクリーンマスク２２を配置するマスク配置工程ＰＲ６−２１と、スクリーンマスク２２を利用して半田ペースト３０を第１導体部１８１上（後述する介在層１７を介してもよい）に印刷する半田ペースト印刷工程ＰＲ６−２２と、半田ペースト印刷工程ＰＲ６−２２後に、スクリーンマスク２２を除去するマスク除去工程ＰＲ６−２３と、を備えることができる。
【００４６】
また、この第２導体部形成工程ＰＲ６では、図８に例示されるように、これまでの工程において形成された導体部を加熱（リフロー）して一体化させることができる。即ち、第１導体部１８１及び第２導体部１８２（半田ペースト３０）を加熱する加熱工程ＰＲ６−２５を備えることができる。この工程ＰＲ６−２５により、第１導体部１８１及び第２導体部１８２の界面で各部を構成する金属成分同士が拡散しあい、強固に融合されて一体化された導体ポスト１６を得ることができる。更に、この加熱により、各導体部が適度に溶解されると共に、特に溶解された第２導体部１８２は、その表面張力によって形状の歪みを補正でき、丸みを帯びさせることができる。更には、セルフアライメント効果により、導体層１２ａと軸中心を合わせるように導体ポスト１６全体の位置を補正できる。これらの作用により、より信頼性に優れた導体ポスト１６を有する配線基板１０を得ることができる。この加熱工程ＰＲ６−２５による上記効果は、第２導体部１８２がスズを主体として形成されている場合に特に効果的である。
加熱工程ＰＲ６−２５における加熱条件（リフロー条件）などは特に限定されないが、前記（１）フォトリソ法を用いた第２導電部１８２の形成における条件をそのまま適用できる。
【００４７】
（３）半田ボールを用いた第２導電部１８２の形成（図９参照）
半田ボールを用いて第２導電部１８２を形成する第２導体部形成工程ＰＲ６は、第１導体部１８１上（図９中の介在層１７は形成してもしなくてもよい）に前記第２導体部として半田ボール４０を配置するボール配置工程ＰＲ６−３１と、前記半田ボール４０を加熱して第２導体部１８２として成形する半田ボール加熱工程ＰＲ６−３２と、をこの順に含むことができる。
更に、他の形成方法におけると同様に、この第２導体部形成工程ＰＲ６でも、図９に例示されるように、これまでの工程において形成された導体部を加熱（リフロー）して一体化させることができる。即ち、第１導体部１８１及び第２導体部１８２（半田ボール４０）を加熱する加熱工程ＰＲ６−３２を備えることができる。この工程ＰＲ６−３２により、第１導体部１８１及び第２導体部１８２の界面で各部を構成する金属成分同士が拡散しあい、強固に融合されて一体化された導体ポスト１６を得ることができる。更に、この加熱により、各導体部が適度に溶解されると共に、特に溶解された第２導体部１８２は、その表面張力によって形状の歪みを補正でき、丸みを帯びさせることができる。更には、セルフアライメント効果により、導体層１２ａと軸中心を合わせるように導体ポスト１６全体の位置を補正できる。これらの作用により、より信頼性に優れた導体ポスト１６を有する配線基板１０を得ることができる。この加熱工程ＰＲ６−３２による上記効果は、第２導体部１８２がスズを主体として形成されている場合に特に効果的である。
加熱工程ＰＲ６−３２における加熱条件（リフロー条件）などは特に限定されないが、前記（１）フォトリソ法を用いた第２導電部１８２の形成における条件をそのまま適用できる。
【００４８】
このように、本発明の製造方法では、ＰＲ１〜ＰＲ６までの前記に説明した各工程を備えることができる他、更に他の工程を備えることができる。更に他の工程としては、第２導体部形成工程ＰＲ６前に、第１導体部１８１の表面に、ニッケル及び金を含む導電性の介在層１７を形成する介在層形成工程ＰＲ４が挙げられる。この介在層形成工程ＰＲ４を備える場合には、第２導体部形成工程ＰＲ６では、介在層１７の表面に第２導体部１８２を形成することとなる。第２導体部１８２を形成する前に、下地層としてこの介在層１７を、第２導体部１８２と第１導体部１８１との間に介在させることにより、第１導体部１８１及び第２導体部１８２が異なる材料からなる場合においては、前記加熱工程（ＰＲ６−１６、ＰＲ６−２５及びＰＲ６−３２等）において各構成成分が相互に拡散される際の接合強度を低下させる要因となる成分（例えば、Ｃｕ６：Ｓｎ５の組成比で各金属元素が含まれる成分等）の形成を効果的に抑制できる。その結果、より優れた接合強度を有する導体ポスト１６を有する配線基板１０を得ることができる。
【００４９】
この介在層１７の形成方法は特に限定されないが、例えば、無電解ニッケルめっきを施し、無電解ニッケルめっき層を形成した後、無電解金めっきを施すことで、無電解ニッケルめっき層上に無電解金めっき層を形成した複層構造の介在層１７を得ることができる。
介在層１７におけるニッケル及び金の含有量は特に限定されないが、例えば、前記の無電解ニッケルめっき層と、この無電解ニッケルめっき層上に積層された無電解金めっき層とを備える複層構造の介在層１７である場合には、無電解ニッケルめっき層全体を１００質量％とした場合に、無電解ニッケルめっき層におけるニッケル含有量は９０〜９５質量％であることが好ましい。更に、無電解金めっき層全体を１００質量％とした場合に、無電解金めっき層における金の含有量は９５〜１００質量％であることが好ましい。この範囲では、前記接合強度を低下させる要因となる成分の形成を効果的に抑制できる。
【００５０】
更に、この介在層１７の厚さも特に限定されないが、１μｍ以上２０μｍ以下であることが好ましい。介在層１７の厚さがこの範囲である場合には、前記接合強度を低下させる要因となる成分の形成をより効果的に抑制できる。この介在層１７の厚さは３μｍ以上１５μｍ以下がより好ましく、６μｍ以上１２μｍ以下が特に好ましい。
【００５１】
本発明の方法では、前記各工程以外にも、他の工程を備えることができる。他の工程としては、デスミア工程が挙げられる。デスミア工程は、第１の貫通孔１３１を形成した後、第２の貫通孔１５１を形成した後、等に行うことができる。このデスミア工程を行うことで、貫通孔内の残留物除去することができる。
【実施例】
【００５２】
以下、本発明の配線基板１０について実施例により具体的に説明する。但し、本発明は本実施例において利用する条件等に拘束されるものではない。
【００５３】
（１）配線基板１０
本実施例で製造する配線基板１０（図１参照）は、コア基板１１の一面側に積層された導体層１２と、この導体層１２上に積層されたソルダーレジスト層１３と、ソルダーレジスト層１３に設けられた貫通孔１３１の下方に配置された導体層１２ａに導通される導体ポスト１６と、を備える。
コア基板１１は、厚さ０．８ｍｍのガラスエポキシ（ガラス繊維を芯材として含むエポキシ樹脂）からなる。また、導体層１２は、コア基板１１の一面に貼着された、厚さ１２μｍの銅箔をパターニングしてなる。
更に、ソルダーレジスト層１３は、厚さ２１μｍであり、熱硬化性樹脂であるエポキシ樹脂（ソルダーレジスト層１３は、４０質量％のシリカからなるフィラーと、６０質量％の有機材料とを含む、更に、有機材料は、エポキシ樹脂をその全体１００体積％に対して、８０体積％含有する）を含む。ソルダーレジスト層１３に穿孔された貫通孔（第１の貫通孔）１３１は、口径６４μｍの円形状であり、ソルダーレジスト層１３の層下の導体層１２ａまで表裏に貫通されている。
【００５４】
導体ポスト１６は、貫通孔１３１内を充塞してなる。更に、導体ポスト１６のうちのソルダーレジスト層１３内に位置された円柱形状をなす下部は、直径６４ｍｍ且つ高さ２１μｍである。また、ソルダーレジスト層１３外に位置された略球形状の上部は、最大径が７４μｍ且つ高さ（最も高い位置）５８μｍである。
【００５５】
以下、この配線基板１０の製造方法を図２〜４を用いて説明する。尚、各工程における製造途中の基板についての各々異なる名称を用いるのは煩雑であるため、配線基板１０となる以前の各工程における基板は全て素基板２０という。
図２に示す、工程ＰＲ１以前の素基板２０を用意する。この素基板２０は、厚さ０．８ｍｍのガラスエポキシ（ガラス繊維を芯材として含むエポキシ樹脂）からなるコア基板１１と、コア基板１１の一面に貼着された厚さ１２μｍの銅箔がパターニングされてなる導体層１２と、を備える。
【００５６】
（２）ソルダーレジスト層形成工程ＰＲ１
前記（１）の素基板２０の導体層１２を備える側の表面に、熱硬化性樹脂であるエポキシ樹脂を含むフィルム状のソルダーレジスト層形成用組成物を貼着した後、加熱硬化させ、厚さ２１μｍの、熱硬化性樹脂からなるソルダーレジスト層１３を得る。
【００５７】
（３）第１貫通孔穿設工程ＰＲ２
前記（２）で得られたソルダーレジスト層１３に表面側からレーザーを照射し、直径６０μｍの第１の貫通孔１３１を穿孔する。これにより、ソルダーレジスト層１３下の導通が必要な導体層１２ａが露出される。また、その後、第１の貫通孔１３１内のスミアを除去するためにデスミア処理を行う。
【００５８】
（４）第１導体部形成工程ＰＲ３
前記（３）までに得られた第１の貫通孔１３１が穿孔された素基板２０を、ニッケル塩、硫酸銅、水酸化ナトリウム、キレート剤、錯化剤等を含む無電解銅めっき液に浸漬して、無電解銅めっきを行い、第１導体部１８１を形成した。
【００５９】
（５）介在層形成工程ＰＲ４
前記（４）までに得られた第１導体部１８１が形成された素基板２０の第１導体部１８１の表面に、無電解ニッケルめっきにより無電解ニッケルめっき層を形成し、次いで、この無電解ニッケルめっき層に積層するように、無電解金めっきにより無電解金めっき層を形成して、ニッケル及び金を含む導電性の介在層１７を形成する。得られる介在層１７は、無電解ニッケルめっき層全体を１００質量％とした場合にこの層にニッケルを９３量％、無電解金めっき層全体を１００質量％とした場合、この層に金を１００質量％、各々含有し、厚さが３μｍである。
【００６０】
（６）フォトレジスト層形成工程ＰＲ６−１１
前記（５）までに得られた介在層１７が形成された素基板２０の表面に、厚さが７５μｍのドライフィルム式フォトレジスト層１５を圧着する。
【００６１】
（７）第２貫通孔穿設工程ＰＲ６−１２
前記（６）までに得られたフォトレジスト層１５が形成された素基板２０に、フォトリソグラフィー法を用いて第１の貫通孔１３１に連通され、且つ、第１貫通孔１３１と同径の第２貫通孔１５１を穿設する。即ち、露光工程及び現像工程等を経て第２の貫通孔１５１を形成する。これにより、フォトレジスト層１５下の介在層１７の表面が第２の貫通孔１５１内に露出される。また、その後、第２の貫通孔１５１内のスミアを除去するためにデスミア処理を行う。
【００６２】
（８）第２導体部めっき形成工程ＰＲ６−１３
前記（７）までに得られた第２の貫通孔１５１が形成された素基板２０を、第１塩化スズ、スズ酸ナトリウムをスズ源として含有するめっき液に浸漬して、無電解Ｓｎめっきを行い、第２の貫通孔１５１内をスズめっきで充塞して、第２導体部１８２を形成する。
【００６３】
（９）フォトレジスト層除去工程ＰＲ６−１４
前記（８）までに得られた第１導体部１８１及び第２導体部１８２を備える素基板２０の表面からフォトレジスト層１５をアミン系剥離液に浸漬して除去する。
【００６４】
（１０）加熱工程ＰＲ６−１６
前記（９）までに得られた素基板２０を、所定のリフロー炉にてスズの融点以上の温度となるように、最高温度２７０℃（融点以上の温度を５０秒間保持）でリフローに供した。これにより、第１導体部１８１及び第２導体部１８２が一体的な１つの導体となり、第１導体部１８１及び第２導体部１８２の層間では、介在層１７の合金化（介在層１７を構成する成分の拡散）も促進されて、これらが一体の導体ポスト１６となる。そして、合金層１６５が形成される。更に、セルフアライメント効果により、導体ポスト１６は、導体層１２ａの中心軸上に寄ると共に、溶解された導体金属の表面張力により、より綺麗な円形状に成形される。
【産業上の利用可能性】
【００６５】
本発明は電子部品関連分野において広く利用できる。また、本発明の配線基板等は、マザーボード等の通常の配線基板、フリップチップ用配線基板、ＣＳＰ用配線基板及びＭＣＰ用配線基板等の半導体素子搭載用配線基板、アンテナスイッチモジュール用配線基板、ミキサーモジュール用配線基板、ＰＬＬモジュール用配線基板及びＭＣＭ用配線基板等のモジュール用配線基板等に利用される。
【符号の説明】
【００６６】
１０；配線基板、
１１；コア基板、
１２；導体層、１２ａ；導体層、１２ａｐ；導体層１２ａの表面、
１３；ソルダーレジスト層、１３１；貫通孔（第１の貫通孔）、１３１ｃ；内側面（第１の貫通孔の内側面）、
１４；無電解めっき層、
１５；フォトレジスト層、１５１；貫通孔（第２の貫通孔）、
１６；導体ポスト、１８１；第１導体部、１８２；第２導体部、
１６５；合金層、
１７；介在層、
２０；素基板、２１；スキージ、２２；スクリーンマスク、
３０；半田ペースト、
４０；半田ボール、
ＰＲ１；ソルダーレジスト層形成工程、ＰＲ２；貫通孔（第１の貫通孔）穿孔工程、ＰＲ３；第１導体部形成工程、ＰＲ４；介在層形成工程、ＰＲ５；無電解めっき層形成工程、ＰＲ６；第２導体部形成工程、ＰＲ６−１１；フォトレジスト層形成工程、ＰＲ６−１２；第２貫通孔穿設工程、ＰＲ６−１３；第２導体部めっき形成工程、ＰＲ６−１４；フォトレジスト層除去工程、ＰＲ６−１５；無電解めっき層除去工程、ＰＲ６−１６；加熱工程、ＰＲ６−２１；マスク配置工程、ＰＲ６−２２；半田ペースト印刷工程、ＰＲ６−２３；マスク除去工程、ＰＲ６−２５；加熱工程、ＰＲ６−３１；ボール配置工程、ＰＲ６−３２；加熱工程。
【技術分野】
【０００１】
本発明は配線基板及びその製造方法に関する。更に詳しくは、導体ポストを有する配線基板及びその製造方法に関する。
【背景技術】
【０００２】
近年、高密度実装の手法として、例えば、Ｃ４（Ｃｏｎｔｒｏｌｌｅｄ Ｃｏｌｌａｐｓｅ Ｃｈｉｐ Ｃｏｎｎｅｃｔｉｏｎ）工法が採用されている。Ｃ４工法で利用される配線基板は表面がソルダーレジスト層で覆われ、ソルダーレジスト層に必要に応じて穿孔された開口部に立設されたバンプ（導体ポスト）と、配線基板内の導体層と、が電気的に接続されることで、配線基板内外が導通される構造となっている。このようなＣ４工法で用いられる配線基板に代表されるように、バンプを利用した接続が行われる配線基板においては、高密度化の進行で、昨今のバンプピッチは最小１４５μｍにも達している。しかし、今後も更なる高密度化が進行することが予測され、より狭いバンプピッチ（次々世代でのバンプチップとして、例えば、１００μｍ）が必要となると考えられる。このように、バンプピッチが狭くなるに連れて、ソルダーレジスト層に穿孔される前記開口部の径も小さくなると考えられるが、一方で、必要とされるバンプの高さは今後も維持されると考えられる。即ち、より高いアスペクト比を有する形状のバンプが必要とされると考えられる。
尚、本発明の係る従来技術として下記特許公報１〜３が挙げられる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】米国特許第７２１６４２４号明細書
【特許文献２】米国特許第６２２９２２０号明細書
【特許文献３】米国特許出願公開第２００５／００２９１１０号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００４】
前記高密度化に対応した高アスペクト比のバンプの形成には困難を伴う。即ち、一般的なバンプ形成方法としては、半田印刷法及びボール搭載法が知られている。
半田印刷法は、スクリーンマスク２２を介在させ、スキージ２１を用いて半田ペースト３０を印刷してバンプを形成する方法である。図１２に例示されるように、ソルダーレジスト層１３の厚さが薄く、且つ、ソルダーレジスト層１３に開口された貫通孔１３１の大きさが十分である場合には、半田ペースト３０を導体層１２ａ上に正常に印刷することができる。
しかし、ソルダーレジスト層１３の厚さが大きい場合や、ソルダーレジスト層１３に形成された貫通孔１３１の径が小さい場合には、マスク２２自体の製作が難しく、また、その精度を十分に確保し難い。更に、マスク２２を形成できたとしても、マスク２２に開口される貫通孔１３１の径が小さいために、マスク２２内での目詰まりを起こし易く、半田ペースト３０を印刷し難いという問題がある。また、図１３に例示されるように、半田ペースト３０を印刷できたとしても、印刷された半田ペースト３０が導体層１２ａと接し難いなどの問題がある。
【０００５】
一方、ボール搭載法は、予め形成された半田ボール４０を導出目的の導体層１２ａ上に接合して、その半田ボール４０をバンプとして利用する方法である。図１４に例示されるように、ソルダーレジスト層１３の厚さが薄く、且つ、ソルダーレジスト層１３に開口された貫通孔１３１の大きさが十分である場合には、半田ボール４０を導体層１２ａと接続することができる。
しかし、ソルダーレジスト層１３の厚さが大きい場合や、ソルダーレジスト層１３に形成された貫通孔１３１の径が小さい場合には、貫通孔１３１の径に合わせた半田ボール４０を用いると十分なバンプ高さを確保することができない。一方、図１５に例示されるように、バンプの高さを確保するために、半田ボール４０の径を大きくすると、半田ボール４０の曲率が小さくなるために、ソルダーレジスト層１３下の導体層１２ａに半田ボール４０が接することができなくなる（いわゆる「はじき」）という問題がある。また、隣接する半田ボール４０同士が接続されてしまう（いわゆる「ブリッジ」）という不具合を生じるおそれもある。
【０００６】
これらの従来汎用されている方法に代替し得る方法としてバンプをめっき形成する方法が考えられる。しかし、この方法では、通常、めっき液は樹脂層に対する浸食性を有するために、フォトリソ法を用いて形成されるソルダーレジスト層が十分な耐食性を発揮できない。また、バンプをめっき形成する場合のバンプの概形を決定することとなる型枠層を用いる必要があるものの、この型枠層に形成する開口部と、前記ソルダーレジスト層に形成された開口部と、を十分に一致させて形成することが困難となるという問題がある。
本発明は、上記問題に鑑みてなされたものであり、高密度化に対応した導体ポストを備える配線基板及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
即ち、本発明は以下に示す通りである。
〈１〉導体層と、該導体層上に積層されたソルダーレジスト層と、該ソルダーレジスト層に設けられた貫通孔の下方に配置された導体層に導通される導体ポストと、を備える配線基板の製造方法であって、
熱硬化性樹脂を含む前記ソルダーレジスト層に前記貫通孔を穿設して、前記導体層を該貫通孔内に露出させる貫通孔穿設工程と、
前記貫通孔内に銅を主体とする第１導体部を形成する第１導体部形成工程と、
前記第１導体部上に、スズ、銅又は半田を主体とする第２導体部を形成する第２導体部形成工程と、をこの順に備えることを特徴とする配線基板の製造方法。
〈２〉前記第２導体部形成工程前に、前記第１導体部上に、ニッケル及び金を含む導電性の介在層を形成する介在層形成工程を備え、且つ、
前記第２導体部形成工程では、前記介在層の表面に第２導体部を形成する前記〈１〉に記載の配線基板の製造方法。
〈３〉前記第２導体部形成工程では、前記第２導体部として半田ペーストを印刷する印刷工程を含む前記〈１〉又は〈２〉に記載の配線基板の製造方法。
〈４〉前記第２導体部形成工程は、前記第１導体部上に前記第２導体部として半田ボールを配置するボール配置工程と、前記半田ボールを加熱して第２導体部として成形する半田ボール加熱工程と、をこの順に含む前記〈１〉又は〈２〉に記載の配線基板の製造方法。
〈５〉前記第２導体部形成工程は、
これまでに得られた素基板の表面を覆うようにフォトレジスト層を形成するフォトレジスト層形成工程と、
フォトリソグラフィー法を用いて前記第１の貫通孔に連通されると共に、該第１の貫通孔と実質的に同じ大きさ又は該第１の貫通孔よりも大きい径の第２の貫通孔を前記フォトレジスト層に穿設する第２貫通孔穿設工程と、
前記第２の貫通孔内に、スズ、銅又は半田を主体とする第２導体部をめっき形成する第２導体部めっき形成工程と、
前記フォトレジスト層を除去するフォトレジスト層除去工程と、をこの順に含む前記〈１〉又は〈２〉に記載の配線基板の製造方法。
〈６〉前記第２導体部形成工程では、前記第２の貫通孔内に、スズからなる第２導体部をめっき形成すると共に、
前記フォトレジスト層除去工程の後に、前記第１導体部及び第２導体部を加熱する加熱工程を備える前記〈５〉に記載の配線基板の製造方法。
〈７〉導体層と、該導体層上に積層されたソルダーレジスト層と、該ソルダーレジスト層に設けられた貫通孔の下方に配置された導体層に導通される導体ポストと、を備える配線基板であって、
前記ソルダーレジスト層は、熱硬化性樹脂を含み、
前記導体ポストは、
前記貫通孔内に形成された第１導体部と、前記第１導体部上に形成された第２導体部とを有し、
前記第１導体部は銅を主体とし、前記第２導体部はスズ、銅又は半田を主体とすることを特徴とする配線基板。
【発明の効果】
【０００８】
本発明の配線基板の製造方法によれば、導体ポスト１６の高密度化に対応できる。即ち、従来に比べてアスペクト比（幅に対する高さの割合）が大きな導体ポスト１６が形成された配線基板１０を得ることができる。これにより、ピッチが小さくともソルダーレジスト層の表面から十分な高さを有する導体ポスト１６を用いることができる。更に、この導体ポスト１６を用いて、配線基板１０とこの配線基板１０に実装される部品との間で信頼性の高い接続を行うことができる。
第２導体部形成工程ＰＲ６前に、第１導体部１８１上に、ニッケル及び金を含む導電性の介在層１７を形成する介在層形成工程ＰＲ４を備え、且つ、第２導体部形成工程ＰＲ６では、介在層１７の表面に第２導体部１８２を形成する場合は、第１導体部１８１と第２導体部１８２との接合強度を向上させることができる。
第２導体部形成工程ＰＲ６において、第２導体部１８２として半田ペーストを印刷する印刷工程ＰＲ６−２２を含む場合には、本方法を用いることによるメリットを更に効果的に得ることができる。
第２導体部形成工程ＰＲ６において、第１導体部１８１上に第２導体部１８２として半田ボール４０を配置するボール配置工程ＰＲ６−３１と、半田ボール４０を加熱して第２導体部１８２として成形する半田ボール加熱工程ＰＲ６−３２と、をこの順に含む場合には、本方法を用いることによるメリットを更に効果的に得ることができる。
第２導体部形成工程ＰＲ６において、これまでに得られた素基板２０の表面を覆うようにフォトレジスト層１５を形成するフォトレジスト層形成工程ＰＲ６−１１と、フォトリソグラフィー法を用いて第１の貫通孔１３１に連通されると共に、第１の貫通孔１３１と実質的に同じ大きさ又は第１の貫通孔１３１よりも大きい径の第２の貫通孔１５１をフォトレジスト層１５に穿設する第２貫通孔穿設工程ＰＲ６−１２と、第２の貫通孔１５１内に、スズ、銅又は半田を主体とする第２導体部１８２をめっき形成する第２導体部めっき形成工程ＰＲ６−１３と、フォトレジスト層１５を除去するフォトレジスト層除去工程ＰＲ６−１４と、をこの順に含む場合は、本方法を用いることによるメリットを更に効果的に得ることができる。
第２導体部形成工程ＰＲ６において、第２の貫通孔１５１内に、スズからなる第２導体部１８２をめっき形成すると共に、フォトレジスト層除去工程ＰＲ６−１４の後に、第１導体部１８１及び第２導体部１８２を加熱する加熱工程ＰＲ６−１６を備える場合には、第１導体部１８１及び第２導体部１８２の界面で各部を構成する金属成分同士が拡散しあい、強固に融合されて一体化された導体ポスト１６を得ることができ、より信頼性に優れた導体ポスト１６を有する配線基板１０を得ることができる。
【０００９】
本発明の配線基板によれば、導体ポスト１６を高密度化することができる。特に従来に比べてアスペクト比（幅に対する高さの割合）が大きな導体ポスト１６、即ち、ピッチが小さくともソルダーレジスト層の表面から十分な高さを有した導体ポスト１６を有することができる。従って、この導体ポスト１６を用いて、実装される半導体チップ部品との間で信頼性の高い接続を行うことができる。また、特にソルダーレジスト層１３が熱硬化性樹脂を含むとともに、第１導体部１８１が銅を主体とすることで、ソルダーレジスト層１３及び第１導体部１８１の熱膨張率を低下でき、ＩＣチップ等の半導体チップ部品を搭載した際の応力ストレスに対する配線基板全体の耐久性を向上させることができる。
【図面の簡単な説明】
【００１０】
【図１】本方法により得られる配線基板の一例を示す模式的な断面図である。
【図２】本配線基板の製造方法の概略を説明する模式的な工程図である。
【図３】本方法における介在層形成工程（ＰＲ４）から第２導体部形成工程（ＰＲ６）の一例を説明する模式的な工程図である。
【図４】図３に続く模式的な工程図である。
【図５】本方法における介在層形成工程（ＰＲ４）から第２導体部形成工程（ＰＲ６）の一例を説明する模式的な工程図である。
【図６】図５に続く模式的な工程図である。
【図７】本方法における介在層形成工程（ＰＲ４）から第２導体部形成工程（ＰＲ６）の一例を説明する模式的な工程図である。
【図８】図７に続く模式的な工程図である。
【図９】本方法における介在層形成工程（ＰＲ４）から第２導体部形成工程（ＰＲ６）の一例を説明する模式的な工程図である。
【図１０】第１導体部形成工程（ＰＲ３）から第２導体部形成工程（ＰＲ６）までの工程のバリエーションを説明する模式的な工程図である。
【図１１】第１導体部形成工程（ＰＲ３）から第２導体部形成工程（ＰＲ６）までの工程のバリエーションを説明する模式的な工程図である。
【図１２】従来の製造方法を説明する模式的な説明図である。
【図１３】従来の製造方法における問題点を説明する模式的な説明図である。
【図１４】従来の製造方法を説明する模式的な他の説明図である。
【図１５】従来の製造方法における問題点を説明する模式的な他の説明図である。
【図１６】本発明の配線基板の一例を示す模式的な断面図である。
【発明を実施するための形態】
【００１１】
本発明について、図１〜１１及び図１６を参照しながら以下詳細に説明する。
［１］配線基板
本発明の配線基板１０及び本発明の製造方法により得られる配線基板１０は、導体層１２と、ソルダーレジスト層１３と、導体ポスト１６と、を備える。
導体層１２は、配線基板１０において導体回路等として機能される層である。これらの導体層１２は、一連（即ち、連続した一枚）の導体からなってもよく、同一平面内に配設された複数の導体からなってもよい。また、導体層１２のうち、ソルダーレジスト層１３に穿設された貫通孔１３１の下方に配置された導体層は導体層１２ａである。この導体層１２ａは、導体層１２内の独立した１つの導体であってもよく、連続する導体の一部であってもよい。また、導体層１２の形状等は特に限定されない。また、その材質も特に限定されないが、銅、銅合金、アルミニウム及びアルミニウム合金等であることが好ましく、このうち、通常、銅が用いられる。
【００１２】
ソルダーレジスト層１３は、熱硬化性樹脂を含む層である。このソルダーレジスト層１３は、導体層１２上に積層された層であり、通常、ソルダーレジスト層１３は、この配線基板に部品を実装する際に利用されるリフロー工程において、半田が意図しない部位へ付着することを防止するための層として機能される。このソルダーレジスト層１３は、導体層１２との間に絶縁層等の他の層を介在していてもよい。
【００１３】
導体ポスト１６は、ソルダーレジスト層１３に設けられた貫通孔１３１の下方に配置された導体層１２ａに導通される導体である。そして、導体ポスト１６は、貫通孔１３１の下方に配置された導体層１２ａをソルダーレジスト層１３外へ導出する導体として機能できる。
また、通常、導体ポスト１６は、図１及び図１６に例示されるように、貫通孔１３１内を充塞すると共に、ソルダーレジスト層１３から外側に張り出した形状をなす。ソルダーレジスト層１３から導体ポスト１６が外側に張り出すとは、換言すれば、ソルダーレジスト層１３の外表面よりも外側へ向かって導体ポスト１６が突出していることを意味する。これにより、導体ポスト１６は、配線基板１０の表面から突出して、部品を実装できる構成となっている。
導体ポスト１６のうちのソルダーレジスト層１３から外側に張り出した部分の形状（平面形状及び側面形状等を含む）は特に限定されないが、例えば、平面形状は円形状、四角形状等とすることができる。また、側面形状（側断面の形状）は、略円形状、半円形状、四角形状等とすることができる。
【００１４】
更に、導体ポスト１６は、図１６に例示されるように、ソルダーレジスト層１３に穿孔された貫通孔（第１の貫通孔）１３１内に形成された第１導体部１８１と、この第１導体部１８１上に形成された第２導体部１８２とを有する。第１導体部１８１を有することで、ソルダーレジスト層１３に開口された貫通孔１３１の開口径に対する深さの割合（深さ／開口径）を小さくしたり、或いは、貫通孔１３１を充填して塞いだりすることができる。これにより、第２導体部１８２を第１導体部１８１を介して、導体層１２ａへ確実に電気的に接続できる。即ち、導体ポスト１６と導体層１２ａとの接続を確実且つ容易に行うことができる。
【００１５】
また、第１導体部１８１は、銅を主体とし、第２導体部１８２は、スズ、銅又は半田を主体とする。このうち第１導体部１８１が、銅を主体とすることについては、本方法の「第１導体部形成工程（ＰＲ３）」において詳述する。また、第２導体部１８２が、スズ、銅又は半田を主体とすることについては、本方法の「第２導体部形成工程（ＰＲ６）」において詳述する。
更に、導体ポスト１６は、第１導体部１８１と第２導体部１８２とに挟まれた合金層１６５を備えることができる。この合金層１６５は、後述するように、特に、介在層１７を利用して形成した場合に、第１導体部１８１及び第２導体部１８２の層間で介在層１７の合金化（介在層１７を構成する成分の拡散）によって形成できる。
【００１６】
更に、本発明の配線基板１０及び本方法で得られる配線基板１０には、前記以外にも他部を備えることができる。他部としては、コア基板、絶縁層、内装部品等が挙げられる。
このうち、コア基板は、絶縁材料から構成され、通常、板状体である。また、配線基板１０の厚さ方向における中心部をなすことができる。コア基板を構成する絶縁材料としては絶縁性樹脂が好ましく、例えば、エポキシ樹脂やビスマレイミド−トリアジン樹脂等が挙げられる。また、コア基板には、補強材（ガラス繊維等の補強繊維）及び充填剤（シリカ、アルミナ等の各種フィラー）等が含まれてもよい。即ち、例えば、コア基板としては、ガラス繊維強化エポキシ樹脂等の繊維強化樹脂板、ビスマレイミド−トリアジン樹脂板等の耐熱性樹脂板などを用いることができる。また、このコア基板は、複層化されていてもよく、更には、内部に導体層（内層パターン）を有していてもよい。また、絶縁層は、コア基板上に積層された導体層間を絶縁する機能を有する層である。この絶縁層は、前記コア基板を構成する絶縁材料と同様の絶縁材料から構成できる。
【００１７】
更に、本発明の配線基板１０及び本方法で得られる配線基板１０は、その内部に収容部を備える場合には、収容部内に内装部品を有することができる。
収容部の平面形状は特に限定されず、例えば、略四角形（四角形、角部が面取りされた四角形等が含まれる）であってもよく、略円形（真円形状、楕円形状等が含まれる）などであってもよい。また、前記内装部品としては、コンデンサ、インダクタ、フィルタ、抵抗及びトランジスタ等が挙げられる。これらは１種のみを用いてもよく、２種以上を併用してもよい。これらのなかでは、コンデンサが好ましく、特に積層セラミックコンデンサが好適である。更に、収容部内に内装された内装部品と収容部との間隙には、内装部品とコア基板との熱膨張係特性を緩和する機能を有する絶縁材が充填されてなる充填部を有することができる。通常、充填部は、エポキシ樹脂、シリコーン樹脂、ポリイミド樹脂、ビスマレイミドトリアジン樹脂、ウレタン樹脂、フェノール樹脂等の樹脂からなるか、又は、これらの樹脂とシリカ及びアルミナ等の低熱膨張性セラミック；チタン酸バリウム、チタン酸ストロンチウム及びチタン酸鉛等の誘電性セラミック；窒化アルミナ、窒化ホウ素、炭化硅素、窒化珪素等の耐熱性セラミック；ホウケイ酸系ガラス等のガラスなどの無機材料からなる無機フィラーと、の混合物からなる。
【００１８】
［２］配線基板の製造方法
本発明の配線基板の製造方法は、貫通孔穿設工程ＰＲ２と、第１導体部形成工程ＰＲ３と、第２導体部形成工程ＰＲ６と、をこの順に備えることを特徴とする。
【００１９】
前記「貫通孔穿設工程（ＰＲ２）」は、熱硬化性樹脂を含むソルダーレジスト層１３に貫通孔（第１の貫通孔）１３１を穿設する工程である。この貫通孔１３１の穿孔によって、導体層１２ａがソルダーレジスト層１３の層下から、貫通孔１３１内に（貫通孔１３１の底部に）露出されることとなる。そして、穿孔された貫通孔１３１を介して、導体層１２ａは導体ポスト１６と接続され、導体層１２ａはソルダーレジスト層１３外へと導通される。
【００２０】
ソルダーレジスト層１３の厚さは特に限定されないが、１μｍ以上１００μｍ以下であることが好ましい。ソルダーレジスト層１３の厚さがこの範囲である場合には、本発明による効果をより得易いからである。このソルダーレジスト層１３の厚さは５μｍ以上５０μｍ以下がより好ましく、１０μｍ以上４０μｍ以下が特に好ましい。
【００２１】
また、ソルダーレジスト層１３は、熱硬化性樹脂（未硬化状態、半硬化状態、硬化状態のいずれをも含む）を含む。ソルダーレジスト層１３が、熱硬化性樹脂を含むことにより、リフロー工程（本方法により得られる配線基板１０に部品を実装する際に利用される工程）における不要な半田の付着を防止しながら、めっき液に対する耐性（特に耐アルカリ性）を付与できる。これにより、導体層１２ａの表面１２ａｐや、特にソルダーレジスト層１３の表面１３ｐにも無電解めっき及び電解めっきのうちの少なくとも一方を形成することが可能となる。
更に、熱硬化性樹脂を含むソルダーレジスト層１３は、感光性樹脂のみから形成されたソルダーレジスト層に比べて、より優れた耐クラック性及び耐マイグレーション性を得ることができる。更に、後述するように、導体材料としてＳｎ（スズ）が採用される場合には、感光性樹脂のみから形成されたソルダーレジスト層を備えた配線基板では、半導体チップ部品搭載後の応力ストレスが大きくなることが考えられる。これは、熱膨脹率が４ｐｐｍ／℃程度の半導体チップ部品に対して、感光性樹脂の熱膨張率が５０〜７０ｐｐｍ／℃と高いためである。これに対して、ソルダーレジスト層に感光性樹脂より熱膨脹率の小さい熱硬化性樹脂を含有させることで、半導体チップ部品との熱膨張差を抑制して、半導体チップ部品を搭載した配線基板の応力ストレスを低減することができる。
【００２２】
ソルダーレジスト層１３を構成する熱硬化性樹脂の種類は特に限定されないが、エポキシ樹脂、ポリイミド樹脂、フェノール樹脂、ビスマレイミド−トリアジン樹脂、シアネート樹脂、ポリアミド樹脂等が挙げられる。これらのなかでも特にエポキシ樹脂が好ましい。エポキシ樹脂としては、フェノールノボラック型、クレゾールノボラック型、などのノボラック型エポキシ樹脂、ジシクロペンタジエン変成した脂環式エポキシ樹脂等が挙げられる。これらは１種のみを用いてもよく２種以上を併用してもよい。
【００２３】
また、ソルダーレジスト層１３に含まれる熱硬化性樹脂の量は特に限定されないが、通常、ソルダーレジスト層１３を構成する有機材料中に最も多く（体積として最も多く含まれる）含まれる。即ち、ソルダーレジスト層１３を構成する有機材料において熱硬化性樹脂が主体となっている。より具体的には、ソルダーレジスト層１３を構成する有機材料を１００体積％において熱硬化性樹脂は５０体積％を超え（１００体積％であってもよい）で含まれることが好ましい。このソルダーレジスト層１３を構成する有機材料中における熱硬化性樹脂の含有量は特に限定されないが、より好ましくは５０体積％を超え且つ１００体積％以下とすることができ、更に好ましくは８０体積％以上且つ１００体積％以下とすることができる。また、ソルダーレジスト層１３に含むことができる熱硬化性樹脂以外の他の有機材料としては、ゴム及び熱可塑性樹脂等が挙げられる。
【００２４】
また、ソルダーレジスト層には、上記熱硬化性樹脂を含む有機材料以外に充填剤（シリカ、アルミナ等の各種無機フィラー、通常、無機材料である）等が含まれてもよい。充填剤が含まれる場合、ソルダーレジスト層１３全体を１００質量％とした場合に、充填剤は７０質量％以下である。
【００２５】
貫通孔穿孔工程ＰＲ２では、どのようにして貫通孔１３を穿孔してもよい。即ち、例えば、フォトリソグラフィー法を用いて第１貫通孔１３１を形成してもよく、レーザー穿孔法を用いて第１貫通孔１３１を形成してもよく、これらの方法を併用してもよい。
また、穿孔する貫通孔１３１の形態はソルダーレジスト層１３を貫通するものであればよく、その形状は特に限定されない。例えば、貫通孔１３１の平面形状は、円形状であってもよく、四角形等の多角形状であってもよく、更にその他の形状であってもよいが、円形状が好ましい。また、この貫通孔１３１の大きさも特に限定されないが、通常、導体層１２ａの一部のみが露出される大きさ（即ち、導体層１２ａの全部が露出されないことが好ましい）である。
【００２６】
更に、通常、貫通孔１３１の開口の大きさは特に限定されないが、貫通孔１３１の平面形状が円形状である場合、その直径は１０μｍ以上１００μｍ以下であると共に、深さ（ソルダーレジスト層１３の厚さ）は１μｍ以上１００μｍ以下であることが好ましい。このような貫通孔１３１を備える配線基板１０では、本発明の効果をより得易い。この直径は３０μｍ以上１５０μｍ以下であると共に、深さは５μｍ以上５０μｍ以下であることがより好ましく、直径は４０μｍ以上１００μｍ以下であると共に、深さは５μｍ以上４０μｍ以下であることが特に好ましい。
【００２７】
前記「第１導体部形成工程（ＰＲ３）」は、貫通孔（第１の貫通孔）１３１の穿孔により導体層１２ａが露出された貫通孔１３１内に銅を主体とする第１導体部１８１を形成する工程である。
この第１導体部１８１を形成することで、ソルダーレジスト層１３に開口された貫通孔１３１の開口径に対する深さの割合（深さ／開口径）を小さくしたり、或いは、貫通孔１３１を充填して塞いだりできる。これにより、第２導体部１８２を第１導体部１８１を介して、導体層１２ａへ確実に電気的に接続することができる。即ち、導体ポスト１６と導体層１２ａとの接続を容易に行うことができるようになる。
【００２８】
前記第１導体部１８１は、どのように形成してもよい。即ち、例えば、無電解めっき法により形成してもよく、導体ペーストを用いて充填する方法により形成してもよい。
また、この第１導体部１８１はどの程度、形成してもよく、例えば、図１０に例示されるように、貫通孔１３１の一部のみ埋まるように第１導体部１８１を形成してもよく、図２に例示されるように、貫通孔１３１の全部が埋まるように第１導体部１８１を形成してもよく、図１１に例示されるように、貫通孔１３１の全部を埋めると共に、貫通孔１３１からソルダーレジスト層１３の外へ張り出す（即ち、外へ突出する）ように第１導体部１８１を形成してもよい。尚、後述する介在層１７を有する場合には、第１導体部１８１の深さ方向における厚みが、介在層１７の厚みよりも大きいことが好ましい。この場合には、本発明で第１導体部１８１を形成することの技術的意義がより大きい。
【００２９】
第１導体部１８１は、銅を主体とする材料から構成される。第１導体部１８１が低熱膨張材料である銅を主体とする材料で形成されることで、導体ポスト１６全体に占める銅の割合が増えて、導体ポスト１６全体の熱膨張率を低下させることができる（例えば、導体ポスト１６を熱膨脹率が２３．５ｐｐｍ／℃であるＳｎのみから形成した場合等に比べて低熱膨張化できる）。
第１導体部１８１が、銅を主体とするとは、第１導体部全体を１００質量％とした場合に、９５質量％以上（好ましくは９７質量％以上、１００質量％であってもよい）のＣｕを含むことを意味する。また、Ｃｕ以外の他の金属元素を含む場合、他の金属元素としては、Ｓｎ等が挙げられ、１種のみが含まれてもよく２種以上が含まれてもよい。
尚、第１導体部１８１に含まれる成分は、ＥＰＭＡにより１０００倍以上に拡大して観察して得られる。
【００３０】
前記「第２導体部形成工程（ＰＲ６）」は、第１導体部１８１上に、スズ、銅又は半田を主体とする第２導体部１８２を形成する工程である。
この第２導体部１８２はスズ、銅又は半田を主体とする。第２導体部１８２が、スズを主体とするとは、第２導体部全体を１００質量％とした場合に、９５質量％以上（好ましくは９７質量％以上、１００質量％であってもよい）のＳｎを含むことを意味する。また、Ｓｎ以外の他の金属元素を含む場合、他の金属元素としては、Ｃｕ、Ａｇ、Ｚｎ、Ｉｎ、Ｂｉ、Ｓｂ及びＰｂ等が挙げられ、これらは１種のみが含まれてもよく２種以上が含まれてもよい。
【００３１】
また、第２導体部１８２が、銅を主体とするとは、第２導体部全体を１００質量％とした場合に、９５質量％以上（好ましくは９７質量％以上、１００質量％であってもよい）のＣｕを含むことを意味する。また、Ｃｕ以外の他の金属元素を含む場合、他の金属元素としては、Ｓｎ等が挙げられ、１種のみが含まれてもよく２種以上が含まれてもよい。
更に、第２導体部１８２が、半田を主体とするとは、Ｓｎ、Ａｇ、Ｃｕ、Ｚｎ、Ａｌ、Ｎｉ、Ｇｅ、Ｂｉ、Ｉｎ、Ｐｂ及びＡｕの群から選ばれる２種以上の金属元素の合計含有量が、第１導体部全体を１００質量％とした場合に、９５質量％以上（好ましくは９７質量％以上、１００質量％であってもよい）であることを意味する。より具体的には、第２導体部１８２を構成する半田として、ＳｎＰｂ半田、ＳｎＡｇＣｕ半田、ＳｎＢｉ半田、ＳｎＺｎＢｉ半田、ＳｎＣｕ半田、ＳｎＡｇＩｎＢｉ半田、ＳｎＺｎＡｌ半田、ＳｎＣｕＮｉＧｅ半田等が挙げられる。
尚、第２導体部１８２に含まれる成分は、ＥＰＭＡにより１０００倍以上に拡大した状態で測定して得られる。
また、第１導体部１８１と、第２導体部１８２とは、同じ材料からなってもよく、異なる材料からなってもよい。
【００３２】
この第２導体部１８２も、前記第１導体部１８１と同様に、どのようにして形成してもよい。即ち、例えば、（１）図３〜図４{（ＰＲ６−１１）〜（ＰＲ６−１６）}、及び、図５〜図６{（ＰＲ６−１１）〜（ＰＲ６−１６）}、に例示されるようにフォトリソ法を用いて第２導体部１８２を形成する方法、（２）図７及び図８に例示されるようにスクリーン印刷法を用いて第２導体部１８２を形成する方法、（３）図９に例示されるように半田ボール４０を用いて第２導体部１８２を形成する方法、などが挙げられる。以下、これらの方法について説明する。
【００３３】
（１）フォトリソ法を用いた第２導電部１８２の形成（図３〜４及び図５〜６参照）
このフォトリソ法を用いて第２導電部１８２を形成する第２導体部形成工程ＰＲ６は、
これまでに得られた素基板２０の表面を覆うようにフォトレジスト層１５を形成するフォトレジスト層形成工程ＰＲ６−１１と、
フォトリソグラフィー法を用いて前記第１の貫通孔１３１に連通されると共に、該第１の貫通孔１３１と実質的に同じ大きさ又は該第１の貫通孔１３１よりも大きい径の第２の貫通孔１５１を前記フォトレジスト層１５に穿設する第２貫通孔穿設工程ＰＲ６−１２と、
前記第１の貫通孔１３１及び前記第２の貫通孔１５１の両孔内に、スズ、銅又は半田を主体とする第２導体部１８２をめっき形成する第２導体部めっき形成工程ＰＲ６−１３と、
前記フォトレジスト層１５を除去するフォトレジスト層除去工程ＰＲ６−１４と、をこの順に含む。
【００３４】
前記フォトレジスト層形成工程（ＰＲ６−１１）は、これまでに得られた素基板２０を覆うようにフォトレジスト層１５を形成する工程である。即ち、（１）第１導体部形成工程ＰＲ３を経て第１導体部１８１が形成された素基板２０上にフォトレジスト層１５を形成する工程、（２）後述する介在層形成工程ＰＲ４を経て介在層１７が形成された素基板２０上にフォトレジスト層１５を形成する工程（図３参照）、（３）後述する無電解めっき層形成工程ＰＲ５（第２導体部１８２を電解めっき形成する際の通電極として利用される無電解めっき層１４）を経て無電解めっき層１４が形成された素基板２０上にフォトレジスト層１５を形成する工程（図５参照）、のこれら（１）〜（３）のうちのいずれかを行う工程である。
【００３５】
フォトレジスト層１５を形成する方法は特に限定されず、（Ａ）液状のフォトレジスト組成物を、ソルダーレジスト層１３上に、塗布した後、必要に応じて乾燥、硬化（半硬化）等を行って得ることができる。更に、（Ｂ）フォトレジスト層１５となるドライフィルムを、ソルダーレジスト層１３上に、貼着した後、必要に応じて乾燥、硬化（半硬化）等を行って得ることができる。前記（Ａ）の方法を利用する場合には、液状のフォトレジスト組成物は、回転塗布、流延塗布、ロール塗布等の適宜の塗布方法により塗布できる。一方、前記（Ｂ）の方法を利用する場合には、ドライフィルムを押圧して密着させることができる。この場合には、バッチ式プレス機で行ってもよいが、製造ラインを流通させながら押圧を行うことができるために、ローラー式プレス機等を用いることができる。
【００３６】
前記フォトレジスト層１５の厚さは特に限定されないが、１μｍ以上５００μｍ以下であることが好ましい。フォトレジスト層１５の厚さがこの範囲である場合には、第２導体部１８２をソルダーレジスト層１３より外側へ十分に張り出して形成できると共に、導体ポスト１６を介した外部との良好な接続を得ることができる。このフォトレジスト層１５の厚さは５μｍ以上３００μｍ以下がより好ましく、１０μｍ以上１００μｍ以下が特に好ましい。
【００３７】
前記第２貫通孔穿設工程（ＰＲ６−１２）」は、フォトリソグラフィー法を用いて第１の貫通孔１３１に連通されると共に、第１の貫通孔１３１と実質的に同じ大きさ、又は、第１の貫通孔１３１よりも大きい径の第２の貫通孔１５１をフォトレジスト層１５に穿設する工程である。第２の貫通孔１５１は、フォトレジスト層１５の表裏に貫通された貫通孔であり、フォトレジスト層１５の表面側から穿孔されて、ソルダーレジスト層１３の側まで貫通されている。この第２の貫通孔１５１は、第２導体部１８２を形成するための型枠となる孔である。
尚、図１１に例示されるようなソルダーレジスト層１３の外側へ突出して第１導体部１８１が形成されている場合や、介在層１７が形成されている場合には、第２の貫通孔１５１内に第１導体部１８１や介在層１７が配置された状態となる。
【００３８】
また、この第２の貫通孔１５１は、第１の貫通孔１３１と実質的に同じ大きさの孔、又は、第１の貫通孔１３１よりも大きい径の孔である。実質的に同じ大きさの孔とは、即ち、第１の貫通孔１３１の直径をＬ１３１とし、第２の貫通孔の直径をＬ１５１とした場合に、０．５≦Ｌ１５１／Ｌ１３１≦１であることを意味する。一方、第２の貫通孔１５１が第１の貫通孔１３１よりも大きい径の孔である場合には、１＜Ｌ１５１／Ｌ１３１≦５であることが好ましく、１＜Ｌ１５１／Ｌ１３１≦１．５がより好ましく、１＜Ｌ１５１／Ｌ１３１≦１．２が特に好ましい。尚、直径Ｌ１３１は、第１の貫通孔１３１の開口面を８等分する４本の直径の長さの平均長さである。また、同様に、直径Ｌ１５１は、第２の貫通孔１５１の開口面を８等分する４本の直径の長さの平均長さである。
【００３９】
前記第２導体部めっき形成工程（ＰＲ６−１３）は、第１の貫通孔１３１及び第２の貫通孔１５１の両孔内に、スズ、銅又は半田を主体とする第２導体部１８２をめっき形成する工程である。但し、図３及び図１１に例示されるように、第１の貫通孔１３１が第１導体部１８１により充塞されている場合には、第２の貫通孔１５１の孔内に、スズ、銅又は半田を主体とする第２導体部１８２をめっき形成する工程である。即ち、第１導体部１８１上（後述する介在層１７や、無電解めっき層１４を介してもよい）に第２導体部１８２を形成する工程である。
この工程ＰＲ６−１３では、どのようなめっき形成手段を用いてもよい。即ち、例えば、無電解めっきで第２導体部１８２を形成してもよく、電解めっきで第２導体部１８２を形成してもよい。
【００４０】
前記フォトレジスト層除去工程（ＰＲ６−１４）は、フォトレジスト層１５を除去する工程である。即ち、フォトレジスト層１５を除去すると共に、第２導体部１８２を基板上に露出させる工程である。フォトレジスト層１５の除去はどのような方法で行ってもよく、例えば、レーザーや熱を加える等して焼失させて（アッシングして）もよく、また、溶剤等により溶解除去してもよい。特にフォトレジストとして、ポジ型フォトレジストを用いた場合には、溶剤により簡便に除去することができる。
【００４１】
更に、この第２導体部形成工程ＰＲ６では、図６に例示されるように、フォトレジスト層除去工程ＰＲ６−１４においてフォトレジスト層１５を除去した後、その層下に無電解めっき層１４が現れる場合には、この無電解めっき層１４の不要部を除去する無電解めっき層除去工程ＰＲ６−１５を備えることができる。この工程は、エッチング等の方法により行うことができる。
【００４２】
また、第２導体部形成工程ＰＲ６では、図４及び図６に例示されるように、これまでの工程において形成された導体部（第１導体部１８１、介在層１７、無電解めっき層１４、第２導体部１８２等）を加熱（リフロー）して一体化させる加熱工程ＰＲ６−１６を備えることができる。即ち、第１導体部１８１及び第２導体部１８２を加熱する加熱工程ＰＲ６−１６を備えることができる。この工程ＰＲ６−１６により、第１導体部１８１及び第２導体部１８２の界面で各部を構成する金属成分同士が拡散しあい、強固に融合されて一体化された導体ポスト１６を得ることができる。更に、この加熱により、各導体部が適度に溶解されると共に、特に溶解された第２導体部１８２は、その表面張力によって形状の歪みを補正でき、丸みを帯びさせることができる（図４及び図６参照）。更には、セルフアライメント効果により、導体層１２ａと軸中心を合わせるように導体ポスト１６全体の位置を補正できる。これらの作用により、より信頼性に優れた導体ポスト１６を有する配線基板１０を得ることができる。この加熱工程ＰＲ６−１６による上記効果は、第２導体部１８２がスズを主体として形成されている場合に特に効果的である。
【００４３】
加熱工程ＰＲ６−１６における加熱条件（リフロー条件）などは特に限定されないが、例えば、第２導体部がスズ又は半田を主体として形成される場合には、大気雰囲気下において、温度１００℃以上４００℃以下に加熱するものであることが好ましい。この範囲の温度であれば、前記セルフアライメント効果をも得ることができる。この温度は１５０℃以上３００℃以下がより好ましく、１８０℃以上２６０℃以下が特に好ましい。特にリフロー時の最高到達温度は、第２導体部１８２を構成する材料（とりわけＳｎ又は半田）の融点（第２導体部１８２自体の融点）よりも３０℃以上高温であることが好ましい。
【００４４】
また、第２導体部めっき形成工程ＰＲ６−１３を、電解めっきにより行う場合には、図５に例示されるように、無電解めっき層形成工程ＰＲ５を備えることができる。即ち、工程ＰＲ５を行うまでに得られた素基板２０の表面に、無電解めっきを行って、無電解めっき層１４を形成する工程である。この工程で得られる無電解めっき層１４は、第２導体部１８２を電解めっき法により形成する際の通電極として利用される。
この無電解めっき層１４を構成する材料は導電性を有すればよく特に限定されないが、上記第２導体部１８２を構成する材料と同様に、スズ、銅を主体とすることが好ましい。また、図６に例示されるように、フォトレジスト層除去工程ＰＲ６−１４においてフォトレジスト層１５を除去した後、フォトレジスト層１５の層下から露出された無電解めっき層１４の不要部を除去する無電解めっき層除去工程ＰＲ６−１５を、通常、備えることとなる。無電解めっき層除去工程ＰＲ６−１５は、通常、エッチングにより行う。
【００４５】
（２）スクリーン印刷法を用いた第２導電部１８２の形成（図７及び図８参照）
スクリーン印刷法を用いて第２導電部１８２を形成する第２導体部形成工程ＰＲ６は、前記第２導体部として半田ペースト３０を印刷する印刷工程を含む。より具体的には、図７及び図８に例示されるように、スクリーンマスク２２を配置するマスク配置工程ＰＲ６−２１と、スクリーンマスク２２を利用して半田ペースト３０を第１導体部１８１上（後述する介在層１７を介してもよい）に印刷する半田ペースト印刷工程ＰＲ６−２２と、半田ペースト印刷工程ＰＲ６−２２後に、スクリーンマスク２２を除去するマスク除去工程ＰＲ６−２３と、を備えることができる。
【００４６】
また、この第２導体部形成工程ＰＲ６では、図８に例示されるように、これまでの工程において形成された導体部を加熱（リフロー）して一体化させることができる。即ち、第１導体部１８１及び第２導体部１８２（半田ペースト３０）を加熱する加熱工程ＰＲ６−２５を備えることができる。この工程ＰＲ６−２５により、第１導体部１８１及び第２導体部１８２の界面で各部を構成する金属成分同士が拡散しあい、強固に融合されて一体化された導体ポスト１６を得ることができる。更に、この加熱により、各導体部が適度に溶解されると共に、特に溶解された第２導体部１８２は、その表面張力によって形状の歪みを補正でき、丸みを帯びさせることができる。更には、セルフアライメント効果により、導体層１２ａと軸中心を合わせるように導体ポスト１６全体の位置を補正できる。これらの作用により、より信頼性に優れた導体ポスト１６を有する配線基板１０を得ることができる。この加熱工程ＰＲ６−２５による上記効果は、第２導体部１８２がスズを主体として形成されている場合に特に効果的である。
加熱工程ＰＲ６−２５における加熱条件（リフロー条件）などは特に限定されないが、前記（１）フォトリソ法を用いた第２導電部１８２の形成における条件をそのまま適用できる。
【００４７】
（３）半田ボールを用いた第２導電部１８２の形成（図９参照）
半田ボールを用いて第２導電部１８２を形成する第２導体部形成工程ＰＲ６は、第１導体部１８１上（図９中の介在層１７は形成してもしなくてもよい）に前記第２導体部として半田ボール４０を配置するボール配置工程ＰＲ６−３１と、前記半田ボール４０を加熱して第２導体部１８２として成形する半田ボール加熱工程ＰＲ６−３２と、をこの順に含むことができる。
更に、他の形成方法におけると同様に、この第２導体部形成工程ＰＲ６でも、図９に例示されるように、これまでの工程において形成された導体部を加熱（リフロー）して一体化させることができる。即ち、第１導体部１８１及び第２導体部１８２（半田ボール４０）を加熱する加熱工程ＰＲ６−３２を備えることができる。この工程ＰＲ６−３２により、第１導体部１８１及び第２導体部１８２の界面で各部を構成する金属成分同士が拡散しあい、強固に融合されて一体化された導体ポスト１６を得ることができる。更に、この加熱により、各導体部が適度に溶解されると共に、特に溶解された第２導体部１８２は、その表面張力によって形状の歪みを補正でき、丸みを帯びさせることができる。更には、セルフアライメント効果により、導体層１２ａと軸中心を合わせるように導体ポスト１６全体の位置を補正できる。これらの作用により、より信頼性に優れた導体ポスト１６を有する配線基板１０を得ることができる。この加熱工程ＰＲ６−３２による上記効果は、第２導体部１８２がスズを主体として形成されている場合に特に効果的である。
加熱工程ＰＲ６−３２における加熱条件（リフロー条件）などは特に限定されないが、前記（１）フォトリソ法を用いた第２導電部１８２の形成における条件をそのまま適用できる。
【００４８】
このように、本発明の製造方法では、ＰＲ１〜ＰＲ６までの前記に説明した各工程を備えることができる他、更に他の工程を備えることができる。更に他の工程としては、第２導体部形成工程ＰＲ６前に、第１導体部１８１の表面に、ニッケル及び金を含む導電性の介在層１７を形成する介在層形成工程ＰＲ４が挙げられる。この介在層形成工程ＰＲ４を備える場合には、第２導体部形成工程ＰＲ６では、介在層１７の表面に第２導体部１８２を形成することとなる。第２導体部１８２を形成する前に、下地層としてこの介在層１７を、第２導体部１８２と第１導体部１８１との間に介在させることにより、第１導体部１８１及び第２導体部１８２が異なる材料からなる場合においては、前記加熱工程（ＰＲ６−１６、ＰＲ６−２５及びＰＲ６−３２等）において各構成成分が相互に拡散される際の接合強度を低下させる要因となる成分（例えば、Ｃｕ６：Ｓｎ５の組成比で各金属元素が含まれる成分等）の形成を効果的に抑制できる。その結果、より優れた接合強度を有する導体ポスト１６を有する配線基板１０を得ることができる。
【００４９】
この介在層１７の形成方法は特に限定されないが、例えば、無電解ニッケルめっきを施し、無電解ニッケルめっき層を形成した後、無電解金めっきを施すことで、無電解ニッケルめっき層上に無電解金めっき層を形成した複層構造の介在層１７を得ることができる。
介在層１７におけるニッケル及び金の含有量は特に限定されないが、例えば、前記の無電解ニッケルめっき層と、この無電解ニッケルめっき層上に積層された無電解金めっき層とを備える複層構造の介在層１７である場合には、無電解ニッケルめっき層全体を１００質量％とした場合に、無電解ニッケルめっき層におけるニッケル含有量は９０〜９５質量％であることが好ましい。更に、無電解金めっき層全体を１００質量％とした場合に、無電解金めっき層における金の含有量は９５〜１００質量％であることが好ましい。この範囲では、前記接合強度を低下させる要因となる成分の形成を効果的に抑制できる。
【００５０】
更に、この介在層１７の厚さも特に限定されないが、１μｍ以上２０μｍ以下であることが好ましい。介在層１７の厚さがこの範囲である場合には、前記接合強度を低下させる要因となる成分の形成をより効果的に抑制できる。この介在層１７の厚さは３μｍ以上１５μｍ以下がより好ましく、６μｍ以上１２μｍ以下が特に好ましい。
【００５１】
本発明の方法では、前記各工程以外にも、他の工程を備えることができる。他の工程としては、デスミア工程が挙げられる。デスミア工程は、第１の貫通孔１３１を形成した後、第２の貫通孔１５１を形成した後、等に行うことができる。このデスミア工程を行うことで、貫通孔内の残留物除去することができる。
【実施例】
【００５２】
以下、本発明の配線基板１０について実施例により具体的に説明する。但し、本発明は本実施例において利用する条件等に拘束されるものではない。
【００５３】
（１）配線基板１０
本実施例で製造する配線基板１０（図１参照）は、コア基板１１の一面側に積層された導体層１２と、この導体層１２上に積層されたソルダーレジスト層１３と、ソルダーレジスト層１３に設けられた貫通孔１３１の下方に配置された導体層１２ａに導通される導体ポスト１６と、を備える。
コア基板１１は、厚さ０．８ｍｍのガラスエポキシ（ガラス繊維を芯材として含むエポキシ樹脂）からなる。また、導体層１２は、コア基板１１の一面に貼着された、厚さ１２μｍの銅箔をパターニングしてなる。
更に、ソルダーレジスト層１３は、厚さ２１μｍであり、熱硬化性樹脂であるエポキシ樹脂（ソルダーレジスト層１３は、４０質量％のシリカからなるフィラーと、６０質量％の有機材料とを含む、更に、有機材料は、エポキシ樹脂をその全体１００体積％に対して、８０体積％含有する）を含む。ソルダーレジスト層１３に穿孔された貫通孔（第１の貫通孔）１３１は、口径６４μｍの円形状であり、ソルダーレジスト層１３の層下の導体層１２ａまで表裏に貫通されている。
【００５４】
導体ポスト１６は、貫通孔１３１内を充塞してなる。更に、導体ポスト１６のうちのソルダーレジスト層１３内に位置された円柱形状をなす下部は、直径６４ｍｍ且つ高さ２１μｍである。また、ソルダーレジスト層１３外に位置された略球形状の上部は、最大径が７４μｍ且つ高さ（最も高い位置）５８μｍである。
【００５５】
以下、この配線基板１０の製造方法を図２〜４を用いて説明する。尚、各工程における製造途中の基板についての各々異なる名称を用いるのは煩雑であるため、配線基板１０となる以前の各工程における基板は全て素基板２０という。
図２に示す、工程ＰＲ１以前の素基板２０を用意する。この素基板２０は、厚さ０．８ｍｍのガラスエポキシ（ガラス繊維を芯材として含むエポキシ樹脂）からなるコア基板１１と、コア基板１１の一面に貼着された厚さ１２μｍの銅箔がパターニングされてなる導体層１２と、を備える。
【００５６】
（２）ソルダーレジスト層形成工程ＰＲ１
前記（１）の素基板２０の導体層１２を備える側の表面に、熱硬化性樹脂であるエポキシ樹脂を含むフィルム状のソルダーレジスト層形成用組成物を貼着した後、加熱硬化させ、厚さ２１μｍの、熱硬化性樹脂からなるソルダーレジスト層１３を得る。
【００５７】
（３）第１貫通孔穿設工程ＰＲ２
前記（２）で得られたソルダーレジスト層１３に表面側からレーザーを照射し、直径６０μｍの第１の貫通孔１３１を穿孔する。これにより、ソルダーレジスト層１３下の導通が必要な導体層１２ａが露出される。また、その後、第１の貫通孔１３１内のスミアを除去するためにデスミア処理を行う。
【００５８】
（４）第１導体部形成工程ＰＲ３
前記（３）までに得られた第１の貫通孔１３１が穿孔された素基板２０を、ニッケル塩、硫酸銅、水酸化ナトリウム、キレート剤、錯化剤等を含む無電解銅めっき液に浸漬して、無電解銅めっきを行い、第１導体部１８１を形成した。
【００５９】
（５）介在層形成工程ＰＲ４
前記（４）までに得られた第１導体部１８１が形成された素基板２０の第１導体部１８１の表面に、無電解ニッケルめっきにより無電解ニッケルめっき層を形成し、次いで、この無電解ニッケルめっき層に積層するように、無電解金めっきにより無電解金めっき層を形成して、ニッケル及び金を含む導電性の介在層１７を形成する。得られる介在層１７は、無電解ニッケルめっき層全体を１００質量％とした場合にこの層にニッケルを９３量％、無電解金めっき層全体を１００質量％とした場合、この層に金を１００質量％、各々含有し、厚さが３μｍである。
【００６０】
（６）フォトレジスト層形成工程ＰＲ６−１１
前記（５）までに得られた介在層１７が形成された素基板２０の表面に、厚さが７５μｍのドライフィルム式フォトレジスト層１５を圧着する。
【００６１】
（７）第２貫通孔穿設工程ＰＲ６−１２
前記（６）までに得られたフォトレジスト層１５が形成された素基板２０に、フォトリソグラフィー法を用いて第１の貫通孔１３１に連通され、且つ、第１貫通孔１３１と同径の第２貫通孔１５１を穿設する。即ち、露光工程及び現像工程等を経て第２の貫通孔１５１を形成する。これにより、フォトレジスト層１５下の介在層１７の表面が第２の貫通孔１５１内に露出される。また、その後、第２の貫通孔１５１内のスミアを除去するためにデスミア処理を行う。
【００６２】
（８）第２導体部めっき形成工程ＰＲ６−１３
前記（７）までに得られた第２の貫通孔１５１が形成された素基板２０を、第１塩化スズ、スズ酸ナトリウムをスズ源として含有するめっき液に浸漬して、無電解Ｓｎめっきを行い、第２の貫通孔１５１内をスズめっきで充塞して、第２導体部１８２を形成する。
【００６３】
（９）フォトレジスト層除去工程ＰＲ６−１４
前記（８）までに得られた第１導体部１８１及び第２導体部１８２を備える素基板２０の表面からフォトレジスト層１５をアミン系剥離液に浸漬して除去する。
【００６４】
（１０）加熱工程ＰＲ６−１６
前記（９）までに得られた素基板２０を、所定のリフロー炉にてスズの融点以上の温度となるように、最高温度２７０℃（融点以上の温度を５０秒間保持）でリフローに供した。これにより、第１導体部１８１及び第２導体部１８２が一体的な１つの導体となり、第１導体部１８１及び第２導体部１８２の層間では、介在層１７の合金化（介在層１７を構成する成分の拡散）も促進されて、これらが一体の導体ポスト１６となる。そして、合金層１６５が形成される。更に、セルフアライメント効果により、導体ポスト１６は、導体層１２ａの中心軸上に寄ると共に、溶解された導体金属の表面張力により、より綺麗な円形状に成形される。
【産業上の利用可能性】
【００６５】
本発明は電子部品関連分野において広く利用できる。また、本発明の配線基板等は、マザーボード等の通常の配線基板、フリップチップ用配線基板、ＣＳＰ用配線基板及びＭＣＰ用配線基板等の半導体素子搭載用配線基板、アンテナスイッチモジュール用配線基板、ミキサーモジュール用配線基板、ＰＬＬモジュール用配線基板及びＭＣＭ用配線基板等のモジュール用配線基板等に利用される。
【符号の説明】
【００６６】
１０；配線基板、
１１；コア基板、
１２；導体層、１２ａ；導体層、１２ａｐ；導体層１２ａの表面、
１３；ソルダーレジスト層、１３１；貫通孔（第１の貫通孔）、１３１ｃ；内側面（第１の貫通孔の内側面）、
１４；無電解めっき層、
１５；フォトレジスト層、１５１；貫通孔（第２の貫通孔）、
１６；導体ポスト、１８１；第１導体部、１８２；第２導体部、
１６５；合金層、
１７；介在層、
２０；素基板、２１；スキージ、２２；スクリーンマスク、
３０；半田ペースト、
４０；半田ボール、
ＰＲ１；ソルダーレジスト層形成工程、ＰＲ２；貫通孔（第１の貫通孔）穿孔工程、ＰＲ３；第１導体部形成工程、ＰＲ４；介在層形成工程、ＰＲ５；無電解めっき層形成工程、ＰＲ６；第２導体部形成工程、ＰＲ６−１１；フォトレジスト層形成工程、ＰＲ６−１２；第２貫通孔穿設工程、ＰＲ６−１３；第２導体部めっき形成工程、ＰＲ６−１４；フォトレジスト層除去工程、ＰＲ６−１５；無電解めっき層除去工程、ＰＲ６−１６；加熱工程、ＰＲ６−２１；マスク配置工程、ＰＲ６−２２；半田ペースト印刷工程、ＰＲ６−２３；マスク除去工程、ＰＲ６−２５；加熱工程、ＰＲ６−３１；ボール配置工程、ＰＲ６−３２；加熱工程。
【特許請求の範囲】
【請求項１】
導体層と、該導体層上に積層されたソルダーレジスト層と、該ソルダーレジスト層に設けられた貫通孔の下方に配置された導体層に導通される導体ポストと、を備える配線基板の製造方法であって、
熱硬化性樹脂を含む前記ソルダーレジスト層に前記貫通孔を穿設して、前記導体層を該貫通孔内に露出させる貫通孔穿設工程と、
前記貫通孔内に銅を主体とする第１導体部を形成する第１導体部形成工程と、
前記第１導体部上に、スズ、銅又は半田を主体とする第２導体部を形成する第２導体部形成工程と、をこの順に備えることを特徴とする配線基板の製造方法。
【請求項２】
前記第２導体部形成工程前に、前記第１導体部上に、ニッケル及び金を含む導電性の介在層を形成する介在層形成工程を備え、且つ、
前記第２導体部形成工程では、前記介在層の表面に第２導体部を形成する請求項１に記載の配線基板の製造方法。
【請求項３】
前記第２導体部形成工程では、前記第２導体部として半田ペーストを印刷する印刷工程を含む請求項１又は２に記載の配線基板の製造方法。
【請求項４】
前記第２導体部形成工程は、前記第１導体部上に前記第２導体部として半田ボールを配置するボール配置工程と、前記半田ボールを加熱して第２導体部として成形する半田ボール加熱工程と、をこの順に含む請求項１又は２に記載の配線基板の製造方法。
【請求項５】
前記第２導体部形成工程は、
これまでに得られた素基板の表面を覆うようにフォトレジスト層を形成するフォトレジスト層形成工程と、
フォトリソグラフィー法を用いて前記第１の貫通孔に連通されると共に、該第１の貫通孔と実質的に同じ大きさ又は該第１の貫通孔よりも大きい径の第２の貫通孔を前記フォトレジスト層に穿設する第２貫通孔穿設工程と、
前記第２の貫通孔内に、スズ、銅又は半田を主体とする第２導体部をめっき形成する第２導体部めっき形成工程と、
前記フォトレジスト層を除去するフォトレジスト層除去工程と、をこの順に含む請求項１又は２に記載の配線基板の製造方法。
【請求項６】
前記第２導体部形成工程では、前記第２の貫通孔内に、スズからなる第２導体部をめっき形成すると共に、
前記フォトレジスト層除去工程の後に、前記第１導体部及び第２導体部を加熱する加熱工程を備える請求項５に記載の配線基板の製造方法。
【請求項７】
導体層と、該導体層上に積層されたソルダーレジスト層と、該ソルダーレジスト層に設けられた貫通孔の下方に配置された導体層に導通される導体ポストと、を備える配線基板であって、
前記ソルダーレジスト層は、熱硬化性樹脂を含み、
前記導体ポストは、
前記貫通孔内に形成された第１導体部と、前記第１導体部上に形成された第２導体部とを有し、
前記第１導体部は銅を主体とし、前記第２導体部はスズ、銅又は半田を主体とすることを特徴とする配線基板。
【請求項１】
導体層と、該導体層上に積層されたソルダーレジスト層と、該ソルダーレジスト層に設けられた貫通孔の下方に配置された導体層に導通される導体ポストと、を備える配線基板の製造方法であって、
熱硬化性樹脂を含む前記ソルダーレジスト層に前記貫通孔を穿設して、前記導体層を該貫通孔内に露出させる貫通孔穿設工程と、
前記貫通孔内に銅を主体とする第１導体部を形成する第１導体部形成工程と、
前記第１導体部上に、スズ、銅又は半田を主体とする第２導体部を形成する第２導体部形成工程と、をこの順に備えることを特徴とする配線基板の製造方法。
【請求項２】
前記第２導体部形成工程前に、前記第１導体部上に、ニッケル及び金を含む導電性の介在層を形成する介在層形成工程を備え、且つ、
前記第２導体部形成工程では、前記介在層の表面に第２導体部を形成する請求項１に記載の配線基板の製造方法。
【請求項３】
前記第２導体部形成工程では、前記第２導体部として半田ペーストを印刷する印刷工程を含む請求項１又は２に記載の配線基板の製造方法。
【請求項４】
前記第２導体部形成工程は、前記第１導体部上に前記第２導体部として半田ボールを配置するボール配置工程と、前記半田ボールを加熱して第２導体部として成形する半田ボール加熱工程と、をこの順に含む請求項１又は２に記載の配線基板の製造方法。
【請求項５】
前記第２導体部形成工程は、
これまでに得られた素基板の表面を覆うようにフォトレジスト層を形成するフォトレジスト層形成工程と、
フォトリソグラフィー法を用いて前記第１の貫通孔に連通されると共に、該第１の貫通孔と実質的に同じ大きさ又は該第１の貫通孔よりも大きい径の第２の貫通孔を前記フォトレジスト層に穿設する第２貫通孔穿設工程と、
前記第２の貫通孔内に、スズ、銅又は半田を主体とする第２導体部をめっき形成する第２導体部めっき形成工程と、
前記フォトレジスト層を除去するフォトレジスト層除去工程と、をこの順に含む請求項１又は２に記載の配線基板の製造方法。
【請求項６】
前記第２導体部形成工程では、前記第２の貫通孔内に、スズからなる第２導体部をめっき形成すると共に、
前記フォトレジスト層除去工程の後に、前記第１導体部及び第２導体部を加熱する加熱工程を備える請求項５に記載の配線基板の製造方法。
【請求項７】
導体層と、該導体層上に積層されたソルダーレジスト層と、該ソルダーレジスト層に設けられた貫通孔の下方に配置された導体層に導通される導体ポストと、を備える配線基板であって、
前記ソルダーレジスト層は、熱硬化性樹脂を含み、
前記導体ポストは、
前記貫通孔内に形成された第１導体部と、前記第１導体部上に形成された第２導体部とを有し、
前記第１導体部は銅を主体とし、前記第２導体部はスズ、銅又は半田を主体とすることを特徴とする配線基板。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【公開番号】特開２０１２−１４２５５７（Ｐ２０１２−１４２５５７Ａ）
【公開日】平成２４年７月２６日（２０１２．７．２６）
【国際特許分類】
【出願番号】特願２０１１−２２７３１０（Ｐ２０１１−２２７３１０）
【出願日】平成２３年１０月１４日（２０１１．１０．１４）
【出願人】（０００００４５４７）日本特殊陶業株式会社 (2,912)
【Ｆターム（参考）】
【公開日】平成２４年７月２６日（２０１２．７．２６）
【国際特許分類】
【出願日】平成２３年１０月１４日（２０１１．１０．１４）
【出願人】（０００００４５４７）日本特殊陶業株式会社 (2,912)
【Ｆターム（参考）】
[ Back to top ]