配線基板
【課題】
端子パッドが形成されている領域と、それ以外の領域とで配線密度の差があっても、端子パッドに均一な大きさの半田バンプを形成することができる配線基板を提供する。
【解決手段】
端子パッドと、高密度導体部と、端子パッドの間に位置するダミーパターンを備える。これら端子パッド、高密度導体部、ダミーパターンは同一の導電層によって構成されている。高密度導体部は、端子パッドが形成されているパッド領域よりも配線密度が高い。ダミーパターンは、パッド領域の配線密度を高めることにより、パッド領域と高密度導体部との間にできる、ソルダーレジスト表面の凹凸を減少させる。これにより、半田印刷をした際に半田のボリュームを均一にすることができる。
端子パッドが形成されている領域と、それ以外の領域とで配線密度の差があっても、端子パッドに均一な大きさの半田バンプを形成することができる配線基板を提供する。
【解決手段】
端子パッドと、高密度導体部と、端子パッドの間に位置するダミーパターンを備える。これら端子パッド、高密度導体部、ダミーパターンは同一の導電層によって構成されている。高密度導体部は、端子パッドが形成されているパッド領域よりも配線密度が高い。ダミーパターンは、パッド領域の配線密度を高めることにより、パッド領域と高密度導体部との間にできる、ソルダーレジスト表面の凹凸を減少させる。これにより、半田印刷をした際に半田のボリュームを均一にすることができる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、配線基板に関するものである。
【背景技術】
【０００２】
【特許文献１】特開２００１−２８４４９１号公報
【０００３】
従来から、電子機器に用いられる配線基板として、ダミーパターンを形成したものが知られている。例えば特許文献１には、表面側と裏面側の配線密度差によって生じる基板の変形を防止するためのダミーパターンを設けた配線基板が開示されている。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
一方、図１１に示す配線基板がある。これは配線基板１０１をフリップチップ接続側から見たもので、半田バンプが形成される端子パッド１０３と、導体層からなるベタパターン１０２、１０４とを有する。端子パッド１０３はＩＣチップに接続するための端子であり、ベタパターン１０２、１０４は端子パッド１０３からの配線に影響を与えるノイズ防止用や電源供給用として設けられている。このように、端子パッド１０３が形成されている領域は、ベタパターン１０２、１０４によって挟まれ、その幅は比較的狭いものとなっている。この場合、ベタパターン１０２、１０４が形成されている領域は配線密度が高く、端子パッド１０３が形成されている領域は配線密度が低いため、ソルダーレジストを塗布すると、端子パッド１０３が形成されている領域ではソルダーレジストの表面が凹みやすくなる問題がある。詳細は後述するが、この状態で半田を印刷すると半田バンプの大きさが不均一になり、外部機器との電気的接続が不十分になる。そのため従来から、端子パッドが形成されている領域とそれ以外の領域とで配線密度の差があっても、端子パッドに均一な大きさの半田バンプを形成することができる配線基板が望まれてきた。
【０００５】
本発明は上述のような事情を背景になされたもので、特に、端子パッドが形成されている領域と、それ以外の領域とで配線密度の差があっても、端子パッドに均一な大きさの半田バンプを形成することができる配線基板を提供することを課題とする。
【課題を解決するための手段および発明の効果】
【０００６】
この発明は、
誘電体層と導体層とが交互に積層された配線積層部と、
前記配線積層部を構成する前記導体層のうち、最も外側に位置する導体層に複数個形成された、外部接続用の端子パッドと、
前記配線積層部の主表面を覆い、前記複数個の端子パッドを個別に露出させる開口部が形成されたソルダーレジストと、
前記端子パッドを構成する導体層に形成され、該端子パッドが形成されたパッド領域よりも配線密度が高くされた高密度導体部と、
前記端子パッドを構成する前記導体層に形成され、前記複数個の端子パッドの間に位置するダミーパターンと、
を備えることを特徴とする配線基板である。
【０００７】
上記本発明によると、複数個の端子パッドが形成され、この端子パッドに半田バンプが形成される。これら複数個の端子パッドの間にダミーパターンが位置しているので、パッド領域における配線密度を高めることができる。これにより、パッド領域と高密度導体部との間における、ソルダーレジストの表面高さの差（凹凸）を減少させることができる。そのため、端子パッドに半田を印刷した際に、その半田の大きさを均一にすることができる。
【０００８】
また、本発明は、
前記高密度導体部は所定の電位に保持され、前記ダミーパターンは前記高密度導体部と接続されることにより該高密度導体部と同じ電位に保持される配線基板としてもよい。
ダミーパターンが電気的に浮いていると、ある特定の端子パッドに伝達される電気信号が、それに隣接する端子パッドの電気信号から影響を受ける現象（クロストーク）が発生しやすくなるが、ダミーパターンを所定の電位に保持することにより、この現象が発生しにくくなる。一方、上記構成を採用すると、ダミーパターンを構成する導体層と同一の導体層（高密度導体部）によって、当該ダミーパターンを所定電位に保持することができる。つまり、電位保持のためにダミーパターンを他の導体層とビアを介して接続する必要がない。
【０００９】
より詳しくは、本発明は、
前記ダミーパターンは格子状に形成され、前記複数個の端子パッドをそれぞれ取り囲むように位置している配線基板としてもよい。
このようにすると、パッド領域における配線密度を高めることができる。
【００１０】
一方、本発明は以下の構成を採用してもよい。すなわち、
前記端子パッドは外周面形状が円形となるようにされ、
前記ダミーパターンは、前記複数個形成された円形の端子パッドをそれぞれ個別に取り囲む端子取囲部が形成され、
その端子取囲部の内周面形状は、前記円形の端子パッドと同心となるように円形に形成されている配線基板。
このようにすると、ダミーパターンの面積を増やすことができ、その結果、半田バンプのバラツキを一層、低減することができる。
【００１１】
また、本発明は、
前記高密度導体部は前記パッド領域の外周縁側にのみ形成されている配線基板としてもよい。
これは、配線密度の低いパッド領域が、高密度導体部に囲まれた形態である。すなわち、パッド領域（ソルダーレジスト表面が凹む領域）が高密度導体部（ソルダーレジスト表面が高い領域）に囲まれているため、半田を印刷した際にその大きさが不均一になりやすい。そのため上記形態では、端子パッドの間にダミーパターンを形成することによる本発明の効果が顕著に現れる。
【００１２】
さらに詳しくは、本発明は、
前記高密度導体部は前記パッド領域の外周縁側および内側にそれぞれ形成されている配線基板としてもよい。
これは、配線密度の低いパッド領域が、２つの高密度導体部に挟まれた形態である。すなわち、パッド領域（ソルダーレジスト表面が凹む領域）が２つの高密度導体部（ソルダーレジスト表面が高い領域）に挟まれているため、半田を印刷した際にその大きさが特に不均一になりやすい。そのため上記形態では、端子パッドの間にダミーパターンを形成することによる本発明の効果が特に顕著に現れる。
【発明を実施するための最良の形態】
【００１３】
本発明の実施形態を、図面を参照しながら以下に説明する。
図１は本発明に係る配線基板１をＩＣ接続側から見た全体図であり、図２はその要部拡大図である。このように配線基板１は、ＩＣチップと接続するための複数の端子パッド３と、外側高密度導体部２と、内側高密度導体部４と、端子パッド３の間に位置するダミーパターン５とを有する。これら複数の端子パッド３、外側高密度導体部２、内側高密度導体部４、ダミーパターン５は、同一の導体層から構成されている。外側高密度導体部２および内側高密度導体部４は所定電位（例えばＶＣＣ、ＧＮＤ）に保持されており、これにより、外部から端子パッド３からの配線に影響を与えるノイズが入ることを防止している。また、図２に示すように、ダミーパターン５は内側高密度導体部４と接続されており、所定電位に保持されている。仮に、ダミーパターン５が電気的に浮いているとすると、端子パッド３間にクロストーク等の問題が生じやすくなるが、このように電位を一定に保持することにより、この問題が生じにくくなる。
【００１４】
なお、図１では表示の便宜上、内側高密度導体部４の中央に「４」を示す部分を設け、これを白抜きにしている。しかしこれは、当該部分に導体層が形成されていないことを意味する訳ではない。つまり、図１は「４」の部分に導体層が形成されていない実施形態に限定して解釈すべきものではない。
【００１５】
次に、配線基板１の断面構造を図３に示す。配線基板１はコア基板７を有し、そのコア基板７の第一主表面ＭＰ１に第一配線積層部Ｌ１が形成され、第二主表面ＭＰ２に第二配線積層部Ｌ２が形成されている。第一配線積層部Ｌ１は導体層Ｍ１〜Ｍ３と誘電体層Ｖ１、Ｖ２を交互に積層して構成したものである。導体層Ｍ１〜Ｍ３のうち、最も外側に位置する導体層Ｍ３に複数個の端子パッド３と、内側高密度導体部４と、外側高密度導体部２と、ダミーパターン５が形成されている。また、第一配線積層部の主表面はソルダーレジストＳＲ１に覆われており、このソルダーレジストＳＲ１には端子パッド３を個別に露出させる開口部１３が形成されている。そして端子パッド３には、開口部１３から露出する面にハンダバンプ１１が形成されており、このハンダバンプ１１によってＩＣチップとの接続がなされる。
【００１６】
配線基板１について更に詳細に説明する。コア基板７は耐熱性樹脂板（例えばビスマレイミド−トリアジン樹脂板）や、繊維強化樹脂板（例えばガラス繊維強化エポキシ樹脂）等で構成されており、この両主表面ＭＰ１，ＭＰ２に、所定の配線パターンをなすコア導体層Ｍ１，Ｍ１１が形成される。これらコア導体層Ｍ１，Ｍ１１はコア基板７の表面の大部分を被覆するとともに、電源層又は接地層として用いられる。一方、コア基板７にはドリルなどによりスルーホール８が穿孔され、その内壁面にはコア導体層Ｍ１，Ｍ１１を互いに導通させるスルーホール導体９が形成されている。また、スルーホール導体９の内部は、エポキシ樹脂等の樹脂製穴埋め材１０により充填されている。
【００１７】
コア導体層Ｍ１，Ｍ１１の上層には、樹脂組成物からなる第一誘電体層Ｖ１がそれぞれ形成されている。さらに、その表面には配線パターンを構成する第一導体層Ｍ２、Ｍ１２がＣｕメッキにより形成されている。また、コア導体層Ｍ１，Ｍ１１と第一導体層Ｍ２，Ｍ１２はそれぞれ、ビア１２により層間接続がなされている。ビア１２は、ビアホール１２ｈとその内周面に設けられたビア導体１２ｓと、底面側にてビア導体１２ｓと導通するように設けられたビアパッド１２ｐとを有している。
【００１８】
上述したように、コア基板７の第一主表面ＭＰ１には第一配線積層部Ｌ１が形成され、コア基板７の第二主表面ＭＰ２には第二配線積層部Ｌ２が形成されている。これら配線積層部Ｌ１、Ｌ２はいずれも、導体層と誘電体層とが交互に積層されたものであり、第一主表面ＣＰ１上には複数個の端子パッド３、ダミーパターン５、内側高密度導体部４、外側高密度導体部２がそれぞれ形成されている。また、配線積層部Ｌ２の第二主表面ＣＰ２上には複数個のパッド６が形成され、このパッド６は図４に示すように格子状に配列されており、配線基板１自体をマザーボード等にピングリッドアレイ（ＰＧＡ）あるいはボールグリッドアレイ（ＢＧＡ）により接続するために用いられる。
【００１９】
次に、仮にダミーパターン５を形成しなかった場合、どのような不具合が起こるか図５および図６を用いて説明する。まず、図５Ａに示すように、第二導体層Ｍ３に端子パッド３、外側高密度導体部２、内側高密度導体部４が形成されており、ダミーパターン５が形成されていない状態を考える。この時、端子パッド３が形成されたパッド領域ＰＡの配線密度は、それ以外の非パッド領域ＮＰ（外側高密度導体部２および内側高密度導体部４が形成されている領域）の配線密度よりも相対的に低くなっている。そのためソルダーレジストＳＲ１を塗布すると（図５Ｂ）、パッド領域ＰＡの部分だけソルダーレジストＳＲ１が凹んでしまう問題がある。この後、周知のフォト工程やレーザー加工工程等を経て、複数個の端子パッド３を個別に露出させる開口部１３をソルダーレジストＳＲ１に形成し（図５Ｃ）、続いてソルダーマスク１４をスルダーレジストＳＲ１表面に被せ、半田１１’を各端子パッド３に印刷する（図６Ｄ）。この時、パッド領域ＰＡでは非パッド領域ＮＰと比較してソルダーレジストＳＲ１が凹んでいるため、ソルダーマスク１４とソルダーレジストＳＲ１との間に隙間Ｓができてしまう。その結果、図６Ｅに示すように、隙間Ｓに半田１１’が余分に入り込んだり、逆に入る量が少なすぎたりする。この後、ソルダーマスク１４を取ってリフロー工程（図６Ｆ）を施すと、半田バンプ１１の大きさにバラツキができてしまい、例えば隣接する半田バンプ１１が繋がってしまう不良（ブリッジ）が生じたり、外部機器との接続が十分にされなかったり（ミスバンプ）する。
【００２０】
それに対して本発明は図７に示すように、複数個の端子パッド３の間に位置するようにダミーパターン５が形成されており、これにより、パッド領域ＰＡにおける第ニ導体層Ｍ３の配線密度が高められている。その結果、パッド領域ＰＡでのソルダーレジストＳＲ１の凹み量を少なくすることができる（図７Ａ）。すなわち、配線基板１全体で見たときのソルダーレジストＳＲ１表面の凹凸を減少させることができる。これにより、後の工程（図７Ｂ）でソルダーマスク１４をかけた際にソルダーレジストＳＲ１とソルダーマスク１４とが密着しやすくなり、例えば図６Ｅで示したような隙間Ｓができにくくなる。そのため、各端子パッド３に印刷する半田１１’の大きさを揃えることができ、リフロー後（図７Ｃ）の半田バンプ１１を均一な大きさにすることができる。その結果、外部機器との接続を良好に行えるようになる。
【００２１】
以上説明した配線基板１では、例えば図２に示すようにダミーパターン５が格子状に形成され、端子パッド３をそれぞれ取り囲むようになっているが、別の形態にすることもできる。例えば図８に示すように、端子パッド３の間を可能な限り埋める形で、ダミーパターン５を形成することができる。より詳しくは、このダミーパターン５は、外周面形状が円形にされた端子パッド３をそれぞれ取囲む端子取囲部Ａが形成され、その端子取囲部Ａの内周面形状は、端子パッド３と同心となるように円形に形成されている。このようにすると、端子パッド３の外周面と端子取囲部Ａの内周面との間に僅かな隙間が形成されるだけで、他の部分は殆ど全て導体層が覆う形になる。そのため、パッド領域ＰＡにおける配線密度を高めて、非パッド領域ＮＰの配線密度に近づけることができる。
【００２２】
一方、図９に示すように、ダミーパターン５を櫛状に形成して、端子パッド３の間に位置させる構成を採用してもよい。
【００２３】
なお、以上説明した実施形態では外側高密度導体部２または内側高密度導体部４が全体として一つの電位に保持されていたが、図１０に示すように、例えば外側高密度導体部２を複数の領域に分割して、それぞれ異なる電位で使用することも可能である。すなわち、接続される外部機器によっては複数の電源電圧（例えば５Ｖと３．３Ｖ）で動作するものがあり、この場合、配線基板１の内部で使用する電位を分けるのである。図１０の実施形態では、例えば外側高密度導体部２自体を第一の電圧（例えば５Ｖ）で使用し、外側高密度導体部２から分割した領域２ａ〜２ｌをそれぞれ第二の電圧（例えば３．３Ｖ）で使用することができる。また、内側高密度導体部４は分割されておらず、全体で一つの電位になっている。この際、ダミーパターン５を接続する側は、外側高密度導体部２ではなく内側高密度導体部４にするとよい。つまり、外側高密度導体部２は複数の領域２ａ〜２ｌに分割されているので、ダミーパターン５をどこでも自由に接続するわけにはいかない。それに対して内側高密度導体部４は単一の電位に固定されているので、図１０に示すようにダミーパターン５をどこにでも接続することができる。なお、図１０とは逆に、内側高密度導体部４を複数の領域に分割し、外側高密度導体部２を単一の電位にする場合は、ダミーパターン５を外側高密度導体部２に接続するとよい。
【図面の簡単な説明】
【００２４】
【図１】本発明に係る配線基板１の一実施形態。
【図２】図１の要部拡大図。
【図３】配線基板１の模式断面図。
【図４】配線基板１を裏面から見た図。
【図５】仮に、ダミーパターン５を形成しなかった場合の不具合を説明するための図。
【図６】図５に続く図。
【図７】ダミーパターン５を形成することにより、半田バンプ１１を均一な大きさで形成できることを説明する図。
【図８】配線基板１の別の実施形態。
【図９】図１、図８とは別の実施形態。
【図１０】外側高密度導体部２を複数の領域に分割した実施形態。
【図１１】従来例。
【符号の説明】
【００２５】
１ 配線基板
２ 外側高密度導体部
３ 端子パッド
４ 内側高密度導体部
５ ダミーパターン
７ コア基板
１１ 半田バンプ
１３ ソルダーレジストの開口部
ＳＲ ソルダーレジスト
Ｌ１ 第一配線積層部
Ｍ 導体層
Ｖ 誘電体層
ＰＡ パッド領域
ＮＰ 非パッド領域
【技術分野】
【０００１】
本発明は、配線基板に関するものである。
【背景技術】
【０００２】
【特許文献１】特開２００１−２８４４９１号公報
【０００３】
従来から、電子機器に用いられる配線基板として、ダミーパターンを形成したものが知られている。例えば特許文献１には、表面側と裏面側の配線密度差によって生じる基板の変形を防止するためのダミーパターンを設けた配線基板が開示されている。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
一方、図１１に示す配線基板がある。これは配線基板１０１をフリップチップ接続側から見たもので、半田バンプが形成される端子パッド１０３と、導体層からなるベタパターン１０２、１０４とを有する。端子パッド１０３はＩＣチップに接続するための端子であり、ベタパターン１０２、１０４は端子パッド１０３からの配線に影響を与えるノイズ防止用や電源供給用として設けられている。このように、端子パッド１０３が形成されている領域は、ベタパターン１０２、１０４によって挟まれ、その幅は比較的狭いものとなっている。この場合、ベタパターン１０２、１０４が形成されている領域は配線密度が高く、端子パッド１０３が形成されている領域は配線密度が低いため、ソルダーレジストを塗布すると、端子パッド１０３が形成されている領域ではソルダーレジストの表面が凹みやすくなる問題がある。詳細は後述するが、この状態で半田を印刷すると半田バンプの大きさが不均一になり、外部機器との電気的接続が不十分になる。そのため従来から、端子パッドが形成されている領域とそれ以外の領域とで配線密度の差があっても、端子パッドに均一な大きさの半田バンプを形成することができる配線基板が望まれてきた。
【０００５】
本発明は上述のような事情を背景になされたもので、特に、端子パッドが形成されている領域と、それ以外の領域とで配線密度の差があっても、端子パッドに均一な大きさの半田バンプを形成することができる配線基板を提供することを課題とする。
【課題を解決するための手段および発明の効果】
【０００６】
この発明は、
誘電体層と導体層とが交互に積層された配線積層部と、
前記配線積層部を構成する前記導体層のうち、最も外側に位置する導体層に複数個形成された、外部接続用の端子パッドと、
前記配線積層部の主表面を覆い、前記複数個の端子パッドを個別に露出させる開口部が形成されたソルダーレジストと、
前記端子パッドを構成する導体層に形成され、該端子パッドが形成されたパッド領域よりも配線密度が高くされた高密度導体部と、
前記端子パッドを構成する前記導体層に形成され、前記複数個の端子パッドの間に位置するダミーパターンと、
を備えることを特徴とする配線基板である。
【０００７】
上記本発明によると、複数個の端子パッドが形成され、この端子パッドに半田バンプが形成される。これら複数個の端子パッドの間にダミーパターンが位置しているので、パッド領域における配線密度を高めることができる。これにより、パッド領域と高密度導体部との間における、ソルダーレジストの表面高さの差（凹凸）を減少させることができる。そのため、端子パッドに半田を印刷した際に、その半田の大きさを均一にすることができる。
【０００８】
また、本発明は、
前記高密度導体部は所定の電位に保持され、前記ダミーパターンは前記高密度導体部と接続されることにより該高密度導体部と同じ電位に保持される配線基板としてもよい。
ダミーパターンが電気的に浮いていると、ある特定の端子パッドに伝達される電気信号が、それに隣接する端子パッドの電気信号から影響を受ける現象（クロストーク）が発生しやすくなるが、ダミーパターンを所定の電位に保持することにより、この現象が発生しにくくなる。一方、上記構成を採用すると、ダミーパターンを構成する導体層と同一の導体層（高密度導体部）によって、当該ダミーパターンを所定電位に保持することができる。つまり、電位保持のためにダミーパターンを他の導体層とビアを介して接続する必要がない。
【０００９】
より詳しくは、本発明は、
前記ダミーパターンは格子状に形成され、前記複数個の端子パッドをそれぞれ取り囲むように位置している配線基板としてもよい。
このようにすると、パッド領域における配線密度を高めることができる。
【００１０】
一方、本発明は以下の構成を採用してもよい。すなわち、
前記端子パッドは外周面形状が円形となるようにされ、
前記ダミーパターンは、前記複数個形成された円形の端子パッドをそれぞれ個別に取り囲む端子取囲部が形成され、
その端子取囲部の内周面形状は、前記円形の端子パッドと同心となるように円形に形成されている配線基板。
このようにすると、ダミーパターンの面積を増やすことができ、その結果、半田バンプのバラツキを一層、低減することができる。
【００１１】
また、本発明は、
前記高密度導体部は前記パッド領域の外周縁側にのみ形成されている配線基板としてもよい。
これは、配線密度の低いパッド領域が、高密度導体部に囲まれた形態である。すなわち、パッド領域（ソルダーレジスト表面が凹む領域）が高密度導体部（ソルダーレジスト表面が高い領域）に囲まれているため、半田を印刷した際にその大きさが不均一になりやすい。そのため上記形態では、端子パッドの間にダミーパターンを形成することによる本発明の効果が顕著に現れる。
【００１２】
さらに詳しくは、本発明は、
前記高密度導体部は前記パッド領域の外周縁側および内側にそれぞれ形成されている配線基板としてもよい。
これは、配線密度の低いパッド領域が、２つの高密度導体部に挟まれた形態である。すなわち、パッド領域（ソルダーレジスト表面が凹む領域）が２つの高密度導体部（ソルダーレジスト表面が高い領域）に挟まれているため、半田を印刷した際にその大きさが特に不均一になりやすい。そのため上記形態では、端子パッドの間にダミーパターンを形成することによる本発明の効果が特に顕著に現れる。
【発明を実施するための最良の形態】
【００１３】
本発明の実施形態を、図面を参照しながら以下に説明する。
図１は本発明に係る配線基板１をＩＣ接続側から見た全体図であり、図２はその要部拡大図である。このように配線基板１は、ＩＣチップと接続するための複数の端子パッド３と、外側高密度導体部２と、内側高密度導体部４と、端子パッド３の間に位置するダミーパターン５とを有する。これら複数の端子パッド３、外側高密度導体部２、内側高密度導体部４、ダミーパターン５は、同一の導体層から構成されている。外側高密度導体部２および内側高密度導体部４は所定電位（例えばＶＣＣ、ＧＮＤ）に保持されており、これにより、外部から端子パッド３からの配線に影響を与えるノイズが入ることを防止している。また、図２に示すように、ダミーパターン５は内側高密度導体部４と接続されており、所定電位に保持されている。仮に、ダミーパターン５が電気的に浮いているとすると、端子パッド３間にクロストーク等の問題が生じやすくなるが、このように電位を一定に保持することにより、この問題が生じにくくなる。
【００１４】
なお、図１では表示の便宜上、内側高密度導体部４の中央に「４」を示す部分を設け、これを白抜きにしている。しかしこれは、当該部分に導体層が形成されていないことを意味する訳ではない。つまり、図１は「４」の部分に導体層が形成されていない実施形態に限定して解釈すべきものではない。
【００１５】
次に、配線基板１の断面構造を図３に示す。配線基板１はコア基板７を有し、そのコア基板７の第一主表面ＭＰ１に第一配線積層部Ｌ１が形成され、第二主表面ＭＰ２に第二配線積層部Ｌ２が形成されている。第一配線積層部Ｌ１は導体層Ｍ１〜Ｍ３と誘電体層Ｖ１、Ｖ２を交互に積層して構成したものである。導体層Ｍ１〜Ｍ３のうち、最も外側に位置する導体層Ｍ３に複数個の端子パッド３と、内側高密度導体部４と、外側高密度導体部２と、ダミーパターン５が形成されている。また、第一配線積層部の主表面はソルダーレジストＳＲ１に覆われており、このソルダーレジストＳＲ１には端子パッド３を個別に露出させる開口部１３が形成されている。そして端子パッド３には、開口部１３から露出する面にハンダバンプ１１が形成されており、このハンダバンプ１１によってＩＣチップとの接続がなされる。
【００１６】
配線基板１について更に詳細に説明する。コア基板７は耐熱性樹脂板（例えばビスマレイミド−トリアジン樹脂板）や、繊維強化樹脂板（例えばガラス繊維強化エポキシ樹脂）等で構成されており、この両主表面ＭＰ１，ＭＰ２に、所定の配線パターンをなすコア導体層Ｍ１，Ｍ１１が形成される。これらコア導体層Ｍ１，Ｍ１１はコア基板７の表面の大部分を被覆するとともに、電源層又は接地層として用いられる。一方、コア基板７にはドリルなどによりスルーホール８が穿孔され、その内壁面にはコア導体層Ｍ１，Ｍ１１を互いに導通させるスルーホール導体９が形成されている。また、スルーホール導体９の内部は、エポキシ樹脂等の樹脂製穴埋め材１０により充填されている。
【００１７】
コア導体層Ｍ１，Ｍ１１の上層には、樹脂組成物からなる第一誘電体層Ｖ１がそれぞれ形成されている。さらに、その表面には配線パターンを構成する第一導体層Ｍ２、Ｍ１２がＣｕメッキにより形成されている。また、コア導体層Ｍ１，Ｍ１１と第一導体層Ｍ２，Ｍ１２はそれぞれ、ビア１２により層間接続がなされている。ビア１２は、ビアホール１２ｈとその内周面に設けられたビア導体１２ｓと、底面側にてビア導体１２ｓと導通するように設けられたビアパッド１２ｐとを有している。
【００１８】
上述したように、コア基板７の第一主表面ＭＰ１には第一配線積層部Ｌ１が形成され、コア基板７の第二主表面ＭＰ２には第二配線積層部Ｌ２が形成されている。これら配線積層部Ｌ１、Ｌ２はいずれも、導体層と誘電体層とが交互に積層されたものであり、第一主表面ＣＰ１上には複数個の端子パッド３、ダミーパターン５、内側高密度導体部４、外側高密度導体部２がそれぞれ形成されている。また、配線積層部Ｌ２の第二主表面ＣＰ２上には複数個のパッド６が形成され、このパッド６は図４に示すように格子状に配列されており、配線基板１自体をマザーボード等にピングリッドアレイ（ＰＧＡ）あるいはボールグリッドアレイ（ＢＧＡ）により接続するために用いられる。
【００１９】
次に、仮にダミーパターン５を形成しなかった場合、どのような不具合が起こるか図５および図６を用いて説明する。まず、図５Ａに示すように、第二導体層Ｍ３に端子パッド３、外側高密度導体部２、内側高密度導体部４が形成されており、ダミーパターン５が形成されていない状態を考える。この時、端子パッド３が形成されたパッド領域ＰＡの配線密度は、それ以外の非パッド領域ＮＰ（外側高密度導体部２および内側高密度導体部４が形成されている領域）の配線密度よりも相対的に低くなっている。そのためソルダーレジストＳＲ１を塗布すると（図５Ｂ）、パッド領域ＰＡの部分だけソルダーレジストＳＲ１が凹んでしまう問題がある。この後、周知のフォト工程やレーザー加工工程等を経て、複数個の端子パッド３を個別に露出させる開口部１３をソルダーレジストＳＲ１に形成し（図５Ｃ）、続いてソルダーマスク１４をスルダーレジストＳＲ１表面に被せ、半田１１’を各端子パッド３に印刷する（図６Ｄ）。この時、パッド領域ＰＡでは非パッド領域ＮＰと比較してソルダーレジストＳＲ１が凹んでいるため、ソルダーマスク１４とソルダーレジストＳＲ１との間に隙間Ｓができてしまう。その結果、図６Ｅに示すように、隙間Ｓに半田１１’が余分に入り込んだり、逆に入る量が少なすぎたりする。この後、ソルダーマスク１４を取ってリフロー工程（図６Ｆ）を施すと、半田バンプ１１の大きさにバラツキができてしまい、例えば隣接する半田バンプ１１が繋がってしまう不良（ブリッジ）が生じたり、外部機器との接続が十分にされなかったり（ミスバンプ）する。
【００２０】
それに対して本発明は図７に示すように、複数個の端子パッド３の間に位置するようにダミーパターン５が形成されており、これにより、パッド領域ＰＡにおける第ニ導体層Ｍ３の配線密度が高められている。その結果、パッド領域ＰＡでのソルダーレジストＳＲ１の凹み量を少なくすることができる（図７Ａ）。すなわち、配線基板１全体で見たときのソルダーレジストＳＲ１表面の凹凸を減少させることができる。これにより、後の工程（図７Ｂ）でソルダーマスク１４をかけた際にソルダーレジストＳＲ１とソルダーマスク１４とが密着しやすくなり、例えば図６Ｅで示したような隙間Ｓができにくくなる。そのため、各端子パッド３に印刷する半田１１’の大きさを揃えることができ、リフロー後（図７Ｃ）の半田バンプ１１を均一な大きさにすることができる。その結果、外部機器との接続を良好に行えるようになる。
【００２１】
以上説明した配線基板１では、例えば図２に示すようにダミーパターン５が格子状に形成され、端子パッド３をそれぞれ取り囲むようになっているが、別の形態にすることもできる。例えば図８に示すように、端子パッド３の間を可能な限り埋める形で、ダミーパターン５を形成することができる。より詳しくは、このダミーパターン５は、外周面形状が円形にされた端子パッド３をそれぞれ取囲む端子取囲部Ａが形成され、その端子取囲部Ａの内周面形状は、端子パッド３と同心となるように円形に形成されている。このようにすると、端子パッド３の外周面と端子取囲部Ａの内周面との間に僅かな隙間が形成されるだけで、他の部分は殆ど全て導体層が覆う形になる。そのため、パッド領域ＰＡにおける配線密度を高めて、非パッド領域ＮＰの配線密度に近づけることができる。
【００２２】
一方、図９に示すように、ダミーパターン５を櫛状に形成して、端子パッド３の間に位置させる構成を採用してもよい。
【００２３】
なお、以上説明した実施形態では外側高密度導体部２または内側高密度導体部４が全体として一つの電位に保持されていたが、図１０に示すように、例えば外側高密度導体部２を複数の領域に分割して、それぞれ異なる電位で使用することも可能である。すなわち、接続される外部機器によっては複数の電源電圧（例えば５Ｖと３．３Ｖ）で動作するものがあり、この場合、配線基板１の内部で使用する電位を分けるのである。図１０の実施形態では、例えば外側高密度導体部２自体を第一の電圧（例えば５Ｖ）で使用し、外側高密度導体部２から分割した領域２ａ〜２ｌをそれぞれ第二の電圧（例えば３．３Ｖ）で使用することができる。また、内側高密度導体部４は分割されておらず、全体で一つの電位になっている。この際、ダミーパターン５を接続する側は、外側高密度導体部２ではなく内側高密度導体部４にするとよい。つまり、外側高密度導体部２は複数の領域２ａ〜２ｌに分割されているので、ダミーパターン５をどこでも自由に接続するわけにはいかない。それに対して内側高密度導体部４は単一の電位に固定されているので、図１０に示すようにダミーパターン５をどこにでも接続することができる。なお、図１０とは逆に、内側高密度導体部４を複数の領域に分割し、外側高密度導体部２を単一の電位にする場合は、ダミーパターン５を外側高密度導体部２に接続するとよい。
【図面の簡単な説明】
【００２４】
【図１】本発明に係る配線基板１の一実施形態。
【図２】図１の要部拡大図。
【図３】配線基板１の模式断面図。
【図４】配線基板１を裏面から見た図。
【図５】仮に、ダミーパターン５を形成しなかった場合の不具合を説明するための図。
【図６】図５に続く図。
【図７】ダミーパターン５を形成することにより、半田バンプ１１を均一な大きさで形成できることを説明する図。
【図８】配線基板１の別の実施形態。
【図９】図１、図８とは別の実施形態。
【図１０】外側高密度導体部２を複数の領域に分割した実施形態。
【図１１】従来例。
【符号の説明】
【００２５】
１ 配線基板
２ 外側高密度導体部
３ 端子パッド
４ 内側高密度導体部
５ ダミーパターン
７ コア基板
１１ 半田バンプ
１３ ソルダーレジストの開口部
ＳＲ ソルダーレジスト
Ｌ１ 第一配線積層部
Ｍ 導体層
Ｖ 誘電体層
ＰＡ パッド領域
ＮＰ 非パッド領域
【特許請求の範囲】
【請求項１】
誘電体層と導体層とが交互に積層された配線積層部と、
前記配線積層部を構成する前記導体層のうち、最も外側に位置する導体層に複数個形成された、外部接続用の端子パッドと、
前記配線積層部の主表面を覆い、前記複数個の端子パッドを個別に露出させる開口部が形成されたソルダーレジストと、
前記端子パッドを構成する導体層に形成され、該端子パッドが形成されたパッド領域よりも配線密度が高くされた高密度導体部と、
前記端子パッドを構成する前記導体層に形成され、前記複数個の端子パッドの間に位置するダミーパターンと、
を備えることを特徴とする配線基板。
【請求項２】
前記高密度導体部は所定の電位に保持され、前記ダミーパターンは前記高密度導体部と接続されることにより該高密度導体部と同じ電位に保持される請求項１記載の配線基板。
【請求項３】
前記ダミーパターンは格子状に形成され、前記複数個の端子パッドをそれぞれ取り囲むように位置している請求項１または２記載の配線基板。
【請求項４】
前記端子パッドは外周面形状が円形となるようにされ、
前記ダミーパターンは、前記複数個形成された円形の端子パッドをそれぞれ個別に取り囲む端子取囲部が形成され、
その端子取囲部の内周面形状は、前記円形の端子パッドと同心となるように円形に形成されている請求項１ないし３のいずれか１項に記載の配線基板。
【請求項５】
前記高密度導体部は前記パッド領域の外周縁側にのみ形成されているか、又は前記パッド領域の外周縁側および内側にそれぞれ形成されている請求項１ないし４のいずれか１項に記載の配線基板。
【請求項１】
誘電体層と導体層とが交互に積層された配線積層部と、
前記配線積層部を構成する前記導体層のうち、最も外側に位置する導体層に複数個形成された、外部接続用の端子パッドと、
前記配線積層部の主表面を覆い、前記複数個の端子パッドを個別に露出させる開口部が形成されたソルダーレジストと、
前記端子パッドを構成する導体層に形成され、該端子パッドが形成されたパッド領域よりも配線密度が高くされた高密度導体部と、
前記端子パッドを構成する前記導体層に形成され、前記複数個の端子パッドの間に位置するダミーパターンと、
を備えることを特徴とする配線基板。
【請求項２】
前記高密度導体部は所定の電位に保持され、前記ダミーパターンは前記高密度導体部と接続されることにより該高密度導体部と同じ電位に保持される請求項１記載の配線基板。
【請求項３】
前記ダミーパターンは格子状に形成され、前記複数個の端子パッドをそれぞれ取り囲むように位置している請求項１または２記載の配線基板。
【請求項４】
前記端子パッドは外周面形状が円形となるようにされ、
前記ダミーパターンは、前記複数個形成された円形の端子パッドをそれぞれ個別に取り囲む端子取囲部が形成され、
その端子取囲部の内周面形状は、前記円形の端子パッドと同心となるように円形に形成されている請求項１ないし３のいずれか１項に記載の配線基板。
【請求項５】
前記高密度導体部は前記パッド領域の外周縁側にのみ形成されているか、又は前記パッド領域の外周縁側および内側にそれぞれ形成されている請求項１ないし４のいずれか１項に記載の配線基板。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【公開番号】特開２００７−５９５３０（Ｐ２００７−５９５３０Ａ）
【公開日】平成１９年３月８日（２００７．３．８）
【国際特許分類】
【出願番号】特願２００５−２４１２２４（Ｐ２００５−２４１２２４）
【出願日】平成１７年８月２３日（２００５．８．２３）
【出願人】（０００００４５４７）日本特殊陶業株式会社 (2,912)
【Ｆターム（参考）】
【公開日】平成１９年３月８日（２００７．３．８）
【国際特許分類】
【出願日】平成１７年８月２３日（２００５．８．２３）
【出願人】（０００００４５４７）日本特殊陶業株式会社 (2,912)
【Ｆターム（参考）】
[ Back to top ]