集積回路一体型マイクロホン
集積回路(1000)が、バックサイドキャビティ(1026)が集積回路の基板(1002)内に配置された容量性マイクロホンを含む。基板にエッチャントがアクセスできるように誘電体支持層(1004)を通して基板表面にアクセスホール(1006)を形成することができ、それによってバックサイドキャビティ(1026)が形成される。バックサイドキャビティ(1026)は、容量性マイクロホンの固定プレート(1010)および透過膜(1018)が形成された後で、透過膜およびアクセスホールを通して基板にエッチャントを提供することによってエッチングし得る。
【発明の詳細な説明】
【技術分野】
【0001】
本願は集積回路の分野に関する。より詳細には、本願は集積回路にマイクロホンを一体化することに関する。
【0002】
集積回路にマイクロホンを一体化するには、所望のレベルのマイクロホン感度を得るためにバックキャビティを形成する必要があることがある。充分な容積のバックキャビティを形成すると、製造コストおよび集積回路の複雑さが増すことがある。
【発明の概要】
【0003】
バックサイドキャビティを備えた容量性マイクロホンを含む集積回路を、バックサイドキャビティが集積回路の基板内に配置されるように形成し得る。基板にエッチャントがアクセスできるように、基板の表面上の誘電体支持層を通してアクセスホールを形成することができ、バックサイドキャビティを形成するためエッチャントの基板へのアクセスが提供される。バックサイドキャビティは、容量性マイクロホンの固定プレートおよび透過性膜を形成した後で、透過性膜を通しておよび基板へのアクセスホールを通してにエッチャントを供給することによってエッチングされ得る。
【0004】
添付の図面を参照して例示実施形態を説明する。
【図面の簡単な説明】
【0005】
【図1A】第1実施形態に従って形成される容量性マイクロホンを含む集積回路の断面図であり、製造の連続段階を示す。
【図1B】第1実施形態に従って形成される容量性マイクロホンを含む集積回路の断面図であり、製造の連続段階を示す。
【図1C】第1実施形態に従って形成される容量性マイクロホンを含む集積回路の断面図であり、製造の連続段階を示す。
【図1D】第1実施形態に従って形成される容量性マイクロホンを含む集積回路の断面図であり、製造の連続段階を示す。
【図1E】第1実施形態に従って形成される容量性マイクロホンを含む集積回路の断面図であり、製造の連続段階を示す。
【図1F】第1実施形態に従って形成される容量性マイクロホンを含む集積回路の断面図であり、製造の連続段階を示す。
【図1G】第1実施形態に従って形成される容量性マイクロホンを含む集積回路の断面図であり、製造の連続段階を示す。
【図1H】第1実施形態に従って形成される容量性マイクロホンを含む集積回路の断面図であり、製造の連続段階を示す。
【図1I】第1実施形態に従って形成される容量性マイクロホンを含む集積回路の断面図であり、製造の連続段階を示す。
【0006】
【図2A】第2実施形態に従って形成される容量性マイクロホンを含む集積回路の断面図であり、製造の連続段階を示す。
【図2B】第2実施形態に従って形成される容量性マイクロホンを含む集積回路の断面図であり、製造の連続段階を示す。
【図2C】第2実施形態に従って形成される容量性マイクロホンを含む集積回路の断面図であり、製造の連続段階を示す。
【図2D】第2実施形態に従って形成される容量性マイクロホンを含む集積回路の断面図であり、製造の連続段階を示す。
【図2E】第2実施形態に従って形成される容量性マイクロホンを含む集積回路の断面図であり、製造の連続段階を示す。
【図2F】第2実施形態に従って形成される容量性マイクロホンを含む集積回路の断面図であり、製造の連続段階を示す。
【図2G】第2実施形態に従って形成される容量性マイクロホンを含む集積回路の断面図であり、製造の連続段階を示す。
【図2H】第2実施形態に従って形成される容量性マイクロホンを含む集積回路の断面図であり、製造の連続段階を示す。
【0007】
【図3A】第3実施形態に従って形成される容量性マイクロホンを含む集積回路の断面図であり、製造の連続段階を示す。
【図3B】第3実施形態に従って形成される容量性マイクロホンを含む集積回路の断面図であり、製造の連続段階を示す。
【図3C】第3実施形態に従って形成される容量性マイクロホンを含む集積回路の断面図であり、製造の連続段階を示す。
【図3D】第3実施形態に従って形成される容量性マイクロホンを含む集積回路の断面図であり、製造の連続段階を示す。
【図3E】第3実施形態に従って形成される容量性マイクロホンを含む集積回路の断面図であり、製造の連続段階を示す。
【図3F】第3実施形態に従って形成される容量性マイクロホンを含む集積回路の断面図であり、製造の連続段階を示す。
【図3G】第3実施形態に従って形成される容量性マイクロホンを含む集積回路の断面図であり、製造の連続段階を示す。
【図3H】第3実施形態に従って形成される容量性マイクロホンを含む集積回路の断面図であり、製造の連続段階を示す。
【0008】
【図4A】第4実施形態に従って形成される容量性マイクロホンを含む集積回路の断面図であり、製造の連続段階を示す。
【図4B】第4実施形態に従って形成される容量性マイクロホンを含む集積回路の断面図であり、製造の連続段階を示す。
【図4C】第4実施形態に従って形成される容量性マイクロホンを含む集積回路の断面図であり、製造の連続段階を示す。
【図4D】第4実施形態に従って形成される容量性マイクロホンを含む集積回路の断面図であり、製造の連続段階を示す。
【図4E】第4実施形態に従って形成される容量性マイクロホンを含む集積回路の断面図であり、製造の連続段階を示す。
【図4F】第4実施形態に従って形成される容量性マイクロホンを含む集積回路の断面図であり、製造の連続段階を示す。
【図4G】第4実施形態に従って形成される容量性マイクロホンを含む集積回路の断面図であり、製造の連続段階を示す。
【0009】
【図5】2つ以上のキャビティチャンバを含むバックサイドキャビティを備えた容量性マイクロホンを含む集積回路の断面図である。
【発明を実施するための形態】
【0010】
容量性マイクロホンは、集積回路の基板内にバックキャビティをキャビティが基板の底面まで延びないようにエッチングすることによって集積回路内に形成し得る。さらに、キャビティのエッチングは集積回路の上面で行い得る。基板の上面に誘電体支持層を形成することができ、誘電体支持層内に、キャビティエッチャントの集積回路の上面から基板へのアクセスを提供するアクセスホールを形成することができる。
【0011】
図1A〜図1Iは、第1例示実施形態に従った容量性マイクロホンを含む集積回路の製造における連続した段階を示す。
【0012】
図1Aに示すように、集積回路1000が基板1002内およびその上に形成される。基板1002は、通常は単結晶シリコンウエハであるが、シリコンオンインシュレータ(SOI)ウエハ、異なる結晶面方位の領域を備えたHOT(hybrid orientation
technology)ウエハ、またはIC1000の製造に適切な基板1002の上面に半導体領域を備えた他の構造とすることもできる。基板1002の上面に誘電体支持層1004が形成される。本実施形態では、誘電体支持層1004は、実質的に、STI(shallow trench
isolation)プロセスを用いてフィールド酸化物1004で構成される。STIでは、集積回路1000内に、トレンチを通常200〜500ナノメートルの深さにエッチングし、通常はトレンチの側壁に熱酸化物層を成長させることによって電気的にパッシベーションし、通常は高密度プラズマ(HDP)プロセスまたは高アスペクト比プロセス(HARP)としても知られるオゾンによる熱化学気相成長(CVD)プロセスによって典型的には二酸化シリコンである絶縁材料でトレンチを充填する。シリコンの局所酸化(LOCOS)プロセスを用いてフィールド酸化物の誘電体支持層を形成することは代替実施形態の範囲内である。後続のキャビティエッチングステップで基板1002へのアクセスを提供するように、フィールド酸化物1004内にアクセスホール1006が形成される。フィールド酸化物1004は、容量性マイクロホン用に画定される領域で連続している。後続の製造ステップ中に基板1002上に金属シリサイドが形成されるのを防ぐために、基板1002の上面にアクセスホール1006を覆って1つまたは複数の任意選択のシリサイド阻止層1008を形成してもよい。シリサイド阻止層1008は、一例では厚さが10〜100ナノメートルのシリコン窒化物、代替例では厚さが250〜200ナノメートルの二酸化シリコンとし得る。シリサイド阻止層1008を形成する場合、シリサイド阻止層1008は後続の製造ステップ中に除去し得る。
【0013】
図1Bでは、固定プレート1010が、アクセスホール1006に隣接してフィールド酸化物1004の上に形成される。固定プレート1010は、容量性マイクロホンの1つのコンデンサプレートを提供する。任意選択の膜端子1012を、図1Bに示すように固定プレート1010と同時に形成してもよく、または他の製造ステップで形成してもよい。本実施形態の一実施例では、固定プレート1010、および形成する場合には任意選択の膜端子1012は、完全にシリサイド化された多結晶シリコンとし得る。本実施形態の他の実施例では、固定プレート1010、および形成する場合には任意選択の膜端子1012は、タングステンやアルミニウムなどの金属とし得る。一実施例では、固定プレート1010は幅を100ミクロン未満とし得る。容量性マイクロホンの動作寿命中に固定プレート1010をアイソレーションするために、おそらくは電気的絶縁層である保護層(図示せず)を固定プレート1010の上に任意選択で形成してもよい。
【0014】
図1Cでは、基板1002の上に任意選択の相互接続/誘電体レベル1014が形成され得る。これらの誘電体レベルは、二酸化シリコンや、オルガノシリケートガラス(OSG)、カーボンをドープしたシリコン酸化物(SiCOまたはCDO)、またはメチルシルセスキオキサン(MSQ)などの低k誘電体材料とし得る。相互接続レベルは、アルミニウムまたは銅を含み得る。
【0015】
図1Dでは、コンデンサキャビティ犠牲層1016が固定プレート1010の上に形成される。コンデンサキャビティ犠牲層1016は、フォトレジストやポリイミドなどの犠牲材料を含む。本実施形態の一実施例では、コンデンサキャビティ犠牲層1016は、フォトリソグラフィプロセスによって、例えば、集積回路1000の既存の上面に感光性犠牲材料の層を形成し、例えばウエハステッパやウエハスキャナなどのフォトリソグラフィ装置を用いて感光性犠牲材料のパターンを露光し、感光性犠牲材料を現像してコンデンサキャビティ犠牲層1016を残すことによって形成し得る。代替実施例では、集積回路1000の既存の上面上に犠牲材料の層を形成し、この犠牲材料の層の上にフォトレジストパターンを形成してコンデンサキャビティ犠牲層1016用の区域を画定し、不要な犠牲材料を除去してコンデンサキャビティ犠牲層1016を残してもよい。コンデンサキャビティ犠牲層1016を形成する他のプロセスも本実施形態の範囲に含まれる。
【0016】
図1Eでは、連続する透過性膜1018がコンデンサキャビティ犠牲層1016上に形成される。透過性膜1018は、容量性マイクロホンの第2コンデンサプレートを提供する。本実施形態の一実施例では、透過性膜1018は、集積回路1000内の相互接続レベルに用いる金属で形成し得る。透過性膜1018内に膜ホール1020が形成される。本実施形態の一実施例では、透過性膜1018の底面と固定プレート1010の上面の間の垂直分離が200ナノメートル未満である。本実施形態の代替実施例では、透過性膜1018の底面と固定プレート1010の上面の間の垂直分離が100ナノメートル未満である。
【0017】
図1Fでは、犠牲層除去プロセス1022が実施されてコンデンサキャビティ犠牲層1016から犠牲材料が除去される。本実施形態の一実施例では、図1Fに示すように、犠牲層除去プロセス1022は、膜ホール1020を通って拡散し、コンデンサキャビティ犠牲層1016から犠牲材料を除去する反応性分子、原子、またはラジカルを提供する。本実施形態の一実施例では、犠牲層除去プロセス1022により、離れたプラズマ中で反応性酸素種およびおそらくは反応性フッ素種が生成され、無電界領域内の集積回路1000に反応性酸素種を拡散させる手段が提供される。本実施形態の代替実施例では、犠牲層除去プロセス1022により、集積回路1000にオゾンが提供される。本実施形態の代替実施例では、犠牲層除去プロセス1022により、集積回路に例えば300〜500℃上昇した温度、およびおそらくは、反応性雰囲気、例えば酸素、が提供され、それによってコンデンサキャビティ犠牲層1016内の犠牲材料が分解する。
【0018】
図1Gでは、キャビティ形成プロセス1024が実施されて、アクセスホール1006内の基板1002に膜ホール1020を通して反応性種が提供される。本実施形態の一実施例では、キャビティ形成プロセス1024は、プラズマ状のSF6ガスを用いてフッ素含有反応性種を基板1002に提供する。キャビティ形成プロセス1024によって提供される反応性種によって基板1002の露出された表面から半導体材料が除去される。フィールド酸化物1004のエッチング速度は、キャビティ形成プロセス1024による基板1002のエッチング速度よりもはるかに遅く、例えば5%未満である。
【0019】
図1Hは、キャビティ形成プロセス1024の後段階中の集積回路1000を示す。キャビティ形成プロセス1024からの反応性種がアクセスホール1006を通って拡散し、アクセスホール1006に隣接するフィールド酸化物1004の下の基板1002から半導体材料を除去する。
【0020】
図1Iは、容量性マイクロホンの形成が実質的に完了した後の集積回路1000を示す。容量性マイクロホンの固定プレート1010の下の基板1002にバックサイドキャビティ1026が、バックサイドキャビティ1026の底部が基板1002内にあるように形成さている。容量性マイクロホンの動作寿命中の保護のために、膜1018およびバックサイドキャビティ1026の露出された表面上に保護コーティング(図示せず)を任意選択で形成してもよい。バックサイドキャビティは、アクセスホール1006を介して固定プレート1010と膜1018の間の空間につながっている。本実施形態の一実施例では、バックサイドキャビティ1026は、膜1018を越えて横方向に延びていてもよい。本実施形態の一実施例では、バックサイドキャビティ1026の容積は、固定プレート1010と膜1018の間の空間の容積の100倍よりも大きい。代替実施形態では、バックサイドキャビティ1026の容積が、固定プレート1010と膜1018の間の空間の容積の1000倍よりも大きい。
【0021】
図2A〜図2Hは、第2例示実施形態に従った一体型容量性マイクロホンを含む集積回路の製造ステップを示す。
【0022】
図2Aは、基板2002内およびその上に形成される集積回路2000を示す。本実施形態では、図1Aを参照して説明したように、STIフィールド酸化物2004の連続する誘電体支持層が、フィールド酸化物2004内のアクセスホール2006と共に基板2002の上面に形成される。本実施形態の一実施例では、図1Aを参照して説明したように、アクセスホール2006内の基板2002の上面に金属シリサイドが形成されないようになっている。誘電体層2010および金属相互接続構成要素2012を含む相互接続領域2008が、基板2002およびフィールド酸化物2004の上に形成される。本実施形態のいくつかの実施例では、容量性マイクロホン用に画定される区域には金属相互接続構成要素2012が配置されない。本実施形態では、アクセスホール2006の直上には金属相互接続構成要素2012が配置されない。
【0023】
図2Bでは、相互接続領域2008の上に固定プレート2014が形成される。本実施形態の一実施例では、固定プレート2014は、相互接続領域2008の金属相互接続構成要素2012と同様の材料で形成される。本実施形態では、固定プレート2014は、アクセスホール2006の直上には配置されない。任意選択の膜端子2016を、図2Bに示すように固定プレート2014と同時に形成してもよく、または他の製造ステップで形成してもよい。本実施形態の一実施例では、固定プレート2014、および存在する場合には任意選択の膜端子2016はアルミニウムを含む。本実施形態の代替実施例では、固定プレート2014、および存在する場合には任意選択の膜端子2016は銅を含む。容量性マイクロホンの動作寿命中に固定プレート2014をアイソレーションするように、おそらくは電気絶縁層である保護層(図示せず)を固定プレート2014の上に任意選択で形成してもよい。図2Bおよび本実施形態のそれ以降の図では、見やすくするために、相互接続領域2008内の誘電体層間の境界線を示していない。
【0024】
図2Cでは、相互接続領域2008内にアクセスビア2020用の区域を画定するために、集積回路2000の既存の上面にアクセスビア・フォトレジストパターン2018が形成される。アクセスビア・エッチングプロセス2022により、相互接続領域2008から誘電体材料が除去されて、アクセスビア2020が形成される。本実施形態の一実施例では、アクセスビア・エッチングプロセス2022は、反応性イオンエッチング(RIE)プロセスを用いて実施し得る。RIEプロセスでは、反応性イオンが集積回路2000の上面に向けて送られる。一例では、RIEプロセスはフッ素含有プラズマを含み得る。アクセスビア2020は、フィールド酸化物2004を通るアクセスホール2006内の基板2002の半導体材料まで延びる。アクセスビア2020の形成が完了した後で、例えば、集積回路2000を酸素含有プラズマに晒し、次いで湿式洗浄を行って集積回路2000の上面からあらゆる有機残留物を除去することによって、アクセスビア・フォトレジストパターン2018が除去される。
【0025】
図2Dでは、図1Dを参照して説明したように、固定プレート2014の上にコンデンサキャビティ犠牲層2024が形成される。コンデンサキャビティ犠牲層2024を形成する他のプロセスも本実施形態の範囲に含まれる。コンデンサキャビティ犠牲層2024は、フォトレジストやポリイミドなどの犠牲材料を含む。本実施形態の一実施例では、容量性マイクロホン用に画定される区域の外側に、付加的な犠牲材料2026を形成してもよい。図2Dに示すように、コンデンサキャビティ犠牲層2024の犠牲材料がアクセスビア2020内に延び、アクセスビア2020を充填してもよい。
【0026】
図2Eでは、図1Eを参照して説明したように、連続する浸透性膜2028がコンデンサキャビティ犠牲層2024上に形成される。図1Eを参照して説明したように、透過性膜2028内に膜ホール2030が形成される。本実施形態の一実施例では、透過性膜2028の底面と固定プレート2014の上面の間の垂直分離が200ナノメートル未満である。本実施形態の代替実施例では、透過性膜2028の底面と固定プレート2014の上面の間の垂直分離は100ナノメートル未満である。
【0027】
図2Fでは、図1Fを参照して説明したように、犠牲層除去プロセス2032が実施されてコンデンサキャビティ犠牲層2024から犠牲材料が除去される。本実施形態では、アクセスビア2020から犠牲材料が除去される。
【0028】
図2Gでは、図1Gを参照して説明したように、キャビティ形成プロセス2034が実施されて膜ホール2030を通して基板2002に反応性種が提供される。図1Gおよび図1Hを参照して説明したように、キャビティ形成プロセス2034からの反応性種が、アクセスビア2020を通って拡散し、基板2002から半導体材料を除去する。
【0029】
図2Hは、容量性マイクロホンの形成が実質的に完了した後の集積回路2000を示す。集積回路2000のフィールド酸化物2004の下の基板2002内にバックサイドキャビティ2036が、バックサイドキャビティ2036の底部が基板2002内にあるように形成されている。容量性マイクロホンの動作寿命中の保護のために、膜2028およびバックサイドキャビティ2036の露出された表面上に保護コーティング(図示せず)を任意選択で形成してもよい。バックサイドキャビティは、アクセスホール2006およびアクセスビア2020を介して固定プレート2014と膜2028の間の空間につながっている。本実施形態の一実施例では、バックサイドキャビティ2036は、膜2028を越えて横方向に延びていてもよい。本実施形態の一実施例では、バックサイドキャビティ2036の容積とアクセスビア2020の容積の和が、固定プレート2014と膜2028の間の空間の容積の100倍よりも大きい。代替実施形態では、バックサイドキャビティ2036の容積とアクセスビア2020の容積の和が、固定プレート2014と膜2028の間の空間の容積の1000倍よりも大きい。
【0030】
図3A〜図3Hは、第3例示実施形態に従って形成される容量性マイクロホンを含む集積回路の製造ステップを示す。
【0031】
図3Aに示すように、集積回路3000が、図1Aを参照して説明したように、基板3002内およびその上に形成される。本実施形態では、容量性マイクロホン用に画定される区域の基板3002の上面上に誘電体支持層3004がに形成される。本実施形態の一実施例では、誘電体支持層3004は、集積回路3000の上面全体にわたって延び得る。誘電体支持層3004の上に固定プレート3006が形成される。固定プレート3006は、容量性マイクロホンの1つのコンデンサプレートを提供する。任意選択の膜端子3008を、図3Aに示すように固定プレート3006と同時に形成してもよく、または他の製造ステップで形成してもよい。本実施形態の一実施例では、固定プレート3006、および形成される場合には任意選択の膜端子3008は、完全にシリサイド化された多結晶シリコンであってよい。本実施形態の他の実施例では、固定プレート3006、および形成される場合には任意選択の膜端子3008は、タングステンやアルミニウムなどの金属であってよい。一実施例では、固定プレート3006は幅を100ミクロン未満とし得る。容量性マイクロホンの動作寿命中に固定プレート3006をアイソレーションするように、おそらくは電気絶縁層である保護層(図示せず)を固定プレート3006の上に任意選択で形成してもよい。
【0032】
図3Bでは、固定プレート3006に隣接し、誘電体支持層3004を貫通するアクセスホール3012用の区域を画定するために、アクセスホール・フォトレジストパターン3010が集積回路3000の既存の上面に形成される。アクセスホール・エッチングプロセス3014により、アクセスホール3012内の基板3002を露出させるため誘電体支持層3004から誘電体材料が除去される。本実施形態の一実施例では、アクセスホール・エッチングプロセス3014は、フッ素含有プラズマを用いるRIEプロセスを含み得る。代替実施例では、アクセスホール・エッチングプロセス3014は、例えばフッ化水素酸の希釈溶液、おそらくは緩衝溶液、によるウェットエッチングを用いて実施し得る。アクセスホール3012が形成された後で、例えば集積回路3000を酸素含有プラズマに晒し、次いで、湿式洗浄によって集積回路3000の上面からあらゆる有機残留物を除去することによって、アクセスホール・フォトレジストパターン3010が除去される。
【0033】
図3Cでは、図1Cを参照して説明したように、基板3002の上に任意選択の相互接続および誘電体レベル3016を形成してもよい。図1Dを参照して説明したように、固定プレート3006の上にコンデンサキャビティ犠牲層3018が形成される。コンデンサキャビティ犠牲層3018を形成する他のプロセスも本実施形態の範囲に含まれる。コンデンサキャビティ犠牲層3018は、フォトレジストやポリイミドなどの犠牲材料を含む。この犠牲材料はアクセスホール3012内に延びている。
【0034】
図3Dでは、図1Eを参照して説明したように、連続するコンデンサキャビティ犠牲層3018上に形成される。透過性膜3020は、容量性マイクロホンの第2コンデンサプレートを提供する。透過性膜3020内に膜ホール3022が形成される。本実施形態の一実施例では、透過性膜3020の底面と固定プレート3006の上面の間の垂直分離が200ナノメートル未満である。本実施形態の代替実施例では、透過性膜3020の底面と固定プレート3006の上面の間の垂直分離は100ナノメートル未満である。
【0035】
図3Eでは、図1Fを参照して説明したように、犠牲層除去プロセス3024が実施されてコンデンサキャビティ犠牲層3018から犠牲材料が除去される。犠牲材料除去プロセス3024は、図3Fに示すように、コンデンサキャビティ犠牲層3018から実質的にすべての犠牲材料が除去されるまで継続される。
【0036】
図3Gでは、図1Gを参照して説明したように、キャビティ形成プロセス3026が実施されて、膜ホール3022を通して基板3002に反応性種が提供される。図1Gおよび図1Hを参照して説明したように、キャビティ形成プロセス3026がアクセスホール3012を通して反応性種を拡散し、基板3002から半導体材料を除去する。
【0037】
図3Hは、容量性マイクロホンの形成が実質的に完了した後の集積回路3000を示す。誘電体支持層3004の下の基板3002内にバックサイドキャビティ3028が、バックサイドキャビティ3028の底部が基板3002内にあるように形成されている。容量性マイクロホンの動作寿命中の保護のために、膜3020およびバックサイドキャビティ3028の露出された表面上に保護コーティング(図示せず)を任意選択で形成してもよい。バックサイドキャビティは、アクセスホール3012を介して固定プレート3006と膜3020の間の空間につながっている。本実施形態の一実施例では、バックサイドキャビティ3028は、膜3020を越えて横方向に延びていてもよい。本実施形態の一実施例では、バックサイドキャビティ3028の容積が、固定プレート3006と膜3020の間の空間の容積の100倍よりも大きい。代替実施形態では、バックサイドキャビティ3028の容積は、固定プレート3006と膜3020の間の空間の容積の1000倍よりも大きい。
【0038】
図4A〜図4Gは、第4例示実施形態に従って形成される容量性マイクロホンを含む集積回路の製造ステップを示す。
【0039】
図4Aを参照すると、図1Aを参照して説明したように、基板4002内およびその上に集積回路4000が形成される。本実施形態では、容量性マイクロホン用に画定される区域の基板4002の上面に誘電体支持層4004が形成される。本実施形態の一実施例では、誘電体支持層4004は、集積回路4000の上面全体にわたって延び得る。相互接続領域4006が、誘電体層4008および金属相互接続構成要素4010を含んで誘電体支持層4004の上に形成される。本実施形態のいくつかの実施例では、容量性マイクロホン用に画定される区域には金属相互接続構成要素4010が配置されない。図4Aおよび本実施形態のそれ以降の図では、見やすくするために、相互接続領域4006内の誘電体層間の境界線を示していない。容量性マイクロホン用に画定される領域の相互接続領域4006の上に固定プレート4012が形成される。本実施形態の一実施例では、固定プレート4012は、相互接続領域4006の金属相互接続構成要素4010と同様の材料で形成される。任意選択の膜端子4014、図4Aに示すように固定プレート4012と同時に形成してもよく、または他の製造ステップで形成してもよい。本実施形態の一実施例では、固定プレート4012、および存在する場合には任意選択の膜端子4014は、アルミニウムを含む。代替実施例では、固定プレート4012、および存在する場合には任意選択の膜端子4014は、銅を含む。容量性マイクロホンの動作寿命中に固定プレート4012をアイソレーションするように、おそらくは電気絶縁層である保護層(図示せず)を固定プレート4012の上に任意選択で形成してもよい。
【0040】
図4Bでは、相互接続領域4006内のアクセスビア4018および誘電体支持層4004を通るアクセスホール4022用の領域を画定するために、アクセスビア・フォトレジストパターン4016が集積回路4000の既存の上面上に形成される。アクセスビア・エッチングプロセス4020により、相互接続領域4006および誘電体支持層4004から誘電体材料が除去されて、相互接続領域4006を通るアクセスビア4018および誘電体支持層4004を通るアクセスホール4022が形成される。本実施形態の一実施例では、アクセスビア・エッチングプロセス4020は、フッ素含有プラズマを用いるRIEプロセスを用いて実施し得る。アクセスビア4018は、誘電体支持層4004を通して基板4002の半導体材料まで延びている。アクセスビア4018の形成が完了した後で、図2Gを参照して説明したように、アクセスビア・フォトレジストパターン4016が除去される。
【0041】
図4Cでは、図2Dを参照して説明したように、固定プレート4012の上にコンデンサキャビティ犠牲層4024が形成される。コンデンサキャビティ犠牲層4024は、フォトレジストやポリイミドなどの犠牲材料を含む。本実施形態の一実施例では、容量性マイクロホン用に画定される区域の外側に付加的な犠牲材料4026を形成してもよい。コンデンサキャビティ犠牲層4024の犠牲材料はアクセスビア4018内に延び、図4Cに示すようにアクセスビア4018を充填してもよい。
【0042】
図4Dでは、図1Eを参照して説明したように、連続する透過性膜4028がコンデンサキャビティ犠牲層4024上に形成される。図1Eを参照して説明したように、透過性膜4028内に膜ホール4030が形成される。本実施形態の一実施例では、透過性膜4028の底面と固定プレート4012の上面の間の垂直分離が200ナノメートル未満である。代替実施例では、透過性膜4028の底面と固定プレート4012の上面の間の垂直分離は100ナノメートル未満である。
【0043】
図4Eでは、図1Fを参照して説明したように、犠牲層除去プロセス4032が実施されてコンデンサキャビティ犠牲層から犠牲材料が除去される。本実施形態では、アクセスビア4018から犠牲材料が除去される。
【0044】
図4Fでは、図1Gを参照して説明したように、キャビティ形成プロセス4034が実施されて膜ホール4030を通して反応性種が基板4002に提供される。図1Gおよび図1Hを参照して説明したように、キャビティ形成プロセス4034からの反応性種は、アクセスビア4018を通って拡散し、基板4002から半導体材料を除去する。
【0045】
図4Gは、容量性マイクロホンの形成が実質的に完了した後の集積回路4000を示す。誘電体支持層4004の下の基板4002内にバックサイドキャビティ4036が、バックサイドキャビティ4036の底部が基板4002内にあるように形成されている。容量性マイクロホンの動作寿命中の保護のために、膜4028およびバックサイドキャビティ4036の露出された表面上に保護コーティング(図示せず)を任意選択で形成してもよい。バックサイドキャビティ4036は、アクセスビア4018を通して固定プレート4012と膜4028の間の空間につながっている。本実施形態の一実施例では、バックサイドキャビティ4036は、膜4028を越えて横方向に延びていてもよい。本実施形態の一実施例では、バックサイドキャビティ4036の容積とアクセスビア4018の容積の和が、固定プレート4012と膜4028の間の空間の容積の100倍よりも大きい。代替実施形態では、バックサイドキャビティ4036の容積とアクセスビア4018の容積の和は、固定プレート4012と膜4028の間の空間の容積の1000倍よりも大きい。
【0046】
図5は、2つ以上のキャビティチャンバを含むバックサイドキャビティを備えた容量性マイクロホンを含む集積回路を示す。集積回路5000は、図1Aを参照して説明したように、基板5002内およびその上に構築される。一実施形態では、図1Aを参照して説明したように、基板5002の上面にフィールド酸化物5004をアクセスホール5006と共に形成し得る。代替実施形態では、図3Aを参照して説明したように、基板5002の上面上に誘電体支持層を形成し得、図3Bを参照して説明したように、誘電体支持層内にアクセスホール5006を形成し得る。いくつかの実施形態では、図2Aおよび図4Aを参照して説明したように、基板5002およびフィールド酸化物5004または誘電体支持層の上に相互接続領域5008を形成し得る。このような実施形態では、図2Cおよび図4Bを参照して説明したように、相互接続領域5008を通してアクセスビア5010が形成される。この特定の実施形態に従って、図1B、図2B、図3A、または図4Aを参照して説明したように、容量性マイクロホンの固定プレート5012が基板の上に形成される。この特定の実施形態に従って、図1D〜1F、図2D〜2F、図3C〜3E、または図4C〜4Eを参照して説明したように、固定プレート5012の上に、固定プレート5012からある空間だけ離れて、容量性マイクロホンの透過性膜5014が形成される。
【0047】
この特定の実施形態に従って、図1G〜1I、図2Gおよび2H、図3Gおよび3H、または図4Fおよび4Gを参照して説明したように、複数のキャビティチャンバ5018を備えたバックサイドキャビティ5016が、固定プレートの下の基板5002内に形成される。いくつかの実施実態では、図5に示すように、キャビティチャンバ5018間の基板領域の上に膜5014が支持され得る。複数のキャビティチャンバを含む実施形態のいくつかの実施例では、バックサイドキャビティ5016は膜5014を越えて横方向に延び得る。
【0048】
いくつかの実施形態では、バックサイドキャビティ5016の容積と、アクセスビア5010が存在する場合にはその容積との和が、固定プレート5012と膜5014の間の空間の容積の100倍よりも大きい。代替実施形態では、バックサイドキャビティ5016の容積と、アクセスビア5010が存在する場合にはその容積との和が、固定プレート5012と膜5014の間の空間の容積の1000倍よりも大きい。
【0049】
例示実施形態の文脈で説明した特徴またはステップの全部または一部を有する例示実施形態の文脈で説明した一つまたは複数の特徴またはステップの異なる組合せを有する実施形態も本明細書に包含されることを意図している。当業者には、本発明の特許請求の範囲内で他の多くの実施形態および変形も可能であることが理解されよう。
【技術分野】
【0001】
本願は集積回路の分野に関する。より詳細には、本願は集積回路にマイクロホンを一体化することに関する。
【0002】
集積回路にマイクロホンを一体化するには、所望のレベルのマイクロホン感度を得るためにバックキャビティを形成する必要があることがある。充分な容積のバックキャビティを形成すると、製造コストおよび集積回路の複雑さが増すことがある。
【発明の概要】
【0003】
バックサイドキャビティを備えた容量性マイクロホンを含む集積回路を、バックサイドキャビティが集積回路の基板内に配置されるように形成し得る。基板にエッチャントがアクセスできるように、基板の表面上の誘電体支持層を通してアクセスホールを形成することができ、バックサイドキャビティを形成するためエッチャントの基板へのアクセスが提供される。バックサイドキャビティは、容量性マイクロホンの固定プレートおよび透過性膜を形成した後で、透過性膜を通しておよび基板へのアクセスホールを通してにエッチャントを供給することによってエッチングされ得る。
【0004】
添付の図面を参照して例示実施形態を説明する。
【図面の簡単な説明】
【0005】
【図1A】第1実施形態に従って形成される容量性マイクロホンを含む集積回路の断面図であり、製造の連続段階を示す。
【図1B】第1実施形態に従って形成される容量性マイクロホンを含む集積回路の断面図であり、製造の連続段階を示す。
【図1C】第1実施形態に従って形成される容量性マイクロホンを含む集積回路の断面図であり、製造の連続段階を示す。
【図1D】第1実施形態に従って形成される容量性マイクロホンを含む集積回路の断面図であり、製造の連続段階を示す。
【図1E】第1実施形態に従って形成される容量性マイクロホンを含む集積回路の断面図であり、製造の連続段階を示す。
【図1F】第1実施形態に従って形成される容量性マイクロホンを含む集積回路の断面図であり、製造の連続段階を示す。
【図1G】第1実施形態に従って形成される容量性マイクロホンを含む集積回路の断面図であり、製造の連続段階を示す。
【図1H】第1実施形態に従って形成される容量性マイクロホンを含む集積回路の断面図であり、製造の連続段階を示す。
【図1I】第1実施形態に従って形成される容量性マイクロホンを含む集積回路の断面図であり、製造の連続段階を示す。
【0006】
【図2A】第2実施形態に従って形成される容量性マイクロホンを含む集積回路の断面図であり、製造の連続段階を示す。
【図2B】第2実施形態に従って形成される容量性マイクロホンを含む集積回路の断面図であり、製造の連続段階を示す。
【図2C】第2実施形態に従って形成される容量性マイクロホンを含む集積回路の断面図であり、製造の連続段階を示す。
【図2D】第2実施形態に従って形成される容量性マイクロホンを含む集積回路の断面図であり、製造の連続段階を示す。
【図2E】第2実施形態に従って形成される容量性マイクロホンを含む集積回路の断面図であり、製造の連続段階を示す。
【図2F】第2実施形態に従って形成される容量性マイクロホンを含む集積回路の断面図であり、製造の連続段階を示す。
【図2G】第2実施形態に従って形成される容量性マイクロホンを含む集積回路の断面図であり、製造の連続段階を示す。
【図2H】第2実施形態に従って形成される容量性マイクロホンを含む集積回路の断面図であり、製造の連続段階を示す。
【0007】
【図3A】第3実施形態に従って形成される容量性マイクロホンを含む集積回路の断面図であり、製造の連続段階を示す。
【図3B】第3実施形態に従って形成される容量性マイクロホンを含む集積回路の断面図であり、製造の連続段階を示す。
【図3C】第3実施形態に従って形成される容量性マイクロホンを含む集積回路の断面図であり、製造の連続段階を示す。
【図3D】第3実施形態に従って形成される容量性マイクロホンを含む集積回路の断面図であり、製造の連続段階を示す。
【図3E】第3実施形態に従って形成される容量性マイクロホンを含む集積回路の断面図であり、製造の連続段階を示す。
【図3F】第3実施形態に従って形成される容量性マイクロホンを含む集積回路の断面図であり、製造の連続段階を示す。
【図3G】第3実施形態に従って形成される容量性マイクロホンを含む集積回路の断面図であり、製造の連続段階を示す。
【図3H】第3実施形態に従って形成される容量性マイクロホンを含む集積回路の断面図であり、製造の連続段階を示す。
【0008】
【図4A】第4実施形態に従って形成される容量性マイクロホンを含む集積回路の断面図であり、製造の連続段階を示す。
【図4B】第4実施形態に従って形成される容量性マイクロホンを含む集積回路の断面図であり、製造の連続段階を示す。
【図4C】第4実施形態に従って形成される容量性マイクロホンを含む集積回路の断面図であり、製造の連続段階を示す。
【図4D】第4実施形態に従って形成される容量性マイクロホンを含む集積回路の断面図であり、製造の連続段階を示す。
【図4E】第4実施形態に従って形成される容量性マイクロホンを含む集積回路の断面図であり、製造の連続段階を示す。
【図4F】第4実施形態に従って形成される容量性マイクロホンを含む集積回路の断面図であり、製造の連続段階を示す。
【図4G】第4実施形態に従って形成される容量性マイクロホンを含む集積回路の断面図であり、製造の連続段階を示す。
【0009】
【図5】2つ以上のキャビティチャンバを含むバックサイドキャビティを備えた容量性マイクロホンを含む集積回路の断面図である。
【発明を実施するための形態】
【0010】
容量性マイクロホンは、集積回路の基板内にバックキャビティをキャビティが基板の底面まで延びないようにエッチングすることによって集積回路内に形成し得る。さらに、キャビティのエッチングは集積回路の上面で行い得る。基板の上面に誘電体支持層を形成することができ、誘電体支持層内に、キャビティエッチャントの集積回路の上面から基板へのアクセスを提供するアクセスホールを形成することができる。
【0011】
図1A〜図1Iは、第1例示実施形態に従った容量性マイクロホンを含む集積回路の製造における連続した段階を示す。
【0012】
図1Aに示すように、集積回路1000が基板1002内およびその上に形成される。基板1002は、通常は単結晶シリコンウエハであるが、シリコンオンインシュレータ(SOI)ウエハ、異なる結晶面方位の領域を備えたHOT(hybrid orientation
technology)ウエハ、またはIC1000の製造に適切な基板1002の上面に半導体領域を備えた他の構造とすることもできる。基板1002の上面に誘電体支持層1004が形成される。本実施形態では、誘電体支持層1004は、実質的に、STI(shallow trench
isolation)プロセスを用いてフィールド酸化物1004で構成される。STIでは、集積回路1000内に、トレンチを通常200〜500ナノメートルの深さにエッチングし、通常はトレンチの側壁に熱酸化物層を成長させることによって電気的にパッシベーションし、通常は高密度プラズマ(HDP)プロセスまたは高アスペクト比プロセス(HARP)としても知られるオゾンによる熱化学気相成長(CVD)プロセスによって典型的には二酸化シリコンである絶縁材料でトレンチを充填する。シリコンの局所酸化(LOCOS)プロセスを用いてフィールド酸化物の誘電体支持層を形成することは代替実施形態の範囲内である。後続のキャビティエッチングステップで基板1002へのアクセスを提供するように、フィールド酸化物1004内にアクセスホール1006が形成される。フィールド酸化物1004は、容量性マイクロホン用に画定される領域で連続している。後続の製造ステップ中に基板1002上に金属シリサイドが形成されるのを防ぐために、基板1002の上面にアクセスホール1006を覆って1つまたは複数の任意選択のシリサイド阻止層1008を形成してもよい。シリサイド阻止層1008は、一例では厚さが10〜100ナノメートルのシリコン窒化物、代替例では厚さが250〜200ナノメートルの二酸化シリコンとし得る。シリサイド阻止層1008を形成する場合、シリサイド阻止層1008は後続の製造ステップ中に除去し得る。
【0013】
図1Bでは、固定プレート1010が、アクセスホール1006に隣接してフィールド酸化物1004の上に形成される。固定プレート1010は、容量性マイクロホンの1つのコンデンサプレートを提供する。任意選択の膜端子1012を、図1Bに示すように固定プレート1010と同時に形成してもよく、または他の製造ステップで形成してもよい。本実施形態の一実施例では、固定プレート1010、および形成する場合には任意選択の膜端子1012は、完全にシリサイド化された多結晶シリコンとし得る。本実施形態の他の実施例では、固定プレート1010、および形成する場合には任意選択の膜端子1012は、タングステンやアルミニウムなどの金属とし得る。一実施例では、固定プレート1010は幅を100ミクロン未満とし得る。容量性マイクロホンの動作寿命中に固定プレート1010をアイソレーションするために、おそらくは電気的絶縁層である保護層(図示せず)を固定プレート1010の上に任意選択で形成してもよい。
【0014】
図1Cでは、基板1002の上に任意選択の相互接続/誘電体レベル1014が形成され得る。これらの誘電体レベルは、二酸化シリコンや、オルガノシリケートガラス(OSG)、カーボンをドープしたシリコン酸化物(SiCOまたはCDO)、またはメチルシルセスキオキサン(MSQ)などの低k誘電体材料とし得る。相互接続レベルは、アルミニウムまたは銅を含み得る。
【0015】
図1Dでは、コンデンサキャビティ犠牲層1016が固定プレート1010の上に形成される。コンデンサキャビティ犠牲層1016は、フォトレジストやポリイミドなどの犠牲材料を含む。本実施形態の一実施例では、コンデンサキャビティ犠牲層1016は、フォトリソグラフィプロセスによって、例えば、集積回路1000の既存の上面に感光性犠牲材料の層を形成し、例えばウエハステッパやウエハスキャナなどのフォトリソグラフィ装置を用いて感光性犠牲材料のパターンを露光し、感光性犠牲材料を現像してコンデンサキャビティ犠牲層1016を残すことによって形成し得る。代替実施例では、集積回路1000の既存の上面上に犠牲材料の層を形成し、この犠牲材料の層の上にフォトレジストパターンを形成してコンデンサキャビティ犠牲層1016用の区域を画定し、不要な犠牲材料を除去してコンデンサキャビティ犠牲層1016を残してもよい。コンデンサキャビティ犠牲層1016を形成する他のプロセスも本実施形態の範囲に含まれる。
【0016】
図1Eでは、連続する透過性膜1018がコンデンサキャビティ犠牲層1016上に形成される。透過性膜1018は、容量性マイクロホンの第2コンデンサプレートを提供する。本実施形態の一実施例では、透過性膜1018は、集積回路1000内の相互接続レベルに用いる金属で形成し得る。透過性膜1018内に膜ホール1020が形成される。本実施形態の一実施例では、透過性膜1018の底面と固定プレート1010の上面の間の垂直分離が200ナノメートル未満である。本実施形態の代替実施例では、透過性膜1018の底面と固定プレート1010の上面の間の垂直分離が100ナノメートル未満である。
【0017】
図1Fでは、犠牲層除去プロセス1022が実施されてコンデンサキャビティ犠牲層1016から犠牲材料が除去される。本実施形態の一実施例では、図1Fに示すように、犠牲層除去プロセス1022は、膜ホール1020を通って拡散し、コンデンサキャビティ犠牲層1016から犠牲材料を除去する反応性分子、原子、またはラジカルを提供する。本実施形態の一実施例では、犠牲層除去プロセス1022により、離れたプラズマ中で反応性酸素種およびおそらくは反応性フッ素種が生成され、無電界領域内の集積回路1000に反応性酸素種を拡散させる手段が提供される。本実施形態の代替実施例では、犠牲層除去プロセス1022により、集積回路1000にオゾンが提供される。本実施形態の代替実施例では、犠牲層除去プロセス1022により、集積回路に例えば300〜500℃上昇した温度、およびおそらくは、反応性雰囲気、例えば酸素、が提供され、それによってコンデンサキャビティ犠牲層1016内の犠牲材料が分解する。
【0018】
図1Gでは、キャビティ形成プロセス1024が実施されて、アクセスホール1006内の基板1002に膜ホール1020を通して反応性種が提供される。本実施形態の一実施例では、キャビティ形成プロセス1024は、プラズマ状のSF6ガスを用いてフッ素含有反応性種を基板1002に提供する。キャビティ形成プロセス1024によって提供される反応性種によって基板1002の露出された表面から半導体材料が除去される。フィールド酸化物1004のエッチング速度は、キャビティ形成プロセス1024による基板1002のエッチング速度よりもはるかに遅く、例えば5%未満である。
【0019】
図1Hは、キャビティ形成プロセス1024の後段階中の集積回路1000を示す。キャビティ形成プロセス1024からの反応性種がアクセスホール1006を通って拡散し、アクセスホール1006に隣接するフィールド酸化物1004の下の基板1002から半導体材料を除去する。
【0020】
図1Iは、容量性マイクロホンの形成が実質的に完了した後の集積回路1000を示す。容量性マイクロホンの固定プレート1010の下の基板1002にバックサイドキャビティ1026が、バックサイドキャビティ1026の底部が基板1002内にあるように形成さている。容量性マイクロホンの動作寿命中の保護のために、膜1018およびバックサイドキャビティ1026の露出された表面上に保護コーティング(図示せず)を任意選択で形成してもよい。バックサイドキャビティは、アクセスホール1006を介して固定プレート1010と膜1018の間の空間につながっている。本実施形態の一実施例では、バックサイドキャビティ1026は、膜1018を越えて横方向に延びていてもよい。本実施形態の一実施例では、バックサイドキャビティ1026の容積は、固定プレート1010と膜1018の間の空間の容積の100倍よりも大きい。代替実施形態では、バックサイドキャビティ1026の容積が、固定プレート1010と膜1018の間の空間の容積の1000倍よりも大きい。
【0021】
図2A〜図2Hは、第2例示実施形態に従った一体型容量性マイクロホンを含む集積回路の製造ステップを示す。
【0022】
図2Aは、基板2002内およびその上に形成される集積回路2000を示す。本実施形態では、図1Aを参照して説明したように、STIフィールド酸化物2004の連続する誘電体支持層が、フィールド酸化物2004内のアクセスホール2006と共に基板2002の上面に形成される。本実施形態の一実施例では、図1Aを参照して説明したように、アクセスホール2006内の基板2002の上面に金属シリサイドが形成されないようになっている。誘電体層2010および金属相互接続構成要素2012を含む相互接続領域2008が、基板2002およびフィールド酸化物2004の上に形成される。本実施形態のいくつかの実施例では、容量性マイクロホン用に画定される区域には金属相互接続構成要素2012が配置されない。本実施形態では、アクセスホール2006の直上には金属相互接続構成要素2012が配置されない。
【0023】
図2Bでは、相互接続領域2008の上に固定プレート2014が形成される。本実施形態の一実施例では、固定プレート2014は、相互接続領域2008の金属相互接続構成要素2012と同様の材料で形成される。本実施形態では、固定プレート2014は、アクセスホール2006の直上には配置されない。任意選択の膜端子2016を、図2Bに示すように固定プレート2014と同時に形成してもよく、または他の製造ステップで形成してもよい。本実施形態の一実施例では、固定プレート2014、および存在する場合には任意選択の膜端子2016はアルミニウムを含む。本実施形態の代替実施例では、固定プレート2014、および存在する場合には任意選択の膜端子2016は銅を含む。容量性マイクロホンの動作寿命中に固定プレート2014をアイソレーションするように、おそらくは電気絶縁層である保護層(図示せず)を固定プレート2014の上に任意選択で形成してもよい。図2Bおよび本実施形態のそれ以降の図では、見やすくするために、相互接続領域2008内の誘電体層間の境界線を示していない。
【0024】
図2Cでは、相互接続領域2008内にアクセスビア2020用の区域を画定するために、集積回路2000の既存の上面にアクセスビア・フォトレジストパターン2018が形成される。アクセスビア・エッチングプロセス2022により、相互接続領域2008から誘電体材料が除去されて、アクセスビア2020が形成される。本実施形態の一実施例では、アクセスビア・エッチングプロセス2022は、反応性イオンエッチング(RIE)プロセスを用いて実施し得る。RIEプロセスでは、反応性イオンが集積回路2000の上面に向けて送られる。一例では、RIEプロセスはフッ素含有プラズマを含み得る。アクセスビア2020は、フィールド酸化物2004を通るアクセスホール2006内の基板2002の半導体材料まで延びる。アクセスビア2020の形成が完了した後で、例えば、集積回路2000を酸素含有プラズマに晒し、次いで湿式洗浄を行って集積回路2000の上面からあらゆる有機残留物を除去することによって、アクセスビア・フォトレジストパターン2018が除去される。
【0025】
図2Dでは、図1Dを参照して説明したように、固定プレート2014の上にコンデンサキャビティ犠牲層2024が形成される。コンデンサキャビティ犠牲層2024を形成する他のプロセスも本実施形態の範囲に含まれる。コンデンサキャビティ犠牲層2024は、フォトレジストやポリイミドなどの犠牲材料を含む。本実施形態の一実施例では、容量性マイクロホン用に画定される区域の外側に、付加的な犠牲材料2026を形成してもよい。図2Dに示すように、コンデンサキャビティ犠牲層2024の犠牲材料がアクセスビア2020内に延び、アクセスビア2020を充填してもよい。
【0026】
図2Eでは、図1Eを参照して説明したように、連続する浸透性膜2028がコンデンサキャビティ犠牲層2024上に形成される。図1Eを参照して説明したように、透過性膜2028内に膜ホール2030が形成される。本実施形態の一実施例では、透過性膜2028の底面と固定プレート2014の上面の間の垂直分離が200ナノメートル未満である。本実施形態の代替実施例では、透過性膜2028の底面と固定プレート2014の上面の間の垂直分離は100ナノメートル未満である。
【0027】
図2Fでは、図1Fを参照して説明したように、犠牲層除去プロセス2032が実施されてコンデンサキャビティ犠牲層2024から犠牲材料が除去される。本実施形態では、アクセスビア2020から犠牲材料が除去される。
【0028】
図2Gでは、図1Gを参照して説明したように、キャビティ形成プロセス2034が実施されて膜ホール2030を通して基板2002に反応性種が提供される。図1Gおよび図1Hを参照して説明したように、キャビティ形成プロセス2034からの反応性種が、アクセスビア2020を通って拡散し、基板2002から半導体材料を除去する。
【0029】
図2Hは、容量性マイクロホンの形成が実質的に完了した後の集積回路2000を示す。集積回路2000のフィールド酸化物2004の下の基板2002内にバックサイドキャビティ2036が、バックサイドキャビティ2036の底部が基板2002内にあるように形成されている。容量性マイクロホンの動作寿命中の保護のために、膜2028およびバックサイドキャビティ2036の露出された表面上に保護コーティング(図示せず)を任意選択で形成してもよい。バックサイドキャビティは、アクセスホール2006およびアクセスビア2020を介して固定プレート2014と膜2028の間の空間につながっている。本実施形態の一実施例では、バックサイドキャビティ2036は、膜2028を越えて横方向に延びていてもよい。本実施形態の一実施例では、バックサイドキャビティ2036の容積とアクセスビア2020の容積の和が、固定プレート2014と膜2028の間の空間の容積の100倍よりも大きい。代替実施形態では、バックサイドキャビティ2036の容積とアクセスビア2020の容積の和が、固定プレート2014と膜2028の間の空間の容積の1000倍よりも大きい。
【0030】
図3A〜図3Hは、第3例示実施形態に従って形成される容量性マイクロホンを含む集積回路の製造ステップを示す。
【0031】
図3Aに示すように、集積回路3000が、図1Aを参照して説明したように、基板3002内およびその上に形成される。本実施形態では、容量性マイクロホン用に画定される区域の基板3002の上面上に誘電体支持層3004がに形成される。本実施形態の一実施例では、誘電体支持層3004は、集積回路3000の上面全体にわたって延び得る。誘電体支持層3004の上に固定プレート3006が形成される。固定プレート3006は、容量性マイクロホンの1つのコンデンサプレートを提供する。任意選択の膜端子3008を、図3Aに示すように固定プレート3006と同時に形成してもよく、または他の製造ステップで形成してもよい。本実施形態の一実施例では、固定プレート3006、および形成される場合には任意選択の膜端子3008は、完全にシリサイド化された多結晶シリコンであってよい。本実施形態の他の実施例では、固定プレート3006、および形成される場合には任意選択の膜端子3008は、タングステンやアルミニウムなどの金属であってよい。一実施例では、固定プレート3006は幅を100ミクロン未満とし得る。容量性マイクロホンの動作寿命中に固定プレート3006をアイソレーションするように、おそらくは電気絶縁層である保護層(図示せず)を固定プレート3006の上に任意選択で形成してもよい。
【0032】
図3Bでは、固定プレート3006に隣接し、誘電体支持層3004を貫通するアクセスホール3012用の区域を画定するために、アクセスホール・フォトレジストパターン3010が集積回路3000の既存の上面に形成される。アクセスホール・エッチングプロセス3014により、アクセスホール3012内の基板3002を露出させるため誘電体支持層3004から誘電体材料が除去される。本実施形態の一実施例では、アクセスホール・エッチングプロセス3014は、フッ素含有プラズマを用いるRIEプロセスを含み得る。代替実施例では、アクセスホール・エッチングプロセス3014は、例えばフッ化水素酸の希釈溶液、おそらくは緩衝溶液、によるウェットエッチングを用いて実施し得る。アクセスホール3012が形成された後で、例えば集積回路3000を酸素含有プラズマに晒し、次いで、湿式洗浄によって集積回路3000の上面からあらゆる有機残留物を除去することによって、アクセスホール・フォトレジストパターン3010が除去される。
【0033】
図3Cでは、図1Cを参照して説明したように、基板3002の上に任意選択の相互接続および誘電体レベル3016を形成してもよい。図1Dを参照して説明したように、固定プレート3006の上にコンデンサキャビティ犠牲層3018が形成される。コンデンサキャビティ犠牲層3018を形成する他のプロセスも本実施形態の範囲に含まれる。コンデンサキャビティ犠牲層3018は、フォトレジストやポリイミドなどの犠牲材料を含む。この犠牲材料はアクセスホール3012内に延びている。
【0034】
図3Dでは、図1Eを参照して説明したように、連続するコンデンサキャビティ犠牲層3018上に形成される。透過性膜3020は、容量性マイクロホンの第2コンデンサプレートを提供する。透過性膜3020内に膜ホール3022が形成される。本実施形態の一実施例では、透過性膜3020の底面と固定プレート3006の上面の間の垂直分離が200ナノメートル未満である。本実施形態の代替実施例では、透過性膜3020の底面と固定プレート3006の上面の間の垂直分離は100ナノメートル未満である。
【0035】
図3Eでは、図1Fを参照して説明したように、犠牲層除去プロセス3024が実施されてコンデンサキャビティ犠牲層3018から犠牲材料が除去される。犠牲材料除去プロセス3024は、図3Fに示すように、コンデンサキャビティ犠牲層3018から実質的にすべての犠牲材料が除去されるまで継続される。
【0036】
図3Gでは、図1Gを参照して説明したように、キャビティ形成プロセス3026が実施されて、膜ホール3022を通して基板3002に反応性種が提供される。図1Gおよび図1Hを参照して説明したように、キャビティ形成プロセス3026がアクセスホール3012を通して反応性種を拡散し、基板3002から半導体材料を除去する。
【0037】
図3Hは、容量性マイクロホンの形成が実質的に完了した後の集積回路3000を示す。誘電体支持層3004の下の基板3002内にバックサイドキャビティ3028が、バックサイドキャビティ3028の底部が基板3002内にあるように形成されている。容量性マイクロホンの動作寿命中の保護のために、膜3020およびバックサイドキャビティ3028の露出された表面上に保護コーティング(図示せず)を任意選択で形成してもよい。バックサイドキャビティは、アクセスホール3012を介して固定プレート3006と膜3020の間の空間につながっている。本実施形態の一実施例では、バックサイドキャビティ3028は、膜3020を越えて横方向に延びていてもよい。本実施形態の一実施例では、バックサイドキャビティ3028の容積が、固定プレート3006と膜3020の間の空間の容積の100倍よりも大きい。代替実施形態では、バックサイドキャビティ3028の容積は、固定プレート3006と膜3020の間の空間の容積の1000倍よりも大きい。
【0038】
図4A〜図4Gは、第4例示実施形態に従って形成される容量性マイクロホンを含む集積回路の製造ステップを示す。
【0039】
図4Aを参照すると、図1Aを参照して説明したように、基板4002内およびその上に集積回路4000が形成される。本実施形態では、容量性マイクロホン用に画定される区域の基板4002の上面に誘電体支持層4004が形成される。本実施形態の一実施例では、誘電体支持層4004は、集積回路4000の上面全体にわたって延び得る。相互接続領域4006が、誘電体層4008および金属相互接続構成要素4010を含んで誘電体支持層4004の上に形成される。本実施形態のいくつかの実施例では、容量性マイクロホン用に画定される区域には金属相互接続構成要素4010が配置されない。図4Aおよび本実施形態のそれ以降の図では、見やすくするために、相互接続領域4006内の誘電体層間の境界線を示していない。容量性マイクロホン用に画定される領域の相互接続領域4006の上に固定プレート4012が形成される。本実施形態の一実施例では、固定プレート4012は、相互接続領域4006の金属相互接続構成要素4010と同様の材料で形成される。任意選択の膜端子4014、図4Aに示すように固定プレート4012と同時に形成してもよく、または他の製造ステップで形成してもよい。本実施形態の一実施例では、固定プレート4012、および存在する場合には任意選択の膜端子4014は、アルミニウムを含む。代替実施例では、固定プレート4012、および存在する場合には任意選択の膜端子4014は、銅を含む。容量性マイクロホンの動作寿命中に固定プレート4012をアイソレーションするように、おそらくは電気絶縁層である保護層(図示せず)を固定プレート4012の上に任意選択で形成してもよい。
【0040】
図4Bでは、相互接続領域4006内のアクセスビア4018および誘電体支持層4004を通るアクセスホール4022用の領域を画定するために、アクセスビア・フォトレジストパターン4016が集積回路4000の既存の上面上に形成される。アクセスビア・エッチングプロセス4020により、相互接続領域4006および誘電体支持層4004から誘電体材料が除去されて、相互接続領域4006を通るアクセスビア4018および誘電体支持層4004を通るアクセスホール4022が形成される。本実施形態の一実施例では、アクセスビア・エッチングプロセス4020は、フッ素含有プラズマを用いるRIEプロセスを用いて実施し得る。アクセスビア4018は、誘電体支持層4004を通して基板4002の半導体材料まで延びている。アクセスビア4018の形成が完了した後で、図2Gを参照して説明したように、アクセスビア・フォトレジストパターン4016が除去される。
【0041】
図4Cでは、図2Dを参照して説明したように、固定プレート4012の上にコンデンサキャビティ犠牲層4024が形成される。コンデンサキャビティ犠牲層4024は、フォトレジストやポリイミドなどの犠牲材料を含む。本実施形態の一実施例では、容量性マイクロホン用に画定される区域の外側に付加的な犠牲材料4026を形成してもよい。コンデンサキャビティ犠牲層4024の犠牲材料はアクセスビア4018内に延び、図4Cに示すようにアクセスビア4018を充填してもよい。
【0042】
図4Dでは、図1Eを参照して説明したように、連続する透過性膜4028がコンデンサキャビティ犠牲層4024上に形成される。図1Eを参照して説明したように、透過性膜4028内に膜ホール4030が形成される。本実施形態の一実施例では、透過性膜4028の底面と固定プレート4012の上面の間の垂直分離が200ナノメートル未満である。代替実施例では、透過性膜4028の底面と固定プレート4012の上面の間の垂直分離は100ナノメートル未満である。
【0043】
図4Eでは、図1Fを参照して説明したように、犠牲層除去プロセス4032が実施されてコンデンサキャビティ犠牲層から犠牲材料が除去される。本実施形態では、アクセスビア4018から犠牲材料が除去される。
【0044】
図4Fでは、図1Gを参照して説明したように、キャビティ形成プロセス4034が実施されて膜ホール4030を通して反応性種が基板4002に提供される。図1Gおよび図1Hを参照して説明したように、キャビティ形成プロセス4034からの反応性種は、アクセスビア4018を通って拡散し、基板4002から半導体材料を除去する。
【0045】
図4Gは、容量性マイクロホンの形成が実質的に完了した後の集積回路4000を示す。誘電体支持層4004の下の基板4002内にバックサイドキャビティ4036が、バックサイドキャビティ4036の底部が基板4002内にあるように形成されている。容量性マイクロホンの動作寿命中の保護のために、膜4028およびバックサイドキャビティ4036の露出された表面上に保護コーティング(図示せず)を任意選択で形成してもよい。バックサイドキャビティ4036は、アクセスビア4018を通して固定プレート4012と膜4028の間の空間につながっている。本実施形態の一実施例では、バックサイドキャビティ4036は、膜4028を越えて横方向に延びていてもよい。本実施形態の一実施例では、バックサイドキャビティ4036の容積とアクセスビア4018の容積の和が、固定プレート4012と膜4028の間の空間の容積の100倍よりも大きい。代替実施形態では、バックサイドキャビティ4036の容積とアクセスビア4018の容積の和は、固定プレート4012と膜4028の間の空間の容積の1000倍よりも大きい。
【0046】
図5は、2つ以上のキャビティチャンバを含むバックサイドキャビティを備えた容量性マイクロホンを含む集積回路を示す。集積回路5000は、図1Aを参照して説明したように、基板5002内およびその上に構築される。一実施形態では、図1Aを参照して説明したように、基板5002の上面にフィールド酸化物5004をアクセスホール5006と共に形成し得る。代替実施形態では、図3Aを参照して説明したように、基板5002の上面上に誘電体支持層を形成し得、図3Bを参照して説明したように、誘電体支持層内にアクセスホール5006を形成し得る。いくつかの実施形態では、図2Aおよび図4Aを参照して説明したように、基板5002およびフィールド酸化物5004または誘電体支持層の上に相互接続領域5008を形成し得る。このような実施形態では、図2Cおよび図4Bを参照して説明したように、相互接続領域5008を通してアクセスビア5010が形成される。この特定の実施形態に従って、図1B、図2B、図3A、または図4Aを参照して説明したように、容量性マイクロホンの固定プレート5012が基板の上に形成される。この特定の実施形態に従って、図1D〜1F、図2D〜2F、図3C〜3E、または図4C〜4Eを参照して説明したように、固定プレート5012の上に、固定プレート5012からある空間だけ離れて、容量性マイクロホンの透過性膜5014が形成される。
【0047】
この特定の実施形態に従って、図1G〜1I、図2Gおよび2H、図3Gおよび3H、または図4Fおよび4Gを参照して説明したように、複数のキャビティチャンバ5018を備えたバックサイドキャビティ5016が、固定プレートの下の基板5002内に形成される。いくつかの実施実態では、図5に示すように、キャビティチャンバ5018間の基板領域の上に膜5014が支持され得る。複数のキャビティチャンバを含む実施形態のいくつかの実施例では、バックサイドキャビティ5016は膜5014を越えて横方向に延び得る。
【0048】
いくつかの実施形態では、バックサイドキャビティ5016の容積と、アクセスビア5010が存在する場合にはその容積との和が、固定プレート5012と膜5014の間の空間の容積の100倍よりも大きい。代替実施形態では、バックサイドキャビティ5016の容積と、アクセスビア5010が存在する場合にはその容積との和が、固定プレート5012と膜5014の間の空間の容積の1000倍よりも大きい。
【0049】
例示実施形態の文脈で説明した特徴またはステップの全部または一部を有する例示実施形態の文脈で説明した一つまたは複数の特徴またはステップの異なる組合せを有する実施形態も本明細書に包含されることを意図している。当業者には、本発明の特許請求の範囲内で他の多くの実施形態および変形も可能であることが理解されよう。
【特許請求の範囲】
【請求項1】
容量性マイクロホンを含む集積回路であって、
半導体領域を有する基板であって、前記半導体領域が前記基板の表面まで延びている前記基板、
前記基板の前記表面に形成される誘電体支持層であって、前記誘電体支持層を貫通するアクセスホールを有する前記誘電体支持層、
前記容量性マイクロホンの固定プレートであって、前記誘電体支持層上に配置される前記固定プレート、
前記容量性マイクロホンの透過性膜であって、前記固定プレートの上に、前記透過性膜が前記固定プレートからある空間だけ離れるように配置される前記透過性膜、および、
前記基板内に形成されるバックサイドキャビティであって、前記キャビティの底部が前記基板内に配置されるように、前記アクセスホールを介して前記透過性膜と前記固定プレートの間の前記空間につながる前記バックサイドキャビティ、、
を含む、集積回路。
【請求項2】
請求項1に記載の集積回路であって、前記誘電体支持層が、シャロートレンチアイソレーションプロセスによって形成されるフィールド酸化物を含む、集積回路。
【請求項3】
請求項1に記載の集積回路であって、前記固定プレートが前記誘電体支持層に接触する、集積回路。
【請求項4】
請求項1に記載の集積回路であって、前記固定プレートが、前記誘電体支持層から相互接続領域分だけ離れている、集積回路。
【請求項5】
請求項1に記載の集積回路であって、前記バックサイドキャビティの容積が、前記透過性膜と前記固定プレートの間の前記空間の容積の100倍よりも大きい、集積回路。
【請求項6】
容量性マイクロホンを含む集積回路を形成するプロセスであって、
基板を提供するステップを含み、前記基板が前記基板の表面まで延びている半導体領域を含む、前記提供するステップと、
前記基板の前記表面に誘電体支持層を形成するステップと、
前記誘電体支持層を通してアクセスホールを形成するステップと、
前記誘電体支持層上に前記容量性マイクロホンの固定プレートを形成するステップと、
前記固定プレート上に犠牲材料を含むコンデンサキャビティ犠牲層を形成するステップと、
前記コンデンサキャビティ犠牲層上に透過性膜を形成するステップと、
前記固定プレートから前記透過性膜がある空間だけ離れるように前記コンデンサキャビティ犠牲層から前記犠牲材料を除去するステップと、
キャビティ形成プロセスを実施するステップであって、前記透過性膜を通り、前記アクセスホールを通って前記基板にエッチャントを提供することによって前記基板内にバックサイドキャビティを形成し、それによって、前記バックサイドキャビティが、前記キャビティの底部が前記基板内に配置されるように、前記アクセスホールを介して前記透過性膜と前記固定プレートの間の前記空間につながる、前記ステップと、
を含むプロセス。
【請求項7】
請求項6に記載のプロセスであって、前記誘電体支持層が、シャロートレンチアイソレーションプロセスによって形成されるフィールド酸化物を含む、プロセス。
【請求項8】
請求項7に記載のプロセスであって、前記基板の前記表面上に前記アクセスホールを覆って1つまたは複数のシリサイド阻止層を形成するステップをさらに含む、プロセス。
【請求項9】
請求項6に記載のプロセスであって、前記固定プレートを形成する前記ステップが実施される前に、前記誘電体支持層上に相互接続領域を形成し、そのため、前記固定プレートが前記相互接続領域上に配置されるステップさらに含む、システム。
【請求項10】
請求項6に記載のプロセスであって、キャビティ形成プロセスを実施する前記ステップが、SF6ガスを含むプラズマを形成してフッ素含有反応性種が前記基板に提供されることをさらに含む、プロセス。
【請求項1】
容量性マイクロホンを含む集積回路であって、
半導体領域を有する基板であって、前記半導体領域が前記基板の表面まで延びている前記基板、
前記基板の前記表面に形成される誘電体支持層であって、前記誘電体支持層を貫通するアクセスホールを有する前記誘電体支持層、
前記容量性マイクロホンの固定プレートであって、前記誘電体支持層上に配置される前記固定プレート、
前記容量性マイクロホンの透過性膜であって、前記固定プレートの上に、前記透過性膜が前記固定プレートからある空間だけ離れるように配置される前記透過性膜、および、
前記基板内に形成されるバックサイドキャビティであって、前記キャビティの底部が前記基板内に配置されるように、前記アクセスホールを介して前記透過性膜と前記固定プレートの間の前記空間につながる前記バックサイドキャビティ、、
を含む、集積回路。
【請求項2】
請求項1に記載の集積回路であって、前記誘電体支持層が、シャロートレンチアイソレーションプロセスによって形成されるフィールド酸化物を含む、集積回路。
【請求項3】
請求項1に記載の集積回路であって、前記固定プレートが前記誘電体支持層に接触する、集積回路。
【請求項4】
請求項1に記載の集積回路であって、前記固定プレートが、前記誘電体支持層から相互接続領域分だけ離れている、集積回路。
【請求項5】
請求項1に記載の集積回路であって、前記バックサイドキャビティの容積が、前記透過性膜と前記固定プレートの間の前記空間の容積の100倍よりも大きい、集積回路。
【請求項6】
容量性マイクロホンを含む集積回路を形成するプロセスであって、
基板を提供するステップを含み、前記基板が前記基板の表面まで延びている半導体領域を含む、前記提供するステップと、
前記基板の前記表面に誘電体支持層を形成するステップと、
前記誘電体支持層を通してアクセスホールを形成するステップと、
前記誘電体支持層上に前記容量性マイクロホンの固定プレートを形成するステップと、
前記固定プレート上に犠牲材料を含むコンデンサキャビティ犠牲層を形成するステップと、
前記コンデンサキャビティ犠牲層上に透過性膜を形成するステップと、
前記固定プレートから前記透過性膜がある空間だけ離れるように前記コンデンサキャビティ犠牲層から前記犠牲材料を除去するステップと、
キャビティ形成プロセスを実施するステップであって、前記透過性膜を通り、前記アクセスホールを通って前記基板にエッチャントを提供することによって前記基板内にバックサイドキャビティを形成し、それによって、前記バックサイドキャビティが、前記キャビティの底部が前記基板内に配置されるように、前記アクセスホールを介して前記透過性膜と前記固定プレートの間の前記空間につながる、前記ステップと、
を含むプロセス。
【請求項7】
請求項6に記載のプロセスであって、前記誘電体支持層が、シャロートレンチアイソレーションプロセスによって形成されるフィールド酸化物を含む、プロセス。
【請求項8】
請求項7に記載のプロセスであって、前記基板の前記表面上に前記アクセスホールを覆って1つまたは複数のシリサイド阻止層を形成するステップをさらに含む、プロセス。
【請求項9】
請求項6に記載のプロセスであって、前記固定プレートを形成する前記ステップが実施される前に、前記誘電体支持層上に相互接続領域を形成し、そのため、前記固定プレートが前記相互接続領域上に配置されるステップさらに含む、システム。
【請求項10】
請求項6に記載のプロセスであって、キャビティ形成プロセスを実施する前記ステップが、SF6ガスを含むプラズマを形成してフッ素含有反応性種が前記基板に提供されることをさらに含む、プロセス。
【図1C】
【図1D】
【図1E】
【図1F】
【図1G】
【図1H】
【図1I】
【図2A】
【図2B】
【図2C】
【図2D】
【図2E】
【図2F】
【図2G】
【図2H】
【図3C】
【図3D】
【図3E】
【図3F】
【図3G】
【図3H】
【図4A】
【図4B】
【図4C】
【図4D】
【図4E】
【図4F】
【図4G】
【図5】
【図1A】
【図1B】
【図3A】
【図3B】
【図1D】
【図1E】
【図1F】
【図1G】
【図1H】
【図1I】
【図2A】
【図2B】
【図2C】
【図2D】
【図2E】
【図2F】
【図2G】
【図2H】
【図3C】
【図3D】
【図3E】
【図3F】
【図3G】
【図3H】
【図4A】
【図4B】
【図4C】
【図4D】
【図4E】
【図4F】
【図4G】
【図5】
【図1A】
【図1B】
【図3A】
【図3B】
【公表番号】特表2013−516846(P2013−516846A)
【公表日】平成25年5月13日(2013.5.13)
【国際特許分類】
【出願番号】特願2012−547276(P2012−547276)
【出願日】平成22年12月29日(2010.12.29)
【国際出願番号】PCT/US2010/062401
【国際公開番号】WO2011/082250
【国際公開日】平成23年7月7日(2011.7.7)
【出願人】(390020248)日本テキサス・インスツルメンツ株式会社 (219)
【出願人】(507107291)テキサス インスツルメンツ インコーポレイテッド (50)
【上記1名の代理人】
【識別番号】100098497
【弁理士】
【氏名又は名称】片寄 恭三
【Fターム(参考)】
【公表日】平成25年5月13日(2013.5.13)
【国際特許分類】
【出願日】平成22年12月29日(2010.12.29)
【国際出願番号】PCT/US2010/062401
【国際公開番号】WO2011/082250
【国際公開日】平成23年7月7日(2011.7.7)
【出願人】(390020248)日本テキサス・インスツルメンツ株式会社 (219)
【出願人】(507107291)テキサス インスツルメンツ インコーポレイテッド (50)
【上記1名の代理人】
【識別番号】100098497
【弁理士】
【氏名又は名称】片寄 恭三
【Fターム(参考)】
[ Back to top ]