電力増幅器
【課題】ドハティ増幅器を用いる場合に、小信号レベルと中信号レベルにおいて、ピーク増幅器の利得を高める構成を採用することで、ピークファクタの大きい変調波信号の信号振幅が存在するダイナミックレンジにおける効率低下を抑えることのできる電力増幅器を得ること。
【解決手段】ドハティ増幅器におけるピーク増幅器を、入力される高周波信号の信号レベルの中信号レベルから増幅動作を行う第１の増幅器と前記第１の増幅器が増幅動作を開始した後に増幅動作を行う第２の増幅器とのドハティ増幅器構成とし、高周波信号の信号レベルに応じて、ドハティ増幅器のキャリア増幅器及びドハティ増幅器構成ピーク増幅器の各増幅器への印加電圧を制御する。
【解決手段】ドハティ増幅器におけるピーク増幅器を、入力される高周波信号の信号レベルの中信号レベルから増幅動作を行う第１の増幅器と前記第１の増幅器が増幅動作を開始した後に増幅動作を行う第２の増幅器とのドハティ増幅器構成とし、高周波信号の信号レベルに応じて、ドハティ増幅器のキャリア増幅器及びドハティ増幅器構成ピーク増幅器の各増幅器への印加電圧を制御する。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、ドハティ増幅器を用いた電力増幅器に関するものである。
【背景技術】
【０００２】
近年、無線通信信号としてＯＦＤＭ（Orthogonal Frequency Division Multiplex）など、包絡線の振幅変動の大きい変調波信号が採用されるようになっている。例えば、ＯＦＤＭ変調波信号では、平均電力と最大瞬時電力との比であるピークファクタが１０ｄＢと相当に大きい。そのような包絡線の振幅変動の大きい変調波信号（以降「ＯＦＤＭ変調波信号」と記す）を電力増幅する場合でも、一定包絡線の変調波信号の電力増幅と同様程度の高い線形性が求められている。
【０００３】
Ａ級やＡＢ級にバイアスされた線形増幅器でピークファクタの大きいＯＦＤＭ変調波信号を増幅すると、ドレイン効率は最大効率時に比べて大きく低下する。そのため、ＯＦＤＭ変調波信号を用いる通信システムでの電力増幅器には、飽和電力に対する出力バックオフ量を大きくとることのできるドハティ増幅器が適用されることが多くなってきた。
【０００４】
ドハティ増幅器は、基本的には、並列に配置されるキャリア増幅器及びピーク増幅器、それら２個の増幅器に入力電力を分配する電力分配器、それら２個の増幅器の出力インピーダンスを調整して出力するインピーダンス変換器（電力合成器）で構成される。キャリア増幅器は、Ａ級やＡＢ級にバイアスされた線形増幅器であり、常時増幅動作を行う。一方、ピーク増幅器はＣ級にバイアスされた非線形増幅器であり、振幅レベルが大きいときに増幅動作を行う。
【０００５】
このいわゆる２ステージの増幅器を有する従来の２−ＷＡＹドハティ増幅器では、飽和出力時に加えて、飽和出力から６ｄＢ低い平均電力出力時のときも最大動作効率を達成できる。つまり、従来のドハティ増幅器での平均電力効率の最大点は、出力バックオフ量が６ｄＢのときにピーク電力時（飽和出力時）の効率最大点と同じレベルとなるので、バックオフをとった平均電力地点において高効率が得られる。
【０００６】
ところが、ＯＦＤＭ変調波信号のピークファクタは、上記のように、１０ｄＢ程度であるので、従来のドハティ増幅器での出力バックオフ量は４ｄＢずれていて不十分である。そのため、ＯＦＤＭ変調波信号を増幅対象とする電力増幅器に適用するドハティ増幅器では、ドレイン効率を向上させるために、ドハティ増幅器のバックオフ量をさらに大きくとり、ＯＦＤＭ変調波信号のピークファクタと同程度の１０ｄＢとすることが望ましいと言える。
【０００７】
ドハティ増幅器のバックオフ量を多くとる手法としては、キャリア増幅器とピーク増幅器とを複数用いるマルチステージドハティ増幅器がよく知られている（例えば、非特許文献１）。
【０００８】
【特許文献１】特表２００１−５０２４９３号公報
【非特許文献１】A Fully Matched N-WAY Doherty Amplifier With Optimized Linerity,YouNgoo Yang,IEEE Transactions On Microwave Theory And Techniques,Vol.51,No.3,March 2003
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかし、上記したバックオフ量を多くとる手法を適用する従来のマルチステージドハティ増幅器では、ピーク増幅器は依然としてＣ級にバイアスされた増幅器であるので、ピーク増幅器が動作を開始する中信号レベル付近で大きな利得低下が起こり、所望の出力電力が得られないという問題がある。
【００１０】
なお、上記の特許文献１では、入力信号レベルに基づいて個別に増幅器ネットワークを構成し、入力信号レベルに応じて個々の増幅器にバイアスを印加することで、効率を改善する技術が提案されている。また、上記の非特許文献１では、ピーク増幅器を単体増幅器の並列合成で構成する技術が提案されている。
【００１１】
しかし、上記の特許文献１に提案される技術では、ピーク増幅器は、上記と同様に、Ｃ級にバイアスされた増幅器であるので、利得そのものは低いという問題がある。そして、利得を上げようとバイアスを浅くすると、ピーク増幅器が電流を消費してしまい、却って効率が低下し問題となる。さらに、多数の増幅器ネットワークが必要になるので、構成が複雑になることも問題である。
【００１２】
この発明は、上記に鑑みてなされたものであり、ドハティ増幅器を用いる場合に、小信号レベルから中信号レベルに切り替わる付近において、ピーク増幅器の利得を高める構成を採用することで、ピークファクタが大きい変調波信号の信号振幅が存在するダイナミックレンジにおける効率低下を抑えることのできる電力増幅器を得ることを目的とする。
【課題を解決するための手段】
【００１３】
上述した目的を達成するために、この発明にかかる電力増幅器は、高周波信号が並列に入力されるキャリア増幅器及びピーク増幅器を有するドハティ増幅器と、前記高周波信号の信号レベルに応じて前記キャリア増幅器及びピーク増幅器への印加電圧を制御する制御器とを備え、前記ピーク増幅器は、入力される前記高周波信号の信号レベルの中信号レベルから増幅動作を行う第１の増幅器と前記第１の増幅器が増幅動作を開始した後に増幅動作を行う第２の増幅器とのドハティ増幅器構成であることを特徴とする。
【発明の効果】
【００１４】
この発明によれば、ピーク増幅器をドハティ増幅器構成とするので、小信号レベルから中信号レベルに切り替わる付近において、ピーク増幅器の利得を高めることができ、ピークファクタが大きい変調波信号の信号振幅が存在するダイナミックレンジにおける効率低下を抑えることができるという効果を奏する。
【発明を実施するための最良の形態】
【００１５】
以下に図面を参照して、この発明にかかる電力増幅器の好適な実施の形態を詳細に説明する。
【００１６】
実施の形態１．
図１は、この発明の実施の形態１による電力増幅器の構成を示すブロック図である。図１において、この実施の形態１による電力増幅器１０は、電力分配器である方向性結合器（ＣＰＬ）１０１と、方向性結合器（ＣＰＬ）１０１の分岐出力を受ける遅延器１０２及び検波器１１３と、遅延器１０２の出力を受けるいわゆるマルチステージのドハティ増幅器１０３と、検波器１１３の出力に基づきドハティ増幅器１０３が備えるキャリア増幅器１０４，１０９及びピーク増幅器１１１への制御電圧を制御するバイアス制御器１１２とで構成されている。
【００１７】
ドハティ増幅器１０３は、遅延器１０２の出力を２分岐する電力分配器１１４と、電力分配器１１４の一方の分岐出力を受ける移相器１１６と、移相器１１６の出力を受ける上記のキャリア増幅器１０４と、キャリア増幅器１０４の出力を受けるインピーダンス変換器１０５と、電力分配器１１４の他方の分岐出力を受ける移相器１０６と、移相器１０６の出力を受けるピーク増幅器１０７と、ピーク増幅器１０７の出力を受ける調整用線路１１７と、インピーダンス変換器１０５と調整用線路１１７との出力を合成して信号出力ポート１１９へ送出する電力合成器１１９とを備えている。
【００１８】
ピーク増幅器１０７は、移相器１０６の出力を２分岐する電力分配器１１５と、電力分配器１１５の一方の分岐出力を受ける上記のキャリア増幅器１０９と、キャリア増幅器１０９の出力を受けるインピーダンス変換器１１０と、電力分配器１１５の他方の分岐出力を受ける移相器１０８と、移相器１０８の出力を受ける上記のピーク増幅器１１１とで構成され、インピーダンス変換器１１０とピーク増幅器１１１との各出力が調整用線路１１７に入力される。つまり、ピーク増幅器１０７は、第１の増幅器であるキャリア増幅器１０９と第２の増幅であるピーク増幅器１１１とが並置されるドハティ増幅器構成になっている。
【００１９】
次に、動作について説明する。信号入力ポート１００から入力される高周波信号（以降「ＲＦ信号」と記す）は、方向性結合器１０１にて遅延器１０２と検波器１１３とに電力分配される。
【００２０】
検波器１１３は、方向性結合器１０１から入力されたＲＦ信号の振幅包絡線を抽出し、それを電圧信号に変換してバイアス制御器１１２に出力する。バイアス制御器１１２は、入力された電圧信号のレベルによって制御テーブル１２０からキャリア増幅器１０４と、ピーク増幅器１０７を構成するキャリア増幅器１０９及びピーク増幅器１１１とに対する制御電圧を取り出し、それをキャリア増幅器１０４の給電回路、キャリア増幅器１０９の給電回路及びピーク増幅器１１１の給電回路へそれぞれ出力する。
【００２１】
遅延器１０２は、方向性結合器１０１から入力されたＲＦ信号を、検波器１１３の処理時間及びバイアス制御器１１２が各増幅器の給電回路へ制御電圧を印加する処理時間の和に相当する遅延時間の経過後に電力分配器１１４に入力させる。
【００２２】
ドハティ増幅器１０３では、電力分配器１１４が一方の分岐出力端から送出したＲＦ信号が、移相器１１６にて所定の移相が行われた後、キャリア増幅器１０４にて電力増幅され、インピーダンス変換器１０５に入力される。また、電力分配器１１４が他方の分岐出力端から送出したＲＦ信号が、移相器１０６にて所定の移相が行われた後、ピーク増幅器１０７の電力分配器１１５に入力される。
【００２３】
ピーク増幅器１０７では、電力分配器１１５の一方の分岐出力端から出力されたＲＦ信号が、キャリア増幅器１０９にて電力増幅され、インピーダンス変換器１１０を介して調整用線路１１７に出力される。また、電力分配器１１５の他方の分岐出力端から出力されたＲＦ信号が、移相器１０８にて所定の移相が行われた後に、ピーク増幅器１１１にて電力増幅され、調整用線路１１７に出力される。以上のように電力増幅されたＲＦ信号は、電力合成器１１８によってドハティ増幅器１０３の信号出力ポート１１９から外部へ出力される。
【００２４】
（この実施の形態で実現する増幅特性）
図２は、この実施の形態で実現する出力バックオフ量に対するドレイン効率特性を説明する図である。図３は、従来のドハティ増幅器によって得られる出力バックオフ量に対するドレイン効率特性を説明する図である。
【００２５】
図２において、横軸は出力バックオフ量であり、縦軸はドレイン効率［％］である。符号２０５は、飽和電力地点での効率極大点であり、符号２０３は、所望の出力バックオフ量をとった平均電力地点での効率極大点であり、両者のドレイン効率は同じ値である。そして、この実施の形態によるドハティ増幅器１０３では、以上の構成によって、平均電力地点での効率極大点２０３と飽和電力地点での効率極大点２０５との間を結ぶ下に湾曲した曲線で示す特性線２０１に沿って増幅動作を行うようになっている。
【００２６】
この効率極大点２０３，２０５及び特性線２０１は、前記非特許文献１にて示されるマルチステージドハティ増幅器の出力バックオフ量に対するドレイン効率特性（理論値）として示されている。しかし、従来のマルチステージドハティ増幅器では、ピーク増幅器がＣ級にバイアスされた増幅器であるので、ピーク増幅器が動作を開始する中信号レベル付近で大きな利得低下が起こり、平均電力地点での効率極大点が効率極大点２０３から効率極大点２０４に低下する。そして、この低下した平均電力地点での効率極大点２０４と飽和電力地点での効率極大点２０５との間を結ぶ右肩上がり特性線２０２に沿って増幅動作を行うので、所望の出力電力が得られない。その理由とこの実施の形態１による改善策とを図３を参照して具体的に説明する。
【００２７】
図３において、横軸は入力電力であり、縦軸は利得である。図３（１）は、キャリア増幅器とピーク増幅器の各増幅器の入力電力と利得との関係特性を示す。図３（１）では、キャリア増幅器の利得特性３０１と、ピーク増幅器の利得特性３０２，３０３とが示されている。利得特性３０２は改善前の特性であり、利得特性３０３は改善後の特性である。図３（２）は、ドハティ増幅器としての入力電力と利得との関係特性を示す。図３（２）では、実線で示す利得特性３１２は改善前の特性であり、破線で示す利得特性３１１は改善後の特性である。
【００２８】
図３において、入力電力に対するキャリア増幅器の利得特性が特性３０１であり、ピーク増幅器の利得特性が特性３０２であるとすると、ピーク増幅器が動作し始める中信号レベルから大信号レベルにかけて大きな利得低下（特性３１２）が見られるので、ドハティ増幅器としての利得特性は、実線で示すように、大きな利得低下（特性３１２）が見られる領域３１３を含む特性となる。この実線で示す利得特性では、利得低下（特性３１２）が見られる領域３１３において、入力電力に対してドハティ増幅器の利得が十分に得られないため、所望の出力電力が得られないので、図２に示す特性線２０２のように効率が低下する問題が生じる。
【００２９】
そこで、この実施の形態では、ピーク増幅器１０７をドハティ増幅器構成とするとともに、各増幅器（１０９，１１１）への印加電圧を入力レベルに応じて制御できるように構成する。これによって、ピーク増幅器の小→中信号領域における利得を特性３０２から持ち上げて特性３０３のように改善し、ドハティ増幅器１０３の利得特性として利得低下の極めて少ない特性３１１が得られるようにしている。すなわち図２に示す平均電力効率極大点２０４を持ち上げて平均電力効率極大点２０３に改善できるようにしている。以下、図４、図５を参照して具体的に説明する。
【００３０】
なお、以下では、理解を容易にするため、図２、図３に示した「小→中信号領域における利得特性の改善」に焦点を当てて説明する。つまり、ピーク増幅器１０７の動作を中心に説明し、キャリア増幅器１０４への言及は少ないが、この発明による電力増幅器では、この特性改善をベースにして、実際の運用に応じて、キャリア増幅器１０４を含めた各種の特性改善が実現できるものである。
【００３１】
（小→中信号領域における利得特性の改善動作）
図４は、図１に示すバイアス制御器１１２が備える制御テーブル１２０の一例を説明する図である。図５は、図１に示すドハティ増幅器の信号入力レベルに応じた動作を説明する等価回路図である。
【００３２】
図４に示すように、制御テーブル１２０には、ドハティ増幅器１０３の動作領域を、小信号領域４０１と中信号領域４０２と大信号領域４０３とに分けて、それぞれの動作領域でのピーク増幅器１０７における電圧制御プロファイル４１１，４１２が、検波器１１３が抽出したＲＦ信号の振幅包絡線から得られる小・中・大の各入力信号レベルに基づき設定されている。
【００３３】
電圧制御プロファイル４１１は、キャリア増幅器１０９に対するプロファイルであり、電圧制御プロファイル４１２は、ピーク増幅器１１１に対するプロファイルである。図４ではキャリア増幅器１０４に対する電圧制御プロファイルは省略してある。また、ここでは、ゲート電圧を制御する場合を示す。
【００３４】
小信号領域４０１では、キャリア増幅器１０９の制御電圧Ｖｇｐｃとピーク増幅器１１１の制御電圧Ｖｇｐｐは、共にピンチオフ電圧以下であるが、キャリア増幅器１０９の制御電圧Ｖｇｐｃは、ピーク増幅器１１１の制御電圧Ｖｇｐｐよりも高く、Ｖｇｐｃ＞Ｖｇｐｐと設定してある。
【００３５】
中信号領域４０２では、キャリア増幅器１０９の制御電圧Ｖｇｐｃとピーク増幅器１１１の制御電圧Ｖｇｐｐとは、小信号領域４０１と同様の大小関係を維持して、包絡線電圧に比例して増加する。この場合、キャリア増幅器１０９の制御電圧Ｖｇｐｃは、比較的早い立ち上がりで上昇し、中信号領域４０２の中間付近で早々と飽和出力を得るＡＢ級バイアスの最大値に到達するプロファイルになっている。一方、ピーク増幅器１１１の制御電圧Ｖｇｐｐは、比較的緩やかに上昇し、中信号領域４０２の幅一杯を使って飽和出力を得るＡＢ級バイアスの最大値に到達するプロファイルになっている。
【００３６】
大信号領域４０３では、ピーク増幅器１０７としての飽和出力が大きくなるように、キャリア増幅器１０９の制御電圧Ｖｇｐｃとピーク増幅器１１１の制御電圧Ｖｇｐｐとは、共に、ＡＢ級程度にバイアスした状態を維持するプロファイルになっている。
【００３７】
この制御テーブル１２０を用いた制御によって実現されるドハティ増幅器１０３の入力信号レベル毎の動作は、図５に示すようになる。
【００３８】
図５（１）は、入力信号が小信号レベルの場合でのドハティ増幅器１０３の信号経路を示す。入力信号が小信号レベルの場合には、ドハティ増幅器構成のピーク増幅器１０７でのキャリア増幅器１０９及びピーク増幅器１１１は、共にバイアス制御器１１２によりＣ級バイアスとなっており、動作しない。
【００３９】
したがって、入力信号が小信号レベルの場合でのドハティ増幅器１０３の信号経路は、図５（１）に示すように、移相器１１６、キャリア増幅器１０４、インピーダンス変換器１０５の経路となり、キャリア増幅器４０１のみが動作する。このため、キャリア増幅器１０４が見込むインピーダンス変換器１０５は高負荷となり、キャリア増幅器１０４の利得が高くなることで、高効率動作を行うことができる。
【００４０】
図５（２）は、入力信号が中信号レベルになった時点付近でのドハティ増幅器１０３の信号経路を示す。入力信号が中信号レベルの場合には、バイアス制御器１１２が備える制御テーブル１２０では、図４での中信号領域４０２に示すように、キャリア増幅器１０９の制御電圧Ｖｇｐｃは、ピーク増幅器１１１の制御電圧Ｖｇｐｐよりも高く設定されているので、ドハティ増幅器構成のピーク増幅器１０７では、まず、キャリア増幅器１０９が比較的に早い立ち上がりで信号を出力し始める。
【００４１】
入力信号が中信号レベルである場合は、バイアス制御器１１２は、図４に示した制御テーブル１２０に従い、入力信号レベルに応じて、キャリア増幅器１０９及びピーク増幅器１１１の給電回路への印加電圧を高くする制御を行うので、ピーク増幅器１１１は、キャリア増幅器１０９の動作後に、緩やかな立ち上がりで信号を出力し始める経過をとる。
【００４２】
したがって、入力信号が中信号レベルになった時点付近でのドハティ増幅器１０３の信号経路は、ピーク増幅器１１１は動作しないので、図５（２）に示すように、図５（１）に示す経路と並列に、移相器１０６、キャリア増幅器１０９、インピーダンス変換器１１０の経路が加わった２経路となり、キャリア増幅器１０４に加えてキャリア増幅器１０９が動作を開始する。この状況では、キャリア増幅器１０９の出力負荷は大きくなるので、利得が高くなり、キャリア増幅器１０９は高効率動作を行うことができる。
【００４３】
図５（３）は、入力信号が大信号レベルの場合でのドハティ増幅器１０３の信号経路を示す。ドハティ増幅器１０３の信号経路は、図５（２）に示すキャリア増幅器１０９の経路に並列に、移相器１０８、ピーク増幅器１１１の経路が加わった３経路となる。キャリア増幅器１０９及びピーク増幅器１１１は，バイアス制御器１１２によって完全にＡＢ級バイアスに制御される。よって、飽和電力時には最大出力を得ることができる。
【００４４】
ここで、ドハティ増幅器１０３では、キャリア増幅器１０４の飽和出力電力Ｐｃｍａｘとピーク増幅器１０７の飽和出力電力Ｐｐｍａｘとの比Ｆ（Ｆ＝２０×ｌｏｇ（Ｐｃｍａｘ／（Ｐｃｍａｘ＋Ｐｐｍａｘ））と、適用される変調波信号のピークファクタ［ｄＢ］とが同程度になるようにすることで、ドハティ増幅器１０３のバックオフをとった平均電力地点の効率極大点と変調波のピークファクタとを同程度（ＯＦＤＭ変調波で言えば１０ｄＢ）とすることができる。
【００４５】
上記の説明では、キャリア増幅器１０４を含めて増幅器のドレイン電圧を一定にしてゲート電圧を制御しているが、出力バックオフ量の設定においては、キャリア増幅器１０４では、ドレイン電圧を下げることにより、飽和出力電力を下げて最大効率となる出力電力を下げる方法を適用してもよい。
【００４６】
つまり、キャリア増幅器１０４のドレイン電圧Ｖｄｃを下げて、ピーク増幅器１０７を構成するキャリア増幅器１０９のドレイン電圧Ｖｄｐｃ及びピーク増幅器１１１のドレイン電圧Ｖｄｐｐとアンバランスにするのである。但し、Ｖｄｃ＜Ｖｄｐｃ＝Ｖｄｐｐである。
【００４７】
また、ピーク増幅器１０７を構成するキャリア増幅器１０９のドレイン電圧Ｖｄｐｃ及びピーク増幅器１１１のドレイン電圧Ｖｄｐｐとの比を適切に設定することで、前述のとおり、ピーク増幅器１０７のバックオフをとった地点での平均電力効率極大点を調整することが可能となる。この結果、ドハティ増幅器１０３の平均電力効率極大点設定の自由度が大きくなるという利点がある。但し、Ｖｄｃ≦Ｖｄｐｃ≦Ｖｄｐｐである。
【００４８】
ここで、バイアス制御器１１２のキャリア増幅器１０４，１０９及びピーク増幅器１１１に対する制御態様としては、キャリア増幅器１０４，１０９及びピーク増幅器１１１の全てを制御する態様でもよく、一部の増幅器、つまり改善効果の大きい増幅器を選択して制御する態様でもよい。後者の制御態様を採る場合は、バイアス制御器１１２の構成、引いてはドハティ増幅器１０３の構成を簡素化することができる。
【００４９】
また、バイアス制御器１１２のキャリア増幅器１０４，１０９及びピーク増幅器１１１への印加電圧を制御する態様としては、各増幅器のゲート電極給電回路への印加電圧を制御する態様でもよく、ドレイン電極給電回路への印加電圧を制御する態様でもよい。
【００５０】
ゲート電圧制御を適用する場合には、各増幅器のバイアス級を変更できる効果が得られる。また，ドレイン電圧制御を行う場合は、増幅器の飽和出力電力を変更できることができ、飽和電力を出力する際の最大効率点を適切に設定することが可能となる効果が得られる。これらの措置によって、ドハティ増幅器１０３としての効率改善効果を得ることが可能となる。
【００５１】
以上のように、この実施の形態１によれば、ドハティ増幅器１０３を構成するキャリア増幅器１０４、キャリア増幅器１０９及びピーク増幅器１１１への印加電圧を入力信号レベルに応じて制御するようにしたので、動作レベルに応じた最適な制御電圧を印加できる効果が得られる。これによって、小信号レベルから中信号レベルに切り替わる付近において、ピーク増幅器の利得を高くすることができるので、ドハティ増幅器の消費電力を削減できる。また、ドハティ増幅器１０３のバックオフをとった平均電力地点の平均電力効率極大点において効率が改善できるので、この平均電力効率極大点から飽和出力地点での効率極大点までの効率改善効果が得られる。つまり、変調波の信号振幅が存在するダイナミックレンジにおける効率低下を抑えることができるようになる。
【００５２】
実施の形態２．
図６は、この発明の実施の形態２による電力増幅器の構成を示すブロック図である。なお、図６では、図１（実施の形態１）に示した構成要素と同一ないしは同等である構成要素には同一の符号が付されている。ここでは、この実施の形態２に関わる部分を中心に説明する。
【００５３】
図６に示すように、この実施の形態２による電力増幅器２０は、図１（実施の形態１）に示した構成において、ドハティ増幅器１０３に代えてドハティ増幅器６０１が設けられている。
【００５４】
ドハティ増幅器６０１は、ピーク増幅器１０７と同様のドハティ増幅器構成のピーク増幅器の複数個（図６では、符号６０２，６０３の２つが示されている）を並列に配置した構成になっている。追加したドハティ増幅器構成のピーク増幅器６０２，６０３は、ドハティ増幅器構成のピーク増幅器１０７と同様に、入力端が移相器６０４，６０５を介して電力分配器１１４の他方の分岐出力端に接続されている。また、追加したドハティ増幅器構成のピーク増幅器６０２，６０３は、ドハティ増幅器構成のピーク増幅器１０７と同様に、出力端が調整用線路６０６，６０７を介して電力合成器１１８の他方の合成入力端に接続されている。
【００５５】
そして、ドハティ増幅器６０１における本来のキャリア増幅器１０４と、複数のピーク増幅器１０７，６０２，６０３におけるキャリア増幅器及びピーク増幅器とに印加する制御電圧をそれぞれ制御するバイアス制御器６０８が設けられている。バイアス制御器６０８は、図４に示したような各増幅器に対する電圧制御プロファイルが設定された制御テーブル６０９を備えている。
【００５６】
この実施の形態２によれば、ドハティ増幅器本来のキャリア増幅器に対し、ドハティ増幅器構成のピーク増幅器を複数設ける構成としたので、キャリア増幅器全体としての出力電力の和と、ピーク増幅器全体としての出力電力の和との比を変えることが可能となる。この結果、平均電力の最大効率点のバックオフ量を大きくすることができる効果と、バックオフ量を適切に設定できる効果とが得られる。
【００５７】
なお、実施の形態２では、ドハティ増幅器本来のキャリア増幅器に対して、ドハティ増幅器構成のピーク増幅器を複数設ける構成を示したが、さらにドハティ増幅器本来のキャリア増幅器も、複数個を並列に配置する構成を採用してもよい。
【００５８】
実施の形態３．
図７は、この発明の実施の形態３による電力増幅器の構成を示すブロック図である。なお、図７では、図１（実施の形態１）に示した構成要素と同一ないしは同等である構成要素には同一の符号が付されている。ここでは、この実施の形態３に関わる部分を中心に説明する。
【００５９】
図７に示すこの実施の形態３による電力増幅器３０は、図１（実施の形態１）に示した構成において、方向性結合器１０１と遅延器１０２に代えて、入力ポート１００とドハティ増幅器１０３の入力端との間に、ＡＤＣ７０１、歪み補償制御器７０２、ＤＡＣ７０３及び低域フィルタ７０４がこの順に配置されている。
【００６０】
そして、歪み補償制御器７０２とキャリア増幅器１０４，１０９及びピーク増幅器１１１の各給電回路との間に、検波器１１３とバイアス制御器１１２に代えて、包絡線振幅検出器７０５、制御信号生成器７０６、ＤＡＣ７０７、低域フィルタ７０８及び制御ドライバ７０９がこの順に設けられている。
【００６１】
この実施の形態３では、増幅器の３次（相互変調）歪補償機能を有する歪み補償制御器７０２をもつ印加電圧制御の例を示している。信号入力ポート１００からのアナログ信号であるＲＦ信号は、ＡＤＣ７０１にてディジタル信号に変換される。歪み補償制御器７０２は、ＡＤＣ７０１にて変換されたディジタル信号を用いて、ドハティ増幅器１０３の非線形歪を打ち消すための逆歪信号を生成し、それをＡＤＣ７０１にて変換されたディジタル信号に付加してＤＡＣ７０３と包絡線振幅検出器７０５とに出力する。
【００６２】
ＤＡＣ７０３は、逆歪信号が付加されたディジタル信号をアナログ信号へ変換する。低域フィルタ７０４は、ＤＡＣ７０３にて変換されたアナログ信号の中の主信号のみをろ波してドハティ増幅器１０３に出力する。
【００６３】
また、包絡線振幅検出器７０５は，歪み補償制御器７０２からのディジタル信号から包絡線振幅を抽出し、制御信号生成器７０６に出力する。制御信号生成器７０６は、バイアス制御器１１２と同様に、制御テーブル７１０を備えている。制御テーブル７１０の内容は、例えば図４に示すようになっている。
【００６４】
制御信号生成器７０６は、この制御テーブル７１０に従って、制御ディジタル信号を生成する。この制御ディジタル信号は、ＤＡＣ７０７にて制御アナログ信号に変換され、低域フィルタ７０８にて主信号がろ波され、制御ドライバ７０９により、キャリア増幅器１０４、キャリア増幅器１０９及びピーク増幅器１１１の給電回路に印加される。
【００６５】
要するに、この実施の形態３では、電力増幅器の入力系をディジタル信号処理系で構成し、実施の形態１，２に示した検波器１１３とバイアス制御器１１２とをディジタル回路で構成したのに相当する例が示されている。このようにすれば、複雑かつ精度の高い制御が可能となるので、実施の形態１，２よりも高い増幅器改善効果が得られる。
【００６６】
なお、この実施の形態３においても実施の形態２と同様に、ドハティ増幅器構成のピーク増幅器１０７の複数個を並列に配置する構成も同様に採用することができ、さらに、キャリア増幅器１０４の複数個を並列に配置する構成も同様に採用することができる。
【００６７】
実施の形態４．
図８は、この発明の実施の形態４による電力増幅器の構成を示すブロック図である。なお、図８では、図１（実施の形態１）に示した構成要素と同一ないしは同等である構成要素には同一の符号が付されている。ここでは、この実施の形態４に関わる部分を中心に説明する。
【００６８】
図８に示すように、この実施の形態４による電力増幅器４０では、図１（実施の形態１）に示した構成において、方向性結合器１０１、遅延器１０２、検波器１１３、及びバイアス制御器１１２を除いた構成である。すなわち、この実施の形態４による電力増幅器４０は、ドハティ増幅器１０３のみで構成されている。
【００６９】
このドハティ増幅器１０３のみで構成される電力増幅器４０では、次のような動作が行われる。ドハティ増幅器構成のピーク増幅器１０７では、キャリア増幅器１０９がインピーダンス変換器１１０を見込むインピーダンスは，ドハティ増幅器１０３へのＲＦ信号が小信号レベルの場合、ピーク増幅器１１１の出力電力が零であることから、原理上高負荷となっている。
【００７０】
このことによって、キャリア増幅器１０９の利得が高くなり、高効率動作を行う。したがって、ピーク増幅器１０７としても高効率動作をすることになる。その結果、ドハティ増幅器１０３へのＲＦ信号の信号レベルが、小信号レベルから中信号レベルへの切り替わり付近である場合において、ピーク増幅器１０７の消費電力が低減できるので、ドハティ増幅器１０３として高効率動作を行うことができる。
【００７１】
なお、ドハティ増幅器１０３において、電力分配器１１４を不当分配器とすることで、キャリア増幅器１０４並びにピーク増幅器１０７への信号入力の電力比を最適化してもよい。これによって、キャリア増幅器１０４，１０９及びピーク増幅器１１１の動作点を最適化することができる。
【００７２】
また、ドハティ増幅器構成のピーク増幅器１０７でのキャリア増幅器１０９とピーク増幅器１１１とのトランジスタサイズ（出力電力比）を、ピーク増幅器１１１の方が大きくなるように設定してもよい。これによって、ピーク増幅器１０７の動作点を最適化することができる。
【００７３】
以上のように、実施の形態４によれば、バックオフをとった平均電力地点、つまり平均電力効率極大点において効率が改善されるので、この平均電力効率極大点から飽和出力電力地点までの効率改善効果が得られる。
【００７４】
また、この実施の形態４での構成は、印加電圧制御を行わない分、図１に示す方向性結合器１０１、遅延器１０２、検波器１１３、バイアス制御器１１２を除くことができるため、実施の形態１よりも装置を簡素化できる効果が得られる。
【産業上の利用可能性】
【００７５】
以上のように、この発明にかかる電力増幅器は、変調波の信号振幅が存在するダイナミックレンジにおける効率低下を抑えることのできる電力増幅器として有用であり、特に、包絡線の振幅変動の大きい変調波信号を線形性良く増幅する電力増幅器に適している。
【図面の簡単な説明】
【００７６】
【図１】この発明の実施の形態１による電力増幅器の構成を示すブロック図である。
【図２】この実施の形態で実現する出力バックオフ量に対するドレイン効率特性を説明する図である。
【図３】従来のドハティ増幅器によって得られる出力バックオフ量に対するドレイン効率特性を説明する図である。
【図４】図１に示すバイアス制御器が備える制御テーブルの一例を説明する図である。
【図５】図１に示すドハティ増幅器の信号入力レベルに応じた動作を説明する等価回路図である。
【図６】この発明の実施の形態２による電力増幅器の構成を示すブロック図である。
【図７】この発明の実施の形態３による電力増幅器の構成を示すブロック図である。
【図８】この発明の実施の形態４による電力増幅器の構成を示すブロック図である。
【符号の説明】
【００７７】
１０，２０，３０，４０ 電力増幅器
１００ 信号入力ポート
１０１ 方向性結合器
１０２ 遅延器
１０３ ドハティ増幅器
１０４ キャリア増幅器
１０５ インピーダンス変換器
１０６ 移相器
１０７ ピーク増幅器
１０８ 移相器
１０９ キャリア増幅器（第１の増幅器）
１１０ インピーダンス変換器
１１１ ピーク増幅器（第２の増幅器）
１１２ バイアス制御器（制御器）
１１３ 検波器
１１４，１１５ 電力分配器
１１６ 移相器
１１７ 調整用線路
１１８ 電力合成器
１１９ 信号出力ポート
１２０，６０９，７１０ 制御テーブル
２０１，２０２ 出力バックオフ量に対するドレイン効率特性
２０３，２０４ バックオフをとった平均電力地点での効率極大点
２０５ 飽和電力地点での効率極大点
３０１ キャリア増幅器の利得特性
３０２，３０３ ピーク増幅器の利得特性
３１１ ドハティ増幅器としての利得特性
３１２ 利得低下点
３１３ 利得低下領域
４０１ 小信号領域
４０２ 中信号領域
４０３ 大信号領域
４１１ ピーク増幅器におけるキャリア増幅器の制御電圧プロファイル
４１２ ピーク増幅器におけるピーク増幅器の制御電圧プロファイル
６０１ ドハティ増幅器
６０２，６０３ ピーク増幅器
６０４，６０５ 移相器
６０６，６０７ 調整用線路
６０８ バイアス制御器（制御器）
７０１ ＡＤ変換器
７０２ 歪み補償制御器
７０３ ＤＡ変換器
７０４ 低域フィルタ
７０５ 包絡線振幅検出器
７０６ 制御信号生成器
７０７ ＤＡ変換器
７０８ 低域フィルタ
７０９ 制御ドライバ
【技術分野】
【０００１】
この発明は、ドハティ増幅器を用いた電力増幅器に関するものである。
【背景技術】
【０００２】
近年、無線通信信号としてＯＦＤＭ（Orthogonal Frequency Division Multiplex）など、包絡線の振幅変動の大きい変調波信号が採用されるようになっている。例えば、ＯＦＤＭ変調波信号では、平均電力と最大瞬時電力との比であるピークファクタが１０ｄＢと相当に大きい。そのような包絡線の振幅変動の大きい変調波信号（以降「ＯＦＤＭ変調波信号」と記す）を電力増幅する場合でも、一定包絡線の変調波信号の電力増幅と同様程度の高い線形性が求められている。
【０００３】
Ａ級やＡＢ級にバイアスされた線形増幅器でピークファクタの大きいＯＦＤＭ変調波信号を増幅すると、ドレイン効率は最大効率時に比べて大きく低下する。そのため、ＯＦＤＭ変調波信号を用いる通信システムでの電力増幅器には、飽和電力に対する出力バックオフ量を大きくとることのできるドハティ増幅器が適用されることが多くなってきた。
【０００４】
ドハティ増幅器は、基本的には、並列に配置されるキャリア増幅器及びピーク増幅器、それら２個の増幅器に入力電力を分配する電力分配器、それら２個の増幅器の出力インピーダンスを調整して出力するインピーダンス変換器（電力合成器）で構成される。キャリア増幅器は、Ａ級やＡＢ級にバイアスされた線形増幅器であり、常時増幅動作を行う。一方、ピーク増幅器はＣ級にバイアスされた非線形増幅器であり、振幅レベルが大きいときに増幅動作を行う。
【０００５】
このいわゆる２ステージの増幅器を有する従来の２−ＷＡＹドハティ増幅器では、飽和出力時に加えて、飽和出力から６ｄＢ低い平均電力出力時のときも最大動作効率を達成できる。つまり、従来のドハティ増幅器での平均電力効率の最大点は、出力バックオフ量が６ｄＢのときにピーク電力時（飽和出力時）の効率最大点と同じレベルとなるので、バックオフをとった平均電力地点において高効率が得られる。
【０００６】
ところが、ＯＦＤＭ変調波信号のピークファクタは、上記のように、１０ｄＢ程度であるので、従来のドハティ増幅器での出力バックオフ量は４ｄＢずれていて不十分である。そのため、ＯＦＤＭ変調波信号を増幅対象とする電力増幅器に適用するドハティ増幅器では、ドレイン効率を向上させるために、ドハティ増幅器のバックオフ量をさらに大きくとり、ＯＦＤＭ変調波信号のピークファクタと同程度の１０ｄＢとすることが望ましいと言える。
【０００７】
ドハティ増幅器のバックオフ量を多くとる手法としては、キャリア増幅器とピーク増幅器とを複数用いるマルチステージドハティ増幅器がよく知られている（例えば、非特許文献１）。
【０００８】
【特許文献１】特表２００１−５０２４９３号公報
【非特許文献１】A Fully Matched N-WAY Doherty Amplifier With Optimized Linerity,YouNgoo Yang,IEEE Transactions On Microwave Theory And Techniques,Vol.51,No.3,March 2003
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかし、上記したバックオフ量を多くとる手法を適用する従来のマルチステージドハティ増幅器では、ピーク増幅器は依然としてＣ級にバイアスされた増幅器であるので、ピーク増幅器が動作を開始する中信号レベル付近で大きな利得低下が起こり、所望の出力電力が得られないという問題がある。
【００１０】
なお、上記の特許文献１では、入力信号レベルに基づいて個別に増幅器ネットワークを構成し、入力信号レベルに応じて個々の増幅器にバイアスを印加することで、効率を改善する技術が提案されている。また、上記の非特許文献１では、ピーク増幅器を単体増幅器の並列合成で構成する技術が提案されている。
【００１１】
しかし、上記の特許文献１に提案される技術では、ピーク増幅器は、上記と同様に、Ｃ級にバイアスされた増幅器であるので、利得そのものは低いという問題がある。そして、利得を上げようとバイアスを浅くすると、ピーク増幅器が電流を消費してしまい、却って効率が低下し問題となる。さらに、多数の増幅器ネットワークが必要になるので、構成が複雑になることも問題である。
【００１２】
この発明は、上記に鑑みてなされたものであり、ドハティ増幅器を用いる場合に、小信号レベルから中信号レベルに切り替わる付近において、ピーク増幅器の利得を高める構成を採用することで、ピークファクタが大きい変調波信号の信号振幅が存在するダイナミックレンジにおける効率低下を抑えることのできる電力増幅器を得ることを目的とする。
【課題を解決するための手段】
【００１３】
上述した目的を達成するために、この発明にかかる電力増幅器は、高周波信号が並列に入力されるキャリア増幅器及びピーク増幅器を有するドハティ増幅器と、前記高周波信号の信号レベルに応じて前記キャリア増幅器及びピーク増幅器への印加電圧を制御する制御器とを備え、前記ピーク増幅器は、入力される前記高周波信号の信号レベルの中信号レベルから増幅動作を行う第１の増幅器と前記第１の増幅器が増幅動作を開始した後に増幅動作を行う第２の増幅器とのドハティ増幅器構成であることを特徴とする。
【発明の効果】
【００１４】
この発明によれば、ピーク増幅器をドハティ増幅器構成とするので、小信号レベルから中信号レベルに切り替わる付近において、ピーク増幅器の利得を高めることができ、ピークファクタが大きい変調波信号の信号振幅が存在するダイナミックレンジにおける効率低下を抑えることができるという効果を奏する。
【発明を実施するための最良の形態】
【００１５】
以下に図面を参照して、この発明にかかる電力増幅器の好適な実施の形態を詳細に説明する。
【００１６】
実施の形態１．
図１は、この発明の実施の形態１による電力増幅器の構成を示すブロック図である。図１において、この実施の形態１による電力増幅器１０は、電力分配器である方向性結合器（ＣＰＬ）１０１と、方向性結合器（ＣＰＬ）１０１の分岐出力を受ける遅延器１０２及び検波器１１３と、遅延器１０２の出力を受けるいわゆるマルチステージのドハティ増幅器１０３と、検波器１１３の出力に基づきドハティ増幅器１０３が備えるキャリア増幅器１０４，１０９及びピーク増幅器１１１への制御電圧を制御するバイアス制御器１１２とで構成されている。
【００１７】
ドハティ増幅器１０３は、遅延器１０２の出力を２分岐する電力分配器１１４と、電力分配器１１４の一方の分岐出力を受ける移相器１１６と、移相器１１６の出力を受ける上記のキャリア増幅器１０４と、キャリア増幅器１０４の出力を受けるインピーダンス変換器１０５と、電力分配器１１４の他方の分岐出力を受ける移相器１０６と、移相器１０６の出力を受けるピーク増幅器１０７と、ピーク増幅器１０７の出力を受ける調整用線路１１７と、インピーダンス変換器１０５と調整用線路１１７との出力を合成して信号出力ポート１１９へ送出する電力合成器１１９とを備えている。
【００１８】
ピーク増幅器１０７は、移相器１０６の出力を２分岐する電力分配器１１５と、電力分配器１１５の一方の分岐出力を受ける上記のキャリア増幅器１０９と、キャリア増幅器１０９の出力を受けるインピーダンス変換器１１０と、電力分配器１１５の他方の分岐出力を受ける移相器１０８と、移相器１０８の出力を受ける上記のピーク増幅器１１１とで構成され、インピーダンス変換器１１０とピーク増幅器１１１との各出力が調整用線路１１７に入力される。つまり、ピーク増幅器１０７は、第１の増幅器であるキャリア増幅器１０９と第２の増幅であるピーク増幅器１１１とが並置されるドハティ増幅器構成になっている。
【００１９】
次に、動作について説明する。信号入力ポート１００から入力される高周波信号（以降「ＲＦ信号」と記す）は、方向性結合器１０１にて遅延器１０２と検波器１１３とに電力分配される。
【００２０】
検波器１１３は、方向性結合器１０１から入力されたＲＦ信号の振幅包絡線を抽出し、それを電圧信号に変換してバイアス制御器１１２に出力する。バイアス制御器１１２は、入力された電圧信号のレベルによって制御テーブル１２０からキャリア増幅器１０４と、ピーク増幅器１０７を構成するキャリア増幅器１０９及びピーク増幅器１１１とに対する制御電圧を取り出し、それをキャリア増幅器１０４の給電回路、キャリア増幅器１０９の給電回路及びピーク増幅器１１１の給電回路へそれぞれ出力する。
【００２１】
遅延器１０２は、方向性結合器１０１から入力されたＲＦ信号を、検波器１１３の処理時間及びバイアス制御器１１２が各増幅器の給電回路へ制御電圧を印加する処理時間の和に相当する遅延時間の経過後に電力分配器１１４に入力させる。
【００２２】
ドハティ増幅器１０３では、電力分配器１１４が一方の分岐出力端から送出したＲＦ信号が、移相器１１６にて所定の移相が行われた後、キャリア増幅器１０４にて電力増幅され、インピーダンス変換器１０５に入力される。また、電力分配器１１４が他方の分岐出力端から送出したＲＦ信号が、移相器１０６にて所定の移相が行われた後、ピーク増幅器１０７の電力分配器１１５に入力される。
【００２３】
ピーク増幅器１０７では、電力分配器１１５の一方の分岐出力端から出力されたＲＦ信号が、キャリア増幅器１０９にて電力増幅され、インピーダンス変換器１１０を介して調整用線路１１７に出力される。また、電力分配器１１５の他方の分岐出力端から出力されたＲＦ信号が、移相器１０８にて所定の移相が行われた後に、ピーク増幅器１１１にて電力増幅され、調整用線路１１７に出力される。以上のように電力増幅されたＲＦ信号は、電力合成器１１８によってドハティ増幅器１０３の信号出力ポート１１９から外部へ出力される。
【００２４】
（この実施の形態で実現する増幅特性）
図２は、この実施の形態で実現する出力バックオフ量に対するドレイン効率特性を説明する図である。図３は、従来のドハティ増幅器によって得られる出力バックオフ量に対するドレイン効率特性を説明する図である。
【００２５】
図２において、横軸は出力バックオフ量であり、縦軸はドレイン効率［％］である。符号２０５は、飽和電力地点での効率極大点であり、符号２０３は、所望の出力バックオフ量をとった平均電力地点での効率極大点であり、両者のドレイン効率は同じ値である。そして、この実施の形態によるドハティ増幅器１０３では、以上の構成によって、平均電力地点での効率極大点２０３と飽和電力地点での効率極大点２０５との間を結ぶ下に湾曲した曲線で示す特性線２０１に沿って増幅動作を行うようになっている。
【００２６】
この効率極大点２０３，２０５及び特性線２０１は、前記非特許文献１にて示されるマルチステージドハティ増幅器の出力バックオフ量に対するドレイン効率特性（理論値）として示されている。しかし、従来のマルチステージドハティ増幅器では、ピーク増幅器がＣ級にバイアスされた増幅器であるので、ピーク増幅器が動作を開始する中信号レベル付近で大きな利得低下が起こり、平均電力地点での効率極大点が効率極大点２０３から効率極大点２０４に低下する。そして、この低下した平均電力地点での効率極大点２０４と飽和電力地点での効率極大点２０５との間を結ぶ右肩上がり特性線２０２に沿って増幅動作を行うので、所望の出力電力が得られない。その理由とこの実施の形態１による改善策とを図３を参照して具体的に説明する。
【００２７】
図３において、横軸は入力電力であり、縦軸は利得である。図３（１）は、キャリア増幅器とピーク増幅器の各増幅器の入力電力と利得との関係特性を示す。図３（１）では、キャリア増幅器の利得特性３０１と、ピーク増幅器の利得特性３０２，３０３とが示されている。利得特性３０２は改善前の特性であり、利得特性３０３は改善後の特性である。図３（２）は、ドハティ増幅器としての入力電力と利得との関係特性を示す。図３（２）では、実線で示す利得特性３１２は改善前の特性であり、破線で示す利得特性３１１は改善後の特性である。
【００２８】
図３において、入力電力に対するキャリア増幅器の利得特性が特性３０１であり、ピーク増幅器の利得特性が特性３０２であるとすると、ピーク増幅器が動作し始める中信号レベルから大信号レベルにかけて大きな利得低下（特性３１２）が見られるので、ドハティ増幅器としての利得特性は、実線で示すように、大きな利得低下（特性３１２）が見られる領域３１３を含む特性となる。この実線で示す利得特性では、利得低下（特性３１２）が見られる領域３１３において、入力電力に対してドハティ増幅器の利得が十分に得られないため、所望の出力電力が得られないので、図２に示す特性線２０２のように効率が低下する問題が生じる。
【００２９】
そこで、この実施の形態では、ピーク増幅器１０７をドハティ増幅器構成とするとともに、各増幅器（１０９，１１１）への印加電圧を入力レベルに応じて制御できるように構成する。これによって、ピーク増幅器の小→中信号領域における利得を特性３０２から持ち上げて特性３０３のように改善し、ドハティ増幅器１０３の利得特性として利得低下の極めて少ない特性３１１が得られるようにしている。すなわち図２に示す平均電力効率極大点２０４を持ち上げて平均電力効率極大点２０３に改善できるようにしている。以下、図４、図５を参照して具体的に説明する。
【００３０】
なお、以下では、理解を容易にするため、図２、図３に示した「小→中信号領域における利得特性の改善」に焦点を当てて説明する。つまり、ピーク増幅器１０７の動作を中心に説明し、キャリア増幅器１０４への言及は少ないが、この発明による電力増幅器では、この特性改善をベースにして、実際の運用に応じて、キャリア増幅器１０４を含めた各種の特性改善が実現できるものである。
【００３１】
（小→中信号領域における利得特性の改善動作）
図４は、図１に示すバイアス制御器１１２が備える制御テーブル１２０の一例を説明する図である。図５は、図１に示すドハティ増幅器の信号入力レベルに応じた動作を説明する等価回路図である。
【００３２】
図４に示すように、制御テーブル１２０には、ドハティ増幅器１０３の動作領域を、小信号領域４０１と中信号領域４０２と大信号領域４０３とに分けて、それぞれの動作領域でのピーク増幅器１０７における電圧制御プロファイル４１１，４１２が、検波器１１３が抽出したＲＦ信号の振幅包絡線から得られる小・中・大の各入力信号レベルに基づき設定されている。
【００３３】
電圧制御プロファイル４１１は、キャリア増幅器１０９に対するプロファイルであり、電圧制御プロファイル４１２は、ピーク増幅器１１１に対するプロファイルである。図４ではキャリア増幅器１０４に対する電圧制御プロファイルは省略してある。また、ここでは、ゲート電圧を制御する場合を示す。
【００３４】
小信号領域４０１では、キャリア増幅器１０９の制御電圧Ｖｇｐｃとピーク増幅器１１１の制御電圧Ｖｇｐｐは、共にピンチオフ電圧以下であるが、キャリア増幅器１０９の制御電圧Ｖｇｐｃは、ピーク増幅器１１１の制御電圧Ｖｇｐｐよりも高く、Ｖｇｐｃ＞Ｖｇｐｐと設定してある。
【００３５】
中信号領域４０２では、キャリア増幅器１０９の制御電圧Ｖｇｐｃとピーク増幅器１１１の制御電圧Ｖｇｐｐとは、小信号領域４０１と同様の大小関係を維持して、包絡線電圧に比例して増加する。この場合、キャリア増幅器１０９の制御電圧Ｖｇｐｃは、比較的早い立ち上がりで上昇し、中信号領域４０２の中間付近で早々と飽和出力を得るＡＢ級バイアスの最大値に到達するプロファイルになっている。一方、ピーク増幅器１１１の制御電圧Ｖｇｐｐは、比較的緩やかに上昇し、中信号領域４０２の幅一杯を使って飽和出力を得るＡＢ級バイアスの最大値に到達するプロファイルになっている。
【００３６】
大信号領域４０３では、ピーク増幅器１０７としての飽和出力が大きくなるように、キャリア増幅器１０９の制御電圧Ｖｇｐｃとピーク増幅器１１１の制御電圧Ｖｇｐｐとは、共に、ＡＢ級程度にバイアスした状態を維持するプロファイルになっている。
【００３７】
この制御テーブル１２０を用いた制御によって実現されるドハティ増幅器１０３の入力信号レベル毎の動作は、図５に示すようになる。
【００３８】
図５（１）は、入力信号が小信号レベルの場合でのドハティ増幅器１０３の信号経路を示す。入力信号が小信号レベルの場合には、ドハティ増幅器構成のピーク増幅器１０７でのキャリア増幅器１０９及びピーク増幅器１１１は、共にバイアス制御器１１２によりＣ級バイアスとなっており、動作しない。
【００３９】
したがって、入力信号が小信号レベルの場合でのドハティ増幅器１０３の信号経路は、図５（１）に示すように、移相器１１６、キャリア増幅器１０４、インピーダンス変換器１０５の経路となり、キャリア増幅器４０１のみが動作する。このため、キャリア増幅器１０４が見込むインピーダンス変換器１０５は高負荷となり、キャリア増幅器１０４の利得が高くなることで、高効率動作を行うことができる。
【００４０】
図５（２）は、入力信号が中信号レベルになった時点付近でのドハティ増幅器１０３の信号経路を示す。入力信号が中信号レベルの場合には、バイアス制御器１１２が備える制御テーブル１２０では、図４での中信号領域４０２に示すように、キャリア増幅器１０９の制御電圧Ｖｇｐｃは、ピーク増幅器１１１の制御電圧Ｖｇｐｐよりも高く設定されているので、ドハティ増幅器構成のピーク増幅器１０７では、まず、キャリア増幅器１０９が比較的に早い立ち上がりで信号を出力し始める。
【００４１】
入力信号が中信号レベルである場合は、バイアス制御器１１２は、図４に示した制御テーブル１２０に従い、入力信号レベルに応じて、キャリア増幅器１０９及びピーク増幅器１１１の給電回路への印加電圧を高くする制御を行うので、ピーク増幅器１１１は、キャリア増幅器１０９の動作後に、緩やかな立ち上がりで信号を出力し始める経過をとる。
【００４２】
したがって、入力信号が中信号レベルになった時点付近でのドハティ増幅器１０３の信号経路は、ピーク増幅器１１１は動作しないので、図５（２）に示すように、図５（１）に示す経路と並列に、移相器１０６、キャリア増幅器１０９、インピーダンス変換器１１０の経路が加わった２経路となり、キャリア増幅器１０４に加えてキャリア増幅器１０９が動作を開始する。この状況では、キャリア増幅器１０９の出力負荷は大きくなるので、利得が高くなり、キャリア増幅器１０９は高効率動作を行うことができる。
【００４３】
図５（３）は、入力信号が大信号レベルの場合でのドハティ増幅器１０３の信号経路を示す。ドハティ増幅器１０３の信号経路は、図５（２）に示すキャリア増幅器１０９の経路に並列に、移相器１０８、ピーク増幅器１１１の経路が加わった３経路となる。キャリア増幅器１０９及びピーク増幅器１１１は，バイアス制御器１１２によって完全にＡＢ級バイアスに制御される。よって、飽和電力時には最大出力を得ることができる。
【００４４】
ここで、ドハティ増幅器１０３では、キャリア増幅器１０４の飽和出力電力Ｐｃｍａｘとピーク増幅器１０７の飽和出力電力Ｐｐｍａｘとの比Ｆ（Ｆ＝２０×ｌｏｇ（Ｐｃｍａｘ／（Ｐｃｍａｘ＋Ｐｐｍａｘ））と、適用される変調波信号のピークファクタ［ｄＢ］とが同程度になるようにすることで、ドハティ増幅器１０３のバックオフをとった平均電力地点の効率極大点と変調波のピークファクタとを同程度（ＯＦＤＭ変調波で言えば１０ｄＢ）とすることができる。
【００４５】
上記の説明では、キャリア増幅器１０４を含めて増幅器のドレイン電圧を一定にしてゲート電圧を制御しているが、出力バックオフ量の設定においては、キャリア増幅器１０４では、ドレイン電圧を下げることにより、飽和出力電力を下げて最大効率となる出力電力を下げる方法を適用してもよい。
【００４６】
つまり、キャリア増幅器１０４のドレイン電圧Ｖｄｃを下げて、ピーク増幅器１０７を構成するキャリア増幅器１０９のドレイン電圧Ｖｄｐｃ及びピーク増幅器１１１のドレイン電圧Ｖｄｐｐとアンバランスにするのである。但し、Ｖｄｃ＜Ｖｄｐｃ＝Ｖｄｐｐである。
【００４７】
また、ピーク増幅器１０７を構成するキャリア増幅器１０９のドレイン電圧Ｖｄｐｃ及びピーク増幅器１１１のドレイン電圧Ｖｄｐｐとの比を適切に設定することで、前述のとおり、ピーク増幅器１０７のバックオフをとった地点での平均電力効率極大点を調整することが可能となる。この結果、ドハティ増幅器１０３の平均電力効率極大点設定の自由度が大きくなるという利点がある。但し、Ｖｄｃ≦Ｖｄｐｃ≦Ｖｄｐｐである。
【００４８】
ここで、バイアス制御器１１２のキャリア増幅器１０４，１０９及びピーク増幅器１１１に対する制御態様としては、キャリア増幅器１０４，１０９及びピーク増幅器１１１の全てを制御する態様でもよく、一部の増幅器、つまり改善効果の大きい増幅器を選択して制御する態様でもよい。後者の制御態様を採る場合は、バイアス制御器１１２の構成、引いてはドハティ増幅器１０３の構成を簡素化することができる。
【００４９】
また、バイアス制御器１１２のキャリア増幅器１０４，１０９及びピーク増幅器１１１への印加電圧を制御する態様としては、各増幅器のゲート電極給電回路への印加電圧を制御する態様でもよく、ドレイン電極給電回路への印加電圧を制御する態様でもよい。
【００５０】
ゲート電圧制御を適用する場合には、各増幅器のバイアス級を変更できる効果が得られる。また，ドレイン電圧制御を行う場合は、増幅器の飽和出力電力を変更できることができ、飽和電力を出力する際の最大効率点を適切に設定することが可能となる効果が得られる。これらの措置によって、ドハティ増幅器１０３としての効率改善効果を得ることが可能となる。
【００５１】
以上のように、この実施の形態１によれば、ドハティ増幅器１０３を構成するキャリア増幅器１０４、キャリア増幅器１０９及びピーク増幅器１１１への印加電圧を入力信号レベルに応じて制御するようにしたので、動作レベルに応じた最適な制御電圧を印加できる効果が得られる。これによって、小信号レベルから中信号レベルに切り替わる付近において、ピーク増幅器の利得を高くすることができるので、ドハティ増幅器の消費電力を削減できる。また、ドハティ増幅器１０３のバックオフをとった平均電力地点の平均電力効率極大点において効率が改善できるので、この平均電力効率極大点から飽和出力地点での効率極大点までの効率改善効果が得られる。つまり、変調波の信号振幅が存在するダイナミックレンジにおける効率低下を抑えることができるようになる。
【００５２】
実施の形態２．
図６は、この発明の実施の形態２による電力増幅器の構成を示すブロック図である。なお、図６では、図１（実施の形態１）に示した構成要素と同一ないしは同等である構成要素には同一の符号が付されている。ここでは、この実施の形態２に関わる部分を中心に説明する。
【００５３】
図６に示すように、この実施の形態２による電力増幅器２０は、図１（実施の形態１）に示した構成において、ドハティ増幅器１０３に代えてドハティ増幅器６０１が設けられている。
【００５４】
ドハティ増幅器６０１は、ピーク増幅器１０７と同様のドハティ増幅器構成のピーク増幅器の複数個（図６では、符号６０２，６０３の２つが示されている）を並列に配置した構成になっている。追加したドハティ増幅器構成のピーク増幅器６０２，６０３は、ドハティ増幅器構成のピーク増幅器１０７と同様に、入力端が移相器６０４，６０５を介して電力分配器１１４の他方の分岐出力端に接続されている。また、追加したドハティ増幅器構成のピーク増幅器６０２，６０３は、ドハティ増幅器構成のピーク増幅器１０７と同様に、出力端が調整用線路６０６，６０７を介して電力合成器１１８の他方の合成入力端に接続されている。
【００５５】
そして、ドハティ増幅器６０１における本来のキャリア増幅器１０４と、複数のピーク増幅器１０７，６０２，６０３におけるキャリア増幅器及びピーク増幅器とに印加する制御電圧をそれぞれ制御するバイアス制御器６０８が設けられている。バイアス制御器６０８は、図４に示したような各増幅器に対する電圧制御プロファイルが設定された制御テーブル６０９を備えている。
【００５６】
この実施の形態２によれば、ドハティ増幅器本来のキャリア増幅器に対し、ドハティ増幅器構成のピーク増幅器を複数設ける構成としたので、キャリア増幅器全体としての出力電力の和と、ピーク増幅器全体としての出力電力の和との比を変えることが可能となる。この結果、平均電力の最大効率点のバックオフ量を大きくすることができる効果と、バックオフ量を適切に設定できる効果とが得られる。
【００５７】
なお、実施の形態２では、ドハティ増幅器本来のキャリア増幅器に対して、ドハティ増幅器構成のピーク増幅器を複数設ける構成を示したが、さらにドハティ増幅器本来のキャリア増幅器も、複数個を並列に配置する構成を採用してもよい。
【００５８】
実施の形態３．
図７は、この発明の実施の形態３による電力増幅器の構成を示すブロック図である。なお、図７では、図１（実施の形態１）に示した構成要素と同一ないしは同等である構成要素には同一の符号が付されている。ここでは、この実施の形態３に関わる部分を中心に説明する。
【００５９】
図７に示すこの実施の形態３による電力増幅器３０は、図１（実施の形態１）に示した構成において、方向性結合器１０１と遅延器１０２に代えて、入力ポート１００とドハティ増幅器１０３の入力端との間に、ＡＤＣ７０１、歪み補償制御器７０２、ＤＡＣ７０３及び低域フィルタ７０４がこの順に配置されている。
【００６０】
そして、歪み補償制御器７０２とキャリア増幅器１０４，１０９及びピーク増幅器１１１の各給電回路との間に、検波器１１３とバイアス制御器１１２に代えて、包絡線振幅検出器７０５、制御信号生成器７０６、ＤＡＣ７０７、低域フィルタ７０８及び制御ドライバ７０９がこの順に設けられている。
【００６１】
この実施の形態３では、増幅器の３次（相互変調）歪補償機能を有する歪み補償制御器７０２をもつ印加電圧制御の例を示している。信号入力ポート１００からのアナログ信号であるＲＦ信号は、ＡＤＣ７０１にてディジタル信号に変換される。歪み補償制御器７０２は、ＡＤＣ７０１にて変換されたディジタル信号を用いて、ドハティ増幅器１０３の非線形歪を打ち消すための逆歪信号を生成し、それをＡＤＣ７０１にて変換されたディジタル信号に付加してＤＡＣ７０３と包絡線振幅検出器７０５とに出力する。
【００６２】
ＤＡＣ７０３は、逆歪信号が付加されたディジタル信号をアナログ信号へ変換する。低域フィルタ７０４は、ＤＡＣ７０３にて変換されたアナログ信号の中の主信号のみをろ波してドハティ増幅器１０３に出力する。
【００６３】
また、包絡線振幅検出器７０５は，歪み補償制御器７０２からのディジタル信号から包絡線振幅を抽出し、制御信号生成器７０６に出力する。制御信号生成器７０６は、バイアス制御器１１２と同様に、制御テーブル７１０を備えている。制御テーブル７１０の内容は、例えば図４に示すようになっている。
【００６４】
制御信号生成器７０６は、この制御テーブル７１０に従って、制御ディジタル信号を生成する。この制御ディジタル信号は、ＤＡＣ７０７にて制御アナログ信号に変換され、低域フィルタ７０８にて主信号がろ波され、制御ドライバ７０９により、キャリア増幅器１０４、キャリア増幅器１０９及びピーク増幅器１１１の給電回路に印加される。
【００６５】
要するに、この実施の形態３では、電力増幅器の入力系をディジタル信号処理系で構成し、実施の形態１，２に示した検波器１１３とバイアス制御器１１２とをディジタル回路で構成したのに相当する例が示されている。このようにすれば、複雑かつ精度の高い制御が可能となるので、実施の形態１，２よりも高い増幅器改善効果が得られる。
【００６６】
なお、この実施の形態３においても実施の形態２と同様に、ドハティ増幅器構成のピーク増幅器１０７の複数個を並列に配置する構成も同様に採用することができ、さらに、キャリア増幅器１０４の複数個を並列に配置する構成も同様に採用することができる。
【００６７】
実施の形態４．
図８は、この発明の実施の形態４による電力増幅器の構成を示すブロック図である。なお、図８では、図１（実施の形態１）に示した構成要素と同一ないしは同等である構成要素には同一の符号が付されている。ここでは、この実施の形態４に関わる部分を中心に説明する。
【００６８】
図８に示すように、この実施の形態４による電力増幅器４０では、図１（実施の形態１）に示した構成において、方向性結合器１０１、遅延器１０２、検波器１１３、及びバイアス制御器１１２を除いた構成である。すなわち、この実施の形態４による電力増幅器４０は、ドハティ増幅器１０３のみで構成されている。
【００６９】
このドハティ増幅器１０３のみで構成される電力増幅器４０では、次のような動作が行われる。ドハティ増幅器構成のピーク増幅器１０７では、キャリア増幅器１０９がインピーダンス変換器１１０を見込むインピーダンスは，ドハティ増幅器１０３へのＲＦ信号が小信号レベルの場合、ピーク増幅器１１１の出力電力が零であることから、原理上高負荷となっている。
【００７０】
このことによって、キャリア増幅器１０９の利得が高くなり、高効率動作を行う。したがって、ピーク増幅器１０７としても高効率動作をすることになる。その結果、ドハティ増幅器１０３へのＲＦ信号の信号レベルが、小信号レベルから中信号レベルへの切り替わり付近である場合において、ピーク増幅器１０７の消費電力が低減できるので、ドハティ増幅器１０３として高効率動作を行うことができる。
【００７１】
なお、ドハティ増幅器１０３において、電力分配器１１４を不当分配器とすることで、キャリア増幅器１０４並びにピーク増幅器１０７への信号入力の電力比を最適化してもよい。これによって、キャリア増幅器１０４，１０９及びピーク増幅器１１１の動作点を最適化することができる。
【００７２】
また、ドハティ増幅器構成のピーク増幅器１０７でのキャリア増幅器１０９とピーク増幅器１１１とのトランジスタサイズ（出力電力比）を、ピーク増幅器１１１の方が大きくなるように設定してもよい。これによって、ピーク増幅器１０７の動作点を最適化することができる。
【００７３】
以上のように、実施の形態４によれば、バックオフをとった平均電力地点、つまり平均電力効率極大点において効率が改善されるので、この平均電力効率極大点から飽和出力電力地点までの効率改善効果が得られる。
【００７４】
また、この実施の形態４での構成は、印加電圧制御を行わない分、図１に示す方向性結合器１０１、遅延器１０２、検波器１１３、バイアス制御器１１２を除くことができるため、実施の形態１よりも装置を簡素化できる効果が得られる。
【産業上の利用可能性】
【００７５】
以上のように、この発明にかかる電力増幅器は、変調波の信号振幅が存在するダイナミックレンジにおける効率低下を抑えることのできる電力増幅器として有用であり、特に、包絡線の振幅変動の大きい変調波信号を線形性良く増幅する電力増幅器に適している。
【図面の簡単な説明】
【００７６】
【図１】この発明の実施の形態１による電力増幅器の構成を示すブロック図である。
【図２】この実施の形態で実現する出力バックオフ量に対するドレイン効率特性を説明する図である。
【図３】従来のドハティ増幅器によって得られる出力バックオフ量に対するドレイン効率特性を説明する図である。
【図４】図１に示すバイアス制御器が備える制御テーブルの一例を説明する図である。
【図５】図１に示すドハティ増幅器の信号入力レベルに応じた動作を説明する等価回路図である。
【図６】この発明の実施の形態２による電力増幅器の構成を示すブロック図である。
【図７】この発明の実施の形態３による電力増幅器の構成を示すブロック図である。
【図８】この発明の実施の形態４による電力増幅器の構成を示すブロック図である。
【符号の説明】
【００７７】
１０，２０，３０，４０ 電力増幅器
１００ 信号入力ポート
１０１ 方向性結合器
１０２ 遅延器
１０３ ドハティ増幅器
１０４ キャリア増幅器
１０５ インピーダンス変換器
１０６ 移相器
１０７ ピーク増幅器
１０８ 移相器
１０９ キャリア増幅器（第１の増幅器）
１１０ インピーダンス変換器
１１１ ピーク増幅器（第２の増幅器）
１１２ バイアス制御器（制御器）
１１３ 検波器
１１４，１１５ 電力分配器
１１６ 移相器
１１７ 調整用線路
１１８ 電力合成器
１１９ 信号出力ポート
１２０，６０９，７１０ 制御テーブル
２０１，２０２ 出力バックオフ量に対するドレイン効率特性
２０３，２０４ バックオフをとった平均電力地点での効率極大点
２０５ 飽和電力地点での効率極大点
３０１ キャリア増幅器の利得特性
３０２，３０３ ピーク増幅器の利得特性
３１１ ドハティ増幅器としての利得特性
３１２ 利得低下点
３１３ 利得低下領域
４０１ 小信号領域
４０２ 中信号領域
４０３ 大信号領域
４１１ ピーク増幅器におけるキャリア増幅器の制御電圧プロファイル
４１２ ピーク増幅器におけるピーク増幅器の制御電圧プロファイル
６０１ ドハティ増幅器
６０２，６０３ ピーク増幅器
６０４，６０５ 移相器
６０６，６０７ 調整用線路
６０８ バイアス制御器（制御器）
７０１ ＡＤ変換器
７０２ 歪み補償制御器
７０３ ＤＡ変換器
７０４ 低域フィルタ
７０５ 包絡線振幅検出器
７０６ 制御信号生成器
７０７ ＤＡ変換器
７０８ 低域フィルタ
７０９ 制御ドライバ
【特許請求の範囲】
【請求項１】
高周波信号が並列に入力されるキャリア増幅器及びピーク増幅器を有するドハティ増幅器と、
前記高周波信号の信号レベルに応じて前記キャリア増幅器及びピーク増幅器への印加電圧を制御する制御器と、を備え、
前記ピーク増幅器は、入力される前記高周波信号の信号レベルの中信号レベルから増幅動作を行う第１の増幅器と前記第１の増幅器が増幅動作を開始した後に増幅動作を行う第２の増幅器とのドハティ増幅器構成である、
ことを特徴とする電力増幅器。
【請求項２】
高周波信号が並列に入力されるキャリア増幅器及びピーク増幅器を有するドハティ増幅器と、
前記高周波信号の信号レベルに応じて前記キャリア増幅器及びピーク増幅器への印加電圧を制御する制御器と、を備え、
前記ピーク増幅器は、入力される前記高周波信号の信号レベルの中信号レベルから増幅動作を行う第１の増幅器と前記第１の増幅器が増幅動作を開始した後に増幅動作を行う第２の増幅器とのドハティ増幅器構成の複数個を並列に配置した構成である、
ことを特徴とする電力増幅器。
【請求項３】
前記キャリア増幅器は、並列に配置した複数個のキャリア増幅器で構成されている、ことを特徴とする請求項２に記載の電力増幅器。
【請求項４】
前記高周波信号を検波して、その検波信号を前記信号レベルとして前記制御器に出力する検波器、を備えていることを特徴とする請求項１〜３のいずれか一つに記載の電力増幅器。
【請求項５】
前記高周波信号について歪み補償のディジタル処理を行った後、アナログ変換して前記ドハティ増幅器へ出力する際に、前記歪み補償の過程で得られる包絡線振幅に応じた前記信号レベルを前記制御器に出力するディジタル処理回路、を備えていることを特徴とする請求項１〜３のいずれか一つに記載の電力増幅器。
【請求項６】
前記制御器は、前記信号レベルに応じて前記キャリア増幅器と前記第１の増幅器と前記第２の増幅器との全部または一部に印加する電圧値を定めた制御テーブルを備えている、ことを特徴とする請求項１〜５のいずれか一つに記載の電力増幅器。
【請求項７】
前記制御器は、前記制御テーブルの内容に従って、前記キャリア増幅器と前記第１の増幅器と前記第２の増幅器のゲート電極またはドレイン電極への印加電圧を制御する、ことを特徴とする請求項６に記載の電力増幅器。
【請求項８】
高周波信号が並列に入力されるキャリア増幅器及びピーク増幅器を有するドハティ増幅器を備える電力増幅器において、
前記ピーク増幅器は、入力される前記高周波信号の信号レベルの中信号レベルから増幅動作を行う第１の増幅器と前記第１の増幅器が増幅動作を開始した後に増幅動作を行う第２の増幅器とのドハティ増幅器構成である、
ことを特徴とする電力増幅器。
【請求項９】
高周波信号が並列に入力されるキャリア増幅器及びピーク増幅器を有するドハティ増幅器を備える電力増幅器において、
前記ピーク増幅器は、入力される前記高周波信号の信号レベルの中信号レベルから増幅動作を行う第１の増幅器と前記第１の増幅器が増幅動作を開始した後に増幅動作を行う第２の増幅器とのドハティ増幅器構成の複数個を並列に配置した構成である、
ことを特徴とする電力増幅器。
【請求項１０】
前記キャリア増幅器は、並列に配置した複数個のキャリア増幅器で構成されている、ことを特徴とする請求項９に記載の電力増幅器。
【請求項１】
高周波信号が並列に入力されるキャリア増幅器及びピーク増幅器を有するドハティ増幅器と、
前記高周波信号の信号レベルに応じて前記キャリア増幅器及びピーク増幅器への印加電圧を制御する制御器と、を備え、
前記ピーク増幅器は、入力される前記高周波信号の信号レベルの中信号レベルから増幅動作を行う第１の増幅器と前記第１の増幅器が増幅動作を開始した後に増幅動作を行う第２の増幅器とのドハティ増幅器構成である、
ことを特徴とする電力増幅器。
【請求項２】
高周波信号が並列に入力されるキャリア増幅器及びピーク増幅器を有するドハティ増幅器と、
前記高周波信号の信号レベルに応じて前記キャリア増幅器及びピーク増幅器への印加電圧を制御する制御器と、を備え、
前記ピーク増幅器は、入力される前記高周波信号の信号レベルの中信号レベルから増幅動作を行う第１の増幅器と前記第１の増幅器が増幅動作を開始した後に増幅動作を行う第２の増幅器とのドハティ増幅器構成の複数個を並列に配置した構成である、
ことを特徴とする電力増幅器。
【請求項３】
前記キャリア増幅器は、並列に配置した複数個のキャリア増幅器で構成されている、ことを特徴とする請求項２に記載の電力増幅器。
【請求項４】
前記高周波信号を検波して、その検波信号を前記信号レベルとして前記制御器に出力する検波器、を備えていることを特徴とする請求項１〜３のいずれか一つに記載の電力増幅器。
【請求項５】
前記高周波信号について歪み補償のディジタル処理を行った後、アナログ変換して前記ドハティ増幅器へ出力する際に、前記歪み補償の過程で得られる包絡線振幅に応じた前記信号レベルを前記制御器に出力するディジタル処理回路、を備えていることを特徴とする請求項１〜３のいずれか一つに記載の電力増幅器。
【請求項６】
前記制御器は、前記信号レベルに応じて前記キャリア増幅器と前記第１の増幅器と前記第２の増幅器との全部または一部に印加する電圧値を定めた制御テーブルを備えている、ことを特徴とする請求項１〜５のいずれか一つに記載の電力増幅器。
【請求項７】
前記制御器は、前記制御テーブルの内容に従って、前記キャリア増幅器と前記第１の増幅器と前記第２の増幅器のゲート電極またはドレイン電極への印加電圧を制御する、ことを特徴とする請求項６に記載の電力増幅器。
【請求項８】
高周波信号が並列に入力されるキャリア増幅器及びピーク増幅器を有するドハティ増幅器を備える電力増幅器において、
前記ピーク増幅器は、入力される前記高周波信号の信号レベルの中信号レベルから増幅動作を行う第１の増幅器と前記第１の増幅器が増幅動作を開始した後に増幅動作を行う第２の増幅器とのドハティ増幅器構成である、
ことを特徴とする電力増幅器。
【請求項９】
高周波信号が並列に入力されるキャリア増幅器及びピーク増幅器を有するドハティ増幅器を備える電力増幅器において、
前記ピーク増幅器は、入力される前記高周波信号の信号レベルの中信号レベルから増幅動作を行う第１の増幅器と前記第１の増幅器が増幅動作を開始した後に増幅動作を行う第２の増幅器とのドハティ増幅器構成の複数個を並列に配置した構成である、
ことを特徴とする電力増幅器。
【請求項１０】
前記キャリア増幅器は、並列に配置した複数個のキャリア増幅器で構成されている、ことを特徴とする請求項９に記載の電力増幅器。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【公開番号】特開２００９−２６０６５８（Ｐ２００９−２６０６５８Ａ）
【公開日】平成２１年１１月５日（２００９．１１．５）
【国際特許分類】
【出願番号】特願２００８−１０７２１１（Ｐ２００８−１０７２１１）
【出願日】平成２０年４月１６日（２００８．４．１６）
【出願人】（０００００６０１３）三菱電機株式会社 (33,312)
【Ｆターム（参考）】
【公開日】平成２１年１１月５日（２００９．１１．５）
【国際特許分類】
【出願日】平成２０年４月１６日（２００８．４．１６）
【出願人】（０００００６０１３）三菱電機株式会社 (33,312)
【Ｆターム（参考）】
[ Back to top ]