電子放出素子、電子線装置、画像表示装置及びこれらの製造方法
【課題】基板上に配置され、該基板の表面から立ち上がる少なくとも一の側面部を有する絶縁部材と、該絶縁部材の上面に設けられたゲートと、前記側面部の前記ゲートの直下に形成された凹部と、該凹部の下縁から上方へ突起し、該下縁の長さ方向に複数の頂部が形成された突起部を有するカソードとを備えた電子放出素子について、電子放出特性の向上を計る。
【解決手段】１．０Ｐａよりも低い全圧下のスパッタリング法で形成した第一の導電材料層６ａでカソード６を形成し、１．０Ｐａ以上２．８Ｐａ以下の全圧下のパッタリング法で第二の導電性材料層を形成し、該第二の導電性材料層をエッチングして、突起部の頂部８の内側斜面に残留させた第二の導電材料層で副頂部９を形成して電子放出点を増やす。
【解決手段】１．０Ｐａよりも低い全圧下のスパッタリング法で形成した第一の導電材料層６ａでカソード６を形成し、１．０Ｐａ以上２．８Ｐａ以下の全圧下のパッタリング法で第二の導電性材料層を形成し、該第二の導電性材料層をエッチングして、突起部の頂部８の内側斜面に残留させた第二の導電材料層で副頂部９を形成して電子放出点を増やす。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電界放出型の電子放出素子、この電子放出素子を用いた電子線装置、この電子線装置を用いた画像表示装置及びこれらの製造方法に関する。
【背景技術】
【０００２】
従来、電界放出型の電子放出素子として、特許文献１に示される電子放出素子が知られている。即ち、この特許文献１に示される電子放出素子は、基板上に配置され、基板の表面から立ち上がる少なくとも一の側面部を有する絶縁部材と、この絶縁部材の上面に設けられたゲートとを備えている。そして、上記側面部におけるゲートの直下には凹部が形成されており、この凹部の下縁から上方へ突起した突起部を有するカソードを備えている。また、特許文献１は、カソードの突起部が高さ分布を有していることを開示しており、しかもこの高さ分布を有する突起部とゲートとの距離を調整することで均一な電子放出特性の電子放出素子が得られることを開示している。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１０−２６２８９２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１に示されるような電子放出素子は、突起部が高さ分布を有することで複数の頂部を備えており、この頂部に電界が集中しやすいことから、頂部から電子が放出されることになる。このため、突起部の頂部とゲートの距離を適切に調整することで良好な電子放出特性を得ることができる。
【０００５】
しかしながら、例えばより性能の良い画像表示装置を得るためには更なる電子放出特性の向上が求められるが、突起部の頂部とゲートの距離調整だけでは電子放出特性の向上に限度があり、これに応じきれない問題がある。
【０００６】
本発明は、上記従来の問題点に鑑みてなされたもので、ゲートと、このゲートと対向する突起部を有するカソードとを備え、突起部が複数の頂部を有する電子放出素子について、更なる電子放出特性の向上を計ることを目的とする。また、併せて、性能のよい電子源装置及び画像表示装置を得ることを目的とする。
【課題を解決するための手段】
【０００７】
本発明の第一は、基板の上に配置され、該基板の表面から立ち上がる少なくとも一の側面部を有する絶縁部材と、該絶縁部材の上面に設けられたゲートと、前記側面部の前記ゲートの直下に形成された凹部と、該凹部の下縁から上方へ突起し、該下縁の長さ方向に複数の頂部が形成された突起部を有するカソードとを備えた電子放出素子の製造方法において、全圧が１．０Ｐａよりも低い圧力下のスパッタリング法で形成した第一の導電材料層で前記カソードを形成した後、全圧が１．０Ｐａ以上２．８Ｐａ以下の圧力下のパッタリング法によって少なくとも前記突起部に第二の導電性材料層を形成し、該第二の導電性材料層をエッチングして、前記突起部の頂部の内側斜面に残留させた第二の導電材料層で副頂部を形成することを特徴とする電子放出素子の製造方法を提供するものである。
【０００８】
本発明の第二は、上記電子放出素子の製造方法で製造した電子放出素子を用いた電子線装置の製造方法を提供するもので、本発明の第三は、この電子線装置の製造方法で製造した電子線装置を用いた画像表示装置の製造方法を提供するものである。
【０００９】
本発明の第四は、基板上に配置され、該基板の表面から立ち上がる少なくとも一の側面部を有する絶縁部材と、該絶縁部材の上面に設けられたゲートと、前記側面部の前記ゲートの直下に形成された凹部と、該凹部の下縁から上方へ突起し、該下縁の長さ方向に複数の頂部が形成された突起部を有するカソードとを備えた電子放出素子において、前記突起部の頂部の内側斜面に副頂部が形成されていることを特徴とする電子放出素子を提供するものである。
【００１０】
本発明の第五は、上記電子放出素子を用いた電子線装置を提供するもので、本発明の第六は、この電子線装置を用いた画像表示装置を提供するものである。
【発明の効果】
【００１１】
本発明に係る電子放出素子は、カソードの突起部に形成された頂部の内側斜面に副頂部が形成されてたものとなっている。この副頂部は、頂部と共に電解が集中しやすい凸部を構成し、電子放出点となる。このため、本発明に係る電子放出素子は、副頂部を有さない頂部のみの電子放出素子に比して、副頂部の数だけ電子放出点が多くなり、電子放出特性が向上されたものとなる。
【００１２】
一方、本発明の製造方法によれば、第二の導電材料層は、第一の導電材料層に比して高い全圧下でのスパッタリングにより形成されていることにより、第一の導電材料層に比してエッチングされやすい状態とすることができる。このため、第一の導電材料層で形成したカソードの溶解を抑制しながら、第二の導電材料層を取り除くエッチング処理が可能である。ところで、カソードの突起部とゲートの間隔の中でも、特に突起部の頂部とゲートの間隔は狭く、この頂部の内側斜面はエッチングされにくい。その結果、第二の導電材料層のエッチング時に、頂部の内側斜面に第二の導電材料層が残留して副頂部を形成することができ、電子放出点を増やして、放出電流を増加させることができる。また、副頂部の形成時にゲートとの間隔を電子放出点として好ましい間隔に制御しやすくし、その結果、電子放出素子の均一性を向上させることができる。
【００１３】
上記本発明の電子放出素子又は本発明の製造方法で得た電子放出素子を用いて電子線装置を構成すると、上記のように電子放出特性の優れた電子放出素子を用いて電子線装置を構成することができ、性能の優れた電子線装置を製造することができる。また、この本発明の電子線装置を用いて画像表示装置を構成すると、より性能の良い画像表示装置とすることができる。
【図面の簡単な説明】
【００１４】
【図１】本発明に係る電子放出素子の一例を示す模式図で、（ａ）は平面図、（ｂ）は（ａ）におけるＡ−Ａ断面図、（ｃ）は正面図である。
【図２】図１に示す電子放出素子の部分拡大模式図で、（ａ）は凹部周りの拡大断面図、（ｂ）は凹部周りの拡大正面図、（ｄ）突起部の頂部付近の拡大断面図である。
【図３】本発明に係る電子放出素子の製造方法の工程の一例を示す説明図で、左側が断面図、右側が正面図である。
【図４】本発明に係る電子放出素子の製造方法の工程の一例を示す説明図で、左側が断面図、右側が正面図である。
【図５】本発明に係る電子放出素子の製造方法の工程の一例を示す説明図で、左側が断面図、右側が正面図である。
【図６】成膜時の圧力（成膜圧力）と得られる膜の密度との関係を示すグラフである。
【図７】導電性の膜における結晶粒部分と結晶粒界部分についての模式図で、（ａ）は低い圧力下で成膜した場合、（ｂ）は高い圧力下で成膜した場合を示す。
【図８】スパッタリング時の全圧を変えた導電性膜についての、エッチング時間とエッチング量の関係を示すグラフである。
【図９】スパッタリング時の全圧を変えた導電性膜についての、エッチング時間と間隔ｄの標準偏差σの変化を示すグラフである。
【図１０】Ｍｏの第一の導電材料層をエッチングした時の変化の説明図である。
【図１１】第二の導電材料層のエッチング時の変化の説明図である。
【図１２】電子線装置及び電子放出特性の測定系の説明図である。
【図１３】ディスプレィパネル、画像表示装置及びテレビジョン装置の説明図である。
【発明を実施するための形態】
【００１５】
以下、図面を参照して、好適な実施の形態を例示的に詳しく説明する。ただし、この実施の形態に記載されている構成部品の寸法、材質、形状、その相対配置等は、特に特定的な記載がない限りは、本発明の範囲をそれらのみに限定する趣旨のものではない。また、以下に説明する図面において、同じ符号は同様の構成要素を示す。
【００１６】
まず、本発明に係る電子放出素子の一例を図１及び図２を用いて説明する。本電子放出素子は、基板１の表面上に積層された絶縁部材３と、基板１との間に絶縁部材３を挟むように、絶縁部材３の上面に設けられたゲート５とを備えている。本例のゲート５は、絶縁部材３上に積層されたゲート５用の導電材料層４と、カソード６用の第一の導電材料層６ａとが一体となって構成している。また、絶縁部材３は、順次積層された第一の絶縁材料層３ａと第二の絶縁材料層３ｂとから構成されている。絶縁部材３は、基板１の表面から立ち上がる少なくとも一の側面部を有しており、この絶縁部材３の側面部を構成する第二の絶縁材料層３ｂの側面部はエッチングにより後退させられて、ゲート５の直下に凹部７が形成されている。また、上記絶縁部材３の側面部を構成する第一の絶縁材料層３ａの側面部には、第一の導電材料層６ａで形成されたカソード６が設けられている。カソード６の先端部は、凹部７の下縁から上方へ突起し、凹部７の下縁の長さ方向に複数の頂部（ピーク）８が形成された突起部となっている。また、上記頂部８の内側斜面（凹部７の内側に向いた斜面）には、第二の導電材料層６ｂで形成された副頂部９が設けられている。
【００１７】
上記電子放出素子は、カソード６とゲート５との間に、ゲート５の電位がカソード６の電位よりも高くなるように電圧を印加することで、カソード６の複数の頂部８と副頂部９とから電子が電界放出される。本発明は、電子放出点として機能する頂部８と共に、この頂部８の内側斜面に更に副頂部９を設けることで電子放出点を増やしているので、アノードへ到達する放出電流を増加させることができる。ゲート５を構成している第一の導電材料層６ａと副頂部９との間には、図２（ａ）に示すように、間隔ｄ′の隙間が形成されている。特に副頂部９の形成は、電子放出点として好ましい間隔ｄ′に制御しやすくし、その結果、電子放出素子の均一性を向上させることができる。
【００１８】
なお、ゲート５の配置位置は、図１（ａ）〜（ｃ）に示す形態に限られるものではない。即ち、電子放出部である複数の頂部８と副頂部９に電界放出可能な電界を印加することができるように、カソード６と所定の間隔を置いて配置されればよい。また、本例におけるゲート５は、ゲート５用の導電材料層４と、カソード６用の第一の導電材料層６ａが積層されて構成されているが、導電材料層４単独で構成することもできる。更に、本例における絶縁部材３は、第一の絶縁材料層３ａと第二の絶縁材料層３ｂの積層体で構成されているが、絶縁部材３を一つの絶縁層で構成したり、三つ以上の複数の絶縁層で構成することもできる。
【００１９】
次に、上記電子放出素子の製造方法における各工程の概要を図３〜図５を用いて説明した後、各工程について詳述する。
【００２０】
（工程１の概要）
第一の絶縁材料層３ａを基板１の表面に形成し、続いて第二の絶縁材料層３ｂを第一の絶縁材料層３ａの上面に積層する。そして、第二の絶縁材料層３ｂの上面にゲート５となる導電材料層４を積層する〔図３（ａ）〕。第二の絶縁材料層３ｂの構成材料は、第一の絶縁材料層３ａの材料に比して、後述する工程３で用いるエッチング液（エッチャント）に対するエッチング量が多くなるように、第一の絶縁材料層３ａの構成材料とは異なる材料が選択される。
【００２１】
（工程２の概要）
次に、導電材料層４、第一の絶縁材料層３ａ、第二の絶縁材料層３ｂに対するエッチング処理（第一のエッチング処理）を行う〔図３（ｂ）〕。第一のエッチング処理は、具体的には、フォトリソグラフィー技術等により、導電材料層４上にレジストパターンを形成した後、導電材料層４、第二の絶縁材料層３ｂ、第一の絶縁層３ａをエッチングする処理である。この第二のエッチング処理を行う工程２により、上面に導電材料層４が積層され、少なくとも一の側面部を有する絶縁部材３が形成される。なお、図３（ｂ）に示す様に、上記絶縁部材３の側面部を構成する第一の絶縁材料層３ａの側面部〔図４（ａ）に示す第一の導電材料層６ａが付設される面〕と、基板１の表面とがなす傾斜角θを９０度よりも小さくすることが好ましい。この傾斜角θは、後述するように、５０度から６０度がより好ましい。更に、上記絶縁部材３の側面部の上方のゲート５の側面部（第一の絶縁材料層３ａの上記側面部の上方の面）と、基板１の表面と平行な面とがなす角度を上記傾斜角θよりも小さくすることが好ましい。
【００２２】
（工程３の概要）
続いて、第二の絶縁材料層３ｂに対するエッチング処理（第二のエッチング処理）を行う〔図３（ｃ）〕。第二のエッチング処理は、第二の絶縁材料層３ｂを選択的にエッチングする処理である。この第二のエッチング処理を行う工程３により、第二の絶縁材料層３ｂの側面部が後退し、前記絶縁部材３の側面部における導電材料層４直下に、第一絶縁材料層３ａと導電材料層４に挟まれた状態の凹部７が形成される。この工程３により、第一の絶縁材料層３ａの上面部の一部が凹部７内に露出する。この露出した第一の絶縁材料層３ａの上面部の一部と、第一の絶縁材料層３ａの前記側面部との間のコーナー部が凹部７の下縁である。
【００２３】
（工程４の概要）
第一の導電材料層６ａをスパッタリング法により堆積させる〔図４（ａ）〕。第一の導電材料層６ａの堆積は、全圧が１．０Ｐａ以下の条件下で、スパッタリング法により行われる。この全圧下で成膜することで、後述する工程５のエッチングによって、有意な頂部８〔図４（ｂ）参照〕を形成するのに適した第一の導電材料層６ａを形成することができる。また、後述する工程７のエッチングに耐える第一の導電材料層６ａとすることができる。第一の導電材料層６ａは、第一の絶縁材料層３ａの側面部から、凹部７内に露出した第一の絶縁材料層３ａの上面にかけて延在するように成膜されると共に、凹部７の下縁から上方へ突起した突起部を形成する。同時に、導電材料層４上及び基板１の表面上にも堆積する。本例において導電材料層４上の第一の導電材料層６ａは、導電材料層４と一体となってゲート５を構成する。図４（ａ）には、第一の絶縁材料層３ａの側面部側の第一の導電材料層６ａと、導電材料層４上の第一の導電材料層６ａとが、凹部７部分で離れて接触しないように成膜した例を示している。しかし、両者が接触するように成膜する場合もある。
【００２４】
（工程５の概要）
続いて、少なくとも第一の導電材料層６ａに対してエッチング処理（第三のエッチング処理）を行い、カソード６を形成する〔図４（ｂ）〕。第三のエッチング処理は、電子放出部である複数の頂部８を形成することを主眼とした処理である。この第三のエッチング処理では第一の導電材料層６ａの露出している表面全てが、エッチング液に曝されることになる。なお、工程４で第一の絶縁材料層３ａの側面部側の第一の導電材料層６ａと、導電材料層４上の第一の導電材料層６ａとを接触するように成膜した場合には、本工程で両者間に間隙を形成する。また、工程４で第一の絶縁材料層３ａの側面部側の第一の導電材料層６ａと、導電材料層４上の第一の導電材料層６ａとを接触しないように成膜した場合には、本工程で両者間の間隔ｄが広げられる。工程５により、図４（ｂ）に示すように、凹部７の下縁から上に向かって突起した突起部に、凹部７の下縁の長さ方向に沿って複数の頂部８が形成される。また、工程５により、凹部７内に付着している余計な第一の導電材料層６ａの構成材料を除去することもできる。
【００２５】
（工程６の概要）
カソード６上から、少なくともその突起部を覆って第二の導電材料層６ｂを堆積する〔図５（ａ）〕。この第二の導電材料層６ｂの形成は、詳しくは後述するが、全圧が１．０Ｐａ以上２．８Ｐａ以下の条件下で、スパッタリング法により行う。この条件で成膜することで、後述する工程７におけるエッチングによって有意な副頂部９〔図５（ｂ）参照〕を形成するのに適した第二の導電材料層６ｂを形成できる。第二の導電材料層６ｂは、第一の絶縁材料層３ａの側面部上のカソード６部分から、凹部７の下縁から突起した突起部にかけて延在するように成膜されると共に、ゲート５上に成膜される。図５（ａ）には、カソード６側の第二の導電材料層６ｂと、ゲート５側の第二の導電材料層６ｂとが接触するように成膜した例を示しているが、両者が接触しないように成膜する場合もある。
【００２６】
（工程７の概要）
続いて、第二の導電材料層６ｂに対してエッチング処理（第四のエッチング処理）を行い、副頂部９を形成する〔図５（ｂ）〕。全圧が１．０Ｐａ以上２．８Ｐａ以下の条件下でスパッタリング法により形成された第二の導電材料層６ｂは、工程４で１．０Ｐａ以下の条件下でスパッタリング法により形成された第一の導電材料層６ａよりもエッチング液への溶解性が大きい。エッチング処理後、第二の導電材料層６ｂの大部分が溶解除去されても、第一の導電材料層６ａは大きくエッチングされることなく、カソード６として残すことができる。特にカソード６の先端部分に形成されている頂部８はゲート５との間に狭い隙間を形成する。カソード６の先端部分に形成された突起部とゲート５間の隙間のうち、頂部８とゲート５との間の隙間は他の隙間より狭く、頂部８の内側斜面の第二の導電材料層６ｂはエッチング処理で溶解しにくく、結果として残留して副頂部９を形成する。
【００２７】
基本的には、以上の工程１〜工程７により、図１に示した電子放出素子を製造することができる。以下、各工程について詳細に説明する。
【００２８】
（工程１の詳細）
工程１は、概要を図３（ａ）で説明した積層工程である。基板１は、電子放出素子を支持するためのベースである。石英ガラス，Ｎａ等の不純物含有量を減少させたガラス、青板ガラス等を用いることができる。基板１に必要な機能としては、機械的強度が高いだけでなく、ドライエッチング、ウェットエッチング、現像液等のアルカリや酸に対して耐性があることが挙げられる。また、画像表示装置に用いる場合は、加熱工程等を経るので、積層する部材との熱膨張率の差が小さいものが好ましい。また、処理を考慮すると、ガラス内部からのアルカリ元素等が電子放出素子に拡散しづらい材料が好ましい。
【００２９】
第一の絶縁材料層３ａと第二の絶縁材料層３ｂを構成する材料は、加工性に優れる材料からなり、例えば窒化シリコン（典型的にはＳｉ3Ｎ4）や酸化シリコン（典型的にはＳｉＯ2）を用いることができる。第一の絶縁材料層３ａと第二の絶縁材料層３ｂは、スパッタリング法等の一般的な真空成膜法、ＣＶＤ法、真空蒸着法で形成することができる。また、第一の絶縁材料層３ａの厚さは、数ｎｍから数十μｍの範囲で設定され、好ましくは数十ｎｍから数百ｎｍの範囲に選択される。第二の絶縁材料層３ｂの厚さは、第一の絶縁材料層３ａよりも薄く、数ｎｍから数百ｎｍの範囲で設定され、好ましくは数ｎｍから数十ｎｍの範囲で選択される。
【００３０】
第一の絶縁材料層３ａと第二の絶縁材料層３ｂを基板１上に積層した後に工程３にて凹部７を形成する場合は、上記第二のエッチング処理に対して、第一の絶縁材料層３ａよりも第二の絶縁材料層３ｂの方がよりエッチング量が多い関係に設定する。望ましくは、第一の絶縁材料層３ａと第二の絶縁材料層３ｂとの間のエッチング量の比は、１０以上であることが好ましく、５０以上であることが更に好ましい。このようなエッチング量の比を得るためには、例えば、第一の絶縁材料層３ａを窒化シリコン膜で形成し、第二の絶縁材料層３ｂを酸化シリコン膜やリン濃度の高いＰＳＧやホウ素濃度の高いＢＳＧ膜等で構成すれば良い。なお、ＰＳＧはリンシリケートガラスであり、ＢＳＧはボロンシリケートガラスである。
【００３１】
ゲート５を構成する導電材料層４は導電性を有しており、蒸着法、スパッタリング法等の一般的真空成膜技術により形成されるものである。導電材料層４の構成材料は、導電性に加えて高い熱伝導率があり、融点が高い材料が望ましい。例えば、Ｂｅ，Ｍｇ，Ｔｉ，Ｚｒ，Ｈｆ，Ｖ，Ｎｂ，Ｔａ，Ｍｏ，Ｗ，Ａｌ，Ｃｕ，Ｎｉ，Ｃｒ，Ａｕ，Ｐｔ，Ｐｄ等の金属又はこれらの合金材料が使用できる。炭化物や硼化物や窒化物も使用できる。また、導電材料層４の厚さは、数ｎｍから数百ｎｍの範囲で設定され、好ましくは数十ｎｍから数百ｎｍの範囲で選択される。
【００３２】
（工程２の詳細）
工程２は、概要を図３（ｂ）で説明した第一のエッチング処理を施す工程である。第一のエッチング処理では、エッチングガスをプラズマ化して材料に照射することで材料の精密なエッチング加工が可能な、ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）を用いることが好ましい。ＲＩＥに用いるガスとしては、加工する対象部材がフッ化物を作る材料である場合には、ＣＦ4やＣＨＦ3やＳＦ6等のフッ素系ガスが選ばれる。加工する対象部材がＳｉやＡｌのような塩化物を形成する材料である場合には、Ｃｌ2、ＢＣｌ3等の塩素系ガスが選ばれる。また、レジストとの選択比を取るためや、エッチング面の平滑性の確保、更にはエッチングスピードを上げるため、水素、酸素、アルゴンガスの少なくともいずれかをエッチングガスに添加することが好ましい。
【００３３】
工程２により、図１に示した絶縁部材３及びゲート５の基本形状が形成される。但し、工程３以降で行われる各種のエッチング処理で、絶縁部材３及びゲート５を構成する導電材料層４が全くエッチングされないことを意味する訳ではない。
【００３４】
絶縁部材３の側面部を構成する第一の絶縁材料層３ａの側面部の傾斜角θ（該側面部と基板１の表面とがなす角度）は、ガス種、圧力等の条件を制御することで所望の値に制御可能である。θは、９０度よりも小さい角度とすることが好ましい。θを９０度よりも小さい角度に設定することで、結果として導電材料層４の側面部を第一の絶縁材料層３ａの側面部よりも後退させることができる。また、導電材料層４の側面部の傾斜角（該側面部と基板１の表面と平行な面とがなす角度）を、第一の絶縁材料層３ａの側面部の傾斜角θよりも小さくすることが好ましい。なお、θは、絶縁部材３の側面部において、第一の絶縁材料層３ａと第二の絶縁材料層３ｂとの境界部から基板１方向へ接線を引いたときに、この接線と基板１の表面とがなす角度で表すことができる。
【００３５】
（工程３の詳細）
工程３は、概要を図３（ｃ）で説明した第二のエッチング処理を施す工程である。工程３のエッチング液は、第二の絶縁材料層３ｂがエッチングされる量に対して、第一の絶縁材料層３ａのエッチングされる量が十分に低くなるように選択される。第二のエッチング処理は、例えば第二の絶縁材料層３ｂが酸化シリコンで形成され、第一の絶縁材料層３ａが窒化シリコンで形成されている場合、エッチング液としてバッファードフッ酸（ＢＨＦ）を用いればよい。ＢＨＦはフッ化アンモニウムとフッ酸との混合溶液である。また、第二の絶縁材料層３ｂが窒化シリコンで形成され、第一の絶縁材料層３ａが酸化シリコンで形成されている場合、エッチング液は熱リン酸系エッチング液を使用すればよい。この工程３により、図１に示した凹部７を備えたパターンが形成される。しかしながら、工程３以降に行われるエッチング処理で、第二の絶縁材料層３ｂが全くエッチングされないことを意味する訳ではない。
【００３６】
凹部７の深さ（奥行き方向の距離）は、電子放出素子のリーク電流に深く関わる。凹部７を深く形成するほどリーク電流の値は小さくなる。しかし、あまり凹部７を深くするとゲート５が変形する等の問題が発生する。このため、凹部７の深さは実用的には３０ｎｍ以上２００ｎｍ以下に設定される。なお、凹部７の深さは、凹部７の下縁である第一の絶縁材料層３ａの端部から、第二の絶縁材料層３ｂの後退した側面部までの距離と言い換えることもできる。凹部７の下縁である第一の絶縁材料層３ａの側面部と上面部間は、角で接続された形態に限定されるものではなく、所定の曲率をもって接続された形態でもよい。
【００３７】
（工程４の詳細）
工程４は、概要を図４（ａ）で説明した第一の導電材料層６ａを形成する工程である。第一の導電材料層６ａは、カソード６を構成する材料をスパッタリング法により成膜することで形成される。第一の導電材料層６ａの構成材料は、導電性があり、電子を電界放出することのできる材料であればよく、好ましくは、２０００℃以上の高融点の材料から選択される。また、第一の導電材料層６ａの構成材料は、５ｅＶ以下の仕事関数材料であり、その酸化物が簡易にエッチング可能な材料であることが好ましい。このような材料の好適な例として、例えば、Ｈｆ，Ｖ，Ｎｂ，Ｔａ，Ｍｏ，Ｗ，Ａｕ，Ｐｔ，Ｐｄ等の金属又はこれらの合金材料が挙げられる。工程５においてエッチング処理を行うことを考慮すると、第一の導電材料層６ａの構成材料としては、Ｍｏ又はＷを用いることが特に好ましい。
【００３８】
第一の導電材料層６ａの構成材料のスパッタリング法による成膜は、２．８Ｐａ以下の全圧下で行う。特に、第一の導電材料層６ａは、次の工程のエッチングで頂部８〔図４（ｂ）参照〕を形成する時、更に工程７のエッチングで副頂部９〔図５（ｂ）参照〕を形成する時、エッチング液に曝されても、カソード６としてエッチング液に耐え残る安定な膜であることが必要である。このため、第一の導電材料層６ａとしては、１．０Ｐａ以下の全圧下でスパッタリングを行って得られる、膜密度が高い（結晶粒部分が多い）膜を用いる。
【００３９】
スパッタ時の全圧が膜質及びエッチング特性へ与える影響について説明する。図６に示すように、スパッタ時の全圧を変化させて導電性膜の成膜を行ったところ、１．０Ｐａを境に、膜密度の減少率が急激に低下することがわかった。このように、１．０Ｐａよりも低い圧力下で成膜した場合は得られる導電性膜の膜密度が高く（結晶粒部分が多くなる）、１．０Ｐａよりも高い圧力下で成膜した場合は導電性膜の膜密度が低くなる（結晶粒界部分が多くなる）。図７に導電性の膜における結晶粒部分と結晶粒界部分についての模式図を示す。結晶粒部分と結晶粒界部分との間にはエッチングの選択比がある。このため、導電性の膜に対して工程５のエッチング処理を行うと、結晶粒界部分が結晶粒部分に比べて優先的にエッチングされると考えられる。この結果、図８に示すように、スパッタ時の全圧の差で、エッチング処理のレート（エッチングレート）に大きな差が生じる。グラフの中でＡ−１で示す曲線は１．７Ｐａの全圧下で成膜した導電性膜の場合を示し、Ｂ−１で示す曲線は、０．１Ｐａの全圧下で成膜した導電性膜の場合を示す。成膜圧力が低いときはエッチングレートが遅く、高いときはエッチングレートが速い。この結果はエッチング処理をＴＭＡＨ（水酸化テトラメチルアンモニウム）の０．３ｗｔ％濃度のエッチング液（４０℃）で行ったときのものである。
【００４０】
図９はスパッタリング時の全圧を変えた時に、エッチング時間の経過による間隔ｄ〔図４（ｂ）参照〕の変化を示すグラフである。この間隔ｄは、カソード６（カソード６を構成する第一の導電材料層６ａ）とゲート５（ゲート５の上層を構成する第一の導電材料層６ａ）間の隙間の距離である。横軸はエッチング時間を表しており、縦軸はカソード６とゲート５との間の間隔ｄの標準偏差σを表している。図９において、Ａ−２で示す曲線は、第一の導電材料層６ａを１．７Ｐａの全圧下で成膜した場合を示しており、全圧が１．０Ｐａ以上２．８Ｐａ以下の範囲ではこのＡ−２と似通った曲線となる。Ａ−３で示す曲線は、第一の導電材料層６ａを３．０Ｐａの全圧下で成膜した場合を示しており、全圧が２．８Ｐａよりも高い範囲ではこのＡ−３と似通った曲線となる。Ｂ−２で示す曲線は、第一の導電材料層６ａを０．１Ｐａの全圧下で成膜した場合を示しており、全圧が１．０Ｐａよりも低い範囲ではこのＢ−２と似通った曲線となる。図７からすると、Ａ−２で代表される、全圧が１．０Ｐａ以上２．８Ｐａ以下の圧力範囲で成膜した場合、エッチング時間によってはこの圧力範囲とは異なる圧力で成膜した場合に比べて大きなσになる。Ａ−３で代表される、２．８Ｐａ以上の大きな全圧下で成膜した場合は、σの変化がエッチング時間に対してより敏感になり、上述した他の圧力範囲で成膜した場合に比べて、制御性が劣る傾向が顕著になる。これは、上述した圧力範囲で成膜した場合に比べて、結晶粒界部分が多く形成されるためと考えられ、また得られるσの最大値も、上述した圧力範囲で成膜した場合に比べて小さな値となる。
【００４１】
一方、Ｂ−２で代表される、１．０Ｐａよりも小さな全圧下で成膜した場合は、工程５のエッチング時間を増やしても、σはほとんど変化しない傾向が顕著になる。これは、上述した他の圧力範囲で成膜した場合に比べて、結晶粒部分が多く形成されるためである。結晶粒部分と結晶粒界部分の差は、金属と金属酸化物の差を意味する。Ｍｏを例に挙げると、結晶粒部分に金属的なＭｏが存在している。一方、結晶粒界部分ではＭｏＯｘ、ＭｏＯ2等のＭｏ酸化物が混在しており、特に最表面でＭｏＯ3が局在化している。ＴＭＡＨ等のアルカリ水溶液をエッチング液として用いた場合、Ｍｏ酸化物がエッチングされやすい。金属Ｍｏは、液中の溶存酸素により酸化が進まない限り、容易にエッチングが進まない。よって、カソード６を構成する第一の導電材料層６ａとして好ましいのは、１．０Ｐａ以下の圧力下でスパッタリングされた導電性膜であり、この膜はエッチング液に耐えて残る安定な膜である。しかし、第一の導電材料層６ａのもうひとつの機能である複数の頂部８を形成する目的に対して、１．０Ｐａ以下の圧力下でスパッタリングされた導電性膜は、頂部８を形成する有意なエッチングが実質的に行われない。この課題への対処は、後述するエッチング工程で説明する。
【００４２】
導電性膜の密度や組成の測定は、一般にはＸＲＲ、ＸＰＳ等が用いられるが、実際の電子放出素子では測定が困難な場合がある。そのような場合には、密度や組成の測定手法として、例えば以下の方法を採用することができる。即ち、ＴＥＭ（透過電子顕微鏡）とＥＥＬＳ（電子エネルギー損失分光）を組み合わせた高分解能電子エネルギー損失分光電子顕微鏡で元素の定量分析を行い、密度や組成を算出することができる。また、カソード６とゲート５側の第一の導電材料層６ａとの間隔ｄの標準偏差σは、例えばＳＥＭにて、カソード６とゲート５との間の隙間の長さ方向に沿って順次間隔ｄを測定し、測定した複数のｄから算出することができる。スパッタ時の全圧が導電性膜の膜質、エッチング特性へ与える影響については、第一の導電材料層６ａとして好適な導電性膜であれば同様の傾向を示す。また、スパッタリング時のパワーや、基板１とスパッタターゲットとの距離等が一般的な範囲であれば、特段の依存性は見られない。
【００４３】
スパッタガスとしては、アルゴン（Ａｒ）ガス、クリプトン（Ｋｒ）ガス、キセノン（Ｘｅ）ガス等を用いることができるが、特にアルゴンガスが製造コストの面から好ましい。スパッタ電源としては、ＤＣ電源、１３．５６ＭＨｚ等の工業用電源周波数のＲＦ電源が使用できる。スパッタリング時のパワーは、放電電力をターゲットの面積で除した値であり、一般的範囲としては、例えば、１Ｗ／ｃｍ2以上５Ｗ／ｃｍ2以下とすることができる。また、スパッタターゲットと基板１との距離は、一般的範囲としては、例えば５０ｍｍ以上２００ｍｍ以下とすることができる。
【００４４】
カソード６を構成する第一の導電材料層６ａとゲート５の上層を構成する第一の導電材料層６ａは、同一材料でも良いし、異なる材料でも良い。しかしながら、製造の容易性、エッチングの制御性から、カソード６を構成する第一の導電材料層６ａとゲート５の上層を構成する第一の導電材料層６ａは同一材料で同時に成膜することが好ましい。これらの膜厚は、１０ｎｍから４０ｎｍの範囲で設定され、好ましくは１５ｎｍから３０ｎｍの範囲で選択される。また、本工程では、カソード６を構成する第一の導電材料層６ａとゲート５の上層を構成する第一の導電材料層６ａとを接触させて形成しても良いし、接触せずに形成しても良い。接触させて形成した場合には、工程５によって、両者間に隙間を形成することができる。
【００４５】
図１に示す態様の電子放出素子を形成する場合、凹部７の下縁から上方へ突起した突起部を形成する必要がある。このため、第一の導電材料層６ａの成膜は基板１の表面に対して垂直方向から成膜材料を供給する指向性スパッタリング法を用いることが好ましい。指向性スパッタでは、例えば、基板１とスパッタターゲットとの角度を設定した上で、基板１とターゲットの間に遮蔽板を設ける。また、成膜材料であるスパッタ粒子（スパッタされた原子又はスパッタされた粒子）に指向性を与えるコリメータを用いる、いわゆるコリメーションスパッタリング法も上記指向性スパッタリング法の範疇である。このようにして、限られた角度のスパッタ粒子のみが被成膜面に入射されるようにする。通常、凹部７内に露出した第一の絶縁材料層３ａの上面部に対するスパッタ粒子の入射角は、０度近くに設定することが好ましい。スパッタ粒子の第一の絶縁材料層３ａの側面部に対する入射角は、第一の絶縁材料層３ａの側面部に持たせた傾斜角θ〔図３（ｂ）参照〕で調整することができる。
【００４６】
（工程５の詳細）
第５の工程は、概要を図４（ｂ）で説明した第三のエッチング処理を施す工程である。第三のエッチング処理としてはドライエッチング、ウェットエッチングの何れでも構わないが、他材料とのエッチング選択比の設定の容易さを考慮して、ウェットエッチングを選択することが好ましい。第一の導電材料層６ａの材料と第三のエッチング処理に用いるエッチング液の組み合わせは、特に限定されるものではない。しかしながら、例えば、第一の導電材料層６ａの材料がモリブデン（Ｍｏ）であれば、エッチング液はＴＭＡＨ（水酸化テトラメチルアンモニウム）やアンモニア水等のアルカリ溶液を用いることが好ましい。また、エッチング液として、２（２−ｎ−ブトキシエトキシ）エタノールとアルカノールアミンの混合物等も用いることもできる。更に、Ｍｏのエッチング液として一般的な酸化剤を含む混合液でも良い。酸化剤を含む混合液としては希釈した過酸化水素水を用いることが好ましい。第一の導電材料層６ａの材料がタングステン（Ｗ）の場合は、硝酸やフッ酸や水酸化ナトリウム溶液等をエッチング液として用いることが好ましい。
【００４７】
前述したように、ＴＭＡＨ等のアルカリ液中における第一の導電材料層６ａのエッチング処理では、第一の導電材料層６ａの膜密度が高いほどエッチングレートが遅い。工程４で形成した１．０Ｐａ以下の圧力下でスパッタされた第一の導電材料層６ａに対しては、例えば高濃度のＴＭＡＨ水溶液を用いることで、第一の導電材料層６ａに有意な頂部８を形成することができる。図１０にＭｏの第一の導電材料層６ａをエッチングした時の変化を示す。エッチング液に浸漬した初期の段階ではＭｏの酸化が進行する。まず、ＭｏはＭｏＯｘに酸化され、膜の体積膨張が起きる。更に酸化が進行し、ＭｏＯｘはＭｏＯ４2-として液中へ溶解する。図１０（ａ）はエッチング前の凹部７周りの断面図と正面図である。図１０（ｂ）は、エッチングの初期段階の凹部７周りの断面図と正面図で、Ｍｏの第一の導電材料層６ａの表面が酸化により体積膨張し、ＭｏとＭｏ酸化物が混在した表面となった状態を示す。また、図１０（ｂ）に示されるように、同じＭｏ膜であっても、その中で電位が卑な部位と貴な部位がそれぞれ存在した状態となっている。エッチングの完了時の凹部７周りの断面図と正面図である図１０（ｃ）に示すように、エッチングの進行と共に卑な部位のＭｏはイオン化して溶解し、貴な部位はそのまま残る。つまり第一の導電材料層６ａの突起部では、図１０（ｂ）に示されるように、溶解した部位と残された部分とが生じ、残された部位が複数の頂部８を形成する。
【００４８】
頂部８は、先行文献に示されるように、第一の導電材料層６ａのスパッタリング法による成膜時にスパッタ圧力の制御で高さを調整しながら形成することもできる。しかし、上記のようにして頂部８を形成すると、高さの揃った頂部８を多数形成しやすいことから好ましい。
【００４９】
（工程６の詳細）
工程６は、概要を図５（ａ）で説明した第二の導電材料層６ｂを設ける工程である。第二の導電材料層６ｂは、副頂部９〔図５（ｂ）参照〕を構成するもので、全圧が１．０Ｐａ以上２．８Ｐａ以下の圧力範囲で、第一の導電材料層６ａの上にスパッタリング法により堆積する。このようにして図５（ａ）に示すように第二の導電材料層６ｂが形成され、詳しくは後述するが、エッチングにより、副頂部９が形成される。第二の導電材料層６ｂの膜厚は５ｎｍから５０ｎｍの範囲で設定され、好ましくは１０ｎｍから２５ｎｍの範囲で選択される。また、図５（ａ）に示すように、第二の導電材料層６ｂは、カソード６上及びゲート５上に形成され、本例においては、カソード６上の第二の導電材料層６ｂと、ゲート５上の第二の導電材料層６ｂとは接凹部７付近で接点を有するものとなっている。
【００５０】
前述したように、全圧が１．０Ｐａ以上２．８Ｐａ以下の圧力範囲でスパッタリング法により堆積された導電性膜は、結晶粒界部分が多く、膜密度は低い。エッチングレートは、全圧１．０Ｐａ以下のスパッタリングで形成した導電性膜よりも著しく速く、同一条件のエッチングで３０〜４０倍速い。これは、これは次工程の第四のエッチング処理で第二の導電材料層６ｂをエッチングしたときに、先に説明した第一の導電性材料層６ａであるカソード６を残すことができるエッチングレート比である。なお、図５（ａ）では、カソード６上の第二の導電材料層６ｂと、ゲート５上の第二の導電材料層６ｂとが接触するように成膜した例を示している。しかし、カソード６上の第二の導電材料層６ｂと、ゲート５上の第二の導電材料層６ｂとが接触しないように成膜する場合もある。また、第二の導電材料層６ｂをカソード６の先端部に形成された頂部８の内側斜面をも含む領域に堆積させるためには、工程４と同様に、指向性スパッタリング法を用いることが好ましい。
【００５１】
（工程７の詳細）
工程７は、概要を図５（ｂ）で説明した第四のエッチング処理を行う工程である。本工程では、第二の導電材料層６ｂに対して第四のエッチング処理を行い、副頂部９を形成する。図１１（ａ）はエッチング初期の凹部７周りの断面図と正面図、図１１（ｂ）エッチング中期の凹部７周りの断面図と正面図、図１１（ｃ）はエッチング完了時の凹部７周りの断面図と正面図である。図１１（ａ）から（ｂ）の変化として示すように、カソード６上の第二の導電材料層６ｂと、ゲート５上の第二の導電材料層６ｂとの接触点の部分は、エッチングの過程でエッチングされにくい部分としてブリッジを生じる。更にエッチングが進行すると、ブリッジを形成していた第二の導電材料層６ｂは溶解し始める。そして、頂部８の内側斜面の第二の導電材料層６ｂはエッチング処理で溶解しにくく、その結果として図１１（ｃ）に示すように副頂部９として残すことができる。
【００５２】
上述したブリッジを経て形成される副頂部９は、ゲート５とカソード６間の間隔が狭くなっている箇所のカソード６の表面に位置する。また、副頂部９は、頂部８の内側斜面から斜め凹部７の内側向きに形成される。副頂部９が突出する方向は、頂部８の内側斜面からゲート５への最短方向となる。副頂部９の位置は、工程２で第一の絶縁層３ａの側面部の傾斜角θが５０〜６０度と小さくなるようにエッチングしておくと、ゲート５が凹部７の下縁より後退するために、頂部８の内側斜面の下方寄りとなり、結果として頂部８から離れる。第一の絶縁層３ａの側面部の傾斜角θが９０度に近いと、頂部８の内側斜面の上方寄りとなり、結果として頂部８に近付く。頂部８と頂部９がある程度離れていた方が両者を共に電子得放出点として機能させやすいので、第一の絶縁層３ａの側面部の傾斜角θは５０〜６０度であることが好ましい。また、後退したゲート５が得やすいことから、ゲート５を構成する導電材料層４の側面部の傾斜角は第一の絶縁層３ａの側面部の傾斜角より小さいことが好ましい。
【００５３】
図１１では、カソード６上の第二の導電材料層６ｂと、ゲート５上の第二の導電材料層６ｂとが接触するようにスパッタリングされた状態からのエッチング処理の態様を示している。しかし、カソード６上の第二の導電材料層６ｂと、ゲート５上の第二の導電材料層６ｂとが接触しないように成膜されている場合でも、エッチング液に浸漬された初期の段階で両者が酸化されて体積膨張を起こすことで接点が生じるようにすることもできる。
【００５４】
次に、上記製造方法により形成される電子放出素子の頂部９とその周辺構造について説明する。
【００５５】
図２に示すように、カソード６は、凹部７の下縁の長さ方向に沿って並んで設けられた複数の頂部８を備えている。副頂部９はこの頂部８の内側斜面とゲート５の最短間隔部に形成される。そして、副頂部９のような微小突起が、頂部８と共に凹部７の下縁の長さ方向に複数並んでいることになる。頂部８は凹部７の下縁から上方へ突起しており、後述するアノード１８（図１２参照）に向かって突出した形態となる。一方、副頂部９は、上述したカソード６の頂部８の内側斜面に形成され、頂部１０の突出する方向はゲート５との最短方向へ向かっているのが特徴である。
【００５６】
なお、図２ではゲート５を構成する導電材料層４の側面部から第一の導電材料層６ａが垂れ下がった態様で図示しているが、第一の導電材料層６ａの膜厚が薄い場合は、導電材料層４がカソード６との狭部を形成することもある。この場合、副頂部９は、頂部８の内側斜面と導電材料層４との間で生じる狭部のうち、最も近接した部位に形成され、副頂部９の突出する方向は導電材料層４との最短部に向かう方向ということになる。
【００５７】
頂部８の内側斜面に突出して、副頂部９は設けられている。副頂部９の周囲とゲート５との距離は、副頂部９とゲート５との距離よりも広くなる。副頂部９から放出された電子はゲート５で等方的に散乱するが、散乱した電子のうち、副頂部９の両脇に散乱した電子は、ゲート５との間隔が広い部分を抜けてアノード１８（図１２参照）に到達することができる。これも放出特性を向上させる原因の一つである。
【００５８】
図２に示されるように、副頂部９を拡大すると、その先端部は曲率半径ｒで代表される形状を有する。この曲率半径ｒに依存して、先端部の電界強度が変化する。ｒが小さいほど電気力線の集中が生じるため、副頂部９の先端に高い電界を形成することが可能となる。実用的にはｒは２ｎｍ以上１２ｎｍ以下でより好ましくは２ｎｍ以上５ｎｍ以下である。ゲート５と副頂部９との間隔ｄ′は、ゲート５での電子の散乱回数の違いに影響するため、ｄ′が大きいほど電子放出効率を高くすることができる。また、放出電流量を向上させることができる。電子を放出させるのに必要な駆動電圧は、ｄ′が１０ｎｍより大きいと大きくなりすぎる。また、駆動時の安定性の観点から、ｄ′が１ｎｍ以上となることが好ましい。１ｎｍより小さいと、電界蒸発や放電、短絡等により副頂部９が駆動時に破壊される可能性がある。そのため、実用的にはｄ′は１ｎｍ以上１０ｎｍ以下で、より好ましくは４ｎｍ以上８ｎｍ以下である。また、副頂部９の高さは、２ｎｍ以上１０ｎｍ以下であることが好ましい。
【００５９】
従来の電子放出素子では、頂部８をカソードに形成し、この頂部８を電子放出点として機能させていたが、更に副頂部９を、前述した製造方法により、頂部８の内側斜面に形成したことにより、電子放出点を増やすことができる。また、ゲート５とカソード６の頂部８間の最短部に副頂部９を形成することが可能で、これにより、副頂部９の先端とゲート５との距離を、好ましい範囲である１ｎｍ以上１０ｎｍ以下に制御することが容易となる。その結果、電子放出効率が高く、放出電流量がより向上する電子放出素子を形成することができる。また、そのような電子放出素子を大面積に形成することが可能となる。
【００６０】
次に、本発明の製造方法によって製造された電子放出素子を用いた電子線装置の一例を図１２で説明する。この電子線装置は、電子放出素子の電子放出特性の測定装置として用いることもできる。この電子線装置は、本発明の製造方法によって製造された電子放出素子のカソード６を、駆動のための配線２に接続し、前記頂部８及び副頂部に対向させて、ゲート５を介してアノード１８を配置することで得ることができる。この装置において、カソード６から放出された電子のアノード１８への到達効率である電子放出効率（η）は、電子放出素子の駆動時に検出される素子電流Ｉｆと、真空中を介してアノード１８へ到達する電流である放出電流Ｉｅを用いて求められる。即ち、η＝Ｉｅ／（Ｉｆ＋Ｉｅ）で与えられる。電子放出特性の測定は図１２に示す構成で行うことができる。図１２において、Ｖｆはゲート５とカソード６の間に印加する電圧であり、ＩｆはＶｆをゲート５とカソード６の間に印加した際にゲート５とカソード６の間に流れる素子電流である。また、Ｖａはカソード６とアノード１８の間に印加される電圧であり、Ｉｅは放出電流である。なお、ここでは、Ｖａをカソード６とアノード１８の間に印加する例を示したが、アノード１８に電位を印加する電源と、カソード６に電位を印加する電源とを別々に設けても良い。図１２に示すように、電子放出素子が設けられた基板１の上方に、ゲート５およびカソード６よりも高電位に規定されるアノード１８を設けることで、複数の頂部８及び副頂部９から放出された電子をアノード１８に到達させる電子線装置が構成される。
【００６１】
次に、上記のような電子線装置を用いた画像表示装置について、図１３を用いて説明する。
【００６２】
図１３（ａ）は電子放出素子をマトリクス状に配置した電子源を用いて構成したディスプレイパネル７７の一例を示す模式図であり、内部がわかるように一部を切り欠いて示している。図１３（ａ）において、６１は電子源基板、６２はＸ方向配線、６３はＹ方向配線であり、電子源基板６１は先に説明した電子放出素子の基板１に相当する。また、６４は上記した電子放出素子群を模式的に示している。なお、Ｘ方向配線６２は、上述のカソード６を共通に接続する配線であり、Ｙ方向配線６３は上述のゲート５を共通に接続する配線である。ここでは、電子放出素子が、Ｘ方向配線６２とＹ方向配線６３の交差部に設けた例を模式的に示しているが、電子放出素子は、Ｘ方向配線６２とＹ方向配線６３の交差部の脇の電子源基板６１上に設けることができる。
【００６３】
Ｘ方向配線６２には、Ｘ方向に配列した電子放出素子６４の行を選択するための走査信号を印加する、不図示の走査信号印加手段が接続される。一方、Ｙ方向配線６３には、Ｙ方向に配列した電子放出素子６４の各列を入力信号に応じて変調するための、不図示の変調信号発生手段が接続される。各電子放出素子に印加される駆動電圧は、当該素子に印加される走査信号と変調信号の差電圧として供給される。この構成においては、単純なマトリクス配線を用いて、個別の電子放出素子６４を選択して、独立に駆動可能とすることができる。
【００６４】
図１３（ａ）において、電子源基板６１はリアプレート７１に固定されている。また、ガラス基板７３の内面に、電子放出素子から放出された電子が照射されることで発光する例えば蛍光体からなる発光体７４と、前述したアノード１８に相当するメタルバック７５と、を積層してフェースプレート７６を構成している。また、リアプレート７１とフェースプレート７６が、リアプレート７１とフェースプレート７６との間に設けられた支持枠７２と、フリットガラス等の接合部材を介して、気密に接合されて、ディスプレィパネル７７が構成されている。ディスプレィパネル７７は、上述の如く、フェースプレート７６、支持枠７２、リアプレート７１で構成される。ここで、リアプレート７１は主に電子源基板６１の強度を補強する目的で設けられるため、電子源基板６１自体で十分な強度を持つ場合には、別体のリアプレート７１は不要とすることができる。一方、フェースプレート７６とリアプレート７１との間に、スペーサーとよばれる不図示の支持体を設置することにより、大気圧に対して十分な強度を持たせた構成とすることもできる。
【００６５】
次に、図１３ｂ）のブロック図を用いて、上述したディスプレィパネル７７を備えた画像表示装置２５並びにテレビジョン装置２７について説明する。
【００６６】
受信回路２０は、チューナーやデコーダ等からなり、衛星放送や地上波等のテレビ信号、ネットワークを介したデータ放送等の各種の信号を受信し、復号化した映像データを画像処理部２１に出力する。尚、上記した「受信した信号」は「入力された信号」と言い換えることができる。画像処理部２１はγ補正回路や解像度変換回路やＩ／Ｆ回路等を含み、画像処理された映像データをディスプレイ（画像表示装置）２５の表示フォーマットに変換して画像表示装置２５に画像信号として出力する。
【００６７】
画像表示装置２５は、前述したディスプレィパネル７７を少なくとも含み、さらに、駆動回路及び駆動回路を制御する制御回路２２をも含む。制御回路２２は、入力した画像信号に補正処理等の信号処理を施すとともに、駆動回路に画像信号及び各種制御信号を出力する。制御回路２２には、同期信号分離回路、ＲＧＢ変換回路、輝度信号変換部、タイミング制御回路等が含まれる。駆動回路は、入力された画像信号に基づいて、ディスプレィパネル７７内部の電子放出素子に駆動信号を出力し、駆動信号に基づきテレビ映像が表示される。駆動回路には、走査回路や変調回路やアノード電位を供給する高圧電源回路等が含まれる。受信回路２０と画像処理回路２１は、セットトップボックス（ＳＴＢ２６）として画像表示装置２５とは別の筐体に収められていてもよいし、また、画像表示装置２５と一体の筐体に収められていてもよい。ここでは、テレビジョン装置２７がテレビ映像を表示する例を説明した。しかし、受信回路２０をインターネット等の回線を通じて配信される映像を受信する回路とすれば、テレビジョン装置２７は、テレビ映像に限らず、様々な映像を表示することができる映像表示装置として機能する。
【００６８】
なお、本発明で製造した電子放出素子を用いた電子線装置は、上記のような画像表示装置２５だけではなく、アノード４９として電子の照射によってＸ線を発生するターゲットを用いることで、Ｘ線装置を構成することもできる。
【実施例】
【００６９】
以下、上記実施の形態に基づいたより具体的な実施例について説明する。
【００７０】
（実施例１）
図３〜図５を参照しながら、本実施例の電子放出素子の製造方法を説明する。
【００７１】
最初に図３（ａ）に示すように基板１上に、第一の絶縁材料層３ａと、第二の絶縁材料層３ｂと、導電材料層４とを順次積層する。基板１としては高歪点低ナトリウムガラス（旭硝子株式会社製 ＰＤ２００）を用いた。第一の絶縁材料層３ａは、窒化シリコン膜をスパッタリング法にて形成し、その厚さとしては５００ｎｍとした。第二の絶縁材料層３ｂは、酸化シリコン膜をスパッタリング法にて形成し、その厚さとしては３０ｎｍとした。導電材料層４は窒化タンタル膜をスパッタリング法にて形成し、その厚さとしては３０ｎｍとした。
【００７２】
次に、図３（ｂ）に示すように、フォトリソグラフィー技術により導電材料層４上にレジストパターンを形成した後、ドライエッチング法を用いて、導電材料層４、第二の絶縁材料層３ｂ、第一の絶縁材料層３ａを順に加工した。この第一のエッチング処理により、上面に導電材料層４が設けられ、基板１の表面から立ち上がった側面部を有する絶縁部材３を形成した。この時のエッチングガスとしては、第一及び第二の絶縁材料層３ａ，３ｂ及び導電材料層４にはフッ化物を作る材料が選択されているため、ＣＦ4系のガスを用いた。このガスを用いてＲＩＥを行った結果、エッチング後の傾斜角は、第一の絶縁材料層３ａの側面部で５０度〜６０度、導電材料層４の側面部でおよそ４０度であった。
【００７３】
レジストを剥離した後、図３（ｃ）に示すようにＢＨＦ（ステラケミファ（株）製 高純度バッファードフッ酸ＬＡＬ１００）を用いて、凹部７の深さが約７０ｎｍになるように第二の絶縁材料層３ｂをエッチングした。ＢＨＦは、ＮＨ4ＨＦ2＝０．９ｗｔ％とＮＦ4Ｆ＝１６．４ｗｔ％の混合物である。この第二のエッチング処理により、絶縁部材３の側面部の導電材料層４の直下に凹部７を形成した。
【００７４】
次に、図４（ａ）に示すように、第一の絶縁材料層３ａの側面部上及び凹部７中に露出した上面部上、更には導電材料層４上に、少なくとも第一の絶縁材料層３ａの側面部上の厚さが２５ｎｍになるようにモリブデン（Ｍｏ）を指向性スパッタリング法で堆積させた。スパッタリングは、基板１の表面がスパッタタ−ゲットに対して水平になるようにセットして行った。本実施例では、スパッタ粒子が限られた角度（具体的には基板１の表面に対して９０±１０°）で基板１の表面に入射されるよう、基板１とターゲットの間に遮蔽板を設けた。また、スパッタリング時のアルゴンプラズマのパワーを１Ｗ／ｃｍ2、基板１とターゲットとの間の距離を１００ｍｍ、全圧を０．４Ｐａとした。そして、凹部７内への第一の導電材料層６ａの構成材料の入り込み量〔図２（ｃ）における距離Ｘ〕が３５ｎｍとなるように第一の導電材料層６ａを形成した。本実施例では、第一の絶縁材料層３ａの側面部上と導電材料層４上とに同時に成膜した。更に、フォトリソグラフィー技術とＭｏのドライエッチング法を用いて、第一の導電材料層６ａのパターン形成を行った。
【００７５】
次に、図４（ｂ）に示すように、第一の導電材料層６ａに対するウェットエッチング処理（第三のエッチング処理）を行った。エッチング液には濃度２．３８ｗｔ％のＴＭＡＨ（テトラメチルアンモニウムハイドライド）水溶液を用いた。このエッチング液に第一の導電材料層６ａを１８０秒間浸漬処理した後に、流水で５分間洗浄した。このようにして第一の導電材料層６ａに対するアルカリ処理を行うことで、第一の導電材料層６ａの突起部に、凹部７の下縁の長さ方向に沿って多数の頂部８を形成した。
【００７６】
次に、図５（ａ）に示すように、第一の導電材料層６ａの上に、第二の導電材料層６ｂとして、膜厚が２０ｎｍなるようにモリブデン（Ｍｏ）を指向性スパッタリング法により堆積させた。スパッタリングは１．７Ｐａの全圧下で行った。第二の導電材料層６ｂの成膜は、カソード６側の第二の導電材料層６ｂとゲート５側の第二の導電材料層６ｂとの間に接点を生じるように行った。更に、フォトリソグラフィー技術とＭｏのドライエッチング法を用いて、第二の導電材料層６ｂのパターン形成を行った。
【００７７】
最後に、図５（ｂ）に示すように、第二の導電材料層６ｂに対するウェットエッチング処理（第四のエッチング処理）を行った。エッチング液には濃度０．３ｗｔ％のＴＭＡＨ（テトラメチルアンモニウムハイドライド）水溶液を用いた。このエッチング液に第二の導電材料層６ｂを６０秒間浸漬処理した後に、流水で５分間洗浄した。このようにして第二の導電材料膜６ｂに対するアルカリ処理を行うことで、第一の導電材料層６ａの突起部に形成された頂部８の内側斜面に残留した第二の導電材料層６ｂで副頂部９を形成した。
【００７８】
上記の工程で得た電子放出素子をマトリクス状に配列して電子源を作製し、これを用いて、図１３（ａ）に示すディスプレィパネル７７を作製した。具体的には、ガラス基板からなるリアプレート７１の上に、１０８０行のＸ方向配線（行配線）６２と、３×１９２０列のＹ方向配線（列配線）６３とを、銀ペーストを用いたスクリーン印刷法で形成した。続いて、電子放出素子６２を、Ｘ方向配線６２とＹ方向配線６３との各交差部の近傍に形成した。一方で、ガラス基板７３の表面に、１０８０×３×１９２０個の蛍光体７４（１０８０行×１９２０列の画素）を形成し、その上に、アルミニウムからなるメタルバック７５を積層して、フェースプレート７６を形成した。そして、真空チャンバー内で、リアプレート７１とフェースプレート７６との間に、フリットガラスを予め設けた支持枠７２を配置し、リアプレート７１と支持枠の間とフェースプレート７６と支持枠の間を、フリットガラスによって気密に封着した。以上により、内部が真空に維持されたＦＥＤディスプレイ（ディスプレィパネル７７）を形成した。そして、このディスプレィパネル７７を用いて図１３（ｂ）に示すテレビジョン装置２７を形成したところ、高輝度な画像を面内均一に表示することができた。
【００７９】
本実施例で作製した電子放出素子の電子放出効率ηは平均６．２％であった。また、電子放出素子毎のばらつきは０．９％であった。また、本実施例の製造方法で形成した電子放出素子をＳＥＭで確認したところ、副頂部に相当する突起が１μｍあたり１５〜２０個形成されていた。いずれの突起もゲートと突起先端までの距離が１ｎｍから１０ｎｍの範囲に含まれていた。また、これら突起の一部をＴＥＭで断面観察したところ、突起の位置と突出方向は、当該副頂部が形成されたカソードの頂部のゲートに最も近い位置とゲートとの最短距離方向に一致した。
【００８０】
（比較例１）
図５（ａ），（ｂ）に示す第二の導電材料層６ｂの形成とそのエッチングを行わなかった他は実施例１と同様にして電子放出素子を作製した。この電子放出素子で図１３（ａ）に示すディスプレィパネル７７を作製し、テレビジョン装置２７を形成したところ、実施例１に比して輝度が劣り、また一部の領域では輝度のばらつきがみられた。実施例１と同様に電子放出効率ηを測定したところ、平均５．５％であった。また電子放出素子毎のばらつきは２．１％であり、実施例１よりやや大きくなった。
【００８１】
また、比較例１の製造方法で形成した電子放出素子をＳＥＭで確認したところ、頂部に相当する突起が実施例１と同じく形成されているのがＳＥＭで確認できた。しかし、断面をＴＥＭ観察したところ、実施例１で観られた副頂部に相当する微小突起は存在しなかった。頂部について詳細に確認したところ、一部の電子放出部において、ゲート端部と突起先端までの距離が１０ｎｍ以上であった。
【符号の説明】
【００８２】
１：基板、２：配線、３：絶縁部材、３ａ：第一の絶縁材料層、３ｂ：第二の絶縁材料層、４：導電材料層、５：ゲート、６：カソード、６ａ：第一の導電材料層、６ｂ：第二の導電材料層、７：凹部、８：頂部、９：副頂部、１８：アノード、６１：電子源基板、６２：Ｘ方向配線、６３：Ｙ方向配線、６４：電子放出素子（群）、７１：リアプレート、７２：支持枠、７３：ガラス基板、７４：発光体、７５：メタルバック、７６：フェースプレート、７７：ディスプレィパネル、２０：受信回路、２１：画像処理部、２２：制御回路、２５：画像表示装置、２６：セットトップボックス、２７：テレビジョン装置
【技術分野】
【０００１】
本発明は、電界放出型の電子放出素子、この電子放出素子を用いた電子線装置、この電子線装置を用いた画像表示装置及びこれらの製造方法に関する。
【背景技術】
【０００２】
従来、電界放出型の電子放出素子として、特許文献１に示される電子放出素子が知られている。即ち、この特許文献１に示される電子放出素子は、基板上に配置され、基板の表面から立ち上がる少なくとも一の側面部を有する絶縁部材と、この絶縁部材の上面に設けられたゲートとを備えている。そして、上記側面部におけるゲートの直下には凹部が形成されており、この凹部の下縁から上方へ突起した突起部を有するカソードを備えている。また、特許文献１は、カソードの突起部が高さ分布を有していることを開示しており、しかもこの高さ分布を有する突起部とゲートとの距離を調整することで均一な電子放出特性の電子放出素子が得られることを開示している。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１０−２６２８９２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１に示されるような電子放出素子は、突起部が高さ分布を有することで複数の頂部を備えており、この頂部に電界が集中しやすいことから、頂部から電子が放出されることになる。このため、突起部の頂部とゲートの距離を適切に調整することで良好な電子放出特性を得ることができる。
【０００５】
しかしながら、例えばより性能の良い画像表示装置を得るためには更なる電子放出特性の向上が求められるが、突起部の頂部とゲートの距離調整だけでは電子放出特性の向上に限度があり、これに応じきれない問題がある。
【０００６】
本発明は、上記従来の問題点に鑑みてなされたもので、ゲートと、このゲートと対向する突起部を有するカソードとを備え、突起部が複数の頂部を有する電子放出素子について、更なる電子放出特性の向上を計ることを目的とする。また、併せて、性能のよい電子源装置及び画像表示装置を得ることを目的とする。
【課題を解決するための手段】
【０００７】
本発明の第一は、基板の上に配置され、該基板の表面から立ち上がる少なくとも一の側面部を有する絶縁部材と、該絶縁部材の上面に設けられたゲートと、前記側面部の前記ゲートの直下に形成された凹部と、該凹部の下縁から上方へ突起し、該下縁の長さ方向に複数の頂部が形成された突起部を有するカソードとを備えた電子放出素子の製造方法において、全圧が１．０Ｐａよりも低い圧力下のスパッタリング法で形成した第一の導電材料層で前記カソードを形成した後、全圧が１．０Ｐａ以上２．８Ｐａ以下の圧力下のパッタリング法によって少なくとも前記突起部に第二の導電性材料層を形成し、該第二の導電性材料層をエッチングして、前記突起部の頂部の内側斜面に残留させた第二の導電材料層で副頂部を形成することを特徴とする電子放出素子の製造方法を提供するものである。
【０００８】
本発明の第二は、上記電子放出素子の製造方法で製造した電子放出素子を用いた電子線装置の製造方法を提供するもので、本発明の第三は、この電子線装置の製造方法で製造した電子線装置を用いた画像表示装置の製造方法を提供するものである。
【０００９】
本発明の第四は、基板上に配置され、該基板の表面から立ち上がる少なくとも一の側面部を有する絶縁部材と、該絶縁部材の上面に設けられたゲートと、前記側面部の前記ゲートの直下に形成された凹部と、該凹部の下縁から上方へ突起し、該下縁の長さ方向に複数の頂部が形成された突起部を有するカソードとを備えた電子放出素子において、前記突起部の頂部の内側斜面に副頂部が形成されていることを特徴とする電子放出素子を提供するものである。
【００１０】
本発明の第五は、上記電子放出素子を用いた電子線装置を提供するもので、本発明の第六は、この電子線装置を用いた画像表示装置を提供するものである。
【発明の効果】
【００１１】
本発明に係る電子放出素子は、カソードの突起部に形成された頂部の内側斜面に副頂部が形成されてたものとなっている。この副頂部は、頂部と共に電解が集中しやすい凸部を構成し、電子放出点となる。このため、本発明に係る電子放出素子は、副頂部を有さない頂部のみの電子放出素子に比して、副頂部の数だけ電子放出点が多くなり、電子放出特性が向上されたものとなる。
【００１２】
一方、本発明の製造方法によれば、第二の導電材料層は、第一の導電材料層に比して高い全圧下でのスパッタリングにより形成されていることにより、第一の導電材料層に比してエッチングされやすい状態とすることができる。このため、第一の導電材料層で形成したカソードの溶解を抑制しながら、第二の導電材料層を取り除くエッチング処理が可能である。ところで、カソードの突起部とゲートの間隔の中でも、特に突起部の頂部とゲートの間隔は狭く、この頂部の内側斜面はエッチングされにくい。その結果、第二の導電材料層のエッチング時に、頂部の内側斜面に第二の導電材料層が残留して副頂部を形成することができ、電子放出点を増やして、放出電流を増加させることができる。また、副頂部の形成時にゲートとの間隔を電子放出点として好ましい間隔に制御しやすくし、その結果、電子放出素子の均一性を向上させることができる。
【００１３】
上記本発明の電子放出素子又は本発明の製造方法で得た電子放出素子を用いて電子線装置を構成すると、上記のように電子放出特性の優れた電子放出素子を用いて電子線装置を構成することができ、性能の優れた電子線装置を製造することができる。また、この本発明の電子線装置を用いて画像表示装置を構成すると、より性能の良い画像表示装置とすることができる。
【図面の簡単な説明】
【００１４】
【図１】本発明に係る電子放出素子の一例を示す模式図で、（ａ）は平面図、（ｂ）は（ａ）におけるＡ−Ａ断面図、（ｃ）は正面図である。
【図２】図１に示す電子放出素子の部分拡大模式図で、（ａ）は凹部周りの拡大断面図、（ｂ）は凹部周りの拡大正面図、（ｄ）突起部の頂部付近の拡大断面図である。
【図３】本発明に係る電子放出素子の製造方法の工程の一例を示す説明図で、左側が断面図、右側が正面図である。
【図４】本発明に係る電子放出素子の製造方法の工程の一例を示す説明図で、左側が断面図、右側が正面図である。
【図５】本発明に係る電子放出素子の製造方法の工程の一例を示す説明図で、左側が断面図、右側が正面図である。
【図６】成膜時の圧力（成膜圧力）と得られる膜の密度との関係を示すグラフである。
【図７】導電性の膜における結晶粒部分と結晶粒界部分についての模式図で、（ａ）は低い圧力下で成膜した場合、（ｂ）は高い圧力下で成膜した場合を示す。
【図８】スパッタリング時の全圧を変えた導電性膜についての、エッチング時間とエッチング量の関係を示すグラフである。
【図９】スパッタリング時の全圧を変えた導電性膜についての、エッチング時間と間隔ｄの標準偏差σの変化を示すグラフである。
【図１０】Ｍｏの第一の導電材料層をエッチングした時の変化の説明図である。
【図１１】第二の導電材料層のエッチング時の変化の説明図である。
【図１２】電子線装置及び電子放出特性の測定系の説明図である。
【図１３】ディスプレィパネル、画像表示装置及びテレビジョン装置の説明図である。
【発明を実施するための形態】
【００１５】
以下、図面を参照して、好適な実施の形態を例示的に詳しく説明する。ただし、この実施の形態に記載されている構成部品の寸法、材質、形状、その相対配置等は、特に特定的な記載がない限りは、本発明の範囲をそれらのみに限定する趣旨のものではない。また、以下に説明する図面において、同じ符号は同様の構成要素を示す。
【００１６】
まず、本発明に係る電子放出素子の一例を図１及び図２を用いて説明する。本電子放出素子は、基板１の表面上に積層された絶縁部材３と、基板１との間に絶縁部材３を挟むように、絶縁部材３の上面に設けられたゲート５とを備えている。本例のゲート５は、絶縁部材３上に積層されたゲート５用の導電材料層４と、カソード６用の第一の導電材料層６ａとが一体となって構成している。また、絶縁部材３は、順次積層された第一の絶縁材料層３ａと第二の絶縁材料層３ｂとから構成されている。絶縁部材３は、基板１の表面から立ち上がる少なくとも一の側面部を有しており、この絶縁部材３の側面部を構成する第二の絶縁材料層３ｂの側面部はエッチングにより後退させられて、ゲート５の直下に凹部７が形成されている。また、上記絶縁部材３の側面部を構成する第一の絶縁材料層３ａの側面部には、第一の導電材料層６ａで形成されたカソード６が設けられている。カソード６の先端部は、凹部７の下縁から上方へ突起し、凹部７の下縁の長さ方向に複数の頂部（ピーク）８が形成された突起部となっている。また、上記頂部８の内側斜面（凹部７の内側に向いた斜面）には、第二の導電材料層６ｂで形成された副頂部９が設けられている。
【００１７】
上記電子放出素子は、カソード６とゲート５との間に、ゲート５の電位がカソード６の電位よりも高くなるように電圧を印加することで、カソード６の複数の頂部８と副頂部９とから電子が電界放出される。本発明は、電子放出点として機能する頂部８と共に、この頂部８の内側斜面に更に副頂部９を設けることで電子放出点を増やしているので、アノードへ到達する放出電流を増加させることができる。ゲート５を構成している第一の導電材料層６ａと副頂部９との間には、図２（ａ）に示すように、間隔ｄ′の隙間が形成されている。特に副頂部９の形成は、電子放出点として好ましい間隔ｄ′に制御しやすくし、その結果、電子放出素子の均一性を向上させることができる。
【００１８】
なお、ゲート５の配置位置は、図１（ａ）〜（ｃ）に示す形態に限られるものではない。即ち、電子放出部である複数の頂部８と副頂部９に電界放出可能な電界を印加することができるように、カソード６と所定の間隔を置いて配置されればよい。また、本例におけるゲート５は、ゲート５用の導電材料層４と、カソード６用の第一の導電材料層６ａが積層されて構成されているが、導電材料層４単独で構成することもできる。更に、本例における絶縁部材３は、第一の絶縁材料層３ａと第二の絶縁材料層３ｂの積層体で構成されているが、絶縁部材３を一つの絶縁層で構成したり、三つ以上の複数の絶縁層で構成することもできる。
【００１９】
次に、上記電子放出素子の製造方法における各工程の概要を図３〜図５を用いて説明した後、各工程について詳述する。
【００２０】
（工程１の概要）
第一の絶縁材料層３ａを基板１の表面に形成し、続いて第二の絶縁材料層３ｂを第一の絶縁材料層３ａの上面に積層する。そして、第二の絶縁材料層３ｂの上面にゲート５となる導電材料層４を積層する〔図３（ａ）〕。第二の絶縁材料層３ｂの構成材料は、第一の絶縁材料層３ａの材料に比して、後述する工程３で用いるエッチング液（エッチャント）に対するエッチング量が多くなるように、第一の絶縁材料層３ａの構成材料とは異なる材料が選択される。
【００２１】
（工程２の概要）
次に、導電材料層４、第一の絶縁材料層３ａ、第二の絶縁材料層３ｂに対するエッチング処理（第一のエッチング処理）を行う〔図３（ｂ）〕。第一のエッチング処理は、具体的には、フォトリソグラフィー技術等により、導電材料層４上にレジストパターンを形成した後、導電材料層４、第二の絶縁材料層３ｂ、第一の絶縁層３ａをエッチングする処理である。この第二のエッチング処理を行う工程２により、上面に導電材料層４が積層され、少なくとも一の側面部を有する絶縁部材３が形成される。なお、図３（ｂ）に示す様に、上記絶縁部材３の側面部を構成する第一の絶縁材料層３ａの側面部〔図４（ａ）に示す第一の導電材料層６ａが付設される面〕と、基板１の表面とがなす傾斜角θを９０度よりも小さくすることが好ましい。この傾斜角θは、後述するように、５０度から６０度がより好ましい。更に、上記絶縁部材３の側面部の上方のゲート５の側面部（第一の絶縁材料層３ａの上記側面部の上方の面）と、基板１の表面と平行な面とがなす角度を上記傾斜角θよりも小さくすることが好ましい。
【００２２】
（工程３の概要）
続いて、第二の絶縁材料層３ｂに対するエッチング処理（第二のエッチング処理）を行う〔図３（ｃ）〕。第二のエッチング処理は、第二の絶縁材料層３ｂを選択的にエッチングする処理である。この第二のエッチング処理を行う工程３により、第二の絶縁材料層３ｂの側面部が後退し、前記絶縁部材３の側面部における導電材料層４直下に、第一絶縁材料層３ａと導電材料層４に挟まれた状態の凹部７が形成される。この工程３により、第一の絶縁材料層３ａの上面部の一部が凹部７内に露出する。この露出した第一の絶縁材料層３ａの上面部の一部と、第一の絶縁材料層３ａの前記側面部との間のコーナー部が凹部７の下縁である。
【００２３】
（工程４の概要）
第一の導電材料層６ａをスパッタリング法により堆積させる〔図４（ａ）〕。第一の導電材料層６ａの堆積は、全圧が１．０Ｐａ以下の条件下で、スパッタリング法により行われる。この全圧下で成膜することで、後述する工程５のエッチングによって、有意な頂部８〔図４（ｂ）参照〕を形成するのに適した第一の導電材料層６ａを形成することができる。また、後述する工程７のエッチングに耐える第一の導電材料層６ａとすることができる。第一の導電材料層６ａは、第一の絶縁材料層３ａの側面部から、凹部７内に露出した第一の絶縁材料層３ａの上面にかけて延在するように成膜されると共に、凹部７の下縁から上方へ突起した突起部を形成する。同時に、導電材料層４上及び基板１の表面上にも堆積する。本例において導電材料層４上の第一の導電材料層６ａは、導電材料層４と一体となってゲート５を構成する。図４（ａ）には、第一の絶縁材料層３ａの側面部側の第一の導電材料層６ａと、導電材料層４上の第一の導電材料層６ａとが、凹部７部分で離れて接触しないように成膜した例を示している。しかし、両者が接触するように成膜する場合もある。
【００２４】
（工程５の概要）
続いて、少なくとも第一の導電材料層６ａに対してエッチング処理（第三のエッチング処理）を行い、カソード６を形成する〔図４（ｂ）〕。第三のエッチング処理は、電子放出部である複数の頂部８を形成することを主眼とした処理である。この第三のエッチング処理では第一の導電材料層６ａの露出している表面全てが、エッチング液に曝されることになる。なお、工程４で第一の絶縁材料層３ａの側面部側の第一の導電材料層６ａと、導電材料層４上の第一の導電材料層６ａとを接触するように成膜した場合には、本工程で両者間に間隙を形成する。また、工程４で第一の絶縁材料層３ａの側面部側の第一の導電材料層６ａと、導電材料層４上の第一の導電材料層６ａとを接触しないように成膜した場合には、本工程で両者間の間隔ｄが広げられる。工程５により、図４（ｂ）に示すように、凹部７の下縁から上に向かって突起した突起部に、凹部７の下縁の長さ方向に沿って複数の頂部８が形成される。また、工程５により、凹部７内に付着している余計な第一の導電材料層６ａの構成材料を除去することもできる。
【００２５】
（工程６の概要）
カソード６上から、少なくともその突起部を覆って第二の導電材料層６ｂを堆積する〔図５（ａ）〕。この第二の導電材料層６ｂの形成は、詳しくは後述するが、全圧が１．０Ｐａ以上２．８Ｐａ以下の条件下で、スパッタリング法により行う。この条件で成膜することで、後述する工程７におけるエッチングによって有意な副頂部９〔図５（ｂ）参照〕を形成するのに適した第二の導電材料層６ｂを形成できる。第二の導電材料層６ｂは、第一の絶縁材料層３ａの側面部上のカソード６部分から、凹部７の下縁から突起した突起部にかけて延在するように成膜されると共に、ゲート５上に成膜される。図５（ａ）には、カソード６側の第二の導電材料層６ｂと、ゲート５側の第二の導電材料層６ｂとが接触するように成膜した例を示しているが、両者が接触しないように成膜する場合もある。
【００２６】
（工程７の概要）
続いて、第二の導電材料層６ｂに対してエッチング処理（第四のエッチング処理）を行い、副頂部９を形成する〔図５（ｂ）〕。全圧が１．０Ｐａ以上２．８Ｐａ以下の条件下でスパッタリング法により形成された第二の導電材料層６ｂは、工程４で１．０Ｐａ以下の条件下でスパッタリング法により形成された第一の導電材料層６ａよりもエッチング液への溶解性が大きい。エッチング処理後、第二の導電材料層６ｂの大部分が溶解除去されても、第一の導電材料層６ａは大きくエッチングされることなく、カソード６として残すことができる。特にカソード６の先端部分に形成されている頂部８はゲート５との間に狭い隙間を形成する。カソード６の先端部分に形成された突起部とゲート５間の隙間のうち、頂部８とゲート５との間の隙間は他の隙間より狭く、頂部８の内側斜面の第二の導電材料層６ｂはエッチング処理で溶解しにくく、結果として残留して副頂部９を形成する。
【００２７】
基本的には、以上の工程１〜工程７により、図１に示した電子放出素子を製造することができる。以下、各工程について詳細に説明する。
【００２８】
（工程１の詳細）
工程１は、概要を図３（ａ）で説明した積層工程である。基板１は、電子放出素子を支持するためのベースである。石英ガラス，Ｎａ等の不純物含有量を減少させたガラス、青板ガラス等を用いることができる。基板１に必要な機能としては、機械的強度が高いだけでなく、ドライエッチング、ウェットエッチング、現像液等のアルカリや酸に対して耐性があることが挙げられる。また、画像表示装置に用いる場合は、加熱工程等を経るので、積層する部材との熱膨張率の差が小さいものが好ましい。また、処理を考慮すると、ガラス内部からのアルカリ元素等が電子放出素子に拡散しづらい材料が好ましい。
【００２９】
第一の絶縁材料層３ａと第二の絶縁材料層３ｂを構成する材料は、加工性に優れる材料からなり、例えば窒化シリコン（典型的にはＳｉ3Ｎ4）や酸化シリコン（典型的にはＳｉＯ2）を用いることができる。第一の絶縁材料層３ａと第二の絶縁材料層３ｂは、スパッタリング法等の一般的な真空成膜法、ＣＶＤ法、真空蒸着法で形成することができる。また、第一の絶縁材料層３ａの厚さは、数ｎｍから数十μｍの範囲で設定され、好ましくは数十ｎｍから数百ｎｍの範囲に選択される。第二の絶縁材料層３ｂの厚さは、第一の絶縁材料層３ａよりも薄く、数ｎｍから数百ｎｍの範囲で設定され、好ましくは数ｎｍから数十ｎｍの範囲で選択される。
【００３０】
第一の絶縁材料層３ａと第二の絶縁材料層３ｂを基板１上に積層した後に工程３にて凹部７を形成する場合は、上記第二のエッチング処理に対して、第一の絶縁材料層３ａよりも第二の絶縁材料層３ｂの方がよりエッチング量が多い関係に設定する。望ましくは、第一の絶縁材料層３ａと第二の絶縁材料層３ｂとの間のエッチング量の比は、１０以上であることが好ましく、５０以上であることが更に好ましい。このようなエッチング量の比を得るためには、例えば、第一の絶縁材料層３ａを窒化シリコン膜で形成し、第二の絶縁材料層３ｂを酸化シリコン膜やリン濃度の高いＰＳＧやホウ素濃度の高いＢＳＧ膜等で構成すれば良い。なお、ＰＳＧはリンシリケートガラスであり、ＢＳＧはボロンシリケートガラスである。
【００３１】
ゲート５を構成する導電材料層４は導電性を有しており、蒸着法、スパッタリング法等の一般的真空成膜技術により形成されるものである。導電材料層４の構成材料は、導電性に加えて高い熱伝導率があり、融点が高い材料が望ましい。例えば、Ｂｅ，Ｍｇ，Ｔｉ，Ｚｒ，Ｈｆ，Ｖ，Ｎｂ，Ｔａ，Ｍｏ，Ｗ，Ａｌ，Ｃｕ，Ｎｉ，Ｃｒ，Ａｕ，Ｐｔ，Ｐｄ等の金属又はこれらの合金材料が使用できる。炭化物や硼化物や窒化物も使用できる。また、導電材料層４の厚さは、数ｎｍから数百ｎｍの範囲で設定され、好ましくは数十ｎｍから数百ｎｍの範囲で選択される。
【００３２】
（工程２の詳細）
工程２は、概要を図３（ｂ）で説明した第一のエッチング処理を施す工程である。第一のエッチング処理では、エッチングガスをプラズマ化して材料に照射することで材料の精密なエッチング加工が可能な、ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）を用いることが好ましい。ＲＩＥに用いるガスとしては、加工する対象部材がフッ化物を作る材料である場合には、ＣＦ4やＣＨＦ3やＳＦ6等のフッ素系ガスが選ばれる。加工する対象部材がＳｉやＡｌのような塩化物を形成する材料である場合には、Ｃｌ2、ＢＣｌ3等の塩素系ガスが選ばれる。また、レジストとの選択比を取るためや、エッチング面の平滑性の確保、更にはエッチングスピードを上げるため、水素、酸素、アルゴンガスの少なくともいずれかをエッチングガスに添加することが好ましい。
【００３３】
工程２により、図１に示した絶縁部材３及びゲート５の基本形状が形成される。但し、工程３以降で行われる各種のエッチング処理で、絶縁部材３及びゲート５を構成する導電材料層４が全くエッチングされないことを意味する訳ではない。
【００３４】
絶縁部材３の側面部を構成する第一の絶縁材料層３ａの側面部の傾斜角θ（該側面部と基板１の表面とがなす角度）は、ガス種、圧力等の条件を制御することで所望の値に制御可能である。θは、９０度よりも小さい角度とすることが好ましい。θを９０度よりも小さい角度に設定することで、結果として導電材料層４の側面部を第一の絶縁材料層３ａの側面部よりも後退させることができる。また、導電材料層４の側面部の傾斜角（該側面部と基板１の表面と平行な面とがなす角度）を、第一の絶縁材料層３ａの側面部の傾斜角θよりも小さくすることが好ましい。なお、θは、絶縁部材３の側面部において、第一の絶縁材料層３ａと第二の絶縁材料層３ｂとの境界部から基板１方向へ接線を引いたときに、この接線と基板１の表面とがなす角度で表すことができる。
【００３５】
（工程３の詳細）
工程３は、概要を図３（ｃ）で説明した第二のエッチング処理を施す工程である。工程３のエッチング液は、第二の絶縁材料層３ｂがエッチングされる量に対して、第一の絶縁材料層３ａのエッチングされる量が十分に低くなるように選択される。第二のエッチング処理は、例えば第二の絶縁材料層３ｂが酸化シリコンで形成され、第一の絶縁材料層３ａが窒化シリコンで形成されている場合、エッチング液としてバッファードフッ酸（ＢＨＦ）を用いればよい。ＢＨＦはフッ化アンモニウムとフッ酸との混合溶液である。また、第二の絶縁材料層３ｂが窒化シリコンで形成され、第一の絶縁材料層３ａが酸化シリコンで形成されている場合、エッチング液は熱リン酸系エッチング液を使用すればよい。この工程３により、図１に示した凹部７を備えたパターンが形成される。しかしながら、工程３以降に行われるエッチング処理で、第二の絶縁材料層３ｂが全くエッチングされないことを意味する訳ではない。
【００３６】
凹部７の深さ（奥行き方向の距離）は、電子放出素子のリーク電流に深く関わる。凹部７を深く形成するほどリーク電流の値は小さくなる。しかし、あまり凹部７を深くするとゲート５が変形する等の問題が発生する。このため、凹部７の深さは実用的には３０ｎｍ以上２００ｎｍ以下に設定される。なお、凹部７の深さは、凹部７の下縁である第一の絶縁材料層３ａの端部から、第二の絶縁材料層３ｂの後退した側面部までの距離と言い換えることもできる。凹部７の下縁である第一の絶縁材料層３ａの側面部と上面部間は、角で接続された形態に限定されるものではなく、所定の曲率をもって接続された形態でもよい。
【００３７】
（工程４の詳細）
工程４は、概要を図４（ａ）で説明した第一の導電材料層６ａを形成する工程である。第一の導電材料層６ａは、カソード６を構成する材料をスパッタリング法により成膜することで形成される。第一の導電材料層６ａの構成材料は、導電性があり、電子を電界放出することのできる材料であればよく、好ましくは、２０００℃以上の高融点の材料から選択される。また、第一の導電材料層６ａの構成材料は、５ｅＶ以下の仕事関数材料であり、その酸化物が簡易にエッチング可能な材料であることが好ましい。このような材料の好適な例として、例えば、Ｈｆ，Ｖ，Ｎｂ，Ｔａ，Ｍｏ，Ｗ，Ａｕ，Ｐｔ，Ｐｄ等の金属又はこれらの合金材料が挙げられる。工程５においてエッチング処理を行うことを考慮すると、第一の導電材料層６ａの構成材料としては、Ｍｏ又はＷを用いることが特に好ましい。
【００３８】
第一の導電材料層６ａの構成材料のスパッタリング法による成膜は、２．８Ｐａ以下の全圧下で行う。特に、第一の導電材料層６ａは、次の工程のエッチングで頂部８〔図４（ｂ）参照〕を形成する時、更に工程７のエッチングで副頂部９〔図５（ｂ）参照〕を形成する時、エッチング液に曝されても、カソード６としてエッチング液に耐え残る安定な膜であることが必要である。このため、第一の導電材料層６ａとしては、１．０Ｐａ以下の全圧下でスパッタリングを行って得られる、膜密度が高い（結晶粒部分が多い）膜を用いる。
【００３９】
スパッタ時の全圧が膜質及びエッチング特性へ与える影響について説明する。図６に示すように、スパッタ時の全圧を変化させて導電性膜の成膜を行ったところ、１．０Ｐａを境に、膜密度の減少率が急激に低下することがわかった。このように、１．０Ｐａよりも低い圧力下で成膜した場合は得られる導電性膜の膜密度が高く（結晶粒部分が多くなる）、１．０Ｐａよりも高い圧力下で成膜した場合は導電性膜の膜密度が低くなる（結晶粒界部分が多くなる）。図７に導電性の膜における結晶粒部分と結晶粒界部分についての模式図を示す。結晶粒部分と結晶粒界部分との間にはエッチングの選択比がある。このため、導電性の膜に対して工程５のエッチング処理を行うと、結晶粒界部分が結晶粒部分に比べて優先的にエッチングされると考えられる。この結果、図８に示すように、スパッタ時の全圧の差で、エッチング処理のレート（エッチングレート）に大きな差が生じる。グラフの中でＡ−１で示す曲線は１．７Ｐａの全圧下で成膜した導電性膜の場合を示し、Ｂ−１で示す曲線は、０．１Ｐａの全圧下で成膜した導電性膜の場合を示す。成膜圧力が低いときはエッチングレートが遅く、高いときはエッチングレートが速い。この結果はエッチング処理をＴＭＡＨ（水酸化テトラメチルアンモニウム）の０．３ｗｔ％濃度のエッチング液（４０℃）で行ったときのものである。
【００４０】
図９はスパッタリング時の全圧を変えた時に、エッチング時間の経過による間隔ｄ〔図４（ｂ）参照〕の変化を示すグラフである。この間隔ｄは、カソード６（カソード６を構成する第一の導電材料層６ａ）とゲート５（ゲート５の上層を構成する第一の導電材料層６ａ）間の隙間の距離である。横軸はエッチング時間を表しており、縦軸はカソード６とゲート５との間の間隔ｄの標準偏差σを表している。図９において、Ａ−２で示す曲線は、第一の導電材料層６ａを１．７Ｐａの全圧下で成膜した場合を示しており、全圧が１．０Ｐａ以上２．８Ｐａ以下の範囲ではこのＡ−２と似通った曲線となる。Ａ−３で示す曲線は、第一の導電材料層６ａを３．０Ｐａの全圧下で成膜した場合を示しており、全圧が２．８Ｐａよりも高い範囲ではこのＡ−３と似通った曲線となる。Ｂ−２で示す曲線は、第一の導電材料層６ａを０．１Ｐａの全圧下で成膜した場合を示しており、全圧が１．０Ｐａよりも低い範囲ではこのＢ−２と似通った曲線となる。図７からすると、Ａ−２で代表される、全圧が１．０Ｐａ以上２．８Ｐａ以下の圧力範囲で成膜した場合、エッチング時間によってはこの圧力範囲とは異なる圧力で成膜した場合に比べて大きなσになる。Ａ−３で代表される、２．８Ｐａ以上の大きな全圧下で成膜した場合は、σの変化がエッチング時間に対してより敏感になり、上述した他の圧力範囲で成膜した場合に比べて、制御性が劣る傾向が顕著になる。これは、上述した圧力範囲で成膜した場合に比べて、結晶粒界部分が多く形成されるためと考えられ、また得られるσの最大値も、上述した圧力範囲で成膜した場合に比べて小さな値となる。
【００４１】
一方、Ｂ−２で代表される、１．０Ｐａよりも小さな全圧下で成膜した場合は、工程５のエッチング時間を増やしても、σはほとんど変化しない傾向が顕著になる。これは、上述した他の圧力範囲で成膜した場合に比べて、結晶粒部分が多く形成されるためである。結晶粒部分と結晶粒界部分の差は、金属と金属酸化物の差を意味する。Ｍｏを例に挙げると、結晶粒部分に金属的なＭｏが存在している。一方、結晶粒界部分ではＭｏＯｘ、ＭｏＯ2等のＭｏ酸化物が混在しており、特に最表面でＭｏＯ3が局在化している。ＴＭＡＨ等のアルカリ水溶液をエッチング液として用いた場合、Ｍｏ酸化物がエッチングされやすい。金属Ｍｏは、液中の溶存酸素により酸化が進まない限り、容易にエッチングが進まない。よって、カソード６を構成する第一の導電材料層６ａとして好ましいのは、１．０Ｐａ以下の圧力下でスパッタリングされた導電性膜であり、この膜はエッチング液に耐えて残る安定な膜である。しかし、第一の導電材料層６ａのもうひとつの機能である複数の頂部８を形成する目的に対して、１．０Ｐａ以下の圧力下でスパッタリングされた導電性膜は、頂部８を形成する有意なエッチングが実質的に行われない。この課題への対処は、後述するエッチング工程で説明する。
【００４２】
導電性膜の密度や組成の測定は、一般にはＸＲＲ、ＸＰＳ等が用いられるが、実際の電子放出素子では測定が困難な場合がある。そのような場合には、密度や組成の測定手法として、例えば以下の方法を採用することができる。即ち、ＴＥＭ（透過電子顕微鏡）とＥＥＬＳ（電子エネルギー損失分光）を組み合わせた高分解能電子エネルギー損失分光電子顕微鏡で元素の定量分析を行い、密度や組成を算出することができる。また、カソード６とゲート５側の第一の導電材料層６ａとの間隔ｄの標準偏差σは、例えばＳＥＭにて、カソード６とゲート５との間の隙間の長さ方向に沿って順次間隔ｄを測定し、測定した複数のｄから算出することができる。スパッタ時の全圧が導電性膜の膜質、エッチング特性へ与える影響については、第一の導電材料層６ａとして好適な導電性膜であれば同様の傾向を示す。また、スパッタリング時のパワーや、基板１とスパッタターゲットとの距離等が一般的な範囲であれば、特段の依存性は見られない。
【００４３】
スパッタガスとしては、アルゴン（Ａｒ）ガス、クリプトン（Ｋｒ）ガス、キセノン（Ｘｅ）ガス等を用いることができるが、特にアルゴンガスが製造コストの面から好ましい。スパッタ電源としては、ＤＣ電源、１３．５６ＭＨｚ等の工業用電源周波数のＲＦ電源が使用できる。スパッタリング時のパワーは、放電電力をターゲットの面積で除した値であり、一般的範囲としては、例えば、１Ｗ／ｃｍ2以上５Ｗ／ｃｍ2以下とすることができる。また、スパッタターゲットと基板１との距離は、一般的範囲としては、例えば５０ｍｍ以上２００ｍｍ以下とすることができる。
【００４４】
カソード６を構成する第一の導電材料層６ａとゲート５の上層を構成する第一の導電材料層６ａは、同一材料でも良いし、異なる材料でも良い。しかしながら、製造の容易性、エッチングの制御性から、カソード６を構成する第一の導電材料層６ａとゲート５の上層を構成する第一の導電材料層６ａは同一材料で同時に成膜することが好ましい。これらの膜厚は、１０ｎｍから４０ｎｍの範囲で設定され、好ましくは１５ｎｍから３０ｎｍの範囲で選択される。また、本工程では、カソード６を構成する第一の導電材料層６ａとゲート５の上層を構成する第一の導電材料層６ａとを接触させて形成しても良いし、接触せずに形成しても良い。接触させて形成した場合には、工程５によって、両者間に隙間を形成することができる。
【００４５】
図１に示す態様の電子放出素子を形成する場合、凹部７の下縁から上方へ突起した突起部を形成する必要がある。このため、第一の導電材料層６ａの成膜は基板１の表面に対して垂直方向から成膜材料を供給する指向性スパッタリング法を用いることが好ましい。指向性スパッタでは、例えば、基板１とスパッタターゲットとの角度を設定した上で、基板１とターゲットの間に遮蔽板を設ける。また、成膜材料であるスパッタ粒子（スパッタされた原子又はスパッタされた粒子）に指向性を与えるコリメータを用いる、いわゆるコリメーションスパッタリング法も上記指向性スパッタリング法の範疇である。このようにして、限られた角度のスパッタ粒子のみが被成膜面に入射されるようにする。通常、凹部７内に露出した第一の絶縁材料層３ａの上面部に対するスパッタ粒子の入射角は、０度近くに設定することが好ましい。スパッタ粒子の第一の絶縁材料層３ａの側面部に対する入射角は、第一の絶縁材料層３ａの側面部に持たせた傾斜角θ〔図３（ｂ）参照〕で調整することができる。
【００４６】
（工程５の詳細）
第５の工程は、概要を図４（ｂ）で説明した第三のエッチング処理を施す工程である。第三のエッチング処理としてはドライエッチング、ウェットエッチングの何れでも構わないが、他材料とのエッチング選択比の設定の容易さを考慮して、ウェットエッチングを選択することが好ましい。第一の導電材料層６ａの材料と第三のエッチング処理に用いるエッチング液の組み合わせは、特に限定されるものではない。しかしながら、例えば、第一の導電材料層６ａの材料がモリブデン（Ｍｏ）であれば、エッチング液はＴＭＡＨ（水酸化テトラメチルアンモニウム）やアンモニア水等のアルカリ溶液を用いることが好ましい。また、エッチング液として、２（２−ｎ−ブトキシエトキシ）エタノールとアルカノールアミンの混合物等も用いることもできる。更に、Ｍｏのエッチング液として一般的な酸化剤を含む混合液でも良い。酸化剤を含む混合液としては希釈した過酸化水素水を用いることが好ましい。第一の導電材料層６ａの材料がタングステン（Ｗ）の場合は、硝酸やフッ酸や水酸化ナトリウム溶液等をエッチング液として用いることが好ましい。
【００４７】
前述したように、ＴＭＡＨ等のアルカリ液中における第一の導電材料層６ａのエッチング処理では、第一の導電材料層６ａの膜密度が高いほどエッチングレートが遅い。工程４で形成した１．０Ｐａ以下の圧力下でスパッタされた第一の導電材料層６ａに対しては、例えば高濃度のＴＭＡＨ水溶液を用いることで、第一の導電材料層６ａに有意な頂部８を形成することができる。図１０にＭｏの第一の導電材料層６ａをエッチングした時の変化を示す。エッチング液に浸漬した初期の段階ではＭｏの酸化が進行する。まず、ＭｏはＭｏＯｘに酸化され、膜の体積膨張が起きる。更に酸化が進行し、ＭｏＯｘはＭｏＯ４2-として液中へ溶解する。図１０（ａ）はエッチング前の凹部７周りの断面図と正面図である。図１０（ｂ）は、エッチングの初期段階の凹部７周りの断面図と正面図で、Ｍｏの第一の導電材料層６ａの表面が酸化により体積膨張し、ＭｏとＭｏ酸化物が混在した表面となった状態を示す。また、図１０（ｂ）に示されるように、同じＭｏ膜であっても、その中で電位が卑な部位と貴な部位がそれぞれ存在した状態となっている。エッチングの完了時の凹部７周りの断面図と正面図である図１０（ｃ）に示すように、エッチングの進行と共に卑な部位のＭｏはイオン化して溶解し、貴な部位はそのまま残る。つまり第一の導電材料層６ａの突起部では、図１０（ｂ）に示されるように、溶解した部位と残された部分とが生じ、残された部位が複数の頂部８を形成する。
【００４８】
頂部８は、先行文献に示されるように、第一の導電材料層６ａのスパッタリング法による成膜時にスパッタ圧力の制御で高さを調整しながら形成することもできる。しかし、上記のようにして頂部８を形成すると、高さの揃った頂部８を多数形成しやすいことから好ましい。
【００４９】
（工程６の詳細）
工程６は、概要を図５（ａ）で説明した第二の導電材料層６ｂを設ける工程である。第二の導電材料層６ｂは、副頂部９〔図５（ｂ）参照〕を構成するもので、全圧が１．０Ｐａ以上２．８Ｐａ以下の圧力範囲で、第一の導電材料層６ａの上にスパッタリング法により堆積する。このようにして図５（ａ）に示すように第二の導電材料層６ｂが形成され、詳しくは後述するが、エッチングにより、副頂部９が形成される。第二の導電材料層６ｂの膜厚は５ｎｍから５０ｎｍの範囲で設定され、好ましくは１０ｎｍから２５ｎｍの範囲で選択される。また、図５（ａ）に示すように、第二の導電材料層６ｂは、カソード６上及びゲート５上に形成され、本例においては、カソード６上の第二の導電材料層６ｂと、ゲート５上の第二の導電材料層６ｂとは接凹部７付近で接点を有するものとなっている。
【００５０】
前述したように、全圧が１．０Ｐａ以上２．８Ｐａ以下の圧力範囲でスパッタリング法により堆積された導電性膜は、結晶粒界部分が多く、膜密度は低い。エッチングレートは、全圧１．０Ｐａ以下のスパッタリングで形成した導電性膜よりも著しく速く、同一条件のエッチングで３０〜４０倍速い。これは、これは次工程の第四のエッチング処理で第二の導電材料層６ｂをエッチングしたときに、先に説明した第一の導電性材料層６ａであるカソード６を残すことができるエッチングレート比である。なお、図５（ａ）では、カソード６上の第二の導電材料層６ｂと、ゲート５上の第二の導電材料層６ｂとが接触するように成膜した例を示している。しかし、カソード６上の第二の導電材料層６ｂと、ゲート５上の第二の導電材料層６ｂとが接触しないように成膜する場合もある。また、第二の導電材料層６ｂをカソード６の先端部に形成された頂部８の内側斜面をも含む領域に堆積させるためには、工程４と同様に、指向性スパッタリング法を用いることが好ましい。
【００５１】
（工程７の詳細）
工程７は、概要を図５（ｂ）で説明した第四のエッチング処理を行う工程である。本工程では、第二の導電材料層６ｂに対して第四のエッチング処理を行い、副頂部９を形成する。図１１（ａ）はエッチング初期の凹部７周りの断面図と正面図、図１１（ｂ）エッチング中期の凹部７周りの断面図と正面図、図１１（ｃ）はエッチング完了時の凹部７周りの断面図と正面図である。図１１（ａ）から（ｂ）の変化として示すように、カソード６上の第二の導電材料層６ｂと、ゲート５上の第二の導電材料層６ｂとの接触点の部分は、エッチングの過程でエッチングされにくい部分としてブリッジを生じる。更にエッチングが進行すると、ブリッジを形成していた第二の導電材料層６ｂは溶解し始める。そして、頂部８の内側斜面の第二の導電材料層６ｂはエッチング処理で溶解しにくく、その結果として図１１（ｃ）に示すように副頂部９として残すことができる。
【００５２】
上述したブリッジを経て形成される副頂部９は、ゲート５とカソード６間の間隔が狭くなっている箇所のカソード６の表面に位置する。また、副頂部９は、頂部８の内側斜面から斜め凹部７の内側向きに形成される。副頂部９が突出する方向は、頂部８の内側斜面からゲート５への最短方向となる。副頂部９の位置は、工程２で第一の絶縁層３ａの側面部の傾斜角θが５０〜６０度と小さくなるようにエッチングしておくと、ゲート５が凹部７の下縁より後退するために、頂部８の内側斜面の下方寄りとなり、結果として頂部８から離れる。第一の絶縁層３ａの側面部の傾斜角θが９０度に近いと、頂部８の内側斜面の上方寄りとなり、結果として頂部８に近付く。頂部８と頂部９がある程度離れていた方が両者を共に電子得放出点として機能させやすいので、第一の絶縁層３ａの側面部の傾斜角θは５０〜６０度であることが好ましい。また、後退したゲート５が得やすいことから、ゲート５を構成する導電材料層４の側面部の傾斜角は第一の絶縁層３ａの側面部の傾斜角より小さいことが好ましい。
【００５３】
図１１では、カソード６上の第二の導電材料層６ｂと、ゲート５上の第二の導電材料層６ｂとが接触するようにスパッタリングされた状態からのエッチング処理の態様を示している。しかし、カソード６上の第二の導電材料層６ｂと、ゲート５上の第二の導電材料層６ｂとが接触しないように成膜されている場合でも、エッチング液に浸漬された初期の段階で両者が酸化されて体積膨張を起こすことで接点が生じるようにすることもできる。
【００５４】
次に、上記製造方法により形成される電子放出素子の頂部９とその周辺構造について説明する。
【００５５】
図２に示すように、カソード６は、凹部７の下縁の長さ方向に沿って並んで設けられた複数の頂部８を備えている。副頂部９はこの頂部８の内側斜面とゲート５の最短間隔部に形成される。そして、副頂部９のような微小突起が、頂部８と共に凹部７の下縁の長さ方向に複数並んでいることになる。頂部８は凹部７の下縁から上方へ突起しており、後述するアノード１８（図１２参照）に向かって突出した形態となる。一方、副頂部９は、上述したカソード６の頂部８の内側斜面に形成され、頂部１０の突出する方向はゲート５との最短方向へ向かっているのが特徴である。
【００５６】
なお、図２ではゲート５を構成する導電材料層４の側面部から第一の導電材料層６ａが垂れ下がった態様で図示しているが、第一の導電材料層６ａの膜厚が薄い場合は、導電材料層４がカソード６との狭部を形成することもある。この場合、副頂部９は、頂部８の内側斜面と導電材料層４との間で生じる狭部のうち、最も近接した部位に形成され、副頂部９の突出する方向は導電材料層４との最短部に向かう方向ということになる。
【００５７】
頂部８の内側斜面に突出して、副頂部９は設けられている。副頂部９の周囲とゲート５との距離は、副頂部９とゲート５との距離よりも広くなる。副頂部９から放出された電子はゲート５で等方的に散乱するが、散乱した電子のうち、副頂部９の両脇に散乱した電子は、ゲート５との間隔が広い部分を抜けてアノード１８（図１２参照）に到達することができる。これも放出特性を向上させる原因の一つである。
【００５８】
図２に示されるように、副頂部９を拡大すると、その先端部は曲率半径ｒで代表される形状を有する。この曲率半径ｒに依存して、先端部の電界強度が変化する。ｒが小さいほど電気力線の集中が生じるため、副頂部９の先端に高い電界を形成することが可能となる。実用的にはｒは２ｎｍ以上１２ｎｍ以下でより好ましくは２ｎｍ以上５ｎｍ以下である。ゲート５と副頂部９との間隔ｄ′は、ゲート５での電子の散乱回数の違いに影響するため、ｄ′が大きいほど電子放出効率を高くすることができる。また、放出電流量を向上させることができる。電子を放出させるのに必要な駆動電圧は、ｄ′が１０ｎｍより大きいと大きくなりすぎる。また、駆動時の安定性の観点から、ｄ′が１ｎｍ以上となることが好ましい。１ｎｍより小さいと、電界蒸発や放電、短絡等により副頂部９が駆動時に破壊される可能性がある。そのため、実用的にはｄ′は１ｎｍ以上１０ｎｍ以下で、より好ましくは４ｎｍ以上８ｎｍ以下である。また、副頂部９の高さは、２ｎｍ以上１０ｎｍ以下であることが好ましい。
【００５９】
従来の電子放出素子では、頂部８をカソードに形成し、この頂部８を電子放出点として機能させていたが、更に副頂部９を、前述した製造方法により、頂部８の内側斜面に形成したことにより、電子放出点を増やすことができる。また、ゲート５とカソード６の頂部８間の最短部に副頂部９を形成することが可能で、これにより、副頂部９の先端とゲート５との距離を、好ましい範囲である１ｎｍ以上１０ｎｍ以下に制御することが容易となる。その結果、電子放出効率が高く、放出電流量がより向上する電子放出素子を形成することができる。また、そのような電子放出素子を大面積に形成することが可能となる。
【００６０】
次に、本発明の製造方法によって製造された電子放出素子を用いた電子線装置の一例を図１２で説明する。この電子線装置は、電子放出素子の電子放出特性の測定装置として用いることもできる。この電子線装置は、本発明の製造方法によって製造された電子放出素子のカソード６を、駆動のための配線２に接続し、前記頂部８及び副頂部に対向させて、ゲート５を介してアノード１８を配置することで得ることができる。この装置において、カソード６から放出された電子のアノード１８への到達効率である電子放出効率（η）は、電子放出素子の駆動時に検出される素子電流Ｉｆと、真空中を介してアノード１８へ到達する電流である放出電流Ｉｅを用いて求められる。即ち、η＝Ｉｅ／（Ｉｆ＋Ｉｅ）で与えられる。電子放出特性の測定は図１２に示す構成で行うことができる。図１２において、Ｖｆはゲート５とカソード６の間に印加する電圧であり、ＩｆはＶｆをゲート５とカソード６の間に印加した際にゲート５とカソード６の間に流れる素子電流である。また、Ｖａはカソード６とアノード１８の間に印加される電圧であり、Ｉｅは放出電流である。なお、ここでは、Ｖａをカソード６とアノード１８の間に印加する例を示したが、アノード１８に電位を印加する電源と、カソード６に電位を印加する電源とを別々に設けても良い。図１２に示すように、電子放出素子が設けられた基板１の上方に、ゲート５およびカソード６よりも高電位に規定されるアノード１８を設けることで、複数の頂部８及び副頂部９から放出された電子をアノード１８に到達させる電子線装置が構成される。
【００６１】
次に、上記のような電子線装置を用いた画像表示装置について、図１３を用いて説明する。
【００６２】
図１３（ａ）は電子放出素子をマトリクス状に配置した電子源を用いて構成したディスプレイパネル７７の一例を示す模式図であり、内部がわかるように一部を切り欠いて示している。図１３（ａ）において、６１は電子源基板、６２はＸ方向配線、６３はＹ方向配線であり、電子源基板６１は先に説明した電子放出素子の基板１に相当する。また、６４は上記した電子放出素子群を模式的に示している。なお、Ｘ方向配線６２は、上述のカソード６を共通に接続する配線であり、Ｙ方向配線６３は上述のゲート５を共通に接続する配線である。ここでは、電子放出素子が、Ｘ方向配線６２とＹ方向配線６３の交差部に設けた例を模式的に示しているが、電子放出素子は、Ｘ方向配線６２とＹ方向配線６３の交差部の脇の電子源基板６１上に設けることができる。
【００６３】
Ｘ方向配線６２には、Ｘ方向に配列した電子放出素子６４の行を選択するための走査信号を印加する、不図示の走査信号印加手段が接続される。一方、Ｙ方向配線６３には、Ｙ方向に配列した電子放出素子６４の各列を入力信号に応じて変調するための、不図示の変調信号発生手段が接続される。各電子放出素子に印加される駆動電圧は、当該素子に印加される走査信号と変調信号の差電圧として供給される。この構成においては、単純なマトリクス配線を用いて、個別の電子放出素子６４を選択して、独立に駆動可能とすることができる。
【００６４】
図１３（ａ）において、電子源基板６１はリアプレート７１に固定されている。また、ガラス基板７３の内面に、電子放出素子から放出された電子が照射されることで発光する例えば蛍光体からなる発光体７４と、前述したアノード１８に相当するメタルバック７５と、を積層してフェースプレート７６を構成している。また、リアプレート７１とフェースプレート７６が、リアプレート７１とフェースプレート７６との間に設けられた支持枠７２と、フリットガラス等の接合部材を介して、気密に接合されて、ディスプレィパネル７７が構成されている。ディスプレィパネル７７は、上述の如く、フェースプレート７６、支持枠７２、リアプレート７１で構成される。ここで、リアプレート７１は主に電子源基板６１の強度を補強する目的で設けられるため、電子源基板６１自体で十分な強度を持つ場合には、別体のリアプレート７１は不要とすることができる。一方、フェースプレート７６とリアプレート７１との間に、スペーサーとよばれる不図示の支持体を設置することにより、大気圧に対して十分な強度を持たせた構成とすることもできる。
【００６５】
次に、図１３ｂ）のブロック図を用いて、上述したディスプレィパネル７７を備えた画像表示装置２５並びにテレビジョン装置２７について説明する。
【００６６】
受信回路２０は、チューナーやデコーダ等からなり、衛星放送や地上波等のテレビ信号、ネットワークを介したデータ放送等の各種の信号を受信し、復号化した映像データを画像処理部２１に出力する。尚、上記した「受信した信号」は「入力された信号」と言い換えることができる。画像処理部２１はγ補正回路や解像度変換回路やＩ／Ｆ回路等を含み、画像処理された映像データをディスプレイ（画像表示装置）２５の表示フォーマットに変換して画像表示装置２５に画像信号として出力する。
【００６７】
画像表示装置２５は、前述したディスプレィパネル７７を少なくとも含み、さらに、駆動回路及び駆動回路を制御する制御回路２２をも含む。制御回路２２は、入力した画像信号に補正処理等の信号処理を施すとともに、駆動回路に画像信号及び各種制御信号を出力する。制御回路２２には、同期信号分離回路、ＲＧＢ変換回路、輝度信号変換部、タイミング制御回路等が含まれる。駆動回路は、入力された画像信号に基づいて、ディスプレィパネル７７内部の電子放出素子に駆動信号を出力し、駆動信号に基づきテレビ映像が表示される。駆動回路には、走査回路や変調回路やアノード電位を供給する高圧電源回路等が含まれる。受信回路２０と画像処理回路２１は、セットトップボックス（ＳＴＢ２６）として画像表示装置２５とは別の筐体に収められていてもよいし、また、画像表示装置２５と一体の筐体に収められていてもよい。ここでは、テレビジョン装置２７がテレビ映像を表示する例を説明した。しかし、受信回路２０をインターネット等の回線を通じて配信される映像を受信する回路とすれば、テレビジョン装置２７は、テレビ映像に限らず、様々な映像を表示することができる映像表示装置として機能する。
【００６８】
なお、本発明で製造した電子放出素子を用いた電子線装置は、上記のような画像表示装置２５だけではなく、アノード４９として電子の照射によってＸ線を発生するターゲットを用いることで、Ｘ線装置を構成することもできる。
【実施例】
【００６９】
以下、上記実施の形態に基づいたより具体的な実施例について説明する。
【００７０】
（実施例１）
図３〜図５を参照しながら、本実施例の電子放出素子の製造方法を説明する。
【００７１】
最初に図３（ａ）に示すように基板１上に、第一の絶縁材料層３ａと、第二の絶縁材料層３ｂと、導電材料層４とを順次積層する。基板１としては高歪点低ナトリウムガラス（旭硝子株式会社製 ＰＤ２００）を用いた。第一の絶縁材料層３ａは、窒化シリコン膜をスパッタリング法にて形成し、その厚さとしては５００ｎｍとした。第二の絶縁材料層３ｂは、酸化シリコン膜をスパッタリング法にて形成し、その厚さとしては３０ｎｍとした。導電材料層４は窒化タンタル膜をスパッタリング法にて形成し、その厚さとしては３０ｎｍとした。
【００７２】
次に、図３（ｂ）に示すように、フォトリソグラフィー技術により導電材料層４上にレジストパターンを形成した後、ドライエッチング法を用いて、導電材料層４、第二の絶縁材料層３ｂ、第一の絶縁材料層３ａを順に加工した。この第一のエッチング処理により、上面に導電材料層４が設けられ、基板１の表面から立ち上がった側面部を有する絶縁部材３を形成した。この時のエッチングガスとしては、第一及び第二の絶縁材料層３ａ，３ｂ及び導電材料層４にはフッ化物を作る材料が選択されているため、ＣＦ4系のガスを用いた。このガスを用いてＲＩＥを行った結果、エッチング後の傾斜角は、第一の絶縁材料層３ａの側面部で５０度〜６０度、導電材料層４の側面部でおよそ４０度であった。
【００７３】
レジストを剥離した後、図３（ｃ）に示すようにＢＨＦ（ステラケミファ（株）製 高純度バッファードフッ酸ＬＡＬ１００）を用いて、凹部７の深さが約７０ｎｍになるように第二の絶縁材料層３ｂをエッチングした。ＢＨＦは、ＮＨ4ＨＦ2＝０．９ｗｔ％とＮＦ4Ｆ＝１６．４ｗｔ％の混合物である。この第二のエッチング処理により、絶縁部材３の側面部の導電材料層４の直下に凹部７を形成した。
【００７４】
次に、図４（ａ）に示すように、第一の絶縁材料層３ａの側面部上及び凹部７中に露出した上面部上、更には導電材料層４上に、少なくとも第一の絶縁材料層３ａの側面部上の厚さが２５ｎｍになるようにモリブデン（Ｍｏ）を指向性スパッタリング法で堆積させた。スパッタリングは、基板１の表面がスパッタタ−ゲットに対して水平になるようにセットして行った。本実施例では、スパッタ粒子が限られた角度（具体的には基板１の表面に対して９０±１０°）で基板１の表面に入射されるよう、基板１とターゲットの間に遮蔽板を設けた。また、スパッタリング時のアルゴンプラズマのパワーを１Ｗ／ｃｍ2、基板１とターゲットとの間の距離を１００ｍｍ、全圧を０．４Ｐａとした。そして、凹部７内への第一の導電材料層６ａの構成材料の入り込み量〔図２（ｃ）における距離Ｘ〕が３５ｎｍとなるように第一の導電材料層６ａを形成した。本実施例では、第一の絶縁材料層３ａの側面部上と導電材料層４上とに同時に成膜した。更に、フォトリソグラフィー技術とＭｏのドライエッチング法を用いて、第一の導電材料層６ａのパターン形成を行った。
【００７５】
次に、図４（ｂ）に示すように、第一の導電材料層６ａに対するウェットエッチング処理（第三のエッチング処理）を行った。エッチング液には濃度２．３８ｗｔ％のＴＭＡＨ（テトラメチルアンモニウムハイドライド）水溶液を用いた。このエッチング液に第一の導電材料層６ａを１８０秒間浸漬処理した後に、流水で５分間洗浄した。このようにして第一の導電材料層６ａに対するアルカリ処理を行うことで、第一の導電材料層６ａの突起部に、凹部７の下縁の長さ方向に沿って多数の頂部８を形成した。
【００７６】
次に、図５（ａ）に示すように、第一の導電材料層６ａの上に、第二の導電材料層６ｂとして、膜厚が２０ｎｍなるようにモリブデン（Ｍｏ）を指向性スパッタリング法により堆積させた。スパッタリングは１．７Ｐａの全圧下で行った。第二の導電材料層６ｂの成膜は、カソード６側の第二の導電材料層６ｂとゲート５側の第二の導電材料層６ｂとの間に接点を生じるように行った。更に、フォトリソグラフィー技術とＭｏのドライエッチング法を用いて、第二の導電材料層６ｂのパターン形成を行った。
【００７７】
最後に、図５（ｂ）に示すように、第二の導電材料層６ｂに対するウェットエッチング処理（第四のエッチング処理）を行った。エッチング液には濃度０．３ｗｔ％のＴＭＡＨ（テトラメチルアンモニウムハイドライド）水溶液を用いた。このエッチング液に第二の導電材料層６ｂを６０秒間浸漬処理した後に、流水で５分間洗浄した。このようにして第二の導電材料膜６ｂに対するアルカリ処理を行うことで、第一の導電材料層６ａの突起部に形成された頂部８の内側斜面に残留した第二の導電材料層６ｂで副頂部９を形成した。
【００７８】
上記の工程で得た電子放出素子をマトリクス状に配列して電子源を作製し、これを用いて、図１３（ａ）に示すディスプレィパネル７７を作製した。具体的には、ガラス基板からなるリアプレート７１の上に、１０８０行のＸ方向配線（行配線）６２と、３×１９２０列のＹ方向配線（列配線）６３とを、銀ペーストを用いたスクリーン印刷法で形成した。続いて、電子放出素子６２を、Ｘ方向配線６２とＹ方向配線６３との各交差部の近傍に形成した。一方で、ガラス基板７３の表面に、１０８０×３×１９２０個の蛍光体７４（１０８０行×１９２０列の画素）を形成し、その上に、アルミニウムからなるメタルバック７５を積層して、フェースプレート７６を形成した。そして、真空チャンバー内で、リアプレート７１とフェースプレート７６との間に、フリットガラスを予め設けた支持枠７２を配置し、リアプレート７１と支持枠の間とフェースプレート７６と支持枠の間を、フリットガラスによって気密に封着した。以上により、内部が真空に維持されたＦＥＤディスプレイ（ディスプレィパネル７７）を形成した。そして、このディスプレィパネル７７を用いて図１３（ｂ）に示すテレビジョン装置２７を形成したところ、高輝度な画像を面内均一に表示することができた。
【００７９】
本実施例で作製した電子放出素子の電子放出効率ηは平均６．２％であった。また、電子放出素子毎のばらつきは０．９％であった。また、本実施例の製造方法で形成した電子放出素子をＳＥＭで確認したところ、副頂部に相当する突起が１μｍあたり１５〜２０個形成されていた。いずれの突起もゲートと突起先端までの距離が１ｎｍから１０ｎｍの範囲に含まれていた。また、これら突起の一部をＴＥＭで断面観察したところ、突起の位置と突出方向は、当該副頂部が形成されたカソードの頂部のゲートに最も近い位置とゲートとの最短距離方向に一致した。
【００８０】
（比較例１）
図５（ａ），（ｂ）に示す第二の導電材料層６ｂの形成とそのエッチングを行わなかった他は実施例１と同様にして電子放出素子を作製した。この電子放出素子で図１３（ａ）に示すディスプレィパネル７７を作製し、テレビジョン装置２７を形成したところ、実施例１に比して輝度が劣り、また一部の領域では輝度のばらつきがみられた。実施例１と同様に電子放出効率ηを測定したところ、平均５．５％であった。また電子放出素子毎のばらつきは２．１％であり、実施例１よりやや大きくなった。
【００８１】
また、比較例１の製造方法で形成した電子放出素子をＳＥＭで確認したところ、頂部に相当する突起が実施例１と同じく形成されているのがＳＥＭで確認できた。しかし、断面をＴＥＭ観察したところ、実施例１で観られた副頂部に相当する微小突起は存在しなかった。頂部について詳細に確認したところ、一部の電子放出部において、ゲート端部と突起先端までの距離が１０ｎｍ以上であった。
【符号の説明】
【００８２】
１：基板、２：配線、３：絶縁部材、３ａ：第一の絶縁材料層、３ｂ：第二の絶縁材料層、４：導電材料層、５：ゲート、６：カソード、６ａ：第一の導電材料層、６ｂ：第二の導電材料層、７：凹部、８：頂部、９：副頂部、１８：アノード、６１：電子源基板、６２：Ｘ方向配線、６３：Ｙ方向配線、６４：電子放出素子（群）、７１：リアプレート、７２：支持枠、７３：ガラス基板、７４：発光体、７５：メタルバック、７６：フェースプレート、７７：ディスプレィパネル、２０：受信回路、２１：画像処理部、２２：制御回路、２５：画像表示装置、２６：セットトップボックス、２７：テレビジョン装置
【特許請求の範囲】
【請求項１】
基板の上に配置され、該基板の表面から立ち上がる少なくとも一の側面部を有する絶縁部材と、該絶縁部材の上面に設けられたゲートと、前記側面部の前記ゲートの直下に形成された凹部と、該凹部の下縁から上方へ突起し、該下縁の長さ方向に複数の頂部が形成された突起部を有するカソードとを備えた電子放出素子の製造方法において、
全圧が１．０Ｐａよりも低い圧力下のスパッタリング法で形成した第一の導電材料層で前記カソードを形成した後、全圧が１．０Ｐａ以上２．８Ｐａ以下の圧力下のパッタリング法によって少なくとも前記突起部を覆って第二の導電材料層を形成し、該第二の導電材料層をエッチングして、前記突起部の頂部の内側斜面に残留させた第二の導電材料層で副頂部を形成することを特徴とする電子放出素子の製造方法。
【請求項２】
前記絶縁部材の側面部の傾斜角が５０度〜６０度で、前記絶縁部材の側面部の上方のゲートの側面部の傾斜角が前記絶縁部材の側面部の傾斜角より小さいことを特徴とする請求項１に記載の電子放出素子の製造方法。
【請求項３】
請求項１又は２に記載の電子放出素子の製造方法で製造した電子放出素子のカソードを配線に接続し、前記頂部及び副頂部に前記ゲートを介して対向させてアノードを配置することを特徴とする電子線装置の製造方法。
【請求項４】
請求項３に記載の電子線装置の製造方法で製造した電子線装置の前記アノードの側に、電子の照射によって発光する発光体を配置することを特徴とする画像表示装置の製造方法。
【請求項５】
基板の上に配置され、該基板の表面から立ち上がる少なくとも一の側面部を有する絶縁部材と、該絶縁部材の上面に設けられたゲートと、前記側面部の前記ゲートの直下に形成された凹部と、該凹部の下縁から上方へ突起し、該下縁の長さ方向に複数の頂部が形成された突起部を有するカソードとを備えた電子放出素子において、
前記突起部の頂部の内側斜面に副頂部が形成されていることを特徴とする電子放出素子。
【請求項６】
前記絶縁部材の側面部の傾斜角が５０度〜６０度で、前記絶縁部材の側面部の上方のゲートの側面部の傾斜角が前記絶縁部材の側面部の傾斜角より小さいことを特徴とする請求項５に記載の電子放出素子。
【請求項７】
前記副頂部の高さが２ｎｍ以上１０ｎｍ以下、前記副頂部の先端と前記ゲートの端部との距離が１ｎｍ以上１０ｎｍ以下であることを特徴とする請求項５又は６に記載の電子放出素子。
【請求項８】
前記副頂部を含む前記カソードの構成材料がモリブデン又はタングステンであることを特徴とする請求項５乃至７のいずれか一項に記載の電子放出素子。
【請求項９】
請求項５乃至８のいずれか一項に記載の電子放出素子のカソードが配線に接続され、前記頂部及び副頂部に前記ゲートを介して対向させてアノードが配置されていることを特徴とする電子線装置。
【請求項１０】
請求項９に記載の電子線装置の前記アノードの側に、電子の照射によって発光する発光体が配置されていることを特徴とする画像表示装置。
【請求項１】
基板の上に配置され、該基板の表面から立ち上がる少なくとも一の側面部を有する絶縁部材と、該絶縁部材の上面に設けられたゲートと、前記側面部の前記ゲートの直下に形成された凹部と、該凹部の下縁から上方へ突起し、該下縁の長さ方向に複数の頂部が形成された突起部を有するカソードとを備えた電子放出素子の製造方法において、
全圧が１．０Ｐａよりも低い圧力下のスパッタリング法で形成した第一の導電材料層で前記カソードを形成した後、全圧が１．０Ｐａ以上２．８Ｐａ以下の圧力下のパッタリング法によって少なくとも前記突起部を覆って第二の導電材料層を形成し、該第二の導電材料層をエッチングして、前記突起部の頂部の内側斜面に残留させた第二の導電材料層で副頂部を形成することを特徴とする電子放出素子の製造方法。
【請求項２】
前記絶縁部材の側面部の傾斜角が５０度〜６０度で、前記絶縁部材の側面部の上方のゲートの側面部の傾斜角が前記絶縁部材の側面部の傾斜角より小さいことを特徴とする請求項１に記載の電子放出素子の製造方法。
【請求項３】
請求項１又は２に記載の電子放出素子の製造方法で製造した電子放出素子のカソードを配線に接続し、前記頂部及び副頂部に前記ゲートを介して対向させてアノードを配置することを特徴とする電子線装置の製造方法。
【請求項４】
請求項３に記載の電子線装置の製造方法で製造した電子線装置の前記アノードの側に、電子の照射によって発光する発光体を配置することを特徴とする画像表示装置の製造方法。
【請求項５】
基板の上に配置され、該基板の表面から立ち上がる少なくとも一の側面部を有する絶縁部材と、該絶縁部材の上面に設けられたゲートと、前記側面部の前記ゲートの直下に形成された凹部と、該凹部の下縁から上方へ突起し、該下縁の長さ方向に複数の頂部が形成された突起部を有するカソードとを備えた電子放出素子において、
前記突起部の頂部の内側斜面に副頂部が形成されていることを特徴とする電子放出素子。
【請求項６】
前記絶縁部材の側面部の傾斜角が５０度〜６０度で、前記絶縁部材の側面部の上方のゲートの側面部の傾斜角が前記絶縁部材の側面部の傾斜角より小さいことを特徴とする請求項５に記載の電子放出素子。
【請求項７】
前記副頂部の高さが２ｎｍ以上１０ｎｍ以下、前記副頂部の先端と前記ゲートの端部との距離が１ｎｍ以上１０ｎｍ以下であることを特徴とする請求項５又は６に記載の電子放出素子。
【請求項８】
前記副頂部を含む前記カソードの構成材料がモリブデン又はタングステンであることを特徴とする請求項５乃至７のいずれか一項に記載の電子放出素子。
【請求項９】
請求項５乃至８のいずれか一項に記載の電子放出素子のカソードが配線に接続され、前記頂部及び副頂部に前記ゲートを介して対向させてアノードが配置されていることを特徴とする電子線装置。
【請求項１０】
請求項９に記載の電子線装置の前記アノードの側に、電子の照射によって発光する発光体が配置されていることを特徴とする画像表示装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【公開番号】特開２０１２−１５６０３５（Ｐ２０１２−１５６０３５Ａ）
【公開日】平成２４年８月１６日（２０１２．８．１６）
【国際特許分類】
【出願番号】特願２０１１−１４８２７（Ｐ２０１１−１４８２７）
【出願日】平成２３年１月２７日（２０１１．１．２７）
【出願人】（０００００１００７）キヤノン株式会社 (59,756)
【Ｆターム（参考）】
【公開日】平成２４年８月１６日（２０１２．８．１６）
【国際特許分類】
【出願日】平成２３年１月２７日（２０１１．１．２７）
【出願人】（０００００１００７）キヤノン株式会社 (59,756)
【Ｆターム（参考）】
[ Back to top ]