２次元超音波トランスデューサアレイ
超音波トランスデューサ（１００）は、集積回路（５２）、及び集積回路にフリップチップバンプ（７６、７８）を介して結合された音響素子（９２、９４、９６）のアレイを有する。フリップチップバンプは１：１より大きいアスペクト比を有する高アスペクト比バンプを有する。アスペクト比はバンプ高さ（８２）のバンプ幅（８４）に対する比から成る。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、概して、超音波医療で使用されるトランスデューサアレイに関し、より具体的には、フリップチップ型２次元アレイのための高アスペクト比のバンプを実現する方法及び装置に関する。
【背景技術】
【０００２】
超音波医療では、超音波画像診断中に超音波又は音波を送信及び受信するために、２次元トランスデューサアレイが一般に使用されている。最新の２次元アレイは、一般に、３０００程度のトランスデューサ素子を有する平面アレイを含んでいる。超音波トランスデューサ設計の１つの類型では、アレイの全トランスデューサ素子が集積回路（ＩＣ）の表面に搭載され、導電性バンプを用いたフリップチップ技術によって該表面に個々に電気的に接続される。このＩＣは、例えばビーム形成や信号増幅などのため、素子の電気制御を提供する。
【０００３】
図１は、超音波トランスデューサの典型的な設計の一例を示している。超音波トランスデューサ１０は、集積回路１４の表面にフリップチップ導電性バンプ１６を介して結合された音響素子１２の平面アレイを含んでいる。導電性バンプ１６と、集積回路１４と、音響素子１２の平面アレイとの間の領域内は、フリップチップのアンダーフィル材料を有している。トランスデューサ１０は更にトランスデューサ基体２０及び相互接続ケーブル２２を含んでいる。相互接続ケーブル２２は、集積回路１４と外部ケーブル（図示せず）との間を相互接続するためのものである。集積回路１４は相互接続ケーブル２２に、技術的に既知の技術を用いてボンディングワイヤ２４を介して電気的に結合されている。
【０００４】
フリップチップ組立ては、集積回路（ＩＣ）のベアチップを裏返した構成で基板に直接搭載することを可能にする技術である。ＩＣチップはダイとも呼ばれる。フリップチップ組立てにより、ＩＣチップと基板との電気的接続は導電性の“バンプ”を介して達成される。導電性バンプの高さはＩＣチップと基板との距離を定めるものである。従って、フリップチップ技術は、例えば高密度入／出力（Ｉ／Ｏ）数や短い相互接続距離などの多くの利点をもたらす。
【０００５】
技術の微細化がますます小さい寸法へと進み続けるにつれ、超音波トランスデューサアレイのＸ及びＹの両方向において高密度接続を実現することが望まれる。しかしながら、従来方法を用いてＸ及びＹの両方向に高密度のバンプアレイを得ることは不可能ではないにしても極めて困難である。これは、ある部分、バンプが例えば１未満といった低いアスペクト比を有する通常プロセスの限界に起因している。
【０００６】
高いＩ／Ｏ密度の恩恵を受け得る用途はあるが、幾つかの用途はまた、ベアＩＣチップと基板との距離について、既知の技術を用いて実現され得るより大きい距離を必要とすることがある。この一例には、ＩＣチップと基板との間に容量的又は誘導的に一層大きい分離性を要求する用途が含まれる。さらに他の用途には、熱的又は機械的な分離性を要求したり、あるいはフリップチップにされた基板がフリップチップ取付け後により小さい部分に分けられる必要があるセンサー設計を要求したりするものがある。後者の例では、このような設計は、例えば超音波トランスデューサ又はセンサーを有する、より小さい部分の安全な機械的切断を可能にするために、より大きい間隔を必要とする。
【０００７】
技術的に既知のバンプ技術は、例えば、印刷された導電性ポリマー、埋込（ｓｔｕｄ）バンプ、はんだボールバンプ、及び電気めっきによるバンプなど、多数の異なるものが存在している。しかしながら、既知のバンプ技術の何れも、フットプリント（幅）と高さとのアスペクト比が１より大きいバンプを一貫して製造することを可能にするものではない。アスペクト比はバンプの高さの、バンプの幅寸法に対する比として定義される。
【０００８】
従って、上記問題を技術的に解決する改善された超音波トランスデューサ、及びその製造方法が望まれる。
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本発明は、高アスペクト比のバンプを用いた超音波トランスデューサ、及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明の一実施形態に従った超音波トランスデューサは、集積回路、及び前記集積回路にフリップチップバンプを介して結合された音響素子のアレイを有する。前記フリップチップバンプは１：１より大きいアスペクト比を有する高アスペクト比バンプを有する。アスペクト比はバンプ高さのバンプ幅に対する比から成る。
【発明を実施するための最良の形態】
【００１１】
図面において、似通った参照符号は似通った要素を参照するものとする。また、図は縮尺通りには描かれていない。
【００１２】
集積回路の製造においては、半導体ウェハは一般的に、個々のデバイスに未だ個片化されていない多数の集積回路ダイを含んでいる。各々の集積回路ダイは一般に、特定の集積回路用途の要求に従って所望の機能を果たす回路を含んでいる。例えば、集積回路用途には超音波トランスデューサ用途が含まれる。さらに、超音波トランスデューサ用途には、心臓用途、腹部用途、経食道（ｔｒａｎｓｅｓｏｐｈａｇｅａｌ；ＴＥＥ）用途、又はその他の診断若しくは治療用途が含まれる。
【００１３】
超音波デバイスに関して、簡略化された超音波トランスデューサ構築プロセスシーケンスは以下のステップを含み得る。例えば、プロセスは、例えば特定用途向け集積回路（ＡＳＩＣ）の供給者から、所望の超音波トランスデューサＩＣを含むウェハを得ることから開始する。本発明の一実施形態に従ったウェハバンプ・プロセスがウェハ上で実行される。ウェハにバンプを設けた後、ウェハは標準的な技術を用いて薄化され、個々のダイに分離される。その後、フリップチップ工程が行われる。フリップチップ工程後、ダイシング工程によって、超音波トランスデューサ又はセンサー部品の音響素子が分離される。そして、センサーは特定の超音波トランスデューサＩＣ用途に従ってフレームに取り付けられる。
【００１４】
本発明の一実施形態に従って、フリップチップ用の高アスペクト比のバンプは、およそ１００μｍ以下のバンプピッチを有することを可能にするとともに、２次元マトリックスアレイのＸ及びＹの両方向に高密度の接続を実現する。対照的に、従来技術を用いた場合、２次元マトリックスアレイのＸ及びＹの両方向に高密度のバンプアレイを得ることは、不可能ではないにしても極めて困難であった。すなわち、従来技術を用いた場合、１００μｍ以下のピッチを有し、更には１より大きいアスペクト比を有する高密度フリップチップバンプを製造することは通常プロセスの限界によって妨げられていた。
【００１５】
本発明の一実施形態に従って、高アスペクト比のフリップチップバンプは複数段のめっきバンプとその製造方法とを含む。複数段のめっきバンプの製造方法においては、典型的なめっきバンプのアスペクト比限界（１：１の幅：高さ）が解消される。この実施形態は、ここでさらに説明するように、バンプを互いの頂部に順次めっきすることによって製造された複数段のめっきバンプを含んでいる。
【００１６】
図２乃至５は、本発明の一実施形態に従った２次元超音波トランスデューサに使用される、高アスペクト比フリップチップバンプを形成する工程の断面図を示している。図２乃至５には、図の単純化のため、トランスデューサの一部５０のみが示されている。
【００１７】
図２には、集積回路の一部が基板５２によって表されている。基板５２は集積回路の活性領域を含んでおり、この活性領域は、超音波トランスデューサプローブの制御処理機能及び信号処理機能の少なくとも１つを果たす回路の様々な回路層（図示せず）を有している。基板５２は、好適な如何なる誘電体、ガラス又は絶縁体の層を含む保護層５４に覆われる。保護層５４は開口（又はアパーチャ）５６を含んでいる。開口５６は、ＩＣの最上層の接合パッドから、これから形成されるバンプへの電気的接続を可能にするものである。開口５６の大きさは特定ＩＣ用途の要求に従って決定される。一実施形態では、開口５６の幅は７０μｍ程度である。
【００１８】
第１層のめっき工程にて、基板５２はフォトレジスト５８で表面を覆われる。フォトレジスト５８は、それから、該フォトレジストに開口６０を作成するのに適したフォトリソグラフィプロセス（例えば、露光、現像、及び除去）を用いて処理される。フォトレジストの開口６０は所望される第１層のフリップチップバンプの位置に対応しており、概して、対応する保護層の開口５６に一致している。開口６０はまた、保護層５４の開口５６内で、基板５２の頂部表面（例えば、接合パッド）を露出させる。一実施形態において、開口６０のピッチは１００μｍ程度である。また、一実施形態において、この方法はフォトレジスト５８の厚さを選定し、フリップチップバンプの第１層部分の高さ寸法を定めることを含んでいる。
【００１９】
次の工程にて、好適な電解プロセス（例えば、金、銅、インジウム、又ははんだ）により、フォトレジスト５８の開口６０内のフリップチップバンプの第１層部分６２がめっきされる（保護層５４の開口５６内もめっきされることを含む）。ただし、この電解プロセスは、第１層部分６２をめっきする前に、集積回路チップ又はＡＳＩＣの頂部表面に電気めっきのための共通電極（図示せず）を作成する第１段階を含んでいる。電解プロセスでの共通電極の使用は産業界で標準的であるため、ここでは簡単に説明するのみとする。共通電極を作成するに当たり、ウェハ表面はフォトレジスト５８で覆われる前に、非常に薄い導電層（例えば、金）で覆われる。共通電極の層は保護層の頂部と、全ての接合パッド（電解プロセス中にこれらを短絡する）の頂部とに堆積される。そして、フォトレジスト５８がここで説明されるように塗布される。さらに、ここでさらに説明されるように、めっきプロセスを用いて所望のバンプ（一実施形態においては、所望のバンプは３つの階層を含む）が完成すると、共通電極はエッチングプロセスによって、所望のめっきバンプの下部を除いて保護層の表面から実質的に完全に除去される。従って、電解プロセス中、めっき電流は集積回路チップ又はＡＳＩＣの活性層を通って流れない。第１層のフォトレジスト５８はフリップチップバンプの第１層部分６２のめっき後も適所に残される。第１層のめっきの完了後、必要に応じて、フォトレジストの表面が平坦化されてもよい。このプロセスは、以下で説明されるように、次の層のめっき工程でも繰り返される。
【００２０】
図３を参照するに、次の層のめっき工程はウェハをフォトレジストの第２層で覆うことを有し、この第２層は第１のフォトレジスト５８及び第１階層のフリップチップバンプ６２を覆う。そして、第２層のフォトレジスト６４は該第２層のフォトレジスト６４に開口６６を作成するのに適したフォトリソグラフィプロセス（例えば、露光、現像、及び除去）を用いて処理される。第２層のフォトレジスト６４の開口６６は第１層のフリップチップバンプ６２の位置に対応しており、第１層のバンプの頂部表面を露出させる。一実施形態において、第２のフォトレジスト６４に定められた開口６６は、フォトレジストマスクの位置不整合を小さくできるように、先の開口６０より僅かに小さく作成される。さらに、開口６６は先細の開口を有することができる。一実施形態において、この方法はフォトレジスト６４の厚さを選定し、フリップチップバンプの第２層部分の高さ寸法を定めることを含んでいる。
【００２１】
次の工程にて、好適な電解プロセス（すなわち、第１の電解プロセスと同様）により、フォトレジスト６４の開口６６内のフリップチップバンプの第２層部分６８がめっきされる。第２層のフォトレジスト６４はフリップチップバンプの第２層部分６８のめっき後も適所に残される。第２層のめっきの完了後、必要に応じて、フォトレジストの表面が平坦化されてもよい。
【００２２】
図３に示されるように、フリップチップバンプはピラミッド状の構造を呈し始める。所望される高アスペクト比の導電性フリップチップバンプを得るのに必要とされるのに応じて後続の層をフリップチップバンプに付加するために、図３に関して述べられたプロセスが繰り返される。
【００２３】
図４を参照するに、次の層のめっき工程はウェハをフォトレジストの第３層７０で覆うことを有し、この第３層は第２のフォトレジスト６４及び第２階層のフリップチップバンプ６８を覆う。そして、第３層のフォトレジスト７０は該第３層のフォトレジスト７０に開口７２を作成するのに適したフォトリソグラフィプロセス（例えば、露光、現像、及び除去）を用いて処理される。開口７２は第２層のフリップチップバンプ６８の位置に対応している。一実施形態において、第３のフォトレジスト７０に定められた開口７２は、フォトレジストマスクの位置不整合を小さくできるように、先の開口６６より僅かに小さく作成される。さらに、開口７２は先細の開口を有することができる。
【００２４】
一実施形態において、開口７２の幅は４０μｍ程度である。開口７２の縮小された寸法はまた、微細な先端を有するめっきバンプ最上部を作り出すことを可能にする。微細な先端は、フリップチップの設置工程の際に導電性接着剤の短絡が生じる可能性を実質的に低下させる（すなわち、実質的に防止する）機構をもたらすものである。一実施形態において、この方法はフォトレジスト７０の厚さを選定し、フリップチップバンプの第３層部分の高さ寸法を定めることを含んでいる。
【００２５】
次の工程にて、好適な電解プロセス（すなわち、第１の電解プロセスと同様）により、フォトレジスト７０の開口７２内のフリップチップバンプの第３層部分７４がめっきされる。第３層のフォトレジスト７０はフリップチップバンプの第３層部分７４のめっき後も適所に残される。第３層のめっきの完了後、必要に応じて、フォトレジストの表面が平坦化されてもよい。
【００２６】
図５を参照するに、フリップチップバンプの第３層部分の形成に続き、第１、第２及び第３のフォトレジスト（５８、６４、７０）の残存部が標準的な技術を用いて除去される。従って、フリップチップバンプ７６及び７８が作成される。フリップチップバンプ（７６、７８）は、参照符号８０によって大まかに表されているピッチを有している。一実施形態において、ピッチ８０は１００μｍ程度である。フリップチップバンプ（７６、７８）はまた、参照符号８２によって大まかに表されている高さ寸法を有している。さらに、バンプ７６の第１、第２及び第３の層部分の幅寸法が、それぞれ、参照符号８４、８６及び８８によって大まかに表されている。一実施形態において、高さ８２は１００μｍ程度であり、幅８４、８６及び８８はそれぞれ８０、６０及び４０μｍ程度である。
【００２７】
バンプ７６のアスペクト比を決定するため、このアスペクト比は高さ寸法８２をフリップチップバンプ７６の第１層部分６２の幅寸法８４で割ったものに等しいとする。従って、上述の方法により、フリップチップ用の、複数段のめっきバンプを有する高アスペクト比バンプが作成され得る。さらに、本発明の実施形態に従って、フリップチップ用の高アスペクト比バンプは、１００μｍ以下の所望ピッチと、およそ１より大きいアスペクト比とを有する１つ又は複数の２段、３段又は４段のめっきバンプを有する。
【００２８】
ここで開示された、複数段のめっきバンプを製造する方法の利点には、高さの均一性とコストとがある。高さの均一性は数μｍの範囲内で達成され得る。さらに、コストの優位性は、埋込（ｓｔｕｄ）バンププロセスによる場合は１つずつであるのに対し、ウェハ上に全てのバンプを同時に作成することによって得られる。
【００２９】
本発明に係る高密度／高アスペクト比バンプはまた機械的堅牢性をもたらす。本発明の一実施形態において、超音波トランスデューサ用途は、ここで開示されるような高アスペクト比フリップチップバンプを介して集積回路に結合された超音波音響素子アレイを有する。超音波トランスデューサとの接続には、トランスデューサ音響材料の分離切断を行うために機械的堅牢性が要求される。機械的堅牢性はまた、音響素子／トランスデューサの分離切断中に、下にある集積回路（ＩＣ）に損傷が生じないことを確保する高さを提供するためにも必要である。さらに、フリップチップ用の高密度／高アスペクト比バンプは、より優れた電気絶縁及び／又は改善されたノイズ分離を必要とする用途において非常に有利である。
【００３０】
図６は、本発明の一実施形態に従った高アスペクト比フリップチップバンプ型２次元超音波トランスデューサの形成に使用されるのに適した、音響スタック９０の一部の断面図を示している。音響スタック９０は、例えば、整合層（ｍａｔｃｈｉｎｇ ｌａｙｅｒ；ＭＬ）９２、単結晶層９４、及びデマッチング層（ＤＭＬ）９６を有している。一実施形態において、整合層（ＭＬ）９２はおよそ１２０μｍの高さ寸法を有し、単結晶層９４はおよそ１２０μｍの高さ寸法を有し、デマッチング層（ＤＭＬ）９６はおよそ２７０μｍの高さ寸法を有している。従って音響スタックはおよそ５１０μｍの高さ寸法を有している。
【００３１】
導電性の接着剤ドット９８（例えば、好適な導電性エポキシの何れか）が層９６の表面９７に既知のスクリーン印刷法によって形成されている。ドットの典型的な高さはおよそ３０μｍである。一実施形態において、導電性の接着剤ドット９８はおよそ１５０μｍのピッチ（図６に参照符号９９で示されている）を有している。導電性の接着剤ドット９８は、図７に関して説明されるように、フリップチップ工程に備えて設けられる。さらに、図７に関連して一層よく理解されるように、表面９７は音響スタック９０の底部表面となるものである。
【００３２】
図７及び８を参照するに、本発明に従った高アスペクト比フリップチップ型２次元超音波トランスデューサの製造方法は、位置合わせ、設置、及びキュアへと続く。図７にて、図６の音響スタック９０は裏返され、トランスデューサ部分５０に対して位置整合されている。より具体的には、導電性の接着剤ドット９８が、部分５０の高アスペクト比フリップチップバンプ（７６、７８）の内の対応する１つに位置整合されている。位置整合されると、音響スタック９０はフリップチップバンプ上に設置される。位置整合及び設置は周知のフリップチップボンダーにより達成され得る。
【００３３】
フリップチップ設置工程中に、高アスペクト比バンプの先端は導電性の接着剤ドット９８を横に移動させる。一実施形態において、多層フリップチップバンプの構造を考慮すると、移動量は僅かである。すなわち、一実施形態においては、バンプの先端はそれぞれのバンプの下地の層部分より小さく、それにより、フリップチップ工程中の導電性接着剤の横への移動量が制御される。従って、隣接するフリップチップバンプ間での導電性接着剤の短絡という望ましくないことが効果的に回避される。その結果、本発明に係る多層高アスペクト比フリップチップバンプ設計は、より微細なピッチに縮小させるのに非常に適している。
【００３４】
図８を参照するに、構造１００は、その後、導電性接着剤の硬化（キュア）のためにオーブン内に置かれる。硬化後の導電性接着剤は参照符号１０２によって指し示されており、対応する導電性ドットの元々の輪郭は参照符号１０１によって指し示された破線を用いて例示されている。
【００３５】
導電性接着剤の硬化に続き、集積回路及び音響スタックの端部にアンダーフィル材料１０４が塗布される。アンダーフィル材料は音響スタックの表面全域での毛管力（ｃａｐｉｌｌａｒｙ ｆｏｒｃｅ）によって拡がり、音響スタックとその下にあるＩＣとの間の隙間を充たす。その後、構造１００は好適なダイシング工程によって四角く切断され、音響スタック９０から個々の音響素子のアレイが作り出される。一実施形態において、このアレイは音響素子の２次元マトリックスアレイを有している。
【００３６】
フリップチップバンプのみによる接続では組立て強度に対して十分でない場合があるので、アンダーフィル１０４は、部品をまとめる機械的強度を追加する働きをする。アンダーフィルはまた音響スタックとＩＣとの間の接合の良好な密閉封止をもたらす。さらに、フリップチップ型２次元アレイの場合、アンダーフィルはまたフリップチップの完了後の機械的支持を提供し、ダイシングプロセスが音響スタックを個々の素子へと分離する。分離切断は音響スタックの最後の層より深いことが必要であるが、ＩＣに達するほど深くする必要はない。従って、アンダーフィルはまた２次元アレイの個々の素子の各々を支持する機能も果たす。
【００３７】
ダイシングは、参照符号１０６によって指し示されるように隙間又は溝部を作り出す。ダイシング工程に関し、このプロセスを製造可能なものにするため、高アスペクト比フリップチップバンプの高さは、およそ７０μｍから１００μｍの範囲にされる必要がある。これは、下にあるＩＣを損傷することなく、新たに作り出される個々の音響素子間で、音響スタック９０のデマッチング層９６の完全な分離を確保するために重要である。
【００３８】
図９は、本発明の一実施形態に従った超音波トランスデューサを具備する超音波画像診断システム１１０のブロック図を示している。超音波画像診断システム１１０は、超音波トランスデューサプローブ１１４との使用に適合されたベースユニット１１２を有している。超音波トランスデューサプローブ１１４はここで説明されるような超音波トランスデューサ１００を有している。ベースユニット１１２は、特定の超音波診断用途の要求に従って超音波診断イメージングを行うのに適した電子装置を有している。超音波トランスデューサプローブ１１４は、例えば電子ケーブル、無線接続、又はその他の好適手段などの好適な接続を介してベースユニット１１２に結合している。超音波画像診断システム１１０は様々な種類の医療診断超音波イメージングを実行するために使用され得る。
【００３９】
図１０乃至１３は、本発明の他の一実施形態に従った高アスペクト比フリップチップ型２次元超音波トランスデューサを形成する工程を示す断面図である。図１０乃至１３には、図の単純化のため、トランスデューサの一部１２０のみが示されている。さらに、図１０の実施形態は、以下の相違を有するが、図２乃至８の実施形態と似通っている。この実施形態においては、フリップチップバンプの製造方法は、高アスペクト比のフォトリソグラフィプロセスを使用して、ウェハ表面に高アスペクト比の導電性造形部を作成することを有している。
【００４０】
高アスペクト比のフォトリソグラフィの一形態は、独国のカールスルーエ原子力研究センターで開発されたＬＩＧＡ技術の一部を含む。具体的には、高アスペクト比フォトリソグラフィ工程は、光の代わりにシンクロトロン放射線を使用する。シンクロトロン放射線は極めて平行で強いＸ線放射線を有し、この放射線はＸ線ディープエッチング・リソグラフィに使用可能である。
【００４１】
高アスペクト比フォトリソグラフィ（図１０）に関し、所望の厚さを有する感放射線性レジスト（例えば、プラスチック）の層１２２がウェハ表面を覆って形成される。一実施形態において、参照符号１２３によって指し示される所望厚さは、所与の高アスペクト比フリップチップバンプ用途の要求に従って選定される。例えば、所望厚さ１２３は１００μｍから１０００μｍの範囲内の厚さを有し得る。他の一実施形態においては、所望厚さはおよそ数百μｍの厚さである。
【００４２】
そして、感放射線性レジストの層１２２は、平坦なＸ線吸収剤を含むマスク１２４を介して照射される。マスク１２４はさらにＸ線吸収剤の造形部を含んでおり、この造形部は、例えば、所与の超音波トランスデューサ用途の要求に従って所望されるフリップチップ導電性バンプの１２６の位置に対応してパターニングされている。所望のパターニングされた区域は参照符号１２８によって指し示されている。
【００４３】
レジスト１２２の照射領域は、現像処理中に溶解作用によって実質的に除去され、レジスト構造内にキャビティ１３０が形成される（図１１）。レジスト構造のキャビティ１３０は、それから、電気めっきによって所望のフリップチップバンプ導電体（例えば、金属）で充填される。その後、レジストは好適な除去方法を用いて除去され、図１２に示されるように、金属の造形部１３２及び１３４が残される。
【００４４】
残存している電気鋳造された（ｅｌｅｃｔｒｏｆｏｒｍｅｄ）高アスペクト比の金属造形部１３２及び１３４は、その後、フリップチップバンプとして使用される。フリップチップバンプは参照符号１３６によって指し示されたピッチだけ隔てられている。バンプ１３２は参照符号１３８によって指し示された高さ寸法と、参照符号１４０によって指し示された幅寸法とを有している。一実施形態において、ピッチ１３６はおよそ１００μｍであり、高さ１３８はおよそ１００μｍであり、幅１４０はおよそ４０μｍである。
【００４５】
従って、高アスペクト比のシンクロトロン放射線フォトリソグラフィプロセスにより、所望の高密度／高アスペクト比のバンプが作成される。さらに、Ｘ線ディープエッチング・リソグラフィにシンクロトロン放射線を使用する方法は、１０に至るまでのアスペクト比でウェハ表面にバンプを作成することを可能にし、ここで議論されるようなフリップチップ分離の必要性を効果的に解決するものである。
【００４６】
図１３を参照するに、図６乃至８に関して上述されたのと同様に、音響スタック９０が図１２の構造１２０にフリップチップ接合される。フリップチップの位置整合と設置との後、構造１５０は、導電性接着剤の硬化（キュア）のためにオーブン内に置かれる。硬化後の導電性接着剤は参照符号１０２によって指し示されている。アンダーフィル材料は参照符号１０４によって指し示されている。構造１５０は、音響スタック９０から個々の音響素子のアレイを作り出すのに適したダイシング工程によって四角く切断される。ダイシングは、参照符号１０６によって指し示されるような溝部を作り出す。高アスペクト比フリップチップバンプ（１３２、１３４）の高さは、下にあるＩＣを損傷することなく、素子アレイ内に新たに作り出される個々の音響素子間で、音響スタックのデマッチング層の完全な分離を確保するために、およそ７０μｍから１００μｍの範囲にされる。
【００４７】
図１４は、本発明の他の一実施形態に従った高アスペクト比フリップチップバンプ型２次元超音波トランスデューサを示す断面図である。図１４には、図の単純化のため、超音波トランスデューサの一部１６０のみが示されている。図１４の実施形態は、以下の相違を有するが、図２乃至８に関して上述された実施形態と似通っている。この実施形態においては、高アスペクト比のフリップチップバンプの製造方法は、埋込バンプを用いることを有している。埋込バンプは以下で更に説明するように、例えば、金のボールボンディング等を含んでいる。
【００４８】
所望の高アスペクト比のフリップチップバンプを作成するため、埋込バンプは互いの頂部に置かれた複数のバンプを用いることを含む。この方法は、ウェハ又は基板５２の上に第１層の金のボールボンディングバンプ１６２を形成することを含む。続いて、第２層の金のボールボンディングバンプ１６４が、第１層の金のボールボンディングバンプの上に形成される。所与のフリップチップバンプ用途に対して所望される高アスペクト比のフリップチップバンプが得られるまで、更なる層の金のボールボンディングバンプを先行する層の金のボールボンディングバンプ上に設けるプロセスが、必要に応じて繰り返される。例えば、図１４の実施形態においては、この方法はさらに、第３層の金のボールボンディングバンプ１６６を第２層の金のボールボンディングバンプ１６４上に形成することを含んでいる。
【００４９】
図１４の高アスペクト比のフリップチップバンプは参照符号１６８によって指し示されたピッチだけ隔てられている。このフリップチップバンプは参照符号１６７によって指し示された高さ寸法と、参照符号１６３によって指し示された幅寸法とを有している。一実施形態において、ピッチ１６８はおよそ１５０μｍであり、高さ１６７はおよそ１００μｍであり、幅１６３はおよそ８０μｍである。さらに、一実施形態において、後続の層の金のボールボンディングバンプの大きさは、少なくとも１つの次元において、先行する層の対応する金のボールボンディングバンプの大きさより小さくされている。
【００５０】
なおも図１４を参照するに、図６乃至８に関して上述されたのと同様に、音響スタック９０が構造１６０にフリップチップ接合される。フリップチップの位置整合と設置との後、構造１６０は、導電性接着剤の硬化（キュア）のためにオーブン内に置かれる。硬化後の導電性接着剤は参照符号１０２によって指し示されている。アンダーフィル材料は参照符号１０４によって指し示されている。構造１６０は、音響スタック９０から個々の音響素子のアレイを作り出すのに適したダイシング工程によって四角く切断される。ダイシングは、参照符号１０６によって指し示されるような溝部を作り出す。高アスペクト比フリップチップバンプの高さは、下にあるＩＣを損傷することなく、素子アレイ内に新たに作り出される個々の音響素子間で、音響スタックのデマッチング層の完全な分離を確保するために、およそ７０μｍから１００μｍの範囲にされる。
【００５１】
従って、本発明の実施形態により、２次元アレイ内におよそ２５００個から１０万個のフリップチップバンプを必要とする用途向けの、８０μｍから５００μｍのピッチ、４０μｍから１５０μｍのバンプのフットプリントを有し、さらに、１より大きいアスペクト比を有する超音波センサーの製造が可能になる。
【００５２】
ほんの数個の典型的な実施形態について詳細に説明してきたが、当業者が容易に認識するであろうように、ここで開示された実施形態の新規の教示及び利点を有意に逸脱することなく、これらの典型的な実施形態に多数の変更を為すことが可能である。例えば、ここで開示された実施形態はさらに、１つ又は複数の集積回路ダイを有する半導体ウェハと、この１つ又は複数の集積回路ダイに結合され、上述のようにフリップチップバンプのアスペクト比が１：１より大きい高アスペクト比のフリップチップバンプのアレイとを含むことができる。従って、このような変更の全ては、請求項にて定められるような、ここで開示された実施形態の範囲内に含まれるものである。
【図面の簡単な説明】
【００５３】
【図１】従来の超音波センサーを示す図である。
【図２】本発明の一実施形態に従った２次元超音波トランスデューサにおいて使用される高アスペクト比フリップチップバンプを形成する段階を示す断面図である。
【図３】本発明の一実施形態に従った２次元超音波トランスデューサにおいて使用される高アスペクト比フリップチップバンプを形成する段階を示す断面図である。
【図４】本発明の一実施形態に従った２次元超音波トランスデューサにおいて使用される高アスペクト比フリップチップバンプを形成する段階を示す断面図である。
【図５】本発明の一実施形態に従った２次元超音波トランスデューサにおいて使用される高アスペクト比フリップチップバンプを形成する段階を示す断面図である。
【図６】本発明の一実施形態に従った高アスペクト比フリップチップバンプ型２次元超音波トランスデューサの形成における音響スタックの一部を示す断面図である。
【図７】本発明の一実施形態に従った高アスペクト比フリップチップバンプ型２次元超音波トランスデューサを形成する段階を示す断面図である。
【図８】本発明の一実施形態に従った高アスペクト比フリップチップバンプ型２次元超音波トランスデューサを形成する段階を示す断面図である。
【図９】本発明の一実施形態に従った超音波トランスデューサを具備する超音波画像診断システムを示すブロック図である。
【図１０】本発明の他の一実施形態に従った高アスペクト比フリップチップバンプ型２次元超音波トランスデューサを形成する段階を示す断面図である。
【図１１】本発明の他の一実施形態に従った高アスペクト比フリップチップバンプ型２次元超音波トランスデューサを形成する段階を示す断面図である。
【図１２】本発明の他の一実施形態に従った高アスペクト比フリップチップバンプ型２次元超音波トランスデューサを形成する段階を示す断面図である。
【図１３】本発明の他の一実施形態に従った高アスペクト比フリップチップバンプ型２次元超音波トランスデューサを形成する段階を示す断面図である。
【図１４】本発明の他の一実施形態に従った高アスペクト比フリップチップバンプ型２次元超音波トランスデューサを示す断面図である。
【技術分野】
【０００１】
本発明は、概して、超音波医療で使用されるトランスデューサアレイに関し、より具体的には、フリップチップ型２次元アレイのための高アスペクト比のバンプを実現する方法及び装置に関する。
【背景技術】
【０００２】
超音波医療では、超音波画像診断中に超音波又は音波を送信及び受信するために、２次元トランスデューサアレイが一般に使用されている。最新の２次元アレイは、一般に、３０００程度のトランスデューサ素子を有する平面アレイを含んでいる。超音波トランスデューサ設計の１つの類型では、アレイの全トランスデューサ素子が集積回路（ＩＣ）の表面に搭載され、導電性バンプを用いたフリップチップ技術によって該表面に個々に電気的に接続される。このＩＣは、例えばビーム形成や信号増幅などのため、素子の電気制御を提供する。
【０００３】
図１は、超音波トランスデューサの典型的な設計の一例を示している。超音波トランスデューサ１０は、集積回路１４の表面にフリップチップ導電性バンプ１６を介して結合された音響素子１２の平面アレイを含んでいる。導電性バンプ１６と、集積回路１４と、音響素子１２の平面アレイとの間の領域内は、フリップチップのアンダーフィル材料を有している。トランスデューサ１０は更にトランスデューサ基体２０及び相互接続ケーブル２２を含んでいる。相互接続ケーブル２２は、集積回路１４と外部ケーブル（図示せず）との間を相互接続するためのものである。集積回路１４は相互接続ケーブル２２に、技術的に既知の技術を用いてボンディングワイヤ２４を介して電気的に結合されている。
【０００４】
フリップチップ組立ては、集積回路（ＩＣ）のベアチップを裏返した構成で基板に直接搭載することを可能にする技術である。ＩＣチップはダイとも呼ばれる。フリップチップ組立てにより、ＩＣチップと基板との電気的接続は導電性の“バンプ”を介して達成される。導電性バンプの高さはＩＣチップと基板との距離を定めるものである。従って、フリップチップ技術は、例えば高密度入／出力（Ｉ／Ｏ）数や短い相互接続距離などの多くの利点をもたらす。
【０００５】
技術の微細化がますます小さい寸法へと進み続けるにつれ、超音波トランスデューサアレイのＸ及びＹの両方向において高密度接続を実現することが望まれる。しかしながら、従来方法を用いてＸ及びＹの両方向に高密度のバンプアレイを得ることは不可能ではないにしても極めて困難である。これは、ある部分、バンプが例えば１未満といった低いアスペクト比を有する通常プロセスの限界に起因している。
【０００６】
高いＩ／Ｏ密度の恩恵を受け得る用途はあるが、幾つかの用途はまた、ベアＩＣチップと基板との距離について、既知の技術を用いて実現され得るより大きい距離を必要とすることがある。この一例には、ＩＣチップと基板との間に容量的又は誘導的に一層大きい分離性を要求する用途が含まれる。さらに他の用途には、熱的又は機械的な分離性を要求したり、あるいはフリップチップにされた基板がフリップチップ取付け後により小さい部分に分けられる必要があるセンサー設計を要求したりするものがある。後者の例では、このような設計は、例えば超音波トランスデューサ又はセンサーを有する、より小さい部分の安全な機械的切断を可能にするために、より大きい間隔を必要とする。
【０００７】
技術的に既知のバンプ技術は、例えば、印刷された導電性ポリマー、埋込（ｓｔｕｄ）バンプ、はんだボールバンプ、及び電気めっきによるバンプなど、多数の異なるものが存在している。しかしながら、既知のバンプ技術の何れも、フットプリント（幅）と高さとのアスペクト比が１より大きいバンプを一貫して製造することを可能にするものではない。アスペクト比はバンプの高さの、バンプの幅寸法に対する比として定義される。
【０００８】
従って、上記問題を技術的に解決する改善された超音波トランスデューサ、及びその製造方法が望まれる。
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本発明は、高アスペクト比のバンプを用いた超音波トランスデューサ、及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明の一実施形態に従った超音波トランスデューサは、集積回路、及び前記集積回路にフリップチップバンプを介して結合された音響素子のアレイを有する。前記フリップチップバンプは１：１より大きいアスペクト比を有する高アスペクト比バンプを有する。アスペクト比はバンプ高さのバンプ幅に対する比から成る。
【発明を実施するための最良の形態】
【００１１】
図面において、似通った参照符号は似通った要素を参照するものとする。また、図は縮尺通りには描かれていない。
【００１２】
集積回路の製造においては、半導体ウェハは一般的に、個々のデバイスに未だ個片化されていない多数の集積回路ダイを含んでいる。各々の集積回路ダイは一般に、特定の集積回路用途の要求に従って所望の機能を果たす回路を含んでいる。例えば、集積回路用途には超音波トランスデューサ用途が含まれる。さらに、超音波トランスデューサ用途には、心臓用途、腹部用途、経食道（ｔｒａｎｓｅｓｏｐｈａｇｅａｌ；ＴＥＥ）用途、又はその他の診断若しくは治療用途が含まれる。
【００１３】
超音波デバイスに関して、簡略化された超音波トランスデューサ構築プロセスシーケンスは以下のステップを含み得る。例えば、プロセスは、例えば特定用途向け集積回路（ＡＳＩＣ）の供給者から、所望の超音波トランスデューサＩＣを含むウェハを得ることから開始する。本発明の一実施形態に従ったウェハバンプ・プロセスがウェハ上で実行される。ウェハにバンプを設けた後、ウェハは標準的な技術を用いて薄化され、個々のダイに分離される。その後、フリップチップ工程が行われる。フリップチップ工程後、ダイシング工程によって、超音波トランスデューサ又はセンサー部品の音響素子が分離される。そして、センサーは特定の超音波トランスデューサＩＣ用途に従ってフレームに取り付けられる。
【００１４】
本発明の一実施形態に従って、フリップチップ用の高アスペクト比のバンプは、およそ１００μｍ以下のバンプピッチを有することを可能にするとともに、２次元マトリックスアレイのＸ及びＹの両方向に高密度の接続を実現する。対照的に、従来技術を用いた場合、２次元マトリックスアレイのＸ及びＹの両方向に高密度のバンプアレイを得ることは、不可能ではないにしても極めて困難であった。すなわち、従来技術を用いた場合、１００μｍ以下のピッチを有し、更には１より大きいアスペクト比を有する高密度フリップチップバンプを製造することは通常プロセスの限界によって妨げられていた。
【００１５】
本発明の一実施形態に従って、高アスペクト比のフリップチップバンプは複数段のめっきバンプとその製造方法とを含む。複数段のめっきバンプの製造方法においては、典型的なめっきバンプのアスペクト比限界（１：１の幅：高さ）が解消される。この実施形態は、ここでさらに説明するように、バンプを互いの頂部に順次めっきすることによって製造された複数段のめっきバンプを含んでいる。
【００１６】
図２乃至５は、本発明の一実施形態に従った２次元超音波トランスデューサに使用される、高アスペクト比フリップチップバンプを形成する工程の断面図を示している。図２乃至５には、図の単純化のため、トランスデューサの一部５０のみが示されている。
【００１７】
図２には、集積回路の一部が基板５２によって表されている。基板５２は集積回路の活性領域を含んでおり、この活性領域は、超音波トランスデューサプローブの制御処理機能及び信号処理機能の少なくとも１つを果たす回路の様々な回路層（図示せず）を有している。基板５２は、好適な如何なる誘電体、ガラス又は絶縁体の層を含む保護層５４に覆われる。保護層５４は開口（又はアパーチャ）５６を含んでいる。開口５６は、ＩＣの最上層の接合パッドから、これから形成されるバンプへの電気的接続を可能にするものである。開口５６の大きさは特定ＩＣ用途の要求に従って決定される。一実施形態では、開口５６の幅は７０μｍ程度である。
【００１８】
第１層のめっき工程にて、基板５２はフォトレジスト５８で表面を覆われる。フォトレジスト５８は、それから、該フォトレジストに開口６０を作成するのに適したフォトリソグラフィプロセス（例えば、露光、現像、及び除去）を用いて処理される。フォトレジストの開口６０は所望される第１層のフリップチップバンプの位置に対応しており、概して、対応する保護層の開口５６に一致している。開口６０はまた、保護層５４の開口５６内で、基板５２の頂部表面（例えば、接合パッド）を露出させる。一実施形態において、開口６０のピッチは１００μｍ程度である。また、一実施形態において、この方法はフォトレジスト５８の厚さを選定し、フリップチップバンプの第１層部分の高さ寸法を定めることを含んでいる。
【００１９】
次の工程にて、好適な電解プロセス（例えば、金、銅、インジウム、又ははんだ）により、フォトレジスト５８の開口６０内のフリップチップバンプの第１層部分６２がめっきされる（保護層５４の開口５６内もめっきされることを含む）。ただし、この電解プロセスは、第１層部分６２をめっきする前に、集積回路チップ又はＡＳＩＣの頂部表面に電気めっきのための共通電極（図示せず）を作成する第１段階を含んでいる。電解プロセスでの共通電極の使用は産業界で標準的であるため、ここでは簡単に説明するのみとする。共通電極を作成するに当たり、ウェハ表面はフォトレジスト５８で覆われる前に、非常に薄い導電層（例えば、金）で覆われる。共通電極の層は保護層の頂部と、全ての接合パッド（電解プロセス中にこれらを短絡する）の頂部とに堆積される。そして、フォトレジスト５８がここで説明されるように塗布される。さらに、ここでさらに説明されるように、めっきプロセスを用いて所望のバンプ（一実施形態においては、所望のバンプは３つの階層を含む）が完成すると、共通電極はエッチングプロセスによって、所望のめっきバンプの下部を除いて保護層の表面から実質的に完全に除去される。従って、電解プロセス中、めっき電流は集積回路チップ又はＡＳＩＣの活性層を通って流れない。第１層のフォトレジスト５８はフリップチップバンプの第１層部分６２のめっき後も適所に残される。第１層のめっきの完了後、必要に応じて、フォトレジストの表面が平坦化されてもよい。このプロセスは、以下で説明されるように、次の層のめっき工程でも繰り返される。
【００２０】
図３を参照するに、次の層のめっき工程はウェハをフォトレジストの第２層で覆うことを有し、この第２層は第１のフォトレジスト５８及び第１階層のフリップチップバンプ６２を覆う。そして、第２層のフォトレジスト６４は該第２層のフォトレジスト６４に開口６６を作成するのに適したフォトリソグラフィプロセス（例えば、露光、現像、及び除去）を用いて処理される。第２層のフォトレジスト６４の開口６６は第１層のフリップチップバンプ６２の位置に対応しており、第１層のバンプの頂部表面を露出させる。一実施形態において、第２のフォトレジスト６４に定められた開口６６は、フォトレジストマスクの位置不整合を小さくできるように、先の開口６０より僅かに小さく作成される。さらに、開口６６は先細の開口を有することができる。一実施形態において、この方法はフォトレジスト６４の厚さを選定し、フリップチップバンプの第２層部分の高さ寸法を定めることを含んでいる。
【００２１】
次の工程にて、好適な電解プロセス（すなわち、第１の電解プロセスと同様）により、フォトレジスト６４の開口６６内のフリップチップバンプの第２層部分６８がめっきされる。第２層のフォトレジスト６４はフリップチップバンプの第２層部分６８のめっき後も適所に残される。第２層のめっきの完了後、必要に応じて、フォトレジストの表面が平坦化されてもよい。
【００２２】
図３に示されるように、フリップチップバンプはピラミッド状の構造を呈し始める。所望される高アスペクト比の導電性フリップチップバンプを得るのに必要とされるのに応じて後続の層をフリップチップバンプに付加するために、図３に関して述べられたプロセスが繰り返される。
【００２３】
図４を参照するに、次の層のめっき工程はウェハをフォトレジストの第３層７０で覆うことを有し、この第３層は第２のフォトレジスト６４及び第２階層のフリップチップバンプ６８を覆う。そして、第３層のフォトレジスト７０は該第３層のフォトレジスト７０に開口７２を作成するのに適したフォトリソグラフィプロセス（例えば、露光、現像、及び除去）を用いて処理される。開口７２は第２層のフリップチップバンプ６８の位置に対応している。一実施形態において、第３のフォトレジスト７０に定められた開口７２は、フォトレジストマスクの位置不整合を小さくできるように、先の開口６６より僅かに小さく作成される。さらに、開口７２は先細の開口を有することができる。
【００２４】
一実施形態において、開口７２の幅は４０μｍ程度である。開口７２の縮小された寸法はまた、微細な先端を有するめっきバンプ最上部を作り出すことを可能にする。微細な先端は、フリップチップの設置工程の際に導電性接着剤の短絡が生じる可能性を実質的に低下させる（すなわち、実質的に防止する）機構をもたらすものである。一実施形態において、この方法はフォトレジスト７０の厚さを選定し、フリップチップバンプの第３層部分の高さ寸法を定めることを含んでいる。
【００２５】
次の工程にて、好適な電解プロセス（すなわち、第１の電解プロセスと同様）により、フォトレジスト７０の開口７２内のフリップチップバンプの第３層部分７４がめっきされる。第３層のフォトレジスト７０はフリップチップバンプの第３層部分７４のめっき後も適所に残される。第３層のめっきの完了後、必要に応じて、フォトレジストの表面が平坦化されてもよい。
【００２６】
図５を参照するに、フリップチップバンプの第３層部分の形成に続き、第１、第２及び第３のフォトレジスト（５８、６４、７０）の残存部が標準的な技術を用いて除去される。従って、フリップチップバンプ７６及び７８が作成される。フリップチップバンプ（７６、７８）は、参照符号８０によって大まかに表されているピッチを有している。一実施形態において、ピッチ８０は１００μｍ程度である。フリップチップバンプ（７６、７８）はまた、参照符号８２によって大まかに表されている高さ寸法を有している。さらに、バンプ７６の第１、第２及び第３の層部分の幅寸法が、それぞれ、参照符号８４、８６及び８８によって大まかに表されている。一実施形態において、高さ８２は１００μｍ程度であり、幅８４、８６及び８８はそれぞれ８０、６０及び４０μｍ程度である。
【００２７】
バンプ７６のアスペクト比を決定するため、このアスペクト比は高さ寸法８２をフリップチップバンプ７６の第１層部分６２の幅寸法８４で割ったものに等しいとする。従って、上述の方法により、フリップチップ用の、複数段のめっきバンプを有する高アスペクト比バンプが作成され得る。さらに、本発明の実施形態に従って、フリップチップ用の高アスペクト比バンプは、１００μｍ以下の所望ピッチと、およそ１より大きいアスペクト比とを有する１つ又は複数の２段、３段又は４段のめっきバンプを有する。
【００２８】
ここで開示された、複数段のめっきバンプを製造する方法の利点には、高さの均一性とコストとがある。高さの均一性は数μｍの範囲内で達成され得る。さらに、コストの優位性は、埋込（ｓｔｕｄ）バンププロセスによる場合は１つずつであるのに対し、ウェハ上に全てのバンプを同時に作成することによって得られる。
【００２９】
本発明に係る高密度／高アスペクト比バンプはまた機械的堅牢性をもたらす。本発明の一実施形態において、超音波トランスデューサ用途は、ここで開示されるような高アスペクト比フリップチップバンプを介して集積回路に結合された超音波音響素子アレイを有する。超音波トランスデューサとの接続には、トランスデューサ音響材料の分離切断を行うために機械的堅牢性が要求される。機械的堅牢性はまた、音響素子／トランスデューサの分離切断中に、下にある集積回路（ＩＣ）に損傷が生じないことを確保する高さを提供するためにも必要である。さらに、フリップチップ用の高密度／高アスペクト比バンプは、より優れた電気絶縁及び／又は改善されたノイズ分離を必要とする用途において非常に有利である。
【００３０】
図６は、本発明の一実施形態に従った高アスペクト比フリップチップバンプ型２次元超音波トランスデューサの形成に使用されるのに適した、音響スタック９０の一部の断面図を示している。音響スタック９０は、例えば、整合層（ｍａｔｃｈｉｎｇ ｌａｙｅｒ；ＭＬ）９２、単結晶層９４、及びデマッチング層（ＤＭＬ）９６を有している。一実施形態において、整合層（ＭＬ）９２はおよそ１２０μｍの高さ寸法を有し、単結晶層９４はおよそ１２０μｍの高さ寸法を有し、デマッチング層（ＤＭＬ）９６はおよそ２７０μｍの高さ寸法を有している。従って音響スタックはおよそ５１０μｍの高さ寸法を有している。
【００３１】
導電性の接着剤ドット９８（例えば、好適な導電性エポキシの何れか）が層９６の表面９７に既知のスクリーン印刷法によって形成されている。ドットの典型的な高さはおよそ３０μｍである。一実施形態において、導電性の接着剤ドット９８はおよそ１５０μｍのピッチ（図６に参照符号９９で示されている）を有している。導電性の接着剤ドット９８は、図７に関して説明されるように、フリップチップ工程に備えて設けられる。さらに、図７に関連して一層よく理解されるように、表面９７は音響スタック９０の底部表面となるものである。
【００３２】
図７及び８を参照するに、本発明に従った高アスペクト比フリップチップ型２次元超音波トランスデューサの製造方法は、位置合わせ、設置、及びキュアへと続く。図７にて、図６の音響スタック９０は裏返され、トランスデューサ部分５０に対して位置整合されている。より具体的には、導電性の接着剤ドット９８が、部分５０の高アスペクト比フリップチップバンプ（７６、７８）の内の対応する１つに位置整合されている。位置整合されると、音響スタック９０はフリップチップバンプ上に設置される。位置整合及び設置は周知のフリップチップボンダーにより達成され得る。
【００３３】
フリップチップ設置工程中に、高アスペクト比バンプの先端は導電性の接着剤ドット９８を横に移動させる。一実施形態において、多層フリップチップバンプの構造を考慮すると、移動量は僅かである。すなわち、一実施形態においては、バンプの先端はそれぞれのバンプの下地の層部分より小さく、それにより、フリップチップ工程中の導電性接着剤の横への移動量が制御される。従って、隣接するフリップチップバンプ間での導電性接着剤の短絡という望ましくないことが効果的に回避される。その結果、本発明に係る多層高アスペクト比フリップチップバンプ設計は、より微細なピッチに縮小させるのに非常に適している。
【００３４】
図８を参照するに、構造１００は、その後、導電性接着剤の硬化（キュア）のためにオーブン内に置かれる。硬化後の導電性接着剤は参照符号１０２によって指し示されており、対応する導電性ドットの元々の輪郭は参照符号１０１によって指し示された破線を用いて例示されている。
【００３５】
導電性接着剤の硬化に続き、集積回路及び音響スタックの端部にアンダーフィル材料１０４が塗布される。アンダーフィル材料は音響スタックの表面全域での毛管力（ｃａｐｉｌｌａｒｙ ｆｏｒｃｅ）によって拡がり、音響スタックとその下にあるＩＣとの間の隙間を充たす。その後、構造１００は好適なダイシング工程によって四角く切断され、音響スタック９０から個々の音響素子のアレイが作り出される。一実施形態において、このアレイは音響素子の２次元マトリックスアレイを有している。
【００３６】
フリップチップバンプのみによる接続では組立て強度に対して十分でない場合があるので、アンダーフィル１０４は、部品をまとめる機械的強度を追加する働きをする。アンダーフィルはまた音響スタックとＩＣとの間の接合の良好な密閉封止をもたらす。さらに、フリップチップ型２次元アレイの場合、アンダーフィルはまたフリップチップの完了後の機械的支持を提供し、ダイシングプロセスが音響スタックを個々の素子へと分離する。分離切断は音響スタックの最後の層より深いことが必要であるが、ＩＣに達するほど深くする必要はない。従って、アンダーフィルはまた２次元アレイの個々の素子の各々を支持する機能も果たす。
【００３７】
ダイシングは、参照符号１０６によって指し示されるように隙間又は溝部を作り出す。ダイシング工程に関し、このプロセスを製造可能なものにするため、高アスペクト比フリップチップバンプの高さは、およそ７０μｍから１００μｍの範囲にされる必要がある。これは、下にあるＩＣを損傷することなく、新たに作り出される個々の音響素子間で、音響スタック９０のデマッチング層９６の完全な分離を確保するために重要である。
【００３８】
図９は、本発明の一実施形態に従った超音波トランスデューサを具備する超音波画像診断システム１１０のブロック図を示している。超音波画像診断システム１１０は、超音波トランスデューサプローブ１１４との使用に適合されたベースユニット１１２を有している。超音波トランスデューサプローブ１１４はここで説明されるような超音波トランスデューサ１００を有している。ベースユニット１１２は、特定の超音波診断用途の要求に従って超音波診断イメージングを行うのに適した電子装置を有している。超音波トランスデューサプローブ１１４は、例えば電子ケーブル、無線接続、又はその他の好適手段などの好適な接続を介してベースユニット１１２に結合している。超音波画像診断システム１１０は様々な種類の医療診断超音波イメージングを実行するために使用され得る。
【００３９】
図１０乃至１３は、本発明の他の一実施形態に従った高アスペクト比フリップチップ型２次元超音波トランスデューサを形成する工程を示す断面図である。図１０乃至１３には、図の単純化のため、トランスデューサの一部１２０のみが示されている。さらに、図１０の実施形態は、以下の相違を有するが、図２乃至８の実施形態と似通っている。この実施形態においては、フリップチップバンプの製造方法は、高アスペクト比のフォトリソグラフィプロセスを使用して、ウェハ表面に高アスペクト比の導電性造形部を作成することを有している。
【００４０】
高アスペクト比のフォトリソグラフィの一形態は、独国のカールスルーエ原子力研究センターで開発されたＬＩＧＡ技術の一部を含む。具体的には、高アスペクト比フォトリソグラフィ工程は、光の代わりにシンクロトロン放射線を使用する。シンクロトロン放射線は極めて平行で強いＸ線放射線を有し、この放射線はＸ線ディープエッチング・リソグラフィに使用可能である。
【００４１】
高アスペクト比フォトリソグラフィ（図１０）に関し、所望の厚さを有する感放射線性レジスト（例えば、プラスチック）の層１２２がウェハ表面を覆って形成される。一実施形態において、参照符号１２３によって指し示される所望厚さは、所与の高アスペクト比フリップチップバンプ用途の要求に従って選定される。例えば、所望厚さ１２３は１００μｍから１０００μｍの範囲内の厚さを有し得る。他の一実施形態においては、所望厚さはおよそ数百μｍの厚さである。
【００４２】
そして、感放射線性レジストの層１２２は、平坦なＸ線吸収剤を含むマスク１２４を介して照射される。マスク１２４はさらにＸ線吸収剤の造形部を含んでおり、この造形部は、例えば、所与の超音波トランスデューサ用途の要求に従って所望されるフリップチップ導電性バンプの１２６の位置に対応してパターニングされている。所望のパターニングされた区域は参照符号１２８によって指し示されている。
【００４３】
レジスト１２２の照射領域は、現像処理中に溶解作用によって実質的に除去され、レジスト構造内にキャビティ１３０が形成される（図１１）。レジスト構造のキャビティ１３０は、それから、電気めっきによって所望のフリップチップバンプ導電体（例えば、金属）で充填される。その後、レジストは好適な除去方法を用いて除去され、図１２に示されるように、金属の造形部１３２及び１３４が残される。
【００４４】
残存している電気鋳造された（ｅｌｅｃｔｒｏｆｏｒｍｅｄ）高アスペクト比の金属造形部１３２及び１３４は、その後、フリップチップバンプとして使用される。フリップチップバンプは参照符号１３６によって指し示されたピッチだけ隔てられている。バンプ１３２は参照符号１３８によって指し示された高さ寸法と、参照符号１４０によって指し示された幅寸法とを有している。一実施形態において、ピッチ１３６はおよそ１００μｍであり、高さ１３８はおよそ１００μｍであり、幅１４０はおよそ４０μｍである。
【００４５】
従って、高アスペクト比のシンクロトロン放射線フォトリソグラフィプロセスにより、所望の高密度／高アスペクト比のバンプが作成される。さらに、Ｘ線ディープエッチング・リソグラフィにシンクロトロン放射線を使用する方法は、１０に至るまでのアスペクト比でウェハ表面にバンプを作成することを可能にし、ここで議論されるようなフリップチップ分離の必要性を効果的に解決するものである。
【００４６】
図１３を参照するに、図６乃至８に関して上述されたのと同様に、音響スタック９０が図１２の構造１２０にフリップチップ接合される。フリップチップの位置整合と設置との後、構造１５０は、導電性接着剤の硬化（キュア）のためにオーブン内に置かれる。硬化後の導電性接着剤は参照符号１０２によって指し示されている。アンダーフィル材料は参照符号１０４によって指し示されている。構造１５０は、音響スタック９０から個々の音響素子のアレイを作り出すのに適したダイシング工程によって四角く切断される。ダイシングは、参照符号１０６によって指し示されるような溝部を作り出す。高アスペクト比フリップチップバンプ（１３２、１３４）の高さは、下にあるＩＣを損傷することなく、素子アレイ内に新たに作り出される個々の音響素子間で、音響スタックのデマッチング層の完全な分離を確保するために、およそ７０μｍから１００μｍの範囲にされる。
【００４７】
図１４は、本発明の他の一実施形態に従った高アスペクト比フリップチップバンプ型２次元超音波トランスデューサを示す断面図である。図１４には、図の単純化のため、超音波トランスデューサの一部１６０のみが示されている。図１４の実施形態は、以下の相違を有するが、図２乃至８に関して上述された実施形態と似通っている。この実施形態においては、高アスペクト比のフリップチップバンプの製造方法は、埋込バンプを用いることを有している。埋込バンプは以下で更に説明するように、例えば、金のボールボンディング等を含んでいる。
【００４８】
所望の高アスペクト比のフリップチップバンプを作成するため、埋込バンプは互いの頂部に置かれた複数のバンプを用いることを含む。この方法は、ウェハ又は基板５２の上に第１層の金のボールボンディングバンプ１６２を形成することを含む。続いて、第２層の金のボールボンディングバンプ１６４が、第１層の金のボールボンディングバンプの上に形成される。所与のフリップチップバンプ用途に対して所望される高アスペクト比のフリップチップバンプが得られるまで、更なる層の金のボールボンディングバンプを先行する層の金のボールボンディングバンプ上に設けるプロセスが、必要に応じて繰り返される。例えば、図１４の実施形態においては、この方法はさらに、第３層の金のボールボンディングバンプ１６６を第２層の金のボールボンディングバンプ１６４上に形成することを含んでいる。
【００４９】
図１４の高アスペクト比のフリップチップバンプは参照符号１６８によって指し示されたピッチだけ隔てられている。このフリップチップバンプは参照符号１６７によって指し示された高さ寸法と、参照符号１６３によって指し示された幅寸法とを有している。一実施形態において、ピッチ１６８はおよそ１５０μｍであり、高さ１６７はおよそ１００μｍであり、幅１６３はおよそ８０μｍである。さらに、一実施形態において、後続の層の金のボールボンディングバンプの大きさは、少なくとも１つの次元において、先行する層の対応する金のボールボンディングバンプの大きさより小さくされている。
【００５０】
なおも図１４を参照するに、図６乃至８に関して上述されたのと同様に、音響スタック９０が構造１６０にフリップチップ接合される。フリップチップの位置整合と設置との後、構造１６０は、導電性接着剤の硬化（キュア）のためにオーブン内に置かれる。硬化後の導電性接着剤は参照符号１０２によって指し示されている。アンダーフィル材料は参照符号１０４によって指し示されている。構造１６０は、音響スタック９０から個々の音響素子のアレイを作り出すのに適したダイシング工程によって四角く切断される。ダイシングは、参照符号１０６によって指し示されるような溝部を作り出す。高アスペクト比フリップチップバンプの高さは、下にあるＩＣを損傷することなく、素子アレイ内に新たに作り出される個々の音響素子間で、音響スタックのデマッチング層の完全な分離を確保するために、およそ７０μｍから１００μｍの範囲にされる。
【００５１】
従って、本発明の実施形態により、２次元アレイ内におよそ２５００個から１０万個のフリップチップバンプを必要とする用途向けの、８０μｍから５００μｍのピッチ、４０μｍから１５０μｍのバンプのフットプリントを有し、さらに、１より大きいアスペクト比を有する超音波センサーの製造が可能になる。
【００５２】
ほんの数個の典型的な実施形態について詳細に説明してきたが、当業者が容易に認識するであろうように、ここで開示された実施形態の新規の教示及び利点を有意に逸脱することなく、これらの典型的な実施形態に多数の変更を為すことが可能である。例えば、ここで開示された実施形態はさらに、１つ又は複数の集積回路ダイを有する半導体ウェハと、この１つ又は複数の集積回路ダイに結合され、上述のようにフリップチップバンプのアスペクト比が１：１より大きい高アスペクト比のフリップチップバンプのアレイとを含むことができる。従って、このような変更の全ては、請求項にて定められるような、ここで開示された実施形態の範囲内に含まれるものである。
【図面の簡単な説明】
【００５３】
【図１】従来の超音波センサーを示す図である。
【図２】本発明の一実施形態に従った２次元超音波トランスデューサにおいて使用される高アスペクト比フリップチップバンプを形成する段階を示す断面図である。
【図３】本発明の一実施形態に従った２次元超音波トランスデューサにおいて使用される高アスペクト比フリップチップバンプを形成する段階を示す断面図である。
【図４】本発明の一実施形態に従った２次元超音波トランスデューサにおいて使用される高アスペクト比フリップチップバンプを形成する段階を示す断面図である。
【図５】本発明の一実施形態に従った２次元超音波トランスデューサにおいて使用される高アスペクト比フリップチップバンプを形成する段階を示す断面図である。
【図６】本発明の一実施形態に従った高アスペクト比フリップチップバンプ型２次元超音波トランスデューサの形成における音響スタックの一部を示す断面図である。
【図７】本発明の一実施形態に従った高アスペクト比フリップチップバンプ型２次元超音波トランスデューサを形成する段階を示す断面図である。
【図８】本発明の一実施形態に従った高アスペクト比フリップチップバンプ型２次元超音波トランスデューサを形成する段階を示す断面図である。
【図９】本発明の一実施形態に従った超音波トランスデューサを具備する超音波画像診断システムを示すブロック図である。
【図１０】本発明の他の一実施形態に従った高アスペクト比フリップチップバンプ型２次元超音波トランスデューサを形成する段階を示す断面図である。
【図１１】本発明の他の一実施形態に従った高アスペクト比フリップチップバンプ型２次元超音波トランスデューサを形成する段階を示す断面図である。
【図１２】本発明の他の一実施形態に従った高アスペクト比フリップチップバンプ型２次元超音波トランスデューサを形成する段階を示す断面図である。
【図１３】本発明の他の一実施形態に従った高アスペクト比フリップチップバンプ型２次元超音波トランスデューサを形成する段階を示す断面図である。
【図１４】本発明の他の一実施形態に従った高アスペクト比フリップチップバンプ型２次元超音波トランスデューサを示す断面図である。
【特許請求の範囲】
【請求項１】
集積回路；及び
前記集積回路にフリップチップバンプを介して結合された音響素子のアレイであり、前記フリップチップバンプが１：１より大きいアスペクト比を有する高アスペクト比バンプを有し、前記アスペクト比はバンプ高さのバンプ幅に対する比から成る、音響素子のアレイ；
を有する超音波トランスデューサ。
【請求項２】
前記高アスペクト比バンプが、少なくとも２つのフリップチップバンプの層状部分を有する、請求項１に記載の超音波トランスデューサ。
【請求項３】
前記高アスペクト比バンプの高さが、前記少なくとも２つのフリップチップバンプの層状部分の各層状部分の高さの和から成る、請求項２に記載の超音波トランスデューサ。
【請求項４】
前記フリップチップバンプの最上層部分の幅が、該フリップチップバンプの最下層部分の幅のおよそ５０％より小さい、請求項２に記載の超音波トランスデューサ。
【請求項５】
前記高アスペクト比フリップチップバンプがおよそ１００μｍのピッチを有する、請求項１に記載の超音波トランスデューサ。
【請求項６】
前記フリップチップバンプの第１の層状部分が、第１のフォトレジスト層の開口を該第１のフォトレジスト層の該フリップチップバンプの位置に形成するための、フォトレジスト堆積、マスクパターニング、及びエッチング処理のプロセスと、その後の、該第１のフォトレジスト層の該開口を充たす、フリップチップバンプ材料の電解析出とによって形成されている、請求項２に記載の超音波トランスデューサ。
【請求項７】
前記フリップチップバンプ材料が金属を有する、請求項６に記載の超音波トランスデューサ。
【請求項８】
前記フリップチップバンプの次の層状部分が、次のフォトレジスト層の開口を該次のフォトレジスト層の該フリップチップバンプの位置に形成するための、フォトレジスト堆積、マスクパターニング、及びエッチング処理のプロセスと、その後の、該次のフォトレジスト層の該開口を充たす、前記フリップチップバンプ材料の電解析出とによって形成されている、請求項６に記載の超音波トランスデューサ。
【請求項９】
前記次のフォトレジスト層の前記開口が、前記第１のフォトレジスト層の前記開口より小さい、請求項８に記載の超音波トランスデューサ。
【請求項１０】
第１の層状部分が第１幅を有し、後続の層状部分が前記第１幅より小さい後続幅を有する、請求項２に記載の超音波トランスデューサ。
【請求項１１】
前記フリップチップバンプが、高アスペクト比の電気鋳造された金属部を有する、請求項１に記載の超音波トランスデューサ。
【請求項１２】
前記電気鋳造された金属部が、Ｘ線ディープエッチングリソグラフィプロセスによって形成されている、請求項１１に記載の超音波トランスデューサ。
【請求項１３】
前記高アスペクト比バンプが、２段、３段又は４段の何れかのめっきされたバンプを有する、請求項１に記載の超音波トランスデューサ。
【請求項１４】
前記フリップチップバンプが、第１層の埋込バンプ及び次層の埋込バンプを有し、前記次層の埋込バンプが先行する層の対応する埋込バンプの頂部に結合されている、請求項１に記載の超音波トランスデューサ。
【請求項１５】
前記次層の埋込バンプが、先行する層の埋込バンプの幅より小さい幅のバンプを有する、請求項１４に記載の超音波トランスデューサ。
【請求項１６】
前記フリップチップバンプが、複数層の金のボールボンディング埋込バンプを有する、請求項１４に記載の超音波トランスデューサ。
【請求項１７】
食道壁を介する超音波心臓イメージング用に設計されたマトリックス型経食道トランスデューサを更に有し、且つおよそ２５００個から３０００個の音響素子を有する請求項１に記載の超音波トランスデューサ。
【請求項１８】
超音波トランスデューサとの使用に適合された超音波画像診断システムであって、前記超音波トランスデューサが：
集積回路；及び
前記集積回路にフリップチップバンプを介して結合された圧電素子のアレイであり、前記フリップチップバンプが１：１より大きいアスペクト比を有する高アスペクト比バンプを有し、前記アスペクト比はバンプ高さのバンプ幅に対する比から成る、音響素子のアレイ；
を有する、超音波画像診断システム。
【請求項１９】
超音波トランスデューサの製造方法であって：
集積回路にフリップチップバンプのアレイを形成する形成工程であり、該フリップチップバンプが１：１より大きいアスペクト比を有する高アスペクト比バンプを有する形成工程；及び
圧電素子のアレイを前記集積回路に前記高アスペクト比バンプを介して結合する結合工程；
を有する製造方法。
【請求項２０】
前記高アスペクト比バンプが、フリップチップバンプの少なくとも２つの層状部分を有する、請求項１９に記載の製造方法。
【請求項２１】
前記フリップチップバンプの最上層の層状部分の幅が、該フリップチップバンプの最下層の層状部分の幅のおよそ５０％より小さい、請求項２０に記載の製造方法。
【請求項２２】
前記フリップチップバンプの第１の層状部分が、第１のフォトレジスト層の開口を該第１のフォトレジスト層の該フリップチップバンプの位置に形成するための、フォトレジスト堆積、マスクパターニング、及びエッチング処理のプロセスと、その後の、該第１のフォトレジスト層の該開口を充たす、フリップチップバンプ材料の電解析出とによって形成され、且つ前記フリップチップバンプの次の層状部分が、次のフォトレジスト層の開口を該次のフォトレジスト層の該フリップチップバンプの位置に形成するための、フォトレジスト堆積、マスクパターニング、及びエッチング処理のプロセスと、その後の、該次のフォトレジスト層の該開口を充たす、前記フリップチップバンプ材料の電解析出とによって形成される、請求項２０に記載の製造方法。
【請求項２３】
前記フリップチップバンプが、高アスペクト比の電気鋳造された金属部を有する、請求項１９に記載の製造方法。
【請求項２４】
前記電気鋳造された金属部が、Ｘ線ディープエッチングリソグラフィプロセスによって形成される、請求項２３に記載の製造方法。
【請求項２５】
前記高アスペクト比バンプが、２段、３段又は４段の何れかのめっきされたバンプを有する、請求項１９に記載の製造方法。
【請求項２６】
前記フリップチップバンプが、第１層の埋込バンプ及び次層の埋込バンプを有し、前記次層の埋込バンプが、先行する層の対応する埋込バンプの頂部に結合され、且つ、該先行する層の埋込バンプの幅より小さい幅のバンプを有する、請求項１９に記載の製造方法。
【請求項２７】
前記集積回路がおよそ５μｍから５０μｍの厚さを有する、請求項１９に記載の製造方法。
【請求項２８】
１つ又は複数の集積回路ダイ；及び
前記１つ又は複数の集積回路ダイの表面に結合された、アスペクト比が１：１より大きい高アスペクト比のフリップチップバンプのアレイ；
を有する半導体ウェハ。
【請求項２９】
前記高アスペクト比がおよそ１０：１である、請求項２８に記載の半導体ウェハ。
【請求項３０】
１つ又は複数の超音波トランスデューサの音響素子のアレイを更に有し、前記音響素子のアレイが前記１つ又は複数の集積回路ダイに前記高アスペクト比のフリップチップバンプを介して結合されており、且つ前記１つ又は複数の集積回路ダイが、超音波トランスデューサの制御処理機能及び信号処理機能の少なくとも一方を果たす回路を含む、請求項２８に記載の半導体ウェハ。
【請求項３１】
前記高アスペクト比バンプが、フリップチップバンプの少なくとも２つの層状部分を有する、請求項２８に記載の半導体ウェハ。
【請求項３２】
前記フリップチップバンプの最上層の層状部分の幅が、該フリップチップバンプの最下層の層状部分の幅のおよそ５０％より小さい、請求項３１に記載の半導体ウェハ。
【請求項３３】
前記フリップチップバンプの第１の層状部分が、第１のフォトレジスト層の開口を該第１のフォトレジスト層の該フリップチップバンプの位置に形成するための、フォトレジスト堆積、マスクパターニング、及びエッチング処理のプロセスと、その後の、該第１のフォトレジスト層の該開口を充たす、フリップチップバンプ材料の電解析出とによって形成され、且つ前記フリップチップバンプの次の層状部分が、次のフォトレジスト層の開口を該次のフォトレジスト層の該フリップチップバンプの位置に形成するための、フォトレジスト堆積、マスクパターニング、及びエッチング処理のプロセスと、その後の、該次のフォトレジスト層の該開口を充たす、前記フリップチップバンプ材料の電解析出とによって形成される、請求項３１に記載の半導体ウェハ。
【請求項３４】
前記フリップチップバンプが、高アスペクト比の電気鋳造された金属部を有する、請求項２８に記載の半導体ウェハ。
【請求項３５】
前記電気鋳造された金属部が、Ｘ線ディープエッチングリソグラフィプロセスによって形成される、請求項３４に記載の半導体ウェハ。
【請求項３６】
前記高アスペクト比バンプが、２段、３段又は４段の何れかのめっきされたバンプを有する、請求項２８に記載の半導体ウェハ。
【請求項３７】
前記フリップチップバンプが、第１層の埋込バンプ及び次層の埋込バンプを有し、前記次層の埋込バンプが、先行する層の対応する埋込バンプの頂部に結合され、且つ、該先行する層の埋込バンプの幅より小さい幅のバンプを有する、請求項２８に記載の半導体ウェハ。
【請求項１】
集積回路；及び
前記集積回路にフリップチップバンプを介して結合された音響素子のアレイであり、前記フリップチップバンプが１：１より大きいアスペクト比を有する高アスペクト比バンプを有し、前記アスペクト比はバンプ高さのバンプ幅に対する比から成る、音響素子のアレイ；
を有する超音波トランスデューサ。
【請求項２】
前記高アスペクト比バンプが、少なくとも２つのフリップチップバンプの層状部分を有する、請求項１に記載の超音波トランスデューサ。
【請求項３】
前記高アスペクト比バンプの高さが、前記少なくとも２つのフリップチップバンプの層状部分の各層状部分の高さの和から成る、請求項２に記載の超音波トランスデューサ。
【請求項４】
前記フリップチップバンプの最上層部分の幅が、該フリップチップバンプの最下層部分の幅のおよそ５０％より小さい、請求項２に記載の超音波トランスデューサ。
【請求項５】
前記高アスペクト比フリップチップバンプがおよそ１００μｍのピッチを有する、請求項１に記載の超音波トランスデューサ。
【請求項６】
前記フリップチップバンプの第１の層状部分が、第１のフォトレジスト層の開口を該第１のフォトレジスト層の該フリップチップバンプの位置に形成するための、フォトレジスト堆積、マスクパターニング、及びエッチング処理のプロセスと、その後の、該第１のフォトレジスト層の該開口を充たす、フリップチップバンプ材料の電解析出とによって形成されている、請求項２に記載の超音波トランスデューサ。
【請求項７】
前記フリップチップバンプ材料が金属を有する、請求項６に記載の超音波トランスデューサ。
【請求項８】
前記フリップチップバンプの次の層状部分が、次のフォトレジスト層の開口を該次のフォトレジスト層の該フリップチップバンプの位置に形成するための、フォトレジスト堆積、マスクパターニング、及びエッチング処理のプロセスと、その後の、該次のフォトレジスト層の該開口を充たす、前記フリップチップバンプ材料の電解析出とによって形成されている、請求項６に記載の超音波トランスデューサ。
【請求項９】
前記次のフォトレジスト層の前記開口が、前記第１のフォトレジスト層の前記開口より小さい、請求項８に記載の超音波トランスデューサ。
【請求項１０】
第１の層状部分が第１幅を有し、後続の層状部分が前記第１幅より小さい後続幅を有する、請求項２に記載の超音波トランスデューサ。
【請求項１１】
前記フリップチップバンプが、高アスペクト比の電気鋳造された金属部を有する、請求項１に記載の超音波トランスデューサ。
【請求項１２】
前記電気鋳造された金属部が、Ｘ線ディープエッチングリソグラフィプロセスによって形成されている、請求項１１に記載の超音波トランスデューサ。
【請求項１３】
前記高アスペクト比バンプが、２段、３段又は４段の何れかのめっきされたバンプを有する、請求項１に記載の超音波トランスデューサ。
【請求項１４】
前記フリップチップバンプが、第１層の埋込バンプ及び次層の埋込バンプを有し、前記次層の埋込バンプが先行する層の対応する埋込バンプの頂部に結合されている、請求項１に記載の超音波トランスデューサ。
【請求項１５】
前記次層の埋込バンプが、先行する層の埋込バンプの幅より小さい幅のバンプを有する、請求項１４に記載の超音波トランスデューサ。
【請求項１６】
前記フリップチップバンプが、複数層の金のボールボンディング埋込バンプを有する、請求項１４に記載の超音波トランスデューサ。
【請求項１７】
食道壁を介する超音波心臓イメージング用に設計されたマトリックス型経食道トランスデューサを更に有し、且つおよそ２５００個から３０００個の音響素子を有する請求項１に記載の超音波トランスデューサ。
【請求項１８】
超音波トランスデューサとの使用に適合された超音波画像診断システムであって、前記超音波トランスデューサが：
集積回路；及び
前記集積回路にフリップチップバンプを介して結合された圧電素子のアレイであり、前記フリップチップバンプが１：１より大きいアスペクト比を有する高アスペクト比バンプを有し、前記アスペクト比はバンプ高さのバンプ幅に対する比から成る、音響素子のアレイ；
を有する、超音波画像診断システム。
【請求項１９】
超音波トランスデューサの製造方法であって：
集積回路にフリップチップバンプのアレイを形成する形成工程であり、該フリップチップバンプが１：１より大きいアスペクト比を有する高アスペクト比バンプを有する形成工程；及び
圧電素子のアレイを前記集積回路に前記高アスペクト比バンプを介して結合する結合工程；
を有する製造方法。
【請求項２０】
前記高アスペクト比バンプが、フリップチップバンプの少なくとも２つの層状部分を有する、請求項１９に記載の製造方法。
【請求項２１】
前記フリップチップバンプの最上層の層状部分の幅が、該フリップチップバンプの最下層の層状部分の幅のおよそ５０％より小さい、請求項２０に記載の製造方法。
【請求項２２】
前記フリップチップバンプの第１の層状部分が、第１のフォトレジスト層の開口を該第１のフォトレジスト層の該フリップチップバンプの位置に形成するための、フォトレジスト堆積、マスクパターニング、及びエッチング処理のプロセスと、その後の、該第１のフォトレジスト層の該開口を充たす、フリップチップバンプ材料の電解析出とによって形成され、且つ前記フリップチップバンプの次の層状部分が、次のフォトレジスト層の開口を該次のフォトレジスト層の該フリップチップバンプの位置に形成するための、フォトレジスト堆積、マスクパターニング、及びエッチング処理のプロセスと、その後の、該次のフォトレジスト層の該開口を充たす、前記フリップチップバンプ材料の電解析出とによって形成される、請求項２０に記載の製造方法。
【請求項２３】
前記フリップチップバンプが、高アスペクト比の電気鋳造された金属部を有する、請求項１９に記載の製造方法。
【請求項２４】
前記電気鋳造された金属部が、Ｘ線ディープエッチングリソグラフィプロセスによって形成される、請求項２３に記載の製造方法。
【請求項２５】
前記高アスペクト比バンプが、２段、３段又は４段の何れかのめっきされたバンプを有する、請求項１９に記載の製造方法。
【請求項２６】
前記フリップチップバンプが、第１層の埋込バンプ及び次層の埋込バンプを有し、前記次層の埋込バンプが、先行する層の対応する埋込バンプの頂部に結合され、且つ、該先行する層の埋込バンプの幅より小さい幅のバンプを有する、請求項１９に記載の製造方法。
【請求項２７】
前記集積回路がおよそ５μｍから５０μｍの厚さを有する、請求項１９に記載の製造方法。
【請求項２８】
１つ又は複数の集積回路ダイ；及び
前記１つ又は複数の集積回路ダイの表面に結合された、アスペクト比が１：１より大きい高アスペクト比のフリップチップバンプのアレイ；
を有する半導体ウェハ。
【請求項２９】
前記高アスペクト比がおよそ１０：１である、請求項２８に記載の半導体ウェハ。
【請求項３０】
１つ又は複数の超音波トランスデューサの音響素子のアレイを更に有し、前記音響素子のアレイが前記１つ又は複数の集積回路ダイに前記高アスペクト比のフリップチップバンプを介して結合されており、且つ前記１つ又は複数の集積回路ダイが、超音波トランスデューサの制御処理機能及び信号処理機能の少なくとも一方を果たす回路を含む、請求項２８に記載の半導体ウェハ。
【請求項３１】
前記高アスペクト比バンプが、フリップチップバンプの少なくとも２つの層状部分を有する、請求項２８に記載の半導体ウェハ。
【請求項３２】
前記フリップチップバンプの最上層の層状部分の幅が、該フリップチップバンプの最下層の層状部分の幅のおよそ５０％より小さい、請求項３１に記載の半導体ウェハ。
【請求項３３】
前記フリップチップバンプの第１の層状部分が、第１のフォトレジスト層の開口を該第１のフォトレジスト層の該フリップチップバンプの位置に形成するための、フォトレジスト堆積、マスクパターニング、及びエッチング処理のプロセスと、その後の、該第１のフォトレジスト層の該開口を充たす、フリップチップバンプ材料の電解析出とによって形成され、且つ前記フリップチップバンプの次の層状部分が、次のフォトレジスト層の開口を該次のフォトレジスト層の該フリップチップバンプの位置に形成するための、フォトレジスト堆積、マスクパターニング、及びエッチング処理のプロセスと、その後の、該次のフォトレジスト層の該開口を充たす、前記フリップチップバンプ材料の電解析出とによって形成される、請求項３１に記載の半導体ウェハ。
【請求項３４】
前記フリップチップバンプが、高アスペクト比の電気鋳造された金属部を有する、請求項２８に記載の半導体ウェハ。
【請求項３５】
前記電気鋳造された金属部が、Ｘ線ディープエッチングリソグラフィプロセスによって形成される、請求項３４に記載の半導体ウェハ。
【請求項３６】
前記高アスペクト比バンプが、２段、３段又は４段の何れかのめっきされたバンプを有する、請求項２８に記載の半導体ウェハ。
【請求項３７】
前記フリップチップバンプが、第１層の埋込バンプ及び次層の埋込バンプを有し、前記次層の埋込バンプが、先行する層の対応する埋込バンプの頂部に結合され、且つ、該先行する層の埋込バンプの幅より小さい幅のバンプを有する、請求項２８に記載の半導体ウェハ。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【公表番号】特表２００８−５０９７７４（Ｐ２００８−５０９７７４Ａ）
【公表日】平成２０年４月３日（２００８．４．３）
【国際特許分類】
【出願番号】特願２００７−５２６６７９（Ｐ２００７−５２６６７９）
【出願日】平成１７年８月１５日（２００５．８．１５）
【国際出願番号】ＰＣＴ／ＩＢ２００５／０５２６８６
【国際公開番号】ＷＯ２００６／０１８８０５
【国際公開日】平成１８年２月２３日（２００６．２．２３）
【出願人】（５９００００２４８）コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ (12,071)
【Ｆターム（参考）】
【公表日】平成２０年４月３日（２００８．４．３）
【国際特許分類】
【出願日】平成１７年８月１５日（２００５．８．１５）
【国際出願番号】ＰＣＴ／ＩＢ２００５／０５２６８６
【国際公開番号】ＷＯ２００６／０１８８０５
【国際公開日】平成１８年２月２３日（２００６．２．２３）
【出願人】（５９００００２４８）コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ (12,071)
【Ｆターム（参考）】
[ Back to top ]