【課題】非晶質酸化物半導体から構成された活性層における、少なくとも電界効果型トランジスタとして構成されたときにソース電極及びドレイン電極の界面に連続する領域の浸食の抑制された電界効果型トランジスタの製造方法を提供する。
【解決手段】電界効果型トランジスタ１０の製造方法によれば、第1の導電層形成工程において非晶質酸化物半導体層１７上に第１の導電層２０を形成した後に、パターン形成工程及び加工工程においてレジストパターン３０を形成して該レジストパターン３０による非保護領域をエッチングすることによって、第１の導電層２０と共に非晶質酸化物半導体層１７を加工して活性層１８上に第１の導電層２０の積層された状態とした後に、第１の導電層２０からレジストパターン３０を剥離する。 （もっと読む）

【課題】Ａｌ合金膜の腐食を抑制でき、透明導電膜との接触電気抵抗も低減された表示デバイスを製造する。
【解決手段】下記（１）〜（４）の工程によってＡｌ合金膜を透明導電膜と直接接触させる。（１）Ａｌよりも貴な金属元素を含むＡｌ合金膜を形成する第１の工程、（２）フォトリソグラフィおよびドライエッチングによってコンタクトホールを形成する第２の工程、（３）フォトリソグラフィで生成したフォトレジストの剥離を行なう第３の工程、（４）透明導電膜を形成する第４の工程と、をこの順序で包含し、第２の工程は、オーバーエッチングにおけるガスの流量比を、ＳＦ₆／（ＳＦ₆＋Ｏ₂）の比率で３０％以下に制御して前記Ａｌ合金膜の表面をＡｌの酸化物で覆う工程を含み、第３の工程は、ｐＨ１０．５以上のアルカリ溶液に接触させて前記Ａｌの酸化物を除去する工程を含む。 （もっと読む）

【課題】大きなオン電流を維持したままオフ電流を低減するとともに、製造が容易なＬＤＤ領域を備える薄膜トランジスタを提供する。
【解決手段】平面視において、ドレイン電極１７１をゲート電極１２１から所定の距離だけ離して形成することによって、ＬＤＤ領域１６５となるオーミックコンタクト層１６１を水平方向に形成する。この場合、ＬＤＤ領域１６５は、ゲート電極１２１の電位に基づく電界の影響を受けにくくなり、実質的にドレイン電極１７１の電位に基づく電界による電界集中のみを緩和する。したがって、ＴＦＴ１００は、結晶性シリコン膜からなるチャネル領域１４１ｃを形成することにより、大きなオン電流を維持することができると同時に、オフ電流を十分低減することができる。 （もっと読む）

【課題】導電層と絶縁層とが積層された構造に貫通ホールを一括して形成可能な半導体装置の製造方法を提供する。
【解決手段】半導体装置の製造方法は、基板上にシリコン酸化物を含む絶縁層１７とシリコンを含む導電層ＷＬとの積層体を形成する工程と、絶縁層１７及び導電層ＷＬを貫通するホール５０を積層体に形成する工程とを備え、ホール５０の形成工程は、積層体上にシリコン酸化物を含む第１のマスク層４１を形成する工程と、第１のマスク層４１をマスクにして導電層ＷＬをエッチングする工程と、第１のマスク層４１上に絶縁層１７よりもシリコン含有量が多い第２のマスク層４２を形成し第２のマスク層４２をマスクにして、絶縁層１７をエッチングする工程とを有する。 （もっと読む）

【課題】金属配線と金属酸化物を有する層を形成する際、電蝕といわれる腐食の発生をおさえることにより、半導体装置の動作特性および信頼性を向上させ、歩留まりの向上を実現することを目的とする。
【解決手段】配線は、耐酸化性金属からなる第１の層と、その上に形成されたアルミニウムもしくはアルミニウムを主成分とする第２の層と、その上に形成された耐酸化性金属からなる第３の層からなる３層構造とし、前記配線と電気的に接続する金属酸化物を有する層を有する。また、第２の層の上面及び下面は第１及び第３の層と接し、側面は酸素とアルミニウムを含む酸化層と接する。 （もっと読む）

【課題】逆スタガ型のＴＦＴをマスク数を削減して形成する場合、アモルファスシリコンを用いる場合にはチャネルシリコン層とコンタクトシリコン層とを重ねて形成し、コンタクト層をエッチングすることでチャネル層を形成することができたが、ポリシリコンを用いる場合には、レーザーアニールを行う際に、チャネルシリコン層とコンタクトシリコン層とが熔融して混合してしまうため、この製造方法が使えないという課題があった。
【解決手段】第１多階調マスクを用いて形成した第１厚フォトレジスト層１２３Ａをマスクとしてイオンドーピングを行い、半導体層１１１が露出している領域と、第１薄フォトレジスト層１２３Ｂとを透過させて半導体層１１１中にリンのドーピングを行う。次に第１厚フォトレジスト層１２３Ａと、第１薄フォトレジスト層１２３Ｂとをマスクとして、半導体層１１１をエッチングすることで、フォトマスクの使用枚数を削減する。 （もっと読む）

【課題】 簡単かつ短時間に基材面に金属ナノ粒子からなる安定した導電性薄膜を形成できる導電性薄膜の形成方法を提供する。
【解決手段】 金属ナノ粒子含有インクを基板上に塗布して薄膜を形成する工程と、当該薄膜に還元剤を作用させて還元処理を施す工程とを含むことを特徴とする導電性薄膜の形成方法。前記金属ナノ粒子含有インクは、炭素数１０〜２０の直鎖または分岐したアルキル基を有する保護剤で被覆された金属ナノ粒子を非水分散媒中に分散させたものを含有するのが好ましい。また、前記還元剤は、濃度０．００５〜０．５ｍｏｌ／ｌの水溶液の状態で用い、還元処理は４０〜７０℃の温度条件下に行なうのが好ましい。 （もっと読む）

【課題】チャネルが形成される第１半導体層とソース電極層及びドレイン電極層が接する界面のコンタクト抵抗が高くなる一因は、ソース電極層及びドレイン電極層となる金属材料の表面がゴミや不純物によって汚染され、電気抵抗が高い皮膜が形成される現象である。そこで、皮膜の形成から表面が保護されたソース電極層及びドレイン電極層と第１半導体層が接する半導体装置及びその作成方法を提供する。
【解決手段】成膜後の導電膜を大気にさらすことなく、導電膜上に連続して第１半導体層以下の導電率を有する第２半導体膜を含む保護膜を積層し、当該積層膜をソース電極層及びドレイン電極層に形成し、ソース電極層及びドレイン電極層が第２半導体膜を介して第１半導体層に接する。 （もっと読む）

【課題】簡単なエッチングレートの管理により所望の形状のコンタクトホールを形成することが可能な半導体装置の製造方法を提供する。
【解決手段】半導体装置の製造方法は、基板１０上にソース電極１１ｓ及びドレイン電極ｄを形成する工程と、ソース電極１１ｓとドレイン電極１１ｄとの間の領域を含む領域に半導体層１２を形成する工程と、半導体層１２上にゲート絶縁膜１３を形成する工程と、ゲート絶縁膜１３上にゲート電極１４を形成する工程と、ゲート電極１４をマスクとして用い、ゲート電極１４と重ならない領域のゲート絶縁膜１３及び半導体層１２をエッチングによって除去する工程と、基板１０上に感光性材料１５を形成する工程と、感光性材料１５をフォトリソグラフィ法によりパターニングしてドレイン電極１１ｄの表面の一部を露出させる孔１６を形成する工程と、孔１６及び感光性材料１５上に画素電極１８を形成する工程とを有する。 （もっと読む）

プラズマ増強原子層堆積（ＰＥＡＬＤ）を使用して誘電体層上に導電性の金属層を形成する方法を、関連する組成物および構造と共に提供する。ＰＥＡＬＤによって導電層を堆積する前に、非プラズマ原子層堆積（ＡＬＤ）プロセスによって誘電体層上にプラズマバリア層を堆積する。プラズマバリア層は、誘電体層上のＰＥＡＬＤプロセスにおけるプラズマ反応物質の有害作用を減少させるか、または防止し、接着を増強することができる。非プラズマＡＬＤプロセスおよびＰＥＡＬＤプロセスの双方において、同じ金属反応物質を使用することができる。 （もっと読む）

【課題】大量生産上、大型の基板に適している半導体装置を提供する。
【解決手段】ゲート電極と、チャネルを含む島状半導体層と、島状半導体層上に形成されたドレイン配線およびソース配線とを有し、島状の半導体層は、Ｉｎ−Ｇａ−Ｚｎ−Ｏを含み、ドレイン配線及びソース配線は島状半導体層をキャリアの移動方向と垂直に横断し、チャネルの長さはドレイン配線およびソース配線の間隔に等しいことを特徴としている。 （もっと読む）

【課題】同一の処理室で、自然酸化膜が除去された後にシリコン基板の界面の酸素を確実に除去する。
【解決手段】ＮＨ_３及びＮ_２及びＮＦ_３を導入し、シリコン基板５の酸化表面にＮＨｘＦｙを作用させることで（ＮＨ_４）_２ＳｉＦ_６を生成し、シリコン基板５を所定温度に制御することにより（ＮＨ_４）_２ＳｉＦ_６を昇華させてシリコン基板５の表面の酸化膜を除去し、続けてＮＨ_３及びＮ_２及びＮＦ_３を導入し、温度が維持された状態でシリコン基板の表面にＦラジカルを作用させてシリコン層をエッチングする。 （もっと読む）

【課題】従来とは異なる構造を有し、かつ複雑ではなく安価な製造方法で実現され得る電界効果トランジスタを提供する。
【解決手段】少なくともゲート（１）と、絶縁体層（２）と、ドレイン（３）と、ソース（４）と、ソース（４）をドレイン（３）に接続する半導体材料（５０）とを含み、ゲート（１）及び絶縁体層（２）は各々ソース（４）、ドレイン（３）、及び半導体材料によって構成されるアセンブリを囲み、絶縁体層（２）がゲート（１）と前記アセンブリとの間に配置される電界効果トランジスタ
ドレイン（３）及びソース（４）は各々第１及び第２の導電体によって構成され、平行に配置され、かつ互いに非接続であり、第１及び第２の導電体はそれらの外周全体にわたって、及び少なくともそれらの長さの一部にわたって半導体材料（５０）の層によって囲まれる。 （もっと読む）

【課題】本発明の目的は、銀電極より低コストで、かつ銀電極同様に大気等の酸化雰囲気中で焼成可能な銅系電極，電極ペースト及びそれを用いた電子部品を提供する。また、本発明は、窒素等の不活性ガス雰囲気で低温焼成可能な電極，電極ペースト及びそれを用いた電子部品を提供することを目的とする。
【解決手段】本発明は、少なくとも金属粒子と酸化物相からなる電極であって、金属粒子が銅とアルミニウムを含み、かつ酸化物相がリンを含むことを特徴とする。好ましくは、その酸化物相は金属粒子の粒界に存在し、リン酸ガラス相となっている。好ましくは、金属粒子が７５〜９５体積％及び、酸化物相が５〜２５体積％である。また、金属粒子中の銅とアルミニウムの好ましい組成範囲は、酸化雰囲気の焼成では８０重量％以上と３重量％以上、不活性ガス雰囲気の焼成では９７重量％以上と３重量％以下である。 （もっと読む）

【課題】プログラマブルＭＯＳＦＥＴ（１０５）とロジックＭＯＳＦＥＴ（１１０）とを含むメモリデバイスを同一チップ上に形成する。
【解決手段】半導体基板を被う層状ゲート積層体の成形から始まり、層状ゲート積層体の高ｋゲート電極層上で停止するよう金属ゲート電極層にパターンを形成して、半導体基板上に第１、第２ゲート金属ゲート電極（１６、２１）を形成するメモリデバイスの製法が提供される。次のプロセスで、高ｋゲート誘電体層の一部を被う少なくとも１つのスペーサ（５５）を第１ゲート電極（１６）に形成する。高ｋゲート誘電体層の露出された残存部分をエッチングし、第１金属ゲート電極のサイドウォールを越えて延びる部分を有する第１高ｋゲート誘電体（１７）及び第２金属ゲート電極（２１）のサイドウォールに整合されたエッジを有する第２高ｋゲート誘電体（２２）を形成する。 （もっと読む）

【課題】液晶表示装置の表示品位の低下を抑制して、薄膜トランジスタの欠陥を修正する。
【解決手段】各画素毎にゲート電極が規定され、互いに平行に延びるように設けられた複数のゲート線１１ａと、各画素のゲート電極に絶縁膜を介して重なるように島状に設けられた第１半導体層１３ａと、各画素毎に各ゲート線１１ａに絶縁膜を介して重なるように島状に設けられた第２半導体層１３ｂと、各画素毎に第１半導体層１３ａを介してゲート電極の一方の端部に重なるようにソース電極１４ａａが規定され、各ゲート線１１ａと交差する方向に互いに平行に延びるように設けられた複数のソース線１４ａと、各画素毎に第１半導体層１３ａを介してゲート電極の他方の端部に重なると共にソース電極１４ａａと対峙するようにドレイン電極１４ｂａが規定され、各画素電極にそれぞれ接続するように設けられた複数のドレイン線１４ｂとを備えている。 （もっと読む）

【課題】半導体素子をフレキシブル化する場合に、半導体素子を破壊することなく剥離を行うことを目的の一とする。また、剥離層とバッファ層との密着性を弱める技術の提供を目的の一とする。また、剥離によって半導体素子に曲げストレスが生じない技術の提供を目的の一とする。
【解決手段】剥離層上にバッファ層を介して形成した半導体素子を、エッチング液を用いて剥離層を溶解させることにより剥離を行う。または、エッチング液に接触したことによって剥離層が溶解した領域にフィルムを挿入し、剥離層が溶解していない領域に向かってフィルムを移動させることにより剥離を行う。 （もっと読む）

【課題】マトリクス状に配置した光電変換素子が捉える光の強度分布を、再現よく電気信号に変換して取り出せる大型のエリアセンサおよび、エリアセンサを搭載した書き込み速度が速く、表示ムラが少ない表示装置を提供する。
【解決手段】インジウム、ガリウム、および亜鉛を含む酸化物半導体を用いた薄膜トランジスタは、大面積基板にマトリクス状に配置することが容易であり、また特性にバラツキが少ない。インジウム、ガリウム、および亜鉛を含む酸化物半導体を用いた薄膜トランジスタで構成した特性にバラツキが少ない増幅回路と表示素子の駆動回路を用いて、マトリクス状に配置したフォトダイオードが捉える光の強度分布を再現よく電気信号に変換して取り出し、マトリクス状に配置した表示素子をムラなく駆動する。 （もっと読む）

【課題】低温で簡便なプロセスにより形成可能であり、高移動度で安定性の高い高性能薄膜トランジスタ及びその製造方法の提供。
【解決手段】基板３０１上にゲート電極３０２、ゲート絶縁層３０３、ソース電極３０４、ドレイン電極３０５、及び半導体層３０６を有する薄膜トランジスタであって、半導体層３０６が酸化物半導体を含有し、かつゲート絶縁層３０３が有機基を有するケイ素化合物を含有することを特徴とする薄膜トランジスタ。 （もっと読む）

【課題】積層構造のゲート電極をもつ薄膜トランジスタにおいて、ゲート電極上の絶縁層のステップカバレージの低下を防止し、かつ、前記第１金属層のヒロック（ｈｉｌｌｏｃｋ）の生成を防止する。
【解決手段】基板上に第１金属層４３と第２金属層４５を連続して蒸着し、さらに所定幅（Ｗ１）を持つ感光膜４７を形成する（図５（ａ））。感光膜４７をマスクとして第２金属層４５を等方性のウェットエッチング方法で感光膜の幅（Ｗ１）よりも１μｍ乃至４μｍ程度小さな幅（Ｗ２）にパターニングする（図５（ｂ））。次に、感光膜４７をマスクとして第１金属層４３を異方性エッチング方法で幅（Ｗ１）を持つようにパターニングして積層構造のゲート電極を形成する（図５（ｃ））。１μｍ＜Ｗ１−Ｗ２＜４μｍの関係にあればステップカバレージの低下とヒロックの両方を防止できる。 （もっと読む）