【課題】ハイ・インピーダンスにする際に発生する電源ノイズを低減させる出力バッファ回路を提供する。
【解決手段】出力バッファ回路１０は、データ信号ＤＡ及び制御信号ＤＣに基づいて、ＰＭＯＳトランジスタＴ１をオンからオフさせＮＭＯＳトランジスタＴ２をオフからオンさせて出力端子Ｐｏを第１状態に、ＰＭＯＳトランジスタＴ１をオフからオンさせＮＭＯＳトランジスタＴ２をオンからオフさせて出力端子Ｐｏを第２状態に、又、両トランジスタＴ１，Ｔ２をオフさせて出力端子Ｐｏをハイ・インピーダンスとなる。そして、オフ時間制御回路部１３によって、第１状態又は第２状態からハイ・インピーダンスにする制御信号が入力された時、オンからオフさせるためにＰＭＯＳトランジスタＴ１又はＮＭＯＳトランジスタＴ２のゲートに供給される信号の立ち上がり波形又は立ち下がり波形を緩やかにする （もっと読む）

【課題】初期不良を効率的に排除する。
【解決手段】端子１１ａ、１１ｍと、端子１１ａ、１１ｍ間を直列形態で接続する第１〜第２ｎ＋１（ｎは１以上の整数）の抵抗素子（抵抗素子群１２）と、第１の抵抗素子の一端が接続される端子１１ａを第０のノードとし、第２ｎ＋１の抵抗素子の他端が接続される端子１１ｍを第２ｎ＋１のノードとし、第ｉ（ｉ＝１〜２ｎの整数）の抵抗素子の他端および第ｉ＋１の抵抗素子の一端の接続点を第ｉのノードとし、第０〜第２ｎ＋１のノードのいずれか一点を選択して出力可能とする選択回路１４と、第２ｋ（ｋ＝０〜ｎの整数）のノードを全て短絡可能とするスイッチ群１５ａと、第２ｋ＋１のノードを全て短絡可能とする第２のスイッチ群１５ｂと、を備える。第２ｋのノード、第２ｋ＋１のノードを全て短絡状態とし、その後、端子１１ａ、１１ｍ間に所定の電圧を一時的に印加する。 （もっと読む）

【課題】出力負荷を駆動する電圧帰還型Ｄ級増幅回路の周波数特性を改善する。
【解決手段】入力信号のＰＷＭ変調を行なう比較回路（２６Ａ，２６Ｂ）に、ＰＷＭキャリアとなる三角波（ＴＯＳＣ）を与える三角波信号発生器（３０）に対し、三角波の勾配を補正する三角波補正回路（３２）を設ける。三角波（ＴＯＳＣ）のスルーレート（勾配）を出力回路駆動用指令値（ＣＯＭＰＯＵＴＰ，ＣＯＭＰＯＵＴＭ）のデューティが５０％近傍となる領域において小さくする。 （もっと読む）

【課題】 ＰＷＭ制御によってソレノイドを駆動する駆動装置において、設定により、ソレノイドを駆動する電流のディザ信号が歪むことによって駆動電流の中心値ずれが発生するのを抑制したＰＷＭ制御ソレノイド駆動装置あるいはそれを共通の半導体基板上に一体形成して成る半導体集積回路装置を提供する。
【解決手段】 スイッチ用ＭＯＳ３００と、ソレノイド６００と、電流モニタ用抵抗７００と、フライバックダイオード８００とを含んで構成される駆動対象のソレノイド装置を駆動するソレノイド駆動装置として、基準鋸波発生器１００と、比較器２００と、ソレノイド電流制御信号発生回路４００と、ＰＩ制御回路５００と、信号振幅調整回路９００と、ディザ信号歪み検出回路１０００とを備えたＰＷＭ制御によるソレノイド駆動装置を構成する。 （もっと読む）

【課題】従来のクロック切替回路では、高速なクロック信号の切替に対応することができない問題があった。
【解決手段】本発明のクロック切替回路は、基本クロックＣＬＫを分周した分周クロックＣ１０１〜Ｃ１０ｎを生成する分周回路１０と、クロック選択信号ＣＮＴに応じて出力選択信号ＳＥＬを出力する出力選択信号生成回路２０と、出力選択信号ＳＥＬに応じて出力するクロックを切り替える出力選択回路３０と、を有し、分周回路１０は、分周クロックＣ１０１〜Ｃ１０ｎの１周期の開始からの基本クロックＣＬＫのクロック数を示す分周カウント値Ｓ１０１〜Ｓ１０ｎを出力し、出力選択信号生成回路２０は、分周カウント値Ｓ１０１〜Ｓ１０ｎのうち現選択クロックに対応した分周カウント値に基づき切替前後の分周クロックの開始タイミングが一致するタイミングで出力選択信号ＳＥＬの値を切り替える。 （もっと読む）

【課題】電源電圧を変更することなく、広い温度範囲でリーク電流を抑えて動作する半導体装置を提供する。
【解決手段】しきい値電圧が第１電圧である第１トランジスタを含む高ＶＴ部７と、しきい値電圧が第１電圧よりも低い第２電圧である第２トランジスタを含む低ＶＴ部８と、温度を測定し、温度が所定の温度より高い高温状態であるか、温度が所定の温度よりも低い低温状態であるかを判定し、高温状態を示す信号又は低温状態を示す信号を出力する温度検知部６と、高温状態を示す信号、又は低温状態を示す信号を受信し、高温状態を示す信号に基づいて高ＶＴ部７を動作させ、低温状態を示す信号に基づいて低ＶＴ部８を動作させる制御を行う制御部９とを具備する。 （もっと読む）

【課題】パワースイッチをオンとする際に発生する電源ノイズが許容値を超えないようにし、かつ、内部回路に与える電源電圧の立ち上がり時間を短縮することができるようにした半導体集積回路装置を提供する。
【解決手段】信号処理回路１５に対する電源投入時に、パワースイッチをなすＮＭＯＳトランジスタ２１−１〜２１−４、２２−１〜２２−４のうち、まず、ＮＭＯＳトランジスタ２１−１〜２１−４をオンとする。その後、信号処理回路１５が出力端子２０−１に出力する出力信号ＯＵＴの電圧変化を検出し、電源ノイズがピーク値に達したことが検出されると、ＮＭＯＳトランジスタ２２−１〜２２−４をオンとする。 （もっと読む）

【課題】同時スイッチングノイズを低減するスイッチング制御回路を提供する。
【解決手段】本発明のスイッチング制御回路は、入力端子１、出力端子２及びスイッチング素子を有する出力回路１０と、出力回路１０のスイッチング素子の制御端子に接続され、出力回路１０の出力信号が変化する期間において、入力信号を制御する第１の回路２０と、第１の回路２０の制御端子に接続され、出力回路１０の出力信号が変化する期間において、第１の回路２０に流れる電流を制御する制御信号を生成する第２の回路３０と、を備えている。 （もっと読む）

【課題】電源オフした直後に電源を再投入しても正常にパルス生成動作を再開できるようにすること。
【解決手段】このパルス発生回路は、第１のＤフリップフロップ回路１１のセット端子及びリセット端子をそれぞれコンデンサＣ１１，Ｃ１２を介してグラウンド又は電源に接続し、第１のＤフリップフロップ回路１１のＱ出力端子とセット端子間及びＱバー出力端子とリセット端子間にそれぞれ第１の抵抗Ｒ１１，Ｒ１２を接続し、前記セット端子、リセット端子、Ｑ出力端子又はＱバー出力端子のうちのいずれかの端子とグラウンド間に第２の抵抗ＲＧを接続している。また、第１のＤフリップフロップ回路１１のＱ出力端子を第２のＤフリップフロップ回路２０のクロック端子に接続し、第２のＤフリップフロップ回路２０のデータ端子及びセット端子を電源に接続し、第２のＤフリップフロップ回路２０のＱバー出力端子とリセット端子間に第３の抵抗Ｒ２を接続した。 （もっと読む）

【課題】 充電回路の動作を安定化させる。
【解決手段】 充電回路（１００）は、第１出力信号を出力するＴｒ制御回路（２４）と、第１出力信号が入力されて動作するトランジスタ（Ｔｒ）及びコンデンサ（Ｃ１）と、その状態を検出し、その結果としての第２出力信号を出力するコンパレータ（２１）と、第２出力信号に基づいて、Ｔｒ制御回路をして前記第１出力信号を出力させるかどうかを決定する第３出力信号をＴｒ制御回路に供給するフリップフロップ（２４）と、を備え、フリップフロップの入出力特性の遷移帯は、Ｔｒ制御回路の入出力特性の遷移帯と重ならない。 （もっと読む）

【課題】安定したパルス高周波電力を供給することができる高周波電源装置１を提供する。
【解決手段】高周波電源装置１は、パルス高周波電力の出力電圧を検出して包絡線検波を行い、その検波信号をサンプルホールド部６によりサンプリングし、サンプリング電圧Ｖｓを高周波電力生成部３にフィードバックしてパルス高周波電力Ｐｏｕｔの制御を行う。サンプルホールド部６は、サンプルホールド信号のオン期間中、検波信号Ｐａをサンプリング電圧Ｖｓとして出力し、サンプルホールド信号のオフ期間中、サンプルホールド信号がオンからオフへ切り替るタイミングの検波信号Ｐａの電圧レベルをホールドして、サンプリング電圧Ｖｓとして出力する。 （もっと読む）

【課題】従来の半導体集積回路は、クロスオーバー電圧の変動幅が増大するという問題があった。
【解決手段】本発明にかかる半導体集積回路は、差動入力の一方に基づいて第１及び第２の信号を生成するプリドライバ４ｃと、差動入力の他方に基づいて第３及び第４の信号を生成するプリドライバ回路４ｄと、ＶＤＤとＶＳＳとの間に設けられ、第１の信号に基づいて制御されるＭＮ４と、第２の信号に基づいて制御されるＭＰ４と、からなる出力回路５ａと、ＶＤＤとＶＳＳとの間に設けられ、第３の信号に基づいて制御されるＭＮ８と、第４の信号に基づいて制御されるＭＰ８と、からなる出力回路５ｂと、ＶＤＤに応じた第１の制御信号を生成する制御信号生成回路６と、を備える。さらに、プリドライバ４ｃは、第１の制御信号に基づいて第１の信号を制御し、第２のプリドライバ４ｄは、第１の制御信号に基づいて第３の信号を制御する。 （もっと読む）

【課題】超小型に形成されて容量値および容量変化が非常に微小なセンサ容量素子の容量変化を、高効率かつ高精度に電圧変化に変換させて検出する。
【解決手段】センサ容量素子Ｃｓの静電容量を、スイッチドキャパシタ型負帰還回路を有する演算増幅器１１によって電圧変換するＣＶ変換回路であって、その負帰還回路は、演算増幅器１１の出力端子と反転入力端子間に直列に接続された第１，第２の容量素子Ｃ１，Ｃ２と、その容量素子Ｃ１，Ｃ２の中間接続点ｂに一方の電極端子が接続された第３の容量素子Ｃ３と、この容量素子Ｃ３の他方の電極端子を演算増幅器１１の出力端子または基準電位に接続する切り換えスイッチ回路Ｓｗ１，Ｓｗ２を有し、このスイッチ回路の接続位置によって等価的な帰還容量値を可変設定する。 （もっと読む）

【課題】コストおよび消費電力の増大をともなう高速の演算増幅器に依存することなく、ＩＣ化に適した回路でもって、高い周波数領域での静電容量挙動を高感度かつ高確度に検出できるようにし、これにより、高周波領域での誘電率挙動による物性の検査や分析を的確に行うことを可能にする。
【解決手段】２つのセンサ容量素子Ｃｘ１，Ｃｘ２を高周波クロック信号＋Φ１に同期して相補的に充放電させる通電回路５０と、その２つのセンサ容量素子の通電電流差分ΔＩｘと上記高周波クロック信号＋Φ１とのアナログ乗算操作によって、上記通電電流差分に応じた直流成分を有する電圧Ｖｏ１を出力する同期検波回路１０と、この同期検波回路１０の検波出力電圧を平滑処理しながら増幅する演算増幅器３０とを備え、この演算増幅器３０の出力から上記２つのセンサ容量素子の静電容量差分ΔＣｘに対応する直流出力電圧を得る。 （もっと読む）

【課題】ピークホールド回路において、ドループを抑制してピーク電圧を長時間保持できるドループ補正ピークホールド回路を提供すること。
【解決手段】ピークホールド回路のホールドコンデンサＣ１は、一端をダイオードＤ１のカソードに接続し、他端をドループ補正回路２０に接続してある。ドループ補正回路２０は、ホールドコンデンサＣ２の保持電圧を、増幅回路Ａ３において極性を反転してホールドコンデンサＣ１に印加する。即ちドループ補正回路２０は、ホールドコンデンサＣ１にその保持電圧と逆極性のドループ補正電圧を印加する。ドループ補正電圧の印加によりホールドコンデンサＣ１のドループを長時間抑制できる。 （もっと読む）

【課題】簡単な構成でセルフミキシング信号の発生を低減する高周波スイッチ及びこれを用いた受信回路を提供する。
【解決手段】ゲート端子が入力端子側に接続され、ドレイン端子が出力端子側に接続され、ソースが接地された電界効果トランジスタと、前記電界効果トランジスタのゲート端子側に接続されるゲートバイアス電圧調整手段とドレイン端子側に接続されるドレインバイアス電圧調整手段の少なくともいずれか一方を備え、前記ゲート端子と入力端子との間及び前記ドレイン端子と出力端子との間の少なくともいずれか一方に整合回路を備え、導通状態における反射特性と前記遮断状態における反射特性とが略等しくなるように、スイッチを構成している。 （もっと読む）

【課題】チップサイズを大きくすることなく、出力アンプ毎に最適な駆動能力を設定することができる表示装置駆動回路を提供することである。
【解決手段】本発明にかかる表示装置駆動回路は、異なる基準電位を有する少なくとも２つのバイアス配線１１ａ、１１ｂと、階調信号１４ａに基づきバイアス配線１１ａ、１１ｂのうちの一つを選択するセレクタ１２ａと、セレクタ１２ａにより選択されたバイアス配線の基準電位が供給されると共に、表示信号を生成し当該表示信号をデータ線に供給する出力アンプ１３ａと、を有する。 （もっと読む）

【課題】リアクタンスによる挿入損失を生じさせずに、高周波信号の漏洩を防止できる、導通切替回路、導通切替回路の動作方法、及び導通切替回路ブロックを提供する。
【解決手段】第１ＭＯＳＦＥＴと、第１ノードを介して前記第１ＭＯＳＦＥＴと接続された第２ＭＯＳＦＥＴと、前記第１ノードに接続された第１制御端子とを具備する。前記第１ＭＯＳＦＥＴと前記第２ＭＯＳＦＥＴとは、オン時に前記第１ノードを介して電気的に直列に接続されるように設けられる。前記第１制御端子は、前記第１ＭＯＳトランジスタと前記第２ＭＯＳＦＥＴとがオフ状態であるときに、前記第１ノードに対して、前記第１ＭＯＳＦＥＴ及び前記第２ＭＯＳＦＥＴに生じる容量が少なくなるような電圧を印加する。 （もっと読む）

【課題】ＵＶＬＯ機能を内蔵したドライバ装置を提供する。
【解決手段】電源に接続された第１のスイッチ素子と、前記第１のスイッチ素子と直列接続された第２と、第３と、前記第３のスイッチ素子と並列接続された第４のスイッチ素子と、一端が前記第３及び第４のスイッチ素子に接続され、他端が前記第１のスイッチ素子の制御電極に接続された第１の抵抗と、前記第１の抵抗を介して前記第３のスイッチ素子の負荷となるカレントミラーと、前記カレントミラーに電流を流す放電回路と、外部から入力信号を受けて、前記第２と第３のスイッチ素子を介して前記第１のスイッチ素子と、を交互にオン、オフするように制御し、かつ、前記放電回路及び前記第４のスイッチ素子を、前記電源が立ち上がるときにオンさせて前記カレントミラーに電流を流すことにより、電源が立ち上がった後は前記第４のスイッチ素子をオフする制御回路を備える。 （もっと読む）

【課題】パワートランジスタの誤動作を防止する。
【解決手段】パワートランジスタＭ１は、出力端子ＰＯＵＴと電源端子ＰＶＣＣの間に設けられる。プリドライバ１０は、電源端子ＰＶＤＤと第２端子Ｐ２の間に直列に接続され、制御信号Ｓ１に応じて相補的にオン、オフが制御されるハイサイドトランジスタＭ２およびローサイドトランジスタＭ３を含み、２つのトランジスタの接続点の電位を、パワートランジスタＭ１の制御端子に出力する。定電圧回路２０は、第２端子Ｐ２を所定の電圧ＶＬ（＝Ｖｒｅｆ）に安定化させる。定電圧回路２０の出力トランジスタＭ４は、第２端子Ｐ２と接地端子ＰＧＮＤの間に設けられる。差動アンプ２４は、第２端子Ｐ２の電位ＶＬが所定の目標値Ｖｒｅｆに近づくように、出力トランジスタＭ４の制御端子の電圧Ｖｇ４を調節する。フィードバックキャパシタＣ１は、第２端子Ｐ２と出力トランジスタＭ４の制御端子の間に設けられる。 （もっと読む）