テクノロジの縮尺度のために、オンチップ相互接続は幅が狭くなってきており、このような相互接続の高さは、幅に線形に比例しない。これにより、隣接配線とのカップリング容量が増加し、クロストークが高くなる。それはまた、配線の受信側におけるＲＣ応答の不十分さに起因する性能の不十分さに繋がり、非常にノイズの多い環境では、故障の原因になることさえある。受信機スイッチング閾値がバスラインにおいて検出されたノイズに応じて調整される適応閾値構成が提案される。これらのノイズレベルは、フロントエンド処理（トランジスタ性能）とバックエンド処理（金属抵抗、容量、幅及びスペーシング）の両方に依存する。従って、回路は、プロセス変動を自動的に補償する。
（もっと読む）

【課題】差動信号伝送線路の終端回路において、センタタップ終端回路を形成することにより差動インピーダンスが変動するため、コモンモード電流成分が発生し放射ノイズが発生する。
【解決手段】差動信号伝送線路の往路伝送線路と復路伝送線路の間に、同じ抵抗値の２つの抵抗を直列に接続し、２つの抵抗の接続部とプリント配線板のＧＮＤとの間に、キャパシタを接続したセンタタップ終端回路において、往路伝送線路と復路伝送線路を一定の間隔で配線し、抵抗とキャパシタは往路伝送線路と復路伝送線路の外側に配置し、接続部は往路伝送線路と復路伝送線路と立体的に交差するように形成する。これにより、差動信号のｔｒ／ｔｆ特性をほぼ一致させ、スキューの発生も防止することができる。また、差動インピーダンスの不整合がなく、高品質の信号波形を保つ事ができるため、放射ノイズの発生を大幅に抑制することができる。 （もっと読む）

【課題】差動信号伝送線路の終端回路において、ディファレンシャルモード信号及びコモンモード信号に対して、整合センタータップ終端回路を実現しする。また、センタータップ終端回路を単一部品で構成する事により、実装面積を縮小するとともに、部品・実装コストの削減も達成する。
【解決手段】差動信号伝送線路における２つの線路の差動インピーダンスの約１／２である抵抗値を有する第１、第２の抵抗素子を、受信側ＩＣの入力端に直列にして接続し、第１、第２の抵抗素子の中点とプリント配線板のＧＮＤとの間に、第３の抵抗素子と第１のコンデンサ素子を直列に接続する。また、これらの抵抗素子とコンデンサ素子からなるセンタータップ終端回路部品をチップ抵抗部品に、電極、抵抗皮膜、誘電体皮膜を層状に重ね合わせる事により形成して、単一部品で実現する。 （もっと読む）

【課題】本発明は、高速動作周波数の信号伝送に対して、終端回路の反射ノイズ防止機能を十分に発揮できる電子回路装置を提供することを課題とする。
【解決手段】信号入力バッファ１７の信号入力回路が、基板やケーブルなどの伝送線路部の配線１３上で終端される構成ではなく、出力側電子デバイス部に設けられた信号出力バッファ１１が、終端されずに、基板やケーブルなどの伝送線路部の配線１３を介して入力側電子デバイス部に設けられた信号入力バッファ１７に直接回路接続される。更にその回路接続部から終端回路用配線１６を介して、入力側電子デバイス部付近で終端抵抗１５により終端される。 （もっと読む）

【課題】本発明は、２ＧＨｚ以上の高速なＬＳＩチップと接続され、該ＬＳＩチップと信号のやり取りをするチップ外線路に数十ＧＨｚ帯ディジタル高速信号を通すことである。
【解決手段】本発明の高速信号伝送システムは、トランジスタキャリアのポンプアップ、ポンプダウンを自動的に行うデバイス構造、受信情報をフィードバックし、送信側で波形調整する遺伝的アルゴリズム回路の挿入、トランジスタから出て行く配線の伝送線路化、回路のコモン電源を排除した構成を作る。上記チップ外線路の送端または終端側の一方で基準電位を確認するため電源またはグランドへの接続を有するが、該基準電位を確認した送端または終端側の反対側の終端または送端では電源またはグランドへの接続を有さない。 （もっと読む）

【課題】集積回路の入力又は出力を特徴付ける入力／出力特徴付けレジスタを提供すること。
【解決手段】本発明による集積回路（１１）の入力／出力特徴付けレジスタ（１０）は、ノーマル・データ入力（１８）と、特徴付けデータ入力（２０）と、ラッチ制御入力、ラッチ・データ入力（４１）及びラッチ・データ出力（４２）を有するデータ・ラッチ（３０）とを含む。ノーマル・データ入力と特徴付けデータ入力とは、マルチプレクサ（３２及び３４）により、ラッチ・データ入力まで、ラッチ・データ出力と多重化される。 （もっと読む）

【課題】 伝送線路の特性を問わず、常にノイズフィルタの諸元上の阻止域でノイズ除去効果を発揮させる。
【解決手段】 抵抗３および電源４からなる終端回路により伝送線路１のインピーダンス整合が図られるため、伝送線路１に電流・電圧の定在波が生じない。一般に定在波の発生は、その周波数におけるノイズフィルタのノイズ除去効果を減殺するものであるから、電流レベル・電圧レベルの変化のないフラットな特性を得ることで、伝送線路１の特性を問わず、ノイズフィルタ２の諸元上の阻止域でノイズ除去効果を発揮させることができる。 （もっと読む）

【課題】 この発明は、スキャンＦ／Ｆを使用した半導体装置のテストにおいて、消費電力を低減した低消費電力テスト回路を提供することを課題とする。
【解決手段】 この発明は、スキャンＦ／Ｆ１１，１２と遅延要素１４との間に、テスト動作時又はテスト動作におけるスキャン動作時にのみスキャンデータを遅延要素１４に与えるゲート回路１３を挿入して構成される。 （もっと読む）

【課題】 半導体回路において、回路動作の履歴により動作速度が変化しないようにすること、寄生バイポーラトランジスタがオンするのを防止すること、及び設計データの共通化を図ること。
【解決手段】 電界効果形トランジスタのボディーと電源とを抵抗(ＲＢＭＰ１，ＲＢＭＮ１)を介して接続する。
【効果】 本発明を用いると、切り換わり後、ボディーの電位が初期状態に復帰するので、上記課題を解決できる。 （もっと読む）

【課題】 入力回路の簡素化と製品管理の取り扱いを簡便にしつつ、実質的な低消費電力化及び素子の微細化に適合して安定した入出力伝達特性を実現できる入力回路を備えた半導体集積回路装置を提供する。
【解決手段】 外部端子から供給される入力信号を受ける差動増幅回路に第１と第２の動作電圧を第１と第２のスイッチＭＯＳＦＥＴを介して供給するようにし、バイアス電圧発生回路により上記入力信号が上記第１と第２の動作電圧の中心電圧付近にあるときに上記第１と第２スイッチＭＯＳＦＥＴをオン状態にし、その入力信号が継続的に一定期間上記第１電圧又は第２電圧にあるときには、それに対応した出力信号を形成すべく上記第１又は第２スイッチＭＯＳＦＥＴのいずれか一方をオン状態に他方をオフ状態にする制御電圧を形成し、上記第１動作電圧と第２動作電圧に対応した第１振幅の入力信号と、上記第１動作電圧と第２動作電圧の間の所定の中間電圧に対応した第２振幅の入力信号の双方の供給を可能とする。 （もっと読む）

【課題】外部信号に応答した内部信号を生成する入力回路であって、増幅時に発生する外部信号のエッジから内部信号の立ち上がりエッジ及び立ち下がりエッジの相対的な遅延を改善する。
【解決手段】差動回路は、外部信号DQS ，DQと基準電圧Ｖref がそれぞれ入力される一対のＮＭＯＳトランジスタＴN1，ＴN2を備え、外部信号DQS ，DQと基準電圧Ｖref に基づいて一対のＮＭＯＳトランジスタＴN1，ＴN2にそれぞれ流れる電流に応じて、外部信号DQS ，DQに応答した内部信号dqsz，dqz を出力する。電流調整回路としてのＮＭＯＳトランジスタＴN4は、外部信号DQS ，DQに対する内部信号dqsz，dqz のレベルに応答して差動回路の電流量を調整すべくオンオフ動作する。 （もっと読む）