スパッタリング装置およびスパッタリング方法
【課題】スパッタリング膜の成膜レートを低下させずに、ターゲットのスパッタリング時に生じるターゲット材料の凝集を適切かつ容易に抑制できるスパッタリング装置を提供する。
【解決手段】スパッタリング装置１００は、基板３４Ｂおよびターゲット３５Ｂを格納する真空成膜室３０と、カソードユニット４１を有して、カソードユニット４１およびアノードＡ間の放電により、真空成膜室３０内にプラズマ２７を形成可能なプラズマガン４０と、プラズマガン４０に電力を供給するプラズマガン電源５０と、ターゲット３５Ｂにバイアス電圧を印加するバイアス電源５２と、を備え、プラズマ２７中の荷電粒子によりスパッタリングされたターゲット３５Ｂの材料が基板３４Ｂにおいて凝集を起こさないよう、プラズマの放電電流ＩＤがプラズマガン電源５０を用いて調整され、かつ、バイアス電圧ＶＢがバイアス電源５２を用いて調整されている。
【解決手段】スパッタリング装置１００は、基板３４Ｂおよびターゲット３５Ｂを格納する真空成膜室３０と、カソードユニット４１を有して、カソードユニット４１およびアノードＡ間の放電により、真空成膜室３０内にプラズマ２７を形成可能なプラズマガン４０と、プラズマガン４０に電力を供給するプラズマガン電源５０と、ターゲット３５Ｂにバイアス電圧を印加するバイアス電源５２と、を備え、プラズマ２７中の荷電粒子によりスパッタリングされたターゲット３５Ｂの材料が基板３４Ｂにおいて凝集を起こさないよう、プラズマの放電電流ＩＤがプラズマガン電源５０を用いて調整され、かつ、バイアス電圧ＶＢがバイアス電源５２を用いて調整されている。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はスパッタリング装置およびスパッタリング方法に関する。
【背景技術】
【０００２】
半導体デバイスの配線微細化や高速化に伴い、半導体デバイス内の配線材料としてアルミよりも抵抗率の低い銅（Ｃｕ）が注目されている。
【０００３】
半導体基板（シリコン基板）へのＣｕ電極配線の形成は、通常、スパッタリング技術と電解メッキ技術との組合せにより、以下のような方法でなされている。
【０００４】
図５は、シリコン基板へのＣｕ電極配線形成の各工程を模式的に示した図である。
【０００５】
まず、図５（ａ）に示すように、シリコン基板（図示せず）上のシリコン酸化層に溝やホールを設け、当該溝やホールにＣｕ拡散防止用のタンタル（Ｔａ）からなるバリア膜（以下、「Ｔａバリア膜」と略す）がスパッタリング法によって形成される。
【０００６】
次に、図５（ｂ）に示すように、このバリア膜を覆うように、電解メッキ時の下地電極膜の役割を果たすＣｕからなるシード膜（以下、「Ｃｕシード膜」と略す）がスパッタリング法によって形成される。
【０００７】
その後、図５（ｃ）に示すように、Ｃｕ電極配線が、シード膜を覆うようにして、溝やホールに電解メッキ法により埋め込まれる。
【０００８】
最後に、図５（ｄ）に示すように、Ｃｕ電極配線が、適宜の平坦化法（例えば、ＣＭＰ）により平坦化される。
【０００９】
なお、Ｃｕシード膜の形成にスパッタリング技術を適用する際に、Ｃｕ材料が塊状になる現象（以下、「Ｃｕ凝集」と略す）を抑制できるよう、スパッタリング時の電極間にかけるパワーを経時的に変化させることを記載した公知文献として、特許文献１がある。
【特許文献１】特開２００３−１７４４１号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
特許文献１に記載のように、Ｃｕ凝集が電解メッキ時におけるＣｕ電極配線の適切な成長を阻害する。つまり、このようなＣｕ凝集が起こると、Ｃｕシード膜が均一に形成されずに、Ｃｕ電極配線の不良（例えば、電解メッキ時のボイド発生）を誘発する。このため、Ｃｕ凝集を抑制できる様々な方法が従来から検討されている。
【００１１】
例えば、シリコン基板の温度が高いと、Ｃｕ凝集が起こり易いことが知られているので、シリコン基板装着用の静電チャックなどを用いてシリコン基板を冷却する方法がある。また、バリア膜とシード膜との密着性を高めるよう、Ｃｕシード膜とぬれ性のよいバリア膜（例えば、上述のＴａバリア膜）を選択する方法もある。
【００１２】
しかしながら、これらの方法を用いても、シード膜の成膜レートを低下させずに、Ｃｕ凝集を適切に抑制することは容易ではなく、上述のＣｕ凝集対策には、未だ改善の余地がある。例えば、シリコン基板を冷却するにしても、簡便な機械式の冷凍機の冷凍能力には限界があると考えられる。
【００１３】
また、特許文献１では、スパッタリング時の電極間にかけるパワー（電流×電圧）を一時的に少なくすることにより、Ｃｕ凝集を抑制しているが、このような方法では、パワー（電流×電圧）を下げている間、スパッタリング膜の成膜レートが低下するので好ましくない。
【００１４】
本件発明者等は、プラズマガンからのシートプラズマによるスパッタリング技術を用いてＣｕシード膜を成膜する技術開発に取り組んでいる。そして、この技術開発の過程で、プラズマの放電電流とターゲットに印加するバイアス電圧とを個別に制御できるという本スパッタリング技術の特徴を活かして、これらの放電電流およびバイアス電圧の適切な設定により、スパッタリング膜の成膜レートを低下させずに、Ｃｕ凝集を適切かつ容易に抑制できることに気がついた。
【００１５】
本発明は、このような事情に鑑みてなされたものであり、スパッタリング膜の成膜レートを低下させずに、ターゲットのスパッタリング時に生じるターゲット材料の凝集を適切かつ容易に抑制できるスパッタリング装置およびスパッタリング方法を提供することを目的とする。
【課題を解決するための手段】
【００１６】
上記課題を解決するため、本発明は、基板およびターゲットを格納する真空成膜室と、
カソードユニットを有して、前記カソードユニットおよびアノード間の放電により、前記真空成膜室内にプラズマを形成可能なプラズマガンと、
前記プラズマガンに電力を供給するプラズマガン電源と、
前記ターゲットにバイアス電圧を印加するバイアス電源と、
を備え、
前記プラズマ中の荷電粒子によりスパッタリングされた前記ターゲットの材料が、前記基板において凝集を起こさないよう、前記プラズマの放電電流が前記プラズマガン電源を用いて調整され、かつ、前記バイアス電圧が前記バイアス電源を用いて調整されている、スパッタリング装置を提供する。
【００１７】
また、本発明は、基板およびターゲットを真空成膜室内に格納した後、前記真空成膜室内を減圧し、
プラズマガンから放出されたプラズマを前記真空成膜室内に輸送し、その後、
前記プラズマ中の荷電粒子によりスパッタリングされた前記ターゲットの材料が、前記基板において凝集を起こさないよう、前記プラズマの放電電流および前記ターゲットに印加するバイアス電圧を調整する、スパッタリング方法も提供する。
【００１８】
本発明では、前記荷電粒子としてプラスイオンを用い、前記材料からなる堆積膜の前記基板での成膜レートを固定する場合、
前記凝集を起こさないよう、前記放電電流を、前記凝集を起こす前記放電電流よりも少なくする方が好ましく、かつ、前記凝集を起こさないよう、前記バイアス電圧を、前記凝集を起こす前記バイアス電圧よりもマイナス電圧側に高くする方が好ましい。
【００１９】
このような放電電流およびバイアス電圧の調整により、本発明では、前記プラズマによって前記基板に伝わる熱量を、前記放電電流および前記バイアス電圧により適切に制御できる。
【００２０】
よって、本発明では、放電電流およびバイアス電圧の簡易な調整により、堆積膜の成膜レートを低下させずに、前記凝集を適切かつ容易に抑制できる。
【００２１】
また、本発明では、堆積膜を電解メッキによる電極配線形成時の下地電極膜に用いる場合、前記凝集の適切かつ容易な抑制により、電極配線の電解メッキ時の不良発生を簡易に改善できて好都合である。
【００２２】
また、本発明では、前記プラズマガンと前記真空成膜室との間に、前記プラズマガンから放出された円柱状のプラズマを磁界によりシート状に変形可能な磁界発生手段を備えてもよい。
【発明の効果】
【００２３】
本発明によれば、スパッタリング膜の成膜レートを低下させずに、ターゲットのスパッタリング時に生じるターゲット材料の凝集を適切かつ容易に抑制できるスパッタリング装置およびスパッタリング方法が得られる。
【発明を実施するための最良の形態】
【００２４】
以下、本発明の実施形態について図面を参照しながら説明する。
【００２５】
図１は、本発明の実施形態によるスパッタリング装置の構成例を示した概略図である。
【００２６】
なお、ここでは、便宜上、図１に示す如く、プラズマ輸送の方向をＺ方向にとり、このＺ方向に直交し、かつ棒磁石２４Ａ、２４Ｂ（後述）の磁化方向をＹ方向にとり、これらのＺ方向およびＹ方向の両方に直交する方向をＸ方向にとって、本スパッタリング装置１００の構成を述べる。
【００２７】
本実施形態のスパッタリング装置１００は、図１に示す如く、ＹＺ平面において略十字形をなしており、放電プラズマ輸送の方向（Ｚ方向）から見て順番に、放電プラズマを高密度に生成するプラズマガン４０と、Ｚ方向の軸を中心とした円筒状の非磁性（例えばステンレス製やガラス製）のシートプラズマ変形室２０と、Ｙ方向の軸を中心とした円筒状の非磁性（例えばステンレス製）の真空成膜室３０と、を備える。また、スパッタリング装置１００は、図１に示す如く、プラズマガン４０に放電発生用の電力を供給できるプラズマガン電源５０を備える。
【００２８】
なお、上述の各部４０、２０、３０は、放電プラズマを輸送する通路を介して互いに気密状態を保って連通されている。
【００２９】
まず、スパッタリング装置１００のプラズマガン４０およびプラズマガン電源５０の構成について説明する。
【００３０】
スパッタリング装置１００のプラズマガン４０は、図１に示すように、カソードユニット４１と、一対の中間電極Ｇ1、Ｇ2と、を備える。
【００３１】
カソードユニット４１は、耐熱ガラス製の円筒状のガラス管４１Ａと、円板状の蓋部材４１Ｂとを備えており、カソードユニット４１の内部は、放電空間として機能している。このガラス管４１Ａは、適宜の固定手段（ボルトなど；図示せず）により、中間電極Ｇ1および蓋部材４１Ｂとの間で気密に配されている。このため、中間電極Ｇ1の通孔（図示せず）を介して、放電空間で生成されたプラズマをカソードユニット４１から外部に引き出すことができる。
【００３２】
また、蓋部材４１Ｂには、放電誘発用の熱電子を放出可能な六ホウ化ランタン（ＬａＢ6）からなるカソードＫが配置されているとともに、放電により電離される放電ガスとしてのアルゴン（Ａｒ）ガスをこの放電空間に導くことができる放電ガス供給手段（図示せず）が設けられている。
【００３３】
スパッタリング装置１００のプラズマガン電源５０は、図１に示すように、プラズマガン４０に電力を供給できる電力発生部７０と、各中間電極Ｇ1、Ｇ2のそれぞれに対応して配され、中間電極Ｇ1、Ｇ2を流れる電流を制限する抵抗素子Ｒ1、Ｒ2と、を備える。
【００３４】
中間電極Ｇ1は、プラズマガン４０の放電空間においてカソードＫとの間で補助放電（グロー放電）を適切に維持できるよう、抵抗素子Ｒ1を介して電力発生部７０と接続されている。また、中間電極Ｇ2は、プラズマガン４０の放電空間においてカソードＫとの間で補助放電（グロー放電）を適切に維持できるよう、抵抗素子Ｒ2を介して電力発生部７０と接続されている。
【００３５】
このグロー放電においては、プラズマガン４０の放電空間への荷電粒子（ここではプラスイオンであるＡｒ+と電子）の供給が、Ａｒ+のカソードＫへの衝突時に起こる二次電子放出および電子によるアルゴン電離によりなされ、これにより、プラズマガン４０の放電空間には、荷電粒子の集合体としての放電プラズマが形成される。その後、プラズマガン４０では、カソードＫの加熱で起こる熱電子放出に基づいた主放電（アーク放電）に遷移する。このように、プラズマガン４０は、プラズマガン電源５０に基づく低電圧かつ大電流のアーク放電により、カソードＫとアノードＡとの間に高密度の放電を可能にする、圧力勾配型ガンである。
【００３６】
なお、ここでは、詳細な図示を省略するが、この電力発生部７０の内部では、電源切り替えスイッチを用いて、カソードＫとトランスとの間の接続がなされた状態と、カソードＫと、定電流電源との間の接続がなされた状態と、を取り得る。
【００３７】
プラズマガン４０のグロー放電時には、前者の状態が取られる。この場合、トランスの一次側の端子間には、商用周波数の２００Ｖの一次電圧が印加される。すると、トランスの二次側の端子間に所定の二次電圧が誘起され、この二次電圧が整流回路により整流された後、プラズマガン４０に印加される。
【００３８】
一方、プラズマガン４０のアーク放電時には、後者の状態が取られる。これにより、プラズマガン４０は、プラズマガン電源５０（定電流電源）により定電流制御され、アノードＡからカソードＫに向かって流れる放電電流ＩＤが一定となる。なお、この放電電流ＩＤは、プラズマガン電源５０を用いて調整できる。
【００３９】
以上のようにして、Ｚ方向の輸送中心に対して略等密度分布してなる円柱状のアーク放電プラズマ（以下、「円柱プラズマ２２」という）が、プラズマガン４０のＺ方向の他端とシートプラズマ変形室２０のＺ方向の一端との間に介在する通路（図示せず）を介してシートプラズマ変形室２０へ引き出される。
【００４０】
次に、スパッタリング装置１００のシートプラズマ変形室２０の構成およびその周辺構成について述べる。
【００４１】
シートプラズマ変形室２０は、Ｚ方向の軸を中心とした円柱状の減圧可能な輸送空間２１を有する。
【００４２】
シートプラズマ変形室２０の側面周囲には、このシートプラズマ変形室２０を取り囲み、円柱プラズマ２２のＺ方向の推進力を発揮する円形状の第１の電磁コイル２３（空心コイル）が配設されている。なお、第１の電磁コイル２３の巻線には、カソードＫ側をＳ極、アノードＡ側をＮ極とする向きの電流が通電されている。
【００４３】
また、この第１の電磁コイル２３のＺ方向の前方側（アノードＡに近い側）には、Ｘ方向に延びる一対の角形の棒磁石２４Ａ、２４Ｂ（永久磁石；磁界発生手段の対）が、シートプラズマ変形室２０（輸送空間２１）を挟むように、Ｙ方向に所定の間隔を隔てて配設されている。また、これらの棒磁石２４Ａ、２４ＢのＮ極同士が対向し合っている。
【００４４】
第１の電磁コイル２３により輸送空間２１に形成されるコイル磁界と、棒磁石２４Ａ、２４Ｂにより輸送空間２１に形成される磁石磁界との相互作用に基づいて、円柱プラズマ２２は、その輸送方向（Ｚ方向）の輸送中心を含むＸＺ平面（以下、「主面Ｓ」という）に沿って拡がる、均一なシート状のプラズマ（以下、「シートプラズマ２７」という）に変形される。
【００４５】
このようにして、シートプラズマ２７は、図１に示す如く、シートプラズマ変形室２０のＺ方向の他端と真空成膜室３０の側壁との間に介在する、シートプラズマ２７の通過用のスリット状のボトルネック部２８を介して真空成膜室３０へ引き出される。
【００４６】
なお、ボトルネック部２８の間隔（Ｙ方向寸法）および厚み（Ｚ方向寸法）並びに幅（Ｘ方向寸法）は、シートプラズマ２７を適切に通過するように設計されている。
【００４７】
次に、スパッタリング装置１００の真空成膜室３０の構成について述べる。
【００４８】
真空成膜室３０は、例えば、シートプラズマ２７中のＡｒ+の衝突エネルギによりターゲット３５Ｂの材料をスパッタリング粒子として叩き出すスパッタリングプロセス用の成膜チャンバに相当する。
【００４９】
真空成膜室３０は、Ｙ方向の軸を中心とした円柱状の減圧可能な成膜空間３１を有し、この成膜空間３１は、バルブ３７により開閉可能な排気口から真空ポンプ３６（例えばターボポンプ）により真空引きされている。これにより、当該成膜空間３１はスパッタリングプロセス可能なレベルの真空度にまで速やかに減圧される。
【００５０】
ここで、成膜空間３１には、その機能上、上下方向（Ｙ方向）において、ボトルネック部２８の間隔に対応する水平面（ＸＺ平面）に沿った中央空間を境にして、板状のターゲット３５Ｂを格納するターゲット空間と、板状の基板３４Ｂを格納する基板空間と、がある。
【００５１】
つまり、ターゲット３５Ｂは、ターゲットホルダ３５Ａに装着された状態において、中央空間の上方に位置するターゲット空間内に格納され、適宜のアクチュエータ（図示せず）によりターゲット空間内を上下（Ｙ方向）に移動可能に構成されている。一方、基板３４Ｂは、基板ホルダ３４Ａ（例えば、静電チャック）に装着された状態において、中央空間の下方に位置する基板空間内に格納され、適宜のアクチュエータ（図示せず）により基板空間内を上下（Ｙ方向）に移動可能に構成されている。
【００５２】
なお、上述の中央空間は、真空成膜室３０においてシートプラズマ２７の主成分を輸送させる空間である。
【００５３】
このようにして、ターゲット３５Ｂおよび基板３４Ｂは互いに、シートプラズマ２７の厚み方向（Ｙ方向）に一定の好適な間隔Ｌ（以下、「Ｔ−Ｓ距離Ｌ」と略す）を隔てるようにして、このシートプラズマ２７を挟み、成膜空間３１内に対向して配置されている。
【００５４】
ターゲット３５Ｂは、スパッタリングプロセス中には、直流のバイアス電源５２によりバイアス電圧ＶＢ（マイナス電圧；但し、本明細書では、バイアス電圧ＶＢの数値表記についてはマイナスの符号「−」を省略している）が印加されている。このバイアス電圧ＶＢはバイアス電源５２を用いて調整できる。これにより、シートプラズマ２７中のＡｒ+がターゲット３５Ｂに向かって引き付けられる。
【００５５】
その結果、Ａｒ+とターゲット３５Ｂとの間の衝突エネルギによりターゲット３５Ｂから放出される粒子が、ターゲット３５Ｂから基板３４Ｂに向かって叩き出され、基板３４Ｂ上に堆積膜が形成される。なお、基板ホルダ３４Ａは接地されており、この基板ホルダ３４Ａを適宜の冷凍機（図示せず）を用いて冷却できる。
【００５６】
ところで、基板３４Ｂを半導体デバイス用の銅（Ｃｕ）電極配線構造のシリコン基板とする場合、上述の堆積膜を、電解メッキによるＣｕ電極配線を形成する場合の下地電極膜（シード膜）として形成できる。この場合、銅製のターゲット３５Ｂ（以下、「Ｃｕターゲット３５Ｂ」と略す）およびシリコン製の基板３４Ｂ（以下、「シリコン基板３４Ｂ」と略す）を真空成膜室３０に格納した後、真空成膜室３０を適宜の真空度に減圧し、シートプラズマ２７を真空成膜室３０内に輸送するとよい。その後、シートプラズマ２７中のＡｒ+によりスパッタリングされたＣｕターゲット３５Ｂの銅（Ｃｕ）材料からなる堆積膜（以下、「Ｃｕ堆積膜」と略す）をシリコン基板３４Ｂに形成するとよい。
【００５７】
なお、このようなシートプラズマ２７を用いたスパッタリングプロセスにより、Ｃｕ堆積膜を形成する場合において、シリコン基板３４ＢでのＣｕ凝集を抑制できる成膜条件（放電電流ＩＤおよびバイアス電圧ＶＢ）については後述する。
【００５８】
次に、ボトルネック部２８から見て、Ｚ方向に対向する位置の真空成膜室３０の周辺構成を説明する。
【００５９】
当該位置の真空成膜室３０の側壁にはアノードＡが配置され、この側壁とアノードＡとの間には、プラズマ通過用の通路２９が設けられている。
【００６０】
アノードＡは、カソードＫとの間で基準電位が与えられ、カソードＫおよびアノードＡの間のアーク放電によるシートプラズマ２７中の荷電粒子（特に電子）を回収する役割を担っている。
【００６１】
また、アノードＡの裏面（カソードＫに対する対向面の反対側の面）には、アノードＡ側をＳ極、大気側をＮ極とした永久磁石３８が配置されている。このため、この永久磁石３８のＮ極から出てＳ極に入るＸＺ平面に沿った磁力線により、アノードＡに向かうシートプラズマ２７の幅方向（Ｘ方向）の拡散を抑えるようにシートプラズマ２７が幅方向に収束され、シートプラズマ２７の荷電粒子が、アノードＡに適切に回収される。
【００６２】
また、円形状の第２および第３の電磁コイル３２、３３（空心コイル）は、互いに対をなして、真空成膜室３０の側壁を臨むようにして成膜空間３１を挟み、異極同士（ここでは、第２の電磁コイル３２はＮ極、第３の電磁コイル３３はＳ極）を向かい合わせて配置されている。
【００６３】
第２の電磁コイル３２は、棒磁石２４Ａ、２４Ｂと真空成膜室３０との間のＺ方向の適所に配置され、第３の電磁コイル３３は、真空成膜室３０の側壁とアノードＡとの間のＺ方向の適所に配置されている。
【００６４】
第２および第３の電磁コイル３２、３３の対により作られるコイル磁界（例えば１０Ｇ〜３００Ｇ程度）によれば、シートプラズマ２７は、その幅方向（Ｘ方向）の拡散を適切に抑えるように整形される。
【００６５】
次に、スパッタリング装置１００を用いて、Ｃｕ凝集を抑制できる成膜条件（特に、放電電流ＩＤおよびバイアス電圧ＶＢ）について吟味する。
【００６６】
まず、Ｃｕ堆積膜の厚さを固定する場合に、シリコン基板３４Ｂ上のＣｕ材料からなる塊（以下、「Ｃｕ凝集体」と略す）の生成の様子と、スパッタリング装置１００の成膜条件（バイアス電圧ＶＢおよび放電電流ＩＤ）との間の関連性を検証した。以下、この検証実験の結果を述べる。
【００６７】
図２は、Ｃｕ堆積膜の厚さを固定する場合に、バイアス電圧および放電電流の変化によるＣｕ凝集体生成の様子を示した図（写真）である。
【００６８】
なお、ここでは、シリコン酸化層のホール（０．２μｍ径）の壁部に、Ｃｕ堆積膜を形成した例が写されている。
【００６９】
Ｃｕターゲット３５Ｂに印加されるバイアス電圧ＶＢ（マイナス電圧）として、ＶＢ＝６００（Ｖ）、８００（Ｖ）、１０００（Ｖ）を選び、シートプラズマ２７の放電電流ＩＤとして、ＩＤ＝４０（Ａ）、５０（Ａ）、６０（Ａ）を選んでいる。このため、図２では、３種類のバイアス電圧ＶＢおよび３種類の放電電流ＩＤの組合せからなる９つの成膜条件を用いて形成されたＣｕ堆積膜の断面写真が掲載されている。
【００７０】
なお、バイアス電圧ＶＢがマイナス電圧側に高いほど、Ｃｕ堆積膜の成膜レートが高くなり、放電電流ＩＤが多いほど、Ｃｕ堆積膜の成膜レートが高くなる。よって、上述の各成膜条件では、Ｃｕ堆積膜を所望の厚みに成膜できるよう、成膜時間（バイアス電圧ＶＢの印加時間）が調整されている。
【００７１】
また、本検証実験では、Ｔ−Ｓ距離Ｌは一定に設定され、シリコン基板３４Ｂを冷却する基板ホルダ３４Ａの冷却温度は一定（例えば、−２０℃）に設定されている。
【００７２】
図２中には、各成膜条件において、Ｃｕ凝集体（写真表面において白く写った粒体）の生成の有無について目視による官能評価がなされ、「Ｃｕ凝集体生成なし」、「Ｃｕ凝集体生成少しあり」および「Ｃｕ凝集体生成あり」という結果が記載されている。
【００７３】
この検証実験によれば、バイアス電圧ＶＢが一定の場合、放電電流ＩＤが多くなるに連れて、Ｃｕ凝集体が現れ易いことが分かる。また、放電電流ＩＤが一定の場合、バイアス電圧ＶＢが小さくなるに連れて（つまり、ゼロボルトに近づくに連れて）、Ｃｕ凝集体が現れ易いことが分かる。
【００７４】
よって、本検証実験の結果から、Ｃｕ堆積膜において一定の厚みを確保しようとする場合には、バイアス電圧ＶＢをマイナス電圧側に高めに設定し、放電電流ＩＤを少なめに設定する方が、Ｃｕ凝集抑制に有利に作用すると判断できる。
【００７５】
次に、Ｃｕ堆積膜の成膜レートを固定する場合に、シリコン基板３４Ｂ上のＣｕ凝集体生成の様子と、スパッタリング装置１００の成膜条件（バイアス電圧ＶＢおよび放電電流ＩＤ）との間の関連性を検証した。以下、この検証実験の結果を述べる。
【００７６】
図３は、Ｃｕ堆積膜の成膜レートが一定となるライン近傍のＣｕ凝集体生成の様子を示した図（写真）である。図３の横軸にバイアス電圧をとり、図３の縦軸に放電電流をとっている。
【００７７】
また、本検証実験では、Ｔ−Ｓ距離Ｌは一定に設定され、シリコン基板３４Ｂを冷却する基板ホルダ３４Ａの冷却温度は一定（例えば、−２０℃）に設定されている。
【００７８】
図３では、Ｃｕ堆積膜の成膜レートが約４０Å／Ｓ（秒）となるライン２００が図示されている。そして、このライン２００の上方の領域Ａが、Ｃｕ堆積膜の成膜レートが４０Å／Ｓよりも高い領域に相当し、このライン２００の下方の領域Ｂが、Ｃｕ堆積膜の成膜レートが４０Å／Ｓよりも低い領域に相当する。
【００７９】
上述のとおり、バイアス電圧ＶＢがマイナス電圧側に高いほど、Ｃｕ堆積膜の成膜レートが高くなり、放電電流ＩＤが多いほど、Ｃｕ堆積膜の成膜レートが高くなるので、Ｃｕ堆積膜の成膜レートが一定（４０Å／Ｓ）となるライン２００は、バイアス電圧ＶＢを横軸にとり、放電電流ＩＤを縦軸にとる直交座標系では、図３に示す如く放物線を描くことになる。
【００８０】
バイアス電圧ＶＢ（マイナス電圧）および放電電流ＩＤが互いに異なり、ライン２００よりも僅かに上方に位置する２つの成膜ポイント２０１、２０２を選び、これらの成膜ポイントでの成膜条件を用いて、シリコン酸化層のホール（０．２μｍ径）の壁部に、Ｃｕ堆積膜をスパッタリング形成した際のＣｕ堆積膜の断面写真が図３に掲載されている。
【００８１】
図３に示すように、成膜ポイント２０１の成膜条件は、バイアス電圧ＶＢ＝６００Ｖ、放電電流ＩＤ＝６０Ａであり、成膜ポイント２０２の成膜条件は、バイアス電圧ＶＢ＝１０００Ｖ、放電電流ＩＤ＝４０Ａである。
【００８２】
この検証実験によれば、成膜ポイント２０１、２０２の成膜レートが何れも４０Å／Ｓに近接しているにも拘らず、両者間においてＣｕ凝集体生成に大きな差異が見られた。具体的には、成膜ポイント２０１では、図３の点線枠部分に示すように、Ｃｕ凝集体の生成が明瞭に確認された。一方、成膜ポイント２０２では、Ｃｕ凝集体の生成が確認されなかった。
【００８３】
よって、本検証実験の結果から、Ｃｕ堆積膜の成膜レートを固定する場合、シリコン基板３４ＢにおいてＣｕ凝集を起こし難い放電電流ＩＤは、当該Ｃｕ凝集を起こし易い放電電流ＩＤよりも少ないと考えられる。また、Ｃｕ凝集を起こし難いバイアス電圧ＶＢは、当該Ｃｕ凝集を起こし易い前記バイアス電圧ＶＢよりもマイナス電圧側に高いと考えられる。
【００８４】
次に、Ｃｕ堆積膜の成膜レートを固定する場合に、以上に述べたバイアス電圧ＶＢおよび放電電流ＩＤの選び方によって、Ｃｕ凝集体生成に差異が生じる理由を検証した。以下、この検証実験の結果を述べる。
【００８５】
図４は、Ｃｕ堆積膜の成膜レートを固定する場合に、Ｃｕ堆積膜の成膜時（バイアス電圧ＶＢの印加時）を含むようにシリコン基板の基板表面温度の変化を表す温度プロファイルを示した図である。図４の横軸に、プラズマガンの補助放電開始時からの経過時間（Ｓ）をとり、図４の縦軸に、シリコン基板の基板表面温度（℃）をとっている。
【００８６】
また、本検証実験では、Ｔ−Ｓ距離Ｌは一定に設定され、シリコン基板３４Ｂを冷却する基板ホルダ３４Ａの冷却温度は一定（例えば、−２０℃）に設定されている。
【００８７】
図４では、Ｃｕ堆積膜の成膜レートを固定する場合の、バイアス電圧（マイナス電圧）および放電電流の３種類の組合せが選ばれている。
【００８８】
具体的には、Ｃｕ凝集が起こるバイアス電圧ＶＢ１および放電電流ＩＤ１の例として、ＶＢ１＝５８０Ｖ、ＩＤ１＝６５Ａおよび成膜時間（バイアス電圧ＶＢの印加時間）＝２７Ｓ（固定）とする成膜条件が選ばれている。そして、この成膜条件を用いてＣｕ堆積膜を形成した場合のシリコン基板３４Ｂの温度の変化が、図４の温度プロファイル３００として描かれている。
【００８９】
また、Ｃｕ凝集が起こらないバイアス電圧ＶＢ２および放電電流ＩＤ２として、ＶＢ２＝１０００Ｖ、ＩＤ２＝４０Ａおよび成膜時間＝２７Ｓ（固定）とする成膜条件が選ばれている。そして、この成膜条件を用いてＣｕ堆積膜を形成した場合のシリコン基板３４Ｂの温度の変化が、図４の温度プロファイル３０２として描かれている。
【００９０】
また、Ｃｕ凝集が起こり始めるバイアス電圧ＶＢ３および放電電流ＩＤ３として、ＶＢ３＝７００Ｖ、ＩＤ３＝５５Ａおよび成膜時間＝２７Ｓ（固定）とする成膜条件が選ばれている。そして、この成膜条件を用いてＣｕ堆積膜を形成した場合のシリコン基板３４Ｂの温度の変化が、図４の温度プロファイル３０１として描かれている。
【００９１】
図４から容易に理解できるとおり、Ｃｕ凝集が起こり難い場合の温度プロファイル３０２の昇温スピードは、Ｃｕ凝集が起こり易い場合の温度プロファイル３００の昇温スピードに比べて遅くなっており、このことが、バイアス電圧ＶＢおよび放電電流ＩＤの選び方によって、Ｃｕ凝集体生成に差異を生じさせる直接的な要因であると考えられる。
【００９２】
この検証実験によれば、Ｃｕ堆積膜の成膜レートを固定する場合、スパッタリング装置１００の放電電流ＩＤを低減すると（言い換えれば、バイアス電圧ＶＢをマイナス電圧側に高めると）、シートプラズマ２７によってシリコン基板３４Ｂに伝わる熱量（具体的には、温度プロファイル３００、３０１、３０２の時間積分値）を少なめに制御できるという知見が得られた。そして、このような知見は、シリコン基板３４Ｂの温度が高いとＣｕ凝集が生じ易いという既成事実に完全に合致する。
【００９３】
また、この知見は、図２において掲載した各写真でのＣｕ凝集体の官能評価の結果とも合致すると考えられる。
【００９４】
つまり、バイアス電圧ＶＢをマイナス電圧側に高くすると、Ｃｕ堆積膜の成膜レートが高くなる。よって、Ｃｕ堆積膜の厚さが固定されている場合では（図２の場合）、バイアス電圧ＶＢをマイナス電圧側に高くすると、シートプラズマ２７からシリコン基板３４Ｂに伝わる伝熱時間を短縮できる。その結果、バイアス電圧ＶＢをマイナス電圧側に高くすることが、図２に示した如く、Ｃｕ凝集の抑制に有利に作用すると解される。
【００９５】
また、放電電流ＩＤを少なくすると、シートプラズマ２７による放熱が抑制され、シートプラズマ２７からシリコン基板３４Ｂに伝わる熱量が少なくなる。その結果、放電電流ＩＤを少なくすることが、図２に示した如く、Ｃｕ凝集の抑制に有利に作用すると解される。なお、放電電流ＩＤが少ないと、成膜時間を長めにとる必要があるので、放電電流ＩＤの最適値は、両者によるシリコン基板３４Ｂに伝わる熱量のバランスを勘案して決定するとよい。
【００９６】
以上のとおり、本実施形態のスパッタリング装置１００では、シートプラズマ２７中のＡｒ+によりスパッタリングされたＣｕターゲット３５Ｂの銅材料が、シリコン基板３４Ｂにおいて凝集を起こさないよう、プラズマガン電源５０を用いて放電電流ＩＤを調整し、バイアス電源５２を用いてバイアス電圧ＶＢを調整している。
【００９７】
例えば、Ｃｕ堆積膜の成膜レートを固定する場合、シリコン基板３４ＢにおいてＣｕ凝集を起こさないよう、放電電流ＩＤを、当該Ｃｕ凝集を起こす放電電流ＩＤよりも少なくする方が好ましい。また、Ｃｕ凝集を起こさないよう、バイアス電圧ＶＢを、当該Ｃｕ凝集を起こす前記バイアス電圧ＶＢよりもマイナス電圧側に高くする方が好ましい。そして、このようなバイアス電圧ＶＢおよび放電電流ＩＤの調整によれば、シートプラズマ２７によってシリコン基板３４Ｂに伝わる熱量を少なく制御できる。
【００９８】
よって、本実施形態では、放電電流ＩＤおよびバイアス電圧ＶＢの簡易な調整により、Ｃｕ堆積膜の成膜レートを低下させずに、Ｃｕ凝集を適切かつ容易に抑制できる。
【００９９】
特に、本実施形態では、Ｃｕ堆積膜を電解メッキによるＣｕ電極配線形成時の下地電極膜に用いる場合、Ｃｕ凝集の適切かつ容易な抑制により、Ｃｕ電極配線の電解メッキ時の不良発生を簡易に改善できて好都合である。
【０１００】
なお、本実施形態では、Ｃｕターゲット３５Ｂを用いてＣｕをスパッタリングする例を述べたが、これは一例に過ぎない。例えば、Ｃｕと同様に凝集が起こり易い銀（Ａｇ）ターゲットを用いたＡｇのスパッタリングであっても、本技術を適用できる。
【０１０１】
また、本実施形態では、スパッタリング装置１００として、均一かつ大面積の成膜を行えるシートプラズマ２７を用いた装置が示されている。しかし、これに限らず、プラズマガンの放電電流とターゲットのバイアス電圧を個別に（独立的に）制御できるスパッタリング装置であれば、本技術を適用でき、例えば、プラズマガンから放出された円柱状のプラズマを用いたスパッタリングプロセスにも本技術を適用できる。
【産業上の利用可能性】
【０１０２】
本発明によれば、スパッタリング膜の成膜レートを低下させずに、ターゲットのスパッタリング時に生じるターゲット材料の凝集を適切かつ容易に抑制できるスパッタリング装置およびスパッタリング方法が得られる。よって、本発明は、プラズマを利用したスパッタリング装置に利用できる。
【図面の簡単な説明】
【０１０３】
【図１】本発明の実施形態によるスパッタリング装置の構成例を示した概略図である。
【図２】Ｃｕ堆積膜の厚さを固定する場合に、バイアス電圧および放電電流の変化によるＣｕ凝集体生成の様子を示した図（写真）である。
【図３】Ｃｕ堆積膜の成膜レートが一定となるライン近傍のＣｕ凝集体生成の様子を示した図（写真）である。
【図４】Ｃｕ堆積膜の成膜レートを固定する場合に、Ｃｕ堆積膜の成膜時（バイアス電圧ＶＢの印加時）を含むようにシリコン基板の基板表面温度の変化を表す温度プロファイルを示した図である。
【図５】シリコン基板へのＣｕ電極配線形成の各工程を模式的に示した図である。
【符号の説明】
【０１０４】
２０ シートプラズマ変形室
２１ 輸送空間
２２ 円柱プラズマ
２３ 第１の電磁コイル
２４Ａ、２４Ｂ 棒磁石
３６ 真空ポンプ
３７ バルブ
２７ シートプラズマ
２８ ボトルネック部
２９ 通路
３０ 真空成膜室
３１ 成膜空間
３２ 第２の電磁コイル
３３ 第３の電磁コイル
３４Ａ 基板ホルダ
３４Ｂ 基板（シリコン基板）
３５Ａ ターゲットホルダ
３５Ｂ ターゲット（Ｃｕターゲット）
３８ 永久磁石
４０ プラズマガン
４１ カソードユニット
４１Ａ ガラス管
４１Ｂ 蓋部材
５０ プラズマガン電源
５２ バイアス電源
７０ 電力発生部
１００ スパッタリング装置
Ａ アノード
Ｇ1、Ｇ2 中間電極
Ｋ カソード
Ｒ1、Ｒ2 抵抗素子
Ｓ 主面
【技術分野】
【０００１】
本発明はスパッタリング装置およびスパッタリング方法に関する。
【背景技術】
【０００２】
半導体デバイスの配線微細化や高速化に伴い、半導体デバイス内の配線材料としてアルミよりも抵抗率の低い銅（Ｃｕ）が注目されている。
【０００３】
半導体基板（シリコン基板）へのＣｕ電極配線の形成は、通常、スパッタリング技術と電解メッキ技術との組合せにより、以下のような方法でなされている。
【０００４】
図５は、シリコン基板へのＣｕ電極配線形成の各工程を模式的に示した図である。
【０００５】
まず、図５（ａ）に示すように、シリコン基板（図示せず）上のシリコン酸化層に溝やホールを設け、当該溝やホールにＣｕ拡散防止用のタンタル（Ｔａ）からなるバリア膜（以下、「Ｔａバリア膜」と略す）がスパッタリング法によって形成される。
【０００６】
次に、図５（ｂ）に示すように、このバリア膜を覆うように、電解メッキ時の下地電極膜の役割を果たすＣｕからなるシード膜（以下、「Ｃｕシード膜」と略す）がスパッタリング法によって形成される。
【０００７】
その後、図５（ｃ）に示すように、Ｃｕ電極配線が、シード膜を覆うようにして、溝やホールに電解メッキ法により埋め込まれる。
【０００８】
最後に、図５（ｄ）に示すように、Ｃｕ電極配線が、適宜の平坦化法（例えば、ＣＭＰ）により平坦化される。
【０００９】
なお、Ｃｕシード膜の形成にスパッタリング技術を適用する際に、Ｃｕ材料が塊状になる現象（以下、「Ｃｕ凝集」と略す）を抑制できるよう、スパッタリング時の電極間にかけるパワーを経時的に変化させることを記載した公知文献として、特許文献１がある。
【特許文献１】特開２００３−１７４４１号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
特許文献１に記載のように、Ｃｕ凝集が電解メッキ時におけるＣｕ電極配線の適切な成長を阻害する。つまり、このようなＣｕ凝集が起こると、Ｃｕシード膜が均一に形成されずに、Ｃｕ電極配線の不良（例えば、電解メッキ時のボイド発生）を誘発する。このため、Ｃｕ凝集を抑制できる様々な方法が従来から検討されている。
【００１１】
例えば、シリコン基板の温度が高いと、Ｃｕ凝集が起こり易いことが知られているので、シリコン基板装着用の静電チャックなどを用いてシリコン基板を冷却する方法がある。また、バリア膜とシード膜との密着性を高めるよう、Ｃｕシード膜とぬれ性のよいバリア膜（例えば、上述のＴａバリア膜）を選択する方法もある。
【００１２】
しかしながら、これらの方法を用いても、シード膜の成膜レートを低下させずに、Ｃｕ凝集を適切に抑制することは容易ではなく、上述のＣｕ凝集対策には、未だ改善の余地がある。例えば、シリコン基板を冷却するにしても、簡便な機械式の冷凍機の冷凍能力には限界があると考えられる。
【００１３】
また、特許文献１では、スパッタリング時の電極間にかけるパワー（電流×電圧）を一時的に少なくすることにより、Ｃｕ凝集を抑制しているが、このような方法では、パワー（電流×電圧）を下げている間、スパッタリング膜の成膜レートが低下するので好ましくない。
【００１４】
本件発明者等は、プラズマガンからのシートプラズマによるスパッタリング技術を用いてＣｕシード膜を成膜する技術開発に取り組んでいる。そして、この技術開発の過程で、プラズマの放電電流とターゲットに印加するバイアス電圧とを個別に制御できるという本スパッタリング技術の特徴を活かして、これらの放電電流およびバイアス電圧の適切な設定により、スパッタリング膜の成膜レートを低下させずに、Ｃｕ凝集を適切かつ容易に抑制できることに気がついた。
【００１５】
本発明は、このような事情に鑑みてなされたものであり、スパッタリング膜の成膜レートを低下させずに、ターゲットのスパッタリング時に生じるターゲット材料の凝集を適切かつ容易に抑制できるスパッタリング装置およびスパッタリング方法を提供することを目的とする。
【課題を解決するための手段】
【００１６】
上記課題を解決するため、本発明は、基板およびターゲットを格納する真空成膜室と、
カソードユニットを有して、前記カソードユニットおよびアノード間の放電により、前記真空成膜室内にプラズマを形成可能なプラズマガンと、
前記プラズマガンに電力を供給するプラズマガン電源と、
前記ターゲットにバイアス電圧を印加するバイアス電源と、
を備え、
前記プラズマ中の荷電粒子によりスパッタリングされた前記ターゲットの材料が、前記基板において凝集を起こさないよう、前記プラズマの放電電流が前記プラズマガン電源を用いて調整され、かつ、前記バイアス電圧が前記バイアス電源を用いて調整されている、スパッタリング装置を提供する。
【００１７】
また、本発明は、基板およびターゲットを真空成膜室内に格納した後、前記真空成膜室内を減圧し、
プラズマガンから放出されたプラズマを前記真空成膜室内に輸送し、その後、
前記プラズマ中の荷電粒子によりスパッタリングされた前記ターゲットの材料が、前記基板において凝集を起こさないよう、前記プラズマの放電電流および前記ターゲットに印加するバイアス電圧を調整する、スパッタリング方法も提供する。
【００１８】
本発明では、前記荷電粒子としてプラスイオンを用い、前記材料からなる堆積膜の前記基板での成膜レートを固定する場合、
前記凝集を起こさないよう、前記放電電流を、前記凝集を起こす前記放電電流よりも少なくする方が好ましく、かつ、前記凝集を起こさないよう、前記バイアス電圧を、前記凝集を起こす前記バイアス電圧よりもマイナス電圧側に高くする方が好ましい。
【００１９】
このような放電電流およびバイアス電圧の調整により、本発明では、前記プラズマによって前記基板に伝わる熱量を、前記放電電流および前記バイアス電圧により適切に制御できる。
【００２０】
よって、本発明では、放電電流およびバイアス電圧の簡易な調整により、堆積膜の成膜レートを低下させずに、前記凝集を適切かつ容易に抑制できる。
【００２１】
また、本発明では、堆積膜を電解メッキによる電極配線形成時の下地電極膜に用いる場合、前記凝集の適切かつ容易な抑制により、電極配線の電解メッキ時の不良発生を簡易に改善できて好都合である。
【００２２】
また、本発明では、前記プラズマガンと前記真空成膜室との間に、前記プラズマガンから放出された円柱状のプラズマを磁界によりシート状に変形可能な磁界発生手段を備えてもよい。
【発明の効果】
【００２３】
本発明によれば、スパッタリング膜の成膜レートを低下させずに、ターゲットのスパッタリング時に生じるターゲット材料の凝集を適切かつ容易に抑制できるスパッタリング装置およびスパッタリング方法が得られる。
【発明を実施するための最良の形態】
【００２４】
以下、本発明の実施形態について図面を参照しながら説明する。
【００２５】
図１は、本発明の実施形態によるスパッタリング装置の構成例を示した概略図である。
【００２６】
なお、ここでは、便宜上、図１に示す如く、プラズマ輸送の方向をＺ方向にとり、このＺ方向に直交し、かつ棒磁石２４Ａ、２４Ｂ（後述）の磁化方向をＹ方向にとり、これらのＺ方向およびＹ方向の両方に直交する方向をＸ方向にとって、本スパッタリング装置１００の構成を述べる。
【００２７】
本実施形態のスパッタリング装置１００は、図１に示す如く、ＹＺ平面において略十字形をなしており、放電プラズマ輸送の方向（Ｚ方向）から見て順番に、放電プラズマを高密度に生成するプラズマガン４０と、Ｚ方向の軸を中心とした円筒状の非磁性（例えばステンレス製やガラス製）のシートプラズマ変形室２０と、Ｙ方向の軸を中心とした円筒状の非磁性（例えばステンレス製）の真空成膜室３０と、を備える。また、スパッタリング装置１００は、図１に示す如く、プラズマガン４０に放電発生用の電力を供給できるプラズマガン電源５０を備える。
【００２８】
なお、上述の各部４０、２０、３０は、放電プラズマを輸送する通路を介して互いに気密状態を保って連通されている。
【００２９】
まず、スパッタリング装置１００のプラズマガン４０およびプラズマガン電源５０の構成について説明する。
【００３０】
スパッタリング装置１００のプラズマガン４０は、図１に示すように、カソードユニット４１と、一対の中間電極Ｇ1、Ｇ2と、を備える。
【００３１】
カソードユニット４１は、耐熱ガラス製の円筒状のガラス管４１Ａと、円板状の蓋部材４１Ｂとを備えており、カソードユニット４１の内部は、放電空間として機能している。このガラス管４１Ａは、適宜の固定手段（ボルトなど；図示せず）により、中間電極Ｇ1および蓋部材４１Ｂとの間で気密に配されている。このため、中間電極Ｇ1の通孔（図示せず）を介して、放電空間で生成されたプラズマをカソードユニット４１から外部に引き出すことができる。
【００３２】
また、蓋部材４１Ｂには、放電誘発用の熱電子を放出可能な六ホウ化ランタン（ＬａＢ6）からなるカソードＫが配置されているとともに、放電により電離される放電ガスとしてのアルゴン（Ａｒ）ガスをこの放電空間に導くことができる放電ガス供給手段（図示せず）が設けられている。
【００３３】
スパッタリング装置１００のプラズマガン電源５０は、図１に示すように、プラズマガン４０に電力を供給できる電力発生部７０と、各中間電極Ｇ1、Ｇ2のそれぞれに対応して配され、中間電極Ｇ1、Ｇ2を流れる電流を制限する抵抗素子Ｒ1、Ｒ2と、を備える。
【００３４】
中間電極Ｇ1は、プラズマガン４０の放電空間においてカソードＫとの間で補助放電（グロー放電）を適切に維持できるよう、抵抗素子Ｒ1を介して電力発生部７０と接続されている。また、中間電極Ｇ2は、プラズマガン４０の放電空間においてカソードＫとの間で補助放電（グロー放電）を適切に維持できるよう、抵抗素子Ｒ2を介して電力発生部７０と接続されている。
【００３５】
このグロー放電においては、プラズマガン４０の放電空間への荷電粒子（ここではプラスイオンであるＡｒ+と電子）の供給が、Ａｒ+のカソードＫへの衝突時に起こる二次電子放出および電子によるアルゴン電離によりなされ、これにより、プラズマガン４０の放電空間には、荷電粒子の集合体としての放電プラズマが形成される。その後、プラズマガン４０では、カソードＫの加熱で起こる熱電子放出に基づいた主放電（アーク放電）に遷移する。このように、プラズマガン４０は、プラズマガン電源５０に基づく低電圧かつ大電流のアーク放電により、カソードＫとアノードＡとの間に高密度の放電を可能にする、圧力勾配型ガンである。
【００３６】
なお、ここでは、詳細な図示を省略するが、この電力発生部７０の内部では、電源切り替えスイッチを用いて、カソードＫとトランスとの間の接続がなされた状態と、カソードＫと、定電流電源との間の接続がなされた状態と、を取り得る。
【００３７】
プラズマガン４０のグロー放電時には、前者の状態が取られる。この場合、トランスの一次側の端子間には、商用周波数の２００Ｖの一次電圧が印加される。すると、トランスの二次側の端子間に所定の二次電圧が誘起され、この二次電圧が整流回路により整流された後、プラズマガン４０に印加される。
【００３８】
一方、プラズマガン４０のアーク放電時には、後者の状態が取られる。これにより、プラズマガン４０は、プラズマガン電源５０（定電流電源）により定電流制御され、アノードＡからカソードＫに向かって流れる放電電流ＩＤが一定となる。なお、この放電電流ＩＤは、プラズマガン電源５０を用いて調整できる。
【００３９】
以上のようにして、Ｚ方向の輸送中心に対して略等密度分布してなる円柱状のアーク放電プラズマ（以下、「円柱プラズマ２２」という）が、プラズマガン４０のＺ方向の他端とシートプラズマ変形室２０のＺ方向の一端との間に介在する通路（図示せず）を介してシートプラズマ変形室２０へ引き出される。
【００４０】
次に、スパッタリング装置１００のシートプラズマ変形室２０の構成およびその周辺構成について述べる。
【００４１】
シートプラズマ変形室２０は、Ｚ方向の軸を中心とした円柱状の減圧可能な輸送空間２１を有する。
【００４２】
シートプラズマ変形室２０の側面周囲には、このシートプラズマ変形室２０を取り囲み、円柱プラズマ２２のＺ方向の推進力を発揮する円形状の第１の電磁コイル２３（空心コイル）が配設されている。なお、第１の電磁コイル２３の巻線には、カソードＫ側をＳ極、アノードＡ側をＮ極とする向きの電流が通電されている。
【００４３】
また、この第１の電磁コイル２３のＺ方向の前方側（アノードＡに近い側）には、Ｘ方向に延びる一対の角形の棒磁石２４Ａ、２４Ｂ（永久磁石；磁界発生手段の対）が、シートプラズマ変形室２０（輸送空間２１）を挟むように、Ｙ方向に所定の間隔を隔てて配設されている。また、これらの棒磁石２４Ａ、２４ＢのＮ極同士が対向し合っている。
【００４４】
第１の電磁コイル２３により輸送空間２１に形成されるコイル磁界と、棒磁石２４Ａ、２４Ｂにより輸送空間２１に形成される磁石磁界との相互作用に基づいて、円柱プラズマ２２は、その輸送方向（Ｚ方向）の輸送中心を含むＸＺ平面（以下、「主面Ｓ」という）に沿って拡がる、均一なシート状のプラズマ（以下、「シートプラズマ２７」という）に変形される。
【００４５】
このようにして、シートプラズマ２７は、図１に示す如く、シートプラズマ変形室２０のＺ方向の他端と真空成膜室３０の側壁との間に介在する、シートプラズマ２７の通過用のスリット状のボトルネック部２８を介して真空成膜室３０へ引き出される。
【００４６】
なお、ボトルネック部２８の間隔（Ｙ方向寸法）および厚み（Ｚ方向寸法）並びに幅（Ｘ方向寸法）は、シートプラズマ２７を適切に通過するように設計されている。
【００４７】
次に、スパッタリング装置１００の真空成膜室３０の構成について述べる。
【００４８】
真空成膜室３０は、例えば、シートプラズマ２７中のＡｒ+の衝突エネルギによりターゲット３５Ｂの材料をスパッタリング粒子として叩き出すスパッタリングプロセス用の成膜チャンバに相当する。
【００４９】
真空成膜室３０は、Ｙ方向の軸を中心とした円柱状の減圧可能な成膜空間３１を有し、この成膜空間３１は、バルブ３７により開閉可能な排気口から真空ポンプ３６（例えばターボポンプ）により真空引きされている。これにより、当該成膜空間３１はスパッタリングプロセス可能なレベルの真空度にまで速やかに減圧される。
【００５０】
ここで、成膜空間３１には、その機能上、上下方向（Ｙ方向）において、ボトルネック部２８の間隔に対応する水平面（ＸＺ平面）に沿った中央空間を境にして、板状のターゲット３５Ｂを格納するターゲット空間と、板状の基板３４Ｂを格納する基板空間と、がある。
【００５１】
つまり、ターゲット３５Ｂは、ターゲットホルダ３５Ａに装着された状態において、中央空間の上方に位置するターゲット空間内に格納され、適宜のアクチュエータ（図示せず）によりターゲット空間内を上下（Ｙ方向）に移動可能に構成されている。一方、基板３４Ｂは、基板ホルダ３４Ａ（例えば、静電チャック）に装着された状態において、中央空間の下方に位置する基板空間内に格納され、適宜のアクチュエータ（図示せず）により基板空間内を上下（Ｙ方向）に移動可能に構成されている。
【００５２】
なお、上述の中央空間は、真空成膜室３０においてシートプラズマ２７の主成分を輸送させる空間である。
【００５３】
このようにして、ターゲット３５Ｂおよび基板３４Ｂは互いに、シートプラズマ２７の厚み方向（Ｙ方向）に一定の好適な間隔Ｌ（以下、「Ｔ−Ｓ距離Ｌ」と略す）を隔てるようにして、このシートプラズマ２７を挟み、成膜空間３１内に対向して配置されている。
【００５４】
ターゲット３５Ｂは、スパッタリングプロセス中には、直流のバイアス電源５２によりバイアス電圧ＶＢ（マイナス電圧；但し、本明細書では、バイアス電圧ＶＢの数値表記についてはマイナスの符号「−」を省略している）が印加されている。このバイアス電圧ＶＢはバイアス電源５２を用いて調整できる。これにより、シートプラズマ２７中のＡｒ+がターゲット３５Ｂに向かって引き付けられる。
【００５５】
その結果、Ａｒ+とターゲット３５Ｂとの間の衝突エネルギによりターゲット３５Ｂから放出される粒子が、ターゲット３５Ｂから基板３４Ｂに向かって叩き出され、基板３４Ｂ上に堆積膜が形成される。なお、基板ホルダ３４Ａは接地されており、この基板ホルダ３４Ａを適宜の冷凍機（図示せず）を用いて冷却できる。
【００５６】
ところで、基板３４Ｂを半導体デバイス用の銅（Ｃｕ）電極配線構造のシリコン基板とする場合、上述の堆積膜を、電解メッキによるＣｕ電極配線を形成する場合の下地電極膜（シード膜）として形成できる。この場合、銅製のターゲット３５Ｂ（以下、「Ｃｕターゲット３５Ｂ」と略す）およびシリコン製の基板３４Ｂ（以下、「シリコン基板３４Ｂ」と略す）を真空成膜室３０に格納した後、真空成膜室３０を適宜の真空度に減圧し、シートプラズマ２７を真空成膜室３０内に輸送するとよい。その後、シートプラズマ２７中のＡｒ+によりスパッタリングされたＣｕターゲット３５Ｂの銅（Ｃｕ）材料からなる堆積膜（以下、「Ｃｕ堆積膜」と略す）をシリコン基板３４Ｂに形成するとよい。
【００５７】
なお、このようなシートプラズマ２７を用いたスパッタリングプロセスにより、Ｃｕ堆積膜を形成する場合において、シリコン基板３４ＢでのＣｕ凝集を抑制できる成膜条件（放電電流ＩＤおよびバイアス電圧ＶＢ）については後述する。
【００５８】
次に、ボトルネック部２８から見て、Ｚ方向に対向する位置の真空成膜室３０の周辺構成を説明する。
【００５９】
当該位置の真空成膜室３０の側壁にはアノードＡが配置され、この側壁とアノードＡとの間には、プラズマ通過用の通路２９が設けられている。
【００６０】
アノードＡは、カソードＫとの間で基準電位が与えられ、カソードＫおよびアノードＡの間のアーク放電によるシートプラズマ２７中の荷電粒子（特に電子）を回収する役割を担っている。
【００６１】
また、アノードＡの裏面（カソードＫに対する対向面の反対側の面）には、アノードＡ側をＳ極、大気側をＮ極とした永久磁石３８が配置されている。このため、この永久磁石３８のＮ極から出てＳ極に入るＸＺ平面に沿った磁力線により、アノードＡに向かうシートプラズマ２７の幅方向（Ｘ方向）の拡散を抑えるようにシートプラズマ２７が幅方向に収束され、シートプラズマ２７の荷電粒子が、アノードＡに適切に回収される。
【００６２】
また、円形状の第２および第３の電磁コイル３２、３３（空心コイル）は、互いに対をなして、真空成膜室３０の側壁を臨むようにして成膜空間３１を挟み、異極同士（ここでは、第２の電磁コイル３２はＮ極、第３の電磁コイル３３はＳ極）を向かい合わせて配置されている。
【００６３】
第２の電磁コイル３２は、棒磁石２４Ａ、２４Ｂと真空成膜室３０との間のＺ方向の適所に配置され、第３の電磁コイル３３は、真空成膜室３０の側壁とアノードＡとの間のＺ方向の適所に配置されている。
【００６４】
第２および第３の電磁コイル３２、３３の対により作られるコイル磁界（例えば１０Ｇ〜３００Ｇ程度）によれば、シートプラズマ２７は、その幅方向（Ｘ方向）の拡散を適切に抑えるように整形される。
【００６５】
次に、スパッタリング装置１００を用いて、Ｃｕ凝集を抑制できる成膜条件（特に、放電電流ＩＤおよびバイアス電圧ＶＢ）について吟味する。
【００６６】
まず、Ｃｕ堆積膜の厚さを固定する場合に、シリコン基板３４Ｂ上のＣｕ材料からなる塊（以下、「Ｃｕ凝集体」と略す）の生成の様子と、スパッタリング装置１００の成膜条件（バイアス電圧ＶＢおよび放電電流ＩＤ）との間の関連性を検証した。以下、この検証実験の結果を述べる。
【００６７】
図２は、Ｃｕ堆積膜の厚さを固定する場合に、バイアス電圧および放電電流の変化によるＣｕ凝集体生成の様子を示した図（写真）である。
【００６８】
なお、ここでは、シリコン酸化層のホール（０．２μｍ径）の壁部に、Ｃｕ堆積膜を形成した例が写されている。
【００６９】
Ｃｕターゲット３５Ｂに印加されるバイアス電圧ＶＢ（マイナス電圧）として、ＶＢ＝６００（Ｖ）、８００（Ｖ）、１０００（Ｖ）を選び、シートプラズマ２７の放電電流ＩＤとして、ＩＤ＝４０（Ａ）、５０（Ａ）、６０（Ａ）を選んでいる。このため、図２では、３種類のバイアス電圧ＶＢおよび３種類の放電電流ＩＤの組合せからなる９つの成膜条件を用いて形成されたＣｕ堆積膜の断面写真が掲載されている。
【００７０】
なお、バイアス電圧ＶＢがマイナス電圧側に高いほど、Ｃｕ堆積膜の成膜レートが高くなり、放電電流ＩＤが多いほど、Ｃｕ堆積膜の成膜レートが高くなる。よって、上述の各成膜条件では、Ｃｕ堆積膜を所望の厚みに成膜できるよう、成膜時間（バイアス電圧ＶＢの印加時間）が調整されている。
【００７１】
また、本検証実験では、Ｔ−Ｓ距離Ｌは一定に設定され、シリコン基板３４Ｂを冷却する基板ホルダ３４Ａの冷却温度は一定（例えば、−２０℃）に設定されている。
【００７２】
図２中には、各成膜条件において、Ｃｕ凝集体（写真表面において白く写った粒体）の生成の有無について目視による官能評価がなされ、「Ｃｕ凝集体生成なし」、「Ｃｕ凝集体生成少しあり」および「Ｃｕ凝集体生成あり」という結果が記載されている。
【００７３】
この検証実験によれば、バイアス電圧ＶＢが一定の場合、放電電流ＩＤが多くなるに連れて、Ｃｕ凝集体が現れ易いことが分かる。また、放電電流ＩＤが一定の場合、バイアス電圧ＶＢが小さくなるに連れて（つまり、ゼロボルトに近づくに連れて）、Ｃｕ凝集体が現れ易いことが分かる。
【００７４】
よって、本検証実験の結果から、Ｃｕ堆積膜において一定の厚みを確保しようとする場合には、バイアス電圧ＶＢをマイナス電圧側に高めに設定し、放電電流ＩＤを少なめに設定する方が、Ｃｕ凝集抑制に有利に作用すると判断できる。
【００７５】
次に、Ｃｕ堆積膜の成膜レートを固定する場合に、シリコン基板３４Ｂ上のＣｕ凝集体生成の様子と、スパッタリング装置１００の成膜条件（バイアス電圧ＶＢおよび放電電流ＩＤ）との間の関連性を検証した。以下、この検証実験の結果を述べる。
【００７６】
図３は、Ｃｕ堆積膜の成膜レートが一定となるライン近傍のＣｕ凝集体生成の様子を示した図（写真）である。図３の横軸にバイアス電圧をとり、図３の縦軸に放電電流をとっている。
【００７７】
また、本検証実験では、Ｔ−Ｓ距離Ｌは一定に設定され、シリコン基板３４Ｂを冷却する基板ホルダ３４Ａの冷却温度は一定（例えば、−２０℃）に設定されている。
【００７８】
図３では、Ｃｕ堆積膜の成膜レートが約４０Å／Ｓ（秒）となるライン２００が図示されている。そして、このライン２００の上方の領域Ａが、Ｃｕ堆積膜の成膜レートが４０Å／Ｓよりも高い領域に相当し、このライン２００の下方の領域Ｂが、Ｃｕ堆積膜の成膜レートが４０Å／Ｓよりも低い領域に相当する。
【００７９】
上述のとおり、バイアス電圧ＶＢがマイナス電圧側に高いほど、Ｃｕ堆積膜の成膜レートが高くなり、放電電流ＩＤが多いほど、Ｃｕ堆積膜の成膜レートが高くなるので、Ｃｕ堆積膜の成膜レートが一定（４０Å／Ｓ）となるライン２００は、バイアス電圧ＶＢを横軸にとり、放電電流ＩＤを縦軸にとる直交座標系では、図３に示す如く放物線を描くことになる。
【００８０】
バイアス電圧ＶＢ（マイナス電圧）および放電電流ＩＤが互いに異なり、ライン２００よりも僅かに上方に位置する２つの成膜ポイント２０１、２０２を選び、これらの成膜ポイントでの成膜条件を用いて、シリコン酸化層のホール（０．２μｍ径）の壁部に、Ｃｕ堆積膜をスパッタリング形成した際のＣｕ堆積膜の断面写真が図３に掲載されている。
【００８１】
図３に示すように、成膜ポイント２０１の成膜条件は、バイアス電圧ＶＢ＝６００Ｖ、放電電流ＩＤ＝６０Ａであり、成膜ポイント２０２の成膜条件は、バイアス電圧ＶＢ＝１０００Ｖ、放電電流ＩＤ＝４０Ａである。
【００８２】
この検証実験によれば、成膜ポイント２０１、２０２の成膜レートが何れも４０Å／Ｓに近接しているにも拘らず、両者間においてＣｕ凝集体生成に大きな差異が見られた。具体的には、成膜ポイント２０１では、図３の点線枠部分に示すように、Ｃｕ凝集体の生成が明瞭に確認された。一方、成膜ポイント２０２では、Ｃｕ凝集体の生成が確認されなかった。
【００８３】
よって、本検証実験の結果から、Ｃｕ堆積膜の成膜レートを固定する場合、シリコン基板３４ＢにおいてＣｕ凝集を起こし難い放電電流ＩＤは、当該Ｃｕ凝集を起こし易い放電電流ＩＤよりも少ないと考えられる。また、Ｃｕ凝集を起こし難いバイアス電圧ＶＢは、当該Ｃｕ凝集を起こし易い前記バイアス電圧ＶＢよりもマイナス電圧側に高いと考えられる。
【００８４】
次に、Ｃｕ堆積膜の成膜レートを固定する場合に、以上に述べたバイアス電圧ＶＢおよび放電電流ＩＤの選び方によって、Ｃｕ凝集体生成に差異が生じる理由を検証した。以下、この検証実験の結果を述べる。
【００８５】
図４は、Ｃｕ堆積膜の成膜レートを固定する場合に、Ｃｕ堆積膜の成膜時（バイアス電圧ＶＢの印加時）を含むようにシリコン基板の基板表面温度の変化を表す温度プロファイルを示した図である。図４の横軸に、プラズマガンの補助放電開始時からの経過時間（Ｓ）をとり、図４の縦軸に、シリコン基板の基板表面温度（℃）をとっている。
【００８６】
また、本検証実験では、Ｔ−Ｓ距離Ｌは一定に設定され、シリコン基板３４Ｂを冷却する基板ホルダ３４Ａの冷却温度は一定（例えば、−２０℃）に設定されている。
【００８７】
図４では、Ｃｕ堆積膜の成膜レートを固定する場合の、バイアス電圧（マイナス電圧）および放電電流の３種類の組合せが選ばれている。
【００８８】
具体的には、Ｃｕ凝集が起こるバイアス電圧ＶＢ１および放電電流ＩＤ１の例として、ＶＢ１＝５８０Ｖ、ＩＤ１＝６５Ａおよび成膜時間（バイアス電圧ＶＢの印加時間）＝２７Ｓ（固定）とする成膜条件が選ばれている。そして、この成膜条件を用いてＣｕ堆積膜を形成した場合のシリコン基板３４Ｂの温度の変化が、図４の温度プロファイル３００として描かれている。
【００８９】
また、Ｃｕ凝集が起こらないバイアス電圧ＶＢ２および放電電流ＩＤ２として、ＶＢ２＝１０００Ｖ、ＩＤ２＝４０Ａおよび成膜時間＝２７Ｓ（固定）とする成膜条件が選ばれている。そして、この成膜条件を用いてＣｕ堆積膜を形成した場合のシリコン基板３４Ｂの温度の変化が、図４の温度プロファイル３０２として描かれている。
【００９０】
また、Ｃｕ凝集が起こり始めるバイアス電圧ＶＢ３および放電電流ＩＤ３として、ＶＢ３＝７００Ｖ、ＩＤ３＝５５Ａおよび成膜時間＝２７Ｓ（固定）とする成膜条件が選ばれている。そして、この成膜条件を用いてＣｕ堆積膜を形成した場合のシリコン基板３４Ｂの温度の変化が、図４の温度プロファイル３０１として描かれている。
【００９１】
図４から容易に理解できるとおり、Ｃｕ凝集が起こり難い場合の温度プロファイル３０２の昇温スピードは、Ｃｕ凝集が起こり易い場合の温度プロファイル３００の昇温スピードに比べて遅くなっており、このことが、バイアス電圧ＶＢおよび放電電流ＩＤの選び方によって、Ｃｕ凝集体生成に差異を生じさせる直接的な要因であると考えられる。
【００９２】
この検証実験によれば、Ｃｕ堆積膜の成膜レートを固定する場合、スパッタリング装置１００の放電電流ＩＤを低減すると（言い換えれば、バイアス電圧ＶＢをマイナス電圧側に高めると）、シートプラズマ２７によってシリコン基板３４Ｂに伝わる熱量（具体的には、温度プロファイル３００、３０１、３０２の時間積分値）を少なめに制御できるという知見が得られた。そして、このような知見は、シリコン基板３４Ｂの温度が高いとＣｕ凝集が生じ易いという既成事実に完全に合致する。
【００９３】
また、この知見は、図２において掲載した各写真でのＣｕ凝集体の官能評価の結果とも合致すると考えられる。
【００９４】
つまり、バイアス電圧ＶＢをマイナス電圧側に高くすると、Ｃｕ堆積膜の成膜レートが高くなる。よって、Ｃｕ堆積膜の厚さが固定されている場合では（図２の場合）、バイアス電圧ＶＢをマイナス電圧側に高くすると、シートプラズマ２７からシリコン基板３４Ｂに伝わる伝熱時間を短縮できる。その結果、バイアス電圧ＶＢをマイナス電圧側に高くすることが、図２に示した如く、Ｃｕ凝集の抑制に有利に作用すると解される。
【００９５】
また、放電電流ＩＤを少なくすると、シートプラズマ２７による放熱が抑制され、シートプラズマ２７からシリコン基板３４Ｂに伝わる熱量が少なくなる。その結果、放電電流ＩＤを少なくすることが、図２に示した如く、Ｃｕ凝集の抑制に有利に作用すると解される。なお、放電電流ＩＤが少ないと、成膜時間を長めにとる必要があるので、放電電流ＩＤの最適値は、両者によるシリコン基板３４Ｂに伝わる熱量のバランスを勘案して決定するとよい。
【００９６】
以上のとおり、本実施形態のスパッタリング装置１００では、シートプラズマ２７中のＡｒ+によりスパッタリングされたＣｕターゲット３５Ｂの銅材料が、シリコン基板３４Ｂにおいて凝集を起こさないよう、プラズマガン電源５０を用いて放電電流ＩＤを調整し、バイアス電源５２を用いてバイアス電圧ＶＢを調整している。
【００９７】
例えば、Ｃｕ堆積膜の成膜レートを固定する場合、シリコン基板３４ＢにおいてＣｕ凝集を起こさないよう、放電電流ＩＤを、当該Ｃｕ凝集を起こす放電電流ＩＤよりも少なくする方が好ましい。また、Ｃｕ凝集を起こさないよう、バイアス電圧ＶＢを、当該Ｃｕ凝集を起こす前記バイアス電圧ＶＢよりもマイナス電圧側に高くする方が好ましい。そして、このようなバイアス電圧ＶＢおよび放電電流ＩＤの調整によれば、シートプラズマ２７によってシリコン基板３４Ｂに伝わる熱量を少なく制御できる。
【００９８】
よって、本実施形態では、放電電流ＩＤおよびバイアス電圧ＶＢの簡易な調整により、Ｃｕ堆積膜の成膜レートを低下させずに、Ｃｕ凝集を適切かつ容易に抑制できる。
【００９９】
特に、本実施形態では、Ｃｕ堆積膜を電解メッキによるＣｕ電極配線形成時の下地電極膜に用いる場合、Ｃｕ凝集の適切かつ容易な抑制により、Ｃｕ電極配線の電解メッキ時の不良発生を簡易に改善できて好都合である。
【０１００】
なお、本実施形態では、Ｃｕターゲット３５Ｂを用いてＣｕをスパッタリングする例を述べたが、これは一例に過ぎない。例えば、Ｃｕと同様に凝集が起こり易い銀（Ａｇ）ターゲットを用いたＡｇのスパッタリングであっても、本技術を適用できる。
【０１０１】
また、本実施形態では、スパッタリング装置１００として、均一かつ大面積の成膜を行えるシートプラズマ２７を用いた装置が示されている。しかし、これに限らず、プラズマガンの放電電流とターゲットのバイアス電圧を個別に（独立的に）制御できるスパッタリング装置であれば、本技術を適用でき、例えば、プラズマガンから放出された円柱状のプラズマを用いたスパッタリングプロセスにも本技術を適用できる。
【産業上の利用可能性】
【０１０２】
本発明によれば、スパッタリング膜の成膜レートを低下させずに、ターゲットのスパッタリング時に生じるターゲット材料の凝集を適切かつ容易に抑制できるスパッタリング装置およびスパッタリング方法が得られる。よって、本発明は、プラズマを利用したスパッタリング装置に利用できる。
【図面の簡単な説明】
【０１０３】
【図１】本発明の実施形態によるスパッタリング装置の構成例を示した概略図である。
【図２】Ｃｕ堆積膜の厚さを固定する場合に、バイアス電圧および放電電流の変化によるＣｕ凝集体生成の様子を示した図（写真）である。
【図３】Ｃｕ堆積膜の成膜レートが一定となるライン近傍のＣｕ凝集体生成の様子を示した図（写真）である。
【図４】Ｃｕ堆積膜の成膜レートを固定する場合に、Ｃｕ堆積膜の成膜時（バイアス電圧ＶＢの印加時）を含むようにシリコン基板の基板表面温度の変化を表す温度プロファイルを示した図である。
【図５】シリコン基板へのＣｕ電極配線形成の各工程を模式的に示した図である。
【符号の説明】
【０１０４】
２０ シートプラズマ変形室
２１ 輸送空間
２２ 円柱プラズマ
２３ 第１の電磁コイル
２４Ａ、２４Ｂ 棒磁石
３６ 真空ポンプ
３７ バルブ
２７ シートプラズマ
２８ ボトルネック部
２９ 通路
３０ 真空成膜室
３１ 成膜空間
３２ 第２の電磁コイル
３３ 第３の電磁コイル
３４Ａ 基板ホルダ
３４Ｂ 基板（シリコン基板）
３５Ａ ターゲットホルダ
３５Ｂ ターゲット（Ｃｕターゲット）
３８ 永久磁石
４０ プラズマガン
４１ カソードユニット
４１Ａ ガラス管
４１Ｂ 蓋部材
５０ プラズマガン電源
５２ バイアス電源
７０ 電力発生部
１００ スパッタリング装置
Ａ アノード
Ｇ1、Ｇ2 中間電極
Ｋ カソード
Ｒ1、Ｒ2 抵抗素子
Ｓ 主面
【特許請求の範囲】
【請求項１】
基板およびターゲットを格納する真空成膜室と、
カソードユニットを有して、前記カソードユニットおよびアノード間の放電により、前記真空成膜室内にプラズマを形成可能なプラズマガンと、
前記プラズマガンに電力を供給するプラズマガン電源と、
前記ターゲットにバイアス電圧を印加するバイアス電源と、
を備え、
前記プラズマ中の荷電粒子によりスパッタリングされた前記ターゲットの材料が、前記基板において凝集を起こさないよう、前記プラズマの放電電流が前記プラズマガン電源を用いて調整され、かつ、前記バイアス電圧が前記バイアス電源を用いて調整されている、スパッタリング装置。
【請求項２】
前記荷電粒子としてプラスイオンを用い、前記材料からなる堆積膜の前記基板での成膜レートを固定する場合、
前記凝集を起こさない前記放電電流は、前記凝集を起こす前記放電電流よりも少なく、かつ、前記凝集を起こさない前記バイアス電圧は、前記凝集を起こす前記バイアス電圧よりもマイナス電圧側に高い請求項１記載のスパッタリング装置。
【請求項３】
前記プラズマによって前記基板に伝わる熱量が、前記放電電流および前記バイアス電圧により制御されている請求項１または請求項２記載のスパッタリング装置。
【請求項４】
前記堆積膜は、電解メッキによる電極配線形成時の下地電極膜である、請求項２記載のスパッタリング装置。
【請求項５】
前記プラズマガンと前記真空成膜室との間に、前記プラズマガンから放出された円柱状のプラズマを磁界によりシート状に変形可能な磁界発生手段を備える、請求項１ないし４のいずれかに記載のスパッタリング装置。
【請求項６】
基板およびターゲットを真空成膜室内に格納した後、前記真空成膜室内を減圧し、
プラズマガンから放出されたプラズマを前記真空成膜室内に輸送し、その後、
前記プラズマ中の荷電粒子によりスパッタリングされた前記ターゲットの材料が、前記基板において凝集を起こさないよう、前記プラズマの放電電流および前記ターゲットに印加するバイアス電圧を調整する、スパッタリング方法。
【請求項１】
基板およびターゲットを格納する真空成膜室と、
カソードユニットを有して、前記カソードユニットおよびアノード間の放電により、前記真空成膜室内にプラズマを形成可能なプラズマガンと、
前記プラズマガンに電力を供給するプラズマガン電源と、
前記ターゲットにバイアス電圧を印加するバイアス電源と、
を備え、
前記プラズマ中の荷電粒子によりスパッタリングされた前記ターゲットの材料が、前記基板において凝集を起こさないよう、前記プラズマの放電電流が前記プラズマガン電源を用いて調整され、かつ、前記バイアス電圧が前記バイアス電源を用いて調整されている、スパッタリング装置。
【請求項２】
前記荷電粒子としてプラスイオンを用い、前記材料からなる堆積膜の前記基板での成膜レートを固定する場合、
前記凝集を起こさない前記放電電流は、前記凝集を起こす前記放電電流よりも少なく、かつ、前記凝集を起こさない前記バイアス電圧は、前記凝集を起こす前記バイアス電圧よりもマイナス電圧側に高い請求項１記載のスパッタリング装置。
【請求項３】
前記プラズマによって前記基板に伝わる熱量が、前記放電電流および前記バイアス電圧により制御されている請求項１または請求項２記載のスパッタリング装置。
【請求項４】
前記堆積膜は、電解メッキによる電極配線形成時の下地電極膜である、請求項２記載のスパッタリング装置。
【請求項５】
前記プラズマガンと前記真空成膜室との間に、前記プラズマガンから放出された円柱状のプラズマを磁界によりシート状に変形可能な磁界発生手段を備える、請求項１ないし４のいずれかに記載のスパッタリング装置。
【請求項６】
基板およびターゲットを真空成膜室内に格納した後、前記真空成膜室内を減圧し、
プラズマガンから放出されたプラズマを前記真空成膜室内に輸送し、その後、
前記プラズマ中の荷電粒子によりスパッタリングされた前記ターゲットの材料が、前記基板において凝集を起こさないよう、前記プラズマの放電電流および前記ターゲットに印加するバイアス電圧を調整する、スパッタリング方法。
【図１】
【図４】
【図５】
【図２】
【図３】
【図４】
【図５】
【図２】
【図３】
【公開番号】特開２００９−２３５５４６（Ｐ２００９−２３５５４６Ａ）
【公開日】平成２１年１０月１５日（２００９．１０．１５）
【国際特許分類】
【出願番号】特願２００８−８５９６７（Ｐ２００８−８５９６７）
【出願日】平成２０年３月２８日（２００８．３．２８）
【出願人】（０００００２３５８）新明和工業株式会社 (919)
【Ｆターム（参考）】
【公開日】平成２１年１０月１５日（２００９．１０．１５）
【国際特許分類】
【出願日】平成２０年３月２８日（２００８．３．２８）
【出願人】（０００００２３５８）新明和工業株式会社 (919)
【Ｆターム（参考）】
[ Back to top ]