ナノピラーの作製方法
【課題】ナノワイヤの成長技術により、先端が平坦な形状のナノオーダの寸法の柱状構造体が、より容易に形成できるようにする。
【解決手段】基板１０１の上に、直径が５ｎｍ以下の粒子径の金属微粒子１０２を形成する。次に、金属微粒子１０２を触媒とした化学的気相成長法により化合物半導体のナノワイヤ１０３を形成する。次に、化学的気相成長法により、化合物半導体からなる半導体層１０４を、ナノワイヤ１０３を覆って形成することで柱状のナノピラー１０５を形成する。半導体層１０４は、ナノワイヤ１０３の側面および上面を覆って柱状に成長する。
【解決手段】基板１０１の上に、直径が５ｎｍ以下の粒子径の金属微粒子１０２を形成する。次に、金属微粒子１０２を触媒とした化学的気相成長法により化合物半導体のナノワイヤ１０３を形成する。次に、化学的気相成長法により、化合物半導体からなる半導体層１０４を、ナノワイヤ１０３を覆って形成することで柱状のナノピラー１０５を形成する。半導体層１０４は、ナノワイヤ１０３の側面および上面を覆って柱状に成長する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光電子集積回路に適用可能な光素子などに用いることができる、化合物半導体からなるナノオーダの寸法の柱状構造体であるナノピラーの作製方法に関するものである。
【背景技術】
【０００２】
シリコン基板上に結晶成長するＩＩＩ−Ｖ族化合物半導体は、発光受光素子をシリコンの電子回路と共に作製できることから、光電子集積回路（Optoelectronic integrated circuits：ＯＥＩＣ）への応用が期待される。このような光電子集積回路に用いるＩＩＩ−Ｖ族化合物半導体を用いた発光受光素子を、ナノワイヤを用いて形成する技術がある。ナノワイヤなどの柱状構造とすることで、光の吸収領域を基板の法線方向に長くすることができ、また、基板の平面方向には、少数キャリアの拡散長内で再結合の影響を小さくできるように薄い層を形成できる。これにより、光の吸収効率のさらなる向上が期待できる。また、発光受光素子とするために異なる材料を接合させる場合もあり、これらの間の格子定数に差がある場合もある。このような場合においても、ナノサイズの柱状の構造同士を接合するので、さほど歪みを生じず、電気的損失が少ないという利点もある。
【０００３】
シリコン基板の上にＩＩＩ−Ｖ族化合物半導体のナノワイヤを作製する技術としては、結晶成長法であるＶＬＳ（気相−液相−固相）法あるいはＶＳＳ（気相−固相−固相）法などがある。これらの結晶成長法では、シリコンと格子定数の異なる化合物半導体であっても軸に垂直な方向に良好な結晶であり、軸方向では積層欠陥などが入ることはあるが、原子の結合が切れていない良好な結晶性のものが作製できる。また、ドーピングも可能なため、ナノサイズの光素子の実現が期待される。
【０００４】
現状では、シリコン基板上に様々な化合物半導体をＧａＰナノワイヤから成長することが可能である（非特許文献１参照）。また、ＧａＰナノワイヤに引き続き高温でＧａＡｓを成長することにより、積層欠陥のないＧａＡｓをＧａＰナノワイヤの上に成長することも可能である（非特許文献２参照）。
【先行技術文献】
【非特許文献】
【０００５】
【非特許文献１】K.Tateno, G.Zhang, and H.Nakano, "Heterostructure Nanowires for Long-Wavelength Photon Emission",NANO LETTERS, vol.8, no.11, pp.3645-3650, 2008.
【非特許文献２】G.Zhang, K.Tateno, H.Gotoh, T.Sogawa, and H.Nakano, "Structural, Compositional, and Optical Characterizations of Vertically Aligned AlAs/GaAs/GaP Heterostructure Nanowires Epitaxially Grown on Si Substrate",Japanese Journal of Applied Physics, vol.49, 015001, 2010.
【非特許文献３】G.Zhang, K.Tateno, T.Sogawa, and H.Nakano, "Vertically Aligned GaP/GaAs Core-Multishell Nanowires Epitaxially Grown on Si Substrate",Applied Physics Express, vol.1, 064003, 2008.
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、一般にナノワイヤ成長に引き続き、ナノワイヤの周囲に高温でシェル層を成長しても、先端に触媒粒子が残るため、先端の形状はテーパー状になる。このようなテーパー構造は、光が入射する端面で光が散乱するため効率的に光を導波して発光・受光を行うことができない。先端をテーパ形状としないためには、ナノワイヤ成長に用いた先端部の触媒粒子を除いて先端部を平坦化することになる。この平坦化のためには、ウエットエッチングおよびガスエッチングで、触媒粒子を選択的に除去することになるが、この後の再成長のための界面に不純物が残り、良好な結晶状態の再成長を阻害するという問題がある（非特許文献３参照）。このように、従来では、先端が平坦な形状のナノオーダの寸法の柱状構造体が、容易に形成できないという問題がある。
【０００７】
本発明は、以上のような問題点を解消するためになされたものであり、ナノワイヤの成長技術により、先端が平坦な形状のナノオーダの寸法の柱状構造体が、より容易に形成できるようにすることを目的とする。
【課題を解決するための手段】
【０００８】
本発明に係るナノピラーの作製方法は、基板の上に、直径が５ｎｍ以下の粒子径の金属微粒子を形成する第１工程と、金属微粒子を触媒とした化学的気相成長法により化合物半導体のナノワイヤを形成する第２工程と、化学的気相成長法により、化合物半導体からなる半導体層を、ナノワイヤを覆って形成することで柱状のナノピラーを形成する第３工程とを少なくとも備える。
【０００９】
上記ナノピラーの作製方法において、第１工程では、主表面が（１１１）面のシリコン基板の上に金属微粒子を形成し、第２工程では、ＧａＰのナノワイヤを形成し、第３工程では、ＧａＡｓからなる半導体層を形成してもよい。また、第２工程では、第１導電型の化合物半導体からなるナノワイヤを形成し、第３工程では、第２導電型の化合物半導体からなる半導体層を形成するようにしてもよい。
【００１０】
上記ナノピラーの作製方法において、化学的気相成長法により、化合物半導体からなる他の半導体層を、ナノピラーを覆って形成する第４工程を備え、第２工程では、第１導電型の化合物半導体からなるナノワイヤを形成し、第３工程では、ノンドープの化合物半導体からなる半導体層を形成し、第４工程では、第２導電型の化合物半導体からなる他の半導体層を形成するようにしてもよい。また、第１工程では、主表面が（１１１）面のシリコン基板の上に金属微粒子を形成し、第２工程では、ＧａＰのナノワイヤを形成し、第３工程では、ＧａＡｓからなる半導体層を形成し、第４工程では、ＧａＩｎＰからなる他の半導体層を形成するようにしてもよい。
【発明の効果】
【００１１】
以上説明したように、本発明によれば、直径が５ｎｍ以下の粒子径の金属微粒子をもとにナノワイヤを形成し、このナノワイヤを覆うように半導体層を形成するようにしたので、ナノワイヤの成長技術により、先端が平坦な形状のナノオーダの寸法の柱状構造体が、より容易に形成できるようになるという優れた効果が得られる。
【図面の簡単な説明】
【００１２】
【図１】図１は、本発明の実施の形態１におけるナノピラーの作製方法を説明するための説明図である。
【図２】図２は、本発明の実施の形態１におけるナノピラーの状態を示す走査型電子顕微鏡写真である。
【図３】図３は、金属微粒子の径を６０ｎｍとして作製したナノピラーの状態を示す走査型電子顕微鏡写真である。
【図４Ａ】図４Ａは、本発明の実施の形態２におけるナノピラーの作製方法を説明するための各工程における状態を模式的に示す断面図である。
【図４Ｂ】図４Ｂは、本発明の実施の形態２におけるナノピラーの作製方法を説明するための各工程における状態を模式的に示す断面図である。
【図４Ｃ】図４Ｃは、本発明の実施の形態２におけるナノピラーの作製方法を説明するための各工程における状態を模式的に示す断面図である。
【図４Ｄ】図４Ｄは、本発明の実施の形態２におけるナノピラーの作製方法を説明するための各工程における状態を模式的に示す断面図である。
【図４Ｅ】図４Ｅは、本発明の実施の形態２におけるナノピラーの作製方法を説明するための各工程における状態を模式的に示す断面図である。
【図４Ｆ】図４Ｆは、本発明の実施の形態２におけるナノピラーの作製方法を説明するための各工程における状態を模式的に示す断面図である。
【図４Ｇ】図４Ｇは、本発明の実施の形態２におけるナノピラーの作製方法を説明するための各工程における状態を模式的に示す断面図である。
【発明を実施するための形態】
【００１３】
以下、本発明の実施の形態について図を参照して説明する。
【００１４】
[実施の形態１]
はじめに、本発明の実施の形態１について説明する。図１は、本発明の実施の形態１におけるナノピラーの作製方法を説明するための説明図である。まず、ステップＳ１０１で、基板１０１の上に、直径が５ｎｍ以下の粒子径の金属微粒子１０２を形成する（第１工程）。基板１０１は、例えば、主表面が（１１１）面のシリコンから構成されたものである。また、金属微粒子１０２は、例えば金から構成されたものであり、１辺が５ｎｍの立方体の領域に収まる大きさとされている。
【００１５】
次に、ステップＳ１０２で、金属微粒子１０２を触媒とした化学的気相成長法により化合物半導体のナノワイヤ１０３を形成する（第２工程）。例えば、ＧａソースガスとＰソースガスとを供給する有機金属気相成長法によりＧａＰからなるナノワイヤ１０３が形成できる。例えば、Ｇａソースガスとしてトリメチルガリウム（ＴＭＧａ）を用い、Ｐソースガスとしてフォスフィン（ＰＨ3）を用いればよい。ＴＭＧａは１×１０-5ｍｏｌ／ｍｉｎで供給し、ＰＨ3は５×１０-4ｍｏｌ／ｍｉｎで供給し、成長温度は５２０℃とし、成長時間は１分程度とすればよい。
【００１６】
この金属微粒子１０２を触媒とした化合物半導体の結晶成長では、気相において供給したソースガスが熱分解して生成するＧａおよびＰが金属微粒子１０２に溶解して合金化する。このように合金化すると、ＧａおよびＰの融点が著しく低下し、金属微粒子１０２においては、例えば、５２０℃程度でＧａおよびＰが液体となる。この状態で、ＧａおよびＰが金属微粒子１０２において過飽和状態となると、液相エピタキシャル成長と同様に、ＧａＰのナノワイヤ１０３が形成される。また、基板１０１として、（１１１）面のシリコン基板を用いれば、基板平面の法線方向にナノワイヤ１０３が成長できる。このように、上述した化学的気相成長法によるナノワイヤ１０３の形成では、原料が気相→液相→固相の過程を経るので、ＶＬＳ（気相−液相−固相）法と呼ばれている。
【００１７】
次に、ステップＳ１０３で、化学的気相成長法により、化合物半導体からなる半導体層１０４を、ナノワイヤ１０３を覆って形成することで柱状のナノピラー１０５を形成する（第３工程）。例えば、ＧａソースガスとＡｓソースガスとを供給する有機金属気相成長法によりＧａＡｓからなる半導体層１０４が形成できる。例えば、ＧａソースガスとしてＴＭＧａを用い、Ａｓソースガスとしてアルシン（ＡｓＨ3）を用いればよい。ＴＭＧａは１×１０-5ｍｏｌ／ｍｉｎで供給し、ＡｓＨ3は２×１０-3ｍｏｌ／ｍｉｎで供給し、成長温度は５５０℃とし、成長時間は２０分程度とすればよい。
【００１８】
半導体層１０４は、ナノワイヤ１０３の側面および上面を覆って柱状に成長する。ここで、本実施の形態においては、金属微粒子１０２の粒径を５ｎｍ以下としているので、ナノピラー１０５の上面（先端）が、図２の走査型電子顕微鏡写真に示すように、平坦な状態に形成できる。図２において（ａ）は、側方からの写真であり、（ｂ）上方からの写真である。
【００１９】
これは、上述したような、ナノワイヤ１０３を覆うように半導体層１０４が結晶成長する条件において、金属微粒子１０２が小さいため、半導体層１０４の形成のための反応原子が金属微粒子１０２に取り込まれて過飽和となると、もともとの体積が小さすぎるため微粒子形状（半円形状）を維持できずに側壁のファセットが形成されない。この結果、垂直方向の成長ができなくなる。また、このとき周囲の層成長を促進するとともに周囲の半導体層１０４に金属微粒子１０２が埋め込まれてしまうため、結果として、この後で先端にファセットが形成され、この平坦な先端形状を維持して半導体層１０４の成長が維持されるものと考えられる。ナノワイヤ１０３の上部の半導体層１０４は、積層欠陥のない単結晶が形成されるため、結晶性がよい状態である。ここで、上述したように、半導体層１０４の成長時に、この反応原子が金属微粒子１０２取り込まれる範囲の温度条件とすることが重要となる。
【００２０】
上述した実施の形態の比較例として、金属微粒子の粒径を６０ｎｍとし、他の条件は上述同様にして、ＧａＰからなるナノワイヤ、およびナノワイヤを覆うＧａＡｓからなる半導体層を形成してナノピラーを形成した。この場合、図３の走査型電子顕微鏡写真に示すように、ナノピラーの上面（先端）が平坦とはならず、テーパー状になる。図３において（ａ）は、側方からの写真であり、（ｂ）上方からの写真である。この状態を詳細に観察すると、ナノピラーの先端部に、金属微粒子が存在していることがわかる。このように、金属微粒子の粒径が大きい場合、反応原子が金属微粒子に取り込まれても過飽和とはならず、側壁のファセットが形成されるようになり、結果としてテーパー状になるものと考えられる。
【００２１】
以上に説明したように、本実施の形態によれば、ナノワイヤの成長技術により、先端が平坦な形状のナノオーダの寸法の柱状構造体（ナノピラー）が、より容易に形成できるようになる。また、ナノピラー１０３を第１導電型とし、半導体層１０４を第２導電型とすることで、ｐｎ接合のダイオード構造が得られる。
【００２２】
[実施の形態２]
次に、本発明の実施の形態２について、図４Ａ〜図４Ｇを用いて説明する。図４Ａ〜図４Ｇは、本発明の実施の形態２におけるナノピラーの作製方法を説明するための各工程における状態を模式的に示す断面図である。
【００２３】
まず、図４Ａに示すように、主表面が（１１１）面のｐ型シリコンからなる基板４０１の上に、例えば酸化シリコンからなる絶縁層４０２を形成する。絶縁層４０２は、例えば、酸化シリコンを蒸着することで形成すればよい。また、基板４０１の表面を熱酸化することで、絶縁層４０２を形成してもよい。
【００２４】
次に、図４Ｂに示すように、絶縁層４０２の上に開口４３１ａを備えるレジストパターン４３１を形成する。レジストパターン４３１は、電子線レジストを塗布してレジスト層を形成し、このレジスト膜に電子ビーム露光により潜像を形成し、これを現像することで形成できる。開口４３１ａは、直径４ｎｍ程度とする。次いで、形成したレジストパターン４３１をマスクとして絶縁層４０２を選択的にエッチングすることで、絶縁層４０２に、貫通孔４０２ａを形成する。
【００２５】
次に、例えば公知の蒸着法により、チタン膜を膜厚０．５ｎｍ形成し、また、チタン膜の上に金膜を膜厚１ｎｍ形成し、この後、レジストパターン４３１を除去する。このリフトオフ法により、図４Ｃに示すように、貫通孔４０２ａ内に、上述した金属よりなる金属微粒子４０３を形成する。金属微粒子４０３は、粒子径を４ｎｍ程度に形成する。
【００２６】
次に、図４Ｄに示すように、ステップＳ１０２で、金属微粒子４０３を触媒とした化学的気相成長法によりｐ型のＧａＰからなるナノワイヤ４０４を形成する。ナノワイヤ４０４の形成では、まず、金属微粒子４０３を形成した基板４０１を、市販されているＭＯＶＰＥ装置の成長室内に搬入する。次に、成長温度条件を５２０℃とし、成長室内にＴＭＧａを１×１０-5ｍｏｌ／ｍｉｎで供給し、ＰＨ3を５×１０-4ｍｏｌ／ｍｉｎで供給し、また、ｐ型とするために、ジエチル亜鉛（ＤＥＺｎ）を１×１０-6ｍｏｌ／ｍｉｎで供給する。また、成長時間は５分とする。
【００２７】
次に、図４Ｅに示すように、ノンドープのＧａＡｓ（ｉ−ＧａＡｓ）からなる半導体層４０５を、ナノワイヤ４０４を覆って形成することで柱状のナノピラー４０６を形成する。例えば、上述したナノワイヤ４０４の成長に連続し、今度は、まず、成長温度を５５０℃とし、成長室内にＴＭＧａを１×１０-5ｍｏｌ／ｍｉｎで供給し、ＡｓＨ3を２×１０-3ｍｏｌ／ｍｉｎで供給する。成長時間は、２０分とする。引き続き、成長温度を６００℃とし、成長室内にＴＭＧａを１×１０-5ｍｏｌ／ｍｉｎで供給し、ＡｓＨ3を２×１０-3ｍｏｌ／ｍｉｎで供給する。成長時間は、１０分とする。以上の３０分の成長により、ノンドープのＧａＡｓからなる半導体層４０５を形成する。
【００２８】
ここで、本実施の形態２においても、金微粒子４０５の粒径を４ｎｍと５ｎｍ以下にしているので、ナノピラー４０６の上面（先端）が、前述した実施の形態１と同様に、平坦な状態に形成できる。このように、本実施の形態２においても、ナノワイヤの成長技術により、先端が平坦な形状のナノオーダの寸法の柱状構造体（ナノピラー）が、より容易に形成できるようになる。
【００２９】
次に、図４Ｆに示すように、ｎ型のＧａＩｎＰからなる半導体層４０７を、ナノピラー４０６を覆って形成する。例えば、上述した半導体層４０５の成長に連続し、今度は、成長温度を５８０℃とし、成長室内にトリメチルインジウム（ＴＭＩｎ）を１×１０-5ｍｏｌ／ｍｉｎで供給し、ＴＭＧａを１×１０-5ｍｏｌ／ｍｉｎで供給し、ＰＨ3を６×１０-4ｍｏｌ／ｍｉｎで供給し、また、ｎ型とするために、ジシラン（Ｓｉ2Ｈ6）を１×１０-6ｍｏｌ／ｍｉｎで供給する。成長時間は５分とする。以上の各層の形成により、ｐｉｎダイオード構造４０８が構成される。
【００３０】
次に、ＭＯＶＰＥ装置の成長室より基板４０１を搬出した後、図４Ｇに示すように、ｐｉｎダイオード構造４０８を樹脂層４０９で埋め込み、樹脂層４０９の上部を除去することで、半導体層４０７の上端部を露出させる。樹脂層４０９は、例えば、ポリイミドなどから構成すればよい。また、樹脂層４０９より突出している半導体層４０７の上端部に、ｎ型電極４１０を形成する。ｎ型電極４１０は、例えば、酸化インジウム・スズ合金（ＩＴＯ）などの透明電極材料から構成すればよい。また、基板４０１の裏面には、例えば蒸着法によりＴｉ／Ａｕからなるｐ型電極４１１を形成する。
【００３１】
以上に説明したｐｉｎダイオード構造４０８は、発光ダイオード（ＬＥＤ）として機能させることができる。このＬＥＤは、発光層となる半導体層４０５をｉ−ＧａＡｓから構成しており、波長８５０ｎｍ付近の発光となる。
【００３２】
以上に説明したように、本発明によれば、高効率なナノスケールの光デバイスをボトムアップ的に簡易に作製することができる。また、安価にかつ結晶性よく作製することができるため、様々な分野に普及可能である。
【００３３】
なお、本発明は以上に説明した実施の形態に限定されるものではなく、本発明の技術的思想内で、当分野において通常の知識を有する者により、多くの変形および組み合わせが実施可能であることは明白である。例えば、まず、ＶＬＳ法でナノワイヤを成長してこのナノワイヤを覆う半導体層を成長することでナノピラーを形成する。引き続き、ＶＬＳ法で、既に形成されているナノピラーの上にナノワイヤを成長してナノワイヤを覆う半導体層を成長することで新たなナノピラーを形成する。これらのことを、より短い周期で繰り返せば、基板から離れる縦方向に、半導体層に囲われた短いナノワイヤが積層されたピラー構造が形成できる。このとき、ナノワイヤを井戸となる半導体から構成し、半導体層を障壁層となる半導体から構成すれば、量子ドットの発光層が得られる。
【００３４】
また、上述した実施の形態では、ｉ−ＧａＡｓを発光層としたが、これに限るものではなく、ｉ層のＩＩＩ族をＡｌ、Ｇａ、Ｉｎ、Ｖ族をＮ、Ｐ、Ａｓ、Ｓｂ等に変えたＩＩＩ−Ｖ族化合物やＩＩ−ＶＩ族化合物等に置き換えて形成することも可能である。また、ｎ型およびｐ型を入れ替えてもよいことはいうまでもない。また、金属微粒子は、金に限らず、アルミニウムなどの他の金属から構成してもよい。また、光デバイスとして、受光素子、光変調素子も可能である。ナノワイヤ（ナノピラー）の先端が平坦であるため、先端から光の入力、出力を効率的に行うことができる。
【符号の説明】
【００３５】
１０１…基板、１０２…金属微粒子、１０３…ナノワイヤ、１０４…半導体層、１０５…ナノピラー。
【技術分野】
【０００１】
本発明は、光電子集積回路に適用可能な光素子などに用いることができる、化合物半導体からなるナノオーダの寸法の柱状構造体であるナノピラーの作製方法に関するものである。
【背景技術】
【０００２】
シリコン基板上に結晶成長するＩＩＩ−Ｖ族化合物半導体は、発光受光素子をシリコンの電子回路と共に作製できることから、光電子集積回路（Optoelectronic integrated circuits：ＯＥＩＣ）への応用が期待される。このような光電子集積回路に用いるＩＩＩ−Ｖ族化合物半導体を用いた発光受光素子を、ナノワイヤを用いて形成する技術がある。ナノワイヤなどの柱状構造とすることで、光の吸収領域を基板の法線方向に長くすることができ、また、基板の平面方向には、少数キャリアの拡散長内で再結合の影響を小さくできるように薄い層を形成できる。これにより、光の吸収効率のさらなる向上が期待できる。また、発光受光素子とするために異なる材料を接合させる場合もあり、これらの間の格子定数に差がある場合もある。このような場合においても、ナノサイズの柱状の構造同士を接合するので、さほど歪みを生じず、電気的損失が少ないという利点もある。
【０００３】
シリコン基板の上にＩＩＩ−Ｖ族化合物半導体のナノワイヤを作製する技術としては、結晶成長法であるＶＬＳ（気相−液相−固相）法あるいはＶＳＳ（気相−固相−固相）法などがある。これらの結晶成長法では、シリコンと格子定数の異なる化合物半導体であっても軸に垂直な方向に良好な結晶であり、軸方向では積層欠陥などが入ることはあるが、原子の結合が切れていない良好な結晶性のものが作製できる。また、ドーピングも可能なため、ナノサイズの光素子の実現が期待される。
【０００４】
現状では、シリコン基板上に様々な化合物半導体をＧａＰナノワイヤから成長することが可能である（非特許文献１参照）。また、ＧａＰナノワイヤに引き続き高温でＧａＡｓを成長することにより、積層欠陥のないＧａＡｓをＧａＰナノワイヤの上に成長することも可能である（非特許文献２参照）。
【先行技術文献】
【非特許文献】
【０００５】
【非特許文献１】K.Tateno, G.Zhang, and H.Nakano, "Heterostructure Nanowires for Long-Wavelength Photon Emission",NANO LETTERS, vol.8, no.11, pp.3645-3650, 2008.
【非特許文献２】G.Zhang, K.Tateno, H.Gotoh, T.Sogawa, and H.Nakano, "Structural, Compositional, and Optical Characterizations of Vertically Aligned AlAs/GaAs/GaP Heterostructure Nanowires Epitaxially Grown on Si Substrate",Japanese Journal of Applied Physics, vol.49, 015001, 2010.
【非特許文献３】G.Zhang, K.Tateno, T.Sogawa, and H.Nakano, "Vertically Aligned GaP/GaAs Core-Multishell Nanowires Epitaxially Grown on Si Substrate",Applied Physics Express, vol.1, 064003, 2008.
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、一般にナノワイヤ成長に引き続き、ナノワイヤの周囲に高温でシェル層を成長しても、先端に触媒粒子が残るため、先端の形状はテーパー状になる。このようなテーパー構造は、光が入射する端面で光が散乱するため効率的に光を導波して発光・受光を行うことができない。先端をテーパ形状としないためには、ナノワイヤ成長に用いた先端部の触媒粒子を除いて先端部を平坦化することになる。この平坦化のためには、ウエットエッチングおよびガスエッチングで、触媒粒子を選択的に除去することになるが、この後の再成長のための界面に不純物が残り、良好な結晶状態の再成長を阻害するという問題がある（非特許文献３参照）。このように、従来では、先端が平坦な形状のナノオーダの寸法の柱状構造体が、容易に形成できないという問題がある。
【０００７】
本発明は、以上のような問題点を解消するためになされたものであり、ナノワイヤの成長技術により、先端が平坦な形状のナノオーダの寸法の柱状構造体が、より容易に形成できるようにすることを目的とする。
【課題を解決するための手段】
【０００８】
本発明に係るナノピラーの作製方法は、基板の上に、直径が５ｎｍ以下の粒子径の金属微粒子を形成する第１工程と、金属微粒子を触媒とした化学的気相成長法により化合物半導体のナノワイヤを形成する第２工程と、化学的気相成長法により、化合物半導体からなる半導体層を、ナノワイヤを覆って形成することで柱状のナノピラーを形成する第３工程とを少なくとも備える。
【０００９】
上記ナノピラーの作製方法において、第１工程では、主表面が（１１１）面のシリコン基板の上に金属微粒子を形成し、第２工程では、ＧａＰのナノワイヤを形成し、第３工程では、ＧａＡｓからなる半導体層を形成してもよい。また、第２工程では、第１導電型の化合物半導体からなるナノワイヤを形成し、第３工程では、第２導電型の化合物半導体からなる半導体層を形成するようにしてもよい。
【００１０】
上記ナノピラーの作製方法において、化学的気相成長法により、化合物半導体からなる他の半導体層を、ナノピラーを覆って形成する第４工程を備え、第２工程では、第１導電型の化合物半導体からなるナノワイヤを形成し、第３工程では、ノンドープの化合物半導体からなる半導体層を形成し、第４工程では、第２導電型の化合物半導体からなる他の半導体層を形成するようにしてもよい。また、第１工程では、主表面が（１１１）面のシリコン基板の上に金属微粒子を形成し、第２工程では、ＧａＰのナノワイヤを形成し、第３工程では、ＧａＡｓからなる半導体層を形成し、第４工程では、ＧａＩｎＰからなる他の半導体層を形成するようにしてもよい。
【発明の効果】
【００１１】
以上説明したように、本発明によれば、直径が５ｎｍ以下の粒子径の金属微粒子をもとにナノワイヤを形成し、このナノワイヤを覆うように半導体層を形成するようにしたので、ナノワイヤの成長技術により、先端が平坦な形状のナノオーダの寸法の柱状構造体が、より容易に形成できるようになるという優れた効果が得られる。
【図面の簡単な説明】
【００１２】
【図１】図１は、本発明の実施の形態１におけるナノピラーの作製方法を説明するための説明図である。
【図２】図２は、本発明の実施の形態１におけるナノピラーの状態を示す走査型電子顕微鏡写真である。
【図３】図３は、金属微粒子の径を６０ｎｍとして作製したナノピラーの状態を示す走査型電子顕微鏡写真である。
【図４Ａ】図４Ａは、本発明の実施の形態２におけるナノピラーの作製方法を説明するための各工程における状態を模式的に示す断面図である。
【図４Ｂ】図４Ｂは、本発明の実施の形態２におけるナノピラーの作製方法を説明するための各工程における状態を模式的に示す断面図である。
【図４Ｃ】図４Ｃは、本発明の実施の形態２におけるナノピラーの作製方法を説明するための各工程における状態を模式的に示す断面図である。
【図４Ｄ】図４Ｄは、本発明の実施の形態２におけるナノピラーの作製方法を説明するための各工程における状態を模式的に示す断面図である。
【図４Ｅ】図４Ｅは、本発明の実施の形態２におけるナノピラーの作製方法を説明するための各工程における状態を模式的に示す断面図である。
【図４Ｆ】図４Ｆは、本発明の実施の形態２におけるナノピラーの作製方法を説明するための各工程における状態を模式的に示す断面図である。
【図４Ｇ】図４Ｇは、本発明の実施の形態２におけるナノピラーの作製方法を説明するための各工程における状態を模式的に示す断面図である。
【発明を実施するための形態】
【００１３】
以下、本発明の実施の形態について図を参照して説明する。
【００１４】
[実施の形態１]
はじめに、本発明の実施の形態１について説明する。図１は、本発明の実施の形態１におけるナノピラーの作製方法を説明するための説明図である。まず、ステップＳ１０１で、基板１０１の上に、直径が５ｎｍ以下の粒子径の金属微粒子１０２を形成する（第１工程）。基板１０１は、例えば、主表面が（１１１）面のシリコンから構成されたものである。また、金属微粒子１０２は、例えば金から構成されたものであり、１辺が５ｎｍの立方体の領域に収まる大きさとされている。
【００１５】
次に、ステップＳ１０２で、金属微粒子１０２を触媒とした化学的気相成長法により化合物半導体のナノワイヤ１０３を形成する（第２工程）。例えば、ＧａソースガスとＰソースガスとを供給する有機金属気相成長法によりＧａＰからなるナノワイヤ１０３が形成できる。例えば、Ｇａソースガスとしてトリメチルガリウム（ＴＭＧａ）を用い、Ｐソースガスとしてフォスフィン（ＰＨ3）を用いればよい。ＴＭＧａは１×１０-5ｍｏｌ／ｍｉｎで供給し、ＰＨ3は５×１０-4ｍｏｌ／ｍｉｎで供給し、成長温度は５２０℃とし、成長時間は１分程度とすればよい。
【００１６】
この金属微粒子１０２を触媒とした化合物半導体の結晶成長では、気相において供給したソースガスが熱分解して生成するＧａおよびＰが金属微粒子１０２に溶解して合金化する。このように合金化すると、ＧａおよびＰの融点が著しく低下し、金属微粒子１０２においては、例えば、５２０℃程度でＧａおよびＰが液体となる。この状態で、ＧａおよびＰが金属微粒子１０２において過飽和状態となると、液相エピタキシャル成長と同様に、ＧａＰのナノワイヤ１０３が形成される。また、基板１０１として、（１１１）面のシリコン基板を用いれば、基板平面の法線方向にナノワイヤ１０３が成長できる。このように、上述した化学的気相成長法によるナノワイヤ１０３の形成では、原料が気相→液相→固相の過程を経るので、ＶＬＳ（気相−液相−固相）法と呼ばれている。
【００１７】
次に、ステップＳ１０３で、化学的気相成長法により、化合物半導体からなる半導体層１０４を、ナノワイヤ１０３を覆って形成することで柱状のナノピラー１０５を形成する（第３工程）。例えば、ＧａソースガスとＡｓソースガスとを供給する有機金属気相成長法によりＧａＡｓからなる半導体層１０４が形成できる。例えば、ＧａソースガスとしてＴＭＧａを用い、Ａｓソースガスとしてアルシン（ＡｓＨ3）を用いればよい。ＴＭＧａは１×１０-5ｍｏｌ／ｍｉｎで供給し、ＡｓＨ3は２×１０-3ｍｏｌ／ｍｉｎで供給し、成長温度は５５０℃とし、成長時間は２０分程度とすればよい。
【００１８】
半導体層１０４は、ナノワイヤ１０３の側面および上面を覆って柱状に成長する。ここで、本実施の形態においては、金属微粒子１０２の粒径を５ｎｍ以下としているので、ナノピラー１０５の上面（先端）が、図２の走査型電子顕微鏡写真に示すように、平坦な状態に形成できる。図２において（ａ）は、側方からの写真であり、（ｂ）上方からの写真である。
【００１９】
これは、上述したような、ナノワイヤ１０３を覆うように半導体層１０４が結晶成長する条件において、金属微粒子１０２が小さいため、半導体層１０４の形成のための反応原子が金属微粒子１０２に取り込まれて過飽和となると、もともとの体積が小さすぎるため微粒子形状（半円形状）を維持できずに側壁のファセットが形成されない。この結果、垂直方向の成長ができなくなる。また、このとき周囲の層成長を促進するとともに周囲の半導体層１０４に金属微粒子１０２が埋め込まれてしまうため、結果として、この後で先端にファセットが形成され、この平坦な先端形状を維持して半導体層１０４の成長が維持されるものと考えられる。ナノワイヤ１０３の上部の半導体層１０４は、積層欠陥のない単結晶が形成されるため、結晶性がよい状態である。ここで、上述したように、半導体層１０４の成長時に、この反応原子が金属微粒子１０２取り込まれる範囲の温度条件とすることが重要となる。
【００２０】
上述した実施の形態の比較例として、金属微粒子の粒径を６０ｎｍとし、他の条件は上述同様にして、ＧａＰからなるナノワイヤ、およびナノワイヤを覆うＧａＡｓからなる半導体層を形成してナノピラーを形成した。この場合、図３の走査型電子顕微鏡写真に示すように、ナノピラーの上面（先端）が平坦とはならず、テーパー状になる。図３において（ａ）は、側方からの写真であり、（ｂ）上方からの写真である。この状態を詳細に観察すると、ナノピラーの先端部に、金属微粒子が存在していることがわかる。このように、金属微粒子の粒径が大きい場合、反応原子が金属微粒子に取り込まれても過飽和とはならず、側壁のファセットが形成されるようになり、結果としてテーパー状になるものと考えられる。
【００２１】
以上に説明したように、本実施の形態によれば、ナノワイヤの成長技術により、先端が平坦な形状のナノオーダの寸法の柱状構造体（ナノピラー）が、より容易に形成できるようになる。また、ナノピラー１０３を第１導電型とし、半導体層１０４を第２導電型とすることで、ｐｎ接合のダイオード構造が得られる。
【００２２】
[実施の形態２]
次に、本発明の実施の形態２について、図４Ａ〜図４Ｇを用いて説明する。図４Ａ〜図４Ｇは、本発明の実施の形態２におけるナノピラーの作製方法を説明するための各工程における状態を模式的に示す断面図である。
【００２３】
まず、図４Ａに示すように、主表面が（１１１）面のｐ型シリコンからなる基板４０１の上に、例えば酸化シリコンからなる絶縁層４０２を形成する。絶縁層４０２は、例えば、酸化シリコンを蒸着することで形成すればよい。また、基板４０１の表面を熱酸化することで、絶縁層４０２を形成してもよい。
【００２４】
次に、図４Ｂに示すように、絶縁層４０２の上に開口４３１ａを備えるレジストパターン４３１を形成する。レジストパターン４３１は、電子線レジストを塗布してレジスト層を形成し、このレジスト膜に電子ビーム露光により潜像を形成し、これを現像することで形成できる。開口４３１ａは、直径４ｎｍ程度とする。次いで、形成したレジストパターン４３１をマスクとして絶縁層４０２を選択的にエッチングすることで、絶縁層４０２に、貫通孔４０２ａを形成する。
【００２５】
次に、例えば公知の蒸着法により、チタン膜を膜厚０．５ｎｍ形成し、また、チタン膜の上に金膜を膜厚１ｎｍ形成し、この後、レジストパターン４３１を除去する。このリフトオフ法により、図４Ｃに示すように、貫通孔４０２ａ内に、上述した金属よりなる金属微粒子４０３を形成する。金属微粒子４０３は、粒子径を４ｎｍ程度に形成する。
【００２６】
次に、図４Ｄに示すように、ステップＳ１０２で、金属微粒子４０３を触媒とした化学的気相成長法によりｐ型のＧａＰからなるナノワイヤ４０４を形成する。ナノワイヤ４０４の形成では、まず、金属微粒子４０３を形成した基板４０１を、市販されているＭＯＶＰＥ装置の成長室内に搬入する。次に、成長温度条件を５２０℃とし、成長室内にＴＭＧａを１×１０-5ｍｏｌ／ｍｉｎで供給し、ＰＨ3を５×１０-4ｍｏｌ／ｍｉｎで供給し、また、ｐ型とするために、ジエチル亜鉛（ＤＥＺｎ）を１×１０-6ｍｏｌ／ｍｉｎで供給する。また、成長時間は５分とする。
【００２７】
次に、図４Ｅに示すように、ノンドープのＧａＡｓ（ｉ−ＧａＡｓ）からなる半導体層４０５を、ナノワイヤ４０４を覆って形成することで柱状のナノピラー４０６を形成する。例えば、上述したナノワイヤ４０４の成長に連続し、今度は、まず、成長温度を５５０℃とし、成長室内にＴＭＧａを１×１０-5ｍｏｌ／ｍｉｎで供給し、ＡｓＨ3を２×１０-3ｍｏｌ／ｍｉｎで供給する。成長時間は、２０分とする。引き続き、成長温度を６００℃とし、成長室内にＴＭＧａを１×１０-5ｍｏｌ／ｍｉｎで供給し、ＡｓＨ3を２×１０-3ｍｏｌ／ｍｉｎで供給する。成長時間は、１０分とする。以上の３０分の成長により、ノンドープのＧａＡｓからなる半導体層４０５を形成する。
【００２８】
ここで、本実施の形態２においても、金微粒子４０５の粒径を４ｎｍと５ｎｍ以下にしているので、ナノピラー４０６の上面（先端）が、前述した実施の形態１と同様に、平坦な状態に形成できる。このように、本実施の形態２においても、ナノワイヤの成長技術により、先端が平坦な形状のナノオーダの寸法の柱状構造体（ナノピラー）が、より容易に形成できるようになる。
【００２９】
次に、図４Ｆに示すように、ｎ型のＧａＩｎＰからなる半導体層４０７を、ナノピラー４０６を覆って形成する。例えば、上述した半導体層４０５の成長に連続し、今度は、成長温度を５８０℃とし、成長室内にトリメチルインジウム（ＴＭＩｎ）を１×１０-5ｍｏｌ／ｍｉｎで供給し、ＴＭＧａを１×１０-5ｍｏｌ／ｍｉｎで供給し、ＰＨ3を６×１０-4ｍｏｌ／ｍｉｎで供給し、また、ｎ型とするために、ジシラン（Ｓｉ2Ｈ6）を１×１０-6ｍｏｌ／ｍｉｎで供給する。成長時間は５分とする。以上の各層の形成により、ｐｉｎダイオード構造４０８が構成される。
【００３０】
次に、ＭＯＶＰＥ装置の成長室より基板４０１を搬出した後、図４Ｇに示すように、ｐｉｎダイオード構造４０８を樹脂層４０９で埋め込み、樹脂層４０９の上部を除去することで、半導体層４０７の上端部を露出させる。樹脂層４０９は、例えば、ポリイミドなどから構成すればよい。また、樹脂層４０９より突出している半導体層４０７の上端部に、ｎ型電極４１０を形成する。ｎ型電極４１０は、例えば、酸化インジウム・スズ合金（ＩＴＯ）などの透明電極材料から構成すればよい。また、基板４０１の裏面には、例えば蒸着法によりＴｉ／Ａｕからなるｐ型電極４１１を形成する。
【００３１】
以上に説明したｐｉｎダイオード構造４０８は、発光ダイオード（ＬＥＤ）として機能させることができる。このＬＥＤは、発光層となる半導体層４０５をｉ−ＧａＡｓから構成しており、波長８５０ｎｍ付近の発光となる。
【００３２】
以上に説明したように、本発明によれば、高効率なナノスケールの光デバイスをボトムアップ的に簡易に作製することができる。また、安価にかつ結晶性よく作製することができるため、様々な分野に普及可能である。
【００３３】
なお、本発明は以上に説明した実施の形態に限定されるものではなく、本発明の技術的思想内で、当分野において通常の知識を有する者により、多くの変形および組み合わせが実施可能であることは明白である。例えば、まず、ＶＬＳ法でナノワイヤを成長してこのナノワイヤを覆う半導体層を成長することでナノピラーを形成する。引き続き、ＶＬＳ法で、既に形成されているナノピラーの上にナノワイヤを成長してナノワイヤを覆う半導体層を成長することで新たなナノピラーを形成する。これらのことを、より短い周期で繰り返せば、基板から離れる縦方向に、半導体層に囲われた短いナノワイヤが積層されたピラー構造が形成できる。このとき、ナノワイヤを井戸となる半導体から構成し、半導体層を障壁層となる半導体から構成すれば、量子ドットの発光層が得られる。
【００３４】
また、上述した実施の形態では、ｉ−ＧａＡｓを発光層としたが、これに限るものではなく、ｉ層のＩＩＩ族をＡｌ、Ｇａ、Ｉｎ、Ｖ族をＮ、Ｐ、Ａｓ、Ｓｂ等に変えたＩＩＩ−Ｖ族化合物やＩＩ−ＶＩ族化合物等に置き換えて形成することも可能である。また、ｎ型およびｐ型を入れ替えてもよいことはいうまでもない。また、金属微粒子は、金に限らず、アルミニウムなどの他の金属から構成してもよい。また、光デバイスとして、受光素子、光変調素子も可能である。ナノワイヤ（ナノピラー）の先端が平坦であるため、先端から光の入力、出力を効率的に行うことができる。
【符号の説明】
【００３５】
１０１…基板、１０２…金属微粒子、１０３…ナノワイヤ、１０４…半導体層、１０５…ナノピラー。
【特許請求の範囲】
【請求項１】
基板の上に、直径が５ｎｍ以下の粒子径の金属微粒子を形成する第１工程と、
前記金属微粒子を触媒とした化学的気相成長法により化合物半導体のナノワイヤを形成する第２工程と、
化学的気相成長法により、化合物半導体からなる半導体層を前記ナノワイヤを覆って形成することで柱状のナノピラーを形成する第３工程と
を少なくとも備えることを特徴とするナノピラーの作製方法。
【請求項２】
請求項１記載のナノピラーの作製方法において、
前記第１工程では、主表面が（１１１）面のシリコン基板の上に前記金属微粒子を形成し、
前記第２工程では、ＧａＰの前記ナノワイヤを形成し、
前記第３工程では、ＧａＡｓからなる前記半導体層を形成することを特徴とするナノピラーの製造方法。
【請求項３】
請求項１または２記載のナノピラーの作製方法において、
前記第２工程では、第１導電型の化合物半導体からなる前記ナノワイヤを形成し、
前記第３工程では、第２導電型の化合物半導体からなる前記半導体層を形成することを特徴とするナノピラーの作製方法。
【請求項４】
請求項１記載のナノピラーの作製方法において、
化学的気相成長法により、化合物半導体からなる他の半導体層を前記ナノピラーを覆って形成する第４工程を備え、
前記第２工程では、第１導電型の化合物半導体からなる前記ナノワイヤを形成し、
前記第３工程では、ノンドープの化合物半導体からなる前記半導体層を形成し、
前記第４工程では、第２導電型の化合物半導体からなる前記他の半導体層を形成する
ことを特徴とするナノピラーの作製方法。
【請求項５】
請求項４記載のナノピラーの作製方法において、
前記第１工程では、主表面が（１１１）面のシリコン基板の上に前記金属微粒子を形成し、
前記第２工程では、ＧａＰの前記ナノワイヤを形成し、
前記第３工程では、ＧａＡｓからなる前記半導体層を形成し、
前記第４工程では、ＧａＩｎＰからなる前記他の半導体層を形成する
ことを特徴とするナノピラーの作製方法。
【請求項１】
基板の上に、直径が５ｎｍ以下の粒子径の金属微粒子を形成する第１工程と、
前記金属微粒子を触媒とした化学的気相成長法により化合物半導体のナノワイヤを形成する第２工程と、
化学的気相成長法により、化合物半導体からなる半導体層を前記ナノワイヤを覆って形成することで柱状のナノピラーを形成する第３工程と
を少なくとも備えることを特徴とするナノピラーの作製方法。
【請求項２】
請求項１記載のナノピラーの作製方法において、
前記第１工程では、主表面が（１１１）面のシリコン基板の上に前記金属微粒子を形成し、
前記第２工程では、ＧａＰの前記ナノワイヤを形成し、
前記第３工程では、ＧａＡｓからなる前記半導体層を形成することを特徴とするナノピラーの製造方法。
【請求項３】
請求項１または２記載のナノピラーの作製方法において、
前記第２工程では、第１導電型の化合物半導体からなる前記ナノワイヤを形成し、
前記第３工程では、第２導電型の化合物半導体からなる前記半導体層を形成することを特徴とするナノピラーの作製方法。
【請求項４】
請求項１記載のナノピラーの作製方法において、
化学的気相成長法により、化合物半導体からなる他の半導体層を前記ナノピラーを覆って形成する第４工程を備え、
前記第２工程では、第１導電型の化合物半導体からなる前記ナノワイヤを形成し、
前記第３工程では、ノンドープの化合物半導体からなる前記半導体層を形成し、
前記第４工程では、第２導電型の化合物半導体からなる前記他の半導体層を形成する
ことを特徴とするナノピラーの作製方法。
【請求項５】
請求項４記載のナノピラーの作製方法において、
前記第１工程では、主表面が（１１１）面のシリコン基板の上に前記金属微粒子を形成し、
前記第２工程では、ＧａＰの前記ナノワイヤを形成し、
前記第３工程では、ＧａＡｓからなる前記半導体層を形成し、
前記第４工程では、ＧａＩｎＰからなる前記他の半導体層を形成する
ことを特徴とするナノピラーの作製方法。
【図１】
【図４Ａ】
【図４Ｂ】
【図４Ｃ】
【図４Ｄ】
【図４Ｅ】
【図４Ｆ】
【図４Ｇ】
【図２】
【図３】
【図４Ａ】
【図４Ｂ】
【図４Ｃ】
【図４Ｄ】
【図４Ｅ】
【図４Ｆ】
【図４Ｇ】
【図２】
【図３】
【公開番号】特開２０１２−２２２２７４（Ｐ２０１２−２２２２７４Ａ）
【公開日】平成２４年１１月１２日（２０１２．１１．１２）
【国際特許分類】
【出願番号】特願２０１１−８８９４７（Ｐ２０１１−８８９４７）
【出願日】平成２３年４月１３日（２０１１．４．１３）
【出願人】（０００００４２２６）日本電信電話株式会社 (13,992)
【Ｆターム（参考）】
【公開日】平成２４年１１月１２日（２０１２．１１．１２）
【国際特許分類】
【出願日】平成２３年４月１３日（２０１１．４．１３）
【出願人】（０００００４２２６）日本電信電話株式会社 (13,992)
【Ｆターム（参考）】
[ Back to top ]